CN102097487B - 氧化物半导体薄膜晶体管及其制造方法 - Google Patents

氧化物半导体薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102097487B
CN102097487B CN201010518685.0A CN201010518685A CN102097487B CN 102097487 B CN102097487 B CN 102097487B CN 201010518685 A CN201010518685 A CN 201010518685A CN 102097487 B CN102097487 B CN 102097487B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
concentration
thin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010518685.0A
Other languages
English (en)
Other versions
CN102097487A (zh
Inventor
金光淑
金民圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102097487A publication Critical patent/CN102097487A/zh
Application granted granted Critical
Publication of CN102097487B publication Critical patent/CN102097487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Abstract

本发明公开了一种薄膜晶体管及其制造方法,该薄膜晶体管包括:基底;栅电极,形成在基底上;栅极绝缘层,形成在基底的暴露部分和栅电极上;氧化物半导体层,形成在栅极绝缘层上以对应于栅电极,并包括HfInZnO基氧化物半导体,其中,氧化物半导体层具有Zn浓度梯度;源区和漏区,分别形成在氧化物半导体层的两边上,并且形成在栅极绝缘层上。

Description

氧化物半导体薄膜晶体管及其制造方法
本申请要求于2009年12月15日在韩国知识产权局提交的第10-2009-0125032号韩国专利申请的权益,该申请的内容通过引用完全包含于此。
技术领域
这些示例性实施例涉及一种薄膜晶体管,更具体地讲,涉及一种包括作为沟道层的HfInZnO基氧化物半导体层的薄膜晶体管、该薄膜晶体管的制造方法和包括该薄膜晶体管的有机电致发光装置。
背景技术
薄膜晶体管(TFT)是一种通过在绝缘支撑基底上沉积半导体材料的薄膜而制成的特定类型的场效应晶体管。TFT基本上包括三个端子(例如栅极、漏极和源极),并主要用作开关器件。
现在,商业上可获得的产品(例如笔记本计算机、PC监视器、TV、移动装置等)大部分包括非晶硅薄膜晶体管(a-Si TFT)。非晶硅可以大面积沉积,并且可以在低温下容易地沉积到玻璃基底上,因此非晶硅在TFT中得以最广泛的使用。然而,随着对尺寸更大并且图像质量更高的显示装置的需求的增加,需要电子迁移率比a-Si TFT的电子迁移率(例如0.5cm2/Vs至1cm2/Vs)高的高性能薄膜晶体管和合适的制造技术。
多晶硅(多晶Si)TFT具有几十cm2/Vs至几百cm2/Vs的迁移率,因此更高的迁移率所需的数据驱动电路或外围电路可以嵌入在基底中。另外,这样的TFT的沟道可以被制造成短的,因此屏幕的开口率可以高。此外,多晶Si TFT可以具有高的分辨率,以低的驱动电压工作,具有低功耗,并且具有较少的特性劣化。然而,用于制造多晶Si TFT的结晶工艺复杂,因此会增加额外的制造成本。另外,由于技术问题(例如制造设备的限制或均一性缺陷),直到最近还没有实现使用多晶Si TFT对大型基底的制造。
氧化物半导体装置不但具有a-Si TFT的优点,而且具有多晶Si TFT的优点。氧化物半导体装置可以在低温下制造,可以容易地制成大的尺寸,并且像多晶Si TFT一样具有高的迁移率和优异的电特性。因此,为了在TFT的沟道区中使用氧化物半导体层,当前正在进行研究。
然而,最近的报导已经披露了常用的InGaZnO氧化物半导体装置当暴露于等离子体或外部因素(例如湿气、氧等)时其特性劣化。此外,为了保护氧化物半导体层,将蚀刻停止层设置在氧化物半导体层上。然而,根据用于形成蚀刻停止层的条件,氧化物半导体装置的特性会严重劣化。另外,氧化物半导体装置的特性不发生劣化的条件范围是有限的,因此氧化物半导体装置需要根本性的改变。
发明内容
这些实施例提供了一种具有提高的电特性和稳定性的氧化物半导体薄膜晶体管、一种制造该氧化物半导体薄膜晶体管的方法和一种包括该氧化物半导体薄膜晶体管的有机电致发光装置。
根据这些实施例的一方面,提供了一种薄膜晶体管,该薄膜晶体管包括:基底;栅电极,形成在基底上;栅极绝缘层,形成在基底的暴露部分和栅电极上;氧化物半导体层,形成在栅极绝缘层上以对应于栅电极,并包括HfInZnO基氧化物半导体,其中,氧化物半导体层具有Zn浓度梯度;源区和漏区,源区和漏区分别形成在氧化物半导体层的两边上,并且源区和漏区形成在栅极绝缘层上。
根据这些实施例的另一方面,提供了一种薄膜晶体管,该薄膜晶体管包括:基底;栅电极,形成在基底上;栅极绝缘层,形成在基底的暴露部分和栅电极上;氧化物半导体层,形成在栅极绝缘层上以对应于栅电极,并包括形成在栅极绝缘层上的第一层和形成在第一层上的第二层,氧化物半导体层包括HfInZnO基氧化物半导体,其中,第二层中的Zn的浓度高于第一层中的Zn的浓度;源区和漏区,源区和漏区分别形成在氧化物半导体层的两边上,并且源区和漏区形成在栅极绝缘层上。
根据这些实施例的另一方面,提供了一种制造薄膜晶体管的方法,该方法包括以下步骤:在基底上形成栅电极;在基底的暴露部分和栅电极上形成栅极绝缘层;在栅极绝缘层上形成具有Zn浓度梯度的HfInZnO基氧化物半导体层;形成源区和漏区,源区和漏区分别在氧化物半导体层的两边上延伸,并且源区和漏区在栅极绝缘层上延伸。
根据这些实施例的另一方面,提供了一种制造薄膜晶体管的方法,该方法包括以下步骤:在基底上形成栅电极;在基底的暴露部分和栅电极上形成栅极绝缘层;形成HfInZnO基氧化物半导体层,其中,HfInZnO基氧化物半导体层包括形成在栅极绝缘层上的第一层和形成在第一层上的第二层,第二层中的Zn的浓度高于第一层中的Zn的浓度;形成源区和漏区,源区和漏区在氧化物半导体层的两边上延伸,并且源区和漏区在栅极绝缘层上延伸。
附图说明
通过参照附图详细描述这些实施例的示例性实施例,这些实施例的以上和其他特征与优点将变得更加清楚,在附图中:
图1是示出根据实施例的包括氧化物半导体层的薄膜晶体管的结构的剖视图;
图2是示出根据另一实施例的包括氧化物半导体层的薄膜晶体管的结构的剖视图;
图3A至图3D是顺序地示出根据实施例的薄膜晶体管的制造方法的剖视图;
图4A至图4D是顺序地示出根据另一实施例的薄膜晶体管的制造方法的剖视图;
图5是示出依照实施例的根据Zn浓度的HfInZnO基氧化物半导体薄膜晶体管的特性和稳定性测量结果的曲线图;
图6是根据实施例的包括薄膜晶体管的有机电致发光装置的剖视图。
具体实施方式
现在将参照附图更加充分地描述这些实施例,附图中示出了示例性实施例。然而,这些实施例可以以许多不同的形式实施,不应当被解释成局限于在此阐述的实施例;相反,提供这些实施例,使得本公开将是彻底的和完全的,并将把这些实施例的构思充分地传达给本领域技术人员。
这里使用的术语“HfInZnO基氧化物半导体”是指包含铪(Hf)、铟(In)、锌(Zn)和氧(O)的氧化物半导体,其中,Hf、In、Zn和O的组成比可以改变。在本说明书中,Hf和Zn的浓度用原子百分比(at%)表示,Hf、In和Zn的总原子百分比(at%)是100%。
图1是示出根据实施例的包括氧化物半导体层的氧化物半导体薄膜晶体管10的结构的剖视图。
参照图1,氧化物半导体薄膜晶体管10包括:基底11;栅电极13,形成在基底11上;栅极绝缘层15,形成在基底11的暴露部分和栅电极13上;氧化物半导体层17,形成在栅极绝缘层15上以对应于栅电极13;源和漏19,分别形成在氧化物半导体层17的两边上并形成在栅极绝缘层15的暴露部分上,从而暴露氧化物半导体层17的一部分顶表面并分别接触氧化物半导体层17的两边。氧化物半导体层17用作沟道层。缓冲层(未示出)可以可选择地形成在基底11与栅电极13之间以及基底11与栅极绝缘层15之间。另外,蚀刻停止层(未示出)可以可选择地形成在氧化物半导体层17上。
基底11可以包括例如硅(Si)、玻璃或塑料。栅电极13可以包括例如金属或导电氧化物,所述金属例如为钛(Ti)、铂(Pt)、钌(Ru)、铜(Cu)、金(Au)、银(Ag)、钼(Mo)、铬(Cr)、铝(Al)、钽(Ta)、钨(W)或它们的合金,所述导电氧化物例如为氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化镓锌(GZO)、氧化铟镓(IGO)或氧化铝锌(AZO)。例如,栅电极13可以是包含Cu或Mo的单金属层以及包括含Mo金属层、含Ti金属层和含Cr金属层的多层金属层中的任意一种。
例如,栅极绝缘层15可以包含诸如SiO2、SiNx、SiON、HfO2、Al2O3、Y2O3或Ta2O5之类的介电材料、高K介电材料或它们的混合物。
氧化物半导体层17包括HfInZnO基氧化物半导体。HfInZnO基氧化物半导体可以是非晶的或结晶的。氧化物半导体层17中包含的Zn的浓度可以朝氧化物半导体层17的与栅极绝缘层15接触的下部减小,并可以朝氧化物半导体层17的上部增大。因此,在包括HfInZnO基氧化物半导体的氧化物半导体层17中,Zn的浓度可以具有渐变的梯度。例如,氧化物半导体层17可具有按照如下方式的渐变的Zn浓度梯度:在氧化物半导体层17的下部中Zn与In的原子比小于1(Zn/In<1),在氧化物半导体层17的上部中Zn与In的原子比大于1(Zn/In>1)。基于100at%的Hf、In和Zn的总浓度,氧化物半导体层17中的Zn的浓度可为大约30at%至大约70at%(原子百分比)。当Zn/In<1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约5at%至大约13at%;当Zn/In=1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约3at%至大约10at%;当Zn/In>1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约2at%至大约10at%。换言之,氧化物半导体层17中的Hf的浓度可以是大约2at%至大约13at%。当Zn和Hf的浓度在上述范围内时,包括HfInZnO基氧化物半导体的薄膜晶体管可以表现出其作为晶体管的特性。
当HfInZnO基氧化物半导体中的Zn的浓度增大时,HfInZnO基氧化物半导体的结构变强,从而减少了当HfInZnO基氧化物半导体经历后续的工艺(例如薄膜形成工艺或等离子体工艺)时出现的缺陷问题。因此,薄膜晶体管的稳定性提高。然而,在这种情况下,HfInZnO基氧化物半导体的电子迁移率减小,从而降低了薄膜晶体管的电特性。
因此,氧化物半导体层17中的Zn的浓度可以朝形成有沟道的氧化物半导体层17的一部分(该部分接触栅极绝缘层15)减小,从而增大HfInZnO基氧化物半导体的电子迁移率,以提高薄膜晶体管的性能;氧化物半导体层17中的Zn的浓度可以朝氧化物半导体层17的被暴露于周围环境的上部增大,从而提高薄膜晶体管的稳定性。
源和漏19可包括例如与栅电极13的材料相同的材料,例如,可包括金属或导电氧化物,所述金属例如为Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或它们的合金,所述导电氧化物例如为氧化锡、氧化锌、氧化铟、ITO(氧化铟锡)、IZO(氧化铟锌)、GZO(氧化镓锌)、IGO(氧化铟镓)或AZO(氧化铝锌)。例如,源和漏19可以是包含Cu或Mo的单金属层以及包括含Mo金属层、含Ti金属层和含Cr金属层的多层金属层中的任意一种。
图2是示出根据另一实施例的包括氧化物半导体层的氧化物半导体薄膜晶体管20的结构的剖视图。除了氧化物半导体薄膜晶体管20包括双层的氧化物半导体层之外,图2的氧化物半导体薄膜晶体管20的结构与图1的氧化物半导体薄膜晶体管10的结构相同。
参照图2,氧化物半导体薄膜晶体管20包括:基底21;栅电极23,形成在基底21上;栅极绝缘层25,形成在基底21的暴露部分和栅电极23上;氧化物半导体层27,形成在栅极绝缘层25上以对应于栅电极23;源和漏29,分别形成在氧化物半导体层27的两边上并形成在栅极绝缘层25的暴露部分上,从而暴露氧化物半导体层27的一部分顶表面并分别接触氧化物半导体层27的两边。
氧化物半导体层27包括形成在栅极绝缘层25上的第一氧化物半导体层27a和形成在第一氧化物半导体层27a上的第二氧化物半导体层27b。缓冲层(未示出)可以可选择地形成在基底21与栅电极23之间以及基底21与栅极绝缘层25之间。另外,蚀刻停止层(未示出)可以可选择地形成在氧化物半导体层27上。
基底21可以包括例如Si、玻璃或塑料。栅电极23可以包括例如金属或导电氧化物,所述金属例如为Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或它们的合金,所述导电氧化物例如为氧化锡、氧化锌、氧化铟、ITO、IZO、GZO、IGO或AZO。例如,栅电极23可以是包含Cu或Mo的单金属层以及包括含Mo金属层、含Ti金属层和含Cr金属层的多层金属层中的任意一种。
例如,栅极绝缘层25可以包括诸如SiO2、SiNx、SiON、HfO2、Al2O3、Y2O3或Ta2O5之类的介电材料、高K介电材料或它们的混合物。
第一氧化物半导体层27a和第二氧化物半导体层27b中的每个可包括例如HfInZnO基氧化物半导体,第一氧化物半导体层27a中的Zn的浓度可以低于第二氧化物半导体层27b中的Zn的浓度。例如,第一氧化物半导体层27a和第二氧化物半导体层27b可按照如下方式形成:在第一氧化物半导体层27a中Zn与In的原子比小于1(Zn/In<1),在第二氧化物半导体层27b中Zn与In的原子比大于1(Zn/In>1)。基于100at%的Hf、In和Zn的总浓度,第一氧化物半导体层27a中的Zn的浓度可为大约30at%至大约70at%;基于100at%的Hf、In和Zn的总浓度,第二氧化物半导体层27b中的Zn的浓度可为大约35at%至大约70at%。可选择地,基于100at%的Hf、In和Zn的总浓度,第一氧化物半导体层27a中的Zn的浓度可大于等于大约30at%且小于大约70at%;基于100at%的Hf、In和Zn的总浓度,第二氧化物半导体层27b中的Zn的浓度可为大约35at%至大约70at%。当Zn/In<1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约5at%至大约13at%;当Zn/In=1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约3at%至大约10at%;当Zn/In>1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约2at%至大约10at%。HfInZnO基氧化物半导体可以是非晶的或结晶的。
在该实施例中,氧化物半导体层27是双层的,但是氧化物半导体层27还可以是三层的。在直接形成在栅极绝缘层25上的第一氧化物半导体层中,Zn的浓度可以是最低的;在形成在其最上面的部分上的第三氧化物半导体层中,Zn的浓度可以是最高的;在形成在第一氧化物半导体层和第三氧化物半导体层之间的第二氧化物半导体层中,Zn的浓度可以具有最高值和最低值之间的值。
第一氧化物半导体层27a可以用作沟道层,第二氧化物半导体层27b可以用作沟道层以及第一氧化物半导体层27a的保护层。因此,第一氧化物半导体层27a和第二氧化物半导体层27b的沉积结构可以防止薄膜晶体管的电特性的劣化,并且还可以提高薄膜晶体管的稳定性。
源和漏29可包括例如金属或导电氧化物,所述金属例如为Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或它们的合金,所述导电氧化物例如为氧化锡、氧化锌、氧化铟、ITO、IZO、GZO、IGO或AZO。例如,源和漏29可以是包含Cu或Mo的单金属层以及包括含Mo金属层、含Ti金属层和含Cr金属层的多层金属层中的任意一种。
图3A至图3D是顺序地示出根据实施例的薄膜晶体管的制造方法的剖视图。
参照图3A,在基底11上形成栅电极13。基底11可以包括例如Si、玻璃或塑料。
在基底11上形成导电层,并将导电层图案化,从而形成栅电极13,其中,导电层包括金属或导电氧化物,所述金属例如为Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或它们的合金,所述导电氧化物例如为氧化锡、氧化锌、氧化铟、ITO、IZO、GZO、IGO或AZO。可选择地,可以在基底11上形成缓冲层(未示出),然后可以在缓冲层上形成栅电极13。
参照图3B,在其上形成有栅电极13的基底11上形成栅极绝缘层15,例如,栅极绝缘层15包括诸如SiO2、SiNx、SiON、HfO2、Al2O3、Y2O3或Ta2O5之类的介电材料、高K介电材料或它们的混合物。
参照图3C,在栅极绝缘层15上形成HfInZnO基氧化物半导体层,然后将HfInZnO基氧化物半导体层图案化,从而形成氧化物半导体层17。将氧化物半导体层17形成为具有按照如下方式的渐变的Zn浓度梯度:Zn的浓度从氧化物半导体层17的接触栅极绝缘层15的下部向氧化物半导体层17的上部增大。
可以通过分别向HfO2、In2O3和ZnO三个靶施加电力而进行共溅射来形成HfInZnO基氧化物半导体层。HfInZnO基氧化物半导体可以是非晶的或结晶的。按照如下方式将氧化物半导体层17形成为具有渐变的Zn浓度梯度:通过根据溅射时间改变分别施加到三个靶的电压,Zn的浓度从氧化物半导体层17的下部向氧化物半导体层17的上部增大。
例如,可将氧化物半导体层17形成为具有按照如下方式的渐变的Zn浓度梯度:在氧化物半导体层17的下部,Zn与In的原子比小于1(Zn/In<1);在氧化物半导体层17的上部,Zn与In的原子比大于1(Zn/In>1)。基于100at%的Hf、In和Zn的总浓度,氧化物半导体层17中的Zn的浓度可为大约30at%至大约70at%。当Zn/In<1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约5at%至大约13at%;当Zn/In=1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约3at%至大约10at%;当Zn/In>1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约2at%至大约10at%。
因为氧化物半导体层17具有这样的Zn浓度梯度,所以可以不形成蚀刻停止层,从而简化了薄膜晶体管的制造工艺。可选择地,可以在氧化物半导体层17上形成蚀刻停止层(未示出)作为绝缘层。
参照图3D,在氧化物半导体层17和栅极绝缘层15上形成导电层,其中,导电层包括金属或导电氧化物,所述金属例如为Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或它们的合金,所述导电氧化物例如为氧化锡、氧化锌、氧化铟、ITO、IZO、GZO、IGO或AZO。将包括金属或导电氧化物的导电层图案化,从而形成在氧化物半导体层17的两边和栅极绝缘层15上延伸的源和漏19。
图4A至图4D是顺序地示出根据另一实施例的薄膜晶体管的制造方法的剖视图。除了在该实施例中氧化物半导体层是双层的之外,图4A至图4D的制造薄膜晶体管的方法与图3A至图3D的制造薄膜晶体管的方法相同。
参照图4A,在基底21上形成栅电极23。基底21可以包括例如Si、玻璃或塑料。
在基底21上形成导电层,并将导电层图案化,从而形成栅电极23,其中,导电层包括金属或导电氧化物,所述金属例如为Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或它们的合金,所述导电氧化物例如为氧化锡、氧化锌、氧化铟、ITO、IZO、GZO、IGO或AZO。可选择地,可以在基底21上形成缓冲层(未示出),然后可以在缓冲层上形成栅电极23。
参照图4B,在其上形成有栅电极23的基底21上形成栅极绝缘层25。例如,栅极绝缘层25包括诸如SiO2、SiNx、SiON、HfO2、Al2O3、Y2O3或Ta2O5之类的介电材料、高K介电材料或它们的混合物。
参照图4C,在栅极绝缘层25上形成HfInZnO基氧化物半导体层,并将HfInZnO基氧化物半导体层图案化,从而形成氧化物半导体层27。氧化物半导体层27包括形成在栅极绝缘层25上的第一氧化物半导体层27a和形成在第一氧化物半导体层27a上的第二氧化物半导体层27b。第二氧化物半导体层27b中的Zn的浓度高于第一氧化物半导体层27a中的Zn的浓度。例如,可以按照如下方式形成第一氧化物半导体层27a和第二氧化物半导体层27b:在第一氧化物半导体层27a中Zn与In的原子比小于1(Zn/In<1),在第二氧化物半导体层27b中Zn与In的原子比大于1(Zn/In>1)。基于100at%的Hf、In和Zn的总浓度,第一氧化物半导体层27a中的Zn的浓度可为大约30at%至大约70at%;基于100at%的Hf、In和Zn的总浓度,第二氧化物半导体层27b中的Zn的浓度可为大约35at%至大约70at%。当Zn/In<1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约5at%至大约13at%;当Zn/In=1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约3at%至大约10at%;当Zn/In>1时,基于100at%的Hf、In和Zn的总浓度,Hf的浓度(原子百分比)可以是大约2at%至大约10at%。HfInZnO基氧化物半导体可以是非晶的或结晶的。
可以使用具有不同组成的靶分别形成第一氧化物半导体层27a和第二氧化物半导体层27b。可以使用用于制造HfInZnO基氧化物半导体的靶(该靶中的Zn的浓度低(Zn/In<1))形成第一氧化物半导体层27a,可以使用用于制造HfInZnO基氧化物半导体的靶(该靶中的Zn的浓度高(Zn/In>1))形成第二氧化物半导体层27b。第一氧化物半导体层27a和第二氧化物半导体层27b中的每个氧化物半导体层可以是非晶的或结晶的。
可选择地,可以在第二氧化物半导体层27b上形成蚀刻停止层(未示出)。
可选择地,可以利用Zn的浓度组成不同的三个靶使氧化物半导体层27成为三层。在直接形成在栅极绝缘层25上的第一氧化物半导体层中,Zn的浓度可以是最低的;在形成在其最上面的部分上的第三氧化物半导体层中,Zn的浓度可以是最高的;在形成在第一氧化物半导体层和第三氧化物半导体层之间的第二氧化物半导体层中,Zn的浓度可以具有最高值和最低值之间的值。
参照图4D,在氧化物半导体层27和栅极绝缘层25上形成导电层,其中,导电层包括金属或导电氧化物,所述金属例如为Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或它们的合金,所述导电氧化物例如为氧化锡、氧化锌、氧化铟、ITO、IZO、GZO、IGO或AZO。将包括金属或导电氧化物的导电层图案化,从而形成在氧化物半导体层27的两边和栅极绝缘层25上延伸的源和漏29。
图6是根据实施例的包括薄膜晶体管的有机电致发光装置300的剖视图。
参照图6,有机电致发光装置300包括阳极131、阴极137以及设置在阳极131和阴极137之间的有机薄膜层135。有机薄膜层135可以具有包括空穴传输层、有机发射层和电子传输层的堆叠结构。有机薄膜层135还可包括空穴注入层和电子注入层。
用于控制有机电致发光装置300工作的薄膜晶体管100具有如上所述的HfInZnO基氧化物半导体薄膜晶体管的这样的结构。薄膜晶体管100包括:基底111;栅电极113,形成在基底111上;HfInZnO基氧化物半导体层117,形成在栅极绝缘层115上以对应于栅电极113;源和漏119,分别形成在HfInZnO基氧化物半导体层117的两边上。
Zn的浓度可以从HfInZnO基氧化物半导体层117的下部向HfInZnO基氧化物半导体层117的上部增大。可选择地,HfInZnO基氧化物半导体层117可以具有堆叠结构,在该堆叠结构中,HfInZnO基氧化物半导体层117的上层中的Zn的浓度高于HfInZnO基氧化物半导体层117的下层中的Zn的浓度。
阳极131电连接到源和漏119中的任意一个。有机电致发光装置300还可以包括用于保持信号的电容器。在下文中,将参照下面的示例详细描述一个或多个实施例。然而,这些示例的意图不在于限制一个或多个实施例的目的和范围。
示例1
HfInZnO基氧化物半导体薄膜晶体管(TFT)的特性和稳定性的测量
在玻璃基底上形成厚宽150nm、长1000nm的包含Mo的栅电极,在玻璃基底和栅电极上形成包括SiNx和SiOx的栅极绝缘层,SiNx的厚度为SiOx的厚度为在栅极绝缘层上形成厚度为的HfInZnO基氧化物半导体层。
通过分别向HfO2、In2O3和ZnO三个靶施加电力而在溅射室中进行共溅射来形成HfInZnO基氧化物半导体层,然后将HfInZnO基氧化物半导体层图案化。
随后,在HfInZnO基氧化物半导体层上形成厚度为的In2O3,并将In2O3图案化,从而形成在HfInZnO基氧化物半导体层的两边和基底上延伸的源/漏。
在HfInZnO基氧化物半导体层的形成过程中,通过调整分别施加到靶的电压来改变HfInZnO基氧化物半导体层中的Zn的浓度(at%)。测量包括Zn浓度组成不同的氧化物半导体层的薄膜晶体管的电特性。
下面的表1示出了当Hf浓度为大约5at%时根据Zn浓度的HfInZnO基氧化物半导体TFT的特性和稳定性的测量结果,表1的HfInZnO基氧化物半导体TFT的特性和稳定性的测量结果示出在图5的曲线图中。
在表1和图5中,Zn∶In表示HfInZnO基氧化物半导体中Zn与In的原子比,Hf(at%)表示HfInZnO基氧化物半导体中Hf的浓度(原子百分比),VTH(阈值电压)表示用于在晶体管中形成沟道以使得电流流动的最小电压,迁移率表示HfInZnO基氧化物半导体中载流子(电子)的平均速度。ΔV表示在HfInZnO基氧化物半导体处于DC应力下之前和之后阈值电压VTH的变化(ΔVTH),DC应力表示当对HfInZnO基氧化物半导体施加±5V的栅极偏压达1小时时产生的应力。
表1
参照表1和图5,HfInZnO基氧化物半导体中的Zn与In的原子比从0.69变为1.07、1.64和1.94,Hf的浓度恒等于大约5at%。在这种情况下,随着HfInZnO基氧化物半导体层中的Zn与In的原子比增大,阈值电压(VTH)增大,HfInZnO基氧化物半导体的迁移率减小,且ΔV减小。随着Zn与In的原子比增大,HfInZnO基氧化物半导体的电特性(例如阈值电压和迁移率)劣化,HfInZnO基氧化物半导体TFT的稳定性(例如阈值电压的变化)改善。
Zn与In的原子比为59∶36(1.64)时的HfInZnO基氧化物半导体的迁移率大于Zn与In的原子比为46∶43(1.07)时的HfInZnO基氧化物半导体的迁移率,这是因为Zn与In的原子比为59∶36(1.64)时的Hf的浓度(例如4.6at%)小于Zn与In的原子比为46∶43(1.07)时的Hf的浓度(例如5.0at%)。
下面的表2示出了当Hf的浓度(原子百分比)为大约7at%,Zn=In和Zn>In时HfInZnO基氧化物半导体TFT的特性和稳定性的测量结果,下面的表3示出了当Hf的浓度为大约8at%,Zn<In和Zn>In时HfInZnO基氧化物半导体TFT的特性和稳定性的测量结果,下面的表4示出了当Hf的浓度为大约10at%,Zn<In和Zn=In时HfInZnO基氧化物半导体TFT的特性和稳定性的测量结果。
表2
表3
表4
参照表2、表3和表4,在Hf的浓度为大约7at%、大约8at%或大约10at%的情况下,随着Zn与In的原子比增大,阈值电压VTH增大,另外阈值电压VTH的变化随着Hf浓度的增大而增大。另外,随着Zn与In的原子比增大,HfInZnO基氧化物半导体的迁移率减小。阈值电压VTH的变化(ΔV)随着Zn与In的原子比的增大而减小,随着Zn与In的原子比的减小而增大。
表1至表4中示出的结果表明,当Zn与In的原子比增大时,例如当Zn的浓度增大时,HfInZnO基氧化物半导体的电特性(例如阈值电压或迁移率)劣化,而HfInZnO基氧化物半导体TFT的稳定性(例如阈值电压的变化)改善。
上述结果还表明,当HfInZnO基氧化物半导体层具有按照某种方式的渐变的Zn浓度梯度,即Zn的浓度朝HfInZnO基氧化物半导体层的与栅极绝缘层接触的下部减小并且Zn的浓度朝HfInZnO基氧化物半导体层的经历后续工艺的上部增大时,HfInZnO基氧化物半导体薄膜晶体管的电特性和稳定性都可得到改善。
在上述的实施例中,描述了底栅颠倒错置的TFT及其制造方法,但这些实施例不限于此。例如,根据实施例的TFT可以是底栅共面型TFT。
如上所述,根据以上的一个或多个实施例,HfInZnO基氧化物半导体层具有Zn浓度梯度,或者具有每层的Zn浓度不同的堆叠结构,从而提高了作为沟道层的HfInZnO基氧化物半导体层的电特性,并强化了HfInZnO基氧化物半导体层的被暴露于外部因素的一部分。因此,可以提高HfInZnO基氧化物半导体TFT的稳定性。
虽然已经参照这些实施例的示例性实施例具体地示出并描述了这些实施例,但是本领域普通技术人员应该理解的是,在不脱离这些实施例的由权利要求书限定的精神和范围的情况下,在此可以做出各种形式上和细节上的变化。

Claims (25)

1.一种薄膜晶体管,包括:
基底;
栅电极,形成在基底上;
栅极绝缘层,形成在基底的暴露部分和栅电极上;
氧化物半导体层,形成在栅极绝缘层上并包括HfInZnO基氧化物半导体,其中,氧化物半导体层具有Zn浓度梯度;
源区和漏区,所述源区和漏区分别形成在氧化物半导体层的两边上,并且所述源区和漏区形成在栅极绝缘层上,
其中,Zn浓度从氧化物半导体层的下部朝氧化物半导体层的上部逐渐增大,并且基于按原子计100%的Hf、In和Zn的总浓度,氧化物半导体层中的Hf的浓度按原子计为2%至13%。
2.根据权利要求1所述的薄膜晶体管,其中,基于按原子计100%的Hf、In和Zn的总浓度,氧化物半导体层中的Zn的浓度按原子计为30%至70%。
3.根据权利要求1所述的薄膜晶体管,其中,氧化物半导体层是非晶的。
4.根据权利要求1所述的薄膜晶体管,其中,氧化物半导体层是结晶的。
5.根据权利要求1所述的薄膜晶体管,薄膜晶体管还包括形成在基底和栅电极之间的缓冲层。
6.根据权利要求1所述的薄膜晶体管,薄膜晶体管还包括形成在氧化物半导体层上的蚀刻停止层。
7.一种薄膜晶体管,包括:
基底;
栅电极,形成在基底上;
栅极绝缘层,形成在基底的暴露部分和栅电极上;
氧化物半导体层,包括形成在栅极绝缘层上的第一层和形成在第一层上的第二层,氧化物半导体层包括HfInZnO基氧化物半导体,其中,第二层中的Zn的浓度高于第一层中的Zn的浓度,并且基于按原子计100%的Hf、In和Zn的总浓度,氧化物半导体层中的Hf的浓度按原子计为2%至13%;
源区和漏区,所述源区和漏区分别形成在氧化物半导体层的两边上,并且所述源区和漏区形成在栅极绝缘层上。
8.根据权利要求7所述的薄膜晶体管,其中,基于按原子计100%的Hf、In和Zn的总浓度,第一层中的Zn的浓度按原子计为30%至70%,第二层中的Zn的浓度按原子计为35%至70%。
9.根据权利要求7所述的薄膜晶体管,其中,氧化物半导体层是非晶的。
10.根据权利要求7所述的薄膜晶体管,其中,氧化物半导体层是结晶的。
11.根据权利要求7所述的薄膜晶体管,薄膜晶体管还包括形成在基底和栅电极之间的缓冲层。
12.根据权利要求7所述的薄膜晶体管,薄膜晶体管还包括形成在氧化物半导体层上的蚀刻停止层。
13.一种制造薄膜晶体管的方法,所述方法包括以下步骤:
在基底上形成栅电极;
在基底的暴露部分和栅电极上形成栅极绝缘层;
在栅极绝缘层上形成具有Zn浓度梯度的HfInZnO基氧化物半导体层;
形成源区和漏区,所述源区和漏区分别在氧化物半导体层的两边上延伸,并且所述源区和漏区在栅极绝缘层上延伸,
其中,按照以下方式来执行形成氧化物半导体层的步骤:Zn浓度从氧化物半导体层的下部向氧化物半导体层的上部逐渐增大,并且基于按原子计100%的Hf、In和Zn的总浓度,氧化物半导体层中的Hf的浓度按原子计为2%至13%。
14.根据权利要求13所述的制造薄膜晶体管的方法,其中,通过分别向HfO2、In2O3和ZnO三个靶施加电力而进行共溅射来执行形成氧化物半导体层的步骤。
15.根据权利要求13所述的制造薄膜晶体管的方法,其中,按照以下方式来执行形成氧化物半导体层的步骤:基于按原子计100%的Hf、In和Zn的总浓度,氧化物半导体层中的Zn的浓度按原子计为30%至70%。
16.根据权利要求13所述的制造薄膜晶体管的方法,其中,氧化物半导体层是非晶的。
17.根据权利要求13所述的制造薄膜晶体管的方法,其中,氧化物半导体层是结晶的。
18.根据权利要求13所述的制造薄膜晶体管的方法,所述方法还包括在基底和栅电极之间形成缓冲层。
19.根据权利要求13所述的制造薄膜晶体管的方法,所述方法还包括在氧化物半导体层上形成蚀刻停止层。
20.一种制造薄膜晶体管的方法,所述方法包括以下步骤:
在基底上形成栅电极;
在基底的暴露部分和栅电极上形成栅极绝缘层;
形成HfInZnO基氧化物半导体层,其中,HfInZnO基氧化物半导体层包括形成在栅极绝缘层上的第一层和形成在第一层上的第二层,第二层中的Zn的浓度高于第一层中的Zn的浓度,并且基于按原子计100%的Hf、In和Zn的总浓度,氧化物半导体层中的Hf的浓度按原子计为2%至13%;
形成源区和漏区,所述源区和漏区在氧化物半导体层的两边上延伸,并且所述源区和漏区在栅极绝缘层上延伸。
21.根据权利要求20所述的制造薄膜晶体管的方法,其中,按照以下方式来执行形成氧化物半导体层的步骤:基于按原子计100%的Hf、In和Zn的总浓度,第一层中的Zn的浓度按原子计为30%至70%,第二层中的Zn的浓度按原子计为35%至70%。
22.根据权利要求20所述的制造薄膜晶体管的方法,其中,氧化物半导体层是非晶的。
23.根据权利要求20所述的制造薄膜晶体管的方法,其中,氧化物半导体层是结晶的。
24.根据权利要求20所述的制造薄膜晶体管的方法,所述方法还包括在基底和栅电极之间形成缓冲层。
25.根据权利要求20所述的制造薄膜晶体管的方法,所述方法还包括在氧化物半导体层上形成蚀刻停止层。
CN201010518685.0A 2009-12-15 2010-10-20 氧化物半导体薄膜晶体管及其制造方法 Active CN102097487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0125032 2009-12-15
KR1020090125032A KR101035357B1 (ko) 2009-12-15 2009-12-15 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자

Publications (2)

Publication Number Publication Date
CN102097487A CN102097487A (zh) 2011-06-15
CN102097487B true CN102097487B (zh) 2015-02-18

Family

ID=44130458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010518685.0A Active CN102097487B (zh) 2009-12-15 2010-10-20 氧化物半导体薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (1) US8319217B2 (zh)
JP (1) JP5852307B2 (zh)
KR (1) KR101035357B1 (zh)
CN (1) CN102097487B (zh)
TW (1) TWI559553B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR101117737B1 (ko) * 2010-03-02 2012-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101700882B1 (ko) * 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
KR101713994B1 (ko) * 2010-12-29 2017-03-09 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20120084940A (ko) 2011-01-21 2012-07-31 서울대학교산학협력단 박막 트랜지스터 및 그 제조 방법
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
CN102208453A (zh) * 2011-06-02 2011-10-05 上海大学 基于氧化物薄膜晶体管阵列制备的复合叠层电极
WO2012169606A1 (ja) 2011-06-10 2012-12-13 Necカシオモバイルコミュニケーションズ株式会社 携帯端末、制御方法及びプログラム
KR20190039345A (ko) 2011-06-17 2019-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
CN102403363A (zh) * 2011-10-27 2012-04-04 华南理工大学 双层氧化物薄膜晶体管及其制备方法
US8962386B2 (en) 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101901251B1 (ko) * 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법
CN202443973U (zh) 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR102243843B1 (ko) 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP5966840B2 (ja) * 2012-10-11 2016-08-10 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
US9171960B2 (en) 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2015059850A1 (ja) 2013-10-24 2015-04-30 株式会社Joled 薄膜トランジスタの製造方法
US10741696B2 (en) 2016-09-27 2020-08-11 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
TWI720263B (zh) * 2017-10-30 2021-03-01 聯華電子股份有限公司 電晶體結構以及其製造方法
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491144B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8461583B2 (en) * 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2010110571A2 (en) * 2009-03-23 2010-09-30 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
KR101638977B1 (ko) * 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
KR101035357B1 (ko) 2011-05-20
TW201133862A (en) 2011-10-01
JP5852307B2 (ja) 2016-02-03
TWI559553B (zh) 2016-11-21
CN102097487A (zh) 2011-06-15
US8319217B2 (en) 2012-11-27
JP2011129926A (ja) 2011-06-30
US20110140095A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
US10672880B2 (en) Thin film transistor array panel and conducting structure
US10692975B2 (en) Thin-film transistor array substrate
CN102136499B (zh) 薄膜晶体管及其制造方法
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
WO2004038757A2 (en) Transistor structures and methods for making the same
TW201145520A (en) Thin film transistor, display device, and electronic unit
KR20150025621A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US10504927B2 (en) Thin film transistor array panel
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
TWI767186B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR20170025248A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Mobile Display Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant