JP2011129926A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】酸化物半導体ＴＦＴの電気的特性及び安定性を向上することが可能な、薄膜トランジスタ及びその製造方法を提供する。
【解決手段】酸化物半導体ＴＦＴ１０は、基板１１と、基板１１上に設けられたゲート電極１３と、ゲート電極１３及び露出された基板１１上に設けられたゲート絶縁膜１５と、ゲート絶縁膜１５上のゲート電極１３に対向する位置に設けられ、Ｚｎの濃度勾配を持つＨｆＩｎＺｎＯ系酸化物半導体からなる酸化物半導体層１７と、酸化物半導体層１７の両側からゲート絶縁膜上に延びるソース及びドレインと、を備える。
【選択図】図１

Description

本発明は薄膜トランジスタ及びその製造方法に関する。

薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴ）は、絶縁性支持基板上に半導体薄膜を利用して作った特別途の種類の電界効果トランジスタである。ＴＦＴは、電界効果トランジスタと同様にゲート、ドレイン、ソースの３つの端子を持つ素子であり、最も主な機能はスイッチング動作である。ＴＦＴは、センサー、記憶素子、光素子などにも利用されるが、平板ディスプレイの画素スイッチング素子として主に利用される。

現在ノート型パソコン、パソコンモニター、ＴＶ、モバイル機器など既に商用化している製品は、ほぼ非晶質シリコンＴＦＴ（ａ−Ｓｉ ＴＦＴ）を使用している。非晶質シリコンは、大面積蒸着に優れ、低温でガラス基板上に容易に製作できるため、ＴＦＴに最も多く使われている。しかし、ディスプレイの大型化及び高画質化の勢いによって素子の高性能が要求されて、電子移動度が０．５〜１ｃｍ^２／Ｖｓレベルである非晶質シリコンＴＦＴより高い移動度を持つ高性能ＴＦＴ及び製造技術が要求されている。

多結晶シリコンＴＦＴ（ｐｏｌｙ−Ｓｉ ＴＦＴ）は、数十〜数百ｃｍ^２／Ｖｓの移動度を持つため、高い移動度を要求するデータ駆動回路や周辺回路などを基板内に内装可能にし、トランジスタのチャンネルを小さくすることができるので、画面の開口率を大きくさせる。また、高解像度が可能であり、駆動電圧及び消費電力を低めることができ、素子特性劣化の問題が非常に少ないという長所がある。しかし、多結晶シリコンＴＦＴを製作するためには、結晶化のための工程が複雑で追加コストを発生させる。そして、製造装備の限界や均一度不良のような技術的な問題によって、現在までは多結晶シリコンＴＦＴを使用した大型基板の製造工程が実現されていない。

酸化物半導体素子は、ＴＦＴの長所と多結晶シリコンＴＦＴの長所とをいずれも持っている素子である。酸化物半導体素子は低温工程で製作できかつ大面積化の容易な長所を持っており、高移動度の物質であって多結晶シリコンのような非常に良好な電気的特性を持つので、酸化物半導体層をＴＦＴのチャンネル領域に使用するための研究が進みつつある。

現在広く使われているＩｎＧａＺｎＯ酸化物半導体は、素子がプラズマや外部環境（水分や酸素など）に露出される場合、素子の特性が劣化することが報告されている。そこで、従来は、酸化物半導体層を保護するために、酸化物半導体層上にエッチング停止膜を適用している。

韓国特許出願公開第２００８−００７６７４７号公報

しかし、エッチング停止膜の形成工程条件によっても素子の特性が深刻に劣化する恐れがあり、素子特性が劣化しない工程条件の範囲が制限的であるという問題があるため、酸化物半導体の根本的な変化が必要である。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、酸化物半導体ＴＦＴの電気的特性及び安定性を向上することが可能な、薄膜トランジスタ及びその製造方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、基板と、基板上に設けられたゲート電極と、ゲート電極及び露出された基板上に設けられたゲート絶縁膜と、ゲート絶縁膜上のゲート電極に対向する位置に設けられ、Ｚｎの濃度勾配を持つＨｆＩｎＺｎＯ系酸化物半導体からなる酸化物半導体層と、酸化物半導体層の両側からゲート絶縁膜上に延びるソース及びドレインと、を備えることを特徴とする、薄膜トランジスタが提供される。

ここで、酸化物半導体層の下端面からの距離が長くなるほど、Ｚｎの濃度が高くなるようにしてもよい。さらに、酸化物半導体層内の前記Ｚｎの濃度は、３０〜７０ａｔｏｍ％（原子百分率）（Ｈｆ、Ｉｎ、Ｚｎのａｔｏｍ％の和は１００）の範囲を持つようにしてもよい。

上記課題を解決するために、本発明の別の観点によれば、基板と、基板上に設けられたゲート電極と、ゲート電極及び露出された基板上に設けられたゲート絶縁膜と、ゲート絶縁膜上のゲート電極と対向する位置に設けられ、ＨｆＩｎＺｎＯ系酸化物半導体からなる第１層、及び、第１層上に設けられ、第１層よりもＺｎ濃度が高いＨｆＩｎＺｎＯ系酸化物半導体からなる第２層を有する酸化物半導体層と、酸化物半導体層の両側からゲート絶縁膜上に延びるソース及びドレインと、を備えることを特徴とする、薄膜トランジスタが提供される。

ここで、第１層のＺｎの濃度は３０〜７０ａｔｏｍ％の範囲を持ち、第２層のＺｎの濃度は３５〜７０ａｔｏｍ％の範囲を持つようにしてもよい。さらに、酸化物半導体層中のＨｆの濃度は２〜１３ａｔｏｍ％の範囲を持つようにしてもよい。さらに、酸化物半導体層は非晶質であってもよく、結晶質であってもよい。また、基板とゲート電極との間にバッファ層をさらに備えてもよく、酸化物半導体層上にエッチング停止膜をさらに備えてもよい。

本発明のさらに別の観点によれば、基板上にゲート電極を形成する工程と、ゲート電極及び露出された基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上のゲート電極に対向する位置に、Ｚｎの濃度勾配を持つＨｆＩｎＺｎＯ系の酸化物半導体層を形成する工程と、酸化物半導体層の両側からゲート絶縁膜上に延びるソース及びドレインを形成する工程と、を含むことを特徴とする、薄膜トランジスタの製造方法が提供される。

ここで、酸化物半導体層を形成する工程は、ＨｆＯ_２、Ｉｎ_２Ｏ_３、ＺｎＯの３つのターゲットにそれぞれパワーを印加するコスパッタリングを含むようにしてもよい。さらに、酸化物半導体層の下端面からの距離が長くなるほど、Ｚｎの濃度が高くなるように酸化物半導体層を形成してもよい。さらに、酸化物半導体層中の前記Ｚｎの濃度が３０〜７０ａｔｏｍ％の範囲を持つように酸化物半導体層を形成してもよい。

本発明のさらに別の観点によれば、基板上にゲート電極を形成する工程と、ゲート電極及び露出された基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上のゲート電極に対向する位置に設けられ、ＨｆＩｎＺｎＯ系酸化物半導体からなる第１層、及び、第１層上に設けられ、第１層よりもＺｎ濃度が高いＨｆＩｎＺｎＯ系酸化物半導体からなる第２層を有する酸化物半導体層を形成する工程と、酸化物半導体層の両側からゲート絶縁膜上に延びるソース及びドレインを形成する工程と、を含むことを特徴とする、薄膜トランジスタの製造方法が提供される。

ここで、第１層のＺｎの濃度が３０〜７０ａｔｏｍ％の範囲を持ち、第２層のＺｎの濃度が３５〜７０ａｔｏｍ％の範囲を持つように酸化物半導体層を形成するようにしてもよい。さらに、酸化物半導体層を非晶質状態に形成するようにしてもよく、酸化物半導体層を結晶状態に形成するようにしてもよい。さらに、基板とゲート電極との間にバッファ層を形成する工程をさらに含むようにしてもよく、酸化物半導体層上にエッチング停止膜を形成する工程をさらに含むようにしてもよい。

本発明は、ＨｆＩｎＺｎＯ系酸化物半導体層中のＺｎの濃度に勾配を持たせるか、または酸化物半導体層を異なる濃度を持つ積層で形成することによって、チャンネル層の電気的特性を高く維持しつつ酸化物半導体層の外部環境に露出される部分の強度を高めて素子の安定性を高めることができる。

本発明の一実施形態による酸化物半導体層を含むＴＦＴの構造を示した断面図である。 本発明の他の一実施形態による酸化物半導体層を含むＴＦＴの構造を示した断面図である。 本発明の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。 本発明の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。 本発明の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。 本発明の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。 本発明の他の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。 本発明の他の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。 本発明の他の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。 本発明の他の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。 Ｚｎの濃度によるＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴの特性及び安定性を特定した結果を示すグラフである。 本発明の一実施形態によるＴＦＴを備える有機電界発光素子を説明するための断面図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

本明細書で‘ＨｆＩｎＺｎＯ系酸化物半導体’は、Ｈｆ、Ｉｎ、Ｚｎ及びＯの組成比が変わりうるＨｆ、Ｉｎ、Ｚｎ及びＯを含む酸化物半導体を意味する。本明細書でＨｆ及びＺｎの濃度を表すａｔｏｍ％は原子百分率であって、Ｈｆ、Ｉｎ、Ｚｎのａｔｏｍ％の和は１００である。ここで、原子百分率は、例えばＩＣＰ（ＩＮＤＵＣＴＩＶＥＬＹ ＣＯＵＰＬＥＤ ＰＬＡＳＭＡ）質量分析方法により測定される。

図１は、本発明の実施形態による酸化物半導体層を含むＴＦＴの構造を示した断面図である。

図１の酸化物半導体ＴＦＴ１０は、基板１１上に形成されたゲート電極１３、ゲート電極１３及び露出された基板１１上に形成されたゲート絶縁膜１５、ゲート絶縁膜１５を介してゲート電極１３と対向する酸化物半導体層１７、酸化物半導体層１７の上面を露出させつつ酸化物半導体層１７と接触するように、酸化物半導体層１７の両側とゲート絶縁膜１５上に形成されているソース／ドレイン１９（ソース及びドレイン１９）を備える。ソースは、酸化物半導体層１７の一方の側面及びゲート絶縁膜１５上に設けられ、ドレインは、酸化物半導体層１７の他方の側面及びゲート絶縁膜１５上に設けられる。酸化物半導体層１７は、チャンネル層を形成する。選択的に基板１１とゲート電極１３及びゲート絶縁膜１５との間にバッファ層（図示せず）を配置することができる。また、選択的に、酸化物半導体層１７上にエッチング停止層（図示せず）を配置することができる。

基板１１には、シリコン（Ｓｉ）、ガラスまたはプラスチックなどが使われうる。ゲート電極１３は、Ｔｉ、Ｐｔ、Ｒｕ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｃｒ、Ａｌ、Ｔａ、Ｗまたはこれらの合金のような金属またはスズ酸化物、亜鉛酸化物、インジウム酸化物、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ Ｚｎｉｃ Ｏｘｉｄ）のような伝導性酸化物でありうる。望ましくは、ＣｕまたはＭｏ単一金属層、Ｍｏ層を含む多重金属層、Ｔｉを含む金属層及びＣｒを含む金属層のうちいずれか一つでありうる。

ゲート絶縁膜１５は、ＳｉＯ_２、ＳｉＮｘ、ＳｉＯＮ、ＨｆＯ_２、Ａｌ_２Ｏ_３−、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５などの誘電体または高誘電率誘電体またはこれらの組み合わせからなりうる。

酸化物半導体層１７は、ＨｆＩｎＺｎＯ系の酸化物半導体で構成される。ＨｆＩｎＺｎＯ系の酸化物半導体は非晶質または結晶質でありうる。本発明の一実施形態で、ゲート絶縁膜１５と隣接する下部へ行くほどＺｎの濃度が低くなり、上部へ行くほどＺｎの濃度が高くなって（すなわち、酸化物半導体１７の下端面からの距離が長くなるほど、Ｚｎの濃度が高くなって）、Ｚｎの濃度がＨｆＩｎＺｎＯ系酸化物半導体層内で漸進的な傾斜（勾配、ｇｒａｄｉｅｎｔ）を持つことができる。例えば、ＨｆＩｎＺｎＯ系酸化物半導体層の下部は、Ｚｎ対Ｉｎの原子比率（すなわち、原子数の比）が１より小さく（Ｚｎ／Ｉｎ＜１）、上部はＺｎ対Ｉｎの原子比率が１より大きくなるように（Ｚｎ／Ｉｎ＞１）、ＨｆＩｎＺｎＯ系酸化物半導体層がＺｎの漸進的な濃度傾斜を持つことができる。この時、ＨｆＩｎＺｎＯ系酸化物半導体層１７のＺｎの濃度は、３０〜７０ａｔｏｍ％（原子百分率）（Ｈｆ、Ｉｎ、Ｚｎのａｔｏｍ％の和は１００）の範囲を持つことができる。一方、Ｚｎ／Ｉｎ＜１の場合、Ｈｆの濃度（原子百分率）は５〜１３ａｔｏｍ％範囲であり、Ｚｎ／Ｉｎ＝１の場合、Ｈｆの濃度は３〜１０ａｔｏｍ％範囲であり、Ｚｎ／Ｉｎ＞１の場合、Ｈｆの濃度は２〜１０ａｔｏｍ％範囲でありうる。前記組成の範囲内で、ＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴのトランジスタの特性が発現されうる。なお、酸化物半導体層１７の下部は、酸化物半導体層１７の下端面（ゲート絶縁膜１５と隣接した面）からの酸化物半導体層１７の厚さが５０％以下の領域であり、酸化物半導体層１７の上部は、下部の上側の領域を意味する。

ＨｆＩｎＺｎＯ系酸化物半導体でＺｎの濃度が増大すれば、ＨｆＩｎＺｎＯ系酸化物半導体の構造を強くして、後続の薄膜の形成工程やプラズマ工程など外部環境に露出される場合に欠陥が発生する問題が低減し、したがって、ＴＦＴの安定性が増大する。しかし、ＨｆＩｎＺｎＯ系酸化物半導体でＺｎの濃度が増大すれば、ＨｆＩｎＺｎＯ系酸化物半導体の電子の移動度が低減して電気的な特性が低下する傾向がある。

したがって、酸化物半導体層１７でゲート絶縁膜１５と隣接してチャンネルを形成する部分へ行くほど、電子の移動度を高めて素子の性能を向上させるようにＺｎの濃度を低め、外部環境に露出される上部層へ行くほど、素子の安定性を高めるようにＺｎの濃度を高めることができる。

ソース／ドレイン１９は、ゲート電極と同様にＴｉ、Ｐｔ、Ｒｕ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｃｒ、Ａｌ、Ｔａ、Ｗまたはこれらの合金のような金属またはスズ酸化物、亜鉛酸化物、インジウム酸化物、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＩＧＯ、ＡＺＯのような伝導性酸化物でありうる。望ましくは、ＣｕまたはＭｏ単一金属層、Ｍｏ層を含む多重金属層、Ｔｉを含む金属層及びＣｒを含む金属層のうちいずれか一つでありうる。

図２は、本発明の他の一実施形態による酸化物半導体層を含むＴＦＴの構造を示した断面図である。図２のＴＦＴは、酸化物半導体層が二重層に形成されることを除いては、図１のＴＦＴと同じ構造を持つ。

すなわち、図２の酸化物半導体ＴＦＴ２０は、基板２１上に形成されたゲート電極２３、ゲート電極２３と露出された基板２１上に形成されたゲート絶縁膜２５、ゲート絶縁膜２５を介してゲート電極２３と対向する酸化物半導体層２７、酸化物半導体層２７の上面を露出させつつ酸化物半導体層２７と接触するように、酸化物半導体層２７の両側とゲート絶縁膜２５上に形成されているソース／ドレイン２９を備える。

酸化物半導体層２７は、ゲート絶縁膜２５上の第１酸化物半導体層２７ａ及び第１酸化物半導体層２７ａ上の第２酸化物半導体層２７ｂで構成される。選択的に、基板２１とゲート電極２３及びゲート絶縁膜２５との間にバッファ層（図示せず）が位置できる。また選択的に、酸化物半導体層２７上にエッチング停止層（図示せず）が位置できる。

基板２１は、シリコン（Ｓｉ）、ガラスまたはプラスチックなどが使われうる。ゲート電極２３は、Ｔｉ、Ｐｔ、Ｒｕ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｃｒ、Ａｌ、Ｔａ、Ｗまたはこれらの合金のような金属またはスズ酸化物、亜鉛酸化物、インジウム酸化物、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＩＧＯ、ＡＺＯなどの伝導性酸化物でありうる。望ましくは、ＣｕまたはＭｏ単一金属層、Ｍｏ層を含む多重金属層、Ｔｉを含む金属層及びＣｒを含む金属層のうちいずれか一つでありうる。

ゲート絶縁膜２５は、ＳｉＯ_２、ＳｉＮｘ、ＳｉＯＮ、ＨｆＯ_２、Ａｌ_２Ｏ_３−、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５などの誘電体または高誘電率誘電体またはこれらの組み合わせで形成できる。

第１酸化物半導体層２７ａ及び第２酸化物半導体層２７ｂはＨｆＩｎＺｎＯ系酸化物半導体で構成され、第１酸化物半導体層２７ａのＺｎの濃度が第２酸化物半導体層２７ｂよりさらに低くされうる。例えば、第１酸化物半導体層２７ａは、Ｚｎ対Ｉｎの原子比率が１より小さく（Ｚｎ／Ｉｎ＜１）、第２酸化物半導体層２７ｂは、Ｚｎ対Ｉｎの原子比率が１より大きいように（Ｚｎ／Ｉｎ＞１）、第１酸化物半導体層２７ａ及び第２酸化物半導体層２７ｂを形成できる。この時、第１酸化物半導体層２７ａのＺｎの濃度は３０〜７０ａｔｏｍ％の範囲を持ち、第２酸化物半導体層２７ｂのＺｎの濃度は３５〜７０ａｔｏｍ％の範囲を持つことができる。一方、Ｚｎ／Ｉｎ＜１の場合、Ｈｆの濃度（原子百分率）は５〜１３ａｔｏｍ％範囲でああり、Ｚｎ／Ｉｎ＝１の場合、Ｈｆの濃度は３〜１０ａｔｏｍ％範囲であり、Ｚｎ／Ｉｎ＞１の場合、Ｈｆの濃度は２〜１０ａｔｏｍ％範囲でありうる。ＨｆＩｎＺｎＯ系の酸化物半導体は非晶質または結晶質でありうる。

本実施形態では酸化物半導体層２７が２層で構成されるが、他の実施形態では、酸化物半導体層２７が３層で構成されてもよい。この時、ゲート絶縁膜２５の真上の酸化物半導体層中のＺｎの濃度が最も低く、最上部の酸化物半導体層中のＺｎの濃度が最も高く、中間の酸化物半導体層中のＺｎの濃度は最高値と最低値との間の値を持つことができる。

第１酸化物半導体層２７ａはチャンネル層として作用し、第２酸化物半導体層２７ｂはチャンネル層及び第１酸化物半導体層２７ａの保護層として作用することができて、第１酸化物半導体層２７ａと第２酸化物半導体層２７ｂとの積層構造は、素子の電気的な特性を低下させずに素子の安定性を向上させることができる。

ソース／ドレイン２９は、ゲート電極と同様にＴｉ、Ｐｔ、Ｒｕ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｃｒ、Ａｌ、Ｔａ、Ｗまたはこれらの合金のような金属またはスズ酸化物、亜鉛酸化物、インジウム酸化物、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＩＧＯ、ＡＺＯのような伝導性酸化物でありうる。望ましくは、ＣｕまたはＭｏ単一金属層、Ｍｏ層を含む多重金属層、Ｔｉを含む金属層及びＣｒを含む金属層のうちいずれか一つでありうる。

図３Ａないし図３Ｄは、本発明の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。

図３Ａを参照すれば、基板１１上にゲート電極１３を形成する。基板１１は、シリコン、ガラスまたはプラスチックなどを使用できる。

基板１１上に、Ｔｉ、Ｐｔ、Ｒｕ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｃｒ、Ａｌ、Ｔａ、Ｗまたはこれらの合金と同じ金属層またはスズ酸化物、亜鉛酸化物、インジウム酸化物、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＩＧＯ、ＡＺＯのような伝導性酸化物層を形成し、パターニングしてゲート電極１３を形成する。選択的に、基板１１上にバッファ層（図示せず）を形成した後、ゲート電極１３を形成してもよい。

図３Ｂを参照すれば、ゲート電極１３が形成された基板１１上にＳｉＯ_２、ＳｉＮｘ、ＳｉＯＮ、ＨｆＯ_２、Ａｌ_２Ｏ_３−、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５などの誘電体または高誘電率誘電体またはこれらの組み合わせからなる薄膜でゲート絶縁膜１５を形成する。

図３Ｃを参照すれば、ゲート絶縁膜１５上にＨｆＩｎＺｎＯ系の酸化物半導体層を形成かつパターニングして酸化物半導体層１７を形成する。この時、ゲート絶縁膜１５と接する下部から上部へ行くほどＺｎの濃度が増大する濃度傾斜を持つように、ＨｆＩｎＺｎＯ系の酸化物半導体層を形成する。

ＨｆＩｎＺｎＯ系の酸化物半導体層は、スパッタチャンバ内でＨｆＯ_２、Ｉｎ_２Ｏ_３、ＺｎＯの３個のターゲットにそれぞれパワーを印加して、コスパッタリングを実施して形成できる。ＨｆＩｎＺｎＯ系の酸化物半導体は非晶質または結晶質でありうる。この時、スパッタ時間によってターゲットのパワーを変化させることによって、ＨｆＩｎＺｎＯ系酸化物半導体層の下部から上部へ行くほどＺｎの濃度が増大するように、ＨｆＩｎＺｎＯ系酸化物半導体層中のＺｎの漸進的な濃度傾斜を形成できる。

例えば、ＨｆＩｎＺｎＯ系酸化物半導体層の下部は、Ｚｎ対Ｉｎの原子比率が１より小さく（Ｚｎ／Ｉｎ＜１）、上部は、Ｚｎ対Ｉｎの原子比率が１より大きくなり（Ｚｎ／Ｉｎ＞１）、かつ、Ｚｎの漸進的な濃度傾斜を持つように、ＨｆＩｎＺｎＯ系酸化物半導体層を形成できる。この時、ＨｆＩｎＺｎＯ系酸化物半導体層１７は、Ｚｎの濃度は３０〜７０ａｔｏｍ％の範囲を持つことができる。一方、Ｚｎ／Ｉｎ＜１の場合、Ｈｆの濃度（原子百分率）は５〜１３ａｔｏｍ％範囲であり、Ｚｎ／Ｉｎ＝１の場合、Ｈｆの濃度は３〜１０ａｔｏｍ％範囲であり、Ｚｎ／Ｉｎ＞１の場合、Ｈｆの濃度は２〜１０ａｔｏｍ％範囲でありうる。

Ｚｎの濃度傾斜を持つ酸化物半導体層２７上にエッチング停止層を設けない場合、ＴＦＴ形成工程を単純にすることができる。選択的に、酸化物半導体層１７上に絶縁膜としてエッチング停止層（図示せず）を形成してもよい。

図３Ｄを参照すれば、酸化物半導体層１７及びゲート絶縁膜１５上に、Ｔｉ、Ｐｔ、Ｒｕ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｃｒ、Ａｌ、Ｔａ、Ｗまたはこれらの合金のような金属層またはスズ酸化物、亜鉛酸化物、インジウム酸化物、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＩＧＯ、ＡＺＯのような伝導性酸化物層を形成する。前記金属層または前記伝導性酸化物層をパターニングして、酸化物半導体層１７の両側からゲート絶縁層１５に延びるソース／ドレイン１９を形成する。

図４Ａないし図４Ｄは、本発明の他の一実施形態によるＴＦＴの製造方法を説明するために工程順に示した断面図である。図４Ａないし図４ＤのＴＦＴの製造方法は、酸化物半導体層を二重層に形成することを除いては、図３Ａないし図３ＤのＴＦＴの製造方法と同じである。

図４Ａを参照すれば、基板２１上にゲート電極２３を形成する。基板２１は、シリコン、ガラスまたはプラスチックなどを使用できる。

基板２１上に、Ｔｉ、Ｐｔ、Ｒｕ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｃｒ、Ａｌ、Ｔａ、Ｗまたはこれらの合金とのような金属層またはスズ酸化物、亜鉛酸化物、インジウム酸化物、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＩＧＯ、ＡＺＯのような伝導性酸化物層を形成し、かつパターニングしてゲート電極２３を形成する。選択的に、基板１１上にバッファ層（図示せず）を形成した後、ゲート電極１３を形成してもよい。

図４Ｂを参照すれば、ゲート電極２３が形成された基板２１上にＳｉＯ_２、ＳｉＮｘ、ＳｉＯＮ、ＨｆＯ_２、Ａｌ_２Ｏ_３−、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５などの誘電体または高誘電率誘電体またはこれらの組み合わせからなる薄膜でゲート絶縁膜２５を形成する。

図４Ｃを参照すれば、ゲート絶縁膜２５上にＨｆＩｎＺｎＯ系の酸化物半導体層を形成し、かつパターニングして酸化物半導体層２７を形成する。この時、ＨｆＩｎＺｎＯ系の酸化物半導体層２７は、ゲート絶縁膜２５真上の第１酸化物半導体層２７ａと第１酸化物半導体層２７ａ上の第２酸化物半導体層２７ｂとの２層で形成する。第２酸化物半導体層２７ｂのＺｎ濃度が第１酸化物半導体層２７ａのＺｎ濃度よりさらに高くなるように、第１酸化物半導体層２７ａ及び第２酸化物半導体層２７ｂを形成する。例えば、第１酸化物半導体層２７ａは、Ｚｎ対Ｉｎの原子比率が１より小さく（Ｚｎ／Ｉｎ＜１）、第２酸化物半導体層２７ｂは、Ｚｎ対Ｉｎの原子比率が１より大きいように（Ｚｎ／Ｉｎ＞１）、第１酸化物半導体層２７ａ及び第２酸化物半導体層２７ｂを形成できる。この時、第１酸化物半導体層２７ａのＺｎの濃度は３０〜７０ａｔｏｍ％の範囲を持ち、第２酸化物半導体層２７ｂのＺｎの濃度は３５〜７０ａｔｏｍ％の範囲を持つことができる。一方、Ｚｎ／Ｉｎ＜１の場合、Ｈｆの濃度（原子百分率）は５〜１３ａｔｏｍ％範囲であり、Ｚｎ／Ｉｎ＝１の場合、Ｈｆの濃度は３〜１０ａｔｏｍ％範囲であり、Ｚｎ／Ｉｎ＞１の場合、Ｈｆの濃度は２〜１０ａｔｏｍ％範囲でありうる。ＨｆＩｎＺｎＯ系の酸化物半導体は非晶質または結晶質でありうる。

第１酸化物半導体層２７ａ及び第２酸化物半導体層２７ｂは、それぞれ別途の組成を持つターゲットを使用して形成できる。すなわち、第１酸化物半導体層２７ａは、Ｚｎの濃度が低い（Ｚｎ／Ｉｎ＜１）ＨｆＩｎＺｎＯ系酸化物半導体製作用ターゲットを使用し、第２酸化物半導体層２７ｂは、Ｚｎの濃度が高い（Ｚｎ／Ｉｎ＞１）ＨｆＩｎＺｎＯ系酸化物半導体製作用ターゲットを使用して形成できる。第１酸化物半導体層２７ａ及び第２酸化物半導体層２７ｂは、非晶質または結晶質でありうる。

一方、選択的に第２酸化物半導体層２７ｂ上にエッチング停止層（図示せず）を形成してもよい。

また、Ｚｎ濃度の異なる３個のターゲットを使用して、酸化物半導体層２７を３層で形成できる。この時、ゲート絶縁膜２５真上の酸化物半導体層中のＺｎの濃度を最も低く、最上部の酸化物半導体層中のＺｎの濃度が最も高く、中間の酸化物半導体層中のＺｎの濃度を最高値と最低値との間の値を持つように形成できる。

図４Ｄを参照すれば、酸化物半導体層２７及びゲート絶縁膜２５上に、Ｔｉ、Ｐｔ、Ｒｕ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｃｒ、Ａｌ、Ｔａ、Ｗまたはこれらの合金のような金属層またはスズ酸化物、亜鉛酸化物、インジウム酸化物、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＩＧＯ、ＡＺＯのような伝導性酸化物層を形成する。前記金属層または前記伝導性酸化物層をパターニングして、酸化物半導体層２７の両側からゲート絶縁層２５に延びるソース／ドレイン２９を形成する。

図６は、本発明の一実施形態によるＴＦＴを備える有機電界発光素子を説明するための断面図である。

図６を参照すれば、有機電界発光素子３００は、アノード電極１３１、カソード電極１３７、及びアノード電極１３１とカソード電極１３７との間に形成された有機薄膜層１３５で形成される。有機薄膜層１３５は、正孔輸送層、有機発光層及び電子輸送層が積層された構造に形成されて、正孔注入層及び電子注入層がさらに備えられうる。

有機電界発光素子３００の動作を制御するためのＴＦＴ １００は、本発明のＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴで形成されている。ＴＦＴ １００は、基板１１１上のゲート電極１１３、ゲート絶縁膜１１５を介してゲート電極１１３上に形成されたＨｆＩｎＺｎＯ系酸化物半導体層１１７、及びＨｆＩｎＺｎＯ系酸化物半導体層１１７の両側に形成されているソース／ドレイン１１９を備える。

ＨｆＩｎＺｎＯ系酸化物半導体層１１７は、Ｚｎの濃度がＨｆＩｎＺｎＯ系酸化物半導体層１１７の下部から上部へ行くほど増大できる。選択的に、ＨｆＩｎＺｎＯ系酸化物半導体層１１７は、上部層のＺｎの濃度が下部層のＺｎの濃度よりさらに高く形成された積層構造に形成されうる。

ソース／ドレイン１１９のうち一つに、アノード電極１３１が電気的に連結されている。一方、有機電界発光素子は、信号を維持するためのキャパシタをさらに備えることができる。

［ＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴの特性及び安定性の測定］
ガラス基板上にＭｏで、１０００Å厚さかつ幅／長さ１５０／１０００ｎｍのゲート電極を形成した後、基板及びゲート電極上にＳｉＮｘ／ＳｉＯｘを４００／８００Å厚さに形成して（例えば、ＳｉＮｘを４００Å積層し、その上に、ＳｉＯｘを８００Å積層し）、ゲート絶縁膜を形成した。そして、ゲート絶縁膜上にＨｆＩｎＺｎＯ系酸化物半導体層を３００〜５００Å厚さに形成した。ここで、０＜ｘ≦２となる。

ＨｆＩｎＺｎＯ系酸化物半導体層は、スパッタチャンバ内でＨｆＯ_２、Ｉｎ_２Ｏ_３、ＺｎＯの３つのターゲットにそれぞれパワーを印加して、コスパッタリングを行って形成してパターニングした。

次いで、ＨｆＩｎＺｎＯ系酸化物半導体層上にＩｎ_２Ｏ_３を１０００Å厚さに形成した後、パターニングして酸化物半導体層の両側で基板に延びるソース／ドレインを形成した。

ＨｆＩｎＺｎＯ系酸化物半導体層の形成時、ターゲットに印加するパワーを調節して、ＨｆＩｎＺｎＯ系酸化物半導体層中のＺｎの濃度（原子百分率）を変化させた。他のＺｎの濃度の酸化物半導体層を持つＴＦＴに対して電気的な特性を測定した。

表１は、Ｈｆの濃度が５ａｔｏｍ％である時、Ｚｎの濃度によるＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴの特性及び安定性を特定した結果であり、図５は、表１のＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴの特性及び安定性値を一つのグラフで示したものである。

表１及び図５でＺｎ：Ｉｎは、ＨｆＩｎＺｎＯ系酸化物半導体内のＺｎ対Ｉｎの原子比率を示す。Ｈｆ（ａｔｏｍ％）は、ＨｆＩｎＺｎＯ系酸化物半導体内のＨｆの濃度（原子百分率）を示す。Ｖ_ＴＨ（しきい電圧）は、電流を流せるようにトランジスタ内にチャンネルが形成されるための最小電圧であり、移動度は、酸化物半導体内でのキャリア（電子）の平均的な速度である。ΔＶは、ＨｆＩｎＺｎＯ系酸化物半導体がＤＣストレスを受ける前後のしきい電圧Ｖ_ＴＨの変化幅である。ＤＣストレスは、１時間に±５Ｖのゲートバイアスを印加した時のＶ_ＴＨ変化量（ΔＶ_ＴＨ）である。

表１及び図５を参照すれば、ＨｆＩｎＺｎＯ系酸化物半導体内のＺｎ対Ｉｎの原子比率が０．６９、１．０４、１．６９、１．９４に変わり、Ｈｆの濃度は約５ａｔｏｍ％で一定である。この場合に、ＨｆＩｎＺｎＯ系酸化物半導体層中のＺｎ：Ｉｎの原子比率が大きくなるほど、しきい電圧Ｖ_ＴＨが大きくなり、移動度は小さくなり、ストレス前後のしきい電圧の変化幅ΔＶが小さくなることが分かる。Ｚｎ対Ｉｎの原子比率が大きくなるほど、しきい電圧と移動度など電気的特性は悪くなり、しきい電圧の変化幅のような素子の安定性は良くなる。なお、Ｚｎ、Ｉｎ、Ｈｆの原子百分率は、分散した測定値の平均値（例えば算術平均値）である。これらの合計値は、測定誤差によって１００からわずかにずれるが、実質的には１００となる。

一方、Ｚｎ：Ｉｎ＝５９：３６（１．６９）の移動度がＺｎ：Ｉｎ＝４６：４３（１．０６）の移動度より大きいのは、Ｚｎ：Ｉｎ＝５９：３６（１．６９）のＨｆの濃度が４．６ａｔｏｍ％であって、Ｚｎ：Ｉｎ＝４６：４３（１．０６）のＨｆの濃度５．０ａｔｏｍ％より小さなことに起因する。すなわち、Ｈｆの濃度が５．０ａｔｏｍ％であれば、移動度は、Ｚｎ：Ｉｎ＝４６：４３（１．０６）の移動度よりも小さくなる。

表２は、Ｈｆの濃度（原子百分率）が約７ａｔｏｍ％である時、Ｚｎ＝Ｉｎ及びＺｎ＞ＩｎでＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴの特性及び安定性を特定した結果であり、表３は、Ｈｆの濃度が約８ａｔｏｍ％である時、Ｚｎ＜Ｉｎ及びＺｎ＞ＩｎでＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴの特性及び安定性を特定した結果であり、表４は、Ｈｆの濃度が約１０ａｔｏｍ％である時、Ｚｎ＜Ｉｎ及びＺｎ＝ＩｎでＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴの特性及び安定性を特定した結果である。

表２、表３及び表４を参照すれば、Ｈｆの濃度が５ａｔｏｍ％である場合と同様に、Ｚｎ／Ｉｎの比率が大きくなればしきい電圧Ｖ_ＴＨが大きくなり、しきい電圧Ｖ_ＴＨの差は、Ｈｆの濃度が高いほどさらに大きく示された。また、Ｚｎ／Ｉｎの比率が大きくなれば移動度が小さくなった。一方、しきい電圧Ｖ_ＴＨの変化幅ΔＶは、Ｚｎ／Ｉｎの比率が大きくなれば大きくなり、Ｚｎ／Ｉｎの比率が小さくなれば小さくなった。

表１ないし表５の結果から、Ｚｎ／Ｉｎの比率が大きくなれば、すなわち、Ｚｎの濃度が高くなれば、しきい電圧や移動度などの電気的な特性が悪くなる一方、しきい電圧の変化量のような安定性は高くなるということが分かる。

表５に、Ｈｆの濃度が２％、１３％のときの測定データを示す。

Ｚｎの濃度に上の結果から、ＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴのＨｆＩｎＺｎＯ系酸化物半導体層を、ゲート絶縁膜に隣接した下部は、電気的特性が良くなるようにＺｎの濃度を低め、連続する工程に露出される上部は、Ｚｎの濃度を高めることでＨｆＩｎＺｎＯ系酸化物半導体ＴＦＴの電気的特性及び安定性を同時に向上させうることが分かる。

前述した本発明の実施形態では、ボトムゲート構造を持つ逆スタッガード（ｉｎｖｅｒｔｅｄ ｓｔａｇｇｅｒｅｄ）型ＴＦＴ及びその製造方法について説明したが、本発明は、それ以外にもボトムゲート構造を持つ逆コプレーナ（ｃｏｐｌａｎａｒ）型ＴＦＴにも同一に適用できる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

本発明は、ＴＦＴ関連の技術分野に好適に用いられる。

１０ 酸化物半導体ＴＦＴ
１１ 基板
１３ ゲート電極
１５ ゲート絶縁膜
１７ 酸化物半導体層
１９ ソース／ドレイン

Claims (20)

1. 基板と、
   前記基板上に設けられたゲート電極と、
   前記ゲート電極及び露出された前記基板上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上の前記ゲート電極に対向する位置に設けられ、Ｚｎの濃度勾配を持つＨｆＩｎＺｎＯ系酸化物半導体からなる酸化物半導体層と、
   前記酸化物半導体層の両側から前記ゲート絶縁膜上に延びるソース及びドレインと、を備えることを特徴とする、薄膜トランジスタ。
2. 前記酸化物半導体層の下端面からの距離が長くなるほど、Ｚｎの濃度が高くなることを特徴とする、請求項１に記載の薄膜トランジスタ。
3. 前記酸化物半導体層内の前記Ｚｎの濃度は、３０〜７０ａｔｏｍ％（原子百分率）（Ｈｆ、Ｉｎ、Ｚｎのａｔｏｍ％の和は１００）の範囲を持つことを特徴とする、請求項１または２に記載の薄膜トランジスタ。
4. 基板と、
   前記基板上に設けられたゲート電極と、
   前記ゲート電極及び露出された前記基板上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上の前記ゲート電極と対向する位置に設けられ、ＨｆＩｎＺｎＯ系酸化物半導体からなる第１層、及び、前記第１層上に設けられ、前記第１層よりもＺｎ濃度が高いＨｆＩｎＺｎＯ系酸化物半導体からなる第２層を有する酸化物半導体層と、
   前記酸化物半導体層の両側から前記ゲート絶縁膜上に延びるソース及びドレインと、を備えることを特徴とする、薄膜トランジスタ。
5. 前記第１層のＺｎの濃度は３０〜７０ａｔｏｍ％の範囲を持ち、前記第２層のＺｎの濃度は３５〜７０ａｔｏｍ％の範囲を持つことを特徴とする、請求項４に記載の薄膜トランジスタ。
6. 前記酸化物半導体層中のＨｆの濃度は２〜１３ａｔｏｍ％の範囲を持つことを特徴とする、請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
7. 前記酸化物半導体層は非晶質であることを特徴とする、請求項１〜６のいずれか１項に記載の薄膜トランジスタ。
8. 前記酸化物半導体層は結晶質であることを特徴とする、請求項１〜６のいずれか１項に記載の薄膜トランジスタ。
9. 前記基板と前記ゲート電極との間にバッファ層をさらに備えることを特徴とする、請求項１〜８のいずれか１項に記載の薄膜トランジスタ。
10. 前記酸化物半導体層上にエッチング停止膜をさらに備えることを特徴とする、請求項１〜９のいずれか１項に記載の薄膜トランジスタ。
11. 基板上にゲート電極を形成する工程と、
    前記ゲート電極及び露出された前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上の前記ゲート電極に対向する位置に、Ｚｎの濃度勾配を持つＨｆＩｎＺｎＯ系の酸化物半導体層を形成する工程と、
    前記酸化物半導体層の両側から前記ゲート絶縁膜上に延びるソース及びドレインを形成する工程と、を含むことを特徴とする、薄膜トランジスタの製造方法。
12. 前記酸化物半導体層を形成する工程は、ＨｆＯ_２、Ｉｎ_２Ｏ_３、ＺｎＯの３つのターゲットにそれぞれパワーを印加するコスパッタリングを含むことを特徴とする、請求項１１に記載の薄膜トランジスタの製造方法。
13. 前記酸化物半導体層の下端面からの距離が長くなるほど、Ｚｎの濃度が高くなるように前記酸化物半導体層を形成することを特徴とする、請求項１１または１２に記載の薄膜トランジスタの製造方法。
14. 前記酸化物半導体層中の前記Ｚｎの濃度が３０〜７０ａｔｏｍ％の範囲を持つように前記酸化物半導体層を形成することを特徴とする、請求項１１〜１３のいずれか１項に記載の薄膜トランジスタの製造方法。
15. 基板上にゲート電極を形成する工程と、
    前記ゲート電極及び露出された前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上の前記ゲート電極に対向する位置に設けられ、ＨｆＩｎＺｎＯ系酸化物半導体からなる第１層、及び、前記第１層上に設けられ、前記第１層よりもＺｎ濃度が高いＨｆＩｎＺｎＯ系酸化物半導体からなる第２層を有する酸化物半導体層を形成する工程と、
    前記酸化物半導体層の両側から前記ゲート絶縁膜上に延びるソース及びドレインを形成する工程と、を含むことを特徴とする、薄膜トランジスタの製造方法。
16. 前記第１層のＺｎの濃度が３０〜７０ａｔｏｍ％の範囲を持ち、前記第２層のＺｎの濃度が３５〜７０ａｔｏｍ％の範囲を持つように前記酸化物半導体層を形成することを特徴とする、請求項１５に記載の薄膜トランジスタの製造方法。
17. 前記酸化物半導体層を非晶質状態に形成することを特徴とする、請求項１１〜１６のいずれか１項に記載の薄膜トランジスタの製造方法。
18. 前記酸化物半導体層を結晶状態に形成することを特徴とする、請求項１１〜１６のいずれか１項に記載の薄膜トランジスタの製造方法。
19. 前記基板と前記ゲート電極との間にバッファ層を形成する工程をさらに含むことを特徴とする、請求項１１〜１８のいずれか１項に記載の薄膜トランジスタの製造方法。
20. 前記酸化物半導体層上にエッチング停止膜を形成する工程をさらに含むことを特徴とする、請求項１１〜１９のいずれか１項に記載の薄膜トランジスタの製造方法。

Images