CN102136499B - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102136499B
CN102136499B CN201110031440.XA CN201110031440A CN102136499B CN 102136499 B CN102136499 B CN 102136499B CN 201110031440 A CN201110031440 A CN 201110031440A CN 102136499 B CN102136499 B CN 102136499B
Authority
CN
China
Prior art keywords
raceway groove
source electrode
floating
thin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110031440.XA
Other languages
English (en)
Other versions
CN102136499A (zh
Inventor
金亿洙
李相润
柳明官
朴敬培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110004535A external-priority patent/KR20110088390A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102136499A publication Critical patent/CN102136499A/zh
Application granted granted Critical
Publication of CN102136499B publication Critical patent/CN102136499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管(TFT)及其制造方法。该TFT可包括浮置沟道和绝缘层,浮置沟道在沟道表面上形成为与源极和漏极分隔开,绝缘层形成在浮置沟道上并设计为控制浮置沟道与源极或漏极之间的距离。

Description

薄膜晶体管及其制造方法
本申请要求分别于2010年1月26日和2011年1月17日提交到韩国知识产权局的第10-2010-0007078号和第10-2011-0004535号韩国专利申请的权益,它们的公开通过引用全部包含于此。
技术领域
本公开涉及薄膜晶体管(TFT)及其制造方法。
背景技术
薄膜晶体管(TFT)用于各个领域中,具体地讲,用作显示装置中的开关装置和驱动装置及用作交叉点存储装置中的选择开关。
非晶硅(a-Si)TFT在显示装置中用作驱动装置和开关装置。可以以低成本均匀地形成在尺寸大于2m的基底上的a-SiTFT是被最广泛应用的TFT。然而,随着显示装置变得更大且具有更高的等同性(equality),需要TFT具有更高的性能。然而,在使用现有的具有大约0.5cm2/Vs的迁移率的a-SiTFT方面有着局限性。另外,通常由于a-SiTFT在大约300℃的高温下进行处理,所以难以将a-SiTFT应用到聚合物基底等以制造柔性显示装置。
因此,已开发出各种可代替a-SiTFT的TFT。
由于多晶硅薄膜晶体管(poly-SiTFT)具有几十到几百cm2/Vs的高迁移率,所以poly-SiTFT可应用到难以应用现有的a-SiTFT的高质量的显示装置。另外,poly-SiTFT比a-SiTFT经受更少的特性劣化。然而,由于制造设备或诸如差的均匀性的技术问题的局限性,所以难以使poly-SiTFT变大。
由于氧化物半导体是非晶,所以容易使氧化物半导体TFT变大。由于氧化物半导体TFT的迁移率比a-SiTFT的迁移率高,所以氧化物半导体TFT作为可取代a-SiTFT的下一代TFT备受关注。然而,氧化物半导体TFT的电特性会因诸如损坏的外部撞击或湿气或氧吸收而改变。
当与现有的硅TFT相比时,由于半导体层可通过湿法工艺形成而不是通过等离子体增强化学气相沉积(PECVD)形成,所以有机TFT(OTFT)可以以低成本制造,且如果需要,则可以通过使用塑料基底的卷对卷(roll-to-roll)工艺制造整个OTFT。然而,OTFT比硅TFT具有低的电荷迁移率和高的泄漏电流。
发明内容
提供了薄膜晶体管(TFT)及其制造方法。
附加方面将在下面的描述中部分地阐述,部分通过描述将是明显的,或通过提出实施例的实践而明了。
根据本发明的一方面,一种TFT包括:源极和漏极;沟道,形成在源极和漏极之间;浮置沟道,与源极和漏极分隔开地形成在所述沟道的上方或下方。
TFT还可包括在基底上与沟道对应地形成的栅极。
TFT还可包括形成在栅极和沟道之间的栅极绝缘层。
TFT还可包括形成在浮置沟道上的绝缘层。
源极和漏极中的至少一个可接触沟道的端部和绝缘层的端部。
浮置沟道与源极之间或浮置沟道与漏极之间的距离可与绝缘层的厚度相等。
TFT还可包括形成栅极和沟道之间的栅极绝缘层。
沟道可包含氧化物。
浮置沟道、源极和漏极可由相同的导电材料形成。
浮置沟道可由从由金属、金属合金、金属氧化物、金属间化合物、导电聚合物、杂质掺杂半导体、碳纳米管、石墨烯和它们的组合物组成的组中选择的材料形成。
当所述沟道导通时,浮置沟道的电阻可小于沟道的电阻。
根据本发明的另一方面,一种TFT包括:源极和漏极;沟道,形成在源极和漏极之间;栅极,与沟道对应地形成在基底上;栅极绝缘层,形成在栅极和所述沟道之间;浮置沟道,与源极和漏极分隔开地形成在所述沟道的上方或下方,其中,浮置沟道使载流子能够平稳地移动而使TFT高效。
TFT还可包括形成浮置沟道上的绝缘层。
源极和漏极中的至少一个可接触沟道的端部和绝缘层的端部。
浮置沟道与源极或漏极之间的距离可与绝缘层的厚度相等。
沟道可包含氧化物。
浮置沟道、源极和漏极可由相同的导电材料形成。
当所述沟道导通时,浮置沟道的电阻可比沟道的电阻小。
根据本发明的另一方面,一种制造TFT的方法包括以下步骤:在基底上形成栅极和栅极绝缘层;在栅极绝缘层上形成沟道;形成导电层以覆盖栅极绝缘层和沟道;形成接触沟道的两侧部分的源极和漏极;形成与源极和漏极分隔开的浮置沟道。
浮置沟道、源极和漏极可由相同的导电材料形成,并可通过使用相同的图案化工艺形成。
该方法还可包括在浮置沟道与源极和漏极之间形成绝缘层的步骤。
附图说明
通过结合附图对实施例的以下描述,这些和/或其他方面将变得明显和更易于理解,其中:
图1是示出根据本发明实施例的氧化物薄膜晶体管(TFT)的剖视图;
图2A至图2E是示出根据本发明实施例的制造图1的氧化物TFT的方法的剖视图;
图3是示出根据本发明的另一实施例的氧化物TFT的剖视图。
具体实施方式
现在,将参照附图更充分地描述本发明,在附图中示出了本发明的示例性实施例。在附图中,相同的标号表示相同元件,且为了清楚起见,可能夸大元件的尺寸或厚度。
图1是示出根据本发明实施例的氧化物薄膜晶体管(TFT)的剖视图。虽然在图1中氧化物TFT是底栅TFT,但本发明不限于此,氧化物TFT可为顶栅TFT和底栅TFT中的任何一种。
参照图1,氧化物TFT可包括部分地形成在基底11上的栅极13以及形成在基底11和栅极13上的栅极绝缘层14。如果基底11由硅(Si)形成,则还可通过使用热氧化在基底11的表面上形成氧化物层12。沟道15可与栅极13对应地形成在栅极绝缘层14上,源极16a和漏极16b可形成在栅极绝缘层14上并在沟道15的两侧部分上。浮置沟道(floatingchannel)17可与源极16a和漏极16b分隔开地形成在沟道15的表面上。
基底11可为在普通的半导体装置中使用的基底,并可由例如硅、玻璃或有机材料形成。形成在基底11的表面上的氧化物层12可由SiO2形成,其中,通过在由硅形成的基底11上执行热氧化来形成氧化物层12。
栅极13可通过使用导电材料形成,例如,由诸如钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)或铜(Cu)的金属或诸如InZnO(IZO)或AlZnO(AZO)的导电氧化物形成。栅极绝缘层14可由在典型的半导体装置中使用的绝缘材料形成。具体地讲,栅极绝缘层14可由HfO2、Al2O3、Si3O4或它们的组合形成,这些材料是介电常数比SiO2的介电常数高的高K材料。
沟道15可由普通的半导体材料形成,例如,由氧化物半导体、有机半导体、任何一种III-V半导体(诸如C、Si、Ge、SiGe、GaN、GaAs、InSb、InP和CdS或它们的混合物)、碳纳米管或石墨烯(graphene)形成。
源极16a和漏极16b可由导电材料形成,例如,由诸如Ti、Pt、Ru、Au、Ag、Mo、Al、W或Cu的金属或者诸如InZnO(IZO)或AlZnO(AZO)的导电氧化物形成。
浮置沟道17可由普通的导电材料形成,且可由与源极16a和漏极16b的材料相同的材料形成。例如,浮置沟道17可由金属、合金、诸如氧化铟锡(ITO)或氧化铟锌(IZO)的金属氧化物、金属间化合物、导电聚合物、杂质掺杂半导体、碳纳米管或者石墨烯形成。虽然沟道15的两侧部分与源极16a和漏极16b接触,但浮置沟道17的两侧部分与源极16a和漏极16b分隔开。因此,不需要单独地调节浮置沟道17的截止状态。
在本实施例中,当沟道15导通时,浮置沟道17的电阻可比沟道15的电阻低。在这种情况下,由于载流子大部分流过具有较低电阻的浮置沟道17,所以该氧化物TFT比仅使用沟道15的氧化物TFT更高效。例如,如果沟道由氧化物形成,则由于氧化物半导体的特性,所以源极和漏极之间的电场随着沟道的长度减小而增大,这样,TFT的阈值电压Vth转变(shift)为负值,从而超出普通TFT驱动范围。为了防止该问题,应该增加TFT的沟道的长度。然而,如果沟道的长度增加,则TFT的导通电流“Ion”减小。然而,如本实施例中所示出的,如果在沟道15导通时形成电阻比沟道15的电阻低的浮置沟道17,则由于浮置沟道17的电阻低,所以即使氧化物TFT的长度增加,电流也不减小。因此,通过增加或保持氧化物TFT的沟道15的长度可获得正阈值,另外,通过减小有效沟道的长度可获得高电流和高迁移率。作为参考,沟道的长度指源极16a和漏极16b之间的距离。
另外,如果沟道由有机材料形成,则可通过使用普通的印刷工艺形成有机半导体层。在这种情况下,因印刷工艺的分辨率局限性,导致沟道的长度不能减小,从而减小了TFT的导通电流“Ion”。然而,如果如本实施例中所示出地形成浮置沟道17,则由于浮置沟道17的电阻低,所以即使氧化物TFT的沟道15的长度增加,电流也不减小,另外可获得高电流。
将参照图2A至图2E解释根据本发明实施例的图1中的氧化物TFT的制造方法。
参照图2A,准备基底11。可主要由硅、玻璃或塑料形成基底11,但本实施例不限于此。如果基底11由硅形成,则可通过使用热氧化在基底11的表面上形成由例如SiO2形成的氧化物层12。将诸如金属或导电金属氧化物的导电材料13a涂覆到基底11。
参照图2B,通过图案化导电材料13a形成栅极13。参照图2C,通过在栅极13上涂覆绝缘材料并图案化该绝缘材料来形成栅极绝缘层14。栅极绝缘层14可由氧化硅、氮化硅、氧化铪(Hf)、氧化铝或者氧化铪和氧化铝的混合物形成。
参照图2D,在栅极绝缘层14上通过图案化沟道材料形成沟道15。可通过使用物理气相沉积(PVD)、化学气相沉积(CVD)或原子气相沉积(ALD)涂覆沟道材料,并执行图案化以保留在栅极绝缘层14上与栅极13对应的沟道材料来形成沟道15,或可通过使用印刷等在对应的位置上直接形成沟道15。
参照图2E,通过在沟道15和栅极绝缘层14上涂覆诸如金属或导电金属氧化物的材料并图案化该材料形成源极16a、漏极16b和浮置沟道17。这里,如果浮置沟道17由与源极16a和漏极16b的材料相同的材料形成,则可通过使用与用于形成源极16a和漏极16b的图案化工艺相同的图案化工艺来形成浮置沟道17。
最后,可通过使用普通炉子、快速热退火(RTA)、激光器或热板在小于400℃的温度(例如,大约300℃)下执行热处理来完成氧化物TFT。
图3是示出根据本发明另一实施例的氧化物TFT的剖视图。虽然在图3中氧化物TFT是底栅TFT,但本发明不限于此,氧化物TFT可为顶栅TFT和底栅TFT中的任何一种。
参照图3,栅极33可部分地形成在基底31上,栅极绝缘层34可形成在基底31和栅极33上。如果基底31由硅形成,则还可通过使用热氧化在基底31的表面上形成氧化硅层32。沟道35可部分地形成在栅极绝缘层34上,例如,沟道35可与栅极33对应地形成在栅极绝缘层34上,源极36a和漏极36b可形成在沟道35的两侧部分上。浮置沟道37还可形成在沟道35的表面上。浮置沟道37的宽度可比沟道35的宽度小,并可与源极36a和漏极36b分隔开预定的距离“d”。
浮置沟道37与源极36a之间或者浮置沟道37与漏极36b之间的距离“d”可调整为几纳米至几百纳米。具体地讲,绝缘层38还可形成在浮置沟道37上,以实现更短的距离。源极36a和漏极36b中的至少一个可形成为接触沟道35的端部和绝缘层38的端部。如图3中所示,浮置沟道37与源极36a或漏极36b之间的距离“d”可与绝缘层38的厚度基本相等。
可通过将绝缘层38形成为几纳米至几百纳米的厚度来控制浮置沟道37与源极36a或漏极36b之间的距离。由于图3中的沟道35的长度比图1中沟道15的长度短,所以可改善导通电流和沟道迁移率。
图3中示出的基底31、氧化物层32、栅极33、栅极绝缘层34、沟道35、源极36a、漏极36b和浮置沟道37可由与图1中它们的相对应部分的材料相同的材料形成。绝缘层38可由在普通的半导体装置中使用的绝缘材料形成,例如,由氧化硅、氮化硅、高K材料或它们的混合物形成。
图2A至图2D的方法可应用到制造图3中的氧化物TFT的方法。在形成沟道35之后,首先在沟道35上通过涂覆诸如金属或导电金属氧化物的材料并图案化该材料来形成浮置沟道37。通过将具有几纳米至几百纳米厚度的绝缘材料涂覆到浮置沟道37,来形成绝缘层38以围绕浮置沟道37。可在栅极绝缘层34、沟道35和绝缘层38上涂覆诸如金属或导电氧化物的材料并图案化该材料来形成源极36a和漏极36b。
根据本发明的一个或多个实施例,可提供具有高迁移率的氧化物TFT,该氧化物TFT可通过增加或维持TFT的整个沟道的长度获得正阈值,且还可通过减小有效沟道的长度获得高电流。
通过使用前述的实施例,本领域的普通技术人员将容易地制造诸如平板显示装置(液晶显示器(LCD)或有机发光二极管(OLED))的驱动晶体管和用于存储装置的外围电路的晶体管的各种电子装置。根据本发明的一个或多个实施例的氧化物TFT可为底栅TFT或顶栅TFT。因此,本发明的范围不是由上述实施例限定,而是由权利要求书限定。

Claims (15)

1.一种薄膜晶体管,所述薄膜晶体管包括:
源极和漏极;
沟道,形成在源极和漏极之间;
浮置沟道,与源极和漏极分隔开地形成在所述沟道的上方,浮置沟道采用电阻率比沟道的电阻率小的材料制备;
绝缘层,形成在浮置沟道上,其中,浮置沟道与源极之间或浮置沟道与漏极之间的距离与所述绝缘层的厚度相等,
其中,所述源极和漏极形成在沟道和绝缘层上。
2.如权利要求1所述的薄膜晶体管,所述薄膜晶体管还包括在基底上与所述沟道对应地形成的栅极。
3.如权利要求1所述的薄膜晶体管,其中,源极和漏极中的至少一个接触所述沟道的端部和所述绝缘层的端部。
4.如权利要求1所述的薄膜晶体管,所述薄膜晶体管还包括形成栅极和所述沟道之间的栅极绝缘层。
5.如权利要求1所述的薄膜晶体管,其中,所述沟道包含氧化物。
6.如权利要求1所述的薄膜晶体管,其中,浮置沟道、源极和漏极由相同的导电材料形成。
7.如权利要求1所述的薄膜晶体管,其中,浮置沟道由从由金属、合金、金属氧化物、金属间化合物、导电聚合物、杂质掺杂半导体、碳纳米管、石墨烯和它们的组合组成的组中选择的材料形成。
8.如权利要求1所述的薄膜晶体管,其中,当所述沟道导通时,浮置沟道的电阻小于所述沟道的电阻。
9.一种薄膜晶体管,所述薄膜晶体管包括:
源极和漏极;
沟道,形成在源极和漏极之间;
栅极,与沟道对应地形成在基底上;
栅极绝缘层,形成在栅极和所述沟道之间;
浮置沟道,与源极和漏极分隔开地形成在所述沟道的上方,浮置沟道采用电阻率比沟道的电阻率小的材料制备;
绝缘层,形成在浮置沟道上,其中,浮置沟道与源极或漏极之间的距离与所述绝缘层的厚度相等,
其中,浮置沟道使载流子平稳地移动而使TFT高效,
其中,所述源极和漏极形成在沟道和绝缘层上。
10.如权利要求9所述的薄膜晶体管,其中,源极和漏极中的至少一个接触沟道的端部和所述绝缘层的端部。
11.如权利要求9所述的薄膜晶体管,其中,所述沟道包含氧化物。
12.如权利要求9所述的薄膜晶体管,其中,浮置沟道、源极和漏极由相同的导电材料形成。
13.如权利要求9所述的薄膜晶体管,其中,当所述沟道导通时,浮置沟道的电阻比所述沟道的电阻小。
14.一种制造薄膜晶体管的方法,所述方法包括以下步骤:
在基底上形成栅极和栅极绝缘层;
在栅极绝缘层上形成沟道;
形成导电层以覆盖栅极绝缘层和所述沟道;
形成接触所述沟道的两侧部分的源极和漏极,并且形成与源极和漏极分隔开的浮置沟道,浮置沟道采用电阻率比沟道的电阻率小的材料制备,在浮置沟道与源极之间和浮置沟道与漏极之间形成绝缘层并使浮置沟道与源极或漏极之间的距离与所述绝缘层的厚度相等,
其中,所述源极和漏极形成在沟道和绝缘层上。
15.如权利要求14所述的方法,其中,浮置沟道、源极和漏极由相同的导电材料形成,并通过使用相同的图案化工艺形成。
CN201110031440.XA 2010-01-26 2011-01-26 薄膜晶体管及其制造方法 Active CN102136499B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2010-0007078 2010-01-26
KR20100007078 2010-01-26
KR10-2011-0004535 2011-01-17
KR1020110004535A KR20110088390A (ko) 2010-01-26 2011-01-17 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN102136499A CN102136499A (zh) 2011-07-27
CN102136499B true CN102136499B (zh) 2016-02-10

Family

ID=43903850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110031440.XA Active CN102136499B (zh) 2010-01-26 2011-01-26 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (1) US8395155B2 (zh)
EP (1) EP2348531B1 (zh)
JP (1) JP6078218B2 (zh)
CN (1) CN102136499B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479547B (zh) * 2011-05-04 2015-04-01 Univ Nat Cheng Kung 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
KR101934978B1 (ko) * 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
CN102629577B (zh) * 2011-09-29 2013-11-13 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
KR101903747B1 (ko) * 2011-11-16 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
CN103258850A (zh) * 2012-02-15 2013-08-21 西安电子科技大学 一种石墨烯纳米带场效应晶体管及其制备方法
JP2013229453A (ja) * 2012-04-26 2013-11-07 Sony Corp 半導体装置、表示装置及び半導体装置の製造方法
CN102915929B (zh) * 2012-10-30 2014-11-12 中国科学院上海微系统与信息技术研究所 一种石墨烯场效应器件制备方法
EP2768039B1 (en) * 2013-02-15 2021-01-13 Samsung Electronics Co., Ltd. Graphene device and electronic apparatus
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
CN104124253A (zh) * 2013-05-23 2014-10-29 深超光电(深圳)有限公司 薄膜晶体管基板
CN104576744A (zh) * 2013-10-24 2015-04-29 中国科学院苏州纳米技术与纳米仿生研究所 碳纳米管薄膜晶体管、amoled像素柔性驱动电路及制作方法
KR102127781B1 (ko) * 2013-11-29 2020-06-30 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN104538453B (zh) * 2014-12-29 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示器件
CN105280717B (zh) 2015-09-23 2018-04-20 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
CN108933082B (zh) * 2017-05-25 2020-09-29 中芯国际集成电路制造(上海)有限公司 晶体管及其制作方法
KR102288336B1 (ko) * 2017-10-11 2021-08-09 주식회사 엘지화학 산화물 반도체 조성물 및 이를 사용하여 제조한 산화물 박막 트랜지스터
KR20210067818A (ko) * 2019-11-29 2021-06-08 광주과학기술원 그래핀 반도체 접합 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503615B2 (ja) * 1988-12-28 1996-06-05 カシオ計算機株式会社 薄膜トランジスタ及びその製造方法
JPH05190857A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 薄膜トランジスタ
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
JP3956347B2 (ja) * 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
US7462514B2 (en) * 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
CN103219465B (zh) * 2006-01-09 2016-02-03 技术研究及发展基金有限公司 晶体管结构及其制造方法
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
KR101301155B1 (ko) * 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
JP2008277375A (ja) * 2007-04-26 2008-11-13 Sanyo Electric Co Ltd 電界効果トランジスタ及びその製造方法
KR101345378B1 (ko) 2007-05-17 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR100814901B1 (ko) 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
KR101344483B1 (ko) * 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
KR101423671B1 (ko) * 2008-02-04 2014-07-25 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
US7879678B2 (en) * 2008-02-28 2011-02-01 Versatilis Llc Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
KR100941855B1 (ko) 2008-04-04 2010-02-12 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8039842B2 (en) * 2008-05-22 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including thin film transistor
KR101643204B1 (ko) * 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5406295B2 (ja) * 2009-06-18 2014-02-05 シャープ株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same

Also Published As

Publication number Publication date
US20110180803A1 (en) 2011-07-28
EP2348531B1 (en) 2021-05-26
EP2348531A2 (en) 2011-07-27
JP2011155263A (ja) 2011-08-11
JP6078218B2 (ja) 2017-02-08
EP2348531A3 (en) 2013-07-31
US8395155B2 (en) 2013-03-12
CN102136499A (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
CN102136499B (zh) 薄膜晶体管及其制造方法
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
KR101270172B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
EP2050141B1 (en) System and method for manufacturing thin-film transistors
Marrs et al. Control of threshold voltage and saturation mobility using dual-active-layer device based on amorphous mixed metal–oxide–semiconductor on flexible plastic substrates
US20090283763A1 (en) Transistors, semiconductor devices and methods of manufacturing the same
EP2339633B1 (en) Method of manufacturing transistor, and of electronic device including transistor
US20150060990A1 (en) Transistors, methods of manufacturing the same, and electronic devices including the transistors
US10204973B2 (en) Display device and thin-film transistors substrate
KR101963225B1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2012002974A1 (en) Thin film transistors
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN105409003A (zh) 用于改善金属氧化物半导体层的导电率的方法
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
CN106952962A (zh) 薄膜晶体管和阵列基板
US8957415B2 (en) Thin film transistor and thin film transistor array panel including the same
CN103268918B (zh) 双极性薄膜晶体管及其制造方法
KR20160018260A (ko) 박막 트랜지스터 및 그 제조방법
CN104716193A (zh) 一种薄膜晶体管及其制备方法和应用
KR102180511B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant