CN106952962A - 薄膜晶体管和阵列基板 - Google Patents

薄膜晶体管和阵列基板 Download PDF

Info

Publication number
CN106952962A
CN106952962A CN201710161372.6A CN201710161372A CN106952962A CN 106952962 A CN106952962 A CN 106952962A CN 201710161372 A CN201710161372 A CN 201710161372A CN 106952962 A CN106952962 A CN 106952962A
Authority
CN
China
Prior art keywords
tft
film transistor
thin film
layer
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710161372.6A
Other languages
English (en)
Inventor
孟虎
梁学磊
夏继业
黄奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
BOE Technology Group Co Ltd
Original Assignee
Peking University
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, BOE Technology Group Co Ltd filed Critical Peking University
Priority to CN201710161372.6A priority Critical patent/CN106952962A/zh
Publication of CN106952962A publication Critical patent/CN106952962A/zh
Priority to PCT/CN2018/078649 priority patent/WO2018166411A1/zh
Priority to US16/304,126 priority patent/US20200328310A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种薄膜晶体管和阵列基板。该薄膜晶体管包括源极、漏极以及有源层，该薄膜晶体管还包括：位于所述有源层与所述源极和/或所述漏极之间的阻挡层。本公开可以降低薄膜晶体管的关态电流并抑制双极性效应。

Description

薄膜晶体管和阵列基板
技术领域
本公开涉及薄膜晶体管技术领域，具体而言，涉及一种薄膜晶体管和阵列基板。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)被广泛地用于平板显示，柔性电子和传感应用方面。最常见的薄膜晶体管是用非晶硅或者多晶硅作为晶体管的导电沟道。非晶硅薄膜晶体管能满足大面积和由低到中等显示速度的要求，一致性好。多晶硅薄膜晶体管一个优点是迁移率很高。然而这两种晶体管都有自己的局限。非晶硅对光特别敏感，并且非晶硅器件的载流子迁移率低，所以它不能满足帧速率高达120Hz甚至更高的高速显示器的要求。尽管多晶硅薄膜晶体管的迁移率足够高，但是它成本高，大面积均一性不佳，并且缺乏弹性和透明度，这对透明柔性器件来说是致命的。金属氧化物薄膜晶体管能够同时满足显示器所要求的迁移率与透明度。然而，现在的金属氧化物薄膜晶体管并不稳定，因为它对光照、温度和水蒸气敏感，并且它在负偏置照明应力的作用下不稳定，导致阈值电压向负偏置电压方向漂移。
碳纳米管(Carbon Nanotube，CNT)自1991年被发现以来，一直得到学术界和工业界的广泛关注和研究。碳纳米管由于其优异的电学性能，良好的导热性，机械强度好，被广泛应用在显示、传感器、RF(Radio Freqency，射频)电路、柔性电路等领域，展示出了巨大的应用潜能。
在碳纳米管薄膜晶体管方面，碳纳米管通常被用作有源层材料，包括采用随机网络状或者平行排布的碳纳米管作为沟道膜材料。用作有源层材料的碳纳米管通常为半导体型碳纳米管，其直径一般在0.8-1.6nm，其半导体带隙约为0.5-1eV。由于碳纳米管带间隙小，并且难以像传统半导体进行替位式掺杂，经过钝化的底栅薄膜晶体管或者顶栅薄膜晶体管关态电流较大(10-100pA)，并且表现出电子和空穴传导的双极性现象，不利于在显示领域中的背板应用。
目前的现有技术中，为抑制碳纳米管薄膜晶体管的关态电流和双极性现象有以下几种方案：(1)采用小管径碳纳米管(Hipco，CoMocat等)作为有源层材料构建薄膜晶体管；(2)采用分子吸附，使其与碳纳米管表面进行电荷转移，形成碳纳米管的掺杂。但上述现有技术方案存在一定的缺点：(1)采用小管径碳纳米管作为有源层，其与源极、漏极金属的接触势垒增加，难以形成良好的欧姆接触，器件迁移率将明显下降；(2)分子吸附依靠表面吸附的方式，性能稳定性不佳，不具有实用性。
因此，现有技术中的技术方案还存在有待改进之处。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种薄膜晶体管和阵列基板，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
本公开的其他特性和优点将通过下面的详细描述变得清晰，或者部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种薄膜晶体管，包括源极、漏极以及有源层，所述薄膜晶体管还包括：位于所述有源层与所述源极和/或所述漏极之间的阻挡层。
在本公开的一种示例性实施例中，所述源极和/或所述漏极位于所述阻挡层之上，且所述源极和/或漏极覆盖所述阻挡层。
在本公开的一种示例性实施例中，所述阻挡层包括电子阻挡层或者空穴阻挡层，其中，所述电子阻挡层采用电子阻隔材料，所述空穴阻挡层采用空穴阻隔材料。
在本公开的一种示例性实施例中，所述有源层包括碳纳米管，且所述电子阻隔材料的价带顶与所述碳纳米管价带顶相等，所述电子阻隔材料的导带底与所述碳纳米管导带底之间相差一预设值。
在本公开的一种示例性实施例中，所述薄膜晶体管包括：
衬底基板；
位于所述衬底基板上的所述薄膜晶体管的栅极；
覆盖所述栅极的栅绝缘层；
位于所述栅绝缘层上的所述有源层；
位于所述有源层上的所述阻挡层；
位于所述阻挡层上的所述源极和/或所述漏极。
在本公开的一种示例性实施例中，所述阻挡层的材料为MoO3。
在本公开的一种示例性实施例中，所述薄膜晶体管包括：
衬底基板；
位于所述衬底基板上的所述有源层；
位于所述有源层上的所述阻挡层；
位于所述阻挡层上的所述源极和/或所述漏极；
位于所述源极和所述漏极上的栅绝缘层；
位于所述栅绝缘层上的栅极。
在本公开的一种示例性实施例中，所述阻挡层的材料为V2O5。
在本公开的一种示例性实施例中，所述源极和所述漏极包括金属。
根据本公开的一个方面，提供一种阵列基板，包括如上任意一项所述的薄膜晶体管。
本公开的某些实施例的薄膜晶体管中，通过在源极和/或漏极与有源层之间增加阻挡层，一方面，可以降低薄膜晶体管的关态电流，另一方面，还可以抑制双极性现象。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出本公开示例性实施例中第一种薄膜晶体管的结构示意图。
图2示出本公开示例性实施例中的薄膜晶体管的阻挡层和有源层之间的价带顶和导带底之间的一种关系示意图。
图3示出本公开示例性实施例中第二种薄膜晶体管的结构示意图。
图4示出本公开示例性实施例中第三种薄膜晶体管的结构示意图。
图5示出本公开示例性实施例中第四种薄膜晶体管的结构示意图。
图6示出本公开示例性实施例中第五种薄膜晶体管的结构示意图。
图7示出本公开示例性实施例中第六种薄膜晶体管的结构示意图。
图8示出图1所示的薄膜晶体管的结构对应的一种阵列基板的结构示意图。
图9示出本公开示例性实施例中第七种薄膜晶体管的结构示意图。
图10示出本公开示例性实施例中第八种薄膜晶体管的结构示意图。
图11示出本公开示例性实施例中第九种薄膜晶体管的结构示意图。
图12示出图9所示的薄膜晶体管的结构对应的另一种阵列基板的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。
需要指出的是，在附图中，为了图示的清晰可能会夸大层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
本公开实施例首先提供了一种薄膜晶体管(Thin Film Transistor，TFT)，包括源极、漏极以及有源层，所述薄膜晶体管还可以包括：位于所述有源层与所述源极和/或所述漏极之间的阻挡层。本公开实施例通过在源极和/或漏极与有源层之间设置阻挡层，通过阻挡层阻挡了有源层与源极和/或漏极相接触，从而能够大幅度降低薄膜晶体管的关态电流并抑制双极性效应。
下面结合具体实施例对本公开作进一步说明，但本发明并不限于以下实施例。
附图中各膜层的厚度和区域的大小形状不反映薄膜晶体管和阵列基板各部件的真实比例，目的只是示意说明本发明内容。
此处，本发明实施例制备的TFT可以是顶栅型TFT、底栅型TFT或双栅型TFT等的任意一种。以下图1-8以底栅型TFT、图9-12以顶栅型TFT为例进行举例说明，但本公开不限定于此。
如图1所示，为本公开示例性实施例中第一种薄膜晶体管的结构示意图。该薄膜晶体管包括衬底基板11、位于衬底基板11上的薄膜晶体管的栅极(gate)12、覆盖栅极12的栅绝缘层(gate insulator)13、位于栅绝缘层13上的有源层14、位于有源层14上的阻挡层(blocking layer)15以及位于阻挡层15上的源极17和漏极16。
其中，衬底基板11可以是柔性衬底，例如PET(Polyethylene terephthalate，聚对苯二甲酸乙二酯)衬底、PI(Polyimide，聚酰亚胺)衬底等。当然也可以是硬质衬底，例如，玻璃衬底、氧化硅衬底、氮化硅衬底等。
在示例性实施例中，由于碳纳米管(carbon nanotube，简称为CNT)材料具有较高的迁移率，因此，可以利用碳纳米管材料来制作有源层14。但本公开并不限定于此，有源层14除可以采用CNT材料外，还可以采用硅纳米线、III-V族纳米线等一维材料以及其他含有交叠结构即X，Y型结构的半导体材料。
其中，上述碳纳米管可以通过现有技术中碳纳米管的制作方法进行制作，在此不再详述。例如，可以采用电弧法(或热等离子体法，激光烧蚀法)制备的单壁碳纳米管粉末，与含聚合物的甲苯溶液进行混合，经过分散，离心，过滤后，重新分散得到半导体性单壁碳纳米管的溶液，再进一步使用该碳纳米管的溶液制作本发明实施例中的薄膜晶体管的有源层14。
本发明实施例提供的碳纳米管以半导体型为主，其手性指数(n，m)满足(n-m)/3的数值为非整数。但本公开并不限定于特定手性。
在示例性实施例中，源极17和漏极16可以包括金属。
本发明实施例中，所述金属可以包括钯，金等贵金属或普通金属(如铬，镍，铜等)中的至少一种。但本公开不限定于此。
继续参考图1，源极17和漏极16同时位于阻挡层15之上且源极17和漏极16完全覆盖阻挡层15。阻挡层15的图案可以与源极17和漏极16的图案相同。但本公开并不限定于此，只要阻挡层15在衬底基板11上的正投影至少覆盖源极17和/或漏极16在衬底基板11上的正投影即可，从而，通过阻挡层15可以阻挡了有源层14与源极17和/或漏极16相接触。
在图1所示的实施例中，阻挡层15没有完全覆盖即其是部分覆盖有源层14的。但本公开并不限定于此，在其他实施例中，阻挡层15位于有源层14上，且覆盖整个有源层14，从而，该阻挡层15能够完全隔离有源层14与源极17和漏极16的接触，有效降低关态电流并抑制双极性现象，此外，该阻挡层平铺整个有源层14，这一膜层结构的制备，不需要额外的制图工艺，从而，简化了制作工艺，提升了膜层性能的同时提高了制备效率。
在示例性实施例中，该阻挡层15可以包括电子阻挡层或者空穴阻挡层，其中，所述电子阻挡层采用电子阻隔材料，所述空穴阻挡层采用空穴阻隔材料。本发明实施例的阻挡层15可以是电子或空穴阻挡层，设置在源极17和/或漏极16金属与有源层14之间，目的是避免有源层14与金属直接接触形成肖特基势垒而造成的电场作用下的载流子热激发注入和隧穿效应形成漏电流，从而可以降低器件的关态电流和抑制双极性效应。
在示例性实施例中，所述电子阻隔材料和所述空穴阻隔材料可以包括有机材料或无机材料、绝缘材料或半导体材料等，例如Ta2O5，V2O5，MoO3,WO3，ZnO等。采用比如ALD(Atomic Layer Deposition，原子层沉积法)等工艺制程，从而形成碳纳米管的包覆结构。
本发明实施例中，该阻挡层15的材料可以为MoO3。但本公开并不限定于此。
在示例性实施例中，该阻挡层15的厚度取值范围可以为5-10nm。但本公开并不限定于此。本发明实施例通过控制阻挡层厚度可以不引入大的串联电阻，从而不会对薄膜晶体管的电学性能造成其他影响，不会影响源漏极金属与有源层之间的电连接，同时具有足够的载流子阻挡能力。此外，该厚度的阻挡层可以保证该薄膜晶体管组成的阵列基板的厚度不至于过大。
图2示出本公开示例性实施例中的薄膜晶体管的阻挡层和有源层之间的价带顶和导带底之间的一种关系示意图。
在图2所示的实施例中，所述电子阻隔材料的价带顶与所述碳纳米管价带顶近似相等，所述电子阻隔材料的导带底与所述碳纳米管导带底之间相差一预设值。
在示例性实施例中，所述电子阻隔材料的价带顶与所述碳纳米管价带顶均约为5.0eV。
在示例性实施例中，所述预设值大于2eV。
本公开实施例中的电子阻挡层价带顶与碳纳米管价带顶相近(～0.5eV)，导带底与碳纳米管导带底相差很大(Δ>2eV)，能带结构具备一定的不对称性，从而保证在阻挡电子的同时，有空穴顺利流过电子阻挡层。在外加电压的情况下，空穴势垒容易被克服，而电子势垒则仍然保持为一个较大的值，所以耗尽状态下的空穴电流由于有一定的空穴势垒而降低，器件反型后电子传导所形成的电流因为高的电子势垒被明显抑制。
空穴阻挡层是导带顶与碳纳米管导带顶相近，价带底与其相差很大。
在其他实施例中，当阻挡层15为空穴阻挡层时，空穴阻挡层采用空穴阻隔材料时，所述空穴阻隔材料的价带顶与所述碳纳米管价带顶近似相等，所述空穴阻隔材料的导带底与所述碳纳米管导带底之间相差一预设值。这样，由于所设计的空穴阻隔层材料的价带顶与碳纳米管价带顶相近，导带底与碳纳米管带底相差很大，能带结构具备一定的不对称性，从而保证在阻挡空穴的同时，有电子顺利流过空穴阻挡层。
图3示出本公开示例性实施例中第二种薄膜晶体管的结构示意图。
在图3所示的实施例中，其与图1所示的薄膜晶体管的区别之处在于，仅源极17位于阻挡层15之上，且源极17完全覆盖与其接触的那部分阻挡层15；而漏极16直接与有源层14接触，中间没有阻挡层15。
图4示出本公开示例性实施例中第三种薄膜晶体管的结构示意图。
在图4所示的实施例中，其与图1所示的薄膜晶体管的区别之处在于，仅漏极16位于阻挡层15之上，且漏极16完全覆盖与其接触的那部分阻挡层15；而源极17直接与有源层14接触，中间没有阻挡层15。
图5示出本公开示例性实施例中第四种薄膜晶体管的结构示意图。
在图5所示的实施例中，其与图1所示的薄膜晶体管的区别之处在于，虽然源极17和漏极16还是同时位于阻挡层15之上，但源极17和漏极16均为部分覆盖与其接触的那部分阻挡层15。同时，漏极16的下表面面积小于与漏极16接触的那部分阻挡层15的上表面面积，且漏极16前后两侧均未完全覆盖阻挡层15。
图6示出本公开示例性实施例中第五种薄膜晶体管的结构示意图。
在图6所示的实施例中，其与图1所示的薄膜晶体管的区别之处在于，虽然源极17和漏极16还是同时位于阻挡层15之上，但源极17和漏极16均为部分覆盖与其接触的那部分阻挡层15。同时，源极17的前后两侧均未覆盖阻挡层15，漏极16的前侧未完全覆盖阻挡层15，漏极16的后侧完全覆盖阻挡层15。
图7示出本公开示例性实施例中第六种薄膜晶体管的结构示意图。
在图7所示的实施例中，其与图1所示的薄膜晶体管的区别之处在于，虽然源极17和漏极16还是同时位于阻挡层15之上，但源极17未完全覆盖阻挡层15，只有漏极16完全覆盖阻挡层15。
需要说明的是，虽然本公开实施例中仅示出了图1，3-7所示的情形，但本公开中只要阻挡层上表面面积覆盖源极和/或漏极的下表面面积即可，可以根据上述实施例进行任意变形并适当增大阻挡层的上表面面积。
本实施例的薄膜晶体管可以作为阵列基板显示区域的开关薄膜晶体管，还可以作为显示区外围的功能薄膜晶体管(如GOA(Gate Driver on Array，阵列基板行驱动)电路，ESD(Electro-Static discharge，静电释放)电路等)，适用于LCD(Liquid CrystalDisplay，液晶显示)和AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极体或主动矩阵有机发光二极体)等多种显示器件中。
本公开实施方式提出了一种碳纳米管薄膜晶体管的结构。通过在源极(或漏极)金属或同时在源极和漏极金属与有源层之间增加电子或空穴阻隔材料，从而大幅度降低关态电流和抑制双极性效应。与现有技术相比，该方法具有不改变沟道材料，同时性能稳定、工艺简单等优点。
图8示出图1所示的薄膜晶体管的结构对应的一种阵列基板的结构示意图。
进一步的，本公开实施例还提供一种阵列基板，包括如上任意实施例所述的薄膜晶体管。由于该阵列基板解决问题的原理与上述薄膜晶体管相似，因此该阵列基板的实施可以参见上述薄膜晶体管的实施，重复之处不再赘述。
参考图8所示，该阵列基板还可以包括钝化层(passivation layer)18和电极(例如，Indium tin oxide，ITO，氧化铟锡)19。
本公开的技术方案可适用于多种类型的TFT阵列基板，本公开并不对TFT阵列基板中TFT元件的类型进行限定。例如，可以是以下任意一种TFT元件结构：
结构1：共面型TFT，其中，源漏极与有源层同层设置。
结构2：背沟道刻蚀型TFT，源漏极位于有源层之上。
结构3：刻蚀阻挡型TFT，还包括：位于有源层之上的刻蚀阻挡层，源漏极通过过孔与有源层电连接。
通过以上三种结构，无论哪种TFT都可以设置本公开所涉及的阻挡层，从而，能够有效阻隔有源层与漏源极的接触，有效降低关态电流和抑制双极性效应。
下面举一个具体的实例对本发明实施例的底栅型薄膜晶体管及阵列基板进行说明。
制作衬底基板(以玻璃基板为例)上的5-10nm MoO3作为电子阻挡层材料的阻挡层的底栅结构碳纳米管薄膜晶体管的方法包括以下步骤。
步骤1，按标准方法玻璃基板清洗；
可以在玻璃基板上形成缓冲层；
此处，例如可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体化学气相沉积法)、CVD(Chemical Vapor Deposition，化学气相沉积法)等方法沉积200nm厚的SiO2薄膜作为缓冲层。
步骤2，可以采用溅射镀膜沉积例如2200nm(取值范围可以为2000-3000埃)的Mo(但本公开并不限定于此)在缓冲层上形成薄膜晶体管的栅极；
具体地，可以采用溅射方法在缓冲层上沉积栅导电层，通过构图工艺形成薄膜晶体管的栅极，栅导电层可以采用Mo、Al、Cr等金属材料、合金材料或其他复合导电材料。
步骤3，经过光刻、显影，定义出栅极区域。再经过湿法刻蚀工艺，形成栅极层。其中，工艺中Mo层常用湿法刻蚀工艺，成本低，但本公开并不限定于此，可以根据具体的栅极所采用的金属特性选用合适的刻蚀工艺，例如可以采用RIE(Reactive Ion Etching，反应离子刻蚀)或ICP(Inductively Coupled Plasma，电感耦合等离子体)等方式。
步骤4，可以采用PECVD沉积例如100-200nm的氧化硅(SiOx)或氮化硅(SiNx)等绝缘材料形成栅绝缘层；
例如，可以采用CVD方法在370摄氏度下沉积SiOx作为栅绝缘层。
步骤5，在SiOx或SiNx表面通过溶液制程(例如spin-coating，dip-coating等)涂布一层半导体型碳纳米管薄膜；
本发明实施例中选择溶液制程法制备碳纳米管薄膜，溶液制程是通过溶液方法低温制备薄膜的工艺。在其他实施例中，还可以采用转印、气相沉积法等。
可以通过液相法和气相法制作CNT以作为TFT中有源层。液相法是将制备的CNT经过提纯后，在水或有机溶剂中进行分散，然后通过浸泡、旋涂、喷涂等方式制作在所需衬底上，并通过构图工艺而形成有源层。通过液相法在衬底上形成有源层中的CNT一般是随机网络。气相法可以直接在衬底上制作CNT平行阵列。
步骤6，经光刻定义沟道图形，显影后，利用光刻胶掩膜进行氧反应离子刻蚀，去除周围部分的碳纳米管，形成晶体管的沟道部分；即采用掩膜板进行构图形成有源层。
步骤7，然后在衬底基板上依次沉积例如5-10nm MoO3和例如200nm(取值范围可以为2000-3000埃)的Cu(本公开不限定于此)，经光刻定义源漏极图形，显影后，进行湿法刻蚀工艺，完成阻挡层及源漏电极的图案化；
具体地，可以采用溅射方法沉积源漏导电层，通过构图工艺形成薄膜晶体管的源极和漏极，源漏导电层可以采用Mo、Al、Cr等金属材料、合金材料或其他复合导电材料。
经过上述步骤即可制作出本实施例的底栅型薄膜晶体管。
进一步地，还可以制作基于上述薄膜晶体管的阵列基板，阵列基板的制作方法还包括：
步骤8，可以采用PECVD沉积例如300nm氧化硅、氮化硅(SiNx)等绝缘材料形成表面钝化层；
例如，可以采用CVD方法在370摄氏度下沉积SiOx作为钝化层；钝化层也可采用亚克力系材料或树脂等有机材料。
步骤9，经光刻、显影后，形成源极、漏极和栅极的过孔接触窗口；
步骤10，再通过溅射工艺在接触窗口中沉积例如135nm的ITO，最后经过光刻，显影，刻蚀，形成最终器件。
具体的，当该阵列基板为液晶显示器(Liquid Crystal Display，LCD)的阵列基板时，该电极为像素电极。此外，该阵列基板还可以包括公共电极。
当该阵列基板为有机电致发光二极管(Organic Light-Emitting Diode，OLED)显示器的阵列基板时，该电极为阳极，在此基础上，该阵列基板还包括阴极，以及位于阳极和阴极之间的有机材料功能层。
本发明实施例还提供一种显示面板，包括上述的阵列基板以及对盒基板。
具体的，当阵列基板为LCD的阵列基板时，该显示面板还可以包括彩膜基板，以及位于阵列基板和彩膜基板之间的液晶层。
当阵列基板为OLED显示器的阵列基板时，该显示面板还可以包括封装基板。
本发明实施例提供了一种显示装置，包括本发明实施例提供的任意一种所述的阵列基板，其中，所述显示装置可以为液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其他必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不再赘述，也不应作为对本公开的限制。该显示装置包括本发明实施例提供的上述阵列基板。由于该显示装置解决问题的原理与上述阵列基板相似，因此该显示装置的实施可以参见上述阵列基板的实施，重复之处不再赘述。
上述实施例的薄膜晶体管以为底栅型结构为例进行举例说明，但本公开不限于此，还可以为顶栅型结构、交叠型结构、反交叠型结构、共面型结构或反共面型结构等。下面再以顶栅型结构为例进行举例说明。
图9示出本公开示例性实施例中第七种薄膜晶体管的结构示意图。
如图9所示，该薄膜晶体管可以包括：衬底基板21、位于衬底基板21上的有源层24、位于有源层24上的阻挡层25、位于阻挡层25上的源极27和漏极26、位于源极27和漏极26上的栅绝缘层23、位于栅绝缘层23上的栅极22。
在示例性实施例中，该阻挡层25的材料可以为V2O5。但本公开对此不作限定，其可以是任意的电子阻隔材料或者空穴阻隔材料。
在图9所示的实施例中，源极27和漏极26同时位于阻挡层25之上，且源极27和漏极26完全覆盖阻挡层。
图10示出本公开示例性实施例中第八种薄膜晶体管的结构示意图。
在图10所示的实施例中，其与图9所示的薄膜晶体管的区别之处在于，仅源极27位于阻挡层25之上，即源极27不直接与有源层24直接接触；而漏极26不位于阻挡层25之上，即漏极26直接与有源层24直接接触。
图11示出本公开示例性实施例中第九种薄膜晶体管的结构示意图。
在图11所示的实施例中，其与图9所示的薄膜晶体管的区别之处在于，源极27直接与有源层24接触，只有漏极26与有源层24之间设置有阻挡层25。
需要说明的是，虽然上述顶栅型结构仅示出了图9-11所示的实施例，但实际上，只要阻挡层的上表面面积等于或者大于与其接触的源极和/或漏极的下表面面积即可，可以参照前述底栅型结构对其进行变形，在此不再详述。
本公开提出了一种碳纳米管薄膜晶体管的结构，通过在源极(或漏极)金属或同时在源极和漏极金属与有源层之间增加电子或空穴阻隔材料，从而大幅度降低关态电流和抑制双极性效应。该方法具有不改变沟道材料，同时性能稳定，工艺简单等优点。
图12示出图9所示的薄膜晶体管的结构对应的另一种阵列基板的结构示意图。
进一步的，本公开实施例还提供一种阵列基板，包括如上任意实施例所述的薄膜晶体管。
如图12所示，该阵列基板还可以包括钝化层(passivation layer)28，设置于源极27之上的电极(例如ITO)29-1，设置于栅极22之上的电极29-2，设置于漏极26之上的29-3。
下面以在玻璃基板上的5-10nm V2O5作为阻挡层的顶栅碳纳米管薄膜晶体管的制作方法为例进行说明。
步骤1，按标准方法清洗例如玻璃基板。
首先提供一衬底基板，衬底基板可以采用玻璃基板或石英基板等。
步骤2，在所得到的玻璃基板上采用浸涂、旋涂等方式，沉积一层例如半导体型碳纳米管薄膜。
步骤3，经光刻，显影后，利用光刻胶掩膜进行例如氧反应离子刻蚀，去除周围部分的碳纳米管，形成晶体管的沟道部分。
步骤4，然后在玻璃基板上依次沉积例如5-10nm V2O5和例如200nm的Cu(或Ni)，经光刻、显影后，进行刻蚀工艺，完成源漏电极的图案化。
步骤5，可以采用PECVD方法沉积例如100nm SiOx等绝缘材料，形成栅绝缘层。
形成栅绝缘层，具体可以包括：在形成有有源层的衬底基板上，形成栅绝缘薄膜，通过构图工艺处理，形成贯穿栅绝缘薄膜和半导体层的过孔，形成栅绝缘层。
步骤6，可以采用溅射沉积例如220nm栅极金属例如Mo，经过光刻、显影、刻蚀，形成栅极的图案化。
其中，栅极、源极和漏极的材料可以为Pd(钯)、Ti(钛)、Al(铝)、Cr(铬)、Au(金)、Pt(铂)、TiN(氮化钛)或TaN(氮化钽)等中的一种或几种材料的组合。
经过上述步骤即可制作出本实施例的顶栅型薄膜晶体管。
进一步地，阵列基板的制作方法还可以包括：
步骤7，可以采用PECVD沉积300nm(取值范围可以约为3000-4000埃)SiNx等绝缘材料形成表面钝化层。
步骤8，经光刻、显影后，形成源极、漏极和栅极的过孔接触窗口，为ITO连接各电极引出导电用。
步骤9，再通过溅射工艺在接触窗口中沉积例如135nm的ITO，最后经过光刻、显影、刻蚀，形成最终器件。
进一步地，在阵列基板为LCD阵列基板时，后续制作流程还可以包括PT涂布、压印取向、Spacer(隔垫物)制备和对应彩膜基板的制备，并进行对盒、切割、灌晶和封胶等工艺，在此不再赘述。
其中，本实施例中根据需要，在沉积CNT材料后，还可以进行掺杂及活化工艺；在沉积导电层之前还可以制备刻蚀阻挡层来保护有源层。
本发明实施方式中，通过在源极(或漏极)金属或同时在源极和漏极金属与有源层之间增加电子或空穴阻隔材料，从而大幅度降低关态电流和抑制双极性效应，改善显示效果。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种薄膜晶体管，包括源极、漏极以及有源层，其特征在于，所述薄膜晶体管还包括：位于所述有源层与所述源极和/或所述漏极之间的阻挡层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和/或所述漏极位于所述阻挡层之上，且所述源极和/或漏极覆盖所述阻挡层。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述阻挡层包括电子阻挡层或者空穴阻挡层，其中，所述电子阻挡层采用电子阻隔材料，所述空穴阻挡层采用空穴阻隔材料。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述有源层包括碳纳米管，且所述电子阻隔材料的价带顶与所述碳纳米管价带顶相等，所述电子阻隔材料的导带底与所述碳纳米管导带底之间相差一预设值。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括：
衬底基板；
位于所述衬底基板上的所述薄膜晶体管的栅极；
覆盖所述栅极的栅绝缘层；
位于所述栅绝缘层上的所述有源层；
位于所述有源层上的所述阻挡层；
位于所述阻挡层上的所述源极和/或所述漏极。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述阻挡层的材料为MoO3。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括：
衬底基板；
位于所述衬底基板上的所述有源层；
位于所述有源层上的所述阻挡层；
位于所述阻挡层上的所述源极和/或所述漏极；
位于所述源极和所述漏极上的栅绝缘层；
位于所述栅绝缘层上的栅极。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述阻挡层的材料为V2O5。
9.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极包括金属。
10.一种阵列基板，其特征在于，包括如权利要求1-9任意一项所述的薄膜晶体管。
CN201710161372.6A 2017-03-17 2017-03-17 薄膜晶体管和阵列基板 Pending CN106952962A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710161372.6A CN106952962A (zh) 2017-03-17 2017-03-17 薄膜晶体管和阵列基板
PCT/CN2018/078649 WO2018166411A1 (zh) 2017-03-17 2018-03-11 薄膜晶体管和阵列基板
US16/304,126 US20200328310A1 (en) 2017-03-17 2018-03-11 Thin film transistor and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710161372.6A CN106952962A (zh) 2017-03-17 2017-03-17 薄膜晶体管和阵列基板

Publications (1)

Publication Number Publication Date
CN106952962A true CN106952962A (zh) 2017-07-14

Family

ID=59473287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710161372.6A Pending CN106952962A (zh) 2017-03-17 2017-03-17 薄膜晶体管和阵列基板

Country Status (3)

Country Link
US (1) US20200328310A1 (zh)
CN (1) CN106952962A (zh)
WO (1) WO2018166411A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018166411A1 (zh) * 2017-03-17 2018-09-20 京东方科技集团股份有限公司 薄膜晶体管和阵列基板
CN110534580A (zh) * 2019-09-10 2019-12-03 京东方科技集团股份有限公司 薄膜晶体管、显示面板、显示装置
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714576A (zh) * 2007-10-18 2010-05-26 三星电子株式会社 半导体装置及其制造方法和操作方法
CN103165595A (zh) * 2011-12-16 2013-06-19 财团法人工业技术研究院 双载子电晶体组件结构及其制造方法
CN103296087A (zh) * 2012-02-29 2013-09-11 三星电子株式会社 晶体管、其制造方法以及包括该晶体管的电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157470A (en) * 1989-02-27 1992-10-20 Hitachi, Ltd. Thin film transistor, manufacturing method thereof and matrix circuit board and image display device each using the same
CN101728436A (zh) * 2009-12-03 2010-06-09 友达光电股份有限公司 薄膜晶体管元件及其制作方法
US8405085B2 (en) * 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
CN105789320A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、阵列基板
CN106952962A (zh) * 2017-03-17 2017-07-14 京东方科技集团股份有限公司 薄膜晶体管和阵列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714576A (zh) * 2007-10-18 2010-05-26 三星电子株式会社 半导体装置及其制造方法和操作方法
CN103165595A (zh) * 2011-12-16 2013-06-19 财团法人工业技术研究院 双载子电晶体组件结构及其制造方法
CN103296087A (zh) * 2012-02-29 2013-09-11 三星电子株式会社 晶体管、其制造方法以及包括该晶体管的电子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018166411A1 (zh) * 2017-03-17 2018-09-20 京东方科技集团股份有限公司 薄膜晶体管和阵列基板
CN110534580A (zh) * 2019-09-10 2019-12-03 京东方科技集团股份有限公司 薄膜晶体管、显示面板、显示装置
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法

Also Published As

Publication number Publication date
US20200328310A1 (en) 2020-10-15
WO2018166411A1 (zh) 2018-09-20

Similar Documents

Publication Publication Date Title
US8604470B2 (en) Oxide thin film transistor and method of fabricating the same
US8187919B2 (en) Oxide thin film transistor and method of fabricating the same
EP2988335B1 (en) Method for manufacturing a thin film transistor
CN102136499B (zh) 薄膜晶体管及其制造方法
KR102040011B1 (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US20080258143A1 (en) Thin film transitor substrate and method of manufacturing the same
US20100155721A1 (en) Thin film transistor array substrate and method of fabricating the same
CN102856364A (zh) 薄膜晶体管及其制造方法
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100031374A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106952962A (zh) 薄膜晶体管和阵列基板
CN106252419B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
EP3627543A1 (en) Method for manufacturing tft substrate
US8957415B2 (en) Thin film transistor and thin film transistor array panel including the same
WO2019127726A1 (zh) 阵列基板及其制备方法、显示装置
KR20100039738A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20140044598A (ko) 박막 트랜지스터 및 그 제조 방법
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
US10153354B2 (en) TFT substrate manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170714

RJ01 Rejection of invention patent application after publication