JPH05190857A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】 【目的】この発明は、実質的なチャネル長を短縮および
制御し、動作特性の優れた薄膜トランジスタを提供する
ことを目的とする。 【構成】この発明の薄膜トランジスタ、絶縁基板上に、
ゲ−ト電極，ゲ−ト絶縁膜，非晶質硅素薄膜，第１の低
抵抗半導体薄膜，ソ−ス電極，ドレイン電極が順次形成
され、上記ゲ−ト電極に加えられた電圧による電界効果
により、上記ソ−ス電極とドレイン電極との間でスイッ
チング作用を示し、且つ、少なくとも上記ゲ−ト絶縁膜
と上記非晶質硅素薄膜との間に、第２の低抵抗半導体薄
膜あるいは金属薄膜、又はこれら２種の薄膜を積層形成
した中間層が設けられてなり、上記の目的を達成するこ
とが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばアクティブマ
トリクス型液晶表示装置の半導体スイッチ素子として好
適な薄膜トランジスタに関する。

【０００２】

【従来の技術】近年、テレビ表示やグラフィックディス
プレイ等を指向した大容量，高密度のアクティブマトリ
クス型液晶表示装置の開発および実用化が盛んである。

【０００３】このような液晶表示装置では、クロスト−
クのない高コントラスト表示が行なえるように、各画素
の駆動と制御を行なう手段として半導体スイッチ素子が
用いられている。この半導体スイッチ素子としては、透
過型表示が可能であり大面積化も容易である等の理由か
ら、透明絶縁基板上に形成した薄膜トランジスタが通常
用いられている。中でも、大面積基板上に形成出来、且
つ低温プロセスが可能である等の理由から、非晶質硅素
を用いた薄膜トランジスタが最も一般的である。

【０００４】さて、薄膜トランジスタの構造は、ゲ−ト
電極，半導体薄膜，ソ−ス電極，ドレイン電極の相対的
な位置関係により、コプラナ型，スタガ−ド型に大きく
分類される。そして、絶縁基板上に形成する非晶質硅素
薄膜トランジスタの場合、製造プロセス的に有為な面が
多い後者を用いる場合が多い。中でも絶縁基板上にゲ−
ト電極，ゲ−ト絶縁膜，非晶質硅素薄膜，低抵抗半導体
薄膜，ソ−ス電極，ドレイン電極の順に形成される構造
の逆スタガ−ド型が一般的である。

【０００５】この、逆スタガ−ド型非晶質硅素薄膜トラ
ンジスタは、従来、図７に示すように構成され、図中の
符号１は絶縁基板、２はゲ−ト電極、３はゲ−ト絶縁
膜、５は非晶質硅素薄膜、６は無機保護膜、７は低抵抗
半導体薄膜、８はチャネル領域、９はソ−ス領域、１０
はドレイン領域、１１はソ−ス電極、１２はドレイン電
極である。

【０００６】このように非晶質硅素薄膜５と低抵抗半導
体薄膜７との間に、例えば窒化硅素からなる無機保護膜
６を形成し、これを所定の形状に加工することによって
低抵抗半導体薄膜７の加工性を上げる構造になってい
る。尚、図７に示す従来の薄膜トランジスタの製造工程
を示すと、図８（ａ）〜（ｅ）のようになる。

【０００７】又、一般にアクティブマトリクス型液晶表
示装置としては、ラビングによる配向処理がそれぞれに
施された２枚の基板を配向方向が互いに９０度をなすよ
うに平行に対向させて配置し、これらの間にネマチック
タイプの液晶組成物を挾持させたツイステッドネマチッ
ク（ＴＮ）型のものが広く用いられている。

【０００８】

【発明が解決しようとする課題】ところで、非晶質硅素
薄膜トランジスタは、図８（ｂ）に示すように、ソ−ス
・ドレイン電極２８が低抵抗半導体薄膜７上に形成され
る構造であるため、ソ−ス・ドレイン電極２８は同一レ
イヤ−に存在する。従って、ソ−ス・ドレイン電極２８
は、フォトリソグラフィ−技術を用い両電極が同時に形
成される。又、ソ−ス・ドレイン電極２８間の不要な低
抵抗半導体薄膜７を除去するチャネル領域の加工につい
ても、形状加工されたソ−ス・ドレイン電極２８をマス
クに用いる方法が主に用いられる。これは、薄膜トラン
ジスタを形成する工程的にみれば、非常に効率の良いも
のであり、少ない工程で安定な薄膜トランジスタの製造
を可能にする方法の代表的なものである。

【０００９】しかしながら、上記の構造および製造工程
により得られる薄膜トランジスタにおいて、チャネル長
の規定は一般に無機保護膜６の外径寸法を規定するフォ
トマスクの寸法（図８のＬ）、およびソ−ス・ドレイン
電極２８のフォトリソグラフィ−加工精度によるところ
が大きいため、その精度には限界がある。一方、薄膜ト
ランジスタを動作特性の面から考えた場合、このチャネ
ル長は動作時における特性パラメ−タ、即ち、オン電流
（Ｉｏｎ）、オフ電流（Ｉｏｆｆ）、更にはキャリアの
移動度（μ）に対して深く関わり、高特性の薄膜トラン
ジスタの実現には、チャネル長を短くすることが必要で
ある。

【００１０】即ち、従来の薄膜トランジスタでは、フォ
トマスク自体の精度、およびフォトリソグラフィ−加工
精度に限界があるため、短チャネル長化にも限界があ
り、従って特性向上に対しても各パラメ−タの値には限
界があった。図８中の符号２９はレジスト層、Ｌはチャ
ネル長である。

【００１１】尚、図９は従来の薄膜トランジスタにおけ
るＩｄｓ−Ｖｇ特性を測定した結果を示す特性曲線図で
ある。測定はＶｄｓ＝１５Ｖの暗状態で行ない、トラン
ジスタサイズはチャネル幅１００μｍ、無機保護膜６に
より規定された設計上のチャネル長１０μｍである。こ
の結果より、従来の薄膜トランジスタでは、Ｖｇ＝１５
ＶにおけるＩｏｎの値が１０^-6Ａ程度得られていること
が判る。

【００１２】この発明は、上記事情に鑑みなされたもの
で、非晶質硅素を用いた薄膜トランジスタにおいて、実
質的なチャネル長を短縮および制御し、動作特性の優れ
た薄膜トランジスタを提供することを目的とする。

【００１３】

【課題を解決するための手段】この発明は、絶縁基板上
に、ゲ−ト電極，ゲ−ト絶縁膜，非晶質硅素薄膜，第１
の低抵抗半導体薄膜，ソ−ス電極，ドレイン電極が順次
形成され、上記ゲ−ト電極に加えられた電圧による電界
効果により、上記ソ−ス電極，ドレイン電極間でスイッ
チング作用を示す非晶質硅素を用いた薄膜トランジスタ
において、

【００１４】少なくとも上記ゲ−ト絶縁膜と上記非晶質
硅素薄膜との間に、第２の低抵抗半導体薄膜あるいは金
属薄膜、又はこれら２種の薄膜を積層形成した中間層が
設けられてなる薄膜トランジスタである。

【００１５】

【作用】この発明によれば、低抵抗半導体薄膜の外径寸
法を、従来のフォトマスクあるいはゲ−ト電極をマスク
とした自己整合法を用いたフォトリソグラフィ−加工に
より、容易に且つ十分制御出来る。そして、中間層と第
１の低抵抗半導体薄膜とで挾まれた非晶質硅素薄膜の膜
厚を制御すること、更にはソ−ス電極，ドレイン電極の
外径およびチャネル領域の寸法を制御することによっ
て、特別な手法を用いることなく実質的なチャネル長の
短い薄膜トランジスタが容易に得られる。

【００１６】

【実施例】以下、図面を参照して、この発明の幾つかの
実施例を詳細に説明する。 （第１の実施例）

【００１７】図１は、この発明による薄膜トランジスタ
の第１の実施例を示したもので、製造工程に従って述べ
ることにする。尚、従来例（図７）と同一箇所は同一符
号を付すことにする。

【００１８】先ず、絶縁基板１上にゲ−ト電極２を形成
し、次いでこのゲ−ト電極２を覆うようにゲ−ト絶縁膜
３を形成する。この場合、プラズマ，常圧，減圧といっ
たＣＶＤ法により、モノシランを原料に用いて窒化硅素
膜をゲ−ト電極２上に膜厚４０００オングストロ−ム形
成して、ゲ−ト絶縁膜３を得る。

【００１９】次に、このゲ−ト絶縁膜３上の一部に、こ
の発明の特徴である中間層として膜厚例えば５００オン
グストロ−ムの低抵抗半導体薄膜４を形成し、フォトマ
スクあるいはゲ−ト電極２をマスクとした自己整合法を
用いたフォトリソグラフィ−加工により所望の形状に加
工する。その後、この低抵抗半導体薄膜４を覆うように
膜厚５０００オングストロ−ムの非晶質硅素薄膜５を形
成し、この非晶質硅素薄膜５上に膜厚２０００オングス
トロ−ムの無機保護膜６を形成する。

【００２０】次に、この無機保護膜６を所定の形状に加
工した後、この無機保護膜６および非晶質硅素薄膜５を
覆うように、膜厚例えば５００オングストロ−ムの低抵
抗半導体薄膜７を形成する。そして、この低抵抗半導体
薄膜７と非晶質硅素薄膜５を加工してチャネル領域８，
ソ−ス領域９，ドレイン領域１０を形成する。更に、低
抵抗半導体薄膜７とゲ−ト絶縁膜３の一部を覆うよう
に、ソ−ス電極１１およびドレイン電極１２を形成する
と、薄膜トランジスタが完成する。

【００２１】さて、上記第１の実施例の薄膜トランジス
タについて、キャリアである電子がどのような経路を経
て非晶質硅素薄膜５を移動するかを示したものが図２で
あり、模式的なチャネル領域８の拡大断面図である。こ
の図２の（ａ）は従来例の場合を示し、（ｂ）がこの発
明の第１の実施例の場合である。図２中の(1) 〜(6)
は、電子の移動経路を示している。又、図３は薄膜トラ
ンジスタの等価回路である。この図３の（ａ）は従来例
の場合を示し、（ｂ）がこの発明の第１の実施例の場合
である。図３中のＳはソ−ス電極、Ｄはドレイン電極、
Ｇはゲ−ト電極、Ｒは抵抗体、ＴＦＴ１，２，３は薄膜
トランジスタ部はＴＦＴを示している。

【００２２】図２（ａ）において、例えばソ−ス電極１
１から非晶質硅素薄膜５中に注入された電子は、ゲ−ト
電極２に加えられた電圧により非晶質硅素薄膜５中のゲ
−ト絶縁膜３近傍に生じたｎ型チャネル内を移動してド
レイン電極１２に至る。これは図３（ａ）に示した等価
回路で表すことが出来、薄膜トランジスタ部はＴＦＴ１
で代表される。

【００２３】今、図７および図２（ａ）に示すような従
来例の薄膜トランジスタを例にとって、このキャリア電
子の移動経路を考えた場合、それはキャリア電子の移動
方向に着目することにより、３つの経路(1),(2),(3) に
分割出来る。経路(1) および経路(3) は、ソ−ス電極１
１およびドレイン電極１２からチャネル領域８に電子が
移動する経路であり、非晶質硅素薄膜５の膜厚方向成分
ｄが主にその経路長を決定している。又、経路(2) は非
晶質硅素薄膜５中に生じたチャネル領域８を電子が移動
する経路であるため、この長さが薄膜トランジスタの実
質的なチャネル長に相当する長さＬｃとなる。

【００２４】さて、図１および図２（ｂ）に示した上記
第１の実施例の薄膜トランジスタは、チャネル内にチャ
ネル伝導度より更に高伝導度の領域を設けることにより
実チャネル長を短くするものである（経路(5) ）。これ
は直列に接続された電子の移動経路中に、電子の移動を
妨げない程度の抵抗Ｒがあることを意味するため、等価
回路も図３（ｂ）に示す通りとなる。この時、動作上問
題となる薄膜トランジスタは、低抵抗半導体薄膜７の両
端に位置する非晶質硅素薄膜５により構成されるＴＦＴ
２，ＴＦＴ３の２つになり、実質的なチャネル長も経路
(4),(6) の長さの和２Ｌｃ′、即ち、低抵抗半導体薄膜
４および無機保護膜６のチャネル方向寸法の差を中心に
規定される値の和になる。

【００２５】上記理論に基づき、この発明および従来例
について、設計上のチャネル長が１０μｍの薄膜トラン
ジスタに対する実質的なチャネル長の計算を行なうと、
下記の表１のようになる。

【００２６】

【表１】

【００２７】尚、この時、低抵抗半導体薄膜４の形成に
自己整合プロセスを用い、図２（ｂ）中に示すＷを規定
することによりＬｃ′を制御すると、露光技術により３
μｍ以下が可能である。従って、チャネル長として２Ｌ
ｃ′＝０〜６μｍが可能と言える。

【００２８】今、前述のような短チャネル化を施したこ
の発明の構造、即ち、ゲ−ト絶縁膜３と非晶質硅素薄膜
５との間に低抵抗半導体薄膜４を形成し、その外径寸法
を制御すると同時に、非晶質硅素薄膜５の膜厚を制御
（この実施例では５０００オングストロ−ム）して得ら
れる薄膜トランジスタについて、Ｉｏｎを計算すると、
図９に示すＩｏｎ値を用い、低抵抗半導体薄膜４の伝導
度を１０² （Ωｃｍ）^-1と仮定することにより、１０^-5
Ａ以上の値が得られる。尚、既述のように、従来の薄膜
トランジスタでは、Ｖｇ＝１５ＶにおけるＩｏｎの値が
１０^-6Ａ程度得られている。上記第１の実施例では、中
間層として低抵抗半導体薄膜４を形成したが、中間層と
して金属薄膜を形成しても良い。 （第２の実施例）

【００２９】図４はこの発明の第２の実施例を示したも
ので、ゲ−ト絶縁膜３と非晶質硅素薄膜５との間に、ゲ
−ト絶縁膜３側から例えばＭｏからなる金属薄膜４ｂと
低抵抗半導体薄膜４ａを積層形成した中間層を設けた場
合である。

【００３０】この薄膜トランジスタを製造するには、第
１の実施例に示した薄膜トランジスタの製造工程におい
て、低抵抗半導体薄膜４ａの形成前に金属薄膜４ｂの形
成および形状加工工程が加わる。又、この時、金属薄膜
４ｂの形状加工の際には、ゲ−ト電極２をマスクとした
自己整合法を用いることは出来ない。この第２の実施例
に示す薄膜トランジスタにおいても、実質的なチャネル
長は、第１の実施例と同様な方法で算出出来、非常な短
チャネル長化を実現出来る。

【００３１】図５は、この発明の薄膜トランジスタを使
用した能動素子基板であり、薄膜トランジスタの配列状
態を示している。同図において、各画素につき１個存在
する薄膜トランジスタ１３は、行選択線１４と一体のゲ
−ト電極２、列選択線１５と一体のドレイン電極１２、
画素電極１６に接続されたソ−ス電極１１および点線で
囲まれた能動素子領域１７から構成されている。

【００３２】ここで、行選択線１４は例えば薄膜トラン
ジスタ１３のゲ−ト電極２に走査信号を与えるためのア
ドレス線であるのに対し、列選択線１５は例えば薄膜ト
ランジスタ１３のドレイン電極１２に画素信号を与える
ためのデ−タ線である。そして、全体的には、複数個の
薄膜トランジスタ１３とこれに接続された画素電極１６
の各々１個づつで一画素を構成し、この周囲にはマトリ
クス上に行選択線１４および列選択線１５が形成されて
いる。図６は上記の能動素子基板を用いたアクティブマ
トリクス液晶表示装置の一画素部分の概略断面図であ
る。

【００３３】製造方法的に説明すると、先ず例えばガラ
スからなる基板１８の一主面上に行選択線１４と一対の
ゲ−ト電極２を形成し、次いでこれを覆うようにゲ−ト
絶縁膜３としてプラズマ，常圧，減圧といったＣＶＤ法
により、モノシランを原料に用いて窒化硅素膜をゲ−ト
電極２上に膜厚４０００オングストロ−ム形成する。次
に、例えば５００オングストロ−ムの低抵抗半導体薄膜
４を形成し、フォトマスク、あるいはゲ−ト電極２をマ
スクとした自己整合法を用いたフォトリソグラフィ−加
工により所望の形状に加工し、その後、膜厚５０００オ
ングストロ−ムの非晶質硅素薄膜５と膜厚２０００オン
グストロ−ムの無機保護膜６を形成する。

【００３４】次に、この無機保護膜６を所定の形状に加
工した後、例えば５００オングストロ−ムの低抵抗半導
体薄膜７を形成し、この低抵抗半導体薄膜７と非晶質硅
素薄膜５を加工してチャネル領域８，ソ−ス領域９，ド
レイン領域１０を形成する。そして、透明導電膜による
画素電極１６を形成し、更に列選択線１５と一体のドレ
イン電極１２およびソ−ス電極１１を形成する。以上に
より、能動素子基板１９が完成する。

【００３５】一方、例えばガラスからなる基板２０の一
主面上には、透明導電膜からなる共通電極２１を形成す
ることにより、対向基板２２が構成される。そして、能
動素子基板１９の薄膜トランジスタ１３等が形成された
一主面上には、更に全面に例えば低温キュア型のポリイ
ミド（ＰＩ）からなる配向膜２３が形成されている。
又、対向基板２２の共通電極２１が形成された一主面上
にも、全面に同じく例えば低温キュア型のポリイミド
（ＰＩ）からなる配向膜２４が形成されている。

【００３６】そして、能動素子基板１９と対向基板２２
の一主面上に、各々配向膜２３，２４を所定の方向に布
で擦ることにより、ラビングによる配向処理がそれぞれ
施されるようになる。更に、能動素子基板１９と対向基
板２２とは互いの一主面側が対向し、且つ互いの配向軸
が概略９０度をなすように配置され、これらの間隙に液
晶２５が挾持されている。

【００３７】ここで、能動素子基板１９と対向基板２２
とを組み合わせる際に、配向膜２３，２４のラビング方
向は良視角方向が正面方向に向くように設定されてい
る。そして、能動素子基板１９と対向基板２２の他主面
側にはそれぞれ偏光板２６，２７が被着されており、能
動素子基板１９と対向基板２２のどちらか一方の他主面
側から照射を行なう形になっている。

【００３８】尚、いずれの発明においても、低抵抗半導
体薄膜あるいは金属薄膜、又はこれら２種の薄膜を積層
形成した中間層の形状，構造を始めとした薄膜トランジ
スタ１３の構成は、今まで述べたものに限られず、この
発明の構成要件を満足する範囲において種々の変形がな
されても、この発明に含まれることは言うまでももな
い。尚、この発明の技術は、アクティブマトリクス液晶
表示装置のみならず、各種センサ−の製造に対しても応
用が可能である。

【００３９】

【発明の効果】以上詳述したように、この発明によれ
ば、少なくともゲ−ト絶縁膜と非晶質硅素薄膜との間
に、低抵抗半導体薄膜あるいは金属薄膜、又はこれら２
種の薄膜を積層形成した中間層が設けられているので、
低抵抗半導体薄膜の外径寸法を、従来のフォトマスクあ
るいはゲ−ト電極をマスクとした自己整合法を用いたフ
ォトリソグラフィ−加工により、容易に且つ十分制御出
来る。そして、中間層と低抵抗半導体薄膜とで挾まれた
非晶質硅素薄膜の膜厚を制御すること、更にはソ−ス電
極，ドレイン電極の外径およびチャネル領域の寸法を制
御することによって、特別な手法を用いることなく実質
的なチャネル長の短い薄膜トランジスタが容易に形成出
来、高動作特性が得られる。

【図面の簡単な説明】

【図１】この発明の第１の実施例に係る薄膜トランジス
タを示す断面図。

【図２】（ａ），（ｂ）はそれぞれ従来の薄膜トランジ
スタとこの発明の薄膜トランジスタについてキャリア電
子の移動経路を説明するために表した模式的なチャネル
領域の拡大断面図。

【図３】（ａ），（ｂ）はそれぞれ従来の薄膜トランジ
スタとこの発明の薄膜トランジスタの等価回路図。

【図４】この発明の第２の実施例に係る薄膜トランジス
タを示す断面図。

【図５】この発明の薄膜トランジスタを使用した能動素
子基板を示す平面図。

【図６】図５の能動素子基板を用いたアクティブマトリ
クス液晶表示装置の一画素分の概略断面図。

【図７】従来の薄膜トランジスタを示す断面図。

【図８】従来の薄膜トランジスタの製造工程を示す断面
図。

【図９】従来の薄膜トランジスタにおけるＩｄｓ−Ｖｇ
特性を測定した結果を示す特性曲線図。

【符号の説明】

１…絶縁基板、２…ゲ−ト電極、３…ゲ−ト絶縁膜、
４，７…低抵抗半導体薄膜、５…非晶質硅素薄膜、６…
無機保護膜、８…チャネル領域、９…ソ−ス領域、１０
…ドレイン領域、１１…ソ−ス電極、１２…ドレイン電
極。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に、ゲ−ト電極，ゲ−ト絶縁
   膜，非晶質硅素薄膜，第１の低抵抗半導体薄膜，ソ−ス
   電極，ドレイン電極が順次形成され、上記ゲ−ト電極に
   加えられた電圧による電界効果により、上記ソ−ス電
   極，ドレイン電極間でスイッチング作用を示す非晶質硅
   素を用いた薄膜トランジスタにおいて、 少なくとも上記ゲ−ト絶縁膜と上記非晶質硅素薄膜との
   間に、第２の低抵抗半導体薄膜あるいは金属薄膜、又は
   これら２種の薄膜を積層形成した中間層が設けられてな
   ることを特徴とする薄膜トランジスタ。