KR101643204B1 - 반도체 장치 및 그 제작 방법 - Google Patents
반도체 장치 및 그 제작 방법 Download PDFInfo
- Publication number
- KR101643204B1 KR101643204B1 KR1020147010647A KR20147010647A KR101643204B1 KR 101643204 B1 KR101643204 B1 KR 101643204B1 KR 1020147010647 A KR1020147010647 A KR 1020147010647A KR 20147010647 A KR20147010647 A KR 20147010647A KR 101643204 B1 KR101643204 B1 KR 101643204B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- layer
- oxide semiconductor
- drain electrode
- source electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 197
- 238000004519 manufacturing process Methods 0.000 title description 26
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 238000000034 method Methods 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 50
- 239000001257 hydrogen Substances 0.000 claims description 44
- 229910052739 hydrogen Inorganic materials 0.000 claims description 44
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 37
- 238000010438 heat treatment Methods 0.000 claims description 24
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 619
- 239000010408 film Substances 0.000 description 108
- 239000010409 thin film Substances 0.000 description 46
- 239000004973 liquid crystal related substance Substances 0.000 description 32
- 229910052782 aluminium Inorganic materials 0.000 description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 26
- 230000006870 function Effects 0.000 description 18
- 239000010936 titanium Substances 0.000 description 18
- 230000001681 protective effect Effects 0.000 description 16
- 239000004020 conductor Substances 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 13
- 229910052719 titanium Inorganic materials 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 238000004891 communication Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 229910052750 molybdenum Inorganic materials 0.000 description 12
- 239000011733 molybdenum Substances 0.000 description 12
- 230000002829 reductive effect Effects 0.000 description 12
- 238000009832 plasma treatment Methods 0.000 description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 10
- 230000001413 cellular effect Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000012298 atmosphere Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 239000003566 sealing material Substances 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 229920001940 conductive polymer Polymers 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000007599 discharging Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000012798 spherical particle Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910001868 water Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910007541 Zn O Inorganic materials 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000011835 investigation Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 229910052706 scandium Inorganic materials 0.000 description 3
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 206010052128 Glare Diseases 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004040 coloring Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000001678 elastic recoil detection analysis Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002751 molybdenum Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
기판 위의 게이트 전극층; 게이트 전극층 위의 게이트 절연층; 게이트 절연층 위의 제 1 소스 전극층 및 제 1 드레인 전극층; 게이트 절연층 위의 산화물 반도체층; 및 산화물 반도체층 위의 제 2 소스 전극층 및 제 2 드레인 전극층을 포함하고, 산화물 반도체층의 하면의 제 1 부분, 제 2 부분 및 제 3 부분은 제 1 소스 전극층, 제 1 드레인 전극층, 게이트 절연층과 각각 접하고, 산화물 반도체층의 상면의 제 1 부분 및 제 2 부분은 제 2 소스 전극층 및 제 2 드레인 전극층과 각각 접하는 반도체 장치가 제공된다. 제 1 소스 전극층 및 제 1 드레인 전극층은 제 2 소스 전극층 및 제 2 드레인 전극층에 각각 전기적으로 접속된다.
Description
본 발명은 산화물 반도체를 이용한 반도체 장치 및 그 제작 방법에 관한 것이다.
최근, 박막 트랜지스터(TFT라고도 칭함)가 산화물 반도체를 이용하여 제작되고 전자 장치 등에 응용되는 기술이 주목받고 있다. 예를 들어, 특허 문헌 1 및 2에서, 산화물 반도체층으로서 산화 아연, In-Ga-Zn-O 계 산화물 반도체 등을 사용하여 화상을 표시하는 장치의 스위칭 소자 등이 제작되는 기술들이 개시된다.
위에서 설명한 바와 같이, 산화물 반도체층이 TFT를 제작하는데 이용되는 경우에, 비정질 실리콘층을 이용하는 경우보다 더 높은 전기적 특성들을 갖는 TFT가 얻어질 수 있다. 따라서 산화물 반도체층을 이용하는 TFT가 비정질 실리콘 층을 이용하는 TFT 대신 사용되는 경우에, TFT의 추가의 미세화가 예상될 수 있다.
그러나 TFT의 미세화에 관해서, 여러 가지 문제들이 발생할 수 있다. 산화물 반도체층과 소스 전극층(또는 드레인 전극층) 간의 접촉 저항의 문제가 그 일 예이다. 이 문제는 TFT의 미세화에 따라, 산화물 반도체층과 소스 전극층간의 접촉 면적이 크게 감소하고 접촉 면적의 저항이 증가하는 것에 기인한다.
이러한 접촉 저항의 증가는 TFT 특성을 악화시키는데; 단순한 전계 효과 이동도의 감소뿐만 아니라 스위칭 특성들의 변화를 야기한다.
상기한 스위칭 특성들의 변화는 채널 형성 영역에 사용되는 산화물 반도체층의 높은 도전율(즉 낮은 저항률)을 고려하여 이해될 수 있다. 이는 TFT의 저항이 접촉 저항 및 채널 형성 영역의 저항의 합으로 가정될 수 있고, 채널 형성 영역의 저항이 낮을수록, 접촉 저항의 기여의 비율이 증가하여서 전류가 채널 형성 영역의 저항이 아니라 접촉 저항에 의해 제어되기 때문이다.
상기 문제점들을 고려하여, 본 발명의 목적은 산화물 반도체를 이용한 반도체 장치(산화물 반도체 장치라고도 칭함)에서 산화물 반도체층과 전극층간의 접촉 저항을 감소시키는 것이다. 다른 목적은 높은 특성들을 갖는 산화물 반도체 장치를 저가로 제공하는 것이다.
본 발명에 따라, 2개의 소스 전극층들(또는 드레인 전극층들)은 산화물 반도체층이 개재되도록 트랜지스터의 활성 층(예를 들어, 채널 형성 공간)으로서 기능하는 산화물 반도체층의 상하에 설치된다. 즉, 산화물 반도체층이 제 1 소스 전극층(또는 제 1 드레인 전극층) 위에 형성되고 제 2 소스 전극층(또는 제 2 드레인 전극층)이 산화물 반도체층의 위에 형성된다. 제 1 소스 전극층(또는 제 1 드레인 전극층) 및 제 2 소스 전극층(또는 제 2 드레인 전극층)은 서로 전기적으로 접속된다.
더 자세한 사항은 이하에 기술될 것이다.
본 발명의 일 실시형태는 기판 위의 게이트 전극층, 게이트 전극층 위의 게이트 절연층, 게이트 절연층 위의 제 1 소스 전극층 및 제 1 드레인 전극층, 게이트 절연층 위의 산화물 반도체층, 및 산화물 반도체층 위의 제 2 소스 전극층 및 제 2 드레인 전극층을 포함하는 반도체 장치이다. 산화물 반도체층의 하면의 제 1 부분은 제 1 소스 전극층과 접하고, 하면의 제 2 부분은 제 1 드레인 전극층과 접하고, 하면의 제 3 부분은 게이트 절연층과 접한다. 산화물 반도체층의 상면의 제 1 부분은 제 2 소스 전극층과 접하고, 상면의 제 2 부분은 제 2 드레인 전극층과 접한다. 제 1 소스 전극층은 제 2 소스 전극층에 전기적으로 접속되고, 제 1 드레인 전극층은 제 2 드레인 전극층에 전기적으로 접속된다.
본 발명의 다른 한 실시형태는 기판 위에서 동일한 재료층을 이용하여 각각 형성되는 게이트 전극층, 제 1 소스 전극층, 및 제 1 드레인 전극층, 게이트 전극층 위의 게이트 절연층, 게이트 절연층, 제 1 소스 전극층, 및 제 1 드레인 전극층 위의 산화물 반도체층, 및 산화물 반도체층, 제 1 소스 전극층, 및 제 1 드레인 전극층 위의 제 2 소스 전극층 및 제 2 드레인 전극층을 포함하는 반도체 장치이다. 산화물 반도체층의 하면의 제 1 부분은 제 1 소스 전극층과 접하고, 하면의 제 2 부분은 제 1 드레인 전극층과 접하고, 하면의 제 3 부분은 게이트 절연층과 접한다. 산화물 반도체층의 상면의 제 1 부분은 제 2 소스 전극층과 접하고, 상면의 제 2 부분은 제 2 드레인 전극층과 접한다. 제 1 소스 전극층은 제 2 소스 전극층에 전기적으로 접속되고, 제 1 드레인 전극층은 제 2 드레인 전극층에 전기적으로 접속된다.
상술한 실시형태에서, 산화물 반도체층은, 인듐, 갈륨, 및 아연으로 구성된 재료들로부터 선택된 재료를 적어도 포함하는 것이 바람직하다. 또한, 산화물 반도체층의 하면의 제 3 부분은 산화물 반도체층의 채널 형성 영역보다 높은 수소 농도를 갖는 것이 바람직하다. 또한, 산화물 반도체층의 상면의 제 1 부분 및 산화물 반도체층의 상면의 제 2 부분은 산화물 반도체층의 채널 형성 영역보다 높은 수소 농도를 갖는 것이 바람직하다. 구체적으로, 예를 들어, 영역들의 각 수소 농도들은 1 x 1019 atoms/cm3 이상인 것이 바람직하다. 또한, 산화물 반도체층의 하면의 제 3 부분은 게이트 전극과 중첩되는 것이 바람직하다.
본 발명의 다른 실시형태는 기판 위에 게이트 전극층을 형성하는 단계; 게이트 절연층을 게이트 전극층 위에 형성하는 단계; 제 1 소스 전극층 및 제 1 드레인 전극층을 게이트 절연층 위에 형성하는 단계; 산화물 반도체층의 하면의 제 1 부분이 제 1 소스 전극층과 접하고, 하면의 제 2 부분이 제 1 드레인 전극층과 접하고, 하면의 제 3 부분이 게이트 절연층과 접하도록 게이트 절연층, 상기 제 1 소스 전극층, 및 상기 제 1 드레인 전극층 위에 상기 산화물 반도체층을 형성하는 단계; 및 산화물 반도체층의 상면의 제 1 부분이 제 2 소스 전극층과 접하고, 상면의 제 2 부분이 제 2 드레인 전극층과 접하도록 산화물 반도체층, 제 1 소스 전극층, 및 제 1 드레인 전극층 위에 제 2 소스 전극층 및 제 2 드레인 전극층을 형성하는 단계를 포함하는 반도체 장치를 제작하는 방법이다. 제 1 소스 전극층은 제 2 소스 전극층에 전기적으로 접속되고, 제 1 드레인 전극층은 제 2 드레인 전극층에 전기적으로 접속된다.
본 발명의 다른 실시형태는 기판 위에 도전막을 형성하는 단계; 도전막을 이용하여 게이트 전극층, 제 1 소스 전극층, 및 제 1 드레인 전극층을 형성하는 단계; 게이트 전극층 위에 게이트 절연층을 형성하는 단계; 산화물 반도체층의 하면의 제 1 부분이 제 1 소스 전극층과 접하고, 하면의 제 2 부분이 제 1 드레인 전극층과 접하고, 하면의 제 3 부분이 게이트 절연층과 접하도록 게이트 절연층, 제 1 소스 전극층, 및 제 1 드레인 전극층 위에 산화물 반도체층을 형성하는 단계; 및 산화물 반도체층의 상면의 제 1 부분이 제 2 소스 전극층과 접하고, 상면의 제 2 부분이 제 2 드레인 전극층과 접하도록 산화물 반도체층, 제 1 소스 전극층, 및 제 1 드레인 전극층 위에 제 2 소스 전극층 및 제 2 드레인 전극층을 형성하는 단계를 포함하는 반도체 장치를 제작하는 방법이다. 제 1 소스 전극층은 제 2 소스 전극층에 전기적으로 접속되고, 제 1 드레인 전극층은 제 2 드레인 전극층에 전기적으로 접속된다.
상기한 실시형태에서, 산화물 반도체층은 인듐, 갈륨, 및 아연으로 구성된 재료들로부터 선택된 재료를 적어도 포함하는 것이 바람직하다. 또한, 제 1 소스 전극층 및 제 1 드레인 전극층은 수소를 포함하는 것이 바람직하다. 또한, 제 2 소스 전극층 및 제 2 드레인 전극층은 수소를 포함하는 것이 바람직하다. 구체적으로, 예를 들어, 상기한 영역들의 각 수소 농도들은 1 x 1019 atoms/cm3 이상인 것이 바람직하다. 또한, 산화물 반도체층의 수소 농도를 변경하기 위해 상기 제 2 소스 전극층 및 상기 제 2 드레인 전극층을 형성한 후에 열처리가 수행됨으로써 산화물 반도체층의 제 1 소스 전극층 및 제 1 드레인 전극층과 접하는 영역들의 저항 및 산화물 반도체층의 제 2 소스 전극층 및 제 2 드레인 전극층과 접하는 영역들의 저항을 감소시키는 것이 바람직하다.
또한, 본 명세서에서 사용될 수 있는 산화물 반도체의 한 예로서, InMO3(ZnO)m(m> 0)로서 기술되는 산화물 반도체가 주어진다. 여기서 M은 갈륨(Ga), 철(Fe), 니켈(Ni), 망간(Mn), 및 코발트 (Co)에서 선택된 단일의 금속 원소 또는 복수의 금속 원소들은 나타낸다. 예를 들어 M으로서 Ga가 선택될 경우는 Ga만이 선택된 경우 및 Ga 및 Ni, Ga 및 Fe 등의 Ga가 아닌 상기 금속 원소가 선택되는 경우를 포함한다. 또한, 상기 산화물 반도체에서, 일부의 경우들에, M으로서 포함되는 금속 원소 외에 불순물 원소로서 Fe, Ni 등의 전이 금속 원소, 또는 전이 금속 산화물이 포함된다. 본 명세서에서, 상기한 산화물 반도체 중에서, 적어도 갈륨이 M으로서 포함되는 임 의의 산화물 반도체는 In-Ga-Zn-O 계 산화물 반도체라고 칭해지고, 이 재료를 이용한 박막은 In-Ga-Zn-O 계 비단결정 막이라고 칭해진다.
또한, 본 명세서에서, 반도체 장치는 반도체 특성을 이용하여 작동할 수 있는 임의의 장치를 의미하고, 표시 장치, 반도체 회로, 전자 장치는 모두 반도체 장치의 범주에 포함된다.
본 발명에 따라, 2개의 소스 전극층들(또는 드레인 전극층들)이 활성층으로서 기능하는 산화물 반도체층의 상하에 설치되어 산화물 반도체층이 개재됨으로써, 산화물 반도체층과 소스 전극층(또는 드레인 전극층) 간의 접촉 저항을 크게 줄인다. 따라서 TFT의 이동도 감소가 충분히 억제될 수 있다. 또한, 접촉 저항으로 인한 스위칭 특성들의 변화가 억제될 수 있다.
또한, 하부 소스 전극층(또는 하부 드레인 전극층)이 게이트 전극층의 재료층과 동일한 재료 층을 이용하여 형성되는 경우, 제작 단계들의 수를 증가시키지 않고 고-성능 TFT가 제공될 수 있다.
위에서 기술된 바와 같이, 본 발명에 따라, 접촉 저항의 영향이 감소되는 산화물 반도체 장치가 제공된다. 높은 특성들을 갖는 산화물 반도체 장치가 저가에 제공될 수 있다.
도 1a 내지 도 1e는 실시형태 1의 반도체 장치의 제작 방법을 예시하는 도면들.
도 2a 내지 도 2e는 실시형태 2의 반도체 장치의 제작 방법을 예시하는 도면들.
도 3a 및 도 3b는 실시형태 2의 반도체 장치의 제작 방법을 예시하는 도면들.
도 4a 내지 도 4e는 실시형태 3의 반도체 장치의 제작 방법을 예시하는 도면들.
도 5a 내지 도 5e는 실시형태 3의 반도체 장치의 제작 방법을 예시하는 도면들.
도 6a 내지 도 6c는 실시형태 4의 반도체 장치를 각각 예시하는 도면들.
도 7은 실시형태 4의 반도체 장치를 예시하는 도면.
도 8은 실시형태 5의 반도체 장치를 예시하는 도면.
도 9a 내지 도 9c는 실시형태 6의 반도체 장치를 각각 예시하는 도면들.
도 10a 및 도 10b는 실시형태 6의 반도체 장치를 예시하는 도면들.
도 11a 및 도 11b는 전자 종이의 응용의 예를 예시하는 도면들.
도 12는 전자 서적(e-book) 판독기의 예를 예시하는 외부 도면.
도 13a 및 도 13b는 텔레비전 세트 및 디지털 액자의 예들을 예시하는 각 외관도들.
도 14a 및 도 14b는 오락기의 예들을 예시하는 외관도들.
도 15a 및 도 15b는 휴대 전화의 예들을 예시하는 외관도들.
도 16a 및 도 16b는 실시예 1의 트랜지스터의 구성들을 예시하는 도면들.
도 17은 실시예 1의 트랜지스터들의 이동도 특성들을 도시하는 그래프.
도 2a 내지 도 2e는 실시형태 2의 반도체 장치의 제작 방법을 예시하는 도면들.
도 3a 및 도 3b는 실시형태 2의 반도체 장치의 제작 방법을 예시하는 도면들.
도 4a 내지 도 4e는 실시형태 3의 반도체 장치의 제작 방법을 예시하는 도면들.
도 5a 내지 도 5e는 실시형태 3의 반도체 장치의 제작 방법을 예시하는 도면들.
도 6a 내지 도 6c는 실시형태 4의 반도체 장치를 각각 예시하는 도면들.
도 7은 실시형태 4의 반도체 장치를 예시하는 도면.
도 8은 실시형태 5의 반도체 장치를 예시하는 도면.
도 9a 내지 도 9c는 실시형태 6의 반도체 장치를 각각 예시하는 도면들.
도 10a 및 도 10b는 실시형태 6의 반도체 장치를 예시하는 도면들.
도 11a 및 도 11b는 전자 종이의 응용의 예를 예시하는 도면들.
도 12는 전자 서적(e-book) 판독기의 예를 예시하는 외부 도면.
도 13a 및 도 13b는 텔레비전 세트 및 디지털 액자의 예들을 예시하는 각 외관도들.
도 14a 및 도 14b는 오락기의 예들을 예시하는 외관도들.
도 15a 및 도 15b는 휴대 전화의 예들을 예시하는 외관도들.
도 16a 및 도 16b는 실시예 1의 트랜지스터의 구성들을 예시하는 도면들.
도 17은 실시예 1의 트랜지스터들의 이동도 특성들을 도시하는 그래프.
실시형태들은 도면들을 이용하여 상세하게 설명될 것이다. 본 발명은 아래에 제공된 실시형태들의 설명으로 제한되지 않고, 발명의 취지로부터 일탈하지 않고 모드들 및 상세들이 더 다양한 방식으로 변경될 수 있다는 것이 당업자에게 자명하다는 것에 주의한다. 실시형태들은 적절하게 조합하여 실시될 수 있다. 또한, 동일한 참조 부호들이 아래에 기술되는 본 발명의 구성에서 동일한 부분 또는 유사한 기능들을 참조하고, 그 설명은 반복되지 않는다는 점에 주의한다.
(실시형태 1)
실시형태 1에서, 본 발명의 반도체 장치를 제작하는 방법의 예가 도면들을 참조하여 기술될 것이다.
먼저, 게이트 전극층(202)이 기판(200) 위에 형성되고, 게이트 절연층(204)이 게이트 전극층(202) 위에 형성된다(도 1a 참조).
절연 표면을 갖는 기판이 기판(200)으로서 이용되고; 예를 들어, 유리 기판이 이용될 수 있다. 유리 기판은 무 알칼리 유리 기판인 것이 바람직하다. 무 알칼리 유리 기판의 재료로서, 예를 들어, 알루미노실리케이트(aluminosilicate) 유리, 알루미노보로실리케이트(aluminoborosilicate) 유리, 또는 바륨보로실리케이트 유리와 같은 유리 재료가 이용된다. 기판(200)의 다른 예로서, 세라믹 기판, 석영 기판, 또는 사파이어 기판 등의 절연체로 이루어진 절플렉시블 기판; 실리콘 등의 반도체 재료로 이루어지고 표면이 절연 재료로 피복된 반도체 기판; 및 금속이나 스테인리스 등의 도체로 이루어지고 표면이 절연 재료로 피복된 도전성 기판이 제공될 수 있다. 대안으로, 제작 공정의 열처리에 견딜 수 있다면, 플라스틱 기판이 이용될 수 있다.
게이트 전극층(202)은 도전막이 기판(200) 위 전면에 형성되고, 포토리소그래피 방법에 의해 에칭됨으로써 형성될 수 있다. 도 1a에서 기판(200)의 표면상에 게이트 전극층(202)이 형성되지만, 베이스로서 기능하는 막이 기판(200) 위에 형성될 수 있고 그 위에 게이트 전극층(202)이 형성될 수 있다. 게이트 전극층(202)은 게이트 배선과 같이 위에서 기술된 도전층을 이용하여 형성되는 전극 및 배선을 포함한다.
또한, 게이트 전극층을 형성하기 위한 에칭은 나중에 형성된 게이트 절연층(204)의 피복(coverage)을 개선하고 단절을 방지하도록, 게이트 전극층(202) 가장자리 부분을 테이퍼하도록 수행되는 것이 바람직하다. 예를 들어, 가장자리 부분은 20°이상 및 90°미만인 테이퍼 각을 갖는 것이 바람직하다. "테이퍼 각(tapered angle)"은 단면 방향(기판(200)의 표면에 직교하는 면의 방향)에서 관찰했을 때 테이퍼 형상을 갖는 층(실시형태 1에서 게이트 전극층(202))의 측면 및 바닥면에 의해 형성된 경사각을 의미한다는 것에 주의한다. 즉, "테이퍼 각"은 단면 방향에서 관찰했을 때, 게이트 전극층(202) 하단부의 각도에 대응한다.
게이트 전극층(202)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 또는 티타늄(Ti) 등의 도전성 재료를 이용하여 형성되는 것이 바람직하다. 또한, 알루미늄이 배선 또는 전극으로서 사용되는 경우, 알루미늄은 내열성이 낮고 부식되기 쉬운 등의 단점들을 갖고, 따라서, 내열성을 갖는 도전성 재료와 알루미늄을 조합하는 것이 바람직하다.
내열성을 갖는 도전성 재료는 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc)으로부터 선택된 원소를 포함한 금속, 상기 원소들 중 임의의 원소를 성분으로 하는 합금, 상기 원소들 중 일부 또는 모두의 조합을 포함한 합금, 및 상기 원소들 중 임의의 원소를 성분으로 하는 질화물이 이용될 수 있다. 이러한 내열성을 갖는 도전성 재료와 알루미늄(또는 구리)이 적층되어 배선 및 전극을 형성할 수 있다.
또한, 게이트 전극층(202)은 액적 토출법과 스크린 인쇄법 등을 이용하여 기판(200) 위에 선택적으로 형성될 수도 있다.
게이트 절연층(204)은 산화 실리콘, 산화 질화 실리콘, 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 탄탈 등을 사용하여 형성될 수 있다. 또한 상기 재료를 이용한 복수의 막들이 게이트 절연층(204)을 형성하도록 적층될 수 있다. 이 막들은 스퍼터링법 등을 이용하여 두께가 50nm 이상 250nm 이하를 갖도록 형성되는 것이 바람직하다. 예를 들어, 게이트 절연층(204)으로서, 스퍼터링법에 의해 산화 실리콘막은 100nm의 두께를 갖도록 형성될 수 있다.
또한, 본 명세서에서 산화 질화물은 질소보다 산소 함유량(원자수)이 많은 물질을 지칭한다는 것에 주의한다. 예를 들어, 산화 질화 실리콘은 산소, 질소, 실리콘, 및 수소가 각각 50at.% 이상 70at.% 이하, 0.5at.% 이상 15at.%이하, 25at.% 이상 35at.%이하, 0.1 at.% 이상 10at.%이하의 범위의 농도로 포함되는 물질을 지칭한다. 또한, 질화 산화물은 산소보다 질소함유량(원자수)이 많은 물질을 지칭한다. 예를 들어, 질화 산화 실리콘은 산소, 질소, 실리콘 및 수소가 각각 5at.% 이상 30at.%이하, 20at.% 이상 55at.%이하, 25at.% 이상 35at.%이하, 10at.% 이상 25at.% 이하의 범위의 농도로 포함되는 물질을 지칭한다. 단, 상기 범위는 러더 포드 후방 산란법(RBS : Rutherford Backscattering Spectrometry) 또는 수소 전방 산란법(HFS : Hydrogen Forward scattering Spectrometry)을 이용하여 측정이 수행되는 경우라는 점에 주의한다. 또한, 구성 원소들의 함유 비율의 합계는 최대 100 at.%이다.
다음, 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)이 게이트 절연층(204) 위에 형성된다 (도 1b 참조).
제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)은, 도전막이 게이트 절연층(204) 위에 형성된 후, 포토리소그래피법을 사용하여 에칭됨으로써 형성될 수 있다. 실시형태 1은 예를 들어, 제 1 소스 전극층(206a) 제 1 드레인 전극층(206b)의 일부가 게이트 절연층(204)을 개재하여 게이트 전극층(202)과 겹치도록 형성하는 경우를 기술한다.
제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)는 스퍼터링법 및 진공 증착법 등에 의해, 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), Nd(네오디뮴), 스칸듐(Sc)으로부터 선택된 원소를 포함한 금속, 상술한 원소를 성분으로 하는 합금, 또는 상술한 원소를 성분으로 하는 질화물 등을 이용하여 형성될 수 있다.
예를 들어, 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)은 몰리브덴 막이나 티타늄 막의 단층 구조를 이용하여 형성될 수 있다. 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b) 각각은 적층 구조를 또한 이용하여 형성될 수 있다. 예를 들어, 알루미늄 막과 티타늄 막과 적층 구조, 티타늄 막, 알루미늄 막, 및 티타늄 막이 차례로 적층된 3층 구조, 및 몰리브덴 막, 알루미늄 막, 및 몰리브덴 막이 차례로 적층된 3층 구조가 제공될 수 있다. 또한, 적층 구조를 가진 알루미늄 막으로서, 네오디뮴을 함유한 알루미늄(Al-Nd) 막이 이용될 수 있다. 대안으로, 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b) 각각이 실리콘을 함유한 알루미늄 막의 단층 구조를 이용하여 형성될 수 있다.
제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)은 액적 토출법과 스크린 인쇄법 등을 또한 이용하여 기판(200) 위에 선택적으로 형성될 수 있다.
트랜지스터의 구동 방식에 따라, 제 1 소스 전극층(206a)이 드레인 전극으로서 기능할 수 있고 제 1 드레인 전극층(206b)은 소스 전극으로서 기능할 수 있다. 소스와 드레인 칭호는 기능에 따라 서로 바뀔 수 있다.
또한, 실시형태 1의 도면들에서 도시되어 있지 않지만, 상기 단계들 후에 표면 처리가 게이트 절연층(204), 제 1 소스 전극층(206a), 및 제 1 드레인 전극층(206b) 상에서 수행될 수 있다. 표면 처리의 예들로서, 불활성 가스 및/또는 반응 가스를 이용한 플라즈마 처리 등을 들 수 있다.
플라즈마 처리는 다음과 같이 수행될 수 있는데, 예를 들어, 진공 챔버에 아르곤(Ar) 등의 불활성 가스를 도입하여 바이어스 전압이 피처리 물에 인가되어 플라즈마가 생성될 수 있다. 플라즈마에서, 챔버에 Ar 가스가 도입되면, 전자와 Ar 양이온이 존재하며, Ar 양이온이 음극 방향으로 가속된다. 가속된 Ar의 양이온이 기판(200) 위에 형성된 게이트 절연층(204), 제 1 소스 전극층(206a), 및 제 1 드레인 전극층(206b)의 표면들과 충돌하여, 표면들 상에서 스퍼터-에칭이 수행되어, 게이트 절연층(204), 제 1 소스 전극층(206a), 및 제 1 드레인 전극층(206b)의 표면들의 품질이 변경될 수 있다. 이러한 플라즈마 처리는 "역 스퍼터링"라고 칭해질 수 있다.
기판(200) 상에 바이어스 전압을 인가하는 이러한 플라즈마 처리는 게이트 절연층(204), 제 1 소스 전극층(206a), 및 제 1 드레인 전극층(206b) 표면들 상에서 스퍼터-에칭을 효과적으로 수행할 수 있게 한다. 또한, 게이트 절연층(204) 표면이 요철(roughness)을 갖는 경우에, 게이트 절연층(204)의 볼록한 부분 상에 우선적으로 스퍼터-에칭이 수행되어, 게이트 절연층(204)의 표면 평탄성이 개선될 수 있다.
상기 플라즈마 처리에 사용되는 가스들의 예로는 아르곤 가스 외에, 헬륨 가스 등이 있다. 산소, 수소, 질소 등이 아르곤 가스 또는 헬륨 가스에 추가되는 분위기에서 플라즈마 처리가 수행될 수 있다. 대안으로, Cl2, CF4 등이 아르곤 가스 또는 헬륨 가스에 추가되는 분위기에서 플라즈마 처리가 수행될 수 있다.
다음, 산화물 반도체층(208)이 게이트 절연층(204), 제 1 소스 전극층(206a), 및 제 1 드레인 전극층(206b)을 덮도록 형성된다 (도 1c 참조).
산화물 반도체층(208)은 In-Ga-Zn-O 계 비단결정 막을 이용하여 형성될 수 있다. 예를 들어, In, Ga, 및 Zn을 포함한 산화물 반도체 타겟(In2O3:Ga2O3:ZnO = 1:1:1)을 이용한 스퍼터링법에 의해 산화물 반도체층(208)이 형성될 수 있다. 스퍼터링은 기판(200)과 타겟 간의 거리가 30mm 내지 500mm; 압력이 0.1Pa 내지 2.0Pa; 직류(DC) 전원이 0.25kW 내지 5.0kW; 온도가 20 ℃ 내지 100 ℃; 분위기가 아르곤 분위기, 산소 분위기, 또는 아르곤과 산소와 혼합 분위기와 같은 조건하에서 수행될 수 있다.
먼지의 생성이 억제되고 두께 분포가 균일하게 될 수 있는 펄스 직류(DC) 전원을 사용하는 것이 바람직하다는 것에 주의한다. 또한, 위에서 언급한 플라즈마 처리가 수행된 후 대기에 노출되지 않고 산화물 반도체층(208)이 형성되는 경우에, 게이트 절연층(204)과 산화물 반도체층(208) 간의 계면에 먼지 또는 습기의 부착이 억제될 수 있다. 또한, 산화물 반도체층(208)의 두께는 약 5nm 내지 200nm이다.
상기한 스퍼터링법으로서, 스퍼터링 전원으로서 고주파 전원을 이용하는 RF 스퍼터링법, 직류 전원을 이용하는 DC 스퍼터링법, 직류 바이어스가 펄스의 형태로 인가되는 펄스 DC 스퍼터링법 등이 이용될 수 있다.
상기한 플라즈마 처리가 표면 처리로서 사용될 때, 플라즈마 처리 및 산화물 반도체층(208)의 형성을 동일 챔버에서 연속적으로 수행하는 것이 바람직하다. 따라서, 게이트 절연층(204), 제 1 소스 전극층(206a), 및 제 1 드레인 전극층(206b) 표면들에 불순물의 부착, 및 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b) 표면들 상에 원시 산화막(native oxide film) 등의 형성이 억제될 수 있다.
다음, 산화물 반도체층(208)이 선택적으로 에칭되어 적어도 부분적으로 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)에 접하는 섬 형상의 산화물 반도체층(210)이 형성되고, 그 후 섬 형상의 산화물 반도체층(210)의 일부와 접하는 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)이 형성된다(도 1d 참조). 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)은 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)과 동일 또는 비슷한 구조들, 재료들, 방법들을 이용하여 형성될 수 있다. 즉, 소정의 재료를 이용하여 도전막이 형성되고, 포토리소그래피법에 의해 에칭됨으로써 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)이 형성될 수 있다. 실시형태 1에는, 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)의 재료들이 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)의 재료들과 상이한 경우가 기술되지만, 동일한 재료가 이들을 형성하는데 이용될 수 있다.
여기서 제 1 소스 전극층(206a)이 제 2 소스 전극층(212a)에 전기적으로 접속되고, 제 1 드레인 전극층(206b)이 제 2 드레인 전극층(212b)에 전기적으로 접속된다. 전기적 접속을 효율적으로 수행하기 위해, 제 1 소스 전극층(206a), 제 1 드레인 전극층(206b), 및 섬 형상의 산화물 반도체층(210) 상에서 역 스퍼터링이 수행될 수 있다.
이상의 처리들로 섬 형상의 산화물 반도체층(210)을 채널 형성 영역으로서 사용한 트랜지스터(250)가 형성될 수 있다.
실시형태 1에서, 주로 섬 형상의 산화물 반도체층(210)의 하면이 전기 전도에 기여하는 것을 고려하여 채널 형성 영역의 길이(소위 채널 길이)가 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)에 의해 제어되지만, 트랜지스터(250)의 구조는 이에 국한되지 않는다는 점에 주의한다. 채널 길이는 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)에 의해 제어될 수 있다.
섬 형상의 산화물 반도체층(210)이 형성된 후, 100 ℃ 내지 800 ℃, 통상적으로 200 ℃ 내지 400 ℃의 열처리를 수행하는 것이 바람직하다. 예를 들어, 질소 분위기에서 1 시간동안 350 ℃의 열처리가 수행될 수 있다. 이 열처리에 의해, 섬 형상의 산화물 반도체층(210)을 형성하는 In-Ga-Zn-O 계 산화물 반도체의 원자의 재배열이 수행된다. 이 열처리(광 어닐을 포함)는 섬 형상의 산화물 반도체층(210)의 캐리어 이동을 차단하는 왜곡이 해제될 수 있다는 점에서 중요하다. 상술한 열처리를 수행하는 시기는 산화물 반도체층(208)의 형성 후로 특별히 한정되지 않는다.
섬 형상의 산화물 반도체층(210)에 대해 산소 라디칼 처리(Oxygen radical treatment)가 수행될 수 있다. 산소 라디칼 처리는 트랜지스터(250)가 쉽게 노멀리 오프(normally off) 되게 한다. 또한, 라디칼 처리는 섬 형상의 산화물 반도체층(210) 에칭으로 인한 손상을 복구할 수 있다. 라디칼 처리는 O2, N2O 또는 산소를 함유하는 N2, He 또는 Ar의 분위기에서 수행할 수 있다. 또한, Cl2 및 CF4가 상기 분위기에 추가된 분위기에서 라디칼 처리가 수행될 수도 있다. 또한, 라디칼 처리는 기판(200)측에 바이어스 전압을 인가하지 않고 수행되는 것이 바람직하다.
보호 절연층(220)이 섬 형상의 산화물 반도체층(210), 제 2 소스 전극층(212a), 및 제 2 드레인 전극층(212b) 등을 포함한 트랜지스터(250)를 덮도록 형성된다(도 1e 참조). 보호 절연층(220)은 CVD 법, 스퍼터링법 등을 이용하여, 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄, 질화 산화 알루미늄 등을 이용하여 단층 또는 적층으로 형성될 수 있다. 대안으로, 막이 스핀 코팅법, 액적 토출법(예를 들어, 잉크젯 법, 스크린 인쇄, 또는 오프셋 인쇄) 등에 의해 폴리이미드, 아크릴, 벤조사이클로부텐(benzocyclobutene), 폴리아미드, 에폭시 등의 내열성을 갖는 유기 재료를 이용하여 형성될 수 있다. 위의 나열된 유기 재료들에 대한 대안으로서, 저유전율 재료(low-k 재료), 실록산-계 수지, PSG(인 유리), BPSG(borophosphosilicate glass) 등이 이용될 수 있다. 실록산 수지는 출발 재료로서 실록산 재료로부터 형성되고 Si-O-Si 결합을 갖는 수지이다.
실시형태 1에서, 산화 실리콘막이 보호 절연층(220)으로서 스퍼터링법에 의해 형성된다.
이후, 다양한 전극들 및 배선들이 형성됨으로써 트랜지스터(250)를 포함하는 반도체 장치가 완성된다.
실시형태 1에서 기술된 바와 같이 트랜지스터의 활성층으로서 기능하는 산화물 반도체층의 상하에 두 소스 전극층들(또는 드레인 전극층)이 산화물 반도체층을 개재하도록 설치되어, 산화물 반도체층 및 소스 전극층(또는 드레인 전극층) 간의 접촉 저항을 크게 줄일 수 있다. 따라서 TFT의 이동도 감소가 충분히 억제될 수 있다. 또한, 접촉 저항으로 인한 스위칭 특성의 변화가 억제될 수 있다.
따라서, 본 실시형태에 따라, 접촉 저항의 악영향이 감소되는 산화물 반도체 장치가 제공될 수 있다. 또한, 본 실시형태는 임의의 다른 실시형태들 또는 예와 적절하게 조합하여 실시될 수 있다는 것에 주의한다.
*(실시형태 2)
실시형태 2에서, 실시형태 1과 다른 반도체 장치를 제작하는 방법의 예가 도면을 참조하여 기술될 것이다. 실시형태 2의 반도체 장치의 제작 공정은 많은 부분에서 다른 실시형태와 동일하다는 것에 주의한다. 따라서 아래에서는 동일한 부분들에 관한 설명은 생략하고 차이점들이 이하에 기술될 것이다.
먼저, 절연 표면을 갖는 기판(200) 위에 게이트 전극층(202), 제 1 소스 전극층(202a), 및 제 1 드레인 전극층(202b)이 형성된다(도 2a 참조). 실시형태 2에서, 게이트 전극층(202), 제 1 소스 전극층(202a), 및 제 1 드레인 전극층(202b)은 서로 동일한 재료 층을 이용하여 형성된다.
재료 층으로서, 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 등의 도전성 재료로 형성된 도전막이 이용되는 것이 바람직하다. 그러나 알루미늄은 내열성이 낮고 쉽게 부식되는 등의 문제가 있기 때문에; 따라서 알루미늄이 배선 및 전극으로 사용될 때, 내열성을 갖는 도전성 재료와 알루미늄을 조합하는 것이 바람직하다. 내열성을 갖는 도전성 재료, 기판(200)의 재료, 게이트 전극층(202) 구조, 제작 방법 및 기타 세부 사항들에 대해 실시형태 1이 참조될 수 있다.
다음, 절연층(203)이 게이트 전극층(202), 제 1 소스 전극층(202a), 제 1 드레인 전극층(202b)을 덮도록 형성된다(도 2b 참조). 그리고, 절연층(203)은 게이트 절연층(204)을 형성하고, 제 1 소스 전극층(202a) 및 제 1 드레인 전극층(202b)을 노출하도록 에칭된다(도 2c 참조).
게이트 전극층(202) 또는 게이트 전극층(202)의 재료층과 동일한 재료 층을 이용하여 형성되는 배선(표시하지 않음), 및 다른 배선 간의 접속을 실현하기 위해 절연층(203)에 개구를 형성할 필요가 있다는 것에 주의한다. 개구의 형성, 제 1 소스 전극층(202a) 및 제 1 드레인 전극층(202b) 노출을 하나의 공정에서 수행함으로써, 마스크들의 수의 증가 및 공정들의 수의 증가가 억제되어, 제조 비용이 억제될 수 있다.
기판(200)의 세부 사항을 위해 실시형태 1이 참조될 수 있다. 또한, 게이트 절연층(204)(및 게이트 절연층(204)이 형성되는 절연층(203))의 재료 및 제작 방법 및 기타 세부 사항도 실시형태 1이 참조될 수 있다.
다음, 산화물 반도체층(208)이 게이트 절연층(204), 제 1 소스 전극층(202a), 및 제 1 드레인 전극층(202b)을 덮도록 형성된다(도 2d 참조). 산화물 반도체층(208) 세부 사항에 대해서, 실시형태 1이 참조될 수 있다.
그 후, 산화물 반도체층(208)은 섬 형상의 산화물 반도체층(210)을 형성하도록 선택적으로 에칭된다(도 2e 참조). 여기에서, 제 1 소스 전극층(202a) 및 제 1 드레인 전극층(202b)이 적어도 부분적으로 노출되도록 산화물 반도체층(208)을 에칭하는 것이 바람직하다.
상기 에칭 이후, 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)이 형성된다(도 3a 참조). 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)은 제 1 소스 전극층(202a), 제 1 드레인 전극층(202b), 및 섬 형상의 산화물 반도체층(210)을 덮도록 도전막을 형성함으로써 형성될 수 있다.
제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)은 스퍼터링법, 또는 진공 증착법 등을 이용하여, 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 및 스칸듐 (Sc)으로부터 선택된 원소를 포함한 금속, 상기 원소를 성분으로 하는 합금, 또는 상기 원소를 성분으로 하는 질화물 등을 이용하여 형성될 수 있다.
예를 들어, 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)은 몰리브덴 막 또는 티타늄 막의 단층 구조를 이용하여 형성될 수 있다. 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b) 각각은 적층 구조를 또한 이용하여 형성될 수 있다. 이 경우, 예를 들어, 알루미늄 막 및 티타늄 막의 적층 구조; 티타늄 막, 알루미늄 막, 및 티타늄 막이 차례로 적층된 3층 구조; 몰리브덴 막, 알루미늄 막, 및 몰리브덴 막이 차례로 적층된 3층 구조가 제공될 수 있다. 적층 구조에 이용된 알루미늄 막으로서, 네오디뮴을 함유한 알루미늄(Al-Nd) 막이 이용될 수 있다. 대안으로 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)은 실리콘을 포함한 알루미늄 막의 단층 구조를 이용하여 형성될 수 있다.
제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)은 액적 토출법과 스크린 인쇄법 등을 또한 이용함으로써 선택적으로 형성될 수 있다.
여기서, 제 1 소스 전극층(202a)은 제 2 소스 전극층(212a)에 전기적으로 접속되고, 제 1 드레인 전극층(202b)은 제 2 드레인 전극층(212b)에 전기적으로 접속된다. 이상의 단계들을 통해, 채널 형성 영역으로서 섬 형상의 산화물 반도체층(210)을 이용하는 트랜지스터(250)가 형성될 수 있다.
그 후, 섬 형상의 산화물 반도체층(210), 제 2 소스 전극층(212a), 및 제 2 드레인 전극층(212b) 등을 포함한 트랜지스터(250)를 덮도록 보호 절연층(220)이 형성된다(도 3b 참조). 보호 절연층(220)의 세부 사항에 대해 실시형태 1이 참조될 수 있다. 그 후, 다양한 전극들 및 배선들이 형성됨으로써 트랜지스터(250)를 포함하는 반도체 장치가 완성된다.
실시형태 2에서 기술된 바와 같이, 트랜지스터의 활성층으로서 기능하는 산화물 반도체층의 상하에 산화물 반도체층을 개재하도록 두 소스 전극층들(또는 드레인 전극층)이 설치되어, 산화물 반도체층과 소스 전극층(또는 드레인 전극층) 간의 접촉 저항이 크게 감소할 수 있다. 따라서 TFT의 이동도 하락이 충분히 억제될 수 있다. 또한, 접촉 저항으로 인한 스위칭 특성의 변화가 억제될 수 있다.
또한, 제 1 소스 전극층(202a) 및 제 1 드레인 전극층(202b)은 게이트 전극층(202)의 재료층과 동일한 재료 층을 이용하여 형성될 수 있기 때문에, 제작 단계들의 수를 증가시키지 않고 고성능 TFT가 제공될 수 있다. 따라서 우수한 특성들을 갖는 산화물 반도체 장치가 저가에 제공될 수 있다.
따라서, 본 실시형태에 따라, 접촉 저항의 악영향이 감소하는 산화물 반도체 장치가 제공될 수 있다. 또한, 본 실시형태는 임의의 다른 실시형태들 또는 예와 적절하게 조합하여 실시될 수 있다.
(실시형태 3)
실시형태 3에서, 반도체 장치를 제작하는 방법의 실시형태 1 및 실시형태 2와 다른 예가 도면을 참조하여 기술될 것이다. 실시형태 3의 반도체 장치의 제작 공정은 많은 부분에서 다른 실시형태들과 동일하다. 따라서 아래에서는 중복되는 부분에 관한 설명은 생략되고 차이점들이 자세히 기술될 것이다.
먼저, 게이트 전극층(202)이 기판(200) 위에 형성되고 게이트 절연층(204)이 게이트 전극층(202) 위에 형성된다(도 4a 참조). 기판(200)의 재료, 게이트 전극층(202)의 구조, 재료, 제작 방법, 게이트 절연층(204) 구조, 재료, 제작 방법 및 기타 세부 사항에 대해 실시형태 1등이 참조될 수 있다.
다음, 수소를 함유하는 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)이 게이트 절연층(204) 위에 형성된다(도 4b 참조).
제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)에 수소가 포함되는 방법으로서, 제 1 소스 전극층(206a) 등이 형성된 도전막이 형성되고, 이온 주입 및 이온 도핑 등의 이온 조사가 도전막에 수소를 첨가하기 위해 수행되는 방법이 제공될 수 있다. 다른 예로서, 도전막이 형성되는 동안, 수소, 물 등이 도입되는 방법; 도전막이 형성된 후 수소 플라즈마 처리가 도전막 상에 수행되는 방법 등이 제공될 수 있다. 또한, 실시형태 3에서는 수소를 첨가하기 위해 도전막의 형성 이후 이온들(400)의 조사가 수행되는 경우가 기술된다.
제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)의 형성에 관한 기타 세부 사항에 실시형태 1 등이 참조될 수 있다.
다음, 산화물 반도체층은 게이트 절연층(204), 제 1 소스 전극층(206a), 및 제 1 드레인 전극층(206b)을 덮도록 형성되고, 적어도 부분적으로 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)과 접촉하는 섬 형상의 산화물 반도체층(210)을 형성하도록 선택적으로 에칭된다. 그러면, 그 후, 섬 형상의 산화물 반도체층(210)을 덮도록 수소를 함유하는 도전막(211)이 형성된다(도 4c 참조). 도전막(211)은 추후에 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)이 형성되는 도전막이다.
수소가 도전막(211)에 포함되는 방법으로서, 도전막(211)의 형성되고, 이온 주입 및 이온 도핑 등의 이온 조사가 도전막(211)에 수소를 첨가하도록 수행되는 방법이 제공될 수 있다. 다른 예로서, 도전막(211)이 형성되는 동안, 수소, 물 등이 도입되는 방법; 도전막(211)이 형성된 후 수소 플라즈마 처리가 도전막(211) 상에 수행되는 방법 등이 있다. 도전막(211)이 형성되는 동안 수소, 물 등이 도입되는 방법으로의 일 예로서, 스퍼터링법, CVD 법 등을 이용하여 막의 형성시에 수소와 물이 챔버 내에 도입되어 성막 분위기에 수소가 포함되는 방법 등을 있다는 점에 주의한다. 실시형태 3에서는 수소를 첨가하기 위해 도전막(211)의 형성 후에 이온(400)의 조사가 수행되는 경우가 기술된다.
산화물 반도체층, 섬 형상의 산화물 반도체층(210) 등의 세부 사항에 대해서 실시형태 1 등이 참조될 수 있다. 도전막(211)의 구조, 재료, 제작 방법 등에 대해서 실시형태 1의 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)의 세부 사항 (즉, 실시형태 1의 제 1 소스 전극층(206a) 및 제 1 드레인 전극층(206b)의 세부 사항)이 참조될 수 있다.
다음, 도전막(211)이 선택적으로 에칭되어 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)을 형성하여 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)은 섬 형상의 산화물 반도체층(210)과 부분적으로 접한다(도 4d 참조). 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)의 세부 사항들에 대해서, 실시형태 1 등이 참조될 수 있다.
그 후, 열처리가 수행되어, 제 1 소스 전극층(206a), 제 1 드레인 전극층(206b), 제 2 소스 전극층(212a), 제 2 드레인 전극층(212b)의 수소가 섬 형상의 산화물 반도체층(210)으로 확산된다. 이에 따라, 섬 형상의 산화물 반도체층(210)이 제 1 소스 전극층(206a), 제 1 드레인 전극층(206b), 제 2 소스 전극층(212a), 및 제 2 드레인 전극층(212b) 중 임의의 것과 접하는 영역들(부분들)의 저항이 감소할 수 있다. 특히, 섬 형상의 산화물 반도체층(210)에서, 섬 형상의 산화물 반도체층(210)이 제 1 소스 전극층(206a), 제 1 드레인 전극층(206b), 제 2 소스 전극층(212a), 및 제 2 드레인 전극층(212b) 중 임의의 것과 접하는 영역들(부분들)의 저항은 채널 형성 영역의 저항보다 낮게 된다. 예를 들어, 위의 영역들(부분들)의 수소 농도는 1 × 1019atoms/cm3 이상인 것이 효과적이다.
열처리의 방법의 예로서 원자로를 이용한 열처리, 레이저 빔(또는 램프 광) 조사 등 다양한 방법이 제공될 수 있고; 임의의 방법이 수소를 확산하는 한 열처리로서 이용될 수 있다. 이상의 단계들을 통해, 섬 형상의 산화물 반도체층(210)을 채널 형성 영역으로서 이용하는 트랜지스터(250)가 형성될 수 있다.
다음, 보호 절연층(220)이 섬 형상의 산화물 반도체층(210), 제 2 소스 전극층(212a), 및 제 2 드레인 전극층(212b) 등을 포함한 트랜지스터(250)를 덮도록 형성된다(도 4e 참조). 보호 절연층(220)의 세부 사항에 대해서, 실시형태 1 등이 참조될 수 있다.
이 후, 다양한 전극들 및 배선들이 형성됨으로써 트랜지스터(250)를 포함하는 반도체 장치가 완성된다.
또한, 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b) 형성 후에 수소를 확산시키기 위한 열처리가 수행되지만, 본 발명은 이에 국한되지 않는다. 예를 들어, 보호 절연층(220)의 형성 후에 위에 기술한 열처리가 수행될 수 있다. 한편, 도전막(211)이 에칭되기 전에 위에 기술한 열처리가 수행되는 경우에, 섬 형상의 산화물 반도체층(210)의 채널 형성 영역으로 수소가 확산될 수 있고, 이는 채널 형성 영역의 도전성이 너무 높아지게 한다. 따라서 도전막(211)의 에칭 후에 위에 기술한 열처리를 수행하는 것이 바람직하다.
또한, 위에 기술한 열처리 및 섬 형상의 산화물 반도체층(210)에 대한 열처리(산화물 반도체층의 왜곡을 해제하는 열처리)가 동일한 단계로 수행될 수 있다. 이러한 두 단계들을 한번에 수행함으로써 제조 비용이 감소할 수 있다. 또한, 섬 형상의 산화물 반도체층(210)에 대한 열처리 후, 위에 기술한 열처리가 수행되는 경우에, 제 1 소스 전극층(206a) 등으로부터 수소가 너무 많이 이탈하지 않는 조건으로 섬 형상의 산화물 반도체층(210)에 대한 열처리를 수행하는 것이 바람직하다.
위에서 기술한 바와 같이, 본 발명에 따라, 수소가 소스 전극층 또는 드레인 전극층에 포함되고, 그 후 수소가 열처리에 의해 산화 반도체층으로 확산되어, 산화물 반도체층이 소스 전극층 또는 드레인 전극층 중 임의의 것과 접하는 영역들(부분들)의 저항이 감소할 수 있다. 이러한 방식으로, 접촉 저항으로 인한 저항 증가의 악영향이 감소될 수 있고, 그에 의해 뛰어난 특성을 갖는 트랜지스터를 제공할 수 있다.
또한, 실시형태 3에서와 같이, 산화물 반도체층을 개재하도록 산화물 반도체층 상하에 제 1 소스 전극층(또는 드레인 전극층) 및 제 2 소스 전극층(또는 드레인 전극층)이 설치되어, 소스 전극층들(또는 드레인 전극층들)과 접하는 영역들(부분들)(영역들은 소스 영역 또는 드레인 영역)로 확산되는 수소의 이탈이 억제되어, 영역의 도전성이 더 높게 유지될 수 있다. 또한, 소스 전극층(또는 드레인 전극층)이 산화물 반도체층의 위 또는 아래 중 한쪽에만 설치되는 경우와 비교하여, 소스 전극층(또는 드레인 전극층)으로부터 산화물 반도체층으로 확산되는 수소의 양이 증가할 수 있고, 이는 소스 전극층(또는 드레인 전극층)과 접하는 영역(영역은 소스 영역 또는 드레인 영역)의 도전성이 쉽게 증가될 수 있다는 장점을 제공한다. 실시형태 3에서 수소가 제 1 소스 전극층(또는 드레인 전극층)과 제 2 소스 전극층(또는 드레인 전극층) 모두에 포함되는 구조가 채택되지만, 본 발명은 이에 국한되지 않는다는 것에 주의한다. 소스 전극층(또는 드레인 전극층)으로부터 확산되는 수소의 양이 충분하면, 수소는 제 1 소스 전극층(또는 드레인 전극층) 또는 제 2 소스 전극층(또는 드레인 전극층) 중 한쪽에만 포함될 수 있다.
또한, 실시형태 3은 도 4a 내지 도 4e를 참조하여 실시형태 1의 변형 예를 기술하지만, 본 실시형태에 따른 구조와 유사한 구조는 실시형태 2의 변형 예로서 달성될 수 있다. 예를 들어, 게이트 전극층(202), 제 1 소스 전극층(202a) 및 제 1 드레인 전극층(202b)이 절연 표면을 갖는 기판(200) 위에 형성되고(도 5a 참조), 절연층(203)이 게이트 전극층(202), 제 1 소스 전극층(202a), 및 제 1 드레인 전극층(202b)을 덮도록 형성된 후(도 5b 참조), 절연층(203)은 에칭되어 게이트 절연층(204)을 형성하고, 제 1 소스 전극층(202a) 및 제 1 드레인 전극층(202b)은 노출된다. 그리고 상기 에칭시에 사용된 마스크(205)를 이용하여 수소가 제 1 소스 전극층(202a) 및 제 1 드레인 전극층(202b)에 선택적으로 첨가된다(도 5c 참조). 그 후, 섬 형상의 산화물 반도체층(210)이 형성되고 수소를 함유하는 도전막(211)이 섬 형상의 산화물 반도체층(210)을 덮도록 형성된다(도 5d 참조). 그리고 도전막(211)이 에칭되어 제 2 소스 전극층(212a) 및 제 2 드레인 전극층(212b)을 형성하고, 이것을 포함한 트랜지스터(250)를 덮도록 보호 절연층(220)이 형성된다(도 5e 참조). 이러한 방식으로, 본 실시형태에 따른 구성은 실시형태 2의 변형 예로서 또한 달성될 수 있다. 각 구성 요소에 대한 세부 사항에 대해서 실시형태 2 등이 참조될 수 있다.
이러한 방식으로, 본 실시형태에 따라, 접촉 저항의 악영향이 감소되는 산화물 반도체 장치가 제공될 수 있다. 본 실시형태는 임의의 다른 실시형태들 및 예와 적절하게 조합하여 구현될 수 있다.
(실시형태 4)
실시형태 4에서, 박막 트랜지스터가 제작되고 표시 기능을 갖는 반도체 장치(반도체 장치는 표시 장치라고도 칭함)가 박막 트랜지스터를 화소부 또는 구동 회로에 이용하여 제작되는 경우가 기술될 것이다. 또한, 구동 회로의 일부 또는 전체 및 화소부가 동일한 기판 위에 형성될 수 있음으로써, 시스템 온 패널(system-on-panel)을 형성할 수 있다.
표시 장치는 표시 소자를 포함한다. 표시 소자로서 액정 소자(액정 표시 소자라고도 칭함), 발광 소자(발광 표시 소자라고도 칭함) 등이 사용될 수 있다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고, 특히 무기 EL(electroluminescence) 소자, 유기 EL 소자 등을 그 범주에 포함한다. 표시 소자로서 전자 잉크와 같은 전기적 작용에 의해 콘트라스트가 변화되는 표시 매체가 이용될 수 있다.
표시 장치는 표시 소자가 밀봉되는 패널 및 제어기를 포함하는 IC 등이 패 널 상에 장착되는 모듈을 그 범주에 포함한다. 표시 장치에 포함된 소자 기판에서, 전류를 표시 소자에 공급하기 위한 유닛이 각 화소부에 설치된다. 특히 소자 기판은 표시 소자의 화소 전극만이 설치된 상태에 있을 수 있거나, 또는 화소 전극이 될 도전막이 형성된 후 도전막의 에칭 이전의 상태에 있을 수 있다.
본 명세서에서 표시 장치는 화상 표시 장치, 표시 장치, 광원(조명 장치를 포함) 등을 의미한다는 것에 주의한다. 또한, FPC(Flexible printed circuit), TAB(Tape Automated Bonding) 테이프, 또는 TCP(Tape Carrier Package) 등의 커넥터(connector)가 부착된 모듈; TAB 테이프 또는 선단에 인쇄 배선 보드가 설치된 TCP를 갖는 모듈; COG(Chip On Glass)법에 의해 표시 소자에 직접 장착된 IC(집적회로)를 갖는 모듈 등 중 임의의 것을 그 범주에 포함한다.
이하, 본 실시형태에서는 액정 표시 장치의 한 예가 도시된다. 도 6a 내지 도 6c는 제 1 기판(4001) 위에 형성된 고성능 박막 트랜지스터들(4010 및 4011) 및 고성능 액정 소자(4013)가 제 2 기판(4006) 및 씰재(4005)를 이용하여 밀봉되는 패널의 평면도 및 단면도이다. 여기서 도 6a 및 도 6b는 평면도들이고, 도 6c는 도 6a 및 도 6b에서 M-N에 따른 단면도이다.
제 1 기판(4001) 위에 설치된 화소부(4002) 및 주사선 구동 회로(4004)를 둘러싸도록 씰재(4005)가 형성된다. 또한, 제 2 기판(4006)이 화소부(4002) 및 주사선 구동 회로(4004) 위에 설치된다. 즉, 화소부(4002) 및 주사선 구동 회로(4004)는 제 1 기판(4001), 씰재(4005), 및 제 2 기판(4006)에 의해 액정층(4008)과 함께 밀봉된다. 또한, 별도로 준비된 기판 위의 단결정 반도체막 또는 다결정 반도체막을 이용하여 형성되는 신호선 구동 회로(4003)는 제 1 기판(4001) 위의 씰재(4005)에 의해 둘러싸인 영역과 다른 영역에 장착된다.
별도로 형성된 구동 회로의 접속 방법은 특별히 한정되는 것이 아니고; COG법, 와이어본딩법, TAB법 등을 적절하게 사용할 수 있다는 점에 주의한다. 도 6a는 신호선 구동 회로(4003)가 COG법에 의해 장착되는 예를 도시하고, 도 6b는 신호선 구동 회로(4003)가 TAB법에 의해 장착되는 예를 예시한다.
제 1 기판(4001)에 설치된 화소부(4002)와 주사선 구동 회로(4004) 각각은 복수의 박막 트랜지스터들을 포함한다. 도 6c에서, 화소부(4002)에 포함된 박막 트랜지스터(4010) 및 주사선 구동 회로(4004)에 포함된 박막 트랜지스터(4011)가 도시된다. 절연층(4020) 및 절연층(4021)이 박막 트랜지스터들(4010 및 4011) 위에 설치된다.
실시형태 1 내지 실시형태 3에 도시된 고성능 박막 트랜지스터들은 박막 트랜지스터들(4010 및 4011)로서 이용될 수 있다. 본 실시형태에서, 박막 트랜지스터들(4010 및 4011)은 n-채널 박막 트랜지스터들이다.
액정 소자(4013)에 포함된 화소 전극층(4030)이 박막 트랜지스터(4010)에 전기적으로 접속된다. 액정 소자(4013)의 대향 전극층(4031)은 제 2 기판(4006) 위에 형성된다. 액정 소자(4013)는 화소 전극층(4030), 대향 전극층(4031), 및 액정층(4008)을 포함한다. 화소 전극층(4030) 및 대향 전극층(4031)은 각각 배향막들로서 기능하는 절연층(4032) 및 절연층(4033)이 설치되고 절연층들(4032 및 4033)이 화소 전극층(4030)과 대향 전극층(4031) 사이에 개재되는 액정층(4008)을 개재한다는 점에 주의한다.
제 1 기판(4001) 및 제 2 기판(4006)은 재료로서 유리, 금속(통상적으로 스테인레스), 세라믹, 플라스틱 등을 사용하는 기판을 사용하여 형성될 수 있다. 플라스틱 기판에 있어서, FRP(Fiberglass-Reinforced Plastics) 플레이트, PVF(Polyvinyl Fluoride) 막, 폴리에스테르 막, 아크릴 수지 막 등이 사용될 수 있다. 또한, 알루미늄 포일이 PVF 막들 또는 폴리에스테르 막 사이에 있는 시트(sheet)가 기판으로서 또한 사용될 수 있다.
또한, 화소 전극층(4030)과 대향 전극층(4031) 사이의 거리(셀 간격)를 제어하기 위해 기둥형 스페이서(4035)가 설치된다. 기둥형 스페이서(4035)는 절연막을 선택적으로 에칭함으로써 얻어진다. 기둥형 스페이서를 대신해 구형 스페이서가 사용될 수 있다는 것에 주의한다. 대향 전극층(4031)은 공통 전위선에 전기적으로 접속되고 공통 전위선 및 박막 트랜지스터(4010)는 동일한 기판 위에 설치된다. 예를 들어, 대향 전극층(4031)은 한 쌍의 기판들 사이에 설치되는 도전성 입자들을 통해 공통 전위선에 전기적으로 접속될 수 있다. 또한, 도전성 입자들은 씰재(4005)에 함유될 수 있다.
대안으로, 배향막이 필요없는 블루상(blue-phase) 액정이 이용될 수 있다. 블루상은 액정 상들의 하나이며, 온도가 상승하는 동안 콜레스테릭 상(cholesteric phase)로부터 등방성 상(isotropic phase)으로 전이하기 직전에 생성된다. 블루상은 좁은 온도 범위 내에서만 생성되기 때문에 5 wt% 이상의 키랄제(chiral agent)를 함유하는 액정 조성물이 온도 범위를 향상하기 위해 이용될 수 있다. 블루상을 보여주는 액정 및 키랄제를 포함하는 액정 조성물은 응답 시간이 10μs 내지 100μs로 짧고, 액정 조성물이 광학적 등방성을 갖기 때문에 배향 처리가 필요 없고 시야각 의존성이 작은 특성들을 갖는다.
또한, 투과형 액정 표시 장치의 일 실시형태가 본 실시형태에서 기술되지만, 본 발명은 이것으로 국한되지 않고; 반사형 액정 표시 장치로 또는 반투과형 액정 표시 장치가 또한 이용될 수 있다.
또한, 본 실시형태에서, 편광판이 기판의 외부(시인 측) 상에 설치되고 착색층 및 표시 소자에 사용되는 전극층이 기판의 내부측 상에 차례로 설치되는 액정 표시 장치의 예가 기술되지만, 편광판이 기판의 내부측 상에 설치될 수 있다. 편광판과 착색층의 적층 구조는 본 실시형태에서 기술된 것으로 국한되지 않고, 편광판 및 착색층 재료 및 제작 공정의 조건들에 따라 적절히 설정될 수 있다. 또한, 블랙 매트릭스로서 역할하는 차광막이 설치될 수 있다.
또한, 본 실시형태에서, 실시형태 1 내지 3 중 임의의 실시형태에서 얻어진 박막 트랜지스터들은 각 박막 트랜지스터의 표면 요철을 감소시키기 위해 절연층(4021)으로 덮인다. 절연층(4020)은 실시형태 1 내지 3 중 임의의 실시형태의 보호 절연층에 대응한다.
절연층(4021)은 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 및 에폭시 등의 내열성을 갖는 유기 재료를 이용하여 형성될 수 있다. 이러한 유기 재료들 외에, 저-유전율 재료(low-k 재료), 실록산-계 수지, PSG(인 유리), BPSG(borophosphosilicate glass) 등을 사용하는 것이 또한 가능하다. 이 재료들을 이용하여 형성되는 복수의 절연막들을 적층함으로써 절연층(4021)이 형성될 수 있다.
절연층(4021)을 형성하는 방법에 관한 특별한 한정이 없고; 재료에 따라, 스퍼터링법, SOG 법, 스핀 코팅법, 딥핑 법, 스프레이 코팅법, 액적 토출법(예를 들어, 잉크젯 법, 스크린 인쇄, 또는 오프셋 인쇄 등), 닥터 나이프(doctor knife), 롤 코터(roll coater), 커튼 코더, 나이프 코터 등 사용될 수 있다.
화소 전극층(4030) 및 대향 전극층(4031)은 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티타늄을 함유하는 인듐 산화물, 산화 티타늄을 함유하는 인듐 주석 산화물, 인듐 주석 산화물(이하 ITO로 칭함), 인듐 아연 산화물, 또는 산화 규소가 첨가된 인듐 주석 산화물 등의 투광성 도전성 재료를 이용하여 각각 형성될 수 있다.
도전성 고분자(도전성 폴리머라고도 칭함)를 포함한 도전성 조성물이 화소 전극층(4030) 및 대향 전극층(4031) 각각을 형성하는데 사용될 수 있다. 도전성 조성물을 이용하여 형성된 화소 전극은 시트 저항이 1.0 × 104Ω/sq. 이하이고, 파장 550nm에서의 투광율이 70 % 이하인 것이 바람직하다. 또한, 도전성 조성물에 포함된 도전성 고분자는 저항이 0.1Ω·cm 이하인 것이 바람직하다.
도전성 고분자로서, 소위 π 전자 공액계 도전성 고분자가 사용될 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 이 재료들의 2 종 이상의 공중합체가 주어질 수 있다.
신호선 구동 회로(4003), 주사선 구동 회로(4004), 화소부(4002) 등에 공급되는 다양한 종류의 신호들은 FPC(4018)으로부터 공급된다.
접속 단자 전극(4015)은 액정 소자(4013)에 포함된 화소 전극층(4030)과 동일한 도전막을 이용하여 형성된다. 단자 전극(4016)은 박막 트랜지스터들(4010 및 4011)에 포함된 소스 및 드레인 전극층들과 동일한 도전막을 이용하여 형성된다.
접속 단자 전극(4015)은 이방성 도전막(4019)을 통해 FPC(4018)에 포함된 단자에 전기적으로 접속된다.
또한, 도 6a 내지 도 6c에서 도시된 예에서, 신호선 구동 회로(4003)는 별도로 형성되고 제 1 기판(4001) 상에 장착되지만, 본 실시형태는 이 구성에 국한되지 않는다. 주사선 구동 회로는 별도로 형성되고 그 후 장착될 수 있고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부가 별도로 형성되고 그 후 장착될 수 있다.
도 7은 반도체 장치의 하나의 모드에 대응하는 액정 모듈에 대해 TFT 기판(2600)이 사용되는 예를 도시한다.
도 7에서, TFT 기판(2600)과 대향 기판(2601)이 씰재(2602)로 서로 부착되고, 그 사이에 TFT 등을 포함한 소자층(2603), 배향막 및/또는 액정층을 포함하는 액정층(2604), 착색층(2605), 편광판(2606) 등이 표시 영역을 형성하기 위해 설치된다. 착색층(2605)은 컬러 표시를 위해 필요하다. RGB 방식의 경우, 적색, 녹색, 청색에 대응하는 각 착색층이 화소들에 대해 설치된다. TFT 기판(2600)과 대향 기판(2601) 외부에 편광판(2606), 편광판(2607), 및 확산판(2613)이 설치된다. 광원은 냉 음극선관(2610) 및 반사판(2611)을 포함한다. 회로 기판(2612)은 플렉시블 배선 기판(2609)을 통해 TFT 기판(2600)의 배선 회로부(2608)에 접속되고, 이에따라 제어 회로 및 전원 회로 등의 외부 회로가 LCD 모듈에 내장된다. 편광판과 액정층 사이에는 위상차판(retarder)이 설치될 수 있다.
액정의 구동 방식에는 TN(twisted nematic) 모드, IPS(in-plane-switching) 모드, FFS(fringe field switching) 모드, MVA(multi-domain vertical alignment) 모드, PVA(patterned vertical alignment) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optical compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(anti-ferroelectric liquid crystal) 모드 등을 사용할 수 있다.
이상의 공정을 통해, 고성능 액정 표시 장치가 제작될 수 있다. 본 실시형태는 임의의 다른 실시형태들 또는 예와 적절하게 조합하여 구현될 수 있다.
(실시형태 5)
실시형태 5에서, 반도체 장치의 일 실시형태인 능동-매트릭스 전자 종이가 도 8 참조하여 기술될 것이다. 반도체 장치에 포함되는 박막 트랜지스터(650)는 실시형태 1 내지 실시형태 3 중 임의의 실시형태에서 기술된 박막 트랜지스터와 유사한 방식으로 제작될 수 있다.
도 8에 도시된 전자 종이는 트위스트 볼 표시 시스템(twisting ball display system)을 사용하는 표시 장치의 예이다. 트위스트 볼 표시 시스템에 따라, 백색과 흑색으로 개별적으로 각각 착색되는 구형 입자는 제 1 전극층과 제 2 전극층 사이에 배치되고, 전위차가 제 1 전극층과 제 2 전극층 사이에서 발생되어 구형 입자들의 방향들을 제어함으로써 표시가 수행된다.
기판(600) 위에 설치된 박막 트랜지스터(650)는 본 발명의 박막 트랜지스터이고, 산화물 반도체층은 산화물 반도체층 위에 설치된 소스 및 드레인 전극층들과 산화물 반도체층 아래 설치된 소스 및 드레인 전극층들 사이에 개재되는 구조를 가진다. 소스 전극층 또는 드레인 전극층은 절연층(585) 및 보호 절연층(620)에 형성된 접촉 홀을 통해 제 1 전극층(660)에 전기적으로 접속된다는 점에 주의한다. 제 2 전극층(670)은 기판(602)에 설치되고, 흑색 영역(680a) 및 백색 영역(680b)을 각각 갖는 구형 입자들(680)이 제 1 전극층(660)과 제 2 전극층(670) 사이에 설치된다. 또한, 구형 입자(680) 사이의 공간은 수지 등의 충전재(682)로 채워진다(도 8 참조). 도 8에서, 제 1 전극층(660)은 화소 전극에 대응하고 제 2 전극층(670)은 공통 전극에 대응한다. 제 2 전극층(670)은 공통 전위선에 전기적으로 접속되고, 공통 전위선 및 박막 트랜지스터(650)는 동일한 기판 위에 설치된다.
트위스트 볼들 대신, 전기 영동(electrophoretic) 표시 소자가 또한 사용될 수 있다. 이 경우, 예를 들어, 투명한 액체로 채워지고 양으로 대전된 백색 미립자들 및 음으로 대전된 흑색 미립자들을 봉입한 직경 10μm 내지 200μm 정도의 마이크로캡슐이 이용된다. 제 1 전극층과 제 2 전극층에 의해 전기장이 인가되면, 백색 미립자와 흑색 미립자가 서로 반대측으로 이동하여 백색 또는 흑색 영상이 표시된다. 액정 표시 소자에 비해 반사율이 더 높은 전기 영동 표시 소자는 보조광이 필요 없고, 또한 밝기가 충분히 높지 않은 장소에서도 표시부가 인식될 수 있다. 또한, 표시부에 전력이 공급되지 않는 경우조차, 한 번 표시된 영상이 유지될 수 있다는 장점도 갖는다.
위에서 기술된 바와 같이, 고성능 전자 종이가 본 발명을 사용함으로써 제작될 수 있다. 또한, 본 실시형태는 임의의 다른 실시형태들 또는 예와 적절하게 조합하여 구현될 수 있다.
(실시형태 6)
실시형태 6에서, 반도체 장치로서 전계를 이용하는 발광 소자를 이용한 발광 표시 장치의 예가 기술될 것이다. 전계를 이용하는 발광 소자들은 발광 재료가 유기 화합물인지 무기 화합물인지에 따라 분류된다. 일반적으로 전자는 유기 EL 소자라 칭하고, 후자는 무기 EL 소자라 칭한다.
유기 EL 소자에서 발광 소자에 전압이 인가되면, 전자들 및 정공들이 한 쌍의 전극으로부터 발광 유기 화합물을 함유하는 층에 주입되고, 이 캐리어들(전자들 및 정공들)이 재결합되어 발광한다. 이러한 메커니즘에서, 발광 소자는 전류 여기 형의 발광 소자라 칭한다.
무기 EL 소자들은 그들의 소자 구조들에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자들이 바인더(binder)에서 분산되는 발광층을 포함하고, 그 발광 메커니즘은 도너 준위(doner level) 및 억셉터 준위가 이용되는 도너-억셉터 재조합 발광이다. 박막형 무기 EL 소자에서, 발광층은 유전체층들 사이에 개재되고, 또한 유전체층들은 전극들 사이에 개재된다. 박막형 무기 EL 소자의 발광 메커니즘은 금속 이온의 내각 전자 전이(inner-shell electron transition)가 이용되는 로컬 발광이다. 여기서 발광 소자로서 유기 EL 소자를 이용하는 경우에 대해 설명한다.
발광 소자들의 구조들은 도 9a 내지 도 9c를 이용하여 기술된다. n-채널 구동 TFT를 예로하여 화소의 단면 구조가 기술된다. 도 9a, 도 9b, 및 도 9c의 반도체 장치들에 사용되는 각각의 TFT들(701,711,721)은 실시형태들 1 내지 3 중 임의의 실시형태에서 기술된 박막 트랜지스터와 유사한 방식으로 제작될 수 있다.
광을 사출하기 위하여, 발광 소자의 양극 및 음극의 적어도 하나는 투명하다. 여기서 투명은 적어도 방출 파장의 투과성이 충분히 높다는 것을 의미한다. 광의 사출 형태로서, 박막 트랜지스터 및 발광 소자가 기판 위에 형성되는 경우; 광이 기판과 반대측 상의 표면을 통해 사출되는 상면-방사 형태(상면 사출 형태); 광이 기판측 상의 표면을 통해 사출되는 하면-방사 방식(하면-사출 형태); 광이 기판측 상의 표면 및 기판과 반대측 상의 표면을 통해 사출되는 양면-방사 형태(양면-사출 형태) 등이 있다.
상면 사출 형태 발광 소자는 도 9a를 참조하여 기술된다.
도 9a는 발광 소자(702)에서 방출된 광이 양극(705)을 통해 사출되는 경우 화소의 단면도이다. 도 9a에서, 발광 소자(702)의 음극(703)은 구동 TFT인 TFT(7001)에 전기적으로 접속되고, 발광층(704) 및 양극(705)이 음극(703) 위에 차례로 적층된다. 음극(703)은 낮은 일함수를 갖고, 광을 반사하는 도전막을 이용하여 형성될 수 있다. 예를 들어, Ca, Al, CaF, MgAg, 또는 AlLi가 음극(703)을 형성하데 이용되는 것이 바람직하다. 발광층(704)은 단층 구조 또는 복수의 층을 포함하는 적층 구조로 형성될 수 있다. 발광층(704)이 복수의 층들로 형성된 경우, 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층을 음극(703) 위에 차례로 적층하는 것이 바람직하지만; 이들 모두가 반드시 설치될 필요는 없다. 양극(705)은 투광성 도전성 재료를 이용하여 형성된다. 예를 들어, 산화 텅스텐을 포함하는 인듐 산화물; 산화 텅스텐을 포함하는 인듐 아연 산화물; 산화 티타늄을 포함하는 인듐 산화물; 산화 티타늄을 포함하는 인듐 주석 산화물; 인듐 주석 산화물(이하 ITO로 칭함); 인듐 아연 산화물; 또는 산화 규소가 첨가된 인듐 주석 산화물과 같은 투광성 도전성 재료를 이용하여 형성된다.
발광층(704)이 음극(703)과 양극(705) 사이에 개재된 구조를 갖는 소자는 발광 소자(702)라 칭해질 수 있다. 도 9a에 도시된 화소의 경우, 발광 소자(702)로부터 방출된 광은 화살표로 표시된 바와 같이 양극(705)을 통해 사출된다.
다음, 하면 방출 형태 발광 소자가 도 9b를 참조하여 기술된다.
도 9b는 발광 소자(712)로부터 방출된 광이 음극(713) 측을 통해 사출되는 경우 화소의 단면도이다. 도 9b에서, 발광 소자(712)의 음극(713)이 구동 TFT(711)에 전기적으로 접속된 투광성 도전막(717) 위에 형성되고, 발광층(714) 및 양극(715)이 음극(713) 위에 차례로 적층된다. 또한 양극(715)이 투광성 특성을 갖는 경우, 양극(715)을 덮도록 차광막(716)이 설치될 수 있다. 도 9a의 경우와 유사하게, 음극(713)은 낮을 일함수를 갖는 도전성 재료를 이용하여 형성될 수 있다. 그러나, 음극(713)의 두께는 광을 투과될 수 있을 만큼 얇다(바람직하게는, 약 5 내지 30nm). 예를 들어, 약 20nm의 두께를 갖는 알루미늄 막이 음극(713)으로서 사용될 수 있다. 발광층(714)은 도 9a와 유사하게 단층 구조 또는 복수의 층들을 포함하는 적층 구조로 형성될 수 있다. 양극(715)은 광을 투과할 필요는 없지만, 도 9a의 경우에서와 같이 투광성 도전성 재료를 이용하여 형성될 수 있다. 차광막(716)에 있어서, 광을 반사하는 금속 등이 사용될 수 있지만, 이에 국한되지 않는다. 예를 들어, 흑색 안료가 첨가된 수지 등을 사용될 수 있다.
발광층(714)이 음극(713) 및 양극(715) 사이에 개재된 구조를 갖는 소자가 발광 소자(712)라고 칭해질 수 있다. 도 9b에 도시된 화소의 경우, 발광 소자(712)로부터 사출된 광은 화살표로 표시된 바와 같이, 음극(713) 측으로부터 사출된다.
다음, 양면 발광 방식의 발광 소자에 대한 도 9c를 참조하여 설명한다.
도 9c에서, 발광 소자(722)의 음극(723)이 구동 TFT(721)와 전기적으로 접속된 투광성 도전막(727) 위에 형성되고, 발광층(724) 및 양극(725)이 음극(723) 위에 차례로 적층된다. 음극(723)은 도 9a의 경우에서와 같이 낮은 일함수를 갖는 도전성 재료를 이용하여 형성될 수 있다. 그러나, 음극(723)의 두께는 광이 투과될 수 있을 만큼 얇다. 예를 들어 약 20nm의 두께를 갖는 Al가 음극(723)으로서 사용될 수 있다. 발광층(724)은 도 9a에서와 같이 단층 구조 또는 복수의 층들을 포함하는 적층 구조로 형성될 수 있다. 양극(725)은 도 9a에서와 같이 투광성 도전성 재료를 사용하여 형성될 수 있다.
음극(723), 발광층(724), 및 양극(725)이 서로 중첩되는 구조를 갖는 소자가 발광 소자(722)라 칭해질 수 있다. 도 9c에 도시된 화소의 경우, 발광 소자(722)로부터 방출된 광은 화살표에 의해 표시된 바와 같이 양극(725) 측 및 음극(723) 측 둘 다를 통해 사출된다.
본 실시형태에서 유기 EL 소자가 발광 소자로서 기술되었지만, 무기 EL 소자를 발광 소자로서 설치하는 것도 가능하다. 또, 본 실시형태에서 발광 소자의 동작을 제어하는 박막 트랜지스터(구동 TFT)가 발광 소자에 전기적으로 접속되는 예가 기술되었지만, 전류 제어 TFT가 구동 TFT와 발광 소자 사이에 접속될 수 있다. 또한, 본 실시형태에서 구동 TFT에 전기적으로 접속되는 전극이 음극인 경우를 기술하였지만, 구동 TFT에 전기적으로 접속되는 전극은 양극일 수 있다.
본 실시형태에서 기술된 반도체 장치는 도 9a 내지 도 9c 중 임의에서 도시된 구조에 국한되지 않고 다양하게 변형될 수 있다.
다음, 본 발명에 따른 반도체 장치의 일 모드에 대응하는 발광 디스플레이 패널(발광 패널이라고도 칭함)의 외관 및 단면이 도 10a 및 도 10b를 이용하여 기술될 것이다. 도 10a 및 도 10b는 제 1 기판(4501) 위에 형성된 고성능 박막 트랜지스터(4509 및 4510) 및 발광 소자(4511)가 제 2 기판(4506) 및 씰재(4505)를 이용하여 밀봉되는 패널의 평면도 및 단면도이다. 여기에서 도 10a는 평면도이고, 도 10b는 도 10a의 H-I에 따른 단면이다.
씰재(4505)는 제 1 기판(4501) 위에 설치된 화소부(4502), 신호선 구동 회로(4503a 및 4503b), 및 주사선 구동 회로(4504a 및 4504b)를 둘러싸도록 설치된다. 또한, 화소부(4502), 신호선 구동 회로(4503a 및 4503b), 및 주사선 구동 회로(4504a 및 4504b) 위에 제 2 기판(4506)이 설치된다. 즉, 화소부(4502), 신호선 구동 회로(4503a 및 4503b), 및 주사선 구동 회로(4504a 및 4504b)는 충전제(4507), 제 1 기판(4501), 씰재(4505), 및 제 2 기판(4506)과 함께 밀봉된다. 이러한 방식으로, 이들은 기밀성이 높고, 탈가스가 적은 보호막(접합막, UV 경화 수지막 등) 또는 커버 재료로 포장(밀봉)되는 것이 바람직하다.
또한, 제 1 기판(4501) 위에 설치된 화소부(4502), 신호선 구동 회로(4503a 및 4503b), 및 주사선 구동 회로(4504a 및 4504b)는 각각 복수의 박막 트랜지스터들을 포함하고; 화소부(4502)에 포함되는 박막 트랜지스터(4510) 및 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)가 도 10b에서 예시된다.
박막 트랜지스터(4509 및 4510) 각각으로서 실시형태 1 내지 실시형태 3 중 임의에 기술된 박막 트랜지스터가 사용될 수 있다. 또한, 본 실시형태에서 박막 트랜지스터(4509 및 4510)는 n-채널 박막 트랜지스터이다.
또한, 참조 번호(4511)는 발광 소자를 나타낸다. 발광 소자(4511)에 포함된 화소 전극인 제 1 전극층(4517)은 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층에 전기적으로 접속된다. 발광 소자(4511)의 구조는 본 실시형태에서 제 1 전극층(4517), 전계 발광층(4512), 및 제 2 전극층(4513)의 적층 구조지만, 본 실시형태에서 기술된 구조로 국한되지 않는다는 점에 주의한다. 광이 발광 소자(4511)로부터 방출되는 방향 등에 따라 발광 소자(4511)의 구조는 적절하게 변경될 수 있다.
격벽(4520)은 유기 수지 막, 무기 절연막, 유기 폴리실록산 등을 이용하여 형성된다. 특히 격벽(4520)은 감광성 재료를 이용하여 제 1 전극층(4517) 위에 개구를 갖도록 형성되어 그 개구의 측벽이 연속된 곡률을 가지는 경사면을 형성하는 것이 바람직하다.
전계 발광층(4512)은 단일층 구조 또는 복수의 층들을 포함하는 적층 구조로 형성될 수 있다.
산소, 수소, 물, 이산화탄소 등이 발광 소자(4511)로 진입하는 것을 방지하도록, 제 2 전극층(4513) 및 격벽(4520) 위에 보호막이 형성될 수 있다. 보호막으로서, 질화 규소막, 질화 산화 규소막, DLC 막 등이 형성될 수 있다.
다양한 신호들이 FPC들(4518a 및 4518b)로부터 신호선 구동 회로(4503a 및 4503b), 주사선 구동 회로(4504a 및 4504b), 화소부(4502) 등에 공급된다.
본 실시형태에서 기술된 예에서, 접속 단자 전극(4515)이 발광 소자(4511)에 포함된 제 1 전극층(4517)과 동일한 도전막을 이용하여 형성되고, 단자 전극(4516)은 박막 트랜지스터(4509)에 포함된 소스 및 드레인 전극층들 및 박막 트랜지스터(4510)에 포함된 소스 및 드레인 전극층들과 동일한 도전막을 이용하여 형성된다.
접속 단자 전극(4515)은 FPC(4518a)의 단자에 이방성 도전막(4519)을 통해 전기적으로 접속된다.
발광 소자(4511)로부터 광이 사출되는 방향에 위치한 기판은 투광성을 가질 필요가 있다. 투광성 기판의 예로는, 유리판, 플라스틱판, 폴리에스테르 막, 아크릴 막 등이 있다.
충전재(4507)로서, 질소와 아르곤 등의 불활성 기체뿐만 아니라 자외선 경화 수지, 열경화성 수지 등이 사용될 수 있다. 예를 들어, PVC(polyvinyl chloride), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(polyvinyl butyral), EVA(ethylene vinyl acetate) 등이 사용될 수 있다. 본 실시형태에서는 충전재로 질소를 사용되는 예에 대해 기술한다.
필요한 경우, 편광판, 원형 편광판 (타원 편광판을 포함), 위상차판(λ/4 판 또는 λ/2 판), 또는 컬러 필터 등의 광학 막이 발광 소자의 발광면 상에 설치될 수 있다. 반사 방지 처리가 표면상에 수행될 수 있다. 예를 들어, 반사광이 표면의 요철에 의해 확산될 수 있는 눈부심 방지 처리가 눈부심을 감소시키도록 수행될 수 있다.
신호선 구동 회로(4503a 및 4503b), 주사선 구동 회로(4504a 및 4504b) 중 임의의 회로는 별도로 준비되는 기판 위의 단결정 반도체막 또는 다결정 반도체막을 이용하여 형성될 수 있다. 또한, 신호선 구동 회로만 또는 그 일부만, 또는 주사선 구동 회로만 또는 그 일부만이 별도로 형성되어 장착될 수 있다, 본 실시형태는 도 10a 및 도 10b에 도시된 구조로 국한되지 않는다.
이상의 공정을 통해, 고성능 발광 표시 장치(표시 패널)가 제작될 수 있다. 본 실시형태는 임의의 다른 실시형태들 및 예와 적절하게 조합하여 사용될 수 있다.
(실시형태 7)
본 발명의 반도체 장치는 전자 종이에 적용될 수 있다. 전자 종이는 데이터를 표시하는 한 다양한 분야의 전자 장치들에 이용될 수 있다. 예를 들어, 전자 종이는 전자 서적(e-Book 판독기), 포스터, 전철 등 교통 수단의 광고, 신용 카드 등의 다양한 카드의 표시 등에 적용될 수 있다. 전자 장치들의 실시형태들은 도 11a 및 도 11b 및 도 12에서 예시된다.
도 11a는 전자 종이를 이용한 포스터(2631)를 예시한다. 광고 매체가 인쇄된 종이인 경우, 광고는 인력에 의해 교체되지만, 전자 종이를 이용함으로써, 광고 표시는 단시간에 변경될 수 있다. 또한, 표시 결함 없이 안정적인 영상들이 얻어질 수 있다. 포스터는 데이터를 무선으로 송신 및 수신할 수 있는 구조를 가질 수 있다는 점에 주의한다.
도 11b는 전철 등 교통 수단의 차내 광고(2632)를 예시한다. 광고 매체가 인쇄된 종이인 경우, 광고는 인력에 의해 교체되지만, 전자 종이를 이용함으로써 광고 표시는 인력 없이 단시간에 변경될 수 있다. 또한, 표시 결함 없이 안정적인 영상들이 얻어질 수 있다. 또한, 교통 수단 내의 광고는 데이터를 무선으로 송신 및 수신할 수 있는 구조를 가질 수 있다는 점에 주의한다.
도 12는 전자 서적 판독기(2700)의 일 예를 예시한다. 예를 들어, 전자 서적 판독기(2700)는 하우징(2701) 및 하우징(2703)의 2개의 하우징을 포함한다. 하우징(2701) 및 하우징(2703)은 힌지(hinge; 2711)와 조합되어 전자 서적 판독기(2700)는 축으로서 힌지(2711)로 개방 및 폐쇄될 수 있다. 이러한 구조는 전자 서적 판독기(2700)가 종이 서적과 같이 동작할 수 있게 한다.
표시부(2705) 및 표시부(2707)가 하우징(2701) 및 하우징(2703)에 각각 내장된다. 표시부(2705) 및 표시부(2707)는 하나의 영상 또는 상이한 영상들을 표시할 수 있다. 상이한 영상들이 상이한 부분들에 표시될 수 있는 구조에서, 예를 들어 우측 표시부(도 12에서는 표시부(2705))가 텍스트를 표시할 수 있고 좌측 표시부(도 12에서는 표시부(2707))가 영상을 표시할 수 있다.
도 12에 도시된 예에서, 하우징(2701)에 조작부 등이 설치된다. 예를 들어, 하우징(2701)은 전원(2721), 조작키(2723), 스피커(2725) 등이 설치된다. 조작키( 2723)를 이용하여 페이지들이 넘겨질 수 있다. 키보드, 포인팅 디바이스 등이 하우징의 표시부와 동일면에 설치될 수 있다는 점에 주의한다. 또한, 외부 접속 단자(이어폰 단자, USB 단자, 또는 AC 어댑터와 USB 케이블 등 다양한 케이블과 접속될 수 있는 단자 등), 기록 매체 삽입부 등이 하우징의 배면 또는 측면에 설치될 수 있다. 또한, 전자 서적 판독기(2700)는 전자 사전의 기능을 가질 수 있다.
또한, 전자 서적 판독기(2700)는 데이터를 무선으로 전송 및 수신할 수 있는 구조를 가질 수 있다. 이러한 무선 구조는 원하는 도서 데이터 등이 전자 서적 서버로부터 구입 및 다운로딩되는 것을 가능하게 한다.
(실시형태 8)
본 발명의 반도체 장치는 다양한 전자 장치들(오락기를 포함)에 적용될 수 있다. 전자 장치들의 예들로서, 텔레비전 세트(TV 또는 TV 수신기라고도 칭함), 컴퓨터 등을 위한 모니터, 디지털 카메라 또는 디지털 비디오 카메라 등의 카메라, 디지털 액자, 휴대 전화(셀룰러 전화, 휴대 전화 장치라고도 칭함), 휴대용 게임기, 휴대 정보 단말, 오디오 재생 장치, 파칭코기 등의 대형 게임기를 들 수 있다.
도 13a는 텔레비전 세트(9600)의 예를 예시한다. 텔레비전 세트(9600)에서, 표시부(9603)가 하우징(9601)에 내장된다. 영상들이 표시부(9603) 상에서 표시될수 있다. 도 13a에서, 하우징(9601)은 스탠드(9605)에 의해 지지된다.
텔레비전 세트(9600)는 하우징(9601)의 조작 스위치 또는 별개의 원격 제어기(9610)로 조작될 수 있다. 채널 및 볼륨은 원격 제어기(9610)의 조작키(9609)에 의해 제어될 수 있어서, 표시부(9603) 상에서 표시되는 영상이 제어될 수 있다. 또한, 원격 제어기(9610)는 원격 제어기(9610)로부터 출력된 데이터를 표시하는 표시부(9607)가 설치될 수 있다.
텔레비전 세트(9600)는 수신기나 모뎀 등이 설치될 수 있다는 점에 주의한다. 수신기는 일반 텔레비전 방송이 수신되게 할 수 있다. 또한, 텔레비전 세트(9600)가 모뎀을 통해 유선 또는 무선으로 통신 네트워크에 접속되면, 단방향 (전송기로부터 수신기) 또는 양방향(전송기 및 수신기 사이, 수신기들 사이 등) 데이터 통신이 수행될 수 있다.
도 13b는 디지털 액자(9700)의 예를 예시한다. 예를 들어, 디지털 액자(9700)에서, 표시부(9703)는 하우징(9701)에 내장된다. 다양한 영상들이 표시부(9703) 상에서 표시될 수 있다. 예를 들어, 표시부(9703)는 사진 액자와 같이 기능하도록 디지털 카메라로 촬영한 영상의 데이터를 표시할 수 있다.
디지털 액자(9700)는 조작부, 외부 접속 단자(USB 단자, USB 케이블 등의 다양한 케이블에 접속될 수 있는 단자 등), 기록 매체 삽입부 등이 설치될 수 있다. 이들이 표시부와 동일면 상에 설치될 수 있지만, 디지털 액자(9700)의 설계의 관점에서 측면 또는 배면상에 이들을 설치하는 것이 바람직하다. 예를 들어, 디지털 카메라로 촬영한 영상 데이터를 저장하는 메모리가 디지털 액자의 기록 매체 삽입부에 삽입될 수 있어서 영상 데이터를 가져와서 표시부(9703) 상에 표시할 수 있다.
디지털 액자(9700)는 무선으로 데이터를 송신 및 수신할 수 있는 구조를 가질 수 있다. 이 경우 원하는 영상 데이터를 무선으로 가져와서 표시할 수 있다.
도 14a는 하우징들(9881 및 9891)을 포함하는 휴대용 오락기를 예시한다. 하우징들(9881 및 9891)은 접속부(9893)에 의해 개방 및 폐쇄하도록 접속된다. 표시부(9882) 및 표시부(9883)가 하우징(9881) 및 하우징(9891)에 각각 내장된다. 또한, 도 14a에 도시된 휴대용 오락기는 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 장치들(조작키들(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 사운드, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 기울기, 진동, 냄새 또는 적외선을 측정 기능을 포함), 마이크(9889)) 등이 설치된다. 또한, 휴대용 오락기의 구조는 반도체 장치가 설치되는 한 앞에서 기술된 구조에 국한되지 않는다. 도 14a에 도시된 오락기는 저장 매체에 저장되는 프로그램 또는 데이터를 판독하여 표시부 상에 표시하는 기능, 및 무선 통신에 의해 다른 휴대용 오락기와 정보를 공유하는 기능을 갖는다. 또한, 도 14a에 도시된 휴대용 오락기의 기능은 이것으로 국한되지 않고, 다양한 다른 기능이 제공될 수 있다.
도 14b는 대형 오락기인 슬롯 머신(9900)의 예를 예시한다. 슬롯 머신(9900)에서, 표시부(9903)는 하우징(9901)에 내장된다. 또한, 슬롯 머신(9900)은 다른 시작 레버 또는 정지 스위치 등의 조작 장치, 동전 투입구, 스피커 등을 포함한다. 또한, 슬롯 머신(9900)의 구조는 반도체 장치가 설치되는 한 앞에서 기술된 구조에 국한되지 않는다.
도 15a는 휴대 전화(1000)의 예를 예시한다. 휴대 전화(1000)는 하우징(1001)에 내장된 표시부(1002), 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등이 설치된다.
도 15a에 예시된 휴대 전화(1000)의 표시부(1002)는 손가락 등으로 터치될 수 있고, 이에 따라 데이터가 휴대 전화(1000)에 입력될 수 있다. 또한, 전화를 걸고 메일을 작성하는 등의 조작들은 표시부(1002)를 손가락 등으로 터치함으로써 수행될 수 있다.
주로 표시부(1002)의 3개의 화면 모드들이 존재한다. 제 1 모드는 주로 영상을 표시하는 표시 모드이다. 제 2 모드는 주로 텍스트 등의 데이터를 입력하는 입력 모드이다. 제 3 모드는 표시 모드의 2개의 모드들 및 입력 모드가 혼합된 표시-입력 모드이다.
예를 들어, 전화 걸기, 또는 메일을 작성하는 경우에, 주로 텍스트를 입력하는 텍스트 입력 모드가 표시부(1002)에 대해 선택되어서 화면상에 표시되는 텍스트가 입력될 수 있다. 이 경우, 표시부(1002) 화면의 거의 모든 영역상에 키보드 또는 숫자 버튼들을 표시하는 것이 바람직하다.
각속도(gyroscope) 또는 가속도 센서 등의 기울기를 검출하는 센서를 포함하는 검출 장치가 휴대 전화(1000) 내부에 설치되면, 표시부(1002)의 화면상의 표시는 휴대 전화(1000)의 방향(휴대 전화(1000)가 수평한지 수직한지 여부)을 판단하여 자동으로 전환될 수 있다.
화면 모드들은 표시부(1002)를 터치하는 것, 하우징(1001)의 조작 버튼(1003)을 조작하는 것 등에 의해 전환된다. 화면 모드들은 표시부(1002) 상에 표시되는 영상의 종류에 따라 전환될 수도 있다. 예를 들어, 표시부 상에 표시되는 영상에 대한 신호가 동영상의 데이터이면, 화면 모드는 표시 모드로 전환되고, 반면에 신호가 텍스트 데이터이면, 화면 모드는 입력 모드로 전환된다.
또한, 입력 모드에서, 표시부(1002) 터치에 의한 입력이 특정 기간내에 수행되지 않고 표시부(1002)의 광 센서에 의해 검출된 신호가 감지될 때, 화면 모드는 입력 모드에서 표시 모드로 전환되도록 제어될 수 있다.
표시부(1002)는 영상 센서로서 기능할 수도 있다. 예를 들어, 표시부(1002)가 손바닥 또는 손가락으로 터치되면 장문, 또는 지문 등의 영상이 촬상하여 개인 식별이 수행될 수 있다. 또한, 표시부에 근적외선 광을 발광하는 백라이트 또는 센싱 광원을 제공함으로써, 손가락 정맥, 손바닥 정맥 등의 영상이 촬상될 수 있다.
도 15b도 휴대 전화의 일 예를 예시한다. 도 15b에 예시된 휴대 전화는 표시 장치(9410) 및 통신 장치(9400)를 포함한다. 표시 장치(9410)는 하우징(9411), 표시부(9412) 및 조작 버튼들(9413)을 포함한다. 통신 장치(9400)는 하우징(9401), 조작 버튼(9402), 외부 입력 단자(9403), 마이크(9404), 스피커(9405), 및 착신시 발광하는 발광부(9406)를 포함한다. 표시 장치(9410)는 화살표에 의해 표시된 2 방향으로 전화 기능을 갖는 통신 장치(9400)와 접속할 수 있다. 따라서 표시 장치(9410)와 통신 장치(9400)의 단축이 서로 부착될 수 있고 표시 장치(9410)와 통신 장치(9400)의 장축이 서로 부착될 수 있다. 표시 기능만 필요한 경우, 표시 장치(9410)가 통신 장치(9400)로부터 탈착되어 단독으로 사용된다. 통신 장치(9400) 및 표시 장치(9410)는 각각 충전 가능 배터리들을 갖고, 무선 또는 유선 통신에 의해 영상 또는 입력 데이터를 수신 및 송신한다.
본 실시형태는 임의의 다른 실시형태들 또는 예와 적절하게 조합하여 구현될 수 있다.
(실시예 1)
실시예 1에서, 본 발명의 효과들을 확인하기 위해 트랜지스터의 이동도 특성이 조사되었다. 이하, 그 조사 결과가 도면을 참조하여 기술된다.
실시예 1의 조사는 실시형태 1에 따른 구조를 갖는 트랜지스터를 이용하여 수행되었다(도 16a 참조). 또한, 비교를 위해 하부 소스 전극층 및 하부 드레인 전극층(각 실시형태의 제 1 소스 전극층 및 제 1 드레인 전극층에 대응)이 제공되지 않은 구조를 갖는 트랜지스터를 이용하여 위와 같은 조사가 수행되었다(도 16b 참조).
트랜지스터의 제작 방법에서, 실시형태 1이 참조되었다. 실시예 1에서, 도 16a에 도시된 트랜지스터(이하 트랜지스터 A라 칭함)와 도 16b에 도시된 트랜지스터(이하 트랜지스터 B라 칭함) 간의 제작 공정의 차이점은 하부 소스 전극층 및 드레인 전극층을 형성하는 단계가 포함되는지 여부뿐이다.
트랜지스터 A와 트랜지스터 B의 각각의 이동도 특성이 도 17에 도시된다. 가로축은 게이트 전압(Vg)을 나타내고, 세로축은 전계 효과 이동도(μFE)를 나타낸다. 실시예 1에서 측정은 1V의 소스-드레인 전압으로 수행되었다. 도 17에서, 실선은 트랜지스터 A의 특성을 나타내고, 점선은 트랜지스터 B의 특성을 나타낸다. 도 17에서, 트랜지스터 B의 이동도보다 트랜지스터 A의 이동도가 약 5cm2/Vs 높다는 것을 알 수 있다(20V의 Vg로). 이것은 하부 소스 전극층 및 하부 드레인 전극층에 의해 접촉 저항이 크게 감소했기 때문이라고 생각될 수 있다.
이 방식으로, 본 발명에 따른 트랜지스터 특성들의 개선이 확인되었다. 또한, 이 예는 임의의 다른 실시형태들과 적절하게 조합하여 구현될 수 있다.
본 출원은 2008년 12월 1일 출원된 일본 특허출원 제 2008-306219호를 참조로서 통합한다.
200…기판, 202…게이트 전극층, 202a…소스 전극층, 202b…드레인 전극층, 203…절연층, 204…게이트 절연층, 205…마스크, 206a…소스 전극층, 206b…드레인 전극층, 208…산화물 반도체층, 210…산화물 반도체층, 211…도전막, 212a…소스 전극층, 212b…드레인 전극층, 220…보호 절연층, 250…트랜지스터, 400…이온, 585…절연층, 600…기판, 602…기판, 620…보호 절연층, 650…박막 트랜지스터, 660…전극층, 670…전극층, 680…구형 입자, 680a…흑색 영역, 680b…백색 영역, 682…충전재, 701…TFT, 702…발광 소자, 703…음극, 704…발광층, 705…양극, 711…TFT, 712…발광 소자, 713…음극, 714…발광층, 715…양극, 716…차광막, 717…도전막, 721…TFT, 722…발광 소자, 723…음극, 724…발광층, 725…양극, 727…도전막, 1000…휴대 전화, 1001…하우징, 1002…표시부, 1003…조작 버튼, 1004…외부 접속 포트, 1005…스피커, 1006…마이크, 2600…TFT 기판, 2601…대향 기판, 2602…씰재, 2603…소자층, 2604…액정층, 2605…착색층, 2606…편광판, 2607…편광판, 2608…배선 회로부, 2609…플렉시블 배선 기판, 2610…냉 음극관, 2611…반사판, 2612…회로 기판, 2613…확산판, 2631…포스터, 2632…광고, 2700…전자 서적 판독기, 2701…하우징, 2703…하우징, 2705…표시부, 2707…표시부, 2711…힌지, 2721…전원, 2723…조작키, 2725…스피커, 4001…기판, 4002…화소부, 4003…신호선 구동 회로, 4004…주사선 구동 회로, 4005…씰재, 4006…기판, 4008…액정층, 4010…박막 트랜지스터, 4011…박막 트랜지스터, 4013…액정 소자, 4015…접속 단자 전극, 4016…단자 전극, 4018…FPC, 4019…이방성 도전막, 4020…절연층, 4021…절연층, 4030…화소 전극층, 4031…대향 전극층, 4032…절연층, 4033…절연층, 4035…스페이서, 4501…기판, 4502…화소부, 4503a…신호선 구동 회로, 4503b…신호선 구동 회로, 4504a…주사선 구동 회로, 4504b…주사선 구동 회로, 4505…씰재, 4506…기판, 4507…충전재, 4509…박막 트랜지스터, 4510…박막 트랜지스터, 4511…발광 소자, 4512…전계 발광층, 4513…전극층, 4515…접속 단자 전극, 4516…단자 전극, 4517…전극층, 4518a…FPC, 4518b…FPC, 4519…이방성 도전막, 4520…격벽, 9400…통신 장치, 9401…하우징, 9402…조작 버튼, 9403…외부 입력 단자, 9404…마이크, 9405…스피커, 9406…발광부, 9410…표시 장치, 9411…하우징, 9412…표시부, 9413…조작 버튼, 9600…텔레비전 세트, 9601…하우징, 9603…표시부, 9605…스탠드, 9607…표시부, 9609…조작키, 9610…원격 제어기, 9700…디지털 액자, 9701…하우징, 9703…표시부, 9881…하우징, 9882…표시부, 9883…표시부, 9884…스피커 부, 9885…조작 키, 9886…기록 매체 삽입부, 9887…접속 단자, 9888…센서, 9889…마이크, 9890…LED 램프, 9891…하우징, 9893…접속부, 9900…슬롯 머신, 9901…하우징, 9903…표시부
Claims (10)
- 기판 위의 게이트 전극층;
상기 게이트 전극층 위의 게이트 절연층;
상기 게이트 절연층 위의 제 1 소스 전극층 및 제 1 드레인 전극층;
상기 게이트 절연층 위의 산화물 반도체층; 및
상기 산화물 반도체층 위의 제 2 소스 전극층 및 제 2 드레인 전극층을 포함하고,
상기 산화물 반도체층의 하면의 제 1 부분은 상기 제 1 소스 전극층과 접하고, 상기 하면의 제 2 부분은 상기 제 1 드레인 전극층과 접하고, 상기 하면의 제 3 부분은 상기 게이트 절연층과 접하고,
상기 산화물 반도체층의 상면의 제 1 부분은 상기 제 2 소스 전극층과 접하고, 상기 상면의 제 2 부분은 상기 제 2 드레인 전극층과 접하고,
상기 제 1 소스 전극층은 상기 제 2 소스 전극층에 전기적으로 접속되고, 상기 제 1 드레인 전극층은 상기 제 2 드레인 전극층에 전기적으로 접속되고,
상기 산화물 반도체층의 전체가 상기 게이트 전극층과 겹치는, 반도체 장치. - 제 1 항에 있어서,
상기 산화물 반도체층은 인듐, 갈륨, 및 아연으로 구성된 재료들로부터 선택된 재료를 적어도 포함하는, 반도체 장치. - 제 1 항에 있어서,
상기 산화물 반도체층의 상기 하면의 상기 제 3 부분은 상기 산화물 반도체층의 채널 형성 영역보다 높은 수소 농도를 갖는, 반도체 장치. - 제 1 항에 있어서,
상기 산화물 반도체층의 상기 상면의 상기 제 1 부분 및 상기 산화물 반도체층의 상기 상면의 상기 제 2 부분은 상기 산화물 반도체층의 채널 형성 영역보다 높은 수소 농도를 갖는, 반도체 장치. - 제 1 항에 있어서,
상기 산화물 반도체층의 상기 하면의 상기 제 3 부분은 상기 게이트 전극층과 중첩되는, 반도체 장치. - 기판 위에 게이트 전극층을 형성하는 단계;
상기 게이트 전극층 위에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 위에 제 1 소스 전극층 및 제 1 드레인 전극층을 형성하는 단계;
산화물 반도체층의 하면의 제 1 부분이 상기 제 1 소스 전극층과 접하고, 상기 하면의 제 2 부분이 상기 제 1 드레인 전극층과 접하고, 상기 하면의 제 3 부분이 상기 게이트 절연층과 접하도록 상기 게이트 절연층, 상기 제 1 소스 전극층, 및 상기 제 1 드레인 전극층 위에 상기 산화물 반도체층을 형성하는 단계; 및
상기 산화물 반도체층의 상면의 제 1 부분이 제 2 소스 전극층과 접하고, 상기 상면의 제 2 부분이 제 2 드레인 전극층과 접하도록 상기 산화물 반도체층, 상기 제 1 소스 전극층, 및 상기 제 1 드레인 전극층 위에 상기 제 2 소스 전극층 및 상기 제 2 드레인 전극층을 형성하는 단계를 포함하고,
상기 제 1 소스 전극층은 상기 제 2 소스 전극층에 전기적으로 접속되고, 상기 제 1 드레인 전극층은 상기 제 2 드레인 전극층에 전기적으로 접속되고,
상기 산화물 반도체층의 전체가 상기 게이트 전극층과 겹치는, 반도체 장치 제작 방법. - 제 6 항에 있어서,
상기 산화물 반도체층은 인듐, 갈륨, 및 아연으로 구성된 재료들로부터 선택된 재료를 적어도 포함하는, 반도체 장치 제작 방법. - 제 6 항에 있어서,
상기 제 1 소스 전극층 및 상기 제 1 드레인 전극층은 수소를 포함하는, 반도체 장치 제작 방법. - 제 6 항에 있어서,
상기 제 2 소스 전극층 및 상기 제 2 드레인 전극층은 수소를 포함하는, 반도체 장치 제작 방법. - 제 6 항에 있어서,
상기 산화물 반도체층의 수소 농도를 변경하기 위해 상기 제 2 소스 전극층 및 상기 제 2 드레인 전극층을 형성한 후에 열처리를 수행하는 단계를 더 포함하는, 반도체 장치 제작 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2008-306219 | 2008-12-01 | ||
| JP2008306219 | 2008-12-01 | ||
| PCT/JP2009/070082 WO2010064590A1 (en) | 2008-12-01 | 2009-11-24 | Semiconductor device and manufacturing method thereof |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117014995A Division KR101472771B1 (ko) | 2008-12-01 | 2009-11-24 | 반도체 장치 및 그 제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140057403A KR20140057403A (ko) | 2014-05-12 |
| KR101643204B1 true KR101643204B1 (ko) | 2016-07-27 |
Family
ID=42221947
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147010647A KR101643204B1 (ko) | 2008-12-01 | 2009-11-24 | 반도체 장치 및 그 제작 방법 |
| KR1020117014995A KR101472771B1 (ko) | 2008-12-01 | 2009-11-24 | 반도체 장치 및 그 제작 방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117014995A KR101472771B1 (ko) | 2008-12-01 | 2009-11-24 | 반도체 장치 및 그 제작 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8318551B2 (ko) |
| JP (1) | JP5568288B2 (ko) |
| KR (2) | KR101643204B1 (ko) |
| TW (1) | TWI497715B (ko) |
| WO (1) | WO2010064590A1 (ko) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101644249B1 (ko) | 2009-06-30 | 2016-07-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
| WO2011068025A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Dc converter circuit and power supply circuit |
| EP2348531B1 (en) * | 2010-01-26 | 2021-05-26 | Samsung Electronics Co., Ltd. | Thin film transistor and method of manufacturing the same |
| DE112011106101B3 (de) * | 2010-03-02 | 2022-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Impulssignal-Ausgangsschaltung und Schieberegister |
| WO2011118741A1 (en) * | 2010-03-26 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI587405B (zh) * | 2010-08-16 | 2017-06-11 | 半導體能源研究所股份有限公司 | 半導體裝置之製造方法 |
| KR101824125B1 (ko) * | 2010-09-10 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| US8592879B2 (en) * | 2010-09-13 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI593115B (zh) | 2010-11-11 | 2017-07-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP5770068B2 (ja) * | 2010-11-12 | 2015-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9494829B2 (en) | 2011-01-28 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and liquid crystal display device containing the same |
| US8878174B2 (en) * | 2011-04-15 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit |
| JP5171990B2 (ja) * | 2011-05-13 | 2013-03-27 | 株式会社神戸製鋼所 | Ｃｕ合金膜および表示装置 |
| KR101425064B1 (ko) | 2011-06-09 | 2014-08-01 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| US9240491B2 (en) | 2011-07-07 | 2016-01-19 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| WO2013042562A1 (en) * | 2011-09-22 | 2013-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8637864B2 (en) * | 2011-10-13 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| WO2013073635A1 (ja) * | 2011-11-18 | 2013-05-23 | シャープ株式会社 | 半導体装置及び表示装置 |
| JP6239227B2 (ja) * | 2011-11-30 | 2017-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
| WO2013176199A1 (en) * | 2012-05-25 | 2013-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
| JP2014007311A (ja) * | 2012-06-26 | 2014-01-16 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| JP6103854B2 (ja) * | 2012-08-10 | 2017-03-29 | 三菱電機株式会社 | 薄膜トランジスタ基板 |
| KR101994332B1 (ko) * | 2012-10-30 | 2019-07-01 | 삼성디스플레이 주식회사 | 유기 발광 트랜지스터 및 이를 포함하는 표시 장치 |
| KR101992341B1 (ko) * | 2012-11-06 | 2019-06-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN104823283B (zh) * | 2012-11-30 | 2018-04-27 | 株式会社半导体能源研究所 | 半导体装置 |
| JP6124668B2 (ja) * | 2013-04-26 | 2017-05-10 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| CN105324848A (zh) * | 2013-06-11 | 2016-02-10 | 庆熙大学校产学协力团 | 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法 |
| JP6180200B2 (ja) * | 2013-06-24 | 2017-08-16 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
| US20150001533A1 (en) * | 2013-06-28 | 2015-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9202690B2 (en) | 2013-12-20 | 2015-12-01 | Intermolecular, Inc. | Methods for forming crystalline IGZO through annealing |
| JP6448311B2 (ja) * | 2014-10-30 | 2019-01-09 | 株式会社ジャパンディスプレイ | 半導体装置 |
| JP5790893B1 (ja) * | 2015-02-13 | 2015-10-07 | 日新電機株式会社 | 膜形成方法および薄膜トランジスタの作製方法 |
| WO2017082173A1 (ja) * | 2015-11-13 | 2017-05-18 | 住友化学株式会社 | 有機ｅｌデバイスの製造方法及び有機ｅｌデバイス |
| US20180033642A1 (en) * | 2015-12-18 | 2018-02-01 | Boe Technology Group Co., Ltd | Thin film transistor, array substrate, and display apparatus, and their fabrication methods |
| JP6553693B2 (ja) * | 2017-09-14 | 2019-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019102674A (ja) * | 2017-12-05 | 2019-06-24 | 株式会社ジャパンディスプレイ | 半導体素子、半導体装置、およびこれらの作製方法 |
| JP7057400B2 (ja) * | 2020-08-20 | 2022-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP7474369B2 (ja) | 2022-04-07 | 2024-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134687A (ja) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US20080067508A1 (en) | 2006-09-15 | 2008-03-20 | Canon Kabushiki Kaisha | Field-effect transistor and method for manufacturing the same |
| JP2008130761A (ja) | 2006-11-20 | 2008-06-05 | Nec Corp | 半導体装置及びその製造方法 |
Family Cites Families (122)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648662A (en) * | 1969-10-16 | 1972-03-14 | K & K Mfg Inc | Ventilating system for livestock feeders |
| US4381213A (en) * | 1980-12-15 | 1983-04-26 | Motorola, Inc. | Partial vacuum boron diffusion process |
| DE69107101T2 (de) | 1990-02-06 | 1995-05-24 | Semiconductor Energy Lab | Verfahren zum Herstellen eines Oxydfilms. |
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
| JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| US6777763B1 (en) * | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| DE69635107D1 (de) * | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
| JP3409542B2 (ja) | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| US5847410A (en) | 1995-11-24 | 1998-12-08 | Semiconductor Energy Laboratory Co. | Semiconductor electro-optical device |
| JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| KR100269326B1 (ko) | 1998-06-08 | 2000-10-16 | 윤종용 | 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) * | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| GB9919913D0 (en) * | 1999-08-24 | 1999-10-27 | Koninkl Philips Electronics Nv | Thin-film transistors and method for producing the same |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| KR100438820B1 (ko) * | 2001-03-05 | 2004-07-05 | 삼성코닝 주식회사 | Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법 |
| JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| US7061014B2 (en) * | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP4083486B2 (ja) * | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) * | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) * | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| EP1367659B1 (en) | 2002-05-21 | 2012-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Organic field effect transistor |
| JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP2004252047A (ja) * | 2003-02-19 | 2004-09-09 | Sharp Corp | 半透過型表示装置 |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| TWI336921B (en) * | 2003-07-18 | 2011-02-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7554121B2 (en) * | 2003-12-26 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic semiconductor device |
| JP2005223048A (ja) | 2004-02-04 | 2005-08-18 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法、および表示装置 |
| JP4100351B2 (ja) * | 2004-02-09 | 2008-06-11 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| KR101078509B1 (ko) | 2004-03-12 | 2011-10-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 박막 트랜지스터의 제조 방법 |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) * | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7791072B2 (en) * | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7829444B2 (en) * | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| WO2006051993A2 (en) * | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| CA2585071A1 (en) * | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| KR20070085879A (ko) * | 2004-11-10 | 2007-08-27 | 캐논 가부시끼가이샤 | 발광 장치 |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI472037B (zh) * | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI481024B (zh) * | 2005-01-28 | 2015-04-11 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) * | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) * | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) * | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) * | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4280736B2 (ja) * | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| EP1998374A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| EP1935027B1 (en) * | 2005-10-14 | 2017-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| US20070093004A1 (en) * | 2005-10-25 | 2007-04-26 | Park Sang H | Method of manufacturing thin film transistor including ZnO thin layer |
| KR20090130089A (ko) * | 2005-11-15 | 2009-12-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 다이오드 및 액티브 매트릭스 표시장치 |
| TWI292281B (en) * | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) * | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) * | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| JP5015472B2 (ja) * | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
| JP5110803B2 (ja) | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4274219B2 (ja) * | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) * | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) * | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) * | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101146574B1 (ko) * | 2006-12-05 | 2012-05-16 | 캐논 가부시끼가이샤 | 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치 |
| KR101303578B1 (ko) * | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) * | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| JP4420032B2 (ja) * | 2007-01-31 | 2010-02-24 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
| JP5121254B2 (ja) * | 2007-02-28 | 2013-01-16 | キヤノン株式会社 | 薄膜トランジスタおよび表示装置 |
| KR100858088B1 (ko) * | 2007-02-28 | 2008-09-10 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR101353538B1 (ko) * | 2007-03-08 | 2014-01-23 | 삼성디스플레이 주식회사 | 투명 박막 트랜지스터의 제조 방법 |
| KR100851215B1 (ko) * | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| JP5244331B2 (ja) * | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| US8274078B2 (en) * | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
| KR101345378B1 (ko) * | 2007-05-17 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| KR100814901B1 (ko) * | 2007-05-22 | 2008-03-19 | 한국전자통신연구원 | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP5215158B2 (ja) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| TWI476921B (zh) * | 2008-07-31 | 2015-03-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
-
2009
- 2009-11-24 KR KR1020147010647A patent/KR101643204B1/ko active IP Right Grant
- 2009-11-24 KR KR1020117014995A patent/KR101472771B1/ko active IP Right Grant
- 2009-11-24 WO PCT/JP2009/070082 patent/WO2010064590A1/en active Application Filing
- 2009-11-30 JP JP2009270945A patent/JP5568288B2/ja active Active
- 2009-11-30 US US12/627,204 patent/US8318551B2/en active Active
- 2009-11-30 TW TW098140835A patent/TWI497715B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134687A (ja) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US20080067508A1 (en) | 2006-09-15 | 2008-03-20 | Canon Kabushiki Kaisha | Field-effect transistor and method for manufacturing the same |
| JP2008072025A (ja) | 2006-09-15 | 2008-03-27 | Canon Inc | 電界効果型トランジスタ及びその製造方法 |
| JP2008130761A (ja) | 2006-11-20 | 2008-06-05 | Nec Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101472771B1 (ko) | 2014-12-15 |
| KR20110091035A (ko) | 2011-08-10 |
| JP2010157702A (ja) | 2010-07-15 |
| US8318551B2 (en) | 2012-11-27 |
| KR20140057403A (ko) | 2014-05-12 |
| US20100133531A1 (en) | 2010-06-03 |
| TW201036162A (en) | 2010-10-01 |
| JP5568288B2 (ja) | 2014-08-06 |
| TWI497715B (zh) | 2015-08-21 |
| WO2010064590A1 (en) | 2010-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101643204B1 (ko) | 반도체 장치 및 그 제작 방법 | |
| JP7166319B2 (ja) | 表示装置 | |
| KR101831162B1 (ko) | 반도체 장치 및 그 제작 방법 | |
| US8440502B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| KR101743164B1 (ko) | 반도체 장치의 제작 방법 | |
| KR20110104057A (ko) | 트랜지스터의 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 4 |