CN108933082B - 晶体管及其制作方法 - Google Patents

晶体管及其制作方法 Download PDF

Info

Publication number
CN108933082B
CN108933082B CN201710379725.XA CN201710379725A CN108933082B CN 108933082 B CN108933082 B CN 108933082B CN 201710379725 A CN201710379725 A CN 201710379725A CN 108933082 B CN108933082 B CN 108933082B
Authority
CN
China
Prior art keywords
layer
forming
graphene
oxide layer
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710379725.XA
Other languages
English (en)
Other versions
CN108933082A (zh
Inventor
张海洋
纪世良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710379725.XA priority Critical patent/CN108933082B/zh
Publication of CN108933082A publication Critical patent/CN108933082A/zh
Application granted granted Critical
Publication of CN108933082B publication Critical patent/CN108933082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明揭示了一种晶体管及其制作方法，包括提供半导体衬底；在所述半导体衬底上形成石墨烯纳米带层；在所述石墨烯纳米带层上形成第一氧化层；在所述第一氧化层中形成多个第一沟槽；在每个所述第一沟槽中均形成碳纳米管；在每个所述碳纳米管的两端形成金属接触层；以及在每个所述碳纳米管上形成第二氧化层。由此，能够获得具有石墨烯纳米带层和碳纳米管的晶体管，该晶体管相比传统晶体管能够在很低的电压下工作。

Description

晶体管及其制作方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种晶体管及其制作方法。
背景技术
闪存存储器是目前最为广泛使用的存储器件之一，例如在微型器件和纳米电子器件中都具有闪存存储器的存在。浮栅晶体管是非易失性闪存存储器的基本构件。
在作为硅基的集成电路技术已接近极限的尺度的情况下，碳基纳米电子器件是新兴的低功耗、低成本的未来平台，还具有高性能、低污染的特点。但是，碳基纳米电子器件依然面临诸多挑战。
发明内容
本发明的目的在于提供一种高性能的晶体管及其制作方法。
为解决上述技术问题，本发明提供一种晶体管的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上形成石墨烯纳米带层；
在所述石墨烯纳米带层上形成第一氧化层；
在所述第一氧化层中形成多个第一沟槽；
在每个所述第一沟槽中均形成碳纳米管；
在每个所述碳纳米管的两端形成金属接触层；以及
在每个所述碳纳米管上形成第二氧化层。
可选的，对于所述的晶体管的制作方法，在每个所述碳纳米管上形成第二氧化层之后，所述晶体管的制作方法还包括执行一次以上如下步骤：
在所述第二氧化层中形成多个第二沟槽；
在所述多个第二沟槽中形成碳纳米管；
在所述碳纳米管上形成第二氧化层。
可选的，对于所述的晶体管的制作方法，在所述多个第一沟槽中形成碳纳米管，在所述多个第一沟槽中碳纳米管的两端形成金属接触层的步骤包括：
在所述多个第一沟槽中的两端形成催化剂层；
在所述催化剂层中形成碳纳米管；
去除所述催化剂层；
在所述碳纳米管两端形成金属接触层。
可选的，对于所述的晶体管的制作方法，采用化学气象沉积工艺形成所述碳纳米管。
可选的，对于所述的晶体管的制作方法，采用电子束蒸镀工艺形成所述金属接触层。
可选的，对于所述的晶体管的制作方法，所述催化剂层的材料为负光阻。
可选的，对于所述的晶体管的制作方法，采用氨气或盐酸去除所述催化剂层。
可选的，对于所述的晶体管的制作方法，在所述半导体衬底上形成石墨烯纳米带层的步骤包括：
在所述半导体衬底上形成一铜层；
在所述铜层上形成一层石墨烯薄膜；
在所述石墨烯薄膜上覆盖聚甲基丙烯酸甲酯层，并对所述铜层进行湿法刻蚀；
去除所述聚甲基丙烯酸甲酯层，使得所述石墨烯薄膜转移至所述半导体衬底上；
在所述石墨烯薄膜上形成金属层并去除所述金属层以调节所述石墨烯薄膜中石墨烯的层数，形成所述石墨烯纳米带层。
可选的，对于所述的晶体管的制作方法，所述金属层的材质为金属锌。
可选的，对于所述的晶体管的制作方法，采用盐酸去除所述金属层。
可选的，对于所述的晶体管的制作方法，所述石墨烯纳米带层由多层石墨烯构成。
可选的，对于所述的晶体管的制作方法，在所述半导体衬底上形成石墨烯纳米带层之后，所述晶体管的制作方法还包括：在所述石墨烯纳米带层两侧形成源漏极。
可选的，对于所述的晶体管的制作方法，在所述碳纳米管上形成第二氧化层之后，所述晶体管的制作方法还包括：
在所述第二氧化层上形成控制栅。
本发明还提供一种晶体管，包括：
半导体衬底；
位于所述半导体衬底上的石墨烯纳米带层；
位于所述石墨烯纳米带层上的第一氧化层；
位于所述第一氧化层中的多个第一沟槽；
位于每个所述第一沟槽中的碳纳米管；
位于每个所述碳纳米管两端的金属接触层；以及
位于每个所述碳纳米管上的第二氧化层。
可选的，对于所述的晶体管，所述第二氧化层中具有至少一层碳纳米管。
可选的，对于所述的晶体管，还包括：
位于所述石墨烯纳米带层两侧的源漏极；以及
位于所述第二氧化层上的控制栅。
本发明提供的晶体管及其制作方法，包括提供提供半导体衬底；在所述半导体衬底上形成石墨烯纳米带层；在所述石墨烯纳米带层上形成第一氧化层；在所述第一氧化层中形成多个第一沟槽；在每个所述第一沟槽中均形成碳纳米管；在每个所述碳纳米管的两端形成金属接触层；以及在每个所述碳纳米管上形成第二氧化层。由此，能够获得具有石墨烯纳米带层和碳纳米管的晶体管，该晶体管相比传统晶体管能够在很低的电压下工作。
附图说明
图1为本发明一实施例中晶体管的制作方法的流程图；
图2为本发明一实施例中提供半导体衬底的示意图；
图3-图4为本发明一实施例中形成石墨烯薄膜的示意图；
图5为本发明一实施例中形成金属层的示意图；
图6为本发明一实施例中形成石墨烯纳米带层的示意图；
图7-图8为本发明一实施例中形成第一氧化层的示意图；
图9-图10为本发明一实施例中形成催化剂层的示意图；
图11为本发明一实施例中形成碳纳米管和金属接触层的示意图；
图12-图13为本发明一实施例中形成多层碳纳米管的示意图。
具体实施方式
下面将结合示意图对本发明的晶体管及其制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的主要思想是，提供一种有别于现有结构的晶体管，以期望在更低的电压下能够工作。
请参考图1，本发明提供一种晶体管的制作方法，包括：
步骤S11，提供半导体衬底；
步骤S12，在所述半导体衬底上形成石墨烯纳米带层；
步骤S13，在所述石墨烯纳米带层上形成第一氧化层；
步骤S14，在所述第一氧化层中形成多个第一沟槽；
步骤S15，在每个所述第一沟槽中均形成碳纳米管；
步骤S16，在每个所述碳纳米管的两端形成金属接触层；以及
步骤S17，在每个所述碳纳米管上形成第二氧化层。
通过上述步骤，可以获得一种晶体管，包括：
半导体衬底；
位于所述半导体衬底上的石墨烯纳米带层；
位于所述石墨烯纳米带层上的第一氧化层；
位于所述第一氧化层中的多个第一沟槽；
位于每个所述第一沟槽中的碳纳米管；
位于每个所述碳纳米管两端的金属接触层；以及
位于每个所述碳纳米管上的第二氧化层。
可见，所述晶体管是具有石墨烯纳米带层和碳纳米管的新型晶体管，从而该晶体管相比传统晶体管能够在很低的电压下工作，大大提高了晶体管的性能。
下面结合图1-图13对本发明的晶体管的制作方法进行详细说明。
请参考图2，对于步骤S11，提供半导体衬底10。所述半导体衬底10的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底10选用单晶硅材料构成。在所述半导体衬底10中还可以形成有埋层(图中未示出)等。此外，对于PMOS而言，所述半导体衬底10中还可以形成有N阱(图中未示出)。
请参考图2-图6，对于步骤S12，在所述半导体衬底10上形成石墨烯纳米带层13'。如图3所示，可以先在所述半导体衬底10上形成一层氧化硅层11，所述氧化硅层11可以作为晶体管的栅氧化层，同时氧化硅层11的形成有助于附着所形成的石墨烯纳米带层13'。在一个实施例中，还可以对具有所述氧化硅层11的半导体衬底10进行等离子体处理。例如，可以是氮气等离子体处理，经过等离子体处理可以优化后续石墨烯的附着。
接着，在所述半导体衬底10(在本实施例中，具体是氧化硅层11)上形成一铜层12；所述铜层12例如可以通过溅射工艺形成，或者采用原子层沉积(ALD)工艺形成。所述铜层12的形成可以有助于更好的形成石墨烯薄膜，进而提高最终获得的石墨烯纳米带层13'。在其他实施例中，也可以采用其他进行，本发明并不进行特别限定。
然后，在所述铜层上形成一层石墨烯薄膜13，例如，可以采用化学气相沉积工艺(CVD)进行石墨烯薄膜13的形成。
之后，可结合图3和图4，在所述石墨烯薄膜13上覆盖聚甲基丙烯酸甲酯(PMMA)层14，使得PMMA完全覆盖所述石墨烯薄膜13，并对所述铜层12进行湿法刻蚀。这里，例如可以采用硫酸铜、氢氯酸和水的混合液通过浸泡来刻蚀去除所述铜层12，也可以采用其他方法去除所述铜层12，例如，可以采用电化学腐蚀的方法去除。PMMA层14的使用有助于更好的实现石墨烯薄膜13的转移。
在将所述铜层12去除后，所述石墨烯薄膜13附着在所述氧化硅层11上，并且由于之前进行了等离子体处理，能够有效防止附着不佳的情况。
可继续参考图4去除所述聚甲基丙烯酸甲酯层，使得所述石墨烯薄膜13转移至所述半导体衬底10的所述氧化硅层11上。所述聚甲基丙烯酸甲酯层的去除例如可以利用有机试剂丙酮等浸泡。所述石墨烯薄膜13在制备完成后，有着较多的层数，例如10层以上，当然也可以是不足10层。依据实际需要，可以进一步优化调节石墨烯薄膜的具体层数。
在一个实施例中，如图5所示，在所述石墨烯薄膜13上形成金属层15。例如，所述金属层15的材质可以为锌(Zn)，可以采用溅射工艺形成。所述金属层15可以采用整面覆盖所述石墨烯薄膜13的形式，从而可以使得石墨烯薄膜13整体的层数被同时调节。
如图6所示，去除所述金属层以调节所述石墨烯薄膜中石墨烯的层数，形成所述石墨烯纳米带层13'。通过去除所述金属层，能够带走一定层数的石墨烯，例如1层等，在实际生产中，可以依据具体石墨烯薄膜的总的石墨烯层数，结合所需要的石墨烯纳米带层13'的石墨烯层数，进行一次或多次的金属层的形成和去除过程。在本发明实施例中，可以采用盐酸(HCl)进行所述金属层的去除。
在本步骤S12之后，可以在所述石墨烯纳米带层13'两侧形成源漏极，也可以在步骤S16之后进行，还可以在本步骤S12之前进行。所述源漏极的形成可以采用现有工艺，本发明对此不进行详述。
如图7和图8所示，对于步骤S13，在所述石墨烯纳米带层13'上形成第一氧化层16。为了便于理解本发明的制备过程，图7为侧视图，图8为俯视图。在一个实施例中，所述第一氧化层16例如是氧化硅材质，可以采用化学气相沉积工艺形成。
请继续参考图7和图8，对于步骤S14，在所述第一氧化层16中形成多个第一沟槽161。所述多个第一沟槽161可以采用刻蚀工艺形成，例如干法刻蚀或者施法刻蚀。如图7所述，所形成的多个第一沟槽161例如底部是半圆形，直径可以是大于等于1nm，相邻第一沟槽161之间的间距可以是大于0小于等于50μm，可以根据实际工艺需要灵活调整这一范围。
请参考图9-图11，对于步骤S15，在每个所述第一沟槽161中均形成碳纳米管18。具体的，本步骤包括：
如图9和图10所示，其中图9为侧视图，图10为俯视图，在所述多个第一沟槽161中的两端形成催化剂层17；所述催化剂层17的材料为负光阻，例如，可以是HSQ(氢倍半硅氧烷)等，经光刻工艺形成。
接着，如图11所示，在所述催化剂层中形成碳纳米管18。在具有催化剂层的情况下，所述碳纳米管18可以较容易的采用化学气象沉积工艺形成，从而获得较佳的碳纳米管18。具体的，在每个第一沟槽中，可以是有着一条碳纳米管，也可以是多条碳纳米管。
之后，去除所述催化剂层；可以采用氨气或300℃-500℃的热盐酸去除所述催化剂层。
请继续参考图11，对于步骤S16，在每个所述碳纳米管18的两端形成金属接触层19。在一个实施例中，可以采用电子束蒸镀工艺形成所述金属接触层19，具体可以是在原催化剂层所在位置形成所述金属接触层19，所述金属接触层19例如可以是金属钨、钴等。
如图12和图13所示，其中图12为侧视图，图13为沿图12A-A'的剖视图，对于步骤S17，在每个所述碳纳米管18上形成第二氧化层20。所述第二氧化层20可以为氧化硅材质，可以采用化学气相沉积工艺形成。
依据不同工艺需要，所述晶体管可以在经过上述步骤S15形成碳纳米管18后，并覆盖第二氧化层20，完成浮栅的制备。也可以继续多次碳纳米管18的形成。具体包括执行一次以上如下步骤：
在所述第二氧化层20中形成多个第二沟槽；
在所述多个第二沟槽中形成碳纳米管18；
在所述碳纳米管18上形成第二氧化层20。
例如，图12-图13示出为只进行了一次上述步骤后获得的结构，即具有两层碳纳米管18。在一个实施例中，上下两层的碳纳米管18的间距可以是大于0小于等于50μm，可以根据实际工艺需要灵活调整这一范围。
至此，本发明形成了碳纳米管18作为了浮栅的结构。在所述碳纳米管18上形成第二氧化层20之后，还包括：
在所述第二氧化层20上形成控制栅。
请继续参考图12和图13，本发明获得一种晶体管，包括：
半导体衬底10；
位于所述半导体衬底10上的石墨烯纳米带层13'；
位于所述石墨烯纳米带层13'上的第一氧化层16；
位于所述第一氧化层中16的多个第一沟槽；
位于所述多个第一沟槽中的碳纳米管18；
位于每个所述碳纳米管18两端的金属接触层19；
位于每个所述碳纳米管18上的第二氧化层20。
在一个实施例中，所述第二氧化层20中具有至少一层碳纳米管18。
在一个实施例中，还包括：位于所述半导体衬底10上的氧化硅层11；位于所述石墨烯纳米带层13'两侧的源漏极；以及位于所述第二氧化层20上的控制栅。
综上所述，本发明提供的晶体管及其制作方法，包括提供半导体衬底；在所述半导体衬底上形成石墨烯纳米带层；在所述石墨烯纳米带层上形成第一氧化层；在所述第一氧化层中形成多个第一沟槽；在每个所述第一沟槽中均形成碳纳米管；在每个所述碳纳米管的两端形成金属接触层；以及在每个所述碳纳米管上形成第二氧化层。由此，能够获得具有石墨烯纳米带层和碳纳米管的晶体管，该晶体管相比传统晶体管能够在很低的电压下工作，例如工作电压为几伏，甚至更低；而传统晶体管一般需要在十几伏的电压下才可以进行工作，从而可以提高响应速度，并使得晶体管的擦写更为容易，且能够有效降低能耗。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种晶体管的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上形成石墨烯纳米带层；
在所述石墨烯纳米带层两侧形成源漏极；
在所述石墨烯纳米带层上形成第一氧化层；
在所述第一氧化层中形成多个第一沟槽；
在每个所述第一沟槽中均形成碳纳米管；
在每个所述碳纳米管的两端形成金属接触层；以及
在每个所述碳纳米管上形成第二氧化层；
在所述第二氧化层上形成控制栅。
2.如权利要求1所述的晶体管的制作方法，其特征在于，在每个所述碳纳米管上形成第二氧化层之后，所述晶体管的制作方法还包括执行一次以上如下步骤：
在所述第二氧化层中形成多个第二沟槽；
在所述多个第二沟槽中形成碳纳米管；
在所述多个第二沟槽中的碳纳米管上形成第二氧化层。
3.如权利要求1所述的晶体管的制作方法，其特征在于，在所述多个第一沟槽中形成碳纳米管，在所述多个第一沟槽中碳纳米管的两端形成金属接触层的步骤包括：
在所述多个第一沟槽中的两端形成催化剂层；
在所述催化剂层中形成碳纳米管；
去除所述催化剂层；
在所述碳纳米管两端形成金属接触层。
4.如权利要求3所述的晶体管的制作方法，其特征在于，采用化学气相沉积工艺形成所述碳纳米管。
5.如权利要求3所述的晶体管的制作方法，其特征在于，采用电子束蒸镀工艺形成所述金属接触层。
6.如权利要求3所述的晶体管的制作方法，其特征在于，所述催化剂层的材料为负光阻。
7.如权利要求6所述的晶体管的制作方法，其特征在于，采用氨气或盐酸去除所述催化剂层。
8.如权利要求1所述的晶体管的制作方法，其特征在于，在所述半导体衬底上形成石墨烯纳米带层的步骤包括：
在所述半导体衬底上形成一铜层；
在所述铜层上形成一层石墨烯薄膜；
在所述石墨烯薄膜上覆盖聚甲基丙烯酸甲酯层，并对所述铜层进行湿法刻蚀；
去除所述聚甲基丙烯酸甲酯层，使得所述石墨烯薄膜转移至所述半导体衬底上；
在所述石墨烯薄膜上形成金属层并去除所述金属层以调节所述石墨烯薄膜中石墨烯的层数，形成所述石墨烯纳米带层。
9.如权利要求8所述的晶体管的制作方法，其特征在于，所述金属层的材质为金属锌。
10.如权利要求9所述的晶体管的制作方法，其特征在于，采用盐酸去除所述金属层。
11.如权利要求8所述的晶体管的制作方法，其特征在于，所述石墨烯纳米带层由多层石墨烯构成。
12.一种晶体管，包括：
半导体衬底；
位于所述半导体衬底上的石墨烯纳米带层；
位于所述石墨烯纳米带层两侧的源漏极；
位于所述石墨烯纳米带层上的第一氧化层；
位于所述第一氧化层中的多个第一沟槽；
位于每个所述第一沟槽中的碳纳米管；
位于每个所述碳纳米管两端的金属接触层；以及
位于每个所述碳纳米管上的第二氧化层；
位于所述第二氧化层上的控制栅。
13.如权利要求12所述的晶体管，其特征在于，所述第二氧化层中具有至少一层碳纳米管。
CN201710379725.XA 2017-05-25 2017-05-25 晶体管及其制作方法 Active CN108933082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710379725.XA CN108933082B (zh) 2017-05-25 2017-05-25 晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710379725.XA CN108933082B (zh) 2017-05-25 2017-05-25 晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN108933082A CN108933082A (zh) 2018-12-04
CN108933082B true CN108933082B (zh) 2020-09-29

Family

ID=64450015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710379725.XA Active CN108933082B (zh) 2017-05-25 2017-05-25 晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN108933082B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599593B (zh) * 2020-12-11 2023-01-13 上海交通大学 一种基于石墨烯的场效应晶体管的制备系统及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136499A (zh) * 2010-01-26 2011-07-27 三星电子株式会社 薄膜晶体管及其制造方法
CN102893381A (zh) * 2010-06-22 2013-01-23 国际商业机器公司 具自对准接触和栅极的石墨烯/纳米结构fet
WO2014038243A1 (ja) * 2012-09-07 2014-03-13 独立行政法人産業技術総合研究所 グラフェン－ｃｎｔ構造及びその製造方法
WO2014073232A1 (ja) * 2012-11-07 2014-05-15 独立行政法人産業技術総合研究所 配線構造及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396175B2 (en) * 2014-11-25 2019-08-27 University Of Kentucky Research Foundation Nanogaps on atomically thin materials as non-volatile read/writable memory devices
KR102356682B1 (ko) * 2015-05-11 2022-01-27 삼성전자주식회사 2ｄ 물질을 이용한 비휘발성 메모리 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136499A (zh) * 2010-01-26 2011-07-27 三星电子株式会社 薄膜晶体管及其制造方法
CN102893381A (zh) * 2010-06-22 2013-01-23 国际商业机器公司 具自对准接触和栅极的石墨烯/纳米结构fet
WO2014038243A1 (ja) * 2012-09-07 2014-03-13 独立行政法人産業技術総合研究所 グラフェン－ｃｎｔ構造及びその製造方法
WO2014073232A1 (ja) * 2012-11-07 2014-05-15 独立行政法人産業技術総合研究所 配線構造及びその製造方法

Also Published As

Publication number Publication date
CN108933082A (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
Nassiopoulou et al. Si nanowires by a single-step metal-assisted chemical etching process on lithographically defined areas: formation kinetics
Si et al. Scalable preparation of high-density semiconducting carbon nanotube arrays for high-performance field-effect transistors
Lee Recent progress in gold nanoparticle-based non-volatile memory devices
Yoon et al. Highly flexible and transparent multilayer MoS2 transistors with graphene electrodes
US8803129B2 (en) Patterning contacts in carbon nanotube devices
US9040958B2 (en) Transistors and methods of manufacturing the same
US8569121B2 (en) Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same
US20110092054A1 (en) Methods for fixing graphene defects using a laser beam and methods of manufacturing an electronic device
US8859439B1 (en) Solution-assisted carbon nanotube placement with graphene electrodes
US9196478B2 (en) Graphene transferring methods, device manufacturing method using the same, and substrate structures including graphene
JP2008227509A (ja) 非揮発性メモリセルおよびその製造方法
US9171907B2 (en) Graphene transistor
Zhao et al. realizing an omega-shaped gate MoS2 field-effect transistor based on a SiO2/MoS2 core–shell heterostructure
Wang et al. Integration of ammonia-plasma-functionalized graphene nanodiscs as charge trapping centers for nonvolatile memory applications
Zhu Semiconductor nanowire MOSFETs and applications
CN105609636A (zh) 定向单壁碳纳米管阵列为沟道的场效应晶体管及制作方法
CN108933082B (zh) 晶体管及其制作方法
Zhang et al. Optical lithography technique for the fabrication of devices from mechanically exfoliated two-dimensional materials
CN108183165B (zh) 有机晶体管、阵列基板、显示装置及相关制备方法
KR101287735B1 (ko) 박막 트랜지스터의 제조 방법 및 이를 이용한액정표시장치의 제조 방법
US20160322486A1 (en) Flexible device including two-dimensional material and method of manufacturing the same
CN106653854A (zh) 超短沟道晶体管及其制造方法
Im et al. Self-Aligned Contact Doping of WSe2 Metal–Insulator–Semiconductor Field-Effect Transistors Using Hydrogen Silsesquioxane
TWI664140B (zh) 薄膜電晶體的製備方法
CN108206214B (zh) 一种基于金-黑磷烯的负微分电阻场效应晶体管及其制备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant