JP2008227509A - 非揮発性メモリセルおよびその製造方法 - Google Patents
非揮発性メモリセルおよびその製造方法 Download PDFInfo
- Publication number
- JP2008227509A JP2008227509A JP2008065472A JP2008065472A JP2008227509A JP 2008227509 A JP2008227509 A JP 2008227509A JP 2008065472 A JP2008065472 A JP 2008065472A JP 2008065472 A JP2008065472 A JP 2008065472A JP 2008227509 A JP2008227509 A JP 2008227509A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- memory cell
- charge storage
- cell array
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000003860 storage Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 32
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 26
- 239000002041 carbon nanotube Substances 0.000 claims description 23
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 claims description 8
- 229910003472 fullerene Inorganic materials 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 239000002707 nanocrystalline material Substances 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 description 4
- 150000001721 carbon Chemical group 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/211—Fullerenes, e.g. C60
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
Abstract
【課題】本発明は、非揮発性メモリセル、および、その製造方法に提供することを目的とする。具体的に、本発明は、単位セルが動作する際に隣接したセルへの影響を最小にすることができる非揮発性メモリおよびその製造方法を提供することを目的とする。
【解決手段】本発明の一実施例に係る非揮発性メモリセルは、基板と、前記基板の活性領域上に形成された第１の酸化膜と、前記活性領域内に形成されたソースおよびドレインと、前記第１の酸化膜上に形成された電荷蓄積部と、前記電荷蓄積部を囲む、前記第１の酸化膜上に形成された第２の酸化膜と、前記第２の酸化膜を囲んで形成されたゲートと、を有している。
【選択図】図１
【解決手段】本発明の一実施例に係る非揮発性メモリセルは、基板と、前記基板の活性領域上に形成された第１の酸化膜と、前記活性領域内に形成されたソースおよびドレインと、前記第１の酸化膜上に形成された電荷蓄積部と、前記電荷蓄積部を囲む、前記第１の酸化膜上に形成された第２の酸化膜と、前記第２の酸化膜を囲んで形成されたゲートと、を有している。
【選択図】図１
Description
本発明は、非揮発性メモリセル、および、その製造方法に関する。詳細には、非揮発性メモリセル、それを含むセルアレイ、および、そのセルアレイの製造方法に関する。
半導体メモリ素子には揮発性メモリ素子と非揮発性メモリ素子がある。揮発性メモリ素子はパワーの供給がない場合、データを維持することができないが、非揮発性メモリ素子はパワーの供給がない場合でもデータを維持することができる。したがって、携帯電話システム、音楽および／または映像データを記憶するためのメモリカード、および、そのほかの応用装置においてパワーを続けて使用することができない場合や、パワーの供給が一時的に中断された場合や、低い電圧を使用することが必要な場合などにおいて非揮発性メモリ素子が幅広く使用されてきている。
近年半導体に対して要望されている高集積化、超小型化を図るためには、素子自体の大きさを小さくするに伴って、各単位セル間の間隔を狭めることが必要とされる。このように単位セル間の間隔を狭めることで、単位セルに蓄積された電荷が隣接した別の単位セルの動作に影響を与え、一部の単位セルのゲートに印加される１０Ｖ以上の高電圧により生じた電気場が隣接したセルの状態を任意に変更させるなどの問題があった。
前記問題を解決するために、本発明は、単位セルが動作する際に隣接したセルへの影響を最小にすることができる非揮発性メモリセルおよびその製造方法を提供する。
また、本発明は高集積化された非揮発性メモリセルおよびその製造方法を提供する。
前記課題を解決するために、本発明の一実施例に係る非揮発性メモリセルは、基板と、前記基板の活性領域上に形成された第１の酸化膜と、前記活性領域内に形成されたソースおよびドレインと、前記第１の酸化膜上に形成された電荷蓄積部と、前記電荷蓄積部を囲む、前記第１の酸化膜上に形成された第２の酸化膜と、前記第２の酸化膜を囲んで形成されたゲートと、を有している。
ここで、前記電荷蓄積部が、炭素ナノチューブ、フラーレン、窒化物、または、ナノ結晶物質からなっていても良い。
ここで、前記ゲートが、ポリシリコン、または、金属であっても良い。
ここで、前記金属が、４．２〜５．１ｅＶの仕事関数を有していても良い。
本発明の別の実施例に係る非揮発性メモリセルアレイは、基板と、前記基板において複数の活性領域を画定する素子分離部と、前記複数の活性領域内に形成されたソースおよびドレインと、前記複数の活性領域上に形成された第１の酸化膜と、前記第１の酸化膜上に形成された電荷蓄積部と、前記電荷蓄積部を囲む、前記第１の酸化膜上に形成された第２の酸化膜と、同一の信号処理ライン上に配置された複数の前記第２の酸化膜を囲み、前記複数の第２の酸化膜同士を電気的に連結させるゲートラインと、を有している。
ここで、前記電荷蓄積部が、炭素ナノチューブ、フラーレン、窒化物、または、ナノ結晶物質からなっていても良い。
ここで、前記ゲートラインが、ポリシリコン、または、金属であっても良い。
ここで、前記金属が、４．２〜５．１ｅＶの仕事関数を有していても良い。
本発明の更なる別の実施例に係る非揮発性メモリセルアレイの製造方法は、（ａ）基板上に第１の酸化膜、電荷蓄積部、および、前記電荷蓄積部を囲む第２の酸化膜をこの順に形成するステップと、（ｂ）前記第２の酸化膜上に第１のゲート材を形成するステップと、（ｃ）前記第１のゲート材上にエッチングマスクを形成し、前記エッチングマスクにパターンを形成するステップと、（ｄ）前記エッチングマスクを用いてエッチング加工を行い、前記基板にトレンチを形成するステップと、（ｅ）前記トレンチ上に活性領域を画定する素子分離部を形成するステップと、（ｆ）前記エッチングマスクを除去するステップと、（ｇ）同一の信号処理ライン上に形成された第１のゲート材同士を電気的に連結する第２のゲート材を形成するステップと、（ｈ）前記基板の活性領域内にソースおよびドレインを形成するステップと、を含む。
ここで、前記ステップ（ｅ）が、前記トレンチと前記エッチングマスク上にトレンチ埋め込み絶縁材を形成し、そして、前記トレンチ埋め込み絶縁材を平坦化またはエッチング加工して前記素子分離部を形成することを含み得る。
ここで、前記電荷蓄積部が、炭素ナノチューブ、フラーレン、窒化物、または、ナノ結晶物質からなっていても良い。
ここで、前記ゲートラインが、ポリシリコン、または、金属であっても良い。
ここで、前記金属が、４．２〜５．１ｅＶの仕事関数を有していても良い。
本発明に係る非揮発性メモリセルは、電荷蓄積部がゲートラインにより完全に囲まれているので、隣接したセルの動作により生じ得る干渉現状を最小にすることができる。また、高集積化された非揮発性メモリセルが得られる。
以下では、図面を参照しながら、本発明をより詳細に説明する。
図１は、本発明の一実施例に係る非揮発性メモリセルを含むセルアレイの立体図であり、図２（ａ）は図１の非揮発性メモリセルアレイのＡ−Ａ´線に沿う断面図であり、そして、図２（ｂ）は図１の非揮発性メモリセルアレイのＢ−Ｂ´線に沿う断面図である。
まず、図２（ｂ）に示したように、本発明の一実施例に係る非揮発性メモリセルは、基板１００と、基板１００の活性領域１０１上に形成された第１の酸化膜１０４と、活性領域１０１内に形成されたソース１０３ａおよびドレイン１０３ｂ、第１の酸化膜１０４上に形成された電荷蓄積部１０５と、電荷蓄積部１０５を囲んで第１の酸化膜１０４上に形成された第２の酸化膜１０６と、第２の酸化膜１０６を囲んで形成されたゲート１０７と、を含む。
図２（ａ）に示したように、基板１００の活性領域１０１は、素子分離部１０２により画定される。このような活性領域１０１には、ソース１０３ａおよびドレイン１０３ｂが形成され、ソース１０３ａとドレイン１０３ｂとの間にチャネルが形成され得る。
第１の酸化膜１０４は基板１００の活性領域１０１上に形成される。ここで、第１の酸化膜１０４は約８０Å以下の厚さを有するのが好ましい。
電荷蓄積部１０５は第１の酸化膜１０４上に形成される。このような電荷蓄積部１０５は非揮発性メモリのための電荷蓄積媒体である。この実施例においては、第１の酸化膜１０４上に電荷蓄積部１０５として、炭素ナノチューブ１０５が垂直方向に形成されている。電荷蓄積媒体としての炭素ナノチューブ１０５（carbon nanotube；CNT）は地球上に大量に存在する炭素からなる炭素の同素体であって、１つの炭素原子と別の炭素原子とが６角形の形態で結合し、チューブの形状を成している物質であり、このチューブはナノメータ（ｎｍ）単位の直系を有するきわめて小さい物質である。このようなナノメータ単位の炭素ナノチューブを電荷蓄積媒体として使用することで、この実施例に係る非揮発性メモリセルの物理的な大きさをさらに減らすことができる。しかしながら、電荷蓄積部１０５は前記炭素ナノチューブに限られず、非揮発性メモリのために電荷を蓄積することができる物質であれば、特に制限されることなく、電荷蓄積部１０５として使用可能である。たとえば、６０個の炭素原子からなるボール型の分子で、堅固な構造と優れた電荷伝達特性を有するフラーレン（Fullerene、C60）、ナノ結晶、または、窒化物のうち１つであっても良い。
第２の酸化膜１０６は炭素ナノチューブ１０５の表面を完全に囲んで、第１の酸化膜１０４上に形成される。ここで、第２の酸化膜１０６は約２００Å以下の厚さを有するのが好ましい。
ゲート１０７は第１の酸化膜１０４上に形成された炭素ナノチューブ１０５を完全に取り囲んでいる第２の酸化膜１０６の表面上に形成される。このようなゲート１０７はドーピングされたポリシリコンまたは金属からなり得る。ここで、金属は４．２〜５．１ｅＶの仕事関数を有する金属からなるのが好ましい。なぜならば、４．２ｅＶ未満の金属でゲート１０７を構成する場合、ゲートパターンを形成した後に行われる後続工程により金属自体の特性が変わるという問題があり、５．１ｅＶを超える値を有する金属からゲート１０７を構成する場合、ゲート１０７のパターニングが困難であるという問題があるからである。
次に、図１および図２（a）に示したように、前述の本発明の一実施例に係る非揮発性メモリセルを含む非揮発性メモリセルアレイは、基板１００と、基板１００において複数の活性領域１０１を画定する素子分離部１０２と、複数の活性領域１０１内に形成されたソース１０３aおよびドレイン１０３b、複数の活性領域１０１上に形成された第１の酸化膜１０４と、第１の酸化膜１０４上に形成された電荷蓄積部１０５と、電荷蓄積部１０５を囲んで第１の酸化膜１０４上に形成された第２の酸化膜１０６と、同一の信号処理ラインに位置した複数の第２の酸化膜１０６を囲んでそれらの第２の酸化膜１０６同士を電気的に連結させるゲートライン１０７と、を含む。
素子分離部１０２は基板１００における複数の活性領域１０１を画定・定義する。このような素子分離部１０２はゲートライン１０７により囲まれた複数の電荷蓄積部１０５間の干渉現状を減らすことができる。
ゲートライン１０７は同一の信号処理ラインに位置した複数の電荷蓄積部１０５を囲む複数の第２の酸化膜１０６を囲み、複数の第２の酸化膜１０６同士を電気的に連結させる。このようなゲートライン１０７はポリシリコンまたは金属からなり得る。ここで、金属は４．２〜５．１ｅＶの仕事関数を有する金属からなるのが好ましい。
前記本発明の一実施例にかかる非揮発性メモリセル、および、これを含む非揮発性メモリセルアレイは、電荷蓄積媒体である炭素ナノチューブ１０５が活性領域１０１とゲートライン１０７とが交差する活性領域１０１上にのみ形成され、ゲートライン１０７は直接素子分離部１０２と接触する。したがって、炭素ナノチューブ１０５は第２の酸化膜１０６およびゲートライン１０７によって完全に取り囲まれ、それにより、セル単位に完全に分離され、そして、第２の酸化膜１０６およびゲートライン１０７に囲まれた複数の炭素ナノチューブ１０５はゲートライン１０７に印加される電圧の電気場にのみ影響を受ける。また、セルアレイの大きさを最小に抑えることができ、活性領域１０１および素子分離部１０２のピッチ（pitch）が減少されるか、または、複数のゲートライン１０７間の距離が短くなるので、隣接したセルにより生じ得る干渉現状（disturbance）を最小にすることができる。
図３乃至図８は、本発明の一実施例にかかる非揮発性メモリセルを含む非揮発性メモリセルアレイの製造方法を示した図である。本発明の一実施例に係る非揮発性メモリセルアレイの製造方法は、（ａ）基板３００上に第１の酸化膜３０４、電荷蓄積部３０５、および、前記電荷蓄積部３０５を囲む第２の酸化膜３０６をこの順に形成するステップ、（ｂ）第２の酸化膜３０６上に第１のゲート材３０７ａを形成するステップ、（ｃ）第１のゲート材３０７ａ上にエッチングマスク３０８を形成し、エッチングマスク３０８にパターンを形成するステップ、（ｄ）エッチングマスク３０８を用いてエッチング加工を行って基板３００にトレンチ（trench）３０９を形成するステップ、（ｅ）トレンチ３０９上に活性領域３０１を画定する素子分離部３０２を形成するステップ、（ｆ）エッチングマスク３０８を除去するステップ、（ｇ）同一の信号処理ラインに形成された複数の第１のゲート材３０７ａが電気的に連結されるように第２のゲート材３０６ｂを形成するステップ、および、（ｈ）基板３００の活性領域３０１内にソースとドレインを形成するステップを含む。
図３に示したように、基板３００上に第１の酸化膜３０４、電荷蓄積部３０５、および、前記電荷蓄積部３０５を囲む第２の酸化膜３０６をこの順に形成する。ここで、第１の酸化膜３０４は約８０Å以下の厚さを有するように形成され、電荷蓄積媒体である電荷蓄積部３０５は炭素ナノチューブ３０５で形成される。ここで、電荷蓄積部３０５は炭素ナノチューブに限られず、フラーレン（Fullerene、C60）、ナノ結晶、または、窒化物のうち１つであっても良い。
炭素ナノチューブは熱化学気相蒸着またはプラズマ気相蒸着を用いて第１の酸化膜３０４の所定の領域上に垂直方向に形成される。第２の酸化膜３０６は約２００Å以下の厚さを有すると共に炭素ナノチューブを取り囲むように形成される。
次に、第２の酸化膜３０６を囲むように第１のゲート材３０７ａを形成し、第１のゲート材３０７ａ上にエッチングマスク３０８を形成する。このようなエッチングマスク３０８は後術の平坦化工程で平坦化停止層として使用される。エッチングマスク３０８はシリコン窒化膜で形成されるのが好ましい。
第１のゲート材３０７ａは、ドーピングされたポリシリコン、または、４．２〜５．１ｅＶの仕事関数を有する金属であるのが好ましい。第１のゲート材３０７ａは後続工程においてパターン形成され、ゲートライン３０７の一部として使用される。
次に、エッチングマスク３０８にパターンを形成し、パターン形成されたエッチングマスク３０８を用いて、素子分離部３０２が形成されるべき基板３００の表面が露出するようにする。ここで、第１のゲート材３０７ａが第２の酸化膜３０６を囲むようにエッチング加工を行うことが好ましい。
図４に示したように、パターン形成されたエッチングマスク３０８を利用して表面が露出した基板３００を所定の深さでエッチング加工する。エッチング加工を通じて基板３００に平行した複数のトレンチ３０９を形成する。その結果、トレンチ３０９領域を除く基板３００の突出した上部領域、即ち、第１の酸化膜（３０４）で囲まれた（即ち、覆われた）領域は活性領域（３０１）と定義することができる。その結果、炭素ナノチューブ（３０５）、および、第１のゲート材（３０７ａ）は自己整合的に活性領域（３０１）上に形成される。
次に、トレンチ３０９上に活性領域（３０１）を画定する素子分離部（３０２）を形成する。ここで、トレンチ３０９上に活性領域（３０１）を限定する素子分離部（３０２）を形成するステップは、トレンチ３０９とエッチングマスク３０８上にトレンチ埋め込み絶縁材（３１０、トレンチ絶縁材または埋め込み材と呼んでも良い）を形成するステップ、および、トレンチ埋め込み絶縁材（３１０）を平坦化するか、または、エッチング加工して、素子分離部（３０２）を形成する段階を含むことができる。以下では、図５〜６を参照して説明する。
図５に示すように、トレンチ３０９を完全に埋め込むようにパターン形成されたエッチングマスク３０８上にトレンチ埋め込み絶縁材３１０を形成する。このようなトレンチ埋め込み絶縁材３１０は化学気相蒸着により蒸着された酸化膜で形成され得る。
図６に示したように、エッチングマスク３０８が露出するまでにトレンチ埋め込み絶縁材３１０に対して平坦化・エッチング加工を行う。
図７に示したように、第１のゲート材３０７ａの側部全体が露出するまでにトレンチ埋め込み絶縁材３１０をエッチング加工して素子分離部３０２を形成する。その後、露出したエッチングマスク３０８を除去する。
図８に示したように、素子分離部３０２、および、第１のゲート材３０７ａ上に第２のゲート材３０７ｂを形成し、炭素ナノチューブ３０５を完全に取り囲んでいる第２の酸化膜３０６を囲むように第１のゲート材３０７ａまたは第２のゲート材３０７ｂにパターンを形成する。ここで、第２のゲート材３０７ｂおよび第１のゲート材３０７ａが同一の材料からなるのが好ましい。その結果、活性領域３０１と素子分離領域の上部を横切って、炭素ナノチューブ３０５と第２の酸化膜３０６とを囲む複数のゲートライン３０７ａ，３０７ｂが形成される。ここで、第２のゲート材３０７ｂは第１のゲート材３０７ａと同様にドーピングされたポリシリコン、または、４．２〜５．１ｅＶの仕事関数を有する金属で構成されるのが好ましい。
最後に、ゲートライン３０７の両側に設けられた活性領域３０１内にイオン注入または拡散工程を用いて不純物領域であるソースとドレインとを形成する。
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例により限定されるものではない。本明細書に記載された内容に基づいて、当業者が上記好ましい実施例を変更して実施するか、または、それを応用することができることは明らかである。そのような変更または応用はもっぱら特許請求の範囲により定められる本発明の権利範囲に含まれるものと解釈すべきである。
１００ 基板
１０１ 活性領域
１０２ 素子分離部
１０３ａ ソース
１０３ｂ ドレイン
１０４ 第１の酸化膜
１０５ 電荷蓄積部
１０６ 第２の酸化膜
１０１ 活性領域
１０２ 素子分離部
１０３ａ ソース
１０３ｂ ドレイン
１０４ 第１の酸化膜
１０５ 電荷蓄積部
１０６ 第２の酸化膜
Claims (13)
- 基板と、
前記基板の活性領域上に形成された第１の酸化膜と、
前記活性領域内に形成されたソースおよびドレインと、
前記第１の酸化膜上に形成された電荷蓄積部と、
前記電荷蓄積部を囲む、前記第１の酸化膜上に形成された第２の酸化膜と、
前記第２の酸化膜を囲んで形成されたゲートと、
を有していることを特徴とする非揮発性メモリセル。 - 前記電荷蓄積部が、炭素ナノチューブ、フラーレン、窒化物、または、ナノ結晶物質からなる請求項１に記載の非揮発性メモリセル。
- 前記ゲートが、ポリシリコン、または、金属である請求項１に記載の非揮発性メモリセル。
- 前記金属が、４．２〜５．１ｅＶの仕事関数を有する請求項３に記載の非揮発性メモリセル。
- 基板と、
前記基板において複数の活性領域を画定する素子分離部と、
前記複数の活性領域内に形成されたソースおよびドレインと、
前記複数の活性領域上に形成された第１の酸化膜と、
前記第１の酸化膜上に形成された電荷蓄積部と、
前記電荷蓄積部を囲む、前記第１の酸化膜上に形成された第２の酸化膜と、
同一の信号処理ライン上に配置された複数の前記第２の酸化膜を囲み、前記複数の第２の酸化膜同士を電気的に連結させるゲートラインと、
を有していることを特徴とする非揮発性メモリセルアレイ。 - 前記電荷蓄積部が、炭素ナノチューブ、フラーレン、窒化物、または、ナノ結晶物質からなる請求項５に記載の非揮発性メモリセルアレイ。
- 前記ゲートラインが、ポリシリコン、または、金属である請求項５に記載の非揮発性メモリセルアレイ。
- 前記金属が、４．２〜５．１ｅＶの仕事関数を有する請求項７に記載の非揮発性メモリセルアレイ。
- （ａ）基板上に第１の酸化膜、電荷蓄積部、および、前記電荷蓄積部を囲む第２の酸化膜をこの順に形成するステップと、
（ｂ）前記第２の酸化膜上に第１のゲート材を形成するステップと、
（ｃ）前記第１のゲート材上にエッチングマスクを形成し、前記エッチングマスクにパターンを形成するステップと、
（ｄ）前記エッチングマスクを用いてエッチング加工を行い、前記基板にトレンチを形成するステップと、
（ｅ）前記トレンチ上に活性領域を画定する素子分離部を形成するステップと、
（ｆ）前記エッチングマスクを除去するステップと、
（ｇ）同一の信号処理ライン上に形成された第１のゲート材同士を電気的に連結する第２のゲート材を形成するステップと、
（ｈ）前記基板の活性領域内にソースおよびドレインを形成するステップと、
を含むことを特徴とする非揮発性メモリセルアレイの製造方法。 - 前記ステップ（ｅ）が、前記トレンチと前記エッチングマスク上にトレンチ埋め込み絶縁材を形成し、そして、前記トレンチ埋め込み絶縁材を平坦化またはエッチング加工して前記素子分離部を形成することを含む請求項９に記載の非揮発性メモリセルアレイの製造方法。
- 前記電荷蓄積部が、炭素ナノチューブ、フラーレン、窒化物、または、ナノ結晶物質からなる請求項９に記載の非揮発性メモリセルアレイの製造方法。
- 前記ゲートラインが、ポリシリコン、または、金属である請求項９に記載の非揮発性メモリセルアレイの製造方法。
- 前記金属が、４．２〜５．１ｅＶの仕事関数を有する請求項１２に記載の非揮発性メモリセルアレイの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070024835A KR100897515B1 (ko) | 2007-03-14 | 2007-03-14 | 비휘발성 메모리 셀 및 그 제조방법. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008227509A true JP2008227509A (ja) | 2008-09-25 |
Family
ID=39845673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008065472A Pending JP2008227509A (ja) | 2007-03-14 | 2008-03-14 | 非揮発性メモリセルおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8008706B2 (ja) |
| JP (1) | JP2008227509A (ja) |
| KR (1) | KR100897515B1 (ja) |
| CN (1) | CN101267002B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391074B2 (en) * | 2005-08-03 | 2008-06-24 | International Business Machines Corporation | Nanowire based non-volatile floating-gate memory |
| US7667260B2 (en) * | 2006-08-09 | 2010-02-23 | Micron Technology, Inc. | Nanoscale floating gate and methods of formation |
| US7978504B2 (en) * | 2008-06-03 | 2011-07-12 | Infineon Technologies Ag | Floating gate device with graphite floating gate |
| CN102084488A (zh) * | 2008-06-13 | 2011-06-01 | 昆南诺股份有限公司 | 纳米结构mos电容器 |
| US8272124B2 (en) * | 2009-04-03 | 2012-09-25 | Formfactor, Inc. | Anchoring carbon nanotube columns |
| US9059302B2 (en) * | 2009-04-06 | 2015-06-16 | Infineon Technologies Ag | Floating gate memory device with at least partially surrounding control gate |
| JP2013187362A (ja) | 2012-03-08 | 2013-09-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US10541268B2 (en) | 2017-12-28 | 2020-01-21 | Spin Memory, Inc. | Three-dimensional magnetic memory devices |
| US10693056B2 (en) | 2017-12-28 | 2020-06-23 | Spin Memory, Inc. | Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer |
| US10403343B2 (en) | 2017-12-29 | 2019-09-03 | Spin Memory, Inc. | Systems and methods utilizing serial configurations of magnetic memory devices |
| US10424357B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer |
| US10347308B1 (en) | 2017-12-29 | 2019-07-09 | Spin Memory, Inc. | Systems and methods utilizing parallel configurations of magnetic memory devices |
| US10803916B2 (en) | 2017-12-29 | 2020-10-13 | Spin Memory, Inc. | Methods and systems for writing to magnetic memory devices utilizing alternating current |
| US10770510B2 (en) * | 2018-01-08 | 2020-09-08 | Spin Memory, Inc. | Dual threshold voltage devices having a first transistor and a second transistor |
| US10192788B1 (en) | 2018-01-08 | 2019-01-29 | Spin Transfer Technologies | Methods of fabricating dual threshold voltage devices with stacked gates |
| US10319424B1 (en) | 2018-01-08 | 2019-06-11 | Spin Memory, Inc. | Adjustable current selectors |
| US10192789B1 (en) | 2018-01-08 | 2019-01-29 | Spin Transfer Technologies | Methods of fabricating dual threshold voltage devices |
| US10497415B2 (en) | 2018-01-08 | 2019-12-03 | Spin Memory, Inc. | Dual gate memory devices |
| US10192984B1 (en) * | 2018-01-08 | 2019-01-29 | Spin Transfer Technologies | Dual threshold voltage devices with stacked gates |
| US10192787B1 (en) | 2018-01-08 | 2019-01-29 | Spin Transfer Technologies | Methods of fabricating contacts for cylindrical devices |
| US10878870B2 (en) | 2018-09-28 | 2020-12-29 | Spin Memory, Inc. | Defect propagation structure and mechanism for magnetic memory |
| US10692556B2 (en) | 2018-09-28 | 2020-06-23 | Spin Memory, Inc. | Defect injection structure and mechanism for magnetic memory |
| CN111710642B (zh) * | 2019-03-18 | 2023-04-18 | 华邦电子股份有限公司 | 存储元件及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334578A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2004153037A (ja) * | 2002-10-31 | 2004-05-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2006228844A (ja) * | 2005-02-16 | 2006-08-31 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JP2006344746A (ja) * | 2005-06-08 | 2006-12-21 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2007053171A (ja) * | 2005-08-16 | 2007-03-01 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| JP2007251132A (ja) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
| JP2007273859A (ja) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2547007Y (zh) * | 2002-06-05 | 2003-04-23 | 中国科学院物理研究所 | 具有碳纳米管结构的非挥发性随机存储器 |
| KR100881201B1 (ko) * | 2003-01-09 | 2009-02-05 | 삼성전자주식회사 | 사이드 게이트를 구비하는 소노스 메모리 소자 및 그제조방법 |
| JP2004356207A (ja) * | 2003-05-27 | 2004-12-16 | Fujio Masuoka | 半導体記憶装置及びその製造方法 |
| US6891191B2 (en) * | 2003-09-02 | 2005-05-10 | Organic Vision Inc. | Organic semiconductor devices and methods of fabrication |
| KR100590568B1 (ko) * | 2004-11-09 | 2006-06-19 | 삼성전자주식회사 | 멀티 비트 플래시 메모리 소자 및 동작 방법 |
| DE102005017072A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Ladungsfalle- bzw. Ladung-Trap-Isolator-Speichereinrichtung |
| KR100680456B1 (ko) | 2005-06-30 | 2007-02-08 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그의 제조방법 |
-
2007
- 2007-03-14 KR KR1020070024835A patent/KR100897515B1/ko not_active IP Right Cessation
-
2008
- 2008-03-14 CN CN2008100850392A patent/CN101267002B/zh not_active Expired - Fee Related
- 2008-03-14 JP JP2008065472A patent/JP2008227509A/ja active Pending
- 2008-03-14 US US12/048,449 patent/US8008706B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334578A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2004153037A (ja) * | 2002-10-31 | 2004-05-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2006228844A (ja) * | 2005-02-16 | 2006-08-31 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JP2006344746A (ja) * | 2005-06-08 | 2006-12-21 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2007053171A (ja) * | 2005-08-16 | 2007-03-01 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| JP2007251132A (ja) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
| JP2007273859A (ja) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101267002A (zh) | 2008-09-17 |
| CN101267002B (zh) | 2011-02-09 |
| US20080277719A1 (en) | 2008-11-13 |
| KR20080083945A (ko) | 2008-09-19 |
| KR100897515B1 (ko) | 2009-05-15 |
| US8008706B2 (en) | 2011-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008227509A (ja) | 非揮発性メモリセルおよびその製造方法 | |
| US10170609B2 (en) | Internal spacer formation from selective oxidation for Fin-first wire-last replacement gate-all-around nanowire FET | |
| KR100923193B1 (ko) | 나노스케일 다중접합 양자점 소자 및 그 제조방법 | |
| KR101444045B1 (ko) | 반도체 핀 아래에 매립된 유전체 층을 형성하기 위한 방법 | |
| US7973343B2 (en) | Multibit electro-mechanical memory device having cantilever electrodes | |
| JP2011517857A (ja) | 選択的に製造されたカーボンナノチューブ可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法 | |
| TW201104846A (en) | Methods, devices, and systems relating to a memory cell having a floating body | |
| US9214529B2 (en) | Fin Fet device with independent control gate | |
| TWI743784B (zh) | 形成三維水平ｎｏｒ記憶陣列之製程 | |
| TW200828515A (en) | Transistor surround gate structure with silicon-on-insulator isolation for memory cells, memory arrays, memory devices and systems and methods of forming same | |
| JP4080485B2 (ja) | ビット線構造およびその製造方法 | |
| JP2005252266A (ja) | 均一に分布されたシリコンナノドットが含まれたゲートを備えるメモリ素子の製造方法 | |
| JP2005183954A (ja) | 窪んだゲート電極の形成方法 | |
| CN113629011A (zh) | 半导体器件及其制造方法 | |
| JP2011512668A (ja) | 常温で動作する単電子トランジスタ及びその製造方法 | |
| JP2006135067A (ja) | 半導体装置およびその製造方法 | |
| JP2004319586A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100325298B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| TWI395290B (zh) | 快閃記憶體及其製造方法 | |
| KR100966007B1 (ko) | 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 | |
| TW200921904A (en) | Non-volatile memory and the manufacturing method thereof | |
| KR100554518B1 (ko) | 수직형 트랜지스터를 포함하는 반도체 메모리 장치 및 그제조 방법. | |
| JP4284311B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2008244299A (ja) | 不揮発性メモリ製造方法 | |
| JP2005197724A (ja) | 量子点を用いた非揮発性メモリーの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |