JP6078218B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP6078218B2 JP6078218B2 JP2011013856A JP2011013856A JP6078218B2 JP 6078218 B2 JP6078218 B2 JP 6078218B2 JP 2011013856 A JP2011013856 A JP 2011013856A JP 2011013856 A JP2011013856 A JP 2011013856A JP 6078218 B2 JP6078218 B2 JP 6078218B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- drain
- source
- insulating layer
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000010409 thin film Substances 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 239000002041 carbon nanotube Substances 0.000 claims description 4
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 4
- 229910021389 graphene Inorganic materials 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 229920001940 conductive polymer Polymers 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 229910000765 intermetallic Inorganic materials 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 239000002800 charge carrier Substances 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Description
本発明は、薄膜トランジスタ及びその製造方法に関する。
現在薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）は、多様な応用分野に用いられており、特に、ディスプレイ分野でスイッチング及び駆動素子として用いられており、クロスポイント型メモリ素子の選択スイッチとして使われている。
ディスプレイの駆動及びスイッチング素子として使われるものとして、非晶質シリコンＴＦＴ（ａ−Ｓｉ ＴＦＴ）がある。これは、低コストで２ｍを超える大型基板上に均一に形成されうる素子であって、現在最も広く使われている素子である。しかし、ディスプレイの大型化及び高画質化の勢いによって素子性能も高性能化が求められており、移動度０．５ｃｍ２／Ｖｓレベルの既存のａ−Ｓｉ ＴＦＴは限界に至ると判断される。またａ−Ｓｉ ＴＦＴは、通例的に３００℃ほどの高温環境で工程を行わねばならない制限があって、フレキシブルディスプレイを具現するためのポリマー基板などには適用し難いという問題点があった。
したがって、ａ−Ｓｉ ＴＦＴを代替できる多様なＴＦＴの開発がなされている。
多結晶シリコンＴＦＴ（ｐｏｌｙ−Ｓｉ ＴＦＴ）は数十〜数百ｃｍ２／Ｖｓの高い移動度を持つため、既存のａ−Ｓｉ ＴＦＴで実現し難かった高画質ディスプレイに適用できる性能を持つ。また、ａ−Ｓｉ ＴＦＴに比べて素子特性劣化問題が非常に少ない。しかし、製造装備の限界や均一度不良などの技術的な問題で大型化が困難である。
酸化物半導体は非晶質状であるため、大面積化が容易でありつつａ−Ｓｉ ＴＦＴより高い移動度を持つため、ａ−Ｓｉ ＴＦＴを代替する次世代ＴＦＴとして注目されている。しかし、酸化物半導体は、プラズマによる損傷、及び水分や酸素の吸着などの外部環境による物質の電気的特性変化が発生しうる。
有機ＴＦＴ（Ｏｒｇａｎｉｃ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＯＴＦＴ）は、既存のシリコンＴＦＴと比較する時、プラズマを用いた化学蒸着（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）ではない常圧のウェット工程による半導体層の形成が可能であり、必要に応じて、全体がプラスチック基板を用いた連続工程（ｒｏｌｌ ｔｏ ｒｏｌｌ）により達成され、低コストのトランジスタを具現できるという大きい長所がある。しかし、シリコンＴＦＴと比べると電荷移動度が低くて漏れ電流値が大きい。
本発明の一実施形態では、ＴＦＴ及びその製造方法を提供する。
ソース及びドレインと、前記ソースと前記ドレインとの間に形成されたチャネルと、前記チャネル上部または下部に、前記ソース及び前記ドレインと離隔して形成されたフローティングチャネルと、を備えるＴＦＴを提供する。
前記チャネルに対応するように基板上に形成されたゲートをさらに備える。
前記ゲートと前記チャネルとの間に形成されたゲート絶縁層をさらに備える。
前記フローティングチャネル上に形成された絶縁層をさらに備える。
前記ソースまたは前記ドレインのうち少なくとも一つは、前記絶縁層の端部及び前記チャネルの端部と接触する。
前記フローティングチャネルと前記ソースまたは前記ドレインとの間の離隔間隔は、前記絶縁層の厚さと対応する。
前記ゲートと前記チャネルとの間に形成されたゲート絶縁層をさらに備える。
前記チャネルは酸化物を含む。
前記フローティングチャネル、前記ソースと前記ドレインとは同じ伝導性物質で形成される。
前記フローティングチャネルは、金属、金属合金、金属酸化物、金属間化合物、伝導性高分子、不純物がドーピングされた半導体、炭素ナノチューブ及びグラフェンからなるグループから選択されたいずれか一つまたは二つ以上の組み合わせで形成される物質で形成される。
前記フローティングチャネルの抵抗が前記チャネルのオン状態の抵抗より小さい。
また開示された実施形態では、ソース及びドレインと、前記ソースと前記ドレインとの間に形成されたチャネルと、前記チャネルに対応するように基板上に形成されたゲートと、前記ゲートと前記チャネルとの間に形成されたゲート絶縁層と、前記チャネルの上部または下部に、前記ソース及び前記ドレインと離隔して形成されたフローティングチャネルと、を備え、前記フローティングチャネルは、キャリアの移動を円滑にして効率的なトランジスタの具現を可能にしていることを特徴とするＴＦＴを提供する。
前記フローティングチャネル上に形成された絶縁層をさらに備える。
前記ソースまたは前記ドレインのうち少なくとも一つは、前記絶縁層の端部及び前記チャネルの端部と接触する。
前記フローティングチャネルと前記ソースまたは前記ドレインとの間の離隔間隔は、前記絶縁層の厚さと対応する。
前記チャネルは酸化物を含む。
前記フローティングチャネル、前記ソースと前記ドレインとは同じ伝導性物質で形成される。
前記フローティングチャネルの抵抗が前記チャネルのオン状態の抵抗より小さい。
また開示された実施形態では、基板上にゲート及びゲート絶縁層を形成する段階と、前記ゲート絶縁層上にチャネルを形成する段階と、前記ゲート絶縁層と前記チャネルとを覆うように導電層を形成する段階と、前記チャネルの両側部とそれぞれ接触して形成されたソース及びドレインを形成し、前記ソース及び前記ドレインと離隔して形成されたフローティングチャネルを形成する段階と、を含むＴＦＴの製造方法を提供する。
前記フローティングチャネル、前記ソースと前記ドレインとは同じ伝導性物質で形成されて、同じパターニングプロセスを通じて形成される。
前記ソース及びドレインと前記フローティングチャネルとの間に形成される絶縁層を形成する段階をさらに含む。
以下、添付した図面を参照して本発明の実施形態を詳細に説明する。図面で同じ参照符号は同じ構成要素を称し、各構成要素のサイズや厚さは、説明の明瞭性のため誇張していることがある。
図１は、本発明の実施形態によるＴＦＴの構造を概略的に示した断面図である。図１では、ボトムゲート型ＴＦＴを示したが、本発明の実施形態によるＴＦＴは、トップゲート型及びボトムゲート型ＴＦＴにいずれも適用されうる。
図１を参照すれば、本発明の実施形態によるＴＦＴは、基板１１の一領域上に形成されたゲート１３、基板１１及びゲート１３上に形成されたゲート絶縁層１４を備えることができる。基板１１がＳｉで形成された場合、Ｓｉ表面に熱酸化工程による酸化層１２をさらに備えることができる。そして、ゲート１３に対応するゲート絶縁層１４上にはチャネル１５が形成されており、チャネル１５の両側部及びゲート絶縁層１４上にはソース１６ａ及びドレイン１６ｂが形成されうる。そして、前記チャネル１５の表面には、前記ソース１６ａ及びドレイン１６ｂと離隔してフローティングチャネル１７が形成されうる。
前記基板１１は、一般的な半導体素子に使われる基板を使用でき、例えば、シリコン、ガラスまたは有機物材料を使用できる。基板１１の表面に形成された酸化層１２は、例えば、シリコン基板を熱酸化して形成されたＳｉＯ２でありうる。
ゲート１３は、伝導性物質を使用して形成されたものであり、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、ＷまたはＣｕなどの金属またはＩＺＯ（ＩｎＺｎＯ）またはＡＺＯ（ＡｌＺｎＯ）などの伝導性酸化物でありうる。ゲート絶縁層１４は、通例的な半導体素子に使われる絶縁物質を使用して形成されたものでありうる。具体的に、ＳｉＯ２またはＳｉＯ２より誘電率の高いＨｉｇｈ−Ｋ物質であるＨｆＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４またはこれらの混合物を使用できる。
チャネル１５は、一般的な半導体物質を使用して形成されたものであり、例えば酸化物半導体、有機半導体、Ｃ、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＮ、ＧａＡｓ、ＩｎＳｂ、ＩｎＰ、ＣｄＳなどの３族、４族、５族半導体及びその化合物、炭素ナノチューブ、グラフェンなどを使用して形成できる。
ソース１６ａ及びドレイン１６ｂは、伝導性物質を使用して形成されたものであり、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、ＷまたはＣｕなどの金属またはＩＺＯ（ＩｎＺｎＯ）またはＡＺＯ（ＡｌＺｎＯ）などの伝導性酸化物などを使用できる。
フローティングチャネル１７は、一般的な伝導性物質を使用して形成されたものであり、ソース１６ａ及びドレイン１６ｂと同一物質で形成されたものでありうる。例えば、金属及び金属の合金、金属酸化物（ＩＴＯ、ＩＺＯなど）、金属間化合物、伝導性高分子、不純物がドーピングされた半導体、炭素ナノチューブまたはグラフェンなどを使用できる。チャネル１５の両側部がソース１６ａ及びドレイン１６ｂと隣接しているのに対して、フローティングチャネル１７は両側部がソース１６ａ及びドレイン１６ｂと離隔して形成される。したがって、フローティングチャネルはオフ状態を別途に調節する必要がない。
本実施形態で、前記フローティングチャネル１７の抵抗は、チャネル１５のオン状態の抵抗より小さい。この場合、キャリアの移動が抵抗の低いフローティングチャネル１７を通じて主に行われるので、チャネル１５のみを使用した時より効率的なトランジスタ具現が可能である。例えば、チャネルを酸化物で形成した場合、酸化物半導体の特性のため、チャネル長が短くなるほどソースとドレインとの間の電界が増大し、ＴＦＴのしきい電圧が負の方向に移動して、一般的なＴＦＴ駆動の範囲を超えるという問題が発生する。これを防止するためには、ＴＦＴのチャネル長を増大させねばならないが、そのようになれば、ＴＦＴの電流（Ｏｎ Ｃｕｒｒｅｎｔ、Ｉｏｎ）が低減するという問題が発生する。しかし、本発明の実施形態のように、オン状態のチャネルより抵抗の小さなフローティングチャネル１７を形成すれば、フローティングチャネル１７は抵抗が低いため、ＴＦＴの長さが増大しても電流が低減しない。したがって、ＴＦＴのチャネル長を増大または維持させて正のしきい電圧を得ることができ、かつ同時に有効チャネル長を減少させて高い電流値及び高移動度を得ることができる。参考までに、ここでチャネル長とは、ソース１６ａとドレイン１６ｂとの間の距離を意味する。
また有機物をチャネルとして使用する場合、一般的にプリンティング工程を通じて有機半導体層を形成できる。この時、プリンティング工程の解像度限界のためチャネル長を縮めることができないので、ＴＦＴの電流（Ｉｏｎ）が減少するという問題が発生する。本発明の実施形態のようにフローティングチャネル１７を形成すれば、フローティングチャネル１７は抵抗が低いため、ＴＦＴのチャネル長が増大しても電流が減少せずに高い電流値を得ることができる。
以下、図２Ａないし図２Ｅを参照して本発明の一実施形態による酸化物ＴＦＴの製造方法について説明する。
図２Ａを参照すれば、まず基板１１を用意する。基板１１は、シリコン、ガラスまたはプラスチックなどを主に使用でき、これに限定されるものではない。シリコンを基板１１として使用する場合、熱酸化工程により基板１１の表面に絶縁層１２、例えば、ＳｉＯ２を形成できる。そして、基板１１上に金属または伝導性金属酸化物などの伝導性物質１３ａを塗布する。
図２Ｂを参照すれば、伝導性物質１３ａをパターニングすることでゲート１３を形成する。図２Ｃを参照すれば、ゲート１３の上部に絶縁物質を塗布し、かつパターニングしてゲート絶縁層１４を形成する。ゲート絶縁層は、シリコン酸化物、シリコン窒化物、ハフニウム（Ｈｆ）酸化物、アルミニウム酸化物またはハフニウム酸化物及びアルミニウム酸化物の混合物で形成できる。
図２Ｄを参照すれば、ゲート絶縁層１４上にチャネル物質をパターニングすることでチャネル１５を形成する。チャネルを形成する方法は、チャネル物質をＰＶＤ、ＣＶＤまたはＡＬＤなどの工程で塗布した後、ゲート１３に対応するゲート絶縁層１４上にチャネル物質が残留するようにパターニングするか、プリンティングなどを通じて該当位置にチャネルを直接形成できる。
図２Ｅを参照すれば、金属または伝導性金属酸化物などの物質をチャネル１５及びゲート絶縁層１４上に塗布した後、パターニングすることでソース１６ａ及びドレイン１６ｂとフローティングチャネル１７とを形成する。ここで、フローティングチャネル１７をソース１６ａ及びドレイン１６ｂと同じ物質で形成する場合、フローティングチャネル１７とソース１６ａ及びドレイン１６ｂとを共に同じパターニングプロセスを通じて形成できる。
最後に、４００℃以下、例えば、約３００℃の温度で一般的な炉（ｆｕｒｎａｃｅ）、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）、レーザーまたはホットプレートなどを用いて熱処理工程を行って、酸化物ＴＦＴを形成できる。
図３は、本発明の他の実施形態による酸化物ＴＦＴを示した断面図である。ここでは、ボトムゲート構造のＴＦＴを示したが、トップゲート型及びボトムゲート型ＴＦＴにいずれも適用されうる。
図３を参照すれば、基板３１の一領域上にゲート３３、基板３１及びゲート３３上にはゲート絶縁層３４が形成されうる。基板３１がシリコンで形成された場合、シリコン表面に熱酸化工程により形成されたシリコン酸化層３２をさらに備えることができる。ゲート絶縁層３４上の一領域、例えば、ゲート３３に対応するゲート絶縁層３４上にはチャネル３５が形成され、チャネル３５の両側部にはソース３６ａ及びドレイン３６ｂが形成されうる。チャネル３５の表面にはフローティングチャネル３７がさらに形成されうるが、ここで、フローティングチャネル３７は、チャネル３５より狭い幅を持つように形成され、ソース３６ａ及びドレイン３６ｂと一定間隔ｄほど離隔して形成されうる。
フローティングチャネル３７とソース３６ａ、またはフローティングチャネル３７とドレイン３６ｂとの間隔ｄは数ｎｍないし数百ｎｍ間隔で調節でき、特に、短い間隔を確保するためにフローティングチャネル３７上に絶縁層３８をさらに形成できる。ソース３６ａまたはドレイン３６ｂのうち少なくとも一つは、絶縁層３８の端部及びチャネル３５の端部と接触するように形成できる。図３に示したように、フローティングチャネル３７とソース３６ａまたはドレイン３６ｂとの間隔ｄは、実質的に絶縁層３８の厚さに対応するということが分かる。
絶縁層３８を数ｎｍないし数百ｎｍの厚さに形成することでフローティングチャネル３７とソース３６ｂまたはドレイン３６ｂとの間隔を制御でき、図１に示した実施形態に比べてチャネル長をさらに短く形成できて、オン電流及びチャネル移動度を向上させることができる。
図３に示した基板３１、酸化層３２、ゲート３３、ゲート絶縁層３４、チャネル３５、ソース３６ａ、ドレイン３６ｂ及びフローティングチャネル３７は、前記図１の説明に示した同じ名称を持つ構成要素の材料を同一に使用できる。そして絶縁層３８は、一般的な半導体素子に使われる絶縁物質を使用して形成されたものであり、例えば、シリコン酸化物、シリコン窒化物、ｈｉｇｈ−ｋ物質またはそれらの混合物などを制限なしに使用できる。
図３に示した酸化物ＴＦＴを製造する工程は、図２Ａないし図２Ｄの製造方法をそのまま適用でき、チャネル３５を形成した後、チャネル３５上に金属または伝導性金属酸化物などの物質を塗布した後、パターニングしてフローティングチャネル３７を先ず形成する。そして、フローティングチャネル３７上に数ｎｍないし数百ｎｍ厚さの絶縁物質を、前記フローティングチャネル３７を取り囲むように塗布して絶縁層３８を形成する。そして、ゲート絶縁層３４、チャネル３５及び絶縁層３８上に金属または伝導性金属酸化物などの物質を塗布した後、パターニングしてソース３６ａ及びドレイン３６ｂを形成できる。
開示された実施形態によれば、ＴＦＴの全体チャネル長を増大または保持して正のしきい電圧を得ることができ、かつ同時に有効チャネル長を減少させて高い電流値を得ることができる高移動度の酸化物ＴＦＴを提供できる。
前述したような実施形態を通じて、当業者ならば、本発明の技術的思想によりＬＣＤ、ＯＬＥＤなどの平板ディスプレイの駆動トランジスタ、メモリ素子の周辺回路構成のためのトランジスタなどの多様な電子素子を製造できるであろう。本発明の実施形態によるＴＦＴは、ボトムゲート型またはトップゲート型として使われうる。結果的に、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
本発明は、薄膜トランジスタ関連の技術分野に好適に用いられる。
１１、３１ 基板
１２、３２ 酸化層
１３、３３ ゲート
１４、３４ ゲート絶縁層
１５、３５ チャネル
１６ａ、３６ａ ソース
１６ｂ、３６ｂ ドレイン
１７、３７ フローティングチャネル
３８ 絶縁層
１２、３２ 酸化層
１３、３３ ゲート
１４、３４ ゲート絶縁層
１５、３５ チャネル
１６ａ、３６ａ ソース
１６ｂ、３６ｂ ドレイン
１７、３７ フローティングチャネル
３８ 絶縁層
Claims (15)
- ソース及びドレインと、
前記ソースと前記ドレインとの間に形成されたチャネルと、
前記チャネル上部に、前記ソース及び前記ドレインと離隔して形成され、前記チャネルの長さよりも短い長さを有する、フローティングチャネルと、を備え、
前記フローティングチャネルの抵抗が前記チャネルのオン状態の抵抗よりも小さくなるように前記チャネルと前記フローティングチャネルとは互いに異なる物質から形成され、
前記フローティングチャネル上に形成された絶縁層をさらに備え、
前記ソースまたは前記ドレインのうち少なくとも一つは、前記絶縁層の端部及び前記チャネルの端部と接触する
ことを特徴とするＴＦＴ。 - 前記チャネルに対応するように基板上に形成されたゲートをさらに備える請求項１に記載のＴＦＴ。
- 前記ゲートと前記チャネルとの間に形成されたゲート絶縁層をさらに備える請求項２に記載のＴＦＴ。
- 前記フローティングチャネルと前記ソース及び前記ドレインとの間の離隔間隔は、前記絶縁層の厚さと同一である
ことを特徴とする請求項１に記載のＴＦＴ。 - ゲートと前記チャネルとの間に形成されたゲート絶縁層をさらに備える請求項１に記載のＴＦＴ。
- 前記チャネルは酸化物を含むことを特徴とする請求項１に記載のＴＦＴ。
- 前記フローティングチャネル、前記ソースと前記ドレインとは同じ伝導性物質で形成されたことを特徴とする請求項１に記載のＴＦＴ。
- 前記フローティングチャネルは、金属、金属合金、金属酸化物、金属間化合物、伝導性高分子、不純物がドーピングされた半導体、炭素ナノチューブ及びグラフェンからなるグループから選択されたいずれか一つまたは二つ以上の組み合わせで形成される物質で形成されたことを特徴とする請求項１に記載のＴＦＴ。
- ソース及びドレインと、
前記ソースと前記ドレインとの間に形成されたチャネルと、
前記チャネルに対応するように基板上に形成されたゲートと、
前記ゲートと前記チャネルとの間に形成されたゲート絶縁層と、
前記チャネルの上部に、前記ソース及び前記ドレインと離隔して形成され、前記チャネルの長さよりも短い長さを有する、フローティングチャネルと、を備え、
前記フローティングチャネル中の荷電キャリア移動度は前記チャネルのそれよりも大きく、
前記フローティングチャネル上に形成された絶縁層をさらに備え、
前記ソースまたは前記ドレインのうち少なくとも一つは、前記絶縁層の端部及び前記チャネルの端部と接触する
ことを特徴とするＴＦＴ。 - 前記フローティングチャネルと前記ソース及び前記ドレインとの間の離隔間隔は、前記絶縁層の厚さと同一である
ことを特徴とする請求項９に記載のＴＦＴ。 - 前記チャネルは酸化物を含むことを特徴とする請求項９に記載のＴＦＴ。
- 前記フローティングチャネル、前記ソースと前記ドレインとは同じ伝導性物質で形成されたことを特徴とする請求項９に記載のＴＦＴ。
- 前記フローティングチャネルの抵抗が前記チャネルのオン状態の抵抗より小さいことを特徴とする請求項９に記載のＴＦＴ。
- 基板上にゲート及びゲート絶縁層を形成する段階と、
前記ゲート絶縁層上にチャネルを形成する段階と、
前記ゲート絶縁層と前記チャネルとを覆うように導電層を形成する段階と、
前記チャネルの両側部とそれぞれ接触して形成されたソース及びドレインを形成し、
前記ソース及び前記ドレインと離隔して形成され、前記チャネルの長さよりも短い長さを有する、フローティングチャネルを形成する段階と、を含み、
前記フローティングチャネルの抵抗が前記チャネルのオン状態の抵抗よりも小さくなるように前記チャネルと前記フローティングチャネルとは互いに異なる物質から形成され、
前記ソース及びドレインと前記フローティングチャネルとの間に形成される絶縁層を形成する段階をさらに含み、
前記ソースまたは前記ドレインのうち少なくとも一つは、前記絶縁層の端部と接触する
ことを特徴とするＴＦＴの製造方法。 - 前記フローティングチャネル、前記ソースと前記ドレインとは同じ伝導性物質で形成されて、同じパターニングプロセスを通じて形成されることを特徴とする請求項１４に記載のＴＦＴの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100007078 | 2010-01-26 | ||
| KR10-2010-0007078 | 2010-01-26 | ||
| KR10-2011-0004535 | 2011-01-17 | ||
| KR1020110004535A KR20110088390A (ko) | 2010-01-26 | 2011-01-17 | 박막 트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011155263A JP2011155263A (ja) | 2011-08-11 |
| JP6078218B2 true JP6078218B2 (ja) | 2017-02-08 |
Family
ID=43903850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011013856A Active JP6078218B2 (ja) | 2010-01-26 | 2011-01-26 | 薄膜トランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8395155B2 (ja) |
| EP (1) | EP2348531B1 (ja) |
| JP (1) | JP6078218B2 (ja) |
| CN (1) | CN102136499B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190040804A (ko) * | 2017-10-11 | 2019-04-19 | 주식회사 엘지화학 | 산화물 반도체 조성물 및 이를 사용하여 제조한 산화물 박막 트랜지스터 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI479547B (zh) * | 2011-05-04 | 2015-04-01 | Univ Nat Cheng Kung | 薄膜電晶體之製備方法及頂閘極式薄膜電晶體 |
| JP2013021165A (ja) * | 2011-07-12 | 2013-01-31 | Sony Corp | 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法 |
| KR101934978B1 (ko) * | 2011-08-04 | 2019-01-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 박막 트랜지스터 표시판 |
| CN102629577B (zh) * | 2011-09-29 | 2013-11-13 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和显示装置 |
| KR101903747B1 (ko) * | 2011-11-16 | 2018-10-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
| CN103258850A (zh) * | 2012-02-15 | 2013-08-21 | 西安电子科技大学 | 一种石墨烯纳米带场效应晶体管及其制备方法 |
| JP2013229453A (ja) * | 2012-04-26 | 2013-11-07 | Sony Corp | 半導体装置、表示装置及び半導体装置の製造方法 |
| CN102915929B (zh) * | 2012-10-30 | 2014-11-12 | 中国科学院上海微系统与信息技术研究所 | 一种石墨烯场效应器件制备方法 |
| US9373685B2 (en) * | 2013-02-15 | 2016-06-21 | Samsung Electronics Co., Ltd. | Graphene device and electronic apparatus |
| US20140273525A1 (en) * | 2013-03-13 | 2014-09-18 | Intermolecular, Inc. | Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films |
| CN104124253A (zh) * | 2013-05-23 | 2014-10-29 | 深超光电（深圳）有限公司 | 薄膜晶体管基板 |
| CN104576744A (zh) * | 2013-10-24 | 2015-04-29 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳纳米管薄膜晶体管、amoled像素柔性驱动电路及制作方法 |
| KR102127781B1 (ko) * | 2013-11-29 | 2020-06-30 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| CN104538453B (zh) | 2014-12-29 | 2018-10-19 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和显示器件 |
| CN105280717B (zh) * | 2015-09-23 | 2018-04-20 | 京东方科技集团股份有限公司 | Tft及其制作方法、阵列基板及显示装置 |
| CN108933082B (zh) * | 2017-05-25 | 2020-09-29 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制作方法 |
| KR20210067818A (ko) * | 2019-11-29 | 2021-06-08 | 광주과학기술원 | 그래핀 반도체 접합 소자 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503615B2 (ja) * | 1988-12-28 | 1996-06-05 | カシオ計算機株式会社 | 薄膜トランジスタ及びその製造方法 |
| JPH05190857A (ja) * | 1992-01-10 | 1993-07-30 | Toshiba Corp | 薄膜トランジスタ |
| JP3762002B2 (ja) * | 1996-11-29 | 2006-03-29 | 株式会社東芝 | 薄膜トランジスタ、及び液晶表示装置 |
| US5917199A (en) * | 1998-05-15 | 1999-06-29 | Ois Optical Imaging Systems, Inc. | Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same |
| JP3956347B2 (ja) * | 2002-02-26 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスプレイ装置 |
| US7462514B2 (en) * | 2004-03-03 | 2008-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television |
| US7242039B2 (en) | 2004-03-12 | 2007-07-10 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| CN101401224B (zh) * | 2006-01-09 | 2013-12-18 | 技术研究及发展基金有限公司 | 晶体管结构及其制造方法 |
| JP5084160B2 (ja) * | 2006-03-20 | 2012-11-28 | キヤノン株式会社 | 薄膜トランジスタ及び表示装置 |
| KR101301155B1 (ko) * | 2006-12-12 | 2013-09-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조방법 |
| JP2008277375A (ja) * | 2007-04-26 | 2008-11-13 | Sanyo Electric Co Ltd | 電界効果トランジスタ及びその製造方法 |
| KR101345378B1 (ko) | 2007-05-17 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| KR100814901B1 (ko) | 2007-05-22 | 2008-03-19 | 한국전자통신연구원 | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 |
| KR101344483B1 (ko) | 2007-06-27 | 2013-12-24 | 삼성전자주식회사 | 박막 트랜지스터 |
| KR101270172B1 (ko) | 2007-08-29 | 2013-05-31 | 삼성전자주식회사 | 산화물 박막 트랜지스터 및 그 제조 방법 |
| JP5213421B2 (ja) | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 酸化物半導体薄膜トランジスタ |
| KR101423671B1 (ko) * | 2008-02-04 | 2014-07-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 장치 |
| US7879678B2 (en) * | 2008-02-28 | 2011-02-01 | Versatilis Llc | Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby |
| KR101513601B1 (ko) | 2008-03-07 | 2015-04-21 | 삼성전자주식회사 | 트랜지스터 |
| KR100941855B1 (ko) | 2008-04-04 | 2010-02-12 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| US8039842B2 (en) * | 2008-05-22 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including thin film transistor |
| KR101643204B1 (ko) * | 2008-12-01 | 2016-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| EP2445011B1 (en) * | 2009-06-18 | 2018-01-10 | Sharp Kabushiki Kaisha | Semiconductor device |
-
2011
- 2011-01-25 EP EP11152094.6A patent/EP2348531B1/en active Active
- 2011-01-26 CN CN201110031440.XA patent/CN102136499B/zh active Active
- 2011-01-26 JP JP2011013856A patent/JP6078218B2/ja active Active
- 2011-01-26 US US12/929,453 patent/US8395155B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190040804A (ko) * | 2017-10-11 | 2019-04-19 | 주식회사 엘지화학 | 산화물 반도체 조성물 및 이를 사용하여 제조한 산화물 박막 트랜지스터 |
| KR102288336B1 (ko) | 2017-10-11 | 2021-08-09 | 주식회사 엘지화학 | 산화물 반도체 조성물 및 이를 사용하여 제조한 산화물 박막 트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2348531A2 (en) | 2011-07-27 |
| CN102136499A (zh) | 2011-07-27 |
| US20110180803A1 (en) | 2011-07-28 |
| JP2011155263A (ja) | 2011-08-11 |
| EP2348531A3 (en) | 2013-07-31 |
| CN102136499B (zh) | 2016-02-10 |
| EP2348531B1 (en) | 2021-05-26 |
| US8395155B2 (en) | 2013-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6078218B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101270172B1 (ko) | 산화물 박막 트랜지스터 및 그 제조 방법 | |
| KR101963225B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US8384076B2 (en) | Transistors, semiconductor devices and methods of manufacturing the same | |
| KR20110010323A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US20110220878A1 (en) | Thin film transistor and method of manufacturing the same | |
| CN105390551A (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| WO2011151990A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| TW201246531A (en) | Offset electrode TFT structure | |
| KR101919426B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
| US20170162710A1 (en) | Method for Fabricating Enhancement-mode Field Effect Transistor Having Metal Oxide Channel Layer | |
| Choi et al. | Implementation of In–Ga–Zn–O thin-film transistors with vertical channel structures designed with atomic-layer deposition and silicon spacer steps | |
| WO2011141946A1 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| TWI664734B (zh) | 製造薄膜電晶體的方法 | |
| Oh et al. | 67‐3: Bottom‐Gate ELA Poly‐Si TFT for High‐Resolution AMOLED Mobile Displays | |
| US20180315860A1 (en) | Vertical thin-film transistor with multiple-junction channel | |
| JP5403614B2 (ja) | 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法 | |
| KR101778223B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR102192083B1 (ko) | 높은 온/오프 전류비를 가진 박막 트랜지스터 | |
| KR20150060034A (ko) | 이중 게이트 전극을 가진 박막 트랜지스터 | |
| JP6327548B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20090033715A (ko) | 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법 | |
| JP4811638B2 (ja) | 有機半導体装置のしきい値電圧制御方法 | |
| KR102231372B1 (ko) | 산화물 반도체 박막 트랜지스터 및 이의 제조방법 | |
| JP2015204368A (ja) | 薄膜トランジスタおよび表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160509 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161115 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6078218 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |