KR20090033715A - 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법 - Google Patents
보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20090033715A KR20090033715A KR1020070098889A KR20070098889A KR20090033715A KR 20090033715 A KR20090033715 A KR 20090033715A KR 1020070098889 A KR1020070098889 A KR 1020070098889A KR 20070098889 A KR20070098889 A KR 20070098889A KR 20090033715 A KR20090033715 A KR 20090033715A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- protective layer
- gate
- oxide thin
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000002161 passivation Methods 0.000 title 1
- 239000011241 protective layer Substances 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 28
- 229920000592 inorganic polymer Polymers 0.000 claims abstract description 11
- 229920000620 organic polymer Polymers 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 22
- 239000002861 polymer material Substances 0.000 claims description 17
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 10
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 claims description 10
- 235000019407 octafluorocyclobutane Nutrition 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 238000005507 spraying Methods 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 6
- -1 Divinyl Siloxane bis-Benzocyclobutane Chemical compound 0.000 claims description 5
- 229920000412 polyarylene Polymers 0.000 claims description 5
- KAKZBPTYRLMSJV-UHFFFAOYSA-N vinyl-ethylene Natural products C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 235000015067 sauces Nutrition 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000889 atomisation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
본 발명은 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법에 관한 것이다. 산화물 박막 트랜지스터에 있어서, 기판 상의 일영역에 형성된 게이트; 상기 기판 및 게이트 상에 형성된 게이트 절연층; 상기 게이트에 대응되는 게이트 절연층 상에 형성된 채널; 상기 채널 양측에 형성된 소스 및 드레인; 및 상기 채널, 소스 및 드레인 상에 SOG 물질로 형성된 보호층;을 포함하는 산화물 박막 트랜지스터를 제공한다.
Description
본 발명은 산화물 박막 트랜지스터에 관한 것으로, 보다 상세하게는 열화를 방지하기 위하여 표면에 SOG 보호층을 형성한 산화물 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
박막 트랜지스터(Thin film transistor)는 다양한 응용 분야에 이용되고 있으며 특히, 디스플레이 분야에서 스위칭 및 구동 소자로 이용되고 있다. 현재 TV용 패널로서 액정디스플레이(LCD)가 주축을 이루고 있는 가운데, 유기발광 디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다. 시장에서 요구하는 사항으로는 대형화, 저가격, 고화질 (동영상표현력, 고해상도, 밝기, 명암비, 색재현력) 등이 있다. 이와 같은 요구 사항에 대응하기 위하여 유리 등의 기판의 대형화와 함께, 우수한 성능을 갖는 디스플레이의 스위칭 및 구동소자로 적용될 박막 트랜지스터(TFT)가 요구된다.
디스플레이의 구동 및 스위칭 소자로서 사용되는 것으로, 비정질 실리콘 박막트랜지스터(a-Si TFT)가 있으며, 저가의 비용으로 2m가 넘는 대형 기판상에 균일 하게 형성될 수 있는 소자로서 현재 가장 널리 쓰이는 소자이다. 그러나, 디스플레이의 대형화 및 고화질화 추세에 따라 소자 성능 역시 고성능이 요구되어, 이동도 0.5 cm2/Vs수준의 기존의 a-Si TFT는 한계에 다다를 것으로 판단된다. 따라서 a-Si TFT보다 높은 이동도를 갖는 고성능 TFT 및 제조 기술이 필요하다.
a-Si TFT 대비 월등히 높은 성능을 갖는 다결정 실리콘 박막트랜지스터(poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖는다. 또한, a-Si TFT에 비해 소자 특성 열화 문제가 매우 적다. 그러나, poly-Si TFT를 제작하기 위해서는 a-Si TFT에 비해 복잡한 공정이 필요하고 그에 따른 추가 비용도 증가한다. 특히 p-Si TFT 는 대형 기판에 적용시 균일도가 감소하는 큰 단점을 가지고 있다. 따라서, p-Si TFT는 디스플레이의 고화질화나 OLED와 같은 제품에 응용되기 적합하지만, 비용 면에서는 기존 a-Si TFT에 비해 열세이므로 응용이 제한적인 단점이 있다. 그리고 p-Si TFT의 경우, 제조 장비의 한계나 균일도 불량과 같은 기술적인 문제로 현재까지는 1 m가 넘는 대형기판을 이용한 제조공정이 실현되고 있지 않기 때문에, TV 제품으로의 응용이 어렵다.
이에 따라 a-Si TFT의 장점과 poly-Si TFT의 장점을 모두 지닌 새로운 TFT기술에 대한 요구되었다. 이에 대한 연구가 활발히 진행되고 있는데, 그 대표적인 것으로 산화물 박막 트랜지스터이다.
도 1은 종래 기술에 의한 산화물 박막 트랜지스터의 바텀 게이트 구조를 나 타낸 단면도이다. 도 1을 참조하면, 절연층(11a)이 형성된 기판(11) 상의 일영역에 게이트(12)가 형성되어 있으며, 기판(11) 및 게이트(12) 상에 게이트 절연층(13)이 형성되어 있다. 게이트(12)에 대응되는 게이트 절연층(13) 상에 채널(15)이 형성되어 있으며, 채널(15) 양측부에는 소스(14a) 및 드레인(14b)이 형성되어 있다. 채널(15), 소스(14a) 및 드레인(14b) 상에는 보호층(16)이 형성되어 있다.
최근 각광을 받는 산화물 박막 트랜지스터는 주로 Zn 산화물을 이용하여 채널(15)을 형성하고 있다. Zn 산화물계 반도체 소자는 저온 공정으로 제작이 가능하고 비정질 상이기 때문에 대면적화가 용이한 장점을 가진다. Zn 산화물계 박막 트랜지스터는 외부 환경에 의한 악영향을 최소화시키기 위해 보호층(16)을 필요로 한다. 보호층(16)은 통상적으로 플라즈마화학 증착법(PECVD)에 의해 실리콘 산화물 또는 실리콘 질화물로 형성시킨다.
그러나, 실리콘 산화물 또는 실리콘 질화물로 보호층을 형성한 경우, 열화에 의해 박막 트랜지스터의 특성이 거의 나타나지 않는다. 이는, Zn 산화물계 물질로 형성된 채널이 진공 또는 플라즈마에 노출되면서 소자의 특성에 악영향을 미치기 때문인 것으로 판단된다. 따라서, 산화물 박막 트랜지스터의 열화 현상을 방지할 수 있는 보호층 및 제조 방법이 요구된다.
본 발명에서 이루고자 하는 기술적 과제는 산화물 박막 트랜지스터의 열화 현상을 방지하기 위하여, 새로운 보호층 물질을 포함하는 산화물 박막 트랜지스터 및 그 제조 방법이 요구된다.
본 발명에서는 상기 목적을 달성하기 위하여,
산화물 박막 트랜지스터에 있어서,
기판 상의 일영역에 형성된 게이트;
상기 기판 및 게이트 상에 형성된 게이트 절연층;
상기 게이트에 대응되는 게이트 절연층 상에 형성된 채널;
상기 채널 양측에 형성된 소스 및 드레인; 및
상기 채널, 소스 및 드레인 상에 SOG 물질로 형성된 보호층;을 포함하는 산화물 박막 트랜지스터를 제공한다.
본 발명에 있어서, 상기 SOG 물질은 무기 고분자 물질 또는 유기 고분자 물질인 것을 특징으로 한다.
본 발명에 있어서, 상기 무기 고분자 물질은 Hydrogen Silsesquioxance(HSSQ) 또는 Methyksilsesquioxane(MSSQ)인 것을 특징으로 한다.
본 발명에 있어서, 상기 유기 고분자 물질은 Polymide, Divinyl Siloxane bis-Benzocyclobutane(DVS-BCS), Perfluorocyclobutane(PFCB), Polyarylene Ether(PAE) 또는 SiLK인 것을 특징으로 한다.
또한, 본 발명에서는 산화물 박막 트랜지스터에 있어서,
기판 상의 일영역에 형성된 채널;
상기 채널의 양측에 형성된 소스 및 드레인;
상기 채널, 소스 및 드레인 상에 형성된 게이트 절연층;
상기 게이트 절연층의 상기 채널에 대응되는 영역에 형성된 게이트; 및
상기 게이트 절연층 및 상기 게이트 상에 형성된 것으로 SOG 물질을 포함하는 보호층;을 포함하는 보호층을 지닌 산화물 박막 트랜지스터를 제공한다.
또한, 본 발명에서는 산화물 박막 트랜지스터의 제조 방법에 있어서,
기판 상에 게이트를 형성하고, 상기 기판 및 상기 게이트 상에 게이트 절연층을 형성하는 단계;
상기 게이트에 대응되는 게이트 절연층 상에 채널을 형성하는 단계;
상기 캐핑층의 양측부에 소스 및 드레인을 형성하는 단계; 및
상기 채널, 소스 및 드레인 상에 SOG 물질을 포함하는 보호층을 형성하는 단계;를 포함하는 보호층을 지닌 산화물 박막 트랜지스터의 제조 방법을 제공한다.
본 발명에 있어서, 상기 보호층은 스핀 코팅, 디핑, 분무, 분사 또는 인쇄법에 의해 형성하는 것을 특징으로 한다.
본 발명에 따르면, SOG 물질을 사용하여 산화물 박막 트랜지스터의 보호층을 형성함으로써, 채널의 열화를 방지할 수 있으며, 보호층 형성 전후 전기적 특성 변 화가 거의 없는 산화물 박막 트랜지스터를 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 산화물 박막 트랜지스터 및 그 제조 방법에 대해 상세히 설명하고자 한다. 참고로 도면에 나타낸 각 층의 두께 및 폭은 설명을 위하여 다소 과장되게 도시한 것임을 명심하여야 한다.
도 2a는 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 바텀 게이트 구조를 나타낸 단면도이다. 본 발명의 실시예에 의한 산화물 박막 트랜지스터는 보호층으로 SOG(Spin On Glass) 물질을 사용한 것을 특징으로 한다.
도 2a를 참조하면, 기판(21)의 일영역 상에 게이트(22)가 형성되어 있으며, 기판(21) 및 게이트(22) 상에는 게이트 절연층(23)이 형성되어 있다. 여기서, 기판(21)이 실리콘인 경우에는 실리콘의 표면에 열산화 등으로 형성된 산화층 또는 질화층으로 형성된 절연층(21a)을 더 포함할 수 있다. 게이트(22)에 대응되는 게이트 절연층(23) 상에는 활성 영역에 해당하는 채널(24)이 형성되어 있다. 그리고, 채널(24)의 양측부에는 소스(25a) 및 드레인(25b)이 형성되어 있으며, 채널(24), 소스(25a) 및 드레인(25b) 상에는 SOG 물질을 포함하는 보호층(26)이 형성되어 있다.
도 2b는 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 탑 게이트 구조를 나타낸 단면도이다.
도 2b를 참조하면, 기판(201)의 일영역 상에 활성 영역에 해당하는 채널(202)이 형성되어 있으며, 채널(202)의 양측부에는 소스(203a) 및 드레인(203b) 이 형성되어 있다. 채널(202), 소스(203a) 및 드레인(203b) 상에는 게이트 절연층(204)이 형성되어 있으며, 채널(202)에 대응되는 게이트 절연층(204) 상에는 게이트(205)가 형성되어 있다. 그리고, 게이트(205) 및 게이트 절연층(204) 상에는 SOG 물질을 포함하는 보호층(206)이 형성되어 있다.
도 2a 및 도 2b에 나타낸 본 발명의 실시예에 의한 산화물 박막 트랜지스터를 형성하는 각 층의 물질에 대해 설명하면 다음과 같다.
기판(21, 201)은 일반적인 반도체 소자의 기판으로 사용되는 물질로 형성할 수 있으며, 실리콘, 글래스 또는 유기물 재료를 사용할 수 있다. 기판(21, 201)으로 실리콘 기판을 사용하는 경우에는 실리콘 기판 표면을 열산화 또는 질화 처리를 하여 실리콘 산화층 또는 질화층 등의 절연층을 형성하여 이용할 수 있다.
게이트(22, 205)는 전도성 물질을 사용할 수 있으며, 예를 들어 금속 또는 금속 산화물로 형성할 수 있다. 게이트 절연층(23, 204)은 통상적인 반도체 소자에 사용되는 절연 물질을 사용하여 형성할 수 있으며, 실리콘 산화물 또는 유전율이 높은 High-K 물질인 HfO2, Al2O3, Si3N4를또는 이들의 혼합물을 사용할 수 있다.
소스(25a, 203a) 및 드레인(25b, 203b)은 전도성 물질을 사용하여 형성할 수 있다. 예를 들어, Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 금속 또는 전도성 산화물을 이용할 수 있다.
본 발명의 실시예에 의한 산화물 박막 트랜지스터는 보호층(26, 206)으로 SOG(Silicon On Glass) 물질을 이용하여 형성한 것을 특징으로 한다. SOG 물질은 무기 고분자 물질 또는 유기 고분자 물질이며, 보호층(26, 206)은 SOG 물질을 도포 및 열처리 공정에 의해 형성된다. 무기 고분자 물질로는 Hydrogen Silsesquioxance(HSSQ), Methyksilsesquioxane(MSSQ) 등이 있으며, 유기 고분자 물질로는 Polymide, Divinyl Siloxane bis-Benzocyclobutane(DVS-BCS), Perfluorocyclobutane(PFCB), Polyarylene Ether(PAE) 또는 SiLK 등이 있다. SOG 물질을 도포하는 방법으로는, 스핀 코팅(spin coating), 디핑(deeping), 분무(spray), 분사(atomization??) 또는 인쇄법(printing) 등이 있다.
이하, 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 제조 방법의 일실시예에 대해 설명하고자 한다. 여기서는 도 2a에 나타낸 바텀 게이트 구조의 산화물 박막 트랜지스터의 제조 방법에 대해 설명한다.
먼저, 실리콘, 글래스 또는 유기물 재료로 형성된 기판(21)을 마련한다. 실리콘 기판을 사용하는 경우에는 열산화 공정 등에 의해 기판(21) 표면에 절연층(21a)을 형성할 수 있다. 그리고, 금속 또는 전도성 금속 산화물을 기판(21) 상에 도포하고, 이를 패터닝하여 게이트(22)를 형성한다.
다음으로 기판(21) 및 게이트(22) 상에 절연 물질을 도포하여 게이트 절연층(23)을 형성한 뒤, 게이트(22)에 대응되는 게이트 절연층(23) 상에 채널 물질PVD, CVD 또는 ALD 등의 공정 등으로 도포하고 패터닝 공정을 실시하여 채널(24)을 형성한다. 다음으로, 게이트 절연층(23) 상에 금속 또는 전도성 금속 산화물 등을 도포한 뒤, 식각 공정에 의해 채널(24)을 노출시키며, 소스(25a) 및 드레인(25b)을 형성한다. 그리고, 채널(24), 소스(25a) 및 드레인(25b) 상에 SOG 물질을 도포하여 보호층(26)을 형성한다. 보호층의 형성 공정을 상세히 설명하면 다음과 같다.
채널(24), 소스(25a) 및 드레인(25b) 상에 SOG 용액을 용매와 함께 스핀 코팅, 디핑, 분무, 분사 또는 인쇄법에 의해 도포한다. 이 때, 스핀 코팅 공정을 이용하는 경우, 약 2000 내지 4000 rpm으로 10초 내지 수분 동안 SOG 물질을 코팅한다. 그리고, 용매를 제거하기 위하여 섭씨 100 내지 200도의 온도에서 1분 내지 수십분 동안 건조 공정을 실시한다. 이 때, 수단계에 걸쳐 건조 공정을 실시할 수 있다. 마지막으로 막의 치밀화를 위해, 섭씨 250도 내지 380도에서 20분 내지 60분 동안 열처리를 실시하며, 이 공정으로 인하여 통상적인 산화물 박막 트랜지스터의 채널(24), 소스(25a) 및 드레인(25b)의 활성화를 위한 열처리 공정을 생략할 수 있다.
도 1에 나타낸 종래 기술에 의한 산화물 박막 트랜지스터의 보호층 형성 전후의 게이트 전압에 대한 드레인 전류 값을 측정하여 도 3a 및 도 3b에 나타내었다. 도 3a는 보호층 형성 전의 게이트 전압에 대한 드레인 전류 값을 나타낸 그래프이며, 도 3b는 보호층 형성 후의 게이트 전압에 대한 드레인 전류 값을 나타낸 그래프이다. 도 3a 및 도 3b를 참조하면, 보호층 형성에 의해 소자가 열화되어, 박막 트랜지스터의 특징을 거의 나타내지 못하는 것을 알 수 있다. 보호층의 형성 시, 채널이 열화되어 소자의 특성에 악영향을 미치기 때문인 것으로 판단된다.
도 4a 및 도 4b는 도 2에 나타낸 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 보호층 형성 전후의 게이트 전압에 대한 드레인 전류 값을 나타낸 그래프이다.
여기서 사용된 시편은 다음과 같다. 약 100nm 두께의 실리콘 질화층이 형성된 기판 상에, 약 200nm의 Mo로 게이트를 형성하고, 약 200nm 두께의 실리콘 질화물로 게이트 절연층을 형성한 뒤, 약 70nm 두께의 GIZO(Ga-In-Zn 산화물)로 채널을 형성하고, 약 200nm 두께의 소스 및 드레인을 형성하였다. 그 뒤, 게이트 전압에 대한 드레인 전류 값을 측정하여 그 결과를 도 4a에 나타내었다. 그리고, Hydrogen Silsesquioxance(HSSQ)를 용매와 함께 약 4000rpm으로 약 40초간 스핀 코팅으로 채널, 소스 및 드레인 상에 도포하였다. 그리고, 섭씨 110도에서 3분간, 150도에서 3분간, 200도에서 10분간 3단계 건조 공정으로 실시하여 용매를 증발시키고, 섭씨 350도에서 30분 동안 열처리를 실시하였다. 그 뒤, 게이트 전압에 대한 드레인 전류 값을 측정하여 그 결과를 도 4b에 나타내었다.
도 4a 및 도 4b를 참조하면, 보호층 형성 전후에 따른 산화물 박막 트랜지스터의 특성 변화가 크게 나타나지 않은 것을 알 수 있다.
상기와 같은 실시예를 통해서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 소자 열화를 방지한 산화물 박막 트랜지스터 및 그 제조 방법을 이용하여 디스플레이 또는 크로스 포인트형 메모리 소자 등의 다양한 전자 소자를 제조할 수 있을 것이다. 결과적으로 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 종래 기술에 의한 산화물 박막 트랜지스터의 바텀 게이트 구조를 나타낸 도면이다.
도 2a는 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 바텀 게이트 구조를 나타낸 도면이다.
도 2b는 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 탑 게이트 구조를 나타낸 도면이다.
도 3a는 종래 기술에 의한 산화물 박막 트랜지스터의 보호층 형성 전의 게이트 전압에 대한 드레인 전류 값을 나타낸 그래프이다.
도 3b는 종래 기술에 의한 산화물 박막 트랜지스터의 보호층 형성 후의 게이트 전압에 대한 드레인 전류 값을 나타낸 그래프이다.
도 4a는 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 보호층 형성 전의 게이트 전압에 대한 드레인 전류 값을 나타낸 그래프이다.
도 4b는 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 보호층 형성 후의 게이트 전압에 대한 드레인 전류 값을 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11... 기판 12... 게이트
13... 게이트 절연층 15... 채널
14a... 소스 14b... 드레인
21, 201... 기판 22, 205... 게이트
23, 204... 게이트 절연층 24, 202... 채널
25a, 203a... 소스 25b, 203b... 드레인
26, 206... 보호층
Claims (13)
- 산화물 박막 트랜지스터에 있어서,기판 상의 일영역에 형성된 게이트;상기 기판 및 게이트 상에 형성된 게이트 절연층;상기 게이트에 대응되는 게이트 절연층 상에 형성된 채널;상기 채널 양측에 형성된 소스 및 드레인; 및상기 채널, 소스 및 드레인 상에 SOG 물질로 형성된 보호층;을 포함하는 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터.
- 제 1항에 있어서,상기 SOG 물질은 무기 고분자 물질 또는 유기 고분자 물질인 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터.
- 제 2항에 있어서,상기 무기 고분자 물질은 Hydrogen Silsesquioxance(HSSQ) 또는 Methyksilsesquioxane(MSSQ)인 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터.
- 제 2항에 있어서,상기 유기 고분자 물질은 Polymide, Divinyl Siloxane bis-Benzocyclobutane(DVS-BCS), Perfluorocyclobutane(PFCB), Polyarylene Ether(PAE) 또는 SiLK인 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터.
- 산화물 박막 트랜지스터에 있어서,기판 상의 일영역에 형성된 채널;상기 채널의 양측에 형성된 소스 및 드레인;상기 채널, 소스 및 드레인 상에 형성된 게이트 절연층;상기 게이트 절연층의 상기 채널에 대응되는 영역에 형성된 게이트; 및상기 게이트 절연층 및 상기 게이트 상에 형성된 것으로 SOG 물질을 포함하는 보호층;을 포함하는 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터.
- 제 5항에 있어서,상기 SOG 물질은 무기 고분자 물질 또는 유기 고분자 물질인 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터.
- 제 6항에 있어서,상기 무기 고분자 물질은 Hydrogen Silsesquioxance(HSSQ) 또는 Methyksilsesquioxane(MSSQ)인 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터.
- 제 6항에 있어서,상기 유기 고분자 물질은 Polymide, Divinyl Siloxane bis-Benzocyclobutane(DVS-BCS), Perfluorocyclobutane(PFCB), Polyarylene Ether(PAE) 또는 SiLK인 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터.
- 산화물 박막 트랜지스터의 제조 방법에 있어서,기판 상에 게이트를 형성하고, 상기 기판 및 상기 게이트 상에 게이트 절연층을 형성하는 단계;상기 게이트에 대응되는 게이트 절연층 상에 채널을 형성하는 단계;상기 캐핑층의 양측부에 소스 및 드레인을 형성하는 단계; 및상기 채널, 소스 및 드레인 상에 SOG 물질을 포함하는 보호층을 형성하는 단계;를 포함하는 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터의 제조 방법.
- 제 9항에 있어서,상기 SOG 물질은 무기 고분자 물질 또는 유기 고분자 물질인 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터의 제조 방법.
- 제 10항에 있어서,상기 무기 고분자 물질은 Hydrogen Silsesquioxance(HSSQ) 또는 Methyksilsesquioxane(MSSQ)인 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터의 제조 방법.
- 제 10항에 있어서,상기 유기 고분자 물질은 Polymide, Divinyl Siloxane bis-Benzocyclobutane(DVS-BCS), Perfluorocyclobutane(PFCB), Polyarylene Ether(PAE) 또는 SiLK인 것을 특징으로 하는 보호층을 지닌 산화물 박막 트랜지스터의 제조 방법.
- 제 9항에 있어서,상기 보호층은 스핀 코팅, 디핑, 분무, 분사 또는 인쇄법에 의해 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070098889A KR20090033715A (ko) | 2007-10-01 | 2007-10-01 | 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070098889A KR20090033715A (ko) | 2007-10-01 | 2007-10-01 | 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090033715A true KR20090033715A (ko) | 2009-04-06 |
Family
ID=40759908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070098889A KR20090033715A (ko) | 2007-10-01 | 2007-10-01 | 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090033715A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180136324A (ko) | 2017-06-14 | 2018-12-24 | 광운대학교 산학협력단 | 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법 |
| KR20190019467A (ko) | 2017-08-17 | 2019-02-27 | 광운대학교 산학협력단 | 용액 공정 처리된 탄소/불소중합체 전계 효과 트랜지스터와 그 전하 전이 개선 방법 |
| KR101983551B1 (ko) * | 2017-12-18 | 2019-05-29 | 한밭대학교 산학협력단 | 토양수분센서 디바이스용 고분자 봉지 산화물 박막 트랜지스터 |
-
2007
- 2007-10-01 KR KR1020070098889A patent/KR20090033715A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180136324A (ko) | 2017-06-14 | 2018-12-24 | 광운대학교 산학협력단 | 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법 |
| KR20190019467A (ko) | 2017-08-17 | 2019-02-27 | 광운대학교 산학협력단 | 용액 공정 처리된 탄소/불소중합체 전계 효과 트랜지스터와 그 전하 전이 개선 방법 |
| KR101983551B1 (ko) * | 2017-12-18 | 2019-05-29 | 한밭대학교 산학협력단 | 토양수분센서 디바이스용 고분자 봉지 산화물 박막 트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101270172B1 (ko) | 산화물 박막 트랜지스터 및 그 제조 방법 | |
| JP5969995B2 (ja) | 酸化物薄膜トランジスタアレイの製造方法 | |
| KR101880838B1 (ko) | 박막 트랜지스터용 하이브리드 유전 재료 | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| US8395155B2 (en) | Thin film transistors having an additional floating channel and methods of manufacturing the same | |
| KR101468594B1 (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
| KR101558534B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US9337346B2 (en) | Array substrate and method of fabricating the same | |
| KR20090002841A (ko) | 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법 | |
| KR20080102029A (ko) | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 | |
| US20200303428A1 (en) | Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate | |
| KR20110088390A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20090033715A (ko) | 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법 | |
| JP5403614B2 (ja) | 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法 | |
| KR101778223B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101216642B1 (ko) | 알루미늄 산화물 게이트 절연막이 형성된 산화물 박막 트랜지스터 및 그 제조방법 | |
| US10170631B2 (en) | Manufacturing methods of oxide thin film transistors | |
| US10748759B2 (en) | Methods for improved silicon nitride passivation films | |
| KR101519480B1 (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
| Okumoto et al. | Top‐emission AMOLED display driven by organic TFTs with semiconductor layer patterned by inkjet process | |
| KR20080111736A (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
| KR101993383B1 (ko) | 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법 | |
| KR20100041530A (ko) | 실록산막 및 이를 포함하는 산화물 박막 트랜지스터 | |
| KR20170080506A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR20140050993A (ko) | Ｚｎ화합물 반도체 및 이를 포함하는 박막 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |