KR20180136324A - 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법 - Google Patents

투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법 Download PDF

Info

Publication number
KR20180136324A
KR20180136324A KR1020170075125A KR20170075125A KR20180136324A KR 20180136324 A KR20180136324 A KR 20180136324A KR 1020170075125 A KR1020170075125 A KR 1020170075125A KR 20170075125 A KR20170075125 A KR 20170075125A KR 20180136324 A KR20180136324 A KR 20180136324A
Authority
KR
South Korea
Prior art keywords
zto
tft
thin film
trfe
pvdf
Prior art date
Application number
KR1020170075125A
Other languages
English (en)
Other versions
KR102016157B1 (ko
Inventor
하태준
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020170075125A priority Critical patent/KR102016157B1/ko
Publication of KR20180136324A publication Critical patent/KR20180136324A/ko
Application granted granted Critical
Publication of KR102016157B1 publication Critical patent/KR102016157B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H01L51/0516
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L51/0043
    • H01L51/0097
    • H01L51/107
    • H01L51/5237
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/151Copolymers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전하 스크리닝 방법(charge-screening method)을 사용하여 투명 플렉시블 디스플레이(Transparent Flexible Displays)용 100℃ 이하의 저온에서 제조된 강유전성 공중합체(Ferroelectric Copolymers)를 전개한 고성능 저온 용액 공정된 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) 박막 트랜지스터(ZTO TFT, Zinc-Tin-Oxide Thin-Film Transistors) 및 불소 중합체(fluoroploymer) 박막을 보호층으로 사용하는 ZTO TFT 소자 봉지 공정 방법을 제공한다. 금속 산화물 반도체 재료를 사용하는 ZTO TFTs의 소자 특성을 향상시키기 위해 fluoroploymer 박막을 보호층으로 이용하는 반도체 소자 봉지(encapsulation) 공정을 사용하며, carbon-fluorine 쌍극자 결합으로 이루어진 fluoropolymer(PVDF-TrFE)를 사용하여 저온 용액 공정을 사용하여 패시베이션(passivation)을 통해 ZTO TFTs의 전기/전자적 특성을 향상시킨다. TFT를 기반으로 한 반도체 소자 및 회로 분야에서 공정 과정에서 발생하는 전하 불순물(impurity)과의 화학적 결합을 통해 나빠진 TFT 소자의 intrinsic charge transport 특성을 회복하고, fluoropolymer를 사용한 100℃ 이하의 저온 용액 공정 기반의 fluorocarbon passivation은 복잡하고 값비싼 장비의 필요가 없기 때문에 실용적이며, 소수성 표면 특성에 의해 물과 수분과의 화학적 결합을 억제시킴으로써 장시간의 동작에 따른 TFT 소자의 안정성을 확보하였다.

Description

투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 ZTO TFT 소자 봉지 공정 방법{High Performance Solution-Processed Zinc-Tin-Oxide Thin-Film Transistors Employing Ferroelectric Copolymers Fabricated at Low Temperature for Transparent Flexible Displays and encapsulation process method of ZTO TFT device using fluoroploymer thin film}
본 발명은 전하 스크리닝 방법(charge-screening method)을 사용하여 투명 플렉시블 디스플레이(Transparent Flexible Displays)용 100℃ 이하의 저온에서 제조된 강유전성 공중합체(Ferroelectric Copolymers)를 전개한 고성능 저온 용액 공정된 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) 박막 트랜지스터(ZTO TFT, Zinc-Tin-Oxide Thin-Film Transistors) 및 불소 중합체(fluoroploymer) 박막을 보호층으로 사용하는 ZTO TFT 소자 봉지 공정 방법을 제공한다.
금속 산화물 반도체(metal-oxide semiconductor) 재료를 사용하는 ZTO TFTs의 소자 특성을 향상시키기 위해 불소 중합체 박막(fluoroploymer film)을 보호층으로 이용하는 반도체 소자 봉지(encapsulation) 공정에서, carbon-fluorine 쌍극자 결합(carbon-fluorine dipole interactions)으로 이루어진 불소 중합체(fluoropolymer)(Polyvinylidene fluoride, PVDF-TrFE)를 사용하여 100℃ 이하의 저온 용액 공정(solution process) 기반 패시베이션(passivation)을 통해 전기/전자적 특성을 향상시켰다. TFT를 기반으로 한 소자 및 회로 분야에서, 공정에서 발생하는 전하 불순물(charge impurity)과의 화학적 결합을 통해 나빠진 TFT 소자의 intrinsic charge transport 특성을 회복하고, 장시간의 동작에 따른 TFT 소자의 안정성을 높이는, 불소 중합체(fluoroploymer) 박막을 보호층으로 이용하는 반도체 소자 봉지 공정 방법을 제공한다. 불소 중합체(fluoropolymer) 기반의 물질을 사용한 저온 용액 공정 기반의 패시베이션 처리는 전하 불순물(charge impurity)의 영향을 억제시킴으로써 진성 전하 전이(intrinsic charge transport)을 회복하고, 소수성 표면(hydrophobic surface) 특성에 의해 내부 또는 외부에서의 수분과의 화학적 결합을 억제시킴으로써 소자의 안정성 및 신뢰성을 확보한다. 100℃ 이하의 저온 용액 공정 기반의 fluorocarbon passivation은 복잡하고 값비싼 장비가 필요없기 때문에 실용적이며, 도핑(doping)과는 다르게 그 효과가 장시간 유지된다.
도 1은 포항공대 - ALD(Atomic Layer Deposition, 원자층 기상 성장)를 패시베이션을 통한 Organic Thin Film Transistors(OTFT)의 활동 시간 연장을 나타낸 사진이다.
도 2는 캘리포니아 대학교 산타바버라 - TiOx를 passivation 층으로 사용하여 O2, H2O등으로부터 OTFT를 보호함으로써 활동 시간 연장 및 성능 향상을 나타낸 도면이다.
도 3은 LG전자 - OLED display(TFE 기술을 사용한 flexible display)의 수명 연장을 위한 유리 encapsulation 기술을 나타낸 사진이다. LG 전자는 PECVD(Plasma Enhanced Chemical Vapor Deposition)방식을 이용한 TFE(Thin Film Encapsulation) 기술과 더불어 케터(Gatter)와 실링캡(Sealing Cap)을 미적용하는 기술을 개발하였다.
도 4는 후지 - 대기 플라즈마를 통한 CVD 강화 기술 개발(회전 드럼 전극의 DBD 플라즈마)에 대한 사진이다. 후자 사는 PECVD 기술과 두 개의 회전 드럼 전극 사이에 배치된 DBD(Dielectric Barrier Discharge)의 플라즈마 기술을 활용한 기술을 사용하여 수분 차단 필름을 개발하였다.
도 5는 카티바 - 잉크젯 인쇄 기술을 활용한 기술 개발과 관련된 잉크젯 인쇄 기술 공정 사진이다.
균일한 표면 형성을 통해 우수한 평면 기판제작과 더불어, 고품질의 봉지(encapsulation)를 통하여 수분 및 산소 차단을 위한 기술을 개발하였다.
도 6은 기존 ALD 방식의 Passivation 공정 모식도이다.
현재 대부분의 패시베이션(Passviation) 공정은 ALD(Atomic Layer Deposition, 원자층 기상 성장)나 CVD(Chemical Vapor Deposition, 화학적 기상 증착) 등의 진공 공정 장비를 이용한 공정이 주를 이루었다. 하지만 이는 고가의 진공 장비 및 진공 장비를 설치할 장소가 필요하며 복잡한 공정 기술로 인하여 장비 사용을 위한 전문 인력이 필요하다는 단점이 있다.
또한, 진공 챔버를 이용한 passviation 공정은 활성층 물질에 영향을 받기 때문에 다양한 물질에 적용이 힘들고 또한 도 7과 같은 현재 각광 받고 있는 웨어러블 디바이스의 웨어러블 소자에 대한 적용이 어렵다는 단점이 있다.
이와 관련된 선행기술1로써, 특허공개번호 10-2005-0100327에서 공개된 "유기 박막 트랜지스터용 다중-표면보호층 구조 및 그의 제조방법"은 유기 박막 트랜지스터용 다중-표면보호층 구조 및 유기 박막 트랜지스터에 스핀코팅, 주입인쇄, 스크린인쇄, 또는 미세접촉으로 다중-표면보호층 구조를 제조하는 방법에 관한 것으로, 특히 기재, 상기 기재에 형성된 게이트층, 상기 기재와 게이트층에 형성된 절연층, 상기 절연층에 형성된 전극층, 상기 절연층과 전극층에 형성된 반도체층, 및 상기 반도체층과 전극층에 형성된 표면보호층으로 이루어지는 것을 특징으로 한다.
이와 관련된 선행기술2로써, 특허공개번호 10-2009-0033715에서 공개된 "보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법"은 산화물 박막 트랜지스터에 있어서, 기판 상의 일영역에 형성된 게이트; 상기 기판 및 게이트 상에 형성된 게이트 절연층; 상기 게이트에 대응되는 게이트 절연층 상에 형성된 채널; 상기 채널 양측에 형성된 소스 및 드레인; 및 상기 채널, 소스 및 드레인 상에 SOG 물질로 형성된 보호층;을 포함하는 산화물 박막 트랜지스터를 제공한다.
이와 관련된 선행기술3로써, 특허공개번호 10-2004-0008308에서 공개된 "보호층을 포함한 유기 반도체 전계효과 트랜지스터 및 이의 제조방법"은 기판(1)을 포함하고, 게이트 전극(2)이 기판(1) 위에 형성되며, 게이트 절연층(3)이 기판(1)과 게이트 전극(2) 위에 형성되어 있으며, 제1반도체층 (4)이 게이트 절연층(3) 위에 형성되고, 제2반도체층(6)이 제1반도체층(4) 위에 형성되며, 보호층(5)이 제2반도체층(6)위에 형성되고, 소스/드레인 전극(7)이 보호층 (5)의 에칭 홀내와 제1반도체층(4) 또는 제2반도체층(6) 위에 형성되어 있는 보호층을 포함한 유기 반도체 전계효과 트랜지스터에 관한 것으로서, 둘 또는 둘 이상의 유기재료에 의하여 액티브 반도체층을 구성하고 보호층을 함유하는 것을 특징으로 한다.
이와 관련된 선행기술4로써, 특허 공개번호 10-2011-0054811에서 공개된 "폴리메틸메타크릴레이트 유도체 박막을 게이트 절연층 및 유기 보호층으로 이용하는 트랜지스터 및 그 제조방법"은 게이트 절연층과 유기 보호층 고분자 박막을 포함하는 트랜지스터 및 그 제조방법에 관한 것으로, 기판, 상기 기판 상에 형성되는 게이트 전극, 상기 게이트 전극 및 기판 상에 형성되는 폴리메타크릴산(폴리메틸메타크릴레이트 유도체) 박막을 포함하는 게이트 절연층, 상기 게이트 절연층 상에 형성되는 채널층, 상기 채널층 상에, 상기 채널층을 적어도 일부 드러내도록 형성되는 소스 전극 및 드레인 전극, 및 상기 소스 전극, 드레인 전극 및 일부 드러난 채널층 상에 형성된 폴리메타크릴산 박막을 포함하는 유기 보호층을 포함하는 트랜지스터에 관한 것이다. 또한, 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 및 기판 상에 폴리메타크릴산 박막의 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 채널층을 형성하는 단계, 상기 채널층 상에 상기 채널층을 적어도 일부 드러내도록 소스 전극 및 드레인 전극을 형성하는 단계, 및 상기 소스 전극, 드레인 전극 및 일부 드러난 채널층 상에 폴리메타크릴산 박막의 유기 보호층을 형성하는 단계를 포함하는 트랜지스터 제조방법에 관한 내용이 개시되어 있다.
최근, 메모리, 센서, 디스플레이, 논리 회로 등 다양한 전자 응용 장치에 박막 트랜지스터(TFTs)가 적용되고 있으며, 기존의 실리콘 재료에서 더 나아가 유기물, 금속 산화물 반도체, 2차원 나노 전자 재료, 탄소 화합물(탄소 나노튜브, 그래핀) 등 첨단 전자재료가 주목받고 있다. TFT 시장의 가장 큰 이슈중 하나는 소자에 사용되는 반도체 재료가 가지는 intrinsic한 특성이 공정 과정 중에 degrade되는 현상을 막고, 회로 및 시스템에 적용되어 장시간 동작 시 소자의 안정성 및 신뢰성을 확보하는데 있다.
특히, TFT 소자의 동작 특성을 결정하는 반도체 층에서의 전하 전이(charge transport) 특성은 공정 과정에서 발생하는 또는 외부 환경(H2O, O2 등)에 노출되었을 때 불순물(impurity)에 의한 화학적 결합에 의해 소자가 가지는 intrinsic한 특성이 크게 영향을 받게 된다.
그러나, 디스플레이 산업에서 적극적인 상용화는 용액-공정(solution-process) 뿐만 아니라 광-유도된 전기적 스트레스(photoinduced electrical stress)에 대한 장기간의 안정성(long-term stability) 기반의 대면적 제조의 어려움으로 인해 제한적이다.
불행하게도, 일반적으로 용액 공정(solution process)을 사용하여 제조된 투명 TFT는 진공 공정(vacuum process) 제조된 것보다 상대적으로 열악한 디바이스 성능이 나타난다.
이는 제어되지 않는 환경에서 산소와 물 분자(water molecules) 뿐만아니라 졸-겔(sol-gel)의 유기 잔류물(organic residues)을 포함하는 전하 불순물(charge impurity)이 예기치 않은 존재 때문이다. 그러나, 대부분 투명한 플렉시블 디스플레이의 제조하기 어렵고, 산소가 풍부한 대기하에서 최대 500℃에서 고온 제조 공정에서 제조된다.
특허 공개번호 10-2005-0100327 (공개일자 2005년 10월 18일), "유기 박막 트랜지스터용 다중-표면보호층 구조 및 그 제조방법", 인더스트리얼 테크놀로지 리서치 인스티튜트 특허 공개번호 10-2009-0033715 (공개일자 2009년 04월 06일), "보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법", 삼성전자 주식회사 특허 공개번호 10-2004-0008308 (공개일자 2004년 02월 09일), "보호층을 포함한 유기 반도체 전계효과 트랜지스터 및 이의 제조방법", 창춘 인스티튜트 오브 어플라이드 케미스트리 차이니즈 아카데미 오브 사이언스 특허 공개번호 10-2011-0054811 (공개일자 2011년 05월 25일), "폴리메틸메타크릴레이트 유도체 박막을 게이트 절연층 및 유기 보호층으로 이용하는 트랜지스터 및 그 제조방법", 한국과학기술연구원
[1] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", Nature, vol. 432, no. 4016, pp. 488-492, Nov. 2004, doi: 10.1038/nature03090. [2] K. K. Banger, Y. Yamashita, K. Mori, R. L. Peterson, T. Leedham, J. Richard, and H. Sirringhaus, "Low-temperature, high-performance solution-processed metal oxide thin-film transistors formed by a 'sol-gel on chip process", Nat. Mater., vol. 10, pp. 45-50, May 2011, doi: 10.1038/nmat2914. [3] Y. H. Kim, J. S. Heo, T. H. Kim, S. Park, M. H. Yoon, J. Kim, M. S. Oh, G.-R. Yi, Y. Y. Noh, and S. K. Park, "Flexible metaloxide devices made by room-temperature photochemical activation of sol-gel films", Nature, vol. 489, pp. 128-132, Feb. 2012, doi: 10.1038/nature11434. [4] J. K. Jeong, "The status and perspectives of metal oxide thin-film transistors for active matrix flexible displays", Semicond. Sci. Technol.,vol. 26, no. 3, p. 034008, Feb. 2011. [5] X. Huang, C. Wu, H. Lu, F. Ren, and Q. Xu, "Electrical instability of amorphous indium-gallium-zinc oxide thin film transistors under monochomatic light illumination", Appl. Phys. Lett., vol. 100, p. 243505, Jun. 2012, doi: 10.1063/1.4729478. [6] M. G. Kim, H. S. Kim, Y. G. Ha, J. He, M. G. Kanatzidis, A. Facchetti, and T. J. Marks, "High-performance solution-processed amorphous zincindium-tin oxide thin-film transistors", J. Amer. Chem. Soc., vol. 132, no. 30, pp. 10352-10364, Jul. 2010, doi: 10.1021/ja100615r. [7] K. H. Ji, J.-I. Kim, Y.-G. Mo, J. H. Jeong, S. Yang, C.-S. Hwang, S.-H. Ko Park, M.-K. Ryu, S.-Y. Lee, and J. K. Jeong, "Comparative study on light-induced bias stress instability of IGZO transistors with SiNx and SiO2 gate dieletric", IEEE Electron Device Lett., vol. 31, no. 12, pp. 1404-1406, Dec. 2010, doi: 10.1109/LED.2010.2073439. [8] S. Jeong, Y. G. Ha, J. Moon, A. Facchetti, and T. J. Marks, "Role of gallium doping in dramatically lowering amorphous-oxide processing temperatures for solution-derived indium zinc oxide thin-film transistors", Adv. Mater., vol. 22, no. 12, pp. 1346-1350, Mar. 2010. [9] C. H. Kim, Y. S. Rim, and H. J. Kim, "Chemical stability and electrical performance of dual-active-layered zinc-tin-oxide/indium-gallium-zinc-oxide thin-film transistors using a solution process", ACS Appl. Mater. Interfaces, vol. 5, no. 13, pp. 6108-6112, Jun. 2013, doi: 10.1021/am400943z. [10] K. H. Ji et al., "Effect of high-pressure oxygen annealing on negative bias illumination stress-induced instability of InGaZnO thin film transistors", Appl. Phys. Lett., vol. 98, no. 10, p. 103509, 2011. [11] B. S. Yang, S. Park, S. Oh, Y. J. Kim, J. K. Jeong, C. S. Hwang, and H. J. Kim, "Improvement of the photo-bias stability of the Zn-Sn-O field effect transistors by an ozone treatment", J. Mater. Chem., vol. 22, pp. 10994?10998, Apr. 2012, doi: 10.1039/C2JM30242J. [12] Y. S. Rim, W. Jeong, B. D. Ahn, and H. J. Kim, "Defect reduction in photon-accelerated negative bias instability of InGaZnO thin-film transistors by high-pressure water vapor annealing", Appl. Phys. Lett., vol. 102, no. 14, p. 143503, Apr. 2013, doi: 10.1063/1.4801436. [13] T. L. Alford, D. C. Thompson, J. W. Mayer, and N. David Theodore,"Dopant activation in ion implanted silicon by microwave annealing", J. Appl. Phys., vol. 106, p. 114902, Dec. 2009, doi: 10.1063/13260245. [14] K.-H. Lee, J. S. Jung, K. S. Son, J. S. Park, T. S. Kim, R. Choi, J. K. Jeong, J.-Y. Kwon, B. Koo, and S. Lee, "The effect of moisture on the photon-enhanced negative bias thermal instability in Ga-In-Zn-O thin film transistors", Appl. Phys. Lett., vol. 95, p. 232106, Dec. 2009, doi: 10.1063/1.3272015. [15] W. L. Kalb and B. Batlogg, "Calculating the trap density of states in organic field-effect transistors from experiment: A comparison of different methods", Phys. Rev. B, vol. 81, no. 3, p. 035327,2010. [16] M. D. H. Chowdhury, P. Migliorato, and J. Jang, "Light induced instabilities in amorphous indium-gallium-Zinc-Oxide thin-film transistors", Appl. Phys. Lett., vol. 97, p. 173506, Oct. 2010, doi: 10.1063/1.3503971. [17] C.-G. Lee and A. Dodabalapur, "Solution-processed Zinc-tin Oxide thin-film transistors with low interfacial trap density and improved performance", Appl. Phys. Lett., vol. 96, p. 243501, Jun. 2010, doi:10.1063/1.3454241. [18] S. Jang, B. Kim, M. L. Geier, P. L. Prabhumirashi, M. C. Hersam, and A. Dodabalapur, "Fluoropolymer coatings for improved carbon nanotube transistor device and circuit performance", Appl. Phys. Lett., vol. 105, no. 12, p. 122107, 2014. [19] K. M. Kim et al., "Competitive device performance of low-temperature and all-solution-processed metal-oxide thin-film transistors", Appl. Phys. Lett., vol. 99, no. 24, p. 242109, Dec. 2011. [20] J. S. Park, W.-J. Maeng, H.-S. Kim, and J.-S. Park, "Review of recent developments in amorphous oxide semiconductor thin-film transistor devices", Thin Solid Films, vol. 520, no. 6, pp. 1679?1693, Jan. 2012, doi: 10.1016/j.tsf.2011.07.018. [21] T.-J. Ha, D. Kiriya, K. Chen, and A. Javey, "Highly stable hysteresisfree carbon nanotube thin-film transistors by fluorocarbon polymer encapsulation", ACS Appl. Mater. Interfaces, vol. 6, no. 11, pp. 8441-8446, May 2014, doi: 10.1021/am5013326. [22] G. Velu, C. Legrand, O. Tharaud, A. Chapoton, D. Remiens, and G. Horowitz, "Low driving voltages and memory effect in organic thinfilm transistors with a ferroelectric gate insulator", Appl. Phys. Lett.,vol. 79, no. 5, p. 659, Apr. 2001, doi: 10.1063/1.1379059. [23] S. J. Kang, I. Bae, Y. J. Park, T. H. Park, J. Sung, S. C. Yoon, K. H. Kim, D. H. Choi, and C. Park, "Non-volatile ferroelectric poly(vinylidene fluoride-co-trifluoroethylene) memory based on a singlecrystalline tri-isopropylsilylethynyl pentacene field-effect transistor", Adv. Funct. Mater., vol. 19, no. 10, pp. 1609-1616, May 2009, doi: 10.1002/adfm.200801097. [24] G. H. Gelinck, A. W. Marsman, F. J. Touwslager, S. Setayesh, D. M. de Leeuw, R. C. G. Naber, and P. W. M. Blom, "All-polymer ferroelectric transistors", Appl. Phys. Lett., vol. 87, p. 092903, Aug. 2005, doi: 10.1063/1.2035324. [25] T.-J. Ha, P. Sonar, and A. Dodabalapur, "High mobility top-gate and dual-gate polymer thin-film transistors based on diketopyrrolopyrrolenaphthalene copolymer", Appl. Phys. Lett., vol. 98, p. 253305, Jun. 2011, doi: 10.1063/1.3601928. [26] S. W. Jung, S. M. Yoon, S. Y. Kang, I. K. You, J. B. Koo, K. J. Baeg, and Y. Y. Noh, "Low-voltage-operated top-gate polymer thin-film transistors with high-capacitance P(VDF-TrFE)/PVDF-blended dielectrics", Curr. Appl. Phys., vol. 11, no. 3, pp. S213-S218, May 2011, doi: 10.1016/j.cap.2011.01.011.
이와 같은 문제점을 개선하기 위한 본 발명의 목적은 전하 스크리닝 방법(charge-screening method)을 사용하여 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체(Ferroelectric Copolymers)를 전개한 고성능 용액 공정된 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) 박막 트랜지스터(ZTO TFT)와 불소 중합체(fluoropolymer) 박막을 보호층으로 사용하는 반도체 소자 봉지 공정 방법을 제공하며, 100℃ 이하의 저온 용액 공정에서 불소 중합체(fluoropolymer)를 사용한 passivation 공정법을 사용하여 소자의 전하 전이(charge transport) 특성을 향상시킴으로써 전기/전자적 특성을 높이고, 불소 중합체의 소수성 표면(hydrophobic surface) 특성을 이용하여, 소자에서의 전하 불순물(charge impurity)에 의한 화학적 결합을 억제시킴으로써 장시간의 동작에 따른 소자의 안정성 및 신뢰성을 확보한다. 저온 용액 공정을 기반으로 불소 중합체(fluoropolymer)가 가지고 있는 carbon-fluorine 쌍극자 결합(carbon-fluorine dipole interaction)을 통하여 다양한 전자재료 물질에서 금속 산화물 반도체(metal-oxide semiconductor) 등 전하 불순물의 화학적 결합을 통한 산란을 억제시키는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(FTF)와 제조 방법과 불소 중합체(fluoroploymer) 박막을 보호층으로 이용하는 반도체 소자 봉지(encapsulation) 공정 방법을 제공한다.
본 발명의 목적을 달성하기 위해, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(ZTO TFT)는, 유리(glass) 기판과; 상기 유리 기판 위에 형성된 금(Au) 저면 게이트 전극; 상기 금(Au) 저면 게이트 전극을 둘러싼 이산화 지르코늄(ZrO2) 유전체 막; 상기 이산화 지르코늄(ZrO2)위에 형성되며, 100℃ 이하의 저온 용액 공정된 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) 반도체 박막; 상기 ZTO 반도체 박막 상의 듀얼 Al층으로 형성된 알루미늄 소스/드레인 전극(aluminum source/drain electrodes); 상기 ZTO TFT의 패시베이션 층으로 사용하며, ZTO 채널의 후면에서 산소와 물 분자의 화학적 상호작용을 감소시키는 소수성 표면(hydrophobic surface)을 갖는 불소 중합체(fluoropolymer)로 사용되는 PVDF-TrFE 유전체 막(PVDF-TrFE dielectric films); 및 상기 PVDF-TrFE 유전체 막 상에 형성된 금(Au) 탑 게이트 전극을 포함하며,
100℃ 이하의 저온에서 강유전성 공중합체(Ferroelectric Copolymers)를 전개한 고성능 저온 용액 공정된 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) TFT 소자는 상기 이산화 지르코늄(ZrO2) 유전체 막과 poly(vinylidene fluoride-co-trifluoroethylene)(PVDF-TrFE) 유전체 막은 둘다 고유전율(high dielectric constant, high-k) 막들 사이의 샌드위치 구조를 사용하여 ZTO-TFT 디바이스 성능을 저하하는 전하가 쌓인 불순물(charged impurity scattering)을 개선하는 ZTO 채널의 전면 및 후면에서 향상된 전하-스크리닝 버퍼층들(charge-screening buffer layers)을 제공한다.
상기 불소 중합체(fluoropolymer)는 PVDF-TrFE를 사용한다.
상기 PVDF-TrFE는 분극화가 가능한 상호작용(polarizable interaction)을 유도하는 탄소-불소 결합(carbon-fluorine bonds)을 가진 화학 구조를 가지며, PVDF-TrFE의 강유전체 특성(ferroelectric characteristics)을 가진다.
상기 불소 중합체(fluoropolymer)를 사용한 패시베이션 공정은
스핀 코팅을 사용하여, 상기 ZTO 반도체 박막 상의 듀얼 Al층으로 형성된 알루미늄 소스/드레인 전극(aluminum source/drain electrodes) 상에 Organic 물질 인 PVDF-TrFE를 도포한다.
상기 저온 용액 공정 기반 불소 중합체(fluoropolymer) 인 Polyvinylidene fluoride(PVDF-TrFE)) 패시베이션 공정 처리 후 TFT 소자의 성능은 전기전하이동도(mobility) 및 점멸비(on-off current ratio)가 증가했으며, 문턱 전압(threshold voltage)이 0 V쪽으로 이동하였고, sub-threshold swing(S.S.)이 향상되었다.
상기 저온 용액 공정 기반 fluoropolymer passivation 공정 후 TFT 소자의 특성은 전기전하이동도(mobility), 문턱전압(threshold voltage), 점멸비(on/off ratio)가 상승하였으며, fluoropolymer passivation 공정을 거쳐 제작된 TFT 소자에 전압에 의한 스트레스, 빛에 의한 스트레스, 시간에 의한 스트레스에도 소자의 높은 전기적 안정성(electrical stability)을 보이는 것을 특징으로 한다.
패시베이션 된 ZTO-TFT는 전기전하이동도(mobility)의 큰 변화 없이 대기 환경에서 장기 안정성이 나타나며, 이는 소수성 특징을 가지고 있는 캡슐화 필름으로 소수성 물질로 표면 처리된 불소 중합체(fluoropolymer) 물질을 사용하여 물 분자를 효율적으로 제거 또는 반발시키는, 불소 중합체(fluoropolymer) 박막을 보호층으로 사용한다.
본 발명의 다른 목적을 달성하기 위해, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법은, 강유전성 공중합체를 전개한 저온 용액 공정 ZTO TFT 소자 제조 방법에서, (a) 세정된 유리(glass) 기판 상에, 50 nm 두께의 금 저면 게이트 전극은 패터닝 후에 evaporation을 통해 증착되는 단계; (b) 상기 유리 기판 위에 형성된 금(Au) 저면 게이트 전극을 형성하며, 스핀-코팅에 의해 ZrO2 전구체 용액(ZrO2 precursor solution)을 사용하여 90 nm 두께 ZrO2 유전체 막을 형성하고, 100℃ 이하의 저온 용액 공정에서 스핀-코팅에 의해 30 nm 두께의 ZTO 반도체 박막을 증착시킨 후, 잔류 용매(residual solvents)의 점차적인 기화(gradual vaporization)를 가능하게 하도록 1 시간 동안 질소 환경(nitrogen ambient)에 저장하는 단계; (c) 마이크로 웨이브 어닐링(microwave annealing)은 공기중에서 최대 온도 100℃ 이하에서 1시간 동안 700W의 전력과 60Hz의 주파수를 사용하여 실행되며, 그 후, 듀얼 Al층으로 형성되는 50 ㎚ 두께의 알루미늄 소스/드레인 전극(aluminum source/drain electrodes)은 채널 영역을 패터닝(patterning) 한 후에 evaporation에 의해 증착되는 단계; (d) 상기 ZTO TFT의 패시베이션 층으로 사용하며, 탑-게이트 유전체(top-gate dielectric)로써 100 nm 두께의 PVDF-TrFE 필름(Piezotech, 75/25%mol)은 스핀-코팅을 통해 형성되는 단계; 및 (e) 상기 PVDF-TrFE 유전체 막 상에 형성된 금(Au) 탑 게이트 전극을 형성하는 단계를 포함한다.
상기 ZrO2 전구체 용액(ZrO2 precursor solution)은 2-메톡시 에탄올(2-methoxyethanol, 0.5M))와 ZTO 전구체 용액(ZTO precursor solution) 내에서 지르코늄 클로라이드 및 지르코늄 이소 프로 폭 사이드 이소프로판 분말(zirconium chloride and zirconium isopropoxide isopropanol powders(Sigma Aldrich))을 용해시켜 형성하고, 그리고 아세토 니트릴(acetonitrile, 0.24M) 중에서 아연 클로라이드(zinc chloride(Sigma Aldrich)) 및 염화 주석(tin chloride(Sigma Aldrich)) 분말들을 각각 용해시켜 형성된다.
커패시턴스-전압(CV) 측정에 의해 추출된 ZrO2 및 PVDF-TrFE 필름들의 상대 유전율 값은 각각 20 및 14 인 것을 특징으로 한다.
상기 PVDF-TrFE는 분극화가 가능한 상호작용(polarizable interaction)을 유도하는 탄소-불소 결합(carbon-fluorine bonds)을 가진 화학 구조를 가지며, PVDF-TrFE의 강유전체 특성(ferroelectric characteristics)은 25 pC/N의 압전 소자 계수(piezoelectric coefficient, d33) 인 것을 특징으로 한다.
상기 저온 용액 공정 기반 불소 중합체(fluoropolymer) 인 Polyvinylidene fluoride(PVDF-TrFE)) 패시베이션 공정 처리 후 TFT 소자의 성능은 전기전하이동도(mobility) 및 점멸비(on-off current ratio)가 증가했으며, 문턱 전압(threshold voltage)이 0 V쪽으로 이동하였고, sub-threshold swing(S.S.)이 향상된다.
상기 저온 용액 공정 기반 fluoropolymer passivation 공정 후 TFT 소자의 특성은 전기전하이동도(mobility), 문턱전압(threshold voltage), 점멸비(on/off ratio)가 상승하였으며, fluoropolymer passivation 공정을 거쳐 제작된 TFT 소자에 전압에 의한 스트레스, 빛에 의한 스트레스, 시간에 의한 스트레스에도 소자의 높은 전기적 안정성(electrical stability)을 보이는 것을 특징으로 한다.
다결정 강유전성 공중합체 막들(polycrystalline ferroelectric copolymer films)의 구비하는 상기 ZTO TFT들의 전달 특성은 문턱 전압(Vth)은 0V로 이동하였고, 오프 전류는 20배 감소했으며,
subthreshold-swing(S.S.)은 1.42로부터 0.4V/dec로 감소했으며, 그리고 PVDF-TrFE 필름의 봉지공정(encapsulating) 후에 히스테리시스 윈도우(hysteresis window)가 억제되어 TFT 소자의 성능이 향상되었으며, 강유전성 공중합체 막(ferroelectric copolymer films)의 dipoledipole 상호작용들(dipoledipole interactions)을 통한 인터페이스에서의 결함 상태들의 전하 스크리닝(charge screening)을 통해 트랩 상태(trap states)의 밀도에서 감소의 결과이며,
S.S. 분석으로부터 추출할 수 있는 ZTO TFT의 트랩 상태들의 밀도는 PVDF-TrFE를 가지고 봉지공정(encapsulating with PVDF-TrFE) 후에 2.83 ×1013로부터 7.1012 cm- 2eV-1로 감소됐으며, 오프-상태 전류의 감소는 전하 캐리어들이 전방 채널로부터 고갈될 때, 누설 전류 경로가 있을 수 있는 ZTO 막의 후면에서 계면 특성(interfacial characteristics)의 향상되었으며,
강유전성 공중합체에서 극성 탄소-불소 결합(polar carbon-fluorine bonds)은 계면(interface)에서 전하의 산란(charge scattering)을 감소시키며, ZTO TFT의 상한- 및 하한-임계치(sub-threshold) 특성이 개선되었다.
상기 PVDF-TrFE가 없는 ZTO TFT는 48 meV의 활성 에너지(activation energy)를 갖는 반면에, PVDF-TrFE를 갖는 ZTO TFT는 36 meV 활성 에너지를 가지며, 활성 에너지의 감소는 열적으로 활성화 된 전하 전이(charge transport)를 위한 계면 특성(interfacial characteristics)이 개선되고,
PVDF-TrFE의 불소 중합체(fluoropolymer)의 쌍극자 특성(dipolar nature of the fluoropolymer)은 오프상태 전류(offstate current) 및 히스테리시스(hysteresis)에서 충전된 전하 불순물(charge impurity) 또는 결함을 중화시키는 것을 특징으로 한다.
패시베이션 된 ZTO-TFT는 전기전하이동도(mobility)의 큰 변화 없이 대기 환경에서 장기 안정성이 나타나며, 이는 소수성 특징을 가지고 있는 캡슐화 필름으로 소수성 물질로 표면 처리된 불소 중합체(fluoropolymer) 물질을 사용하여 물 분자를 효율적으로 제거 또는 반발시키는, 불소 중합체(fluoropolymer) 박막을 보호층으로 사용한다.
본 발명에 따른 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(FTF)와 제조 방법과 불소 중합체(fluoroploymer) 박막을 보호층으로 이용하는 반도체 소자 봉지(encapsulation) 공정 방법은
1) 본 발명에서 제시한 불소 중합체(fluoropolmer)를 사용한 패시베이션(passviation) 공정은 100℃ 이하의 저온 용액 공정을 통하여 제작하였기 때문에 용액 공정의 장점을 유지하면서 ZTO TFT 소자의 성능을 향상시킬 수 있다.
저온 용액 공정 기반의 fluorocarbon passivation은 복잡하고 값비싼 장비의 필요가 없기 때문에 실용적이며, 도핑(doping)과는 다르게 그 효과가 장시간 유지되는 장점이 있다.
2) 기존의 패시베이션(passivation) 공정은 소자의 성능을 보호하는데 그쳤지만 우리가 제시한 불소 중합체(fluoropolmer)를 사용한 패시베이션(passivation) 공정은 TFT 소자의 보호 뿐만 아니라 소자의 성능 또한 크게 향상시킨다.
3) 저온 용액 공정을 통하여 제작하였기 때문에 대면적에 적용이 용이하며, 에너지 측면에서 기존의 고온 공정 보다 효율적이며 상업화 하였을 시 경쟁력이 높다.
4) 저온 용액 공정을 적용하여 웨어러블 소자에 적용이 가능하며, 불소 중합체(fluoropolmer)를 사용한 패시베이션(passviation) 공정을 통하여 외부 환경에 대하여 안정적인 동작이 가능하기 때문에 웨어러블 디바이스의 패키징 공정이 가능한 장점이 있다.
본 기술은 반도체 패키징(IC chip, Display backplane), 웨어러블 디바이스(Flexible TV, 핸드폰), 태블릿PC, 햅틱 디바이스, 스마트 밴드, 플렉시블 LED 패널에 적용 가능하다.
도 1은 포항공대 - ALD(Atomic Layer Deposition, 원자층 기상 성장)를 패시베이션을 통한 Organic Thin Film Transistors(OTFT)의 활동 시간 연장을 나타낸 사진이다.
도 2는 캘리포니아 대학교 산타바버라 - TiOx를 passivation 층으로 사용하여 O2, H2O등으로부터 OTFT를 보호함으로써 활동 시간 연장 및 성능 향상을 나타낸 도면이다.
도 3은 LG전자 - OLED display(TFT 기술을 사용한 flexible display)의 수명 연장을 위한 유리 encapsulation 기술을 나타낸 사진이다.
도 4는 후지 - 대기 플라즈마를 통한 CVD 강화 기술 개발(회전 드럼 전극의 DBD 플라즈마)에 대한 사진이다.
도 5는 카티바 - 잉크젯 인쇄 기술을 활용한 기술 개발과 관련된 잉크젯 인쇄 기술 공정 사진이다.
도 6은 기존 ALD 방식의 Passivation 공정 모식도이다.
도 7(a)는 ZrO2 및 PVDF-TrFE 필름을 포함하는 하이-k 유전체(high-k dielectrics)를 갖는 샌드위치 구조의 ZTO TFT 공정의 단면도, 7(b)는 PVDF-TrFE는 분극화가 가능한 상호작용(polarizable interaction)을 유도하는 탄소-불소 결합(carbon-fluorine bonds)을 가진 화학 구조, 7(c)는 PVDF-TrFE 필름은 구형을 갖는 결정 구조에 기초하여 원자 현미경(AFM)을 통해 관찰된 구과 형태(spherulite morphology) 사진이다.
도 8은 (a) 마이크로파와 어닐링을 이용한 ZrO2 게이트 유전체를 갖는 ZTO TFT에서 게이트 전압의 함수로서 전달 곡선 및 선형 전계 효과 이동도(linear field-effect mobility), 및 (b) 강유전성 공중합체(ferroelectric copolymer)를 갖는/갖지 않는 ZTO TFT의 전달 특성: inset은 PVDF-TrFE를 갖는/갖지 않는 ZTO TFT의 활성 에너지(activation energy)을 보인 도면이다.
도 9는 (a) 강유전성 공중합체(ferroelectric copolymer)를 적용하기 전에 50000초 동안 60℃의 측정 온도에서 네가티브 바이어스 조명 스트레스(negative bias illumination stress, NBIS)가 쉬프트 된 ZTO TFT의 전달 특성 곡선; (b) Vth에서 경미하게 네가티브 쉬프트를 갖는 50000초 동안 NBIS가 관찰된 후에 PVDF-TrFE 봉지공정 후 ZTO TFT의 전달 특성 곡선: inset은 PVDF-TrFE 막을 광학 현미경을 통해 얻은 접촉각을 보인 도면이다.
도 10은 (a) 다른 게이트 유전체들을 갖는 ZTO TFT의 전달 특성 곡선; (b) top- 및 dual-gating 동작 동안에 ZTO TFT의 전달 특성 곡선: inset은 top- 및 dual-gating 동작 동안에 누설 전류를 보인 도면이다.
도 11은 불소중합체 패시베이션(fluoropolymer passivation) 전 후의 따른 소자의 스트레스 분석을 나타낸 도면이다.
도 12는 본 발명에 따른 용액공정 기반 fluoropolymer passavation 공정 모식도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 발명의 구성 및 동작을 상세하게 설명한다.
본 발명은 전하 스크리닝 방법(charge-screening method)을 사용하여 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체(Ferroelectric Copolymers)를 전개한 고성능 용액 공정된 아연-주석-산화(ZTO) 박막 트랜지스터를 제공한다.
본 발명은 아연-주석-산화물(Zinc-Tin-Oxide) 금속 산화물 반도체(metal-oxide semiconductor) 재료를 사용한 ZTO 박막 트랜지스터(ZTO TFTs)의 소자 특성 향상시키기 위해 carbon-fluorine 쌍극자 결합으로 이루어진 불소 중합체(fluoropolymer)[본 발명에서 사용된 fluoropolymer는 Polyvinylidene fluoride, PVDF-TrFE]를 사용하여 최적화된 저온 용액 공정을 기반으로 패시베이션(passivation)을 통해 TFT 소자의 전기/전자적 특성을 향상시키기 위함이다. TFT를 기반으로 한 소자 및 회로 분야에서 가장 큰 이슈가 되고 있는 것은 공정 과정에서 발생하는 전하 불순물(charge impurity)과의 화학적 결합을 통해 나빠진 TFT 소자의 진성 전하 전이(intrinsic charge transport) 특성을 회복하고, 장시간의 동작에 따른 소자의 안정성 및 신뢰성을 높이는 것이다. 불소 중합체(fluoropolymer) 기반의 물질을 사용한 최적화된 저온 용액 공정(solution process) 기반의 패시베이션(passivation) 처리는 전하 불순물(charge impurity)의 영향을 억제시킴으로써 진성 전하 전이(intrinsic charge transport)를 회복하고, 소수성 표면(hydrophobic surface) 특성에 의해 내부 또는 외부에서의 수분과의 화학적 결합을 억제시킴으로써 TFT 소자의 안정성 및 신뢰성을 확보한다. 100℃ 이하의 저온 용액 공정 기반의 fluorocarbon passivation은 복잡하고 값비싼 장비의 필요가 없기 때문에 실용적이며, 도핑(doping)과는 다르게 그 효과가 장시간 유지되는 장점이 있다.
저온 용액 공정 된 강유전성(ferroelectric), 폴리(비닐 리덴 플루오 라이드-코발트-트리 플루오로 에틸렌)[poly(vinylidenefluoride-co-trifluoroethylene)(PVDF-TrFE)] copolymer(공중합체)를 전개한 ZTO TFT는 우수한 스위칭 특성을 나타낸다.
60℃에서 가시광선 조명과 결합된 전기 바이어스에 대한 임계 전압이 0V로 이동되고, 오프-상태 전류 및 서브-임계치 스윙(sub-threshold swing)이 감소한다. ZTO/PVDF-TrFE TFT의 장기간 안정성이 또한 시연한다. 제안된 방법은 금속 증착을 제외한 100℃ 이하에서 수행된 모든 용액 공정을 기반으로 하며, 플렉시블 기판 상에 ZTO TFT 매트릭스가 투명 디스플레이 백플레인에 통합된다.
활성 채널층(active channel layer)으로써 금속 산화물 반도체들(metaloxide semiconductors)을 사용한 투명 박막 트랜지스터(transparent TFTs)는 가시광선에 대한 투명성을 증가시킬 뿐만아니라 밴드-밴드 간에 누설 전류를 감소하게 하는 넓은 밴드 갭(> 3eV)을 가진다. 이러한 이유로, 그 재료들은 오프-상태(off-state)에서 가시 광선에 대한 광학적 감수성이 요구되는 전자 응용, 가볍고 안정된 동작이 다양한 전자 제품에 사용하기 위해 광범위하게 조사되었다. 그 중에서, 기존 디스플레이들의 공간적 및 광학적 제한을 극복할 수 있기 때문에 스마트 윈도우(Smart Window)을 포함한 투명 디스플레이들은 기술적 관심이 있다.
그러나, 디스플레이 산업에서 적극적인 상용화는 용액-공정(solution-process) 뿐만아니라 광-유도된 전기적 스트레스(photoinduced electrical stress)에 대한 장기간의 안정성(long-term stability) 기반의 대면적 제조의 어려움으로 인해 제한적이다.
불행하게도, 일반적으로 용액 공정(solution process)을 사용하여 제조된 투명 TFT는 진공 공정(vacuum process) 제조된 것보다 상대적으로 열악한 디바이스 성능이 나타난다.
이는 제어되지 않는 환경에서 산소와 물 분자(water molecules) 뿐만아니라 졸-겔(sol-gel)의 유기 잔류물(organic residues)을 포함하는 전하 불순물(charge impurity)이 예기치 않은 존재 때문이다. 다양한 방법들은 금속 산화물 반도체 TFT의 본질적인 전기적인 특성을 복원하기 위해 조사되었다. 그러나, 대부분은 투명한 플렉시블 디스플레이의 제조하기 어려운 산소가 풍부한 대기하에서 높은 최대 500℃에서 고온 제조 공정은 불리하다.
이 연구에서는, 투명 플렉시블 디스플레이에서 사용하기 위해 고성능 용액 공정 아연-주석-산화물(ZTO) TFT(solution-processed zinc-tin-oxide(ZTO) TFTs)를 얻기 위해 간단하고 재현 가능한 방법은 조사되었다.
60℃의 온도에서 측정시 가시 광선 조명과 결합된 전기적 바이어스에 대한 용액 공정 처리된 ZTO TFT(solution-processed ZTO TFTs)의 장기간 안정성이 또한 입증되었다.
이산화 지르코늄(ZrO2)과 poly(vinylidene fluoride-co-trifluoroethylene)(PVDF-TrFE)으로 구성된 두 높은 고유전율(high dielectric constant, high-k) 막들 사이의 샌드위치 구조는 디바이스 성능을 저하하는 전하가 쌓인 불순물(charged impurity scattering)을 개선하는 ZTO 채널의 전면 및 후면에서 향상된 전하-스크리닝 버퍼층들(charge-screening buffer layers)을 제공한다.
2. 실험
도 7(a)는 ZrO2 및 PVDF-TrFE 필름을 포함하는 하이-k 유전체(high-k dielectrics)를 갖는 샌드위치 구조의 ZTO TFT 공정의 단면도이다.
저온 용액 공정을 이용하여 유리(Glass)나 실리콘(Si) 기판 상에 제작된 다양한 불소중합체 패시베이션(flouropolymer passivation)이 적용된 TFT 소자들의 구조와 사용된 fluoropolymer의 화학식의 구조이다. a)를 참조하면, 저온 용액 공정을 사용하는 유리(Glass) 기판 상에 Au(금) 저면 게이트 전극층과 이산화 지르코늄(ZrO2) 유전체 막, ZTO 반도체 박막, 듀얼 Al층으로 형성된 알루미늄 소스/드레인 전극(aluminum source/drain electrodes), PCDF-TrFE 유전체 막, Au(금) 층이 형성된다.
투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(ZTO TFT)는, 유리(glass) 기판과; 상기 유리 기판 위에 형성된 금(Au) 저면 게이트 전극; 상기 금(Au) 저면 게이트 전극을 둘러싼 이산화 지르코늄(ZrO2) 유전체 막; 상기 이산화 지르코늄(ZrO2)위에 형성되며, 100℃ 이하의 저온 용액 공정된 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) 반도체 박막; ZTO 반도체 박막 상의 듀얼 Al층으로 형성된 알루미늄 소스/드레인 전극(aluminum source/drain electrodes); 상기 ZTO TFT의 패시베이션 층으로 사용하며, ZTO 채널의 후면에서 산소와 물 분자의 화학적 상호작용을 감소시키는 소수성 표면(hydrophobic surface)을 갖는 불소 중합체(fluoropolymer)로 사용되는 PVDF-TrFE 유전체 막(PVDF-TrFE dielectric films); 및 상기 PVDF-TrFE 유전체 막 상에 형성된 금(Au) 탑 게이트 전극을 포함하며,
100℃ 이하의 저온에서 강유전성 공중합체(Ferroelectric Copolymers)를 전개한 고성능 저온 용액 공정된 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) TFT 소자는 상기 이산화 지르코늄(ZrO2) 유전체 막과 poly(vinylidene fluoride-co-trifluoroethylene)(PVDF-TrFE) 유전체 막은 둘다 고유전율(high dielectric constant, high-k) 막들 사이의 샌드위치 구조를 사용하여 ZTO-TFT 디바이스 성능을 저하하는 전하가 쌓인 불순물(charged impurity scattering)을 개선하는 ZTO 채널의 전면 및 후면에서 향상된 전하-스크리닝 버퍼층들(charge-screening buffer layers)을 제공한다.
상기 불소 중합체(fluoropolymer)는 PVDF-TrFE를 사용한다.
상기 PVDF-TrFE는 분극화가 가능한 상호작용(polarizable interaction)을 유도하는 탄소-불소 결합(carbon-fluorine bonds)을 가진 화학 구조를 가지며, PVDF-TrFE의 강유전체 특성(ferroelectric characteristics)을 가진다.
상기 불소 중합체(fluoropolymer)를 사용한 패시베이션 공정은
스핀 코팅을 사용하여, 상기 ZTO 반도체 박막 상의 듀얼 Al층으로 형성된 알루미늄 소스/드레인 전극(aluminum source/drain electrodes) 상에 Organic 물질 인 PVDF-TrFE를 도포한다.
상기 저온 용액 공정 기반 불소 중합체(fluoropolymer) 인 Polyvinylidene fluoride(PVDF-TrFE)) 패시베이션 공정 처리 후 TFT 소자의 성능은 전기전하이동도(mobility) 및 점멸비(on-off current ratio)가 증가했으며, 문턱 전압(threshold voltage)이 0 V쪽으로 이동하였고, sub-threshold swing(S.S.)이 향상되었다.
상기 저온 용액 공정 기반 fluoropolymer passivation 공정 후 TFT 소자의 특성은 전기전하이동도(mobility), 문턱전압(threshold voltage), 점멸비(on/off ratio)가 상승하였으며, fluoropolymer passivation 공정을 거쳐 제작된 TFT 소자에 전압에 의한 스트레스, 빛에 의한 스트레스, 시간에 의한 스트레스에도 소자의 높은 전기적 안정성(electrical stability)을 보이는 것을 특징으로 한다.
패시베이션 된 ZTO-TFT는 전기전하이동도(mobility)의 큰 변화 없이 대기 환경에서 장기 안정성이 나타나며, 이는 소수성 특징을 가지고 있는 캡슐화 필름으로 소수성 물질로 표면 처리된 불소 중합체(fluoropolymer) 물질을 사용하여 물 분자를 효율적으로 제거 또는 반발시키는, 불소 중합체(fluoropolymer) 박막을 보호층으로 사용한다.
특히, 불소중합체(fluoropolymer) 박막의 형성이 간단한 저온 용액 공정으로 이루어졌기 때문에 특별한 기술 및 장비의 필요 없이 쉽게 대면적에 균일하게 적용이 가능하다는 장점이 있다.
이 반도체 소자는 기판으로써 세정된 유리(glass)를 사용하여 제조된다. 50 nm 두께의 금 저면 게이트 전극은 패터닝 후에 evaporation을 통해 증착되었다.
ZrO2 전구체 용액(ZrO2 precursor solution)은 2-메톡시 에탄올(2-methoxyethanol, 0.5M))와 ZTO 전구체 용액(ZTO precursor solution) 내에서 지르코늄 클로라이드 및 지르코늄 이소 프로 폭 사이드 이소프로판 분말(zirconium chloride and zirconium isopropoxide isopropanol powders(Sigma Aldrich))을 용해시켜 형성하고, 그리고 아세톤 니트릴(acetonitrile, 0.24M) 중에서 아연 클로라이드(zinc chloride(Sigma Aldrich)) 및 염화 주석(tin chloride(Sigma Aldrich)) 분말들을 각각 용해시켜 형성된다. 90 nm 두께 ZrO2 유전체 막 및 30 nm 두께의 ZTO 반도체 박막은 둘다 스핀-코팅(spin-coating)을 통해 증착시킨 다음, 잔류 용매(residual solvents)의 점차적인 기화(gradual vaporization)를 가능하게 하도록 1 시간 동안 질소 환경(nitrogen ambient)에 저장한다.
마이크로 웨이브 어닐링(microwave annealing)은 공기중에서 1시간 동안 700W의 전력과 60Hz의 주파수를 사용하여 실행된다. 최대 온도는 100℃ 이하로 유지한다.
그 후, 50 ㎚ 두께의 알루미늄 소스/드레인 전극(aluminum source/drain electrodes)은 채널 영역을 패터닝(patterning) 한 후에 evaporation에 의해 증착된다.
탑-게이트 유전체(top-gate dielectric)로써 100 nm 두께의 PVDF-TrFE 필름(Piezotech, 75/25%mol)은 스핀-코팅(spin-coating)을 통해 형성된다. 커패시턴스-전압(CV) 측정에 의해 추출된 ZrO2 및 PVDF-TrFE 필름들의 상대 유전율 값은 각각 20 및 14이다. 도 7(b)와 같이 PVDF-TrFE는 분극화가 가능한 상호작용(polarizable interaction)을 유도하는 탄소-불소 결합(carbon-fluorine bonds)을 가진 화학 구조를 가진다. PVDF-TrFE의 강유전체 특성(ferroelectric characteristics)은 25 pC/N의 압전 소자 계수(piezoelectric coefficient, d33)이다.
도 7(c)는 PVDF-TrFE 필름은 구형을 갖는 결정 구조에 기초하여 원자 현미경(AFM)을 통해 구과 형태(spherulite morphology)를 갖는 것으로 관찰되었다. 이는 원자 현미경(AFM)을 사용하여 얻어진다. 이후, 탑 게이트 전극으로써 50nm 금이 패터닝 후 evaporation에 의해 증착된다.
ZTO TFT 소자들은 1000 ㎛의 채널폭, 50 ㎛의 채널 길이를 갖는다. ZTO TFT의 전기적 특성은 주변 공기에서 반도체 파라미터 분석기(semiconductor parameter analyzer)를 사용하여 특성화되었다. 6.7 mW/cm2의 광 출력 밀도(optical power densit)를 갖는 광원은 조명에 사용되었고, 단색화 장치(monochromator)를 사용하여 적용된 가시광선 스펙트럼은 400 ~ 800nm 범위이다. 액체 질소(Liquid nitrogen)는 강유전성 공중합체(ferroelectric copolymers)를 사용하기 전후의 ZTO TFT 활성 에너지를 비교하기 위해 온도 의존적인 120 K ~130 K까지 전계 효과 이동도 측정을 수행하는데 사용한다.
도 8(a)에 도시된 바와 같이, 100℃ 이하 저온 용액 공정 된 ZTO TFT들(solution-processed ZTO TFTs)은 진공 프로세스(vacuum process) 또는 최대 500℃의 온도를 갖는 고열 어닐링 프로세스(high thermal annealing process)를 사용하여 제작된 ZTO TFT와 비교하여, 향상된 점멸비(on-off current ratio(~105))와 경쟁력 있는 전기전하이동도(mobility, 최대 3.5cm2/V-s)를 갖는 마이크로파 어닐링(microwave annealing)를 사용하여 100℃ 이하에서 제조된다.
마이크로 웨이브 어닐링 시에 전자기장(electromagnetic field)은 반도체에서 전하(charge) 또는 도펀트(dopant) 밀도의 확산 프로파일(diffusion profile)에 영향을 주는 것으로 보고되었다.
도 8(b)는 다결정 강유전성 공중합체 막들(polycrystalline ferroelectric copolymer films)의 구비되거나 없는 ZTO TFT들의 전달 특성을 나타낸다.
문턱 전압(Vth)은 0V로 이동하였고, 오프 전류는 20배 감소했다.
subthreshold-swing(S.S.)은 1.42로부터 0.4V/dec로 감소했으며, 그리고 PVDF-TrFE 필름의 봉지공정(encapsulating) 후에 히스테리시스 윈도우(hysteresis window)가 억제되었다. 디바이스 키 메트릭(device key metrics )에서 매우 유사한 개선 사항이 산소 결핍(oxygen vacancies)의 감소를 입증하는 여러 논문에서 관찰되었다. 이러한 장치 성능의 향상은 강유전성 공중합체 막(ferroelectric copolymer films)의 dipoledipole 상호작용들(dipoledipole interactions)을 통한 인터페이스에서의 결함 상태들의 전하 스크리닝(charge screening)을 통해 트랩 상태(trap states)의 밀도에서 감소의 결과이다.
S.S. 분석으로부터 추출할 수 있는 ZTO TFT의 트랩 상태들의 밀도는 PVDF-TrFE를 가지고 봉지공정(encapsulating with PVDF-TrFE) 후에 2.83 ×1013로부터 7.1012 cm- 2eV-1로 감소됐다. 히스테리시스 윈도우가 전형적으로 반도체와 유전체 막들 사이의 인터페이스에서 산소 결핍의 작은 트랩 상태에서의 트래핑(trapping)과 디-트래핑(de-trapping) 사이의 전하 캐리어들(charge carriers)의 다른 속도에 의한 결과이기 때문에, 그 결과는 억제된 히스테리시스 특성(suppressed hysteresis characteristics)과 잘 일치한다. 또한, 오프-상태 전류의 감소는 전하 캐리어들이 전방 채널로부터 고갈될 때, 누설 전류 경로가 있을 수 있는 ZTO 막의 후면에서 계면 특성(interfacial characteristics)의 향상으로 설명될 수 있다.
강유전성 공중합체에서 극성 탄소-불소 결합(polar carbon-fluorine bonds)은 계면(interface)에서 전하의 산란(charge scattering)을 감소시키는 것으로 추정되며, 상기 계면(interface)을 사용함으로써, ZTO TFT의 상한- 및 하한-임계치(sub-threshold) 특성을 개선한다.
이 주장을 입증하기 위해, 도 8(b)에 도시된 바와 같이, 활성 에너지는 온도 의존적인 전계 효과 이동도 측정(temperature-dependent field-effect mobility measurements)에 의해 추출되었다. 활성 에너지는 열 활성화 된 이동도들의 로그(logarithm of the thermally activated mobilities)을 가지고 방정식들에 맞추면 Arrhenius plots의 기울기로부터 추출되었다.
PVDF-TrFE가 없는 ZTO TFT는 48 meV의 활성 에너지(activation energy)를 갖는 반면에, PVDF-TrFE를 갖는 ZTO TFT는 36 meV 활성 에너지를 갖는다. 활성 에너지의 감소는 열적으로 활성화 된 전하 전이(charge transport)를 위한 계면 특성(interfacial characteristics)이 개선된다.
불소 중합체(fluoropolymer)의 쌍극자 특성(dipolar nature of the fluoropolymer)은 오프상태 전류(offstate current) 및 히스테리시스(hysteresis)에서 충전된 전하 불순물(charge impurity) 또는 결함을 중화시킨다.
금속 산화물 반도체 TFT들의 소자 성능의 일부 개선사항들은 다른 캡슐화 물질(encapsulation materials), 예를 들면 이산화 규소(silicon dioxide), 산화 알루미늄(aluminum oxide) 및 산화 티타늄(titanium oxide)을 포함하는 것으로 보고되었다.
그러나, 부정적인 영향이 자주 관찰되었고, 적절한 재료 및 공정 선택이 그러한 방법을 실용적이고 재현성있게 만들기 위해 필요하다. 또한, CYTOP과 Teflon을 ZrO2 유전체(ZrO2 dielectric)가 있는 ZTO TFT와 같은 다른 용액 공정 처리된 비정질 불소 중합체 유전체 막(amorphous fluoropolymer dielectric films)이 적용되었다.
그러나, PVDF-TrFE의 소자 성능과 비교하여, 로우-k 유전체(low-k dielectrics)를 갖는 ZTO TFT의 소자 성능에서 상대적으로 약한 개선이 또한 관찰되었다. ZrO2의 하이-k 유전체(high-k dielectrics)와 PVDF-TrFE 필름들 사이의 극 상호작용(polar interaction)의 조합은 금속 산화물 TFT들(metal-oxide TFTs)을 이러한 기술적 진보를 실현한다.
도 9(a)에 도시된 바와 같이, 강유전성 공중합체(ferroelectric copolymer)를 적용하기 전에 ZTO TFT의 전달 특성은 50000초 동안 60℃의 측정 온도에서 네가티브 바이어스 조명 스트레스(Negative Bias Illumination Stress, NBIS)가 매우 쉬프트되었다. Vth의 네거티브 쉬프트는 채널 내의 산소의 계면 및 광-탈착(interface and photo-desorption of oxygen in the channel)에서 광-유도된 홀 트래핑(photo-induced hole trapping)에 의한 것이었다.
도 9(b)에 도시된 바와 같이, Vth에서 경미하게 네가티브 쉬프트를 갖는 50000s 동안 NBIS가 관찰된 후에 PVDF-TrFE로 캡슐화(encapsulation) 된 ZTO TFT는 거의 불가능하다. 10V에서 게이트 전압의 sweep 동안에 Vth의 시프트의 크기는 6V로부터 1V로 감소했고, S.S.에서 증가의 크기는 3배 감소됐다. 이 결과는 계면(interface)에서의 광-유도 홀 트래핑(photo-induced hole trapping)을 억제할 수 있는 ZTO 채널의 전면과 후면 내의 계면(interface)에서 전하 불순물(charge impurities 또는 결함 상태)의 감소에 의해 설명될 수 있다.
또한, PVDF-TrFE 유전체 막(PVDF-TrFE dielectric films)은 도 9(b)에 도시된 바와 같이, 소수성 표면(hydrophobic surface)을 갖는다.
PVDF-TrFE 필름 상에서 광학 현미경으로 측정한 접촉각(contact angle)은 79.2°이며, 이산화 규소(silicon dioxide(36.8°) 상에서 광학 현미경으로 얻은 접촉각 보다 높다. ZTO TFT의 패시베이션 층으로 사용하는 소수성 표면 처리 된 PVDF-TrFE 필름들(hydrophobic PVDF-TrFE films)은 ZTO 채널의 후면에서 산소와 물 분자의 화학적 상호작용을 감소시킬 수 있다. NBIS에 대한 PVDF-TrFE로 캡슐화 된 ZTO-TFT의 장기 안정성(long-term stability)은 특히 오프-상태 프레임 동안에 TFT를 스위칭을 위한 투명 플렉시블 디스플레이의 픽셀 회로들에서 높은 시청 품질을 확보하는데 매우 전망이 밝다. 패터닝 된 게이트 전극은 ZTO TFT에서 탑-게이트 동작을 수행하기 위해 PVDF-TrFE 필름 상에 증착될 수 있다.
도 10(a)에 도시된 바와 같이, ZrO2 게이트 유전체를 갖는 ZTO TFT의 경우와 비교할 때, PVDF-TrFE 게이트 유전체(PVDF-TrFE gate dielectric)를 갖는 ZTO TFT는 더 높은 오프-상태 전류, 더 낮은 온-상태 전류 및 더 큰 히스테리시스 윈도우(hysteresis window)를 가진다. 이러한 결과는 다른 게이트 유전체를 갖는 ZTO TFT의 전면 및 후면 채널에서 서로 다른 계면 특성(interfacial characteristics)에 기인한다. 특히, 탑 게이트 동작 동안에 매우 큰 히스테리시스 윈도우는 강유전성 공중합체 막의 쌍극자 분극(dipolar polarization of a ferroelectric copolymer film)에 의해 개선된 계면(interface)에서 전하 캐리어들의 트래핑/디-트래핑 속도(trapping/de-trapping rate of charge carriers at the interface)의 큰 차이로 인한 결과이다. 강유전성 공중합체(Ferroelectric copolymers)는 충분히 큰 게이트 바이어스를 적용함으로써 발생할 수 있는 하나의 편광 상태로부터 반대 편광 상태로 스위칭한 전기 이중층(electric double layers) 및 상유전성 위상 전이(paraelectric phase transition)를 갖는 메모리 장치들을 위해 사용될 수 있다. PVDF-TrFE 필름은 실온에서 자화 대 자계(M 대 H)의 측정으로부터 얻어진 포화 자화(saturation magnetization, Ms)의 0.23 emu/g의 값을 갖는다.
도 10(b)에 도시된 바와 같이, 듀얼 게이팅 동작(dual-gating operation) 동안의 히스테리시스 윈도우의 크기는 7V로부터 3V로 실질적으로 감소되었다. 이는 전하 캐리어(charge carriers)와 계면(interface)에서의 결함 상태들 사이의 상호작용 거리가 소자 성능에 관한 전하 불순물(charge impurity)의 영향을 줄이는 듀얼 게이팅 동작( dual-gating operation) 중에 증가하기 때문이다.
특히, 듀얼 게이트 동작(dual gate operation) 동안에 오프-상태 전류(off-state current)의 감소는 도 10(b)에 나타난 바와 같이, PVDF-TrFE 필름에서 유전체 특성(dielectric characteristics)에 의한 게이트(gate) 누설 전류가 이 연구에서 관찰되지 않았다. 더 높은 소자 성능을 구현하기 위해, 증착 프로세스(deposition process), 장치 구성 및 PVDF-TrFE 게이트 유전체(PVDF-TrFE gate dielectric)를 전기 접점(electric contact)은 금속-산화물 반도체 TFT에서 더 최적화될 필요가 있다.
본 발명의 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법은, 강유전성 공중합체를 전개한 저온 용액 공정 ZTO TFT 소자 제조 방법에서, (a) 세정된 유리(glass) 기판 상에, 50 nm 두께의 금 저면 게이트 전극은 패터닝 후에 evaporation을 통해 증착되는 단계; (b) 상기 유리 기판 위에 형성된 금(Au) 저면 게이트 전극을 형성하며, 스핀-코팅에 의해 ZrO2 전구체 용액(ZrO2 precursor solution)을 사용하여 90 nm 두께 ZrO2 유전체 막을 형성하고, 100℃ 이하의 저온 용액 공정에서 스핀-코팅에 의해 30 nm 두께의 ZTO 반도체 박막을 증착시킨 후, 잔류 용매(residual solvents)의 점차적인 기화(gradual vaporization)를 가능하게 하도록 1 시간 동안 질소 환경(nitrogen ambient)에 저장하는 단계; (c) 마이크로 웨이브 어닐링(microwave annealing)은 공기중에서 최대 온도 100℃ 이하에서 1시간 동안 700W의 전력과 60Hz의 주파수를 사용하여 실행되며, 그 후, 듀얼 Al층으로 형성되는 50 ㎚ 두께의 알루미늄 소스/드레인 전극(aluminum source/drain electrodes)은 채널 영역을 패터닝(patterning) 한 후에 evaporation에 의해 증착되는 단계; (d) 상기 ZTO TFT의 패시베이션 층으로 사용하며, 탑-게이트 유전체(top-gate dielectric)로써 100 nm 두께의 PVDF-TrFE 필름(Piezotech, 75/25%mol)은 스핀-코팅을 통해 형성되는 단계; 및 (e) 상기 PVDF-TrFE 유전체 막 상에 형성된 금(Au) 탑 게이트 전극을 형성하는 단계를 포함한다.
상기 ZrO2 전구체 용액(ZrO2 precursor solution)은 2-메톡시 에탄올(2-methoxyethanol, 0.5M))와 ZTO 전구체 용액(ZTO precursor solution) 내에서 지르코늄 클로라이드 및 지르코늄 이소 프로 폭 사이드 이소프로판 분말(zirconium chloride and zirconium isopropoxide isopropanol powders(Sigma Aldrich))을 용해시켜 형성하고, 그리고 아세토 니트릴(acetonitrile, 0.24M) 중에서 아연 클로라이드(zinc chloride(Sigma Aldrich)) 및 염화 주석(tin chloride(Sigma Aldrich)) 분말들을 각각 용해시켜 형성된다.
커패시턴스-전압(CV) 측정에 의해 추출된 ZrO2 및 PVDF-TrFE 필름들의 상대 유전율 값은 각각 20 및 14 인 것을 특징으로 한다.
상기 PVDF-TrFE는 분극화가 가능한 상호작용(polarizable interaction)을 유도하는 탄소-불소 결합(carbon-fluorine bonds)을 가진 화학 구조를 가지며, PVDF-TrFE의 강유전체 특성(ferroelectric characteristics)은 25 pC/N의 압전 소자 계수(piezoelectric coefficient, d33) 인 것을 특징으로 한다.
상기 저온 용액 공정 기반 불소 중합체(fluoropolymer) 인 Polyvinylidene fluoride(PVDF-TrFE)) 패시베이션 공정 처리 후 TFT 소자의 성능은 전기전하이동도(mobility) 및 점멸비(on-off current ratio)가 증가했으며, 문턱 전압(threshold voltage)이 0 V쪽으로 이동하였고, sub-threshold swing(S.S.)이 향상된다.
상기 저온 용액 공정 기반 fluoropolymer passivation 공정 후 TFT 소자의 특성은 전기전하이동도(mobility), 문턱전압(threshold voltage), 점멸비(on/off ratio)가 상승하였으며, fluoropolymer passivation 공정을 거쳐 제작된 TFT 소자에 전압에 의한 스트레스, 빛에 의한 스트레스, 시간에 의한 스트레스에도 소자의 높은 전기적 안정성(electrical stability)을 보이는 것을 특징으로 한다.
다결정 강유전성 공중합체 막들(polycrystalline ferroelectric copolymer films)의 구비하는 상기 ZTO TFT들의 전달 특성은 문턱 전압(Vth)은 0V로 이동하였고, 오프 전류는 20배 감소했으며,
subthreshold-swing(S.S.)은 1.42로부터 0.4V/dec로 감소했으며, 그리고 PVDF-TrFE 필름의 봉지공정(encapsulating) 후에 히스테리시스 윈도우(hysteresis window)가 억제되어 TFT 소자의 성능이 향상되었으며, 강유전성 공중합체 막(ferroelectric copolymer films)의 dipoledipole 상호작용들(dipoledipole interactions)을 통한 인터페이스에서의 결함 상태들의 전하 스크리닝(charge screening)을 통해 트랩 상태(trap states)의 밀도에서 감소의 결과이며,
S.S. 분석으로부터 추출할 수 있는 ZTO TFT의 트랩 상태들의 밀도는 PVDF-TrFE를 가지고 봉지공정(encapsulating with PVDF-TrFE) 후에 2.83 ×1013로부터 7.1012 cm- 2eV-1로 감소됐으며, 오프-상태 전류의 감소는 전하 캐리어들이 전방 채널로부터 고갈될 때, 누설 전류 경로가 있을 수 있는 ZTO 막의 후면에서 계면 특성(interfacial characteristics)의 향상되었으며,
강유전성 공중합체에서 극성 탄소-불소 결합(polar carbon-fluorine bonds)은 계면(interface)에서 전하의 산란(charge scattering)을 감소시키며, ZTO TFT의 상한- 및 하한-임계치(sub-threshold) 특성이 개선되었다.
상기 PVDF-TrFE가 없는 ZTO TFT는 48 meV의 활성 에너지(activation energy)를 갖는 반면에, PVDF-TrFE를 갖는 ZTO TFT는 36 meV 활성 에너지를 가지며, 활성 에너지의 감소는 열적으로 활성화 된 전하 전이(charge transport)를 위한 계면 특성(interfacial characteristics)이 개선되고,
PVDF-TrFE의 불소 중합체(fluoropolymer)의 쌍극자 특성(dipolar nature of the fluoropolymer)은 오프상태 전류(offstate current) 및 히스테리시스(hysteresis)에서 충전된 전하 불순물(charge impurity) 또는 결함을 중화시키는 것을 특징으로 한다.
패시베이션 된 ZTO-TFT는 전기전하이동도(mobility)의 큰 변화 없이 대기 환경에서 장기 안정성이 나타나며, 이는 소수성 특징을 가지고 있는 캡슐화 필름으로 소수성 물질로 표면 처리된 불소 중합체(fluoropolymer) 물질을 사용하여 물 분자를 효율적으로 제거 또는 반발시키는, 불소 중합체(fluoropolymer) 박막을 보호층으로 사용한다.
4.결론
투명 플렉시블 디스플레이에 사용을 위해 저온에서 제조된 용액 공정 처리된 강유전성 공중합체(solution-processed ferroelectric copolymer)를 갖는 고성능 용액 공정 처리 된 ZTO TFT는 시연했다.
전하-스크리닝 완충 층(charge-screening buffer layer)은 ZrO2 및 PVDF-TrFE를 구성하는 두 개의 하이-k 유전체 막(high-k dielectric films) 사이의 샌드위치 구조에서 ZTO 채널의 후면에서 사용하였으며, 소자의 성능은 장기적인 안정성을 포함하여 향상되었다.
PVDF-TrFE 필름을 갖고 캡슐화 된 ZTO TFT에서 이러한 개선의 기원은 활성화 에너지 및 듀얼 게이트 동작의 상한- 및 하한-임계치 특성을 탐색하여 세밀히 조사하였다.
대면적 디바이스들을 위해 100℃ 이하의 온도에서 전하 전이(charge transport)와 모든-용액 공정(all-solution-process)의 기반으로 하는 전하 스크리닝(charge-screening)에 관한 포괄적인 이해는 고품질의 투명 플렉시블 디스플레이(transparent flexible displays)들의 구동에 있어서 성공하는데 기여할 수 있다.
저온 용액 공정을 기반으로 제작된 TFT를 기반으로 fluoropolymer(PVDF-TrFE) 처리를 하여 향상된 ZTO TFT 소자의 특징을 나타낸 그래프이다. Fluoropolymer passivation 공정 처리 후 소자의 성능은 크게 향상되었다. 구체적으로 전기전하이동도(mobility) 및 점멸비(on-off current ratio)가 증가했으며, 문턱 전압(threshold voltage)이 0 V쪽으로 이동하였고, sub-threshold swing(S.S.)이 향상되었다.
다양한 전자재료에서도 매우 효과적인데, 그 이유는 첫째로 극성의 carbon-fluorine 결합은 계면에서의 전하 산란을 감소시키며, 둘째로 fluoropolymer 물질의 패시베이션(passivation)을 통한 박막 표면에 흡수된 산소나 물 분자 등의 불순물과 전하 간의 상호 작용 억제 때문이며, 셋째로 불소 중합체(fluoropolymer) 물질이 소수성 표면 특징을 가지고 있어 대기 환경으로부터 물 분자와의 결합을 억제한다.
기존의 TFT passviation 공정은 대부분 Al2O3나 TiO2 등을 사용하여 소자를 덮는 형태로 외부환경으로부터 소자를 보호하기 위한 목적이 주를 이루었다. 그러나, 이로 인해 TFT 소자의 성능이 약간 감소하는 경향이 있지만, 본 발명에서 사용된 용액 공정기반 불소 중합체(fluoropolymer) 공정 후 소자의 특성은 전기전하이동도(mobility), 문턱전압(threshold voltage), 점멸비(on/off ratio)가 상승하였으며 전압에 의한 스트레스, 빛에 의한 스트레스에도 높은 안정성을 보이는 결과를 얻었다.
도 11은 불소 중합체 패시베이션(fluoropolymer passivation) 전 후의 따른 소자의 스트레스 분석을 나타낸 도면이다.
외부에서 가해지는 스트레스의 경우 전압에 의한 스트레스(Bias Stress), 온도에 의한 스트레스(Temperature Stress), 빛에 의한 스트레스(Illumination Stress) 등의 다양한 스트레스가 존재한다. 이와 같은 스트레스는 소자의 안정성 및 신뢰성에 영향을 주는 매우 중요한 요인이다. fluoropolymer passivation 공정을 거쳐 제작된 TFT 소자에 전압, 빛, 시간에 의한 스트레스(stress)를 가해 주었을 때 이에 따른 소자의 전기적 안정성(electrical stability)이 크게 향상된다.
상기 용액 공정 기반 fluoropolymer passivation 공정 후 TFT 소자의 특성은 전기전하이동도(mobility), 문턱전압(threshold voltage), 점멸비(on/off ratio)가 상승하였으며, 불소중합체 패시베이션(fluoropolymer passivation) 공정을 거쳐 제작된 TFT 소자에 전압에 의한 스트레스, 빛에 의한 스트레스, 시간에 의한 스트레스에도 소자의 높은 전기적 안정성(electrical stability)이 보인다.
패시베이션 된 ZTO-TFT(Zinc-Tin-Oxide Thin-Film Transistors)는 전기전하이동도(mobility)의 큰 변화 없이 대기 환경에서 장기 안정성을 나타냈으며, 이는 소수성 특징을 가지고 있는 불소 중합체(fluoropolymer) 물질이 물 분자를 효율적으로 제거 또는 반발시키기 때문이며, -OH 그룹 사이의 화학적 상호 작용을 감소시킨다.
이에 본 발명의 패시베이션 공정은 100℃ 이하의 저온 용액 공정(solution process)을 사용하여 공정을 진행하기 때문에 활성층의 물질에 상관없이 다양한 물질에 공정 적용이 가능하며, 저온 용액 공정을 사용하기 때문에 상용화시 에너지 측면에서 기존의 패시베이션 공정보다 경쟁력이 높다. 또한, 소자의 성능 향상과 함께 aging effect에 따른 장기간의 안정성(long-term stability)와 bias stress에 따른 전기적 안정성(electrical stability)이 크게 향상되는 장점이 있다.
구분 기존 본 발명
소자 제작 현재 사용되고 있는 TFT소자의 대부분은 고품질의 박박 형성을 위하여
1. CVD 등의 고가의 진공 챔버를 이용하여 박막을 형성.
2. 박막 형성을 위하여 500℃ 이상의 고온 공정을 요구.
저온 용액 공정
1. 유연 기판을 이용한 소자 제작에 유리
2. 다른 2차원 나노 재료 물질과의 결합에 유리
3. 복잡한 공정 프로세스 제거를 통한 공정 시간 단축
Passivation
공정
현재 TFT 소자의 passivation은 ALD, PECVD 등의 챔버를 이용한 증착 장비를 이용한 passivation 공정이 많이 진행되고 있다.
챔버를 이용한 증착 장비는 대부분이 고가이며 복잡한 공정 프로세스를 포함.
챔버의 크기 조절에 한계가 있기 때문에 대량 생산 면에서 불리.
웨어러블 기기와 같은 유연 기판 기반의 디바이스에 적용 불가


용액 공정을 통한 소자 passivation
1. 복잡하고 값비싼 장비 불필요.
2. 박막 형성을 위한 전문적 기술자 불필요.
3. 유연 기판 기반의 소자에 적용 가능
4. 값비싼 장비의 불필요
5. 대면적, 대량 생산에 유리 -> 상업화에 유리.
도 12는 본 발명에 따른 용액공정 기반 불소 중합체 패시베이션(fluoropolymer passavation) 공정 모식도이다.
본 발명에 따른 불소 중합체(fluoroploymer) 박막을 보호층으로 이용하는 반도체 소자 봉지(encapsulation) 공정 방법은
투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) 박막 트랜지스터(ZTO TFT, Zinc-Tin-Oxide Thin-Film Transistors)에서,
1) 유리(Glass)나 실리콘(Si) 기판 상에서 유기물 제거 공정 및 활성층 코팅을 위한 기판 친수성화 공정 단계; 및 2) 저온 용액 공정과 carbon-fluorine 쌍극자 결합으로 이루어진 불소 중합체(fluoropolymer)를 사용한 패시베이션(Passivation) 공정을 사용한 활성층 증착 단계를 포함하며,
TFT를 기반으로 한 반도체 소자 및 회로 분야에서, 금속 산화물 반도체(metal-oxide semiconductor)을 사용하는 불소 중합체(fluoropolymer) 박막을 보호층으로 사용하는 ZTO 박막 트랜지스터(ZTO TFT)의 전기/전자적 특성을 향상시키고, carbon-fluorine 쌍극자 결합으로 이루어진 불소 중합체(fluoropolymer)를 사용하여 최적화된 저온 용액 공정 기반의 패시베이션(passivation) 처리를 통해 공정 과정에서 발생하는 전하 불순물(charge impurity)과의 화학적 결합을 통해 나빠진 TFT 소자의 진성 전하 전이(intrinsic charge transport) 특성을 회복하고, 전하 불순물(charge impurity)의 영향을 억제시킴으로써 진성 전하 전이(intrinsic charge transport)를 회복하며, 소수성 표면(hydrophobic surface) 특성에 의해 내부 또는 외부에서 물과 수분과의 화학적 결합을 억제시킴으로써 TFT 소자의 장시간 동작에 따른 소자의 안정성을 높인다.
상기 불소 중합체(fluoropolymer)는 PVDF-TrFE를 사용한다.
상기 기판의 유기물 제거 공정 및 활성층 코팅을 위한 기판 친수성화 공정은 아세톤-> 메탄올 -> IPA(Iso-propyl alchole) 세척(IPA cleaning) 순서로 기판을 초음파 세척하는 단계; 및 기판 세척후 UV 광원을 조사하여 표면을 친수성화하는 단계를 포함한다.
상기 용액 공정은, 100℃ 이하의 저온에서 스핀 코팅(spin coating)을 사용하여 활성층을 기판에 도포하고, 마이크로웨이브(microwave) 장비를 사용하여 기판을 어닐링(annealing) 하는 금속 산화물(metal oxide)의 스핀 코팅 공정 단계; 및 drop/dip coating을 이용하여 활성층을 기판에 도포하고, Di water(deionize water, 비이온수)를 사용하여 기판 린징(rinsing)을 하는 drop casing 공정 단계를 포함한다.
상기 불소 중합체(fluoropolymer)를 이용한 패시베이션(Passivation) 공정은 스핀 코팅을 사용하여 제작된 ZTO-TFT 반도체 소자 위에 Organic 물질 인 PVDF-TrFE를 도포한다.
공정 방법
공통 공정 :
[1] 기판의 유기물 제거 공정 및 활성층 코팅을 위한 기판 친수성화 공정
1) 아세톤-> 메탄올 -> IPA 세척(IPA cleaning) 순서로 기판을 초음파 세척
2) 세척후 UV 광원(UV light)을 조사하여 기판의 표면을 친수성화
활성층 증착
[2] 용액 공정용액 공정(solution process: spin-coating, annealing, drop/dip coating, ringing 등)
1) 스핀 코팅(spin coating) 공정(metal oxide, 금속 산화물)
--> spin coating을 사용하여 활성층을 기판에 도포
--> microwave 장비를 사용하여 기판 annealing
2) drop casing 공정(CNT, Graphene, Graphene oxide)
--> drop/dip coating을 이용하여 활성층을 기판에 도포
--> Di water(비이온수)를 이용하여 기판 rinsing
[3] 불소 중합체(fluoropolymer) 물질을 이용한 Passivation 공정
1) 스핀 코팅(spin coating)을 사용하여 제작된 소자 위에 Organic 물질(CYTOP, PVDF-TrFE, Teflon-AF)을 도포할 수 있다.
1) 기존에 보고된 논문 및 특허는 passivation thin films을 증착시 소자의 특성이 떨어지거나 비슷하게 유지되는 것과 비교하여 fluorocarbon passivation 방법의 경우에는 TFT 소자의 진성 전하 전이(intrinsic charge transport) 특성이 향상되며, 특히 TFT 소자의 균일도(uniformity)가 향상된다.
2) 도핑(doping) 등을 통해 소자의 특성을 향상시키는 연구는 많이 진행되었으나 보통 도핑 효과는 일시적이며, 장시간이 지나면 doping 전으로 소자 특성이 돌아오는 문제점이 생기는 반면에, fluorocarbon passivation의 경우 오랜 시간동안 효과가 유지된다.
3) carbon-fluorine dipole-interaction에 대한 기본 메커니즘을 바탕으로 다양한 전자재료 물질에 적용이 가능하다.
4) 저온 용액 공정으로 대면적 디스플레이에서 실제적(practical), 효과적(effective)이며, 공정이 간단하고(simple), 강건하며(robust) 그리고 reproducible하기 때문에 경쟁력이 높다.
5) 불소 중합체(fluoropolymer)의 소수성 표면 특성을 사용해 물과의 결합을 억제시키는 역할, 저온 용액 공정과 결합하여 TFT 뿐만 아니라 wearable, flexible 소자 및 회로 그리고 시스템에 적용이 가능하다.
6) 에이징 효과(aging effect)에 따른 TFT 소자의 장기간의 안정성(long-term stability)와 bias stress에 따른 전기적 안정성(electrical stability)이 크게 향상된다.
SEMI Material Market 기관의 2012년 기준 세계 시장 조사 현황에 따르면 반도체 Ceramic Packages 시장은 US$ 1,377 million, Encapsulation Resins 시장은 US$ 2,097 million으로 연간 2~3%의 꾸준한 성장을 보일 것으로 예상하였다.
본 기술은 반도체 패키징(IC chip, Display backplane), 웨어러블 디바이스 (Flexible TV, 핸드폰) , 태블릿 PC, 햅틱 디바이스, 스마트 밴드(smart band), 플렉시블 LED 패널에 적용 가능하다.
이상에서 설명한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진자가 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있음을 이해할 수 있을 것이다.
ALD: 원자층 기상 성장(Atomic Layer Deposition)
PECVD: 플라즈마 화학적 기상 증착(Plasma Enhanced Chemical Vapor Deposition)
TFE: 박막 봉지(Thin Film Encapsulation)
PVDF-TrFE: poly(vinylidene fluoride-co-trifluoroethylene)
ZTO-TFT: 아연-주석-산화물 박막 트랜지스터(Zinc-Tin-Oxide Thin-Film Transistors)

Claims (16)

  1. 유리(glass) 기판과;
    상기 유리 기판 위에 형성된 금(Au) 저면 게이트 전극;
    상기 금(Au) 저면 게이트 전극을 둘러싼 이산화 지르코늄(ZrO2) 유전체 막;
    상기 이산화 지르코늄(ZrO2)위에 형성되며, 100℃ 이하의 저온 용액 공정된 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) 반도체 박막;
    상기 ZTO 반도체 박막 상의 듀얼 Al층으로 형성된 알루미늄 소스/드레인 전극(aluminum source/drain electrodes);
    상기 ZTO TFT의 패시베이션 층으로 사용하며, ZTO 채널의 후면에서 산소와 물 분자의 화학적 상호작용을 감소시키는 소수성 표면(hydrophobic surface)을 갖는 불소 중합체(fluoropolymer)로 사용되는 PVDF-TrFE 유전체 막(PVDF-TrFE dielectric films); 및
    상기 PVDF-TrFE 유전체 막 상에 형성된 금(Au) 탑 게이트 전극을 포함하며,
    100℃ 이하의 저온에서 강유전성 공중합체(Ferroelectric Copolymers)를 전개한 고성능 저온 용액 공정된 아연-주석-산화물(Zinc-Tin-Oxide, ZTO) TFT 소자는 상기 이산화 지르코늄(ZrO2) 유전체 막과 poly(vinylidene fluoride-co-trifluoroethylene)(PVDF-TrFE) 유전체 막은 둘다 고유전율(high dielectric constant, high-k) 막들 사이의 샌드위치 구조로 형성되며, 디바이스 성능을 저하하는 전하가 쌓인 불순물(charged impurity scattering)을 개선하는 ZTO 채널의 전면 및 후면에서 향상된 전하-스크리닝 버퍼층들(charge-screening buffer layers)을 제공하는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT).
  2. 제1항에 있어서,
    상기 불소 중합체(fluoropolymer)는 PVDF-TrFE를 사용하는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT).
  3. 제2항에 있어서,
    상기 PVDF-TrFE는 분극화가 가능한 상호작용(polarizable interaction)을 유도하는 탄소-불소 결합(carbon-fluorine bonds)을 가진 화학 구조를 가지며, PVDF-TrFE의 강유전체 특성(ferroelectric characteristics)을 가지는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT).
  4. 제1항에 있어서,
    상기 불소 중합체(fluoropolymer)를 사용한 패시베이션 공정은
    스핀 코팅을 사용하여, 상기 ZTO 반도체 박막 상의 듀얼 Al층으로 형성된 알루미늄 소스/드레인 전극(aluminum source/drain electrodes) 상에 Organic 물질 인 PVDF-TrFE를 도포하는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT).
  5. 제1항에 있어서,
    상기 저온 용액 공정 기반 불소 중합체(fluoropolymer) 인 Polyvinylidene fluoride(PVDF-TrFE)) 패시베이션 공정 처리 후 TFT 소자의 성능은 전기전하이동도(mobility) 및 점멸비(on-off current ratio)가 증가했으며, 문턱 전압(threshold voltage)이 0 V쪽으로 이동하였고, sub-threshold swing(S.S.)이 향상되는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT).
  6. 제1항에 있어서,
    상기 저온 용액 공정 기반 fluoropolymer passivation 공정 후 TFT 소자의 특성은 전기전하이동도(mobility), 문턱전압(threshold voltage), 점멸비(on/off ratio)가 상승하였으며, fluoropolymer passivation 공정을 거쳐 제작된 TFT 소자에 전압에 의한 스트레스, 빛에 의한 스트레스, 시간에 의한 스트레스에도 소자의 높은 전기적 안정성(electrical stability)을 보이는 것을 특징으로 하는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT).
  7. 제1항에 있어서,
    패시베이션 된 ZTO-TFT는 전기전하이동도(mobility)의 큰 변화 없이 대기 환경에서 장기 안정성이 나타나며, 이는 소수성 특징을 가지고 있는 캡슐화 필름으로 소수성 물질로 표면 처리된 불소 중합체(fluoropolymer) 물질을 사용하여 물 분자를 효율적으로 제거 또는 반발시키는, 불소 중합체(fluoropolymer) 박막을 보호층으로 사용하는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT).
  8. 강유전성 공중합체를 전개한 저온 용액 공정 ZTO TFT 소자 제조 방법에서,
    (a) 세정된 유리(glass) 기판 상에, 50 nm 두께의 금 저면 게이트 전극은 패터닝 후에 evaporation을 통해 증착되는 단계;
    (b) 상기 유리 기판 위에 형성된 금(Au) 저면 게이트 전극을 형성하며, 스핀-코팅에 의해 ZrO2 전구체 용액(ZrO2 precursor solution)을 사용하여 90 nm 두께 ZrO2 유전체 막을 형성하고, 100℃ 이하의 저온 용액 공정에서 스핀-코팅에 의해 30 nm 두께의 ZTO 반도체 박막을 증착시킨 후, 잔류 용매(residual solvents)의 점차적인 기화(gradual vaporization)를 가능하게 하도록 1 시간 동안 질소 환경(nitrogen ambient)에 저장하는 단계;
    (c) 마이크로 웨이브 어닐링(microwave annealing)은 공기중에서 최대 온도 100℃ 이하에서 1시간 동안 700W의 전력과 60Hz의 주파수를 사용하여 실행되며, 그 후, 듀얼 Al층으로 형성되는 50 ㎚ 두께의 알루미늄 소스/드레인 전극(aluminum source/drain electrodes)은 채널 영역을 패터닝(patterning) 한 후에 evaporation에 의해 증착되는 단계;
    (d) 상기 ZTO TFT의 패시베이션 층으로 사용하며, 탑-게이트 유전체(top-gate dielectric)로써 100 nm 두께의 PVDF-TrFE 필름(Piezotech, 75/25%mol)은 스핀-코팅을 통해 형성되는 단계; 및
    (e) 상기 PVDF-TrFE 유전체 막 상에 형성된 금(Au) 탑 게이트 전극을 형성하는 단계;
    를 포함하는 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법.
  9. 제8항에 있어서,
    상기 ZrO2 전구체 용액(ZrO2 precursor solution)은 2-메톡시 에탄올(2-methoxyethanol, 0.5M))와 ZTO 전구체 용액(ZTO precursor solution) 내에서 지르코늄 클로라이드 및 지르코늄 이소 프로 폭 사이드 이소프로판 분말(zirconium chloride and zirconium isopropoxide isopropanol powders(Sigma Aldrich))을 용해시켜 형성하고, 그리고 아세토 니트릴(acetonitrile, 0.24M) 중에서 아연 클로라이드(zinc chloride(Sigma Aldrich)) 및 염화 주석(tin chloride(Sigma Aldrich)) 분말들을 각각 용해시켜 형성되는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법.
  10. 제8항에 있어서,
    커패시턴스-전압(CV) 측정에 의해 추출된 ZrO2 및 PVDF-TrFE 필름들의 상대 유전율 값은 각각 20 및 14 인 것을 특징으로 하는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법.
  11. 제8항에 있어서,
    상기 PVDF-TrFE는 분극화가 가능한 상호작용(polarizable interaction)을 유도하는 탄소-불소 결합(carbon-fluorine bonds)을 가진 화학 구조를 가지며, PVDF-TrFE의 강유전체 특성(ferroelectric characteristics)은 25 pC/N의 압전 소자 계수(piezoelectric coefficient, d33) 인 것을 특징으로 하는 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법.
  12. 제8항에 있어서,
    상기 저온 용액 공정 기반 불소 중합체(fluoropolymer) 인 Polyvinylidene fluoride(PVDF-TrFE)) 패시베이션 공정 처리 후 TFT 소자의 성능은 전기전하이동도(mobility) 및 점멸비(on-off current ratio)가 증가했으며, 문턱 전압(threshold voltage)이 0 V쪽으로 이동하였고, sub-threshold swing(S.S.)이 향상되는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법.
  13. 제8항에 있어서,
    상기 저온 용액 공정 기반 fluoropolymer passivation 공정 후 TFT 소자의 특성은 전기전하이동도(mobility), 문턱전압(threshold voltage), 점멸비(on/off ratio)가 상승하였으며, fluoropolymer passivation 공정을 거쳐 제작된 TFT 소자에 전압에 의한 스트레스, 빛에 의한 스트레스, 시간에 의한 스트레스에도 소자의 높은 전기적 안정성(electrical stability)을 보이는 것을 특징으로 하는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법.
  14. 제8항에 있어서,
    다결정 강유전성 공중합체 막들(polycrystalline ferroelectric copolymer films)의 구비하는 상기 ZTO TFT들의 전달 특성은 문턱 전압(Vth)은 0V로 이동하였고, 오프 전류는 20배 감소했으며,
    subthreshold-swing(S.S.)은 1.42로부터 0.4V/dec로 감소했으며, 그리고 PVDF-TrFE 필름의 봉지공정(encapsulating) 후에 히스테리시스 윈도우(hysteresis window)가 억제되어 TFT 소자의 성능이 향상되었으며, 강유전성 공중합체 막(ferroelectric copolymer films)의 dipoledipole 상호작용들(dipoledipole interactions)을 통한 인터페이스에서의 결함 상태들의 전하 스크리닝(charge screening)을 통해 트랩 상태(trap states)의 밀도에서 감소의 결과이며,
    S.S. 분석으로부터 추출할 수 있는 ZTO TFT의 트랩 상태들의 밀도는 PVDF-TrFE를 가지고 봉지공정(encapsulating with PVDF-TrFE) 후에 2.83 ×1013로부터 7.1012 cm- 2eV-1로 감소됐으며, 오프-상태 전류의 감소는 전하 캐리어들이 전방 채널로부터 고갈될 때, 누설 전류 경로가 있을 수 있는 ZTO 막의 후면에서 계면 특성(interfacial characteristics)의 향상되었으며,
    강유전성 공중합체에서 극성 탄소-불소 결합(polar carbon-fluorine bonds)은 계면(interface)에서 전하의 산란(charge scattering)을 감소시키며, ZTO TFT의 상한- 및 하한-임계치(sub-threshold) 특성이 개선된, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법.
  15. 제8항에 있어서,
    상기 PVDF-TrFE가 없는 ZTO TFT는 48 meV의 활성 에너지(activation energy)를 갖는 반면에, PVDF-TrFE를 갖는 ZTO TFT는 36 meV 활성 에너지를 가지며, 활성 에너지의 감소는 열적으로 활성화 된 전하 전이(charge transport)를 위한 계면 특성(interfacial characteristics)이 개선되고,
    PVDF-TrFE의 불소 중합체(fluoropolymer)의 쌍극자 특성(dipolar nature of the fluoropolymer)은 오프상태 전류(offstate current) 및 히스테리시스(hysteresis)에서 충전된 전하 불순물(charge impurity) 또는 결함을 중화시키는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법.
  16. 제8항에 있어서,
    패시베이션 된 ZTO-TFT는 전기전하이동도(mobility)의 큰 변화 없이 대기 환경에서 장기 안정성이 나타나며, 이는 소수성 특징을 가지고 있는 캡슐화 필름으로 소수성 물질로 표면 처리된 불소 중합체(fluoropolymer) 물질을 사용하여 물 분자를 효율적으로 제거 또는 반발시키는, 불소 중합체(fluoropolymer) 박막을 보호층으로 사용하는, 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물(ZTO) 박막 트랜지스터(TFT) 소자 봉지 공정 방법.
KR1020170075125A 2017-06-14 2017-06-14 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법 KR102016157B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170075125A KR102016157B1 (ko) 2017-06-14 2017-06-14 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170075125A KR102016157B1 (ko) 2017-06-14 2017-06-14 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법

Publications (2)

Publication Number Publication Date
KR20180136324A true KR20180136324A (ko) 2018-12-24
KR102016157B1 KR102016157B1 (ko) 2019-08-30

Family

ID=65010139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170075125A KR102016157B1 (ko) 2017-06-14 2017-06-14 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법

Country Status (1)

Country Link
KR (1) KR102016157B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212224B1 (ko) * 2019-09-11 2021-02-04 울산과학기술원 다공성 강유전체 박막을 포함하는 광전소자 및 이의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102351155B1 (ko) * 2020-01-30 2022-01-14 성균관대학교산학협력단 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자
CN111678634A (zh) * 2020-06-01 2020-09-18 电子科技大学 一种多维力学信号精细可识别电子皮肤

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008308A (ko) 2002-07-18 2004-01-31 홍지기술산업주식회사 지반 안정화용 장치 및 그를 이용한 지반 안정화공법
KR20050100327A (ko) 2004-04-13 2005-10-18 인더스트리얼 테크놀로지 리서치 인스티튜트 유기 박막 트랜지스터용 다중-표면보호층 구조 및 그제조방법
KR20090033715A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법
KR20110054811A (ko) 2009-11-18 2011-05-25 한국과학기술연구원 폴리메틸메타크릴레이트 유도체 박막을 게이트 절연층 및 유기 보호층으로 이용하는 트랜지스터 및 그 제조방법
KR20120006218A (ko) * 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
KR20130091732A (ko) * 2010-07-02 2013-08-19 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 박막 트랜지스터
KR20160112030A (ko) * 2015-03-17 2016-09-28 동국대학교 산학협력단 듀얼게이트 박막트랜지스터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008308A (ko) 2002-07-18 2004-01-31 홍지기술산업주식회사 지반 안정화용 장치 및 그를 이용한 지반 안정화공법
KR20050100327A (ko) 2004-04-13 2005-10-18 인더스트리얼 테크놀로지 리서치 인스티튜트 유기 박막 트랜지스터용 다중-표면보호층 구조 및 그제조방법
KR20090033715A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법
KR20110054811A (ko) 2009-11-18 2011-05-25 한국과학기술연구원 폴리메틸메타크릴레이트 유도체 박막을 게이트 절연층 및 유기 보호층으로 이용하는 트랜지스터 및 그 제조방법
KR20130091732A (ko) * 2010-07-02 2013-08-19 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 박막 트랜지스터
KR20120006218A (ko) * 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
KR20160112030A (ko) * 2015-03-17 2016-09-28 동국대학교 산학협력단 듀얼게이트 박막트랜지스터

Non-Patent Citations (26)

* Cited by examiner, † Cited by third party
Title
B. S. Yang, S. Park, S. Oh, Y. J. Kim, J. K. Jeong, C. S. Hwang, and H. J. Kim, "Improvement of the photo-bias stability of the Zn-Sn-O field effect transistors by an ozone treatment", J. Mater. Chem., vol. 22, pp. 10994?10998, Apr. 2012, doi: 10.1039/C2JM30242J.
C. H. Kim, Y. S. Rim, and H. J. Kim, "Chemical stability and electrical performance of dual-active-layered zinc-tin-oxide/indium-gallium-zinc-oxide thin-film transistors using a solution process", ACS Appl. Mater. Interfaces, vol. 5, no. 13, pp. 6108-6112, Jun. 2013, doi: 10.1021/am400943z.
C.-G. Lee and A. Dodabalapur, "Solution-processed Zinc-tin Oxide thin-film transistors with low interfacial trap density and improved performance", Appl. Phys. Lett., vol. 96, p. 243501, Jun. 2010, doi:10.1063/1.3454241.
G. H. Gelinck, A. W. Marsman, F. J. Touwslager, S. Setayesh, D. M. de Leeuw, R. C. G. Naber, and P. W. M. Blom, "All-polymer ferroelectric transistors", Appl. Phys. Lett., vol. 87, p. 092903, Aug. 2005, doi: 10.1063/1.2035324.
G. Velu, C. Legrand, O. Tharaud, A. Chapoton, D. Remiens, and G. Horowitz, "Low driving voltages and memory effect in organic thinfilm transistors with a ferroelectric gate insulator", Appl. Phys. Lett.,vol. 79, no. 5, p. 659, Apr. 2001, doi: 10.1063/1.1379059.
J. K. Jeong, "The status and perspectives of metal oxide thin-film transistors for active matrix flexible displays", Semicond. Sci. Technol.,vol. 26, no. 3, p. 034008, Feb. 2011.
J. S. Park, W.-J. Maeng, H.-S. Kim, and J.-S. Park, "Review of recent developments in amorphous oxide semiconductor thin-film transistor devices", Thin Solid Films, vol. 520, no. 6, pp. 1679?1693, Jan. 2012, doi: 10.1016/j.tsf.2011.07.018.
K. H. Ji et al., "Effect of high-pressure oxygen annealing on negative bias illumination stress-induced instability of InGaZnO thin film transistors", Appl. Phys. Lett., vol. 98, no. 10, p. 103509, 2011.
K. H. Ji, J.-I. Kim, Y.-G. Mo, J. H. Jeong, S. Yang, C.-S. Hwang, S.-H. Ko Park, M.-K. Ryu, S.-Y. Lee, and J. K. Jeong, "Comparative study on light-induced bias stress instability of IGZO transistors with SiNx and SiO2 gate dieletric", IEEE Electron Device Lett., vol. 31, no. 12, pp. 1404-1406, Dec. 2010, doi: 10.1109/LED.2010.2073439.
K. K. Banger, Y. Yamashita, K. Mori, R. L. Peterson, T. Leedham, J. Richard, and H. Sirringhaus, "Low-temperature, high-performance solution-processed metal oxide thin-film transistors formed by a 'sol-gel on chip process", Nat. Mater., vol. 10, pp. 45-50, May 2011, doi: 10.1038/nmat2914.
K. M. Kim et al., "Competitive device performance of low-temperature and all-solution-processed metal-oxide thin-film transistors", Appl. Phys. Lett., vol. 99, no. 24, p. 242109, Dec. 2011.
K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", Nature, vol. 432, no. 4016, pp. 488-492, Nov. 2004, doi: 10.1038/nature03090.
K.-H. Lee, J. S. Jung, K. S. Son, J. S. Park, T. S. Kim, R. Choi, J. K. Jeong, J.-Y. Kwon, B. Koo, and S. Lee, "The effect of moisture on the photon-enhanced negative bias thermal instability in Ga-In-Zn-O thin film transistors", Appl. Phys. Lett., vol. 95, p. 232106, Dec. 2009, doi: 10.1063/1.3272015.
M. D. H. Chowdhury, P. Migliorato, and J. Jang, "Light induced instabilities in amorphous indium-gallium-Zinc-Oxide thin-film transistors", Appl. Phys. Lett., vol. 97, p. 173506, Oct. 2010, doi: 10.1063/1.3503971.
M. G. Kim, H. S. Kim, Y. G. Ha, J. He, M. G. Kanatzidis, A. Facchetti, and T. J. Marks, "High-performance solution-processed amorphous zincindium-tin oxide thin-film transistors", J. Amer. Chem. Soc., vol. 132, no. 30, pp. 10352-10364, Jul. 2010, doi: 10.1021/ja100615r.
S. J. Kang, I. Bae, Y. J. Park, T. H. Park, J. Sung, S. C. Yoon, K. H. Kim, D. H. Choi, and C. Park, "Non-volatile ferroelectric poly(vinylidene fluoride-co-trifluoroethylene) memory based on a singlecrystalline tri-isopropylsilylethynyl pentacene field-effect transistor", Adv. Funct. Mater., vol. 19, no. 10, pp. 1609-1616, May 2009, doi: 10.1002/adfm.200801097.
S. Jang, B. Kim, M. L. Geier, P. L. Prabhumirashi, M. C. Hersam, and A. Dodabalapur, "Fluoropolymer coatings for improved carbon nanotube transistor device and circuit performance", Appl. Phys. Lett., vol. 105, no. 12, p. 122107, 2014.
S. Jeong, Y. G. Ha, J. Moon, A. Facchetti, and T. J. Marks, "Role of gallium doping in dramatically lowering amorphous-oxide processing temperatures for solution-derived indium zinc oxide thin-film transistors", Adv. Mater., vol. 22, no. 12, pp. 1346-1350, Mar. 2010.
S. W. Jung, S. M. Yoon, S. Y. Kang, I. K. You, J. B. Koo, K. J. Baeg, and Y. Y. Noh, "Low-voltage-operated top-gate polymer thin-film transistors with high-capacitance P(VDF-TrFE)/PVDF-blended dielectrics", Curr. Appl. Phys., vol. 11, no. 3, pp. S213-S218, May 2011, doi: 10.1016/j.cap.2011.01.011.
T. L. Alford, D. C. Thompson, J. W. Mayer, and N. David Theodore,"Dopant activation in ion implanted silicon by microwave annealing", J. Appl. Phys., vol. 106, p. 114902, Dec. 2009, doi: 10.1063/13260245.
T.-J. Ha, D. Kiriya, K. Chen, and A. Javey, "Highly stable hysteresisfree carbon nanotube thin-film transistors by fluorocarbon polymer encapsulation", ACS Appl. Mater. Interfaces, vol. 6, no. 11, pp. 8441-8446, May 2014, doi: 10.1021/am5013326.
T.-J. Ha, P. Sonar, and A. Dodabalapur, "High mobility top-gate and dual-gate polymer thin-film transistors based on diketopyrrolopyrrolenaphthalene copolymer", Appl. Phys. Lett., vol. 98, p. 253305, Jun. 2011, doi: 10.1063/1.3601928.
W. L. Kalb and B. Batlogg, "Calculating the trap density of states in organic field-effect transistors from experiment: A comparison of different methods", Phys. Rev. B, vol. 81, no. 3, p. 035327,2010.
X. Huang, C. Wu, H. Lu, F. Ren, and Q. Xu, "Electrical instability of amorphous indium-gallium-zinc oxide thin film transistors under monochomatic light illumination", Appl. Phys. Lett., vol. 100, p. 243505, Jun. 2012, doi: 10.1063/1.4729478.
Y. H. Kim, J. S. Heo, T. H. Kim, S. Park, M. H. Yoon, J. Kim, M. S. Oh, G.-R. Yi, Y. Y. Noh, and S. K. Park, "Flexible metaloxide devices made by room-temperature photochemical activation of sol-gel films", Nature, vol. 489, pp. 128-132, Feb. 2012, doi: 10.1038/nature11434.
Y. S. Rim, W. Jeong, B. D. Ahn, and H. J. Kim, "Defect reduction in photon-accelerated negative bias instability of InGaZnO thin-film transistors by high-pressure water vapor annealing", Appl. Phys. Lett., vol. 102, no. 14, p. 143503, Apr. 2013, doi: 10.1063/1.4801436.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212224B1 (ko) * 2019-09-11 2021-02-04 울산과학기술원 다공성 강유전체 박막을 포함하는 광전소자 및 이의 제조방법

Also Published As

Publication number Publication date
KR102016157B1 (ko) 2019-08-30

Similar Documents

Publication Publication Date Title
Jo et al. High-mobility and hysteresis-free flexible oxide thin-film transistors and circuits by using bilayer sol–gel gate dielectrics
Benwadih et al. High mobility flexible amorphous IGZO thin-film transistors with a low thermal budget ultra-violet pulsed light process
Huang et al. High-mobility solution-processed tin oxide thin-film transistors with high-κ alumina dielectric working in enhancement mode
Park et al. Review of recent developments in amorphous oxide semiconductor thin-film transistor devices
TWI557909B (zh) 場效電晶體及其製法
Willa et al. From organic single crystals to solution processed thin-films: Charge transport and trapping with varying degree of order
Taoka et al. Impact of Fermi level pinning inside conduction band on electron mobility of In x Ga 1− x As MOSFETs and mobility enhancement by pinning modulation
Ha High-performance solution-processed Zinc–Tin-Oxide thin-film transistors employing ferroelectric copolymers fabricated at low temperature for transparent flexible displays
Xu et al. Organic field-effect transistors with cross-linked high-k cyanoethylated pullulan polymer as a gate insulator
US9508865B2 (en) Transistors, methods of manufacturing the same, and electronic devices including transistors
KR102016157B1 (ko) 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법
She et al. Operational stability enhancement of low-voltage organic field-effect transistors based on bilayer polymer dielectrics
Bang et al. Effects of Li doping on the structural and electrical properties of solution-processed ZnO films for high-performance thin-film transistors
Han et al. High-mobility pentacene organic thin-film transistor with La x Nb (1–x) O y gate dielectric fabricated on vacuum tape
Han et al. A study on pentacene organic thin-film transistor with different gate materials on various substrates
Luo et al. Effects of etching residue on positive shift of threshold voltage in amorphous indium–zinc-oxide thin-film transistors based on back-channel-etch structure
KR102023111B1 (ko) 용액 공정 처리된 탄소/불소중합체 전계 효과 트랜지스터와 그 전하 전이 개선 방법
Park et al. Space charge-induced unusually-high mobility of a solution-processed indium oxide thin film transistor with an ethylene glycol incorporated aluminum oxide gate dielectric
Alam et al. Performance enhancement of top-contact pentacene-based organic thin-film transistors with bilayer WO3/Au electrodes
Lee et al. Low-voltage operation of ferroelectric gate thin film transistors using indium gallium zinc oxide-channel and ferroelectric polymer poly (vinylidene fluoride–trifluoroethylene)
Peng et al. Enhancing perovskite TFTs performance by optimizing the interface characteristics of metal/semiconductor contact
Gao et al. Solution-processed zirconium oxide gate insulators for top gate and low operating voltage thin-film transistor
WO2015177541A1 (en) Dielectric materials for low voltage ofet operation
Han et al. Organic–inorganic nanohybrid nonvolatile memory transistors for flexible electronics
Hsu et al. A study of trap-limited conduction influenced by plasma damage on the source/drain regions of amorphous InGaZnO TFTs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right