KR102351155B1 - 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자 - Google Patents

멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자 Download PDF

Info

Publication number
KR102351155B1
KR102351155B1 KR1020200011228A KR20200011228A KR102351155B1 KR 102351155 B1 KR102351155 B1 KR 102351155B1 KR 1020200011228 A KR1020200011228 A KR 1020200011228A KR 20200011228 A KR20200011228 A KR 20200011228A KR 102351155 B1 KR102351155 B1 KR 102351155B1
Authority
KR
South Korea
Prior art keywords
electronic device
printed
passivation layer
passivation
printed electronic
Prior art date
Application number
KR1020200011228A
Other languages
English (en)
Other versions
KR20210097475A (ko
Inventor
조규진
정연수
박혜진
박진화
아몰 마로트라오 칼레
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020200011228A priority Critical patent/KR102351155B1/ko
Priority to US17/149,775 priority patent/US20210242414A1/en
Publication of KR20210097475A publication Critical patent/KR20210097475A/ko
Application granted granted Critical
Publication of KR102351155B1 publication Critical patent/KR102351155B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • H01L51/107
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/10Materials in mouldable or extrudable form for sealing or packing joints or covers
    • H01L51/0005
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H01L2251/30
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자에 관한 것으로, 본 발명의 일 실시예에 따른 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법은 제어 전극, 유전체 층, 반도체 층, 제1 전류 전극 및 제2 전류 전극이 포함된 인쇄 전자소자를 인쇄하는 단계 및 비정질 플루오르폴리머(amorphous fluoropolymer)를 이용하여 상기 인쇄된 인쇄 전자소자를 패시베이션하는 다층 구조의 멀티 패시베이션 층을 인쇄하는 단계를 포함한다.

Description

멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자{METHODS FOR MANUFACTURING PRINTED ELECTRONIC DEVICE USING MULTI PASSIVATION AND PRINTED ELECTRONIC DEVICE}
본 발명은 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자에 관한 것이다.
인쇄전자 기술이 가지는 다양한 이점(경량화, 저가격, 유연성, 대면적)에도 불구하고 아직까지 이 기술을 이용한 전자제품이 상용화되지 못해 현재까지도 큰 각광을 받지 못하고 있다. 이는 다양한 인쇄기술을 활용하여 트랜지스터, 전자회로, 센서, 메모리, 및 PCB 제작 등에 다양하게 적용이 될 수 있으나, 실리콘(Si) 기반 전자 디바이스와 비교하여 낮은 소자 수명 및 수율과 같은 부분에서 단점을 가지고 있기 때문이다. 특히, 유기전자 소자는 수분 및 산소에 매우 취약하기 때문에 대기 중에 노출되었을 경우 또는 외부에서 수분이 내부로 유입되었을 경우, 디바이스의 수명이 현저하게 감소되는 단점을 가지고 있다.
상기와 같은 문제점을 해결하기 위해 무기물을 증착하거나 메탈 캡을 도입하여 외부의 수분 및 산소를 차단하거나 경화성 필름 및 경화성 재료를 유기층 또는 금속층 표면에 도포한 후 경화 공정을 통하여 패시베이션(봉지)을 하는 방법들이 도입되고 있다. 용액 공정을 통한 패시베이션 공정은 유기물 기반 전자소자와 스트레인-스트레스 매칭이 잘되며, 제조공정과 물질이 친환경적이며 공정이 쉽고 단순하다는 장점을 가지고 있다.
그러나 메탈 캡의 경우 기계적 파손에 문제가 있으며 기판과 열팽창 계수로 인한 제작의 어려움이 있다. 또한, 진공 증착의 경우 무기물이 다층으로 증착 되기 때문에 생산성이 낮고 모든 공정이 진공 및 증착 공정으로 되어있어 초저비용으로 양산화(대량 생산)하는 데는 단점을 가지고 있다. 또한 진공증착과 용액공정을 통한 패시베이션의 경우에도, 사용되는 물질에 따라서 인쇄 반도체 소자에 직접적인 영향을 주기 때문에 이로 인해 전자소자의 전기적 특성에도 영향을 준다. 물질에 따라서 유기반도체의 특성을 잃게 만들거나 혹은 소자 구동을 어렵게 만들기도 한다.
이러한 주된 이유로는, 소자들이 외부 환경에 노출되었을 경우 수분과 산소가 반도체 층과 유전체층 계면에 트랩되어 구동바이어스를 인가할 시에 기생트랩차지가 발생하여 구동을 불안정하게 만드는 요소가 된다. 특히 N-타입(N-type) 트랜지스터의 경우 수분과 산소에 대해 더욱 민감하기 (낮은 LUMO(Lowest Unoccupied Molecular Orbital) 레벨로인) 때문에 소자 구동 안정성을 확보하기가 어려워 인쇄 유연 CMOS(Complementary metal-oxide-semiconductor, 시모스) 기반 소자 구현의 가장 큰 걸림돌이 되고 있다.
본 발명의 실시예들은 소수성 특성을 가진 다층 구조의 멀티 패시베이션(Multi Passivation)을 이용하여 인쇄 전자소자(인쇄 트랜지스터 등)의 구동 안정성을 향상시키기 위한, 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자를 제공하고자 한다.
다만, 본 발명의 해결하고자 하는 과제는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위의 환경에서도 다양하게 확장될 수 있을 것이다.
본 발명의 일 실시예에 따르면, 제어 전극, 유전체 층, 반도체 층, 제1 전류 전극 및 제2 전류 전극이 포함된 인쇄 전자소자를 인쇄하는 단계; 및 비정질 플루오르폴리머(amorphous fluoropolymer)를 이용하여 상기 인쇄된 인쇄 전자소자를 패시베이션하는 다층 구조의 멀티 패시베이션 층을 인쇄하는 단계를 포함하는, 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법이 제공될 수 있다.
상기 멀티 패시베이션 층을 인쇄하는 단계는, 소수성 특성을 가지는 CYTOP, FG-3650 및 표면개질된 알루미늄산화물 나노 입자 잉크 중 적어도 하나의 물질을 이용하여 다층 구조의 멀티 패시베이션 층을 인쇄할 수 있다.
상기 멀티 패시베이션 층을 인쇄하는 단계는, 상기 인쇄된 인쇄 전자소자 위에 소수성 특성을 가지는 CYTOP을 이용하여 패시베이션 제1층을 형성하는 단계; 상기 형성된 패시베이션 제1층 위에 소수성 특성을 가지는 FG-3650 또는 표면개질된 알루미늄산화물 나노 입자 잉크를 이용하여 패시베이션 제2층을 형성하는 단계; 및 상기 형성된 패시베이션 제2층 위에 소수성 특성을 가지는 CYTOP을 이용하여 패시베이션 제3층을 형성하는 단계를 포함할 수 있다.
상기 멀티 패시베이션 층을 인쇄하는 단계는, 롤투롤 그라비아(Roll-to-roll gravure), 롤투롤 리버스 옵셋 (Roll-to-roll reverse offset), 플렉소 인쇄(Flexographic Printing), 잉크젯 프린팅 (inkjet printing) 및 스핀코팅 (spin coating) 중에서 어느 하나의 인쇄 공정을 통해 상기 멀티 패시베이션 층을 인쇄할 수 있다.
상기 멀티 패시베이션 층을 인쇄하는 단계는, 상기 인쇄된 인쇄 전자소자의 상부에 다층 구조의 제1 멀티 패시베이션 층을 인쇄하고, 상기 인쇄된 인쇄 전자소자의 하부에 다층 구조의 제2 멀티 패시베이션 층을 인쇄할 수 있다.
상기 멀티 패시베이션 층은, 다층 구조의 배리어막(Barrier film)을 형성하여 상기 인쇄 전자소자를 인캡슐레이션(Encapsulation)할 수 있다.
상기 인쇄 전자소자는, 인쇄 공정을 통해 제조된 p-타입 트랜지스터 또는 n-타입 트랜지스터일 수 있다.
상기 인쇄 전자소자는, 인쇄 공정을 통해 제조된 유기 기반 인쇄 트랜지스터일 수 있다.
한편, 본 발명의 다른 실시예에 따르면, 제어 전극, 유전체 층, 반도체 층, 제1 전류 전극 및 제2 전류 전극이 인쇄된 인쇄 전자소자; 및 비정질 플루오르폴리머(amorphous fluoropolymer)를 이용하여 상기 인쇄된 인쇄 전자소자를 패시베이션하도록 인쇄되는 다층 구조의 멀티 패시베이션 층을 포함하는, 멀티 패시베이션을 이용한 인쇄 전자소자가 제공될 수 있다.
상기 멀티 패시베이션 층은, 소수성 특성을 가지는 CYTOP, FG-3650 및 표면개질된 알루미늄산화물 나노 입자 잉크 중 적어도 하나의 물질을 이용하여 인쇄되는 다층 구조의 멀티 패시베이션 층일 수 있다.
상기 멀티 패시베이션 층은, 상기 인쇄된 인쇄 전자소자 위에 소수성 특성을 가지는 CYTOP을 이용하여 형성된 패시베이션 제1층; 상기 형성된 패시베이션 제1층 위에 소수성 특성을 가지는 FG-3650 또는 표면개질된 알루미늄산화물 나노 입자 잉크를 이용하여 형성된 패시베이션 제2층; 및 상기 형성된 패시베이션 제2층 위에 소수성 특성을 가지는 CYTOP을 이용하 형성된 패시베이션 제3층을 포함할 수 있다.
상기 멀티 패시베이션 층은, 롤투롤 그라비아(Roll-to-roll gravure), 롤투롤 리버스 옵셋 (Roll-to-roll reverse offset), 플렉소 인쇄(Flexographic Printing), 잉크젯 프린팅 (inkjet printing) 및 스핀코팅 (spin coating) 중에서 어느 하나의 인쇄 공정을 통해 인쇄될 수 있다.
상기 멀티 패시베이션 층은, 상기 인쇄된 인쇄 전자소자의 상부에 인쇄된 다층 구조의 제1 멀티 패시베이션 층; 및 상기 인쇄된 인쇄 전자소자의 하부에 인쇄된 다층 구조의 제2 멀티 패시베이션 층을 포함할 수 있다.
상기 멀티 패시베이션 층은, 다층 구조의 배리어막(Barrier film)을 형성하여 상기 인쇄 전자소자를 인캡슐레이션(Encapsulation)할 수 있다.
상기 인쇄 전자소자는, 인쇄 공정을 통해 제조된 p-타입 트랜지스터 또는 n-타입 트랜지스터일 수 있다.
상기 인쇄 전자소자는, 인쇄 공정을 통해 제조된 유기 기반 인쇄 트랜지스터일 수 있다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 실시예들은 다층 구조의 멀티 패시베이션 구조를 이용하여 롤루톨 연속 공정을 통하여 제조된 P-타입 또는 N-타입 인쇄 트랜지스터의 안정성을 확보할 수 있고, 이를 기반한 링오실레이터의 안정성을 확보할 수 있다.
본 발명의 실시예들은 패시베이션 물질을 롤투롤(Roll-to-roll), 롤투롤리버스옵셋 (roll-to-roll reverse offset), 잉크젯프린팅 (inkjet printing), 스핀코팅 (spin coating) 등 다양한 인쇄 공정에 적용할 수 있으며, 인쇄 트랜지스터 이외의 다양한 인쇄 전자 소자에 적용 및 응용할 수 있다.
본 발명의 실시예들은 다층 구조의 멀티 패시베이션 물질과 구조를 이용하여 유기 기반 트랜지스터(단량체, 고분자 및 올리고머)의 전기적 특성에 직접적인 영향을 주지 않으면서 오랜 시간 동안 외부 환경(고온, 저온 및 다습)에 안정적으로 구동할 수 있다.
도 1은 인쇄된 CMOS형 링오실레이터의 롤 이미지 및 그 상세 p-타입과 n-타입 트랜지스터를 나타낸 도면이다.
도 2 및 도 3은 p-타입과 n-타입 트랜지스터의 일반적인 전달 곡선을 나타낸 도면이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 멀티 패시베이션을 이용한 인쇄 전자소자의 구성을 설명하기 위한 구성도이다.
도 6은 본 발명의 일 실시예에 따른 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법을 나타낸 흐름도이다.
도 7 내지 도 9는 본 발명의 일 실시예에 따른 패시베이션 물질 중의 표면개질된 알루미늄산화물 나노 입자 잉크를 나타낸 도면이다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 패시베이션 물질을 도입 후 시간에 따른 인쇄 트랜지스터의 전달 곡선을 나타낸 도면이다.
도 12 내지 도 15는 본 발명의 일 실시예에 따른 멀티 패시베이션 층의 도입 전후 인쇄 CMOS 링오실레이터의 시간 경과에 따른 출력 주파수 및 출력 전압을 나타낸 도면이다.
도 16 내지 도 18은 본 발명의 일 실시예에 따른 멀티 패시베이션 층의 도입 후 외부 온도 및 습도에 따른 인버터의 출력 전압을 나타낸 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 기술적 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들이 용어들에 의해 한정되는 것은 아니다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 본 발명에서 사용한 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나 이는 당 분야에 종사하는 기술자의 의도, 판례, 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명의 실시예들을 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 인쇄된 CMOS형 링오실레이터의 롤 이미지 및 그 상세 p-타입과 n-타입 트랜지스터를 나타낸 도면이다.
도 1에는 롤투롤 연속 인쇄공정을 통해서 얻어진 CMOS형 링오실레이터의 롤 이미지(110) 및 그 상세 p-타입 트랜지스터(120)와 n-타입 트랜지스터(130)가 나타나 있다.
도 2 및 도 3은 p-타입과 n-타입 트랜지스터의 일반적인 전달 곡선을 나타낸 도면이다.
도 2에는 패시베이션(Passivation)을 하지 않은 상태에서 시간에 따른 n-타입 트랜지스터의 전달 곡선(transfer curve, Vgs-Ids)이 나타나 있다. 도 3에는 패시베이션을 하지 않은 상태에서 시간에 따른 p-타입 트랜지스터의 전달 곡선(transfer curve, Vgs-Ids)이 나타나 있다. 즉, 시간에 따른 이들의 트랜지스터의 전달 곡선을 보여준다.
도 2에 도시된 바와 같이, 롤투롤 연속 인쇄 공정을 통하여 제조된 n-타입 트랜지스터의 경우(140)는 외부 환경에 민감하며 특히 수분과 산소에 의해서 시간이 경과됨에 따라 빠르게 n-타입에서 p-타입으로 변화되는 볼 수 있다.
도 3에 도시된 바와 같이, p-타입 트랜지스터(150)의 경우에도 시간이 지남에 따라 문턱전압(Vth) 혹은 온 커런트 (on current)가 변화됨을 볼 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 멀티 패시베이션을 이용한 인쇄 전자소자의 구성을 설명하기 위한 구성도이다.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 멀티 패시베이션을 이용하여 패시베이션된 인쇄 전자소자(200)는 인쇄 전자소자 및 멀티 패시베이션 층(250)을 포함한다. 그러나 도시된 구성요소 모두가 필수 구성요소인 것은 아니다. 도시된 구성요소보다 많은 구성요소에 의해 패시베이션된 인쇄 전자소자(200)가 구현될 수도 있고, 그보다 적은 구성요소에 의해서도 패시베이션된 인쇄 전자소자(200)가 구현될 수 있다.
이하, 도 4 및 도 5의 패시베이션된 인쇄 전자소자(200)의 각 구성요소들의 구체적인 구성 및 동작을 설명한다.
일례로, 패시베이션된 인쇄 전자소자(200)가 인쇄 트랜지스터일 경우, 도 4는 패시베이션된 인쇄 전자소자의 일 실시예를 보여주고, 도 5는 패시베이션된 인쇄 트랜지스터의 단면 이미지를 보여준다. 본 발명의 실시예들은 패시베이션 공정을 통하여 패시베이션된 인쇄 트랜지스터 혹은 인쇄 전자소자일 수 있다.
전자소자는 게이트 전극(210), 유전체 층(220), 반도체 층(230), 드레인 전극 및 소스 전극(240)을 포함한다. 여기서, 각 구성요소의 명칭은 트랜지스터의 종류에 따라 달라질 수 있다. 예컨대, 게이트 전극(210), 드레인 전극 및 소스 전극(240)은 각각 제어 전극, 제1 전류 전극 및 제2 전류 전극으로 지칭될 수 있다.
멀티 패시베이션 층(250)은 다층 구조를 가지고, 비정질 플루오르폴리머(amorphous fluoropolymer)를 이용하여 전자소자를 패시베이션한다. 본 발명의 일 실시예에서 멀티 패시베이션 층(250)은 CYTOP SP2, FG-3650 및 CYTOP SP2의 멀티 층의 구조를 특징으로 하며, 그 두께는 1~2 um일 수 있다.
실시예들에 따르면, 멀티 패시베이션 층(250)은 소수성 특성을 가지는 CYTOP, FG-3650 및 표면개질된 알루미늄산화물 나노 입자 잉크 중 적어도 하나의 물질을 이용하여 인쇄되는 다층 구조의 멀티 패시베이션 층일 수 있다.
실시예들에 따르면, 멀티 패시베이션 층(250)은 인쇄된 인쇄 전자소자 위에 소수성 특성을 가지는 CYTOP을 이용하여 형성된 패시베이션 제1층, 형성된 패시베이션 제1층 위에 소수성 특성을 가지는 FG-3650 또는 표면개질된 알루미늄산화물 나노 입자 잉크를 이용하여 형성된 패시베이션 제2층, 및 형성된 패시베이션 제2층 위에 소수성 특성을 가지는 CYTOP을 이용하여 형성된 패시베이션 제3층을 포함할 수 있다. 이와 같이, 본 발명의 일 실시예는 소수성 물질인 CYTOP과, FG-3650 또는 표면개질된 알루미늄산화물 나노 입자 잉크를 이용함으로써, 외부의 수분과 산소를 차단하고 내부의 트랩차지를 고정시킴에 따라 인쇄 유연 CMOS 전자소자의 구동 안정성을 확보할 수 있다.
실시예들에 따르면, 멀티 패시베이션 층(250)은, 롤투롤 그라비아(Roll-to-roll gravure), 롤투롤 리버스 옵셋 (Roll-to-roll reverse offset), 플렉소 인쇄(Flexographic Printing), 잉크젯 프린팅 (inkjet printing) 및 스핀코팅 (spin coating) 중에서 어느 하나의 인쇄 공정을 통해 인쇄될 수 있다.
실시예들에 따르면, 멀티 패시베이션 층(250)은 인쇄된 인쇄 전자소자의 상부에 인쇄된 다층 구조의 제1 멀티 패시베이션 층(251) 및 상기 인쇄된 인쇄 전자소자의 하부에 인쇄된 다층 구조의 제2 멀티 패시베이션 층(252)을 포함할 수 있다.
실시예들에 따르면, 멀티 패시베이션 층(250)은 다층 구조의 배리어막(Barrier film)을 형성하여 상기 인쇄 전자소자를 인캡슐레이션(Encapsulation)할 수 있다. 본 발명의 일 실시예는 용액 공정의 멀티 패시베이션 층을 통해 다층 구조의 배리어막을 형성하여 n-타입, p-타입의 반도체로 인쇄된 CMOS 전자소자의 구동 안정성을 제공할 수 있다.
실시예들에 따르면, 인쇄 전자소자(200)는 인쇄 공정을 통해 제조된 p-타입 트랜지스터 또는 n-타입 트랜지스터일 수 있다.
실시예들에 따르면, 인쇄 전자소자(200)는 인쇄 공정을 통해 제조된 유기 기반 인쇄 트랜지스터일 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 멀티 패시베이션 층은 외부 수분과 산소를 차단하고 인쇄 트랜지스터의 전기적 특성에 영향을 주지 않은 물질인 CYTOP SP2를 선택하여 스핀코팅 혹은 롤투롤 인쇄공정을 통해 인쇄 트랜지스터의 상부 또는 하부에 인쇄될 수 있다. 이와 같이, 본 발명의 일 실시예에 의한 멀티 패시베이션 층의 구조는 인쇄 트랜지스터(혹은 인쇄 CMOS 전자소자)의 안정화를 주는 방법으로 극소수성 특성을 가지는 CYTOP과, FG-3650 및 표면개질된 알루미늄산화물 나노 입자 잉크를 이용하여 다층의 패시베이션 층을 제작하는 단계에서, 특히 전자소자에 전기적 영향을 주지 않은 CYTOP 층을 패시베이션 제1층으로 먼저 도입한다. 그리고 FG-3650 또는 표면개질된 알루미늄산화물 나노 입자를 이용하여 패시베이션 제2층을 나중에 인쇄한다. 이를 통해, p-타입 트랜지스터 및 n-타입 트랜지스터의 안정화를 가능하게 할 수 있다.
패시베이션 물질로 CYTOP 이외의 물질(PMMA(Poly methyl methacrylate), FG-3650, Dupont-AF, 에폭시(EPOXY), PDMS(Polydimethylsiloxane) 등)을 이용하여 인쇄 트랜지스터에 도입 시 온 커런트가 감소(오프 커런트 증가)되거나 문턱전압이 크게 변화되는 특성이 있다. 즉, 본 발명의 일 실시예는 인쇄 n-타입, p-타입의 트랜지스터에 최적화된 패시베이션 물질을 이용함에 따라 인쇄 전자소자의 물질에 영향을 주지 않으면서 구동 안정성을 확보할 수 있다.
도 6은 본 발명의 일 실시예에 따른 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법을 나타낸 흐름도이다.
단계 S101에서, 인쇄 전자소자 제조 방법은 게이트 전극, 유전체 층, 반도체 층, 드레인 전극 및 소스 전극이 포함된 인쇄 전자소자를 인쇄한다.
단계 S102 내지 S104에서와 같이, 인쇄 전자소자 제조 방법은 비정질 플루오르폴리머(amorphous fluoropolymer)를 이용하여 인쇄 전자소자를 패시베이션하는 다층 구조의 멀티 패시베이션 층을 인쇄한다.
이를 구체적으로 살펴보면, 단계 S102에서, 인쇄 전자소자 제조 방법은 인쇄된 인쇄 전자소자 위에 소수성 특성을 가지는 CYTOP을 이용하여 패시베이션 제1층을 형성한다.
단계 S103에서, 인쇄 전자소자 제조 방법은 형성된 패시베이션 제1층 위에 소수성 특성을 가지는 FG-3650 또는 표면개질된 알루미늄산화물 나노 입자 잉크를 이용하여 패시베이션 제2층을 형성한다.
단계 S104에서, 인쇄 전자소자 제조 방법은 형성된 패시베이션 제2층 위에 소수성 특성을 가지는 CYTOP을 이용하여 패시베이션 제3층을 형성한다.
도 7 내지 도 9는 본 발명의 일 실시예에 따른 패시베이션 물질 중의 표면개질된 알루미늄산화물 나노 입자 잉크를 나타낸 도면이다.
도 7 내지 도 9에는 알루미늄 산화물 나노 입자 기반 잉크 및 표면 이미지가 나타나 있다. 도 7은 본 발명의 일 실시예에 따른 멀티 패시베이션 층에 도입 되어지는 패시베이션 물질 중의 하나의 예시로, 표면개질된 알루미늄산화물 나노 입자 기반 잉크(310)를 보여준다.
본 발명의 일 실시예에서, 표면개질된 알루미늄산화물 나노 입자 기반 잉크를 제조하기 위해서는, 10~15 nm 사이즈를 가지는 알루미늄산화물 나노 파우더 0.5 g과 스테아르산(Stearic acid) 1 g을 톨루엔(Toluene) 100 ml에 넣고 110℃ 에서 36시간 동안 교반을 진행하여 표면개질된 알루미늄산화물 나노입자를 제조한다.
이후, 회전 농축기(Rotary evaporator)를 이용하여 증류를 진행하고 얻어진 용액을 70 ℃ 진공 오븐에서 12 시간 건조를 진행한다.
그리고 얻어진 알루미늄 나노 입자 250 mg에 2-프로판올(2-propanol) 용액 12 g를 넣고 배스 소니케이터(bath sonicator)에서 약 40분간 분산을 진행하여 잉크로 사용될 수 있다. 제조된 잉크의 분산성은 광학 이미지로 확인 가능하며 나노 입자 사이즈로 인하여 마이크로 홀(구멍)(320)이 존재한다.
도 8 및 도 9에 도시된 바와 같이, 소수성 특징으로 인하여 물에 대한 접촉각은 기존 PET 필름의 접촉각인 80°(330)에서 140°(340)이상이 보임을 특징으로 한다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 패시베이션 물질을 도입 후 시간에 따른 인쇄 트랜지스터의 전달 곡선을 나타낸 도면이다.
도 10 및 도 11에는 패시베이션 물질을 도입 후 시간에 따른 트랜지스터의 전달 곡선(transfer curve) 그래프가 나타나 있다.
본 발명의 일 실시예에서, 멀티 패시베이션 층이 도입된 n-타입 트랜지스터(410)와 p-타입 트랜지스터(420)의 경우 시간이 경과하더라도 (9일후), 전기적 특성(온 커런트, 문턱전압, 이동도 등)이 변화되지 않음을 특징으로 한다. 특히, 외부 수분에 민감한 인쇄 n-타입 트랜지스터가 패시베이션 이후 안정화되는 것을 특징으로 한다.
본 발명의 일 실시예에서 도입된 밀티 패시베이션 층의 경우, CYTOP SP2와, FG-3650 또는 표면개질된 알루미늄산화물 나노 입자를 통하여 스핀 코팅 혹은 롤투롤 그라비아 인쇄장비를 통해 인쇄 전자 소자에 적용될 수 있다. 그 순서는 인쇄트랜지스터에 영향을 주지 않은 CYTOP SP2를 먼저 도입하여 패시베이션 제1층이 형성된다. 그리고 이를 보완하는 FG-3650 또는 표면개질된 알루미늄산화물 나노 입자를 CYTOP SP2층 위에 인쇄 혹은 도입하여 패시베이션 제2층이 형성된다. 이후 다시 CYTOP SP2를 도입하여 패시베이션 제3층이 형성됨에 따라 패시베이션 효과를 극대화 시키는 것을 특징으로 한다. 혹은 표면개질된 알루미늄산화물 나노 입자 잉크를 CYTOP SP2층 위에 도입될 수 있음을 특징으로 한다.
다층 패시베이션 층 도입에 대해서는 스핀 코팅의 방법은 500~1000 rpm의 속도에서 30초~60초 동안 진행한 후, 80℃ 의 컨벤션 오븐(convention oven)에서 5~10 분간 건조됨을 특징으로 한다. 롤투롤 그라비아로 패시베이션 층 도입 시에 인쇄 속도는 5~8 m/min, 건조 온도 80 ℃에서 1분간 건조됨을 특징으로 한다.
도 12 내지 도 15는 본 발명의 일 실시예에 따른 멀티 패시베이션 층의 도입 전후 인쇄 CMOS 링오실레이터의 시간 경과에 따른 출력 주파수 및 출력 전압을 나타낸 도면이다.
도 12 내지 도 15에는 멀티 패시베이션 층의 도입 전후 CMOS형 인쇄 링오실레이터의 시간에 따른 출력 주파수 및 전압의 피크대 피크(peak-to-peak)가 나타나 있다.
도 12 및 도 13에 도시된 바와 같이, 멀티 패시베이션 층이 도입되지 않은 링오실레이터 샘플(510)의 경우는 시간이 경과됨에 따라 지속적으로 출력전압이 감소하며, 주파수는 증가되는 일반적인 특징(520)을 가진다.
이에 대해, 도 14 및 도 15에 도시된 바와 같이, 멀티 패시베이션 층을 도입함에 따라서 링오실레이터(530)의 출력 전압 및 주파수가 일정하게 됨이 특징(540)으로 한다. 본 발명의 일 실시예에 따른 다층 구조의 멀티 패시베이션 층은 단일 구조와 다르게 두께가 2 um이상으로 불균일한 표면에서 적용이 가능함이 특징으로 한다.
도 16 내지 도 18은 본 발명의 일 실시예에 따른 멀티 패시베이션 층의 도입 후 외부 온도 및 습도에 따른 인버터의 출력 전압을 나타낸 도면이다.
도 16 내지 도 18에는 멀티 패시베이션된 인쇄 인버터의 외부 온도 및 습도에 따른 출력 전압 그래프가 나타나 있다.
도 16 내지 도 18은 멀티 패시베이션 층의 도입 후, 외부 온도 및 습도에 따른 인버터의 출력 전압 그래프를 보여준다. 온도와 습도에 따라서 인버터의 출력 전압이 안정됨이 특징으로 한다. 멀티 패시베이션 층이 형성된 인쇄 인버터는 5 ℃의 저온에서도 특성의 저하가 없으며, 70%의 높은 습도에서도 인버터가 안정되게 구동됨이 특징으로 한다.
이와 같이, 본 발명의 일 실시예는 극소수성 물질인 CYTOP와, FG-3650 또는 표면개질된 알루미늄산화물 나노입자를 이용하여 다층 구조의 패시베이션 구조를 형성하여 인쇄 트랜지스터(예컨대, 인쇄 CMOS 전자 디바이스)의 안정성을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 다층 구조의 멀티 패시베이션 층은 롤루톨 연속 공정을 통하여 제조된 p-타입 혹은 n-타입 트랜지스터의 안정성을 확보하고 이를 기반한 링오실레이터의 안정성을 확보할 수 있다.
본 발명의 일 실시예는 p-타입과 n-타입으로 구성된 CMOS 형 링오실레이터에 대하여 멀티 패시베이션 층을 도입하고, 이를 구동하였을 때 구동 안정성(예컨대, 높은 습도, 온도 등)을 확보할 수 있다.
본 발명의 일 실시예는 다층 구조의 멀티 패시베이션 구조를 통하여 외부 수분과 산소에 민감한 n-타입 트랜지스터의 안정성을 확보할 수 있다.
본 발명의 일 실시예에 따른 패시베이션 물질은 롤투롤(Roll-to-roll), 롤투롤리버스옵셋 (roll-to-roll reverse offset), 잉크젯 프린팅 (inkjet printing), 또는 스핀코팅 (spin coating) 등 다양한 인쇄공정에 적용될 수 있으며, 인쇄 트랜지스터 이외 다양한 인쇄전자 소자에 적용 및 응용될 수 있다.
본 발명의 일 실시예에 따른 패시베이션 물질과 구조는 유기 기반 트랜지스터(단량체, 고분자 및 올리고머 포함)의 전기적 특성에 직접적인 영향을 주지 않으면서, 오랜 시간동안 외부 환경(고온다습)에서 안정적으로 구동 가능케 할 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
200: 인쇄 전자소자
210: 게이트 전극
220: 유전체 층
230: 반도체 층
240: 드레인-소스 전극
250: 멀티 패시베이션 층

Claims (16)

  1. 제어 전극, 유전체 층, 반도체 층, 제1 전류 전극 및 제2 전류 전극이 포함된 인쇄 전자소자를 인쇄하는 단계; 및
    비정질 플루오르폴리머(amorphous fluoropolymer)를 이용하여 상기 인쇄된 인쇄 전자소자를 패시베이션하는 다층 구조의 멀티 패시베이션 층을 인쇄하는 단계를 포함하고,
    상기 멀티 패시베이션 층을 인쇄하는 단계는,
    상기 인쇄된 인쇄 전자소자 위에 소수성 특성을 가지는 CYTOP을 이용하여 패시베이션 제1층을 형성하는 단계;
    상기 형성된 패시베이션 제1층 위에 소수성 특성을 가지는 FG-3650 또는 표면개질된 알루미늄산화물 나노 입자 잉크를 이용하여 패시베이션 제2층을 형성하는 단계; 및
    상기 형성된 패시베이션 제2층 위에 소수성 특성을 가지는 CYTOP을 이용하여 패시베이션 제3층을 형성하는 단계를 포함하는, 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 멀티 패시베이션 층을 인쇄하는 단계는,
    롤투롤 그라비아(Roll-to-roll gravure), 롤투롤 리버스 옵셋 (Roll-to-roll reverse offset), 플렉소 인쇄(Flexographic Printing), 잉크젯 프린팅 (inkjet printing) 및 스핀코팅 (spin coating) 중에서 어느 하나의 인쇄 공정을 통해 상기 멀티 패시베이션 층을 인쇄하는, 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법.
  5. 제1항에 있어서,
    상기 멀티 패시베이션 층을 인쇄하는 단계는,
    상기 인쇄된 인쇄 전자소자의 상부에 다층 구조의 제1 멀티 패시베이션 층을 인쇄하고, 상기 인쇄된 인쇄 전자소자의 하부에 다층 구조의 제2 멀티 패시베이션 층을 인쇄하는, 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법.
  6. 제1항에 있어서,
    상기 멀티 패시베이션 층은,
    다층 구조의 배리어막(Barrier film)을 형성하여 상기 인쇄 전자소자를 인캡슐레이션(Encapsulation)하는, 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법.
  7. 제1항에 있어서,
    상기 인쇄 전자소자는,
    인쇄 공정을 통해 제조된 p-타입 트랜지스터 또는 n-타입 트랜지스터인, 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법.
  8. 제1항에 있어서,
    상기 인쇄 전자소자는,
    인쇄 공정을 통해 제조된 유기 기반 인쇄 트랜지스터인, 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법.
  9. 제어 전극, 유전체 층, 반도체 층, 제1 전류 전극 및 제2 전류 전극이 인쇄된 인쇄 전자소자; 및
    비정질 플루오르폴리머(amorphous fluoropolymer)를 이용하여 상기 인쇄된 인쇄 전자소자를 패시베이션하도록 인쇄되는 다층 구조의 멀티 패시베이션 층을 포함하고,
    상기 멀티 패시베이션 층은,
    상기 인쇄된 인쇄 전자소자 위에 소수성 특성을 가지는 CYTOP을 이용하여 형성된 패시베이션 제1층;
    상기 형성된 패시베이션 제1층 위에 소수성 특성을 가지는 FG-3650 또는 표면개질된 알루미늄산화물 나노 입자 잉크를 이용하여 형성된 패시베이션 제2층; 및
    상기 형성된 패시베이션 제2층 위에 소수성 특성을 가지는 CYTOP을 이용하여 형성된 패시베이션 제3층을 포함하는, 멀티 패시베이션을 이용한 인쇄 전자소자.
  10. 삭제
  11. 삭제
  12. 제9항에 있어서,
    상기 멀티 패시베이션 층은,
    롤투롤 그라비아(Roll-to-roll gravure), 롤투롤 리버스 옵셋 (Roll-to-roll reverse offset), 플렉소 인쇄(Flexographic Printing), 잉크젯 프린팅 (inkjet printing) 및 스핀코팅 (spin coating) 중에서 어느 하나의 인쇄 공정을 통해 인쇄되는, 멀티 패시베이션을 이용한 인쇄 전자소자.
  13. 제9항에 있어서,
    상기 멀티 패시베이션 층은,
    상기 인쇄된 인쇄 전자소자의 상부에 인쇄된 다층 구조의 제1 멀티 패시베이션 층; 및
    상기 인쇄된 인쇄 전자소자의 하부에 인쇄된 다층 구조의 제2 멀티 패시베이션 층을 포함하는, 멀티 패시베이션을 이용한 인쇄 전자소자.
  14. 제9항에 있어서,
    상기 멀티 패시베이션 층은,
    다층 구조의 배리어막(Barrier film)을 형성하여 상기 인쇄 전자소자를 인캡슐레이션(Encapsulation)하는, 멀티 패시베이션을 이용한 인쇄 전자소자.
  15. 제9항에 있어서,
    상기 인쇄 전자소자는,
    인쇄 공정을 통해 제조된 p-타입 트랜지스터 또는 n-타입 트랜지스터인, 멀티 패시베이션을 이용한 인쇄 전자소자.
  16. 제9항에 있어서,
    상기 인쇄 전자소자는,
    인쇄 공정을 통해 제조된 유기 기반 인쇄 트랜지스터인, 멀티 패시베이션을 이용한 인쇄 전자소자.
KR1020200011228A 2020-01-30 2020-01-30 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자 KR102351155B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200011228A KR102351155B1 (ko) 2020-01-30 2020-01-30 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자
US17/149,775 US20210242414A1 (en) 2020-01-30 2021-01-15 Method for manufacturing printed electronic device using multi-passivation and printed electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200011228A KR102351155B1 (ko) 2020-01-30 2020-01-30 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자

Publications (2)

Publication Number Publication Date
KR20210097475A KR20210097475A (ko) 2021-08-09
KR102351155B1 true KR102351155B1 (ko) 2022-01-14

Family

ID=77062975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200011228A KR102351155B1 (ko) 2020-01-30 2020-01-30 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자

Country Status (2)

Country Link
US (1) US20210242414A1 (ko)
KR (1) KR102351155B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162415A (ja) * 2014-02-28 2015-09-07 古河電気工業株式会社 電子デバイス封止用樹脂組成物および電子デバイス
KR101636453B1 (ko) * 2015-01-29 2016-07-05 한림대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
KR102016157B1 (ko) * 2017-06-14 2019-08-30 광운대학교 산학협력단 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241713B2 (en) * 2007-02-21 2012-08-14 3M Innovative Properties Company Moisture barrier coatings for organic light emitting diode devices
US20100132762A1 (en) * 2008-12-02 2010-06-03 Georgia Tech Research Corporation Environmental barrier coating for organic semiconductor devices and methods thereof
JP2013504186A (ja) * 2009-09-05 2013-02-04 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機電子装置用の溶液加工性パッシベーション層
JP2013089760A (ja) * 2011-10-18 2013-05-13 Sony Corp 積層構造、有機半導体素子、配線および表示装置、並びに有機半導体素子の製造方法
US9691985B2 (en) * 2012-10-04 2017-06-27 Merck Patent Gmbh Passivation layers for organic electronic devices including polycycloolefinic polymers allowing for a flexible material design
US8912018B2 (en) * 2012-12-17 2014-12-16 Universal Display Corporation Manufacturing flexible organic electronic devices
KR102100131B1 (ko) * 2013-12-30 2020-04-13 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
EP3034548A1 (en) * 2014-12-18 2016-06-22 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Barrier film laminate comprising submicron getter particles and electronic device comprising such a laminate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162415A (ja) * 2014-02-28 2015-09-07 古河電気工業株式会社 電子デバイス封止用樹脂組成物および電子デバイス
KR101636453B1 (ko) * 2015-01-29 2016-07-05 한림대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
KR102016157B1 (ko) * 2017-06-14 2019-08-30 광운대학교 산학협력단 투명 플렉시블 디스플레이용 저온에서 제조된 강유전성 공중합체를 전개한 고성능 용액 공정 아연-주석-산화물 박막 트랜지스터 및 그 zto tft 소자 봉지 공정 방법

Also Published As

Publication number Publication date
KR20210097475A (ko) 2021-08-09
US20210242414A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US8258021B2 (en) Protecting semiconducting oxides
US8481993B2 (en) Semiconductor composite film, method for forming semiconductor composite film, thin film transistor, method for manufacturing thin film transistor, and electronic apparatus
Zhao et al. Fully solution processed bottom-gate organic field-effect transistor with steep subthreshold swing approaching the theoretical limit
US20080157128A1 (en) Methods for producing multiple distinct transistors from a single semiconductor
US20070215957A1 (en) Gate dielectric structure and an organic thin film transistor based thereon
CN104952698B (zh) 纳米结构材料叠层转移方法和装置
US20060273302A1 (en) Barrier layer for an organic electronic device
US20080246095A1 (en) Ambipolar transistor design
JP2009260340A (ja) 薄膜トランジスタ
Hou et al. Polymer nanocomposite dielectric based on P (VDF-TrFE)/PMMA/BaTiO3 for TIPs-pentacene OFETs
Li et al. Flexible field-effect transistor arrays with patterned solution-processed organic crystals
JP2005268550A (ja) 有機半導体及びそれを用いた半導体装置並びにそれらの製造方法
KR102351155B1 (ko) 멀티 패시베이션을 이용한 인쇄 전자소자 제조 방법 및 인쇄 전자소자
Cavallari et al. On the performance degradation of poly (3-hexylthiophene) field-effect transistors
US20070145357A1 (en) Thin-film transistor
Kalkan et al. Wafer scale synthesis of organic semiconductor nanosheets for van der Waals heterojunction devices
Sannigrahi et al. Crystalline graphite oxide/PVDF nanocomposite gate dielectric: Low‐voltage and high field effect mobility thin‐film transistor
KR102259939B1 (ko) 절연체 표면 개질용 조성물, 절연체의 표면 개질 방법, 절연체, 및 박막 트랜지스터
US20080032440A1 (en) Organic semiconductor device and method of fabricating the same
KR101113166B1 (ko) 유기 광트랜지스터
Nagase et al. Effects of silica nanoparticle addition on polymer semiconductor wettability and carrier mobility in solution‐processable organic transistors on hydrophobic substrates
EP3706166B1 (en) Integrated circuit, method for manufacturing same, and radio communication device using same
JP2019527931A (ja) 共役系高分子と絶縁体高分子を利用した複合高分子半導体およびその製造方法
Mizuno et al. Ambipolar organic field-effect transistor using gate insulator hysteresis
Suzuki et al. Electrosprayed molybdenum trioxide aqueous solution and its application in organic photovoltaic cells

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant