CN101304046A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN101304046A
CN101304046A CNA2008101277919A CN200810127791A CN101304046A CN 101304046 A CN101304046 A CN 101304046A CN A2008101277919 A CNA2008101277919 A CN A2008101277919A CN 200810127791 A CN200810127791 A CN 200810127791A CN 101304046 A CN101304046 A CN 101304046A
Authority
CN
China
Prior art keywords
upper strata
channel layer
charge carrier
layer
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101277919A
Other languages
English (en)
Other versions
CN101304046B (zh
Inventor
金善日
朴永洙
朴宰澈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101304046A publication Critical patent/CN101304046A/zh
Application granted granted Critical
Publication of CN101304046B publication Critical patent/CN101304046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制造方法。具体而言，薄膜晶体管可以包括：栅绝缘层；形成在栅绝缘层上的栅电极；形成在栅绝缘层上的沟道层；以及接触沟道层的源和漏电极。沟道层可以具有包含上层和下层的双层结构。上层可以具有比下层低的载流子浓度。一种晶体管的制造方法可以包括：在衬底上形成沟道层；在衬底上形成源和漏电极；在衬底上形成栅绝缘层；以及在沟道层上方的栅绝缘层上形成栅电极。一种晶体管的制造方法可以包括：在衬底上形成栅电极；在衬底上形成栅绝缘层；在栅绝缘层上形成沟道层；以及在栅绝缘层上形成源和漏电极。

Description

薄膜晶体管及其制造方法
技术领域
示范性实施例涉及半导体器件和/或其制造方法。并且，示范性实施例涉及薄膜晶体管和/或其制造方法。
背景技术
薄膜晶体管(TFTs，thin film transistors)用作平板显示装置中的开关器件，例如，液晶显示装置或有机发光显示装置(organic light emitting dsplay apparatus)中的开关器件。TFT沟道层的材料和/或状态会非常影响TFT的迁移率或泄漏电流，TFT沟道层是载流子沿其移动的路径。
在商业制造的液晶显示装置中，TFT的沟道层主要是其电荷迁移率约为很低的0.5cm2/Vs的非晶硅层。因此，难以提高商业制造的液晶显示装置的运行速度。
因此，正在对采用其他材料作为TFT的沟道层进行研究，其电荷迁移率会高于非晶硅层的电荷迁移率。
发明内容
示范性实施例可以提供具有这样的沟道层的TFTs，该沟道层具有大于非晶硅层的电荷迁移率和/或会降低和/或防止因等离子体引起的沟道层性能的退化。
示范性实施例也可以提供制造TFTs的方法。
根据示范性实施例，薄膜晶体管可以包括：栅绝缘层；形成在栅绝缘层的第一侧上的栅电极；形成在栅绝缘层的第二侧上的沟道层；接触沟道层的第一部分的源电极；和/或接触沟道层的第二部分的漏电极。沟道层可以具有包括上层和下层的双层结构。上层可以具有比下层低的载流子浓度。沟道层可以由ZnO基材料形成。
沟道层可以由a(In2O3)·b(Ga2O3)·c(ZnO)形成，其中a、b和c是a≥0、b≥0和c＞0的实数。
上层可以掺杂载流子受主从而其具有高于下层的电阻的电阻。
载流子受主可以包括Cu、Ag、Li、Na、K、Mg、Ca、Be、Au、Rg、Ni、Co、Rh、Pd、Ir、Pt、V、Nb、Ta和N中的一个或多个。
在上层中，载流子受主的Cu含量可以是29-44原子百分比(atomic％)。
上层的厚度可以是10-100nm。
根据示范性实施例，制造薄膜晶体管的方法可以包括：形成沟道层在衬底上；在衬底上形成接触沟道层的第一部分的源电极；在衬底上形成接触沟道层的第二部分的漏电极；在衬底上形成覆盖沟道层、源电极和漏电极的栅绝缘层；和/或形成栅电极在沟道层上方的栅绝缘层上。沟道层可以具有包括上层和下层的双层结构。上层可以具有比下层低的载流子浓度。沟道层可以由ZnO基材料形成。
通过将载流子受主掺杂到沟道层上部可以在双层结构中形成沟道层。
载流子受主可以包括Cu、Ag、Li、Na、K、Mg、Ca、Be、Au、Rg、Ni、Co、Rh、Pd、Ir、Pt、V、Nb、Ta和N中的一个或多个。
上层可以包括载流子受主，并且其中上层可以采用带有掺杂载流子受主的靶的溅射方法形成。
上层可以包括载流子受主，其中上层采用使用至少两个靶的溅射方法或蒸镀法形成，并且其中至少一个靶掺杂载流子受主。
载流子受主包括Cu，其中采用溅射方法形成上层，并且其中上层的Cu含量是29-44原子百分比(atomic％)。
上层可以形成为具有10-100nm的厚度。
上层可以包括载流子受主，并且其中上层可以使用包括载流子受主的气体形成。
根据示范性实施例，薄膜晶体管的制造方法可以包括：在衬底上形成栅电极；在衬底上形成覆盖栅电极的栅绝缘层；在栅电极上方的栅绝缘层上形成沟道层；在栅绝缘层上形成接触沟道层的第一部分的源电极；和/或在栅绝缘层上形成接触沟道层的第二部分的漏电极。沟道层可以具有包括上层和下层的双层结构。上层可以具有比下层低的载流子浓度。沟道层可以由ZnO基材料形成。
通过将载流子受主掺杂到沟道层的上部可以在双层结构中形成沟道层。
载流子受主可以包括Cu、Ag、Li、Na、K、Mg、Ca、Be、Au、Rg、Ni、Co、Rh、Pd、Ir、Pt、V、Nb、Ta和N中的一个或多个。
上层可以包括载流子受主，并且其中上层可以采用带有掺杂载流子受主的靶的溅射方法形成。
上层可以包括载流子受主，其中上层采用使用至少两个靶的溅射方法或蒸镀法形成，并且其中至少一个靶掺杂载流子受主。
载流子受主可以包括Cu，其中可以采用溅射方法形成上层，并且其中上层的Cu含量可以是29-44原子百分比(atomic％)。
上层可以形成为具有10-100nm的厚度。
上层可以包括载流子受主，并且其中可以使用包括载流子受主的气体形成上层。
附图说明
下面的与附图相结合的示范性实施例的详细说明将使上述和/或其他方面和优点变得更明显和更容易理解，其中：
图1是图解根据示范性实施例的TFT的截面图；
图2是图解根据示范性实施例的TFT的截面图；
图3A至3F是图解根据示范性实施例，图1的TFT的制造方法的截面图；
图4A至4D是图解根据示范性实施例，图2的TFT的制造方法的截面图；
图5A至5D是图解根据示范性实施例的TFT的制造方法的截面图；
图6和7是图解根据示范性实施例，在不同条件下制造的TFT的漏极电流Id对栅电压Vg特性的曲线图；
图8是图解在不同漏极电压Vd下，在基于图6和7的结果获得的第一条件下制造的TFT的漏极电流Id对栅电压Vg特性的曲线图；
图9是图解与根据示范性实施例的TFT相比较的对比TFT的漏极电流Id对栅电压Vg特性的曲线图；
图10是图解根据示范性实施例，在不同栅电压Vg下，在第一条件下制造的TFT的漏极电流Id对漏极电压Vd特性的曲线图；和
图11是图解根据示范性实施例，在不同的漏极电压Vd下通过采用一种方法制造的TFT的漏极电流Id对栅电压Vg特性的曲线图。
具体实施方式
下面将参考附图对示范性实施例进行更加充分地描述。然而，实施例可以以许多不同的形式体现并且不应解释为限于这里阐述的实施例。而是，提供这些示范性实施例使得本公开充分和完整，并向本领域的技术人员充分地传达本发明的范围。在附图中，为了清晰可以夸大层和区域的厚度。
可以理解当一个元件被称为在另一部件“上”、“连接到”、“电连接到”或“耦合到”另一个部件时，它可以直接在、连接到、电连接到或耦合到其他部件上或者可以存在中间的部件。相反，当元件被称为“直接在”另一部件“上”、“直接连接到”、“直接电连接到”或“直接耦合到”另一部件时，则没有中间部件存在。如此处所用的，术语“和/或”包括相关列举项目的一个或多个的任何和所有组合。
可以理解虽然术语第一、第二、第三等可以用于此来描述各种的元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语仅用来将一个元件、部件、区域、层和/或部分与另一个元件、部件、区域、层和/或部分区分开。例如，在不脱离示范性实施例的教导下，第一元件、部件、区域、层和/或部分可以被称为第二元件、部件、区域、层和/或部分。
为了便于描述，在这里可以使用空间相对术语，例如“在…之下”、“下面”、“下”、“在…之上”、“上”等，来描述一个部件和/或特征与另一个部件和/或特征或者与其他的部件和/或特征如图中所示的关系。可以理解空间相对术语旨在包含除了在图中所绘的方向之外的在使用或操作中的装置的不同方向。
在这里使用的术语仅仅是为了描述特定实施例，并非要限制本发明。如这里所用，单数形式“一(a)”、“一(an)”、和“该(the)”也旨在包括复数形式，除非上下文另有明确表述。需要进一步理解的是，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”，当在本说明书中使用时，说明所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除存在或添加一个或多个其他的特征、整体、步骤、操作、元件和/或部件。
除非另外限定，在这里使用的所有术语(包括技术和科学术语)具有与示范性实施例所属领域的普通技术人员所通常理解的相同的含义。还应当理解的是，诸如通用词典中所定义的术语，除非此处加以明确限定，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义
现在将对在附图中图解的示范性实施例给出参考，其中通篇相同的参考数字表示相同的部件。
图1是图解根据示范性实施例的TFT的截面图。TFT可以具有其中栅电极140可以形成在沟道层110上方的顶栅结构。
参照图1，沟道层110可以形成在衬底100上。衬底100可以包括硅衬底、玻璃衬底和塑料衬底的一个或多个。衬底100可以是透明的、半透明的和/或不透明的衬底。分别接触沟道层110的不同的部分(例如，不同端或相对端)的源电极120a和/或漏电极120b可以形成在衬底100上。源电极120a和/或漏电极120b可以是，例如，金属层(例如，单钼(Mo)层、包括Mo层的多金属层或其他金属单层或多层)。可覆盖沟道层110、源电极120a和/或漏电极120b的栅绝缘层130可以形成在衬底100上。栅电极140可以形成在栅绝缘层130上。栅电极140可以位于沟道层110上方。栅电极140可以由与在形成源电极120a和/或漏电极120b中使用的相同的金属或不同的金属形成。可以覆盖栅电极140的钝化层150可以形成在栅绝缘层130上。栅绝缘层130和/或钝化层150可以是，例如，SiOx层和/或SixNy层(这里x和y是x≥1和y≥1的实数)。
沟道层110可以具有，例如，大于或等于约30nm并且小于或等于约200nm的厚度。源电极120a可以具有，例如，大于或等于约10nm并且小于或等于约200nm的厚度。类似地，漏电极120b可以具有，例如，大于或等于约10nm并小于或等于约200nm的厚度。栅绝缘层130可以具有，例如，大于或等于约100nm并小于或等于大约300nm的厚度。栅电极140可以具有，例如，大于或等于大约100nm并小于或等于约300nm的厚度。钝化层150可以具有，例如，大于或等于约50nm并小于或等于约2000nm的厚度。
沟道层110可以具有其中可以顺次地堆叠下层10和上层20的双层结构。在沟道层110的双层结构中，上层20可以具有比下层10低的载流子浓度。下层10可以是主电流路径和/或上层20可以是次电流(sub-current)路径。沟道层110可以是ZnO基材料层，例如，Ga-In-Zn-O材料层。Ga-In-Zn-O材料层可以是a(In2O3)·b(Ga2O3)·c(ZnO)材料层。在示范性实施例中，a、b和c可以是a≥0、b≥0和/或c＞0的实数。在示范性实施例中，a、b和c可以是a≥1、b≥1和/或0＜c≤1的实数。
Ga-In-Zn-O材料层可以是N型半导体材料层。沟道层110的上层20可以掺杂载流子受主(carrier acceptor)，例如，电子受主。因此，上层20可以具有比下层10低的载流子浓度。在示范性实施例中，载流子受主可以包括铜(Cu，copper)、银(Ag，silver)、锂(Li，lithium)、钠(Na，sodium)、钾(K，potassium)、镁(Mg，magnesium)、钙(Ca，calcium)、铍(Be，beryllium)、金(Au，gold)、錀(Rg，roentgenium)、镍(Ni，nickel)、钴(Co，cobalt)、老(Rh，rhodium)、钯(Pd，palladium)、铱(Ir，iridium)、铂(Pt，platinum)、钒(V，vanadium)、铌(Nb，niobium)、钽(Ta，tantalum)和氮(N，nitrogen)中的一个或多个。在示范性实施例中，载流子受主可以包括Cu、Ag、Li、Mg、Ni、Co和N中的一个或多个。
上层20的载流子浓度可以低于下层10的载流子浓度并且，因而，上层20可以具有高于下层10的电阻的电阻。因为上层20可以具有相对大于下层10的电阻，所以即使上层20暴露给等离子体，上层20的电阻也会相对恒定。因而，会降低和/或防止因等离子体引起的沟道层110的电阻降低的问题。
图2是图解根据示范性实施例的TFT的截面图。TFT可以具有其中栅电极240可以形成在沟道层210之下的底栅结构。
参照图2，栅电极240可以形成在衬底200上，并且可以覆盖栅电极240的栅绝缘层230可以形成在衬底200上。沟道层210可以形成在栅电极240上方的栅绝缘层230上。沟道层210可以具有包括上层25和下层15的双层结构。沟道层210的上层25可以具有比沟道层210的下层15低的载流子浓度。在X轴方向的沟道层210的宽度可以大于在X轴方向的栅电极240的宽度。分别接触沟道层210的不同的部分(例如，不同端或相对端)的源电极220a和/或漏电极220b可以形成在栅绝缘层230上。可以覆盖沟道层210、源电极220a和/或漏电极220b的钝化层250可以形成在栅绝缘层230上。图2的TFT的衬底200、沟道层210、源电极220a、漏电极220b、栅绝缘层230、栅电极240和/或钝化层250的材料和厚度可以与图1的TFT的衬底100、沟道层110、源电极120a、漏电极120b、栅绝缘层130、栅电极140和/或钝化层150的材料和厚度相似或相同。
图3A至3F是图解根据示范性实施例，图1的TFT的制造方法的截面图。图3A至3F的元件的相同参考数字用来表示可以与图1的元件相似或相同的元件。
参照图3A，下层10可以形成在衬底100上。下层10可以是采用物理气相沉积(PVD，physical vapor deposition)方法或例如，溅射(sputtering)方法和/或蒸镀(evaporation)法的方法形成的Ga-In-Zn-O层。至少一个靶可以用来形成下层10。该至少一个靶可以包括In2O3、Ga2O3和ZnO中的一个或多个。下层10可以是a(In2O3)·b(Ga2O3)·c(ZnO)层。在示范性实施例中，a、b和c可以是a≥0、b≥0和/或c＞0的实数。在示范性实施例中，a、b和c可以是a≥1、b≥1和/或0＜c≤1的实数。
在下层10形成之后，上层20可以形成在下层10上。上层20可以是掺杂载流子受主的Ga-In-Zn-O层。可以采用PVD方法或例如，溅射方法和/或蒸镀法的方法形成上层20。载流子受主可以包括Cu、Ag、Li、Na、K、Mg、Ca、Be、Au、Rg、Ni、Co、Rh、Pd、Ir、Pt、V、Nb、Ta和N中的一个或多个。载流子受主可以包括在至少一个靶中和/或在PVD方法或形成上层20的方法中使用的气体中。例如，靶可以包括Cu以及In2O3、Ga2O3和ZnO中的一个或多个。气体可以包括氮气。
下层10和/或上层20可以采用原位工艺(in-situ process)形成。
参照图3B，可以通过图案化下层10和/或上层20形成可以具有双层的沟道层110。
参照图3C，可以在衬底100上形成可以覆盖沟道层110的源和漏电极层120。源和漏电极层120可以是金属层(例如，单Mo层、包含Mo层的多金属层或其他金属单层或多层)。
参照图3D，可以暴露上层20的上表面的一部分和/或可以通过采用会预先确定或不会预先确定的方法例如，干法刻蚀方法，图案化源和漏电极层120来形成分别接触沟道层110的不同部分的源电极120a和/或漏电极120b。
参照图3E，可以在衬底100上形成可以覆盖上层20的暴露部分、源电极120a和/或漏电极120b的栅绝缘层130。例如，可以采用等离子体增强化学气相沉积(PECVD，plasma enhance chemical vapor deposition)法形成栅绝缘层130。栅绝缘层130可以由SiOx和/或SixNy形成。然后，栅电极140可以形成在栅绝缘层130上。栅电极140可以位于沟道层110的上方。栅电极140可以由与在形成源和漏电极层120中使用的相同的或不同的材料形成。
参照图3F，可以覆盖栅电极140的钝化层150可以形成在栅绝缘层130上。例如，可以通过采用等离子体的沉积方法形成钝化层150。钝化层150可以由SiOx和/或SixNy形成。可以在，例如，大于或等于大约100℃并小于或等于大约600℃的温度下退火通过以上所述的方法形成的TFT。
图4A至4D是图解根据示范性实施例，图2的TFT的制造方法的截面图。
参照图4A，半导体材料层10”可以形成在衬底100上。半导体材料层10”可以是与图1的TFT的下层10相同的材料层，然而，其可以形成为比下层10更厚。例如，半导体材料层10”可以形成为与图1的TFT的沟道层110相同的厚度。
参照图4B，会降低半导体材料层10”的载流子(电子)浓度的载流子受主可以被，例如，离子注入到半导体材料层10”的上部。载流子受主可以包括Cu、Ag、Li、Na、K、Mg、Ca、Be、Au、Rg、Ni、Co、Rh、Pd、Ir、Pt、V、Nb、Ta和N中的一个或多个。载流子受主的浓度可以大于或等于大约105原子/cm3并小于或等于大约1024原子/cm3。例如，可以将载流子受主仅仅注入到半导体材料层10”的上层20’和/或不注入到半导体材料层10”的下层10’。
参照图4C，可以通过图案化上层20’和/或下层10’形成具有双层结构的沟道层110。图4C的沟道层110可以与图1的沟道层110等价。
形成沟道层110之后的TFT的形成方法可以与图1的TFT的形成方法相似或相同。结果，可以制造图4D所绘的TFT。
图5A至5D是图解根据示范性实施例的TFT的制造方法的截面图。该方法的目的可以是制造具有底栅结构的TFT。图5A至5D中元件的相同的参考数字用来表示与图2中相似或相同的元件。
参照图5A，栅电极240可以形成在衬底200上。可以覆盖栅电极240的栅绝缘层230可以形成在衬底200上。
参照图5B，可以具有双层结构的沟道层210可以形成在栅绝缘层230上。例如，沟道层210可以位于栅电极240的上方。在示范性实施例中，沟道层210可以采用形成图3A和3B或图4A至4C的沟道层110的方法来形成，并且可以与图2的沟道层210相似或相同。
参照图5C，可以接触沟道层210的不同部分和/或可以暴露沟道层210的上表面的一部分的源电极220a和/或漏电极220b可以形成在栅绝缘层230上。
参照图5D，可以覆盖沟道层210的暴露部分、源电极220a和/或漏电极220b的钝化层250可以形成在衬底200上。
如以上所述，在根据示范性实施例的制造TFTs的方法中，沟道层110和210可以形成为双层结构，并且上层20、20’和/或25可以具有比下层10、10’和/或15更高的电阻。从而，会降低和/或防止因用于图案化源和漏电极层120和/或220和/或用于形成栅绝缘层130和/或230或者钝化层150和/或250的等离子体造成的沟道层110和/或210的电阻的急剧减小，并且因而，会降低和/或防止根据示范性实施例的TFT的性能退化(characteristic degradation)。
图6和7是图解根据示范性实施例，在不同的条件下制造的TFT的漏极电流Id对栅电压Vg特性的曲线图。图6和7显示可以采用通过使用两个靶的溅射方法形成的掺杂Cu的Ga-In-Zn-O层作为上层20的TFT的漏极电流Id对栅电压Vg特性。在溅射方法中采用包括Cu的第一靶和包括GIZO的第二靶。
图6显示在溅射方法中采用的用于溅射第一靶的不同功率下，TFT的漏极电流Id对栅电压Vg特性。图6中图解的第一、第二和第三曲线G1、G2和G3分别显示包括通过在90W、100W和110W的功率下溅射第一靶形成的上层20的TFT的漏极电流Id对栅电压Vg特性。400W的功率用于溅射第二靶。
参照图6，所有的第一、第二和第三曲线G1、G2和G3显示开关特性。然而，当用于溅射第一靶的功率(在下文中，被称为第一功率)增加时，TFT的开关特性较好。随着第一功率从90W增加到110W，通过采用90W、100W或110W的第一功率形成的上层20的Cu含量从29原子百分比(atomic％)增加到44原子百分比(atomic％)。因此，当上层20包括适当的Cu含量时，TFT的开关特性会极好。
图7显示根据上层20的不同厚度，TFT的漏极电流Id对栅电压Vg特性。图7中图解的第一、第二和第三曲线G1’、G2’和G3’分别显示包括具有25nm、45nm和65nm的厚度的上层20的TFT的漏极电流Id对栅电压Vg特性。这里，当上层20形成时，110W的功率用于溅射第一靶，并且400W的功率用于溅射第二靶。
参照图7，所有的第一、第二和第三曲线G1’、G2’和G3’显示开关特性。然而，当上层20的厚度增加时，TFT的开关特性较好。因此，上层20可以具有在25至65nm范围内的厚度，或者可选择地，具有在10至100nm范围内的厚度。
图8是图解在不同漏极电压Vd下，在基于图6和7的结果获得的第一条件下制造的TFT的漏极电流Id对栅电压Vg特性的曲线图。特别地，将形成为具有大约65nm厚度的掺杂Cu的Ga-In-Zn-O作为上层20，其中当上层20形成时，约100W的功率用于溅射第一靶。
图9是图解对比TFT的漏极电流Id对栅电压Vg特性的曲线图。就是说，具有作为沟道层110的单Ga-In-Zn-O层的TFT的漏极电流1d对栅电压Vg特性。
参照图8和9，在约10V的高漏级电压Vd下，根据示范性实施例的TFTs会显示极好的开关特性。然而，在约0.1V的低漏级电压Vd下，对比TFT不显示开关特性。
图10是图解根据示范性实施例，在不同的栅电压Vg下，在第一条件下制造的TFT的漏极电流Id对漏极电压Vd特性的曲线图。
参照图10，随着漏极电压Vd增加，漏极电流Id增加至恒定。这类似于普通开关器件的特性。
图11是图解通过使用根据示范性实施例的方法制造的TFT的特性的曲线图，并且显示在不同的漏极电压Vd下，其中掺杂N的Ga-In-Zn-O层用作上层20的TFT的漏极电流Id对栅电压Vg特性。这里，通过采用一种方法形成掺杂N的Ga-In-Zn-O层，该方法中当在400W的功率下溅谢GIZO靶时，N2气以大约25sccm的速度流动以及N2气和O2气分别以大约100sccm和10sccm的速度流动。
参照图11，根据示范性实施例，其中掺杂N的Ga-In-Zn-O层用作上层20的TFT在大约10.1V的高压Vd下会显示极好的开关特性。
如以上所述，根据示范性实施例的TFT可以具有具有双层结构的沟道层，该双层结构中上层具有比下层低的载流子浓度。从而，会降低和/或防止由于等离子体引起的沟道层的退化。因此，可以确保沟道层的高速电荷迁移率。
此外，下层和/或上层可以在使用相同的设备的原位工艺中形成，和/或通过将载流子受主离子注入到半导体材料层来形成。因此，根据示范性实施例的TFT的制造方法不会需要新的设备或掩膜工艺，从而，简化了制造工艺。
另外，可以以各种方式修改TFT的组件和结构。例如，TFT可以应用于液晶显示装置、有机发光显示装置、存储器器件和/或逻辑器件。
虽然特别地显示和描述了示范性实施例，但本领域的普通技术人员应当理解在不脱离下列权利要求限定的本发明的精神和范围的情况下可以在其中作出形式和细节上的各种改变。

Claims (25)

1.一种薄膜晶体管，其包括：
栅绝缘层；
形成在所述栅绝缘层的第一侧上的栅电极；
形成在所述栅绝缘层的第二侧上的沟道层；
接触所述沟道层的第一部分的源电极；以及
接触所述沟道层的第二部分的漏电极；
其中所述沟道层具有包括上层和下层的双层结构，并且
其中所述上层具有低于所述下层的载流子浓度。
2.如权利要求1所述的晶体管，其中所述沟道层由ZnO基材料形成。
3.如权利要求1所述的晶体管，其中所述沟道层由a(In2O3)·b(Ga2O3)·c(ZnO)形成，其中a、b和c是a≥0、b≥0和c＞0的实数。
4.如权利要求1所述的晶体管，其中所述上层掺杂有载流子受主从而具有高于所述下层的电阻。
5.如权利要求4所述的晶体管，其中所述载流子受主包括Cu、Ag、Li、Na、K、Mg、Ca、Be、Au、Rg、Ni、Co、Rh、Pd、Ir、Pt、V、Nb、Ta和N中的一个或多个。
6.如权利要求5所述的晶体管，其中所述载流子受主包括Cu，并且所述上层的Cu含量是29-44原子百分比。
7.如权利要求6所述的晶体管，其中所述上层的厚度是10-100nm。
8.一种薄膜晶体管的制造方法，其包括：
在衬底上形成沟道层；
在所述衬底上形成接触所述沟道层的第一部分的源电极；
在所述衬底上形成接触所述沟道层的第二部分的漏电极；
在所述衬底上形成覆盖所述沟道层、所述源电极和所述漏电极的栅绝缘层；以及
在所述沟道层上方的栅绝缘层上形成栅电极；
其中所述沟道层具有包括上层和下层的双层结构，并且
其中所述上层具有低于所述下层的载流子浓度。
9.如权利要求8所述的方法，其中所述沟道层由ZnO基材料形成。
10.如权利要求8所述的方法，其中所述沟道层通过将载流子受主掺杂到所述沟道层上部而形成在所述双层结构中。
11.如权利要求10所述的方法，其中所述载流子受主包括Cu、Ag、Li、Na、K、Mg、Ca、Be、Au、Rg、Ni、Co、Rh、Pd、Ir、Pt、V、Nb、Ta和N中的一个或多个。
12.如权利要求8所述的方法，其中所述上层包括载流子受主，并且
其中采用带有掺杂所述载流子受主的靶的溅射方法形成所述上层。
13.如权利要求8所述的方法，其中所述上层包括载流子受主，
其中采用使用至少两个靶的溅射方法或蒸镀法形成所述上层，并且
其中至少一个所述靶掺杂有所述载流子受主。
14.如权利要求13所述的方法，其中所述载流子受主包括Cu，
其中采用所述溅射方法形成所述上层，并且
其中所述上层的Cu含量是29-44原子百分比。
15.如权利要求14所述的方法，其中所述上层形成为具有10-100nm的厚度。
16.如权利要求8所述的方法，其中所述上层包括载流子受主，并且
其中使用包含所述载流子受主的气体形成所述上层。
17.一种薄膜晶体管的制造方法，其包括：
在衬底上形成栅电极；
在所述衬底上形成覆盖所述栅电极的栅绝缘层；
在所述栅电极上方的栅绝缘层上形成沟道层；
在所述栅绝缘层上形成接触所述沟道层的第一部分的源电极；以及
在所述栅绝缘层上形成接触所述沟道层的第二部分的漏电极；
其中所述沟道层具有包括上层和下层的双层结构，并且
其中所述上层具有低于所述下层的载流子浓度。
18.如权利要求17所述的方法，其中所述沟道层由ZnO基材料形成。
19.如权利要求17所述的方法，其中所述沟道层通过将载流子受主掺杂到所述沟道层上部形成在所述双层结构中。
20.如权利要求19所述的方法，其中所述载流子受主包括Cu、Ag、Li、Na、K、Mg、Ca、Be、Au、Rg、Ni、Co、Rh、Pd、Ir、Pt、V、Nb、Ta和N中的一个或多个。
21.如权利要求17所述的方法，其中所述上层包括载流子受主，并且
其中使用带有掺杂所述载流子受主的靶的溅射方法形成所述上层。
22.如权利要求17所述的方法，其中所述上层包括载流子受主，
其中采用使用至少两个靶的溅射方法或蒸镀法形成所述上层，并且
其中至少一个所述靶掺杂有所述载流子受主。
23.如权利要求22所述的方法，其中所述载流子受主包括Cu，
其中采用所述溅射方法形成所述上层，并且
其中所述上层的Cu含量是29-44原子百分比。
24.如权利要求23所述的方法，其中所述上层形成为具有10-100nm的厚度。
25.如权利要求17所述的方法，其中所述上层包括载流子受主，并且
其中使用包括所述载流子受主的气体形成所述上层。
CN2008101277919A 2007-02-09 2008-02-05 薄膜晶体管及其制造方法 Active CN101304046B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070013747A KR101312259B1 (ko) 2007-02-09 2007-02-09 박막 트랜지스터 및 그 제조방법
KR13747/07 2007-02-09

Publications (2)

Publication Number Publication Date
CN101304046A true CN101304046A (zh) 2008-11-12
CN101304046B CN101304046B (zh) 2013-03-13

Family

ID=39685063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101277919A Active CN101304046B (zh) 2007-02-09 2008-02-05 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (2) US8143678B2 (zh)
JP (1) JP5546733B2 (zh)
KR (1) KR101312259B1 (zh)
CN (1) CN101304046B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740634A (zh) * 2008-11-13 2010-06-16 株式会社半导体能源研究所 半导体装置及其制造方法
CN101894867A (zh) * 2009-05-21 2010-11-24 索尼公司 薄膜晶体管、显示器和电子装置
CN102097487A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法
WO2011143887A1 (zh) * 2010-05-19 2011-11-24 华南理工大学 金属氧化物薄膜晶体管及其制备方法
CN102403363A (zh) * 2011-10-27 2012-04-04 华南理工大学 双层氧化物薄膜晶体管及其制备方法
CN102792451A (zh) * 2010-04-07 2012-11-21 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管
CN103229304A (zh) * 2010-11-30 2013-07-31 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN103510056A (zh) * 2012-06-26 2014-01-15 三星康宁精密素材株式会社 氧化锌基溅射靶及其制造方法和薄膜晶体管
CN101794737B (zh) * 2008-12-26 2014-07-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN104425611A (zh) * 2013-08-29 2015-03-18 三星电子株式会社 晶体管和包括该晶体管的显示装置
CN104900707A (zh) * 2015-05-27 2015-09-09 华南理工大学 双有源层结构氧化锌基薄膜晶体管及其制备方法
TWI508304B (zh) * 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI567995B (zh) * 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
CN109716230A (zh) * 2016-09-16 2019-05-03 富士胶片株式会社 透镜单元、相机系统及透镜卡口
JP2019071485A (ja) * 2010-07-02 2019-05-09 株式会社半導体エネルギー研究所 半導体装置
CN111211162A (zh) * 2020-01-14 2020-05-29 天津大学 一种双层沟道结构的突触晶体管

Families Citing this family (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100957780B1 (ko) * 2007-12-17 2010-05-13 한국전자통신연구원 투명 전자 소자 및 그 제조 방법
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20100043117A1 (en) * 2008-08-19 2010-02-25 Mary Elizabeth Hildebrandt Convertible Head And Neck Supporting Apparel
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5258467B2 (ja) * 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5258475B2 (ja) * 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI633605B (zh) * 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5590877B2 (ja) * 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
KR102342672B1 (ko) 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2010114529A1 (en) * 2009-03-31 2010-10-07 Hewlett-Packard Development Company, L.P. Thin-film transistor (tft) with a bi-layer channel
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101041866B1 (ko) * 2009-07-28 2011-06-15 재단법인대구경북과학기술원 반도체 소자 제조 방법
JP5387248B2 (ja) * 2009-09-07 2014-01-15 住友電気工業株式会社 半導体酸化物薄膜
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR101623619B1 (ko) * 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101638977B1 (ko) 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101097322B1 (ko) 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011077946A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR102217907B1 (ko) * 2010-01-20 2021-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
KR101435970B1 (ko) * 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US9190522B2 (en) * 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011122363A1 (en) * 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101884798B1 (ko) 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101854421B1 (ko) * 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101540039B1 (ko) 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5897910B2 (ja) * 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20190007525A (ko) * 2011-01-27 2019-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
KR101835005B1 (ko) * 2011-04-08 2018-03-07 삼성전자주식회사 반도체소자 및 그 제조방법
US8476927B2 (en) * 2011-04-29 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
KR101250371B1 (ko) * 2011-05-30 2013-04-05 순천대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
JP5333525B2 (ja) * 2011-06-15 2013-11-06 住友電気工業株式会社 導電性酸化物およびその製造方法、ならびに酸化物半導体膜
KR102003077B1 (ko) 2011-06-15 2019-07-23 스미토모덴키고교가부시키가이샤 도전성 산화물 및 그 제조 방법과 산화물 반도체막
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
CN102969362B (zh) * 2011-09-01 2016-03-30 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
CN102420289A (zh) * 2011-10-28 2012-04-18 华南理工大学 一种掺钽氧化物半导体材料及其制备方法和应用
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8653516B1 (en) * 2012-08-31 2014-02-18 Eastman Kodak Company High performance thin film transistor
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
KR20140031671A (ko) 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
KR101953893B1 (ko) * 2012-11-08 2019-03-06 주식회사 원익아이피에스 산화물 반도체 박막의 형성방법 및 형성장치
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101539294B1 (ko) * 2014-02-03 2015-07-24 한국해양대학교 산학협력단 ZnO/MgZnO 활성층 구조의 박막트랜지스터
JP2015162633A (ja) 2014-02-28 2015-09-07 株式会社東芝 半導体装置
JP6119773B2 (ja) 2014-03-25 2017-04-26 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
JP6428780B2 (ja) 2014-08-12 2018-11-28 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN104241393A (zh) * 2014-08-27 2014-12-24 北京大学 一种薄膜晶体管及其制备方法
WO2016038823A1 (ja) * 2014-09-10 2016-03-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105899472B (zh) 2014-10-22 2018-01-23 住友电气工业株式会社 氧化物烧结体和半导体器件
KR20160082173A (ko) * 2014-12-31 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR101853575B1 (ko) 2015-02-13 2018-04-30 스미토모덴키고교가부시키가이샤 산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스
KR102365963B1 (ko) 2015-06-23 2022-02-23 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치
JP6127296B2 (ja) * 2015-06-24 2017-05-17 株式会社ジャパンディスプレイ 表示装置
JP6308191B2 (ja) 2015-09-16 2018-04-11 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
US10714633B2 (en) * 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101707039B1 (ko) * 2016-03-21 2017-02-16 삼성디스플레이 주식회사 표시 기판
JP6593257B2 (ja) 2016-06-13 2019-10-23 住友電気工業株式会社 半導体デバイスおよびその製造方法
JP6593268B2 (ja) 2016-07-25 2019-10-23 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
WO2018083837A1 (ja) 2016-11-04 2018-05-11 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
US11492694B2 (en) 2017-02-20 2022-11-08 Sumitomo Electric Industries, Ltd. Oxide sintered material, method of producing oxide sintered material, sputtering target, and method of producing semiconductor device
JP7024774B2 (ja) 2017-02-20 2022-02-24 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
WO2018182714A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Top-gated thin film transistors with multiple channel layers
WO2018182711A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Thin film transistors with multiple channel layers
WO2018211724A1 (ja) 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
KR102050955B1 (ko) * 2017-11-07 2019-12-02 순천대학교 산학협력단 산화물 박막 트랜지스터 제조장치
KR20230139545A (ko) * 2022-03-28 2023-10-05 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 메모리 셀

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2911258C2 (de) * 1979-03-22 1982-09-23 Chmiel, Horst, Prof. Dr.-Ing., 7250 Leonberg Vorrichtung zum noninvasiven Messen der Blutströmungsgeschwindigkeit nach der Ultraschall-Doppler-Effekt-Methode
DE3789894T2 (de) * 1987-01-05 1994-09-08 Seiko Instr Inc MOS-Feldeffekttransistor und dessen Herstellungsmethode.
SE461490B (sv) * 1987-08-24 1990-02-19 Asea Ab Mos-transistor utbildad paa ett isolerande underlag
EP0430275A3 (en) * 1989-12-01 1993-10-27 Seiko Instr Inc Doping method of barrier region in semiconductor device
ES2185374T3 (es) * 1998-07-07 2003-04-16 Lightouch Medical Inc Procedimiento de modulacion tisular para el analisis espectroscopico cuantitativo in vivo, no invasor de tejidos.
US6541829B2 (en) * 1999-12-03 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1327995A3 (en) * 2002-01-11 2005-10-12 Shipley Co. L.L.C. Resistor structure
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7227196B2 (en) * 2003-05-20 2007-06-05 Burgener Ii Robert H Group II-VI semiconductor devices
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6954662B2 (en) 2003-08-19 2005-10-11 A.D. Integrity Applications, Ltd. Method of monitoring glucose level
JP2005118320A (ja) 2003-10-16 2005-05-12 Taiyo Denshi Kk 超音波診断装置
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR20060058563A (ko) 2004-11-25 2006-05-30 한국과학기술연구원 이득 지수가 높은 산화아연계 투명 도전성 박막
KR100613294B1 (ko) * 2004-12-30 2006-08-21 동부일렉트로닉스 주식회사 단채널 효과가 개선되는 모스 전계효과 트랜지스터 및 그제조 방법
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP2007073704A (ja) 2005-09-06 2007-03-22 Canon Inc 半導体薄膜
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740634B (zh) * 2008-11-13 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
CN101740634A (zh) * 2008-11-13 2010-06-16 株式会社半导体能源研究所 半导体装置及其制造方法
US9559212B2 (en) 2008-11-13 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9112038B2 (en) 2008-11-13 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105140132B (zh) * 2008-11-28 2018-02-09 株式会社半导体能源研究所 半导体装置及其制造方法
US9722054B2 (en) 2008-11-28 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105140132A (zh) * 2008-11-28 2015-12-09 株式会社半导体能源研究所 半导体装置及其制造方法
TWI508304B (zh) * 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US9711651B2 (en) 2008-12-26 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11817506B2 (en) 2008-12-26 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101794737B (zh) * 2008-12-26 2014-07-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN101894867A (zh) * 2009-05-21 2010-11-24 索尼公司 薄膜晶体管、显示器和电子装置
CN102097487A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法
CN102097487B (zh) * 2009-12-15 2015-02-18 三星显示有限公司 氧化物半导体薄膜晶体管及其制造方法
CN102792451A (zh) * 2010-04-07 2012-11-21 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管
WO2011143887A1 (zh) * 2010-05-19 2011-11-24 华南理工大学 金属氧化物薄膜晶体管及其制备方法
JP2019071485A (ja) * 2010-07-02 2019-05-09 株式会社半導体エネルギー研究所 半導体装置
CN103229304A (zh) * 2010-11-30 2013-07-31 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US9281358B2 (en) 2010-11-30 2016-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US9634082B2 (en) 2010-11-30 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102403363A (zh) * 2011-10-27 2012-04-04 华南理工大学 双层氧化物薄膜晶体管及其制备方法
CN103510056A (zh) * 2012-06-26 2014-01-15 三星康宁精密素材株式会社 氧化锌基溅射靶及其制造方法和薄膜晶体管
TWI567995B (zh) * 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
CN104425611A (zh) * 2013-08-29 2015-03-18 三星电子株式会社 晶体管和包括该晶体管的显示装置
CN104900707A (zh) * 2015-05-27 2015-09-09 华南理工大学 双有源层结构氧化锌基薄膜晶体管及其制备方法
CN109716230A (zh) * 2016-09-16 2019-05-03 富士胶片株式会社 透镜单元、相机系统及透镜卡口
CN109716230B (zh) * 2016-09-16 2021-03-12 富士胶片株式会社 透镜单元、相机系统及透镜卡口
CN111211162A (zh) * 2020-01-14 2020-05-29 天津大学 一种双层沟道结构的突触晶体管

Also Published As

Publication number Publication date
US20110042669A1 (en) 2011-02-24
US8558323B2 (en) 2013-10-15
KR101312259B1 (ko) 2013-09-25
CN101304046B (zh) 2013-03-13
US8143678B2 (en) 2012-03-27
KR20080074515A (ko) 2008-08-13
JP5546733B2 (ja) 2014-07-09
US20080191204A1 (en) 2008-08-14
JP2008199005A (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
CN101304046B (zh) 薄膜晶体管及其制造方法
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
US8569760B2 (en) Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
KR101344483B1 (ko) 박막 트랜지스터
US20080203387A1 (en) Thin film transistor and method of manufacturing the same
US9240491B2 (en) Semiconductor device and method for manufacturing same
CN105765720B (zh) 半导体装置
KR20230048490A (ko) 박막트랜지스터 어레이 기판
CN107112364B (zh) 半导体装置、其制造方法、及具备半导体装置的显示装置
CN106935655B (zh) 薄膜晶体管、包括该薄膜晶体管的显示器及其制造方法
KR20090119666A (ko) 반도체소자 및 그 제조방법
CN101487961A (zh) 具有提高电子迁移率的量子阱的显示基板和显示装置
US9911859B2 (en) Thin-film transistor and method of manufacturing the same field
JP2012104566A (ja) 薄膜トランジスタ回路基板及びその製造方法
KR102623624B1 (ko) 트랜지스터 표시판 및 그 제조 방법
WO2012169397A1 (ja) 薄膜トランジスタ、その製造方法、および表示素子
WO2013065600A1 (ja) 薄膜トランジスタ、その製造方法、および表示装置
KR101249091B1 (ko) 향상된 전하 이동도를 가지는 박막 트랜지스터 및 이의 제조방법
WO2016084687A1 (ja) 半導体装置およびその製造方法
KR102078991B1 (ko) 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
TWI384628B (zh) 薄膜電晶體
KR102454385B1 (ko) 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant