KR101853575B1 - 산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스 - Google Patents

산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스 Download PDF

Info

Publication number
KR101853575B1
KR101853575B1 KR1020167025886A KR20167025886A KR101853575B1 KR 101853575 B1 KR101853575 B1 KR 101853575B1 KR 1020167025886 A KR1020167025886 A KR 1020167025886A KR 20167025886 A KR20167025886 A KR 20167025886A KR 101853575 B1 KR101853575 B1 KR 101853575B1
Authority
KR
South Korea
Prior art keywords
oxide
sintered body
powder
tungsten
zinc
Prior art date
Application number
KR1020167025886A
Other languages
English (en)
Other versions
KR20160121577A (ko
Inventor
미키 미야나가
히데아키 아와타
겐이치 와타타니
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20160121577A publication Critical patent/KR20160121577A/ko
Application granted granted Critical
Publication of KR101853575B1 publication Critical patent/KR101853575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/6261—Milling
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/62645—Thermal treatment of powders or mixtures thereof other than sintering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3488—Constructional details of particle beam apparatus not otherwise provided for, e.g. arrangement, mounting, housing, environment; special provisions for cleaning or maintenance of the apparatus
    • H01J37/3491—Manufacturing of targets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3258—Tungsten oxides, tungstates, or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3258—Tungsten oxides, tungstates, or oxide-forming salts thereof
    • C04B2235/326—Tungstates, e.g. scheelite
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50—Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54—Particle size related information
    • C04B2235/5418—Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5436—Particle size related information expressed by the size of the particles or aggregates thereof micrometer sized, i.e. from 1 to 100 micron
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50—Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54—Particle size related information
    • C04B2235/5418—Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5445—Particle size related information expressed by the size of the particles or aggregates thereof submicron sized, i.e. from 0,1 to 1 micron
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/602—Making the green bodies or pre-forms by moulding
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/76—Crystal structural characteristics, e.g. symmetry
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/76—Crystal structural characteristics, e.g. symmetry
    • C04B2235/767—Hexagonal symmetry, e.g. beta-Si3N4, beta-Sialon, alpha-SiC or hexa-ferrites
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/80—Phases present in the sintered or melt-cast ceramic products other than the main phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

인듐, 텅스텐 및 아연을 함유하는 산화물 소결체로서, 빅스바이트형 결정상을 주성분으로서 포함하고, 겉보기 밀도가 6.6 g/㎤보다 크고 7.5 g/㎤ 이하이고, 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 텅스텐의 함유율이 0.5 원자%보다 크고 5.0 원자% 이하이고, 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 아연의 함유율이 1.2 원자% 이상 19 원자% 이하이고, 텅스텐에 대한 아연의 원자비가 1.0보다 크고 60보다 작은 산화물 소결체, 이것을 이용한 스퍼터 타겟 및 반도체 디바이스(10)가 제공된다.

Description

산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스{OXIDE SINTERED BODY AND METHOD FOR PRODUCING SAME, SPUTTER TARGET, AND SEMICONDUCTOR DEVICE}
본 발명은, 산화물 반도체막을 스퍼터법으로 형성하기 위한 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체와 그 제조 방법, 산화물 소결체를 포함하는 스퍼터 타겟, 그리고 스퍼터 타겟을 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하는 반도체 디바이스에 관한 것이다.
종래, 액정 표시 장치, 박막 EL(electroluminescence) 표시 장치, 유기 EL 표시 장치 등에 있어서, 반도체 디바이스인 TFT(박막 트랜지스터)의 채널층으로서 기능하는 반도체막으로서, 비정질 실리콘(a-Si)막이 주로 사용되어 왔다.
최근에는 a-Si를 대신하는 재료로서, 인듐(In), 갈륨(Ga) 및 아연(Zn)을 함유하는 복합 산화물, 즉 In-Ga-Zn계 복합 산화물(「IGZO」이라고도 불림)이 주목을 받고 있다. IGZO계 산화물 반도체는 a-Si와 비교하여 보다 높은 캐리어 이동도를 기대할 수 있다.
예컨대, 일본 특허공개 2008-199005호 공보(특허문헌 1)는, IGZO를 주성분으로 하는 산화물 반도체막이, 산화물 소결체를 타겟으로서 사용하는 스퍼터법에 의해서 형성되는 것을 개시한다.
일본 특허공개 2008-192721호 공보(특허문헌 2)는, 산화물 반도체막을 스퍼터법 등에 의해 형성할 때에 적합하게 이용되는 재료로서, 인듐 및 텅스텐(W)을 포함하는 산화물 소결체를 개시한다.
또한, 일본 특허공개 2006-347807호 공보(특허문헌 3)는, 전자빔 증착법, 이온플레이팅법, 고밀도 플라즈마 어시스트 증착법과 같은 진공 증착법에 의해 산화물 투명 도전막을 형성할 때에 적합하게 이용되는 재료로서, W를 고용(固溶)한 인듐 산화물을 함유하고, W가 In에 대한 원자수비로 0.001 이상 0.034 이하 포함되며, 밀도(겉보기 밀도)가 4.0 g/㎤ 이상 6.5 g/㎤ 이하인 산화물 소결체를 개시한다.
특허문헌 1 : 일본 특허공개 2008-199005호 공보 특허문헌 2 : 일본 특허공개 2008-192721호 공보 특허문헌 3 : 일본 특허공개 2006-347807호 공보
특허문헌 1에 기재한 IGZO계 산화물 반도체막을 채널층으로서 포함하는 TFT는, 전계 효과 이동도가 10 ㎠/Vs 정도로 낮다는 것이 과제이다.
또한, 특허문헌 2에서는, In 및 W를 포함하는 산화물 소결체를 이용하여 형성한 산화물 반도체막을 채널층으로서 포함하는 TFT가 제안되어 있지만, TFT의 신뢰성에 관해서는 검토되어 있지 않다.
특허문헌 3에 기재한 산화물 소결체는, 밀도(겉보기 밀도)가 6.5 g/㎤ 이하로 작기 때문에, 산화물 반도체막을 형성하기 위한 최적의 방법인 스퍼터법의 스퍼터 타겟으로서는 이용할 수 없다고 하는 문제가 있다.
그래서 본 발명은, 높은 전계 효과 이동도와 높은 신뢰성을 양립할 수 있는 반도체 디바이스의 산화물 반도체막을 스퍼터법으로 형성하기 위한 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체 및 그 제조 방법, 산화물 소결체를 포함하는 스퍼터 타겟, 그리고 스퍼터 타겟을 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하는 반도체 디바이스를 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 따른 산화물 소결체는, 인듐, 텅스텐 및 아연을 함유하는 산화물 소결체로서, 빅스바이트(bixbite)형 결정상을 주성분으로서 포함하고, 겉보기 밀도가 6.6 g/㎤보다 크고 7.5 g/㎤ 이하이고, 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 텅스텐의 함유율이 0.5 원자%보다 크고 5.0 원자% 이하이고, 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 아연의 함유율이 1.2 원자% 이상 19 원자% 이하이고, 텅스텐에 대한 아연의 원자비가 1.0보다 크고 60보다 작다.
본 발명의 다른 양태에 따른 스퍼터 타겟은 상기 양태의 산화물 소결체를 포함한다.
본 발명의 또 다른 양태에 따른 반도체 디바이스는, 상기 양태의 스퍼터 타겟을 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함한다.
본 발명의 또 다른 양태에 따른 산화물 소결체의 제조 방법은, 상기 양태의 산화물 소결체의 제조 방법으로서, 인듐 산화물 분말과 텅스텐 산화물 분말과의 1차 혼합물을 조제하는 공정과, 1차 혼합물을 열처리함으로써 하소 분말(calcined powder)을 형성하는 공정과, 하소 분말을 포함하는 원료 분말의 2차 혼합물을 조제하는 공정과, 2차 혼합물을 성형함으로써 성형체를 형성하는 공정과, 성형체를 소결함으로써 산화물 소결체를 형성하는 공정을 포함하고, 하소 분말을 형성하는 공정은, 산소 함유 분위기 하에서, 700℃ 이상 1200℃ 미만의 온도에서 1차 혼합물을 열처리함으로써, 가소성 분말로서 인듐과 텅스텐을 포함하는 복산화물의 분말을 형성하는 것을 포함한다.
본 발명의 또 다른 양태에 따른 산화물 소결체의 제조 방법은, 상기 양태의 산화물 소결체의 제조 방법으로서, 아연 산화물 분말과 텅스텐 산화물 분말과의 1차 혼합물을 조제하는 공정과, 1차 혼합물을 열처리함으로써 하소 분말을 형성하는 공정과, 하소 분말을 포함하는 원료 분말의 2차 혼합물을 조제하는 공정과, 2차 혼합물을 성형함으로써 성형체를 형성하는 공정과, 성형체를 소결함으로써 산화물 소결체를 형성하는 공정을 포함하고, 하소 분말을 형성하는 공정은, 산소 함유 분위기 하에서, 550℃ 이상 1200℃ 미만의 온도에서 1차 혼합물을 열처리함으로써, 가소성 분말로서 아연과 텅스텐을 포함하는 복산화물의 분말을 형성하는 것을 포함한다.
상기한 바에 따르면, 높은 전계 효과 이동도와 높은 신뢰성을 양립할 수 있는 반도체 디바이스의 산화물 반도체막을 스퍼터법으로 형성하기 위한 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체 및 그 제조 방법, 산화물 소결체를 포함하는 스퍼터 타겟, 그리고 스퍼터 타겟을 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하는 반도체 디바이스를 제공할 수 있다.
도 1은 본 발명의 일 양태에 따른 반도체 디바이스의 일례를 도시하는 개략도로, (A)는 개략 평면도를 도시하고, (B)는 (A)에 도시되는 IB-IB선에 있어서의 개략 단면도를 도시한다.
도 2는 본 발명의 일 양태에 따른 반도체 디바이스의 다른 일례를 도시하는 개략 단면도이다.
도 3은 본 발명의 일 양태에 따른 반도체 디바이스의 또 다른 일례를 도시하는 개략 단면도이다.
도 4는 도 1에 도시되는 반도체 디바이스의 제조 방법의 일례를 도시하는 개략 단면도이다.
도 5는 도 2에 도시되는 반도체 디바이스의 제조 방법의 일례를 도시하는 개략 단면도이다.
<본 발명의 실시형태의 설명>
우선, 본 발명의 실시양태를 열기하여 설명한다.
[1] 본 발명의 일 양태에 따른 산화물 소결체는, 인듐(In), 텅스텐(W) 및 아연(Zn)을 함유하는 산화물 소결체로서, 빅스바이트형 결정상을 주성분으로서 포함하고, 겉보기 밀도가 6.6 g/㎤보다 크고 7.5 g/㎤ 이하이다. 따라서, 본 실시형태의 산화물 소결체는, 전계 효과 이동도 및 신뢰성이 높은 반도체 디바이스의 산화물 반도체막을 스퍼터법으로 형성하기 위한 스퍼터 타겟으로서 적합하게 이용할 수 있다.
본 실시형태의 산화물 소결체에 있어서, 산화물 소결체 내의 In, W 및 Zn의 합계에 대한 W의 함유율은 0.5 원자%보다 크고 5.0 원자% 이하이고, 산화물 소결체 내의 In, W 및 Zn의 합계에 대한 Zn의 함유율은 1.2 원자% 이상 19 원자% 이하이고, W에 대한 Zn의 원자비는 1.0보다 크고 60보다 작다. 이에 따라, 이러한 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높일 수 있음과 더불어 신뢰성을 높일 수 있다.
[2] 본 실시형태의 산화물 소결체에 있어서, 빅스바이트형 결정상은, 인듐 산화물을 주성분으로서 포함하고, 빅스바이트형 결정상의 적어도 일부에 고용되어 있는 W와 Zn 중 적어도 하나를 함유할 수 있다. 이것은, 이러한 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높이며 또한 신뢰성을 높이는 데에 있어서 유리하다.
[3] 본 실시형태의 산화물 소결체는, 육방정 울츠(wurtz)형 결정상을 추가로 포함할 수 있다. 이것은, 이러한 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높이며 또한 신뢰성을 높이는 데에 있어서 유리하다.
[4] 본 실시형태의 산화물 소결체는, 텅스텐산 아연 화합물 결정상을 추가로 포함할 수 있다. 이것은, 이러한 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높이며 또한 신뢰성을 높이는 데에 있어서 유리하다.
[5] 본 발명의 다른 실시형태인 스퍼터 타겟은 상기 실시형태의 산화물 소결체를 포함한다. 본 실시형태의 스퍼터 타겟은, 상기 실시형태의 산화물 소결체를 포함하기 때문에, 전계 효과 이동도 및 신뢰성이 높은 반도체 디바이스의 산화물 반도체막을 스퍼터법으로 형성하기 위해서 적합하게 이용할 수 있다.
[6] 본 발명의 또 다른 실시형태인 반도체 디바이스는, 상기 실시형태의 스퍼터 타겟을 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함한다. 본 실시형태의 반도체 디바이스는, 상기 실시형태의 스퍼터 타겟을 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하기 때문에, 높은 전계 효과 이동도 및 신뢰성을 보일 수 있다. 여기서 설명하는 반도체 디바이스란, 특별히 제한은 없지만, 상기 실시형태의 스퍼터 타겟을 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 채널층으로서 포함하는 TFT(박막 트랜지스터)가 적합한 예이다.
[7] 본 실시형태의 반도체 디바이스에 있어서, 산화물 반도체막 중의 In, W 및 Zn의 합계에 대한 W의 함유율은 0.5 원자%보다 크고 5.0 원자% 이하일 수 있고, 산화물 반도체막 중의 In, W 및 Zn의 합계에 대한 Zn의 함유율은 1.2 원자% 이상 19 원자% 이하일 수 있고, W에 대한 Zn의 원자비는 1.0보다 크고 60보다 작은 값일 수 있다. 이것은, 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높이며 또한 신뢰성을 높이는 데에 있어서 유리하다.
[8] 본 실시형태의 반도체 디바이스에 있어서, 산화물 반도체막은, 전기 저항율이 10-1 Ωcm 이상인 것이 바람직하다. 지금까지 인듐 산화물을 이용한 투명 도전막이 많이 검토되고 있지만, 이들 투명 도전막의 용도에서는, 전기 저항율이 10-1 Ωcm보다 작을 것이 요구되고 있다. 본 실시형태의 반도체 디바이스가 갖는 산화물 반도체막은 전기 저항율이 10-1 Ωcm 이상인 것이 바람직하고, 이에 따라, 반도체 디바이스의 채널층으로서 적합하게 이용할 수 있다. 전기 저항율이 10-1 Ωcm보다 작은 경우, 반도체 디바이스의 채널층으로서 이용하기가 곤란하다.
[9] 본 실시형태의 반도체 디바이스에 있어서, 산화물 반도체막은, 나노 결정 산화물 또는 비정질 산화물로 구성할 수 있다. 이것은, 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높이며 또한 신뢰성을 높이는 데에 있어서 유리하다.
[10] 본 실시형태의 반도체 디바이스에 있어서, 산화물 반도체막은, 막 두께가 2 nm 이상 25 nm 이하일 수 있다. 이것은, 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높이며 또한 신뢰성을 높이는 데에 있어서 유리하다.
[11] 본 실시형태에 따른 반도체 디바이스는, 산화물 반도체막의 적어도 일부와 접하여 배치되는 층을 추가로 포함할 수 있다. 이 경우에 있어서 상기 층은, 나노 결정층과 비정질층 중 적어도 어느 하나일 수 있다. 상기 층을 추가로 포함하는 것은, 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높이며 또한 신뢰성을 높이는 데에 있어서 유리하다.
[12] 본 실시형태에 따른 반도체 디바이스에 있어서, 산화물 반도체막의 적어도 일부와 접하여 배치되는 상기 층은, 실리콘(Si)과 알루미늄(Al) 중 적어도 어느 하나를 포함하는 산화물층일 수 있다. 상기 층이 Si와 Al 중 적어도 어느 하나를 포함하는 산화물층인 것은, 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높이며 또한 신뢰성을 높이는 데에 있어서 유리하다.
[13] 본 발명의 또 다른 실시형태인 산화물 소결체의 제조 방법은, 상기 실시형태의 산화물 소결체의 제조 방법으로서, 인듐 산화물 분말과 텅스텐 산화물 분말과의 1차 혼합물을 조제하는 공정과, 1차 혼합물을 열처리함으로써 하소 분말을 형성하는 공정과, 하소 분말을 포함하는 원료 분말의 2차 혼합물을 조제하는 공정과, 2차 혼합물을 성형함으로써 성형체를 형성하는 공정과, 성형체를 소결함으로써 산화물 소결체를 형성하는 공정을 포함하고, 하소 분말을 형성하는 공정은, 산소 함유 분위기 하에서, 700℃ 이상 1200℃ 미만의 온도에서 1차 혼합물을 열처리함으로써, 가소성 분말로서 In과 W를 포함하는 복산화물의 분말을 형성하는 것을 포함한다. 본 실시형태의 산화물 소결체의 제조 방법에 따르면, 산화물 소결체의 겉보기 밀도가 높아져, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 또한, 대기압의 공기 분위기에 의해서 성형체를 소결함으로써, 산화물 소결체의 전기 저항율을 1 Ωcm 이하로 할 수 있어, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다.
[14] 본 발명의 또 다른 실시형태인 산화물 소결체의 제조 방법은, 상기 실시형태의 산화물 소결체의 제조 방법으로서, 아연 산화물 분말과 텅스텐 산화물 분말의 1차 혼합물을 조제하는 공정과, 1차 혼합물을 열처리함으로써 하소 분말을 형성하는 공정과, 하소 분말을 포함하는 원료 분말의 2차 혼합물을 조제하는 공정과, 2차 혼합물을 성형함으로써 성형체를 형성하는 공정과, 성형체를 소결함으로써 산화물 소결체를 형성하는 공정을 포함하고, 하소 분말을 형성하는 공정은, 산소 함유 분위기 하에서, 550℃ 이상 1200℃ 미만의 온도에서 1차 혼합물을 열처리함으로써, 가소성 분말로서 Zn과 W를 포함하는 복산화물의 분말을 형성하는 것을 포함한다. 본 실시형태의 산화물 소결체의 제조 방법에 따르면, 산화물 소결체의 겉보기 밀도가 높아져, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 또한, 대기압의 공기 분위기에 의해서 성형체를 소결함으로써, 산화물 소결체의 전기 저항율을 1 Ωcm 이하로 할 수 있어, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다.
[15] 상기 실시형태의 산화물 소결체의 제조 방법에 있어서, 텅스텐 산화물 분말은, WO3 결정상, WO2 결정상 및 WO2.72 결정상으로 이루어지는 군에서 선택되는 적어도 1종의 결정상을 포함할 수 있다. 이에 따라, 산화물 소결체의 겉보기 밀도가 높아져, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 또한, 대기압의 공기 분위기에 의해서 성형체를 소결함으로써, 산화물 소결체의 전기 저항율을 1 Ωcm 이하로 할 수 있어, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다.
[16] 상기 실시형태의 산화물 소결체의 제조 방법에 있어서, 텅스텐 산화물 분말은, 메디안(median) 입경 d50이 0.1 ㎛ 이상 4 ㎛ 이하일 수 있다. 이에 따라, 산화물 소결체의 겉보기 밀도가 높아져, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다.
[17] 상기 실시형태의 산화물 소결체의 제조 방법에 있어서, 상기 복산화물은, ZnWO4형 결정상과 In6WO12형 결정상 중 적어도 어느 한쪽을 포함할 수 있다. 이에 따라, 산화물 소결체의 겉보기 밀도가 높아져, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 또한, 대기압의 공기 분위기에 의해서 성형체를 소결함으로써, 산화물 소결체의 전기 저항을 1 Ω cm 이하로 할 수 있어, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다.
<본 발명의 실시형태의 상세>
[실시형태 1: 산화물 소결체]
본 실시형태의 산화물 소결체는, In, W 및 Zn을 함유하는 산화물 소결체로서, 빅스바이트형 결정상을 주성분으로서 포함하고, 겉보기 밀도가 6.6 g/㎤보다 크고 7.5 g/㎤ 이하이기 때문에, 전계 효과 이동도 및 신뢰성이 높은 반도체 디바이스의 산화물 반도체막을 스퍼터법으로 형성하기 위한 스퍼터 타겟으로서 적합하게 이용된다.
본 명세서에 있어서 「빅스바이트형 결정상」이란, 빅스바이트 결정상, 및 빅스바이트 결정상의 적어도 일부에 In 이외의 금속 원소의 적어도 하나의 원소가 포함되는 상이며, 빅스바이트 결정상과 동일한 결정 구조를 갖는 것의 총칭을 말한다. 빅스바이트 결정상은, 인듐 산화물(In2O3)의 결정상의 하나이며, JCPDS 카드의 6-0416에 규정되는 결정 구조를 말하고, 희토류 산화물 C형 상(또는 C- 희토 구조상)이라고도 부른다.
빅스바이트형 결정상이라는 것은 X선 회절에 의해 동정할 수 있다. 즉, X선 회절에 의해 빅스바이트형 결정상의 존재가 확인되어, 각 면 간격을 측정할 수 있다.
또한, 「빅스바이트형 결정상을 주성분으로서 포함한다」란, 산화물 소결체 내에서 빅스바이트형 결정상이 차지하는 비율(후술하는 빅스바이트형 결정상 점유율)이 60% 이상임을 의미한다. 산화물 소결체는 빅스바이트형 결정상 이외의 결정상을 포함할 수 있다. 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도 및 신뢰성을 높인다는 관점에서, 산화물 소결체는, 빅스바이트형 결정상 이외의 결정상으로서, 육방정 울츠형 결정상 및 텅스텐산 아연 화합물 결정상에서 선택되는 적어도 하나를 포함하는 것이 바람직하다.
본 명세서에 있어서 「육방정 울츠형 결정상」이란, 육방정 울츠 결정상, 및 육방정 울츠 결정상의 적어도 일부에 Zn 이외의 금속 원소의 적어도 하나의 원소가 포함되는 상이며, 육방정 울츠 결정상과 동일한 결정 구조를 갖는 것의 총칭을 말한다. 육방정 울츠 결정상은, 아연 산화물(ZnO)의 결정상의 하나이며, 공간군: P63mc, 공간군 No.: 186으로 표시되고, JCPDS 카드의 01-079-0207에 규정되는 결정 구조를 말한다.
또한, 본 명세서에 있어서 「텅스텐산 아연 화합물 결정상」이란, Zn, W 및 산소(O)를 주성분으로 하는 결정상이다. 예컨대, ZnWO4형 결정상을 들 수 있다. 여기서, 「ZnWO4형 결정상」이란, ZnWO4 결정상, 그리고 ZnWO4 결정상의 적어도 일부에 Zn과 W 이외의 다른 원소들 중의 적어도 하나의 원소가 포함되는 상이며, ZnWO4 결정상과 동일한 결정 구조를 갖는 것의 총칭을 말한다. ZnWO4 결정상은, 공간군 P12/c1(13)으로 표시되는 결정 구조를 가지고, JCPDS 카드의 01-088-0251에 규정되는 결정 구조를 갖는 텅스텐산 아연 화합물 결정상이다. 이 결정계가 나타나는 한, 산소가 결손되어 있거나, 금속이 고용되어 있거나 하여 격자 정수가 변화되어 있더라도 상관없다.
산화물 소결체는, 혼입이 불가피한 결정상 등, 다른 결정상을 포함하는 경우가 있다. 빅스바이트형 결정상, 육방정 울츠형 결정상 및 텅스텐산 아연 화합물 결정상과, 그 이외의 결정상과의 판별 방법은, 예컨대 다음과 같다.
우선, X선 회절로 빅스바이트형 결정상, 육방정 울츠형 결정상 및 텅스텐산 아연 화합물 결정상의 존재와, 그 이외의 결정상의 존재를 확인한다. X선 회절로 확인되는 상은 빅스바이트형 결정상뿐인 경우도 있다. 빅스바이트형 결정상만 확인된 경우는, 빅스바이트형 결정상이 주성분이라고 판단한다.
X선 회절로 빅스바이트형 결정상, 육방정 울츠형 결정상 및 텅스텐산 아연 화합물 결정상의 존재와, 그 이외의 결정상의 존재를 확인한 경우에는 다음 측정을 실시하여 빅스바이트형 결정상이 주성분인지 여부를 확인한다. 우선, 산화물 소결체의 일부에서 샘플을 채취하고, 그 샘플의 표면을 연마하여 평활하게 한다. 이어서, SEM-EDX(에너지 분산형 형광 X선 분석계가 딸린 주사형 이차 전자현미경)을 이용하여, 샘플의 상기 표면을 SEM(주사형 이차 전자현미경)으로 관찰하고, 각 결정 입자의 금속 원소의 조성비를 EDX(에너지 분산형 형광 X선 분석계)로 분석한다. 이어서, 이들 결정 입자의 금속 원소의 조성비의 경향에 기초하여, 결정 입자의 그룹을 나눈다. 구체적으로는, Zn 함유율〔In, W 및 Zn의 합계에 대한 Zn의 함유율(원자%)〕이 높으며 또한 W 함유율이 매우 낮거나 또는 W를 함유하지 않는 결정 입자의 그룹 A와, Zn 함유율 및 W 함유율〔In, W 및 Zn의 합계에 대한 W의 함유율(원자%)〕이 높은 결정 입자의 그룹 B와, Zn 함유율 및 W 함유율이 매우 낮고 In 함유율〔In, W 및 Zn의 합계에 대한 In의 함유율(원자%)〕이 높은 결정 입자의 그룹 C로 나눌 수 있다. 그리고, 그룹 A가 육방정 울츠형 결정상이고, 그룹 B가 텅스텐산 아연 화합물 결정상이고, 그룹 C가 빅스바이트 형 In2O3상이며, 그 이외의 그룹이 그 밖의 결정상이라고 결론지을 수 있다.
산화물 소결체에 있어서의 빅스바이트형 결정상 점유율(산화물 소결체 속에서 빅스바이트형 결정상이 차지하는 비율)은, 산화물 소결체의 상기 측정면에 차지하는 빅스바이트형 결정상(그룹 C)의 면적의 비율(백분율)로서 정의된다. 빅스바이트형 결정상을 주성분으로서 포함하는 본 실시형태에 따른 산화물 소결체는, 이 정의에 따른 빅스바이트형 결정상 점유율이 60% 이상이다.
본 실시형태에 따른 산화물 소결체는, 겉보기 밀도가 6.6 g/㎤보다 크고 7.5 g/㎤ 이하이다.
본 실시형태에 따른 산화물 소결체의 주성분인 빅스바이트형 결정상의 이론 밀도는, 인듐 산화물로 형성되는 빅스바이트 결정상의 이론 밀도가 7.28 g/㎤인 것을 고려하고, 또한 이러한 산화물 소결체에 빅스바이트형 결정상(In과 W와 O로 이루어진다)과 육방정 울츠형 결정상(Zn과 O로 이루어진다)이 혼재되어 있다고 가정한 경우, 본 실시형태에서는, In, W 및 Zn의 합계에 대한 W의 함유율(W 함유율)은 0.5 원자%보다 크고 5.0 원자% 이하이고, In, W 및 Zn의 합계에 대한 Zn의 함유율(Zn 함유율)은 1.2 원자% 이상 19 원자% 이하이고, 또한 W에 대한 Zn의 원자비(Zn/W 비)는 1.0보다 크고 60보다 작기 때문에, 이론 밀도가 최소가 되는 것은, W 함유율이 0.5 원자%이고, Zn 함유율이 19 원자%일 때이며, 이 때의 이론 밀도는 6.99 g/㎤로 계산된다. 한편, 이론 밀도가 최대가 되는 것은, W 함유율이 5 원자%이고, Zn 함유율이 5 원자%일 때이며, 이 때의 이론 밀도는 7.3 g/㎤로 계산된다.
또한, 산화물 소결체가 빅스바이트 결정상(In과 O로 이루어진다)과 육방정 울츠형 결정상(Zn과 O로 이루어진다)과 ZnWO4 결정상(Zn과 W와 O로 이루어진다)으로 이루어지는 경우, ZnWO4 결정상의 이론 밀도는 7.8 g/㎤로 높고, 이 비율이 가장 높은 경우에 이론 밀도가 가장 높아진다고 생각된다. W 함유율이 그 채용할 수 있는 최대치인 5 원자%이며, 또한 Zn 함유량이 W 함유율과 마찬가지로 5 원자%일 때, 산화물 소결체의 이론 밀도는 가장 높은 값을 보이는데, 이 경우, 이론 밀도는 7.5 g/㎤가 된다.
본 실시형태에 따른 산화물 소결체는, 상기 이론 밀도에 대한 겉보기 밀도의 비인 상대 밀도(상대 밀도/이론 밀도)가 94% 이상인 것이 바람직하다.
산화물 소결체를 스퍼터 타겟으로서 이용하는 경우, 그 산화물 소결체의 겉보기 밀도는 높으면 높을수록 바람직하다고 여겨지고 있다. 산화물 소결체의 겉보기 밀도가 낮다는 것은, 산화물 소결체 내에 빈 구멍이 많이 존재하는 것을 의미하고 있다. 스퍼터 타겟은 사용시에 표면이 아르곤 이온으로 에칭되면서 사용된다. 따라서, 산화물 소결체 내에 빈 구멍이 존재하면, 성막 중에 이것이 노출되어 내부의 기체가 방출되기 때문에, 석출되는 산화물 반도체 박막 중에 타겟으로부터 방출된 기체가 혼입되어 버려, 막 특성이 열화된다. 또한, 산화물 소결체의 겉보기 밀도가 낮으면, 성막시에 노듈이라고 불리는 인듐의 절연체가 타겟 상에 생성되어, 양호한 스퍼터 방전이 저해된다는 것이 알려져 있으며, 이 관점에서도 산화물 소결체의 겉보기 밀도를 높일 것이 요구된다.
이상과 같으므로, 겉보기 밀도가 6.6 g/㎤보다 크고 7.5 g/㎤ 이하로 큰 본 실시형태에 따른 산화물 소결체는, 전계 효과 이동도가 높으며 또한 신뢰성도 높은 반도체 디바이스에 이용되는 산화물 반도체막을 스퍼터법으로 형성하기 위한 스퍼터 타겟으로서 적합하게 이용할 수 있다.
본 실시형태에 따른 산화물 소결체에 있어서, 산화물 소결체 내의 In, W 및 Zn의 합계에 대한 W의 함유율(산화물 소결체의 W 함유율)은, 0.5 원자%보다 크고 5.0 원자% 이하이고, 산화물 소결체 내의 In, W 및 Zn의 합계에 대한 Zn의 함유율(산화물 소결체의 Zn 함유율)은, 1.2 원자% 이상 19 원자% 이하이고, 또한 산화물 소결체 내의 W에 대한 Zn의 원자비(산화물 소결체의 Zn/W 비)는, 1.0보다 크고 60보다 작다. 이러한 산화물 소결체에 따르면, 이것을 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스(예컨대, TFT)에 있어서, 전계 효과 이동도를 높일 수 있음과 더불어 신뢰성을 높일 수 있다.
전계 효과 이동도 및 신뢰성을 높인다는 관점에서, 산화물 소결체의 W 함유율은, 바람직하게는 0.6 원자% 이상이며, 바람직하게는 3 원자% 이하이고, 보다 바람직하게는 2 원자% 이하이다. 산화물 소결체의 W 함유율이 0.5 원자% 이하인 경우, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 신뢰성이 낮아져 버린다. 산화물 소결체의 W 함유율이 5 원자%를 넘는 경우, 이러한 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도가 낮아져 버린다.
산화물 소결체의 Zn 함유율이 1.2 원자% 이상 19 원자% 이하이고 또한 산화물 소결체 내의 Zn/W 비가 1.0보다 크고 60보다 작은 경우, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도를 높일 수 있음과 더불어 신뢰성을 높일 수 있다.
전계 효과 이동도 및 신뢰성을 높인다는 관점에서, 산화물 소결체의 Zn 함유율은, 바람직하게는 3 원자% 이상, 보다 바람직하게는 10 원자% 이상이며, 바람직하게는 18 원자% 이하이다. In/(In+Zn) 원자비는 0.8보다 큰 것이 전계 효과 이동도를 높인다는 관점에서 바람직하다.
산화물 소결체의 Zn 함유율이 1.2 원자%보다 작은 경우, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 신뢰성이 낮아져 버린다. 산화물 소결체의 Zn 함유율이 19 원자%를 넘는 경우, 이러한 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도가 낮아져 버린다.
산화물 소결체에 있어서의 Zn/W 비가 1.0 이하인 경우, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 신뢰성이 낮아져 버린다. Zn/W비는 바람직하게는 3.0 이상이며, 보다 바람직하게는 5.0 이상이다. 산화물 소결체에 있어서의 Zn/W 비가 60 이상인 경우, 이러한 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 전계 효과 이동도가 낮아져 버린다. Zn/W비는 바람직하게는 20 이하이며, 보다 바람직하게는 15 이하이다.
일반적으로 산화물 반도체는, 반도체 디바이스 제조시에 있어서의 가열 처리의 온도에 따라 신뢰성이 변화된다. 가열 처리 온도를 높게 함으로써 신뢰성을 향상시킬 수 있다. 그러나, In, W 및 Zn을 포함하는 산화물 반도체에 있어서 가열 처리 온도를 높게 하면 전계 효과 이동도가 저하되어 버린다. 이 때문에, 높은 가열 처리 온도에서도 전계 효과 이동도가 저하되지 않을 것이 요구되고 있었다. 본 명세서에서, 전계 효과 이동도가 높으며 또한 신뢰성이 높다는 것은, 높은 가열 처리 온도에서도 전계 효과 이동도가 저하하지 않으며 또한 높은 가열 처리 온도에 의해 높은 신뢰성을 얻을 수 있다는 것을 의미하고 있다.
본 실시형태에 따른 산화물 소결체에 있어서, 빅스바이트형 결정상은, 인듐 산화물을 주성분으로서 포함하고, 빅스바이트형 결정상의 적어도 일부에 고용되어 있는 텅스텐과 아연 중 적어도 하나를 함유하는 것이 바람직하다. 이러한 산화물 소결체에 따르면, 이것을 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스(예컨대, TFT)에 있어서, 보다 효과적으로 전계 효과 이동도 및 신뢰성을 높일 수 있다.
본 실시형태에 따른 산화물 소결체에 있어서 「빅스바이트형 결정상이 인듐 산화물을 주성분으로서 포함하고, 그 적어도 일부에 텅스텐과 아연 중 적어도 하나가 고용되어 있다」란, 빅스바이트 결정상을 갖는 인듐 산화물의 결정 격자 중의 적어도 일부에, W와 Zn 중 적어도 하나가 치환형으로 고용되어 있는 형태, 또는 결정 격자 사이에 침입형으로 고용되어 있는 형태, 또는 치환형과 침입형 양쪽의 형태로 고용되어 있는 형태를 의미한다.
본 실시형태에 따른 산화물 소결체에 있어서, W와 Zn 중 적어도 하나가 빅스바이트형 결정상의 적어도 일부에 고용되어 있으면, JCPDS 카드의 6-0416에 규정되는 면 간격보다도 넓어지거나 좁아지거나 한다. X선 회절에서는, 피크 위치가 고각도 측으로 시프트하거나 저각도 측으로 시프트하거나 한다. 이러한 피크 시프트가 확인됨과 더불어, SEM-EDX(에너지 분산형 형광 X선 분석계가 딸린 주사형 이차 전자현미경)이나 TEM-EDX(에너지 분산형 형광 X선 분석계가 딸린 투과형 이차 전자현미경)에 의해 면 분석을 하여, In과, W와 Zn 중 적어도 하나가 혼재하는 영역의 존재가 확인되었을 때, 빅스바이트형 결정상에 W와 Zn 중 적어도 하나가 고용되어 있다고 생각할 수 있다.
혹은, ICP(유도 결합 플라즈마) 질량 분석, SEM-EDX, 그 밖의 원소 동정 방법을 이용하여 존재 원소를 동정하여, In과 함께 W와 Zn 중 적어도 하나의 존재가 확인되었음에도 불구하고, X선 회절에서는 W와 Zn 중 적어도 하나의 산화물이 확인되지 않는다면, W와 Zn 중 적어도 하나가 빅스바이트형 결정상에 고용되어 있다고 판단할 수도 있다.
마찬가지로, 육방정 울츠형 결정상은, 산화아연을 주성분으로서 포함하고, 그 적어도 일부에 치환형, 침입형의 형태로 W와 In 중 적어도 하나가 고용되어 있어도 좋다. 그 확인에는, 상술한 「빅스바이트형 결정상이 인듐 산화물을 주성분으로서 포함하고, 그 적어도 일부에 W와 Zn 중 적어도 하나가 고용되어 있다」는 것을 확인하는 수법과 마찬가지로, X선 회절, SEM-EDX, TEM-EDX를 이용하는 것이 가능하다.
또한, 마찬가지로, 텅스텐산 아연 화합물 결정상은, Zn과 W와 O를 주성분으로서 포함하고, 그 적어도 일부에 치환형, 침입형의 형태로 In이 고용되어 있어도 좋다. 그 확인에는, 상술한 「빅스바이트형 결정상이 인듐 산화물을 주성분으로서 포함하고, 그 적어도 일부에 W와 Zn 중 적어도 하나가 고용되어 있다」는 것을 확인하는 수법과 마찬가지로, X선 회절, SEM-EDX, TEM-EDX를 이용하는 것이 가능하다.
산화물 소결체를 구성하는 결정으로서 빅스바이트형 결정상을 주성분으로 하고, 육방정 울츠형 결정상 및/또는 텅스텐산 아연 화합물 결정상을 포함함으로써, 상기 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 보다 효과적으로 전계 효과 이동도 및 신뢰성을 높일 수 있다.
또한, 산화물 소결체 내의 In, W 및 Zn의 합계에 대한, In, W, Zn 이외의 불가피한 금속의 함유율은 1 원자% 이하인 것이 바람직하다.
[실시형태 2: 산화물 소결체의 제조 방법]
본 실시형태에 따른 산화물 소결체의 제조 방법의 하나는, 실시형태 1에 따른 산화물 소결체의 제조 방법이며, 아연 산화물 분말과 텅스텐 산화물 분말과의 1차 혼합물을 조제하는 공정과, 1차 혼합물을 열처리함으로써 하소 분말을 형성하는 공정과, 하소 분말을 포함하는 원료 분말의 2차 혼합물을 조제하는 공정과, 2차 혼합물을 성형함으로써 성형체를 형성하는 공정과, 성형체를 소결함으로써 산화물 소결체를 형성하는 공정을 포함한다. 하소 분말을 형성하는 공정은, 산소 함유 분위기 하에서, 550℃ 이상 1200℃ 미만의 온도에서 1차 혼합물을 열처리함으로써, 하소 분말로서 Zn과 W를 포함하는 복산화물의 분말을 형성하는 것을 포함한다.
상기한 제조 방법에 따르면, 하소 분말을 형성하는 공정에 있어서, 아연 산화물 분말과 텅스텐 산화물 분말과의 1차 혼합물을, 산소 함유 분위기 하에서, 550℃ 이상 1200℃ 미만의 온도에서 열처리함으로써, 하소 분말로서 Zn과 W를 포함하는 복산화물 분말을 형성하는 것을 포함하기 때문에, 산화물 소결체의 겉보기 밀도가 높아져, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 또한, 대기압의 공기 분위기에 의해서 성형체를 소결함으로써, 산화물 소결체의 전기 저항율을 1 Ωcm 이하로 할 수 있어, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 복산화물로서는, 산소가 결손되어 있거나 금속이 치환되어 있거나 하여도 상관없다.
열처리의 온도가 550℃ 미만인 경우는, Zn과 W를 포함하는 복산화물 분말을 얻을 수 없고, 1200℃ 이상인 경우, Zn과 W를 포함하는 복산화물 분말이 분해, 비산되어 버리거나, 복산화물 분말의 입경이 커져 사용에 알맞지 않게 되는 경향이 있다.
또한, 상기 열처리에 의해서 하소 분말로서의 Zn과 W를 포함하는 복산화물 분말을 형성함으로써 얻어지는 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 보다 효과적으로 전계 효과 이동도 및 신뢰성을 높일 수 있다.
Zn과 W를 포함하는 복산화물은, ZnWO4형 결정상을 포함하는 것이 바람직하다. 이에 따라, 산화물 소결체의 겉보기 밀도를 보다 효과적으로 높일 수 있음과 더불어, 전계 효과 이동도 및 신뢰성을 높이는 데에 있어서도 유리하게 된다. ZnWO4형 결정상은, 공간군 P12/c1(13)으로 표시되는 결정 구조를 가지고, JCPDS 카드의 01-088-0251에 규정되는 결정 구조를 갖는 텅스텐산 아연 화합물 결정상이다. 이 결정계를 보이는 한, 산소가 결손되어 있거나 금속이 고용되어 있거나 하여, 격자 정수가 변화되어 있어도 상관없다. ZnWO4형 결정상은 X선 회절 측정에 의해 동정된다.
또한, 본 실시형태에 따른 산화물 소결체의 제조 방법의 다른 하나는, 실시형태 1에 따른 산화물 소결체의 제조 방법으로서, 인듐 산화물 분말과 텅스텐 산화물 분말과의 1차 혼합물을 조제하는 공정과, 1차 혼합물을 열처리함으로써 하소 분말을 형성하는 공정과, 하소 분말을 포함하는 원료 분말의 2차 혼합물을 조제하는 공정과, 2차 혼합물을 성형함으로써 성형체를 형성하는 공정과, 성형체를 소결함으로써 산화물 소결체를 형성하는 공정을 포함한다. 하소 분말을 형성하는 공정은, 산소 함유 분위기 하에서, 700℃ 이상 1200℃ 미만의 온도에서 1차 혼합물을 열처리함으로써, 하소 분말로서 In과 W를 포함하는 복산화물의 분말을 형성하는 것을 포함한다.
상기한 제조 방법에 따르면, 하소 분말을 형성하는 공정에 있어서, 인듐 산화물 분말과 텅스텐 산화물 분말과의 1차 혼합물을, 산소 함유 분위기 하에서, 700℃ 이상 1200℃ 미만의 온도에서 열처리함으로써, 하소 분말로서 In과 W를 포함하는 복산화물 분말을 형성하는 것을 포함하기 때문에, 산화물 소결체의 겉보기 밀도가 높아져, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 또한, 대기압의 공기 분위기에 의해서 성형체를 소결함으로써, 산화물 소결체의 전기 저항율을 1 Ωcm 이하로 할 수 있어, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 복산화물로서는, 산소가 결손되어 있거나 금속이 치환되어 있거나 하여도 상관없다.
열처리 온도가 700℃ 미만인 경우는, In과 W를 포함하는 복산화물 분말을 얻을 수 없고, 1200℃ 이상인 경우, In과 W를 포함하는 복산화물 분말이 분해, 비산되어 버리거나, In과 W를 포함하는 복산화물 분말의 입경이 커져 사용에 알맞지 않게 되는 경향이 있다.
또한, 상기 열처리에 의해서 하소 분말로서의 In과 W를 포함하는 복산화물 분말을 형성함으로써 얻어지는 산화물 소결체를 포함하는 스퍼터 타겟을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스에 있어서, 보다 효과적으로 전계 효과 이동도 및 신뢰성을 높일 수 있다.
In과 W를 포함하는 복산화물은 In6WO12형 결정상을 포함하는 것이 바람직하다. 이에 따라, 산화물 소결체의 겉보기 밀도를 보다 효과적으로 높일 수 있음과 더불어, 전계 효과 이동도 및 신뢰성을 높이는 데에 있어서도 유리하게 된다. 또한, 대기압의 공기 분위기에 의해서 성형체를 소결함으로써, 산화물 소결체의 전기 저항율을 1 Ωcm 이하로 할 수 있어, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. In6WO12 결정상은, 삼방정계의 결정 구조를 가지고, JCPDS 카드의 01-074-1410에 규정되는 결정 구조를 갖는 텅스텐산인듐 화합물 결정상이다. 이 결정계를 보이는 한, 산소가 결손되어 있거나 금속이 고용되어 있거나 하여, 격자 정수가 변화되어 있더라도 상관없다. 또한, 일본 특허공개 2004-091265호 공보에 개시되어 있는 텅스텐산인듐 화합물 결정상은 InW3O9상이며, 육방정계의 결정 구조를 가지고, JCPDS 카드의 33-627에 규정되는 결정 구조를 갖기 때문에, In6WO12상과는 결정 구조가 다르다. In6WO12형 결정상은 X선 회절 측정에 의해 동정된다.
상기 어느 제조 방법에서나, 텅스텐 산화물 분말은, WO3 결정상, WO2 결정상 및 WO2.72 결정상으로 이루어지는 군에서 선택되는 적어도 1종의 결정상을 포함하는 것이 바람직하다. 이에 따라, 산화물 소결체의 겉보기 밀도를 보다 효과적으로 높일 수 있음과 더불어, 전계 효과 이동도 및 신뢰성을 높이는 데에 있어서도 유리하게 된다. 또한, 대기압의 공기 분위기에 의해서 성형체를 소결함으로써, 산화물 소결체의 전기 저항율을 1 Ωcm 이하로 할 수 있어, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 이러한 관점에서, 텅스텐 산화물 분말은, WO3 분말, WO2 분말 및 WO2.72 분말로 이루어지는 군에서 선택되는 적어도 1종의 분말인 것이 바람직하다.
또한, 텅스텐 산화물 분말은, 메디안 입경 d50이 0.1 ㎛ 이상 4 ㎛ 이하가 바람직하고, 0.2 ㎛ 이상 2 ㎛ 이하가 보다 바람직하고, 0.3 ㎛ 이상 1.5 ㎛ 이하가 더욱 바람직하다. 이에 따라, 산화물 소결체의 겉보기 밀도를 보다 효과적으로 높일 수 있다. 메디안 입경 d50은 BET 비표면적 측정에 의해 구해진다. 메디안 입경 d50이 0.1 ㎛보다 작은 경우, 분말의 핸들링이 곤란하여, 아연 산화물 분말과 텅스텐 산화물 분말, 혹은 인듐 산화물 분말과 텅스텐 산화물 분말을 균일하게 혼합하기가 어려운 경향이 있다.
메디안 입경 d50이 4 ㎛보다 큰 경우, 아연 산화물 분말과 혼합한 후, 산소 함유 분위기 하에서 550℃ 이상 1200℃ 미만의 온도에서 열처리하여 얻어지는 Zn과 W를 포함하는 복산화물 분말의 입경도 커져 버려, 산화물 소결체의 겉보기 밀도를 높이기가 어려운 경향이 있다. 또한, 마찬가지로 인듐 산화물 분말과 혼합한 후, 산소 함유 분위기 하에서 700℃ 이상 1200℃ 미만의 온도에서 열처리하여 얻어지는 In과 W를 포함하는 복산화물 분말의 입경도 커져 버려, 산화물 소결체의 겉보기 밀도를 높이기가 어려운 경향이 있다.
본 실시형태에 따른 산화물 소결체의 제조 방법은, 특별히 제한은 없지만, 효율적으로 실시형태 1의 산화물 소결체를 형성한다는 관점에서, 예컨대 이하의 공정을 포함한다.
(1) 원료 분말을 준비하는 공정
산화물 소결체의 원료 분말로서, 인듐 산화물 분말(예컨대 In2O3 분말), 텅스텐 산화물 분말(예컨대 WO3 분말, WO2.72 분말, WO2 분말), 아연 산화물 분말(예컨대 ZnO 분말) 등, 산화물 소결체를 구성하는 금속 원소의 산화물 분말을 준비한다. 텅스텐 산화물 분말로서는 WO3 분말뿐만 아니라, WO2.72 분말, WO2 분말과 같은 WO3 분말에 비해서 산소가 결손된 화학 조성을 갖는 분말을 원료로서 이용하는 것이, 전계 효과 이동도 및 신뢰성을 높인다는 관점에서 바람직하다. 이러한 관점에서, WO2.72 분말과 WO2 분말 중 적어도 하나를 텅스텐 산화물 분말의 적어도 일부로서 이용하는 것이 보다 바람직하다. 원료 분말의 순도는, 산화물 소결체에의 의도하지 않는 금속 원소 및 Si의 혼입을 방지하여, 안정된 물성을 얻는다는 관점에서, 99.9 질량% 이상의 고순도인 것이 바람직하다.
상술한 것과 같이, 텅스텐 산화물 분말의 메디안 입경 d50은, 0.1 ㎛ 이상 4 ㎛ 이하인 것이, 산화물 소결체의 겉보기 밀도를 높인다는 관점에서 바람직하다.
(2) 1차 혼합물을 조제하는 공정
(2-1) 아연 산화물 분말과 텅스텐 산화물 분말과의 1차 혼합물을 조제하는 공정
상기 원료 분말 중, 아연 산화물 분말과 텅스텐 산화물 분말을 혼합(또는 분쇄 혼합)한다. 이 때, 산화물 소결체의 결정상으로서 ZnWO4형 상을 얻고 싶은 경우는, 텅스텐 산화물 분말과 아연 산화물 분말을 몰비로 1:1의 비율로, Zn2W3O8형 상을 얻고 싶은 경우는, 텅스텐 산화물 분말과 아연 산화물 분말을 몰비로 3:2의 비율로 혼합한다. 상술한 것과 같이, 산화물 소결체의 겉보기 밀도를 보다 효과적으로 높인다는 관점, 그리고 전계 효과 이동도 및 신뢰성을 높인다는 관점에서는, 산화물 소결체는 ZnWO4형 상을 포함하는 것이 바람직하다. 또한, 대기압의 공기 분위기에 의해서 성형체를 소결함으로써, 산화물 소결체의 전기 저항율을 1 Ωcm 이하로 할 수 있어, 스퍼터 타겟으로서 적합하게 이용할 수 있는 산화물 소결체를 얻을 수 있다. 텅스텐 산화물 분말과 아연 산화물 분말을 혼합하는 방법에 특별히 제한은 없고, 건식 및 습식의 어느 방식이라도 좋으며, 구체적으로는 볼밀, 유성볼밀, 비드밀 등을 이용하여 분쇄 혼합된다. 이와 같이 하여, 원료 분말의 1차 혼합물을 얻을 수 있다. 습식의 분쇄 혼합 방식을 이용하여 얻어진 혼합물의 건조에는, 자연 건조나 스프레이 드라이어와 같은 건조 방법을 이용할 수 있다.
(2-2) 인듐 산화물 분말과 텅스텐 산화물 분말과의 1차 혼합물을 조제하는 공정
상기 원료 분말 중, 인듐 산화물 분말과 텅스텐 산화물 분말을 혼합(또는 분쇄 혼합)한다. 이 때, 산화물 소결체의 결정상으로서 In6WO12형 결정상을 얻고 싶은 경우는, 텅스텐 산화물 분말과 인듐 산화물 분말을 몰비로 1:3의 비율로 혼합한다. 텅스텐 산화물 분말과 인듐 산화물 분말을 혼합하는 방법에 특별히 제한은 없고, 건식 및 습식의 어느 방식이라도 좋으며, 구체적으로는 볼밀, 유성볼밀, 비드밀 등을 이용하여 분쇄 혼합된다. 이와 같이 하여, 원료 분말의 1차 혼합물을 얻을 수 있다. 습식의 분쇄 혼합 방식을 이용하여 얻어진 혼합물의 건조에는, 자연 건조나 스프레이 드라이어와 같은 건조 방법을 이용할 수 있다.
(3) 하소 분말을 형성하는 공정
(3-1) 텅스텐산 아연 산화물의 하소 분말을 형성하는 공정
얻어진 1차 혼합물을 열처리(하소)하여, 하소 분말(Zn과 W를 포함하는 복산화물 분말)을 형성한다. 1차 혼합물의 하소 온도는, 하소물의 입경이 커져 소결체의 겉보기 밀도가 저하하는 일이 없도록 1200℃ 미만인 것이 바람직하고, 하소 생성물로서 Zn과 W를 포함하는 복산화물 분말을 얻기 위해서 또한 ZnWO4형 결정상을 얻기 위해서는 550℃ 이상인 것이 바람직하다. 보다 바람직하게는 550℃ 이상 1000℃ 미만이고, 더욱 바람직하게는 550℃ 이상 900℃ 이하이다. 하소 온도는 결정상이 형성되는 온도인 한, 하소 가루의 입경을 가능한 한 작게 할 수 있다는 점에서 낮은 쪽이 바람직하다. 이와 같이 하여 ZnWO4형 결정상을 포함하는 하소 분말을 얻을 수 있다. 하소 분위기는 산소를 포함하는 분위기면 되지만, 대기압 혹은 대기보다도 압력이 높은 공기 분위기, 또는 대기압 혹은 대기보다도 압력이 높은 산소를 25 체적% 이상 포함하는 산소-질소 혼합 분위기가 바람직하다. 생산성이 높으므로, 대기압 또는 그 근방 하에서의 공기 분위기가 보다 바람직하다.
(3-2) 텅스텐산인듐 산화물의 하소 분말을 형성하는 공정
얻어진 1차 혼합물을 열처리(하소)하여, 하소 분말(In과 W를 포함하는 복산화물 분말)을 형성한다. 1차 혼합물의 하소 온도는, 하소물의 입경이 커져 소결체의 겉보기 밀도가 저하하는 일이 없도록 1200℃ 미만인 것이 바람직하고, 하소 생성물로서 In과 W를 포함하는 복산화물 분말을 얻기 위해서 또한 In6WO12형 결정상을 얻기 위해서는 700℃ 이상인 것이 바람직하다. 보다 바람직하게는 800℃ 이상 1100℃ 미만이다. 하소 온도는 결정상이 형성되는 온도인 한, 하소 가루의 입경을 가능한 한 작게 할 수 있다는 점에서 낮은 쪽이 바람직하다. 이와 같이 하여 In6WO12형 결정상을 포함하는 하소 분말을 얻을 수 있다. 하소 분위기는 산소를 포함하는 분위기면 되지만, 대기압 혹은 대기보다도 압력이 높은 공기 분위기, 또는 대기압 혹은 대기보다도 압력이 높은 산소를 25 체적% 이상 포함하는 산소-질소 혼합 분위기가 바람직하다. 생산성이 높으므로, 대기압 또는 그 근방 하에서의 공기 분위기가 보다 바람직하다.
(4) 하소 분말을 포함하는 원료 분말의 2차 혼합물을 조제하는 공정
이어서, 얻어진 하소 분말과, 상기 원료 분말 중 나머지 분말〔인듐 산화물 분말(예컨대 In2O3 분말) 또는 아연 산화물 분말(예컨대 ZnO 분말)〕을, 1차 혼합물의 조제와 같은 식으로 혼합(또는 분쇄 혼합)한다. 이와 같이 하여 원료 분말의 2차 혼합물을 얻을 수 있다.
(5) 2차 혼합물을 성형함으로써 성형체를 형성하는 공정
이어서, 얻어진 2차 혼합물을 성형한다. 2차 혼합물을 성형하는 방법에 특별히 제한은 없지만, 소결체의 겉보기 밀도를 높게 한다는 점에서, 일축 프레스법, CIP(냉간 정수압 처리)법, 캐스팅법 등이 바람직하다.
(6) 성형체를 소결함으로써 산화물 소결체를 형성하는 공정
이어서, 얻어진 성형체를 소결하여 산화물 소결체를 형성한다. 이 때, 핫프레스 소결법은 이용하지 않는 것이 바람직하다. 성형체의 소결 온도에 특별히 제한은 없지만, 형성되는 산화물 소결체의 겉보기 밀도를 6.6 g/㎤보다 크게 하기 위해서, 900℃ 이상 1200℃ 이하가 바람직하다. 소결 분위기에도 특별히 제한은 없지만, 산화물 소결체의 구성 결정의 입경이 커지는 것을 막아 크랙의 발생을 방지한다는 관점에서, 대기압 또는 그 근방 하에서의 공기 분위기가 바람직하다. 산화물 소결체는, 스퍼터 타겟으로서 적합한 것으로 하기 위해서, 전기 저항율을 1 Ωcm 이하로 할 것이 요구되고 있다. 겉보기 밀도를 높이기 위해서는, 소결 온도를 올리는 것을 생각할 수 있는데, 1200℃ 이상에서는 텅스텐 산화물이 승화하여, 산화물 소결체로부터 소실되어 버린다는 문제가 있다. 또한 지금까지, 겉보기 밀도를 높이기 위해서는, 소결시에 산소 가스를 흘림으로써 소결시의 산소 분압을 높이고 있고, 또한 소결체의 전기 저항율 1 Ωcm 이하를 실현하기 위해서는, 소결 후에 진공 분위기 혹은 질소 분위기 등의 환원 분위기에서 열처리를 행하는 것이 일반적이었다. 본 발명에서는, 대기압의 공기 분위기에서 소결을 행하는 것만으로, 환원 분위기에서의 열처리를 행하는 일없이, 겉보기 밀도가 높고, 전기 저항율 1 Ωcm 이하인 산화물 소결체를 실현할 수 있다.
[실시형태 3: 스퍼터 타겟]
본 실시형태에 따른 스퍼터 타겟은 실시형태 1의 산화물 소결체를 포함한다. 따라서, 본 실시형태에 따른 스퍼터 타겟은, 전계 효과 이동도가 높고, 신뢰성도 높은 반도체 디바이스의 산화물 반도체막을 스퍼터법으로 형성하기 위해서 적합하게 이용할 수 있다.
본 실시형태에 따른 스퍼터 타겟은, 전계 효과 이동도 및 신뢰성이 높은 반도체 디바이스의 산화물 반도체막을 스퍼터법으로 형성하기 위해서 적합하게 이용되는 것으로 하기 위해서, 실시형태 1의 산화물 소결체를 포함하는 것이 바람직하고, 실시형태 1의 산화물 소결체로 이루어지는 것이 보다 바람직하다.
[실시형태 4: 반도체 디바이스]
도 1을 참조하면, 본 실시형태에 따른 반도체 디바이스(10)는, 실시형태 1의 산화물 소결체를 스퍼터 타겟으로서 이용하는 스퍼터법에 의해 형성한 산화물 반도체막(14)을 포함한다. 이러한 산화물 반도체막(14)을 포함하기 때문에, 본 실시형태에 따른 반도체 디바이스(10)는, 전계 효과 이동도가 높고, 신뢰성도 높다고 하는 특성을 가질 수 있다.
본 실시형태에 따른 반도체 디바이스(10)는, 특별히 한정되지는 않지만, 예컨대, 실시형태 1의 산화물 소결체를 스퍼터 타겟으로서 이용하는 스퍼터법에 의해 형성한 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스이며, 이 반도체 디바이스는 예컨대 TFT(박막 트랜지스터)일 수 있다. 본 실시형태에 따른 반도체 디바이스(10)의 일례인 TFT는, 실시형태 1의 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막(14)을 채널층으로서 포함하기 때문에, 전계 효과 이동도가 높고, 신뢰성도 높일 수 있다.
본 실시형태에 따른 반도체 디바이스(10)에 있어서, 산화물 반도체막(14) 중의 In, W 및 Zn의 합계에 대한 W의 함유율(산화물 반도체막의 W 함유율)은, 바람직하게는 0.5 원자%보다 크고 5.0 원자% 이하이고, 산화물 반도체막(14) 중의 In, W 및 Zn의 합계에 대한 Zn의 함유율(산화물 반도체막의 Zn 함유율)은, 바람직하게는 1.2 원자% 이상 19 원자% 이하이고, 또한 산화물 반도체막(14) 중의 W에 대한 Zn의 원자비(산화물 반도체막의 Zn/W비)는 바람직하게는 1.0보다 크고 60보다 작다. 이에 따라, 전계 효과 이동도 및 신뢰성을 높일 수 있다.
전계 효과 이동도 및 신뢰성을 높인다는 관점에서, 산화물 반도체막(14)의 W 함유율은, 보다 바람직하게는 0.6 원자% 이상, 보다 바람직하게는 3 원자% 이하이며, 더욱 바람직하게는 2 원자% 이하이다. 산화물 반도체막(14)의 W 함유율이 0.5 원자% 이하인 경우, 이러한 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 가열 처리에 의해서 전계 효과 이동도가 낮아져 버림과 더불어 신뢰성이 낮아져 버린다. 산화물 반도체막(14)의 W 함유율이 5 원자%를 넘는 경우, 이러한 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 전계 효과 이동도가 낮아져 버린다.
산화물 반도체막(14)의 Zn 함유율이 1.2 원자% 이상 19 원자% 이하이고 또한 산화물 반도체막(14) 중의 Zn/W 비가 1.0보다 크고 60보다 작은 경우, 이러한 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 전계 효과 이동도를 높일 수 있음과 더불어 신뢰성을 높일 수 있다.
전계 효과 이동도 및 신뢰성을 높인다는 관점에서, 산화물 반도체막(14)의 Zn 함유율은, 보다 바람직하게는 3 원자% 이상, 더욱 바람직하게는 10 원자% 이상이며, 보다 바람직하게는 18 원자% 이하이다. In/(In+Zn) 원자비는 0.8보다 큰 것이 전계 효과 이동도를 높인다는 관점에서 바람직하다.
산화물 반도체막(14)의 Zn 함유율이 1.2 원자%보다 작은 경우, 이러한 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 신뢰성이 낮아져 버린다. 산화물 반도체막(14)의 Zn 함유율이 19 원자%를 넘는 경우, 이러한 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 전계 효과 이동도가 낮아져 버린다.
산화물 반도체막(14)에 있어서의 Zn/W 비가 1.0 이하인 경우, 이러한 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 신뢰성이 낮아져 버린다. Zn/W비는, 보다 바람직하게는 3.0 이상이며, 더욱 바람직하게는 5.0 이상이다. 산화물 반도체막(14)에 있어서의 Zn/W비가 60 이상인 경우, 이러한 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 전계 효과 이동도가 낮아져 버린다. Zn/W비는 보다 바람직하게는 20 이하이고, 더욱 바람직하게는 15 이하이다.
산화물 반도체막(14)의 화학 조성, 즉, 각종 원소의 함유율은 RBS(러더포드 후방 산란 분석)에 의해 측정된다. 이 측정 결과에 기초하여, W 함유율, Zn 함유율 및 Zn/W비가 산출된다. RBS에 의한 분석을 실시할 수 없는 경우는, TEM-EDX(에너지 분산형 형광 X선 분석계가 딸린 투과형 전자현미경)에 의해 측정된다. 화학 조성 측정의 정확성을 위해서, RBS에 의한 측정이 바람직하다. TEM-EDX를 이용하는 경우는 우선, 검량선(檢量線) 작성용의 시료로서, In, W, Zn 및 O로 이루어지고, 측정 대상의 산화물 반도체막에 가까운 조성을 가지며, 또한 RBS에 의한 분석을 실시할 수 있는 산화물 반도체막을 적어도 3개 이상 준비한다. 이어서, 이들 시료에 관해서, RBS에 의해서 In, W 및 Zn의 함유량을 측정함과 더불어, TEM-EDX에 의해서 In, W 및 Zn의 함유량을 측정한다. 이들 측정치로부터, TEM-EDX에 의한 In, W 및 Zn의 함유량의 측정치와 RBS에 의한 In, W 및 Zn의 함유량의 측정치의 관계를 나타내는 검량선을 작성한다. 그리고, 측정 대상의 산화물 반도체막에 관해서, TEM-EDX에 의해서 In, W 및 Zn의 함유량을 측정한 후, 이 측정치를, 상기 검량선에 기초하여 RBS에 의한 In, W 및 Zn의 함유량의 측정치로 변환한다. 이 변환된 값이, 측정 대상의 산화물 반도체막에 관한 In, W 및 Zn의 함유량이다.
산화물 반도체막(14)은, 전기 저항율이 바람직하게는 10-1 Ωcm 이상이다. 인듐을 포함하는 산화물은 투명 도전막으로서 알려져 있는데, 일본 특허공개 2002-256424호 공보에 기재된 것과 같이, 투명 도전막에 사용되는 막으로서는 전기 저항율이 10-1 Ωcm보다 낮은 것이 일반적이다. 한편, 본 발명과 같이 반도체 디바이스의 채널층으로서 이용하는 경우, 산화물 반도체막(14)은, 전기 저항율은 10-1 Ωcm 이상인 것이 바람직하다. 상기 전기 저항치를 실현하기 위해서, 상기한 막 두께, W 함유율, Zn 함유율, Zn/W비를 종합적으로 검토하는 것이 바람직하다. 또한, 스퍼터링법에 의해 산화물 반도체막(14)을 형성한 후의 가열 처리를 산소를 포함하는 분위기에서 실시하거나 및/또는 산화물 반도체막(14)의 적어도 일부와 접하는 층(에치스토퍼층, 게이트절연층, 패시베이션층)에 산화물을 이용하여, 가열 처리를 실시하는 것이 바람직하다.
산화물 반도체막(14)은, 나노 결정 산화물 또는 비정질 산화물로 구성되는 것이, 이것을 채널층으로서 포함하는 반도체 디바이스(10)(예컨대 TFT)에 있어서, 전계 효과 이동도가 높으며 또한 신뢰성도 높일 수 있다는 점에서 바람직하다.
본 명세서에 있어서 「나노 결정 산화물」이란, 이하의 조건에 따른 X선 회절 측정에 의해서도 결정에 기인하는 피크가 관측되지 않고 할로(halo)라고 불리는 저각도 측에 나타나는 넓은 피크만이 관측되며, 또한, 투과 전자현미경을 이용하여 이하의 조건에 따라서 미세 영역의 투과 전자선 회절 측정을 실시한 경우, 링 형상의 패턴이 관찰되는 산화물을 말한다. 링 형상의 패턴이란, 스폿이 집합하여 링 형상의 패턴을 형성하고 있는 경우를 포함한다.
또한 본 명세서에 있어서 「비정질 산화물」이란, 이하의 조건에 따른 X선 회절 측정에 의해서도 결정에 기인하는 피크가 관측되지 않고 할로라고 불리는 저각도 측에 나타나는 넓은 피크만이 관측되며, 또한, 투과 전자현미경을 이용하여 이하의 조건에 따라서 미세 영역의 투과 전자선 회절 측정을 실시하더라도, 역시 할로라고 불리는 불명료한 패턴이 관찰되는 산화물을 말한다.
(X선 회절 측정 조건)
측정방법: In-plane법(슬릿 콜리메이션법),
X선 발생부: 대음극 Cu, 출력 50 kV 300 mA,
검출부: 신틸레이션 카운터,
입사부: 슬릿 콜리메이션,
솔라 슬릿: 입사측 세로 발산각 0.48°
수광측 세로 발산각 0.41°,
슬릿: 입사측 S1=1 mm*10 mm
수광측 S2=0.2 mm*10 mm,
주사 조건: 주사축 2θχ/φ,
주사 모드: 스텝 측정, 주사 범위 10~80°, 스텝 폭 0.1°, 스텝 시간 8 sec.
(투과 전자선 회절 측정 조건)
측정 방법: 극미(極微) 전자선 회절법,
가속 전압: 200 kV,
빔 직경: 측정 대상인 산화물 반도체막의 막 두께와 동일하거나 또는 동등.
산화물 반도체막(14)이 나노 결정 산화물로 구성되는 경우, 상기한 조건에 따라서 미세 영역의 투과 전자선 회절 측정을 행하면, 상술한 것과 같이 링 형상의 패턴이 관찰되고, 스폿형의 패턴은 관찰되지 않는다. 이에 대하여, 예컨대 일본 특허 제5172918호에 개시된 것과 같은 산화물 반도체막은, 상기 막의 표면에 대하여 수직인 방향을 따르게 c축 배향된 결정을 포함하고 있고, 이와 같이 미세 영역 중의 나노 결정이 어느 방향으로 배향되어 있는 경우에는, 스폿형의 패턴이 관찰된다. 산화물 반도체막(14)이 나노 결정 산화물로 구성되는 경우, 그 나노 결정은, 적어도 막면 내에 수직인 면(막 단면)을 관찰했을 때에, 그 막의 표면에 대하여 결정이 배향되지 않은 무배향이며 랜덤한 배향성을 갖고 있다. 즉, 막 두께 방향에 대하여 결정축이 배향되지 않았다.
산화물 반도체막(14)은, 나노 결정 산화물 또는 비정질 산화물로 구성되기 때문에, 이것을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 높은 전계 효과 이동도를 달성할 수 있다. 이동도를 높이는 데에 있어서, 산화물 반도체막(14)은 보다 바람직하게는 비정질 산화물로 구성된다. 상술한 Zn 함유율이 10 원자% 이상 및/또는 W 함유율이 0.4 원자% 이상인 경우, 산화물 반도체막(14)은 비정질 산화물로 구성되기 쉽고, 보다 높은 가열 처리 온도까지 비정질 산화물이 안정적이다.
산화물 반도체막(14)은 막 두께가 2 nm 이상 25 nm 이하인 것이 바람직하다. 막 두께가 2 nm 이상 25 nm 이하이면, 이것을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 보다 높은 전계 효과 이동도를 실현할 수 있고, 또한, 신뢰성도 높일 수 있다. 막 두께가 25 nm를 넘으면, 산화물 반도체막(14)이 나노 결정 산화물 또는 비정질 산화물로 되지 않고 전계 효과 이동도가 향상될 수 없는 경향이 있다. 상술한 Zn 함유율의 증가 및/또는 W 함유율의 증가에 의해, 보다 큰 막 두께까지 나노 결정 산화물 또는 비정질 산화물을 유지할 수 있게 된다.
산화물 반도체막(14)의 막 두께가 2 nm 이상 25 nm 이하이면, 산화물 반도체막(14)을 나노 결정 산화물 또는 비정질 산화물로 구성할 수 있다. 이에 따라, 상기 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스(10)에 있어서, 높은 전계 효과 이동도를 달성할 수 있게 된다. 보다 높은 전계 효과 이동도를 실현한다는 관점에서, 산화물 반도체막(14)의 막 두께는, 보다 바람직하게는 5 nm 이상이고, 또한, 보다 바람직하게는 18 nm 이하이다.
산화물 반도체막(14)의 막 두께는, 막 단면을 투과 전자현미경에 의해 관찰하여, 막의 가장 하면에서부터 가장 상면까지의 거리를 측정하여, 관찰 배율로 나눔으로써 산출된다. 거리의 측정은 5점에서 실시하고, 그 평균치로부터 막 두께를 산출한다.
산화물 반도체막(14)은, 스퍼터링법에 의해 성막하는 공정을 포함하는 제조 방법에 의해서 얻을 수 있다. 이것은, 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스(10)(예컨대 TFT)에 있어서, 전계 효과 이동도가 높으며 또한 신뢰성도 높이는 데에 있어서 유리하다.
스퍼터링법이란, 성막실 내에, 타겟과 기판을 대향시켜 배치하고, 타겟에 전압을 인가하여, 희가스 이온으로 타겟의 표면을 스퍼터링함으로써, 타겟으로부터 타겟을 구성하는 원자를 방출시켜 기판 상에 퇴적시킴으로써 타겟을 구성하는 원자로 구성되는 막을 형성하는 방법을 말한다.
산화물 반도체막을 형성하는 방법으로서는, 스퍼터링법 외에, 펄스 레이저 증착(PLD)법, 가열 증착법 등이 제안되어 있지만, 스퍼터링법을 이용하는 것이 상기한 이유에서 바람직하다.
스퍼터링법으로서는, 마그네트론 스퍼터링법, 대향 타겟형 마그네트론 스퍼터링법 등을 이용할 수 있다. 스퍼터링시의 분위기 가스로서, Ar 가스, Kr 가스, Xe 가스를 이용할 수 있고, 이들 가스와 함께 산소 가스를 혼합하여 이용할 수도 있다.
또한, 산화물 반도체막(14)은, 스퍼터링법에 의한 성막 후에 가열 처리하거나, 또는 스퍼터링법에 의해 성막을 행하면서 가열 처리함으로써 얻을 수도 있다. 이에 따라, 나노 결정 산화물 또는 비정질 산화물로 구성되는 산화물 반도체막(14)을 얻기 쉽게 된다. 또한, 이 방법에 의해 얻어지는 산화물 반도체막(14)은, 이것을 채널층으로서 포함하는 반도체 디바이스(10)(예컨대 TFT)에 있어서, 전계 효과 이동도 및 신뢰성을 높이는 데에 있어서 유리하다.
스퍼터링법에 의한 성막을 행하면서 실시하는 가열 처리는, 상기 성막 중에 기판을 가열함으로써 실시할 수 있다. 기판 온도는 바람직하게는 100℃ 이상 250℃ 이하이다. 가열 처리 시간은 성막 시간에 상당하고, 성막 시간은 형성하는 산화물 반도체막(14)의 막 두께에 의존하지만, 예컨대 10초~10분 정도일 수 있다.
스퍼터링법에 의한 성막 후에 실시하는 가열 처리도 마찬가지로 기판을 가열함으로써 실시할 수 있다. 기판 온도는 바람직하게는 100℃ 이상 350℃ 이하이다. 가열 처리 분위기는, 대기 중, 질소 가스 중, 질소 가스-산소 가스 중, Ar 가스 중, Ar-산소 가스 중, 수증기 함유 대기 중, 수증기 함유 질소 중 등, 각종의 분위기라도 좋다. 분위기 압력은, 대기압 외에, 감압 조건 하(예컨대 0.1 Pa 미만), 가압 조건 하(예컨대 0.1 Pa~9 MPa)일 수 있지만, 바람직하게는 대기압이다. 가열 처리 시간은, 예컨대 3분~2시간 정도일 수 있고, 바람직하게는 10분~90분 정도이다. 본 실시형태에 따른 반도체 디바이스(10)에 있어서, 산화물 반도체막(14)의 적어도 일부에 산화물층(에치스토퍼층, 게이트 절연막, 패시베이션막)이 접하지 않는 경우, 산소를 포함하는 분위기에서 가열 처리하는 것이 바람직하다.
도 1~도 3은 본 실시형태에 따른 반도체 디바이스(TFT)의 몇 가지 예를 도시하는 개략도이다. 도 1에 도시되는 반도체 디바이스(10)는, 기판(11)과, 기판(11) 상에 배치된 게이트 전극(12)과, 게이트 전극(12) 상에 절연층으로서 배치된 게이트 절연막(13)과, 게이트 절연막(13) 상에 채널층으로서 배치된 산화물 반도체막(14)과, 산화물 반도체막(14) 상에 상호 접촉하지 않게 배치된 소스 전극(15) 및 드레인 전극(16)을 포함한다.
도 2에 도시되는 반도체 디바이스(20)는, 산화물 반도체막(14) 상에 배치되고, 컨택트 홀을 갖는 에치스토퍼층(17)과, 에치스토퍼층(17), 소스 전극(15) 및 드레인 전극(16) 상에 배치되는 패시베이션막(18)을 추가로 포함하는 것 이외에는, 도 1에 도시되는 반도체 디바이스(10)와 같은 구성을 갖는다. 도 2에 도시되는 반도체 디바이스(20)에 있어서, 도 1에 도시되는 반도체 디바이스(10)와 같이, 패시베이션막(18)을 생략할 수도 있다. 도 3에 도시되는 반도체 디바이스(30)는, 산화물 반도체막(14), 소스 전극(15) 및 드레인 전극(16) 상에 배치되는 패시베이션막(18)을 추가로 포함하는 것 이외에는, 도 1에 도시되는 반도체 디바이스(10)와 같은 구성을 갖는다.
본 실시형태에 따른 반도체 디바이스는, 상기한 산화물 반도체막(14)을 포함하며 또한 이 산화물 반도체막(14)의 적어도 일부와 접하여 배치되는 층으로서, 나노 결정층과 비정질층 중 적어도 어느 하나인 층(이하, 이 층을 「인접층」이라고도 함)을 추가로 포함하는 것이 바람직하다. 이 인접층을 형성함으로써, 그것과 접하여 형성되는 산화물 반도체막(14)이, 인접층의 결정성의 영향을 받아, 나노 결정 산화물 또는 비정질 산화물로 구성되는 막으로 되기 쉽게 되고, 또한 이에 따라 반도체 디바이스에 양호한 전계 효과 이동도를 부여할 수 있다. 상기 인접층을 포함하는 반도체 디바이스에 따르면, 상술한 가열 처리 온도가 높은 경우라도, 높은 전계 효과 이동도를 유지할 수 있다. 가열 처리 온도가 보다 높은 경우라도 비정질 산화물로 구성되는 막을 유지할 수 있는 경우, 높은 전계 효과 이동도를 유지할 수 있으며, 또한 높은 신뢰성을 실현할 수 있다.
상기 인접층은, 그 전체가 나노 결정과 비정질 중 적어도 어느 하나라도 좋고, 산화물 반도체막(14)과 접하는 부분이 나노 결정과 비정질 중 적어도 어느 하나라도 좋다. 후자의 경우에 있어서, 나노 결정과 비정질 중 적어도 어느 하나인 부분은, 인접층에 있어서의 막 면 방향에 걸쳐서 전체라도 좋고, 산화물 반도체막(14)과 접하는 표면의 일부라도 좋다.
나노 결정층과 비정질층 중 적어도 어느 하나인 인접층은, 산화물 반도체막(14)의 기초층(하층)으로서 산화물 반도체막(14)에 접하여 형성되는 층이라도 좋고, 산화물 반도체막(14) 위에 접하여 형성되는 상층이라도 좋다. 또한, 본 실시형태에 따른 반도체 디바이스는 인접층을 2층 이상 포함할 수 있으며, 이 경우, 이들 인접층은 산화물 반도체막(14)의 하층과 상층일 수 있다.
예컨대 도 1에 도시되는 반도체 디바이스(10)에 있어서는, 게이트 절연막(13)이 상기 인접층이라도 좋다. 도 2에 도시되는 반도체 디바이스(20)에 있어서는, 게이트 절연막(13) 및/또는 에치스토퍼층(17)이 상기 인접층이라도 좋다. 도 3에 도시되는 반도체 디바이스(30)에 있어서는, 게이트 절연막(13) 및/또는 패시베이션막(18)이 상기 인접층이라도 좋다.
상기 인접층은, 실리콘(Si)과 알루미늄(Al) 중 적어도 어느 하나를 포함하는 산화물층인 것이 바람직하다. 인접층이 Si와 Al 중 적어도 어느 하나를 포함하는 산화물층인 것은, 반도체 디바이스의 전계 효과 이동도 및 신뢰성을 높이는 데에 있어서 유리하며, 특히, 상술한 가열 처리의 온도가 높은 경우라도, 높은 전계 효과 이동도를 유지할 수 있는 반도체 디바이스를 제공하는 데에 있어서 유리하다. 또한, 인접층이 Si와 Al 중 적어도 어느 하나를 포함하는 산화물층인 것은, OFF 전류의 저감에도 유리하며, 산화물 반도체막(14)의 전기 저항율을 10-1 Ωcm 이상으로 하기 위해서도 유리하다. Si와 Al 중 적어도 어느 하나를 포함하는 산화물로서는, 특별히 제한되지 않지만, 산화실리콘(SiOx), 산화알루미늄(AlmOn) 등을 예로 들 수 있다.
이어서, 본 실시형태에 따른 반도체 디바이스의 제조 방법에 관해서 설명한다. 반도체 디바이스의 제조 방법은, 상기 실시형태의 스퍼터 타겟을 준비하는 공정과, 상기 스퍼터 타겟을 이용하여 스퍼터법에 의해 상기 산화물 반도체막을 형성하는 공정을 포함한다. 우선, 도 1에 도시되는 반도체 디바이스(10)의 제조 방법에 관해서 설명하면, 이 제조 방법은, 특별히 제한되지 않지만, 효율적으로 높은 특성의 반도체 디바이스(10)를 제조한다는 관점에서, 도 4를 참조하면, 기판(11) 상에 게이트 전극(12)을 형성하는 공정(도 4(A))과, 게이트 전극(12) 상에 절연층으로서 게이트 절연막(13)을 형성하는 공정(도 4(B))과, 게이트 절연막(13) 상에 채널층으로서 산화물 반도체막(14)을 형성하는 공정(도 4(C))과, 산화물 반도체막(14) 상에 소스 전극(15) 및 드레인 전극(16)을 상호 접촉하지 않게 형성하는 공정(도 4(D))을 포함하는 것이 바람직하다.
(1) 게이트 전극을 형성하는 공정
도 4(A)를 참조하면, 기판(11) 상에 게이트 전극(12)을 형성한다. 기판(11)은, 특별히 제한되지 않지만, 투명성, 가격 안정성 및 표면 평활성을 높인다는 관점에서, 석영 유리 기판, 무알칼리 유리 기판, 알칼리 유리 기판 등인 것이 바람직하다. 게이트 전극(12)은, 특별히 제한되지 않지만, 내산화성이 높으며 또한 전기 저항이 낮다는 점에서, Mo 전극, Ti 전극, W 전극, Al 전극, Cu 전극 등인 것이 바람직하다. 게이트 전극(12)의 형성 방법은, 특별히 제한되지 않지만, 기판(11)의 주면 상에 대면적으로 균일하게 형성할 수 있다는 점에서, 진공 증착법, 스퍼터링법 등인 것이 바람직하다.
(2) 게이트 절연막을 형성하는 공정
도 4(B)를 참조하면, 게이트 전극(12) 상에 절연층으로서 게이트 절연막(13)을 형성한다. 게이트 절연막(13)의 형성 방법은, 특별히 제한은 없지만, 대면적으로 균일하게 형성할 수 있다는 점 및 절연성을 확보한다는 점에서, 플라즈마 CVD(화학 기상 퇴적)법 등인 것이 바람직하다.
게이트 절연막(13)의 재질은, 특별히 제한되지 않지만, 절연성의 관점에서는, 산화실리콘(SiOx), 질화실리콘(SiNy) 등인 것이 바람직하다. 또한, 게이트 절연막(13)을 상술한 인접층으로 하는 경우, 산화실리콘(SiOx), 산화알루미늄(AlmOn) 등의, Si와 Al 중 적어도 어느 하나를 포함하는 산화물인 것이 바람직하다.
(3) 산화물 반도체막을 형성하는 공정
도 4(C)를 참조하면, 게이트 절연막(13) 상에 채널층으로서 산화물 반도체막(14)을 형성한다. 상술한 것과 같이, 산화물 반도체막(14)은, 스퍼터링법에 의해 성막하는 공정을 포함하여 형성되는 것이 바람직하고, 예컨대 스퍼터링법에 의한 성막 후에 가열 처리하거나 또는 스퍼터링법에 의해 성막을 행하면서 가열 처리함으로써 형성되는 것이 바람직하다. 스퍼터링법의 원료 타겟으로서는 상기 실시형태 1의 산화물 소결체를 이용한다.
(4) 소스 전극 및 드레인 전극을 형성하는 공정
도 4(D)를 참조하면, 산화물 반도체막(14) 상에 소스 전극(15) 및 드레인 전극(16)을 상호 접촉하지 않게 형성한다. 소스 전극(15) 및 드레인 전극(16)은, 특별히 제한은 없지만, 내산화성이 높고, 전기 저항이 낮으며 또한 산화물 반도체막(14)과의 접촉 전기 저항이 낮으므로, Mo 전극, Ti 전극, W 전극, Al 전극, Cu 전극 등인 것이 바람직하다. 소스 전극(15) 및 드레인 전극(16)을 형성하는 방법은, 특별히 제한은 없지만, 산화물 반도체막(14)이 형성된 기판(11)의 주면 상에 대면적으로 균일하게 형성할 수 있다는 점에서, 진공 증착법, 스퍼터링법 등인 것이 바람직하다. 소스 전극(15) 및 드레인 전극(16)을 상호 접촉하지 않게 형성하는 방법은, 특별히 제한은 없지만, 대면적으로 균일한 소스 전극(15)과 드레인 전극(16)의 패턴을 형성할 수 있다는 점에서, 포토레지스트를 사용한 에칭법에 의한 형성인 것이 바람직하다.
이어서, 도 2에 도시되는 반도체 디바이스(20)의 제조 방법에 관해서 설명하면, 이 제조 방법은, 컨택트 홀(17a)을 갖는 에치스토퍼층(17)을 형성하는 공정 및 패시베이션막(18)을 형성하는 공정을 추가로 포함하는 것 이외에는 도 1에 도시되는 반도체 디바이스(10)의 제조 방법과 같은 식일 수 있으며, 구체적으로는 도 4 및 도 5를 참조하면, 기판(11) 상에 게이트 전극(12)을 형성하는 공정(도 4(A))과, 게이트 전극(12) 상에 절연층으로서 게이트 절연막(13)을 형성하는 공정(도 4(B))과, 게이트 절연막(13) 상에 채널층으로서 산화물 반도체막(14)을 형성하는 공정(도 4(C))과, 산화물 반도체막(14) 상에 에치스토퍼층(17)을 형성하는 공정(도 5(A))과, 에치스토퍼층(17)에 컨택트 홀(17a)을 형성하는 공정(도 5(B))과, 산화물 반도체막(14) 및 에치스토퍼층(17) 상에 소스 전극(15) 및 드레인 전극(16)을 상호 접촉하지 않게 형성하는 공정(도 5(C))과, 에치스토퍼층(17), 소스 전극(15) 및 드레인 전극(16) 상에 패시베이션막(18)을 형성하는 공정(도 5(D))을 포함하는 것이 바람직하다.
에치스토퍼층(17)의 재질은, 특별히 제한되지 않지만, 절연성의 관점에서는, 산화실리콘(SiOx), 질화실리콘(SiNy), 산화알루미늄(AlmOn) 등인 것이 바람직하다. 또한, 에치스토퍼층(17)을 상술한 인접층으로 하는 경우, 산화실리콘(SiOx), 산화알루미늄(AlmOn) 등의, Si와 Al 중 적어도 어느 하나를 포함하는 산화물인 것이 바람직하다. 에치스토퍼층(17)은 상이한 재질로 이루어지는 막의 조합이라도 좋다. 에치스토퍼층(17)의 형성 방법은, 특별히 제한은 없지만, 대면적으로 균일하게 형성할 수 있다는 점 및 절연성을 확보한다는 점에서, 플라즈마 CVD(화학 기상 퇴적)법, 스퍼터링법, 진공 증착법 등인 것이 바람직하다.
소스 전극(15), 드레인 전극(16)은 산화물 반도체막(14)에 접촉시킬 필요가 있으므로, 에치스토퍼층(17)을 산화물 반도체막(14) 상에 형성한 후, 에치스토퍼층(17)에 컨택트 홀(17a)을 형성한다(도 5(B)). 컨택트 홀(17a)의 형성 방법으로서는, 드라이 에칭 또는 웨트 에칭을 예로 들 수 있다. 상기 방법에 의해 에치스토퍼층(17)을 에칭하여 컨택트 홀(17a)을 형성함으로써, 에칭부에 있어서 산화물 반도체막(14)의 표면을 노출시킨다.
도 2에 도시되는 반도체 디바이스(20)의 제조 방법에 있어서는, 도 1에 도시되는 반도체 디바이스(10)의 제조 방법과 같은 식으로 하여, 산화물 반도체막(14) 및 에치스토퍼층(17) 상에 소스 전극(15) 및 드레인 전극(16)을 상호 접촉하지 않게 형성한 후(도 5(C)), 에치스토퍼층(17), 소스 전극(15) 및 드레인 전극(16) 상에 패시베이션막(18)을 형성한다(도 5(D)).
패시베이션막(18)의 재질은, 특별히 제한되지 않지만, 절연성의 관점에서는, 산화실리콘(SiOx), 질화실리콘(SiNy), 산화알루미늄(AlmOn) 등인 것이 바람직하다. 또한, 패시베이션막(18)을 상술한 인접층으로 하는 경우, 산화실리콘(SiOx), 산화알루미늄(AlmOn) 등의, Si와 Al 중 적어도 어느 하나를 포함하는 산화물인 것이 바람직하다. 패시베이션막(18)은 상이한 재질로 이루어지는 막의 조합이라도 좋다. 패시베이션막(18)의 형성 방법은, 특별히 제한은 없지만, 대면적으로 균일하게 형성할 수 있다는 점 및 절연성을 확보한다는 점에서, 플라즈마 CVD(화학 기상 퇴적)법, 스퍼터링법, 진공 증착법 등인 것이 바람직하다.
또한, 도 3에 도시되는 반도체 디바이스(30)와 같이, 에치스토퍼층(17)을 형성하지 않고 백 채널 에치(BCE) 구조를 채용하여, 산화물 반도체막(14), 소스 전극(15) 및 드레인 전극(16) 위에 패시베이션막(18)을 직접 형성하여도 좋다. 이 경우에 있어서의 패시베이션막(18)에 관해서는, 도 2에 도시되는 반도체 디바이스(20)가 갖는 패시베이션막(18)에 관한 상술한 내용이 인용된다.
실시예
<실시예 1~실시예 11, 비교예 1~비교예 10>
(1) 산화물 소결체의 제작
(1-1) 분말 원료의 준비
표 1에 나타내는 조성과 메디안 입경 d50(표 1에서 「W 입경」이라고 표기했음)을 가지고, 순도가 99.99 질량%인 텅스텐 산화물 분말(표 1에서 「W」라고 표기했음)과, 메디안 입경 d50이 1.0 ㎛이고 순도가 99.99 질량%인 ZnO 분말(표 1에서 「Z」라고 표기했음)과, 메디안 입경 d50이 1.0 ㎛이고 순도가 99.99 질량%인 In2O3 분말(표 1에서 「I」라고 표기했음)을 준비했다.
(1-2) 원료 분말의 1차 혼합물의 조제
우선, 볼밀에, 준비한 원료 분말 중, 텅스텐 산화물 분말과 ZnO 분말, 또는 텅스텐 산화물 분말과 인듐 산화물 분말을 넣어, 18시간 분쇄 혼합함으로써 원료 분말의 1차 혼합물을 조제했다. 텅스텐 산화물 분말과 ZnO 분말과의 몰 혼합 비율은, 대략 텅스텐 산화물 분말:ZnO 분말=1:1로 했다. 텅스텐 산화물 분말과 인듐 산화물 분말과의 몰 혼합 비율은, 대략 텅스텐 산화물 분말:In2O3 분말=1:3으로 했다. 분쇄 혼합할 때, 분산매로서 에탄올을 이용했다. 얻어진 원료 분말의 1차 혼합물은 대기 속에서 건조시켰다.
(1-3) 1차 혼합물의 열처리에 의한 하소 분말의 형성
이어서, 얻어진 원료 분말의 1차 혼합물을 알루미나제 도가니에 넣어, 공기 분위기 중, 표 1에 나타내는 하소 온도에서 8시간 하소하여, ZnWO4형 결정상으로 구성된 하소 분말 또는 In6WO12형 결정상으로 구성된 하소 분말을 얻었다. 표 1에, 얻어진 하소 분말을 구성하는 결정상의 조성을 나타낸다.
(1-4) 하소 분말을 포함하는 원료 분말의 2차 혼합물의 조제
이어서, 얻어진 하소 분말을, 준비한 나머지 원료 분말인 In2O3 분말 또는 ZnO 분말과 함께 포트에 투입하고, 추가로 분쇄 혼합 볼밀에 넣어 12시간 분쇄 혼합함으로써 원료 분말의 2차 혼합물을 조제했다. 이들 분말의 혼합비는, 혼합물 중의 W, Zn 및 In의 몰비가 표 1에 나타내는 것과 같이 되게 했다. 분쇄 혼합할 때, 분산매로서 에탄올을 이용했다. 얻어진 혼합 분말은 스프레이 드라이로 건조시켰다.
(1-5) 2차 혼합물의 성형에 의한 성형체의 형성
이어서, 얻어진 2차 혼합물을 프레스에 의해 성형하고, 또한 CIP에 의해 실온(5℃~30℃)의 정수(靜水) 중, 190 MPa의 압력으로 가압 성형하여, 직경 100 mm이고 두께 약 9 mm인 원판형의 성형체를 얻었다.
(1-6) 성형체의 소결에 의한 산화물 소결체의 형성
이어서, 얻어진 성형체를 대기압 하에, 공기 분위기 중에서 표 1에 나타내는 소결 온도에서 8시간 소결하여, 텅스텐(아연도 고용되어 있는 경우가 있음)이 고용된 빅스바이트형 결정상(In2O3형 상)을 포함하는 산화물 소결체를 얻었다.
(1-7) 산화물 소결체의 물성 평가
얻어진 산화물 소결체의 결정상의 동정은, 산화물 소결체의 일부에서 샘플을 채취하여, 분말 X-선 회절법에 의한 결정 해석에 의해 행했다. X선 회절의 측정 조건은 다음과 같게 했다. 산화물 소결체에 존재하는 결정상을 표 1에 정리했다.
(X선 회절의 측정 조건)
θ-2θ법,
X선원: Cu K
Figure 112016091045178-pct00001
선,
X선 관구 전압: 45 kV,
X선 관구 전류: 40 mA,
스텝 폭: 0.03 deg,
스텝 시간: 1초/스텝,
측정 범위 2θ: 10 deg~90 deg.
얻어진 산화물 소결체에 있어서, 빅스바이트형 결정상인 In2O3형 상이 주성분이라는 것은, 다음과 같은 식으로 확인했다. 우선, X선 회절로 빅스바이트형 결정상, 육방정 울츠 구조형 결정 및 텅스텐산 아연형 결정상의 존재와, 그 이외의 결정상의 존재를 확인했다.
X선 회절로 빅스바이트형 결정상, 육방정 울츠형 결정상 및 텅스텐산 아연 화합물 결정상의 존재와, 그 이외의 결정상의 존재와 각각의 결정상의 비율은, 다음과 같은 식으로 확인했다. 산화물 소결체의 일부에서 샘플을 채취하고, 샘플의 표면을 연마하여 평활하게 했다. 이어서, SEM-EDX(에너지 분산형 형광 X선 분석계가 딸린 주사형 이차 전자현미경)을 이용하여, 샘플의 상기 표면을 SEM(주사형 이차 전자현미경)으로 관찰하고, 각 결정 입자의 금속 원소의 조성비를 EDX(에너지 분산형 형광 X선 분석계)으로 분석했다. 이어서, 이들의 결정 입자의 금속 원소의 조성비의 경향에 기초하여, 결정 입자의 그룹을 나눴다. 구체적으로는, Zn 함유율이 높으며 또한 W 함유율이 매우 낮거나 또는 W를 함유하지 않는 결정 입자의 그룹 A와, Zn 함유율 및 W 함유율이 높은 결정 입자의 그룹 B와, Zn 함유율 및 W 함유율이 매우 낮고 In 함유율이 높은 결정 입자의 그룹 C으로 나눴다. 그리고, 그룹 A가 육방정 울츠형 결정상이고, 그룹 B가 텅스텐산 아연 화합물 결정상이고, 그룹 C가 빅스바이트형 In2O3상이며, 그 이외의 그룹이 그 밖의 결정상이라고 결론지었다.
산화물 소결체에 있어서의 빅스바이트형 결정상 점유율(산화물 소결체 내에서 빅스바이트형 결정상이 차지하는 비율)은, 산화물 소결체의 상기 측정면에 차지하는 빅스바이트형 결정상(그룹 C)의 면적의 비율(백분율)로서 정의된다. 본 실시형태에 따른 산화물 소결체는, 이 정의에 따른 빅스바이트형 상의 점유율이 60% 이상이다.
그리고, 빅스바이트형 결정상 점유율이 60% 이상인 경우, 빅스바이트형 결정상인 In2O3형 결정상이 주성분이라고 판단했다. 실시예 1~실시예 11 및 비교예 1~10의 산화물 소결체는 모두 빅스바이트형 결정상인 In2O3형 결정상이 주성분이었다.
얻어진 산화물 소결체 내의 In, Zn, 및 W의 함유량은 ICP 질량 분석법에 의해 측정했다. 이들 함유량에 기초하여, 산화물 소결체의 W 함유율(원자%, 표 1에서 「W 함유율」이라고 표기했음), Zn 함유율(원자%, 표 1에서 「Zn 함유율」이라고 표기했음) 및 Zn/W비(원자수비, 표 1에서 「Zn/W비」라고 표기했음)를 각각 구했다. 결과를 표 1에 정리했다.
얻어진 산화물 소결체의 겉보기 밀도는 아르키메데스법에 의해 구했다. 얻어진 산화물 소결체의 전기 저항율은 비저항계(미쓰비시유카 제조, 로레스타)를 사용하여, 사탐침법에 의해 측정했다. 얻어진 전기 저항율을 표 1에 정리했다. 비교예 10에 있어서, 하소 공정(1-2, 1-3의 공정)을 실시하지 않고서, In2O3 분말, ZnO 분말, WO3 분말을 혼합하여, 성형, 소결을 행한 바, 전기 저항율이 1 Ωcm 이상이 되어, DC(직류) 마그네트론 스퍼터링법에 적용이 불가능했다.
Figure 112016091045178-pct00002
(2) 산화물 반도체막을 구비하는 반도체 디바이스(TFT)의 제작과 평가
(2-1) 산화물 반도체막을 구비하는 반도체 디바이스(TFT)의 제작
다음 수순으로 도 3에 도시되는 반도체 디바이스(30)와 유사한 구성을 갖는 TFT를 제작했다. 도 4(A)를 참조하면, 우선, 기판(11)으로서 합성 석영 유리 기판을 준비하고, 그 기판(11) 상에 스퍼터링법에 의해 게이트 전극(12)으로서 두께 100 nm인 Mo 전극을 형성했다.
도 4(B)를 참조하면, 이어서, 게이트 전극(12) 상에 플라즈마 CVD법에 의해 게이트 절연막(13)으로서, 비정질 산화물층인 두께 200 nm의 SiOx막 또는 SiNy막을 형성했다. 하기의 표 2에 있어서의 「GI층」란에는, 각 실시예 및 비교예에서 이용한 게이트 절연막(13)의 재질을 기재하고 있다.
도 4(C)를 참조하면, 이어서, 게이트 절연막(13) 상에, DC(직류) 마그네트론 스퍼터링법에 의해 산화물 반도체막(14)을 형성했다. 타겟의 직경 3 인치(76.2 mm)의 평면이 스퍼터면이었다. 이용한 타겟으로서, 상기 (1)에서 얻어진 산화물 소결체를 사용했다.
산화물 반도체막(14)의 형성에 관해서 보다 구체적으로 설명하면, 스퍼터링 장치(도시하지 않음)의 성막실 내의 수냉되어 있는 기판 홀더 상에, 상기 게이트 전극(12) 및 게이트 절연막(13)이 형성된 기판(11)을 게이트 절연막(13)이 노출되게 배치했다. 상기 타겟을 게이트 절연막(13)에 대향하도록 90 mm의 거리로 배치했다. 성막실 내부를 6×10-5 Pa 정도의 진공도로 하여, 타겟을 다음과 같은 식으로 스퍼터링했다.
우선, 게이트 절연막(13)과 타겟 사이에 셔터를 넣은 상태에서, 성막실 내에 Ar(아르곤) 가스와 O2(산소) 가스의 혼합 가스를 0.5 Pa의 압력까지 도입했다. 혼합 가스 중의 O2 가스 함유율은 20 체적%였다. 타겟에 110 W의 DC 전력을 인가하여 스퍼터링 방전을 일으키고, 이에 의해서 타겟 표면의 클리닝(pre-sputtering)을 5분간 행했다.
이어서, 동일한 타겟에 110 W의 DC 전력을 인가하여, 성막실 내부의 분위기를 그대로 유지한 상태에서, 상기 셔터를 벗김으로써, 게이트 절연막(13) 상에 산화물 반도체막(14)을 성막했다. 또한, 기판 홀더에 대해서는 특별히 바이어스 전압은 인가하지 않았다. 또한, 기판 홀더를 수냉 또는 가열하여, 성막시 및 성막 후의 기판(11)의 온도를 조정했다. 실시예 및 비교예 중, 하기 표 2에 있어서의 「가열 처리」란에 「성막시」라고 기재되어 있는 예에서는, 성막시에 있어서 기판 홀더를 가열하여 기판 온도를 표 2에 있어서의 「처리 온도」란에 기재되어 있는 온도로 조정함으로써 성막과 동시에 가열 처리를 실시했다. 이 경우에 있어서 가열 처리 시간은 성막 시간에 상당한다. 한편, 실시예 및 비교예 중, 하기 표 2에 있어서의 「가열 처리」란에 「성막 후」라고 기재되어 있는 경우는, 성막시에 있어서는 기판 홀더를 수냉하여 기판 온도를 20℃ 정도로 하고, 성막 후(후술하는 것과 같이, 구체적으로는 소스 전극(15) 및 드레인 전극(16) 형성 후)에 기판 홀더를 가열하여 기판 온도를 표 2에 있어서의 「처리 온도」란에 기재되어 있는 온도로 조정함으로써 가열 처리를 실시했다. 이 경우에 있어서 성막 시간은 예컨대 산화물 반도체막(14)의 막 두께가 5 nm인 경우(실시예 11)에 약 14초이고, 산화물 반도체막(14)의 막 두께가 28 nm인 경우(비교예 1)에 약 70초였다. 또한, 하기 표 2에 있어서의 「가열 처리」란에 「없음」이라고 기재되어 있는 경우는, 성막시 및 성막 후 중 어디에서도 가열 처리를 실시하지 않았다. 이 경우, 성막시에 있어서의 기판 온도는 20℃ 정도로 했다. 어느 실시예 및 비교예에서나, 산화물 반도체막(14)의 두께가 표 2에 나타내는 것과 같이 되도록 성막 시간을 조정했다.
이상과 같이 하여, 상기 (1)에서 얻어진 산화물 소결체로 가공된 타겟을 이용한 DC(직류) 마그네트론 스퍼터링법에 의해 산화물 반도체막(14)을 형성했다. 산화물 반도체막(14)은 TFT에 있어서 채널층으로서 기능한다. 각 실시예 및 비교예에서 형성한 산화물 반도체막(14)의 막 두께를 표 2에 나타낸다. 산화물 반도체막(14)의 막 두께는, 막 단면을 투과 전자현미경에 의해 관찰하여, 막의 가장 하면에서부터 가장 상면까지의 거리를 측정하고, 관찰 배율로 나눔으로써 산출했다. 거리의 측정은 5점에서 실시하고, 그 평균치로부터 막 두께를 산출했다.
이어서, 형성된 산화물 반도체막(14)의 일부를 에칭함으로써, 소스 전극 형성용부(14s), 드레인 전극 형성용부(14d) 및 채널부(14c)를 형성했다. 소스 전극 형성용부(14s) 및 드레인 전극 형성용부(14d)의 주면의 크기는 50 ㎛×50 ㎛, 채널 길이 CL(도 1의 (A) 및 (B)을 참조하면, 채널 길이 CL란, 소스 전극(15)과 드레인 전극(16) 사이의 채널부(14c)의 거리를 말함)는 30 ㎛, 채널 폭 CW(도 1의 (A) 및 (B)를 참조하면, 채널 폭 CW이란, 채널부(14c)의 폭을 말함)은 40 ㎛로 했다. 채널부(14c)는, TFT가 75 mm×75 mm의 기판 주면 내에 3 mm 간격으로 세로 25개×가로 25개 배치되도록, 75 mm×75 mm의 기판 주면 내에 3 mm 간격으로 세로 25개×가로 25개 배치했다.
산화물 반도체막(14)의 일부의 에칭은, 체적비로 옥살산:물=5:95인 에칭 수용액을 조제하여, 게이트 전극(12), 게이트 절연막(13) 및 산화물 반도체막(14)이 이 순서로 형성된 기판(11)을, 그 에칭 수용액에 40℃에서 침지함으로써 행했다.
도 4(D)를 참조하면, 이어서, 산화물 반도체막(14) 상에 소스 전극(15) 및 드레인 전극(16)을 상호 분리하여 형성했다.
구체적으로는 우선, 산화물 반도체막(14)의 소스 전극 형성용부(14s) 및 드레인 전극 형성용부(14d)의 주면만이 노출되도록, 산화물 반도체막(14) 상에 레지스트(도시하지 않음)를 도포, 노광 및 현상했다. 이어서 스퍼터링법에 의해, 산화물 반도체막(14)의 소스 전극 형성용부(14s) 및 드레인 전극 형성용부(14d)의 주면 상에, 각각 소스 전극(15), 드레인 전극(16)인 두께 100 nm의 Mo 전극을 형성했다. 그 후, 산화물 반도체막(14) 상의 레지스트를 박리했다. 소스 전극(15)으로서의 Mo 전극 및 드레인 전극(16)으로서의 Mo 전극은 각각 TFT가 75 mm×75 mm인 기판 주면 내에 3 mm 간격으로 세로 25개×가로 25개 배치되도록, 하나의 채널부(14c)에 대하여 하나씩 배치했다.
실시예 및 비교예 중, 하기 표 2에 있어서의 「가열 처리」란에 「성막 후」라고 기재되어 있는 경우는, 소스 전극(15) 및 드레인 전극(16) 형성 후에 기판 홀더를 가열하여 기판 온도를 표 2에 있어서의 「처리 온도」란에 기재되어 있는 온도로 조정함으로써 대기 분위기 속에서 가열 처리를 실시했다. 가열 처리 시간은 약 14분으로 했다.
도 3을 참조하면, 이어서, 산화물 반도체막(14), 소스 전극(15) 및 드레인 전극(16) 위에 패시베이션막(18)을 형성했다. 패시베이션막(18)은, 비정질 산화물층인 두께 100 nm의 SiOx막을 플라즈마 CVD법에 의해 형성한 후, 그 위에 두께 200 nm의 SiNy막을 플라즈마 CVD법에 의해 형성한 구성, 또는 비정질 산화물층인 두께 100 nm의 AlmOn막을 스퍼터링법에 의해 형성한 후, 그 위에 두께 200 nm의 SiNy막을 플라즈마 CVD법에 의해 형성한 구성으로 했다. 비정질 산화물층이 SiOx막인 경우, 하기 표 2에 있어서의 「PV층」란에는 「SiOx」라고 기재하고, 비정질 산화물층이 AlmOn막인 경우, 「PV층」란에는 「AlmOn」라고 기재하고 있다.
이어서, 소스 전극(15), 드레인 전극(16) 상의 패시베이션막(18)을 반응성 이온 에칭에 의해 에칭하여 컨택트 홀을 형성함으로써 소스 전극(15), 드레인 전극(16)의 표면의 일부를 노출시켰다.
마지막으로, 질소 분위기 속에서 어닐링 처리(열처리)를 실시했다. 이 어닐링 처리는, 모든 실시예 및 비교예에 관해서 행하며, 구체적으로는 질소 분위기 중 280℃ 30분간의 어닐링 처리에 이어서, 질소 분위기 중 350℃ 30분간의 어닐링 처리를 실시했다. 이상에 의해 산화물 반도체막(14)을 채널층으로서 구비하는 TFT를 얻었다.
(2-2) 산화물 반도체막의 결정성, W 함유율, Zn 함유율 및 Zn/W비
제작한 TFT가 구비하는 산화물 반도체막(14)의 결정성을 상술한 측정 방법 및 정의에 따라서 평가했다. 표 2에 있어서의 「결정성」란에는, 나노 결정인 경우에는 「나노 결정」이라고, 비정질인 경우에는, 「비정질」이라고 기재하고 있다. 또한, 산화물 반도체막(14) 중 In, W 및 Zn의 함유량을, RBS(러더포드 후방 산란 분석)에 의해 측정했다. 이들 함유량에 기초하여 산화물 반도체막(14)의 W 함유율(원자%, 표 1에 있어서 「Zn 함유율」이라고 표기했음), Zn 함유율(원자%, 표 2에 있어서 「Zn 함유율」이라고 표기했음) 및 Zn/W비(원자수비, 표 2에 있어서 「Zn/W비」라고 표기했음)를 각각 구했다. 결과를 표 2에 나타낸다.
(2-3) 전기 저항율의 측정
소스 전극(15)과 드레인 전극(13)에 측정 바늘을 접촉시켰다. 이어서, 소스-드레인 전극 사이에 전압을 1 V에서 20 V로 변화시켜 인가하면서, 소스-드레인 사이 전류 Ids를 측정했다. Ids-Vgs의 그래프를 그렸을 때의 기울기가 저항 R이다. 이 저항 R과, 채널 길이 CL(30 ㎛), 채널 폭 CW(40 ㎛), 막 두께 t로부터, 전기 저항율은 R×CW×t/CL로서 구할 수 있다. 본 실시예의 산화물 반도체막은 전부 10-1 Ωcm 이상임을 확인했다.
(2-4) 반도체 디바이스의 특성 평가
반도체 디바이스(10)인 TFT의 특성을 다음과 같이 하여 평가했다. 우선, 게이트 전극(12), 소스 전극(15) 및 드레인 전극(16)에 측정 바늘을 접촉시켰다. 소스 전극(15)과 드레인 전극(16) 사이에 0.2 V의 소스-드레인 사이 전압 Vds을 인가하고, 소스 전극(15)과 게이트 전극(12) 사이에 인가하는 소스-게이트 사이 전압 Vgs을 -30 V에서 20 V로 변화시켜, 그 때의 소스-드레인 사이 전류 Ids를 측정했다. 그리고, 소스-게이트 사이 전압 Vgs과 소스-드레인 사이 전류 Ids의 평방근〔(Ids)1/2〕과의 관계를 그래프화했다(이하, 이 그래프를 「Vgs-(Ids)1/2 곡선」이라고도 함). Vgs-(Ids)1/2 곡선에 접선을 그어, 그 접선의 기울기가 최대가 되는 점을 접점으로 하는 접선이 x축(Vgs)과 교차하는 점(x 절편)을 임계치 전압 Vth으로 했다. 임계치 전압 Vth은, 질소 분위기 중 280℃ 30분간의 어닐링 처리를 실시한 후(Vth(280℃))와, 질소 분위기 중 350℃ 30분간의 어닐링 처리를 실시한 후(Vth(350℃))의 TFT에 관해서 측정했다.
또한 하기 식〔a〕:
gm=dIds/dVgs 〔a〕
에 따라서, 소스-드레인 사이 전류 Ids를 소스-게이트 사이 전압 Vgs에 관해서 미분함으로써 gm을 도출했다. 그리고 Vgs=15.0 V에 있어서의 gm의 값을 이용하여, 하기 식〔b〕:
μfe=gm·CL/(CW·Ci·Vds) 〔b〕
에 기초하여, 전계 효과 이동도 μfe를 산출했다. 상기 식〔b〕에 있어서의 채널 길이 CL는 30 ㎛이고, 채널 폭 CW은 40 ㎛이다. 또한, 게이트 절연막(13)의 캐패시턴스 Ci는 3.4×10-8 F/㎠로 하고, 소스-드레인 사이 전압 Vds은 0.3 V로 했다.
질소 분위기 중 280℃ 30분간의 어닐링 처리를 실시한 후의 전계 효과 이동도 μfe를, 표 2의 「이동도(280℃)」란에 기재하고 있다. 또한, 질소 분위기 중 350℃ 30분간의 어닐링 처리를 실시한 후의 전계 효과 이동도 μfe를, 표 2의 「이동도(350℃)」란에 기재하고 있다. 표 2에 나타내는 것과 같이, Zn/W비가 큰 쪽이 이동도(280℃)와 이동도(350℃)의 차가 작다는 것을 알 수 있다. 또한, In/(In+Zn)의 비가 0.8보다도 큰 경우, 280℃에서 어닐링 처리한 TFT의 전계 효과 이동도 μfe가 높았다.
또한, 다음 신뢰성 평가 시험을 실시했다. 소스 전극(15)과 게이트 전극(12) 사이에 인가하는 소스-게이트 사이 전압 Vgs을 -25 V로 고정하고, 이것을 1시간 계속해서 인가했다. 인가 시작에서부터 1 s, 10 s, 100 s, 300 s, 3600 s 후에 상술한 방법에 의해 임계치 전압 Vth을 구하고, 그 최대 임계치 전압 Vth과 최소 임계치 전압 Vth의 차 ΔVth를 구했다. ΔVth가 작을수록 신뢰성이 높다고 판단된다. 질소 분위기 중 280℃ 30분간의 어닐링 처리를 실시한 후의 ΔVth를, 표 2의 「ΔVth(280℃)」란에 나타내고 있다. 또한, 질소 분위기 중 350℃ 30분간의 어닐링 처리를 실시한 후의 ΔVth를, 표 2의 「ΔVth(350℃)」란에 나타내고 있다.
Figure 112016091045178-pct00003
이번에 개시된 실시형태는 모든 점에서 예시이며, 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 실시형태가 아니라 청구범위에 의해서 나타내어지며, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
10, 20, 30: 반도체 디바이스(TFT), 11: 기판, 12: 게이트 전극, 13: 게이트 절연막, 14: 산화물 반도체막, 14c: 채널부, 14d: 드레인 전극 형성용부, 14s: 소스 전극 형성용부, 15: 소스 전극, 16: 드레인 전극, 17: 에치스토퍼층, 17a: 컨택트 홀, 18: 패시베이션막.

Claims (17)

  1. 산화물 소결체를 포함하는 스퍼터 타겟에 있어서,
    상기 스퍼터 타겟은, 반도체 디바이스의 채널층인 산화물 반도체막을 형성하기 위해 이용되고,
    산화물 반도체막은, 전기 저항율이 1 × 10-1 Ωcm 이상이고,
    상기 산화물 소결체는, 인듐, 텅스텐 및 아연을 함유하고,
    상기 산화물 소결체는, 빅스바이트형 결정상을 주성분으로서 포함하고 (상기 산화물 소결체 내에서 빅스바이트형 결정상이 차지하는 비율이 60% 이상임),
    상기 산화물 소결체는, 겉보기 밀도가 6.6 g/㎤보다 크고 7.5 g/㎤ 이하이고,
    상기 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 텅스텐의 함유율은 0.5 원자%보다 크고 5.0원자% 이하이고,
    상기 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 아연의 함유율은 1.2 원자% 이상 19 원자% 이하이며,
    텅스텐에 대한 아연의 원자비는 1.0보다 크고 60보다 작은 것인 스퍼터 타겟.
  2. 제1항에 있어서, 상기 빅스바이트형 결정상은, 인듐 산화물을 포함하고, 상기 빅스바이트형 결정상의 적어도 일부에 고용되어 있는 텅스텐과 아연 중 적어도 하나를 함유하는 것인 스퍼터 타겟.
  3. 제1항 또는 제2항에 있어서, 상기 산화물 소결체는, 육방정 울츠(wurtz)형 결정상을 더 포함하는 것인 스퍼터 타겟.
  4. 제1항 또는 제2항에 있어서, 상기 산화물 소결체는, 텅스텐산 아연 화합물 결정상을 더 포함하는 것인 스퍼터 타겟.
  5. 제1항에 기재된 스퍼터 타겟을 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하고,
    산화물 반도체막은, 전기 저항율이 1 × 10-1 Ωcm 이상인 것인 반도체 디바이스.
  6. 제5항에 있어서, 상기 산화물 반도체막 중의 인듐, 텅스텐 및 아연의 합계에 대한 텅스텐의 함유율은 0.5 원자%보다 크고 5.0 원자% 이하이며,
    상기 산화물 반도체막 중의 인듐, 텅스텐 및 아연의 합계에 대한 아연의 함유율은 1.2 원자% 이상 19 원자% 이하이고,
    텅스텐에 대한 아연의 원자비는 1.0보다 크고 60보다 작은 것인 반도체 디바이스.
  7. 제5항에 있어서, 상기 산화물 반도체막은 나노 결정 산화물 또는 비정질 산화물로 구성되는 것인 반도체 디바이스.
  8. 제5항에 있어서, 상기 산화물 반도체막은 막 두께가 2 nm 이상 25 nm 이하인 것인 반도체 디바이스.
  9. 제7항에 있어서, 상기 산화물 반도체막의 적어도 일부와 접하여 배치되는 층을 더 포함하고,
    상기 층은 나노 결정층과 비정질층 중 적어도 어느 하나인 것인 반도체 디바이스.
  10. 제9항에 있어서, 상기 층은 실리콘과 알루미늄 중 적어도 어느 하나를 포함하는 산화물층인 것인 반도체 디바이스.
  11. 산화물 소결체의 제조 방법에 있어서,
    상기 산화물 소결체는, 인듐, 텅스텐 및 아연을 함유하고, 빅스바이트형 결정상을 주성분으로서 포함하고(상기 산화물 소결체 내에서 빅스바이트형 결정상이 차지하는 비율이 60% 이상임), 겉보기 밀도는 6.6 g/㎤보다 크고 7.5 g/㎤ 이하이고, 상기 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 텅스텐의 함유율은 0.5 원자%보다 크고 5.0원자% 이하이고, 상기 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 아연의 함유율은 1.2 원자% 이상 19 원자% 이하이며, 텅스텐에 대한 아연의 원자비는 1.0보다 크고 60보다 작고,
    상기 산화물 소결체의 제조 방법은,
    인듐 산화물 분말과 텅스텐 산화물 분말의 1차 혼합물을 조제하는 공정과,
    상기 1차 혼합물을 열처리함으로써 하소 분말을 형성하는 공정과,
    상기 하소 분말 및 아연 산화물 분말을 포함하는 원료 분말의 2차 혼합물을 조제하는 공정과,
    상기 2차 혼합물을 성형함으로써 성형체를 형성하는 공정과,
    상기 성형체를 소결함으로써 산화물 소결체를 형성하는 공정
    을 포함하고,
    상기 하소 분말을 형성하는 공정은, 산소 함유 분위기 하에서, 700℃ 이상 1200℃ 미만의 온도에서 상기 1차 혼합물을 열처리함으로써, 상기 하소 분말로서 인듐과 텅스텐을 포함하는 복산화물의 분말을 형성하는 것을 포함하는 것인 산화물 소결체의 제조 방법.
  12. 산화물 소결체의 제조 방법에 있어서,
    상기 산화물 소결체는, 인듐, 텅스텐 및 아연을 함유하고, 빅스바이트형 결정상을 주성분으로서 포함하고(상기 산화물 소결체 내에서 빅스바이트형 결정상이 차지하는 비율이 60% 이상임), 겉보기 밀도는 6.6 g/㎤보다 크고 7.5 g/㎤ 이하이고, 상기 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 텅스텐의 함유율은 0.5 원자%보다 크고 5.0원자% 이하이고, 상기 산화물 소결체 내의 인듐, 텅스텐 및 아연의 합계에 대한 아연의 함유율은 1.2 원자% 이상 19 원자% 이하이며, 텅스텐에 대한 아연의 원자비는 1.0보다 크고 60보다 작고,
    상기 산화물 소결체의 제조 방법은,
    아연 산화물 분말과 텅스텐 산화물 분말의 1차 혼합물을 조제하는 공정과,
    상기 1차 혼합물을 열처리함으로써 하소 분말을 형성하는 공정과,
    상기 하소 분말 및 인듐 산화물 분말을 포함하는 원료 분말의 2차 혼합물을 조제하는 공정과,
    상기 2차 혼합물을 성형함으로써 성형체를 형성하는 공정과,
    상기 성형체를 소결함으로써 산화물 소결체를 형성하는 공정
    을 포함하고,
    상기 하소 분말을 형성하는 공정은, 산소 함유 분위기 하에서, 550℃ 이상 1200℃ 미만의 온도에서 상기 1차 혼합물을 열처리함으로써, 상기 하소 분말로서 아연과 텅스텐을 포함하는 복산화물의 분말을 형성하는 것을 포함하는 것인 산화물 소결체의 제조 방법.
  13. 제11항 또는 제12항에 있어서, 상기 텅스텐 산화물 분말은, WO3 결정상, WO2 결정상 및 WO2.72 결정상으로 이루어지는 군에서 선택되는 적어도 하나의 결정상을 포함하는 것인 산화물 소결체의 제조 방법.
  14. 제11항 또는 제12항에 있어서, 상기 텅스텐 산화물 분말은, 메디안(median) 입경 d50이 0.1 ㎛ 이상 4 ㎛ 이하인 것인 산화물 소결체의 제조 방법.
  15. 제11항 또는 제12항에 있어서, 상기 복산화물은 ZnWO4형 결정상과 In6WO12형 결정상 중 적어도 어느 하나를 포함하는 것인 산화물 소결체의 제조 방법.
  16. 삭제
  17. 삭제
KR1020167025886A 2015-02-13 2015-10-15 산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스 KR101853575B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-026251 2015-02-13
JP2015026251 2015-02-13
PCT/JP2015/079160 WO2016129146A1 (ja) 2015-02-13 2015-10-15 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス

Publications (2)

Publication Number Publication Date
KR20160121577A KR20160121577A (ko) 2016-10-19
KR101853575B1 true KR101853575B1 (ko) 2018-04-30

Family

ID=56615608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167025886A KR101853575B1 (ko) 2015-02-13 2015-10-15 산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스

Country Status (7)

Country Link
US (2) US10475631B2 (ko)
EP (1) EP3257827A4 (ko)
JP (2) JP6288292B2 (ko)
KR (1) KR101853575B1 (ko)
CN (1) CN106164016B (ko)
TW (1) TWI687389B (ko)
WO (1) WO2016129146A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119773B2 (ja) 2014-03-25 2017-04-26 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
WO2016063557A1 (ja) * 2014-10-22 2016-04-28 住友電気工業株式会社 酸化物焼結体および半導体デバイス
CN106164016B (zh) 2015-02-13 2019-08-09 住友电气工业株式会社 氧化物烧结体及其制造方法、溅射靶和半导体器件
CN109906211B (zh) * 2016-11-04 2022-04-01 住友电气工业株式会社 氧化物烧结材料及其制造方法、溅射靶和制造半导体器件的方法
JP6965894B2 (ja) * 2016-12-12 2021-11-10 住友電気工業株式会社 半導体デバイスの製造方法
US11492694B2 (en) 2017-02-20 2022-11-08 Sumitomo Electric Industries, Ltd. Oxide sintered material, method of producing oxide sintered material, sputtering target, and method of producing semiconductor device
WO2018150622A1 (ja) * 2017-02-20 2018-08-23 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
BE1029172B1 (nl) * 2021-03-04 2022-10-03 Soleras Advanced Coatings Bv Keramisch suboxidisch wolfraam sputterdoel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014058019A1 (ja) * 2012-10-11 2014-04-17 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002275623A (ja) 2001-03-19 2002-09-25 Sumitomo Metal Mining Co Ltd 透明導電性薄膜形成用焼結体ターゲット、その製造方法、及びそれより得られる透明導電性薄膜
JP3906766B2 (ja) 2002-08-30 2007-04-18 住友金属鉱山株式会社 酸化物焼結体
EP1724790A4 (en) 2004-03-09 2008-10-01 Idemitsu Kosan Co THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHODS OF MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY UNIT USING THE SAME, AND RELATED DEVICE AND METHOD, AND SPRAY TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED THEREFOR BY USE OF
JP4269986B2 (ja) * 2004-03-19 2009-05-27 住友金属鉱山株式会社 透明導電性薄膜製造用酸化物焼結体ターゲット、透明導電性薄膜、透明導電性基板、表示デバイスおよび有機エレクトロルミネッセンス素子
JP4826066B2 (ja) 2004-04-27 2011-11-30 住友金属鉱山株式会社 非晶質の透明導電性薄膜およびその製造方法、並びに、該非晶質の透明導電性薄膜を得るためのスパッタリングターゲットおよびその製造方法
JP2006022373A (ja) 2004-07-07 2006-01-26 Sumitomo Metal Mining Co Ltd 透明導電性薄膜作製用スパッタリングターゲットの製造方法
JP2006160535A (ja) * 2004-12-02 2006-06-22 Sumitomo Metal Mining Co Ltd 酸化物焼結体、スパッタリングターゲットおよび透明導電性薄膜
JP2006188392A (ja) * 2005-01-06 2006-07-20 Sumitomo Metal Mining Co Ltd 酸化物焼結体、透明導電性薄膜およびその実装素子
JP2006193363A (ja) 2005-01-12 2006-07-27 Sumitomo Metal Mining Co Ltd 酸化物焼結体、スパッタリングターゲットおよび透明導電性薄膜
JP4760154B2 (ja) 2005-06-15 2011-08-31 住友金属鉱山株式会社 酸化物焼結体、酸化物透明導電膜、およびこれらの製造方法
JP2007153702A (ja) 2005-12-07 2007-06-21 Canon Inc 亜鉛とタングステンからなる三斜晶系構造の複合酸化物および発光体
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN101911303B (zh) 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
CN103233204A (zh) 2008-06-06 2013-08-07 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
US8641932B2 (en) 2008-12-15 2014-02-04 Idemitsu Kosan Co., Ltd. Sintered complex oxide and sputtering target comprising same
US20120037897A1 (en) 2009-04-17 2012-02-16 Bridgestone Corporation Thin film transistor and method for manufacturing thin film transistor
JP2010251604A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタの製造方法
US20120023188A1 (en) 2010-07-23 2012-01-26 Martin Galaxia L Private Profile Radio Channel
US9340867B2 (en) 2011-02-04 2016-05-17 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and tablets obtained by processing same
JP2013001590A (ja) 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 導電性酸化物およびその製造方法、ならびに酸化物半導体膜
TWI642328B (zh) * 2011-10-21 2018-11-21 日商昭和電工股份有限公司 Microwave heating device and microwave heating method
JP2013173658A (ja) 2012-02-27 2013-09-05 Sumitomo Chemical Co Ltd 酸化錫系焼結体およびその製造方法
JP5772667B2 (ja) 2012-03-06 2015-09-02 住友金属鉱山株式会社 蒸着用タブレットとその製造方法
JP6137111B2 (ja) 2013-10-23 2017-05-31 住友電気工業株式会社 酸化物焼結体および半導体デバイスの製造方法
KR20150105527A (ko) 2014-03-06 2015-09-17 삼성디스플레이 주식회사 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
JP6119773B2 (ja) * 2014-03-25 2017-04-26 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
JP6428780B2 (ja) 2014-08-12 2018-11-28 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
WO2016063557A1 (ja) 2014-10-22 2016-04-28 住友電気工業株式会社 酸化物焼結体および半導体デバイス
US10192994B2 (en) 2015-01-26 2019-01-29 Sumitomo Electric Industries, Ltd. Oxide semiconductor film including indium, tungsten and zinc and thin film transistor device
CN106164016B (zh) 2015-02-13 2019-08-09 住友电气工业株式会社 氧化物烧结体及其制造方法、溅射靶和半导体器件
WO2017037564A1 (en) 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014058019A1 (ja) * 2012-10-11 2014-04-17 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ

Also Published As

Publication number Publication date
JP6288292B2 (ja) 2018-03-07
CN106164016A (zh) 2016-11-23
US10811238B2 (en) 2020-10-20
EP3257827A1 (en) 2017-12-20
US20170069474A1 (en) 2017-03-09
US10475631B2 (en) 2019-11-12
CN106164016B (zh) 2019-08-09
TWI687389B (zh) 2020-03-11
EP3257827A4 (en) 2018-10-17
JPWO2016129146A1 (ja) 2017-11-24
KR20160121577A (ko) 2016-10-19
US20190259588A1 (en) 2019-08-22
JP2018076227A (ja) 2018-05-17
JP6493502B2 (ja) 2019-04-03
TW201636314A (zh) 2016-10-16
WO2016129146A1 (ja) 2016-08-18

Similar Documents

Publication Publication Date Title
KR101853575B1 (ko) 산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스
KR101919268B1 (ko) 산화물 소결체 및 그 제조 방법, 스퍼터 타겟, 그리고 반도체 디바이스의 제조 방법
KR101863467B1 (ko) 산화물 소결체 및 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스
TWI653352B (zh) Oxide sintered body, method of manufacturing the same, sputtering target, and semiconductor device
KR101816468B1 (ko) 산화물 소결체 및 반도체 디바이스
TWI737727B (zh) 氧化物燒結體及其製造方法、濺鍍靶、以及半導體裝置之製造方法
CN110621637B (zh) 氧化物烧结材料及其制造方法、溅射靶、氧化物半导体膜和制造半导体器件的方法
KR102401708B1 (ko) 산화물 소결체 및 그의 제조 방법, 스퍼터 타겟, 그리고 반도체 디바이스의 제조 방법
TWI786069B (zh) 氧化物燒結體及其製造方法、濺鍍靶、及半導體裝置之製造方法
JP6350466B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP6493601B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP6458883B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP2013001592A (ja) 導電性酸化物およびその製造方法、ならびに酸化物半導体膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant