JP2013001592A - 導電性酸化物およびその製造方法、ならびに酸化物半導体膜 - Google Patents

導電性酸化物およびその製造方法、ならびに酸化物半導体膜 Download PDF

Info

Publication number
JP2013001592A
JP2013001592A JP2011132936A JP2011132936A JP2013001592A JP 2013001592 A JP2013001592 A JP 2013001592A JP 2011132936 A JP2011132936 A JP 2011132936A JP 2011132936 A JP2011132936 A JP 2011132936A JP 2013001592 A JP2013001592 A JP 2013001592A
Authority
JP
Japan
Prior art keywords
conductive oxide
crystalline
zno
mixture
atomic concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011132936A
Other languages
English (en)
Other versions
JP5333525B2 (ja
Inventor
Yoshinori Miyanaga
美紀 宮永
Hideaki Awata
英章 粟田
Masashi Yoshimura
雅司 吉村
Koichi Sogabe
浩一 曽我部
Hiroshi Okada
浩 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011132936A priority Critical patent/JP5333525B2/ja
Publication of JP2013001592A publication Critical patent/JP2013001592A/ja
Application granted granted Critical
Publication of JP5333525B2 publication Critical patent/JP5333525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】スパッタリング用ターゲットとして好ましく使用され得る導電性酸化物およびその製造方法を提供する。
【解決手段】結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と、結晶質Ga2ZnO4とを含む、導電性酸化物である。
【選択図】なし

Description

本発明は導電性酸化物およびその製造方法に関し、特に、酸化物半導体膜をスパッタリングで形成するためのターゲットとして好ましい導電性酸化物およびその製造方法に関する。また、本発明は、酸化物半導体膜に関し、特に、上記導電性酸化物を用いて成膜される酸化物半導体膜に関する。
液晶表示装置、薄膜EL(エレクトロルミネッセンス)表示装置、有機EL表示装置などにおいて、薄膜トランジスタ(TFT)のチャネル層として、従来では主として非晶質シリコン膜が使用されてきた。
しかし、近年では、そのような半導体膜として、In−Ga−Zn系複合酸化物(IGZO)を主成分とする酸化物半導体膜が、非晶質シリコン膜に比べてキャリアの移動度が大きいという利点から注目されている(たとえば、特許文献1参照)。この特許文献1においては、酸化物半導体膜が、ターゲットを使用するスパッタリング法によって形成されることが開示されており、さらに、そのターゲットが導電性を示す酸化物粉末の焼結体であることが開示されている。また、ターゲットの結晶相については、スパッタリング時の異常放電の抑制を目的としたInGaZnO4とGa2ZnO4とを含む焼結体が開示されている(たとえば、特許文献2参照)。
特許文献1に開示のターゲットを使用するスパッタリング法で基板上に酸化物半導体膜を形成する場合、酸化物半導体膜は以下のようにして形成される。すなわち、スパッタリング装置内において、ターゲットに電圧を印加して、希ガスイオンでターゲット表面をスパッタリングすることによって、ターゲットの構成原子が真空槽内で飛び出していく。そして、飛び出した原子はターゲットに対向して配置された基板上に堆積され、これによって半導体膜としてのIn−Ga−Zn−O膜からなる酸化物半導体膜が形成される。
特開2008−199005号公報 特開2008−163442号公報
上述のような酸化物半導体膜は、たとえば、TFTのチャネル層として用いることができるが、このとき、TFTのサブスレッショルドスウィング(Sub-threshold swing)値(以下、「S値」という。)が低いことが望ましい。TFTのS値が低いほど、TFTは大きなスイッチング速度を有することができる。
そこで、本発明は、スパッタリング用ターゲットとして好ましく使用され得る導電性酸化物およびその製造方法を提供し、そのターゲットを用いることによって作製した酸化物半導体膜をTFTのチャネル層として用いる場合にS値を低くすることを目的としている。
本発明は、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と、結晶質Ga2ZnO4とを含む、導電性酸化物である。
上記導電性酸化物において、Znの原子濃度比を1とした場合に、Gaの原子濃度比が2未満(但し、0は含まない)であることが好ましい。
また、上記導電性酸化物において、Znの原子濃度比を1とした場合に、Gaの原子濃度比が0.5以上であることが好ましい。
また、上記導電性酸化物において、Znの原子濃度比を1とした場合に、Inの原子濃度比が0.8以上1.2以下であることが好ましい。
また、上記導電性酸化物において、前記導電性酸化物の断面積に占める前記結晶質Ga2ZnO4の割合が、50%以下(但し、0%は含まない)であることが好ましい。
また、上記導電性酸化物において、X線回折法を適用したときに、回折角2θが34°以上35°以下の範囲にあるピークのうち回折強度が最大のピークをaピークとし、回折角2θが37°以上38°以下の範囲にあるピークのうち回折強度が最大のピークをbピークとした場合に、前記aピークの前記bピークに対する回折強度比Ia/Ibが70以上200以下であることが好ましい。
また、上記導電性酸化物において、N、Al、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiから選ばれた少なくとも1種の元素をさらに含むことが好ましい。
上記導電性酸化物は、スパッタリング法のターゲットに好適に用いることができる。
また、本発明は、上記導電性酸化物を製造するための方法であって、結晶質Ga2ZnO4からなる第1粒子を準備する工程と、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる第2粒子を準備する工程と、第1粒子と第2粒子とを混合して焼成するする工程と、を含む、導電性酸化物の製造方法である。
また、本発明は、上記導電性酸化物を用いたスパッタリング法によって成膜される、酸化物半導体膜である。
以上のような本発明によれば、スパッタリング用ターゲットとして好ましく用いられ得る導電性酸化物およびその製造方法を提供することができ、さらに、そのターゲットを用いることによって作製した酸化物半導体膜をTFTのチャネル層として用いる場合にS値を低くすることが可能となる。
<導電性酸化物>
以下、本発明の導電性酸化物の一実施形態について詳細に説明する。
本発明の導電性酸化物は、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とを含む。
具体的には、本発明による導電性酸化物は、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とを含む焼結体であり、この結晶質InGa(1-m)Zn(1-q)(4-p)は、0<m<1および0<q<1との規定から分かるように、結晶質InGaZnO4に比較して、GaおよびZnが欠損した状態である。なお、この欠損にともなって、化学量論比で考えた場合に、酸素原子比が変化して「4」よりも小さい値(すなわち0<p)をとる場合もある。すなわち、結晶質InGaZnO4と結晶質Ga2ZnO4は、それぞれすでに知られている結晶体であるが、本発明の導電性酸化物は、結晶質InGaZnO4からGaおよびZnが欠損した結晶質InGa(1-m)Zn(1-q)(4-p)と結晶質Ga2ZnO4とが所定の条件で混合されて改質された焼結体である。
実際の結晶質InGa(1-m)Zn(1-q)(4-p)において、mおよびqの値を直接的に求めることは困難である。本実施形態では、導電性酸化物全体の組成をICP(誘導結合プラズマ)発光分光により求め、X線回折によって結晶相を同定することによって、導電性酸化物中における結晶質InGa(1-m)Zn(1-q)(4-p)の存在を確認することができる。
たとえば、ICP分析によって求められた導電性酸化物におけるIn:Ga:Znの原子濃度比が1:1:1であるにもかかわらず、X線回折によって導電性酸化物中にInGaZnO4とGa2ZnO4の存在が確認された場合、導電性酸化物にはGa2ZnO4とともに結晶質InGaZnO4のGaとZnが欠損した結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)が存在していると判断される。
上記のような結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とを含む導電性酸化物によれば、該導電性酸化物を、スパッタリングのターゲットとして用いて作製されたIn−Ga−Zn−O膜からなる酸化物半導体膜をTFTのチャネル層として用いる場合に、TFTのS値を低くすることができることを見出した。この理由は明確ではないが、その理由の一つとして、以下の理由が考えられる。
すなわち、結晶質InGaZnO4からGaおよびZnが欠損した結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)は、結晶質InGaZnO4よりも電子の捕獲準位密度が小さい。これにより、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とを含む導電性酸化物を用いて形成された酸化物半導体膜をチャンネル層として用いた場合、TFTにおけるチャネル層と絶縁層との界面の捕獲準位密度が小さくなり、結果的にS値が低下する。
また、本発明者らは、上記のような結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とを含む導電性酸化物であって、Znの原子濃度比を1として規格化した場合に、Gaの原子濃度比が2未満である導電性酸化物を、スパッタリングのターゲットとして用いて作製された酸化物半導体膜をTFTのチャネル層として用いる場合に、TFTのS値をさらに低くすることができることを見出した。したがって、本発明の導電性酸化物は、Znの原子濃度比を1とした場合に、Gaの原子濃度比が2未満であることが好ましい。
また、本発明の導電性酸化物において、Znの原子濃度比を1として規格化した場合に、Gaの原子濃度比が0.5以上であることが好ましく、1.5以下であることがより好ましく、さらに好ましくは1.2以下である。また、本発明の導電性酸化物において、Znの原子濃度比を1として規格化した場合に、Inの原子濃度比が0.8以上であることが好ましく、また、1.2以下であることが好ましい。なお、上記のIn、GaおよびZnの原子濃度比は、ICP発光分析により測定される濃度値(単位:atom%)をもとに、Znの濃度値で規格化したものである。
本発明者らの実験によれば、Znに対するGaの原子濃度比および/またはInの原子濃度比が上記範囲の場合に、その導電性酸化物をターゲットに用いたスパッタリングによって作製した酸化物半導体膜をTFTのチャネル層として用いることにより、TFTのS値を十分に低くすることができた。
また、本発明の導電性酸化物の断面積に占める結晶質Ga2ZnO4の割合は、50%以下の範囲内にあることが好ましい。本発明者らの実験によれば、導電性酸化物における結晶質Ga2ZnO4の断面積割合が50%以下の場合に、その導電性酸化物をターゲットに用いたスパッタリングによって作製した酸化物半導体膜をTFTのチャネル層として用いることにより、TFTのS値をより低くすることができた。また、本発明の導電性酸化物の断面積に占める結晶質Ga2ZnO4の割合は、20%以下がより好ましく、10%以下がさらに好ましい。なかでも、導電性酸化物の断面積に占める結晶質Ga2ZnO4の割合は0.5%超であることがさらに好ましいことを知見している。
導電性酸化物中のIn、GaおよびZnの原子濃度比、導電性酸化物の断面積に占める結晶質Ga2ZnO4の断面積の割合は、導電性酸化物が、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とを含み、さらに、他の結晶質、たとえば、結晶質In2Zn47を含むことによっても可能となる。
導電性酸化物の断面積に占める結晶質Ga2ZnO4の断面積の割合は、分析型走査電子顕微鏡を用いて求めることができる。具体的には、導電性酸化物の試料断面に照射された入射電子ビームに起因してその断面から反射された電子(反射電子像)を観察する。そして、コントラストの異なる領域の蛍光X線分析を行なってGa2ZnO4領域を特定することによって、断面に占めるGa2ZnO4領域の面積割合を測定することができる。
上記断面積の割合は、後述する第1粒子と第2粒子と混合比を調節することによって実現することができる。また、導電性酸化物が、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とを含み、さらに、他の結晶質、たとえば、結晶質In2Zn47を含む構成とすることによっても調節可能である。また、導電性酸化物の作製の際の焼結条件、たとえば、焼結温度によっても調製することができる。
ここで、導電性酸化物が結晶質In2Zn47を含む構成の場合、たとえば、以下の方法により、導電性酸化物中に結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)が存在するかどうかを確認することができる。
すなわち、まず、分析型走査電子顕微鏡で観察される導電性酸化物の任意の断面積から、結晶質Ga2ZnO4と、結晶質In2Zn47とのそれぞれの面積を算出し、各結晶質に含まれるGa、In、Znの元素割合を算出する。また、導電性酸化物中の元素組成をICP発光分光により求める。そして、ICP発光分光により求められた元素組成比から、結晶質Ga2ZnO4と、結晶質In2Zn47とのそれぞれに含まれるGa、In、Znの元素割合を引いた値が、1:1:1よりも少ない場合、すなわち、GaおよびZnの各比がInの比よりも小さい場合には、導電性酸化物中に結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)が存在することが確認できる。
また、本発明者らは、本発明の導電性酸化物についてX線回折法を適用したときに、回折角2θが34°以上35°以下の範囲にあるピークのうち回折強度が最大のピークをaピークとし、回折角2θが37°以上38°以下の範囲にあるピークのうち回折強度が最大のピークをbピークとした場合に、aピークにのbピークに対する回折強度比Ia/Ibが70以上250以下であることが好ましく、70以上200以下がより好ましいことを見出した。
aピークは結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)に由来し、bピークは結晶質Ga2ZnO4に由来している。aピークとbピークとの回折強度比Ia/Ibが上記範囲の場合、この導電性酸化物をターゲットに用いたスパッタリングによって作製した酸化物半導体膜をTFTのチャネル層として用いることにより、TFTのS値をより低くすることができた。
さらに、本発明の導電性酸化物は、N、Al、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiから選ばれた少なくとも1種の元素をさらに含むことが好ましい。これにより、その導電性酸化物をターゲットに用いたスパッタリングによって作製した酸化物半導体膜をTFTのチャネル層として用いる場合に、TFTのオン電流を大きくすることができる。
導電性酸化物中におけるN、Al、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiなどの元素の含有量は、たとえば、導電性酸化物をICP分析、SIMS(2次イオン質量分析法)によって知ることができる。
上述のような導電性酸化物は、スパッタリングで酸化物半導体膜を堆積する場合のターゲットとして好ましく用いることができる。スパッタリングに用いられる「ターゲット」とは、スパッタリングで成膜するための材料をプレート状に加工したものや、当該プレート状の材料をバッキングプレート(ターゲット材を貼り付けるための裏板)に貼り付けたものなどの総称である。バッキングプレートは、無酸素銅、鋼、ステンレス鋼、アルミニウム、アルミニウム合金、モリブデン、チタンなどの素材をもとに作製することができる。ターゲットとして用いる導電性酸化物の形状は、たとえば、径が1cmの円板状(平板丸型)であってもよく、大型LCD(液晶表示装置)用のスパッタリングターゲットのように径が2mを超える角型(平板矩形)であってもよい。
<導電性酸化物の製造方法>
以下、本発明の導電性酸化物の製造方法の一実施形態について詳細に説明する。
本発明の導電性酸化物の製造方法は、結晶質Ga2ZnO4からなる第1粒子を準備する工程と、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる第2粒子を準備する工程と、第1粒子と第2粒子とを混合して焼成する工程とを含む、導電性酸化物の製造方法である。この製造方法によれば、上述の本発明の導電性酸化物を製造することができる。各工程について、以下に詳細に説明する。
(第1粒子を準備する工程)
導電性酸化物の原料粉末の1つとして、結晶質Ga2ZnO4からなる第1粒子を準備する。
具体的には、まず、通常のボールミル、遊星ボールミル、ビーズミルなどを用いて、酸化ガリウム(Ga23)の粉末と酸化亜鉛(ZnO)の粉末とを混合して、第1混合物を作成する。各粉末には99.9%以上の高純度の粉末を用いることが好ましい。また、各粉末の混合方式には乾式と湿式の何れの方式を用いてもよく、湿式の混合方式を用いた場合には、第1混合物の乾燥には、自然乾燥やスプレードライヤなどの乾燥方法を用いることが好ましい。
次に、得られた第1混合物を仮焼する。このときの仮焼温度は、仮焼後の粉末(結晶質Ga2ZnO4からなる第1粒子)にZnO、Ga23などの未反応の粒子が残存するのを抑制する観点から、800℃以上であることが好ましい。また、仮焼温度を1200℃未満とすることにより、仮焼後の粉末の粒径が過剰に大きくなるのを抑制することができ、これにより、仮焼後の粉末の粉砕が容易となる。また、仮焼は、大気雰囲気、酸素雰囲気、窒素−酸素混合雰囲気などで行なうことが好ましく、なかでも大気雰囲気または酸素雰囲気で行なうことが好ましい。なお、酸素雰囲気とは、酸素を雰囲気全体の40%以上含む雰囲気をいう。また、ZnOの蒸発を抑制するために、CIP(冷間静水圧処理)、加圧ガス中の焼結、ホットプレス焼結、HIP(熱間静水圧処理)焼結などを利用して仮焼を行ってもよい。
本工程により、導電性酸化物の原料粉末の1つである、結晶質Ga2ZnO4からなる第1粒子が準備される。第1粒子の平均粒径は0.1μm以上1.5μm以下が好ましい。なお、粒子の平均粒径は、光散乱法により求めることができる。
(第2粒子を準備する工程)
導電性酸化物の原料粉末の1つとして、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる第2粒子を準備する。
具体的には、まず、通常のボールミル、遊星ボールミル、ビーズミルなどを用いて、酸化インジウム(In23)の粉末と、酸化ガリウム(Ga23)の粉末と、酸化亜鉛(ZnO)の粉末とを混合して、第2混合物を作成する。各粉末には99.9%以上の高純度の粉末を用いることが好ましい。また、各粉末の混合方式には、第1粒子を準備する工程と同様に、乾式と湿式の何れの方式を用いてもよい。
ここで、本実施形態において、導電性酸化物は、第1粒子と第2粒子とが混合された成形体を焼成することによって作製されるが、この導電性酸化物におけるIn、Ga、Znの原子濃度比が所望の原子濃度比となるように、第2粒子の組成を調製し、さらに第1粒子と第2粒子との混合割合を調整する必要がある。したがって、本工程では、第2粒子を準備する際に、完成する導電性酸化物の各粉末の混合割合に基づいて、各粉末の混合割合が調整される。
たとえば、Xmol(X≦0.5)の第1粒子と(1−X)molの第2粒子とを混合して、In、GaおよびZnがそれぞれ1molずつ存在する導電性酸化物を作製する場合、In、GaおよびZnがそれぞれ1mol、(1−2X)molおよび(1−X)molずつ存在する第2粒子が作製されるように、酸化インジウムの粉末、酸化ガリウムの粉末、酸化亜鉛の粉末の混合割合を調整する。
次に、各粉末が混合された第2混合物を仮焼して焼結させる。このときの仮焼温度は、酸化インジウム、酸化ガリウム、酸化亜鉛などの未反応の粒子が残存するのを抑制する観点から、1200℃以上であることが好ましい。また、仮焼温度を1400℃未満とすることにより、仮焼後の粉末の粒径が過剰に大きくなるのを抑制することができ、これにより、仮焼後の粉末の粉砕が容易となる。なお、このときの仮焼の好ましい雰囲気、方法は上述の第1の混合物を準備する工程と同様である。
本工程により、導電性酸化物の原料粉末の1つである、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる第2粒子が準備される。第2粒子の平均粒径は0.1μm以上1.5μm以下が好ましい。なお、粒子の平均粒径は、光散乱法により求めることができる。
(第1粒子と第2粒子とを混合して焼結する工程)
次に、準備された第1粒子と第2粒子とを混合して焼成する。これにより、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とを含む導電性酸化物が作製する。
具体的には、まず、第1粒子と第2粒子とを混合して、第3混合物を作成する。第1粒子と第2粒子との混合割合は、上述のように、作製する導電性酸化物におけるIn、GaおよびZnの原子濃度比、および第2粒子におけるIn、GaおよびZnの原子濃度比に基づいて決定される。混合をより均一にする点で、第1粒子や第2粒子はボールミルなどで粉砕した後に混合することが好ましい。
また、作製される導電性酸化物にN、Al、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiから選ばれた少なくとも1種の元素が含まれるように、第3混合物にAl23、SiO2などの粉末を添加してもよい。この場合、作製された導電性酸化物をターゲットに用いたスパッタリングによって作製したIn−Ga−Zn−O膜からなる酸化物半導体膜をTFTのチャネル層として用いることによって、オン電流を大きくすることができる。
また、第1粒子と第2粒子と、さらに、結晶質In2Zn47などのIn、GaおよびZnのいずれかを含むような結晶質からなる第3粒子とを用いて、第3混合物を作成してもよい。たとえば、第1粒子と第2粒子とを用いても、所望されるIn、GaおよびZの比の導電性酸化物を作製するのが難しい場合、第3粒子を用いることによって、容易に所望の原子濃度比の導電性酸化物を作製することができる。第3粒子の平均粒径は0.1μm以上1.5μm以下が好ましい。
次に、第3混合物を焼成する。焼成を簡便に行なうために、第3混合物を所定の形状に成形して成形体を準備し、この成形体を焼成することが好ましい。このときの焼成温度は、焼結体の密度を向上させる観点から、1000℃以上であることが好ましい。焼結体の密度を向上させることによって、この焼結体を用いて作製された酸化物半導体膜をTFTのチャネル層として用いることによって、TFTのS値をさらに低下させることができる。また、仮焼温度を1400℃以下とすることによって、結晶質InGaZnO4の単相が成長するのを抑制することができる。なお、このときの焼成の好ましい雰囲気、方法は上述の第1の混合物を準備する工程と同様である。
以上の工程により、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とを含む導電性酸化物を製造することができる。製造された導電性酸化物をターゲットに用いたスパッタリングによって作製した酸化物半導体膜をTFTのチャネル層として用いる場合に、TFTのS値を低くすることができる。また、第3混合物の焼成の温度を調節することによって、導電性酸化物の断面積に占める結晶質Ga2ZnO4の割合を容易に調整することができる。
本発明による以下の種々の実施例においては、スパッタリングのターゲットとしての種々の導電性酸化物を作製し、それらの導電性酸化物をターゲットとして用いてスパッタリングで酸化物半導体膜を堆積し、これをTFTのチャネル層とした。
<検討1>
実施例1〜6において、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とからなる導電性酸化物を作製した。
(実施例1〜6)
ステップ1:結晶質Ga2ZnO4からなる粉末の作製
Ga23粉末(純度:99.99%、BET比表面積:11m2/g)およびZnO粉末(純度:99.99%、BET比表面積:4m2/g)を、ビーズミル装置を用いて30分間粉砕混合し、第1混合物としてのGa23−ZnO混合物を作製した。Ga23−ZnO混合物におけるmol混合比率は、Ga23:ZnO=1:1とした。なお、粉砕混合の際の分散溶媒として水が用いられ、第1混合物はスプレードライヤで乾燥された。
次に、得られた第1混合物をアルミナ製ルツボに入れ、大気雰囲気中で900℃の温度にて5時間の仮焼を行なった。これにより、結晶質Ga2ZnO4からなる仮焼粉末が作製された。
ステップ2:結晶質InGa(1-m)Zn(1-q)(4-p)からなる粉末の作製
In23粉末(純度:99.99%、BET:比表面積5m2/g)、Ga23粉末(純度:99.99%、BET比表面積:11m2/g)およびZnO粉末(純度:99.99%、BET比表面積:4m2/g)を、ビーズミル装置を用いて30分間粉砕混合し、第2混合物としてのIn23−Ga23−ZnO混合物を作製した。各実施例についての、In23−Ga23−ZnO混合物における各化合物のmol混合比率を表1に示す。なお、粉砕混合の際の分散溶媒として水が用いられ、第2混合物はスプレードライヤで乾燥された。
Figure 2013001592
次に、得られた第2混合物に対し、大気雰囲気中で1200℃の温度にて5時間の仮焼を行なった。これにより、In−Ga−Zn−Oの結晶質からなる仮焼粉末が作製された。このときの結晶質はInGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)で表される。
ステップ3:導電性酸化物の作製
ステップ1およびステップ2で得られた各仮焼粉末のそれぞれを、ビーズミル装置を用いて30分間粉砕し、粉砕された各仮焼粉末を混合して第3混合物を作製した。このとき、第3混合物におけるIn、GaおよびZnの原子濃度比がIn:Ga:Zn=1:1:1となるように、各仮焼粉末を混合した。第3混合物の粒径を光散乱法により測定したところ、平均粒径は0.8μmであった。なお、混合の際の分散溶媒として水が用いられ、第3混合物はスプレードライヤで乾燥された。
次に、結晶質InGa(1-m)Zn(1-q)(4-p)の仮焼粉末と結晶質Ga2ZnO4の仮焼粉末とが混合された第3混合物をプレスによって成形し、さらにCIPにより加圧成形して、直径100mm、厚さ9mmの円板状の成形体を作製した。そして、作製された成形体を大気雰囲気中にて所定温度で5時間焼成し、導電性酸化物としての焼結体を作製した。以上のステップ1〜ステップ3により、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とからなる導電性酸化物が作製された。実施例1〜6のそれぞれの焼結温度は、表2にまとめて示されている。
ステップ4:X線回折測定、蛍光X線分析およびICP分析
得られた焼結体の一部からサンプルを採取して、X線回折法によって結晶解析を行なった。X線としてはCuのKα線が用いられ、回折角2θと回折強度Iが測定された。このようなX線測定の結果として、実施例1〜6の焼結体に含まれる結晶質成分が表2にまとめて示されている。また、回折角2θが34°以上35°以下の範囲にあるピークのうち回折強度が最大のピークをaピークとし、回折角2θが37°以上38°以下の範囲にあるピークのうち回折強度が最大のピークをbピークとした場合の、aピークのbピークに対する回折強度比Ia/Ibを算出した結果も表2にまとめて示されている。
また、得られた焼結体の一部からサンプルを採取して、分析型走査電子顕微鏡を用いて蛍光X線分析を行い、導電性酸化物の断面積に占める結晶質Ga2ZnO4の断面積の割合を算出した。この結果も表2にまとめて示されている。
また、導電性酸化物をICP発光分析することで測定される濃度値(単位:atom%)をもとに、焼結された導電性酸化物に含まれるIn、GaおよびZnの原子濃度比を算出した。この結果も表2にまとめて示されている。
ステップ5:ターゲットの作製
得られた焼結体を、直径3インチ(76.2mm)、厚さ5mmの円板状に加工し、これをスパッタリング用のターゲットとした。
ステップ6:スパッタリング法による成膜
得られたターゲットを用いたスパッタリング法によって酸化物半導体膜を成膜した。
具体的には、まず、スパッタリング装置の成膜室内の水冷されている基板ホルダ上に、成膜用基板として、25mm×25mm×0.25mmの低抵抗(0.02Ω・cm以下)のSiウエハ上に100nm膜厚の熱酸化SiO2が形成された基板を設置した。また、基板に対向するように、基板上にターゲットを配置した。このとき、基板とターゲットとの距離は40mmであった。
次に、成膜室内の圧力が1×10-4Paとなるように成膜室内を真空引きし、その後、ターゲットのプレスパッタを行なった。すなわち、基板とターゲットとの間にシャッターを配置した状態で、成膜室内へArガスを1Paの圧力まで導入して150Wの直流電力を印加してスパッタリング放電を起こし、これによってターゲット表面のクリーニング(プレスパッタ)を20分間行なった。なお、スパッタリング法としては、DC(直流)マグネトロンスパッタ法を用い、ターゲットの直径3インチの平面をスパッタ面とした。
プレスパッタ後、流量比で10%の酸素ガスを含むArガスを成膜室内へ所定の圧力まで導入し、150Wのスパッタ電力で所定の時間成膜することにより、基板上に、酸化物半導体膜としての膜厚70nmのIn−Ga−Zn−O膜が成膜された。
ステップ7:酸化物半導体膜のエッチング
得られたIn−Ga−Zn−O膜が所定のチャネル幅、チャネル長さを得るように、In−Ga−Zn−O膜上へのレジストの塗布、露光、現像を行い、In−Ga−Zn−O膜上に所定の形状のレジストを形成した。そして、リン酸:酢酸:水=4:1:100のエッチング水溶液を調製し、所定の形状のレジストが作成された基板をエッチング水溶液に浸漬させて、露出するIn−Ga−Zn−O膜をエッチングした。これにより、In−Ga−Zn−O膜からなる半導体層が形成された。
ステップ8:電極形成
得られた半導体層上にソース電極およびドレイン電極を形成するために、半導体層上の電極形成部のみが露出するように、半導体層が形成された基板へのレジストの塗布、露光、現像を行い、所定の形状のレジストを形成した。なお、電極形成部とは、半導体層上であってソース電極およびドレイン電極が形成されるための表面をいう。そして、スパッタリング法によって半導体層の露出している電極形成部上に、Ti、Al、Moをこの順で析出させ、その後レジストを剥離することによって、半導体層の電極形成部にTi/Al/Moからなるソース電極およびドレイン電極が形成された。以上のステップ6〜8により、In−Ga−Zn−O膜をチャネル層として備えるTFTが作製された。
ステップ9:評価
得られたTFTにおいて、ソース電極とドレイン電極との間に5Vの電圧を印加し、Siウエハからなるゲート電極とソース電極との間に印加する電圧を−10Vから20Vにまで変化させて、TFTの伝達特性を得た。得られたTFTの伝達特性に基づいて、各TFTのS値(mV/dec)を算出した。具体的には、各TFTのゲート電極とソース電極との間に印加した電圧(Vgs)と、そのときのドレイン電流(Ids)とを下記式(1)に代入し、最も小さい値となった数値をそのTFTのS値とした。その結果を表2に示す。
S=ln(10)・dVgs/{d[ln(Ids)]}・・・式(1)
また、各TFTのゲート電極とソース電極との間に15Vの電圧を印加し、そのときのドレイン電流をオン電流(Ion)とした。その結果を表2に示す。
(比較例1)
比較例1においては、上述のステップ1〜3を変更した以外は、実施例1と同様の方法により、導電性酸化物およびTFTを作製した。すなわち、比較例1では、上述のステップ1〜3の代わりに以下のステップ1b〜2bが行なわれる点で、実施例1と異なっている。
ステップ1b:In、GaおよびZnを含む、結晶質InGaZnO4からなる粉末の作製
Ga23粉末(純度:99.99%、BET比表面積:11m2/g)、ZnO粉末(純度:99.99%、BET比表面積:4m2/g)およびIn23粉末(純度:99.99%、BET:比表面積5m2/g)を、ビーズミル装置を用いて30分間粉砕混合し、In23−Ga23−ZnO混合物を作製した。In23−Ga23−ZnO混合物におけるmol混合比率は、In23:Ga23:ZnO=0.5:0.5:1とした。なお、粉砕混合の際の分散溶媒として水が用いられ、当該混合物はスプレードライヤで乾燥された。
次に、得られた混合物に対し、大気圧雰囲気中で1200℃の温度にて5時間の仮焼を行なった。これにより、In−Ga−Zn−Oの結晶質からなる仮焼粉末が作製された。このときの結晶質はInGaZnO4で表される。この場合に、上述のステップ2のように、InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)で表される結晶質が作製されないのは、各種の粉末の混合割合がステップ2と異なるためである。なお、結晶質InGaZnO4からなる仮焼粉末の粒径を光散乱法により測定したところ、平均粒径は1.4μmであった。
ステップ2b:導電性酸化物の作製
ステップ1bで得られた仮焼粉末を一軸加圧成形によって成形して、直径100mm、厚さ9mmの円板状の成形体を作製した。そして、作製された成形体を大気雰囲気中にて1500℃で5時間焼成し、導電性酸化物としての焼結体を作製した。
比較例1における各条件、測定結果などについては、実施例1〜5と同様に表1に示されている。なお、比較例1による導電性酸化物は非晶質であり、X線測定において明瞭な回折ピークは現れなかった。
(比較例2)
比較例2においては、実施例1のステップ1と同様の方法で、結晶質Ga2ZnO4からなる仮焼粉末を作製し、比較例1のステップ1bと同様の方法で、結晶質InGaZnO4からなる仮焼粉末を作製した。そして、In、GaおよびZnの原子濃度比がIn:Ga:Zn=1:1.4:1.2となるように、得られた各仮焼粉末を混合し、さらに、この混合物の焼結温度を1300℃とした以外は、実施例1のステップ3と同様の方法で、導電性酸化物を作製した。なお、得られた混合物の粒径を光散乱法により測定したところ、平均粒径は0.8μmであった。そして、比較例2においても、実施例1と同様の方法により、ステップ4〜9を実施した。
(比較例3)
比較例3においては、In、GaおよびZnの原子濃度比がIn:Ga:Zn=1:1.3:1.15となるように、各仮焼粉末を混合し、この混合物の焼結温度を1340℃とした以外は、比較例2と同様の方法で、導電性酸化物を作製した。
実施例1〜6および比較例1〜3のそれぞれにおける各条件、測定結果などについて、表2に示す。
Figure 2013001592
表2を参照し、実施例1〜6による導電性酸化物は、比較例1および比較例2による導電性酸化物に比べて、TFTのチャネル層をスパッタリング形成する場合のターゲットとして用いることにより、TFTのS値を低くすることができることが分かった。
<検討2>
実施例7〜20において、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とからなり、さらに、添加元素を含む導電性酸化物を作製した。
(実施例7)
実施例7においては、上述のステップ3を変更した以外は、実施例2と同様の方法により導電性酸化物を作製し、この導電性酸化物をターゲットとして用いることによりチャネル層が形成されたTFTを作製した。すなわち、実施例7では、上述のステップ3の代わりに以下のステップ3aが行なわれる点で、実施例1と異なっている。
ステップ3a:導電性酸化物の作製
ステップ1で得られた結晶質Ga2ZnO4からなる仮焼粉末と、ステップ2で得られた結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる仮焼粉末と、さらにGaN粉末(純度:99.99%、BET比表面積:2m2/g)とを、ボールミル装置を用いて6時間粉砕混合して、第3混合物を作製した。なお、混合の際の分散溶媒として水が用いられ、第3混合物はスプレードライヤで乾燥された。
次に、得られたGa2ZnO4−InGa(1-m)Zn(1-q)(4-p)−GaN混合粉末からなる第3混合物をプレスによって成形し、さらにCIPにより加圧成形して、直径100mm、厚さ9mmの円板状の成形体を作製した。そして、作製された成形体を1気圧のN2雰囲気中にて1310℃で5時間焼成し、導電性酸化物としての焼結体を作製した。
実施例7における各製造条件、測定結果などについては、表3に示されている。なお、添加元素であるNの原子濃度は、導電性酸化物をスパッタリングすることによって測定用基板に堆積されたIn−Ga−Zn−O膜を、SIMSで分析することによって、1cm3当りの原子数(atom/cm3)として求めた。
(実施例8〜20)
実施例8〜20においては、上述のステップ2において、In23−Ga23−ZnO混合物における各化合物のmol混合比率を、In23:Ga23:ZnO=1:0.7:1.7として、第2混合物としてのIn23−Ga23−ZnO混合物を作製した。また、上述のステップ3aにおいて、GaN粉末の代わりに、添加元素を含む酸化物粉体(Al23、SiO2、TiO2、V25、Cr23、ZrO2、Nb23、MoO2、HfO2、Ta23、WO3、SnO2、Bi23)を用いて粉砕混合を行なった。作製された成形体を1気圧の大気圧雰囲気下にて各所定温度で5時間焼成した。なお、上記ステップ2および3a以外は、実施例7と同様の方法によりTFTを作製した。
実施例8〜20のそれぞれにおける各製造条件、測定結果などについては、実施例7と同様に、表3に示されている。
Figure 2013001592
表2および表3を参照し、実施例7〜20による導電性酸化物は、比較例1〜3による導電性酸化物に比べて、TFTのチャネル層をスパッタリング形成する場合のターゲットとして用いることにより、TFTのS値を低くすることができることが分かった。また、表1および表2を参照し、導電性酸化物に添加元素を加えることによって、オン電流を高めることができることが分かった。
<検討3>
実施例21〜25において、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とからなる導電性酸化物であって、Znの原子濃度比を1とした場合のGaの原子濃度比がそれぞれ異なる導電性酸化物を作製した。
(実施例21)
実施例1のステップ1および2と同様の方法で、結晶質Ga2ZnO4からなる仮焼粉末、およびInGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)で表されるIn−Ga−Zn−Oの結晶質からなる仮焼粉末を作製した。ただし、ステップ2において、In23−Ga23−ZnO混合物における各化合物のmol混合比率を、In23:Ga23:ZnO=1:0.8:1.8として、第2混合物としてのIn23−Ga23−ZnO混合物を作製した。さらに、結晶質In2Zn47からなる仮焼粉末を作製した。そして、In、GaおよびZnの原子濃度比がIn:Ga:Zn=1:0.5:1となるように、これらの3種の仮焼粉末をそれぞれ混合し、さらに、この混合物の焼結温度を1310℃とした以外は、実施例1と同様の方法で、導電性酸化物を作製した。なお、結晶質In2Zn47からなる仮焼粉末の作製方法は、以下の通りである。
すなわち、まず、In23粉末(純度:99.99%、BET:比表面積5m2/g)、およびZnO粉末(純度:99.99%、BET比表面積:4m2/g)を、ビーズミル装置を用いて30分間粉砕混合し、In23−ZnO混合物を作製した。In23−ZnO混合物におけるmol混合比率は、In23:ZnO=1:4とした。なお、粉砕混合の際の分散溶媒として水が用いられ、In23−ZnO混合物はスプレードライヤで乾燥された。そして、このIn23−ZnO混合物をアルミナ製ルツボに入れ、大気雰囲気中で900℃の温度にて5時間の仮焼を行なった。これにより、結晶質In2Zn47からなる仮焼粉末が作製された。
(実施例22)
混合物におけるIn、GaおよびZnの原子濃度比がIn:Ga:Zn=1:0.8:1となるように、3種の仮焼粉末(結晶質Ga2ZnO4からなる仮焼粉末、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる仮焼粉末、および結晶質In2Zn47からなる仮焼粉末)とをそれぞれ混合した以外は、実施例21と同様の方法により、導電性酸化物を作製した。なお、ステップ2において、In23−Ga23−ZnO混合物における各化合物のmol混合比率を、In23:Ga23:ZnO=1:0.8:1.8として、第2混合物としてのIn23−Ga23−ZnO混合物を作製した。
(実施例23)
結晶質Ga2ZnO4からなる仮焼粉末と、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる仮焼粉末とを用いて、第3混合物におけるIn、GaおよびZnの原子濃度比がIn:Ga:Zn=1:1.2:1となるように、各仮焼粉末を混合し、第3混合物の焼結温度を1350℃とした以外は、実施例1と同様の方法により、導電性酸化物を作製した。ただし、ステップ2において、In23−Ga23−ZnO混合物における各化合物のmol混合比率を、In23:Ga23:ZnO=1:0.95:0.75として、第2混合物としてのIn23−Ga23−ZnO混合物を作製した。
(実施例24)
結晶質Ga2ZnO4からなる仮焼粉末と、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる仮焼粉末とを用いて、第3混合物におけるIn、GaおよびZnの原子濃度比がIn:Ga:Zn=1:1.5:1となるように、各仮焼粉末を混合し、第3混合物の焼結温度を1300℃とした以外は、実施例1と同様の方法により、導電性酸化物を作製した。ただし、ステップ2において、In23−Ga23−ZnO混合物における各化合物のmol混合比率を、In23:Ga23:ZnO=1:1.18:0.68として、第2混合物としてのIn23−Ga23−ZnO混合物を作製した。
(実施例25)
結晶質Ga2ZnO4からなる仮焼粉末と、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる仮焼粉末とを用いて、第3混合物におけるIn、GaおよびZnの原子濃度比がIn:Ga:Zn=1:2:1となるように、各仮焼粉末を混合し、第3混合物の焼結温度を1280℃とした以外は、実施例1と同様の方法により、導電性酸化物を作製した。ただし、ステップ2において、In23−Ga23−ZnO混合物における各化合物のmol混合比率を、In23:Ga23:ZnO=1:1.5:0.5として、第2混合物としてのIn23−Ga23−ZnO混合物を作製した。
実施例21〜25のそれぞれにおける、In23−Ga23−ZnO混合物における各化合物のmol混合比率を表4に、他の各製造条件、測定結果などについては、表5に示される。
Figure 2013001592
Figure 2013001592
表5を参照し、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と、結晶質Ga2ZnO4とを含む導電性酸化物において、Znの原子濃度比を1とした場合のGaの原子濃度比が2未満の場合に、より高い特性のTFTが得られることがわかった。また、0.5以上1.5以下の場合に、十分に高いS値を維持できることがわかった。
<検討4>
実施例26および27において、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と結晶質Ga2ZnO4とからなる導電性酸化物であって、Znの原子濃度比を1とした場合のInの原子濃度比がそれぞれ異なる導電性酸化物を作製した。
(実施例26)
結晶質Ga2ZnO4からなる仮焼粉末と、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる仮焼粉末とを用いて、第3混合物におけるIn、GaおよびZnの原子濃度比がIn:Ga:Zn=0.8:1:1となるように、各仮焼粉末を混合し、さらに、HfO2粉末を混合して第3混合物を作製し、第3混合物の焼結温度を1380℃とした以外は、実施例1と同様の方法により、導電性酸化物を作製した。ただし、ステップ2において、In23−Ga23−ZnO混合物における各化合物のmol混合比率を、In23:Ga23:ZnO=0.8:0.7:1.7として、第2混合物としてのIn23−Ga23−ZnO混合物を作製した。
(実施例27)
結晶質Ga2ZnO4からなる仮焼粉末と、InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)で表されるIn−Ga−Zn−Oの結晶質からなる仮焼粉末とを用いて、In、GaおよびZnの原子濃度比がIn:Ga:Zn=1.2:1:1となるように、これらの3種の仮焼粉末をそれぞれ混合し、さらに、TiO2粉末を混合して混合物を作製し、この混合物の焼結温度を1380℃とした以外は、実施例21と同様の方法で、導電性酸化物を作製した。ただし、ステップ2において、In23−Ga23−ZnO混合物における各化合物のmol混合比率を、In23:Ga23:ZnO=1.2:0.7:1.7として、第2混合物としてのIn23−Ga23−ZnO混合物を作製した。
実施例26および27のそれぞれにおける、In23−Ga23−ZnO混合物における各化合物のmol混合比率を表6に、他の各製造条件、測定結果などについては、表7に示される。
Figure 2013001592
Figure 2013001592
表7を参照し、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と、結晶質Ga2ZnO4とを含む導電性酸化物において、Znの原子濃度比を1とした場合のInの原子濃度比が0.8以上1.2以下の場合に、十分に高いS値を維持できることがわかった。
今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明による導電性酸化物は、スパッタリング成膜のターゲットとして好ましく用いることができ、成膜された酸化物半導体膜を備えるTFTのS値の向上を可能にすることができる。

Claims (10)

  1. 結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)と、結晶質Ga2ZnO4とを含む、導電性酸化物。
  2. 前記導電性酸化物においてZnの原子濃度比を1とした場合に、Gaの原子濃度比が2未満である、請求項1に記載の導電性酸化物。
  3. 前記導電性酸化物においてZnの原子濃度比を1とした場合に、Gaの原子濃度比が0.5以上である、請求項1または2に記載の導電性酸化物。
  4. 前記導電性酸化物においてZnの原子濃度比を1とした場合に、Inの原子濃度比が0.8以上1.2以下である、請求項1から3のいずれかに記載の導電性酸化物。
  5. 前記導電性酸化物の断面積に占める前記結晶質Ga2ZnO4の割合が、50%以下である請求項1から4のいずれかに記載の導電性酸化物。
  6. X線回折法を適用したときに、回折角2θが34°以上35°以下の範囲にあるピークのうち回折強度が最大のピークをaピークとし、回折角2θが37°以上38°以下の範囲にあるピークのうち回折強度が最大のピークをbピークとした場合に、前記aピークの前記bピークに対する回折強度比Ia/Ibが70以上200以下である、請求項1から5のいずれかに記載の導電性酸化物。
  7. N、Al、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiから選ばれた少なくとも1種の元素をさらに含む、請求項1から6のいずれかに記載の導電性酸化物。
  8. スパッタリング法のターゲットに用いられる、請求項1から7のいずれかに記載の導電性酸化物。
  9. 請求項1から8のいずれかに記載の導電性酸化物を製造するための方法であって、結晶質Ga2ZnO4からなる第1粒子を準備する工程と、結晶質InGa(1-m)Zn(1-q)(4-p)(0<m<1、0<q<1、0≦p≦3m/2+q)からなる第2粒子を準備する工程と、前記第1粒子と前記第2粒子とを混合して焼成する工程と、を含む、導電性酸化物の製造方法。
  10. 請求項1〜8のいずれかに記載の導電性酸化物を用いたスパッタリング法によって成膜される、酸化物半導体膜。
JP2011132936A 2011-06-15 2011-06-15 導電性酸化物およびその製造方法、ならびに酸化物半導体膜 Active JP5333525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011132936A JP5333525B2 (ja) 2011-06-15 2011-06-15 導電性酸化物およびその製造方法、ならびに酸化物半導体膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011132936A JP5333525B2 (ja) 2011-06-15 2011-06-15 導電性酸化物およびその製造方法、ならびに酸化物半導体膜

Publications (2)

Publication Number Publication Date
JP2013001592A true JP2013001592A (ja) 2013-01-07
JP5333525B2 JP5333525B2 (ja) 2013-11-06

Family

ID=47670530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011132936A Active JP5333525B2 (ja) 2011-06-15 2011-06-15 導電性酸化物およびその製造方法、ならびに酸化物半導体膜

Country Status (1)

Country Link
JP (1) JP5333525B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021105216A (ja) * 2016-06-06 2021-07-26 株式会社半導体エネルギー研究所 スパッタリングターゲット

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08295514A (ja) * 1995-04-25 1996-11-12 Hoya Corp 導電性酸化物およびそれを用いた電極
JP2008163442A (ja) * 2007-01-05 2008-07-17 Idemitsu Kosan Co Ltd スパッタリングターゲット及び酸化物半導体膜
JP2008199005A (ja) * 2007-02-09 2008-08-28 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010047829A (ja) * 2008-08-20 2010-03-04 Toyoshima Seisakusho:Kk スパッタリングターゲットおよびその製造方法
WO2011061930A1 (ja) * 2009-11-19 2011-05-26 出光興産株式会社 In-Ga-Zn系酸化物、酸化物焼結体、及びスパッタリングターゲット
JP2011195923A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 導電性酸化物とその製造方法
JP2011195405A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 導電性酸化物とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08295514A (ja) * 1995-04-25 1996-11-12 Hoya Corp 導電性酸化物およびそれを用いた電極
JP2008163442A (ja) * 2007-01-05 2008-07-17 Idemitsu Kosan Co Ltd スパッタリングターゲット及び酸化物半導体膜
JP2008199005A (ja) * 2007-02-09 2008-08-28 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010047829A (ja) * 2008-08-20 2010-03-04 Toyoshima Seisakusho:Kk スパッタリングターゲットおよびその製造方法
WO2011061930A1 (ja) * 2009-11-19 2011-05-26 出光興産株式会社 In-Ga-Zn系酸化物、酸化物焼結体、及びスパッタリングターゲット
JP2011195923A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 導電性酸化物とその製造方法
JP2011195405A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 導電性酸化物とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021105216A (ja) * 2016-06-06 2021-07-26 株式会社半導体エネルギー研究所 スパッタリングターゲット
US11309181B2 (en) 2016-06-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus

Also Published As

Publication number Publication date
JP5333525B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
JP6137382B2 (ja) 導電性酸化物およびその製造方法ならびに酸化物半導体膜の製造方法
KR101853575B1 (ko) 산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스
EP3345881A1 (en) Oxide sintered body, method for producing same, sputtering target and method for manufacturing semiconductor device
JP2013001590A (ja) 導電性酸化物およびその製造方法、ならびに酸化物半導体膜
TWI769255B (zh) 氧化物燒結體及其製造方法、濺鍍靶、氧化物半導體膜以及半導體元件之製造方法
TW201808810A (zh) 氧化物燒結體及其製造方法、濺鍍靶、以及半導體裝置之製造方法
TWI772334B (zh) 氧化物燒結體及其製造方法、濺鍍靶、及半導體裝置之製造方法
JP5407969B2 (ja) 導電性酸化物とその製造方法
JP5494082B2 (ja) 導電性酸化物とその製造方法
JP5333525B2 (ja) 導電性酸化物およびその製造方法、ならびに酸化物半導体膜
JP6350466B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP5526904B2 (ja) 導電性酸化物焼結体とその製造方法
TWI786069B (zh) 氧化物燒結體及其製造方法、濺鍍靶、及半導體裝置之製造方法
JP5857775B2 (ja) 導電性酸化物およびその製造方法
JP5811877B2 (ja) 導電性酸化物およびその製造方法
JP6493601B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP2018087132A (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5333525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250