TWI487104B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI487104B
TWI487104B TW098137143A TW98137143A TWI487104B TW I487104 B TWI487104 B TW I487104B TW 098137143 A TW098137143 A TW 098137143A TW 98137143 A TW98137143 A TW 98137143A TW I487104 B TWI487104 B TW I487104B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
electrode layer
thin film
semiconductor layer
Prior art date
Application number
TW098137143A
Other languages
English (en)
Other versions
TW201025606A (en
Inventor
Shunpei Yamazaki
Junichiro Sakata
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201025606A publication Critical patent/TW201025606A/zh
Application granted granted Critical
Publication of TWI487104B publication Critical patent/TWI487104B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

半導體裝置和其製造方法
本發明係關於一種包含氧化物半導體的半導體裝置及其製造方法。
如通常在液晶顯示裝置中所見到地，在諸如玻璃基板之類的平板上形成的薄膜電晶體是使用非晶矽或多晶矽製造的。使用非晶矽的薄膜電晶體具有低場效應遷移率，但可在較大面積的玻璃基板上形成這樣的電晶體。另一方面，使用多晶矽的薄膜電晶體具有高場效應遷移率，但諸如雷射退火之類的結晶步驟是必須的，而且這樣的電晶體不總是適合較大的玻璃基板。
鑒於上述描述，已經注意到使用氧化物半導體製造薄膜電晶體的技術，而且這樣的電晶體應用於電子裝置或光學裝置。例如，專利文獻1和專利文獻2公開了使用氧化鋅或In-Ga-Zn-O基氧化物半導體作為氧化物半導體膜來製造薄膜電晶體的技術，而且用這樣的電晶體作為圖像顯示裝置的開關元件等。
[參考文獻] [專利文獻]
[專利文獻1]日本已公開專利申請No.2007-123861
[專利文獻2]日本已公開專利申請No.2007-96055
對於通道形成區而言，使用氧化物半導體的薄膜電晶體的場效應遷移率高於使用非晶矽的薄膜電晶體的場效應遷移率。可透過濺射等方法在300℃或更低溫度下形成氧化物半導體膜。其製造方法比使用多晶矽的薄膜電晶體的製造方法更簡單。
預期使用這樣的氧化物半導體在玻璃基板、塑膠基板等上面形成薄膜電晶體，而且將應用於液晶顯示器、電致發光顯示器、電子紙等。
重要的是，諸如臨界值電壓之類的薄膜電晶體的電特性不應當不同。具體而言，當半導體層的光敏性高時，薄膜電晶體的電特性不同，這會降低半導體裝置的可靠性。
本發明的一個目的是提供包括電特性穩定的薄膜電晶體的高可靠半導體裝置。此外，另一目的是以低成本高生產率製造高可靠性的半導體裝置。
在包括薄膜電晶體的半導體裝置中，使用包含鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種的氧化物半導體層形成薄膜電晶體的半導體層。
作為在此說明書中使用的氧化物半導體膜，形成了透過InMO3 (ZnO)m (m>0)表示的材料的膜，而且製造了其中使用該薄膜作為半導體層的薄膜電晶體。注意M表示從鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)以及鈷(Co)中選擇的一種或多種金屬元素。除其中僅包含Ga作為M的情況之外，存在包含Ga和除Ga之外的任一種上述金屬元素(例如Ga和Ni或Ga和Fe)作為M的情況。而且，在該氧化物半導體中，在某些情況下，除包含該金屬元素作為M之外，還包含諸如Fe或Ni之類的過渡金屬元素或該過渡金屬的氧化物作為雜質元素。在此說明書中，用M表示該金屬元素，而在氧化物半導體膜的沈積期間包含上述雜質元素。例如，使用了包含由M表示的金屬元素和雜質元素的靶，而且透過濺射方法形成InMO3 (ZnO)m (m>0)的膜。
在此說明書中，當M是InMO3 (ZnO)m (m>0)的薄膜(層)中的鎵(Ga)時，此薄膜也被稱為In-Ga-Zn-O基非單晶膜。透過X射線衍射(XRD)觀測到非晶結構為In-Ga-Zn-O基非單晶膜的晶體結構。注意，在透過濺射方法形成膜之後，在200℃到500℃下，通常在300℃到400℃下，對受測樣本的In-Ga-Zn-O基非單晶膜進行熱處理達10分鐘到100分鐘。此外，可製造具有諸如在±20V的閘極電壓下109 或更高的導通/截止比和10或更高的遷移率的電特性的薄膜電晶體。透過濺射方法使用其中In2 O3 ：Ga2 O3 ：ZnO為1：1：1的靶形成的In-Ga-Zn-O基非單晶膜具有在450nm或更短波長的光敏性。
鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種被添加到諸如上述InMO3 (ZnO)m (m>0)膜之類的薄氧化物半導體層中。透過選擇用於添加金屬元素的條件和方法，可控制其中添加了金屬元素的區域或氧化物半導體層中金屬元素的濃度分佈。
透過將金屬元素添加到氧化物半導體層中，該金屬元素成為氧化物半導體層中的複合中心；因此，能降低氧化物半導體層的光敏性。在低光敏性的情況下，薄膜電晶體的電特性會穩定，這防止由臨界值電壓變化等引起的截止電流增大。
該金屬元素被添加到InMO3 (ZnO)m (m>0)膜中而成為該膜的複合中心，藉此可降低該膜的光敏性。作為該金屬元素，可使用鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。不管InMO3 (ZnO)m (m>0)膜中包含的金屬元素類型如何，透過添加這些金屬，可穩定薄膜電晶體的電特性。此外，可控制其中添加了該金屬元素的區域或氧化物半導體層中的金屬元素的濃度分佈，藉此可降低其光敏性，並有效地穩定薄膜電晶體的電特性。
用於將金屬元素添加到氧化物半導體層的方法不限於特定方法，而可使用諸如乾法或濕法(塗敷方法)之類的多種方法中的任何一種。較佳的使用離子注入方法或離子摻雜方法。
在此說明書中公開的本發明的結構的一個實施例包括閘極電極層、閘極絕緣層、包含銦、鎵以及鋅的氧化物半導體層、源極電極層以及汲極電極層，其中包含銦、鎵以及鋅的氧化物半導體層包含鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。
在此說明書中公開的本發明的結構的另一實施例包括：具有絕緣表面的基板上的閘極電極層；該閘極電極層上的閘極絕緣層；該閘極絕緣層上的包含銦、鎵以及鋅的氧化物半導體層；包含銦、鎵以及鋅的氧化物半導體層上的源極電極層以及汲極電極層，其中包含銦、鎵以及鋅的氧化物半導體層包含鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。
該金屬元素可被添加到氧化物半導體層的整個表面，或被選擇性地添加。例如，可採用一種結構，其中氧化物半導體層具有厚度較薄的區域、而且金屬元素被包含在氧化物半導體層的厚度較薄的區域中。金屬元素還被添加到除氧化物半導體層之外的膜，這取決於在處理或掩模條件中何時添加金屬元素。例如，在倒交錯薄膜電晶體中，當透過使用源極電極層和汲極電極層作為掩模將金屬元素添加到氧化物半導體層的暴露區域時，金屬元素也被添加到源極電極層和汲極電極層。
在此說明書中公開的本發明的結構的另一實施例包括：在具有絕緣表面的基板上的閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的源極電極層和汲極電極層；以及在源極電極層和汲極電極層上的包含銦、鎵以及鋅的氧化物半導體層，其中包含銦、鎵以及鋅的氧化物半導體層包含鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。
在此說明書中公開的本發明的結構的另一實施方式包括以下步驟：在具有絕緣表面的基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上形成源極電極層和汲極電極層；以及向氧化物半導體層中未被源極電極層或汲極電極層覆蓋的區域添加金屬元素。
在此說明書中公開的本發明的結構的另一實施方式包括以下步驟：在具有絕緣表面的基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；向氧化物半導體層添加金屬元素；以及在添加了金屬元素的氧化物半導體層上形成源極電極層和汲極電極層。
在此說明書中公開的本發明的結構的另一實施方式包括以下步驟：在具有絕緣表面的基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成源極電極層和汲極電極層；在源極電極層和汲極電極層上形成氧化物半導體層；以及向氧化物半導體層添加金屬元素。
在此說明書中公開的半導體裝置和用於製造半導體裝置的方法實現以上目的中的至少一個。
此外，可將源區設置在氧化物半導體層(也稱為第一氧化物半導體層)與源極電極層之間，而將汲區設置在氧化物半導體層與汲極電極層之間。作為源區和汲區，可使用具有n型導電性的氧化物半導體層(也稱為第二氧化物半導體層)。
此外，用於薄膜電晶體的源區和汲區的第二氧化物半導體層較佳的比用於通道形成區的第一氧化物半導體層更薄，而且較佳的具有比第一氧化物半導體層更高的導電性(電導率)。
此外，在某些情況下，用於通道形成區的第一氧化物半導體層具有非晶結構，而用於源區和汲區的第二氧化物半導體層包括非晶結構中的晶粒(奈米晶體)。用於源區和汲區的第二氧化物半導體層中的晶粒(奈米晶體)具有1nm到10nm、通常約2nm到4nm的直徑。
作為用於源區和汲區(n+ 層)的第二氧化物半導體層，可使用In-Ga-Zn-O基非單晶膜。
可形成絕緣膜以覆蓋包括氧化物半導體層和源以及汲極電極層的薄膜電晶體，並與包括通道形成區的氧化物半導體層接觸。
因為薄膜電晶體容易被靜電等損壞，所以較佳的在與閘極引線或源極引線相同的基板上設置用於保護驅動器電路的保護電路。較佳的使用其中使用了氧化物半導體的非線性元件形成保護電路。
注意為方便起見而使用諸如“第一”和“第二”之類的序數。因此，在此說明書中，它們不表示指定本發明的步驟的順序、層疊順序以及特定名稱。
而且，作為包括驅動器電路的顯示裝置，除液晶顯示裝置之外，還給出了其中使用了發光元件的發光顯示裝置和其中使用了電泳顯示元件的顯示裝置。
在其中使用了發光元件的發光顯示裝置中，像素部分中包括多個薄膜電晶體，而且在像素部分中，存在其中薄膜電晶體的閘極電極連接至另一薄膜電晶體的源極引線或汲極引線的區域。此外，在其中使用了發光元件的發光顯示裝置的驅動器電路中，存在薄膜電晶體的閘極電極連接至薄膜電晶體的源極引線或汲極引線的區域。
注意此說明書中的半導體裝置意味著可使用半導體特性操作的所有裝置、以及光電裝置、半導體電路以及電子電器均包括在該半導體裝置中。
可獲得具有穩定電特性的薄膜電晶體，且可製造具有良好動態特性的薄膜電晶體。因此，可提供包括具有高電特性的高可靠薄膜電晶體的半導體裝置。
以下將參照附圖詳細描述多個實施例。然而，本發明不限於上述描述，而且對本發明的模式和細節的各種改變對本領域技術人員是顯而易見的，除非這些改變背離了本發明的精神和範圍。因此，本發明不應被解釋為受限於實施例中所描述的內容。在以下要描述的本發明的結構中，在附圖通篇中透過相同附圖標記來標記具有相似功能的相同部分或多個部分，以省略重復的說明。
(實施例1)
將參照圖1A和1B以及圖2A至2D描述一種半導體裝置和一種用於製造半導體裝置的方法。
圖1A是半導體裝置的薄膜電晶體470的俯視圖，而圖1B是沿圖1A的線C1-C2的截面圖。薄膜電晶體470是倒交錯薄膜電晶體，且包括在具有絕緣表面的基板400上的閘極電極層401、閘極絕緣層402、半導體層403、分別作為源區或汲區的n+ 層404a和404b以及源或汲極電極層405a和405b。此外，提供了絕緣膜407以覆蓋薄膜電晶體470並與半導體層403接觸。
該半導體層403是包括金屬元素的氧化物半導體層，其中添加了鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。在此說明書的附圖中，半導體層403的陰影區是添加了金屬元素的區域。當將金屬元素添加到氧化物半導體層中時，該金屬元素成為氧化物半導體層中的複合中心，由此會降低氧化物半導體層的光敏性。低光敏性能穩定薄膜電晶體的電特性，且能防止由臨界值電壓變化等引起的截止電流增大。
圖2A至2D是示出製造薄膜電晶體470的步驟的截面圖。
在圖2A中，將閘極電極層401設置在作為具有絕緣表面的基板的基板400上。可在基板400與閘極電極層401之間設置用作基膜的絕緣膜。該基膜有防止雜質元素從基板400擴散的功能，而且可使用氮化矽膜、氧化矽膜、氮氧化矽膜以及氧氮化矽膜中的一種或多種將該基膜形成為具有單層或層疊結構。可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、或釹、或鈧之類的金屬材料或包括這些材料中的任一種作為其主要組分的任何合金材料來形成具有單層或層疊結構的閘極電極層401。
例如，作為閘極電極層401的兩層結構，以下結構是較佳的：鉬層堆疊在鋁層之上的兩層結構；鉬層堆疊在銅層之上的兩層結構；氮化鈦層或氮化鉭層堆疊在銅層之上的兩層結構；以及氮化鈦層和鉬層堆疊的兩層結構。作為三層結構，優選堆疊鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、以及氮化鈦層或鈦層。
在閘極電極層401之上形成閘極絕緣層402。
可透過電漿CVD方法、濺射方法等使用氧化矽層、氮化矽層、氧氮化矽層、或氮氧化矽層來形成具有單層或層疊結構的閘極絕緣層402。替代地，可透過其中使用了有機矽烷氣體的CVD方法使用氧化矽層形成閘極絕緣層402。作為有機矽烷氣體，可使用諸如四乙氧基矽烷(TEOS：分子式Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學分子式Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )或三二甲基氨基矽烷(SiH(N(CH3 )2 )3 )之類的含矽化合物。
在閘極絕緣層402上，第一氧化物半導體膜430和第二氧化物半導體膜431以此順序堆疊。第一氧化物半導體膜430與第二氧化物半導體膜431是透過光微影步驟形成圖案的島狀氧化物半導體層。
要注意的是，在透過濺射方法形成第一氧化物半導體膜430之前，較佳的透過其中引入氬氣並產生電漿的反濺射去除附連至閘極絕緣層402的表面的灰塵。反濺射是一種方法，其中在氬氣氣氛中使用RF功率源對基板側施加電壓而不對目標側施加電壓以在基板側上產生電漿，從而修改表面。可使用氮氣、氦氣等代替氬氣氣氛。替代地，可將氧氣、氫氣、N2 O等添加至氬氣氣氛。進一步替代地，可將Cl2 、CF4 等添加至氬氣氣氛。
較佳的透過電漿處理修改第二氧化物半導體膜431與導電膜432相互接觸的區域。
可使用氮氣、氦氣等代替氬氣氣氛執行電漿處理。替代地，可將氧氣、氫氣、N2 O等添加至氬氣氣氛。進一步替代地，可將Cl2 、CF4 等添加至氬氣氣氛。
In-Ga-Zn-O基非單晶膜被用作第一氧化物半導體膜430和第二氧化物半導體膜431。在不同條件下形成第一氧化物半導體膜430和第二氧化物半導體膜431，而第二氧化物半導體膜431比第一氧化物半導體膜430具有更高的電導率和更低的電阻。例如，利用氧化物半導體膜形成第二氧化物半導體膜431，透過其中氬氣流速設置為40sccm的濺射方法獲得該氧化物半導體膜。第二氧化物半導體膜431具有n型導電性，且具有0.01eV到0.1eV(含0.01eV和0.1eV)的啓動能(ΔE)。注意，第二氧化物半導體膜431是In-Ga-Zn-O基非單晶膜且至少包括非晶組分。在某些情況下，第二氧化物半導體膜431具有在非晶結構中的晶粒(奈米晶體)。此第二氧化物半導體膜431中的晶粒(奈米晶體)具有1nm到10nm的直徑，通常為約2nm到4nm。
透過提供第二氧化物半導體膜431作為n+ 層，使用金屬層形成的導電膜432與用作通道形成區的第一氧化物半導體膜430具有良好的結，這允許比肖特基接面中更熱穩定的操作。此外，主動提供n+ 層在向通道提供載流子(在源極側)、穩定地吸收來自通道的載流子(在汲極側)、或防止在與引線的介面處形成電阻分量方面是有效的。此外，透過降低電阻，甚至可在高汲極電壓下保持高遷移率。
在閘極絕緣層402、第一氧化物半導體膜430以及第二氧化物半導體膜431之上形成導電膜432。
作為導電膜432的材料，可以是從Al、Cr、Ta、Ti、Mo以及W中選擇的元素、包含這些元素中的任一種作為其組分的合金、包含這些元素中的任一種的組合的合金等。如果在200℃至600℃下執行熱處理，較佳的該導電膜具有足以承受該熱處理的耐熱性。因為鋁本身具有低耐熱性、容易被腐蝕等缺點，所以它與具有耐熱性的導電材料組合使用。作為與鋁組合使用的具有耐熱性的導電材料，可使用從鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)以及鈧(Sc)中選擇的元素、包括這些元素中的任一種作為組分的合金、包括這些元素的任一種的組合的合金、或包括這些元素中的任一種作為組分的氮化物。
可在不暴露給空氣的情況下依次形成閘極絕緣層402、第一氧化物半導體膜430、第二氧化物半導體膜431以及導電膜432。當在不暴露給空氣的情況下依次形成閘極絕緣層402、第一氧化物半導體膜430、第二氧化物半導體膜431以及導電膜432時，可在不受空氣中包含的大氣組分或雜質元素污染的情況下形成層疊膜之間的介面。因此，可減少薄膜電晶體的特性的變化。
透過蝕刻步驟蝕刻第一氧化物半導體膜430、第二氧化物半導體膜431以及導電膜432，以形成半導體層433、n+ 層404a和404b以及源或汲極電極層405a和405b(圖2B)。注意，半導體層433是透過僅蝕刻一部分使之具有凹槽(凹陷)和末端部分而得到的半導體層，該末端部分部分也被蝕刻和暴露。
接著，對作為氧化物半導體層的半導體層433添加金屬元素434，藉此形成半導體層403(圖2C)。
作為金屬元素434，可使用鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。例如，將鐵用作金屬元素434，並透過離子注入方法來添加。透過使用設置有包括能蒸發固態源的加熱器的離子源室的離子注入裝置添加鐵。
因為在半導體層433上形成源或汲極電極層405a和405b，所以源或汲極電極層405a和405b用作掩模，並且金屬元素434被添加到半導體層433的暴露部分。當金屬元素以此方式被選擇性地添加到半導體層433中時，所添加的金屬元素的濃度具有一種分佈，而且在半導體層403中還存在未添加金屬元素的區域。
此外，金屬元素還被添加到除氧化物半導體層之外的膜，這取決於在處理或掩模條件中何時添加金屬元素。例如，在倒交錯薄膜電晶體中，當透過使用源極電極層和汲極電極層作為掩模將金屬元素添加到氧化物半導體層的暴露區域時，金屬元素也被添加到源極電極層和汲極電極層。以相似的方式，因為金屬元素被添加到暴露區域，所以金屬元素也被添加到閘極絕緣層的暴露區域。此外，取決於添加金屬元素的條件，在某些情況下，金屬元素還被添加到閘極絕緣層之下的基膜中。當然，當形成掩模時，被掩模覆蓋的區域可以是未添加金屬元素的區域；因此，該金屬元素可選擇性地包含在氧化物半導體層中。
透過添加該金屬元素，降低了氧化物半導體層的光敏性。此外，透過僅在氧化物半導體層的表面附近添加該金屬元素，降低了氧化物半導體層的光敏性，同時抑制了氧化物半導體層中的遷移率的降低。因此，可防止諸如截止電流增大之類的電特性變化。
在該步驟之後，較佳的在200℃至600℃下，通常在300℃至500℃下，執行熱處理。例如，在氮氣氣氛下、在350℃下執行熱處理一小時。透過熱處理，對半導體層403和n+ 層404a和404b中包括的In-Ga-Zn-O基氧化物半導體執行原子級重排。此熱處理(包括光退火等)是重要的，因為此熱處理能釋放妨礙半導體層403和n+ 層404a和404b中載流子傳輸的畸變。注意，只要在第一氧化物半導體膜430和第二氧化物半導體膜431形成之後執行該熱處理，對上述熱處理的定時就不存在特殊的限制。
此外，半導體層403的暴露部分的凹陷可經受氧自由基處理。透過執行氧自由基處理，半導體層403是通道形成區的薄膜電晶體在正常情況下是截止的。此外，透過執行自由基處理，可修復由蝕刻引起的半導體層403的損傷。較佳的在O2 或N2 O的氣氛、或N2 、He、Ar等包括氧的氣氛下執行自由基處理。此外，可在添加了Cl2 或CF4 的上述氣氛下執行自由基處理。注意，較佳的在沒有對基板400側施加偏置電壓的情況下執行自由基處理。
透過上述方法，如圖2D所示，可製造添加了金屬元素的半導體層403用作通道形成區的倒交錯薄膜電晶體470。此外，形成了絕緣膜407以覆蓋薄膜電晶體470並與半導體層403接觸。
透過向氧化物半導體層添加金屬元素可獲得具有穩定電特性的薄膜電晶體，而且可製造具有良好動態特性的薄膜電晶體。因此，可提供包括高可靠薄膜電晶體的半導體裝置。
(實施例2)
在此實施例中，圖30A到30E示出包括薄膜電晶體的半導體裝置的示例，其中與實施例1不同的是，在形成源和汲極電極層之前將金屬元素添加到半導體層。
圖30A至30E是示出薄膜電晶體440的製造方法的截面圖。
在圖30A中，在基板400之上形成閘極電極層401，而在閘極電極層401之上形成閘極絕緣層402。
在閘極絕緣層402上形成第一氧化物半導體膜435。
接著，金屬元素434被添加至第一氧化物半導體膜435，藉此形成第一氧化物半導體膜436(圖30B)。
作為金屬元素434，可使用鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。例如，將鐵用作金屬元素434，並透過離子注入方法來添加。透過使用設置有包括能蒸發固態源的加熱器的離子源室的離子注入裝置添加鐵。
金屬元素434被添加至第一氧化物半導體膜435的整個表面。雖然示出了金屬元素被添加至第一氧化物半導體膜435的整個厚度方向的示例，但該金屬元素也可僅被添加在第一氧化物半導體膜435的表面附近。
透過添加該金屬元素，降低了氧化物半導體膜的光敏性，這能防止諸如截止電流增大之類的電特性變化。
在第一氧化物半導體膜436上，形成了第二氧化物半導體膜。透過光微影步驟分別使第一氧化物半導體膜436和第二氧化物半導體膜形成為島狀的第一氧化物半導體膜437和第二氧化物半導體膜431。
在閘極絕緣層402、第一氧化物半導體膜437以及第二氧化物半導體膜431之上形成導電膜432(圖30C)。
透過蝕刻步驟蝕刻第一氧化物半導體膜437、第二氧化物半導體膜431以及導電膜432，以形成半導體層438、n+ 層404a和404b以及源或汲極電極層405a和405b(圖30D)。注意，半導體層438是透過僅蝕刻一部分使之具有凹槽(凹陷)和末端部分而得到的的半導體層，該末端部分部分也被蝕刻和暴露。
透過添加該金屬元素，降低了氧化物半導體膜438的光敏性，這能防止諸如截止電流增大之類的電特性變化。
在該步驟之後，較佳的在200℃至600℃下，通常在300℃至500℃下，執行熱處理。例如，在氮氣氣氛下在350℃下執行熱處理一小時。
透過上述方法，如圖30E所示，可製造添加了金屬元素的半導體層483用作通道形成區的倒交錯薄膜電晶體440。此外，形成了絕緣膜407以覆蓋薄膜電晶體440並與半導體層438接觸。
透過向氧化物半導體層添加金屬元素可獲得具有穩定電特性的薄膜電晶體，而且可製造具有良好動態特性的薄膜電晶體。因此，可提供包括高可靠薄膜電晶體的半導體裝置。
(實施例3)
在此實施例中，圖31A到31D示出包括薄膜電晶體的半導體裝置的示例，其中與實施例1不同的是，源和汲極電極層與半導體層接觸，它們之間未插入n+ 層。
圖31A至31D是示出薄膜電晶體471的製造方法的截面圖。
在圖31A中，在基板400之上形成閘極電極層401，而在閘極電極層401之上形成閘極絕緣層402。
在閘極絕緣層402之上，形成了第一氧化物半導體膜430。第一氧化物半導體膜430是透過光微影步驟形成的島狀氧化物半導體層。
在閘極絕緣層402和第一氧化物半導體膜430之上形成導電膜432。
透過蝕刻步驟蝕刻第一氧化物半導體膜430和導電膜432，以形成半導體層433和源或汲極電極層405a和405b(圖31B)。注意，半導體層433是透過僅蝕刻一部分使之具有凹槽(凹陷)和末端部分的半導體層，該末端部分部分也被蝕刻和暴露。
接著，對作為氧化物半導體層的半導體層433添加金屬元素434，藉此形成半導體層403(圖31C)。
作為金屬元素434，可使用鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。例如，將鐵用作金屬元素434，並透過離子注入方法添加它。透過使用設置有包括能蒸發固態源的加熱器的離子源室的離子注入裝置添加鐵。
因為在半導體層433上形成源或汲極電極層405a和405b，所以源或汲極電極層405a和405b用作掩模，從而金屬元素434被添加到半導體層433的暴露部分。當金屬元素以此方式被選擇性地添加到半導體層433中時，所添加的金屬元素的濃度具有一種分佈，而且在半導體層403中還存在未添加金屬元素的區域。雖然示出了金屬元素僅被添加在半導體層433的表面附近的示例，但該金屬元素也可被添加在半導體層433的整個厚度方向中。
透過添加該金屬元素，降低了氧化物半導體層的光敏性，這能防止諸如截止電流增大之類的電特性變化。
在該步驟之後，較佳的在200℃至600℃下，通常在300℃至500℃下，執行熱處理。例如，在氮氣氣氛下、在350℃下執行熱處理一小時。
透過上述方法，如圖31D所示，可製造添加了金屬元素的半導體層403用作通道形成區的倒交錯薄膜電晶體471。此外，形成了絕緣膜407以覆蓋薄膜電晶體471並與半導體層403接觸。
透過向氧化物半導體層添加金屬元素可獲得具有穩定電特性的薄膜電晶體，而且可製造具有良好動態特性的薄膜電晶體。因此，可提供包括高可靠薄膜電晶體的半導體裝置。
(實施例4)
將參照圖3A和3B以及圖4A至4D描述一種半導體裝置和一種用於製造半導體裝置的方法。
圖3A是半導體裝置中包括的薄膜電晶體460的俯視圖，而圖3B是沿圖3A的線D1-D2的截面圖。薄膜電晶體460是底閘薄膜電晶體，且包括在具有絕緣表面的基板450上的閘極電極層451、閘極絕緣層452、源或汲極電極層455a和455b、分別作為源區或汲區的n+ 層454a和454b、以及半導體層453。此外，提供了絕緣膜457以覆蓋薄膜電晶體460並與半導體層453接觸。對於半導體層453和n+ 層454a和454b，使用了In-Ga-Zn-O基非單晶膜。
在薄膜電晶體460中，在包括薄膜電晶體460的整個區域中存在閘極絕緣層452，而閘極電極層451設置在閘極絕緣層452與作為具有絕緣表面的基板的基板450之間。在閘極絕緣層452之上，設置了源或汲極電極層455a和455b和n+ 層454a和454b。此外，在閘極絕緣層452、源或汲極電極層455a和455b以及n+ 層454a和454b之上，設置了半導體層453。雖然未示出，但除源或汲極電極層455a和455b之外，在閘極絕緣層452之上設置了引線層，且該引線層延伸而超過半導體裝置中的半導體層的週邊部分。
該半導體層453是包括金屬元素的氧化物半導體層，其中添加了鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。在此說明書的附圖中，半導體層453的陰影區是添加了金屬元素的區域。
當將金屬元素添加到氧化物半導體層中時，該金屬元素成為氧化物半導體層中的複合中心，由此會降低氧化物半導體層的光敏性。低光敏性能穩定薄膜電晶體的電特性，且能防止由臨界值電壓變化等引起的截止電流增大。
圖4A至4D是示出製造薄膜電晶體460的步驟的截面圖。
將閘極電極層451設置在作為具有絕緣表面的基板的基板450上。可在基板450與閘極電極層451之間設置用作基膜的絕緣膜。該基膜有防止雜質元素從基板450擴散的功能，而且可使用氮化矽膜、氧化矽膜、氮氧化矽膜以及氧氮化矽膜中的一種或多種將該基膜形成為具有單層或層疊結構。可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之類的金屬材料或包括這些材料中的任一種作為其主要組分的任何合金材料來形成具有單層或層疊結構的閘極電極層451。
在閘極電極層451之上形成閘極絕緣層452。
可透過電漿CVD方法、濺射方法等使用氧化矽層、氮化矽層、氧氮化矽層、或氮氧化矽層來形成具有單層或層疊結構的閘極絕緣層452。替代地，可透過其中使用了有機矽烷氣體的CVD方法使用氧化矽形成閘極絕緣層452。
在閘極絕緣層452之上，按照順序堆疊導電膜和第一氧化物半導體膜。透過光微影步驟將導電膜和第一氧化物半導體膜分別形成為島狀的源或汲極電極層455a和455b以及氧化物半導體膜481a和481b(圖4A)。氧化物半導體膜481a和481b用作n+ 層，因而按照類似於實施例1中的第二氧化物半導體膜431相似的方式形成。
作為源或汲極電極層455a和455b的材料，可以是從Al、Cr、Ta、Ti、Mo以及W中選擇的元素、包含這些元素中的任一種作為其組分的合金、包含這些元素中的任一種的組合的合金等。如果在200℃至600℃下執行熱處理，則較佳的該導電膜具有足以承受該熱處理的耐熱性。因為鋁本身具有低耐熱性、容易被腐蝕等缺點，所以它與具有耐熱性的導電材料組合使用。作為與鋁組合使用的具有耐熱性的導電材料，可使用從鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)以及鈧(Sc)中選擇的元素、包括這些元素中的任一種作為組分的合金、包括這些元素的任一種的組合的合金、或包括這些元素中的任一種作為組分的氮化物。
然後，在閘極絕緣層452、源或汲極電極層455a和455b以及氧化物半導體膜481a和481b之上形成第二氧化物半導體膜，且透過光微影步驟形成島狀半導體層483和n+ 層454a和454b(圖4B)。
半導體層483用作通道形成區，從而按照類似於實施例1中的第一氧化物半導體膜430的方式形成。
要注意的是，在透過濺射方法形成半導體層483之前，較佳的透過引入氬氣並產生電漿的反濺射去除附連至閘極絕緣層452的表面的灰塵。
接著，對作為氧化物半導體層的半導體層483添加金屬元素484，藉此形成半導體層453(圖4C)。
作為金屬元素484，可使用鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。例如，將鐵用作金屬元素484，並透過離子注入方法添加它。透過使用設置有包括能蒸發固態源的加熱器的離子源室的離子注入裝置添加鐵。
金屬元素484被添加至半導體層483暴露的整個表面。雖然示出了金屬元素被添加在半導體層483的整個厚度方向中的示例，但該金屬元素也可僅被添加在半導體層483的表面附近。
透過添加該金屬元素，降低了氧化物半導體層的光敏性，這能防止諸如截止電流增大之類的電特性變化。
在該步驟之後，較佳的在200℃至600℃下，通常在300℃至500℃下，執行熱處理。例如，在氮氣氣氛下、在350℃下執行熱處理一小時。對此熱處理的定時無特殊限制，只要在氧化物半導體膜形成之後執行該熱處理即可。
接著，半導體層453可經受氧自由基處理。
透過上述方法，如圖4D所示，可製造添加了金屬元素的半導體層453用作通道形成區的底閘薄膜電晶體460。此外，形成了絕緣膜457以覆蓋薄膜電晶體460並與半導體層453接觸。
透過向氧化物半導體層添加金屬元素可獲得具有穩定電特性的薄膜電晶體，而且可製造具有良好動態特性的薄膜電晶體。因此，可提供包括高可靠薄膜電晶體的半導體裝置。
(實施例5)
圖32A到32D示出包括薄膜電晶體的半導體裝置的示例，其中與實施例4不同的是，源和汲極電極層與半導體層接觸，它們之間未插入n+ 層。
圖32A至32D是示出薄膜電晶體461的製造方法的截面圖。
將閘極電極層451形成在作為具有絕緣表面的基板的基板450上。可在基板450與閘極電極層451之間設置用作基膜的絕緣膜。
在閘極電極層451之上形成閘極絕緣層452。
在閘極絕緣層452上，堆疊導電膜，並透過光微影步驟將該導電膜形成為島狀的源或汲極電極層455a和455b(圖32A)。
然後在閘極絕緣層452和源或汲極電極層455a和455b上形成氧化物半導體膜，並透過光微影步驟將該氧化物半導體膜形成為島狀的半導體層483(圖32B)。
半導體層483用作通道形成區，從而按照類似於實施例1中的第一氧化物半導體膜430的方式形成。
要注意的是，在透過濺射方法形成半導體層483之前，較佳的透過引入氬氣並產生電漿的反濺射去除附連至閘極絕緣層452的表面的灰塵。
接著，對作為氧化物半導體層的半導體層483添加金屬元素484，藉此形成半導體層485(圖32C)。
作為金屬元素484，可使用鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。例如，將鐵用作金屬元素484，並透過離子注入方法添加它。透過使用設置有包括能蒸發固態源的加熱器的離子源室的離子注入裝置添加鐵。
金屬元素484被添加至半導體層483暴露的整個表面。雖然示出了金屬元素僅被添加在半導體層483的表面附近的示例，但該金屬元素也可被添加在半導體層483的整個厚度方向中。
透過添加金屬元素，降低了氧化物半導體層的光敏性，這能防止諸如截止電流增大之類的電特性變化。
在該步驟之後，較佳的在200℃至600℃下，通常在300℃至500℃下，執行熱處理。例如，在氮氣氣氛下、在350℃下執行熱處理一小時。對此熱處理的定時無特殊限制，只要在氧化物半導體膜形成之後執行該熱處理即可。
接著，半導體層485可經受氧自由基處理。
透過上述方法，如圖32D所示，可製造添加了金屬元素的半導體層485用作通道形成區的底閘薄膜電晶體461。此外，形成了絕緣膜457以覆蓋薄膜電晶體461並與半導體層485接觸。
在薄膜電晶體461中，在包括薄膜電晶體461的整個區域中存在閘極絕緣層452，而閘極電極層451被設置在閘極絕緣層452與作為具有絕緣表面的基板的基板450之間。源或汲極電極層455a和455b被設置在閘極絕緣層452上。此外，半導體層485被設置在閘極絕緣層452和源或汲極電極層455a和455b之上。雖然未示出，但除源或汲極電極層455a和455b之外，在閘極絕緣層452之上還設置了引線層，且該引線層延伸而超過半導體裝置中的半導體層的週邊部分。
透過向氧化物半導體層添加金屬元素可獲得具有穩定電特性的薄膜電晶體，而且可製造具有良好動態特性的薄膜電晶體。因此，可提供包括高可靠薄膜電晶體的半導體裝置。
(實施例6)
將參照圖5A至5C、圖6A至6C、圖7、圖8、圖9、圖10、圖11A1至11B2以及圖12描述包括薄膜電晶體的半導體裝置的製造方法。
在圖5A中，對於具有光透射性質的基板100，可使用由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等組成的玻璃基板。
在基板100的整個表面上形成導電層之後，透過第一光微影步驟形成抗蝕劑掩模。然後透過蝕刻去除不必要的部分，從而形成引線和電極(閘極引線包括閘極電極層101、電容器引線108以及第一端子121)。那時，執行蝕刻以至少使閘極電極層101的邊緣楔化。圖5A示出了此階段的截面圖。注意，圖7是此階段的俯視圖。
較佳的使用耐熱導電材料形成包括閘極電極層101、電容器引線108以及端子部分處的第一端子121的閘極引線中的每一個，所述耐熱導電材料諸如從鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)以及鈧(Sc)中選擇的元素、包含這些元素中的任一種作為其組分的合金、包含這些元素中的任一種作為其組合的合金膜、或包含這些元素中的任一種作為其組分的氮化物。在使用諸如鋁(Al)或銅(Cu)之類的低耐熱導電材料的情況下，該低耐熱導電材料與上述耐熱材料組合使用，因為Al單獨具有低耐熱性、易受腐蝕等問題。
然後，在閘極電極層101的整個表面上形成閘極絕緣層102。透過濺射方法等將閘極絕緣層102形成為50nm到250nm厚度。
例如，透過濺射方法將作為閘極絕緣層102的矽氧化物膜形成為100nm厚度。不言而喻，閘極絕緣層102不限於這樣的矽氧化物膜，而諸如氧氮化矽膜、氮化矽膜、氧化鋁膜以及氧化鉭膜之類的其他絕緣膜可用來形成單層結構或層疊結構。
注意，較佳的在氧化物半導體膜形成之前執行引入氬氣和產生電漿的反濺射處理，以去除附連至閘極絕緣層表面的灰塵。可使用氮氣、氦氣等代替氬氣氣氛。替代地，可將氧氣、氫氣、N2 O等添加至氬氣氣氛。進一步替代地，可將Cl2 、CF4 等添加至氬氣氣氛。
接著，在閘極絕緣層102上形成第一氧化物半導體膜(第一In-Ga-Zn-O基非單晶膜)。在電漿處理之後在不暴露給空氣的情況下沈積第一In-Ga-Zn-0基非單晶膜是有效的，因為灰塵和水分未附著到閘極絕緣層與半導體膜之間的介面。這裏，在以下條件下形成第一In-Ga-Zn-O基非單晶膜：靶是包括In、Ga和Zn(In2 O3 ：Ga2 O3 ：ZnO=1：1：1)的直徑為8英寸的氧化物半導體靶，基板與靶之間的距離是170mm，壓力是0.4Pa，直流(DC)功率是0.5kW，以及氣氛氣體是氬氣或氧氣。較佳的脈衝直流(DC)功率源，因為可減少灰塵，而且膜厚變得均勻。第一In-Ga-Zn-O基非單晶膜的厚度被設置在5nm到200nm範圍中。這裏，第一In-Ga-Zn-O基非單晶膜的厚度是100nm。
接著，透過濺射方法在不暴露給空氣的情況下形成第二氧化物半導體膜(第二In-Ga-Zn-O基非單晶膜)。這裏，在以下條件下進行濺射沈積：靶是包括In、Ga和Zn(In2 O3 ：Ga2 O3 ：ZnO=1：1：1)的氧化物半導體靶，壓力是0.4Pa，電功率量是500W，沈積溫度是室溫，以及氬氣流速是40sccm。雖然有意使用了In2 O3 ：Ga2 O3 ：ZnO是1：1：1的靶，但在某些情況下，在剛沈積之後獲得包括1nm至10nm大小的晶粒的In-Ga-Zn-O基非單晶膜。透過酌情調節靶組分比、沈積壓力(0.1Pa到2.0Pa)、電功率量(250W到3000W：8英寸Φ)、溫度(室溫到100℃)、反應濺射沈積條件等，可控制晶粒有無及其密度，且能在1nm到10nm的範圍內調節晶粒直徑。第二In-Ga-Zn-O基非單晶膜的厚度是5nm到20nm。不言而喻，在膜包括晶粒的情況下，晶粒的大小不會超過膜厚度。這裏，第二In-Ga-Zn-O基非單晶膜的厚度是5nm。
第一In-Ga-Zn-O基非單晶膜和第二In-Ga-Zn-O基非單晶膜在彼此不同的條件下形成。例如，第一In-Ga-Zn-O基非單晶膜的沈積條件下的氧氣與氬氣流量比高於第二In-Ga-Zn-O基非單晶膜的沈積條件下的該流量比。具體而言，在稀有氣體(諸如氬氣或氦氣)氣氛(或包括至少10%或更少氧氣和90%或更多氬氣的氣氛)中形成第二In-Ga-Zn-O基非單晶膜，而在氧氣氣氛(或氬氣與氧氣流量比是1：1或更高的氣氛)中形成第一In-Ga-Zn-O基非單晶膜。
可在之前已經執行了反濺射的室中形成第二In-Ga-Zn-O基非單晶膜，或在不同於之前已經執行了反濺射的室的室中形成。
濺射方法的示例包括高頻功率源用作濺射功率源的RF濺射方法、直流濺射方法以及以脈衝方式施加偏置的脈衝直流濺射方法。在形成絕緣膜的情況下主要使用射頻濺射方法，而在形成金屬膜的情況下主要使用直流濺射方法。
此外，還存在可設置不同材料的多個靶的多源濺射裝置。利用該多源濺射裝置，可在同一室中沈積層疊的不同材料膜，或可在同一室中透過放電同時沈積多種材料。
此外，存在室中設置有磁鐵系統且用於磁控管濺射方法的濺射裝置，且在不使用輝光放電的情況下使用微波產生電漿的用於ECR濺射方法的濺射裝置。
此外，作為透過濺射方法的沈積方法，還存在靶物質和濺射氣體組分在沈積期間相互化學反應以形成它們的化合物薄膜的反應濺射方法，以及在沈積期間也對基板施加電壓的偏置濺射方法。
接著，執行第二次光微影步驟以形成抗蝕劑掩模，然後蝕刻第一In-Ga-Zn-O基非單晶膜和第二In-Ga-Zn-O基非單晶膜。例如，透過使用混合了磷酸、醋酸以及硝酸的溶液的濕法蝕刻，去除不必要的部分，從而形成作為第一In-Ga-Zn-O基非單晶膜的氧化物半導體膜109和作為第二In-Ga-Zn-O基非單晶膜的氧化物半導體膜111。注意，此處的蝕刻不限於濕法蝕刻，而可以是乾法蝕刻。注意，此階段的俯視圖對應於圖8。
作為用於乾法蝕刻的蝕刻氣體，較佳的使用含氯的氣體(諸如氯氣(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )或四氯化碳(CCl4 )之類的氯基氣體)。
替代地，可使用含氟氣體(諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )或三氟甲烷(CHF3 )之類的氟基氣體)、溴化氫(HBr)、氧氣(O2 )、添加了諸如氦氣(He)或氬氣(Ar)之類的稀有氣體的這些氣體中的任一種等。
作為乾法蝕刻方法，可使用平行板RIE(反應離子蝕刻)方法或ICP(感應耦合電漿)蝕刻方法。為了將膜蝕刻成期望形狀，可酌情調節蝕刻條件(施加給線圈狀電極的電功率量、施加給基板面上的電極的電功率量、基板面上的電極溫度等)。
作為用於濕法蝕刻的蝕刻劑，可使用透過混合磷酸、醋酸以及硝酸獲得的溶液、氨雙氧水混合物(雙氧水：氨：水=5：2：2)等。此外，還可使用ITO07N(由KANTO化學公司(KANTO CHEMICAL CO.,INC.)製造)。
透過清洗去除用於濕法蝕刻的蝕刻劑以及被蝕刻掉的材料。可提純包括蝕刻劑和蝕刻掉的材料的廢液，從而重復使用該材料。當在蝕刻之後收集來自廢液的氧化物半導體層中包括的諸如銦之類的材料並且再利用時，可高效地使用資源且可降低成本。
根據材料適當地調節蝕刻條件(諸如蝕刻劑、蝕刻時間以及溫度)，從而可將該材料蝕刻成期望形狀。
接著，執行第三光微影步驟以形成抗蝕劑掩模，並透過蝕刻去除不必要的部分以形成接觸孔，該接觸孔達到電極層或由與閘極電極層相同材料組成的引線。該接觸孔被設置用於與稍後形成的導電膜直接連接。例如，當形成閘極電極層與驅動器電路部分中的源或汲極電極層直接接觸的薄膜電晶體時，或當形成電連接至端子部分的閘極引線的端子時，形成接觸孔。
接著，在氧化物半導體膜109和氧化物半導體膜111上，透過濺射方法或真空蒸發方法形成由金屬材料組成的導電膜132。圖5B示出了此階段的截面圖。
作為導電膜132的材料，可以是從Al、Cr、Ta、Ti、Mo以及W中選擇的元素、包含這些元素中的任一種作為其組分的合金、包含這些元素中的任一種的組合的合金等。此外，在200℃至600℃下執行熱處理的情況下，較佳的，該導電膜具有足以承受該熱處理的耐熱性。因為鋁本身具有低耐熱性、容易被腐蝕等缺點，所以它與具有耐熱性的導電材料組合使用。作為與Al組合使用的具有耐熱性的導電材料，可使用以下材料中的任一種：從鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)以及鈧(Sc)中選擇的元素、包括這些元素中的任一種作為組分的合金、包括這些元素的任一種的組合的合金、以及包括這些元素中的任一種作為組分的氮化物。
這裏，導電膜132具有鈦膜的單層結構。替代地，導電膜132可具有兩層結構：鋁膜和堆疊於其上的鈦膜。再替代地，導電膜132可具有三層結構：Ti膜、堆疊在Ti膜上的含Nd(Al-Nd)的鋁膜、以及堆疊在這些膜上的Ti膜。導電膜132可具有含矽鋁膜的單層結構。
接著，透過第四光微影步驟形成抗蝕劑掩模131，並透過蝕刻去除不需要的部分，從而形成源或汲極電極層105a和105b、用作源區或汲區的n+ 層104a和104b、以及第二端子122。這時使用濕法蝕刻或乾法蝕刻作為蝕刻方法。例如，當使用鋁膜或鋁合金膜作為導電膜132時，可執行使用磷酸、醋酸以及硝酸的混合溶液的濕法蝕刻。這裏，透過使用氨雙氧水混合物的濕法蝕刻(雙氧水與氨以及水的比例為5：2：2)，蝕刻作為Ti膜的導電膜132以形成源或汲極電極層105a和105b，並蝕刻氧化物半導體膜111以形成n+ 層104a和104b。在此蝕刻步驟中，還將氧化物半導體膜109的暴露區域部分蝕刻為半導體層133。因此，n+ 層104a和104b之間的半導體層133的通道區具有小厚度。在圖5C中，在某一時刻透過使用氨雙氧水混合物執行用於形成源或汲極電極層105a和105b以及n+ 層104a和104b的蝕刻處理。因此，源或汲極電極層105a的末端部分和源或汲極電極層105b的末端部分分別與n+ 層104a的末端部分和n+ 層104b的末端部分對齊；因此形成了連續結構。此外，濕法蝕刻允許這些層被各向同性地蝕刻，從而源或汲極電極層105a和105b的末端部分被定位成比抗蝕劑掩模131的末端部分更向內。
接著，將鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種金屬元素134添加到作為氧化物半導體層的半導體層133，藉此形成半導體層103(圖6A)。作為金屬元素134，可使用鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。例如，將鐵用作金屬元素134，並透過離子注入方法添加它。透過使用設置有包括能蒸發固態源的加熱器的離子源室的離子注入裝置添加鐵。
因為在半導體層133上形成源或汲極電極層105a和105b，所以源或汲極電極層105a和105b用作掩模，從而金屬元素134被添加到半導體層133的暴露區域。當金屬元素以此方式被選擇性地添加到半導體層133中時，所添加的金屬元素的濃度具有一種分佈，而且在半導體層103中還存在未添加金屬元素的區域。
透過添加該金屬元素，穩定了氧化物半導體層，且降低了氧化物半導體膜的光敏性，這能防止諸如截止電流增大之類的電特性變化。
透過上述步驟，可製造包括作為通道形成區的其中添加了金屬元素的半導體層103的薄膜電晶體170。圖6A是此階段的截面圖。圖9示出了此階段的俯視圖。
然後，較佳的在200℃至600℃下，通常在300℃至500℃下，執行熱處理。例如，使用熔爐在氮氣氣氛下在350℃下執行熱處理一小時。透過此熱處理，執行In-Ga-Zn-O基非單晶膜的原子級重排。此熱處理(包括光退火等)是重要的，因為此熱處理能釋放妨礙載流子轉移的畸變。要注意的是，對熱處理的定時不存在特殊限制，只要在第二In-Ga-Zn-O基非單晶膜形成之後進行即可，而且例如，可在像素電極形成之後執行熱處理。
此外，半導體層103的通道形成區的暴露部分可經受氧自由基處理，從而可獲得常關閉型薄膜電晶體。此外，自由基處理可修復由蝕刻引起的半導體層103中的損傷。較佳的在O2 或N2 O的氣氛下，較佳的在N2 、He、或Ar等包括氧的氣氛下，執行自由基處理。可在添加了Cl2 或CF4 的上述氣氛下執行該自由基處理。注意較佳的在未施加偏置的情況下執行該自由基處理。
在第四光微影步驟中，由與源或汲極電極層105a和105b相同的材料製成的第二端子122保留在端子部分中。注意，第二端子122電連接至源極引線(包括源或汲極電極層105a和105b的源極引線)。
如果使用利用多色調掩模形成的具有不同厚度(通常兩種厚度)的多個區域的抗蝕劑掩模，則可減少抗蝕劑掩模的數量，從而導致簡化的方法和更低的成本。
接著，去除抗蝕劑掩模131，並形成保護絕緣層107以覆蓋薄膜電晶體170。可使用透過濺射方法等獲得的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉭膜等形成保護絕緣層107。
接著，執行第五光微影步驟以形成抗蝕劑掩模，並蝕刻保護絕緣層107以形成達到源極電極層或汲極電極層105b的接觸孔125。此外，在同一蝕刻步驟中還形成達到第二端子122的接觸孔127和達到第一端子121的接觸孔126。圖6B示出了此階段的截面圖。
接著，去除抗蝕劑掩模，然後形成透明導電膜。由氧化銦(In2 O3 )、氧化銦一氧化錫合金(In2 O3 -SnO2 ，簡稱為ITO)等透過濺射方法、真空蒸發方法等形成透明導電膜。使用鹽酸基溶液蝕刻這樣的材料。然而，因為在蝕刻ITO時尤其容易產生殘留物，所以可使用氧化銦-氧化鋅合金(In2 O3 -ZnO)來改善蝕刻可加工性。
接著，執行第六光微影步驟以形成抗蝕劑掩模，並透過蝕刻去除不必要的部分，從而形成像素電極層110。
在第六光微影步驟中，在電容器引線108與像素電極層110之間形成儲存電容器，其中電容器部分中的閘極絕緣層102和保護絕緣層107作為電介質。
此外，在第六光微影步驟中，用抗蝕劑掩模覆蓋第一端子和第二端子，從而保留了端子部分中的透明導電膜128和129。透明導電膜128和129用作連接至FPC的電極或引線。在第一端子121上形成的透明導電膜128是用作柵引線的輸入端子的連接端子電極。在第二端子122上形成的透明導電膜129是用作源極引線的輸入端子的連接端子電極。
然後去除抗蝕劑掩模。圖6C示出了此階段的截面圖。注意，圖10是此階段的俯視圖。
圖11A1和11A2分別是此階段的閘極引線端子部分的截面圖和俯視圖。圖11A1是沿圖11A2的線E1-E2的截面圖。在圖11A1中，在保護絕緣膜154上形成的透明導電膜155是用作輸入端子的連接端子電極。此外，在圖11A1的端子部分中，由與閘極引線相同的材料組成的第一端子151和由與源極引線相同的材料組成的連接電極層153彼此交疊，且透過透明導電膜155彼此電連接，其中閘極絕緣層152插入在它們之間。注意，圖6C中透明導電膜128與第一端子121接觸的部分對應於圖11A1中透明導電膜155與第一端子151接觸的部分。
圖11B1和11B2分別是不同於圖6C中所示的源極引線端子部分的截面圖和俯視圖。圖11B1是沿圖11B2的線F1-F2的截面圖。在圖11B1中，在保護絕緣膜154上形成的透明導電膜155是用作輸入端子的連接端子電極。此外，在圖11B1的端子部分中，在電連接至源極引線的第二端子150之下形成由與閘極引線相同的材料組成的電極層156且與第二端子150交疊，其中閘極絕緣層152插入它們之間。電極層156與第二端子150未電連接，而且如果電極層156的電位被設置成不同於第二端子150的電位，諸如浮置、GND或0V，則可形成用來防止雜訊或靜電的電容器。第二端子150電連接至透明導電膜155，而且保護絕緣膜154插入在第二端子150與透明導電膜155之間。
根據像素密度設置多個閘極引線、源極引線以及電容器引線。在端子部分中，還安排了與閘極引線相同電位的多個第一端子、與源極引線相同電位的多個第二端子、與電容器引線相同電位的多個第三端子等。第一到第三端子的數量可以分別是給定的數量，而且可由本領域技術人員酌情確定。
透過這六個光微影步驟，可使用六個光微影掩模完成包括底閘n通道薄膜電晶體的薄膜電晶體170和儲存電容器的像素薄膜電晶體部分。當這些像素薄膜電晶體部分和儲存電容器被安排在對應於它們各自像素的矩陣中時，可形成像素部分，而且可獲得用於製造主動矩陣顯示裝置的基板之一。為簡便起見，在此說明書中將這樣的基板稱為主動矩陣基板。
在製造主動矩陣液晶顯示裝置的情況下，主動矩陣基板和設置有對電極的對基板破相互接合，液晶層插入在它們之間。注意，在主動矩陣基板上設置有電連接至對基板上的對電極的公共電極，而且在端子部分中設置有電連接至公共電極的第四端子。設置第四端子從而公共電極被固定至諸如GND或0V之類的預定電位。
本發明的實施例不限於圖10的像素結構，而且圖12示出了不同於圖10的俯視圖的示例。圖12示出一示例，其中未設置電容器引線，且像素電極與毗鄰像素的閘極引線交疊，而且保護絕緣膜和閘極絕緣膜插入在像素電極與毗鄰像素電極之間以形成儲存電容器。在該情況下，可忽略電容器引線和連接至該電容器引線的第三端子。注意，在圖12中，由相同的附圖標記標注與圖10中相同的部分。
在主動矩陣液晶顯示裝置中，驅動排列成矩陣的像素電極以在螢幕上形成顯示圖案。具體而言，在選定的像素電極與對應於該像素電極的對電極之間施加電壓，從而該像素電極與該對電極之間設置的液晶層受光調制，而此光調制被觀看者識別為顯示圖案。
在顯示運動圖像時，液晶顯示裝置存在問題，因為液晶分子本身的長回應時間引起運動圖像的拖影或模糊。為改善液晶顯示裝置的運動圖像特性，採用了稱為黑插入的驅動方法，其中每隔一個幀周期在整個螢幕上顯示黑色。
替代地，可採用稱為雙幀率驅動的驅動方法，其中垂直迴圈的頻率是通常垂直迴圈的頻率的1.5倍或更多倍、較佳的為2倍或更多倍，以改善運動圖像特性。
進一步替代地，為改善液晶顯示裝置的運動圖像特性，可採用一種驅動方法，其中使用多個LED(發光二極體)光源或多個EL光源來形成表面光源作為背光、而且在一個幀周期中以脈衝方式獨立地驅動該表面光源的每個光源。作為該表面光源，可使用三種或更多種類型的LED，或可使用發射白光的LED。因為能獨立地控制多個LED，所以可使LED的發光時序與光調製的液晶層的時序同步。根據此驅動方法，可將部分LED關閉；因此，可獲得降低功耗的效果，尤其是在螢幕上顯示具有大部分為黑的圖像的情況下。
透過組合這些驅動方法，相比於習知液晶顯示裝置的顯示特性，可改善液晶顯示裝置的諸如運動圖像特性之類的顯示特性。
此說明書中公開的n通道電晶體包括添加了金屬元素用於通道形成區且具有良好動態特性的氧化物半導體膜。因此，可對此說明書中公開的n通道電晶體組合應用這些驅動方法。
在製造發光顯示裝置的情況下，有機發光元件的一個電極(也稱為陰極)被設置為諸如GND或0V之類的低功率源電位；因此，端子部分設置有用於將該陰極設置為諸如GND或0V之類的低功率源電位的第四端子。此外，在製造發光顯示裝置的情況下，除源極引線和閘極引線之外，還設置了電源線。因此，端子部分設置有電連接至該電源線的第五端子。
將氧化物半導體用於薄膜電晶體導致製造成本減少。
可透過向氧化物半導體層添加金屬元素獲得具有穩定電特性的薄膜電晶體，而且可製造具有良好動態特性的薄膜電晶體。因此，可提供包括高可靠薄膜電晶體的半導體裝置。
可酌情將此實施例與其他實施例中公開的結構組合。
(實施例7)
代替在實施例1到6中作為In-Ga-Zn-O基非單晶膜的氧化物半導體層(InMO3 (ZnO)m (m>0)膜)，可使用M是不同金屬元素的InMO3 (ZnO)m (m>0)膜。
作為在此說明書中使用的氧化物半導體，形成透過InMO3 (ZnO)m (m>0)表示的材料的薄膜，而且製造了使用該薄膜作為半導體層的薄膜電晶體。注意，M表示從鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)以及鈷(Co)中選擇的一種或多種金屬元素。存在包含Ga和除Ga之外的上述金屬元素--例如Ga和Ni或Ga和鐵--作為M的情況。而且，在該氧化物半導體中，在某些情況下，除包含金屬元素作為M之外，還包含諸如Fe或Ni之類的過渡金屬元素或過渡金屬的氧化物作為雜質元素。注意，在氧化物半導體膜的沈積期間包含透過M表示的金屬元素和上述雜質元素，因此獲得InMO3 (ZnO)m (m>0)膜。
將鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種添加到諸如InMO3 (ZnO)m (m>0)膜之類的薄氧化物半導體層中。透過選擇用於添加金屬元素的條件和方法，可控制添加了金屬元素的區域或氧化物半導體層中的金屬元素的濃度分佈。
當將金屬元素添加到氧化物半導體層中時，該金屬元素成為氧化物半導體層中的複合中心，由此會降低氧化物半導體層的光敏性。低光敏性能穩定薄膜電晶體的電特性，且能防止由臨界值電壓變化等引起的截止電流增大。
該金屬元素透過被添加到InMO3 (ZnO)m (m>0)膜中而成為該膜的複合中心，藉此可降低其光敏性。作為該金屬元素，可使用鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭金屬元素中的至少一種。不管InMO3 (ZnO)m (m>0)膜中包含的金屬元素類型如何，透過添加這些金屬，可穩定薄膜電晶體的電特性。此外，可控制添加了該金屬元素的區域或氧化物半導體層中的金屬元素的濃度分佈，藉此可降低其光敏性，並有效地穩定薄膜電晶體的電特性。
可透過向氧化物半導體層添加金屬元素獲得具有穩定電特性的薄膜電晶體，而且可製造具有良好動態特性的薄膜電晶體。因此，可提供包括高可靠薄膜電晶體的半導體裝置。
(實施例8)
以下將描述一實施例，其中在顯示裝置中的同一基板上形成排列在像素部分中的驅動器電路和薄膜電晶體的至少一部分，該顯示裝置是半導體裝置的一個示例。
根據實施例1到7形成要設置在像素部分中的薄膜電晶體。此外，實施例1到7中描述的薄膜電晶體是n通道TFT，因此在與像素部分的薄膜電晶體相同的基板上形成驅動器電路中可包括n通道TFT的驅動器電路的一部分。
圖14A是作為半導體裝置的示例的主動矩陣液晶顯示裝置的框圖的示例。圖14A中所示的顯示裝置在基板5300上包括：像素部分5301，其包括分別設置有顯示元件的多個像素；選擇像素的掃描線驅動器電路5302；以及控制輸入選定像素的視頻信號的信號線驅動器電路5303。
像素部分5301透過從信號線驅動器電路5303沿行方向延伸的多個信號線S1到Sm(未示出)連接至信號線驅動器電路5303，且透過從掃描線驅動器電路5302沿列方向延伸的多個掃描線G1到Gn(未示出)連接至掃描線驅動器電路5302。像素部分5301包括排列成矩陣以便對應於信號線S1到Sm和掃描線G1到Gn的多個像素(未示出)。各個像素連接至信號線Sj(信號線S1到Sm中的一個)和掃描線Gj(掃描線G1到Gn中的一個)。
此外，實施例1到7中描述的薄膜電晶體是n通道TFT，而參照圖15描述包括n通道TFT的信號線驅動器電路。
圖15中所示的信號線驅動器電路包括驅動器IC 5601、開關組5602_1到5602_M、第一引線5611、第二引線5612、第三引線5613以及引線5621_1到5621_M。開關組5602_1到5602_M的每一個包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC 5601連接至第一引線5611、第二引線5612、第三引線5613以及引線5621_1到5621_M。開關組5602_1到5602_M中的每一個連接至第一引線5611、第二引線5612以及第三引線5613，而引線5621_1到5621_M分別連接至開關組5602_1到5602_M。引線5621_1到5621_M中的每一個經由第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c連接至三個信號線。例如，第J行的引線5621_J(引線5621_1到5621_M中的一個)分別經由開關組5602_J中包括的第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c連接至信號線Sj-1、信號線Sj以及信號線Sj+1。
信號被輸入第一引線5611、第二引線5612以及第三引線5613中的每一個。
注意，較佳的在單晶基板上形成驅動器IC 5601。此外，較佳的在與像素部分相同的基板上形成開關組5602_1到5602_M。因此，較佳的，透過FPC等連接驅動器IC 5601和開關組5602_1到5602_M。
接著，參照圖16中所示的時序圖描述圖15中所示的信號線驅動器電路的操作。圖16中的時序圖示出選擇了第i列的掃描線Gi的情況。第i列的掃描線Gi的選擇周期被分成第一子選擇周期T1、第二子選擇周期T2以及第三子選擇周期T3。此外，即使選擇了另一行的掃描線，圖15中的信號線驅動器電路也以與圖16相似的方式工作。
注意，圖16中的時序圖示出第J行的引線5621_J分別經由第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c連接至信號線Sj-1、信號線Sj以及信號線Sj+1的情況。
注意，圖16中的時序圖示出選擇了第i列的掃描線Gi的時序、導通/截止第一薄膜電晶體5603a的時序5703a、導通/截止第二薄膜電晶體5603b的時序5703b、導通/截止第三薄膜電晶體5603c的時序5703c以及輸入第J行的引線5621_J的信號5721_J。
在第一子選擇周期T1、第二子選擇周期T2以及第三子選擇周期T3中，不同的視頻信號被輸入引線5621_1到5621_M。例如，在第一子選擇周期T1中輸入引線5621_J的視頻信號被輸入信號線Sj-1，在第二子選擇周期T2中輸入引線5621_J的視頻信號被輸入信號線Sj，以及在第三子選擇周期T3中輸入引線5621_J的視頻信號被輸入信號線Sj+1。此外，透過資料_j-1、資料_j以及資料_j+1表示在第一子選擇周期T1、第二子選擇周期T2以及第三子選擇周期T3中輸入引線5621_J的視頻信號。
如圖16所示，在第一子選擇周期T1中，第一薄膜電晶體5603a導通，而第二薄膜電晶體5603b和第三薄膜電晶體5603c截止。此時，輸入引線5621_J的資料_j-1經由第一薄膜電晶體5603a被輸入信號線Sj-1。在第二子選擇周期T2中，第二薄膜電晶體5603b導通，而第一薄膜電晶體5603a和第三薄膜電晶體5603c截止。此時，輸入引線5621_J的資料_j經由第二薄膜電晶體5603b被輸入信號線Sj。在第三子選擇周期T3中，第三薄膜電晶體5603c導通，而第一薄膜電晶體5603a和第二薄膜電晶體5603b截止。此時，輸入引線5621_J的資料_j+1經由第三薄膜電晶體5603c被輸入信號線Sj+1。
如上所述，在圖15中的信號線驅動器電路中，透過將一個閘選擇周期分成三個，可在一個閘選擇周期中將視頻信號從一個引線5621輸入到三個信號線中。因此，在圖15中的信號線驅動器電路中，在設置有驅動器IC 5601的基板與設置有像素部分的基板之間的連接的數量可以是信號線數量的約1/3。連接數量被減少到信號線數量的約1/3，因此可提高圖15中的信號線驅動器電路的可靠性、生產率等。
要注意的是，對薄膜電晶體的排列、數量、驅動方法等並無特殊限制，只要將一個閘選擇周期分成多個子選擇周期，並如圖15所示地在相應的子選擇周期將視頻信號從一個引線輸入多個信號線即可。
例如，當在三個或更多個子選擇周期中將視頻信號從一個引線輸入到三個或更多個信號線時，只需要添加一個薄膜電晶體和用於控制該薄膜電晶體的一個引線。要注意的是，當一個閘選擇擇周期被分成四個或多個子選擇周期時，一個子選擇周期變得更短。因此，較佳的將一個閘選擇擇周期分成兩個或三個子選擇周期。
作為另一示例，可將一個選擇周期分成如圖17的時序圖所示的預充電周期Tp、第一子選擇周期T1、第二子選擇周期T2以及第三子選擇周期T3。圖17的時序圖示出選擇了第i列的掃描線Gi的時序、第一薄膜電晶體5603a導通/截止的時序5803a、第二薄膜電晶體5603b導通/截止的時序5803b、第三薄膜電晶體5603c導通/截止的時序5803c以及輸入第J行的引線5621_J的信號5821_J。如圖17所示，第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c在預充電周期Tp中導通。此時，輸入引線5621_J的預充電電壓Vp分別經由第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c被輸入信號線Sj-1、信號線Sj以及信號線Sj+1。在第一子選擇周期T1中，第一薄膜電晶體5603a導通，而第二薄膜電晶體5603b和第三薄膜電晶體5603c截止。此時，輸入引線5621_J的資料_j-1經由第一薄膜電晶體5603a被輸入信號線Sj-1。在第二子選擇周期T2中，第二薄膜電晶體5603b導通，而第一薄膜電晶體5603a和第三薄膜電晶體5603c截止。此時，輸入引線5621_J的資料_j經由第二薄膜電晶體5603b被輸入信號線Sj。在第三子選擇周期T3中，第三薄膜電晶體5603c導通，而第一薄膜電晶體5603a和第二薄膜電晶體5603b截止。此時，輸入引線5621_J的資料_j+1經由第三薄膜電晶體5603c被輸入信號線Sj+1。
如上所述，在施加了圖17的時序圖的圖15的信號線驅動器電路中，可將視頻信號高速寫入像素中，因為透過在子選擇周期之前提供預充電選擇周期可對信號線預充電。注意，透過共同的附圖標記表示圖17中類似於圖16的部分，而且省略相似部分或具有相似功能的部分的詳細描述。
接著，描述了掃描線驅動器電路的結構。該掃描線驅動器電路包括移位暫存器和緩衝器。此外，該掃描線驅動器電路可包括位準移位器。在該掃描線驅動器電路中，當將時鐘信號(CLK)和啓動脈衝信號(SP)輸入移位暫存器時，產生選擇信號。所產生的選擇信號被緩衝器儲存和放大，而所得的信號被提供給相應的掃描線。一個線的像素中的電晶體的閘極電極連接至掃描線。因為一個線的像素中的電晶體必須同時立即導通，所以使用了能提供大電流的緩衝器。
將參照圖18和圖19描述用於掃描線驅動器電路的一部分的移位暫存器的一種模式。
圖18示出該移位暫存器的電路結構。圖18中所示的移位暫存器包括多個正反器：正反器5701_i到5701_n。使用第一時鐘信號、第二時鐘信號、啓動脈衝信號以及重置信號來操作該移位暫存器。
將描述圖18的移位暫存器的連接關係。在圖18的移位暫存器中的第i級正反器5701_i(正反器5701_1到5701_n中的一個)中，圖19中所示的第一引線5501連接至第七引線5717_i-1，圖19中所示的第二引線5502連接至第七引線5717_i+1，圖19中所示的第三引線5503連接至第七引線5717_i，以及圖19中所示的第六引線5506連接至第五引線5715。
此外，圖19中所示的第四引線5504連接至奇數級的正反器中的第二引線5712，且連接至偶數級的正反器中的第三引線5713。圖19中所示的第五引線5505連接至第四引線5714。
注意，圖19中所示的第一級正反器5701_1的第一引線5501連接至第一引線5711。而且，圖19中所示的第n級正反器5701_n的第二引線5502連接至第六引線5716。
注意，第一引線5711、第二引線5712、第三引線5713以及第六引線5716可被分別稱為第一信號線、第二信號線、第三信號線以及第四信號線。第四引線5714和第五引線5715可被分別稱為第一電源線和第二電源線。
接著，圖19示出圖18中所示正反器的細節。圖19中所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578中的每一個均為n通道電晶體，而且在閘極-源極電壓(Vgs )超過臨界值電壓(Vth )時導通。
接著，以下將描述圖18中所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極和汲極電極中的一個)連接至第四引線5504。第一薄膜電晶體5571的第二電極(源極電極和汲極電極中的另一個)連接至第三引線5503。
第二薄膜電晶體5572的第一電極連接至第六引線5506。第二薄膜電晶體5572的第二電極連接至第三引線5503。
第三薄膜電晶體5573的第一電極連接至第五引線5505，而第三薄膜電晶體5573的第二電極連接至第二薄膜電晶體5572的閘極電極。第三薄膜電晶體5573的閘極電極連接至第五引線5505。
第四薄膜電晶體5574的第一電極連接至第六引線5506。第四薄膜電晶體5574的第二電極連接至第二薄膜電晶體5572的閘極電極。第四薄膜電晶體5574的閘極電極連接至第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接至第五引線5505。第五薄膜電晶體5575的第二電極連接至第一薄膜電晶體5571的閘極電極。第五薄膜電晶體5575的閘極電極連接至第一引線5501。
第六薄膜電晶體5576的第一電極連接至第六引線5506。第六薄膜電晶體5576的第二電極連接至第一薄膜電晶體5571的閘極電極。第六薄膜電晶體5576的閘極電極連接至第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接至第六引線5506。第七薄膜電晶體5577的第二電極連接至第一薄膜電晶體5571的閘極電極。第七薄膜電晶體5577的閘極電極連接至第二引線5502。第八薄膜電晶體5578的第一電極連接至第六引線5506。第八薄膜電晶體5578的第二電極連接至第二薄膜電晶體5572的閘極電極。第八薄膜電晶體5578的閘極電極連接至第一引線5501。
注意，第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極所連接的點破稱為節點5543。第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極以及第八薄膜電晶體5578的第二電極所連接的點被稱為節點5544。
注意，第一引線5501、第二引線5502、第三引線5503以及第四引線5504可被分別稱為第一信號線、第二信號線、第三信號線以及第四信號線。第五引線5505和第六引線5506可被分別稱為第一電源線和第二電源線。
此外，可僅使用實施例1中描述的n通道TFT形成信號線驅動器電路和掃描線驅動器電路。實施例1中所描述的n通道TFT具有電晶體的高遷移率，從而可提高驅動器電路的驅動頻率。此外，透過作為In-Ga-Zn-O基非單晶膜的源極和汲極區減小了寄生電容；因此，實施例1中描述的n通道TFT具有高的頻率特性(稱為f特性)。例如，使用實施例1中所描述的n通道TFT的掃描線驅動器電路可高速地工作，從而可提高幀頻率並實現黑圖像的插入。
此外，例如，當提高了掃描線驅動器電路中的電晶體通道帶寬或設置了多個掃描線驅動器電路時，可實現更高的幀頻率。當設置了多個掃描線驅動器電路時，用於驅動偶數行的掃描線的掃描線驅動器電路被設置在一側，而用於驅動奇數行的掃描線的掃描線驅動器電路被設置在另一側；因此可實現幀頻率的提高。此外，使用多個掃描線驅動器電路用於向同一掃描線輸出信號對於增大顯示裝置的大小是有利的。
此外，當製造作為半導體裝置的示例的主動矩陣發光顯示裝置時，在至少一個像素中安排多個薄膜電晶體，從而較佳的安排多個掃描線驅動器電路。圖14B示出主動矩陣發光顯示裝置的框圖的示例。
圖14B中所示的發光顯示裝置在基板5400上包括：像素部分5401，其包括分別設置有顯示元件的多個像素；用於選擇像素的第一掃描線驅動器電路5402和第二掃描線驅動器電路5404；以及用於控制輸入選定像素的視頻信號的信號線驅動器電路5403。
當輸入圖14B中所示的發光顯示裝置的像素的視頻信號是數位信號時，透過切換電晶體的導通/截止使像素發射光或不發射光。因此，可使用區域灰度法或時間灰度法顯示灰度。區域灰度法指的是基於視頻信號將一個像素分成多個子像素、而且獨立驅動各個子像素從而顯示灰度的驅動方法。此外，時間灰度方法指的是控制像素發射光的周期從而顯示灰度的驅動方法。
因為發光元件的回應時間高於液晶元件等的回應時間，所以發光元件比液晶元件更適合於時間灰度方法。具體而言，在利用時間灰度方法顯示的情況下，將一個幀周期分成多個子幀周期。接著，根據視頻信號，在各個子幀周期將像素中的發光元件置為發光狀態或不發光狀態。透過將一個幀周期分成多個子幀周期，可透過視頻信號控制像素在一個幀周期中實際發光的周期時間的總長度，從而可顯示灰度。
注意，在圖14B中所示的發光顯示裝置的示例中，當兩個開關TFT被安排在一個像素中時，第一掃描線驅動器電路5402產生被輸入用作兩個開關TFT中的一個的閘極引線的第一掃描線的信號，而第二掃描線驅動器電路5404產生被輸入用作兩個開關TFT中的另一個的閘極引線的第二掃描線的信號；不過，一個掃描線驅動器電路既可產生被輸入第一掃描線的信號又可產生被輸入第二掃描線的信號。此外，例如，有可能在每個像素中設置用於控制開關元件的操作的多個掃描線，這取決於一個像素中所包括的開關TFT的數量。在此情況下，一個掃描線驅動器電路可產生被輸入多個掃描線的所有信號，或多個掃描線驅動器電路可產生被輸入多個掃描線的信號。
而且在該發光顯示裝置中，可在與像素部分的薄膜電晶體相同的基板上形成可包括驅動器電路中的的n通道TFT的驅動器電路的一部分。替代地，可僅使用實施例1到7中描述的n通道TFT形成信號線驅動器電路和掃描線驅動器電路。
而且，上述驅動器電路可用於使用電連接至開關元件的元件來驅動電子墨水的電子紙，而不限於液晶顯示裝置或發光顯示裝置的應用。電子紙也被稱為電泳顯示裝置(電泳顯示器)，而且其有利之處在於，它具有與普通紙張一樣的可閱讀性，它具有比其他顯示裝置更低的功耗，而且它可被製造得薄和輕。
電泳顯示器可具有多種模式。電泳顯示器包括散佈在溶劑或溶質中的多個微膠囊，各個微膠囊包含帶正電的第一粒子和帶負電的第二粒子。透過對這些微膠囊施加電場，微膠囊中的粒子按相反方向彼此運動，從而僅顯示聚集在一側的粒子的顔色。注意第一粒子和第二粒子分別包含色素，而且在無電場的情況下不移動。而且，第一粒子和第二粒子具有不同的顔色(可以是無色的)。
因此，電泳顯示器是利用所謂的介電電泳效應的顯示器，具有高介電常數的物質透過該效應移動至高電場區。電泳顯示裝置不需要使用液晶顯示裝置中需要的極化器或對基板，而且電泳顯示裝置的重量和厚度均可被減少為液晶顯示裝置的重量和厚度的一半。
在溶劑中散佈的上述微膠囊所處於的溶液被稱為電子墨水。可將此電子墨水印刷在玻璃、塑膠、布料、紙張等的表面上。此外，透過使用具有色素的濾色器或粒子，還可實現彩色顯示。
此外，如果酌情將多個上述微膠囊安排在主動矩陣基板以插入兩個電極之間，則可完成主動矩陣顯示裝置，而且可透過對這些微膠囊施加電場來實現顯示。例如，可使用透過實施例1到7中所描述的薄膜電晶體獲得的主動矩陣基板。
注意，微膠囊中的第一粒子和第二粒子可分別由從導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、以及磁泳材料中選擇的單種材料組成，或由這些材料的任一種的複合材料組成。
透過上述方法，可將高可靠的顯示裝置製造為半導體裝置。
可利用其他實施例中描述的結構以適當的組合實現此實施例。
(實施例9)
當製造了薄膜電晶體並將其用於像素部分並進一步用於驅動器電路時，可製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，當在與像素部分相同的基板上形成使用薄膜電晶體的驅動器電路的一部分或全部時，可獲得板上系統。
顯示裝置包括顯示元件。作為該顯示元件，可使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件在其種類中包括照度受電流或電壓控制的元件，具體包括無機電致發光(EL)元件、有機EL元件等。此外，可使用諸如電子墨水之類的對比度受電效應改變的顯示介質。
此外，該顯示裝置包括封裝有顯示元件的面板和包括安裝在面板上的控制器的IC等的模組。本發明還關於元件基板，其對應於顯示裝置的製造工藝中在完成顯示元件之前的一種模式，而且該元件基板設置有用於向多個像素中的每一個中的顯示元件提供電流的裝置。具體而言，該元件基板可以處於僅形成顯示元件的一個像素電極之後的狀態、在形成作為像素電極的導電膜之後的狀態、在該導電膜被蝕刻以形成像素電極之前的狀態或任何其他狀態。
注意，此說明書中的顯示裝置表示圖像顯示裝置、顯示裝置或光源(包括發光裝置)。此外，該顯示裝置在其種類中還可包括以下模組：附連有諸如FPC(撓性印刷電路)、TAB(帶式自動接合)帶或TCP(帶式載體封裝)之類的連接器的模組；具有在其末梢設置有印刷線路板的TAB帶或TCP的模組；以及IC(積體電路)透過COG(玻璃上的晶片)方法直接安裝在顯示元件上的模組。
將參照圖22A1、22A2以及22B描述作為半導體裝置的一個實施例的液晶顯示面板的外觀和截面。圖22A1和22A2分別是面板的俯視圖，其中在第一基板4001上形成高可靠薄膜電晶體4010和4011，而且液晶元件4013被密封劑4005密封在第一基板4001與第二基板4006之間。薄膜電晶體4010和4011分別包括如實施例1中所描述的添加了金屬元素的作為半導體層的氧化物半導體膜。圖22B是沿圖22A1和圖22A2的線M-N的截面圖。
設置了密封劑4005以包圍像素部分4002和設置在第一基板4001上的掃描線驅動器電路4004。在像素部分4002和掃描線驅動器電路4004之上設置第二基板4006。因此，透過第一基板4001、密封劑4005以及第二基板4006使像素部分4002和掃描線驅動器電路4004以及液晶層4008密封到一起。在單獨製備的基板上使用單晶半導體膜或多晶半導體膜形成的信號線驅動器電路4003安裝在第一基板4001上與被密封劑4005包圍的區域不同的區域中。
要注意，對於單獨形成的驅動器電路的連接方法無特殊限制，而且可使用COG方法、引線接合方法、TAB方法等。圖22A1示出透過COG方法安裝信號線驅動器電路4003的示例，而圖22A2示出透過TAB方法安裝信號線驅動器電路4003的示例。
在第一基板4001上設置的像素部分4002和掃描線驅動器電路4004各包括多個薄膜電晶體。圖22B示出像素部分4002中包括的薄膜電晶體4010和掃描線驅動器電路4004中包括的薄膜電晶體4011。絕緣層4020和4021設置在薄膜電晶體4010和4011上。
作為薄膜電晶體4010和4011中的每一個，可採用如實施例1所描述的包括添加了金屬元素的氧化物半導體膜作為半導體層的高可靠薄膜電晶體。替代地，可採用實施例2到7中所描述的薄膜電晶體。在此實施例中，薄膜電晶體4010和4011是n通道薄膜電晶體。
液晶元件4013中包括的像素電極層4030電連接至薄膜電晶體4010。在第二基板4006上形成液晶元件4013的對電極層4031。像素電極層4030、對電極層4031以及液晶層4008相互交疊的部分對應於液晶元件4013。要注意，像素電極層4030和對電極層4031分別設置有起對準膜作用的絕緣層4032和絕緣層4033。液晶層4008被夾在像素電極層4030與對電極層4031之間，其中還有絕緣層4032和4033。
要注意，可由玻璃、金屬(通常是不銹鋼)、陶瓷或塑膠製成第一基板4001和第二基板4006。作為塑膠，可使用FRP(玻璃纖維強化塑膠)板、PVF(聚氟乙烯)膜、聚酯膜、或丙烯酸類樹脂膜。替代地，可使用有鋁箔夾在PVF膜或聚酯膜之間的結構的薄板。
透過絕緣膜的選擇性蝕刻而獲得由附圖標記4035表示的柱狀隔離件，而且被設置而用於控制像素電極層4030與相對電極層4031之間的距離(單元間隙)。注意還可使用球狀隔離件。相對電極層4031電連接至設置在與薄膜電晶體4010相同的基板上的公共電位線。透過使用公共連接部分，相對電極層4031可透過設置在該對基板之間的導電粒子電連接至公共電位線。注意，這些導電粒子包含在密封劑4005中。
替代地，可使用不需要對準膜的表現出藍相的液晶。藍相是液晶相之一，當膽甾型液晶的溫度升高時，剛好在膽甾相變成各向同性相之前產生藍相。因為僅在窄溫度範圍中產生藍相，所以將包含5%或更多重量百分比的手性劑的液晶組合物用於液晶層4008以展寬該溫度範圍。包括表現出藍相的液晶和手性劑的液晶組合物具有10μs到100μs的短回應時間、具有不需要對準工藝的光學各向同性、且具有小的視角依賴性。
除透射型液晶顯示裝置之外，本發明的實施例還可應用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
描述了極化板設置在基板的外表面上而用於顯示元件的著色層和電極層設置在基板的內表面上的液晶顯示裝置的示例；不過，極化板還可設置在基板的內表面上。極化板和著色層的層疊結構不限於在此實施例中描述的結構，而可根據極化板和著色層的材料或製造步驟的條件來酌情設置。此外，可設置用作黑色基質的擋光膜。
此外，為減少薄膜電晶體的表面粗糙度和提高薄膜電晶體的可靠性，使用作為保護膜或平坦化絕緣膜的絕緣層(絕緣層4020和絕緣層4021)覆蓋實施例1獲得的薄膜電晶體。注意，設置該保護膜用於防止空氣中包含的諸如有機物質、金屬物質或水汽之類的雜質進入，而且較佳的該保護膜是緻密膜。可使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜以及氮氧化鋁膜中的任一種透過濺射方法將該保護膜形成為單層膜或層疊膜。雖然在此實施例中描述了透過濺射方法形成保護膜的示例，但本發明的實施例不限於此方法，而且可採用多種方法。
這裏，形成了具有層疊結構的絕緣層4020作為保護膜。作為絕緣層4020的第一層，透過濺射方法形成氧化矽膜。使用氧化矽膜作為保護膜具有防止用於源和汲極電極層的鋁膜的小丘的效果。
此外，形成絕緣層作為保護膜的第二層。在此實施例中，作為絕緣層4020的第二層，透過濺射方法形成氮化矽膜。將氮化矽膜用作保護膜可防止諸如鈉離子之類的移動離子進入半導體區，從而抑制TFT的電特性變化。
在形成保護膜之後，可使該半導體層經受退火(300℃到400℃)。
形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可使用諸如聚酰亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂之類的具有耐熱性的有機材料。除這些有機材料之外，還有可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可透過堆疊由這些材料組成的多層絕緣膜來形成絕緣層4021。
注意，矽氧烷樹脂是由作為起始材料的矽氧烷材料組成且具有Si-O-Si鍵的樹脂。作為取代基，可使用有機基(例如烷基或芳香基)或氟基。該有機基可包括氟基。
對於形成絕緣層4021的方法沒有特殊限制，而且根據材料，可透過使用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴放電法(例如噴墨法、絲網印刷、膠版印刷等)、刮片法、輥塗法、幕塗法、刀塗法等形成絕緣層4021。在使用材料解決方案形成絕緣層4021的情況下，可在烘焙步驟同時對該半導體層退火(在300℃到400℃下)。絕緣層4021的烘焙步驟也用作半導體層的退火步驟，藉此可高效地製造半導體裝置。
像素電極層4030和對電極層4031可由諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化鋅銦、包含氧化鈦的氧化銦、包含氧化鈦的氧化錫銦、氧化錫銦(下文稱為ITO)、氧化鋅銦或添加了氧化矽的氧化錫銦之類的透光導電材料製成。
包含導電高分子(也稱為導電聚合物)的導電組合物可用於像素電極層4030和對電極層4031。由導電組合物製成的像素電極較佳的具有10000歐姆每方塊或更低的薄膜電阻和在550nm波長下的70%或更高的透射率。此外，導電組合物中包含的導電高分子的電阻率較佳的為0.1Ω‧cm或更低。
作為該導電高分子，可使用所謂的π電子共軛導電聚合物。例如，有可能使用聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、或它們中的兩種或多種的共聚物。
此外，從FPC 4018對單獨形成的信號線驅動器電路4003以及掃描線驅動器電路4004或像素部分4002提供多個信號和電位。
連接端子電極4015由與液晶元件4013中所包括的像素電極層4030相同的導電膜形成，而端子電極4016由與薄膜電晶體4010和4011的源和汲極電極層相同的導電膜形成。
連接端子電極4015透過各向異性導電膜4019電連接至FPC 4018中包括的端子。
注意，圖22A1、22A2以及22B示出了單獨形成信號線驅動器電路4003且安裝在第一基板4001上的示例；不過，本發明不限於此結構。可單獨形成掃描線驅動器電路然後安裝，或單獨形成僅信號線驅動器電路的一部分或掃描線驅動器電路的一部分，然後安裝。
圖23示出透過使用根據此說明書中公開的製造方法製造的TFT基板形成為半導體裝置的液晶顯示模組的示例。
圖23示出液晶顯示模組的示例，其中基板2600和對基板2601透過密封劑2602相互接合，而包括TFT等的像素部分2603、包括液晶層的顯示元件2604以及著色層2605設置在所述基板之間以形成顯示區。著色層2605是實現彩色顯示所必需的。在RGB系統的情況下，為相應的像素設置了對應於紅色、綠色以及藍色的相應的著色層。在基板2600和對基板2601外設置了極化板2606和2607以及漫射板2613。光源包括冷陰極管2610和反射板2611。電路板2612透過撓性線路板2609連接至基板2600的引線電路部分2608，且包括諸如控制電路或電源電路之類的外部電路。極化板和液晶層可堆疊，而且它們之間插入有阻滯板。
對於液晶顯示模組，可使用TN(扭曲向列)模式、IPS(共面切換)模式、FFS(邊緣場切換)模式、MVA(多疇垂直取向)模式、PVA(圖像垂直調整)模式、ASM(軸對稱排列微單元)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式等。
透過上述方法，可將高可靠的顯示裝置製造為半導體裝置。
可利用其他實施例中描述的結構以適當的組合來實現此實施例。
(實施例10)
將描述電子紙的示例作為半導體裝置。
圖13示出作為半導體裝置的示例的主動矩陣電子紙。可按照實施例1中所描述的薄膜電晶體類似的方式製造用於該半導體裝置的薄膜電晶體581，而且薄膜電晶體581是包括添加了金屬元素的氧化物半導體膜作為半導體層的高可靠薄膜電晶體。實施例2到7中描述的薄膜電晶體也可用作此實施例的薄膜電晶體581。
圖13中的電子紙是使用扭轉球顯示系統的顯示裝置的示例。扭轉球顯示系統指的是一種方法，其中各個著色為黑色或白色的球狀粒子被安排在作為用於顯示元件的電極層的第一電極層與第二電極層之間、而且在第一電極層與第二電極層之間產生電位差以控制球狀粒子取向從而實現顯示。
為基板580設置的薄膜電晶體581是底閘薄膜電晶體，而其源或汲極電極層透過絕緣層583、584以及585中形成的開口與第一電極層587接觸，藉此薄膜電晶體581電連接至第一電極層587。在為相對電極596設置的第一電極層587與第二電極層588之間設置了各具有黑區590a、白區590b以及被這些區周圍的液體填充的腔594的球狀粒子589。球狀粒子589周圍的空間被諸如樹脂之類的填充物595填充(圖13)。第一電極層587對應於像素電極，而第二電極層588對應於公共電極。第二電極層588電連接至設置在與薄膜電晶體581同一基板上的公共電位線。透過使用公共連接部分，第二電極層588可透過設置在該對基板之間的導電粒子電連接至公共電位線。
還可使用電泳元件代替扭轉球。使用密封了透明液體、帶正電或負電的白色微粒以及帶負電或正電的黑色微粒(具有與白色微粒相反的極性)的具有約10μm到200μm直徑的微膠囊。在設置在第一電極層與第二電極層之間的微膠囊中，當透過第一電極層和第二電極層施加電場時，白微粒和黑微粒移動到彼此相反側，從而可顯示白色或黑色。使用此原理的顯示元件是電泳顯示元件，而且一般稱為電子紙。電泳顯示元件比液晶顯示元件具有更高反射率，因此不需要輔助光、功耗低、而且可在暗處識別顯示部分。此外，即使未對顯示部分提供電能，也能保持已經顯示過一次的圖像。因此，即使具有顯示功能的半導體裝置(可簡單稱為顯示裝置或設置有顯示裝置的半導體裝置)遠離電波源，也能保存已顯示的圖像。
透過此方法，可製造作為半導體裝置的高可靠的電子紙。
可利用其他實施例中描述的結構以適當的組合實現此實施例。
(實施例11)
將描述作為半導體裝置的發光顯示裝置的示例。作為顯示裝置中包括的顯示元件，此處描述了利用電致發光的發光元件。利用電致發光的發光元件是根據發光材料是有機化合物還是無機化合物來分類的。一般而言，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，透過對發光元件施加電壓，電子和電洞分別從一對電極注入包含發光有機化合物的層中，且電流流動。然後載流子(電子和電洞)複合，從而激發發光有機化合物。發光有機化合物從激發態返回基態，從而發射光。由於這種機制，此發光元件被稱為電流激發發光元件。
無機EL元件根據它們的元件結構分類為散射型無機EL元件和薄膜無機EL元件。散射型無機EL元件具有發光材料的粒子散佈在粘合劑中的發光層，而且其發光機制是利用施主能級和受主能級的施主-受主複合型發光。薄膜無機EL元件具有發光層夾在介電層之間的結構，而介電層又進一步夾在電極之間，其發光機制是利用金屬離子的內層電子躍遷的局部發光。注意，這裏使用有機EL元件作為發光元件作出該描述。
圖20示出作為可透過數位時間灰度法驅動的半導體裝置的示例的像素結構的示例。
將描述可透過數位時間灰度法驅動的像素的結構和操作。此處描述了一個示例，其中一個像素包括使用氧化物半導體層(In-Ga-Zn-O基非單晶膜)作為通道形成區的兩個n通道電晶體。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404以及電容器6403。開關電晶體6401的閘極連接至掃描線6406，開關電晶體6401的第一電極(源極電極和汲極電極中的一個)連接至信號線6405，而開關電晶體6401的第二電極(源極電極和汲極電極中的另一個)連接至驅動電晶體6402的閘極。驅動電晶體6402的閘極透過電容器6403連接至電源線6407，驅動電晶體6402的第一電極連接至電源線6407，而驅動電晶體6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於公共電極6408。公共電極6408電連接至設置在同一基板上的公共電位線。
注意，發光元件6404的第二電極(公共電極6408)被設置為低電源電位。該低電源電位低於提供給電源線6407的高電源電位。例如，GND、0V等可設置為低電源電位。高電源電位與低電源電位之差被施加給發光元件6404，從而電流流過發光元件6404，藉此發光元件6404發光。因此，設置各個電位，以使高電源電位與低電源電位之差大於或等於發光元件6404的正向臨界值電壓。
當驅動電晶體6402的閘極電容用作電容器6403的替代物時，可省去電容器6403。可在通道區與閘極電極之間形成驅動電晶體6402的閘極電容。
這裏，在使用電壓輸入電壓驅動方法的情況下，視頻信號被輸入驅動電晶體6402的閘極以使驅動電晶體6402完全導通或截止。即，驅動電晶體6402在線性區中工作，因此高於電源線6407電壓的電壓被施加給驅動電晶體6402的閘極。注意，大於或等於電源線電壓加上驅動電晶體6402的Vth 的電壓被施加給信號線6405。
在使用類比灰度法代替數位時間灰度法的情況下，透過以不同的方式輸入信號可採用如圖20中一樣的像素結構。
在使用類比灰度驅動方法的情況下，大於或等於發光元件元件6404的正向電壓加上驅動電晶體6402的Vth 的電壓被施加給驅動電晶體6402的閘極。發光元件6404的正向電壓指的是獲得期望照度的電壓，且包括至少正向臨界值電壓。透過輸入視頻信號以使驅動電晶體6402能在飽和區工作，電流可流過發光元件6404。為了使驅動電晶體6402能工作於飽和區，電源線6407的電位高於驅動電晶體6402的閘極電位。利用類比視頻信號，與視頻信號一致的電流流過發光元件6404，從而可實現類比灰度驅動方法。
注意，該像素結構不限於圖20中所示的像素結構。例如，圖20中的像素還可包括開關、電阻器、電容器、電晶體、邏輯電路等。
接著，將參照圖21A到21C描述發光元件的結構。這裏，將以n通道驅動TFT為例描述像素的截面結構。可按照與實施例1中所描述的薄膜電晶體相似的方式製造用於圖21A到21C中所示的半導體裝置的驅動TFT 7001、7011以及7021，而且它們是每個都包括添加了金屬元素的氧化物半導體膜作為半導體層的高可靠薄膜電晶體。替代地，可採用實施例2到7中所描述的薄膜電晶體作為驅動TFT 7001、7011以及7021。
為提取從發光元件發出的光，需要陽極或陰極中的至少一個來透射光。在基板上形成薄膜電晶體和發光元件。發光元件可具有透過與基板相對的表面提取光的頂發光結構、透過基板一側上的表面提取光的底發光結構、或透過與基板相對的表面和基板一側上的表面提取光的雙發光結構。可將像素結構應用於具有這些發光結構中的任一種的發光元件。
將參照圖21A描述具有頂發光結構的發光元件。
圖21A是驅動TFT 7001是n型而且光從發光元件7002發射至陽極7005側的情況下的像素的截面圖。在圖21A中，發光元件7002的陰極7003電連接至驅動TFT 7001，而發光層7004和陽極7005以此順序堆疊在陰極7003上。陰極7003可由多種導電材料製成，只要它們具有低功函數並反射光。例如，較佳的使用Ca、Al、CaF、MgAg、AlLi等。發光層7004可被形成為單層或堆疊的多層。當將發光層7004形成為多層時，透過按照以下順序在陰極7003上堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層以及電洞注入層而形成發光層7004。注意，不需要設置所有這些層。陽極7005由諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化鋅銦、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧錫化銦(下文稱為ITO)、氧化鋅銦或添加了氧化矽的氧化錫銦之類的透光導電材料製成。
發光元件7002對應於發光層7004夾在陰極7003與陽極7005之間的區域。在圖21A中所示像素的情況下，如箭頭所示，光從發光元件7002發射至陽極7005。
接著，將參照圖21B描述具有底發光結構的發光元件。圖21B是驅動TFT 7011是n型的而且光從發光元件7012發射至陰極7013側的情況下的像素的截面圖。在圖21B中，在電連接至驅動TFT 7011的透光導電膜7017上形成發光元件7012的陰極7013，而發光層7014和陽極7015以此順序堆疊在陰極7013上。注意，當陽極7015具有透光性質時，可形成用於反射和阻擋光的擋光膜7016來覆蓋陽極7015。對於陰極7013，與圖21A的情況一樣，可使用多種材料，只要它們是具有低功函數的導電材料。注意，陰極7013被形成為具有可透光的厚度(較佳的約5nm到30nm)。例如，具有20nm厚度的鋁膜可用作陰極7013。類似於圖21A的情況，可使用單層或堆疊的多層形成發光層7014。不需要陽極7015透光，但陽極7015可由如圖21A的情況一樣的透光導電材料製成。作為擋光膜7016，例如可使用反射光的金屬；不過，它不限於金屬膜。例如，還可使用添加了黑色素的樹脂。
發光元件7012對應於發光層7014夾在陰極7013與陽極7015之間的區域。在圖21B中所示像素的情況下，如箭頭所示，光從發光元件7012發射至陰極7013側。
接著，將參照圖21C描述具有雙發光結構的發光元件。在圖21C中，在電連接至驅動TFT 7021的透光導電膜7027上形成發光元件7022的陰極7023，而發光層7024和陽極7025以此順序堆疊在陰極7023上。像圖21A的情況一樣，陰極7023可由多種導電材料製成，只要它們具有低功函數。注意，陰極7023被形成為具有能透射光的厚度。例如，具有20nm厚度的鋁膜可用作陰極7023。如圖21A中一樣，發光層7024可被形成為單層或堆疊的多層。陽極7025可由像圖21A的情況中一樣的透光導電材料製成。
發光元件7022對應於陰極7023、發光層7024以及陽極7025彼此交疊的區域。在圖21C中所示像素的情況下，如箭頭所示，光從發光元件7022發射至陽極7025側和陰極7023側。
雖然這裏描述了有機EL元件作為發光元件，但還可提供無機EL元件作為發光元件。
注意，描述了控制發光元件的驅動的薄膜電晶體(驅動TFT)電連接至發光元件的示例；不過，可採用用於電流控制的TFT連接在驅動TFT與發光元件之間的結構。
注意，該半導體裝置的結構不限於圖21A到21C中所示的那些結構，而且可基於此說明書中公開的技術以多種方式修改。
接著，將參照圖24A和24B描述作為半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀和截面。圖24A是使用密封劑將形成在第一基板上的薄膜電晶體和發光元件密封在第一基板與第二基板之間的面板的俯視圖。圖24B是沿圖24A的線H-I的截面圖。
密封劑4505被設置成包圍設置在第一基板4501上的像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b。此外，第二基板4506設置在像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b上。因此，像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b連同填充物4507透過第一基板4501、密封劑4505以及第二基板4506密封到一起。較佳的，顯示裝置被保護膜(諸如粘接膜或紫外可固化樹脂膜)或具有高氣密性和幾乎無除氣的覆蓋材料封裝(密封)，從而該顯示裝置不暴露在外部空氣中。
形成在第一基板4501上的像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b各包括多個薄膜電晶體，而在圖24B中示出了作為示例的包括在像素部分4502中的薄膜電晶體4510和包括在信號線驅動器電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509和4510中的每一個，可採用如實施例1所描述的包括添加了金屬元素的氧化物半導體膜作為半導體層的高可靠薄膜電晶體。替代地，可採用實施例2到7中所描述的薄膜電晶體。薄膜電晶體4509和4510是n通道薄膜電晶體。
此外，附圖標記4511表示發光元件。包括在發光元件4511中的作為像素電極的第一電極層4517電連接至薄膜電晶體4510的源極電極層或汲極電極層。注意，發光元件4511的結構不限於包括第一電極層4517、電致發光層4512以及第二電極層4513的層疊結構。可根據從發光元件4511提取光的方向等酌情改變發光元件4511的結構。
由有機樹脂膜、無機絕緣膜或有機聚矽氧烷製成隔離壁4520。尤其較佳的，由光敏材料製成隔離壁4520，且在第一電極層4517上具有開口，以使開口的側壁被形成為具有連續彎曲的斜面。
電致發光層4512可被形成為單層或堆疊的多層。
可在第二電極層4513和隔離壁4520上形成保護膜，以阻止氧氣、氫氣、水氣、二氧化碳等進入發光元件4511。作為保護膜，可形成氮化矽膜、氮氧化矽膜、DLC膜等。
從FPC 4518a和4518b將多個信號和電壓提供給信號線驅動器電路4503a和4503b、掃描線驅動器電路4504a和4504b或像素部分4502。
由與發光元件4511中所包括的第一電極層4517相同的導電膜形成連接端子電極4515，而由與薄膜電晶體4509和4510中包括的源和汲極電極層相同的導電膜形成端子電極4516。
連接端子電極4515透過各向異性導電膜4519電連接至FPC 4518a的端子。
位於從發光元件4511提取光的方向的第二基板4506需要具有透光性質。在該情況下，使用諸如玻璃板、塑膠板、聚酯膜或丙烯酸膜之類的透光材料。
作為填充物4507，除諸如氮氣或氬氣之類的惰性氣體之外，還可使用紫外可固化樹脂或熱固性樹脂。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯乙酸乙烯酯)。例如，使用氮氣作為填充物。
此外，在需要時，可在發光元件的發光表面上酌情設置諸如極化板、圓形極化板(包括橢圓極化板)、阻滯板(四分之一波板或半波板)或濾色器之類的光學膜。此外，極化板或圓形極化板可設置有抗反射膜。例如，可執行抗眩光處理，透過該處理能透過表面上的凸起和凹陷漫射反射光以減少眩光。
信號線驅動器電路4503a和4503b和掃描線驅動器電路4504a和4504b可作為使用單晶半導體膜或多晶半導體膜形成的驅動器電路安裝在單獨製備的基板上。替代地，可單獨形成和安裝信號線驅動器電路及其部分或掃描線驅動器電路及其部分。此實施例不限於圖24A和24B中所示結構。
透過上述方法，可將高可靠的發光顯示裝置(顯示面板)製造為半導體裝置。
可利用其他實施例中描述的結構以適當的組合實現此實施例。
(實施例12)
此說明書中公開的半導體裝置可應用於電子紙。電子紙可用於多種領域的電子電器，只要它們顯示資料。例如，電子紙可應用於電子書設備(電子書)、海報、諸如火車之類的車輛中的廣告、或諸如信用卡之類的多種卡的顯示器。圖25A和25B以及圖26中示出了電子電器的示例。
圖25A示出使用電子紙的海報2631。在廣告媒體是印刷報紙的情況下，透過手工更換廣告；然而，透過使用此說明書中公開的電子紙，可在短時間內改變廣告顯示內容。此外，可在無顯示缺陷的情況下獲得穩定的圖像。注意，該海報可具有能無線發送和接收資料的配置。
圖25B示出諸如火車之類的車輛中的廣告2632。在廣告媒體是印刷報紙的情況下，透過手工更換廣告；然而，透過使用此說明書中公開的電子紙，可在更少人力的情況下在短時間內改變廣告顯示內容。此外，可在無顯示缺陷的情況下獲得穩定的圖像。注意，車輛中的廣告可具有能無線發送和接收資料的配置。
圖26示出電子書設備2700的示例。例如，電子書設備2700包括兩個外殼--外殼2701和外殼2703。外殼2701和外殼2703與樞紐2711組合，從而該電子書設備2700可以該樞紐2711為軸打開和關閉。利用這樣的結構，電子書設備2700可類似於紙書一樣工作。
顯示部分2705和顯示部分2707分別被包括在外殼2701和外殼2703中。顯示部分2705和顯示部分2707可顯示一幅圖像或不同圖像。例如，在顯示部分2705和顯示部分2707顯示不同圖像的情況下，可在右邊的顯示部分(圖26中的顯示部分2705)上顯示文字，而在左邊的顯示部分上顯示圖像(圖26中的顯示部分2707)。
圖26示出外殼2701設置有操作部分等的示例。例如，外殼2701設置有電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可翻頁。可在外殼的顯示部分的同一表面上設置鍵盤、指向裝置等。此外，可在外殼的後面或側面上設置外部連接端子(耳機端子、USB端子、可連接至諸如AC配接器和USB電纜之類的各種電纜的端子等)、記錄媒體插入部分等。而且，電子書設備2700可具有電子詞典功能。
電子書設備2700可具有能無線發送和接收資料的配置。透過無線通信，可從電子書伺服器購買和下載想要的圖書資料等。
(實施例13)
此說明書中公開的半導體裝置可應用作為多種電子電器(包括娛樂機)。電子電器的示例包括電視機(也稱為電視或電視接收器)、電腦顯示器等、諸如數位相機或數位攝像機之類的相機、數位相框、行動電話(也稱為行動電話或行動電話機)、攜帶型遊戲終端、攜帶型資訊終端、音頻再現設備、諸如彈球盤機之類的大尺寸遊戲機等。
圖27A示出電視機9600的示例。在電視機9600中，顯示部分9603包括在外殼9601中。可在顯示部分9603上顯示圖像。這裏，外殼9601由支架9605支承。
可利用外殼9601的操作開關或獨立的遙控器9610操作電視機9600。可利用遙控器9610的操作鍵9609控制頻道和音量，從而控制顯示部分9603上顯示的圖像。此外，遠端控制器9610可設置有用於顯示從遙控器9610輸入的資料的顯示部分9607。
注意，電視機9600設置有接收器、數據機等。利用該接收器，可接收一般的電視廣播。此外，當電視機9600經由數據機透過有線或無線連接連接至通信網路時，可實現單向(從發射器到接收器)或雙向(發射器與接收器之間、接收器之間等)資料通信。
圖27B示出數位相框9700的示例。例如，在數位相框9700中，顯示部分9703被包括在外殼9701中。可在顯示部分9703上顯示多幅圖像。例如，顯示部分9703可顯示數位相機等拍攝的圖像資料而起普通相框的作用。
注意，數位相框9700設置有操作部分、外部連接部分(USB端子、可連接至諸如USB電纜之類的多種電纜的端子等)、記錄媒體插入部分等。雖然它們可被設置在與顯示部分相同的表面上，但較佳的，為了數位相框9700的設計而將它們設置在側面或後面。例如，儲存由數位相機拍攝的圖像資料的記憶體被插入數位相框的記錄媒體插入部分中，藉此圖像資料可被轉移並顯示在顯示部分9703上。
數位相框9700可具有能無線發送和接收資料的配置。透過無線通信，可轉移期望的圖像資料以供顯示。
圖28A示出包括兩個外殼的攜帶型娛樂機：外殼9881和外殼9891。外殼9881和9891與連接部分9893連接以便打開和關閉。顯示部分9882和顯示部分9883分別被包括在外殼9881和外殼9891中。此外，圖28A中所示的攜帶型娛樂機包括揚聲器部分9884、記錄媒體插入部分9886、LED燈9890、輸入裝置(操作鍵9885、連接端子9887、感測器9888(具有測量力、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、輻射、流速、濕度、梯度、振動、氣味或紅外線功能的感測器))或話筒9889)等。不言而喻，該攜帶型娛樂機的結構不限於上述結構，而且可採用設置有此說明書中公開的至少一個半導體裝置的其他結構。該攜帶型娛樂機可酌情包括其他附加設備。圖28A中所示的攜帶型娛樂機具有讀取儲存在記錄媒體中的程式或資料以顯示在顯示部分上的功能，以及透過無線通信與另一攜帶型娛樂機共用資訊的功能。圖28A中所示的攜帶型娛樂機可具有不限於上述功能的多種功能。
圖28B示出作為大尺寸娛樂機的自動售貨機9900的示例。在自動售貨機9900中，顯示部分9903包括在外殼9901中。此外，自動售貨機9900包括諸如起始桿或停止開關之類的操作裝置、硬幣槽、揚聲器等。不言而喻，該自動售貨機9900的結構不限於上述結構，而且可採用設置有此說明書中公開的至少一個半導體裝置的其他結構。該自動售貨機9900可酌情包括其他附加設備。
圖29A示出行動電話1000的示例。行動電話1000設置有包括在外殼1001中的顯示部分1002、操作按鈕1003、外部連接埠1004、揚聲器1005、話筒1006等。
當用手指等觸摸圖29A中所示的行動電話1000的顯示部分1002時，資料可被輸入行動電話1000。此外，可透過手指等觸摸顯示部分1002來執行諸如打電話和編輯郵件之類的操作。
顯示部分1002主要有三種螢幕模式。第一種模式是主要用於顯示圖像的顯示模式。第二種模式是主要用於輸入諸如文字之類的資料的輸入模式。第三種模式是組合顯示模式和輸入模式這兩種模式的顯示-輸入模式。
例如，在打電話或編輯郵件的情況下，為顯示部分1002選擇主要用於輸入文字的文字輸入模式，從而可輸入顯示在螢幕上的文字。在該情況下，較佳的在顯示部分1002的螢幕的幾乎全部區域上顯示鍵盤或數位按鈕。
當諸如陀螺儀或加速度感測器之類的包括用於檢測傾斜的感測器的檢測設備設置在行動電話1000內部時，可透過確定行動電話1000的取向(無論行動電話1000被放置成水平還是垂直以用於景色模式或肖像模式)自動切換顯示部分1002的螢幕上的顯示內容。
透過觸摸顯示部分1002或操作外殼1001的操作按鈕1003可切換螢幕模式。替代地，可根據顯示部分1002上顯示的圖像類型切換螢幕模式。例如，當顯示在顯示部分上的圖像信號是移動圖像資料時，螢幕模式被切換成顯示模式。當該信號是文字資料時，螢幕模式被切換成輸入模式。
此外，在輸入模式中，當未進行透過觸摸顯示部分1002的輸入達一定時間，同時顯示部分1002中的光感測器檢測到信號時，可控制螢幕模式從輸入模式切換至顯示模式。
顯示部分1002可起圖像感測器的作用。例如，透過用手掌或手指觸摸顯示部分1002採集掌紋、指紋等圖像，藉此執行個人認證。此外，透過為顯示部分提供背光或發射近紅外光的感測光源，也能採集指紋、掌紋等圖像。
圖29B示出行動電話1000的另一示例。圖29B中的行動電話具有：外殼9411中的顯示裝置9410，其包括顯示部分9412和操作按鈕9413；以及外殼9401中的通信裝置9400，其包括操作按鈕9402、外部輸入端子9403、話筒9404、揚聲器9405以及在接收到電話時發射光的發光部分9406。具有顯示功能的顯示裝置9410可透過按照箭頭表示的兩個方向移動而從具有電話功能的通信裝置9400脫離或附連至該通信裝置9400。因此，顯示裝置9410和通信裝置9400可沿它們的短邊或長邊彼此附連。此外，當僅需要顯示功能時，顯示裝置9410可從通信裝置9400脫離並單獨使用。圖像或輸入信號可透過無線或有線通信在分別具有充電電池的通信裝置9400和顯示裝置9410之間發送或接收。
400．．．基板
401．．．閘極電極層
402．．．閘極絕緣層
403．．．半導體層
404a．．．n+ 層
404b．．．n+ 層
405a．．．源或汲極電極層
405b．．．源或汲極電極層
407．．．絕緣膜
470．．．薄膜電晶體
430．．．第一氧化物半導體膜
431．．．第二氧化物半導體膜
432．．．導電膜
433．．．半導體層
434．．．金屬元件
435．．．第一氧化物半導體膜
436．．．第一氧化物半導體膜
437．．．第一氧化物半導體膜
438．．．第二氧化物半導體膜
440．．．倒交錯薄膜電晶體
471．．．薄膜電晶體
460．．．薄膜電晶體
450．．．基板
451．．．閘極電極層
452．．．閘極絕緣層
455a．．．源或汲極電極層
455b．．．源或汲極電極層
454a．．．n+ 層
454b．．．n+ 層
453．．．半導體層
457．．．絕緣膜
481a．．．氧化物半導體膜
481b．．．氧化物半導體膜
483．．．半導體層
484．．．金屬元件
461．．．薄膜電晶體
485．．．半導體層
101．．．閘極電極層
108．．．電容器引線
121．．．第一端子
102．．．閘極絕緣層
109．．．氧化物半導體膜
111．．．氧化物半導體膜
132．．．導電膜
131．．．抗蝕劑掩模
122．．．第二端子
104a．．．n+ 層
104b．．．n+ 層
105a．．．源或汲極電極層
105b．．．源或汲極電極層
133．．．半導體層
134．．．金屬元件
170．．．薄膜電晶體
107．．．保護絕緣層
125．．．接觸孔
127．．．接觸孔
126．．．接觸孔
110．．．像素電極層
128．．．透明導電膜
129．．．透明導電膜
121．．．第一端子
151．．．第一端子
152．．．閘極絕緣層
153．．．連接電極層
154．．．保護絕緣膜
155．．．透明導電膜
156．．．電極層
150．．．第二端子
5300．．．基板
5301．．．像素部分
5302．．．掃描線驅動器電路
5303．．．信號線驅動器電路
5601．．．驅動器IC
5602．．．開關組
5611．．．第一引線
5612．．．第二引線
5613．．．第三引線
5621．．．引線
5603a．．．第一薄膜電晶體
5603b．．．第二薄膜電晶體
5603c．．．第三薄膜電晶體
5703a．．．時序
5703b．．．時序
5703c．．．時序
5803a．．．時序
5803b．．．時序
5803c．．．時序
5701．．．正反器
5501．．．第一引線
5502．．．第二引線
5503．．．第三引線
5717．．．第七引線
5715．．．第七引線
5504．．．第四引線
5712．．．第二引線
5713．．．第三引線
5505．．．第五引線
5714．．．第四引線
5711．．．第一引線
5516．．．第六引線
5571．．．第一薄膜電晶體
5572．．．第二薄膜電晶體
5573．．．第三薄膜電晶體
5574．．．第四薄膜電晶體
5575．．．第五薄膜電晶體
5576．．．第六薄膜電晶體
5577．．．第七薄膜電晶體
5578．．．第八薄膜電晶體
5506．．．第六引線
5543．．．節點
5544．．．節點
5401．．．像素部分
5402．．．第一掃描線驅動器電路
5403．．．信號線驅動器電路
5400．．．基板
5404．．．第二掃描線驅動器電
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4001．．．第一基板
4013．．．液晶元件
4006．．．第二基板
4005．．．密封劑
4002．．．像素部分
4004．．．掃描線驅動器電路
4008．．．液晶層
4003．．．信號線驅動器電路
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．相對電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．柱狀隔離件
4003．．．信號線驅動器電路
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
2600．．．基板
2601．．．相對基板
2602．．．密封劑
2603．．．像素部分
2604．．．顯示元件
2605．．．著色層
2606．．．極化板
2607．．．極化板
2613．．．漫射板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路板
2608．．．引線電路部分
2609．．．撓性線路板
581．．．薄膜電晶體
580．．．基板
587．．．第一電極層
583．．．絕緣層
584．．．絕緣層
585．．．絕緣層
588．．．第二電極層
596．．．相對基板
589．．．球狀粒子
590a．．．黑區
590b．．．白區
595．．．填充物
594．．．空腔
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容器
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．公共電極
7001．．．驅動TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．擋光膜
7017．．．透光導電膜
7021．．．驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．透光導電膜
4501．．．第一基板
4502．．．像素部分
4503a，4503b．．．信號線驅動器電路
4504a，4504b．．．掃描線驅動器電路
4505．．．密封劑
4506．．．第二基板
4507．．．填充物
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．第二電極層
4517．．．第一電極層
4520．．．隔離壁
4518a，4518b．．．FPC
4515．．．連接端子電極
4516．．．端子電極
4519．．．各向異性導電膜
2631．．．海報
2632．．．廣告
2700．．．電子書設備
2701．．．外殼
2703．．．外殼
2711．．．樞紐
2707．．．顯示部分
2705．．．顯示部分
2721．．．電源開關
2723．．．操作鍵
2725．．．揚聲器
9600．．．電視機
9601．．．外殼
9603．．．顯示部分
9610．．．遙控器
9609．．．操作鍵
9607．．．顯示部分
9700．．．數位相框
9701．．．外殼
9703．．．顯示部分
9881．．．外殼
9883．．．顯示部分
9882．．．顯示部分
9884．．．揚聲器部分
9886．．．記錄媒體插入部分
9890．．．LED燈
9893．．．連接部分
9605．．．支架
9885．．．操作鍵
9887．．．連接端子
9888．．．感應器
9891．．．外殼
9889．．．麥克風
9900．．．自動售貨機
9903．．．顯示部分
9901．．．外殼
1000．．．行動電話
1001．．．外殼
1002．．．顯示部分
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．麥克風
9410．．．顯示裝置
9411．．．外殼
9412．．．顯示部分
9413．．．操作鏈
9400．．．通信裝置
9401．．．外殼
9402．．．操作按鈕
9403．．．外部輸入埠
9404．．．麥克風
9405．．．揚聲器
9406．．．發光部分
圖1A和1B示出半導體裝置。
圖2A到2D示出用於製造半導體裝置的方法。
圖3A和3B示出半導體裝置。
圖4A到4D示出用於製造半導體裝置的方法。
圖5A到5C示出用於製造半導體裝置的方法。
圖6A到6C示出用於製造半導體裝置的方法。
圖7示出用於製造半導體裝置的方法。
圖8示出用於製造半導體裝置的方法。
圖9示出用於製造半導體裝置的方法。
圖10示出半導體裝置。
圖11A1到11B2分別示出半導體裝置。
圖12示出半導體裝置。
圖13示出半導體裝置。
圖14A和14B是半導體裝置的方塊圖。
圖15示出信號線驅動器電路的結構。
圖16是信號線驅動器電路的操作的時序圖。
圖17是信號線驅動器電路的操作的時序圖。
圖18示出移位暫存器的結構。
圖19示出圖18中的正反器的連接結構。
圖20示出半導體裝置的像素等效電路。
圖21A到21C分別示出半導體裝置。
圖22A1到22B分別示出半導體裝置。
圖23示出半導體裝置。
圖24A和24B示出半導體裝置。
圖25A和25B示出電子紙的使用模式的示例。
圖26是電子書設備的示例的外部視圖。
圖27A和27B分別是電視設備的示例和數位相框的示例的外部視圖。
圖28A和28B是娛樂機的示例的外部視圖。
圖29A和29B是行動電話的示例的外部視圖。
圖30A到30E示出用於製造半導體裝置的方法。
圖31A到31D示出用於製造半導體裝置的方法。
圖32A到32D示出用於製造半導體裝置的方法。
400．．．基板
401．．．閘極電極層
402．．．閘極絕緣層
403．．．半導體層
404a．．．n+ 層
404b．．．n+ 層
405a．．．源或汲極電極層
405b．．．源或汲極電極層
407．．．絕緣膜
470．．．薄膜電晶體
C1．．．線
C2．．．線

Claims (17)

  1. 一種半導體裝置，包含：在具有絕緣表面的基板上的閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的包含通道形成區的第一氧化物半導體層，該第一氧化物半導體層含有銦、鎵以及鋅；以及在該第一氧化物半導體層上的源極電極層和汲極電極層，其中該通道形成區含有從由金、鉬、鎢、鈮以及鉭組成的組中選擇的至少一種金屬元素。
  2. 一種半導體裝置，包含：在具有絕緣表面的基板上的閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的源極電極層和汲極電極層；以及在該源極電極層和該汲極電極層上的第一氧化物半導體層，該第一氧化物半導體層包含通道形成區且含有銦、鎵以及鋅，其中該通道形成區含有從由金、鉬、鎢、鈮以及鉭組成的組中選擇的至少一種金屬元素。
  3. 如申請專利範圍第1或2項的半導體裝置，其中該通道形成區包括第一區和第二區，其中該第一區包含該金屬元素，以及其中該第二區在該第一區與該閘極絕緣層之間。
  4. 如申請專利範圍第1或2項的半導體裝置，其中該 金屬元素被整體包括在該通道形成區的厚度方向。
  5. 如申請專利範圍第1或2項的半導體裝置，還包含覆蓋該第一氧化物半導體層和該源極電極層以及該汲極電極層的絕緣膜，其中該絕緣膜與該第一氧化物半導體層接觸。
  6. 如申請專利範圍第1或2項的半導體裝置，其中該源極電極層和該汲極電極層各含有從由鐵、鎳、鈷、銅、金、錳、鉬、鎢、鈮以及鉭組成的組中選擇的至少一種金屬元素。
  7. 如申請專利範圍第1或2項的半導體裝置，還包含：在該第一氧化物半導體層與該源極電極層之間的第二氧化物半導體層；以及在該第一氧化物半導體層與該汲極電極層之間的第三氧化物半導體層，其中該第二氧化物半導體層和該第三氧化物半導體層各含有銦、鎵以及鋅。
  8. 如申請專利範圍第7項的半導體裝置，其中該第二氧化物半導體層和該第三氧化物半導體層各包含晶粒。
  9. 如申請專利範圍第7項的半導體裝置，其中該第二氧化物半導體層用作源區，以及其中該第三氧化物半導體層用作汲區。
  10. 一種用於製造半導體裝置的方法，該方法包含以下步驟： 在具有絕緣表面的基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上於包含Cl2 的氣氛下進行電漿處理；在該氧化物半導體層上形成源極電極層和汲極電極層；以及將金屬元素添加到該氧化物半導體層中未被該源極電極層或該汲極電極層覆蓋的第一區。
  11. 一種用於製造半導體裝置的方法，該方法包以下步驟：在具有絕緣表面的基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上於包含Cl2 的氣氛下進行電漿處理；對該氧化物半導體層添加金屬元素；以及在該氧化物半導體層上形成源極電極層和汲極電極層。
  12. 一種用於製造半導體裝置的方法，該方法包含以下步驟：在具有絕緣表面的基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成源極電極層和汲極電極層；以 及在該源極電極層和該汲極電極層上形成氧化物半導體層；在該氧化物半導體層上於包含Cl2 的氣氛下進行電漿處理；以及對該氧化物半導體層添加金屬元素。
  13. 如申請專利範圍第10項的用於製造半導體裝置的方法，其中該金屬元素未添加到該氧化物半導體層中的第二區，以及其中該第二區在該第一區與該閘極絕緣層之間。
  14. 如申請專利範圍第11或12項的用於製造半導體裝置的方法，其中將該金屬元素添加到該氧化物半導體層中的第一區，其中該金屬元素未添加到該氧化物半導體層中的第二區，以及其中該第二區在該第一區與該閘極絕緣層之間。
  15. 如申請專利範圍第10至12項中任一項的用於製造半導體裝置的方法，還包含形成絕緣膜的步驟，以覆蓋該氧化物半導體層和源極電極層以及汲極電極層並與該氧化物半導體層接觸。
  16. 如申請專利範圍第10至12項中任一項的用於製造半導體裝置的方法，其中該金屬元素是從由鐵、鎳、 鈷、銅、金、錳、鉬、鎢、鈮以及鉭組成的組中選擇的至少一種。
  17. 如申請專利範圍第10至12項中任一項的用於製造半導體裝置的方法，其中藉由離子注入方法添加該金屬元素。
TW098137143A 2008-11-07 2009-11-02 半導體裝置和其製造方法 TWI487104B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008286384 2008-11-07

Publications (2)

Publication Number Publication Date
TW201025606A TW201025606A (en) 2010-07-01
TWI487104B true TWI487104B (zh) 2015-06-01

Family

ID=42164361

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104108636A TWI535037B (zh) 2008-11-07 2009-11-02 半導體裝置和其製造方法
TW098137143A TWI487104B (zh) 2008-11-07 2009-11-02 半導體裝置和其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104108636A TWI535037B (zh) 2008-11-07 2009-11-02 半導體裝置和其製造方法

Country Status (5)

Country Link
US (3) US8395148B2 (zh)
JP (3) JP5512232B2 (zh)
KR (3) KR20100051550A (zh)
CN (1) CN101740633B (zh)
TW (2) TWI535037B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102174366B1 (ko) 2009-11-06 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
US8158445B2 (en) * 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011074394A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device including optical sensor and driving method thereof
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
US8895978B2 (en) * 2010-07-02 2014-11-25 Advanced Interconnect Materials, Llc Semiconductor device
KR101318595B1 (ko) 2010-08-03 2013-10-15 샤프 가부시키가이샤 박막 트랜지스터 기판
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
KR20190007525A (ko) 2011-01-27 2019-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP6100071B2 (ja) * 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
TWI538220B (zh) 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
US9406810B2 (en) * 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102111021B1 (ko) 2013-06-21 2020-05-15 삼성디스플레이 주식회사 산화물 반도체, 이를 이용한 박막 및 박막 트랜지스터
JP6135427B2 (ja) * 2013-09-27 2017-05-31 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
CN103730346B (zh) * 2013-12-24 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103730510B (zh) 2013-12-24 2016-12-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
KR102180511B1 (ko) * 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN103824779A (zh) * 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TW201601220A (zh) * 2014-06-20 2016-01-01 中華映管股份有限公司 薄膜電晶體及其製造方法
JP6527416B2 (ja) 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN104752231B (zh) * 2015-03-27 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR102314488B1 (ko) * 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN106057910A (zh) * 2016-07-27 2016-10-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制作方法
WO2019012631A1 (ja) * 2017-07-12 2019-01-17 堺ディスプレイプロダクト株式会社 半導体装置およびその製造方法
KR102436715B1 (ko) 2017-11-10 2022-08-25 엘지디스플레이 주식회사 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP6550514B2 (ja) * 2017-11-29 2019-07-24 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
WO2019107043A1 (ja) * 2017-11-29 2019-06-06 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
CN111916550B (zh) * 2019-05-09 2023-02-03 群创光电股份有限公司 电子装置
JP6756875B1 (ja) * 2019-05-30 2020-09-16 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
CN115940872B (zh) * 2022-12-12 2024-03-08 武汉润晶汽车电子有限公司 一种用于晶体振荡器的基座及晶体振荡器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW200802888A (en) * 2006-02-02 2008-01-01 Kochi Ind Promotion Ct Thin film transistor and manufacturing method thereof
TW200841475A (en) * 2006-12-05 2008-10-16 Canon Kk Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US706346A (en) * 1902-01-07 1902-08-05 Otto Schmidt Shield for bicycle-handles.
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH04348533A (ja) 1991-05-27 1992-12-03 Fuji Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH04367277A (ja) 1991-06-14 1992-12-18 Nec Corp 薄膜トランジスタおよびその製造方法
JPH05235354A (ja) * 1992-02-26 1993-09-10 Kyocera Corp 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH088440A (ja) 1994-04-22 1996-01-12 Nec Corp 薄膜トランジスタとその製造方法
DE69525558T2 (de) 1994-04-22 2002-08-22 Nec Corp Methode zur Herstellung eines Dünnfilm-Transistors mit invertierter Struktur
TW304301B (zh) * 1994-12-01 1997-05-01 At & T Corp
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
CN1132941C (zh) 2001-03-20 2003-12-31 车滨纬 毛皮防虫蛀处理方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4298194B2 (ja) 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7213329B2 (en) 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8058652B2 (en) * 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) * 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
US8679587B2 (en) 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
US8222076B2 (en) 2006-08-02 2012-07-17 Xerox Corporation Fabricating amorphous zinc oxide semiconductor layer
KR100787455B1 (ko) 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100889688B1 (ko) * 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
TW200908409A (en) * 2007-08-10 2009-02-16 Univ Nat Taiwan A tree-like nanostructure solar battery and its manufacturing method
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
EP2086250B1 (en) * 2008-02-01 2020-05-13 Oticon A/S A listening system with an improved feedback cancellation system, a method and use
KR101441542B1 (ko) * 2008-03-26 2014-09-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW200802888A (en) * 2006-02-02 2008-01-01 Kochi Ind Promotion Ct Thin film transistor and manufacturing method thereof
TW200841475A (en) * 2006-12-05 2008-10-16 Canon Kk Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus

Also Published As

Publication number Publication date
TWI535037B (zh) 2016-05-21
JP2014131052A (ja) 2014-07-10
US8980665B2 (en) 2015-03-17
TW201025606A (en) 2010-07-01
JP2015144280A (ja) 2015-08-06
JP5696238B2 (ja) 2015-04-08
US20100117074A1 (en) 2010-05-13
TW201526248A (zh) 2015-07-01
US20130122666A1 (en) 2013-05-16
JP6005773B2 (ja) 2016-10-12
KR20160040163A (ko) 2016-04-12
KR101610819B1 (ko) 2016-04-08
US8395148B2 (en) 2013-03-12
KR20140144671A (ko) 2014-12-19
US20150037933A1 (en) 2015-02-05
US9231110B2 (en) 2016-01-05
KR20100051550A (ko) 2010-05-17
JP5512232B2 (ja) 2014-06-04
JP2010135773A (ja) 2010-06-17
CN101740633A (zh) 2010-06-16
CN101740633B (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
TWI487104B (zh) 半導體裝置和其製造方法
JP5947933B2 (ja) 半導体装置
TWI668828B (zh) 顯示裝置
KR101622981B1 (ko) 표시장치 및 그 제조방법
TWI707186B (zh) 半導體裝置和其製造方法
KR101609557B1 (ko) 반도체장치
TWI790599B (zh) 顯示裝置
KR20200053657A (ko) 표시 장치
TWI833613B (zh) 半導體裝置和其製造方法