JP5696238B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5696238B2
JP5696238B2 JP2014009425A JP2014009425A JP5696238B2 JP 5696238 B2 JP5696238 B2 JP 5696238B2 JP 2014009425 A JP2014009425 A JP 2014009425A JP 2014009425 A JP2014009425 A JP 2014009425A JP 5696238 B2 JP5696238 B2 JP 5696238B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
electrode layer
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014009425A
Other languages
English (en)
Other versions
JP2014131052A (ja
Inventor
山崎　舜平
舜平 山崎
坂田　淳一郎
淳一郎 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014009425A priority Critical patent/JP5696238B2/ja
Publication of JP2014131052A publication Critical patent/JP2014131052A/ja
Application granted granted Critical
Publication of JP5696238B2 publication Critical patent/JP5696238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Plasma & Fusion (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは
、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコ
ンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対
応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高
いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ず
しも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイ
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッ
チング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体にチャネル形成領域を設ける薄膜トランジスタは、アモルファスシリコンを
用いた薄膜トランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はス
パッタリング法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリコン
を用いた薄膜トランジスタよりも製造工程が簡単である。
このような酸化物半導体を用いてガラス基板、プラスチック基板等に薄膜トランジスタを
形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパー等へ
の応用が期待されている。
また、薄膜トランジスタにおいて、しきい値電圧などの電気特性が変動しないことは重要
な問題である。特に半導体層の光感度が大きいと、電気特性が変動してしまい、半導体装
置の信頼性を低下させてしまう要因となる。
安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供す
ることを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく作製する
ことを課題の一とする。
薄膜トランジスタを有する半導体装置において、薄膜トランジスタの半導体層を、鉄、ニ
ッケル、コバルト、銅、金、マンガン、モリブデン、タングステン、ニオブ、及びタンタ
ルの少なくとも一種類以上の金属元素を含む酸化物半導体層とする。
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄
膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは
、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（
Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場
合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる
場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純
物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれている
ものがある。なお、本明細書中において、Ｍで示す金属元素、及び上記不純物元素は酸化
物半導体膜の成膜時に含ませるものとする。例えばＭで示す金属元素、及び上記不純物元
素を含むターゲットを用いて、スパッタ法によりＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）膜を
形成する。
ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）膜（層）において、Ｍがガリウム（Ｇａ）である場合
、本明細書においてはこの薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、スパッタ法で成膜した後、２００℃〜５００℃
、代表的には３００〜４００℃で１０分〜１００分行っても、アモルファス構造がＸＲＤ
（Ｘ線回析）の分析では観察される。また、薄膜トランジスタの電気特性もゲート電圧±
２０Ｖにおいて、オンオフ比が１０９以上、移動度が１０以上のものを作製することがで
きる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、ス
パッタ法で成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は波長４５０ｎｍ以下に光感度を
有する。
上記ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）膜のような薄膜状の酸化物半導体層に鉄、ニッケ
ル、コバルト、銅、金、マンガン、モリブデン、タングステン、ニオブ、及びタンタルの
少なくとも一種類以上の金属元素を添加する。添加条件及び添加方法を選択することによ
って、酸化物半導体層に添加される金属元素の添加領域及び濃度分布を制御することがで
きる。
酸化物半導体層に金属元素を添加すると、酸化物半導体層において該金属元素が再結合中
心となるために、酸化物半導体層の光感度を低下させることができる。光感度を低下させ
ることで薄膜トランジスタの電気特性は安定化し、しきい値の変動によるオフ電流の増加
などを防止することができる。
金属元素は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）膜に添加されることによって、ＩｎＭＯ
３（ＺｎＯ）ｍ（ｍ＞０）膜の再結合中心となり、光感度低下の効果を奏する。金属元素
は、鉄、ニッケル、コバルト、銅、金、マンガン、モリブデン、タングステン、ニオブ、
及びタンタルの少なくとも一種類以上の金属元素を用いることができ、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０）膜中に含まれる金属元素と同種、異種関わらず添加することによって、
薄膜トランジスタの電気特性を安定化させることができる。また、酸化物半導体層におい
て金属元素の添加領域や濃度分布を制御することができ、効率よく光感度低下、及び薄膜
トランジスタの電気特性の安定化の効果を得ることができる。
酸化物半導体層に導入する金属元素の添加方法は特に限定はなく、乾式、湿式（塗布法な
ど）の各種方法を用いることができるが、好適にはイオン注入法やドーピング法を用いる
とよい。
本明細書で開示する発明の構成の一形態は、ゲート電極層と、ゲート絶縁層と、インジウ
ム、ガリウム、及び亜鉛を含む酸化物半導体層と、ソース電極層と、ドレイン電極層とを
有し、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層は、鉄、ニッケル、コバル
ト、銅、金、マンガン、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも
一種類の金属元素を含む。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上に、ゲート電極
層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にインジウム、ガリウム、及び
亜鉛を含む酸化物半導体層と、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層上
にソース電極層及びドレイン電極層とを有し、インジウム、ガリウム、及び亜鉛を含む酸
化物半導体層は、鉄、ニッケル、コバルト、銅、金、マンガン、モリブデン、タングステ
ン、ニオブ、及びタンタルの少なくとも一種類の金属元素を含む。
また、金属元素は、酸化物半導体層全面に添加してもよいし、選択的に添加してもよい。
例えば、酸化物半導体層は膜厚の薄い領域を有し、金属元素は、酸化物半導体層の膜厚の
薄い領域に含まれる構成としてもよい。金属元素の添加工程順序、マスク条件によって、
金属元素は酸化物半導体層以外の膜にも添加される。例えば逆スタガ型の薄膜トランジス
タにおいて、ソース電極層及びドレイン電極層をマスクとして露出している酸化物半導体
層に金属元素を添加する場合、金属元素はソース電極層及びドレイン電極層にも添加され
る。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上に、ゲート電極
層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電
極層と、ソース電極層及びドレイン電極層上にインジウム、ガリウム、及び亜鉛を含む酸
化物半導体層とを有し、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層は、鉄、
ニッケル、コバルト、銅、金、マンガン、モリブデン、タングステン、ニオブ、及びタン
タルの少なくとも一種類の金属元素を添加されている。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上にゲート電極層
を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を
形成し、酸化物半導体層上にソース電極層及びドレイン電極層を形成し、酸化物半導体層
においてソース電極層及びドレイン電極層に覆われていない領域に金属元素を添加する。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上にゲート電極層
を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を
形成し、酸化物半導体層に金属元素を添加し、金属元素を添加した酸化物半導体層上にソ
ース電極層及びドレイン電極層を形成する。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上にゲート電極層
を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にソース電極層及び
ドレイン電極層を形成し、ソース電極層及びドレイン電極層上に酸化物半導体層を形成し
、酸化物半導体層に金属元素を添加する。
本明細書に開示する半導体装置、及び半導体装置の作製方法は、上記課題の少なくとも一
つを解決する。
また、酸化物半導体層とソース電極層の間にソース領域を、酸化物半導体層（第１の酸化
物半導体層ともいう）とドレイン電極層との間にドレイン領域を有してもよい。ソース領
域及びドレイン領域に、ｎ型の導電型を示す酸化物半導体層（第２の酸化物半導体層とも
いう）を用いることができる。
また、薄膜トランジスタのソース領域及びドレイン領域として用いる第２の酸化物半導体
層は、チャネル形成領域として用いる第１の酸化物半導層の膜厚よりも薄く、且つ、より
高い導電率（電気伝導度）を有するのが好ましい。
またチャネル形成領域として用いる第１の酸化物半導層は非晶質構造を有し、ソース領域
及びドレイン領域として用いる第２の酸化物半導体層は非晶質構造の中に結晶粒（ナノク
リスタル）を含む場合がある。このソース領域及びドレイン領域として用いる第２の酸化
物半導体層中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜
４ｎｍ程度である。
ソース領域及びドレイン領域（ｎ＋層）として用いる第２の酸化物半導体層としてＩｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いることができる。
酸化物半導体層、ソース電極層及びドレイン電極層を含む薄膜トランジスタを覆い、かつ
チャネル形成領域を含む酸化物半導体層に接する絶縁膜を形成してもよい。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路
は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
安定した電気特性を有する薄膜トランジスタを得ることができ、良好な動特性を有する薄
膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを
有する半導体装置を提供することができる。
半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１８に示すフリップフロップの接続構成を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣
旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者
であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１及び図２を用いて説明する。
図１（Ａ）は半導体装置の有する薄膜トランジスタ４７０の平面図であり、図１（Ｂ）は
図１（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層
４０１、ゲート絶縁層４０２、半導体層４０３、ソース領域又はドレイン領域として機能
するｎ＋層４０４ａ、４０４ｂ、ソース電極層又はドレイン電極層４０５ａ、４０５ｂを
含む。また、薄膜トランジスタ４７０を覆い、半導体層４０３に接する絶縁膜４０７が設
けられている。
半導体層４０３は金属元素を含む酸化物半導体層であり、鉄、ニッケル、コバルト、銅、
金、マンガン、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも一種類以
上の金属元素が添加されている。なお明細書の図面において、半導体層４０３の網掛けの
領域を金属元素の添加領域として示す。
酸化物半導体層に金属元素を添加すると、酸化物半導体層において該金属元素が再結合中
心となるために、酸化物半導体層の光感度を低下させることができる。光感度を低下させ
ることで薄膜トランジスタの電気特性は安定化し、しきい値の変動によるオフ電流の増加
などを防止することができる。
図２（Ａ）乃至（Ｄ）は薄膜トランジスタ４７０の作製工程を示す断面図に相当する。
図２（Ａ）において、絶縁表面を有する基板である基板４００上にゲート電極層４０１を
設ける。下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下
地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪
素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造
により形成することができる。ゲート電極層４０１の材料は、モリブデン、チタン、クロ
ム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料
又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる
。
例えば、ゲート電極層４０１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、または銅層上にモリブデン層を積層した二層構造、また
は銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモ
リブデン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タン
グステン層または窒化タングステンと、アルミニウムとシリコンの合金またはアルミニウ
ムとチタンの合金と、窒化チタン層またはチタン層とを積層した積層とすることが好まし
い。
ゲート電極層４０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層し
て形成することができる。また、ゲート絶縁層４０２として、有機シランガスを用いたＣ
ＶＤ法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪
酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化
学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタ
メチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、
トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ
（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
ゲート絶縁層４０２上に、第１の酸化物半導体膜４３０、第２の酸化物半導体膜４３１を
順に積層する。第１の酸化物半導体膜４３０、第２の酸化物半導体膜４３１はフォトリソ
グラフィ工程により島状の酸化物半導体層に加工されている。
なお、第１の酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着してい
るゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、
アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して
表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いて
もよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい
。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
また、第２の酸化物半導体膜４３１と導電膜４３２との接触領域はプラズマ処理によって
改質されていることが好ましい。
プラズマ処理は、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、ア
ルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン
雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
第１の酸化物半導体膜４３０及び第２の酸化物半導体膜４３１としてＩｎ−Ｇａ−Ｚｎ−
Ｏ系非単結晶膜を用いる。第１の酸化物半導体膜４３０と第２の酸化物半導体膜４３１と
は異なる成膜条件で形成され、第２の酸化物半導体膜４３１の方がより導電率が高く低抵
抗な酸化物半導体膜である。例えば第２の酸化物半導体膜４３１として、スパッタ法での
アルゴンガス流量を４０ｓｃｃｍとした条件で得られる酸化物半導体膜で形成する。第２
の酸化物半導体膜４３１は、ｎ型の導電型を有し、活性化エネルギー（ΔＥ）が０．０１
ｅＶ以上０．１ｅＶ以下である。なお、第２の酸化物半導体膜４３１は、Ｉｎ−Ｇａ−Ｚ
ｎ−Ｏ系非単結晶膜とし、少なくともアモルファス成分を含んでいるものとする。第２の
酸化物半導体膜４３１は非晶質構造の中に結晶粒（ナノクリスタル）を含む場合がある。
この第２の酸化物半導体膜４３１中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ
、代表的には２ｎｍ〜４ｎｍ程度である。
ｎ＋層となる第２の酸化物半導体膜４３１を設けることにより、金属層である導電膜４３
２と、チャネル形成領域となる第１の酸化物半導体膜４３０との間を良好な接合としてシ
ョットキー接合に比べて熱的にも安定動作を有せしめる。また、チャネルのキャリアを供
給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン側）、ま
たは抵抗成分を配線との界面に作らないためにも積極的にｎ＋層を設けると効果的である
。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することができる。
ゲート絶縁層４０２、第１の酸化物半導体膜４３０、及び第２の酸化物半導体膜４３１上
に導電膜４３２を形成する。
導電膜４３２の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。また、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導
電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題
点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電
性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン
（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または
上述した元素を成分とする窒化物で形成する。
ゲート絶縁層４０２、第１の酸化物半導体膜４３０、第２の酸化物半導体膜４３１、導電
膜４３２を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることな
く連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることな
く各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減する
ことができる。
第１の酸化物半導体膜４３０、第２の酸化物半導体膜４３１、導電膜４３２をエッチング
工程によりエッチングし、半導体層４３３、ｎ＋層４０４ａ、４０４ｂ、ソース電極層又
はドレイン電極層４０５ａ、４０５ｂを形成する。（図２（Ｂ）参照。）。なお、半導体
層４３３は一部のみがエッチングされ、溝部（凹部）を有する半導体層となり、かつ端部
においても、一部エッチングされ露出した形状となる。
次に、酸化物半導体層である半導体層４３３に金属元素４３４を添加し、半導体層４０３
を形成する（図２（Ｃ）参照。）。
金属元素４３４としては、鉄、ニッケル、コバルト、銅、金、マンガン、モリブデン、タ
ングステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いることがで
きる。金属元素４３４として鉄を用いて、イオン注入法により添加する。鉄の添加は、固
体ソースを蒸気化できるヒータを含むイオンソース室が設けられたイオン注入装置を用い
て行うことができる。
半導体層４３３上にソース電極層又はドレイン電極層４０５ａ、４０５ｂが形成されてい
るので、ソース電極層又はドレイン電極層４０５ａ、４０５ｂがマスクとなり、半導体層
４３３の露出領域に金属元素４３４が添加される。このように半導体層４３３に金属元素
が選択的に添加されると、半導体層４０３において金属元素の添加濃度も分布を有し、非
添加領域も存在する。
また、金属元素の添加工程順序、マスク条件によって、金属元素は酸化物半導体層以外の
膜にも添加される。例えば逆スタガ型の薄膜トランジスタにおいて、ソース電極層及びド
レイン電極層をマスクとして露出している酸化物半導体層に金属元素を添加する場合、金
属元素はソース電極層及びドレイン電極層にも添加される。同様に金属元素は露出領域に
添加されるため、露出されているゲート絶縁層にも添加される。また添加条件によっては
、ゲート絶縁層下の下地膜にも添加される場合もある。もちろんマスクを形成すればマス
クに覆われた領域は非添加領域とすることができ、酸化物半導体層のみに選択的に金属元
素を含ませることも可能である。
金属元素の添加により酸化物半導体層の光感度が低下する。また、酸化物半導体層の表面
近傍のみに金属元素が添加されることにより、移動度の低下を抑制しながら、光感度を低
下することができる。よって、オフ電流の増加などの電気特性の変動を防止することがで
きる。
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。例
えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により半導体層４０
３、ｎ＋層４０４ａ、４０４ｂを構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レ
ベルの再配列が行われる。この熱処理（光アニール等も含む）は、半導体層４０３、ｎ＋
層４０４ａ、４０４ｂ中におけるキャリアの移動を阻害する歪みを解放できる点で重要で
ある。なお、上記の熱処理を行うタイミングは、第１の酸化物半導体膜４３０、第２の酸
化物半導体膜４３１の形成後であれば特に限定されない。
また、露出している半導体層４０３の凹部に対して酸素ラジカル処理を行ってもよい。酸
素ラジカル処理を行うことにより半導体層４０３をチャネル形成領域とする薄膜トランジ
スタをノーマリーオフとすることができる。また、ラジカル処理を行うことにより、半導
体層４０３のエッチングによるダメージを回復することができる。ラジカル処理は、Ｏ２
、Ｎ２Ｏ、酸素を含むＮ２、Ｈｅ、Ａｒなどの雰囲気下で行うことが好ましい。また、上
記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、ラジカル処理は、基
板４００側にバイアス電圧を印加せずに行うことが好ましい。
以上の工程で、図２（Ｄ）に示す金属元素が添加された半導体層４０３をチャネル形成領
域とする逆スタガ型の薄膜トランジスタ４７０を作製することができる。また、薄膜トラ
ンジスタ４７０を覆い、半導体層４０３に接する絶縁膜４０７を形成している。
酸化物半導体層に金属元素を添加することで安定した電気特性を有する薄膜トランジスタ
を得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、信頼
性の高い薄膜トランジスタを有する半導体装置を提供することができる。
（実施の形態２）
ここでは、実施の形態１において、ソース電極層及びドレイン電極層の形成前に半導体層
に金属元素が添加された薄膜トランジスタを有する半導体装置の例を図３０に示す。
図３０（Ａ）乃至（Ｅ）は薄膜トランジスタ４４０の作製工程を示す断面図を示す。
図３０（Ａ）において、基板４００上にゲート電極層４０１を形成し、ゲート電極層４０
１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２上に、第１の酸化物半導体膜４３５を形成する。
次に、第１の酸化物半導体膜４３５に金属元素４３４を添加し、第１の酸化物半導体膜４
３６を形成する（図３０（Ｂ）参照。）。
金属元素４３４として、鉄、ニッケル、コバルト、銅、金、マンガン、モリブデン、タン
グステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いることができ
る。例えば、金属元素４３４として鉄を用いて、イオン注入法により添加する。鉄の添加
は、固体ソースを蒸気化できるヒータを含むイオンソース室が設けられたイオン注入装置
を用いて行うことができる。
第１の酸化物半導体膜４３５の全面に金属元素４３４が添加される。第１の酸化物半導体
膜４３５の膜厚方向全域にわたって金属元素を添加する例を示すが、第１の酸化物半導体
膜４３５表面近傍のみに金属元素を添加してもよい。
金属元素の添加により酸化物半導体膜の光感度が低下する。よって、オフ電流の増加など
の電気特性の変動を防止することができる。
第１の酸化物半導体膜４３６上に、第２の酸化物半導体膜を形成し、第１の酸化物半導体
膜４３６及び第２の酸化物半導体膜をフォトリソグラフィ工程により加工し、島状の第１
の酸化物半導体膜４３７及び第２の酸化物半導体膜４３１を形成する。
ゲート絶縁層４０２、第１の酸化物半導体膜４３７、及び第２の酸化物半導体膜４３１上
に導電膜４３２を形成する（図３０（Ｃ）参照。）。
第１の酸化物半導体膜４３７、第２の酸化物半導体膜４３１、導電膜４３２をエッチング
工程によりエッチングし、半導体層４３８、ｎ＋層４０４ａ、４０４ｂ、ソース電極層又
はドレイン電極層４０５ａ、４０５ｂを形成する。（図３０（Ｄ）参照。）。なお、半導
体層４３８は一部のみがエッチングされ、溝部（凹部）を有する半導体層となり、かつ端
部においても、一部エッチングされ露出した形状となる。
金属元素の添加により半導体層４３８の光感度が低下する。よって、オフ電流の増加など
の電気特性の変動を防止することができる。
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。例
えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。
以上の工程で、図３０（Ｅ）に示す金属元素が添加された半導体層４８３をチャネル形成
領域とする逆スタガ型の薄膜トランジスタ４４０を作製することができる。また、薄膜ト
ランジスタ４４０を覆い、半導体層４８３に接する絶縁膜４０７を形成している。
酸化物半導体層に金属元素を添加することで安定した電気特性を有する薄膜トランジスタ
を得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、信頼
性の高い薄膜トランジスタを有する半導体装置を提供することができる。
（実施の形態３）
実施の形態１において、ソース電極層及びドレイン電極層と半導体層とがｎ＋層を介さず
に接する構成の薄膜トランジスタを有する半導体装置の例を図３１に示す。
図３１（Ａ）乃至（Ｄ）は薄膜トランジスタ４７１の作製工程を示す断面図に相当する。
図３１（Ａ）において、基板４００上にゲート電極層４０１を形成し、ゲート電極層４０
１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２上に、第１の酸化物半導体膜４３０を形成する。第１の酸化物半導体
膜４３０はフォトリソグラフィ工程により島状の酸化物半導体層に加工されている。
ゲート絶縁層４０２、第１の酸化物半導体膜４３０上に導電膜４３２を形成する。
第１の酸化物半導体膜４３０、導電膜４３２をエッチング工程によりエッチングし、半導
体層４３３、ソース電極層又はドレイン電極層４０５ａ、４０５ｂを形成する。（図３１
（Ｂ）参照。）。なお、半導体層４３３は一部のみがエッチングされ、溝部（凹部）を有
する半導体層となり、かつ端部においても、一部エッチングされ露出した形状となる。
次に、酸化物半導体層である半導体層４３３に金属元素４３４を添加し、半導体層４０３
を形成する（図３１（Ｃ）参照。）。
金属元素４３４として、鉄、ニッケル、コバルト、銅、金、マンガン、モリブデン、タン
グステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いることができ
る。例えば、金属元素４３４として鉄を用いて、イオン注入法により添加する。鉄の添加
は、固体ソースを蒸気化できるヒータを含むイオンソース室が設けられたイオン注入装置
を用いて行うことができる。
半導体層４３３上にソース電極層又はドレイン電極層４０５ａ、４０５ｂが形成されてい
るので、ソース電極層又はドレイン電極層４０５ａ、４０５ｂがマスクとなり、半導体層
４３３の露出領域に金属元素４３４が添加される。このように半導体層４３３に金属元素
が選択的に添加されると、半導体層４３３において金属元素の添加濃度も分布を有し、非
添加領域も存在する。半導体層４３３の表面近傍のみに金属元素を添加する例を示すが、
半導体層４３３の膜厚方向全域にわたって金属元素を添加してもよい。
金属元素の添加により酸化物半導体層の光感度が低下する。よって、オフ電流の増加など
の電気特性の変動を防止することができる。
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。例
えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。
以上の工程で、図３１（Ｄ）に示す金属元素が添加された半導体層４０３をチャネル形成
領域とする逆スタガ型の薄膜トランジスタ４７１を作製することができる。また、薄膜ト
ランジスタ４７１を覆い、半導体層４０３に接する絶縁膜４０７を形成している。
酸化物半導体層に金属元素を添加することで安定した電気特性を有する薄膜トランジスタ
を得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、信頼
性の高い薄膜トランジスタを有する半導体装置を提供することができる。
（実施の形態４）
半導体装置及び半導体装置の作製方法を図３及び図４を用いて説明する。
図３（Ａ）は半導体装置の有する薄膜トランジスタ４６０の平面図であり、図３（Ｂ）は
図３（Ａ）の線Ｄ１−Ｄ２における断面図である。薄膜トランジスタ４６０はボトムゲー
ト型の薄膜トランジスタであり、絶縁表面を有する基板である基板４５０上に、ゲート電
極層４５１、ゲート絶縁層４５２、ソース電極層又はドレイン電極層４５５ａ、４５５ｂ
、ソース領域又はドレイン領域として機能するｎ＋層４５４ａ、４５４ｂ、及び半導体層
４５３を含む。また、薄膜トランジスタ４６０を覆い、半導体層４５３に接する絶縁膜４
５７が設けられている。半導体層４５３及びｎ＋層４５４ａ、４５４ｂは、Ｉｎ−Ｇａ−
Ｚｎ−Ｏ系非単結晶膜を用いる。
薄膜トランジスタ４６０は、薄膜トランジスタ４６０を含む領域全てにおいてゲート絶縁
層４５２が存在し、ゲート絶縁層４５２と絶縁表面を有する基板である基板４５０の間に
ゲート電極層４５１が設けられている。ゲート絶縁層４５２上にはソース電極層又はドレ
イン電極層４５５ａ、４５５ｂ、及びｎ＋層４５４ａ、４５４ｂが設けられている。そし
て、ゲート絶縁層４５２、ソース電極層又はドレイン電極層４５５ａ、４５５ｂ、及びｎ
＋層４５４ａ、４５４ｂ上に半導体層４５３が設けられている。また、図示しないが、ゲ
ート絶縁層４５２上にはソース電極層又はドレイン電極層４５５ａ、４５５ｂに加えて配
線層を有し、該配線層は該半導体装置内にある半導体層の外周部より外側に延在している
。
半導体層４５３は金属元素を含む酸化物半導体層であり、鉄、ニッケル、コバルト、銅、
金、マンガン、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも一種類以
上の金属元素が添加されている。なお明細書の図面において、半導体層４５３の網掛けの
領域を金属元素の添加領域として示す。
酸化物半導体層に金属元素を添加すると、酸化物半導体層において該金属元素が再結合中
心となるために、酸化物半導体層の光感度を低下させることができる。光感度を低下させ
ることで薄膜トランジスタの電気特性は安定化し、しきい値の変動によるオフ電流の増加
などを防止することができる。
図４（Ａ）乃至（Ｄ）は薄膜トランジスタ４６０の作製工程を示す断面図に相当する。
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。下地膜となる
絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。下地膜は、基板４５０か
らの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜
、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することが
できる。ゲート電極層４５１の材料は、モリブデン、チタン、クロム、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分と
する合金材料を用いて、単層で又は積層して形成することができる。
ゲート電極層４５１上にゲート絶縁層４５２を形成する。
ゲート絶縁層４５２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層し
て形成することができる。また、ゲート絶縁層４５２として、有機シランガスを用いたＣ
ＶＤ法により酸化シリコン層を形成することも可能である。
ゲート絶縁層４５２上に、導電膜及び第１の酸化物半導体膜を順に積層し、フォトリソグ
ラフィ工程により島状のソース電極層又はドレイン電極層４５５ａ、４５５ｂ、酸化物半
導体膜４８１ａ、４８１ｂに加工する（図４（Ａ）参照。）。酸化物半導体膜４８１ａ、
４８１ｂは、ｎ＋層として機能させるため、実施の形態１の第２の酸化物半導体膜４３１
と同様に形成する。
ソース電極層又はドレイン電極層４５５ａ、４５５ｂの材料としては、Ａｌ、Ｃｒ、Ｔａ
、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した
元素を組み合わせた合金膜等が挙げられる。また、２００℃〜６００℃の熱処理を行う場
合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Ａｌ単体では耐
熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形
成する。Ａｌと組み合わせる耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、
Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金か、上述
した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
次に、ゲート絶縁層４５２、ソース電極層又はドレイン電極層４５５ａ、４５５ｂ、及び
酸化物半導体膜４８１ａ、４８１ｂ上に第２の酸化物半導体膜を形成し、フォトリソグラ
フィ工程により島状の半導体層４８３、ｎ＋層４５４ａ、４５４ｂに加工する（図４（Ｂ
）参照。）。
半導体層４８３は、チャネル形成領域となるため、実施の形態１の第１の酸化物半導体膜
４３０と同様に形成する。
なお、半導体層４８３をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４５２の表面に付着しているゴミを除去
することが好ましい。
次に、酸化物半導体層である半導体層４８３に金属元素４８４を添加し、半導体層４５３
を形成する（図４（Ｃ）参照。）。
金属元素４８４として、鉄、ニッケル、コバルト、銅、金、マンガン、モリブデン、タン
グステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いることができ
る。例えば、金属元素４８４として鉄を用いて、イオン注入法により添加する。鉄の添加
は、固体ソースを蒸気化できるヒータを含むイオンソース室が設けられたイオン注入装置
を用いて行うことができる。
露出されている半導体層４８３の全面に金属元素４８４が添加される。半導体層４８３の
膜厚方向全域にわたって金属元素を添加する例を示すが、半導体層４８３表面近傍のみに
金属元素を添加してもよい。
金属元素の添加により酸化物半導体層の光感度が低下する。よって、オフ電流の増加など
の電気特性の変動を防止することができる。
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。例
えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理を行うタイミングは
、酸化物半導体膜の形成後であれば特に限定されない。
また、半導体層４５３に対して酸素ラジカル処理を行ってもよい。
以上の工程で、図４（Ｄ）に示す金属元素が添加された半導体層４５３をチャネル形成領
域とするボトムゲート型の薄膜トランジスタ４６０を作製することができる。また、薄膜
トランジスタ４６０を覆い、半導体層４５３に接する絶縁膜４５７を形成している。
酸化物半導体層に金属元素を添加することで安定した電気特性を有する薄膜トランジスタ
を得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、信頼
性の高い薄膜トランジスタを有する半導体装置を提供することができる。
（実施の形態５）
実施の形態４において、ソース電極層及びドレイン電極層と半導体層とが、ｎ＋層を介さ
ずに接する構成の薄膜トランジスタを有する半導体装置の例を図３２に示す。
図３２（Ａ）乃至（Ｄ）は薄膜トランジスタ４６１の作製工程を示す断面図に相当する。
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。下地膜となる
絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。
ゲート電極層４５１上にゲート絶縁層４５２を形成する。
ゲート絶縁層４５２上に、導電膜を積層し、フォトリソグラフィ工程により島状のソース
電極層又はドレイン電極層４５５ａ、４５５ｂに加工する（図３２（Ａ）参照。）。
次に、ゲート絶縁層４５２、及びソース電極層又はドレイン電極層４５５ａ、４５５ｂ上
に酸化物半導体膜を形成し、フォトリソグラフィ工程により島状の半導体層４８３に加工
する（図３２（Ｂ）参照。）。
半導体層４８３は、チャネル形成領域となるため、実施の形態１の第１の酸化物半導体膜
４３０と同様に形成する。
なお、半導体層４８３をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４５２の表面に付着しているゴミを除去
することが好ましい。
次に、酸化物半導体層である半導体層４８３に金属元素４８４を添加し、半導体層４８５
を形成する（図３２（Ｃ）参照。）。
金属元素４８４として、鉄、ニッケル、コバルト、銅、金、マンガン、モリブデン、タン
グステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いることができ
る。例えば、金属元素４８４として鉄を用いて、イオン注入法により添加する。鉄の添加
は、固体ソースを蒸気化できるヒータを含むイオンソース室が設けられたイオン注入装置
を用いて行うことができる。
露出されている半導体層４８３の全面に金属元素４８４が添加される。半導体層４８３の
表面近傍のみに金属元素を添加する例を示すが、半導体層４８３膜厚方向全域にわたって
金属元素を添加してもよい。
金属元素の添加により酸化物半導体層の光感度が低下する。よって、オフ電流の増加など
の電気特性の変動を防止することができる。
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。例
えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理を行うタイミングは
、酸化物半導体膜の形成後であれば特に限定されない。
また、半導体層４８５に対して酸素ラジカル処理を行ってもよい。
以上の工程で、図３２（Ｄ）に示す金属元素が添加された半導体層４８５をチャネル形成
領域とするボトムゲート型の薄膜トランジスタ４６１を作製することができる。また、薄
膜トランジスタ４６１を覆い、半導体層４８５に接する絶縁膜４５７を形成している。
薄膜トランジスタ４６１は、薄膜トランジスタ４６１を含む領域全てにおいてゲート絶縁
層４５２が存在し、ゲート絶縁層４５２と絶縁表面を有する基板である基板４５０の間に
ゲート電極層４５１が設けられている。ゲート絶縁層４５２上にはソース電極層又はドレ
イン電極層４５５ａ、４５５ｂが設けられている。そして、ゲート絶縁層４５２、ソース
電極層又はドレイン電極層４５５ａ、４５５ｂ上に半導体層４８５が設けられている。ま
た、図示しないが、ゲート絶縁層４５２上にはソース電極層又はドレイン電極層４５５ａ
、４５５ｂに加えて配線層を有し、該配線層は該半導体装置内にある半導体層の外周部よ
り外側に延在している。
酸化物半導体層に金属元素を添加することで安定した電気特性を有する薄膜トランジスタ
を得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、信頼
性の高い薄膜トランジスタを有する半導体装置を提供することができる。
（実施の形態６）
薄膜トランジスタを含む半導体装置の作製工程について、図５乃至図１２を用いて説明す
る。
図５（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィー工程を行い
、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲー
ト電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する
。このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッ
チングする。この段階での断面図を図５（Ａ）に示した。なお、この段階での平面図が図
７に相当する。
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選
ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金
膜、または上述した元素を成分とする窒化物で形成することが望ましい。また、アルミニ
ウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成する場合は、Ａｌ単体では耐熱
性が劣り、また腐蝕しやすい等の問題点があるので上記耐熱性導電性材料と組み合わせて
形成する。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍ
の厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定される
ものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル
膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても
良い。
なお、酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆
スパッタを行い、ゲート絶縁層の表面に付着しているゴミを除去することが好ましい。な
お、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気
に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ
２、ＣＦ４などを加えた雰囲気で行ってもよい。
次に、ゲート絶縁層１０２上に、第１の酸化物半導体膜（第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系
非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなく第１のＩｎ−Ｇａ−Ｚｎ
−Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着
させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物
半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とタ
ーゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、ア
ルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが
軽減でき、膜厚分布も均一となるために好ましい。第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜の膜厚は、５ｎｍ〜２００ｎｍとする。第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の
膜厚は、１００ｎｍとする。
次いで、大気に曝すことなく、第２の酸化物半導体膜（第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非
単結晶膜）をスパッタ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：
１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗと
し、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う
。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いている
にも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ−Ｇａ−Ｚｎ−Ｏ
系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐ
ａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃
）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度
や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第２のＩｎ−Ｇａ
−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含ま
れる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。第２のＩｎ−Ｇａ
−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。
第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
の成膜条件と異ならせる。例えば、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件
における酸素ガス流量とアルゴンガス流量の比よりも第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単
結晶膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第
２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、希ガス（アルゴン、又はヘリウム
など）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第１のＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、酸素雰囲気下（又は酸素ガス流量とアル
ゴンガス流量の比１：１以上）とする。
第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜は、先に逆スパッタを行ったチャンバー
と同一チャンバーを用いてもよいし、先に逆スパッタを行ったチャンバーと異なるチャン
バーで成膜してもよい。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチング
する。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングにより、不要な
部分を除去して第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜１０９、
第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜１１１を形成する。なお
、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いても
よい。なお、この段階での平面図が図８に相当する。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウエットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（過酸化水素：アンモニア：水＝５：２：２）などを用いることができる。
また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次いで、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチング
により不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクト
ホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設
ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層
と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成す
る場合にコンタクトホールを形成する。
次に、酸化物半導体膜１０９及び酸化物半導体膜１１１上に金属材料からなる導電膜１３
２をスパッタ法や真空蒸着法で形成する。この段階での断面図を図５（Ｂ）に示した。
導電膜１３２の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。また、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導
電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題
点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電
性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン
（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または
上述した元素を成分とする窒化物で形成する。
導電膜１３２としてチタン膜の単層構造とする。また、導電膜１３２は、２層構造として
もよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜１３２としてＴｉ
膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらに
その上にＴｉ膜を成膜する３層構造としてもよい。導電膜１３２は、シリコンを含むアル
ミニウム膜の単層構造としてもよい。
次に、第４のフォトリソグラフィー工程を行い、レジストマスク１３１を形成し、エッチ
ングにより不要な部分を除去してソース電極層又はドレイン電極層１０５ａ、１０５ｂ、
ソース領域又はドレイン領域として機能するｎ＋層１０４ａ、１０４ｂ、及び第２の端子
１２２を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッ
チングを用いる。例えば導電膜１３２としてアルミニウム膜、又はアルミニウム合金膜を
用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことが
できる。ここでは、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用い
たウェットエッチングにより、Ｔｉ膜の導電膜１３２をエッチングしてソース電極層又は
ドレイン電極層１０５ａ、１０５ｂを、酸化物半導体膜１１１をエッチングしてｎ＋層１
０４ａ、１０４ｂを形成する。このエッチング工程において、酸化物半導体膜１０９の露
出領域も一部エッチングされ、半導体層１３３となる。よってｎ＋層１０４ａ、１０４ｂ
の間の半導体層１３３のチャネル領域は膜厚の薄い領域となる。図５（Ｃ）においては、
ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ｎ＋層１０４ａ、１０４ｂのエッ
チングをアンモニア過水のエッチング材によって一度に行うため、ソース電極層又はドレ
イン電極層１０５ａ、１０５ｂ及びｎ＋層１０４ａ、１０４ｂの端部は一致し、連続的な
構造となっている。またウェットエッチングを用いるために、エッチングが等方的に行わ
れ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの端部はレジストマスク１３１
より後退している。
次に、酸化物半導体層である半導体層１３３に鉄、ニッケル、コバルト、銅、金、マンガ
ン、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元
素１３４を添加し、半導体層１０３を形成する（図６（Ａ）参照。）。金属元素１３４と
して、鉄、ニッケル、コバルト、銅、金、マンガン、モリブデン、タングステン、ニオブ
、及びタンタルの少なくとも一種類以上の金属元素を用いることができる。例えば金属元
素１３４として鉄を用いて、イオン注入法により添加する。鉄の添加は、固体ソースを蒸
気化できるヒータを含むイオンソース室が設けられたイオン注入装置を用いて行うことが
できる。
半導体層１３３上にソース電極層又はドレイン電極層１０５ａ、１０５ｂが形成されてい
るので、ソース電極層又はドレイン電極層１０５ａ、１０５ｂがマスクとなり、半導体層
１３３の露出領域に金属元素１３４が添加される。このように半導体層１３３に金属元素
が選択的に添加されると、半導体層１０３において金属元素の添加濃度も分布を有し、非
添加領域も存在する。
金属元素の添加により酸化物半導体層が安定化するため光感度が低下する。よって、オフ
電流の増加などの電気特性の変動を防止することができる。
以上の工程で金属元素が添加された半導体層１０３をチャネル形成領域とする薄膜トラン
ジスタ１７０が作製できる。この段階での断面図を図６（Ａ）に示した。なお、この段階
での平面図が図９に相当する。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。例えば炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理に
よりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理に
よりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む
）は重要である。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単
結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
さらに、露出している半導体層１０３のチャネル形成領域に、酸素ラジカル処理を行って
もよい。酸素ラジカル処理を行うことにより薄膜トランジスタをノーマリーオフとするこ
とができる。また、ラジカル処理を行うことにより、半導体層１０３のエッチングによる
ダメージを回復することができる。ラジカル処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含む
Ｎ２、Ｈｅ、Ａｒ雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を
加えた 雰囲気下で行ってもよい。なお、ラジカル処理は、無バイアスで行うことが好ま
しい。
また、この第４のフォトリソグラフィー工程において、ソース電極層又はドレイン電極層
１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端
子１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソー
ス配線）と電気的に接続されている。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
次いで、レジストマスク１３１を除去し、薄膜トランジスタ１７０を覆う保護絶縁層１０
７を形成する。保護絶縁層１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸
化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いる
ことができる。
次に、第５のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層１
０７のエッチングによりソース電極層又はドレイン電極層１０５ｂに達するコンタクトホ
ール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコン
タクトホール１２７、第１の端子１２１に達するコンタクトホール１２６も形成する。こ
の段階での断面図を図６（Ｂ）に示す。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
次に、第６のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去して画素電極層１１０を形成する。
また、この第６のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１０
２及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容
量が形成される。
また、この第６のフォトリソグラフィー工程において、第１の端子及び第２の端子をレジ
ストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２
８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１上に
形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極
となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子と
して機能する接続用の端子電極である。
次いで、レジストマスクを除去し、この段階での断面図を図６（Ｃ）に示す。なお、この
段階での平面図が図１０に相当する。
また、図１１（Ａ１）、図１１（Ａ２）は、この段階でのゲート配線端子部の平面図及び
断面図をそれぞれ図示している。図１１（Ａ１）は図１１（Ａ２）中のＥ１−Ｅ２線に沿
った断面図に相当する。図１１（Ａ１）において、保護絶縁膜１５４上に形成される透明
導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１１（Ａ１
）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソー
ス配線と同じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり
、透明導電膜１５５で導通させている。なお、図６（Ｃ）に図示した透明導電膜１２８と
第１の端子１２１とが接触している部分が、図１１（Ａ１）の透明導電膜１５５と第１の
端子１５１が接触している部分に対応している。
また、図１１（Ｂ１）、及び図１１（Ｂ２）は、図６（Ｃ）に示すソース配線端子部とは
異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図１１（Ｂ
１）は図１１（Ｂ２）中のＦ１−Ｆ２線に沿った断面図に相当する。図１１（Ｂ１）にお
いて、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接
続用の端子電極である。また、図１１（Ｂ１）において、端子部では、ゲート配線と同じ
材料で形成される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の
下方にゲート絶縁層１５２を介して重なる。電極層１５６は第２の端子１５０とは電気的
に接続しておらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティン
グ、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための
容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透
明導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして６回のフォトリソグラフィー工程により、６枚のフォトマスクを使用して、ボト
ムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素
薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素
に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型
の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよ
うな基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、本発明は、図１０の画素構成に限定されず、図１０とは異なる平面図の例を図１２
に示す。図１２では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁
膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及
び容量配線と接続する第３の端子は省略することができる。なお、図１２において、図１
０と同じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直周期の周波数を１．５倍以上、好ましくは２倍以上にすることで動画特
性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本明細書に開示するｎチャネル型のトランジスタは、金属元素を添加された酸化物半導体
膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組
み合わせることができる。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減するこ
とができる。
酸化物半導体層に金属元素を添加することで安定した電気特性を有する薄膜トランジスタ
を得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、信頼
性の高い薄膜トランジスタを有する半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
上記実施の形態１乃至６において、酸化物半導体層（ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）
膜）としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のかわりに、Ｍを他の金属元素とするＩｎ
ＭＯ３（ＺｎＯ）ｍ（ｍ＞０）膜を用いてもよい。
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄
膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは
、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（
Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、ＧａとＮ
ｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化
物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその
他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。なお、Ｍで示す
金属元素、及び上記不純物元素は酸化物半導体膜の成膜時に含まれて、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０）膜となる。
上記ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）膜のような薄膜状の酸化物半導体層に鉄、ニッケ
ル、コバルト、銅、金、マンガン、モリブデン、タングステン、ニオブ、及びタンタルの
少なくとも一種類以上の金属元素を添加する。添加条件及び添加方法を選択することによ
って、酸化物半導体層に添加される金属元素の添加領域及び濃度分布を制御することがで
きる。
酸化物半導体層に金属元素を添加すると、酸化物半導体層において該金属元素が再結合中
心となるために、酸化物半導体層の光感度を低下させることができる。光感度を低下させ
ることで薄膜トランジスタの電気特性は安定化し、しきい値の変動によるオフ電流の増加
などを防止することができる。
金属元素は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）膜に添加されることによって、ＩｎＭＯ
３（ＺｎＯ）ｍ（ｍ＞０）膜の再結合中心となり、光感度低下の効果を奏する。金属元素
は、鉄、ニッケル、コバルト、銅、金、マンガン、モリブデン、タングステン、ニオブ、
及びタンタルの少なくとも一種類以上の金属元素を用いることができ、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０）膜中に含まれる金属元素と同種、異種関わらず添加することによって、
薄膜トランジスタの電気特性を安定化させることができる。また、酸化物半導体層におい
て金属元素の添加領域や濃度分布を制御することができ、効率よく光感度低下、及び薄膜
トランジスタの電気特性の安定化の効果を得ることができる。
酸化物半導体層に金属元素を添加することで安定した電気特性を有する薄膜トランジスタ
を得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、信頼
性の高い薄膜トランジスタを有する半導体装置を提供することができる。
（実施の形態８）
半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、
画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至７に従って形成する。また、実
施の形態１乃至７に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路の
うち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トラン
ジスタと同一基板上に形成する。
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１
４（Ａ）に示す。図１４（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画
素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択さ
れた画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
また、実施の形態１乃至７に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチ
ャネル型ＴＦＴで構成する信号線駆動回路について図１５を用いて説明する。
図１５に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
次に、図１５に示した信号線駆動回路の動作について、図１６のタイミングチャートを参
照して説明する。なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１５の信号線駆動回路は、他の行の走査線が選択されている場
合でも図１６と同様の動作をする。
なお、図１６のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１６に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１５の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１５の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１５の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
なお、図１５のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図１７のタイミングチャートに示すように、１つの選択期間をプリチャー
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ
３に分割してもよい。さらに、図１７のタイミングチャートは、ｉ行目の走査線Ｇｉが選
択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８
０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３
の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５
６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１７に示すように、プリチャ
ージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６
０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊ
に入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜ト
ランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓ
ｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第
１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３
の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤ
ａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力さ
れる。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１
の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３
ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジ
スタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジス
タ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が
、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１７のタイミングチャートを適用した図１５の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージで
きるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１７にお
いて、図１６と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１８及び図１９を用い
て説明する。
図１８にシフトレジスタの回路構成を示す。図１８に示すシフトレジスタは、フリップフ
ロップ５７０１＿ｉ〜５７０１＿ｎという複数のフリップフロップで構成される。また、
第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力さ
れて動作する。
図１８のシフトレジスタの接続関係について説明する。図１８のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１９に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１９に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１９に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１９に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１９に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１９に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１９に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１９に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図１８に示すフリップフロップの詳細について、図１９に示す。図１９に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
次に、図１８に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を実施の形態１に示すｎチャネル型ＴＦＴのみ
で作製することも可能である。実施の形態１に示すｎチャネル型ＴＦＴはトランジスタの
移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の
形態１に示すｎチャネル型ＴＦＴはＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であるソース領域
又はドレイン領域により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が
高い。例えば、実施の形態１に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速
に動作させることができるため、フレーム周波数を高くすること、または、黒画面挿入を
実現することなども実現することができる。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができ
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することができる。また、複数
の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利であ
る。
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少
なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配
置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１
４（Ｂ）に示す。
図１４（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
図１４（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図１４（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴ
を配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力さ
れる信号を第１の走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲー
ト配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成して
いる例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信
号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの
画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するの
に用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査
線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線
駆動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至７に示すｎチャネル型Ｔ
ＦＴのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至７の薄膜ト
ランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システム
オンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２２を用いて
説明する。図２２は、第１の基板４００１上に形成された実施の形態１で示した金属元素
の添加された酸化物半導体膜を半導体層として含む信頼性の高い薄膜トランジスタ４０１
０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５
によって封止した、パネルの平面図であり、図２２（Ｂ）は、図２２（Ａ１）（Ａ２）の
Ｍ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２２（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２２（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２２（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、金属元素の添加された酸化物半導体膜を半導体
層として含む信頼性の高い実施の形態１に示す薄膜トランジスタを適用することができる
。また実施の形態２乃至７に示す薄膜トランジスタを適用してもよい。本実施の形態にお
いて、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用
できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮
光膜を設けてもよい。
また、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向
上させるため、実施の形態１で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として
機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保
護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐための
ものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪
素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸
化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい
。保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよ
い。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナ
トリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させること
を抑制することができる。
また、保護膜を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよ
い。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶
縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２２においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
図２３は、本明細書に開示する作製方法により作製されるＴＦＴ基板を用いて半導体装置
として液晶表示モジュールを構成する一例を示している。
図２３は液晶表示モジュールの一例であり、基板２６００と対向基板２６０１がシール材
２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素
子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラ
ー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色
層が各画素に対応して設けられている。基板２６００と対向基板２６０１の外側には偏光
板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１
０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０
９により基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路な
どの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態
で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌモード）などを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
半導体装置として電子ペーパーの例を示す。
図１３は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジス
タと同様に作製でき、金属元素の添加された酸化物半導体膜を半導体層として含む信頼性
の高い薄膜トランジスタである。また、実施の形態２乃至７で示す薄膜トランジスタも本
実施の薄膜トランジスタ５８１として適用することもできる。
図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタ
であり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８３
、５８４、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８
７と対向基板５９６に設けられた第２の電極層５８８との間には黒色領域５９０ａ及び白
色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５
８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている
（図１３参照。）。第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通
電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けら
れる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される
導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる
。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正又は負に帯電した白い微粒子、白い微粒子と逆の極性に帯電した黒い微粒子とを封
入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２
の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって
、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表
示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に
電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高い
ため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識す
ることが可能である。また、表示部に電源が供給されない場合であっても、一度表示した
像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示
装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示さ
れた像を保存しておくことが可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１１）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２０は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎ
チャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２０と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図２０に示す画素構成は、これに限定されない。例えば、図２０に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２１を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２１（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態１で示す薄膜トランジスタと同様に作製でき、金属元素の添加された酸化物半導
体膜を半導体層として含む信頼性の高い薄膜トランジスタである。また、実施の形態２乃
至７で示す薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用すること
もできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図２１（Ａ）を用いて説明する。
図２１（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２１（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして
発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を
全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて
形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイン
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２１（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図２１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
２１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２１（Ｃ）を用いて説明する。図２１（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２１（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図２１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
なお半導体装置は、図２１に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図２４を用いて説明する。図２４（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の平面図であり、図２４（Ｂ）は、図２４（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２４（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、金属元素の添加された酸化物半導体膜を半導体
層として含む信頼性の高い実施の形態１に示す薄膜トランジスタを適用することができる
。また実施の形態２乃至７に示す薄膜トランジスタを適用してもよい。薄膜トランジスタ
４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する場合、第２の基板４５０６は透光性
でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルム
またはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図２４の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１２）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２５、図２６に示す。
図２５（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する電
子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れるこ
となく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成として
もよい。
また、図２５（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する
電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることがで
きる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報
を送受信できる構成としてもよい。
また、図２６は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２６では表示部２７０５）に文章を表示し、左側の表示部
（図２６では表示部２７０７）に画像を表示することができる。
また、図２６では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１３）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。
図２７（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２７（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２８（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２８（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２８（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２８（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図２８（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
図２９（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
図２９（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２９（Ｂ）も携帯電話機の一例である。図２９（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。

Claims (12)

  1. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加された鉄を含み、
    前記酸化物半導体層において鉄は、濃度分布を有することを特徴とする半導体装置。
  2. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記ソース電極層及び前記ドレイン電極層は、鉄を含み、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加された鉄を含み、
    前記酸化物半導体層において鉄は、濃度分布を有することを特徴とする半導体装置。
  3. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記ゲート絶縁層は、鉄を含み、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加された鉄を含み、
    前記酸化物半導体層において鉄は、濃度分布を有することを特徴とする半導体装置。
  4. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加されたマンガンを含み、
    前記酸化物半導体層においてマンガンは、濃度分布を有することを特徴とする半導体装置。
  5. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記ソース電極層及び前記ドレイン電極層は、マンガンを含み、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加されたマンガンを含み、
    前記酸化物半導体層においてマンガンは、濃度分布を有することを特徴とする半導体装置。
  6. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記ゲート絶縁層は、マンガンを含み、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加されたマンガンを含み、
    前記酸化物半導体層においてマンガンは、濃度分布を有することを特徴とする半導体装置。
  7. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加されたモリブデンを含み、
    前記酸化物半導体層においてモリブデンは、濃度分布を有することを特徴とする半導体装置。
  8. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記ソース電極層及び前記ドレイン電極層は、モリブデンを含み、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加されたモリブデンを含み、
    前記酸化物半導体層においてモリブデンは、濃度分布を有することを特徴とする半導体装置。
  9. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記ゲート絶縁層は、モリブデンを含み、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加されたモリブデンを含み、
    前記酸化物半導体層においてモリブデンは、濃度分布を有することを特徴とする半導体装置。
  10. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加されたタングステンを含み、
    前記酸化物半導体層においてタングステンは、濃度分布を有することを特徴とする半導体装置。
  11. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記ソース電極層及び前記ドレイン電極層は、タングステンを含み、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加されたタングステンを含み、
    前記酸化物半導体層においてタングステンは、濃度分布を有することを特徴とする半導体装置。
  12. ゲート電極層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極層と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された、ソース電極層と、
    前記酸化物半導体層と電気的に接続された、ドレイン電極層と、を有し、
    前記ゲート絶縁層は、タングステンを含み、
    前記酸化物半導体層は、前記ソース電極層及び前記ドレイン電極層と重ならない領域に、添加されたタングステンを含み、
    前記酸化物半導体層においてタングステンは、濃度分布を有することを特徴とする半導体装置。
JP2014009425A 2008-11-07 2014-01-22 半導体装置 Active JP5696238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014009425A JP5696238B2 (ja) 2008-11-07 2014-01-22 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008286384 2008-11-07
JP2008286384 2008-11-07
JP2014009425A JP5696238B2 (ja) 2008-11-07 2014-01-22 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009252655A Division JP5512232B2 (ja) 2008-11-07 2009-11-04 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015022885A Division JP6005773B2 (ja) 2008-11-07 2015-02-09 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2014131052A JP2014131052A (ja) 2014-07-10
JP5696238B2 true JP5696238B2 (ja) 2015-04-08

Family

ID=42164361

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009252655A Expired - Fee Related JP5512232B2 (ja) 2008-11-07 2009-11-04 半導体装置の作製方法
JP2014009425A Active JP5696238B2 (ja) 2008-11-07 2014-01-22 半導体装置
JP2015022885A Active JP6005773B2 (ja) 2008-11-07 2015-02-09 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009252655A Expired - Fee Related JP5512232B2 (ja) 2008-11-07 2009-11-04 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015022885A Active JP6005773B2 (ja) 2008-11-07 2015-02-09 半導体装置の作製方法

Country Status (5)

Country Link
US (3) US8395148B2 (ja)
JP (3) JP5512232B2 (ja)
KR (3) KR20100051550A (ja)
CN (1) CN101740633B (ja)
TW (2) TWI487104B (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
US8158445B2 (en) * 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101743620B1 (ko) 2009-12-18 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 센서를 포함하는 표시 장치 및 그 구동 방법
JP2012015200A (ja) 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
WO2012002573A1 (ja) * 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
WO2012017584A1 (ja) * 2010-08-03 2012-02-09 シャープ株式会社 薄膜トランジスタ基板
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
KR20190007525A (ko) 2011-01-27 2019-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP6100071B2 (ja) * 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
TWI538220B (zh) 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
JP2014135478A (ja) 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
DE102014019794B4 (de) 2013-05-20 2024-10-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102111021B1 (ko) 2013-06-21 2020-05-15 삼성디스플레이 주식회사 산화물 반도체, 이를 이용한 박막 및 박막 트랜지스터
JP6135427B2 (ja) * 2013-09-27 2017-05-31 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
CN103730346B (zh) 2013-12-24 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103730510B (zh) * 2013-12-24 2016-12-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103715266A (zh) 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
KR102180511B1 (ko) * 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN103824779A (zh) * 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TW201601220A (zh) * 2014-06-20 2016-01-01 中華映管股份有限公司 薄膜電晶體及其製造方法
US10115830B2 (en) 2014-07-29 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR20240090743A (ko) * 2015-02-04 2024-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
CN104752231B (zh) * 2015-03-27 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR102314488B1 (ko) * 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN106057910A (zh) * 2016-07-27 2016-10-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制作方法
US11121262B2 (en) * 2017-07-12 2021-09-14 Sakai Display Products Corporation Semiconductor device including thin film transistor and method for manufacturing the same
KR102436715B1 (ko) 2017-11-10 2022-08-25 엘지디스플레이 주식회사 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2019107043A1 (ja) * 2017-11-29 2019-06-06 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP6550514B2 (ja) * 2017-11-29 2019-07-24 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
CN115863526A (zh) * 2019-05-09 2023-03-28 群创光电股份有限公司 电子装置
JP6756875B1 (ja) * 2019-05-30 2020-09-16 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
CN115940872B (zh) * 2022-12-12 2024-03-08 武汉润晶汽车电子有限公司 一种用于晶体振荡器的基座及晶体振荡器

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US706346A (en) * 1902-01-07 1902-08-05 Otto Schmidt Shield for bicycle-handles.
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH04348533A (ja) 1991-05-27 1992-12-03 Fuji Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH04367277A (ja) 1991-06-14 1992-12-18 Nec Corp 薄膜トランジスタおよびその製造方法
JPH05235354A (ja) * 1992-02-26 1993-09-10 Kyocera Corp 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE69525558T2 (de) 1994-04-22 2002-08-22 Nec Corp., Tokio/Tokyo Methode zur Herstellung eines Dünnfilm-Transistors mit invertierter Struktur
JPH088440A (ja) 1994-04-22 1996-01-12 Nec Corp 薄膜トランジスタとその製造方法
TW304301B (ja) * 1994-12-01 1997-05-01 At & T Corp
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
CN1132941C (zh) 2001-03-20 2003-12-31 车滨纬 毛皮防虫蛀处理方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4298194B2 (ja) 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7213329B2 (en) 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8058652B2 (en) * 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US8679587B2 (en) 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
US8222076B2 (en) 2006-08-02 2012-07-17 Xerox Corporation Fabricating amorphous zinc oxide semiconductor layer
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR100787455B1 (ko) 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100889688B1 (ko) * 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
TW200908409A (en) * 2007-08-10 2009-02-16 Univ Nat Taiwan A tree-like nanostructure solar battery and its manufacturing method
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
EP2086250B1 (en) * 2008-02-01 2020-05-13 Oticon A/S A listening system with an improved feedback cancellation system, a method and use
KR101441542B1 (ko) * 2008-03-26 2014-09-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法

Also Published As

Publication number Publication date
KR20160040163A (ko) 2016-04-12
JP2015144280A (ja) 2015-08-06
US8980665B2 (en) 2015-03-17
TW201025606A (en) 2010-07-01
US8395148B2 (en) 2013-03-12
US20100117074A1 (en) 2010-05-13
KR20100051550A (ko) 2010-05-17
CN101740633A (zh) 2010-06-16
KR20140144671A (ko) 2014-12-19
TWI487104B (zh) 2015-06-01
JP2010135773A (ja) 2010-06-17
TW201526248A (zh) 2015-07-01
JP5512232B2 (ja) 2014-06-04
TWI535037B (zh) 2016-05-21
JP6005773B2 (ja) 2016-10-12
US20130122666A1 (en) 2013-05-16
CN101740633B (zh) 2014-10-15
KR101610819B1 (ko) 2016-04-08
US9231110B2 (en) 2016-01-05
JP2014131052A (ja) 2014-07-10
US20150037933A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
JP6005773B2 (ja) 半導体装置の作製方法
JP6739575B2 (ja) 半導体装置
JP6445111B2 (ja) 電子機器
JP6366754B2 (ja) 半導体装置の作製方法
JP6082763B2 (ja) 半導体装置の作製方法
JP6082762B2 (ja) 半導体装置の作製方法
JP5784795B2 (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5696238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250