KR101743620B1 - 광 센서를 포함하는 표시 장치 및 그 구동 방법 - Google Patents

광 센서를 포함하는 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101743620B1
KR101743620B1 KR1020127015874A KR20127015874A KR101743620B1 KR 101743620 B1 KR101743620 B1 KR 101743620B1 KR 1020127015874 A KR1020127015874 A KR 1020127015874A KR 20127015874 A KR20127015874 A KR 20127015874A KR 101743620 B1 KR101743620 B1 KR 101743620B1
Authority
KR
South Korea
Prior art keywords
photosensor
substrate
layer
display device
transistor
Prior art date
Application number
KR1020127015874A
Other languages
English (en)
Other versions
KR20120095444A (ko
Inventor
순뻬이 야마자끼
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120095444A publication Critical patent/KR20120095444A/ko
Application granted granted Critical
Publication of KR101743620B1 publication Critical patent/KR101743620B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F27/00—Combined visual and audible advertising or displaying, e.g. for public address
    • G09F27/005—Signs associated with a sensor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

저전력 소비 및 양호한 표시 품질을 갖는 표시 장치를 제공하는 것이 목적이다. 제1 기판(101)은 단자부(106), 화소 전극, 산화물 반도체를 포함하는 스위칭 트랜지스터(107), 가시광에 대한 고 광 감도를 갖는 제1 광 센서(131), 및 적외광에 대한 광 감도를 갖고 제1 광 센서보다 가시광에 대하여 낮은 광 감도를 갖는 제2 광 센서(132)를 구비한다. 표시 장치 주위의 조도 또는 색 온도는 제1 및 제2 광 센서를 이용하여 검출되고, 표시 장치의 휘도 또는 색조가 조정된다. 제2 기판(102)은 제1 기판과 마주 보도록 제공되고, 대향 전극(109)을 구비한다. 정지 화상을 표시하기 위한 기간에서, 스위칭 트랜지스터는 대향 전극이 부유 상태가 되도록 오프된다.

Description

광 센서를 포함하는 표시 장치 및 그 구동 방법{DISPLAY DEVICE INCLUDING OPTICAL SENSOR AND DRIVING METHOD THEREOF}
본 발명의 실시형태는 박막 트랜지스터를 포함하는 광 센서, 및 광 센서를 포함하는 표시 장치에 관한 것이다.
최근, 액정 표시 장치로 대표되는 액티브 매트릭스 표시 장치에서 화면의 대각선 크기가 20인치 이상으로 가려는 경향과 심지어 100인치 이상의 대각선 화면 크기를 목표로 액티브 매트릭스 표시 장치가 개발되고 있다. 또한, 더 높은 화면 해상도, 예를 들어, 고화질(HD) 화질(1366×768) 또는 풀 HD(FHD) 화질(1920×1080)로 가려는 경향이고, 3840×2048 또는 4096×2180의 해상도인 소위 4K 디지털 시네마 표시 장치의 개발이 또한 가속화되고 있다.
화면 크기 또는 해상도가 증가함에 따라, 트랜지스터는 더 높은 전계 효과 이동도를 가지는 것이 요구된다. 또한, 화면 크기가 증가함에 따라 전력 소비가 증가할 뿐만 아니라, 고르지 않은 표시 또는 색조 등의 표시 품질이 관찰자에 의해 보다 더 눈에 띄게 된다.
또한, 휘도 또는 컬러 등의 관찰자에 의해 감지되는 표시 품질은 표시 장치가 설치된 환경의 조도나 색 온도에 크게 의존한다. 예를 들어, 특허 문헌 1은 표시 장치에 입사되는 외부 광의 강도(조도)에 따라 그 발광 강도를 제어하는 표시 장치를 개시한다.
표시 장치가 실내는 물론 실외에서 사용되는 경우, 저 조도에서 고 조도로 변화량이 크다. 그러므로, 저 조도용의 광 센서의 출력은 고 조도에서 포화되고, 고 조도용의 광 센서는 저 조도에서 조도를 검출하는 어려움을 갖고 있다. 특허 문헌 2는 가시광 범위의 광 감도를 갖는 광 센서와 적외선 범위의 광 감도를 갖는 광 센서를 이용하여 실내 또는 실외에 위치하는지를 판별하는 표시 장치를 개시하지만, 저 조도에서 고 조도까지의 범위에서 안정한 출력을 제공할 수 있는 광 센서를 개시하지는 못한다.
일본 특개 2000-112382의 공보 일본 특개 2003-29239의 공보
화면 크기 또는 해상도의 증가는 배선 저항 또는 기생 용량의 증가를 야기하여, 표시 품질의 감소 또는 표시 장치의 전력 소비의 증가를 가져다준다. 특히, 액티브 매트릭스 표시 장치에서, 화면 크기가 증가함에 따라, 각 화소에 포함된 트랜지스터의 오프 전류 또는 임계 전압 등의 특성의 변화가 전력 소비, 표시 품질 등에 더 많이 영향을 준다.
화면 크기가 증가함에 따라, 전력 소비가 증가할 뿐만 아니라, 고르지 않은 표시 또는 색조 등의 표시 품질이 관찰자에 의해 더 눈에 띄게 나타나게 된다. 따라서, 표시 장치가 위치하는 환경의 조도 또는 색 온도에 따라 표시 화상을 적절한 발광 강도 또는 색조로 보정함으로써 표시 장치의 전력 소비를 억제하면서 주변 환경에 의해 야기된 표시 품질의 저하를 억제하는 것이 요구된다.
본 발명의 한 실시형태의 목적은 표시 장치의 전력 소비의 감소를 실현하는 것이다.
본 발명의 한 실시형태의 다른 목적은 주변 환경에 따라 최적 표시 품질을 제공하는 것이다.
본 발명의 한 실시형태의 다른 목적은 거의 실온에서 180℃까지의 온도 범위에서 안정하게 동작하는 트랜지스터, 및 트랜지스터를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 한 실시형태는 가시광에 대하여 높은 광 감도를 갖는 비정질 박막 광 센서 및 비정질 박막 광 센서보다 가시광에 대하여 낮은 광 감도를 갖지만 적외광에 대한 광 감도를 갖는 다결정 박막 광 센서를 이용하여 표시 장치 주위의 조도 또는 색 온도를 검출하고, 검출 결과를 이용하여 표시 장치의 휘도 또는 색조를 조정하는 표시 장치이다.
본 발명의 다른 실시형태는 가시광에 대하여 높은 광 감도를 갖는 비정질 박막 광 센서 및 비정질 박막 광 센서보다 가시광에 대하여 낮은 광 감도를 갖지만 적외광에 대한 광 감도를 갖는 다결정 박막 광 센서를 이용하여 표시 장치 주위의 조도 또는 색 온도를 검출하고, 검출 결과를 이용하여 표시 장치의 휘도 또는 색조를 조정하고, 정지 화상을 표시할 때 기입 간격을 1초 이상으로 설정하는 표시 장치이다.
본 발명의 다른 실시형태는 단자부, 화소 전극, 스위칭 트랜지스터, 가시광에 대하여 높은 광 감도를 갖는 비정질 박막 광 센서, 및 비정질 박막 광 센서보다 가시광에 대하여 낮은 광 감도를 갖지만 적외광에 대한 광 감도를 갖는 다결정 박막 광 센서를 구비한 제1 기판을 포함하고 대향 전극을 구비한 제2 기판을 포함하는 표시 장치이다. 전위가 단자부로부터 대향 전극으로 스위칭 트랜지스터를 통해 공급된다. 표시 장치 주위의 조도 또는 색 온도는 광 센서를 이용하여 검출된다. 이 검출 결과를 이용하여, 표시 화상의 휘도 또는 색조가 조정된다. 정지 화상이 표시될 때, 스위칭 트랜지스터는 대향 전극의 전위가 부유 상태이도록 오프된다.
본 발명의 다른 실시형태는 제1 광 센서, 제2 광 센서, 및 복수의 화소를 갖는 화소 회로를 구비한 제1 기판을 포함하는 표시 장치이다. 제1 광 센서는 비정질 반도체를 포함하는 제1 광전 변환 소자 및 산화물 반도체를 포함하는 트랜지스터를 갖는 제1 증폭 회로를 포함한다. 제2 광 센서는 다결정 반도체를 포함하는 제2 광전 변환 소자 및 산화물 반도체를 포함하는 트랜지스터를 갖는 제2 증폭 회로를 포함한다. 화소 회로는 화소 전극 및 산화물 반도체를 포함하는 트랜지스터를 포함한다.
본 발명의 다른 실시 형태는 서로 마주 보고 있는 제1 기판 및 제2 기판을 포함하는 표시 장치이다. 제1 기판은 단자부, 제1 광 센서, 제2 광 센서, 및 복수의 화소를 갖는 화소 회로를 구비한다. 제1 광 센서는 비정질 반도체를 포함하는 제1 광전 변환 소자 및 산화물 반도체를 포함하는 트랜지스터를 갖는 제1 증폭 회로를 포함한다. 제2 광 센서는 다결정 반도체를 포함하는 제2 광전 변환 소자 및 산화물 반도체를 포함하는 트랜지스터를 갖는 제2 증폭 회로를 포함한다. 화소 회로는 화소 전극 및 산화물 반도체를 포함하는 트랜지스터를 포함한다. 제2 기판은 대향 전극을 구비하고, 대향 전극은 제1 기판 위에 제공된 산화물 반도체를 포함하는 트랜지스터를 통해 단자부에 전기적으로 접속된다.
본 발명의 다른 실시형태는 서로 마주 보고 있는 제1 기판 및 제2 기판을 포함하는 표시 장치이다. 제1 기판은 단자부, 산화물 반도체를 포함하는 스위칭 트랜지스터, 제1 광 센서, 제2 광 센서, 복수의 화소를 갖는 화소 회로, 및 화소 회로와 기판 에지 사이의 구동 회로를 구비한다. 제1 광 센서는 비정질 반도체를 포함하는 제1 광전 변환 소자 및 산화물 반도체를 포함하는 트랜지스터를 갖는 제1 증폭 회로를 포함한다. 제2 광 센서는 다결정 반도체를 포함하는 제2 광전 변환 소자 및 산화물 반도체를 포함하는 트랜지스터를 갖는 제2 증폭 회로를 포함한다. 제2 기판은 대향 전극을 구비하고, 대향 전극은 스위칭 트랜지스터를 통해 단자부에 전기적으로 접속된다. 스위칭 트랜지스터와 단자부를 접속하는 배선은 구동 회로와 기판 에지 사이에 형성된다.
구체적으로, 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만의 캐리어 밀도를 갖는 산화물 반도체가 사용된다.
비정질 반도체로서, 비정질 실리콘이 이용될 수 있다. 다결정 반도체로서, 다결정 실리콘 또는 미정질(microcrystalline) 실리콘이 이용될 수 있다.
정지 화상을 표시하는 기간에, 게이트선 구동 회로 또는 신호선 구동 회로로부터의 신호의 공급이 중지될 수 있다.
정지 화상을 표시하는 기간에, 스위칭 트랜지스터는 대향 전극이 부유 상태로 되도록 오프될 수 있다.
본 발명의 실시형태에 따르면, 저 전력 소비와 양호한 표시 품질을 갖는 표시 장치가 제공될 수 있다.
도 1a 및 도 1b는 각각 표시 장치를 도시한 도면.
도 2a 및 도 2b는 광 센서의 광 감도 특성을 도시한 도면.
도 3은 표시 장치의 블록도.
도 4는 표시 장치의 구조를 도시한 도면.
도 5는 표시 장치의 화소 회로의 구조를 도시한 도면.
도 6은 광 센서 판독 회로의 구조를 도시한 도면.
도 7은 광 센서의 판독 동작을 도시한 타이밍 차트.
도 8의 (a) 내지 (d)는 트랜지스터 및 광 센서의 제조 공정을 도시한 도면.
도 9의 (a) 내지 (d)는 트랜지스터 및 광 센서의 제조 공정을 도시한 도면.
도 10의 (a)와 (b)는 트랜지스터 및 광 센서의 제조 공정을 도시한 도면.
도 11은 화소 스위칭 트랜지스터의 구조를 도시한 도면.
도 12a 내지 도 12c는 트랜지스터의 구조를 각각 도시한 도면.
도 13a 내지 도 13c는 표시 장치의 구조를 도시한 도면.
도 14는 표시 장치의 동작을 도시한 타이밍 차트.
도 15는 산화물 반도체를 포함하는 트랜지스터의 단면도.
도 16은 도 15의 A-A' 단면을 따르는 에너지 밴드도.
도 17a 및 17b는 도 15의 B-B' 단면을 따르는 에너지 밴드도.
도 18은 진공 레벨과 금속의 일함수 사이 및 진공 레벨과 산화물 반도체의 전자 친화력 사이의 관계를 도시한 도면.
도 19a 및 도 19b는 각각 전자 기기를 도시한 도면.
본 발명의 실시형태들 및 예들이 첨부 도면을 참조하여 아래에 설명된다. 본 발명은 여러 가지 다른 모드로 실행될 수 있고, 당업자라면 본 발명의 모드 및 상세는 본 발명의 취지 및 범위를 벗어나지 않고서 다양한 방식으로 변형될 수 있다는 것을 쉽게 이해할 것이라는 점에 유의한다. 따라서, 본 발명은 실시형태들 및 예들의 설명으로 한정되는 것으로 해석되지 않아야 한다. 아래 설명되는 본 발명의 모드에서, 다른 도면에서의 동일 소자들은 동일한 참조 번호로 공통으로 표시된다.
실시형태에서 도면 등에 도시된 각 구성요소의 크기, 층 두께, 또는 영역은 어떤 경우에는 명료성을 위해 과장될 수 있다는 점에 유의한다. 따라서, 본 발명의 실시형태들은 이런 스케일로 한정되지 않는다.
본 명세서에서 "제1", "제2", "제3" 내지 "제N"(N은 자연수) 등의 수치적 용어는 구성요소들 간의 혼동을 피하기 위해 사용된 것이고, 이들 용어는 구성요소들을 수치적으로 한정하는 것은 아니라는 점에 유의한다.
전압은 많은 경우에 소정의 전위와 기준 전위(예를 들어, 접지 전위) 사이의 전위차를 의미한다. 따라서, 전압, 전위, 및 전위차는 각각 전위, 전압, 및 전압차라고 할 수 있다.
트랜지스터는 일종의 반도체 소자이고 전류 또는 전압의 증폭, 도통 또는 비도통을 제어하는 스위칭 동작 등을 달성할 수 있다. 본 명세서에서 트랜지스터는 절연된 게이트 전계 효과 트랜지스터(IGFET) 및 박막 트랜지스터(TFT)를 포함한다.
본 명세서의 회로도에서, 산화물 반도체층을 포함하는 트랜지스터는 심볼 "OS"로 표시되어 산화물 반도체층을 포함하는 트랜지스터로서 식별될 수 있다는 점에 유의한다.
(실시형태 1)
본 실시형태에서, 광 센서를 포함하는 표시 장치의 한 실시형태가 설명될 것이다. 도 1a 및 도 1b는 각각 광 센서를 포함하는 표시 장치(800)를 도시한다. 도 1a에서, 광 센서(802) 및 광 센서(803)는 표시부(801) 외측의 상부에 제공된다. 도 1b에서, 복수의 광 센서(802) 및 복수의 광 센서(803)는 표시부(801) 주위에 제공된다.
광 센서(802)에서, 광전 변환 소자는 비정질 반도체를 포함하고, 광 센서(803)에서, 광전 변환 소자는 다결정 반도체를 포함한다. 표시 장치 주위의 조도는 광 센서(802) 또는 광 센서(803)에 의해 검출되고, 표시 장치의 휘도가 조정된다. 예를 들어, 표시 장치 주위의 조도가 높을 때, 표시부(801)의 휘도는 증가되고, 표시부 주위의 조도가 낮을 때, 표시부(801)의 휘도는 감소되어, 사용자에 의해 감지된 휘도의 변화가 감소될 수 있고 전력 소비의 증가가 억제될 수 있다.
복수의 광 센서(802) 및 복수의 광 센서(803)가 도 1b에 도시된 바와 같이 제공될 때, 표시 장치 주위의 조도는 보다 정밀하게 검출될 수 있다. 예를 들어, 광 센서 중 몇 개가 덮여지는 경우에도, 표시 장치 주위의 조도는 다른 광 센서들에 의해 검출될 수 있다.
도 2a는 비정질 실리콘 박막이 광전 변환 소자용의 비정질 반도체로서 이용되는 광 센서(이후 비정질 박막 광 센서라고 함) 및 다결정 실리콘 박막이 광전 변환 소자용의 다결정 반도체로서 이용되는 광 센서(이후 다결정 박막 광 센서라고 함)의 광 감도 특성을 도시한다. 도 2a에서, 특성(811)은 비정질 박막 광 센서의 광 감도 특성을 도시하고, 특성(812)은 다결정 박막 광 센서의 광 감도 특성을 도시한다.
비정질 박막 광 센서 및 다결정 박막 광 센서 둘 다는 0.4㎛ 내지 0.8㎛의 파장을 갖는 가시광에 대한 광 감도를 갖는다. 또한, 비정질 박막 광 센서는 가시광에 대하여 높은 광 감도를 갖고 약 0.6㎛의 파장에서 최대 감도를 갖는다. 다결정 박막 광 센서는 가시광에 대하여 비정질 박막 광 센서보다 낮은 광 감도를 갖지만 약 0.7㎛의 파장에서 최대 감도를 갖고 또한 적외광을 검출할 수 있다.
도 2b는 입사 조도와 광 센서의 출력의 관계를 도시한다. 특성(821)은 입사 조도와 비정질 박막 광 센서의 출력 사이의 관계를 도시하고, 특성(822)은 입사 조도와 다결정 박막 광 센서의 출력 사이의 관계를 도시한다. 비정질 박막 광 센서는 가시광에 대하여 높은 광 감도를 갖고 따라서 비교적 어두운 환경에서도 조도를 정밀하게 측정할 수 있지만, 실외 지역 등의 높은 조도 환경에서는, 그 출력이 포화되어, 조도를 정밀하게 측정할 수 없다. 한편, 다결정 실리콘 박막 광 센서는 비정질 박막 광 센서보다 가시광에 대하여 낮은 광 감도를 가지므로, 높은 입사 조도에서도, 그 출력이 쉽게 포화되지 않아서 조도를 정밀하게 측정할 수 있다.
가시광에 대하여 서로 다른 광 감도를 갖는 광 센서를 이용하여, 표시 장치 주위의 밝기가 보다 정밀하게 검출될 수 있고, 표시 장치의 휘도가 최적화될 수 있다.
도 3은 본 실시형태가 적용된 표시 장치의 블록도이다. 중앙 제어부(831)는 입/출력부, 메모리 등을 포함한다. 외부 입력(833)은 외부로부터의 비디오 신호의 입구이고, 다양한 비디오 신호가 외부 입력(833)을 통해 중앙 제어부(831)에 입력된다. 사용자는 휘도, 색조 등을 조작부(834)로 다르게 설정할 수 있다. 광 센서(841) 및 광 센서(842)는 가시광에 대하여 서로 다른 광 감도를 갖고; 예를 들어, 비정질 박막 광 센서는 광 센서(841)로서 이용되고, 다결정 박막 광 센서는 광 센서(842)로서 이용된다.
중앙 제어부(831)는 광 센서(841) 및 광 센서(842)에 의해 검출된 표시 장치 주위의 조도를 고려하여, 조작부(834)로 설정된 휘도, 색조 등을 이용하여, 외부 입력(833)을 통해 입력된 비디오 신호를 변환하고, 표시부(832)에 화상을 표시한다.
중앙 제어부(831)는 광 센서(841) 및 광 센서(842) 둘 다의 신호 출력을 비교하고 정상적으로 높은 신호 강도를 갖는 광 센서(841)(비정질 박막 광 센서)의 출력을 이용하여 표시부(832)에 표시될 화상의 휘도를 보정한다. 신호 강도가 높을 때에도 신호 출력이 포화되는 경우에, 표시부(832)에 표시될 화상의 휘도는 광 센서(842)(다결정 박막 광 센서)의 신호 출력을 이용하여 보정된다는 점에 유의한다. 이에 따라, 포화에 따라 광 센서(841) 및 광 센서(842)를 이용하여, 표시 장치 주위의 조도의 변화량이 클 때에도 휘도가 적절히 보정될 수 있다.
또한, 도 2a에 도시한 바와 같이, 비정질 박막 광 센서인 광 센서(841)는 적외광을 검출하지 못하지만, 다결정 박막 광 센서인 광 센서(842)는 적외광을 검출한다. 이 특성 차를 이용함으로써, 양측 광 센서의 출력들 간의 차가 미리 중앙 제어부(831)에 저장된 산출 방식을 이용하여 검출되고, 따라서, 표시 장치 주위의 적외광 조도가 검출될 수 있다.
예를 들어, 적외광 조도는 정상적으로 실내보다 실외가 높다. 그러므로, 적외광 조도가 높은 경우에, 가시광 조도에 기초한 휘도 보정뿐만 아니라 실외 사용에 따른 색조 보정이 동시에 수행되어, 표시 품질이 개선될 수 있다.
비정질 박막 광 센서로서, 예를 들어, 비정질 실리콘막을 갖는 PIN 포토다이오드가 사용될 수 있다. 먼저, p형 도전성을 갖는 반도체층이 제1 반도체층으로서 형성된다. 다음에, 고저항 반도체층(i형 반도체층)이 제2 반도체층으로서 형성된다. 다음에, n형 도전성을 갖는 반도체층이 제3 반도체층으로서 형성된다.
제1 반도체층은 p형 반도체층이고 p형 도전성을 부여하는 불순물 원소를 포함하는 비정질 실리콘막을 이용하여 형성될 수 있다. 제1 반도체층은 13족에 속하는 불순물 원소(붕소(B) 등)를 포함하는 반도체 원료 가스를 이용하는 플라즈마 CVD 방법에 의해 형성된다. 반도체 원료 가스로서, 실란(SiH4)이 이용될 수 있다. 다르게는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 이용될 수 있다. 다르게는, 불순물 원소를 포함하지 않는 비정질 실리콘막이 형성될 수 있고, 다음에, 불순물 원소가 확산 방법 또는 이온 주입 방법에 의해 비정질 실리콘막 내로 도입될 수 있다. 불순물 원소가 이온 주입 방법 등에 의해 도입된 후, 가열 등이 불순물 원소를 확산하기 위해 행해질 수 있다. 이 경우에, 비정질 실리콘 박막을 형성하는 방법으로서, LPCVD 방법, 기상 증착 방법, 스퍼터링 방법 등이 이용될 수 있다. 제1 반도체층은 바람직하게는 10nm 내지 50nm의 두께를 갖도록 형성된다.
제2 반도체층은 i형 반도체층(진성 반도체층)이고 비정질 실리콘막으로 형성된다. 제2 반도체층으로서, 비정질 실리콘막이 반도체 원료 가스를 이용하는 플라즈마 CVD 방법에 의해 형성된다. 반도체 원료 가스로서, 실란(SiH4)이 이용될 수 있다. 다르게는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 이용될 수 있다. 제2 반도체층은 다르게는 LPCVD 방법, 기상 증착 방법, 스퍼터링 방법 등에 의해 형성될 수 있다. 제2 반도체층은 바람직하게는 200nm 내지 1000nm의 두께를 갖도록 형성된다.
제3 반도체층은 n형 반도체층이고 n형 도전성을 부여하는 불순물 원소를 포함하는 비정질 실리콘막으로 형성된다. 제3 반도체층은 15족에 속하는 불순물 원소(인소(P) 등)를 포함하는 반도체 원료 가스를 이용하는 플라즈마 CVD 방법에 의해 형성된다. 반도체 원료 가스로서, 실란(SiH4)이 이용될 수 있다. 다르게는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 이용될 수 있다. 다르게는, 불순물 원소를 포함하지 않는 비정질 실리콘막이 형성될 수 있고, 다음에 불순물 원소가 확산 방법 또는 이온 주입 방법에 의해 비정질 실리콘막 내로 도입될 수 있다. 불순물 원소가 이온 주입 방법 등에 의해 도입된 후, 가열 등이 불순물 원소를 확산하기 위해 행해질 수 있다. 이 경우에, 비정질 실리콘 박막을 형성하는 방법으로서, LPCVD 방법, 기상 증착 방법, 스퍼터링 방법 등이 이용될 수 있다. 제3 반도체층은 바람직하게는 20nm 내지 200nm의 두께를 갖도록 형성된다.
제1 반도체층, 제2 반도체층, 및 제3 반도체층용으로 비정질 반도체 대신에 다결정 실리콘 또는 미정질 반도체를 이용하여, 다결정 박막 광 센서가 형성될 수 있다. 다르게는, 제2 반도체층 만이 다결정 반도체 또는 미정질 반도체로 형성될 수 있다.
미정질 반도체는 기브스(Gibbs) 자유 에너지에 따라 비정질 상태와 단결정 상태 사이의 중간 상태인 준안정 상태에 속한다. 즉, 미정질 반도체는 자유 에너지에 대해 안정한 제3 상태를 갖는 반도체이고 단거리 질서 및 격자 왜곡을 갖는다. 미정질 반도체에서, 주상 또는 침상 결정이 기판의 표면에 대해 법선 방향으로 성장한다. 미정질 반도체의 대표적인 예인 미정질 실리콘의 라만 스펙트럼은 단결정 실리콘을 나타내는 520cm-1 보다 짧은 파수 영역으로 전이된다. 즉, 미정질 실리콘의 라만 스펙트럼 피크는 단결정 실리콘을 나타내는 520cm-1과 비정질 실리콘을 나타내는 480cm-1 사이에 존재한다. 미정질 실리콘은 댕글링 결합을 종단하기 위해 수소 또는 할로겐의 적어도 1 원소%를 포함한다. 또한 헬륨, 아르곤, 크립톤, 또는 네온 등의 희가스 원소가 격자 왜곡을 더 조장하기 위해 포함될 수 있어, 향상된 안정성을 갖는 양호한 미정질 반도체막이 얻어질 수 있다.
이 미정질 반도체막은 수십 내지 수백 메가헤르쯔의 주파수를 갖는 고주파수 플라즈마 CVD 방법 또는 1GHz 이상의 주파수를 갖는 마이크로파 플라즈마 CVD 방법에 의해 형성될 수 있다. 대표적으로, 미정질 반도체막은 SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등의 수소화 실리콘을 수소로 희석함으로써 얻어진 가스를 이용하여 형성될 수 있다. 다르게는, 미정질 반도체막은 헬륨, 아르곤, 크립톤, 및 네온으로부터 선택된 하나 이상의 희가스 원소로 희석된 수소화 실리콘 및 수소를 포함하는 가스를 이용하여 형성될 수 있다. 이 경우에, 수소의 유량비는 수소화 실리콘의 유량비보다 5 배 내지 200배, 바람직하게는 50배 내지 150배, 더 바람직하게는 100배 높게 설정된다. 또한, 실리콘을 포함하는 가스는 CH4 또는 C2H6 등의 탄화물 가스, GeH4 또는 GeF4, 등의 게르마늄 가스, F2 등과 혼합될 수 있다.
또한, 광전 효과에 의해 발생된 정공의 이동도는 전자의 이동도보다 낮다. 따라서, 반도체층을 적층함으로써 형성된 PIN 포토다이오드의 경우에, p형 반도체층측이 수광면으로서 이용될 수 있다.
이 방식으로, 가시광에 대하여 서로 다른 광 감도를 갖는 비정질 박막 광 센서 및 다결정 박막 광 센서를 이용하여, 주변 조도가 정밀하게 검출되고 표시 장치의 휘도가 최적화되어, 사용자에 의해 감지된 휘도의 변화가 감소될 수 있고 전력 소비의 증가가 억제될 수 있다. 또한, 비정질 박막 광 센서와 다결정 박막 광 센서의 출력들 간의 차에 의해, 적외광 조도가 검출되고 표시부의 색조가 보정되어, 표시 품질이 향상될 수 있다.
(실시형태 2)
본 실시형태에서, 실시형태 1과 다른 광 센서를 포함하는 표시 장치가 설명될 것이다.
본 실시형태에서, 표시 장치의 예로서, 액정 표시 장치가 도 4를 참조하여 설명된다. 표시 장치(220)는 화소 회로(221), 표시 소자 제어 회로(222), 및 광 센서 제어 회로(223)를 포함한다. 화소 회로(221)는 매트릭스로 배열된 복수의 화소(224)를 갖는다. 각각의 화소(224)는 표시 소자(225) 및 광 센서(226) 또는 광 센서(236)를 포함한다.
광 센서(226)는 실시형태 1에서 설명된 비정질 박막 광 센서이고, 광 센서(236)는 다결정 박막 광 센서이다. 도 4는 광 센서(226)를 각각 포함하는 화소의 열과 광 센서(236)를 각각 포함하는 화소의 열이 교대로 하나씩 배열되지만, 본 실시형태는 이로 특정하게 한정되지 않는다. 예를 들어, 광 센서(226) 또는 광 센서(236)는 반드시 화소마다 제공될 필요는 없고, 하나 걸러 또는 수개의 화소마다 제공될 수 있다.
표시 소자(225)는 트랜지스터, 축적 용량 소자, 액정층을 포함하는 액정 소자 등을 포함한다. 트랜지스터는 축적 용량 소자에/로부터 전하를 주입 또는 방출하는 기능을 갖는다. 축적 용량 소자는 액정층에 인가된 전압에 대응하는 전하를 유지하는 기능을 갖는다. 액정층에의 전압의 인가에 의해 편광 방향이 변화한다는 현상을 이용하여, 액정층을 통해 투과하는 광의 명암(계조)이 발생되고, 이 방식으로, 화상 표시가 실현된다. 액정 표시 장치는 액정층의 후면측에 광원(백라이트)을 포함하고 광원으로부터 액정층을 통해 투과된 화상을 표시하는 투과형 액정 표시 장치, 및 액정층의 전면측에 제공된 광원(프론트 라이트)으로부터의 광 또는 외부 광의 반사에 의해 화상을 표시하는 반사형 액정 표시 장치를 포함한다.
컬러 화상을 표시하는 방식은 컬러 필터가 사용되는 방식 즉, 컬러 필터 방식을 포함한다는 점에 유의한다. 이 방식은 액정층을 통과하는 광이 컬러 필터를 통과할 때 특정한 색(예를 들어, 적색(R), 녹색(G), 또는 청색(B))의 계조를 발생하게 한다. 여기서, 컬러 필터 방식이 이용될 때, 적색(R) 광을 발광하는 기능을 갖는 화소(224), 녹색(G) 광을 발광하는 기능을 갖는 화소(224), 및 청색(B) 광을 발광하는 기능을 갖는 화소(224)를 각각, R 화소, G 화소, 및 B 화소라고 한다. 컬러 필터는 흑백 표시만이 수행되는 경우에 반드시 사용될 필요는 없다는 점에 유의한다.
컬러 화상을 표시하는 방식은 또한 특정한 색(예를 들어, 적색(R), 녹색(G), 및 청색(B))의 광원이 백라이트로서 이용되고 순차적으로 점등되는 방식, 즉 필드 시퀀셜 방식을 또한 포함한다. 필드 시퀀셜 방식에서, 각각의 색의 계조는 그 광원이 온인 동안 광의 명암을 액정을 통해 투과되게 함으로써 발생될 수 있다.
표시 소자(225)가 액정 소자를 포함하는 경우가 상술되었지만, 표시 소자(225)는 발광 소자 등의 다른 소자를 포함할 수 있다. 발광 소자는 휘도가 전류 또는 전압에 의해 제어되는 소자이다. 구체적으로, 발광 다이오드, EL 소자(유기 EL 소자(유기 발광 다이오드(OLED) 또는 무기 EL 소자)) 등을 들 수 있다.
본 실시형태에서 설명된 각각의 광 센서(226 및 236)는 포토다이오드 등의, 수광에 의해 전기적 신호를 발생하는 기능을 갖는 소자(광전 변환 소자), 및 트랜지스터를 포함한다.
표시 소자 제어 회로(222)는 표시 소자(225)를 제어하고 비디오 신호선 등의 신호선("소스 신호선"이라고 함)을 통해 표시 소자(225)에 신호를 입력하는 표시 소자 구동 회로(227), 및 주사선("게이트 신호선"이라고 함)을 통해 표시 소자(225)에 신호를 입력하는 표시 소자 구동 회로(228)를 포함한다. 예를 들어, 표시 소자 구동 회로(228)는 특정한 행에 배치된 화소에 포함된 표시 소자(225)를 선택하는 기능을 갖는다. 표시 소자 구동 회로(227)는 선택된 행에 배치된 화소에 포함된 표시 소자(225)에 소정의 전위를 인가하는 기능을 갖는다. 표시 소자 구동 회로(228)에 의해 고 전위가 인가되는 표시 소자에서, 트랜지스터가 온되어, 표시 소자에는 표시 소자 구동 회로(227)에 의해 인가되는 전위가 공급된다는 점에 유의한다.
광 센서 제어 회로(223)는 광 센서(226)를 제어하고 광 센서 출력 신호선, 광 센서 기준 신호선 등을 위한 광 센서 판독 회로(229) 및 광 센서 구동 회로(230)를 포함한다. 광 센서 구동 회로(230)는 특정한 행의 화소에 포함된 광 센서(226)에 대해, 아래에 설명되는 리셋 동작 및 선택 동작을 수행하는 기능을 갖는다. 광 센서 판독 회로(229)는 선택된 행의 화소에 포함된 광 센서(226)의 출력 신호를 추출하는 기능을 갖는다. 광 센서 판독 회로(229)는 OP 증폭기를 이용하여 표시 장치의 외부에 아날로그 신호로서 광 센서의 아날로그 신호인 출력이 추출되는 구성 또는 출력이 A/D 변환기에 의해 디지털 신호로 변환되고 그 후 표시 장치의 외부로 추출되는 구성을 가질 수 있다는 점에 유의한다.
광 센서를 포함하는 표시 장치(220)는 산화물 반도체를 포함하는 트랜지스터를 갖는 회로를 구비한다.
광 센서를 포함하는 표시 장치(220)에 제공된 산화물 반도체층을 포함하는 트랜지스터의 전기적 특성의 변화를 방지하기 위해, 산화물 반도체층은 산화물 반도체층으로부터의 변화를 야기하는 수소, 수분, 수산기, 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 의도적으로 제거하고, 부가적으로 산화물 반도체의 주 성분이고 불순물 제거 단계에서 동시에 감소된 산소를 공급함으로써 전기적으로 i형(진성)이도록 순도화된다.
따라서, 산화물 반도체는 수소 및 캐리어를 가능한 한 적게 포함하는 것이 바람직하다. 본 명세서에서 개시된 트랜지스터에서, 채널 형성 영역은 수소를 5×1019/cm3 이하, 바람직하게는 5×1018/cm3 이하, 더 바람직하게는 5×1017/cm3 이하 또는 1×1016/cm3 미만을 포함하고 캐리어 밀도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만으로, 수소가 가능한 한 제로에 가깝게 산화물 반도체로부터 제거된 산화물 반도체로 형성된다.
산화물 반도체를 포함하는 트랜지스터가 산화물 반도체 내에 극소수(제로에 가까움)의 캐리어를 갖기 때문에, 트랜지스터의 오프 전류가 감소될 수 있다. 트랜지스터의 오프 전류는 가능한 한 작은 것이 바람직하다. 오프 전류는 -1V 내지 -10V의 소정의 게이트 전압이 인가되는 경우에 트랜지스터의 소스와 드레인 사이에 흐르는 전류이다. 본 명세서에 개시된, 산화물 반도체를 포함하는 트랜지스터의 채널 폭(W)의 마이크로미터당 전류는 10aA/㎛ 이하, 바람직하게는 1aA/㎛ 이하, 더 바람직하게는 1zA/㎛ 이하이다. 또한, PN 접합이 없고 핫 캐리어 저하가 없기 때문에, 트랜지스터의 전기적 특성은 악영향을 받지 않는다.
화소(224)의 회로도의 예가 도 5를 참조하여 설명된다. 화소(224)는 트랜지스터(201), 축적 용량 소자(202), 및 액정 소자(203)를 포함하는 표시 소자(225) 및 포토다이오드(204), 트랜지스터(205), 및 트랜지스터(206)를 포함하는 광 센서(226) 또는 광 센서(236)를 포함한다.
트랜지스터(201)의 게이트는 게이트 신호선(207)에 전기적으로 접속된다. 트랜지스터(201)의 소스 및 드레인 중 하나는 비디오 데이터 신호선(210)에 전기적으로 접속된다. 트랜지스터(201)의 소스 및 드레인 중 다른 하나는 축적 용량 소자(202)의 한 전극 및 액정 소자(203)의 한 전극에 전기적으로 접속된다. 축적 용량 소자(202)의 다른 전극 및 액정 소자(203)의 다른 전극은 각각 일정 전위로 유지된다. 액정 소자(203)는 한 쌍의 전극 및 한 쌍의 전극 사이의 액정층을 포함한다.
"H"가 게이트 신호선(207)에 인가될 때, 트랜지스터(201)는 비디오 신호선(210)의 전위를 축적 용량 소자(202) 및 액정 소자(203)에 공급한다. 축적 용량 소자(202)는 공급된 전위를 유지한다. 액정 소자(203)는 공급된 전위에 따라 광 투과율을 변경한다.
각각이 산화물 반도체를 포함하는 트랜지스터인 트랜지스터(201, 205, 및 206)의 오프 전류는 극히 작기 때문에, 축적 용량 소자는 극히 작거나 또는 반드시 제공될 필요는 없다.
포토다이오드(204)는 비정질 반도체, 다결정 반도체, 또는 미정질 반도체로 형성된다. 포토다이오드(204)의 한 전극은 포토다이오드 리셋 신호선(208)에 전기적으로 접속되고, 포토다이오드(204)의 다른 전극은 게이트 신호선(213)을 통해 트랜지스터(205)의 게이트에 전기적으로 접속된다. 트랜지스터(205)의 소스 및 드레인 중 하나는 광 센서 기준 신호선(212)에 전기적으로 접속되고, 트랜지스터(205)의 소스 및 드레인 중 다른 하나는 트랜지스터(206)의 소스 및 드레인 중 하나에 전기적으로 접속된다. 트랜지스터(206)의 게이트는 게이트 신호선(209)에 전기적으로 접속되고, 트랜지스터(206)의 소스 및 드레인 중 다른 하나는 광 센서 출력 신호선(211)에 전기적으로 접속된다.
트랜지스터(205) 및 트랜지스터(206)의 구성은 도 5의 구성으로 한정되지 않는다는 점에 유의한다. 예를 들어, 트랜지스터(206)의 소스 및 드레인 중 하나가 광 센서 기준 신호선(212)에 전기적으로 접속되고, 트랜지스터(206)의 소스 및 드레인 중 다른 하나가 트랜지스터(205)의 소스 및 드레인 중 하나에 전기적으로 접속되고, 트랜지스터(205)의 게이트가 게이트 신호선(209)에 전기적으로 접속되고, 트랜지스터(205)의 소스 및 드레인 중 다른 하나가 광 센서 출력 신호선(211)에 전기적으로 접속된 구성이 이용될 수 있다.
다음에, 광 센서 판독 회로(229)의 구조의 예가 도 6을 참조하여 설명된다. 도 6에서, 화소의 한 열에 대응하고 광 센서 판독 회로(229)에 포함된 광 센서 구동 회로(230)는 트랜지스터(231) 및 축적 용량 소자(232)를 포함한다. 또한, 참조 번호(211)는 화소의 열에 대응하는 광 센서 출력 신호선을 표시하고, 참조 번호(233)는 프리차지 신호선을 표시한다.
도 5의 트랜지스터(205) 및 트랜지스터(206) 및 도 6의 트랜지스터(231)는 각각 산화물 반도체층을 포함하는 트랜지스터이다.
화소의 한 열에 대응하고 도 4에 도시된 광 센서 판독 회로(229)에 포함된 광 센서 구동 회로(230)에서, 광 센서 출력 신호선(211)의 전위는 화소에 포함된 광 센서의 동작 전에 기준 전위로 설정된다. 광 센서 출력 신호선(211)용으로 설정된 기준 전위는 고 전위 또는 저 전위일 수 있다. 도 6에서, 프리차지 신호선(233)의 전위를 "H"로 설정함으로써, 광 센서 출력 신호선(211)의 전위는 기준 전위인 고 전위로 설정될 수 있다. 축적 용량 소자(232)은 광 센서 출력 신호선(211)의 기생 용량이 큰 경우에 반드시 제공될 필요는 없다는 점에 유의한다.
다음에, 표시 장치 내의 광 센서의 판독 동작의 예가 도 7의 타이밍 차트를 참조하여 설명된다. 도 7에서, 신호(251), 신호(252), 신호(253), 및 신호(254)는 각각 도 5에서 포토다이오드 리셋 신호선(208)의 전위, 트랜지스터(206)의 게이트가 접속된 게이트 신호선(209)의 전위, 트랜지스터(205)의 게이트가 접속된 게이트 신호선(213)의 전위, 및 광 센서 출력 신호선(211)의 전위에 각각 대응한다. 또한, 신호(255)는 도 6의 프리차지 신호선(233)의 전위에 대응한다.
시각 "A"에서, 포토다이오드 리셋 신호선(208)의 전위(신호 251)가 "H"로 설정될 때(리셋 동작), 포토다이오드(204)는 온되고 트랜지스터(205)의 게이트가 접속되는 게이트 신호선(213)의 전위(신호 253)는 "H"로 된다. 또한, 프리차지 신호선(233)의 전위(신호 255)가 "H"로 설정될 때, 광 센서 출력 신호선(211)의 전위(신호 254)는 "H"로 프리차지된다.
시각 "B"에서, 포토다이오드 리셋 신호선(208)의 전위(신호 251)가 "L"로 설정될 때(누적 동작), 트랜지스터(205)의 게이트가 접속되는 게이트 신호선(213)의 전위(신호 253)는 포토다이오드(204)의 광전류로 인해 감소하기 시작한다. 포토다이오드(204)의 광전류는 포토다이오드(204)가 광으로 조사될 때 증가하므로, 트랜지스터(205)의 게이트가 접속되는 게이트 신호선(213)의 전위(신호 253)는 조사광의 양에 따라 변화한다. 즉, 트랜지스터(205)의 소스와 드레인 사이의 전류는 변화한다.
시각 "C"에서, 게이트 신호선(209)의 전위(신호 252)가 "H"로 설정될 때(선택 동작), 트랜지스터(206)는 온되고 광 센서 기준 신호선(212) 및 광 센서 출력 신호선(211)은 트랜지스터(205) 및 트랜지스터(206)를 통해 서로 전기적으로 접속된다. 다음에, 광 센서 출력 신호선(211)의 전위(신호 254)는 낮아진다. 시각 "C" 전에, 프리차지 신호선(233)의 전위(신호선 255)는 "L"로 설정되고 광 센서 출력 신호선(211)의 프라차지가 완료된다는 점에 유의한다. 여기서, 광 센서 출력 신호선(211)의 전위(신호 254)가 특정한 전위에 이르는데 걸리는 시간(전위 변화 속도)은 트랜지스터(205)의 소스와 드레인 사이의 전류에 의존한다. 즉, 이 시간은 포토다이오드(204)가 조사되는 광량에 따라 변화한다.
시각 "D"에서, 게이트 신호선(209)의 전위(신호 252)가 "L"로 설정될 때, 트랜지스터(206)는 오프되고 광 센서 출력 신호선(211)의 전위(신호 254)는 시각 "D" 이후에 일정한 값을 갖는다. 여기서, 일정한 값의 전위는 포토다이오드(204)가 조사되는 광량에 따라 변화한다. 따라서, 포토다이오드(204)가 조사되는 광량은 광 센서 출력 신호선(211)의 전위를 얻음으로써 구해질 수 있다.
상술한 바와 같이, 개개의 광 센서의 동작은 리셋 동작, 누적 동작, 및 선택 동작을 반복함으로써 실현된다. 표시 장치의 고속 촬상을 실현하기 위해, 모든 화소의 리셋 동작, 누적 동작, 및 선택 동작을 고속으로 수행할 필요가 있다. 도 5의 트랜지스터(206)의 오프 리크 전류가 크다면, 리크 전류는 트랜지스터(205)를 통해 광 센서 출력 신호선(211)으로부터 광 센서 기준 신호선(212)으로 흐른다. 다음에, 광 센서의 오동작이 일어날 가능성이 있는데, 예를 들어, 트랜지스터(205)의 게이트 전압이 리셋 동작 동안 원하는 값으로 도달하지 않고, 또는 광 센서 출력 신호선(211)의 전위 또는 광 센서 기준 신호선(212)의 전위가 불안정하게 된다.
그러나, 본 명세서에 개시된 발명에서, 산화물 반도체를 포함하는 트랜지스터가 트랜지스터(206)로서 형성되므로 그 오프 전류는 극도로 작고, 따라서 상기 오동작이 감소될 수 있다.
본 실시형태에서, 광 센서는 표시부 외부가 아니라 표시부 내부에 제공되어, 보다 정밀한 휘도 또는 색조 보정을 가능하게 한다. 또한, 광 센서가 표시부 내부에 제공될 때, 광 센서가 덮여질 가능성은 극도로 낮다.
또한, 컬러 필터가 화소에 포함된 광 센서 위에 제공될 때, 표시 장치 주위의 조도가 광을 RGB의 색 성분으로 나눔으로써 검출될 수 있다. 광을 RGB로 나누어 표시 장치 주위의 조도를 검출함으로써, 표시 장치 주위의 색 온도 또는 색도 분포가 보다 정확하게 검출될 수 있고, 표시 장치의 색조가 정밀하게 보정될 수 있다.
(실시형태 3)
본 실시형태에서, 실시형태 1 및 2에서 설명된 트랜지스터 및 광 센서의 제조 공정의 예가 도 8의 (a) 내지 (d), 도 9의 (a) 내지 (d), 도 10의 (a)와 (b), 및 도 11의 단면도를 참조하여 설명된다. 도 10의 (b)에 도시된 트랜지스터(390)는 보텀 게이트 구조의 일종이고 역 스태거형 트랜지스터 또는 채널 에치형 트랜지스터라고도 한다. 광 센서(391)는 비정질 박막 광 센서이고 비정질 실리콘으로 형성된 P층, I층, 및 N층이 적층된 PIN 포토다이오드를 포함한다. 광 센서(392)는 다결정 박막 광 센서이고 P층, I층, 및 N층이 광전 변환 소자로서 하나의 다결정 실리콘 또는 미정질 실리콘층으로 형성된 PIN 포토다이오드를 포함한다. 광 센서(391) 및 광 센서(392)는 기판측으로부터 입사된 광이 아니라 절연층(312) 측으로부터 입사된 외부 광(350)을 검출하도록 설계된다는 점에 유의한다.
광 센서(391) 및 광 센서(392)의 각각의 광전 변환부에 대응하는 포토다이오드의 단면 구조는 본 실시형태에서 도시된다는 점에 유의한다. 광 센서의 트랜지스터 부분은 트랜지스터(390)의 것과 마찬가지 방식으로 제조될 수 있다.
다음 설명에서, 트랜지스터(390)는 단일 게이트 구조를 갖는 트랜지스터이지만, 필요에 따라, 복수의 채널 형성 영역을 갖는 멀티 게이트 구조를 갖는 트랜지스터일 수 있다.
기판(300) 위에 트랜지스터(390)를 제조하는 공정이 도 8의 (a) 내지 (d), 도 9의 (a) 내지 (d), 및 도 10의 (a)와 (b)를 참조하여 아래에 설명된다.
먼저, 도전층이 절연 표면을 갖는 기판(300) 위에 형성되고, 다음에 게이트 전극층(301), 배선층(302), 및 배선층(303)이 제1 포토리소그래피 단계에서 형성된다. 게이트 전극층 및 배선층은 바람직하게는 테이퍼 형상의 단부 부분을 갖는데, 그 이유는 그 위에 적층될 게이트 전극층의 피복성이 향상될 수 있기 때문이다. 레지스트 마스크는 잉크제트 방법에 의해 형성될 수 있다는 점에 유의한다. 잉크제트 방법에 의한 레지스트 마스크의 형성은 포토마스크를 필요로 하지 않으므로, 제조 코스트가 감소될 수 있다는 점에 유의한다.
기판(300)으로서, 글래스 기판, 세라믹 기판, 석영 기판, 사파이어 기판, 본 제조 공정에서 처리 온도에 견디기에 충분히 높은 내열성을 갖는 플라스틱 기판 등이 사용될 수 있다. 기판이 투광성을 필요로 하지 않는 경우에, 그 표면 위에 절연막을 구비한, 스테인레스강 합금 기판 등의 금속 기판이 사용될 수 있다. 다르게는, 결정화된 글래스 등이 사용될 수 있다.
글래스 기판으로서, 나중에 수행될 가열 처리의 온도가 높은 경우에, 730℃ 이상의 왜곡점을 갖는 글래스 기판이 바람직하게 사용된다. 글래스 기판으로서, 예를 들어, 바륨 보로실리케이트 글래스, 알루미노보로실리케이트 글래스, 알루미노실리케이트 글래스 등의 무알칼리 글래스 기판이 사용될 수 있다. 산화 붕소(B2O3)보다 많은 양의 산화 바륨(BaO)을 포함함으로써, 더 실용적인 내열성 글래스 기판이 얻어질 수 있다는 점에 유의한다. 따라서, BaO의 양이 B2O3의 양보다 많도록 BaO와 B2O3를 포함하는 글래스 기판이 바람직하게 이용된다.
또한, 기판(300)으로서, 다음 크기 중 임의의 글래스 기판이 이용될 수 있다: 제3 세대(550mm×650mm), 제3.5 세대(600mm×720mm, 또는 620mm×750mm), 제4 세대(680×880mm, 또는 730mm×920mm), 제5 세대(1100mm×1300mm), 제6세대(1500mm×1850mm), 제7 세대(1870mm×2200mm), 제8 세대(2200mm×2400mm), 제9세대(2400mm×2800mm, 또는 2450mm×3050mm), 제10 세대(2950mm×3400mm) 등.
하지 절연층이 기판(300)과 게이트 절연층(304) 사이에 제공될 수 있다. 하지 절연층은 불순물 원소가 기판(300)으로부터 확산하는 것을 방지하는 기능을 갖고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 및 산화 질화 실리콘막 중 하나의 단층 구조 또는 복수의 적층 구조로 형성될 수 있다. 하지 절연층은 스퍼터링 방법, CVD 방법, 코팅 방법, 인쇄 방법 등에 의해 적절히 형성될 수 있다. 불소 또는 염소 등의 소량의 할로겐 원소가 하지 절연층에 첨가되어 나트륨 등의 가동 이온을 고정화할 수 있다. 2차 이온 질량 분석법(SIMS)에 의해 측정될 때, 하지 절연층에 포함될 할로겐 원소의 농도의 피크는 바람직하게는 1×1015cm-3 내지 1×1020cm-3의 범위에 있다.
게이트 전극층(301), 배선층(302), 및 배선층(303)(게이트 전극층(301), 배선층(302), 및 배선층(303)과 동일한 층으로부터 형성된 배선층 또는 전극층을 포함)은 각각 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐 등의 금속 원소 또는 이들 금속을 주성분으로 포함하는 합금 재료를 이용하는 단층 또는 적층 구조를 갖도록 형성될 수 있다.
예를 들어, 게이트 전극층(301), 배선층(302), 및 배선층(303)의 2층 구조로서, 다음의 구조 중 어느 것이 바람직하다: 몰리브덴층이 알루미늄층 위에 적층된 2층 구조, 몰리브덴층이 구리층 위에 적층된 2층 구조, 질화 티타늄층 또는 질화 탄탈층이 구리층 위에 적층된 2층 구조, 질화 티타늄층과 몰리브덴층의 2층 구조, 및 질화 텅스텐층과 텅스텐층의 2층 구조. 3층 구조로서, 텅스텐층 또는 질화 텅스텐층의 적층, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티타늄의 합금층, 및 질화 티타늄층 또는 티타늄층이 바람직하다.
다음에, 게이트 절연층(304)이 게이트 전극층(301), 배선층(302), 및 배선층(303) 위에 형성된다.
게이트 절연층(304)은 플라즈마 CVD 방법, 스퍼터링 방법 등에 의해 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 및 산화 하프늄층 중 하나를 이용하는 단층 구조 또는 복수의 적층 구조를 갖도록 형성될 수 있다. 스퍼터링 방법에 의해 산화 실리콘막을 형성하는 경우에, 실리콘 타겟 또는 석영 타겟이 타겟으로서 사용되고, 산소 또는 산소와 아르곤의 혼합 가스가 스퍼터링 가스로서 사용된다.
나중에 형성될 순도화된 산화물 반도체(불순물 제거에 의해 얻어진 i형 또는 실질적으로 i형 산화물 반도체)는 계면 상태 또는 계면 전하에 상당히 민감하므로, 순도화된 산화물 반도체와 게이트 절연층(GI) 간의 계면의 특성은 특히 중요하다는 점에 유의한다. 그러므로, 순도화된 산화물 반도체와 접하게 될 게이트 절연층은 고 품질을 가져야 한다.
예를 들어, 치밀하고 고 내압을 갖는 고 품질 절연층은 바람직한 마이크로파(2.45GHz)를 사용하는 고밀도 플라즈마 CVD 방법에 의해 형성될 수 있다. 왜냐하면, 순도화된 산화물 반도체와 고 품질 게이트 절연층이 서로 밀접하게 배치될 때, 계면 상태가 감소될 수 있고 계면 특성이 양호해 질 수 있기 때문이다.
물론, 스퍼터링 방법 또는 플라즈마 CVD 방법 등의 다른 막 형성 방법이 고품질 절연층이 게이트 절연층으로서 형성될 수 있는 한 이용될 수 있다. 형성 후에 가열 처리에 의해, 막 품질이 개선되는 게이트 절연층 또는 산화물 반도체와의 계면 특성이 개선되는 절연층이 사용될 수 있다. 어느 경우에나, 감소된 계면 상태 밀도를 갖고 게이트 절연층으로서 양호한 막 품질을 가질 뿐만 아니라 산화물 반도체와의 양호한 계면을 형성할 수 있는 어떠한 절연층도 사용될 수 있다.
또한, 트랜지스터에 대해 12시간 동안 85℃ 및 2×106V/cm로 수행된 게이트 바이어스 열 스트레스 시험(BT 시험)에서, 산화물 반도체가 불순물을 포함할 때, 불순물과 산화물 반도체의 주성분 간의 결합은 고전계(B: 바이어스) 및 고온(T: 온도)에 의해 절단되고, 발생된 댕글링 결합은 임계 전압(Vth)의 드리프트를 유발한다.
이에 반해, 본 명세서에 개시된 발명은 상술한 바와 같이 산화물 반도체와 게이트 절연층 간의 계면의 양호한 특성을 얻기 위해 산화물 반도체로부터 불순물, 특히, 수소, 물 등을 가능한 한 많이 제거함으로써 BT 시험에 안정한 트랜지스터를 얻게 하는 것을 가능하게 한다.
게이트 절연층(304)은 질화물 절연층과 산화물 절연층이 게이트 전극층(301) 위에 이 순서로 적층된 적층 구조를 가질 수 있다. 예를 들어, 50nm 내지 200nm 두께의 질화 실리콘층(SiNy(y>0)이 제1 게이트 절연층으로서 스퍼터링 방법에 의해 형성된 후 5nm 내지 300nm 두께의 산화 실리콘층(SiOx(x>0)이 제1 게이트 절연층 위에 제2 게이트 절연층으로서 적층되는 방식으로 100nm 두께의 게이트 절연층이 형성된다. 게이트 절연층의 두께는 트랜지스터에 필요한 특성들에 따라 적절히 설정될 수 있고 약 350nm 내지 400nm일 수 있다.
게이트 절연층(304)이 하프늄 실리케이트(HfSixOy(x>0, y>0), 질소가 첨가된 하프늄 실리케이트(HfSixOy(x>0, y>0), 하프늄 알루미네이트(HfAlxOy(x>0, y>0), 산화 하프늄, 또는 산화 이트륨 등의 하이-k 재료를 이용하여 형성될 때, 게이트 리크 전류가 감소될 수 있다. 또한, 하이-k 재료, 및 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 및 산화 알루미늄 중 하나 이상이 적층된 적층 구조가 이용될 수 있다.
게이트 절연층(304)이 수소, 수산기, 및 수분을 가능한 한 많이 포함하는 것을 방지하기 위해, 기판(300)에 흡수된 수소 또는 수분이 제거되도록 막 형성 전에 스퍼터링 장치의 예비 가열실에서 게이트 전극층(301)을 구비한 기판(300) 또는 게이트 전극층(301) 및 게이트 절연층(304)을 구비한 기판(300)을 예비 가열하고, 배기를 하는 것이 바람직하다. 예비 가열실의 온도는 100℃ 이상 400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하라는 점에 유의한다. 예비 가열실에 제공된 배기 수단으로서, 크라이오펌프가 바람직하다. 이 예비 가열 단계는 반드시 수행될 필요는 없다.
다음에, 게이트 절연층(304) 위에, 두께가 2nm 내지 200nm인 산화물 반도체층(305)이 스퍼터링 방법에 의해 형성된다(도 8의 (a) 참조).
산화물 반도체층(305)이 스퍼터링 방법에 의해 형성된다. 산화물 반도체층(305)은 다음의 막 중 어느 것을 이용하여 형성될 수 있다: In-Sn-Ga-Zn-O막 등의 4성분 금속 산화물막; In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, 및 Sn-Al-Zn-O막 등의 3성분 금속 산화물막; In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, In-Mg-O막, 및 In-Ga-O막 등의 2성분 금속 산화물 막; In-O막; Sn-O막; 및 Zn-O막. 또한, 산화물 반도체층은 SiO2를 포함할 수 있다.
스퍼터링 방법에 의해 산화물 반도체층(305)을 형성하기 위해 이용되는 타겟으로서, 주성분으로서 산화 아연을 포함하는 금속 산화물의 타겟이 이용될 수 있다. 금속 산화물의 타겟의 다른 예로서, In, Ga, 및 Zn을 포함하는 금속 산화물 타겟(조성비로, In2O3:Ga2O3:ZnO=1:1:1[몰 비], In2O3:Ga2O3:ZnO=1:1:2[몰 비])가 이용될 수 있다. 다르게는, In, Ga, 및 Zn을 포함하는 금속 산화물 타겟으로서, In2O3:Ga2O3:ZnO=2:2:1[몰 비], In2O3:Ga2O3:ZnO=1:1:4[몰 비]의 조성비를 갖는 타겟이 이용될 수 있다. 금속 산화물 타겟의 충전율은 90% 내지 100%, 바람직하게는 95% 내지 99.9%이다. 산화물 반도체층(305)은 높은 충전율을 갖는 금속 산화물 타겟을 이용하여 형성될 때 치밀하다.
본 실시형태에서, 금속 산화물층(305)이 In-Ga-Zn-O계 금속 산화물 타겟을 이용하는 스퍼터링 방법에 의해 형성된다. 다르게는, 산화물 반도체층(305)은 희가스(대표적으로, 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로, 아르곤)와 산소의 혼합된 분위기에서 스퍼터링 방법에 의해 형성될 수 있다.
산화물 반도체층(305)은 다음의 방식으로 기판(300) 위에 형성된다: 기판은 감압된 상태에서 처리실 내에 유지되고, 기판은 실온 또는 400℃ 미만의 온도로 가열되고; 처리실 내의 잔류 수분이 제거되고, 수소 및 수분이 제거된 스퍼터링 가스가 도입되고, In-Ga-Zn-O계 금속 산화물이 타겟으로서 이용된다. 처리실 내에 남아 있는 수분을 제거하기 위해서, 흡착형의 진공 펌프가 바람직하게 이용된다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 서블리메이션 펌프가 바람직하게 이용된다. 배기 수단은 터보 펌프에 콜드 트랩을 구비한 것일 수 있다. 크라이오펌프로 배기된 처리실로부터, 예를 들어, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물(양호하게는, 탄소 원자를 포함하는 화합물)이 제거되므로, 처리실 내에 형성된 산화물 반도체막의 불순물의 농도가 감소될 수 있다. 크라이오펌프를 이용하여 처리실 내의 잔류 수분을 제거하면서 스퍼터링에 의해 막 형성을 수행함으로써, 산화물 반도체층(305)의 형성 중의 기판 온도는 실온 이상 및 400℃ 미만으로 설정될 수 있다.
막 형성 조건의 예로서, 다음의 조건이 이용된다: 기판과 타겟 사이의 거리는 100mm; 압력은 0.6Pa; 직류(DC) 전력은 0.5kW; 및 분위기는 산소(산소 유량의 비율은 100%)이다. 막 형성 시에 발생된 분말 물질(입자 또는 먼지라고도 함)이 감소될 수 있고 막 두께가 균일할 수 있기 때문에 펄스식 직류(DC) 전원이 바람직하다는 점에 유의한다. 산화물 반도체층은 바람직하게는 5nm 내지 30nm의 두께를 갖는다. 산화물 반도체층의 두께는 사용될 재료에 따라 다르고, 따라서, 두께는 재료에 따라 적절하게 결정될 수 있다는 점에 유의한다.
스퍼터링 방법의 예는 고주파 전원이 스퍼터링 전원용으로 이용되는 RF 스퍼터링 방법, 직류 전원이 이용되는 DC 스퍼터링 방법, 및 바이어스가 펄스식으로 가해지는 펄스식 DC 스퍼터링 방법을 포함한다. RF 스퍼터링 방법은 주로 절연막이 형성되는 경우에 이용되고, DC 스퍼터링 방법은 주로 금속막이 형성되는 경우에 이용된다.
또한, 서로 다른 재료의 복수의 타겟이 설정될 수 있는 다원 스퍼터링 장치가 있다. 다원 스퍼터링 장치로, 서로 다른 재료의 막이 동일한 챔버 내에 적층되도록 형성될 수 있거나, 또는 복수 종의 재료의 막이 동일한 챔버 내에서 동시의 전기적 방전에 의해 형성될 수 있다.
다르게는, 챔버 내부에 자석 기구를 구비하고 마그네트론 스퍼터링 방법을 위해 이용되는 스퍼터링 장치, 또는 글로우 방전을 이용하지 않고 마이크로파를 이용하여 플라즈마가 발생되는 ECR 스퍼터링 방법을 위해 이용되는 스퍼터링 장치가 사용될 수 있다.
또한, 스퍼터링 방법을 이용하는 막 형성 방법으로서, 타겟 물질과 스퍼터링 가스 성분이 막 형성 중에 서로 화학적으로 반응하여 그 화합물 박막을 형성하는 반응성 스퍼터링 방법, 또는 전압이 또한 막 형성 중에 기판에 인가되는 바이어스 스퍼터링 방법이 사용될 수 있다.
산화물 반도체층의 형성시에 이용되는 스퍼터링 가스로서, 수소, 물, 수산기, 또는 수소화물 등의 불순물의 농도가 거의 ppm 레벨 또는 ppb 레벨로 감소된 고순도 가스가 바람직하게 이용된다.
다음에, 산화물 반도체층(305)이 제2 포토리소그래피 단계에서 섬 형상을 갖는 산화물 반도체층(306)으로 가공된다(도 8의 (b) 참조). 섬 형상을 갖는 산화물 반도체층(306)을 형성하기 위한 레지스트 마스크는 잉크제트 방법에 의해 형성될 수 있다. 잉크제트 방법에 의한 레지스트 마스크의 형성은 포토마스크를 필요로 하지 않으므로, 제조 코스트가 감소될 수 있다.
산화물 반도체층(305)의 에칭은 드라이 에칭, 웨트 에칭, 또는 드라이 에칭과 웨트 에칭 둘 다일 수 있다.
드라이 에칭을 위한 에칭 가스로서, 염소를 포함하는 가스(염소(Cl2), 3염화 붕소(BCl3), 4염화 실리콘(SiCl4), 또는 4염화 탄소(CCl4) 등의 염소계 가스)가 바람직하게 이용된다.
다르게는, 불소를 포함하는 가스(4불화 탄소(CF4), 6불화 황(SF6), 3불화 질소(NF3), 또는 트리플루오르 메탄(CHF3) 등의 불소계 가스); 브롬화 수소(HBr); 산소(O2); 이들 가스에 헬륨(He) 또는 아르곤(Ar) 등의 희가스가 첨가된 것 등이 이용될 수 있다.
드라이 에칭 방법으로서, 평행 평판형 이온 에칭(RIE) 방법, 유도 결합형 플라즈마(ICP) 에칭 방법 등이 이용될 수 있다. 층을 원하는 형상으로 에칭하기 위해서, 에칭 조건(예를 들어, 코일형 전극에 가해지는 전력량, 기판측 위의 전극에 가해지는 전력량, 및 기판측 위의 전극 온도)은 적절하게 설정되어야 한다.
웨트 에칭용으로 사용되는 에칭액의 예는 인산, 아세트산, 및 질산의 혼합 용액, 및 과산화 암모니아 수소 혼합물(31 중량%의 과산화수소수: 28 중량%의 암모니아수: 물=5:2:2 용량비) 등을 포함한다. ITO-07N(간토화학사제) 등의 에칭액이 또한 이용될 수 있다.
웨트 에칭 이후에 에칭액은 세정에 의해 에칭된 재료와 함께 제거된다. 에칭액과 에칭 제거된 재료를 포함하는 폐액은 정제되어 그 재료는 재활용될 수 있다. 산화물 반도체층 내에 포함된 인듐 등의 재료는 에칭 후에 폐액으로부터 수집되어 재활용되고, 자원이 효율적으로 이용될 수 있고 코스트가 감소될 수 있다.
에칭 조건(에칭액, 에칭 시간, 또는 온도 등)은 재료가 원하는 형상으로 에칭될 수 있도록 재료에 따라 적절히 조정된다.
다음에, 반도체층(307)은 게이트 절연층(304) 위에 형성된다. 반도체층(307)으로서, 미정질 또는 다결정 구조를 갖는 반도체층이 공지된 CVD 또는 스퍼터링 방법에 의해 형성될 수 있다. CVD 방법에 의해 형성하는 경우의 증착 가스로서, 실리콘 또는 게르마늄을 포함하는 가스가 사용될 수 있다. 실리콘을 포함하는 증착 가스로서, 실란(SiH4), 디실란(Si2H6), 디클로로실란(SiH2Cl2), SiHCl3, 염화 실리콘(SiCl4), 불화 실리콘(SiF4) 등이 사용될 수 있다. 게르마늄을 포함하는 증착 가스로서, 게르만(GeH4), 디게르만(Ge2H6), 불화 게르만(GeF4) 등이 사용될 수 있다.
다결정 반도체층은 비정질 반도체층 또는 미정질 반도체층을 형성한 다음에 이 반도체층에 600℃ 이상의 가열 처리, RTA 처리, 또는 레이저광 조사를 가함으로써 형성될 수 있다. 반도체막이 순간적으로 가열될 수 있는 RTA 처리 또는 레이저광 조사에 의한 결정화는 특히 낮은 왜곡점을 갖는 기판 위에 다결정 실리콘층을 형성하는 경우에 효과적이다.
또한, 비정질 반도체층 또는 미정질 반도체층에 결정화를 촉진하는 원소를 접하여 두거나 또는 이에 그 원소를 첨가함으로써, 결정화를 위한 가열 처리의 온도는 약 450℃까지 낮아질 수 있다. 결정화를 촉진하는 금속 원소로서, 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 티타늄(Ti), 백금(Pt), 구리(Cu), 및 금(Au) 등의 금속 중 하나 또는 복수종이 이용될 수 있다.
본 실시형태에서, 반도체층(307)은 플라즈마 CVD 방법에 의해 비정질 실리콘을 형성하고 다음에 제3 포토리소그래피 단계에서 비정질 실리콘층을 섬 형상의 반도체층으로 가공함으로써 형성된다. 또한, 결정화를 촉진하는 금속 원소로서, 니켈(Ni)이 반도체층(307)에 첨가될 수 있다(도 8의 (c) 참조).
다음에, 산화물 반도체층(306)이 탈수화 또는 탈수소화된다. 탈수화 또는 탈수소화를 위한 제1 가열 처리의 온도는 400℃ 내지 750℃, 바람직하게는 550℃ 내지 600℃로 설정된다. 이때, 반도체층(307)의 결정화가 또한 수행된다. 가열 처리는 한 시간 이상 동안 수행된다. 여기서, 기판은 가열 처리 장치의 하나인 전기로 내로 도입되고, 산화물 반도체층의 가열 처리가 질소 분위기에서 수행된다. 그 후, 산화물 반도체층은 대기에 노출되는 것이 방지되어, 물 또는 수소가 산화물 반도체층에 재혼입하는 것이 방지된다. 그 후, 고순도 산소 가스, 고순도 N2O 가스, 또는 초건조 에어(노점이 -40℃ 이하, 바람직하게는 -60℃ 이하)를 해당 로내로 도입함으로써 냉각이 수행된다. 산소 가스 또는 N2O 가스는 수소, 물 등을 포함하지 않는 것이 바람직하다. 다르게는, 가열 처리 장치 내로 도입된 산소 가스 또는 N2O 가스의 순도는 바람직하게는 6N(99.9999%) 이상, 더 바람직하게는 7N(99.99999%) 이상(즉, 산소 가스 또는 N2O 가스 내의 불순물의 농도는 1ppm 이하, 바람직하게는 0.1ppm 이하)이다.
가열 처리 장치는 전기로로 한정되지 않는다. 예를 들어, 가스 급속 열 어닐링(GRTA) 장치 또는 램프 급속 열 어닐링(LRTA) 장치 등의 급속 열 어닐링(RTA) 장치가 사용될 수 있다. LRTA 장치는 피처리물을 할로겐 램프, 금속 핼라이드 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프 또는 고압 수은 램프로부터 방출된 광(전자기파)의 복사에 의해 가열하는 장치이다. 또한, LRTA 장치는 램프뿐만 아니라 저항 발열체 등의 발열체로부터의 열 전도 또는 열 복사에 의해 피처리물을 가열하는 장치이다. GRTA는 고온 가스를 이용하여 가열 처리하는 방법이다. 가스로서, 질소 등의, 가열 처리에 의해 피처리물과 반응하지 않는 불활성 가스, 또는 아르곤 등의 희가스가 이용된다. 가열 처리는 RTA 방법에 의해 수분 동안 600℃ 내지 750℃에서 수행될 수 있다.
탈수화 또는 탈수소화를 위한 제1 가열 처리 후에, 가열 처리가 산소 가스 분위기 또는 N2O 가스 분위기에서, 200℃ 내지 400℃, 바람직하게는 200℃ 내지 300℃에서 수행될 수 있다.
상기 단계들을 통해, 산화물 반도체층(306), 및 반도체층(307)으로부터 얻어진 다결정 반도체층인 반도체층(308)이 얻어진다(도 8의 (d) 참조).
본 실시형태에서, 반도체층(308)이 산화물 반도체층(306)과 같이 게이트 절연층(304) 위에 형성되지만, 반도체층(308) 및 산화물 반도체층(306)은 다른 층에 형성될 수 있다. 예를 들어, 반도체층(307)이 산화물 반도체층(306) 아래의 층에 형성되고 제1 가열 처리가 수행될 때에도, 산화물 반도체층(306)의 탈수화 또는 탈수소화 및 반도체층(307)의 다결정 반도체층으로의 결정화가 동시에 수행될 수 있다.
본 실시형태에서 사용된 산화물 반도체는 수소를 5×1019/cm3 이하, 바람직하게는 5×1018/cm3, 더 바람직하게는 5×1017/cm3 이하 또는 1×1016/cm3 미만으로 포함하고, 수소는 산화물 반도체로부터 제거된다. 바꾸어 말하면, 산화물 반도체는 산화물 반도체의 주성분이 아닌 불순물이 가능한 한 적게 포함되도록 순도화된다. 산화물 반도체층의 수소 농도는 2차 이온 질량 분석법(SIMS)에 의해 측정될 수 있다는 점에 유의한다.
또한, 캐리어 밀도는 홀 효과 측정 또는 용량-전압(CV) 측정에 의해 측정될 수 있다. 홀 효과 측정 또는 CV 측정에 의해 측정된 산화물 반도체의 캐리어 밀도는 실리콘의 진성 캐리어 밀도 이하인 1.45×1010/cm3이다. 페르미 디랙 분포 법칙에 따라 산출할 때, 실리콘의 진성 캐리어 밀도는 1010/cm3인 반면, 에너지 갭이 3eV 이상인 산화물 반도체의 진성 캐리어 밀도는 10-7/cm3이다. 즉, 산화물 반도체층의 진성 캐리어 밀도는 극도로 제로에 가깝다.
에너지 갭은 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상이고, 도너를 형성하는 수소 등의 불순물은 캐리어 밀도가 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만이 되도록 가능한 한 많이 감소된다. 바꾸어 말하면, 산화물 반도체층의 캐리어 밀도는 가능한 한 제로에 가깝게 될 수 있다. 넓은 에너지 갭을 갖는 산화물 반도체층을 이용하여, 온도 특성이 약 실온 내지 180℃의 실제 온도 범위 내에서 안정화될 수 있다.
본 실시형태의 산화물 반도체는 n형 불순물인 수소를 산화물 반도체로부터 제거하고 산화물 반도체의 주성분 이외의 불순물이 가능한 많이 포함되지 않도록 순도의 증가에 의해 얻어진 진성(i형) 또는 실질적으로 진성 산화물 반도체이다. 즉, 본 실시형태의 산화물 반도체는 불순물의 첨가에 의한 것이 아니라 수소, 물, 수산기, 또는 수소화물 등의 불순물을 가능한 한 많이 제거함으로써 얻어진 순도화된 i형(진성) 산화물 반도체 또는 i형 산화물 반도체에 가까운 산화물 반도체이다. 이 방식으로, 페르미 레벨(Ef)은 진성 페르미 레벨(Ei)과 동일한 레벨에 있을 수 있다.
상술한 바와 같이 산화물 반도체로부터 수소를 완전히 제거함으로써 순도화된 산화물 반도체가 트랜지스터의 채널 형성 영역을 위해 사용될 때, 트랜지스터의 드레인 전류는 채널 폭이 10mm인 경우에도 1V 및 10V의 드레인 전압에서 그리고 게이트 전압은 -5V 내지 -20V의 범위에서 1×10-13A 이하일 수 있다.
산화물 반도체를 포함하는 상기 언급된 트랜지스터의 채널 폭의 마이크로미터당 오프 전류는 10aA/㎛(1×10-17A/㎛) 이하, 바람직하게는 1aA/㎛(1×10-18A/㎛) 이하, 더 바람직하게는 1zA/㎛(1×10-21A/㎛) 이하 만큼 작을 수 있다. 상술한 바와 같이, 산화물 반도체의 주성분이 아닌 불순물, 대표적으로, 수소, 물, 수산기, 또는 수소화물이 가능한 한 적게 포함되도록 산화물 반도체가 순도화될 때, 트랜지스터의 양호한 동작이 얻어질 수 있다.
여기서, 산화물 반도체를 포함하는 트랜지스터의 동작의 원리가 도 15, 도 16, 도 17a 및 도 17b, 및 도 18을 참조하여 설명된다. 다음의 설명은 이해를 쉽게 하기 위해 이상적인 상황을 가정한 것이고 반드시 실제 상황을 반영할 필요는 없다는 점에 유의한다. 또한, 다음의 설명은 고려만 한 것이지 본 발명의 유효성에 영향을 주지 않는다는 점에 유의한다.
도 15는 산화물 반도체를 포함하는 트랜지스터(박막 트랜지스터)의 단면도이다. 산화물 반도체층(OS)은 제1 게이트 절연막(GI)을 사이에 두고 제1 게이트 전극(GE1) 위에 제공되고, 소스 전극(S) 및 드레인 전극(D)이 그 위에 제공된다. 또한, 절연층은 소스 전극(S) 및 드레인 전극(D)을 덮도록 제공된다.
도 16은 도 15의 A-A' 단면을 따르는 에너지 밴드도(모식도)이다. 도 16에서, 검은 원(●)과 하얀 원(○)은 각각 전자와 정공을 나타내고 전기 전하(-q, +q)를 갖는다. 드레인 전극에 인가된 양의 전압(VD>0)으로, 파선은 게이트 전극에 전압이 인가되지 않은 경우(VG=0)를 나타내고 실선은 양의 전압이 게이트 전극에 인가된 경우(VG>0)를 나타낸다. 전압이 게이트에 인가되지 않은 경우에, 캐리어(정공)는 고 전위 배리어로 인해 전극으로부터 산화물 반도체측으로 주입되지 않아, 전류가 흐르지 않는데, 이는 오프 상태를 의미한다. 반대로, 양의 전압이 게이트 전극에 인가될 때, 전위 배리어가 낮아지므로, 전류가 흐르는데, 이는 온 상태를 의미한다.
도 17a 및 도 17b는 도 15의 B-B' 단면을 따르는 에너지 밴드도(모식도)이다. 도 17a는 양의 전위(VG>0)가 제1 게이트 전극(GE1)에 인가되어 캐리어(전자)가 소스와 드레인 사이에 흐르는 상태를 도시한다. 도 17b는 음의 전위(VG<0)가 제1 게이트 전극(GE1)에 인가되고 소수 캐리어가 흐르지 않는 오프 상태를 도시한다.
도 18은 진공 레벨과 금속의 일함수(φM) 사이 그리고 진공 레벨과 산화물 반도체의 전자 친화력(χ) 사이의 관계를 도시한다. 정상 온도에서, 금속 내의 전자는 축퇴되고 페르미 레벨은 전도대 내에 위치한다. 한편, 페르미 레벨(EF)이 밴드갭의 중앙에 위치한 진성 페르미 레벨(Ei)과 떨어져 있고, 전도대 가까이에 위치한 종래의 산화물 반도체는 n형 반도체이다. 수소의 일부는 산화물 반도체에서 도너이고 산화물 반도체가 n형 반도체이게 하는 요인이라는 것이 공지되어 있다는 점에 유의한다.
한편, 본 발명의 산화물 반도체는 산화물 반도체로부터 n형 불순물인 수소를 제거하고 산화물 반도체의 주성분 이외의 불순물이 가능한 한 많이 포함되는 것을 방지하도록 산화물 반도체를 순도화함으로써 얻어진 진성(i형) 또는 실질적으로 진성 산화물 반도체이다. 즉, 순도화된 i형(진성) 반도체, 또는 그에 가까운 반도체가 불순물을 첨가하는 것이 아니라 수소 또는 물 등의 불순물을 가능한 한 많이 제거함으로써 얻어진다는 것이 특징이다. 이 방식으로, 페르미 레벨(EF)은 진성 페르미 레벨(Ei)과 동일한 레벨에 있을 수 있다.
산화물 반도체의 에너지 갭(Eg)이 3.15eV일 때, 전자 친화력(χ)은 4.3eV라고 말할 수 있다. 소스 전극 및 드레인 전극에 포함된 티타늄(Ti)의 일함수는 산화물 반도체의 전자 친화력(χ)과 실질적으로 동일하다. 그 경우에, 전자에 대한 쇼트키 배리어는 금속과 산화물 반도체 사이의 계면에 형성되지 않는다.
그 때, 전자는 도 17a에 도시한 바와 같이 게이트 절연층과 순도화된 산화물 반도체 간의 계면 부근(에너지 면에서 안정한 산화물 반도체의 최하부)에서 이동한다.
또한, 도 17b에 도시한 바와 같이, 음의 전위가 게이트 전극(GE1)에 인가될 때, 소수 캐리어인 정공이 실질적으로 제로이기 때문에 전류값이 극도로 제로에 가깝게 된다.
이러한 방식으로, 진성(i형) 또는 실질적으로 진성 산화물 반도체는 그 주성분 이외의 원소(즉, 불순물 원소)가 가능한 한 적게 포함되도록 순도화됨으로써 얻어진다. 그 때문에, 게이트 절연층은 산화물 반도체와의 양호한 계면을 형성할 필요가 있다. 구체적으로, 예를 들어, 다음의 절연층: VHF 대역 내지 마이크로파 대역의 범위에서의 전원 주파수로 발생된 고밀도 플라즈마를 이용하는 CVD 방법으로 형성된 절연층, 또는 스퍼터링 방법으로 형성된 절연층을 사용하는 것이 바람직하다.
산화물 반도체와 게이트 절연층 사이의 계면이 산화물 반도체가 고순도화되면서 양호하게 될 때, 트랜지스터가 예를 들어, 1×104㎛의 채널 폭(W) 및 3㎛의 채널 길이(L)를 갖는 경우에, 실온에서 1×10-13A 이하의 오프 전류 및 0.1V/dec의 부임계 스윙(S 값)을 실현하는 것이 가능하다(100nm 두께의 게이트 절연층).
산화물 반도체가 그 주성분 이외의 원소(즉, 불순물 원소)를 가능한 한 적게 포함하도록 상술한 바와 같이 고 순도화될 때, 트랜지스터는 양호한 방식으로 동작할 수 있다.
따라서, 트랜지스터용으로 넓은 밴드 갭을 갖는 산화물 반도체를 단순히 사용하는 것이 아니라 주성분 이외의 불순물이 가능한 한 많이 포함되는 것을 방지하여 캐리어 밀도가 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만이도록 산화물 반도체를 순도화함으로써, 실제 동작 온도에서 열적으로 여기될 캐리어가 감소될 수 있고, 트랜지스터는 소스측으로부터 주입된 캐리어만으로 동작될 수 있다. 이것은 오프 전류를 1×10-17A 이하로 감소시키고 오프 전류가 온도 변화에 따라 변화하지 않고 극도로 안정한 동작을 할 수 있는 트랜지스터를 얻는 것을 가능하게 한다.
본 발명의 기술적 아이디어는 불순물이 산화물 반도체에 첨가되지 않고 반대로 산화물 반도체 자체가 바람직하지 않게 그 안에 존재하는 물 또는 수소 등의 불순물을 제거함으로써 순도화된다는 것이다. 즉, 본 발명의 실시형태의 특징은 산화물 반도체 자체가 도너 레벨을 형성하는 물 또는 수소를 제거하고 나아가 산소 결함을 제거하기 위해 산소를 충분히 공급함으로써 순도화된다는 것이다.
산화물 반도체에서, 막 형성 직후에도, 수소는 2차 이온 질량 분석법(SIMS)에 의해 1020/cm3 정도로 관찰된다. 본 발명의 한 기술적 아이디어는 산화물 반도체를 순도화하고 도너 레벨을 형성하는 물 또는 수소 등의 불순물을 의도적으로 제거하고 나아가 산화물 반도체에 물 또는 수소를 제거함과 동시에 감소한 산소(산화물 반도체의 성분 중 하나)를 첨가함으로써 전기적으로 i형(진성) 반도체를 얻는 것이다.
결과적으로, 수소의 양이 가능한 한 적은 것이 바람직하고, 산화물 반도체 내의 캐리어의 수가 가능한 한 적은 것이 또한 바람직하다. 산화물 반도체는 캐리어가 제거되고, 절연된-게이트 트랜지스터용으로 사용될 때, 반도체로서 캐리어를 의도적으로 포함하기보다는, 반도체로서 캐리어의 통로로서의 의미가 부여되는 순도화된 i형(진성) 반도체이다.
결과적으로, 산화물 반도체로부터 캐리어를 완전히 제거하거나 또는 그 안의 캐리어를 상당히 감소시킴으로써, 절연된 게이트 트랜지스터의 오프 전류가 감소될 수 있는데, 이것이 본 발명의 실시형태의 기술적 아이디어이다. 즉, 기준으로서, 캐리어 밀도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만이어야 한다. 본 발명의 기술적 아이디어에 따르면, 이상적인 캐리어 밀도는 제로 또는 제로에 가깝다.
또한, 결과적으로, 산화물 반도체는 통로로서 기능하고, 산화물 반도체 자체는 캐리어를 포함하지 않거나 극소수 포함하도록 순도화된 i형(진성) 반도체이고, 캐리어는 소스측 위의 전극에 의해 공급된다. 공급 정도는 산화물 반도체의 전자 친화력 χ, 진성 페르미 레벨과 이상적으로 대응하는 페르미 레벨, 및 소스 또는 드레인 전극의 일함수로부터 얻어진 배리어 높이에 의해 결정된다.
따라서, 오프 전류는 가능한 한 작은 것이 바람직하고, 1V 내지 10V의 드레인 전압이 인가되는 절연된 게이트 트랜지스터의 특성으로서, 오프 전류(채널 폭의 마이크로미터당 전류)는 10aA/㎛ 이하, 바람직하게는 1aA/㎛ 이하이다.
다음에, n형 불순물 영역(308a) 및 p형 불순물 영역(308c)이 도너 또는 억셉터로 되는 불순물 원소를 첨가함으로써 반도체층(308) 내에 형성된다. 불순물 원소는 이온 도핑 장치를 이용하여 첨가될 수 있다. 이온 도핑 장치에서, 원료 가스가 플라즈마를 발생하기 위해 여기되고, 이온이 플라즈마로부터 추출되고, 피처리물이 질량 분리 없이 이온으로 조사된다. 이온 도핑 장치를 이용함으로써, 이온은 반도체층(308) 내로 균일하게 도입될 수 있다. 질량 분리기를 구비한 이온 도핑 장치에서, 질량 분리에 의한 이온 주입이 수행될 수 있다는 점에 유의한다.
먼저, 제4 포토리소그래피 단계에서, 레지스트 마스크는 n형 불순물 영역(308a)이 될 영역 이외의 영역 위에 형성된다. 레지스트 마스크는 잉크제트 방법에 의해 형성될 수 있다는 점에 유의한다. 잉크제트 방법에 의한 레지스트 마스크의 형성은 포토마스크를 필요로 하지 않으므로, 제조 코스트가 감소될 수 있다.
다음에, 본 실시형태에서, 포스핀(PH3)이 불순물 원소를 포함하는 원료 가스로서 이용되고, n형 도전성을 부여하는 불순물 원소가 약 1×1019/cm3 내지 5×1020/cm3의 농도로 n형 불순물 영역(308a)에 포함되도록 첨가된다. 본 실시형태에서, 인(P)이 n형 도전성을 부여하는 불순물 원소로서 이용된다.
다음에, 제5 포토리소그래피 단계에서, 레지스트 마스크가 p형 불순물 영역(308c)으로 될 영역 이외의 영역 위에 형성된다.
다음에, 본 실시형태에서, 디보란(B2H6)이 불순물 원소를 포함하는 원료 가스로서 이용되고, p형 도전성을 부여하는 불순물 원소가 약 1×1019/cm3 내지 5×1020/cm3의 농도로 p형 불순물 영역(308c)에 포함되도록 첨가된다. 본 실시형태에서, 붕소(B)가 p형 도전성을 부여하는 불순물 원소로서 이용된다.
n형 불순물 영역(308a)과 p형 불순물 영역(308c) 사이에 개재된 i형 영역(308b)은 진성 반도체로서 기능한다. 이상적으로, 진성 반도체는 불순물을 포함하지 않고 페르미 레벨이 금지대의 중앙에 실질적으로 위치하는 반도체를 말하고, 도너(예를 들어, 인(P) 등)로 되는 불순물 또는 억셉터(예를 들어, 붕소(B) 등)로 되는 불순물을 첨가함으로써 페르미 레벨이 금지대의 중앙에 위치하게 되도록 조정된다(도 9의 (a) 참조).
본 실시형태에서, 불순물이 제1 가열 처리 이후에 반도체층(308)에 첨가되지만, 불순물은 제1 가열 처리 전에 첨가될 수 있다.
배선층(303)은 또한 반도체층(308)이 기판측으로부터 입사된 광으로 조사되는 것을 방지하기 위한 차광막으로서 기능한다는 점에 유의한다. 또한, 반도체층(308)을 통과한 외부 광(350)은 반사되고 다시 반도체층(308)에 입사되고, 따라서, 광 센서(392)는 양호한 검출 감도를 가질 수 있다.
다음에, 제6 포토리소그래피 단계에서, 레지스트 마스크가 형성되고 배선층(303)과 겹치는 게이트 절연층의 일부가 에칭에 의해 선택적으로 제거되어 컨택트 홀(309)을 형성한다. 그 후, 레지스트 마스크가 제거된다.
다음에, 소스 및 드레인 전극층으로서 기능하는 전극층(310a) 및 전극층(310b)을 형성하기 위한 도전층이 게이트 절연층(304) 및 산화물 반도체층(306) 위에 형성된다. 도전층은 스퍼터링 방법 또는 기상 증착 방법에 의해 형성될 수 있다. 소스 전극층 및 드레인 전극층(소스 전극층 및 드레인 전극층과 동일한 층으로부터 형성된 배선층 또는 전극층을 포함함)이 될 도전층의 재료로서, Al, Cr, Cu, Ta, Ti, Mo, 및 W로부터 선택된 원소, 이들 원소를 성분으로 포함하는 합금, 이들 원소를 조합하여 포함하는 합금막 등을 들 수 있다. 다르게는, Cr, Ta, Ti, Mo, W 등의 고융점 금속층이 Al, Cu 등의 금속층의 하나 또는 둘 다 위에 적층되는 구조가 이용될 수 있다. 또 다르게는, Al막 내의 힐록 및 위스커의 발생을 방지하는 원소, 즉, Si, Ti, Ta, W, Mo, Cr, Nd, Sc, 또는 Y가 Al 재료에 첨가될 때, Al 재료의 내열성이 증가될 수 있다.
도전층은 단층 구조 또는 2층 이상의 적층 구조를 가질 수 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 티타늄막이 알루미늄막 위에 적층되는 2층 구조, 티타늄막, 알루미늄막, 및 티타늄막이 이 순서로 적층된 3층 구조 등을 들 수 있다.
다르게는, 소스 전극층 및 드레인 전극층(소스 전극층 및 드레인 전극층과 동일한 층으로부터 형성된 배선층을 포함함)이 될 도전층이 도전성 금속 산화물을 이용하여 형성될 수 있다. 도전성 금속 산화물로서, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐과 산화 주석의 합금(In2O3-SnO2, ITO로 축약), 산화 인듐과 산화 아연의 합금(In2O3-ZnO), 또는 실리콘 또는 산화 실리콘을 포함하는 임의의 금속 산화물 재료가 사용될 수 있다.
제7 포토리소그래피 단계에서, 레지스트 마스크는 도전층 위에 형성되고 전극층(310a), 전극층(310b), 전극층(311a), 및 전극층(311b)이 선택적 에칭에 의해 형성된다. 그 후, 레지스트 마스크가 제거된다(도 9의 (b) 참조). 전극층(311a)은 n형 불순물 영역(308a)에 접속되고 컨택트 홀(309)을 통해 배선층(303)에 접속된다. 전극층(311b)은 p형 불순물 영역(308c)에 접속되고 도시되지 않은 공통 배선층에 접속된다. 산화물 반도체층(306)에 접속된 전극층(310a) 및 전극층(310b) 중 하나는 트랜지스터의 소스 전극층으로서 기능하고, 다른 하나는 트랜지스터의 드레인 전극층으로서 기능한다.
제7 포토리소그래피 단계에서 레지스트 마스크의 형성 시의 노광은 자외선, KrF 레이저광, 또는 ArF 레이저광을 이용하여 수행된다. 트랜지스터의 채널 길이(L)는 산화물 반도체층(306) 위에 서로 인접한, 산화물 반도체층(306)과 접하는 전극층(310a)의 에지부와 산화물 반도체층(306)과 접하는 전극층(310b)의 에지부 사이의 거리에 의해 결정된다. 노광이 25nm 미만의 채널 길이(L)에 대해 수행되는 경우에, 제7 포토리소그래피 단계에서의 레지스트 마스크의 형성 시의 노광은 수 나노미터 내지 수십 나노미터의 극히 짧은 파장을 갖는 초자외선을 이용하여 수행된다. 초자외선에 의한 노광에서, 해상도는 높고 초점 심도는 크다. 따라서, 트랜지스터의 채널 길이(L)는 10nm 내지 1000nm로 될 수 있고, 회로의 동작 속도가 증가되고, 극히 작은 오프 전류로 인해 저 전력 소비가 이루어질 수 있다.
에칭 재료 및 에칭 조건은 산화물 반도체층(306)이 도전층의 에칭에 의해 제거되지 않도록 적절히 선택된다는 점에 유의한다.
본 실시형태에서, Ti막은 도전층으로서 사용되고, In-Ga-Zn-O계 산화물 반도체는 산화물 반도체층(306)용으로 사용되고, 과산화수소 암모늄 용액이 에칭액으로서 사용된다.
제7 포토리소그래피 단계에서, 어떤 경우에는, 산화물 반도체층(306)의 일부가 에칭되어, 홈(오목부)을 갖는 산화물 반도체층이 형성될 수 있다는 점에 유의한다. 전극층(310a) 및 전극층(310b)을 형성하기 위해 이용되는 레지스트 마스크는 잉크제트 방법에 의해 형성될 수 있다. 잉크제트 방법에 의한 레지스트 마스크의 형성은 포토마스크를 필요로 하지 않으므로, 제조 코스트가 감소될 수 있다.
포토리소그래피 단계에서 이용된 포토마스크의 수 및 단계의 수를 감소시키기 위해, 에칭은 광이 복수의 강도를 갖도록 투과되는 노광 마스크인 다계조 마스크를 이용하여 형성된 레지스트 마스크를 사용하여 수행될 수 있다. 다계조 마스크를 이용하여 형성된 레지스트 마스크는 복수의 두께를 갖고 있고 에칭을 수행함으로써 형상이 더 변화될 수 있기 때문에, 레지스트 마스크는 다른 패턴을 제공하도록 복수의 에칭 단계에서 사용될 수 있다. 따라서, 적어도 2 종류의 다른 패턴에 대응하는 레지스트 마스크는 하나의 다계조 마스크를 사용하여 형성될 수 있다. 그러므로, 노광 마스크의 수가 감소될 수 있고 대응하는 포토리소그래피 단계의 수가 또한 감소될 수 있어서, 제조 공정의 간략화가 실현될 수 있다.
제7 포토리소그래피 단계가 완료되고 레지스트 마스크가 제거된 후에, N2O, N2, 또는 Ar 등의 가스를 이용하는 플라즈마 처리가 노출된 산화물 반도체층의 표면 위에 흡수된 물 등을 제거하기 위해 수행될 수 있다. 플라즈마 처리는 산소와 아르곤의 혼합 가스를 이용하여 수행될 수 있다.
플라즈마 처리가 수행되는 경우에, 절연층(312)은 산화물 반도체층의 일부와 접하고 보호 절연막으로 되는 산화물 절연층으로서 대기에 노출되지 않고 형성된다(도 9의 (c) 참조). 본 실시형태에서, 산화물 반도체층(306)이 전극층(310a) 및 전극층(310b)과 겹치지 않는 영역에서, 산화물 반도체층(306) 및 절연층(312)은 서로 접하여 형성된다.
본 실시형태에서, 절연층(312)으로서, 결함을 포함하는 산화 실리콘층이 실리콘 반도체의 타겟을 이용하고, 기판(300)을 실온 또는 100℃ 미만의 온도까지 가열하면서, 스퍼터링 가스로서 수소 및 수분이 감소된 고순도 산소를 포함하는 가스를 도입함으로써 스퍼터링 방법에 의해 형성된다.
예를 들어, 산화 실리콘층은 다음과 같이 형성된다: 붕소로 도핑되고 순도가 6N인 실리콘 타겟(저항값 1Ω·m)이 사용되고; 타겟과 기판 사이의 거리(T-S 거리)는 89mm; 압력은 0.4Pa; 직류(DC) 전력은 6kW; 분위기는 산소(산소 유량 비율은 100%); 및 펄스식 DC 스퍼터링 방법이 이용된다. 그 두께는 300nm이다. 실리콘 타겟 대신에, 석영(바람직하게는, 합성 석영)이 산화 실리콘층을 형성하기 위한 타겟으로서 이용될 수 있다는 점에 유의한다. 스퍼터링 가스로서, 산소 또는 산소와 아르곤의 혼합 가스가 이용된다.
그 경우에, 절연층(312)의 형성 시에 처리실 내의 잔류 수분을 제거하는 것이 바람직하다. 이것은 산화물 반도체층(306) 및 절연층(312)이 수소, 수산기, 또는 수분을 포함하는 것을 방지하기 위함이다.
처리실 내에 남아 있는 수분을 제거하기 위해서, 흡착형의 진공 펌프가 바람직하게 이용된다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 서블리메이션 펌프가 바람직하게 이용된다. 배기 수단은 터보 펌프에 콜드 트랩을 구비한 것일 수 있다. 크라이오펌프로 배기된 처리실로부터, 예를 들어, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물이 충분히 제거되므로, 처리실 내에 형성된 절연층(312)의 불순물의 농도가 감소될 수 있다.
절연층(312)으로서, 산화 실리콘층 대신에, 산화 질화 실리콘층, 산화 알루미늄층, 산화 질화 알루미늄층 등이 이용될 수 있다.
또한, 100℃ 내지 400℃에서의 가열 처리가 절연층(312)이 산화물 반도체층(306)과 접하는 상태에서 수행될 수 있다. 본 실시형태에서의 절연층(312)은 많은 결함을 갖기 때문에, 산화물 반도체층(306) 내에 포함된 수소, 수분, 수산기, 또는 수소화물 등의 불순물이 이 가열 처리에 의해 절연층(312) 내로 확산되어, 산화물 반도체층(306) 내에 포함된 불순물이 더욱 감소될 수 있다.
보호 절연층은 산화물 절연층 위에 제공될 수 있다. 본 실시형태에서, 보호 절연층(313)은 절연층(312) 위에 형성된다. 보호 절연층(313)으로서, 질화 실리콘막, 질화 산화 실리콘막, 질화 알루미늄막, 질화 산화 알루미늄막 등이 이용된다.
보호 절연층(313)으로서, 질화 실리콘막이 층들을 구비하고 절연층(312)을 포함하는 기판(300)을 100℃ 내지 400℃의 온도로 가열하면서, 수소 및 수분이 감소된 고순도 질소를 포함하는 스퍼터링 가스를 도입하고 실리콘 타겟을 이용함으로써 스퍼터링 방법에 의해 형성된다. 그 경우에, 잔류 수분은 절연층(312)의 경우와 같이 보호 절연층(313)의 형성 시에 처리실로부터 제거되는 것이 또한 바람직하다.
보호 절연층(313)이 형성되는 경우에, 기판(300)은 보호 절연층(313)의 형성 시에 100℃ 내지 400℃의 온도로 가열되어, 산화물 반도체층에 포함된 수소 또는 수분이 산화물 절연층 내로 확산될 수 있다. 그 경우에, 절연층(312)의 형성 이후의 가열 처리는 반드시 수행되지 않는다.
산화 실리콘층이 절연층(312)으로서 형성되고 질화 실리콘층이 보호 절연층(313)으로서 그 위에 적층되는 경우에, 산화 실리콘층 및 질화 실리콘층이 공통 실리콘 타겟을 이용하는 동일한 처리실에서 형성될 수 있다. 먼저, 산소를 포함하는 에칭 가스가 도입되고 산화 실리콘층이 처리실 내부에 배치된 실리콘 타겟을 이용하여 형성되고; 그 다음에 에칭 가스가 질소를 포함하는 에칭 가스로 바뀌고 질화 실리콘층이 동일한 실리콘 타겟을 이용하여 형성된다. 산화 실리콘층 및 질화 실리콘층은 대기에 노출되지 않고 연속으로 형성될 수 있기 때문에, 수소 또는 수분 등의 불순물이 산화 실리콘층의 표면 위에 흡수되는 것이 방지될 수 있다. 그 경우에, 산화 실리콘층이 절연층(312)으로서 형성되고 질화 실리콘층이 보호 절연층(313)으로서 그 위에 적층된 후에, 산화물 반도체층 내에 포함된 수소 또는 수분을 산화물 절연층 내로 확산하기 위한 가열 처리(100℃ 내지 400℃의 온도에서)가 수행될 수 있다.
보호 절연층(313)의 형성 후에, 가열 처리가 1시간 내지 30시간 동안 100℃ 내지 200℃의 온도의 대기에서 수행될 수 있다. 이 가열 처리는 고정된 가열 온도에서 수행될 수 있다. 다르게는, 가열 온도의 다음의 변화가 복수 회 반복적으로 수행될 수 있다: 가열 온도는 실온에서 100℃ 내지 200℃의 온도까지 올라갔다가 실온으로 내려간다. 또한, 이 가열 처리는 산화물 절연층의 형성 전에 감압하에서 수행될 수 있다. 감압하에서, 가열 처리가 단축될 수 있다. 이 가열 처리에 의해, 노멀리 오프인 트랜지스터가 얻어질 수 있다. 따라서, 표시 장치의 신뢰성이 향상될 수 있다.
또한, 채널 형성 영역이 게이트 절연층 위에 형성될 산화물 반도체층의 형성 시의 반응 분위기로부터 잔류 수분을 제거함으로써, 산화물 반도체층 내의 수소 또는 수소화물의 농도가 감소될 수 있다.
상술한 공정은 액정 표시 패널, 전계 발광 표시 패널, 전자 잉크를 이용하는 표시 장치 등의 백플레인(트랜지스터를 구비한 기판)을 제조하는 데 이용될 수 있다.
상술한 공정을 통해, 수소, 수분, 수산기, 또는 수수화물의 농도가 감소된 산화물 반도체층(306)을 포함하는 트랜지스터(390)가 형성될 수 있다(도 9의 (c) 참조).
다음에, 제8 포토리소그래피 단계에서, 레지스트 마스크가 형성되고 절연층(312) 및 보호 절연층(313)이 에칭에 의해 선택적으로 제거되어 컨택트 홀(314)을 형성한다.
다음에, 도전층이 게이트 전극층(301)의 재료와 유사한 재료를 이용하여 형성된다. 제9 포토리소그래피 단계에서, 레지스트 마스크가 형성되고 도전층이 에칭에 의해 선택적으로 제거되어 전극층(315)을 형성한다. 여기서, 티타늄의 단층이 전극층(315)으로서 형성되고, 다음에 드라이 에칭이 BCl3와 Cl2의 혼합 가스를 이용하여 수행된다. 전극층(315)은 컨택트 홀(314)을 통해 배선층(302)에 접속된다(도 9의 (d) 참조).
이때, 도전층의 일부가 산화물 반도체층(306)과 겹치도록 남을 수 있으므로, 게이트 전극층(360)이 형성될 수 있다. 본 실시형태에서, 게이트 전극층(360)은 소위 백 게이트로서 기능한다. 게이트 전극층(360)으로, 산화물 반도체층(306) 내의 전계가 제어될 수 있어, 트랜지스터(390)의 전기적 특성이 제어될 수 있다. 게이트 전극층(360)은 다른 전극층, 전극 등에 전기적으로 접속되어, 전위가 게이트 전극층(360)에 인가되고 또는 부유 상태로 되도록 절연될 수 있다.
다음에, 제1 반도체막, 제2 반도체막, 및 제3 반도체막이 이 순서로 전극층(315) 위에 적층된다. 여기서, 제1 반도체막은 n형 반도체층이고 n형 도전성을 부여하는 불순물 원소를 포함하는 비정질 실리콘막으로 형성된다. 제1 반도체막은 15족에 속하는 불순물 원소(인소(P) 등)를 포함하는 반도체 원료 가스를 이용하는 플라즈마 CVD 방법에 의해 형성된다. 반도체 원료 가스로서, 실란(SiH4)이 이용될 수 있다. 다르게는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 이용될 수 있다. 다르게는, 불순물 원소를 포함하지 않는 비정질 실리콘막이 형성될 수 있고, 다음에 불순물 원소가 확산 방법 또는 이온 주입 방법에 의해 비정질 실리콘막 내로 도입될 수 있다. 불순물 원소가 이온 주입 방법 등에 의해 도입된 후, 가열 등이 불순물 원소를 확산하기 위해 행해질 수 있다. 이 경우에, 비정질 실리콘 박막을 형성하는 방법으로서, LPCVD 방법, 기상 증착 방법, 스퍼터링 방법 등이 이용될 수 있다. 제1 반도체층은 바람직하게는 20nm 내지 200nm의 두께를 갖도록 형성된다.
제2 반도체막은 i형 반도체층(진성 반도체층)이고 비정질 실리콘막으로 형성된다. 제2 반도체막으로서, 비정질 실리콘막이 반도체 원료 가스를 이용하는 플라즈마 CVD 방법에 의해 형성된다. 반도체 원료 가스로서, 실란(SiH4)이 이용될 수 있다. 다르게는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 이용될 수 있다. 제2 반도체막은 다르게는 LPCVD 방법, 기상 증착 방법, 스퍼터링 방법 등에 의해 형성될 수 있다. 제2 반도체막은 바람직하게는 200nm 내지 1000nm의 두께를 갖도록 형성된다.
제3 반도체막은 p형 반도체층이고 p형 도전성을 부여하는 불순물 원소를 포함하는 비정질 실리콘막을 이용하여 형성될 수 있다. 제3 반도체막은 13족에 속하는 불순물 원소(붕소(B) 등)를 포함하는 반도체 원료 가스를 이용하는 플라즈마 CVD 방법에 의해 형성된다. 반도체 원료 가스로서, 실란(SiH4)이 이용될 수 있다. 다르게는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 이용될 수 있다. 다르게는, 불순물 원소를 포함하지 않는 비정질 실리콘막이 형성될 수 있고, 다음에, 불순물 원소가 확산 방법 또는 이온 주입 방법에 의해 비정질 실리콘막 내로 도입될 수 있다. 불순물 원소가 이온 주입 방법 등에 의해 도입된 후, 가열 등이 불순물 원소를 확산하기 위해 행해질 수 있다. 이 경우에, 비정질 실리콘 박막을 형성하는 방법으로서, LPCVD 방법, 기상 증착 방법, 스퍼터링 방법 등이 이용될 수 있다. 제3 반도체막은 바람직하게는 10nm 내지 50nm의 두께를 갖도록 형성된다.
제1 반도체막 및 제3 반도체막은 비정질 반도체 대신에 다결정 반도체 또는 미정질 반도체를 이용하여 형성될 수 있다.
다음에, 제9 포토리소그래피 단계에서, 레지스트 마스크가 형성되고 제1 반도체막, 제2 반도체막, 및 제3 반도체막의 불필요한 부분이 에칭에 의해 선택적으로 제거되어 제1 반도체층(316), 제2 반도체층(317), 및 제3 반도체층(318)을 형성한다(도 10의 (a) 참조). 여기서, 드라이 에칭이 CF4와 Cl2의 혼합 가스, CF4와 O2의 혼합 가스, 또는 CHF3와 He의 혼합 가스를 이용하여 수행되어, 에칭 잔여물이 테이퍼 형상의 부분 위에 남지 않는다.
전극층(315)은 또한 제2 반도체층(317)이 기판측으로부터 입사된 광으로 조사되는 것을 방지하기 위한 차광막으로서 기능한다는 점에 유의한다. 또한, 제1 반도체층(316), 제2 반도체층(317), 및 제3 반도체층(318)을 통과하는 외부 광(350)이 반사되고 다시 제2 반도체층(317)에 입사되고, 따라서 광 센서(391)는 양호한 검출 감도를 가질 수 있다.
다음에, 절연층(319)이 형성된다. 절연층(319)은 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 및 산화 질화 실리콘막 중 하나의 단층 또는 복수의 적층 구조로 형성될 수 있다. 여기서, 산화 실리콘막은 절연층(319)으로서 형성된다.
다음에, 제10 포토리소그래피 단계에서, 레지스트 마스크가 형성되고 제3 반도체층(318) 위의 절연층(319)이 에칭에 의해 선택적으로 제거되어 콘택트 홀(320)을 형성한다.
다음에, 도전막이 게이트 전극층(301)의 재료와 유사한 재료를 이용하여 형성된다. 제11 포토리소그래피 단계에서, 레지스트 마스크가 형성되고 도전막의 불필요한 부분이 에칭에 의해 선택적으로 제거되어 전극층(321)을 형성한다. 여기서, 도전막은 그 주성분으로 알루미늄을 포함하는 막과 티티늄막을 스퍼터링 방법에 의해 적층함으로써 형성된다.
전극층(321)은 컨택트 홀(320)을 통해 제3 반도체층(318)에 접속되고 도시되지 않은 공통 배선층에 접속된다.
상기 제조 공정을 통해, 트랜지스터 및 광 센서는 기판 위에 형성될 수 있다. 본 실시형태에서, 광 센서(392)에 포함된 PIN 포토다이오드는 P층, I층, 및 N층이 측방향으로 나란히 배열된 측방향 PIN 포토다이오드이지만, P층, I층, 및 N층이 광 센서(391)에 포함된 PIN 포토다이오드와 같이 수직으로 적층된 구조를 가질 수 있다.
도 11은 상기 공정을 통해 제조된 트랜지스터가 화소 스위칭 트랜지스터로서 사용되는 예를 도시한다. 트랜지스터(395)는 산화물 반도체층(306)을 포함하는 트랜지스터이고 도 8의 (a) 내지 (d), 도 9의 (a) 내지 (d), 및 도 10의 (a)와 (b)에 도시된 트랜지스터(390)의 것과 실질적으로 유사한 방식으로 제조될 수 있다. 트랜지스터(395)는 백 게이트로서 기능하는 게이트 전극층(360)을 포함하지만, 필요하다면, 백 게이트가 적절히 형성될 수 있다.
도 11에서, 절연층(331)은 평탄화 절연층으로서 트랜지스터(395) 위에 형성되고, 화소 전극층(332)은 절연층(331) 위에 형성된다. 절연층(331)은 폴리이미드, 아크릴 수지, 벤조시클로부텐계 수지, 폴리아미드, 또는 에폭시 수지 등의 내열성을 갖는 유기 재료를 이용하여 형성될 수 있다. 이러한 유기 재료 이외에, 저 유전 상수 재료(로우-k 재료), 실록산계 수지, 포스포실리케이트 글래스(PSG), 보로포스포실리케이트 글래스(BPSG) 등을 이용하는 것이 또한 가능하다. 절연층(331)은 이들 재료 중 어느 것을 이용하여 형성된 복수의 절연층을 적층함으로써 형성될 수 있다.
화소 전극층(332)은 게이트 전극층, 소스 전극층, 또는 드레인 전극층의 재료와 유사한 재료를 이용하여 형성될 수 있다.
다음에, 트랜지스터(395)의 형성부터 화소 전극층(332)의 형성 이후의 공정에 대해 설명한다. 절연층(319)이 형성된 후에, 제10 포토리소그래피 단계에서, 컨택트 홀(320)이 형성된다. 동시에, 전극층(310b) 위의 절연층(312), 보호 절연층(313), 및 절연층(319)이 에칭에 의해 선택적으로 제거되어 컨택트 홀(330)을 형성한다.
다음에, 제11 포토리소그래피 단계에서, 레지스트 마스크가 형성되고 도전막의 불필요한 부분이 에칭에 의해 선택적으로 제거되어 전극층(321)을 형성한다. 전극층(321)의 형성과 동시에, 전극층(322)이 컨택트 홀(330)을 덮도록 형성된다.
다음에, 평탄화 절연층으로서 기능하는 절연층(331)이 형성된다. 본 실시형태에서, 감광성 폴리이미드 수지가 사용되고, 제12 포토리소그래피 단계에서, 전극층(322) 위의 폴리이미드 수지가 선택적으로 제거되어 컨택트 홀(333)을 형성한다. 감광성 재료를 이용하여, 레지스트 마스크의 형성이 생략될 수 있다.
다음에, 화소 전극을 형성하는 도전층이 절연층(331) 위에 형성된다. 본 실시형태에서, 도전층은 ITO를 사용하여 형성된다. 그 후, 제13 포토리소그래피 단계에서, 레지스트 마스크가 형성되고 도전층의 불필요한 부분이 에칭에 의해 선택적으로 제거되어 화소 전극층(332)을 형성한다. 화소 전극층(332)은 전극층(322)을 통해 전극층(310b)에 접속된다.
상기 제조 공정을 통해, 화소 스위칭 트랜지스터가 기판 위에 형성될 수 있다.
보텀 게이트 구조를 갖는 채널 에칭형의 트랜지스터(395)를 제조하는 방법이 본 실시형태에서 설명되지만, 본 실시형태의 구조는 이로 한정되지 않는다. 도 12a에 도시된 것과 같은 보텀 게이트 구조를 갖는 보텀 컨택트형(역 코플래너형이라고 함)의 트랜지스터(381), 도 12b에 도시된 것과 같은 채널 보호층(334)을 포함하는 채널 보호형(채널 스톱형이라고 함)의 트랜지스터(382) 등이 또한 유사한 재료 및 유사한 방법을 이용하여 형성될 수 있다. 도 12c는 트랜지스터(395)와 다른 채널 에칭형의 트랜지스터의 다른 예를 도시한다. 도 12c에 도시된 트랜지스터(383)는 게이트 전극층(310)이 산화물 반도체층(306)의 에지부를 지나 외부측으로 연장한 구조를 갖는다.
채널 에칭형의 트랜지스터의 채널 길이(L)는 상술한 바와 같이 전극층(310a)과 전극층(310b) 사이의 거리에 의해 정해지고, 채널 보호형의 트랜지스터의 채널 길이는 산화물 반도체층(306)과 캐리어 흐름 방향과 평행한 방향으로 접하는 채널 보호층(334)의 길이에 의해 정해진다는 점에 유의한다.
(실시형태 4)
본 실시형태에서, 액정 표시 장치의 개략도, 회로도, 타이밍 차트 등이 도 13a 내지 도 13c 및 도 14를 참조하여 설명되고, 본 실시형태의 구조의 효과가 설명될 것이다. 먼저, 액정 표시 장치의 개략도가 도 13a를 참조하여 설명된다.
도 13a에 도시된 액정 표시 장치는 제1 기판(101) 및 제2 기판(102)을 포함한다. 제1 기판(101)은 화소 회로(103), 게이트선 구동 회로(104), 신호선 구동 회로(105), 단자부(106), 및 스위칭 트랜지스터(107)를 구비한다. 제2 기판(102)은 공통 접속부(108)(공통 컨택트라고 함) 및 대향 전극(109)을 구비한다.
제1 기판(101) 위에, 실시형태 1에서 설명된 광 센서가 제공되고 단자부(106)에 접속된다. 광 센서(131)는 비정질 박막 광 센서이고, 광 센서(132)는 다결정 박막 광 센서이다.
제1 기판(101) 및 제2 기판(102)은 나중에 수행될 가열 처리에 견디기에 충분히 높은 내열성 및 투광성을 갖는 것이 필요하다. 알루미노실리케이트 글래스 기판, 알루미노보로실리케이트 글래스 기판, 또는 바륨 보로실리케이트 글래스 기판(소위 "무알칼리 글래스 기판"임) 등의, 전자 산업용으로 사용되는 글래스 기판, 석영 기판, 세라믹 기판, 플라스틱 기판 등이 이용될 수 있다.
도 13a의 화소 회로(103), 게이트선 구동 회로(104), 신호선 구동 회로(105), 및 스위칭 트랜지스터(107)는 제1 기판(101) 위에 형성된 트랜지스터들로 구성될 수 있다는 점에 유의한다. 다른 실시형태에서 설명되는 게이트선 구동 회로(104), 신호선 구동 회로(105), 또는 광 센서 구동 회로 또는 광 센서 판독 회로 등의 구동 회로가 표시 장치의 크기 또는 해상도가 증가할수록 보다 빠른 속도 등으로 동작하는 것이 요구되는 경우에, 구동 회로의 기능의 일부 또는 모두가 예를 들어 단결정 반도체를 이용하는 별도의 기판 위에 형성될 수 있고 필요한 경우에, 제1 기판(101) 위에 전체 또는 복수의 그룹으로 접속될 수 있다는 점에 유의한다.
별도의 기판 위에 형성된 구동 회로의 접속 방법은 특정하게 제한되지 않고, COG 방법, 와이어 본딩 방법, TAB 방법 등이 이용될 수 있다는 점에 유의한다. 본 실시형태에서, 단결정 반도체로 형성된 소위 집적 회로(IC) 또는 대규모 집적 회로(LSI)가 이용되는 게이트선 구동 회로(104) 및 신호선 구동 회로(105)가 COG 방법에 의해 접속된다.
화소 회로(103)에서, 복수의 게이트선 및 복수의 신호선이 게이트선 구동 회로(104) 및 신호선 구동 회로(105)로부터 연장하고, 화소가 게이트선 및 신호선에 의해 둘러싸이도록 복수의 화소가 제공된다는 점에 유의한다. 화소의 화소 전극에 공급될 화상 신호는 복수의 신호선에 공급된다. 복수의 게이트선으로, 화소 트랜지스터는 신호선으로부터 공급된 화상 신호가 선택되고 화소의 화소 전극에 공급되도록 제어된다. 게이트선 구동 회로(104)는 게이트선에 공급될 신호를 발생하고 출력하는 회로이고, 신호선 구동 회로(105)는 신호선에 공급될 신호를 발생하고 출력하는 회로이다.
화소 회로(103)의 화상의 표시 방식으로서, 프로그레시브 방식, 인터레이스 방식 등이 이용될 수 있다는 점에 유의한다. 컬러 표시를 위해 화소에서 제어되는 색 성분은 R, G, 및 B(R, G, 및 B는 각각 적색, 녹색, 및 청색에 대응함)의 3개의 색으로 한정되지 않고; 예를 들어, R, G, B, 및 W(W는 백색에 대응함), 또는 R, G, B, 및 황색, 시안, 마젠타 중 하나 이상 등이 이용될 수 있다. 표시 영역의 크기는 색 성분의 각 도트들 사이에서 다를 수 있다는 점에 유의한다. 본 발명의 실시형태는 컬러 표시를 위한 액정 표시 장치로 제한되지 않고 흑백 표시를 위한 액정 표시 장치에 적용가능하다는 점에 유의한다.
본 명세서에서의 스위칭 트랜지스터는 2개의 단자, 즉, 소스 단자와 드레인 단자 간의 도통 또는 비도통이 게이트에 인가된 전위에 따라 선택되어 스위칭 동작을 실현하는 트랜지스터를 갖는 소자라는 점에 유의한다. 예를 들어, 스위칭 트랜지스터는 트랜지스터의 게이트 단자에 인가될 전위가 트랜지스터가 선형 영역에서 동작하도록 제어되는 소자일 수 있다. 스위칭 트랜지스터(107)의 게이트에 인가될 전위는 배선(141)을 통해 단자부(106)로부터 공급될 수 있다는 점에 유의한다. 배선(142)을 통해 단자부(106)에 접속된, 스위칭 트랜지스터(107)의 소스 단자 및 드레인 단자 중 하나를 제1 단자라고 한다. 배선(143) 및 공통 접속부(108)를 통해 대향 전극(109)에 접속된, 스위칭 트랜지스터(107)의 소스 단자 및 드레인 단자 중 다른 하나를 제2 단자라고 한다. 대향 전극(109)에 공급될 공통 전위는 스위칭 트랜지스터(107)의 제1 단자에 공급되고, 스위칭 트랜지스터(107)의 도통 또는 비도통은 게이트 단자에 인가된 전위에 의해 제어된다.
배선(141) 및 배선(142)은 게이트선 구동 회로(104) 및 신호선 구동 회로(105)에 대한 외부측 위에서, 즉, 화소 회로(103)에 대향하는 측 위에서 게이트선 구동 회로(104)와 기판 에지 사이 및 신호선 구동 회로(105)와 기판 에지 사이의 부분을 통해 단자부(106)에 접속된다. 이 방식으로, 게이트선 구동 회로(104) 및 신호선 구동 회로(105)를 둘러싸도록 배선(141) 및 배선(142)을 배치함으로써, 외부 잡음이 들어오거나 정전기로 인한 손상 등이 방지될 수 있다. 또한, 배선(141) 및 배선(142)뿐만 아니라 Vdd 전위선, Vss 전위선, 또는 접지 전위선 등의 배선이 사용될 수 있다.
스위칭 트랜지스터는 다음의 구조 중 임의의 것을 가질 수 있다는 점에 유의한다: 역 스태거형 구조; 스태거형 구조; 채널 영역이 복수의 영역으로 나누어지고 나누어진 채널 영역들이 직렬로 접속된 이중 게이트 구조; 및 게이트 전극이 채널 영역의 위와 아래에 제공되는 이중 게이트 구조. 또한, 복수의 섬 형상의 반도체층이 스위칭 동작을 실현하도록 스위칭 트랜지스터 내에 형성된 트랜지스터 소자가 사용될 수 있다.
또한, 단자부(106)에는 다음의 신호 및 전위가 공급된다: 게이트선 구동 회로(104) 및 신호선 구동 회로(105)로부터, 화소 회로(103)에서 표시를 수행하기 위한 펄스 신호를 출력하는 신호(스타트 펄스 SP 및 클록 신호 등); 화상 신호(비디오 전압, 비디오 신호, 또는 비디오 데이터라고 함); 전원 전압으로서 고 전원 전위 Vdd 및 저 전원 전위 Vss; 대향 전극(109)에 공급될 공통 전위; 스위칭 트랜지스터(107)를 동작하기 위한 신호 등.
고 전원 전위 Vdd는 기준 전위보다 높고, 저 전원 전위 Vss는 기준 전위 이하라는 점에 유의한다. 고 전원 전위 및 저 전원 전위 각각은 트랜지스터가 동작할 수 있는 전위인 것이 바람직하다는 점에 유의한다.
공통 전위는 화소 전극에 공급되는 화상 신호의 전위에 대해 기준으로 되는 한 임의의 전위일 수 있다. 예를 들어, 공통 전위는 접지 전위일 수 있다.
공통 접속부(108)는 제1 기판(101) 위의 스위칭 트랜지스터(107)의 제2 단자와 제2 기판(102) 위의 대향 전극(109) 사이의 전기적 접속을 이루기 위해 제공된다. 공통 전위는 배선(142), 스위칭 트랜지스터(107), 배선(143), 및 공통 접속부(108)를 통해 단자부(106)로부터 대향 전극(109)으로 공급된다. 공통 접속부(108)의 특정한 예로서, 금속 박막의 코팅을 갖는 도전성 입자가 배선(143)과 대향 전극(109) 사이의 전기적 접속을 이루기 위해 사용될 수 있다. 2개 이상의 스위칭 트랜지스터(107) 및 공통 접속부(108)는 제1 기판(101)과 제2 기판(102) 사이에 제공될 수 있다는 점에 유의한다.
대향 전극(109)은 화소 회로(103)에 포함된 화소 전극과 겹치는 것이 바람직하다. 또한, 대향 전극(109) 및 화소 회로(103)에 포함된 화소 전극은 다양한 개구 패턴을 가질 수 있다.
또한, 제1 기판(101) 위에, 실시형태 1에서 설명된 광 센서가 제공되고 단자부(106)에 접속된다. 광 센서(131)는 비정질 박막 광 센서이고, 광 센서(132)는 다결정 박막 광 센서이다.
화소 회로(103) 및 스위칭 트랜지스터(107)가 제1 기판(101) 위에 형성되는 경우에, 채널 형성 영역 내의 순도화된 산화물 반도체를 포함하는 트랜지스터가 각 회로에서 사용된다. 순도화된 산화물 반도체를 포함하는 트랜지스터의 오프 전류는 극도로 작다.
스위칭 소자 등이 오프 전류가 극도로 작은 그러한 트랜지스터를 사용하여 제조되는 경우에, 누설은 거의 일어나지 않고, 따라서, 스위칭 소자에 접속된 노드에서의 전하의 누설이 가능한 한 많이 감소될 수 있다. 그러므로, 노드에 전하를 유지하는 기간이 연장될 수 있다.
산화물 반도체를 포함하는 상기 언급된 트랜지스터의 채널 폭의 마이크로미터당 오프 전류는 1aA/㎛(1×10-18A/㎛) 이하, 나아가서는 1zA/㎛(1×10-21A/㎛) 이하 만큼 작을 수 있다. 한편, 저온 폴리실리콘을 포함하는 트랜지스터의 경우에는, 오프 전류가 약 1×10-12A라고 가정하여 설계 등이 수행된다. 따라서, 산화물 반도체를 포함하는 트랜지스터의 경우에, 전위 유지 기간은, 저온 폴리실리콘을 포함하는 트랜지스터보다 약 10000배 길 수 있다. 또한, 비정질 실리콘을 포함하는 트랜지스터의 경우에, 채널 폭의 마이크로미터당 오프 전류는 1×10-13A/㎛ 이상이다. 그러므로, 고순도 산화물 반도체를 포함하는 트랜지스터의 전압 유지 기간은 이들 트랜지스터가 서로 동일하거나 실질적으로 동일한 축적 용량 소자(약 0.1pF)를 가질 때, 비정질 실리콘을 포함하는 트랜지스터보다 104 배 이상 길 수 있다.
구체적으로, 각 화소 내에 화상 신호를 유지하기 위한 기간이 산화물 반도체를 포함하는 트랜지스터를 이용하는 경우에 연장될 수 있기 때문에, 정지 화상 표시시의 기입 간격은 1초 이상, 바람직하게는 10초 이상, 더 바람직하게는 30초 이상, 더 바람직하게는 1분 이상 10분 미만일 수 있다. 즉, 유지 기간의 연장은 특히 정지 화상이 표시될 때, 화소 전극과 대향 전극에 화상 신호 및 공통 전위의 공급의 빈도를 감소시킬 수 있다. 따라서, 전력 소비의 감소가 이루어질 수 있다.
정지 화상 표시시, 리프레시 동작이 유기 기간 동안 액정 소자에 인가되는 전압의 유지율을 고려하여 적절하게 수행될 수 있다는 점에 유의한다. 예를 들어, 리프레시 동작은 신호가 액정 소자의 화소 전극에 기입된 직후 전압이 전압값(초기값)에 대해 소정 레벨로 감소될 때 수행될 수 있다. 이 소정 레벨은 바람직하게는 깜박거림이 초기값에 대해 감지되지 않는 전압으로 설정된다. 구체적으로, 표시 물체가 화상인 경우에, 리프레시 동작(재기입)은 바람직하게는 전압이 초기값보다 1.0%, 바람직하게는 0.3% 낮게 될 때마다 수행된다. 표시 물체가 텍스트인 경우, 리프레시 동작(재기입)은 전압은 초기값보다 10%, 바람직하게는 3% 낮게 될 때마다 수행되는 것이 바람직하다.
예를 들어, 저온 폴리실리콘을 포함하는 트랜지스터를 갖는 화소의 경우에, 화상 표시는 일반적으로 초당 60개 프레임(프레임당 16msec)으로 수행된다. 이는, 레이트의 감소(기입 간격의 연장)가 화소의 전압의 감소 및 표시의 결함을 야기시키는 이유 때문에, 정지 화상에도 동일하게 적용된다. 한편, 산화물 반도체를 포함하는 상술한 트랜지스터를 사용하는 경우에, 신호 기입 당 유지 기간이 오프 전류가 작기 때문에 저온 폴리실리콘을 포함하는 트랜지스터보다 104배인 약 160초로 연장될 수 있다.
이 방식으로, 정지 화상 표시가 화상 신호의 덜 빈번한 기입에 의해서도 표시부에 수행될 수 있다. 유지 기간이 연장될 수 있기 때문에, 신호의 기입을 수행하는 빈도가 정지 화상이 표시될 때 특히 감소될 수 있다. 예를 들어, 하나의 정지 화상의 표시 기간에 화소에의 신호 기입 횟수는 1 또는 n(n은 2 이상 103 이하)일 수 있다. 따라서, 표시 장치의 전력 소비의 감소가 이루어질 수 있다.
트랜지스터에서의 오프 전류의 흐름에 대한 저항을 오프 상태 저항이라고 할 수 있다는 점에 유의한다. 오프 상태 저항률은 트랜지스터가 오프일 때 채널 형성 영역의 저항률이고 오프 전류로부터 산출될 수 있다.
구체적으로, 오프 상태에서의 트랜지스터의 저항값(오프 상태 저항 R)이 오프 전류와 드레인 전압으로부터 옴의 법칙을 이용하여 계산될 수 있는데, 채널 형성 영역의 단면적 A 및 채널 형성 영역의 길이 L(소스 전극과 드레인 전극 사이의 거리에 대응)로부터 식, ρ=RA/L(R은 오프 상태 저항)을 이용하여 오프 상태 저항률 ρ이 산출된다.
단면적 A는 A=dW(여기서 d는 채널 형성 영역의 두께이고 W는 채널 폭이다)로부터 계산될 수 있다. 채널 형성 영역의 길이(L)는 채널 길이 L이다. 이 방식으로, 오프 상태 저항률이 오프 전류로부터 계산될 수 있다.
본 실시형태의 산화물 반도체를 포함하는 트랜지스터의 오프 상태 저항률은 바람직하게는 1×109Ω·m 이상, 더 바람직하게는 1×1010Ω·m 이상이다.
정지 화상과 이동 화상을 전환하여 교대로 표시하는 액정 표시 장치의 경우에, 게이트선 구동 회로(104) 및 신호선 구동 회로(105)에 화소 회로(103)에서의 표시를 수행하기 위한 펄스 신호를 출력하는 신호의 공급, 및 스위칭 트랜지스터의 도통 또는 비도통이 제어되고, 각 구동 회로로부터의 펄스 신호의 공급 또는 중지 및 스위칭 트랜지스터의 도통 또는 비도통이 반복된다는 점에 유의한다. 따라서, 전력 소비의 감소가 이루어질 수 있다.
이동 화상은 복수의 프레임으로 시분할되는 복수의 화상의 고속 전환에 의해 사람의 눈에 이동 화상으로 인식되는 화상을 말한다. 구체적으로, 이동 화상은 초당 적어도 60번(60개 프레임) 화상을 전환함으로써 사람의 눈에 덜 깜박이게 보이는 이동 화상으로서 인식되는 일련의 화상 신호를 말한다. 한편, 정지 화상은, 이동 화상과는 달리, 복수의 프레임 주기로 시분할되는 복수의 화상이 고속으로 전환되더라도, 일련의 프레임 주기, 예를 들어, n번째 프레임 및 (n+1) 번째 프레임에서 변화하지 않는 화상 신호를 말한다.
정지 화상과 이동 화상을 교대로 전환하여 표시를 수행하는 액정 표시 장치의 경우에, 화상이 이동 화상인지 정지 화상인지는 다른 기판 등에서 수행되는 프레임 내의 화상 간의 비교에 의해 결정된다. 예를 들어, 메모리 회로 및 비교 회로가 제공되어, 일련의 프레임 주기 내의 화상 신호가 화상 신호를 저장하기 위해 별도로 제공된 메모리 회로로부터 프레임마다 선택적으로 판독될 수 있고, 화상 신호는 비교 회로에 의해 비교될 수 있다. 또한, 비교 회로에 의해 차이가 검출될 때 화상이 이동 화상이라고 결정하고 비교 회로에 의해 차이가 검출되지 않을 때 화상이 정지 화상이라고 결정하는 회로가 제공될 수 있다. 구체적으로, 화상이 비교 회로에 의해 이동 화상이라고 결정될 때, 즉, 일련의 프레임 내의 화상 신호 간의 차이가 검출될 때, 화상 신호 및 공통 전위가 화소 회로(103) 내의 화소 및 대향 전극에 공급된다. 한편, 화상이 비교 회로에 의해 정지 화상이라고 결정될 때, 즉, 일련의 프레임 내의 화상 신호 간의 차이가 검출되지 않을 때, 화소 회로(103) 내의 화소 및 대향 전극에의 화상 신호 및 공통 전위의 공급이 중지된다. 화상이 정지 화상이라고 결정될 때, 화상 신호의 공급, 및 또한 고 전원 전위 Vdd 및 저 전원 전위 Vss 등의 전원 전압의 공급이 중지된다. 따라서, 전력 소비의 추가 감소가 이루어질 수 있다.
화상 신호, 전원 전압, 및 공통 전위의 공급은 배선에의 소정의 전위의 공급을 말한다는 점에 유의한다. 또한, 전원 전압의 공급의 중지는 배선에의 소정의 전위, 예를 들면 고 전원 전위 Vdd의 공급을 중지하고, 다른 고정 전위가 공급되는 배선, 예를 들어, 저 전원 전위 Vss 또는 공통 전위가 공급되는 배선에 접속하는 것으로, 배선에 접속된 회로 또는 회로 내에 포함된 소자를 동작 가능하게 하는 전위를 발생하지 않는 것을 말한다. 화상 신호 및 공통 전위의 중지는 또한 소정의 전위가 공급되는 배선과 전기적으로 분리하여 배선이 부유 상태로 되어 있는 것을 말한다.
화상 신호 및 공통 전위의 공급의 중지는 화소 회로(103) 내의 각 화소에 화상 신호를 유지하는 기간에 전체적으로 수행되고 각 화소의 유지 기간 이후에 화상 신호 및 공통 전위가 공급되는 것이 바람직하다.
도 13b는 화소 회로(103)의 구조가 특히 더 상세히 도시된 도 13a의 장치의 액정 표시 장치의 개략도의 회로도이다.
도 13b에 도시된 액정 표시 장치는 도 13a에서와 같이 제1 기판(101) 및 제2 기판(102)을 포함한다. 제1 기판(101)은 화소 회로(103), 게이트선 구동 회로(104), 신호선 구동 회로(105), 단자부(106), 및 스위칭 트랜지스터(107)를 구비한다. 제2 기판(102)은 공통 접속부(108) 및 대향 전극(109)을 포함한다.
도 13b에서, 복수의 게이트선(111) 및 복수의 신호선(112)이 화소 회로(103) 내에 매트릭스로 배열되고, 게이트선(111) 및 신호선(112)은, 화소마다 화소 트랜지스터(114) 및 제1 전극과 제2 전극 사이에 액정이 개재된 액정 소자(115)를 포함하는 화소(113)를 구비한다. 도 13b에서, 화소 트랜지스터(114)의 소스 단자 및 드레인 단자 중 하나는 제1 단자라고 하고, 소스 단자 및 드레인 단자 중 다른 하나는 제2 단자라고 한다. 제1 단자는 신호선(112)에 접속된다. 게이트 단자는 게이트선(111)에 접속된다. 제2 단자는 액정 소자(115)의 제1 전극에 접속된다. 액정 소자(115)의 제1 전극은 화소 전극에 대응하고, 액정 소자(115)의 제2 전극은 대향 전극(109)에 대응한다는 점에 유의한다.
화소 내에 포함된 화소 트랜지스터(114)의 반도체층은 스위칭 트랜지스터(107)의 것과 같이, 산화물 반도체를 이용하여 형성된다는 점에 유의한다. 화소 트랜지스터에서 산화물 반도체를 이용하여, 화소 트랜지스터를 통해 흐르는 오프 전류가 상당히 감소될 수 있고, 화소 전극에 공급되는 화상 신호에 대응하는 전위를 유지하는 기간이 연장될 수 있다.
도 13c는 화소 전극을 포함하는 화소들 중 하나의 화소의 회로도이다. 도 13c에 도시된 회로도는 화소 트랜지스터(114) 및 스위칭 트랜지스터(107)에 초점을 둔 것이다. 화소 트랜지스터(114)의 게이트 단자는 게이트선(111)에 접속된다. 화소 트랜지스터(114)의 제1 단자는 신호선(112)에 접속된다. 화소 트랜지스터(114)의 제2 단자는 화소 전극(121)에 접속된다. 스위칭 트랜지스터(107)의 게이트 단자는 단자부(106)의 단자(106A)에 접속된다. 스위칭 트랜지스터(107)의 제1 단자는 단자부(106)의 단자(106B)에 접속된다. 스위칭 트랜지스터(107)의 제2 단자는 공통 접속부(108)를 통해 대향 전극(122)에 전기적으로 접속된다. 액정(123)은 화소 전극(121)과 대향 전극(122) 사이에 개재된다는 점에 유의한다. 화소 전극(121), 대향 전극(122), 및 액정(123)을 총체적으로 액정 소자라고 할 수 있다.
도 13c에서, 축적 용량 소자는 액정 소자에 병렬로 접속될 수 있다. 축적 용량 소자의 크기는 전하가 소정의 기간 동안 유지될 수 있도록 화소부에 제공된 트랜지스터의 리크 전류 등을 고려하여 설정될 수 있다. 축적 용량 소자의 크기는 트랜지스터의 오프 전류 등을 고려하여 설정될 수 있다. 본 실시형태에서, 고순도 산화물 반도체를 포함하는 트랜지스터가 트랜지스터로서 사용되기 때문에, 각 화소 내의 액정 용량의 1/3 이하, 바람직하게는 1/5 이하의 용량을 갖는 축적 용량 소자를 제공하는 것이 충분하다.
액정(123)으로서, 서모트로픽 액정, 저분자 액정, 고분자 액정, 폴리머 분산 액정, 강유전성 액정, 반강유전성 액정 등이 이용된다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 카이랄 네마틱상, 등방상 등을 나타낸다.
액정(123)의 비저항은 1×1010Ω·cm 이상, 바람직하게는 1×1011Ω·cm 보다 크고, 더 바람직하게는 1×1012Ω·cm 보다 크다. 본 명세서에서의 비저항은 20℃에서 측정된다는 점에 유의한다. 액정이 전극들 사이에 개재되는 액정 소자(소위 액정 셀)를 사용하는 경우에, 액정의 비저항은 어떤 경우에는 1×109Ω·cm 보다 크고, 바람직하게는 1×1010Ω·cm 보다 큰데, 그 이유는 불순물이 배향막, 실란트 등으로부터의 액정과 혼합될 가능성이 있기 때문이다.
액정 재료의 비저항이 높아짐에 따라, 액정 재료를 통해 누설되는 전하들이 더 감소될 수 있고, 액정 소자의 동작 상태를 유지하기 위한 전압의 시간에 따른 감소가 억제될 수 있다. 결과적으로, 유지 기간이 연장될 수 있고, 신호 기입의 빈도가 감소될 수 있고, 액정 표시 장치의 전력 소비가 감소될 수 있다.
또한, 액정(123)으로서, 블루상(blue phase)을 나타내는 액정 재료가 사용될 수 있다. 블루상은 콜레스테릭 액정의 온도가 증가되는 동안 콜레스테릭상이 등방상으로 변화하기 직전에 나타나는 액정상(liquid crystal phase)의 하나이다. 블루상은 단지 좁은 범위의 온도에서만 나타나기 때문에, 5 중량% 이상의 카이랄제를 포함하는 액정 조성물이 온도 범위를 넓히기 위해 액정층용으로 사용된다. 블루상을 나타내는 액정 및 카이랄제를 포함하는 액정 조성물은 1msec 이하의 짧은 응답 시간을 갖고, 광학적 등방성을 가지며, 배향 처리가 불필요하고, 작은 시야각 의존성을 갖는다. 배향막은 제공될 필요가 없고 러빙 처리는 필요하지 않고, 따라서, 러빙 처리에 의해 야기되는 정전기적 방전 손상이 방지될 수 있고 제조 공정시의 액정 표시 장치의 불량 및 손상이 감소될 수 있다. 그러므로, 액정 표시 장치의 생산성이 증가될 수 있다. 특히 산화물 반도체를 포함하는 트랜지스터는 트랜지스터의 전기적 특성이 상당히 변화하고 정전기의 영향에 의해 원하는 범위로부터 벗어날 가능성이 있다. 따라서, 산화물 반도체를 포함하는 트랜지스터를 갖는 액정 표시 장치를 위해 블루상 액정 재료를 사용하는 것이 보다 효과적이다.
또한, 본 실시형태의 구조는 액정 표시 장치에 한정되지 않고 표시 소자로서 전계 발광 소자(EL 소자라고 함) 등의 발광 소자를 포함하는 자발광 표시 장치에 또한 적용될 수 있다. 자발광 표시 장치의 경우에, 전하가 화상 표시시에 발광 소자에 일정하게 공급될 필요가 있지만, 구동 회로는 구동 회로에 공급될 클록 신호 및 스타트 펄스의 공급을 중지함으로써 정지 화상 표시 시에 중지될 수 있다. 따라서, 전력 소비의 감소가 이루어질 수 있다.
도 14는 도 13c의 회로도에서 단자, 게이트선 구동 회로(104), 및 신호선 구동 회로(105)에 공급되는 신호들의 상태를 도시한 타이밍 차트이다. 타이밍 차트의 예를 설명하기 위해서, 도 14의 기간(151)은 이동 화상 기입 기간이고 도 14의 기간(152)은 정지 화상 표시 기간이라는 점에 유의한다. 도 14의 기간은 화상이 이동 화상인지 정지 화상인지의 결정의 결과에 따라 이동 화상 기입 기간 또는 정지 화상 표시 기간으로 결정될 수 있다. 도 14에서, GCK는 게이트선 구동 회로(104)에 공급되는 클록 신호이고; GSP는 게이트선 구동 회로(104)에 공급되는 스타트 펄스 신호이고; SCK는 신호선 구동 회로(105)에 공급되는 클록 신호이고; SSP는 신호선 구동 회로(105)에 공급된 스타트 펄스이다. 신호선(112)의 전위, 화소 전극(121)의 전위, 단자(106A)의 전위, 단자(106B)의 전위, 및 대향 전극(122)의 전위가 또한 도 14에 도시된다.
기간(151)인 이동 화상 기입 기간은 일련의 프레임 주기의 화상 신호의 비교에 의해 차이가 검출되는 기간에 대응하고, 기간(152)인 정지 화상 기입 기간은 일련의 프레임 주기의 화상 신호의 비교에 의해 차이가 검출되지 않는 기간에 대응한다. 따라서, 기간(151)에서, 화상 신호 및 공통 전위가 화소 회로(103) 내의 화소 및 대향 전극에 공급되도록 동작이 수행된다. 한편, 기간(152)에는, 화소 회로(103) 내의 화소 및 대향 전극에의 화상 신호 및 공통 전위의 공급이 중지된다.
구체적으로, 기간(151)에서, 클록 신호는 도 14에 도시한 바와 같이 클록 신호 GCK로서 항상 공급되고, 펄스가 도 14에 도시한 바와 같이 스타트 펄스 GSP로서 수직 동기화 주파수에 따라 공급된다. 또한, 기간(151)에서, 클록 신호는 도 14에 도시한 바와 같이 클록 신호 SCK로서 항상 공급되고; 펄스가 도 14에 도시한 바와 같이 스타트 펄스 SSP로서 하나의 게이트 선택 기간에 따라 공급되고; 도 14에 도시한 바와 같이, 각 행의 화소에 공급될 화상 신호 "데이터"가 공급되고, 신호선(112)의 전위가 게이트선(111)의 전위에 따라 화소 내의 화소 전극(121)에 공급되고, 도 14에 도시한 바와 같이, 스위칭 트랜지스터(107)가 온되는 전위가 스위칭 트랜지스터(107)의 게이트 단자에 대응하는 단자(106A)에 공급되고, 단자(106B)의 전위인 공통 전위가 대향 전극(122)에 공급된다.
기간(152)에서, 클록 신호 GCK와 스타트 펄스 GSP의 둘 다의 공급은 도 14에 도시한 바와 같이 중지되고; 클록 신호 SCK와 스타트 펄스 SSP의 둘 다의 공급 또한 도 14에 도시한 바와 같이 중지되고; 신호선(112)으로의 화상 신호 "데이터"의 공급이 또한 도 14에 도시한 바와 같이 중지된다. 또한, 도 14에 도시한 바와 같이, 클록 신호 GCK 및 스타트 펄스 GSP 둘 다의 공급이 중지되고; 따라서, 화소 트랜지스터(114)는 오프되고, 화상 신호 "데이터"의 공급이 중지되고, 화소 전극(121)이 부유 상태로 된다. 또한, 스위칭 트랜지스터(107)가 오프되는 전위가 스위칭 트랜지스터(107)의 게이트 단자에 대응하는 단자(106A)에 공급되고; 따라서, 단자(106B)의 전위인 공통 전위의 공급이 중지된다. 따라서, 대향 전극(122)은 부유 상태로 된다.
즉, 기간(152)에서, 액정(123)의 양측 위의 전극 즉, 화소 전극(121) 및 대향 전극(122)은 부유 상태로 되고; 따라서, 정지 화상이 기간(152)에서 추가 전위 공급 없이 표시될 수 있다. 게이트선 구동 회로(104) 및 신호선 구동 회로(105)에의 클록 신호 및 스타트 펄스의 공급을 중지함으로써, 전력 소비의 감소가 이루어질 수 있다.
화소 트랜지스터(114) 및 스위칭 트랜지스터(107)로서 오프 전류를 상당히 감소시킬 수 있는 산화물 반도체를 포함하는 트랜지스터를 이용하여, 액정 소자의 양 단자가 비도통 상태에 있을 때 액정 소자의 전위의 변화가 상당히 감소될 수 있다.
상술한 바와 같이, 산화물 반도체를 포함하는 트랜지스터의 오프 전류는 0.1fA 이하로 될 수 있다. 그러므로, 화소 전극(121) 및 대향 전극(122)이 부유 상태로 되는 유지 기간이 반도체층 내에 비정질 실리콘 등을 포함하는 트랜지스터에 비해 연장될 수 있다. 따라서, 본 실시형태에서 정지 화상 표시 시에 전력 소비의 감소에 있어서 시너지 효과가 기대된다.
도 13c의 액정(123)의 저항은 약 1×1010Ω·cm 내지 1×1011Ω·cm 이다. 도 14의 기간(152)에서, 거의 오프 전류가 없는 트랜지스터를 사용하는 경우, 액정층(123)의 양측 위의 전극, 즉, 화소 전극(121) 및 대향 전극(122)은 부유 상태로 된다. 따라서, 액정(123)의 양측 간에 인가된 전압으로 인해 액정(123)을 통해 흐르는 오프 전류가 감소될 수 있다.
결과적으로, 전력 소비의 감소가 이루어지고 정지 화상 표시 시에 화상 왜곡이 감소된 액정 표시 장치가 얻어질 수 있다.
본 실시형태는 다른 실시형태들에서 설명된 어떤 구조와 적절히 조합하여 구현될 수 있다.
(실시형태 5)
본 실시형태에서, 상기 실시형태들의 표시 장치를 포함하는 전자 기기의 예가 설명된다.
도 19a는 하우징(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 접속 단자(9636) 등을 포함하는 텔레비전 세트를 도시한다. 도 19a의 텔레비전 세트는 텔레비전용 전파를 화상 신호로 처리하고 변환하는 기능, 화상 신호를 표시에 적합한 신호로 처리하고 변환하는 기능, 화상 신호의 프레임 주파수를 변환하는 기능 등을 가질 수 있다. 도시되지 않았지만, 표시부(9631)는 실시형태 2에서 설명된 구조를 갖고 있고 광 센서를 포함한다. 도 19a의 텔레비전 세트는 위에서 언급된 것들 이외의 다양한 기능을 가질 수 있다. 상기 실시형태에서 설명된 구조를 이용하여, 그 주위의 광량 및 색 온도가 검출되고 용이하게 볼 수 있는 표시 조건이 항상 얻어질 수 있다. 또한, 화상 왜곡이 적은 안정한 화상이 전력 소비의 감소가 또한 이루어지면서 얻어질 수 있다.
이 방식으로, 가시광에 대하여 서로 다른 광 감도를 갖는 비정질 박막 센서 및 다결정 박막 광 센서를 사용하여, 주변 조도가 정밀하게 검출되고, 표시 장치의 휘도가 최적화되어, 사용자에 의해 감지된 휘도의 변화가 감소될 수 있고 전력 소비의 증가가 억제될 수 있다. 또한, 비정질 박막 광 센서와 다결정 박막 광 센서의 출력들 간의 차이로, 적외광 조도가 검출되고 표시부의 색조가 보정되어, 표시 품질이 향상될 수 있다.
도 19b는 전자 서적의 예를 도시한다. 예를 들어, 전자 서적(2700)은 2개의 하우징, 하우징(2701) 및 하우징(2703)을 포함한다. 하우징(2701)과 하우징(2703)은 축부(2711)에 의해 결합되어 전자 서적(2700)이 축부(2711)를 축으로 하여 개폐될 수 있다. 이러한 구조로, 전자 서적(2700)이 종이 서적과 같이 동작할 수 있다.
표시부(2705)는 하우징(2701)에 통합된다. 표시부(2707)은 하우징(2703)에 통합된다. 도시되지 않았지만, 표시부(2705) 및 표시부(2707)는 실시형태 2에서 설명된 구조를 갖고 있고 광 센서를 포함한다. 표시부(2705) 및 표시부(2707)는 하나의 화상 및 다른 화상들을 표시할 수 있다. 예를 들어, 표시부가 다른 화상들을 표시할 때, 텍스트가 우측 표시부(도 19b의 표시부(2705))에 표시될 수 있고 화상이 좌측 표시부(도 19b의 표시부(2707))에 표시될 수 있다.
또한, 도 19b는 하우징(2701)이 조작부 등을 구비한 예를 도시한다. 예를 들어, 하우징(2701)은 전원 스위치(2721), 조작 키(2723), 스피커(2725) 등을 구비한다. 페이지는 조작 키(2723)로 넘겨질 수 있다. 키보드, 포인팅 장치 등은 하우징 내의 표시부와 동일한 측 위에 제공될 수 있다는 점에 유의한다. 또한, 외부 접속 단자(예를 들어, 이어폰 단자, USB 단자, 및 AC 어댑터 및 USB 케이블 등의 다양한 케이블과 접속가능한 단자), 기록 매체 삽입부 등이 하우징의 이면 또는 측면 위에 제공될 수 있다. 또한, 전자 서적(2700)은 전자 사전으로서 기능할 수 있다.
또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있다. 전자 서적(2700)은 전자 서적 서버로부터 원하는 책을 무선으로 구입하고 다운로드하는 구조를 가질 수 있다.
상기 실시형태에서 설명된 구조를 이용하여, 그 주위의 광량 또는 색 온도가 검출되고 용이하게 볼 수 있는 표시 조건이 항상 얻어질 수 있다. 또한, 화상 왜곡이 적은 안정한 화상이 전력 소비의 감소가 또한 이루어지면서 얻어질 수 있다.
본 출원은, 그 전체 내용이 본 명세서에 참고로 원용되며, 2009년 12월 18일에 일본 특허청에 출원한 일본 특허 출원 번호 2009-288511에 기초한다.
101: 기판, 102: 기판, 103: 화소 회로, 104: 게이트선 구동 회로, 105: 신호선 구동 회로, 106: 단자부, 107: 스위칭 트랜지스터, 108: 공통 접속부, 109: 대향 전극, 111: 게이트선, 112: 신호선, 113: 화소, 114: 화소 트랜지스터, 115: 액정 소자, 121: 화소 전극, 122: 대향 전극, 123: 액정, 131: 광 센서, 132: 광 센서, 141: 배선, 142: 배선, 143: 배선, 151: 기간, 152: 기간, 201: 트랜지스터, 202: 축적 용량 소자, 203: 액정 소자, 204: 포토다이오드, 205: 트랜지스터, 206: 트랜지스터, 207: 게이트 신호선, 208: 포토다이오드 리셋 신호선, 209: 게이트 신호선, 210: 비디오 데이터 신호선, 211: 광 센서 출력 신호선, 212: 광 센서 기준 신호선, 213: 게이트 신호선, 220: 표시 장치, 221: 화소 회로, 222: 표시 소자 제어 회로, 223: 광 센서 제어 회로, 224: 화소, 225: 표시 소자, 226: 광 센서, 227: 표시 소자 구동 회로, 228: 표시 소자 구동 회로, 229: 회로, 230: 광 센서 구동 회로, 231: 트랜지스터, 232: 축적 용량 소자, 233: 프리차지 신호선, 236: 광 센서, 251: 신호, 252: 신호, 253: 신호, 254: 신호, 255: 신호, 300: 기판, 301: 게이트 전극층, 302: 배선층, 303: 배선층, 304: 게이트 절연층, 305: 산화물 반도체층, 306: 산화물 반도체층, 307: 반도체층, 308: 반도체층, 309: 컨택트 홀, 310: 게이트 전극층, 312: 보호 절연층, 313: 절연층, 314: 컨택트 홀, 315: 전극층, 316: 반도체층, 317: 반도체층, 318: 반도체층, 319: 절연층, 320: 컨택트 홀, 321: 전극층, 322: 전극층, 330: 컨택트 홀, 331: 절연층, 332: 화소 전극층, 333: 컨택트 홀, 334: 채널 보호층, 350: 외부 광, 360: 게이트 전극층, 381: 트랜지스터, 382: 트랜지스터, 383: 트랜지스터, 390: 트랜지스터, 391: 광 센서, 392: 광 센서, 395: 트랜지스터, 800: 표시 장치, 801: 표시부, 802: 광 센서, 803: 광 센서, 811: 특성, 821: 특성, 822: 특성, 831: 중앙 제어부, 832: 표시부, 833: 외부 입력, 834: 조작부, 841: 광 센서, 842: 광 센서, 2700: 전자 서적, 2701: 하우징, 2703: 하우징, 2705: 표시부, 2707: 표시부, 2711: 축부, 2721: 전원 스위치, 2723: 조작 키, 2725: 스피커, 9630: 하우징, 9631: 표시부, 9633: 스피커, 9635: 조작 키, 9636: 접속 단자, 106A: 단자, 106B: 단자, 308a: n형 불순물 영역, 308b: i형 영역, 308c: p형 불순물 영역, 310a: 전극층, 310b: 전극층, 311a: 전극층, 및 311b: 전극층.

Claims (28)

  1. 표시 장치로서,
    제1 기판으로서, 단자부, 스위칭 트랜지스터, 제1 광 센서, 제2 광 센서, 복수의 화소를 포함하는 화소 회로, 및 상기 화소 회로와 기판 에지 사이의 구동 회로가 제공되는 상기 제1 기판, 및
    대향 전극을 구비하고, 상기 제1 기판과 마주 보는 제2 기판을 포함하고,
    상기 스위칭 트랜지스터는 산화물 반도체를 포함하고,
    상기 제1 광 센서는 비정질 반도체를 포함하는 제1 광전 변환 소자, 및 제1 증폭 회로를 포함하고,
    상기 제2 광 센서는 다결정 반도체를 포함하는 제2 광전 변환 소자, 및 제2 증폭 회로를 포함하고,
    상기 대향 전극은 상기 스위칭 트랜지스터를 통해 상기 단자부에 전기적으로 접속되는, 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 구동 회로는 단결정 반도체를 포함하는, 표시 장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 구동 회로는 COG 방법, 와이어 본딩 방법, 또는 TAB 방법에 의해 접속되는, 표시 장치.
  8. 제1항에 있어서,
    상기 기판 에지를 따라 형성된 배선을 더 포함하고,
    상기 배선은 상기 스위칭 트랜지스터와 상기 단자부를 접속하는, 표시 장치.
  9. 삭제
  10. 삭제
  11. 표시 장치로서,
    제1 기판으로서, 단자부, 스위칭 트랜지스터, 제1 광 센서, 제2 광 센서, 복수의 화소를 포함하는 화소 회로, 상기 화소 회로와 제1 기판 에지 사이의 게이트선 구동 회로, 및 상기 화소 회로와 제2 기판 에지 사이의 신호선 구동 회로가 제공되는 상기 제1 기판, 및
    대향 전극을 구비하고, 상기 제1 기판과 마주 보는 제2 기판을 포함하고,
    상기 스위칭 트랜지스터는 산화물 반도체를 포함하고,
    상기 제1 광 센서는 비정질 반도체를 포함하는 제1 광전 변환 소자, 및 제1 증폭 회로를 포함하고,
    상기 제2 광 센서는 다결정 반도체를 포함하는 제2 광전 변환 소자, 및 제2 증폭 회로를 포함하고,
    상기 대향 전극은 상기 스위칭 트랜지스터를 통해 상기 단자부에 전기적으로 접속되는, 표시 장치.
  12. 제1항 또는 제11항에 있어서,
    상기 제1 광전 변환 소자는 비정질 실리콘을 포함하는, 표시 장치.
  13. 제1항 또는 제11항에 있어서,
    상기 제2 광전 변환 소자는 다결정 실리콘 또는 미정질 실리콘을 포함하는, 표시 장치.
  14. 제1항 또는 제11항에 있어서,
    상기 산화물 반도체는 1×1014/cm3 미만의 캐리어 밀도를 갖는, 표시 장치.
  15. 제11항에 있어서,
    상기 게이트선 구동 회로 및 상기 신호선 구동 회로 각각은 단결정 반도체를 포함하는, 표시 장치.
  16. 제1항 또는 제11항에 있어서,
    상기 제1 증폭 회로 및 상기 제2 증폭 회로 중 적어도 하나는 산화물 반도체를 포함하는 트랜지스터를 갖는, 표시 장치.
  17. 제11항에 있어서,
    상기 게이트선 구동 회로 및 상기 신호선 구동 회로 각각은 COG 방법, 와이어 본딩 방법, 또는 TAB 방법에 의해 접속되는, 표시 장치.
  18. 제11항에 있어서,
    상기 제1 기판 위에 제공된 배선을 더 포함하고,
    상기 배선은 상기 스위칭 트랜지스터와 상기 단자부를 접속하는, 표시 장치.
  19. 제1항 또는 제11항에 있어서,
    상기 대향 전극은, 상기 스위칭 트랜지스터가 오프될 때 부유 상태인, 표시 장치.
  20. 제1항 또는 제11항에 있어서,
    상기 표시 장치는 액정 표시 장치인, 표시 장치.
  21. 단자부, 화소 전극, 스위칭 트랜지스터, 제1 광 센서, 및 제2 광 센서를 구비한 제1 기판, 및 대향 전극을 구비한 제2 기판을 포함하는 표시 장치를 구동하는 방법으로서,
    상기 제1 광 센서 및 상기 제2 광 센서를 이용하여 상기 표시 장치 주위의 조도를 검출하는 단계; 및
    상기 조도에 따라 표시 화상의 휘도를 조정하는 단계를 포함하고,
    상기 스위칭 트랜지스터는 산화물 반도체를 포함하고,
    상기 제1 광 센서는 0.6㎛의 파장에서 최대 감도를 갖고, 가시광을 검출하고,
    상기 제2 광 센서는 0.7㎛의 파장에서 최대 감도를 갖고, 가시광 및 적외광을 검출하고,
    상기 제2 광 센서는 상기 제1 광 센서보다 가시광에 대하여 낮은 광 감도를 갖고,
    상기 단자부로부터 상기 대향 전극으로 상기 스위칭 트랜지스터를 통해 전위가 공급되는, 표시 장치의 구동 방법.
  22. 제21항에 있어서,
    상기 조도는, 상기 제1 광 센서가 출력하는 신호가 포화되지 않는 경우 상기 제1 광 센서를 이용하거나, 상기 제1 광 센서가 출력하는 신호가 포화된 경우 상기 제2 광 센서를 이용하여 검출되는, 표시 장치의 구동 방법.
  23. 제21항에 있어서,
    상기 제1 광 센서의 출력과 상기 제2 광 센서의 출력 간의 차를 이용하여 상기 표시 장치 주위의 적외광 조도를 검출하는 단계를 더 포함하는, 표시 장치의 구동 방법.
  24. 삭제
  25. 단자부, 화소 전극, 스위칭 트랜지스터, 제1 광 센서, 및 제2 광 센서를 구비한 제1 기판, 및 대향 전극을 구비한 제2 기판을 포함하는 표시 장치를 구동하는 방법으로서,
    상기 제1 광 센서 또는 상기 제2 광 센서를 이용하여 상기 표시 장치 주위의 색 온도를 검출하는 단계; 및
    상기 색 온도에 따라 표시 화상의 색조를 보정하는 단계를 포함하고,
    상기 스위칭 트랜지스터는 산화물 반도체를 포함하고,
    상기 제1 광 센서는 0.6㎛의 파장에서 최대 감도를 갖고, 가시광을 검출하고,
    상기 제2 광 센서는 0.7㎛의 파장에서 최대 감도를 갖고, 가시광 및 적외광을 검출하고,
    상기 제2 광 센서는 상기 제1 광 센서보다 가시광에 대하여 낮은 광 감도를 갖고,
    상기 단자부로부터 상기 대향 전극으로 상기 스위칭 트랜지스터를 통해 전위가 공급되는, 표시 장치의 구동 방법.
  26. 제25항에 있어서,
    상기 색 온도는, 상기 제1 광 센서가 출력하는 신호가 포화되지 않는 경우 상기 제1 광 센서를 이용하거나, 상기 제1 광 센서가 출력하는 신호가 포화된 경우 상기 제2 광 센서를 이용하여 검출되는, 표시 장치의 구동 방법.
  27. 제25항에 있어서,
    상기 제1 광 센서의 출력과 상기 제2 광 센서의 출력 간의 차를 이용하여 상기 표시 장치 주위의 적외광 색조를 검출하는 단계를 더 포함하는, 표시 장치의 구동 방법.
  28. 제21항 또는 제25항에 있어서,
    상기 스위칭 트랜지스터는, 상기 대향 전극이 부유 상태에 있도록 정지 화상을 표시하기 위한 기간에 오프되는, 표시 장치의 구동 방법.
KR1020127015874A 2009-12-18 2010-11-22 광 센서를 포함하는 표시 장치 및 그 구동 방법 KR101743620B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009288511 2009-12-18
JPJP-P-2009-288511 2009-12-18
PCT/JP2010/071205 WO2011074394A1 (en) 2009-12-18 2010-11-22 Display device including optical sensor and driving method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013173A Division KR101887837B1 (ko) 2009-12-18 2010-11-22 광 센서를 포함하는 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20120095444A KR20120095444A (ko) 2012-08-28
KR101743620B1 true KR101743620B1 (ko) 2017-06-05

Family

ID=44150356

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020127015874A KR101743620B1 (ko) 2009-12-18 2010-11-22 광 센서를 포함하는 표시 장치 및 그 구동 방법
KR1020187022437A KR102020739B1 (ko) 2009-12-18 2010-11-22 광 센서를 포함하는 표시 장치 및 그 구동 방법
KR1020177013173A KR101887837B1 (ko) 2009-12-18 2010-11-22 광 센서를 포함하는 표시 장치 및 그 구동 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020187022437A KR102020739B1 (ko) 2009-12-18 2010-11-22 광 센서를 포함하는 표시 장치 및 그 구동 방법
KR1020177013173A KR101887837B1 (ko) 2009-12-18 2010-11-22 광 센서를 포함하는 표시 장치 및 그 구동 방법

Country Status (6)

Country Link
US (3) US9087489B2 (ko)
JP (4) JP5079072B2 (ko)
KR (3) KR101743620B1 (ko)
CN (1) CN102725784B (ko)
TW (2) TWI640813B (ko)
WO (1) WO2011074394A1 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5100670B2 (ja) * 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
KR101743620B1 (ko) 2009-12-18 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 센서를 포함하는 표시 장치 및 그 구동 방법
KR102275522B1 (ko) * 2009-12-18 2021-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8803063B2 (en) * 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
WO2011108374A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101694771B1 (ko) * 2010-03-31 2017-01-11 삼성전자주식회사 휴대용 단말기에서 사용자의 입력 패턴을 판단하기 위한 장치 및 방법
JP5948025B2 (ja) 2010-08-06 2016-07-06 株式会社半導体エネルギー研究所 液晶表示装置
US9209209B2 (en) 2010-10-29 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
JP5912404B2 (ja) 2010-10-29 2016-04-27 株式会社半導体エネルギー研究所 光電変換装置
KR101793534B1 (ko) * 2011-01-05 2017-11-06 삼성디스플레이 주식회사 포토센서 및 그의 제조방법
KR101829777B1 (ko) * 2011-03-09 2018-02-20 삼성디스플레이 주식회사 광 감지 센서
CN103135678A (zh) * 2011-11-29 2013-06-05 鑫成科技(成都)有限公司 电子装置
US9064451B2 (en) * 2012-02-01 2015-06-23 Apple Inc. Organic light emitting diode display having photodiodes
CN103258486A (zh) * 2012-02-17 2013-08-21 鸿富锦精密工业（深圳）有限公司 监控装置
TWI477848B (zh) * 2012-04-10 2015-03-21 E Ink Holdings Inc 電子裝置
US20130271437A1 (en) * 2012-04-13 2013-10-17 Qualcomm Mems Technologies, Inc. Color performance of reflective-displays using environmental spectral sensing
JP2013232548A (ja) * 2012-04-27 2013-11-14 Panasonic Corp 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
JP6051605B2 (ja) * 2012-06-13 2016-12-27 ソニー株式会社 表示装置、および表示制御方法、並びにプログラム
CN104240674B (zh) * 2013-06-14 2016-10-05 联想(北京)有限公司 一种调节显示单元的方法及一种电子设备
US8933646B2 (en) * 2012-12-20 2015-01-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Protection circuit for backlight driver circuit, backlight module, and LCD device
JP2014126805A (ja) * 2012-12-27 2014-07-07 Semiconductor Energy Lab Co Ltd 画像情報の処理および表示方法、プログラム、情報処理装置
US20140184484A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI485383B (zh) * 2013-01-21 2015-05-21 Nat Univ Chung Cheng 石墨烯薄膜層數檢測系統及檢測方法
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102140235B1 (ko) * 2013-05-31 2020-08-03 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP6192391B2 (ja) * 2013-07-05 2017-09-06 キヤノン株式会社 光電変換システム
US9336729B2 (en) 2013-07-19 2016-05-10 Google Inc. Optical configurations in a tileable display apparatus
US20150022754A1 (en) * 2013-07-19 2015-01-22 Google Inc. Configurations for tileable display apparatus with multiple pixel arrays
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP6207321B2 (ja) * 2013-09-26 2017-10-04 ローム株式会社 光センサ装置
US10051211B2 (en) * 2013-12-05 2018-08-14 Omnivision Technologies, Inc. Image sensors for capturing both visible light images and infrared light images, and associated systems and methods
WO2016020802A1 (ja) * 2014-08-08 2016-02-11 株式会社半導体エネルギー研究所 半導体装置、変換回路及び電子機器
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102524529B1 (ko) 2015-04-01 2023-04-24 삼성디스플레이 주식회사 발열 패키지 테스트 장치 및 그 작동 방법
US10306168B2 (en) * 2015-05-04 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, imaging system, and electronic device
US10360855B2 (en) * 2015-08-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
WO2017046673A1 (ja) * 2015-09-18 2017-03-23 株式会社半導体エネルギー研究所 電極および半導体装置の作製方法
CN105679664B (zh) * 2016-03-18 2018-07-13 武汉华星光电技术有限公司 平坦化层去残留的方法
TWI588716B (zh) * 2016-03-23 2017-06-21 友達光電股份有限公司 光感測電路與應用此光感測電路的顯示面板
JP6672936B2 (ja) * 2016-03-24 2020-03-25 コニカミノルタ株式会社 光書込み装置及び画像形成装置
JP6901829B2 (ja) * 2016-04-04 2021-07-14 株式会社ジャパンディスプレイ フォトセンサ及びフォトセンサを有する表示装置
JP6630228B2 (ja) * 2016-05-11 2020-01-15 株式会社沖データ 画像形成装置
WO2018002784A1 (en) * 2016-06-29 2018-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device, operation method of the electronic device, and moving vehicle
CN106019737A (zh) * 2016-07-26 2016-10-12 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
WO2018042285A1 (en) 2016-08-30 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US10650727B2 (en) * 2016-10-04 2020-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR102599536B1 (ko) * 2017-01-26 2023-11-08 삼성전자 주식회사 생체 센서를 갖는 전자 장치
US11367739B2 (en) 2017-06-27 2022-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic component
KR102470567B1 (ko) * 2017-07-10 2022-11-24 엘지디스플레이 주식회사 광학센서 내장형 표시장치
TWI652534B (zh) 2017-12-21 2019-03-01 友達光電股份有限公司 畫素結構與顯示面板
CN108172197A (zh) * 2017-12-29 2018-06-15 深圳市华星光电半导体显示技术有限公司 显示器色温调整方法、电子设备及计算机可读存储介质
KR102422767B1 (ko) * 2018-01-19 2022-07-20 삼성전자주식회사 누설 전류를 감소시키기 위한 디스플레이 및 전자 장치
KR102017866B1 (ko) * 2018-01-24 2019-09-03 연세대학교 산학협력단 이미지 센서 내장형 디스플레이
US10310655B1 (en) * 2018-06-11 2019-06-04 Capital One Services, Llc Heated ATM touch screen
CN109032405B (zh) * 2018-07-06 2021-09-21 京东方科技集团股份有限公司 一种显示面板、显示装置及显示面板的制作方法
CN118647237A (zh) 2018-09-14 2024-09-13 株式会社半导体能源研究所 显示装置、显示模块及电子设备
CN208795984U (zh) * 2018-10-23 2019-04-26 北京京东方光电科技有限公司 电子墨水屏的显示基板和显示装置
US20200219455A1 (en) * 2019-01-03 2020-07-09 Innolux Corporation Display device
WO2020165686A1 (ja) 2019-02-15 2020-08-20 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
CN110297614B (zh) * 2019-06-24 2022-03-25 合肥联宝信息技术有限公司 显示调整方法及电子设备
US11538846B2 (en) 2019-07-30 2022-12-27 Samsung Electronics Co., Ltd. Display, electronic device having the display, and method of estimating bio-information using the electronic device
CN114207564A (zh) 2019-08-02 2022-03-18 株式会社半导体能源研究所 功能面板、显示装置、输入输出装置、数据处理装置
US10796639B1 (en) * 2019-09-27 2020-10-06 Int Tech Co., Ltd. Display device and method for calibrating the same
JP2021071680A (ja) * 2019-11-01 2021-05-06 セイコーエプソン株式会社 表示装置、頭部装着型表示装置および表示方法
US11694606B2 (en) 2020-11-23 2023-07-04 Industrial Technology Research Institute Display device with sensing element
TWI837546B (zh) * 2020-11-23 2024-04-01 財團法人工業技術研究院 具有感測元件的顯示裝置
CN114765681A (zh) * 2021-01-13 2022-07-19 深圳市万普拉斯科技有限公司 检测色温的方法、装置、终端、系统和存储介质
CN113866125B (zh) * 2021-09-29 2022-05-17 之江实验室 一种利用液晶传感器实现气体特异性定量检测的方法
KR20230171053A (ko) * 2022-06-10 2023-12-20 삼성디스플레이 주식회사 표시 장치
TW202420280A (zh) * 2022-11-04 2024-05-16 大陸商廣州印芯半導體技術有限公司 具有屏內感測功能的顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512232B2 (ja) 2008-11-07 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5651359B2 (ja) 2009-03-30 2015-01-14 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2148332C2 (de) 1970-09-30 1983-01-27 The Procter & Gamble Co., 45202 Cincinnati, Ohio Süßmittel und Verfahren zum Süßen von einnehmbaren Stoffen
JPS51112324A (en) 1975-03-27 1976-10-04 Matsushita Electric Ind Co Ltd A keyboad electronic musical instrument
JPS5512232A (en) 1978-07-11 1980-01-28 Tadakatsu Ishimi Method of feeding air to rotary engine combustion chamber
JPS5651359A (en) 1979-10-03 1981-05-08 Ricoh Co Ltd Etching device in lithographic press
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05224626A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR950003894A (ko) * 1993-07-27 1995-02-17 김광호 액정 표시장치의 제조방법
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11355797A (ja) 1998-06-04 1999-12-24 Olympus Optical Co Ltd カラー液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000112382A (ja) * 1998-09-30 2000-04-21 Casio Comput Co Ltd 表示装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2001047033A1 (fr) * 1999-12-20 2001-06-28 Nippon Sheet Glass Co., Ltd. Transducteur photoelectrique et substrat pour transducteur photoelectrique
US7030551B2 (en) * 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4588936B2 (ja) * 2001-07-12 2010-12-01 シャープ株式会社 液晶表示装置とその自動調光制御方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4387905B2 (ja) * 2004-09-17 2009-12-24 株式会社東芝 半導体光センサ装置及びこれを組込んだ情報機器
US7214922B2 (en) 2004-09-17 2007-05-08 Kabushiki Kaisha Toshiba Semiconductor photosensor device and information apparatus with sensitivity region for wide dynamic range
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP4955262B2 (ja) * 2004-12-07 2012-06-20 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置、光感知素子、及びバックライト光源の照度制御装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007094098A (ja) 2005-09-29 2007-04-12 Sanyo Epson Imaging Devices Corp 液晶表示装置及び電子機器
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007271782A (ja) * 2006-03-30 2007-10-18 Toshiba Matsushita Display Technology Co Ltd 画像取込機能付き表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5727120B2 (ja) * 2006-08-25 2015-06-03 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8514165B2 (en) 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008235756A (ja) * 2007-03-23 2008-10-02 Sony Corp 受光素子およびそれを備えた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI334023B (en) 2007-06-21 2010-12-01 Coretronic Corp Optical sensing module and display device using the same
TWI358533B (en) 2007-11-21 2012-02-21 Wintek Corp Light sensing apparatus and display thereof
JP2009128835A (ja) * 2007-11-28 2009-06-11 Sony Corp 液晶表示装置
JP2009135188A (ja) 2007-11-29 2009-06-18 Sony Corp 光センサーおよび表示装置
KR101455316B1 (ko) * 2007-11-30 2014-11-03 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP4924393B2 (ja) 2007-12-05 2012-04-25 ソニー株式会社 ディスプレイ装置
JP5014971B2 (ja) 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
JP2009211053A (ja) * 2008-02-06 2009-09-17 Canon Inc 表示パネルの駆動回路および表示装置
JP2009258219A (ja) 2008-04-14 2009-11-05 Denso Corp 表示装置
JP5175136B2 (ja) 2008-05-22 2013-04-03 株式会社ジャパンディスプレイウェスト 電気光学装置及び電子機器
JP5333964B2 (ja) * 2008-06-27 2013-11-06 株式会社ジャパンディスプレイ 光検出装置、電気光学装置及び電子機器
WO2010064468A1 (ja) * 2008-12-05 2010-06-10 シャープ株式会社 表示装置用基板及び表示装置
KR101743620B1 (ko) 2009-12-18 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 센서를 포함하는 표시 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512232B2 (ja) 2008-11-07 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5651359B2 (ja) 2009-03-30 2015-01-14 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US10796647B2 (en) 2020-10-06
JP5253610B2 (ja) 2013-07-31
WO2011074394A1 (en) 2011-06-23
KR102020739B1 (ko) 2019-09-10
JP2012252359A (ja) 2012-12-20
US9087489B2 (en) 2015-07-21
US20110148835A1 (en) 2011-06-23
KR101887837B1 (ko) 2018-08-10
US20190318698A1 (en) 2019-10-17
TW201719245A (zh) 2017-06-01
US10360858B2 (en) 2019-07-23
KR20120095444A (ko) 2012-08-28
CN102725784B (zh) 2016-03-23
JP5529321B2 (ja) 2014-06-25
TWI640813B (zh) 2018-11-11
JP2011145669A (ja) 2011-07-28
US20160019847A1 (en) 2016-01-21
KR20180091113A (ko) 2018-08-14
JP2013200566A (ja) 2013-10-03
JP5079072B2 (ja) 2012-11-21
CN102725784A (zh) 2012-10-10
TWI640814B (zh) 2018-11-11
TW201133068A (en) 2011-10-01
JP2014170229A (ja) 2014-09-18
KR20170058450A (ko) 2017-05-26
JP5824096B2 (ja) 2015-11-25

Similar Documents

Publication Publication Date Title
KR101743620B1 (ko) 광 센서를 포함하는 표시 장치 및 그 구동 방법
TWI663458B (zh) 液晶顯示裝置
JP2022097563A (ja) 表示装置
TWI493720B (zh) 發光裝置
JP2020144393A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent