TWI493720B - 發光裝置 - Google Patents

發光裝置 Download PDF

Info

Publication number
TWI493720B
TWI493720B TW097124726A TW97124726A TWI493720B TW I493720 B TWI493720 B TW I493720B TW 097124726 A TW097124726 A TW 097124726A TW 97124726 A TW97124726 A TW 97124726A TW I493720 B TWI493720 B TW I493720B
Authority
TW
Taiwan
Prior art keywords
buffer layer
electrode
semiconductor film
film
display device
Prior art date
Application number
TW097124726A
Other languages
English (en)
Other versions
TW200915578A (en
Inventor
Shunpei Yamazaki
Yukie Suzuki
Hideaki Kuwabara
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200915578A publication Critical patent/TW200915578A/zh
Application granted granted Critical
Publication of TWI493720B publication Critical patent/TWI493720B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Description

發光裝置
本發明係有關至少在像素部中使用薄膜電晶體的發光裝置。
近年來，將形成在具有絕緣表面的基板上的半導體薄膜(厚度為幾十nm至幾百nm左右)用於通道形成區域而構成薄膜電晶體的技術引人注目。薄膜電晶體廣泛地應用於電子裝置(如IC及電光裝置)，尤其是，正在加快開發作為影像顯示裝置的切換元件的薄膜電晶體。
作為影像顯示裝置的切換元件，已知採用將非晶半導體膜用於通道形成區域的薄膜電晶體、或將多晶半導體膜用於通道形成區域的薄膜電晶體等。作為多晶半導體膜的形成方法，一般知道藉由光學系統將脈衝的準分子雷射光束加工成形為線形雷射光束，並對於非晶矽膜進行線形雷射光束的掃描和照射來予以結晶化的技術。
此外，作為影像顯示裝置的切換元件，採用將微晶半導體膜用於通道形成區域的薄膜電晶體(參照專利檔1及2)。
[專利檔1]日本專利申請公開H4－242724號公報 [專利檔2]日本專利申請公開2005－49832號公報
將多晶半導體膜用於通道形成區域的薄膜電晶體具有如下優點：其場效遷移率比將非晶半導體膜用於通道形成區域的薄膜電晶體高兩個數量等級以上，並且可以將半導體顯示裝置的像素部和其周邊的驅動電路一起形成在相同基板上。然而，會有如下問題：與將非晶半導體膜用於通道形成區域的情況相比，因為增加設置於玻璃基板上之半導體膜的結晶化而使製程較複雜，因此良率降低且成本升高。
此外，會有微晶半導體膜的晶粒的表面容易氧化的問題。這個情況還會引起如下問題：當通道形成區域中的晶粒被氧化時，在晶粒的表面上會形成氧化膜，並且該氧化膜會阻礙載子的移動，從而致使薄膜電晶體的電特性降低。
鑒於上述問題，本發明的目的在於提供包括電特性良好且可靠性高的薄膜電晶體的發光裝置、以及大量生產性高地製造該發光裝置的方法。
在包括反交錯型薄膜電晶體的發光裝置的反交錯型薄膜電晶體中，在閘極電極上形成閘極絕緣膜，在閘極絕緣膜上形成用作通道形成區域的微晶半導體膜(也稱為半非晶半導體膜)，在微晶半導體膜上形成緩衝層，在緩衝層上形成一對源極區域及汲極區域，以使源極區域及汲極區域的一部分露出的方式形成與源極區域及汲極區域接觸的一對源極電極及汲極電極。因此，源極區域及汲極區域具有與源極電極及汲極電極接觸的區域和不與源極電極及汲 極電極接觸的區域。此外，在源極電極及汲極電極的外側，源極區域及汲極區域的一部分、以及緩衝層的一部分露出。此外，在源極電極及汲極電極的端部的外側形成源極區域及汲極區域的端部、以及緩衝層的端部。
藉由源極電極及汲極電極的端部和源極區域及汲極區域的端部不對齊，並在源極電極及汲極電極的端部的外側形成源極區域及汲極區域的端部，源極電極及汲極電極的端部之間的距離變長，從而可以防止源極電極及汲極電極之間的洩漏電流及短路。
此外，緩衝層的一部分具有凹部，並且該凹部的側面與源極區域及汲極區域的端部對齊。由於緩衝層的一部分具有凹部而源極區域及汲極區域之間的載子移動的距離長，因此可以減少源極區域及汲極區域的之間產生的洩漏電流。
此外，在微晶半導體膜和源極區域及汲極區域之間形成有緩衝層。微晶半導體膜用作通道形成區域。另外，緩衝層在防止微晶半導體膜的氧化的同時用作高電阻區域。在微晶半導體膜和源極區域及汲極區域之間使用高電阻率的非晶半導體膜形成有緩衝層。因而，本發明的薄膜電晶體的場效遷移率高，且關閉時(即，對閘極電極施加負電壓時)的洩漏電流少，而汲極耐受電壓高。
採用非晶半導體膜作為緩衝層。再者，較佳採用包含氮、氫、鹵素的任何一種以上的非晶半導體膜。藉由非晶半導體膜含有氮、氫、鹵素的任何一種，可以減少包含在 微晶半導體膜中的晶粒的氧化。
可以藉由電漿CVD法、濺射法等形成緩衝層。此外，在形成非晶半導體膜之後，藉由對於非晶半導體膜進行使用氮電漿、氫電漿、或鹵素電漿的處理，而可以使非晶半導體膜氮化、氫化、或鹵化。
藉由在微晶半導體膜的表面上設置緩衝層而可以減少包含在微晶半導體膜中的晶粒的氧化，因此可以減少薄膜電晶體的電特性的退化。
與多晶半導體膜不同，微晶半導體膜可以直接形成在基板上。具體而言，可以將氫化矽作為來源氣體並使用電漿CVD裝置來予以形成。藉由上述方法製造的微晶半導體膜也包括在非晶半導體中含有0.5 nm至20 nm的晶粒的微晶半導體膜。因此，與使用多晶半導體膜的情況不同，不需要在形成半導體膜之後進行結晶化製程。可以縮減製造薄膜電晶體時的步驟數，並且還可以提高發光裝置的良率並抑制成本。此外，使用頻率為1 GHz以上的微波的電漿具有高電子密度，從而容易離解來源氣體的氫化矽。因此，藉由使用頻率為1 GHz以上的微波的電漿CVD法，與頻率為幾十MHz至幾百MHz的微波電漿CVD法相比，可以較容易製造微晶半導體膜，並可以提高膜形成速度。因而，可以提高發光裝置的大量生產性。
此外，將微晶半導體膜用於其通道形成區域，製造薄膜電晶體(TFT)，並且將該薄膜電晶體使用於像素部、驅動電路中來製造發光裝置。將微晶半導體膜用於其通道 形成區域的薄膜電晶體的場效遷移率為1 cm2 /V．sec至20 cm2 /V．sec，其是將非晶半導體膜用於其通道形成區域的薄膜電晶體的2倍至20倍。因此可以將驅動電路的一部分或全部形成於與像素部相同的基板上，來形成系統型面板(system on panel)顯示器。
此外，發光裝置包括發光元件。在發光元件的範圍中，包括由電流或電壓控制亮度的元件，且具體而言，其包括無機電致發光(EL)元件、有機EL元件等。
另外，發光裝置還包括發光元件處於密封狀態的面板、以及處於將包括控制器的IC等安裝在該面板上的狀態的模組。再者，本發明係有關對於製造該發光裝置的過程中的相當於發光元件完成之前的一個模式的元件基板，該元件基板的多個像素的各個中具備將電流供應給發光元件的單元。元件基板採用各種模式，既可以處於只形成有發光元件的像素電極的狀態，又可以處於在形成成為像素電極的導電膜之後並進行蝕刻來形成像素電極之前的狀態。
注意，本說明書中的「發光裝置」是指影像顯示裝置、發光裝置、或光源(包括照明裝置)。此外，如下模組也都包括在發光裝置中：安裝有連接器之如可撓性印刷電路(FPC)、捲帶式自動接合(TAB)膠帶、或膠帶載具封裝組件(TCP)的模組；TAB膠帶及TCP的末端設置有印刷佈線板的模組；或藉由玻璃覆晶接合(COG)方法而將積體電路(IC)直接安裝在發光元件上的模組。
根據本發明，可以大量生產性高地製造包括電特性良 好且可靠性高的薄膜電晶體的發光裝置。
下面，關於本發明的實施例模式將參照附圖給予說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明可以以多個不同形式來實施，其模式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施例模式所記載的內容中。
[實施例模式1]
在本實施例模式中，對於用於發光裝置的薄膜電晶體的製造程序，參照圖1A至圖12C進行說明。圖1A至圖4B、圖6A至圖8B是示出薄膜電晶體的製造程序的截面圖，而圖5A至5C以及圖9A至9D是一個像素中的薄膜電晶體及像素電極的連接區域的俯視圖。
具有微晶半導體膜的n通道薄膜電晶體更適合使用於驅動電路，因為其場效遷移率高於具有微晶半導體膜的p通道薄膜電晶體的遷移率。希望使形成在相同基板上的所有薄膜電晶體的極性為相同，以便抑制步驟數的增加。在此，使用n通道薄膜電晶體來進行說明。
如圖1A所示，在基板50上形成閘極電極51。基板50可以使用藉由熔化方法或浮發方法(float method)製造的非鹼玻璃基板例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃 、鋁矽酸鹽玻璃等、或陶瓷基板，還可以使用具有可承受本製造程序的處理溫度的耐熱性的塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板表面上設置絕緣膜的基板。在基板50是母體玻璃的情況下，其尺寸可以採用第一代(320 mm×400 mm)、第二代(400 mm×500 mm)、第三代(550 mm×650 mm)、第四代(680 mm×880 mm或730 mm×920 mm)、第五代(1000 mm×1200 mm或1100 mm×1250 mm)、第六代(1500 mm×1800 mm)、第七代(1900 mm×2200 mm)、第八代(2160 mm×2460 mm)、第九代(2400 mm×2800 mm或2450 mm×3050 mm)、第十代(2950 mm×3400 mm)等。
使用鈦、鉬、鉻、鉭、鎢、鋁等的金屬材料或其合金材料形成閘極電極51。可以藉由濺射法、真空蒸鍍法在基板50上形成導電膜，藉由微影技術或噴墨法在該導電膜上形成掩膜，並使用該掩膜蝕刻導電膜，來形成閘極電極51。注意，作為用來提高閘極電極51的黏著性並防止擴散到基底的阻擋金屬，也可以將上述金屬材料的氮化物膜設置在基板50和閘極電極51之間。在此，藉由採用使用第一光掩膜形成的抗蝕劑掩膜來蝕刻形成在基板50上的導電膜，來形成閘極電極51。
注意，因為在閘極電極51上形成絕緣膜、半導體膜及佈線等，所以其端部希望被加工成為錐形形狀，以便防止斷開。此外，雖然未圖示，但可以在此步驟中同時形成連接到閘極電極的佈線。
其次，在閘極電極51上按順序形成閘極絕緣膜52a、52b、微晶半導體膜53、緩衝層54、以及添加有賦予一導電型的雜質元素的半導體膜55、導電膜65a至65c。接著，在導電膜65c上塗敷抗蝕劑80。注意，較佳至少連續形成閘極絕緣膜52a、52b、微晶半導體膜53及緩衝層54。
再者，較佳連續形成閘極絕緣膜52a、52b、微晶半導體膜53、緩衝層54、以及添加有賦予一導電型的雜質元素的半導體膜55。藉由在不接觸大氣的狀態下至少連續形成閘極絕緣膜52a、52b、微晶半導體膜53、及緩衝層54，可以形成各個疊層介面而不被大氣成分及懸浮在大氣中的污染雜質元素所污染，因此可以減少薄膜電晶體之特性上的改變。
閘極絕緣膜52a、52b分別可以藉由CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜來形成。在此示出，按順序層疊氧化矽膜或氧氮化矽膜、和氮化矽膜或氮氧化矽膜來形成閘極絕緣膜52a、52b的方式。另外，閘極絕緣膜還可以不採用兩層結構，而從基板一側按順序層疊氮化矽膜或氮氧化矽膜、氧化矽膜或氧氮化矽膜、和氮化矽膜或氮氧化矽膜的三層來形成閘極絕緣膜。此外，還可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或者氮氧化矽膜的單層來形成閘極絕緣膜。
在此，氧氮化矽膜是指具有如下組成的膜：氧的含有量比氮的含有量多，並且在採用盧瑟福背向散射光譜測定法(RBS)以及氫前向散射法(HFS)檢測時，作為濃度 範圍，包含50原子%至70原子%的氧，包含0.5原子%至15原子%的氮，包含25原子%至35原子%的矽，包含0.1原子%至10原子%的氫。此外，氮氧化矽膜是指具有如下組成的膜：氮的含量比氧的含量多，並且在採用RBS及HFS檢測時，作為濃度範圍，包含5原子%至30原子%的氧，包含20原子%至55原子%的氮，包含25原子%至35原子%的矽，包含10原子%至30原子%的氫。但是，在構成氧氮化矽或氮氧化矽的原子的總和為100原子%時，氮、氧、矽及氫的含有比率包括在上述範圍內。
微晶半導體膜53是指包括非晶結構和結晶結構(包括單晶、多晶)之間的中間結構的半導體的膜。該半導體為具有在自由能方面上很穩定的第三狀態的半導體，並且具有短程有序且具有晶格畸變的結晶質的半導體，粒徑為0.5 nm至20 nm的柱狀或針狀結晶在對於基板表面成為法線的方向上生長。此外，微晶半導體與非晶半導體混合在一起。在微晶半導體的典型例子的微晶矽中，其拉曼光譜轉移到比表示單晶矽的521 cm－1 低波數一側。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的521 cm－1 和表示非晶矽的481 cm－1 之間。此外，包含有至少1原子%或更多的氫或鹵素，以便終止懸空鍵。再者，可以藉由將氦、氬、氪、氖等的稀有氣體元素包含在微晶半導體膜中而進一步促進晶格畸變來提高穩定性以獲得良好的微晶半導體膜。關於這種微晶半導體膜的記述例如在美國專利第4,409,134號中公開。
可以藉由使用頻率為幾十MHz至幾百MHz的高頻率電漿CVD法、或頻率為1 GHz以上的微波電漿CVD裝置來形成該微晶半導體膜。代表性地，可以使用氫稀釋SiH4 、Si2 H6 等的氫化矽形成。另外，除了使用氫化矽及氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋，來形成微晶半導體膜。將氫的流量比設定為此時的氫化矽的50倍以上1000倍以下，較佳設定為50倍以上200倍以下，更佳為100倍。注意，也可以使用SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等代替氫化矽。
此外，由於當非有意地不添加用於價電子控制的雜質元素時，微晶半導體膜呈現弱n型導電性，因此可以藉由在膜形成的同時或膜形成之後對於用作薄膜電晶體的通道形成區域的微晶半導體膜添加賦予p型導電性的雜質元素，來控制臨界值。作為賦予p型導電性的雜質元素的典型，可舉出硼，將B2 H6 、BF3 等的雜質氣體以1 ppm至1000 ppm的比例，較佳以1 ppm至100 ppm的比例混入到氫化矽中。而且，硼的濃度例如為1×1014 atoms/cm3 至6×1016 atoms/cm3 。
此外，微晶半導體膜的氧濃度較佳為5×1019 cm－3 以下，更佳為1×1019 cm－3 以下，且氮及碳的濃度分別為3×1018 cm－3 以下。藉由降低混入到微晶半導體膜中的氧、氮、及碳的濃度，可以防止微晶半導體膜的n型化。
微晶半導體膜53以厚於0 nm至200 nm以下的厚度，較佳以1 nm以上100 nm以下的厚度，更佳以5 nm以 上50 nm以下的厚度形成。微晶半導體膜53用作後面形成的薄膜電晶體的通道形成區域。藉由以5 nm以上50 nm的範圍內的厚度形成微晶半導體膜53，後面形成的薄膜電晶體成為完全空乏型。此外，因為微晶半導體膜53的膜形成速度比非晶半導體膜慢，即為非晶半導體膜的膜形成速度的1/10至1/100，所以藉由減薄膜厚度，可以提高生產率。由於微晶半導體膜由微晶構成，因此其電阻比非晶半導體膜低。因而，在將微晶半導體膜用於通道形成區域的薄膜電晶體中表示電流電壓特性的曲線的上升部分的傾斜急劇，其作為切換元件的反應性優良且可以進行高速驅動。此外，藉由將微晶半導體膜用於薄膜電晶體的通道形成區域，可以抑制薄膜電晶體的臨界值變動。因此，可以製造電特性的變化少的發光裝置。
另外，微晶半導體膜的遷移率比非晶半導體膜高。因此，藉由使用其通道形成區域由微晶半導體膜形成的薄膜電晶體作為發光元件的開關，可以縮小通道形成區域的面積，即薄膜電晶體的面積。因此，在每一個像素中薄膜電晶體所占的面積縮小，可以提高像素的孔徑比。結果，可以製造解析度高的發光裝置
可以藉由使用SiH4 、Si2 H6 等的氫化矽並採用電漿CVD法形成緩衝層54。此外，可以對上述氫化矽添加選自氦、氬、氪、氖中的一種或多種的稀有氣體元素進行稀釋形成非晶半導體膜。藉由使用其流量為氫化矽的流量的1倍以上20倍以下，較佳為1倍以上10倍以下，更佳為 1倍以上5倍以下的氫，可以形成包含氫的非晶半導體膜。此外，藉由使用上述氫化矽和氮或氨，可以形成包含氮的非晶半導體膜。另外，藉由使用上述氫化矽和包含氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半導體膜。注意，可以使用SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等。
此外，作為緩衝層54，可以將非晶半導體用作靶子並使用氫或稀有氣體進行濺射來形成非晶半導體膜。此時，藉由將氨、氮、或N2 O包含在氛圍中，可以形成含有氮的非晶半導體膜。另外，藉由將含有氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)包含在氛圍中，可以形成含有氟、氯、溴、或碘的非晶半導體膜。
此外，作為緩衝層54，也可以在微晶半導體膜53的表面上採用電漿CVD法或濺射法形成非晶半導體膜，然後對非晶半導體膜的表面進行使用氫電漿、氮電漿、或鹵素電漿的處理，來使非晶半導體膜表面氫化、氮化、或鹵化。或者，也可以對非晶半導體膜的表面進行使用氦電漿、氖電漿、氬電漿、氪電漿等的處理。
較佳使用不包含晶粒的非晶半導體膜形成緩衝層54。因此，在採用頻率為幾十MHz至幾百MHz的高頻電漿CVD法、或微波電漿CVD法形成緩衝層54的情況下，較佳控制膜形成條件而使得非晶半導體膜並不含有晶粒。
緩衝層54的一部分有時會在後面的源極區域及汲極 區域的形成過程中被蝕刻，從而緩衝層54較佳以在蝕刻之後其一部分殘留的厚度來形成。典型地說，較佳以150 nm以上200 nm以下的厚度形成緩衝層54。
注意，緩衝層54較佳不添加有賦予一導電型的雜質元素如磷、硼等。尤其是，用來控制臨界值包含在微晶半導體膜中的硼、或包含在添加有賦予一導電型的雜質元素的半導體膜中的磷較佳不混入在緩衝層54中。結果，藉由消除PN接面所導致的洩漏電流的產生區域，可以實現洩漏電流的減少。此外，藉由在添加有賦予一導電型的雜質元素的半導體膜和微晶半導體膜之間形成不添加有賦予一導電型的雜質元素如磷、硼等的非晶半導體膜，可以防止分別包含在微晶半導體膜和源極區域及汲極區域中的雜質擴散。
藉由在微晶半導體膜53的表面上形成非晶半導體膜，進一步形成包含氫、氮、或鹵素的非晶半導體膜，來可以防止包含在微晶半導體膜53的晶粒表面的自然氧化。特別是，在非晶半導體和微晶粒相接觸的區域中，因受局部應力而容易產生裂縫。當該裂縫與氧接觸時產生晶粒的氧化，並形成氧化矽。然而，藉由在微晶半導體膜53的表面上形成緩衝層，可以防止微晶粒的氧化。此外，藉由形成緩衝層，可以防止當後面形成源極區域及汲極區域之際產生的蝕刻殘渣混入到微晶半導體膜中。
此外，使用非晶半導體膜或使用包含氫、氮、或鹵素的非晶半導體膜形成緩衝層54。因此非晶半導體膜的能隙 比微晶半導體膜的能隙大(非晶半導體膜的能隙為1.1 eV至1.5 eV，而微晶半導體膜的能隙為1.6 eV至1.8 eV)，電阻高，並且遷移率低，即為微晶半導體膜的1/5至1/10。因而，在後面形成的薄膜電晶體中，形成在源極區域及汲極區域和微晶半導體膜之間的緩衝層用作高電阻區域，而微晶半導體膜用作通道形成區域。因此，可以減少薄膜電晶體的截止電流。當將該薄膜晶體管用作發光裝置的切換元件時，可以提高發光裝置的對比度。
在形成n通道薄膜電晶體的情況下，添加磷作為典型雜質元素，即對於氫化矽添加PH3 等的雜質氣體，來形成添加有賦予一導電型的雜質元素的半導體膜55，即可。此外，在形成p通道薄膜電晶體的情況下，添加硼作為典型雜質元素即可，即對於氫化矽添加B2 H6 等的雜質氣體即可。可以使用微晶半導體膜或非晶半導體膜形成添加有賦予一導電型的雜質元素的半導體膜55。再者，也可以使用添加有賦予一導電型的雜質的非晶半導體膜和添加有賦予一導電型的雜質的微晶半導體膜的疊層形成添加有賦予一導電型的雜質元素的半導體膜55。藉由在緩衝層54一側形成添加有賦予一導電型的雜質元素的非晶半導體膜，並在其上形成添加有賦予一導電型的雜質元素的微晶半導體膜，電阻逐漸變化，所以載子容易流過，而可以提高遷移率。以2 nm以上50 nm以下的厚度形成添加有賦予一導電型的雜質元素的半導體膜55。藉由減薄添加有賦予一導電型的雜質元素的半導體膜的膜厚度，可以提高生產率。
在此，參照圖10示出一種電漿CVD裝置，該微波電漿CVD裝置能夠連續進行從形成閘極絕緣膜52a、52b的步驟到形成添加有賦予一導電型的雜質元素的半導體膜55。圖10是示出電漿CVD裝置的俯視截面的示意圖，其具有在公共室1120的周圍具備裝載室1110、卸載室1115、反應室(1)1111至反應室(4)1114的結構。在公共室1120和每個室之間具備閘閥1122至1127，以防止在每個室內進行的處理互相干涉。基板裝載在裝載室1110、卸載室1115的盒子1128、1129，然後由公共室1120的傳送單元1121傳送到反應室(1)1111至反應室(4)1114。該微波電漿CVD裝置能夠對於每個沉積膜種類分配反應室，從而可以在不與大氣接觸的狀態下連續形成多個不同的膜。
在反應室(1)至反應室(4)的各個中，分別層疊形成閘極絕緣膜52a、52b、微晶半導體膜53、緩衝層54、以及添加有賦予一導電型的雜質元素的半導體膜55。在此情況下，藉由轉換來源氣體，可以連續地層疊多個不同種類的膜。在此情況下，形成閘極絕緣膜，然後將矽烷等的氫化矽引入到反應室內，使殘留氧及氫化矽反應，並將反應物排出到反應室的外部，從而可以降低反應室內的殘留氧濃度。結果，可以降低包含在微晶半導體膜中的氧濃度。此外，可以防止包含在微晶半導體膜中的晶粒的氧化。
或者，在反應室(1)及反應室(3)中形成閘極絕緣膜52a、52b、微晶半導體膜53、以及緩衝層54，而在反 應室(2)及反應室(4)中形成添加有賦予一導電型的雜質元素的半導體膜55。藉由只使用賦予一導電型的雜質單獨地進行膜形成，可以防止殘留在反應室中的賦予一導電型的雜質元素混入到其他膜中。
像這樣，由於可以使用連接有多個反應室的微波電漿CVD裝置同時形成閘極絕緣膜52a、52b、微晶半導體膜53、緩衝層54、以及添加有賦予一導電型的雜質元素的半導體膜55，因此提高大量生產性。此外，即使在某個反應室中進行維護及清洗，也可以在其他反應室中形成膜，從而可以縮短膜形成週期時間(cycle time)。另外，因為可以在不被大氣成分及懸浮在大氣中的污染雜質元素污染的狀態下形成各個疊層介面，所以可以減少薄膜電晶體的特性的改變。
此外，可以在反應室(1)中形成閘極絕緣膜52a、52b，在反應室(2)中形成微晶半導體膜53及緩衝層54，在反應室(3)中形成添加有賦予一導電型的雜質元素的半導體膜55。另外，在使用氧化矽膜或氧氮化矽膜形成閘極絕緣膜52a，並使用氮化矽膜或氮氧化矽膜形成閘極絕緣膜52b的情況下，也可以設置五個反應室，並且在反應室(1)中形成閘極絕緣膜52a的氧化矽膜或氧氮化矽膜，在反應室(2)中形成閘極絕緣膜52b的氮化矽膜或氮氧化矽膜，在反應室(3)中形成微晶半導體膜，在反應室(4)中形成緩衝層，在反應室(5)中形成添加有賦予一導電型的雜質元素的半導體膜。此外，因為微晶半導 體膜的膜形成速度較慢，所以也可以在多個反應室中形成微晶半導體膜。例如，也可以在反應室(1)中形成閘極絕緣膜52a、52b，在反應室(2)及(3)中形成微晶半導體膜53，在反應室(4)中形成緩衝層54，在反應室(5)中形成添加有賦予一導電型的雜質元素的半導體膜55。像這樣，藉由在多個反應室中同時形成微晶半導體膜53，可以提高生產率。注意，此時較佳使用要形成的種類的膜塗敷各個反應室的內壁。
由於當使用具有這種結構的微波電漿CVD裝置時，可以在各個反應室中形成類似種類的膜或一種膜，並且在不暴露在大氣的狀態下連續形成上述膜，因此可以在不被已形成的膜的殘留物及懸浮在大氣中的雜質元素污染的狀態下形成各個疊層介面。
注意，雖然在圖10所示的微波電漿CVD裝置中分別設置有裝載室及卸裝室，但是也可以設置一個裝載/卸裝室。此外，在微波電漿CVD裝置中也可以設置備用室。由於可以藉由在備用室中對基板進行預熱而在各個反應室中縮短到膜形成的加熱時間，因此可以提高生產率。
下面，說明膜形成處理。在這種膜形成處理中，根據其目的而選擇從氣體供應部供應的氣體，即可。
在此，作為一例舉出如下方法：形成氧氮化矽膜作為閘極絕緣膜52a，並形成氮氧化矽膜作為閘極絕緣膜52b。
首先，對於微波電漿CVD裝置的反應室的處理容器 內部使用氟自由基進行清洗。注意，藉由將氟化碳、氟化氮、或氟引入到設置在反應室外側的電漿產生器中並離解，然後將氟自由基引入到反應室中，可以對反應室進行清洗。
藉由在使用氟自由基進行清洗之後，將大量的氫引入到反應室內，來使反應室內的殘留氟和氫彼此反應，從而可以降低殘留氟的濃度。因而，可以減少對於後面在反應室內壁形成的保護膜的氟混入量，並可以減薄保護膜的厚度。
接著，在反應室的處理容器的內壁的表面上沉積氧氮化膜作為保護膜。在此，處理容器內的壓力為1 Pa至200 Pa，較佳為1 Pa至100 Pa，並且引入氦、氬、氙、氪等的稀有氣體的任何一種以上的氣體作為電漿點燃用氣體。再者，引入稀有氣體的任何一種及氫。特別是，較佳使用氦作為電漿點燃用氣體，更佳使用氦和氫作為電漿點燃用氣體。
氦的離子化能量較高，即為24.5 eV。但是，由於準穩定狀態位於大約20 eV，因此在放電中可以以大約4 eV進行離子化。因而，放電開始電壓低，且容易維持放電。從而可以均勻地維持電漿且實現節能。
此外，也可以引入使用氦、氬、氙、氪等的稀有氣體的任何一種以上及氧氣體作為電漿點燃用氣體。藉由將氧氣體與稀有氣體一起引入到處理容器中，可以容易進行電漿的點燃。
接著，使電源裝置的電源開啟，並且在電源裝置的輸出為500 W至6000 W，較佳為4000 W至6000 W的情況下產生電漿。接著，將來源氣體從氣體供應部引入到處理容器內。明確地說，藉由引入一氧化二氮、稀有氣體、及矽烷作為來源氣體，在處理容器的內壁表面上形成氧氮化矽膜作為保護膜。此時的氫化矽的流量為50 sccm至300 sccm，一氧化二氮的流量為500 sccm至6000 sccm，保護膜的膜厚度為500 nm至2000 nm。
接著，在停止來源氣體的供應，降低處理容器內的壓力，並使電源裝置的電源關閉之後，將基板設置在處理容器內的支架臺上。
接著，藉由與上述保護膜相同的製程，在基板上沉積氧氮化矽膜作為閘極絕緣膜52a。
在沉積預定的厚度的氧氮化矽膜之後，停止來源氣體的供應，降低處理容器內的壓力，並使電源裝置的電源關閉。
接著，處理容器內的壓力為1 Pa至200 Pa，較佳為1 Pa至100 Pa，作為電漿點燃用氣體，引入氦、氬、氙、氪等的稀有氣體的任何一種以上、來源氣體的矽烷、一氧化二氮、及氨。注意，作為來源氣體，也可以引入氮代替氨。接著，使電源裝置的電源開啟，並且在電源裝置的輸出為500 W至6000 W，較佳為4000 W至6000 W的情況下產生電漿。接著，將來源氣體從氣體供應部引入到處理容器內，在基板1130的氧氮化矽膜上形成氮氧化矽膜作 為閘極絕緣膜52b。接著，停止來源氣體的供應，降低處理容器內的壓力，並使電源裝置的電源關閉，來結束膜形成過程。
根據上述步驟，藉由以反應室內壁的保護膜為氧氮化矽膜並在基板上連續形成氧氮化矽膜及氮氧化矽膜，可以減少氧化矽等的雜質混入到上層一側的氮氧化矽膜中。藉由採用將能夠產生微波的電源裝置用作電源裝置的微波電漿CVD法形成上述膜，電漿密度提高而可以形成高耐壓性的膜。當將該膜用作閘極絕緣膜時，可以減少電晶體的臨界值的改變。此外，可以提高BT特性。另外，對於靜電的耐性提高，從而可以製造即使被施加高電壓也不容易破壞的電晶體。而且，還可以製造隨時間破壞少的電晶體、以及熱載子損壞少的電晶體。
此外，在將使用微波電漿CVD裝置形成的氧氮化矽膜的單層作為閘極絕緣膜的情況下，採用上述保護膜的形成方法及氧氮化矽膜的形成方法。特別是，藉由將對於矽烷的一氧化二氮的流量比設定為50倍以上300倍以下，較佳設定為50倍以上250倍以下，可以形成高耐壓性的氧氮化矽膜。
接著，示出一種膜形成處理方法，其中藉由電漿CVD法連續地形成微晶半導體膜及用作緩衝層非晶半導體膜。首先，與上述閘極絕緣膜同樣地進行反應室的清洗。接著，在處理容器內沉積矽膜作為保護膜。在此，處理容器內的壓力為1 Pa至200 Pa，較佳為1 Pa至100 Pa，並且引 入氦、氬、氙、氪等的稀有氣體的任何一種以上的氣體作為電漿點燃用氣體。此外，也可以與稀有氣體一起引入氫。
接著，使電源裝置的電源開啟，並且在電源裝置的輸出為500 W至6000 W，較佳為4000 W至6000 W的情況下產生電漿。接著，將來源氣體從氣體供應管引入到處理容器內。明確地說，藉由引入氫化矽氣體、及氫氣體作為來源氣體，在處理容器的內壁表面上形成微晶矽膜作為保護膜。此外，可以對氫化矽氣體及氫氣體添加選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。此時的對於氫化矽的氫的流量比被設定為5：1到1000：1，較佳為50：1到到200：1，更佳為100：1到150：1。另外，此時的保護膜的膜厚度被設定為500 nm至2000 nm。注意，也可以在使電源裝置的電源開啟之前，在處理容器中除了上述稀有氣體之外還可以引入氫化矽氣體及氫氣體。
此外，可以使用利用選自氦、氬、氪、氖中的一種或多種稀有氣體元素稀釋的氫化矽氣體及氫氣體來形成非晶半導體膜作為保護膜。
接著，在停止來源氣體的供應，降低處理容器內的壓力，並使電源裝置的電源關閉之後，將基板設置在處理容器內的支架臺上。
接著，也可以對於形成在基板上的閘極絕緣膜52b的表面進行氫電漿處理。藉由在形成微晶半導體膜之前進行 氫等離氣體處理，可以減少閘極絕緣膜及微晶半導體膜的介面上的晶格畸變，並可以提高閘極絕緣膜及微晶半導體膜的介面特性。因此，可以提高後面形成的薄膜電晶體的電特性。
此外，在上述氫電漿處理中，藉由也對形成在處理容器內的保護膜的非晶半導體膜或微晶半導體膜進行氫電漿處理，保護膜被蝕刻而在閘極絕緣膜52b的表面上沉積有少量的半導體。該半導體成為結晶生長的核，因該核而微晶半導體膜沉積。結果，可以減少閘極絕緣膜及微晶半導體膜的介面的晶格畸變，並可以提高閘極絕緣膜及微晶半導體膜的介面特性。因而，可以提高後面形成的薄膜電晶體的電特性。
接著，藉由與上述保護膜相同的製程，在基板上沉積微晶矽膜。微晶矽膜的膜厚度為厚於0 nm至50 nm以下，較佳厚於0 nm至20 nm以下。
在沉積預定的厚度的微晶矽膜之後，停止來源氣體的供應，降低處理容器內的壓力，並使電源裝置的電源關閉，以結束形成微晶矽膜的過程。
接著，降低處理容器內的壓力並調節來源氣體的流量。明確地說，將氫氣體的流量比微晶半導體膜的膜形成條件大幅度地降低。典型地，要引入的氫氣體的流量為氫化矽的流量的1倍以上20倍以下，較佳為1倍以上10倍以下，更較佳為1倍以上5倍以下。或者，不將氫氣體引入到處理容器內而引入氫化矽氣體。像這樣，藉由減少對於 氫化矽的氫的流量，可以提高作為緩衝層的非晶半導體膜的膜形成速度。或者，除了氫化矽氣體之外還使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋。接著，藉由使電源裝置的電源開啟並將其輸出設定為500 W至6000 W，較佳為4000 W至6000 W來產生電漿200，從而可以形成非晶半導體膜。由於非晶半導體膜的沉積速度比微晶半導體膜的沉積速度高，因此可以將處理容器內的壓力設定得低。此時的非晶半導體膜的膜厚度係設定為200 nm至400 nm。
在沉積預定的厚度的非晶半導體膜之後，停止來源氣體的供應，降低處理容器內的壓力，並使電源裝置的電源關閉，以結束非晶半導體膜的膜形成過程。
注意，也可以在點燃電漿的狀態下形成微晶半導體膜53及用作緩衝層54的非晶半導體膜。明確地說，逐漸減少對於用來形成微晶半導體膜53的來源氣體的氫化矽的氫的流量比而層疊微晶半導體膜53及用作緩衝層54的非晶半導體膜。藉由上述方法，可以不使雜質沉積在微晶半導體膜54及緩衝層54的介面上而形成畸變少的介面，並且可以提高後面形成的薄膜電晶體的電特性。
在形成微晶半導體膜53的情況下，較佳使用頻率為1 GHz以上的微波電漿CVD裝置。由於微波電漿的電子密度高，且從來源氣體形成多個自由基而供應給基板1130，因此促進基板上的自由基表面反應，來可以提高微晶矽的沉積速度。可以使用1 MHz至20 MHz的高頻，典型為 13.56 MHz或大於20 MHz至120 MHz左右的VHF帶的高頻，典型為27.12 MHz、60 MHz的電漿CVD法來形成微晶半導體膜。
注意，在閘極絕緣膜及半導體膜的各個製造程序中，當在反應室的內壁上形成有500 nm至2000 nm的保護膜時，可以省略上述清洗處理及保護膜形成處理。
接著，在添加有賦予一導電型的雜質元素的半導體膜55上形成導電膜65a至65c。較佳使用鋁、銅、或者添加有、矽、鈦、釹、鈧、鉬等耐熱性提高元素或小丘(hillock)防止元素的鋁合金的單層或疊層形成導電膜65a至65c。此外，也可以採用如下疊層結構：使用鈦、鉭、鉬、鎢或上述元素的氮化物形成與添加有賦予一導電型的雜質元素的半導體膜接觸一側的膜，在其上形成鋁或鋁合金。再者，還可以採用如下疊層結構：使用鈦、鉭、鉬、鎢或上述元素的氮化物夾在鋁或鋁合金的上面及下面。在此，作為導電膜示出具有層疊有導電膜65a至65c的三層的結構的導電膜，例如示出將鉬膜用作導電膜65a、65c並將鋁膜用作導電膜65b的疊層導電膜、以及將鈦膜用作導電膜65a、65c並將鋁膜用作導電膜65b的疊層導電膜。藉由濃射法或真空蒸鍍法形成導電膜65a至65c。
作為抗蝕劑80，可以使用正型抗蝕劑或負型抗蝕劑。在此使用正型抗蝕劑來示出。
接著，使用多級灰度色調(multi－tone)光罩59作為第二光光罩並對抗蝕劑80照射光來使抗蝕劑80曝光。
在此，參照圖11A至11D說明使用多級灰度光罩59的曝光。
多級灰度色調光罩是可以對於曝光部分、中間曝光部分、以及未曝光部分以三種的曝光標準進行曝光的光罩，並且可以藉由一次的曝光及顯影製程形成具有多種(典型的是兩種)厚度的區域的抗蝕劑掩膜。因此，藉由使用多級灰度色調光罩，可以縮減光罩的數量。
作為多級灰度色調光罩的典型例子，具有圖11A所示的灰度色調掩膜59a、圖11C所示的半色調掩膜59b。
如圖11A所示，灰度色調掩膜59a由具有透光性的基板163、形成在其上的遮光部164、以及衍射光柵165構成。在遮光部164中，光的透射量為0%。另一方面，衍射光柵165藉由將槽縫、點、網孔等光透射部的間隔成為用於曝光的光的解析度限制以下的間隔來可以控制光的透射量。注意，衍射光柵165都可以使用週期性的槽縫、點、網孔、或非週期性的槽縫、點、網孔。
具有透光性的基板163可以使用石英等的具有透光性的基板。遮光部164及衍射光柵165可以使用鉻、氧化鉻等的吸收光的遮光材料形成。
在對灰度色調掩膜59a照射曝光光線的情況下，如圖11B所示，遮光部164中的光透射量166為0%，而不設置有遮光部164及衍射光柵165的區域中的光透射量166為100%。此外，在衍射光柵165中，可以在10%至70%的範圍內調節光透射量166。藉由調節衍射光柵165的槽 縫、點、或網孔的間隔或間距，可以調節衍射光柵165中的光透射量。
如圖11C所示，半色調掩膜59b由具有透光性的基板163及形成在其上的半透射部167以及遮光部168構成。半透射部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以使用鉻、氧化鉻等的吸收光的遮光材料形成。
在對半色調掩膜59b照射曝光光線的情況下，如圖11D所示，遮光部168中的光透射量169為0%，而不設置有遮光部168及半透射部167的區域中的光透射量169為100%。此外，在半透射部167中，可以在10%至70%的範圍內調節光透射量169。藉由調節半透射部167的材料，可以調節半透射部167中的光透射量。
在使用多級灰度色調掩膜曝光之後，藉由進行顯影，可以如圖1B所示那樣地形成具有膜厚度不同的區域的抗蝕劑掩膜81。
接著，藉由使用抗蝕劑掩膜81，蝕刻微晶半導體膜53、緩衝層54、添加有賦予一導電型的雜質元素的半導體膜55、以及導電膜65a至65c來進行分離。結果，可以形成如圖2A所示那樣的微晶半導體膜61、緩衝層62、添加有賦予一導電型的雜質元素的半導體膜63、以及導電膜85a至85c。注意，圖2A相當於沿著圖5A的A－B線的截面圖(但是抗蝕劑掩膜86除外)。
藉由微晶半導體膜61、緩衝層62的端部側面傾斜， 可以防止形成在緩衝層62上的源極區域及汲極區域和微晶半導體膜61之間產生的洩漏電流。此外，還可以防止源極電極及汲極電極和微晶半導體膜61之間產生的洩漏電流。微晶半導體膜61及緩衝層62的端部側面的傾斜角度為30°至90°，較佳為45°至80°。藉由以這種角度形成，可以防止臺階狀所引起的源極電極或汲極電極的斷開。
接著，對抗蝕劑掩膜81進行灰化處理。結果，抗蝕劑的面積縮小，而厚度減薄。此時，膜厚度薄的區域的抗蝕劑(與閘極電極51的一部分重疊的區域)被去除，可以如圖2A所示那樣地形成被分離的抗蝕劑掩膜86。
接著，使用抗蝕劑掩膜86蝕刻添加有賦予一導電型的雜質元素的半導體膜63、以及導電膜85a至85c並使它們分離。在此，藉由乾式蝕刻分離導電膜85a至85c。結果，可以形成如圖2B所示那樣的一對導電膜89a至89c、以及一對源極區域及汲極區域89。注意，在該蝕刻製程中，還蝕刻緩衝層62的一部分。將其一部分被蝕刻的緩衝層示出為緩衝層88。可以藉由與形成源極區域及汲極區域相同的製程形成緩衝層的凹部。在此，因為緩衝層88的一部分被其面積縮小了的抗蝕劑掩膜86蝕刻，所以緩衝層88突出在導電層85a至85c的外側。
接著，如圖2C所示，蝕刻導電膜89a至89c的一部分形成源極電極及汲極電極92a至92c。在此，當使用抗蝕劑掩膜86對導電膜89a至89c濕式蝕刻時，導電膜89a至89c的端部選擇性地被蝕刻。結果，可以形成其面積比 抗蝕劑掩膜86及導電膜89a至89c小的源極電極及汲極電極92a至92c。源極電極92a至92c的端部和源極區域及汲極區域89的端部不對齊而偏離，即在源極電極及汲極電極92a至92c的端部的外側形成源極區域及汲極區域89的端部。然後，去除抗蝕劑掩膜86。
注意，圖2C相當於沿著圖5B的A－B線所取出的截面圖。參照圖5B就知道源極區域及汲極區域89的端部位於源極電極及汲極電極92c的端部的外側。此外緩衝層88的端部位於源極電極及汲極電極92c以及源極區域及汲極區域89的端部的外側。此外，源極電極及汲極電極的其中一者具有部分地圍繞源極區域及汲極區域的另一者的形狀(具體而言，U字型、C字型)。因而，可以增加載子移動的區域的面積和電流量，以可以縮小薄膜電晶體的面積。另外，因為在閘極電極的內側重疊微晶半導體膜87和源極電極及汲極電極92c，所以在閘極電極的端部產生的凹凸的影響少。從而可以抑制覆蓋率的降低和洩漏電流的產生。注意，源極電極或汲極電極的其中一者也起到源極佈線或汲極佈線的作用。
如圖2C所示，由於藉由將源極電極及汲極電極92a至92c的端部和源極區域及汲極區域89的端部形成為不對齊而偏離，使源極電極及汲極電極92a至92c的端部的距離遠離，因此可以防止源極電極及汲極電極之間的洩漏電流和短路。因而，可以製造可靠性高且耐壓性高的薄膜電晶體。
藉由上述製程，可以形成通道蝕刻型薄膜電晶體83。此外，可以使用兩個光罩形成薄膜電晶體。
在本實施例模式所示的薄膜電晶體中，在閘極電極上層疊有閘極絕緣膜、微晶半導體膜、緩衝層、源極區域及汲極區域、源極電極及汲極電極，並且緩衝層覆蓋用作通道形成區域的微晶半導體膜的表面。此外，在緩衝層的一部分中形成有凹部(溝槽)，該凹部以外的區域被源極區域及汲極區域覆蓋。就是說，由於源極區域及汲極區域之間的載子移動的距離因形成在緩衝層的凹部而變長，因此可以減少源極區域及汲極區域之間的洩漏電流。此外，因為藉由蝕刻緩衝層的一部分形成凹部，所以可以去除在源極區域及汲極區域的形成製程中產生的蝕刻殘渣。從而可以避免在源極區域及汲極區域中介於殘渣而產生洩漏電流(寄生通道)。
另外，在用作通道形成區域的微晶半導體膜和源極區域及汲極區域之間形成有緩衝層。此外，微晶半導體膜的表面被緩衝層覆蓋。由於使用高電阻的非晶半導體膜形成的緩衝層延伸到微晶半導體膜和源極區域及汲極區域之間，可以減少在薄膜電晶體關閉的情況(即，對閘極電極施加負電壓的情況)下產生的洩漏電流和藉由施加高電壓而發生的退化。另外，因為在微晶半導體膜的表面上形成有由氫終結表面的非晶半導體膜作為緩衝層，所以可以防止微晶半導體膜的氧化，並可以在源極區域及汲極區域的形成製程中產生的蝕刻殘渣混入到微晶半導體膜中。因而， 成為電特性高且汲極耐壓性優良的薄膜電晶體。
此外，藉由將源極電極及汲極電極的端部和源極區域及汲極區域的端部形成為不對齊而偏離，使源極電極及汲極電極的端部的距離遠離，從而可以防止源極電極及汲極電極之間的洩漏電流和短路。
接著，如圖3A所示，在源極電極及汲極電極92a至92c、源極區域及汲極區域89、緩衝層88、微晶半導體膜87、以及閘極絕緣膜52b上形成絕緣膜76。絕緣膜76可以與閘極絕緣膜52a、52b同樣地形成。注意，絕緣膜76用來防止懸浮在大氣中的有機物及金屬物、水蒸氣等的污染雜質的侵入，較佳為緻密的膜。此外，藉由將氮化矽膜用作絕緣膜76，緩衝層88中的氧濃度可以為5×1019 atoms/cm3 以下，並較佳為1×1019 atoms/cm3 以下。
接著，在絕緣膜76中形成接觸孔，然後在該接觸孔中形成與源極電極或汲極電極92c接觸的像素電極77。注意，圖3B相當於沿著圖5C的A－B線所取出的截面圖。
作為像素電極77，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，被稱為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
另外，可以使用包含導電高分子化合物(也稱為導電聚合體)的導電組成物來形成像素電極77。在使用導電組成物形成的像素電極較佳具有如下條件：薄層電阻為 10000 Ω/□以下，當波長為550 nm時的透光率為70%以上。此外，包含在導電組成物中的導電高分子化合物的電阻率較佳為0.1 Ω．cm以下。
作為導電高分子化合物，可以使用所謂的π電子共軛類導電高分子化合物。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物質中的兩種以上而成的共聚體等。
藉由上述步驟，可以形成可使用於發光裝置的元件基板。
注意，如圖2A所示，在形成微晶半導體膜61、緩衝層62、添加有賦予一導電型的雜質元素的半導體膜63、以及導電膜85a至85c之後，如圖4A所示，使用抗蝕劑掩膜86蝕刻導電膜85a至85c。在此，藉由使用抗蝕劑掩膜86並採用濕式蝕刻來各向同性地蝕刻，導電膜85a至85c的露出部及其附近選擇性地被蝕刻。結果，可以形成其面積與抗蝕劑掩膜86小的源極電極及汲極電極92a至92c。
接著，如圖4B所示，使用抗蝕劑掩膜86蝕刻添加有賦予一導電型的雜質元素的半導體膜63。在此，藉由以乾式蝕刻各向異性地蝕刻添加有賦予一導電型的雜質元素的半導體膜63，可以形成其面積與抗蝕劑掩膜86大致相同的源極區域及汲極區域89。
由於藉由將源極電極及汲極電極92a至92c的端部和源極區域及汲極區域89的端部形成為不對齊而偏離，使 源極電極及汲極電極92a至92c的端部的距離遠離，因此可以防止源極電極及汲極電極之間的洩漏電流和短路。因而，可以製造可靠性高且耐壓性高的薄膜電晶體。
圖1A至圖4B所示，藉由採用濕式蝕刻對導電膜進行蝕刻並採用乾式蝕刻對添加有賦予一導電型的雜質元素的半導體膜進行蝕刻，可以以少量的光罩將源極電極及汲極電極的端部和源極區域及汲極區域的端部構成為不對齊而不同。
接著，對於與上述方式不同的薄膜電晶體的製造方法，參照圖6A至圖9D進行說明。在此，下面示出源極電極或汲極電極和源極佈線或汲極佈線互不相同的結構。
如圖6A所示，在基板50上形成閘極電極51。其次，在閘極電極51上按順序形成閘極絕緣膜52a、52b、微晶半導體膜53、緩衝層54、添加有賦予一導電型的雜質元素的半導體膜55、以及導電膜65a。接著，在導電膜65a上塗敷抗蝕劑，使用圖1A所示的多級灰度色調掩膜形成具有厚度不同的區域的抗蝕劑掩膜81。
接著，使用抗蝕劑掩膜81蝕刻微晶半導體膜53、緩衝層54、添加有賦予一導電型的雜質元素的半導體膜55、以及導電膜65a以進行分離。結果，可以形成如圖6B所示那樣的微晶半導體膜61、緩衝層62、添加有賦予一導電型的雜質元素的半導體膜63、以及導電膜85a。注意，圖6B相當於沿著圖9A的A－B線所取出的截面圖(但是，抗蝕劑掩膜86除外)。
接著，藉由對抗蝕劑掩膜81進行灰化來形成分離了的抗蝕劑掩膜86。然後，使用抗蝕劑掩膜86蝕刻添加有賦予一導電型的雜質元素的半導體膜63、以及導電膜85a以使它們分離。在此，藉由乾式蝕刻分離添加有賦予一導電型的雜質元素的半導體膜63、以及導電膜85a。結果，可以形成如圖6C所示那樣的一對導電膜89a、以及一對源極區域及汲極區域88。注意，在該蝕刻製程中，緩衝層62的一部分也被蝕刻。其一部分被蝕刻的緩衝層表示為緩衝層88。在此，因為緩衝層88的一部分被其面積縮小了的抗蝕劑掩膜86蝕刻，所以緩衝層88突出在導電層89a的外側。由於如本實施例模式所示，緩衝層的側面成為階梯形狀，因此後面形成的絕緣膜的覆蓋率提高。因而，可以減少薄膜電晶體和形成在絕緣膜上的像素電極之間產生的洩漏電流。
接著，對抗蝕劑掩膜86進行灰化。結果，如圖7A所示，抗蝕劑掩膜的面積縮小，且其厚度變薄。然後，藉由使用被灰化的抗蝕劑掩膜91蝕刻導電膜89a的一部分，如圖7B所示那樣地形成源極電極及汲極電極92a。源極電極及汲極電極92a的端部和源極區域及汲極區域89的端部不對齊而偏離。在此，使用抗蝕劑掩膜91並採用乾式蝕刻來各向異性地蝕刻導電膜89a的露出部。之後，去除抗蝕劑掩膜91。
結果，形成與導電膜89a的面積小的源極電極及汲極電極92a。然後，去除抗蝕劑掩膜91。注意，圖7B相當 於沿著圖9B的A－B線所取出的截面圖。參照圖9B就知道源極區域及汲極區域89的端部位於源極電極及汲極電極92a的端部的外側。此外，緩衝層88的端部位於源極電極及汲極電極92a、以及源極區域及汲極區域89的外側。此外，源極電極及汲極電極92a分別被分離，並不與形成在相鄰的像素中的電極接觸。注意，雖然在此使用對抗蝕劑掩膜86灰化形成的抗蝕劑掩膜91形成源極電極及汲極電極92a，但是，如圖1A至圖4B所示，也可以使用抗蝕劑掩膜86進行濕式蝕刻形成源極電極及汲極電極92a。
如圖7B所示，藉由將源極電極及汲極電極92a的端部和源極區域及汲極區域89的端部形成為不對齊而偏離，使源極電極及汲極電極92a的端部的距離遠離，從而可以防止源極電極及汲極電極之間的洩漏電流和短路。因而，可以製造可靠性高且耐壓性高的薄膜電晶體。
接著，圖7C所示，在源極電極及汲極電極92a、源極區域及汲極區域89、緩衝層88、以及閘極絕緣膜52b上形成絕緣膜76。可以與閘極絕緣膜52a、52b同樣地形成絕緣膜76。
接著，圖8A所示，在絕緣膜76中形成接觸孔，並且還形成在該接觸孔中與源極電極及汲極電極92a的其中一者接觸並層疊的佈線93b、93c。注意，圖8A相當於沿著圖9C的A－B線所取出的截面圖。此外，佈線93a、93b是使形成在相鄰的像素中的源極電極或汲極電極連接的佈線。
接著，如圖8B所示形成，在接觸孔中與源極電極或汲極電極92a的另一者接觸的像素電極77。注意，圖8B相當於沿著圖9D的A－B線所取出的截面圖。
藉由上述製程，可以形成通道蝕刻型薄膜電晶體84。通道蝕刻型薄膜電晶體的製造程序少，從而可以縮減成本。此外，藉由使用微晶半導體膜構成通道形成區域，可以獲得1 cm2 /V．sec至20 cm2 /V．sec的遷移率。因此，該薄膜電晶體可以用作像素部的像素的切換元件，還可以用作形成掃描線(閘極線)一側的驅動電路的元件。
根據本實施例模式，可以製造電特性的可靠性高的薄膜電晶體。
[實施例模式2]
下面，參照圖2A至2C及圖15A和15B對發光裝置的製造程序進行說明。在此使用利用電致發光的發光元件來表示發光裝置。根據發光材料是有機化合物還是無機化合物，對利用電致發光的發光元件進行分類。通常，前者被稱為有機EL元件，後者被稱為無機EL元件。另外，在此雖然使用圖1A和1B及圖2A至2C示出薄膜電晶體的製造程序，但也可適當地使用圖4A和4B、圖6A至圖8B。
有機EL元件藉由對發光元件施加電壓，來自一對電極的電子及電洞分別注入到包含發光有機化合物的層中，因而電流流通。然後，藉由這些載子(電子及電洞)再結 合，該發光有機化合物形成激發態，並且從激發態回到基態時發光。由於這樣的機理，這樣的發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括將發光材料顆粒分散在粘合劑中的發光層，並且其發光機制是利用施體能級和受體能級的施體－受體再結合型發光。薄膜型無機EL元件是將發光層夾在電介質層中，並將其夾在電極中的結構，其發光機制是利用金屬離子內殼層電子躍遷的局部型發光。注意，在此，使用有機EL元件作為發光元件進行說明。另外，雖然使用圖2C所示的通道蝕刻型薄膜電晶體示出用來控制發光元件的驅動的薄膜電晶體，也可適當地使用通道保護型薄膜電晶體。
經過圖1A和1B及圖2A至2C的製程，如圖15A和15B所示，在基板50上形成薄膜電晶體83及85，在薄膜電晶體83上形成用作保護膜的絕緣膜76。注意，薄膜電晶體85是形成在驅動電路中的，而薄膜電晶體83是形成在像素部中的。接著，在絕緣膜76上形成平坦化膜111，並在平坦化膜111上形成與薄膜電晶體83的源極電極或汲極電極連接的像素電極112。
平坦化膜111較佳由丙烯酸、聚醯亞胺、聚醯胺等的有機樹脂或者使用矽氧烷所形成。
在圖15A中，由於像素的薄膜電晶體是n型電晶體，所以希望將像素電極112用作陰極，但是相反的，如果像 素的薄膜電晶體是p型電晶體的情況下則希望像素電極112用作陽極。明確地說，可以使用已知的功函數小的材料如Ca、Al、CaF、MgAg、AlLi等作為陰極。
接著，如圖15B所示，在平坦化膜111及像素電極112的端部上形成分隔壁113。分隔壁113具有開口部，在該開口部中，像素電極112露出。分隔壁113使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成。特別是，較佳使用感光材料，在像素電極上形成開口部，並以該開口部的側壁成為具有連續曲率形成的傾斜面的方式形成分隔壁113。
接著，以在分隔壁113的開口部中與像素電極112接觸的方式形成發光層114。發光層114既可以由單層構成，又可以由多個層的疊層構成。
而且，覆蓋發光層114地形成使用陽極材料的共同電極115。可以採用在實施例模式1中作為像素電極77舉出的使用具有透光性的導電材料的透光導電膜來形成共同電極115。作為共同電極115，除了上述透光導電膜之外，還可以使用氮化鈦膜或鈦膜。在圖15B中，使用ITO作為共同電極115。在分隔壁113的開口部中，藉由像素電極112、發光層114以及共同電極115彼此重疊，形成發光元件117。然後，較佳在共同電極115及分隔壁113上形成保護膜116，以免氧、氫、水分、二氧化碳等侵入到發光元件117中。作為保護膜116，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
再者，實際上，在圖15B的步驟之後，較佳使用氣密性高且漏氣少的保護薄膜(層壓薄膜、紫外線固化樹脂薄膜等)及覆蓋材料封裝(密封)，以免露出到外部空氣。
接著，參照圖16A至16C說明發光元件的結構。在此，作為例子舉出驅動TFT是n型的情況來說明像素的截面結構。
在發光元件中，為取出光而陽極及陰極的至少一者是透明，即可。而且，作為發光元件，具有在基板上形成薄膜電晶體及發光元件且從與基板相反一側取出光的頂部發射結構、從基板一側取出光的底部發射結構、從與基板一側以及基板相反一側的面取出光的雙面發射結構。本發明的像素結構可以應用於任何發射結構的發光元件。
對於頂部發射結構的發光元件，參照圖16A來說明。
圖16A示出一種像素的截面圖，其中驅動TFT 7001是n型，且從發光元件7002發射的光穿過到陽極7005一側。在圖16A中，發光元件7002的陰極7003和驅動TFT7001電連接，並且在陰極7003上按順序層疊發光層7004和陽極7005。陰極7003只要是功函數小且反射光的導電膜的導電膜，而可以使用已知的材料。例如，較佳使用Ca、Al、CaF、MgAg、AlLi等。此外，發光層7004既可以由單層構成，又可以多個層構成。在由多個層構成的情況下，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、以及電洞注入層。注意，不需要設置這種層的全部。陽極7005使用透射光的具有透光 性的導電材料形成，例如，可以使用具有透光性的導電膜諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，稱為ITO)、氧化銦鋅、添加有氧化矽的氧化錫等。
由陰極7003以及陽極7005夾著發光層7004的區域相當於發光元件7002。在圖16A所示的像素中，從發光元件7002發射的光如空心箭頭所示那樣發射到陽極7005一側。
接著，參照圖16B來說明底部發射結構的發光元件。圖16B示出一像素的截面圖，其中驅動TFT 7011是n型，從發光元件7012發射的光發射到陰極7013一側。在圖16B中，在與驅動TFT 7011電連接的具有透光性的導電材料7017上形成了發光元件7012的陰極7013，而在陰極7013上按順序層疊發光層7014、陽極7015。注意，在陽極7015具有透光性的情況下，也可以以覆蓋陽極上的方式形成用來反射光或遮罩光的遮罩膜7016。與圖16A的情況相同，只要是功函數小的導電膜而可以使用已知的材料作為陰極7013。但是，其膜厚度為透射光的程度(較佳為5 nm至30 nm左右)。例如，可以將具有20nm的膜厚度的Al用作陰極7013。而且，與圖16A的情況相同，發光層7014既可以由單層構成，又可以由多個層構成。陽極7015不需要透射光，但是可以與圖16A的情況相同地使用具有透光性的導電材料形成。而且，例如可以使用反射光的金屬等作為遮罩膜7016，然而不局限於金屬膜。比 如說，也可以使用添加有黑色顏料的樹脂等。
由陰極7013及陽極7015夾著發光層7014的區域相當於發光元件7012。在圖16B所示的像素中，從發光元件7012發射的光如空心箭頭所示那樣發射到陰極7013一側。
接著，參照圖16C來說明雙面發射結構的發光元件。在圖16C中，與驅動TFT 7021電連接的具有透光性的導電材料7027上形成發光元件7022的陰極7023，在陰極7023上按順序層疊有發光層7024、陽極7025。與圖16A的情況相同，陰極7023只要是功函數小的導電膜，而可以使用已知的材料。但是，其膜厚度為透射光的程度。例如，可以將具有20 nm的膜厚度的Al用作陰極7023。而且，與圖16A的情況相同，發光層7024既可以由單層構成，又可以多個層的疊層構成。陽極7025可以與圖16A的情況相同地使用具有透光性的導電材料形成。
陰極7023、發光層7024、陽極7025重疊的部分相當於發光元件7022。在圖16C所示的像素中，從發光元件7022發射的光如空心箭頭所示那樣發射到陽極7025一側和陰極7023一側。
注意，在此描述有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，在本實施例模式中，示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件彼此電連接的例子，但是也可以採用電流控制TFT連接到驅動TFT和發 光元件之間的結構。
注意，本實施例模式所示的發光裝置不局限於圖16A至16C所示的結構，而可以根據本發明的技術想法改變為各種方式。
藉由上述製程，可以製造發光裝置。由於本實施例方式的發光裝置使用截止電流少且電特性的可靠性高的薄膜電晶體，因此成為對比度高且可見度高的發光裝置。此外，因為採用沒有鐳射結晶化製程的微晶半導體膜的薄膜電晶體，所以可以大量生產性高地製造可見度高的發光裝置。
[實施例模式3]
接著，下面示出本發明的發光裝置的一個模式的發光面板結構。
圖12A示出一發光面板的模式，其中另行形成信號線驅動電路6013且將該信號線驅動電路6013與形成在基板6011上的像素部6012連接。像素部6012及掃描線驅動電路6014採用將微晶半導體膜用於通道形成區域的薄膜電晶體形成。藉由採用可獲得比將微晶半導體膜用於通道形成區域的薄膜電晶體高的場效遷移率的電晶體形成信號線驅動電路，可以使被要求比掃描線驅動電路高的驅動頻率的信號線驅動電路的工作穩定。注意，信號線驅動電路6013也可以是將單晶半導體用於通道形成區域的電晶體、將多晶半導體用於通道形成區域的薄膜電晶體、或使用 SOI的電晶體。對於像素部6012、信號線驅動電路6013、掃描線驅動電路6014分別藉由FPC 6015供應電源電位、各種信號等。
此外，信號線驅動電路及掃描線驅動電路也可以一起形成在與像素部相同的基板上。
另外，在另行形成驅動電路的情況下，不一定需要將形成有驅動電路的基板貼附在形成有像素部的基板上，例如也可以貼附在FPC上。圖12B示出一發光裝置面板的模式，其中另行形成信號線驅動電路6023，且將形成在基板6021上的像素部6022和信號線驅動電路6023彼此連接。像素部6022及掃描線驅動電路6024採用將微晶半導體膜用於通道形成區域的薄膜電晶體形成。信號線驅動電路6023藉由FPC 6025與像素部6022連接。對於像素部6022、信號線驅動電路6023、掃描線驅動電路6024分別藉由FPC 6025供應電源電位、各種信號等。
此外，也可以採用將微晶半導體膜用於通道形成區域的薄膜電晶體只將信號線驅動電路的一部分或掃描線驅動電路的一部分形成在與像素部相同的基板上，並且另行形成其他部分並使它電連接到像素部。圖12C示出一種發光裝置面板的模式，將信號線驅動電路所具有的類比開關6033a形成在與像素部6032、掃描線驅動電路6034相同的基板6031上，並且將信號線驅動電路所具有的移位暫存器6033b另行形成在不同的基板上並彼此貼合。像素部6032及掃描線驅動電路6034採用將微晶半導體膜用於通 道形成區域的薄膜電晶體形成。信號線驅動電路所具有的移位暫存器6033b藉由FPC 6035與像素部6032連接。對於像素部6032、信號線驅動電路、掃描線驅動電路6034分別藉由FPC 6035供應電源電位、各種信號等。
如圖12A至12C所示，在本發明的發光裝置中，可以採用將微晶半導體膜用於通道形成區域的薄膜電晶體將驅動電路的一部分或全部形成在與像素部相同的基板上。
注意，對於另行形成的基板的連接方法沒有特別的限制，可以採用已知的COG方法、打線接合方法、或TAB方法等。此外，若是能夠電連接，連接位置不局限於圖12A至12C所示的位置。另外，也可以另行形成控制器、CPU、記憶體等而連接。
注意，用於本發明的信號線驅動電路不局限於只有移位暫存器和類比開關的模式。除了移位暫存器和類比開關之外，也可以具有其他電路如緩衝器、位準偏移器、源極隨耦器等。此外，不一定設置移位暫存器和類比開關，例如既可以使用如解碼器電路的能夠選擇信號線的其他電路代替移位暫存器，又可以使用鎖存器等代替類比開關。
圖18示出本發明的發光裝置的方塊圖。圖18所示的發光裝置包括具有多個具備發光元件的像素的像素部700、選擇各個像素的掃描線驅動電路702、控制對被選擇的像素的視頻信號的輸入的信號線驅動電路703。
在圖18中，信號線驅動電路703包括移位暫存器704和類比開關705。時鐘信號(CLK)、起始脈衝信號(SP )輸入到移位暫存器704中。當時鐘信號(CLK)和起始脈衝信號(SP)被輸入時，在移位暫存器704中產生時序信號，並輸入到類比開關705。
此外，類比開關705提供有視頻信號。類比開關705根據被輸入的時序信號對視頻信號進行取樣，然後供應給下一級的信號線。
接著，說明掃描線驅動電路702的結構。掃描線驅動電路702包括移位暫存器706、緩衝器707。此外，也可以根據情況包括位準偏移器。在掃描線驅動電路702的移位暫存器706中，藉由時鐘信號(CLK)及起始脈衝信號(SP)被輸入，產生選擇信號。產生了的選擇信號在緩衝器707中被緩衝放大，並被供應到對應的掃描線。一個像素的電晶體的閘極連接到掃描線。而且，由於需要使一條線上的像素的電晶體同時導通，因此使用能夠流過大電流的緩衝器707。
在全彩色發光裝置中，在將對應於R(紅色)、G(綠色)、B(藍色)的視頻信號按順序進行取樣而供應給對應的信號線的情況下，用來連接移位暫存器704和類比開關705的端子數約相當於用來連接類比開關705和像素部700的信號線的端子數的1/3左右。因此，藉由將類比開關705形成在與像素部700相同的基板上，與將類比開關705形成在與像素部700不同的基板上時相比，可以減少用來連接另行形成的基板的端子數，並且抑制連接不良的發生比率，以可以提高良率。
此外，圖18的掃描線驅動電路702包括移位暫存器706、及緩衝器707，但是也可以由移位暫存器706構成掃描線驅動電路702。
注意，圖18所示的結構只是本發明的發光裝置的一個模式，信號線驅動電路和掃描線驅動電路的結構不局限於此。
接著，參照圖19及圖20說明包括將極性都相同的微晶半導體膜用於通道形成區域的薄膜電晶體的移位暫存器的一個模式。圖19示出本實施例模式的移位暫存器的結構。圖19所示的移位暫存器由多個正反器(正反器701－1至701－n)構成。此外，被輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重定信號而操作。
說明圖19的移位暫存器的連接關係。在圖19的移位暫存器的第i級的正反器701－i(正反器701－1至701－n中任何一個)中，圖20所示的第一佈線501連接到第七佈線717－(i－1)，圖20所示的第二佈線502連接到第七佈線717－(i＋1)，圖20所示的第三佈線503連接到第七佈線717－i，圖20所示的第六佈線506連接到第五佈線715。
此外，圖20所示的第四佈線504在第奇數級的正反器中連接到第二佈線712，在第偶數級的正反器中連接到第三佈線713，圖20所示的第五佈線505連接到第四佈線714。
但是，第一級的正反器701－1中的圖20所示的第一 佈線501連接到第一佈線711，第n級的正反器701－n的圖20所示的第二佈線502連接到第六佈線716。
注意，第一佈線711、第二佈線712、第三佈線713、第六佈線716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線714、第五佈線715也可以分別稱為第一電源線、第二電源線。
接著，圖20示出圖19所示的正反器的詳細結構。圖20所示的正反器包括第一薄膜電晶體171、第二薄膜電晶體172、第三薄膜電晶體173、第四薄膜電晶體174、第五薄膜電晶體175、第六薄膜電晶體176、第七薄膜電晶體177、以及第八薄膜電晶體178。在本實施模式中，第一薄膜電晶體171、第二薄膜電晶體172、第三薄膜電晶體173、第四薄膜電晶體174、第五薄膜電晶體175、第六薄膜電晶體176、第七薄膜電晶體177、以及第八薄膜電晶體178是n型通道電晶體，並且當閘極－汲極之間的電壓(Vgs )大於臨界電壓(Vth )時其處於導通狀態。
接著，下面敘述圖20所示的正反器的連接結構。
第一薄膜電晶體171的第一電極(源極電極及汲極電極的其中一者)連接到第四佈線504，第一薄膜電晶體171的第二電極(源極電極及汲極電極的另一者)連接到第三佈線503。
第二薄膜電晶體172的第一電極連接到第六佈線506，第二薄膜電晶體172的第二電極連接到第三佈線503。
第三薄膜電晶體173的第一電極連接到第五佈線505 ，第三薄膜電晶體173的第二電極連接到第二薄膜電晶體172的閘極電極，第三薄膜電晶體173的閘極電極連接到第五佈線505。
第四薄膜電晶體174的第一電極連接到第六佈線506，第四薄膜電晶體174的第二電極連接到第二薄膜電晶體172的閘極電極，第四薄膜電晶體174的閘極電極連接到第一薄膜電晶體171的閘極電極。
第五薄膜電晶體175的第一電極連接到第五佈線505，第五薄膜電晶體175的第二電極連接到第一薄膜電晶體171的閘極電極，第五薄膜電晶體175的閘極電極連接到第一佈線501。
第六薄膜電晶體176的第一電極連接到第六佈線506，第六薄膜電晶體176的第二電極連接到第一薄膜電晶體171的閘極電極，第六薄膜電晶體176的閘極電極連接到第二薄膜電晶體172的閘極電極。
第七薄膜電晶體177的第一電極連接到第六佈線506，第七薄膜電晶體177的第二電極連接到第一薄膜電晶體171的閘極電極，第七薄膜電晶體177的閘極電極連接到第二佈線502。第八薄膜電晶體178的第一電極連接到第六佈線506，第八薄膜電晶體178的第二電極連接到第二薄膜電晶體172的閘極電極，第八薄膜電晶體178的閘極電極連接到第一佈線501。
注意，以第一薄膜電晶體171的閘極電極、第四薄膜電晶體174的閘極電極、第五薄膜電晶體175的第二電極 、第六薄膜電晶體176的第二電極、以及第七薄膜電晶體177的第二電極的連接部分為節點143。再者，以第二薄膜電晶體172的閘極電極、第三薄膜電晶體173的第二電極、第四薄膜電晶體174的第二電極、第六薄膜電晶體176的閘極電極、以及第八薄膜電晶體178的第二電極的連接部分為節點144。
注意，第一佈線501、第二佈線502、第三佈線503、第四佈線504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線505、第六佈線506也可以分別稱為第一電源線、第二電源線。
圖21示出圖20所示的正反器的俯視圖的一個例子。
導電膜901包括用作第一薄膜電晶體171的第一電極的部分，並藉由與像素電極同時形成的佈線951而與第四佈線504連接。
導電膜902包括用作第一薄膜電晶體171的第二電極的部分，並藉由與像素電極同時形成的佈線952而與第三佈線503連接。
導電膜903包括用作第一薄膜電晶體171的閘極電極的部分、以及第四薄膜電晶體174的用作閘極電極的部分。
導電膜904包括用作第二薄膜電晶體172的第一電極的部分、用作第六薄膜電晶體176的第一電極的部分、用作第四薄膜電晶體174的第一電極的部分、以及用作第八薄膜電晶體178的第一電極的部分，並與第六佈線506連 接。
導電膜905包括用作第二薄膜電晶體172的第二電極的部分，並藉由與像素電極同時形成的佈線954而與第三佈線503連接。
導電膜906包括用作第二薄膜電晶體172的閘極電極的部分、以及用作第六薄膜電晶體176的閘極電極的部分。
導電膜907包括用作第三薄膜電晶體173的第一電極的部分，並藉由佈線955與第五佈線505連接。
導電膜908包括用作第三薄膜電晶體173的第二電極的部分、以及用作第四薄膜電晶體174的第二電極的部分，並藉由與像素電極同時形成的佈線956而與導電膜906連接。
導電膜909包括用作第三薄膜電晶體173的閘極電極的部分，並藉由佈線955與第五佈線505連接。
導電膜910包括用作第五薄膜電晶體175的第一電極的部分，並藉由與像素電極同時形成的佈線959而與第五佈線505連接。
導電膜911包括用作第五薄膜電晶體175的第二電極的部分、以及用作第七薄膜電晶體177的第二電極的部分，並藉由與像素電極同時形成的佈線958而與導電膜903連接。
導電膜912包括用作第五薄膜電晶體175的閘極電極的部分，並藉由與像素電極同時形成的佈線960而與第一 佈線501連接。
導電膜913包括用作第六薄膜電晶體176的第二電極的部分，並藉由與像素電極同時形成的佈線957而與導電膜903連接。
導電膜914包括用作第七薄膜電晶體177的閘極電極的部分，並藉由與像素電極同時形成的佈線962而與第二佈線502連接。
導電膜915包括用作第八薄膜電晶體178的閘極電極的部分，並藉由與像素電極同時形成的佈線961而與導電膜912連接。
導電膜916包括第八薄膜電晶體178的用作第二電極的部分，並藉由與像素電極同時形成的佈線953而與導電膜906連接。
注意，微晶半導體膜981至988的一部分分別用作第一至第八薄膜電晶體的通道形成區域。
注意，藉由由將微晶半導體用於通道形成區域的電晶體構成圖19和圖20所示的電路，可以縮小設計面積。因此，可以縮小發光裝置的邊框。例如，當對將非晶半導體膜用於通道形成區域的情況和將微晶半導體膜用於通道形成區域的情況進行比較時，將微晶半導體膜用於通道形成區域的情況下的薄膜電晶體的場效遷移率較高，因此可以縮小電晶體的通道寬度。結果，可以實現發光裝置的窄邊框化。作為一個例子，第二薄膜電晶體172的通道寬度較佳為3000 μm以下，更佳為2000 μm以下。
注意，在圖20的第二薄膜電晶體172中，對於第三佈線503輸出低位準的信號的期間長。其間，第二薄膜電晶體172一直處於導通狀態。因此，第二薄膜電晶體172受到很強的壓力，而電晶體特性容易退化。當電晶體特性退化時，臨界電壓逐漸增大。結果，電流值逐漸縮小。於是，第二薄膜電晶體172的通道寬度較佳大，以便即使電晶體退化也能夠供應充分的電流。或者，較佳被補償以便防止在電晶體的退化時產生的電路工作的阻礙。例如，較佳藉由與第二薄膜電晶體172並列地配置電晶體，並使它與第二薄膜電晶體172交替處於導通狀態，不容易受到退化的影響。
然而，當對將非晶半導體膜用於通道形成區域的情況和將微晶半導體膜用於通道形成區域的情況進行比較時，將微晶半導體膜用於通道形成區域的電晶體較不容易退化，因此，在將微晶半導體膜用於通道形成區域的情況下，可以縮小電晶體的通道寬度。或者，即使不設置對於退化的補償用電路也可以進行正常工作。因而，可以縮小設計面積。
接著，參照圖17A和17B說明相當於本發明的發光裝置的一個模式的發光顯示面板的外觀及截面。圖17A是一面板的俯視圖，其中在與第二基板之間使用密封材料密封將形成在第一基板上的具有微晶半導體膜用作通道形成區域的薄膜電晶體及發光元件。圖17B相當於沿著圖17A的A－A'線的截面圖。
以圍繞形成在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置第二基板4006。因此，使用第一基板4001、密封材料4005以及第二基板4006將像素部4002和掃描線驅動電路4004與填充材料4007一起密封。另外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。注意，本實施例模式說明具有將多晶半導體膜用於通道形成區域的薄膜電晶體的信號線驅動電路貼附到第一基板4001的例子，但是也可以採用將單晶半導體用於通道形成區域的電晶體形成信號線驅動電路並貼合。圖17A和17B例示包括在信號線驅動電路4003中的由多晶半導體膜形成的薄膜電晶體4009。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體，圖17B例示包括在像素部4002中的薄膜電晶體4010。注意，雖然在本實施例模式中，薄膜電晶體4010假定是驅動TFT，但是薄膜電晶體4010既可以是電流控制TFT，又可以是拭除TFT。薄膜電晶體4010相當於將微晶半導體膜用於通道形成區域的薄膜電晶體。
另外，附圖標記4011相當於發光元件，發光元件4011所具有的像素電極4030與薄膜電晶體4010的源極電極或汲極電極4017電連接。而且，在本實施例模式中， 發光元件4011的具有透光性的導電材料4012電連接。注意，發光元件4011的結構不局限於本實施例模式所示的結構。可以根據從發光元件4011取出的光的方向、以及薄膜電晶體4010的極性而適當地改變發光元件4011的結構。
此外，雖然在圖17B所示的截面圖中未圖示，但是提供到另行形成的信號線驅動電路4003和掃描線驅動電路4004或像素部4002的各種信號及電位藉由引導佈線4014以及4015從FPC 4018供應。
在本實施例模式中，連接端子4016由與發光元件4011所具有的像素電極4030相同的導電膜形成。此外，引導佈線4014、4015由與佈線4017相同的導電膜形成。
連接端子4016藉由各向異性導電膜4019電連接到FPC 4018所具有的端子。
位於從發光元件4011取出光的方向上的基板必須是透明的基板。在此情況下，使用具有透光性的材料如玻璃片、塑膠片、聚酯薄膜、或丙烯酸薄膜。
此外，作為填充材料4007，除了氮、氬等的惰性氣體之外，還可以使用紫外線固化樹脂、熱固性樹脂、PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯－醋酸乙烯酯)。在本實施例模式中，使用氮作為填充材料。
另外，如果需要，也可以在發光元件的發射面上適當地設置光學薄膜如偏振片、圓偏振片(橢圓偏振片)、相 位差板(λ/4板、λ/2板)、或顏色濾光片等。此外，還可以在偏振片或圓偏振片上設置防反射膜。例如，可以執行抗眩光處理，該處理是利用表面的凹凸來擴散反射光並降低眩光的。
注意，圖17A和17B示出另行形成信號線驅動電路4003而安裝到第一基板4001的例子，但是本實施例模式不局限於此。既可以另行形成掃描線驅動電路而安裝，又可以另行形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
[實施例模式4]
本實施例模式可以與其他實施例模式所記載的結構組合而實施。
藉由採用根據本發明獲得的發光裝置等，可以使用於主動矩陣型EL模組。也就是說，在將它們安裝到顯示部中的所有電子設備中可以實施本發明。
作為這種電子設備的例子，可以舉出如下：拍攝裝置如攝影機及數位照相機等；頭戴式顯示器(護目鏡型顯示器)；汽車導航系統；投影機；汽車音響；個人電腦；可攜式資訊終端(可攜式電腦、行動電話、或電子書籍等)。圖13A至13C示出了它們的一個例子。
圖13A示出電視裝置。如圖13A所示，可以將顯示模組嵌入到框體中來完成電視裝置。還安裝有FPC的顯示面板稱為顯示模組。由顯示模組形成主螢幕2003，並且作 為其他輔助設備還具有揚聲器部2009、操作開關等。像這樣，可以完成電視裝置。
如圖13A所示，將利用發光元件的顯示面板2002安裝在框體2001中，不僅可以由接收器2005接收普通的電視廣播，而且可以藉由經由數據機2004連接到採用有線或無線方式的通信網路，進行單方向(從發送者到接收者)或雙方向(在發送者和接收者之間或在接收者之間)的資訊通信。可以使用安裝在框體中的開關或遙控裝置2006來操作電視裝置。也可以在遙控裝置2006中設置用於顯示輸出資訊的顯示部2007。
另外，除了主螢幕2003之外，在電視裝置中，可以使用第二顯示面板形成子螢幕2008，且附加有顯示頻道或音量等的結構。在這種結構中，可以使用視角優良的發光顯示面板形成主螢幕2003，而使用能夠以低耗電量來顯示的發光顯示面板形成子螢幕。另外，為了優先降低耗電量，也可以使用發光顯示面板形成主螢幕2003，而使用發光顯示面板形成子螢幕，並使子螢幕可以被打開和關閉。
圖14示出表示電視裝置的主要結構的方塊圖。在顯示面板900中，形成有像素部921。信號線驅動電路922和掃描線驅動電路923也可以以COG方式安裝到顯示面板900。
作為其他外部電路的結構，在視頻信號的輸入一側包括視頻信號放大電路925、視頻信號處理電路926、以及控制電路927等。該視頻信號放大電路925放大由調諧器 924所接收到的信號中的放大視頻信號，該視頻信號處理電路926將從視頻信號放大電路925輸出的信號轉換為與紅色、綠色、藍色每種顏色相應的顏色信號，該控制電路927將該視頻信號轉換為驅動器IC的輸入規格。控制電路927將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以具有如下結構，即在信號線一側設置信號分割電路928，並且將輸入數位信號分成m個來供應。
由調諧器924所接收到的信號中的音頻信號被傳送到音頻信號放大電路929，並且其輸出經過音頻信號處理電路930供應到揚聲器933。控制電路931從輸入部932接收接收站(接收頻率)和音量的控制資訊，並且將信號傳送到調諧器924、音頻信號處理電路930。
當然，本發明不局限於電視裝置，並且可以適用於各種各樣的用途，如個人電腦的監視器、以及大型顯示媒體如火車站或機場等的資訊顯示板或者街頭上的廣告顯示板等。
圖13B示出行動電話2201的一個例子。該行動電話2201包括顯示部2202、操作部2203等構成。在顯示部2202中，藉由應用上述實施例模式所說明的發光裝置可以提高大量生產性。
此外，圖13C所示的可攜式電腦包括主體2401、顯示部2402等。藉由將上述實施例模式所示的發光裝置應用於顯示部2402，可以提高大量生產性。
圖13D示出了台式照明設備，包括照明部2501、燈罩2502、可調臂部(adjustable arm)2503、支柱2504、基座2505、電源開關2506。該台式照明設備是藉由將使用本發明形成的發光裝置用於其照明部2501來製造的。另外，照明設備還包括固定在天花板上的照明設備或掛壁式照明設備等。借助於本發明，可以大幅度地減少製造成本，並且可以提供廉價的台式照明設備。
[實施例1]
圖22A和22B示出形成微晶矽膜並藉由拉曼光譜法檢測該膜的結晶性的結果。
以如下膜形成條件形成微晶矽膜：RF電源頻率為13.56 MHz；膜形成溫度為280℃；氫流量和矽烷氣體流量的比率為100：1；壓力為280 Pa。此外，圖22A是拉曼散射光譜，並且是對膜形成時的RF電源的電力為100 W的微晶矽膜和膜形成時的RF電源的電力為300 W的微晶矽膜進行比較的檢測結果。
注意，單晶矽膜的結晶峰值位置為521 cm－1 。注意，當然非晶矽不能檢測可說結晶峰值的值。如圖22B所示，只檢測出以480 cm－1 為頂點的不陡的山形。本說明書中的微晶矽膜是指當使用拉曼光譜器檢測時在481 cm－1 以上至520 cm－1 以下確認結晶峰值的膜。
膜形成時的RF電源的電力為100 W的微晶矽膜的結晶峰值位置為518.6 cm－1 ，半峰全寬(FWHM)為11.9 cm－1 ，結晶/非晶峰值強度比(Ic /Ia )為4.1。
此外，膜形成時的RF電源的電力為300 W的微晶矽膜的結晶峰值位置為514.8 cm－1 ，半峰全寬(FWHM)為18.7 cm－1 ，結晶/非晶峰值強度比(Ic /Ia )為4.4。
如圖22A所示，因RF電力而產生結晶峰值位置和半峰全寬之間的大差異。這是因為如下緣故：具有在使用大電力的情況下增加離子衝擊而阻礙粒子的生長，從而粒徑小的傾向。此外，由於形成用於圖22A的檢測的微晶矽膜的CVD裝置的電源頻率為13.56 MHz，因此結晶/非晶峰值強度比(Ic /Ia )為4.1或4.4。但是，已確認若是RF電源頻率為27 MHz就可以將結晶/非晶峰值強度比(Ic /Ia )設定為6。因此，藉由將RF電源頻率設定為比27 MHz更高，例如2.45 GHz，可以進一步提高結晶/非晶峰值強度比(Ic /Ia )。
[實施例2]
在本實施例中，示出對於本發明所示的薄膜電晶體的電晶體特性以及電子密度分佈，進行裝置模擬而獲得的結果。使用矽穀科技(Silvaco)公司製造的裝置模擬器“ATLAS”進行裝置模擬。
圖23示出裝置結構。假定絕緣基板2301是以氧化矽(介電常數為4.1)為主要成分的玻璃基板(厚度為0.5 μm)。注意，在實際的製造程序上，大多使用0.5 mm、0.7 mm等的絕緣基板作為絕緣基板2301，但是以絕緣基 板2301之下面的電場不影響到薄膜電晶體特性的程度，定義充分的厚度。
在絕緣基板2301上層疊由鉬形成的閘極電極2303(厚度為150 nm)。鉬的功函數設定為4.6 eV。
在閘極電極2303上層疊具有氮化矽膜(介電常數為7.0，厚度為110 nm)和氧氮化矽膜(介電常數為4.1，厚度為110 nm)的疊層結構的閘極絕緣膜2305。
在閘極絕緣膜2305上層疊μc－Si膜2307和a－Si膜2309。在此的各個疊層條件為如下：厚度為0 nm的μc－Si膜2307和厚度為100 nm的a－Si膜2309的疊層；厚度為10 nm的μc－Si膜2307和厚度為90 nm的a－Si膜2309的疊層；厚度為50 nm的μc－Si膜2307和厚度為50 nm的a－Si膜2309的疊層；厚度為90 nm的μc－Si膜2307和厚度為10 nm的a－Si膜2309的疊層；以及厚度為100nm的μc－Si膜2307和厚度為0nm的a－Si膜2309的疊層。
此外，在與第一a－Si(n＋ )膜2311和第二a－Si(n＋ )膜2313重疊的區域中，a－si膜2309除了上述厚度之外還層疊有50nm的a－Si。就是說，在不形成第一a－Si(n＋ )膜2311和第二a－Si(n＋ )膜2313的區域中，a－Si2309具有其一部分被蝕刻50nm的凹部狀。
在a－Si2309上層疊有第一a－Si(n＋ )膜2311(厚度為50 nm)和第二a－Si(n＋ )膜2313(厚度為50 nm)。在圖23所示的薄膜電晶體中，第一a－Si(n＋ )膜2311和第二a－Si(n＋ )膜2313之間的距離成為通道長度L。在此 ，通道長度L設定為6 μm。此外，通道寬度W設定為15 μm。
在第一a－Si(n＋ )膜2311和第二a－Si(n＋ )膜2313上分別層疊由鉬(Mo)形成的源極電極2315和汲極電極2317(厚度為300 nm)。將源極電極2315和第一a－Si(n＋ )膜2311之間、以及汲極電極2317和第二a－Si(n＋ )膜2313之間定義為歐姆接觸。
圖24示出當在圖23所示的薄膜電晶體中，改變μc－Si膜及a－Si膜的膜厚度來進行裝置模擬之際獲得的DC特性(Vg －Id 特性、Vd ＝14 V)的結果。此外，圖25A和25B示出當μc－Si膜2307的厚度為10 nm，而a－Si膜的厚度為90nm時的薄膜電晶體的電子濃度分佈。圖25A示出當薄膜電晶體處於導通狀態(Vg 為＋10 V，Vd 為14 V)時的電子濃度分佈，而圖25B示出當薄膜電晶體處於關閉狀態(Vg 為－10V，Vd 為14V)時的電子濃度的分佈結果。
參照圖24就知道，隨著使a－Si膜的膜厚度變厚而截止電流減少。此外，藉由將a－Si膜的厚度設定為50 nm以上，可以將Vg 是－20 V時的汲極電流設定為低於1×10－13 A。
另外，在此知道，隨著使μc－Si膜的膜厚度變厚而導通電流增加。此外，藉由將μc－Si膜的厚度設定為10 nm以上，可以將Vg 是20 V時的汲極電流設定為1×10－5 A以上。
參照圖25A就知道，在導通狀態下，μc－Si膜中的電 子密度比a－Si膜中的電子密度高。就是說，由於導電率高的μc－Si膜中的電子密度高，因此在導通狀態下電子容易流過，從而汲極電流升高。
參照圖25B就知道，在關閉狀態下，a－Si膜中的電子密度比μc－Si膜中的電子密度高。就是說，由於導電率低的a－Si膜中的電子密度高，因此在關閉狀態下電子難以流過，從而產生與將a－Si膜用作通道形成區域的薄膜電晶體同樣的汲極電流。
根據上述事實就知道，如圖23所示那樣的薄膜電晶體可以在減少截止電流的同時提高導通電流，在該薄膜電晶體中，在閘極絕緣膜上形成μc－Si膜，在μc－Si膜上形成a－Si膜，並在a－Si膜上形成源極區域及汲極區域。
本說明書根據2007年7月6日在日本專利局受理的日本專利申請編號2007－179091而製作，所述申請內容包括在本說明書中。
50‧‧‧基板
51‧‧‧閘極電極
52‧‧‧抗蝕劑(閘極電極)
53‧‧‧微晶半導體膜
54‧‧‧緩衝層
55‧‧‧半導體膜
59‧‧‧多級灰度掩膜
61‧‧‧微晶半導體膜
62‧‧‧緩衝層
63‧‧‧半導體膜
76‧‧‧絕緣膜
77‧‧‧像素電極
80‧‧‧抗蝕劑
81‧‧‧抗蝕劑掩膜
83‧‧‧薄膜電晶體
86‧‧‧抗蝕劑掩膜
87‧‧‧微晶半導體膜
88‧‧‧緩衝層
89‧‧‧汲極區域
91‧‧‧抗蝕劑掩膜
96‧‧‧薄膜電晶體
111‧‧‧平坦化膜
112‧‧‧像素電極
113‧‧‧分隔壁
114‧‧‧發光層
115‧‧‧共同電極
116‧‧‧保護膜
117‧‧‧發光元件
143‧‧‧節點
144‧‧‧節點
163‧‧‧基板
164‧‧‧遮光部
165‧‧‧衍射光柵
166‧‧‧光透射量
167‧‧‧半透射部
168‧‧‧遮光部
169‧‧‧光透射量
171‧‧‧薄膜電晶體
172‧‧‧薄膜電晶體
173‧‧‧薄膜電晶體
174‧‧‧薄膜電晶體
175‧‧‧薄膜電晶體
176‧‧‧薄膜電晶體
177‧‧‧薄膜電晶體
178‧‧‧薄膜電晶體
180‧‧‧處理容器
182‧‧‧氣體供應部
501‧‧‧佈線
502‧‧‧佈線
503‧‧‧佈線
504‧‧‧佈線
505‧‧‧佈線
506‧‧‧佈線
52a‧‧‧閘極絕緣膜
52b‧‧‧閘極絕緣膜
59a‧‧‧灰度色調掩膜
59b‧‧‧半色調掩膜
65a‧‧‧導電膜
65b‧‧‧導電膜
65c‧‧‧導電膜
700‧‧‧像素部
701‧‧‧正反器
702‧‧‧掃描線驅動電路
703‧‧‧信號線驅動電路
704‧‧‧移位暫存器
705‧‧‧類比開關
706‧‧‧移位暫存器
707‧‧‧緩衝器
711‧‧‧佈線
712‧‧‧佈線
713‧‧‧佈線
714‧‧‧佈線
715‧‧‧佈線
716‧‧‧佈線
717‧‧‧佈線
75c‧‧‧汲極電極
79b‧‧‧佈線
85a‧‧‧導電膜
89a‧‧‧導電膜
900‧‧‧顯示面板
901‧‧‧導電膜
902‧‧‧導電膜
903‧‧‧導電膜
904‧‧‧導電膜
905‧‧‧導電膜
906‧‧‧導電膜
907‧‧‧導電膜
908‧‧‧導電膜
909‧‧‧導電膜
910‧‧‧導電膜
911‧‧‧導電膜
912‧‧‧導電膜
913‧‧‧導電膜
914‧‧‧導電膜
916‧‧‧導電膜
921‧‧‧像素部
922‧‧‧信號線驅動電路
923‧‧‧掃描線驅動電路
924‧‧‧調諧器
925‧‧‧視頻信號放大電路
926‧‧‧視頻信號處理電路
927‧‧‧控制電路
928‧‧‧信號分割電路
929‧‧‧音頻信號放大電路
92a‧‧‧汲極電極
92c‧‧‧汲極電極
930‧‧‧音頻信號處理電路
931‧‧‧控制電路
932‧‧‧輸入部
933‧‧‧揚聲器
93b‧‧‧佈線
951‧‧‧佈線
952‧‧‧佈線
953‧‧‧佈線
954‧‧‧佈線
955‧‧‧佈線
956‧‧‧佈線
957‧‧‧佈線
958‧‧‧佈線
959‧‧‧佈線
960‧‧‧佈線
961‧‧‧佈線
962‧‧‧佈線
981‧‧‧微晶半導體膜
1110‧‧‧裝載室
1115‧‧‧卸載室
1120‧‧‧公共室
1121‧‧‧傳送單元
1122‧‧‧閘閥
1128‧‧‧盒子
1130‧‧‧基板
1200‧‧‧公共室
1915‧‧‧導電膜
2001‧‧‧框體
2002‧‧‧顯示面板
2003‧‧‧主螢幕
2004‧‧‧解調器
2005‧‧‧接收器
2006‧‧‧遙控裝置
2007‧‧‧顯示部
2008‧‧‧子螢幕
2009‧‧‧揚聲器部
2301‧‧‧絕緣基板
2303‧‧‧閘極電極
2305‧‧‧閘極絕緣膜
2311‧‧‧a－Si(n＋ )
2313‧‧‧a－Si(n＋ )
2315‧‧‧閘極電極
2317‧‧‧汲極電極
2401‧‧‧主體
2402‧‧‧顯示部
2501‧‧‧照明部
2502‧‧‧燈罩
2503‧‧‧可調臂部
2504‧‧‧支柱
2505‧‧‧基座
2506‧‧‧電源
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4007‧‧‧填充材料
4009‧‧‧薄膜電晶體
4010‧‧‧薄膜電晶體
4011‧‧‧發光元件
4012‧‧‧導電材料
4014‧‧‧佈線
4016‧‧‧連接端子
4017‧‧‧佈線
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4030‧‧‧像素電極
4040‧‧‧汲極電極
6011‧‧‧基板
6012‧‧‧像素部
6013‧‧‧信號線驅動電路
6014‧‧‧掃描線驅動電路
6015‧‧‧FPC
6021‧‧‧基板
6022‧‧‧像素部
6023‧‧‧信號線驅動電路
6024‧‧‧掃描線驅動電路
6025‧‧‧FPC
6031‧‧‧基板
6032‧‧‧像素部
6034‧‧‧掃描線驅動電路
6035‧‧‧FPC
7001‧‧‧驅動TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電材料
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電材料
6033a‧‧‧類比開關
6033b‧‧‧移位暫存器
在附圖中：圖1A和1B是說明本發明的發光裝置的製造方法的截面圖；圖2A至2C是說明本發明的發光裝置的製造方法的截面圖；圖3A和3B是說明本發明的發光裝置的製造方法的截面圖； 圖4A和4B是說明本發明的發光裝置的製造方法的截面圖；圖5A至5C是說明本發明的發光裝置的製造方法的俯視圖；圖6A至6C是說明本發明的發光裝置的製造方法的截面圖；圖7A至7C是說明本發明的發光裝置的製造方法的截面圖；圖8A和8B是說明本發明的發光裝置的製造方法的截面圖；圖9A至9D是說明本發明的發光裝置的製造方法的俯視圖；圖10是說明本發明的微波電漿CVD裝置的俯視圖；圖11A至11D是說明可以應用於本發明的多級灰度掩膜的圖；圖12A至12C是說明本發明的顯示面板的透視圖；圖13A至13D是說明使用本發明的發光裝置的電子設備的透視圖；圖14是說明使用本發明的發光裝置的電子設備的圖；圖15A和15B是說明本發明的發光裝置的製造方法的截面圖；圖16A至16C是說明可以應用於本發明的發光裝置的像素的截面圖； 圖17A和17B是說明本發明的發光顯示面板的俯視圖及截面圖；圖18是說明本發明的發光裝置的結構的方塊圖；圖19是說明本發明的發光裝置的驅動電路的結構的等效電路圖；圖20是說明本發明的發光裝置的驅動電路的結構的等效電路圖；圖21是說明本發明的發光裝置的驅動電路的佈局的俯視圖；圖22A和22B是示出藉由拉曼光譜法檢測微晶半導體膜的結果的圖；圖23是用於裝置模擬的模型圖；圖24是示出根據裝置模擬得到的電流電壓特性的圖；圖25A和25B是示出根據裝置模擬得到的薄膜電晶體的電子濃度分佈的圖。
83‧‧‧薄膜電晶體
86‧‧‧抗蝕劑掩膜
87‧‧‧微晶半導體膜
88‧‧‧緩衝層
89‧‧‧汲極區域
92a~92c‧‧‧源極電極及汲極電極

Claims (31)

  1. 一種顯示裝置，包括：閘極電極；在該閘極電極上的閘極絕緣膜；在該閘極絕緣膜上的微晶半導體膜；在該微晶半導體膜上的緩衝層，該緩衝層具有凹部；在該緩衝層上的源極區域及汲極區域；在該源極區域上的源極電極；以及在該汲極區域上的汲極電極，其中：該緩衝層包括非晶半導體膜；該源極區域的一部分與該源極電極接觸，且該源極區域的另一部分不與該源極電極接觸；該汲極區域的一部分與該汲極電極接觸，且該汲極區域的另一部分不與該汲極電極接觸；該緩衝層係延伸超過該源極區域的外側邊緣及該汲極區域的外側邊緣；並且該閘極電極重疊的該源極區域的端部及該汲極區域的端部和該緩衝層的該凹部的側面相對齊。
  2. 如申請專利範圍第1項所述的顯示裝置，其中該緩衝層係包括含氮的非晶半導體膜。
  3. 如申請專利範圍第1項所述的顯示裝置，其中該緩衝層係包括含氫的非晶半導體膜。
  4. 如申請專利範圍第1項所述的顯示裝置，其中該 緩衝層係包括含氟、氯、溴、或碘的非晶半導體膜。
  5. 如申請專利範圍第1項所述的顯示裝置，其中該顯示裝置是發光裝置。
  6. 一種顯示裝置，包括：閘極電極；在該閘極電極上的閘極絕緣膜；在該閘極絕緣膜上的微晶半導體膜；在該微晶半導體膜上的緩衝層，該緩衝層具有凹部；在該緩衝層上的源極區域及汲極區域；在該源極區域上的源極電極；以及在該汲極區域上的汲極電極，其中：該緩衝層包括非晶半導體膜；該源極區域的一部分係露出在該源極電極的外側；該汲極區域的一部分係露出在該汲極電極的外側；該緩衝層延伸超過該源極區域的外側邊緣及該汲極區域的外側邊緣；並且與該閘極電極重疊的該源極區域的端部及該汲極區域的端部和該緩衝層的凹部的側面相對齊。
  7. 如申請專利範圍第6項所述的顯示裝置，其中該緩衝層係包括含氮的非晶半導體膜。
  8. 如申請專利範圍第6項所述的顯示裝置，其中該緩衝層係包括含氫的非晶半導體膜。
  9. 如申請專利範圍第6項所述的顯示裝置，其中該 緩衝層係包括含氟、氯、溴、或碘的非晶半導體膜。
  10. 如申請專利範圍第6項所述的顯示裝置，其中該顯示裝置是發光裝置。
  11. 一種顯示裝置，包括：閘極電極；在該閘極電極上的閘極絕緣膜；在該閘極絕緣膜上的微晶半導體膜；在該微晶半導體膜上的緩衝層，該緩衝層具有凹部；在該緩衝層上的源極區域及汲極區域；在該源極區域上的源極電極；在該汲極區域上的汲極電極；與該源極電極及該汲極電極、該源極區域及該汲極區域的一部分、以及該緩衝層的一部分接觸的絕緣膜；以及在該絕緣膜上的像素電極，該像素電極藉經由在該絕緣膜中的接觸孔而與該源極電極及該汲極電極的其中一個相連接，其中：該緩衝層包括非晶半導體膜；該源極區域的一部分與該源極電極接觸，且該源極區域的另一部分不與該源極電極接觸；該汲極區域的一部分與該汲極電極接觸，且該汲極區域的另一部分不與該汲極電極接觸；該緩衝層係延伸超過在該源極電極的外側邊緣及該汲極電極的的外側邊緣；並且 與該閘極電極重疊的該源極區域的端部及該汲極區域的端部和該緩衝層的該凹部之側面相對齊。
  12. 如申請專利範圍第11項所述的顯示裝置，其中該緩衝層係包括含氮的非晶半導體膜。
  13. 如申請專利範圍第11項所述的顯示裝置，其中該緩衝層係包括含氫的非晶半導體膜。
  14. 如申請專利範圍第11項所述的顯示裝置，其中該緩衝層係包括含氟、氯、溴、或碘的非晶半導體膜。
  15. 如申請專利範圍第11項所述的顯示裝置，其中該顯示裝置是發光裝置。
  16. 一種顯示裝置，包括：閘極電極；在該閘極電極上的閘極絕緣膜；在該閘極絕緣膜上的微晶半導體膜；在該微晶半導體膜上的緩衝層，該緩衝層具有凹部；在該緩衝層上的源極區域及汲極區域；在該源極區域上的源極電極；在該汲極區域上的汲極電極；與該源極電極及該汲極電極、該源極區域及該汲極區域的一部分、以及該緩衝層的一部分接觸的絕緣膜；以及在該絕緣膜上的像素電極，該像素電極藉經由在該絕緣膜中的接觸孔而與該源極電極或汲極電極的其中一個相連接，其中： 該緩衝層包括非晶半導體膜；該源極區域的一部分係露出在該源極電極的外側；該汲極區域的一部分係露出在該汲極電極的外側；該緩衝層延伸超過該源極區域的外側邊緣及該汲極區域的外側邊緣；並且與該閘極電極重疊的該源極區域的端部及該汲極區域的端部和該緩衝層的該凹部之側面相對齊。
  17. 如申請專利範圍第16項所述的顯示裝置，其中該緩衝層係包括含氮的非晶半導體膜。
  18. 如申請專利範圍第16項所述的顯示裝置，其中該緩衝層係包括含氫的非晶半導體膜。
  19. 如申請專利範圍第16項所述的顯示裝置，其中該緩衝層係包括含氟、氯、溴、或碘的非晶半導體膜。
  20. 如申請專利範圍第16項所述的顯示裝置，其中該顯示裝置是發光裝置。
  21. 一種顯示裝置，包括：閘極電極；在該閘極電極上的閘極絕緣膜；在該閘極絕緣膜上的微晶半導體膜；在該微晶半導體膜上的緩衝層；在該緩衝層上的源極區域及汲極區域；在該源極區域上的源極電極；以及在該汲極區域上的汲極電極，其中： 該緩衝層包括非晶半導體膜；該源極區域延伸超過該源極電極的外側邊緣；該汲極區域延伸超過該汲極電極的外側邊緣；該緩衝層的在該源極區域及該汲極區域之間的一部分被減薄；並且該緩衝層延伸超過該源極區域的外側邊緣及該汲極區域的外側邊緣。
  22. 如申請專利範圍第21項所述的顯示裝置，其中該緩衝層的一部分具有和該源極區域及該汲極區域的內側邊緣相對齊的側邊緣。
  23. 如申請專利範圍第21項所述的顯示裝置，其中該緩衝層係包括含氮的非晶半導體膜。
  24. 如申請專利範圍第21項所述的顯示裝置，其中該緩衝層係包括含氫的非晶半導體膜。
  25. 如申請專利範圍第21項所述的顯示裝置，其中該緩衝層係包括含氟、氯、溴、或碘的非晶半導體膜。
  26. 如申請專利範圍第21項所述的顯示裝置，其中該顯示裝置是發光裝置。
  27. 如申請專利範圍第1項所述的顯示裝置，其中該緩衝層的側表面係臺階狀。
  28. 如申請專利範圍第6項所述的顯示裝置，其中該緩衝層的側表面係臺階狀。
  29. 如申請專利範圍第11項所述的顯示裝置，其中該緩衝層的側表面係臺階狀。
  30. 如申請專利範圍第16項所述的顯示裝置，其中該緩衝層的側表面係臺階狀。
  31. 如申請專利範圍第21項所述的顯示裝置，其中該緩衝層的側表面係臺階狀。
TW097124726A 2007-07-06 2008-07-01 發光裝置 TWI493720B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179091 2007-07-06

Publications (2)

Publication Number Publication Date
TW200915578A TW200915578A (en) 2009-04-01
TWI493720B true TWI493720B (zh) 2015-07-21

Family

ID=40213976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097124726A TWI493720B (zh) 2007-07-06 2008-07-01 發光裝置

Country Status (5)

Country Link
US (1) US8334537B2 (zh)
JP (7) JP2009038354A (zh)
KR (1) KR101465188B1 (zh)
CN (1) CN101339960B (zh)
TW (1) TWI493720B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP5711463B2 (ja) * 2009-01-16 2015-04-30 株式会社半導体エネルギー研究所 薄膜トランジスタ
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5322805B2 (ja) * 2009-06-26 2013-10-23 三菱電機株式会社 画像表示素子及びその製造方法
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
US9178071B2 (en) 2010-09-13 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5784479B2 (ja) 2010-12-28 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US8629445B2 (en) 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180118803A (ko) * 2011-10-07 2018-10-31 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20150011472A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
US9671084B2 (en) 2015-07-23 2017-06-06 Kuroi Electric Co., Ltd. Display device
TWI656815B (zh) * 2016-06-21 2019-04-11 中華精測科技股份有限公司 具有過孔電容結構的電路板及其製造方法
US9653537B1 (en) * 2016-09-26 2017-05-16 International Business Machines Corporation Controlling threshold voltage in nanosheet transistors
CN108106973B (zh) * 2017-12-18 2020-01-10 大连理工大学 一种基于透明光弹材料同时测量饱和颗粒介质应力和位移的方法
CN109037037B (zh) * 2018-09-27 2023-09-01 武汉华星光电技术有限公司 低温多晶硅层、薄膜晶体管及其制作方法
DE102019116103B4 (de) * 2019-06-13 2021-04-22 Notion Systems GmbH Verfahren zum Beschriften einer Leiterplatte durch Erzeugen von Schattierungen in einer funktionalen Lackschicht

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
US6197625B1 (en) * 1997-12-29 2001-03-06 Lg. Philips Lcd Co., Ltd. Method of fabricating a thin film transistor
US20050205870A1 (en) * 2000-05-09 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
US5084777A (en) * 1989-11-14 1992-01-28 Greyhawk Systems, Inc. Light addressed liquid crystal light valve incorporating electrically insulating light blocking material of a-SiGe:H
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2868168B2 (ja) * 1991-08-23 1999-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07321202A (ja) * 1994-05-25 1995-12-08 Fuji Xerox Co Ltd 多層配線の形成方法
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
JPH09120062A (ja) * 1995-08-18 1997-05-06 Toshiba Electron Eng Corp カラーフィルタ基板及びその製造方法、それを用いた液晶表示素子及びその製造方法
JP3999824B2 (ja) * 1995-08-21 2007-10-31 東芝電子エンジニアリング株式会社 液晶表示素子
US6888608B2 (en) * 1995-09-06 2005-05-03 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH0980447A (ja) * 1995-09-08 1997-03-28 Toshiba Electron Eng Corp 液晶表示素子
KR0175410B1 (ko) * 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH10270701A (ja) * 1997-03-27 1998-10-09 Advanced Display:Kk 薄膜トランジスタおよびその製法
JPH1117188A (ja) 1997-06-23 1999-01-22 Sharp Corp アクティブマトリクス基板
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
KR100269521B1 (ko) * 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
JP3798133B2 (ja) 1997-11-21 2006-07-19 株式会社アドバンスト・ディスプレイ 薄膜トランジスタおよびこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法
JPH11177094A (ja) * 1997-12-08 1999-07-02 Advanced Display Inc 半導体薄膜トランジスタおよび該半導体薄膜トランジスタを含む半導体薄膜トランジスタアレイ基板
JP4011725B2 (ja) * 1998-04-24 2007-11-21 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4215905B2 (ja) * 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP4292350B2 (ja) * 1999-04-22 2009-07-08 栄 田中 液晶表示装置とその製造方法
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US6493050B1 (en) * 1999-10-26 2002-12-10 International Business Machines Corporation Wide viewing angle liquid crystal with ridge/slit pretilt, post spacer and dam structures and method for fabricating same
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
KR100840423B1 (ko) * 2000-04-04 2008-06-20 마쯔시다덴기산교 가부시키가이샤 박막의 제조방법 및 그 제조장치, 그리고 박막트랜지스터및 그 제조방법
JP2001311963A (ja) * 2000-04-27 2001-11-09 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
JP3992922B2 (ja) * 2000-11-27 2007-10-17 シャープ株式会社 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
SG142160A1 (en) * 2001-03-19 2008-05-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2003043523A (ja) * 2001-08-03 2003-02-13 Casio Comput Co Ltd 薄膜トランジスタパネル
JP3831868B2 (ja) * 2001-08-13 2006-10-11 大林精工株式会社 アクティブマトリックス表示装置とその製造方法
KR100803163B1 (ko) 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
TWI298478B (en) 2002-06-15 2008-07-01 Samsung Electronics Co Ltd Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI399580B (zh) * 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
DE10334265A1 (de) * 2003-07-25 2005-02-24 Basf Ag Thermoplastisches Polyurethan enthaltend Silangruppen
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR20050060963A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
JP2005322845A (ja) 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
US7433004B2 (en) * 2004-06-11 2008-10-07 Sharp Kabushiki Kaisha Color filter substrate, method of making the color filter substrate and display device including the color filter substrate
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US7417249B2 (en) * 2004-08-20 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum
US8148895B2 (en) * 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP2006164477A (ja) 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
JP5052033B2 (ja) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7579220B2 (en) * 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR101298940B1 (ko) * 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
JP4732118B2 (ja) * 2005-10-18 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101158896B1 (ko) * 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
JP2007142324A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 薄膜トランジスタおよび画像表示装置
US7432737B2 (en) 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US8022466B2 (en) * 2006-10-27 2011-09-20 Macronix International Co., Ltd. Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP5395382B2 (ja) * 2007-08-07 2014-01-22 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP5004101B2 (ja) * 2008-12-07 2012-08-22 栄 田中 高性能表示装置とその製造方法
JP5553531B2 (ja) * 2009-06-03 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197625B1 (en) * 1997-12-29 2001-03-06 Lg. Philips Lcd Co., Ltd. Method of fabricating a thin film transistor
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
US20050205870A1 (en) * 2000-05-09 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP5953357B2 (ja) 2016-07-20
JP7290769B2 (ja) 2023-06-13
CN101339960B (zh) 2012-07-04
JP2023118704A (ja) 2023-08-25
TW200915578A (en) 2009-04-01
JP2016192561A (ja) 2016-11-10
JP2018046300A (ja) 2018-03-22
JP2020061573A (ja) 2020-04-16
JP2022089874A (ja) 2022-06-16
JP6640823B2 (ja) 2020-02-05
US20090008645A1 (en) 2009-01-08
CN101339960A (zh) 2009-01-07
JP2015073106A (ja) 2015-04-16
KR101465188B1 (ko) 2014-11-25
KR20090004555A (ko) 2009-01-12
JP2009038354A (ja) 2009-02-19
US8334537B2 (en) 2012-12-18

Similar Documents

Publication Publication Date Title
TWI493720B (zh) 發光裝置
JP7340718B2 (ja) 半導体装置
US8921858B2 (en) Light-emitting device
TWI469222B (zh) 半導體裝置製造方法
TWI469223B (zh) 薄膜電晶體和顯示裝置的製造方法
US7910929B2 (en) Semiconductor device
TWI521712B (zh) 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP2009049384A (ja) 発光装置
JP2009038357A (ja) 表示装置の作製方法
JP5496500B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees