JP5004101B2 - 高性能表示装置とその製造方法 - Google Patents
高性能表示装置とその製造方法 Download PDFInfo
- Publication number
- JP5004101B2 JP5004101B2 JP2008336151A JP2008336151A JP5004101B2 JP 5004101 B2 JP5004101 B2 JP 5004101B2 JP 2008336151 A JP2008336151 A JP 2008336151A JP 2008336151 A JP2008336151 A JP 2008336151A JP 5004101 B2 JP5004101 B2 JP 5004101B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- thin film
- video signal
- forming
- signal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
ガラス基板を投入してからアクティブ素子基板が完成するまでの時間を短縮しないと、保管のためのストッカーを大量にクリーンルーム内に設置しなければならない。同様な問題はカラーフィルター基板の製造工程にも発生しており、大型液晶パネルの製造コストアップの原因になっていた。
ガラス基板が大きくなるにつれ真空排気速度を大きくしなければスループットが低下してくるので高価なクライオポンプの台数も急激に増加してきている。
〔手段1〕前記走査線を形成するプロセスとして次の工程を用いた。
i)基板の上に酸化チタン膜または酸化亜鉛膜または酸化チタンと酸化亜鉛の複合酸化膜を形成する。
ii)その上にパラジウムイオンまたは銀イオンまたはルテニウムイオンを吸着させる。
iii)走査線用のホトマスクを用いて紫外線を基板上に照射する。
iv)紫外線の照射されなかった領域の金属イオンを洗い流す。
v)走査線の形状に還元された金属を足場として無電界メッキ法を用いて、銅または、銀または、ルテニウムを成長させる。
これ以外に、基板上にパラジウムイオンを印刷法を用いて走査線の形状に印刷し、H2プラズマなどにより還元してから無電界メッキ法を用いても良い。
i)基板の上に酸化チタン膜または、酸化亜鉛膜または酸化チタンと酸化亜鉛の複合酸化膜を形成する。
ii)ブラックマスク用のホトマスクを用いて紫外線を照射する。この場合ブラックマスクの形成される部分には紫外線を照射しない。
iii)紫外線を照射された領域に水を吸着させる。
iv)水の吸着していない領域に黒色インクを塗布する。
i)基板の上に酸化チタン膜または酸化亜鉛膜または酸化チタンと酸化亜鉛の複合酸化膜を形成する。
ii)前記金属酸化膜の上にシリコン系または、フッ素系のはっすい処理をほどこす。
iii)ブラックマスク用のホトマスクを用いて紫外線を照射する。この場合ブラックマスクの形成される部分のみに紫外線を照射する。
iv)紫外線の照射された領域に黒色インクを塗布する。
従来の製造方法では、これらの金属は、真空スパッタリング方法によってガラス基板上に堆積された後、ホトレジストを塗布し、露光、現像、エッチングしてからホトレジストを除去する。ガラス基板が大きくなればなるほど真空装置も大型になりコストも急激に高くなる。さらに問題なのは基板が大きくなるとスループットは低下する傾向があることです。
このため、生産量を増加させるには、大きなクリーンルームを作り装置の台数を増加させる方法が用いられた。投資コストもランニングコストも非常に高いものになってきた。従来のプロセスを採用していては、コストダウンに限界があった。
無電界メッキ処理には、バッチ処理が可能でありスループットの大幅な改善ができる。レジスト工程を用いないのでレジストのはくり工程が必要なくなるので工程の大幅な短縮が可能となる。
本発明の手段19,20を用いることでバックライトの光が透過する領域の配向膜は、ラビングされやすくなり膜はがれは発生しなくなり大幅な歩溜りを向上できる。
パラジウムイオンを洗い流す。次に無電界メッキの手法を用いてパラジウムの上に銅を成長させる。この工程では酸化チタン膜や酸化亜鉛膜を用いているが、これらの膜は紫外線を当てると電子と正孔を作る光触媒効果があり、紫外線が照射された所のパラジウムイオンだけが金属パラジウムに還元される。金属パラジウムは基板に残り、パラジウムイオンは、洗い流される。残った金属パラジウムを核として銅を析出させる。可視光に対して透明で紫外線に対して光触媒効果を持っている金属酸化膜であれば酸化チタンや酸化亜鉛以外のものでも良い。
本発明ではパラジウムイオンを利用しているが、無電界メッキの足場となるものであれば、なんでもよい。金,ルテニウム,ロジウム,オスミウム,イルジウムプラチナなどのイオンでも適用可能である。コスト的な点からは銀,ルテニウム,パラジウムが低価格である。比抵抗の点からは銀,金,ロジウム,イリジウムがすぐれている。上記パラジウム金属を核として銅を析出させた後、銅は酸化されやすいので銅の表面にHiメッキをほどこす。Niメッキは無電界メッキでもよいし電気メッキでもよい。
本発明では走査線用のホトマスクを用いて、紫外線を必要な部分に照射しているが、ホトマスクを用いずにスポット状の紫外線を走査する方法でも必要な部分に紫外線を照射して走査線を形成可能である。図67にあるように、はじめから印刷法を用いて走査線の形状にパラジウムイオンを吸着させてからH2プラズマ処理などによりパラジウムイオンを金属パラジウムに還元する。この後無電界メッキ法を用いて金属パラジウムの上に銅を成長させる方法も可能である。
無電界メッキで成長させた金属が銅の場合、後の工程で酸化されやすいので銅の表面にNiメッキをほどこすとよい。
未露光部のポジレジスト膜厚▲65▼は1.2〜2.0μm程度であり、半透過光量領域の露光領域のポジレジスト膜厚▲66▼は、0.05〜0.2μm付近を利用する。図62は、本発明で用いた、プロセスフローの図である。n+層の上の金属層はウェットエッチングで加工して、映像信号配線と液晶駆動用の画素電極と端子部領域のみを残す。次にドライエッチングで必要のない領域のn+層とノンドープ半導体層を除去する。それから薄膜トランジスタ素子のチャネル部分▲63▼の薄く残ったポジレジストをプラズマアッシング処理により除去してから、チャネル部の金層層とn+層を前と同じウェットエッチングとドライエッチングにより除去する。次にホトレジストをはくりした後パッシベーション膜を局所的に部分堆積してアクティブ素子基板が完成する。
ホトマスクプロセスは全工程で2回だけであるが、ホトレジスト工程は1回だけしか用いていない。
次に金属膜を基板全面に堆積し映像信号配線と液晶駆動電極とをパターンニングする。金属の除去された部分のn+アモルファスシリコン膜とアモルファスシリコン半導体層を除去してから、再度透明導電膜や、金属膜を基板全面に堆積する。次に映像信号配線と液晶駆動電極とを電気的に分離するために、薄膜トランジスタ素子のチャネル部分の最初の金属膜とn+アモルファスシリコン膜を除去する。最後に局部的にパッシベーション膜を堆積する。ホトマスクプロセスは全工程で3回である。ホトレジスト工程は2回だけである。
ホトマスクプロセスは全工程で3回である。ホトレジスト工程は2回だけである。
次に映像信号配線と液晶駆動電極を形成するために金属膜を基板全面に堆積する。映像信号配線と液晶駆動電極をパターンニングしてから、よぶんなn+アモルファスシリコン膜と、アモルファスシリコン半導体膜を除去する。最後にパッシベーション膜を局部的に堆積する。本工程では最後のパッシベーション膜は絶対に必要というわけではない。ホトマスクプロセスは全工程で3回である。ホトレジスト工程は2回だけである。
実施例17,実施例18ともに実施例12と同様にカーボン膜▲34▼とアモルファスシリコン半導体膜▲32▼とn+アモルファスシリコン膜▲6▼は、真空をやぶらずに連続堆積することが薄膜トランジスタ特性向上に重要である。実施例17,実施例18ともにカーボン膜は界面準位密度低減効果がある。カーボン膜はゲート絶縁膜として作用しており実施例17,実施例18ではゲート絶縁膜は3層構造となり走査線と映像信号配線のショートを大幅に低減できる。
本発明の配向膜塗布形状は、図34にあるようにメインシールライン▲55▼の両側に配向膜を塗布している。LCDセルに分離した時の断面図が図33である。ガラスの切断した端部まで配向膜が存在するために液晶注入して注入口を封止した後の洗浄プロセスで洗浄液がLCDセルのすき間に侵入することを防止できる。このためシール周辺からの水分の侵入が減少し、シール周辺ムラの発生が防止できる。横電界方式液晶モードでは液晶化合物としてシアノ系の液晶が混入されているためにLCDセル内部に水分が侵入するとシアノ系の液晶が加水分解して液晶の特性変化が生じやすかった。本発明によりこの問題を大幅に改善できる。
さらに偏光板の表面に酸化チタン層とダイヤモンドライクカーボン層▲80▼をもうけることできずのつきにくい偏光板を作ることができる。
カラーフィルターのブラックマスク用ホトマスクを用いて紫外線を照射する。
この場合ブラックマスクの形成される部分には、紫外線を照射しない。
次に紫外線の照射された領域に水を吸着させる。それから水の吸着していない領域に黒インクを塗布してから基板を加熱し黒インクを硬化させる。次にR,G,B三色のカラーフィルターをインクジェット法やフレキソ印刷法を用いて形成する。図65は本工程により作られたカラーフィルター基板の断面図である。
実施例24,実施例25の工程を用いるとホトレジスト工程をまったく使用しないカラーフィルター工程を作ることができる。製造工程の大幅な短縮化が可能となりコストの安い大型画面のカラーフィルターを作ることができる。
さらにホトレジスト工程は1回から2回程度までに減少できるのでクリーンルームの面積を減少でき、露光装置や洗浄装置、レジスト関連装置やクリーン保管庫の数を大幅に低減できる。初期投資の金額も大幅に低減でき、工場のランニングコストも大幅に改善できる。
工程が短縮化できるので、品質管理もしやすく量産工場の運営人員数も大幅に減少できる。生産効率も大幅に向上しコストの安いアクティブ素子が作れる。横電界方式の液晶モードで一番問題となっていた配向処理のしにくさや残像問題も本発明により解決された。信頼性の高いフッ素系の液晶だけを使用できるのでバックライトの熱による経時変化も生じなくなりLCDモジュール全体の信頼性が向上する。
本発明のカラーフィルター基板はホトレジスト工程はまったくなくホトマスクによるパターン焼きつけの工程が一回だけですむので、従来の顔料レジストを用いたカラーフィルター工程とくらべると大幅な工程短縮化がはかれる。生産コストも大幅に低減できる。
本発明の薄膜トランジスタ素子を用いることで従来のアモルファスシリコントランジスタにくらべて電子移動度を大幅に改善できる。さらに抵抗の低い銅をゲート金属に用いることで走査信号信号波形の歪をおさえることができ、大型高精細広視野角の液晶パネルを低コストで実現できる。
2………走査線(ゲート電極)
3………走査線端子部
4………ゲート絶縁膜
5………薄膜半導体層(ノンドープ層)
6………リンをドープしたn+半導体層
7………映像信号配線
8………ドレイン電極
9………映像信号配線端子部
10……画素電極コンタクト・ホール
11……走査線端子部コンタクトホール
12……映像信号配線コンタクトホール
13……走査線端子部駆動IC接合電極(透明電極)
14……画素電極(透明電極)
15……映像信号配線端子部駆動IC接合電極(透明電極)
16……パッシベーション膜
17……横電界方式液晶駆動電極(画素電極)
18……横電界方式共通電極
19……透明光触媒膜
20……パラジウムイオン吸着層
21……紫外光
22……金属パラジウム膜
23……銅メッキ膜
24……ニッケルメッキ膜
25……走査線端子部駆動IC接合電極(金属電極)
26……エッチングストッパー絶縁膜
27……有効画素領域周辺共通電極
28……共通電極端子部
29……ゲート絶縁膜局所堆積領域
30……パッシベーション膜局所堆積領域
31……静電気対策用保護アクティブ素子
32……アモルファスシリコン層
33……ポリシリコン層
34……アモルファスカーボン層またはダイヤモンドライクカーボン層
35……n+−a−si層が酸化され絶縁膜化した層
36……紫外線ランプ
37……紫外線反射ミラー
38……石英窓ガラス
39……ワイヤーメッシュ電極
40……アクティブマトリックス基板
41……サセプター電極
42……Rf高周波電源
43……配向膜
44……透明平坦化絶縁膜
45……透明メガ型ホト平坦化膜
46……ガラス基板エッチング領域
47……静電気帯電防止用オーバーコート膜
48……樹脂BM(ブラックマスク)
49……カラーフィルター層
50……透明オーバーコート膜
51……カラーフィルター用ガラス基板
52……LCDセル・有効画面内部の配向膜
53……LCDセル・有効画面外部の配向膜
54……メインシール材
55……メインシールライン
56……液晶注入口封止材
57……ガラスエッチング液侵入防止用配向膜
58……横方向放電用ワイヤー電極
59……ホトマスク用石英ガラス基板
60……半透過ホトマスク領域
61……ホトマスク金属(CrまたはMo)
62……映像信号配線ホトマスク完全遮断領域
63……トランジスタ・チャネル部半透過領域
64……ドレイン電極ホトマスク完全遮断領域
65……ポジレジストUV露光完全遮断領域の現像後の膜厚
66……ポジレジストUV露光半透過領域の現像後の膜厚
67……ポジレジスト
68……浸し水
69……黒色インク
70……インク反発処理層
71……オーバーコート膜
72……カラーフィルター層
73……共通電極と平坦化膜のオーバーラップ長
74……画素電極と平坦化膜オーバーラップ長
75……印刷されたパラジウムイオン層
76……アルミニウム合金走査線
77……アルミニウム陽極酸化膜
78……ゲート絶縁膜(プラズマCVDシリコン窒化膜)
79……ゲート絶縁膜(シリコン酸化膜)
80……ダイヤモンドライクカーボン層
81……ベースフィルム
82……偏光層
83……静電気対策用透明抵抗接着材層
84……酸化チタン膜
85……フッ酸水溶液しみこみ防止シール接着材(LCセルメインシール材と同じ材料)
Claims (6)
- アクティブマトリックス型薄型トランジスタ素子基板の製造方法に関して、
基板にゲート電極を形成する工程と、
前記ゲート電極の上にゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上に、半導体層としてポリシリコン半導体層とアモルファスシリコン半導体層とn + アモルファスシリコン半導体層をこの順に成膜する工程と、
前記半導体層の上に、映像信号配線とドレイン電極を形成するための金属層を少なくとも1層以上成膜する工程と、
1枚のホトマスクに薄型トランジスタ素子のチャネル形成領域と映像信号配線とドレイン電極を形成する領域が形成されており、かつ薄膜トランジスタ素子のチャネル形成領域の透過露光光量が調整されているホトマスクを用いて、前記金属層と前記半導体層のエッチング処理と、2つの厚さに現像されたレジストのアッシング処理とを別々に交互におこなうことで1回のホトリソグラフィー工程で、薄型トランジスタ素子のチャネル形成と映像信号配線形成とドレイン電極形成を同時におこなう工程と、
を含むことを特徴とするアクティブマトリックス型薄膜トランジスタ素子基板の製造方法。 - アクティブマトリックス型薄膜トランジスタ素子基板の製造方法に関して、
基板にゲート電極を形成する工程と、
前記ゲート電極の上にゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上に半導体層としてポリシリコン半導体層とアモルファスシリコン半導体層とn + アモルファスシリコン半導体層を、この順に成膜する工程と、
前記半導体層の上に映像信号配線とドレイン電極を形成するための金属層を少なくとも1層以上成膜する工程と、
1枚のホトマスクに薄膜トランジスタ素子のチャネル形成領域と映像信号配線とドレイン電極を形成する領域が形成されておりかつ、前記薄膜トランジスタ素子のチャネル形成領域の透過露光光量が調整されているホトマスクを用いて、前記金属層はウェットエッチング法でパターニング加工し、前記半導体層はドライエッチング法でパターニング加工することで、薄膜トランジスタ素子のチャネル形成と映像信号配線形成とドレイン電極形成を、同時に1回のホトリソグラフィー工程でおこなう工程と
を含むことを特徴とするアクティブマトリックス型薄膜トランジスタ素子基板の製造方法。 - 請求項1または、請求項2の製造方法を用いて作られたアクティブマトリックス型薄膜トランジスタ表示装置に関して、
前記映像信号配線と前記ドレイン電極を形成している金属層の下層には、ポリシリコン半導体層とアモルファスシリコン半導体層とn + アモルファスシリコン半導体層からなる3層の半導体層が存在し、前記3層の半導体層は、前記金属層と同じ形状に加工されており、かつ映像信号配線とドレイン電極の金属層は、前記アモルファスシリコン半導体層とポリシリコン半導体層の2層とは、直接接触しておらず、かつ薄膜半導体トランジスタ素子のチャネル領域の半導体層がポリシリコン半導体層とアモルファスシリコン半導体層の2層から形成されていることを特徴とするアクティグマトリックス型薄膜トランジスタ表示装置。 - アクティブマトリックス型薄膜トランジスタ素子基板の製造方法に関して、
基板にゲート電極を形成する工程と、
前記ゲート電極の上にゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上に、半導体層としてポリシリコン半導体層とアモルファスシリコン半導体層とn + アモルファスシリコン半導体層をこの順に成膜する工程と、
前記半導体層の上に、映像信号配線とドレイン電極と映像信号配線端子部を形成するための金属層を少なくとも1層以上成膜する工程と、
1枚のホトマスクに薄膜トランジスタ素子のチャネル形成領域と映像信号配線とドレイン電極と映像信号配線端子部を形成する領域が形成されており、かつ薄膜トランジスタ素子のチャネル形成領域の透過露光光量が調整されているホトマスクを用いて、前記金属層と前記半導体層のエッチング処理と、
2つの厚さに現像されたレジストのアッシング処理とを別々に交互におこなうことで、1回のホトリソグラフィー工程で薄膜トランジスタ素子のチャネル形成と映像信号配線形成とドレイン電極形成と映像信号配線端子部形成とを同時におこなう工程と、
を含むことを特徴とするアクティブマトリックス型薄型トランジスタ素子基板の製造方法。 - アクティブマトリックス型薄膜トランジスタ素子基板の製造方法に関して、
基板にゲート電極を形成する工程と、
前記ゲート電極の上にゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上に、半導体層としてポリシリコン半導体層とアモルファスシリコン半導体層とn + アモルファスシリコン半導体層をこの順に成膜する工程と、
前記半導体層の上に、映像信号配線とドレイン電極と映像信号配線端子部を形成するための金属層を少なくとも1層以上成膜する工程と、
1枚のホトマスクに、薄膜トランジスタ素子のチャネル形成領域と映像信号配線とドレイン電極と映像信号配線端子部を形成する領域が形成されており、かつ薄膜トランジスタ素子のチャネル形成領域の透過露光光量が調整されているホトマスクを用いて、前記金属層はウェットエッチング法でパターニング加工し、前記半導体層はドライエッチング法でパターニング加工することで、薄膜トランジスタ素子のチャネル形成と映像信号配線形成とドレイン電極形成と映像信号配線端子部形成を同時に1回のホトリソグラフィー工程でおこなう工程と
を含むことを特徴とするアクティブマトリックス型薄膜トランジスタ素子基板の製造方法。 - 請求項4または請求項5の製造方法を用いて作られたアクティブマトリックス型薄膜トランジスタ表示装置に関して、
前記映像信号配線と前記ドレイン電極と前記映像信号配線端子部を形成している金属層の下層には、ポリシリコン半導体層とアモルファスシリコン半導体層とn + アモルファスシリコン半導体層からなる3層の半導体層が存在し、前記3層の半導体層は、前記金属層と同じ形状に加工されており、かつ映像信号配線とドレイン電極と映像信号配線端子部の金属層は、前記アモルファスシリコン半導体層とポリシリコン半導体層の2層とは、直接接触しておらず、かつ薄膜半導体トランジスタ素子のチャネル領域の半導体層がポリシリコン半導体層とアモルファスシリコン半導体層の2層から形成されていることを特徴とするアクティブマトリックス型薄膜トランジスタ表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008336151A JP5004101B2 (ja) | 2008-12-07 | 2008-12-07 | 高性能表示装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008336151A JP5004101B2 (ja) | 2008-12-07 | 2008-12-07 | 高性能表示装置とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16422399A Division JP4292350B2 (ja) | 1999-04-22 | 1999-04-22 | 液晶表示装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009163247A JP2009163247A (ja) | 2009-07-23 |
JP5004101B2 true JP5004101B2 (ja) | 2012-08-22 |
Family
ID=40965860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008336151A Expired - Lifetime JP5004101B2 (ja) | 2008-12-07 | 2008-12-07 | 高性能表示装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5004101B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8334537B2 (en) * | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
CN101806998B (zh) * | 2010-03-15 | 2012-05-09 | 彩虹集团公司 | 硅基电润湿微显示器件下基板的制作方法 |
CN108028030A (zh) * | 2015-09-10 | 2018-05-11 | 堺显示器制品株式会社 | 显示装置和显示装置的制造方法 |
CN109300916A (zh) * | 2018-09-30 | 2019-02-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板及其制备方法和显示器件 |
CN112309968A (zh) * | 2020-10-22 | 2021-02-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板制作方法及显示面板 |
CN112490282B (zh) * | 2020-12-03 | 2022-07-12 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制备方法 |
CN112713138B (zh) * | 2020-12-28 | 2024-05-17 | 武汉天马微电子有限公司 | 一种柔性基板及显示面板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04165352A (ja) * | 1990-10-30 | 1992-06-11 | Nikon Corp | フォトマスク |
JP2814319B2 (ja) * | 1991-08-29 | 1998-10-22 | 株式会社日立製作所 | 液晶表示装置及びその製造方法 |
JPH0627636A (ja) * | 1992-07-10 | 1994-02-04 | Seiko Epson Corp | フォトマスク及びフォトマスクの製造方法及びエッチング方法及び露光方法 |
JPH07244297A (ja) * | 1994-03-07 | 1995-09-19 | Hitachi Ltd | 液晶表示装置 |
JPH0855993A (ja) * | 1994-08-12 | 1996-02-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
JP3410617B2 (ja) * | 1996-11-29 | 2003-05-26 | シャープ株式会社 | 薄膜のパターニング方法 |
-
2008
- 2008-12-07 JP JP2008336151A patent/JP5004101B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2009163247A (ja) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5004101B2 (ja) | 高性能表示装置とその製造方法 | |
JP4292350B2 (ja) | 液晶表示装置とその製造方法 | |
JP3267271B2 (ja) | 液晶表示装置およびその製造法 | |
JP3472422B2 (ja) | 液晶装置の製造方法 | |
KR100792982B1 (ko) | 전기광학소자의 제조방법 | |
JP3616584B2 (ja) | パターン形成方法及びそれを用いた表示装置の製造方法 | |
JP5261300B2 (ja) | 液晶表示装置 | |
WO2020042311A1 (zh) | 阵列基板、显示面板及显示器 | |
EP2720079A1 (en) | Liquid crystal display device and manufacturing method thereof | |
GB2420866A (en) | Liquid crystal display device with bubble trap | |
US20110147743A1 (en) | Thin film transistor substrate and method for fabricating the same | |
US20080035917A1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
WO2018032670A1 (zh) | Tft基板的制作方法 | |
JP2004163922A (ja) | 液晶表示装置の製造方法 | |
GB2531203A (en) | Manufacturing method for TFT-LCD array substrate, liquid crystal panel and liquid crystal display | |
CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
US9019462B2 (en) | Array substrate and method for manufacturing the same, and display device | |
US20150187894A1 (en) | Display device substrate and display device equipped with same | |
US8421941B2 (en) | TFT substrate and method of manufacturing the same | |
JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
JP2009075613A (ja) | 低コスト表示装置を製造するためのホトマスク構造 | |
KR100769162B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR20120072817A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
KR100862535B1 (ko) | 칼럼 스페이서를 이용한 액정표시장치 및 그 제조방법 | |
US20020085142A1 (en) | Liquid crystal display device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20190601 Year of fee payment: 7 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |