JPH07244297A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07244297A JPH07244297A JP3561394A JP3561394A JPH07244297A JP H07244297 A JPH07244297 A JP H07244297A JP 3561394 A JP3561394 A JP 3561394A JP 3561394 A JP3561394 A JP 3561394A JP H07244297 A JPH07244297 A JP H07244297A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- video signal
- film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 74
- 239000010408 film Substances 0.000 claims abstract description 258
- 239000004065 semiconductor Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 70
- 239000011159 matrix material Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 abstract description 38
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 abstract description 26
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 abstract description 26
- 229910004444 SUB1 Inorganic materials 0.000 abstract description 26
- 229910004438 SUB2 Inorganic materials 0.000 abstract description 15
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 abstract description 15
- 101150018444 sub2 gene Proteins 0.000 abstract description 15
- 238000000034 method Methods 0.000 description 17
- 239000011651 chromium Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000010407 anodic oxide Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910018904 PSV1 Inorganic materials 0.000 description 4
- 229910018888 PSV2 Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 101150046160 POL1 gene Proteins 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 101150110488 POL2 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 229960000583 acetic acid Drugs 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- LFYJSSARVMHQJB-QIXNEVBVSA-N bakuchiol Chemical compound CC(C)=CCC[C@@](C)(C=C)\C=C\C1=CC=C(O)C=C1 LFYJSSARVMHQJB-QIXNEVBVSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- OSDXSOSJRPQCHJ-XVNBXDOJSA-N methyl 3-(3,4-dihydroxyphenyl)-3-[(E)-3-(3,4-dihydroxyphenyl)prop-2-enoyl]oxypropanoate Chemical compound C=1C=C(O)C(O)=CC=1C(CC(=O)OC)OC(=O)\C=C\C1=CC=C(O)C(O)=C1 OSDXSOSJRPQCHJ-XVNBXDOJSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000001044 red dye Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133502—Antiglare, refractive index matching layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】外光の信号線による反射を抑制する。
【構成】映像信号線（ＤＬ）と第１の透明ガラス基板
（ＳＵＢ１）との間に、映像信号線（ＤＬ）のパターン
に沿ってｉ型半導体層（ＡＳ）とゲート絶縁膜（ＧＩ）
を設け、かつ、バックライトが第２の透明ガラス基板
（ＳＵＢ２）側に配置されている構成。 【効果】外光の信号線による反射が防止でき、表示品質
が向上する。
（ＳＵＢ１）との間に、映像信号線（ＤＬ）のパターン
に沿ってｉ型半導体層（ＡＳ）とゲート絶縁膜（ＧＩ）
を設け、かつ、バックライトが第２の透明ガラス基板
（ＳＵＢ２）側に配置されている構成。 【効果】外光の信号線による反射が防止でき、表示品質
が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）等をスイッチング素子として使用したアクティブ
・マトリクス方式の液晶表示装置に関する。
ＦＴ）等をスイッチング素子として使用したアクティブ
・マトリクス方式の液晶表示装置に関する。
【０００２】
【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置は、マトリクス状に配列された複数の画素
電極のそれぞれに対応して非線形素子（スイッチング素
子）を設けたものである。各画素における液晶は理論的
には常時駆動（デューティ比 1.0）されているので、時
分割駆動方式を採用している、いわゆる単純マトリクス
方式と比べてアクティブ方式はコントラストが良く、特
にカラー液晶表示装置では欠かせない技術となりつつあ
る。スイッチング素子として代表的なものとしては薄膜
トランジスタ（ＴＦＴ）がある。
液晶表示装置は、マトリクス状に配列された複数の画素
電極のそれぞれに対応して非線形素子（スイッチング素
子）を設けたものである。各画素における液晶は理論的
には常時駆動（デューティ比 1.0）されているので、時
分割駆動方式を採用している、いわゆる単純マトリクス
方式と比べてアクティブ方式はコントラストが良く、特
にカラー液晶表示装置では欠かせない技術となりつつあ
る。スイッチング素子として代表的なものとしては薄膜
トランジスタ（ＴＦＴ）がある。
【０００３】液晶表示装置は、例えば、透明導電膜から
なる表示用画素電極と配向膜等をそれぞれ積層した面が
対向するように所定の間隙を隔てて２枚の透明ガラス基
板を重ね合わせ、該両基板間の縁部近傍に枠状に設けた
シール材により、両基板を貼り合わせると共に、シール
材の一部に設けた液晶封入口から両基板間のシール材の
内側に液晶を封入、封止し、さらに両基板の外側に偏光
板を設置または貼り付けてなる液晶表示パネル（液晶表
示素子）と、液晶表示パネルの下に配置され、液晶表示
パネルに光を供給するバックライトと、液晶表示パネル
の外周部の外側に配置され、液晶駆動用の回路が形成さ
れたプリント基板と、これらの各部材を保持するモール
ド成形品である枠状体と、これらの各部材を収納し、液
晶表示窓があけられた金属製フレーム等を含んで構成さ
れている。
なる表示用画素電極と配向膜等をそれぞれ積層した面が
対向するように所定の間隙を隔てて２枚の透明ガラス基
板を重ね合わせ、該両基板間の縁部近傍に枠状に設けた
シール材により、両基板を貼り合わせると共に、シール
材の一部に設けた液晶封入口から両基板間のシール材の
内側に液晶を封入、封止し、さらに両基板の外側に偏光
板を設置または貼り付けてなる液晶表示パネル（液晶表
示素子）と、液晶表示パネルの下に配置され、液晶表示
パネルに光を供給するバックライトと、液晶表示パネル
の外周部の外側に配置され、液晶駆動用の回路が形成さ
れたプリント基板と、これらの各部材を保持するモール
ド成形品である枠状体と、これらの各部材を収納し、液
晶表示窓があけられた金属製フレーム等を含んで構成さ
れている。
【０００４】液晶表示パネルを構成する２枚の透明ガラ
ス基板のうち、第１の透明ガラス基板の面上に形成され
た表示用電極である透明画素電極は、隣接する２本の走
査信号線（左右方向に延在し、上下方向に複数本配置さ
れている。ゲート信号線または水平信号線とも称す。ス
イッチング素子としての薄膜トランジスタのゲート電極
を兼ねる）と、隣接する２本の映像信号線（上下方向に
延在し、左右方向に複数本配置されている。ドレイン信
号線、データ信号線または垂直信号線とも称す。薄膜ト
ランジスタのドレイン電極を兼ねる）との交差領域内に
薄膜トランジスタ等のスイッチング素子と共に各画素に
対応して各画素毎に形成されている。
ス基板のうち、第１の透明ガラス基板の面上に形成され
た表示用電極である透明画素電極は、隣接する２本の走
査信号線（左右方向に延在し、上下方向に複数本配置さ
れている。ゲート信号線または水平信号線とも称す。ス
イッチング素子としての薄膜トランジスタのゲート電極
を兼ねる）と、隣接する２本の映像信号線（上下方向に
延在し、左右方向に複数本配置されている。ドレイン信
号線、データ信号線または垂直信号線とも称す。薄膜ト
ランジスタのドレイン電極を兼ねる）との交差領域内に
薄膜トランジスタ等のスイッチング素子と共に各画素に
対応して各画素毎に形成されている。
【０００５】
【発明が解決しようとする課題】従来のアクティブ・マ
トリクス方式の液晶表示装置では、第１の透明ガラス基
板の内面に形成された走査信号線と映像信号線の形成材
料として、例えばクロム（Ｃｒ）、アルミニウム（Ａ
ｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）等の低抵
抗の金属を用いている。したがって、液晶表示パネルの
第１の透明ガラス基板を使用者側（表示画面側・観察
側）に配置した場合（すなわち、もう一方の第２の基板
側にバックライトを配置した場合）、表示画面側の外部
からの入射光がこれらの信号線により外側に反射し、画
面が見にくく（鏡のようになる）、コントラストが低下
し、表示品質が低下する問題がある。なお、従来技術で
は、透明ガラス基板と映像信号線との間に窒化シリコン
（ＳｉＮx）からなるゲート絶縁膜が介在されている場
合があるが、この膜は無色透明なので、外部入射光の反
射の問題が生じる。
トリクス方式の液晶表示装置では、第１の透明ガラス基
板の内面に形成された走査信号線と映像信号線の形成材
料として、例えばクロム（Ｃｒ）、アルミニウム（Ａ
ｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）等の低抵
抗の金属を用いている。したがって、液晶表示パネルの
第１の透明ガラス基板を使用者側（表示画面側・観察
側）に配置した場合（すなわち、もう一方の第２の基板
側にバックライトを配置した場合）、表示画面側の外部
からの入射光がこれらの信号線により外側に反射し、画
面が見にくく（鏡のようになる）、コントラストが低下
し、表示品質が低下する問題がある。なお、従来技術で
は、透明ガラス基板と映像信号線との間に窒化シリコン
（ＳｉＮx）からなるゲート絶縁膜が介在されている場
合があるが、この膜は無色透明なので、外部入射光の反
射の問題が生じる。
【０００６】また、画素電極と信号線との間からの漏れ
光を遮断するため、第２の基板の内面の画素電極の周囲
にブラックマトリクスが形成されることが多いが、この
ブラックマトリクスの形成材料もＣｒ等の金属を用いて
おり、この第２の基板を使用者側に配置した場合も、同
様の外部入射光の反射の問題が生じる。
光を遮断するため、第２の基板の内面の画素電極の周囲
にブラックマトリクスが形成されることが多いが、この
ブラックマトリクスの形成材料もＣｒ等の金属を用いて
おり、この第２の基板を使用者側に配置した場合も、同
様の外部入射光の反射の問題が生じる。
【０００７】本発明の目的は、上記外部入射光の反射の
問題を低減し、表示品質を向上することができる液晶表
示装置を提供することにある。
問題を低減し、表示品質を向上することができる液晶表
示装置を提供することにある。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明は、水平方向に延在し、かつ垂直方向に複
数本配置された走査信号線と、垂直方向に延在し、かつ
水平方向に複数本配置された映像信号線と、隣接する２
本の前記走査信号線と隣接する２本の前記映像信号線と
の交差領域内（交差とは、接触して交差するのではな
く、基板面と垂直方向に見た場合に交差する意）にそれ
ぞれ配置された第１の画素電極とスイッチング素子（例
えば薄膜トランジスタ）とを設けた第１の絶縁基板と、
前記第１の画素電極に対向して第２の画素電極を設けた
第２の絶縁基板とを所定の間隙を隔てて重ね合わせ、前
記両基板間に液晶を封止して成る液晶表示パネルを有す
る液晶表示装置において、前記映像信号線と前記第１の
絶縁基板との間に、半導体膜、または半導体膜と絶縁膜
（絶縁膜が第１の絶縁基板側）が前記映像信号線に沿っ
た形状にパターニングされ、かつ、バックライトが前記
第２の絶縁基板側に配置されていることを特徴とする。
めに、本発明は、水平方向に延在し、かつ垂直方向に複
数本配置された走査信号線と、垂直方向に延在し、かつ
水平方向に複数本配置された映像信号線と、隣接する２
本の前記走査信号線と隣接する２本の前記映像信号線と
の交差領域内（交差とは、接触して交差するのではな
く、基板面と垂直方向に見た場合に交差する意）にそれ
ぞれ配置された第１の画素電極とスイッチング素子（例
えば薄膜トランジスタ）とを設けた第１の絶縁基板と、
前記第１の画素電極に対向して第２の画素電極を設けた
第２の絶縁基板とを所定の間隙を隔てて重ね合わせ、前
記両基板間に液晶を封止して成る液晶表示パネルを有す
る液晶表示装置において、前記映像信号線と前記第１の
絶縁基板との間に、半導体膜、または半導体膜と絶縁膜
（絶縁膜が第１の絶縁基板側）が前記映像信号線に沿っ
た形状にパターニングされ、かつ、バックライトが前記
第２の絶縁基板側に配置されていることを特徴とする。
【０００９】また、前記第２の絶縁基板の面上に形成さ
れたブラックマトリクスが半導体膜から成り、かつ、バ
ックライトが前記第１の絶縁基板側に配置されているこ
とを特徴とする。
れたブラックマトリクスが半導体膜から成り、かつ、バ
ックライトが前記第１の絶縁基板側に配置されているこ
とを特徴とする。
【００１０】前記半導体膜は例えば非晶質シリコン、前
記絶縁膜は例えば酸化シリコン、窒化シリコン等の薄膜
トランジスタのゲート絶縁膜と同一材料である。前記半
導体膜、前記絶縁膜の幅は前記映像信号線の幅と同一
か、または前記映像信号線の幅より大きく形成する。あ
るいは、前記絶縁膜の幅≧前記半導体膜の幅≧前記映像
信号線の幅の関係を有することを特徴とする。
記絶縁膜は例えば酸化シリコン、窒化シリコン等の薄膜
トランジスタのゲート絶縁膜と同一材料である。前記半
導体膜、前記絶縁膜の幅は前記映像信号線の幅と同一
か、または前記映像信号線の幅より大きく形成する。あ
るいは、前記絶縁膜の幅≧前記半導体膜の幅≧前記映像
信号線の幅の関係を有することを特徴とする。
【００１１】また、前記半導体膜、前記絶縁膜が前記第
１の画素電極と重なっていないことを特徴とする。
１の画素電極と重なっていないことを特徴とする。
【００１２】また、前記半導体膜は、前記薄膜トランジ
スタのチャネル領域となる半導体膜と同一形成工程にお
いて同一材料で形成されていることを特徴とする。
スタのチャネル領域となる半導体膜と同一形成工程にお
いて同一材料で形成されていることを特徴とする。
【００１３】また、前記半導体膜のパターニング形状は
前記薄膜トランジスタが形成されている部分以外で前記
映像信号線のパターニング形状とほぼ同一であることを
特徴とする。
前記薄膜トランジスタが形成されている部分以外で前記
映像信号線のパターニング形状とほぼ同一であることを
特徴とする。
【００１４】また、前記絶縁膜が、前記薄膜トランジス
タのゲート絶縁膜と同一形成工程において同一材料で形
成されていることを特徴とする。
タのゲート絶縁膜と同一形成工程において同一材料で形
成されていることを特徴とする。
【００１５】また、前記半導体膜と前記第１の画素電極
との間の部分の、前記両基板面と垂直方向に対応する前
記第２の絶縁基板面の部分にカラーフィルタが形成され
ていることを特徴とする。
との間の部分の、前記両基板面と垂直方向に対応する前
記第２の絶縁基板面の部分にカラーフィルタが形成され
ていることを特徴とする。
【００１６】さらに、前記走査信号線と前記第１の絶縁
基板との間に、反射防止膜が前記映像信号線に沿った形
状にパターニングされていることを特徴とする。
基板との間に、反射防止膜が前記映像信号線に沿った形
状にパターニングされていることを特徴とする。
【００１７】前記薄膜トランジスタが、前記第１の絶縁
基板上に順次、ゲート電極、ゲート絶縁膜、チャネル形
成用半導体層、ソース・ドレイン電極が形成された逆ス
タガ構造を採っていることを特徴とする。
基板上に順次、ゲート電極、ゲート絶縁膜、チャネル形
成用半導体層、ソース・ドレイン電極が形成された逆ス
タガ構造を採っていることを特徴とする。
【００１８】
【作用】本発明の液晶表示装置では、バックライトを第
２の絶縁基板側に配置し、第１の絶縁基板側が使用者側
（表示画面側・観察側）となる場合、映像信号線と第１
の絶縁基板との間に、半導体膜、または半導体膜と絶縁
膜（絶縁膜が第１の絶縁基板側）を映像信号線に沿った
形状にパターニングして介在させたので、表示画面側の
外部からの入射光が映像信号線により外側（使用者側）
に反射し、画面が見にくくなり（鏡のようになる）、コ
ントラスト（黒と白の輝度差）が低下し、表示品質が低
下する問題を解決でき、画像品質を向上できる。
２の絶縁基板側に配置し、第１の絶縁基板側が使用者側
（表示画面側・観察側）となる場合、映像信号線と第１
の絶縁基板との間に、半導体膜、または半導体膜と絶縁
膜（絶縁膜が第１の絶縁基板側）を映像信号線に沿った
形状にパターニングして介在させたので、表示画面側の
外部からの入射光が映像信号線により外側（使用者側）
に反射し、画面が見にくくなり（鏡のようになる）、コ
ントラスト（黒と白の輝度差）が低下し、表示品質が低
下する問題を解決でき、画像品質を向上できる。
【００１９】ところで、従来の液晶表示パネルでは、液
晶表示パネルの絶縁基板面と垂直な方向から見た場合、
走査信号線と映像信号線とが交差する箇所に部分的に、
層間の短絡を防止する目的で、薄膜トランジスタのチャ
ネル用半導体膜を形成する際に、この半導体膜と同一の
材料の非晶質シリコンを設けている。これに対して、本
発明では、映像信号線の全線下に半導体膜を設けるの
で、従来、交差部に部分的に設けた半導体膜の段差乗り
越え部における映像信号線の断線の発生を低減でき、し
たがって、製造コストを低減できる。
晶表示パネルの絶縁基板面と垂直な方向から見た場合、
走査信号線と映像信号線とが交差する箇所に部分的に、
層間の短絡を防止する目的で、薄膜トランジスタのチャ
ネル用半導体膜を形成する際に、この半導体膜と同一の
材料の非晶質シリコンを設けている。これに対して、本
発明では、映像信号線の全線下に半導体膜を設けるの
で、従来、交差部に部分的に設けた半導体膜の段差乗り
越え部における映像信号線の断線の発生を低減でき、し
たがって、製造コストを低減できる。
【００２０】また、バックライトを第１の絶縁基板側に
配置し、第２の絶縁基板側が使用者側となる場合、第２
の絶縁基板の面上に形成されたブラックマトリクスを半
導体膜で形成することにより、表示画面側の外部からの
入射光がブラックマトリクスにより外側（使用者側）に
反射する問題を解決でき、画像品質を向上できる。
配置し、第２の絶縁基板側が使用者側となる場合、第２
の絶縁基板の面上に形成されたブラックマトリクスを半
導体膜で形成することにより、表示画面側の外部からの
入射光がブラックマトリクスにより外側（使用者側）に
反射する問題を解決でき、画像品質を向上できる。
【００２１】なお、半導体膜が映像信号線のわきからは
み出した領域は、半導体膜が光の照射により導電性が上
がるため、外光が入ると電極として働く。つまり、見か
け上、映像信号線が太くなり、第２の絶縁基板の第２の
画素電極との間に形成される寄生容量が増加し、ディス
プレイの消費電力が増加する。したがって、半導体膜を
映像信号線と同一幅に形成することにより、消費電力の
増加を抑制することができる。
み出した領域は、半導体膜が光の照射により導電性が上
がるため、外光が入ると電極として働く。つまり、見か
け上、映像信号線が太くなり、第２の絶縁基板の第２の
画素電極との間に形成される寄生容量が増加し、ディス
プレイの消費電力が増加する。したがって、半導体膜を
映像信号線と同一幅に形成することにより、消費電力の
増加を抑制することができる。
【００２２】また、半導体膜、絶縁膜を第１の画素電極
と重複させないことにより、寄生容量の発生を抑制でき
る。
と重複させないことにより、寄生容量の発生を抑制でき
る。
【００２３】また、半導体膜を、薄膜トランジスタのチ
ャネル領域となる半導体膜と同一形成工程において同一
材料で形成し、あるいは絶縁膜を、薄膜トランジスタの
ゲート絶縁膜と同一形成工程において同一材料で形成す
ることにより、製造工程数が増加しない。
ャネル領域となる半導体膜と同一形成工程において同一
材料で形成し、あるいは絶縁膜を、薄膜トランジスタの
ゲート絶縁膜と同一形成工程において同一材料で形成す
ることにより、製造工程数が増加しない。
【００２４】また、バックライトを第２の絶縁基板側に
配置し、第１の絶縁基板側が使用者側となる場合、半導
体膜と第１の画素電極との間の部分の、両基板面と垂直
方向に対応する第２の絶縁基板面の部分にカラーフィル
タを形成することにより、半導体膜と画素電極との間か
ら入射する外部光が金属からなるブラックマトリクスに
より使用者側に反射してくるのを防止できる。
配置し、第１の絶縁基板側が使用者側となる場合、半導
体膜と第１の画素電極との間の部分の、両基板面と垂直
方向に対応する第２の絶縁基板面の部分にカラーフィル
タを形成することにより、半導体膜と画素電極との間か
ら入射する外部光が金属からなるブラックマトリクスに
より使用者側に反射してくるのを防止できる。
【００２５】さらに、バックライトを第２の絶縁基板側
に配置し、第１の絶縁基板側が使用者側となる場合、走
査信号線と第１の絶縁基板との間に、例えば金属酸化膜
や半導体膜等の反射防止膜を映像信号線に沿った形状に
パターニングして介在させることにより、表示画面側の
外部からの入射光が走査信号線により外側（使用者側）
に反射するのを防止できる。
に配置し、第１の絶縁基板側が使用者側となる場合、走
査信号線と第１の絶縁基板との間に、例えば金属酸化膜
や半導体膜等の反射防止膜を映像信号線に沿った形状に
パターニングして介在させることにより、表示画面側の
外部からの入射光が走査信号線により外側（使用者側）
に反射するのを防止できる。
【００２６】また、従来技術である特公平５−１９６８
９号公報（特開昭６１−１７０７２４号公報）に、映像
信号線の下に半導体膜を設けた技術が記載されている。
なお、この技術では、半導体膜を電荷保持用容量部とト
ランジスタ部で分離形成することにより、画像信号等の
リークを防止するものである。また、特開昭６２−５２
９７０号公報に、走査信号線の下部に半導体膜を設けた
技術が記載されている。なお、本発明では、基板上に順
次、ゲート電極、ゲート絶縁膜、チャネル形成用半導体
層、ソース・ドレイン電極が形成された逆スタガ構造を
採っているが、この技術では、上下関係または作る順番
が逆のスタガ構造である。さらに、特開昭６２−２８５
４６４号公報には、ホト工程数を低減するために、Ｎ+
型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜を１つ
のマスクでパターン形成する旨の記載がある。また、同
公報には、映像信号線の下に半導体膜を設けた技術も記
載されている。しかし、この３つの従来技術とも、本発
明が解決しようとする表示画面側の外光の表面反射を低
減することを全く考慮しておらず、薄膜トランジスタを
形成した方の基板を使用者側に配置することは記載して
ない。
９号公報（特開昭６１−１７０７２４号公報）に、映像
信号線の下に半導体膜を設けた技術が記載されている。
なお、この技術では、半導体膜を電荷保持用容量部とト
ランジスタ部で分離形成することにより、画像信号等の
リークを防止するものである。また、特開昭６２−５２
９７０号公報に、走査信号線の下部に半導体膜を設けた
技術が記載されている。なお、本発明では、基板上に順
次、ゲート電極、ゲート絶縁膜、チャネル形成用半導体
層、ソース・ドレイン電極が形成された逆スタガ構造を
採っているが、この技術では、上下関係または作る順番
が逆のスタガ構造である。さらに、特開昭６２−２８５
４６４号公報には、ホト工程数を低減するために、Ｎ+
型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜を１つ
のマスクでパターン形成する旨の記載がある。また、同
公報には、映像信号線の下に半導体膜を設けた技術も記
載されている。しかし、この３つの従来技術とも、本発
明が解決しようとする表示画面側の外光の表面反射を低
減することを全く考慮しておらず、薄膜トランジスタを
形成した方の基板を使用者側に配置することは記載して
ない。
【００２７】
【実施例】本発明の目的及び特徴は図面を参照した以下
の説明から明らかとなるであろう。
の説明から明らかとなるであろう。
【００２８】実施例１ 《アクティブ・マトリクス液晶表示装置》以下、アクテ
ィブ・マトリクス方式のカラ−液晶表示装置にこの発明
を適用した実施例を説明する。なお、以下で説明する図
面で、同一機能を有するものは同一符号を付け、その繰
返しの説明は省略する。
ィブ・マトリクス方式のカラ−液晶表示装置にこの発明
を適用した実施例を説明する。なお、以下で説明する図
面で、同一機能を有するものは同一符号を付け、その繰
返しの説明は省略する。
【００２９】《液晶表示モジュールの全体構成》図５
は、液晶表示モジュールＭＤＬの各構成部品を表す分解
斜視図である。
は、液晶表示モジュールＭＤＬの各構成部品を表す分解
斜視図である。
【００３０】ＳＨＤは金属板からなる枠状のシールドケ
ース（メタルフレーム）、ＬＣＷはその表示窓、ＰＮＬ
は液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フ
レーム、ＢＬはバックライト、ＢＬＳはバックライト支
持体、ＬＣＡは下側ケースであり、図に示すような上下
の配置関係で各部材が積み重ねられてモジュールＭＤＬ
が組立てられる。
ース（メタルフレーム）、ＬＣＷはその表示窓、ＰＮＬ
は液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フ
レーム、ＢＬはバックライト、ＢＬＳはバックライト支
持体、ＬＣＡは下側ケースであり、図に示すような上下
の配置関係で各部材が積み重ねられてモジュールＭＤＬ
が組立てられる。
【００３１】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。
【００３２】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開講が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ，バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。
する開講が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ，バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。
【００３３】下側ケースＬＣＡはバックライ光の反射体
も兼ねており、効率のよい反射ができるよう、蛍光管Ｂ
Ｌに対応して反射山ＲＭが形成されている。
も兼ねており、効率のよい反射ができるよう、蛍光管Ｂ
Ｌに対応して反射山ＲＭが形成されている。
【００３４】ＳＵＢ１、ＳＵＢ２は、それぞれ液晶表示
パネルＰＮＬを構成する第１および第２の透明ガラス基
板である。後で詳細に説明するが、第１の透明ガラス基
板ＳＵＢ１の面上には薄膜トランジスタ、走査信号線、
映像信号線、透明画素電極等が形成され、第２の透明ガ
ラス基板ＳＵＢ２の面上にはブラックマトリクス、カラ
ーフィルタ、共通透明画素電極等が形成されている。本
実施例では、この図に示すように、バックライトＢＬが
第２の透明ガラス基板ＳＵＢ２側に配置されている。
パネルＰＮＬを構成する第１および第２の透明ガラス基
板である。後で詳細に説明するが、第１の透明ガラス基
板ＳＵＢ１の面上には薄膜トランジスタ、走査信号線、
映像信号線、透明画素電極等が形成され、第２の透明ガ
ラス基板ＳＵＢ２の面上にはブラックマトリクス、カラ
ーフィルタ、共通透明画素電極等が形成されている。本
実施例では、この図に示すように、バックライトＢＬが
第２の透明ガラス基板ＳＵＢ２側に配置されている。
【００３５】《マトリクス部の概要》図１はこの発明が
適用されるアクティブ・マトリクス方式カラ−液晶表示
装置の一画素とその周辺を示す平面図、図１は隣り合う
映像信号線と透明画素電極とを示す断面図で、図２の１
−１切断線における断面を示す図、図３は図２の３−３
切断線における断面を示す図、図４は図２の４−４切断
線における断面を示すである。
適用されるアクティブ・マトリクス方式カラ−液晶表示
装置の一画素とその周辺を示す平面図、図１は隣り合う
映像信号線と透明画素電極とを示す断面図で、図２の１
−１切断線における断面を示す図、図３は図２の３−３
切断線における断面を示す図、図４は図２の４−４切断
線における断面を示すである。
【００３６】図２に示すように、各画素は隣接する２本
の走査信号線（ゲ−トラインまたは水平信号線）ＧＬ
と、隣接する２本の映像信号線（デ−タライン、ドレイ
ンラインまたは垂直信号線）ＤＬとの交差領域内（４本
の信号線に囲まれた領域）に配置されている。各画素は
薄膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１及び付
加容量素子Ｃａｄｄを含む。走査信号線ＧＬは映像信号
線ＤＬとの交差付近で二俣に分岐している。これは、こ
の部分の二俣のラインの内の一方が映像信号線ＤＬと短
絡した場合、これをレ−ザを用いて切断し、他の一方の
（切断していない）ラインでライン欠陥とならず正常に
動作させるためである。
の走査信号線（ゲ−トラインまたは水平信号線）ＧＬ
と、隣接する２本の映像信号線（デ−タライン、ドレイ
ンラインまたは垂直信号線）ＤＬとの交差領域内（４本
の信号線に囲まれた領域）に配置されている。各画素は
薄膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１及び付
加容量素子Ｃａｄｄを含む。走査信号線ＧＬは映像信号
線ＤＬとの交差付近で二俣に分岐している。これは、こ
の部分の二俣のラインの内の一方が映像信号線ＤＬと短
絡した場合、これをレ−ザを用いて切断し、他の一方の
（切断していない）ラインでライン欠陥とならず正常に
動作させるためである。
【００３７】図３に示すように、液晶層ＬＣを基準にし
て第１の透明ガラス基板ＳＵＢ１側には薄膜トランジス
タＴＦＴ及び透明画素電極ＩＴＯ１が形成され、第２の
透明ガラス基板ＳＵＢ２側にはカラ−フィルタＦＩＬ、
遮光用ブラックマトリクスパタ−ンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等により形成された酸化シリコン膜ＳＩＯが設
けられている。
て第１の透明ガラス基板ＳＵＢ１側には薄膜トランジス
タＴＦＴ及び透明画素電極ＩＴＯ１が形成され、第２の
透明ガラス基板ＳＵＢ２側にはカラ−フィルタＦＩＬ、
遮光用ブラックマトリクスパタ−ンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等により形成された酸化シリコン膜ＳＩＯが設
けられている。
【００３８】第２の透明ガラス基板ＳＵＢ２の内側（液
晶ＬＣ側）の表面には、遮光膜ＢＭ、カラ−フィルタＦ
ＩＬ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（Ｃ
ＯＭ）及び上部配向膜ＯＲＩ２が順次積層して設けられ
ている。ＰＯＬ１、ＰＯＬ２はそれぞれ透明ガラス基板
ＳＵＢ１、ＳＵＢ２の外側の表面に形成された偏光板で
ある。
晶ＬＣ側）の表面には、遮光膜ＢＭ、カラ−フィルタＦ
ＩＬ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（Ｃ
ＯＭ）及び上部配向膜ＯＲＩ２が順次積層して設けられ
ている。ＰＯＬ１、ＰＯＬ２はそれぞれ透明ガラス基板
ＳＵＢ１、ＳＵＢ２の外側の表面に形成された偏光板で
ある。
【００３９】《薄膜トランジスタＴＦＴ》次に、図１〜
３を用いて、第１の透明ガラス基板ＳＵＢ１側の構成を
詳しく説明する。走査信号線ＧＬに正のバイアスを印加
すると、ソ−ス−ドレイン間のチャネル抵抗が小さくな
り、バイアスをゼロにすると、チャネル抵抗は大きくな
るように動作する。
３を用いて、第１の透明ガラス基板ＳＵＢ１側の構成を
詳しく説明する。走査信号線ＧＬに正のバイアスを印加
すると、ソ−ス−ドレイン間のチャネル抵抗が小さくな
り、バイアスをゼロにすると、チャネル抵抗は大きくな
るように動作する。
【００４０】各画素には１個の薄膜トランジスタＴＦＴ
が設けられている。薄膜トランジスタＴＦＴは、図２に
示すように、走査信号線ＧＬ上に形成されている。薄膜
トランジスタＴＦＴはゲ−ト電極（走査信号線ＧＬ）、
走査信号線ＧＬの陽極酸化膜ＡＯＦと窒化シリコンの絶
縁膜ＧＩが被服されており、このＡＯＦとＧＩがゲ−ト
絶縁膜を構成している。その上部にｉ型（真性，intrin
sic、導電型決定不純物がド−プされていない）非晶質
シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソ
−ス電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソ
−ス、ドレインは本来その間のバイアス極性によって決
まるもので、この液晶表示装置の回路ではその極性は動
作中反転するので、ソ−ス、ドレインは動作中入れ替わ
ると理解されたい。しかし、以下の説明では、便宜上一
方をソ−ス、他方をドレインと固定して表現する。
が設けられている。薄膜トランジスタＴＦＴは、図２に
示すように、走査信号線ＧＬ上に形成されている。薄膜
トランジスタＴＦＴはゲ−ト電極（走査信号線ＧＬ）、
走査信号線ＧＬの陽極酸化膜ＡＯＦと窒化シリコンの絶
縁膜ＧＩが被服されており、このＡＯＦとＧＩがゲ−ト
絶縁膜を構成している。その上部にｉ型（真性，intrin
sic、導電型決定不純物がド−プされていない）非晶質
シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソ
−ス電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソ
−ス、ドレインは本来その間のバイアス極性によって決
まるもので、この液晶表示装置の回路ではその極性は動
作中反転するので、ソ−ス、ドレインは動作中入れ替わ
ると理解されたい。しかし、以下の説明では、便宜上一
方をソ−ス、他方をドレインと固定して表現する。
【００４１】《ゲ−ト電極（走査信号線ＧＬ）》本例で
は、走査信号線ＧＬは、単層の第１導電膜ｇ１で形成さ
れている。第１導電膜ｇ１としては例えばスパッタで形
成されたアルミニウム（Ａｌ）膜が用いられ、その上に
はＡｌの陽極酸化膜ＡＯＦが自己整合的に設けられてい
る。
は、走査信号線ＧＬは、単層の第１導電膜ｇ１で形成さ
れている。第１導電膜ｇ１としては例えばスパッタで形
成されたアルミニウム（Ａｌ）膜が用いられ、その上に
はＡｌの陽極酸化膜ＡＯＦが自己整合的に設けられてい
る。
【００４２】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、陽極酸化膜ＡＯＦと共に半導体
層ＡＳに走査信号線ＧＬからの電界を与えるためのゲ−
ト絶縁膜として使用される。絶縁膜ＧＩとしては例えば
プラズマＣＶＤで形成された窒化シリコン膜が選ばれ、
１２００〜２７００Åの厚さに（本実施例では、２００
０Å程度）形成される。絶縁膜ＧＩは、本例では薄膜ト
ランジスタＴＦＴ部分、付加容量Ｃａｄｄ、及びソ−ス
電極ＳＤ１、ドレイン電極ＳＤ２部分、及び映像信号線
ＤＬ部分に形成され、付加容量Ｃａｄｄ部分のみが独立
した島状になり、特にドレイン電極ＳＤ２及び映像信号
線ＤＬに沿った形状にパタ−ンニングされている。これ
は本発明の特徴の一つである。一方、走査信号線ＧＬ上
すべてを絶縁膜ＧＩが被覆しておらず、付加容量Ｃａｄ
ｄと隣接する映像信号線ＤＬ及びソ−ス電極ＳＤ１が以
下に示す半導体層ＡＳと同様にパタ−ンニング除去して
いる。絶縁膜ＧＩが被覆されていない走査信号線ＧＬは
陽極酸化膜ＡＯＦが被覆している。
ジスタＴＦＴにおいて、陽極酸化膜ＡＯＦと共に半導体
層ＡＳに走査信号線ＧＬからの電界を与えるためのゲ−
ト絶縁膜として使用される。絶縁膜ＧＩとしては例えば
プラズマＣＶＤで形成された窒化シリコン膜が選ばれ、
１２００〜２７００Åの厚さに（本実施例では、２００
０Å程度）形成される。絶縁膜ＧＩは、本例では薄膜ト
ランジスタＴＦＴ部分、付加容量Ｃａｄｄ、及びソ−ス
電極ＳＤ１、ドレイン電極ＳＤ２部分、及び映像信号線
ＤＬ部分に形成され、付加容量Ｃａｄｄ部分のみが独立
した島状になり、特にドレイン電極ＳＤ２及び映像信号
線ＤＬに沿った形状にパタ−ンニングされている。これ
は本発明の特徴の一つである。一方、走査信号線ＧＬ上
すべてを絶縁膜ＧＩが被覆しておらず、付加容量Ｃａｄ
ｄと隣接する映像信号線ＤＬ及びソ−ス電極ＳＤ１が以
下に示す半導体層ＡＳと同様にパタ−ンニング除去して
いる。絶縁膜ＧＩが被覆されていない走査信号線ＧＬは
陽極酸化膜ＡＯＦが被覆している。
【００４３】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ部分、付加容量Ｃ
ａｄｄ、及びソ−ス電極ＳＤ１、ドレイン電極ＳＤ２部
分に形成され、付加容量Ｃａｄｄ部分のみが独立した島
状になり、特にドレイン電極ＳＤ２及び映像信号線ＤＬ
に沿った形状にパタ−ンニングされている。一方、走査
信号線ＧＬ上すべてを半導体層ＡＳが被覆しておらず、
付加容量Ｃａｄｄと隣接する映像信号線ＤＬ及びソ−ス
電極ＳＤ１が上記に示す絶縁膜ＧＩと同様にパタ−ンニ
ング除去している。半導体層ＡＳは、非晶質シリコン
で、２００〜２２００Åの厚さ（本実施例では、２００
０Å程度）で形成される。層ｄ０はオ−ミックコンタク
ト用のリン（Ｐ）をド−プしたＮ+型非晶質シリコン半
導体層であり、下側にｉ型半導体層ＡＳが存在し、上側
に導電層ｄ２（ｄ３）が存在するところのみに残されて
いる。
は、本例では薄膜トランジスタＴＦＴ部分、付加容量Ｃ
ａｄｄ、及びソ−ス電極ＳＤ１、ドレイン電極ＳＤ２部
分に形成され、付加容量Ｃａｄｄ部分のみが独立した島
状になり、特にドレイン電極ＳＤ２及び映像信号線ＤＬ
に沿った形状にパタ−ンニングされている。一方、走査
信号線ＧＬ上すべてを半導体層ＡＳが被覆しておらず、
付加容量Ｃａｄｄと隣接する映像信号線ＤＬ及びソ−ス
電極ＳＤ１が上記に示す絶縁膜ＧＩと同様にパタ−ンニ
ング除去している。半導体層ＡＳは、非晶質シリコン
で、２００〜２２００Åの厚さ（本実施例では、２００
０Å程度）で形成される。層ｄ０はオ−ミックコンタク
ト用のリン（Ｐ）をド−プしたＮ+型非晶質シリコン半
導体層であり、下側にｉ型半導体層ＡＳが存在し、上側
に導電層ｄ２（ｄ３）が存在するところのみに残されて
いる。
【００４４】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部、ＧＬとソ−ス電極ＳＤ１、ドレ
イン電極ＳＤ２及び付加容量Ｃａｄｄの交差部における
絶縁分離をするために陽極酸化膜ＡＯＦ，絶縁膜ＧＩと
共に短絡に伴う線欠陥を低減する。また、ソ−ス電極Ｓ
Ｄ１下部から透明導電膜ＩＴＯ１（ｄ１）上に延在し
て、Ｎ+型非晶質シリコンｄ０、このｉ型半導体層Ａ
Ｓ、絶縁膜ＧＩが形成されているが、これは本発明の特
徴の一つであり、これにより、後述するようにソ−ス電
極ＳＤ１が断線することなく透明導電膜ＩＴＯ１（ｄ
１）に接続される。さらに、ソ−ス電極ＳＤ１及びドレ
イン電極ＳＤ２が正常にパタ−ンニングされず、走査信
号線ＧＬ上に陽極酸化膜ＡＯＦのみの部分にこれらの電
極が残った場合でも、陽極酸化膜ＡＯＦ単膜でも所定の
絶縁耐圧があり短絡が防止できる。これも本発明の特徴
の一つである。
信号線ＤＬとの交差部、ＧＬとソ−ス電極ＳＤ１、ドレ
イン電極ＳＤ２及び付加容量Ｃａｄｄの交差部における
絶縁分離をするために陽極酸化膜ＡＯＦ，絶縁膜ＧＩと
共に短絡に伴う線欠陥を低減する。また、ソ−ス電極Ｓ
Ｄ１下部から透明導電膜ＩＴＯ１（ｄ１）上に延在し
て、Ｎ+型非晶質シリコンｄ０、このｉ型半導体層Ａ
Ｓ、絶縁膜ＧＩが形成されているが、これは本発明の特
徴の一つであり、これにより、後述するようにソ−ス電
極ＳＤ１が断線することなく透明導電膜ＩＴＯ１（ｄ
１）に接続される。さらに、ソ−ス電極ＳＤ１及びドレ
イン電極ＳＤ２が正常にパタ−ンニングされず、走査信
号線ＧＬ上に陽極酸化膜ＡＯＦのみの部分にこれらの電
極が残った場合でも、陽極酸化膜ＡＯＦ単膜でも所定の
絶縁耐圧があり短絡が防止できる。これも本発明の特徴
の一つである。
【００４５】一方、本実施例では、映像信号線ＤＬ下部
の半導体層ＡＳ及び絶縁膜ＧＩは透明画素電極ＩＴＯ１
上に延在し、映像信号線ＤＬと透明画素電極ＩＴＯ１を
絶縁分離する役目を果たす。これも本発明の特徴の一つ
である。従って、映像信号線ＤＬと透明画素電極ＩＴＯ
１の距離を狭くして、高開口率で明るい液晶表示装置を
構成しても、映像信号線ＤＬと透明画素電極ＩＴＯ１
（ｄ１）との短絡による点欠陥を防止できる。
の半導体層ＡＳ及び絶縁膜ＧＩは透明画素電極ＩＴＯ１
上に延在し、映像信号線ＤＬと透明画素電極ＩＴＯ１を
絶縁分離する役目を果たす。これも本発明の特徴の一つ
である。従って、映像信号線ＤＬと透明画素電極ＩＴＯ
１の距離を狭くして、高開口率で明るい液晶表示装置を
構成しても、映像信号線ＤＬと透明画素電極ＩＴＯ１
（ｄ１）との短絡による点欠陥を防止できる。
【００４６】本半導体層ＡＳと絶縁膜ＧＩは同じホトレ
ジストパタ−ンを用いて加工されているので、半導体層
ＡＳと絶縁膜ＧＩを異なるホトレジストパタ−ンにより
加工していた工法に比べてホト工程を削減できる。ま
た、映像信号線ＤＬと透明画素電極ＩＴＯ１（ｄ１）と
の短絡防止を絶縁膜ＧＩのみでおこなった場合よりも短
絡確立は小さい。これは、半導体層ＡＳと絶縁膜ＧＩの
ホトエッチング工程を分けて、透明導電膜ＩＴＯ１（ｄ
１）上に映像信号線ＤＬ下部から延在するｉ型半導体層
ＡＳを設けない場合、半導体層ＡＳエッチングにおける
絶縁膜ＧＩの選択比が十分でないためこの絶縁膜ＧＩの
耐圧が低下するためである。
ジストパタ−ンを用いて加工されているので、半導体層
ＡＳと絶縁膜ＧＩを異なるホトレジストパタ−ンにより
加工していた工法に比べてホト工程を削減できる。ま
た、映像信号線ＤＬと透明画素電極ＩＴＯ１（ｄ１）と
の短絡防止を絶縁膜ＧＩのみでおこなった場合よりも短
絡確立は小さい。これは、半導体層ＡＳと絶縁膜ＧＩの
ホトエッチング工程を分けて、透明導電膜ＩＴＯ１（ｄ
１）上に映像信号線ＤＬ下部から延在するｉ型半導体層
ＡＳを設けない場合、半導体層ＡＳエッチングにおける
絶縁膜ＧＩの選択比が十分でないためこの絶縁膜ＧＩの
耐圧が低下するためである。
【００４７】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。透明
画素電極ＩＴＯ１は薄膜トランジスタＴＦＴのソ−ス電
極ＳＤ１に接続されている。この透明画素電極ＩＴＯ１
は第１導電膜ｄ１によって構成されており、この第１導
電膜ｄ１はスパッタリングで形成された透明導電膜（In
dium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０００
〜２０００Åの厚さに（本実施例では、１４００Å程
度）形成される。
ＴＯ１は液晶表示部の画素電極の一方を構成する。透明
画素電極ＩＴＯ１は薄膜トランジスタＴＦＴのソ−ス電
極ＳＤ１に接続されている。この透明画素電極ＩＴＯ１
は第１導電膜ｄ１によって構成されており、この第１導
電膜ｄ１はスパッタリングで形成された透明導電膜（In
dium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０００
〜２０００Åの厚さに（本実施例では、１４００Å程
度）形成される。
【００４８】《ソ−ス電極ＳＤ１，ドレイン電極ＳＤ
２》ソ−ス電極ＳＤ１，ドレイン電極ＳＤ２のそれぞれ
は、Ｎ+型半導体層ｄ０に接触する第２導電膜ｄ２とそ
の上に形成された第３導電膜ｄ３から構成されている。
２》ソ−ス電極ＳＤ１，ドレイン電極ＳＤ２のそれぞれ
は、Ｎ+型半導体層ｄ０に接触する第２導電膜ｄ２とそ
の上に形成された第３導電膜ｄ３から構成されている。
【００４９】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜はＮ
+型半導体層ｄ０との密着性を良好にし、第３導電膜ｄ
３のＡｌがＮ+型半導体層ｄ０に拡散することを防止す
る（いわゆるバリヤ層の）目的で使用される。第２導電
膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ，Ｔｉ，
Ｔａ，Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2，Ｔ
ｉＳｉ2，ＴａＳｉ2，ＷＳｉ2）膜を用いても良い。
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜はＮ
+型半導体層ｄ０との密着性を良好にし、第３導電膜ｄ
３のＡｌがＮ+型半導体層ｄ０に拡散することを防止す
る（いわゆるバリヤ層の）目的で使用される。第２導電
膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ，Ｔｉ，
Ｔａ，Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2，Ｔ
ｉＳｉ2，ＴａＳｉ2，ＷＳｉ2）膜を用いても良い。
【００５０】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソ−ス
電極ＳＤ１、ドレイン電極ＳＤ２及び映像信号線ＤＬの
抵抗値を低減したり、走査信号線ＧＬに起因する段差乗
り越えを確実にする（ステップカバレジを良くする）働
きがある。
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソ−ス
電極ＳＤ１、ドレイン電極ＳＤ２及び映像信号線ＤＬの
抵抗値を低減したり、走査信号線ＧＬに起因する段差乗
り越えを確実にする（ステップカバレジを良くする）働
きがある。
【００５１】上記ソ−ス電極ＳＤ１及びドレイン電極Ｓ
Ｄ２は第２導電膜ｄ２及び第３導電膜ｄ３の積層膜であ
るが、比較的小型の液晶表示装置の場合Ｃｒ膜を初めと
する高融点金属である第２の導電膜のみでも良い。その
場合は膜厚を１８００Å程度に厚くする必要がある。
Ｄ２は第２導電膜ｄ２及び第３導電膜ｄ３の積層膜であ
るが、比較的小型の液晶表示装置の場合Ｃｒ膜を初めと
する高融点金属である第２の導電膜のみでも良い。その
場合は膜厚を１８００Å程度に厚くする必要がある。
【００５２】第２導電膜ｄ２，第３導電膜ｄ３を同じマ
スクパタ−ンでパタ−ンニングした後、同じマスクを用
いて、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマス
クとして、Ｎ+型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ+半導体層ｄ０は第
２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラ
インで除去される。このとき、Ｎ+型半導体層ｄ０はそ
の厚さ分はすべて除去されるようにエッチングされるの
で、ｉ型半導体層ＡＳも若干その表面部分がエッチング
されるが、その程度はエッチング時間で制御すればよ
い。
スクパタ−ンでパタ−ンニングした後、同じマスクを用
いて、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマス
クとして、Ｎ+型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ+半導体層ｄ０は第
２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラ
インで除去される。このとき、Ｎ+型半導体層ｄ０はそ
の厚さ分はすべて除去されるようにエッチングされるの
で、ｉ型半導体層ＡＳも若干その表面部分がエッチング
されるが、その程度はエッチング時間で制御すればよ
い。
【００５３】《映像信号線（デ−タライン）ＤＬ》映像
信号線ＤＬはソ−ス電極ＳＤ１，ドレイン電極ＳＤ２と
同層の第２導電膜ｄ２，第３導電膜ｄ３で構成される
か、あるいは、第２導電膜ｄ２のみで構成されている。
信号線ＤＬはソ−ス電極ＳＤ１，ドレイン電極ＳＤ２と
同層の第２導電膜ｄ２，第３導電膜ｄ３で構成される
か、あるいは、第２導電膜ｄ２のみで構成されている。
【００５４】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも対湿性の良いものを使用する。保護
膜ＰＳＶ１は例えばプラズマＣＶＤ装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、１μｍ
程度の膜厚で形成する。上記保護膜は一般にプラズマＣ
ＶＤを初めとする真空装置で形成するが、これはエポキ
シ樹脂を初めとする有機系材料の塗布で形成した場合ス
ル−プットが向上する。
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも対湿性の良いものを使用する。保護
膜ＰＳＶ１は例えばプラズマＣＶＤ装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、１μｍ
程度の膜厚で形成する。上記保護膜は一般にプラズマＣ
ＶＤを初めとする真空装置で形成するが、これはエポキ
シ樹脂を初めとする有機系材料の塗布で形成した場合ス
ル−プットが向上する。
【００５５】《遮光膜ＢＭ》第２の透明ガラス基板ＳＵ
Ｂ２側には、外部光またはバックライト光がｉ型半導体
層ＡＳに入射しないように遮光膜ＢＭが設けられてい
る。図２に示す遮光膜ＢＭの閉じた多角形の輪郭線は、
その内側が遮光膜ＢＭが形成されない開口を示してい
る。遮光膜ＢＭは光に対する遮光性が高い例えばアルニ
ウム膜やクロム膜等で形成されており、本実施例ではク
ロム膜がスパッタリングで１３００Å程度の厚さに形成
される。
Ｂ２側には、外部光またはバックライト光がｉ型半導体
層ＡＳに入射しないように遮光膜ＢＭが設けられてい
る。図２に示す遮光膜ＢＭの閉じた多角形の輪郭線は、
その内側が遮光膜ＢＭが形成されない開口を示してい
る。遮光膜ＢＭは光に対する遮光性が高い例えばアルニ
ウム膜やクロム膜等で形成されており、本実施例ではク
ロム膜がスパッタリングで１３００Å程度の厚さに形成
される。
【００５６】従って、薄膜トランジスタＴＦＴのi型半
導体層ＡＳのなかで少なくともソ−ス電極ＳＤ１とドレ
イン電極ＳＤ２間のいわゆるチャネル領域には上下にあ
る遮光膜ＢＭおよび大き目の走査信号線ＧＬによってサ
ンドイッチされ外部の自然光やバックライト光が当たら
なくなる。遮光膜ＢＭは各画素の周囲に格子状に形成さ
れ（いわゆるブラックマトリクス）、この格子で１画素
の有効表示領域が仕切られている。従って、各画素の輪
郭が遮光膜ＢＭによってはっきりとし、コントラストが
向上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対
する遮光とブラックマトリクスとの２つの機能をもつ。
導体層ＡＳのなかで少なくともソ−ス電極ＳＤ１とドレ
イン電極ＳＤ２間のいわゆるチャネル領域には上下にあ
る遮光膜ＢＭおよび大き目の走査信号線ＧＬによってサ
ンドイッチされ外部の自然光やバックライト光が当たら
なくなる。遮光膜ＢＭは各画素の周囲に格子状に形成さ
れ（いわゆるブラックマトリクス）、この格子で１画素
の有効表示領域が仕切られている。従って、各画素の輪
郭が遮光膜ＢＭによってはっきりとし、コントラストが
向上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対
する遮光とブラックマトリクスとの２つの機能をもつ。
【００５７】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図２右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としてもドメインが見えないので、表示特性が劣化する
ことがない。
本側のエッジ部分（図２右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としてもドメインが見えないので、表示特性が劣化する
ことがない。
【００５８】遮光膜ＢＭは液晶表示パネルの周辺部にも
額縁状に形成され、そのパタ−ンはドット状に複数の開
口を設けた図２に示すマトリクス部のパタ−ンと連続し
て形成されている。周辺部の遮光膜ＢＭは、シ−ル部Ｓ
Ｌの外側に延長され、パソコン等の実装機に起因する反
射光等の漏れ光がマトリクス部に入り込むのを防いでい
る。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約
０．３〜１ｍｍほど内側に留められ、基板ＳＵＢ２の切
断領域を避けて形成されている。
額縁状に形成され、そのパタ−ンはドット状に複数の開
口を設けた図２に示すマトリクス部のパタ−ンと連続し
て形成されている。周辺部の遮光膜ＢＭは、シ−ル部Ｓ
Ｌの外側に延長され、パソコン等の実装機に起因する反
射光等の漏れ光がマトリクス部に入り込むのを防いでい
る。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約
０．３〜１ｍｍほど内側に留められ、基板ＳＵＢ２の切
断領域を避けて形成されている。
【００５９】《カラ−フィルタＦＩＬ》カラ−フィルタ
ＦＩＬ（図１、３参照）は画素に対する位置に赤、緑、
青の繰返しでストライプ状に形成される。カラ−フィル
タＦＩＬは透明画素電極ＩＴＯ１の全てを覆うように大
きめに形成され、遮光膜ＢＭはカラ−フィルタ−ＦＩＬ
及び透明画素電極ＩＴＯ１のエッジ部分と重なるよう透
明画素電極ＩＴＯ１の周縁部より内側に形成されてい
る。
ＦＩＬ（図１、３参照）は画素に対する位置に赤、緑、
青の繰返しでストライプ状に形成される。カラ−フィル
タＦＩＬは透明画素電極ＩＴＯ１の全てを覆うように大
きめに形成され、遮光膜ＢＭはカラ−フィルタ−ＦＩＬ
及び透明画素電極ＩＴＯ１のエッジ部分と重なるよう透
明画素電極ＩＴＯ１の周縁部より内側に形成されてい
る。
【００６０】カラ−フィルタＦＩＬは次のように形成す
ることができるまず第２の透明ガラス基板ＳＵＢ２の表
面にアクリル系樹脂等の染色基材を除去する。この後、
染色基材を赤色染料で染め、固着処理を施し、赤色フィ
ルタＲを形成する。つぎに、同様な工程を施すことによ
って、緑色フィルタＧ，青色フィルタＢを順次形成す
る。
ることができるまず第２の透明ガラス基板ＳＵＢ２の表
面にアクリル系樹脂等の染色基材を除去する。この後、
染色基材を赤色染料で染め、固着処理を施し、赤色フィ
ルタＲを形成する。つぎに、同様な工程を施すことによ
って、緑色フィルタＧ，青色フィルタＢを順次形成す
る。
【００６１】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
−フィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２は例えばア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。
−フィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２は例えばア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。
【００６２】《共通透明画素電極ＩＴＯ２》共通透明電
極ＩＴＯ２（図１、３参照）は、第１の透明ガラス基板
ＳＵＢ１側に画素ごとに設けられた透明画素電極ＩＴＯ
１に対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴ
Ｏ１と共通透明画素電極ＩＴＯ２との電位差（電界）に
応答して変化する。この共通透明画素電極ＩＴＯ２には
コモン電圧Ｖcomが印加されるように構成されている。
本実施例では、コモン電圧Ｖcomは映像信号線ＤＬに印
加される最少レベルの駆動電圧Ｖdminと最大レベルの駆
動電圧Ｖdmaxとの中間直流電位に設定されるが、映像信
号駆動回路で使用される集積回路の電源電圧を約半分に
低減したい場合は、交流電圧を印加すれば良い。
極ＩＴＯ２（図１、３参照）は、第１の透明ガラス基板
ＳＵＢ１側に画素ごとに設けられた透明画素電極ＩＴＯ
１に対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴ
Ｏ１と共通透明画素電極ＩＴＯ２との電位差（電界）に
応答して変化する。この共通透明画素電極ＩＴＯ２には
コモン電圧Ｖcomが印加されるように構成されている。
本実施例では、コモン電圧Ｖcomは映像信号線ＤＬに印
加される最少レベルの駆動電圧Ｖdminと最大レベルの駆
動電圧Ｖdmaxとの中間直流電位に設定されるが、映像信
号駆動回路で使用される集積回路の電源電圧を約半分に
低減したい場合は、交流電圧を印加すれば良い。
【００６３】《保持容量素子Ｃａｄｄの構造》透明画素
電極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される
短部と反対側の短部において、隣の走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１に接続され
たソ−ス電極ＳＤ１とドレイン電極ＳＤ２の材料である
第２導電膜ｄ２および第３導電膜ｄ３の積層電極を一方
の電極ＰＬ２とし、隣の走査信号線ＧＬを他方の電極Ｐ
Ｌ１とする保持容量素子Ｃａｄｄを形成する。この保持
容量素子Ｃａｄｄの誘電体膜は、薄膜トランジスタＴＦ
Ｔのゲ−ト絶縁膜として使用される陽極酸化膜ＡＯＦ、
絶縁膜ＧＩ、ｉ型半導体層ＡＳ及びＮ+型半導体層ｄ０
で構成されている。これは、本実施例の大きな特徴の一
つになっている。すなわち、ゲ−ト電極（走査信号線Ｇ
Ｌ）とドレイン電極ＳＤ２の交差部分、走査信号線ＧＬ
と映像信号線ＤＬの交差部分、走査信号線ＧＬとソ−ス
電極の交差部分及び前記のＣａｄｄの交差部分の上下方
向の電極間に陽極酸化膜ＡＯＦ、絶縁膜ＧＩ，ｉ型半導
体層ＡＳ及びＮ+型半導体層ｄ０が積層されている。こ
れにより、前記保持容量素子の電極間に、プロズマＣＶ
Ｄ法で連続的に形成された絶縁膜ＧＩ，ｉ型半導体層Ａ
Ｓ及びＮ+型半導体層ｄ０がエッチング除去されること
なく形成されているので短絡欠陥（点欠陥モ−ド）が低
減される。
電極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される
短部と反対側の短部において、隣の走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１に接続され
たソ−ス電極ＳＤ１とドレイン電極ＳＤ２の材料である
第２導電膜ｄ２および第３導電膜ｄ３の積層電極を一方
の電極ＰＬ２とし、隣の走査信号線ＧＬを他方の電極Ｐ
Ｌ１とする保持容量素子Ｃａｄｄを形成する。この保持
容量素子Ｃａｄｄの誘電体膜は、薄膜トランジスタＴＦ
Ｔのゲ−ト絶縁膜として使用される陽極酸化膜ＡＯＦ、
絶縁膜ＧＩ、ｉ型半導体層ＡＳ及びＮ+型半導体層ｄ０
で構成されている。これは、本実施例の大きな特徴の一
つになっている。すなわち、ゲ−ト電極（走査信号線Ｇ
Ｌ）とドレイン電極ＳＤ２の交差部分、走査信号線ＧＬ
と映像信号線ＤＬの交差部分、走査信号線ＧＬとソ−ス
電極の交差部分及び前記のＣａｄｄの交差部分の上下方
向の電極間に陽極酸化膜ＡＯＦ、絶縁膜ＧＩ，ｉ型半導
体層ＡＳ及びＮ+型半導体層ｄ０が積層されている。こ
れにより、前記保持容量素子の電極間に、プロズマＣＶ
Ｄ法で連続的に形成された絶縁膜ＧＩ，ｉ型半導体層Ａ
Ｓ及びＮ+型半導体層ｄ０がエッチング除去されること
なく形成されているので短絡欠陥（点欠陥モ−ド）が低
減される。
【００６４】《映像信号線ＤＬによる反射防止》本実施
例の液晶表示モジュールＭＤＬでは、図５に示すよう
に、バックライトＢＬが液晶表示パネルＰＮＬを構成す
る第２の透明ガラス基板ＳＵＢ２側に配置され、薄膜ト
ランジスタＴＦＴ、映像信号線ＤＬ等を形成した第１の
透明ガラス基板ＳＵＢ１が使用者側に配置されている。
透明ガラス基板ＳＵＢ１上に順次、ゲート電極、ゲート
絶縁膜、チャネル形成用半導体層、ソース・ドレイン電
極が形成された逆スタガ構造を採るアクティブ・マトリ
クス方式の液晶表示パネルＰＮＬにおいて、図１に示す
ように、映像信号線ＤＬと透明ガラス基板ＳＵＢ１との
間に、非晶質シリコンからなるｉ型半導体層ＡＳおよび
ゲート絶縁膜ＧＩが映像信号線ＤＬに沿った形状にパタ
ーニングされている。ゲート絶縁膜ＧＩはｉ型半導体層
ＡＳと透明ガラス基板ＳＵＢ１との間に形成され、ｉ型
半導体層ＡＳおよびゲート絶縁膜ＧＩは映像信号線ＤＬ
（ｄ３、ｄ２）よりも幅が広く、同一のパターン形状を
しており、薄膜トランジスタＴＦＴの箇所以外は映像信
号線ＤＬのパターン形状に沿っている。非晶質シリコン
半導体層は、茶褐色を帯びており、光吸収が大きく、例
えば図１において、外部入射光１、２はｉ型半導体層Ａ
Ｓに吸収され、破線で示すように反射したり、通過した
りしない。このように、映像信号線ＤＬを構成する反射
率の高いＣｒからなる第２導電膜ｄ２と透明ガラス基板
ＳＵＢ１との間にｉ型半導体層ＡＳを介在させることに
より、表示画面側の外部からの入射光が映像信号線ＤＬ
により外側（使用者側）に反射し、画面が見にくくなり
（鏡のようになる）、コントラスト（黒と白の輝度差）
が低下し、表示品質が低下する問題を解決することがで
きる。すなわち、コントラストが向上し、画像品質が向
上する。また、表示画面側の反射光による表示品質低下
防止のための偏光板ＰＯＬ１への高価なアンチリフレク
トコーティングをしなくて済み、製造コストを低減でき
る。さらに、映像信号線ＤＬの全線下にｉ型半導体層Ａ
Ｓを設けることにより、従来、走査信号ＧＬと映像信号
線ＤＬとの交差部に両者の短絡防止のため部分的に設け
ていたｉ型半導体層ＡＳの段差乗り越え部における映像
信号線ＤＬの断線の発生を低減でき、したがって、製造
コストを低減できる。また、透明画素電極ＩＴＯ１とｉ
型半導体層ＡＳおよびゲート絶縁膜ＧＩとが重なると、
映像信号線ＤＬと透明画素電極ＩＴＯ１との間に寄生容
量が生じるが、本実施例では、図１に示すように、透明
画素電極ＩＴＯ１とｉ型半導体層ＡＳおよびゲート絶縁
膜ＧＩとは重なっていないので、寄生容量が発生しな
い。なお、映像信号線ＤＬとｉ型半導体層ＡＳとの間に
は、Ｎ+型半導体層ｄ０が形成されている。映像信号線
ＤＬと透明ガラス基板ＳＵＢ１との間に形成されたｉ型
半導体層ＡＳとゲート絶縁膜ＧＩとは、それぞれ薄膜ト
ランジスタＴＦＴのチャネル形成用ｉ型半導体層ＡＳと
ゲート絶縁膜ＧＩと同一形成工程において、同一材料に
より形成される。したがって、製造工程数が増加するこ
とがない。
例の液晶表示モジュールＭＤＬでは、図５に示すよう
に、バックライトＢＬが液晶表示パネルＰＮＬを構成す
る第２の透明ガラス基板ＳＵＢ２側に配置され、薄膜ト
ランジスタＴＦＴ、映像信号線ＤＬ等を形成した第１の
透明ガラス基板ＳＵＢ１が使用者側に配置されている。
透明ガラス基板ＳＵＢ１上に順次、ゲート電極、ゲート
絶縁膜、チャネル形成用半導体層、ソース・ドレイン電
極が形成された逆スタガ構造を採るアクティブ・マトリ
クス方式の液晶表示パネルＰＮＬにおいて、図１に示す
ように、映像信号線ＤＬと透明ガラス基板ＳＵＢ１との
間に、非晶質シリコンからなるｉ型半導体層ＡＳおよび
ゲート絶縁膜ＧＩが映像信号線ＤＬに沿った形状にパタ
ーニングされている。ゲート絶縁膜ＧＩはｉ型半導体層
ＡＳと透明ガラス基板ＳＵＢ１との間に形成され、ｉ型
半導体層ＡＳおよびゲート絶縁膜ＧＩは映像信号線ＤＬ
（ｄ３、ｄ２）よりも幅が広く、同一のパターン形状を
しており、薄膜トランジスタＴＦＴの箇所以外は映像信
号線ＤＬのパターン形状に沿っている。非晶質シリコン
半導体層は、茶褐色を帯びており、光吸収が大きく、例
えば図１において、外部入射光１、２はｉ型半導体層Ａ
Ｓに吸収され、破線で示すように反射したり、通過した
りしない。このように、映像信号線ＤＬを構成する反射
率の高いＣｒからなる第２導電膜ｄ２と透明ガラス基板
ＳＵＢ１との間にｉ型半導体層ＡＳを介在させることに
より、表示画面側の外部からの入射光が映像信号線ＤＬ
により外側（使用者側）に反射し、画面が見にくくなり
（鏡のようになる）、コントラスト（黒と白の輝度差）
が低下し、表示品質が低下する問題を解決することがで
きる。すなわち、コントラストが向上し、画像品質が向
上する。また、表示画面側の反射光による表示品質低下
防止のための偏光板ＰＯＬ１への高価なアンチリフレク
トコーティングをしなくて済み、製造コストを低減でき
る。さらに、映像信号線ＤＬの全線下にｉ型半導体層Ａ
Ｓを設けることにより、従来、走査信号ＧＬと映像信号
線ＤＬとの交差部に両者の短絡防止のため部分的に設け
ていたｉ型半導体層ＡＳの段差乗り越え部における映像
信号線ＤＬの断線の発生を低減でき、したがって、製造
コストを低減できる。また、透明画素電極ＩＴＯ１とｉ
型半導体層ＡＳおよびゲート絶縁膜ＧＩとが重なると、
映像信号線ＤＬと透明画素電極ＩＴＯ１との間に寄生容
量が生じるが、本実施例では、図１に示すように、透明
画素電極ＩＴＯ１とｉ型半導体層ＡＳおよびゲート絶縁
膜ＧＩとは重なっていないので、寄生容量が発生しな
い。なお、映像信号線ＤＬとｉ型半導体層ＡＳとの間に
は、Ｎ+型半導体層ｄ０が形成されている。映像信号線
ＤＬと透明ガラス基板ＳＵＢ１との間に形成されたｉ型
半導体層ＡＳとゲート絶縁膜ＧＩとは、それぞれ薄膜ト
ランジスタＴＦＴのチャネル形成用ｉ型半導体層ＡＳと
ゲート絶縁膜ＧＩと同一形成工程において、同一材料に
より形成される。したがって、製造工程数が増加するこ
とがない。
【００６５】また、本実施例によれば、図１に示すよう
に、使用者側から見れば、ｉ型半導体層ＡＳが映像信号
線ＤＬを、合わせ裕度を持って覆っているので、両者の
画素毎の合わせばらつきによる表示むらが発生するのを
防止することができる。
に、使用者側から見れば、ｉ型半導体層ＡＳが映像信号
線ＤＬを、合わせ裕度を持って覆っているので、両者の
画素毎の合わせばらつきによる表示むらが発生するのを
防止することができる。
【００６６】《製造方法》次に、上述した液晶表示装置
の第１の透明ガラス基板ＳＵＢ１側の製造方法について
図６〜図８を参照して説明する。なお、同図において、
中央の文字は工程名の略称であり、左側は図３に示す画
素部分、右側はゲ−ト端子付近の断面形状でみた加工の
流れを示す。工程Ｂ及びＤを除き工程Ａ〜Ｇ工程は各写
真（ホト）処理に対応して区分けしたもので、各工程の
いずれの断面図もホト処理後の加工が終わりホトレジス
トを除去した段階を示している。なお、上記写真（ホ
ト）処理とは本説明ではホトレジストの塗布からマスク
を使用した選択露光を経てそれを現像するまでの一連の
作業を示すものとし、繰り返しの説明は避ける。以下区
分した工程に従って、説明する。
の第１の透明ガラス基板ＳＵＢ１側の製造方法について
図６〜図８を参照して説明する。なお、同図において、
中央の文字は工程名の略称であり、左側は図３に示す画
素部分、右側はゲ−ト端子付近の断面形状でみた加工の
流れを示す。工程Ｂ及びＤを除き工程Ａ〜Ｇ工程は各写
真（ホト）処理に対応して区分けしたもので、各工程の
いずれの断面図もホト処理後の加工が終わりホトレジス
トを除去した段階を示している。なお、上記写真（ホ
ト）処理とは本説明ではホトレジストの塗布からマスク
を使用した選択露光を経てそれを現像するまでの一連の
作業を示すものとし、繰り返しの説明は避ける。以下区
分した工程に従って、説明する。
【００６７】工程Ａ，図６ ７０５９ガラス（商品名）からなる第１の透明ガラス基
板ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処
理により設けた後、５００℃，６０分間のベ−クを行
う。なお、このＳＩＯ膜はガラス基板ＳＵＢ１の表面凹
凸を緩和するために形成するが、凹凸が少ない場合省略
できる工程である。膜厚が２８００ÅのＡｌ−Ｔａ，Ａ
ｌ−Ｔｉ−Ｔａ，Ａｌ−Ｐｄ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。ホト処理後リン酸と硝
酸と氷酢酸との混酸液で第１導電膜ｇ１を選択的にエッ
チングする。
板ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処
理により設けた後、５００℃，６０分間のベ−クを行
う。なお、このＳＩＯ膜はガラス基板ＳＵＢ１の表面凹
凸を緩和するために形成するが、凹凸が少ない場合省略
できる工程である。膜厚が２８００ÅのＡｌ−Ｔａ，Ａ
ｌ−Ｔｉ−Ｔａ，Ａｌ−Ｐｄ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。ホト処理後リン酸と硝
酸と氷酢酸との混酸液で第１導電膜ｇ１を選択的にエッ
チングする。
【００６８】工程Ｂ，図６ レジスト直描後（前述した陽極酸化パタ−ンＡＯ形成
後）、３％酒石酸をアンモニヤによりＰＨ６．２５±
０．０５に調整した溶液をエチレングリコ−ル液で１：
９に稀釈した液からなる陽極酸化液中に基板ＳＵＢ１に
浸せきし、化成電流密度が０．５ｍＡ／ｃｍ2になるよ
うに調整する（定電流化成）。次に所定のＡｌ2Ｏ3膜厚
が得られるのに必要な化成電圧１２５Ｖに達するまで陽
極酸化を行う。その後この状態で数１０分保持すること
が望ましい（定電圧化成）。これは均一なＡｌ2Ｏ3膜を
得る上で大事なことである。それによって、導電膜ｇ１
を陽極酸化され、走査信号線（ゲ−トライン）ＧＬ上及
び側面に自己整合的に膜厚が１８００Åの陽極酸化膜Ａ
ＯＦが形成され、薄膜トランジストＴＦＴのゲ−ト絶縁
膜の一部となる。
後）、３％酒石酸をアンモニヤによりＰＨ６．２５±
０．０５に調整した溶液をエチレングリコ−ル液で１：
９に稀釈した液からなる陽極酸化液中に基板ＳＵＢ１に
浸せきし、化成電流密度が０．５ｍＡ／ｃｍ2になるよ
うに調整する（定電流化成）。次に所定のＡｌ2Ｏ3膜厚
が得られるのに必要な化成電圧１２５Ｖに達するまで陽
極酸化を行う。その後この状態で数１０分保持すること
が望ましい（定電圧化成）。これは均一なＡｌ2Ｏ3膜を
得る上で大事なことである。それによって、導電膜ｇ１
を陽極酸化され、走査信号線（ゲ−トライン）ＧＬ上及
び側面に自己整合的に膜厚が１８００Åの陽極酸化膜Ａ
ＯＦが形成され、薄膜トランジストＴＦＴのゲ−ト絶縁
膜の一部となる。
【００６９】工程Ｃ，図６ 膜厚が１４００ÅのＩＴＯ膜からなる導電膜ｄ１をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲ−ト端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層及び透明画素電極ＩＴＯ１を形成する。
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲ−ト端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層及び透明画素電極ＩＴＯ１を形成する。
【００７０】工程Ｄ，図７ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して膜厚が３００ÅのＮ+型の非晶質Ｓｉ膜を設け
る。この成膜は同一ＣＶＤ装置で反応室を変え連続して
行う。
素ガスを導入して、膜厚２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して膜厚が３００ÅのＮ+型の非晶質Ｓｉ膜を設け
る。この成膜は同一ＣＶＤ装置で反応室を変え連続して
行う。
【００７１】工程Ｅ，図７ ホト処理後、ドライエッチングガスとしてＳＦ6、ＣＣ
ｌ4を使用してＮ+型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を
エッチングする。続けて、ＳＦ6を使用して窒化Ｓｉ膜
をエッチングする。もちろん、ＳＦ6ガスでＮ+型非晶質
Ｓｉ膜、ｉ型非晶質Ｓｉ膜及び窒化Ｓｉ膜を連続してエ
ッチングしても良い。
ｌ4を使用してＮ+型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を
エッチングする。続けて、ＳＦ6を使用して窒化Ｓｉ膜
をエッチングする。もちろん、ＳＦ6ガスでＮ+型非晶質
Ｓｉ膜、ｉ型非晶質Ｓｉ膜及び窒化Ｓｉ膜を連続してエ
ッチングしても良い。
【００７２】このように３層のＣＶＤ膜をＳＦ6を主成
分とするガスで連続的にエッチングすることが本実施例
の製造工程の特徴である。すなわち、ＳＦ6ガスに対す
るエッチング速度はＮ+型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜、窒化Ｓｉ膜の順に大きい。従って、Ｎ+型非晶質
Ｓｉ膜がエッチング完了し、ｉ型非晶質Ｓｉ膜がエッチ
ングされ始めると上部のＮ+型非晶質Ｓｉ膜がサイドエ
ッチされ結果的にｉ型非晶質Ｓｉ膜が約７０度のテ−パ
に加工される。また、ｉ型非晶質Ｓｉ膜がエッチングが
完了し、窒化Ｓｉ膜がエッチングされ始めると上部のＮ
+型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜の順にサイドエッ
チされ、結果的にｉ型非晶質Ｓｉ膜が約５０度、窒化シ
リコン膜が２０度のテ−パ加工される。上記テ−パ形状
のためその上部にソ−ス電極ＳＤ１が形成された場合も
断線の確率は著しく低減される。Ｎ+型非晶質Ｓｉ膜は
テ−パ角度は９０度に近いが厚さが３００Åと薄いため
にこの段差での断線の確率は非常に小さい。従って、Ｎ
+型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜の平
面パタ−ンは厳密には同一パタ−ンではなく断面が順テ
−パ形状となるためＮ+型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜、窒化Ｓｉ膜の順に大きなパタ−ンとなる。
分とするガスで連続的にエッチングすることが本実施例
の製造工程の特徴である。すなわち、ＳＦ6ガスに対す
るエッチング速度はＮ+型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜、窒化Ｓｉ膜の順に大きい。従って、Ｎ+型非晶質
Ｓｉ膜がエッチング完了し、ｉ型非晶質Ｓｉ膜がエッチ
ングされ始めると上部のＮ+型非晶質Ｓｉ膜がサイドエ
ッチされ結果的にｉ型非晶質Ｓｉ膜が約７０度のテ−パ
に加工される。また、ｉ型非晶質Ｓｉ膜がエッチングが
完了し、窒化Ｓｉ膜がエッチングされ始めると上部のＮ
+型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜の順にサイドエッ
チされ、結果的にｉ型非晶質Ｓｉ膜が約５０度、窒化シ
リコン膜が２０度のテ−パ加工される。上記テ−パ形状
のためその上部にソ−ス電極ＳＤ１が形成された場合も
断線の確率は著しく低減される。Ｎ+型非晶質Ｓｉ膜は
テ−パ角度は９０度に近いが厚さが３００Åと薄いため
にこの段差での断線の確率は非常に小さい。従って、Ｎ
+型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜の平
面パタ−ンは厳密には同一パタ−ンではなく断面が順テ
−パ形状となるためＮ+型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜、窒化Ｓｉ膜の順に大きなパタ−ンとなる。
【００７３】工程Ｆ，図８ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、されに膜厚が４０００ÅのＡｌ−
Ｐｄ，Ａｌ−Ｓｉ，Ａｌ−Ｔａ，Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３をスパッタリングにより設ける。
ホト処理後、第３導電膜ｄ３を工程Ａと同様な液でエッ
チングし、第２導電膜ｄ２を硝酸第２セリウムアンモニ
ウム溶液でエッチングし、映像信号線ＤＬ，ソ−ス電極
ＳＤ１，ドレイン電極ＳＤ２を形成する。
タリングにより設け、されに膜厚が４０００ÅのＡｌ−
Ｐｄ，Ａｌ−Ｓｉ，Ａｌ−Ｔａ，Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３をスパッタリングにより設ける。
ホト処理後、第３導電膜ｄ３を工程Ａと同様な液でエッ
チングし、第２導電膜ｄ２を硝酸第２セリウムアンモニ
ウム溶液でエッチングし、映像信号線ＤＬ，ソ−ス電極
ＳＤ１，ドレイン電極ＳＤ２を形成する。
【００７４】ここで、本実施例では工程Ｅに示すように
Ｎ+型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜が
順テ−パとなっているため、映像信号線ＤＬの抵抗の許
容度の大きい液晶表示装置では第２導電膜ｄ２のみで形
成することも可能である。
Ｎ+型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜が
順テ−パとなっているため、映像信号線ＤＬの抵抗の許
容度の大きい液晶表示装置では第２導電膜ｄ２のみで形
成することも可能である。
【００７５】つぎに、ドライエッチング装置にＳＦ6、
ＣＣｌ4を導入して、Ｎ+型非晶質Ｓｉ膜をエッチングす
ることにより、ソ−スとドレイン間のＮ+型半導体層ｄ
０を選択的に除去する。
ＣＣｌ4を導入して、Ｎ+型非晶質Ｓｉ膜をエッチングす
ることにより、ソ−スとドレイン間のＮ+型半導体層ｄ
０を選択的に除去する。
【００７６】工程Ｇ，図８ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。ホト処理後、ドライエッチングガスとしてＳＦ6を
使用しエッチングすることにより、保護膜ＰＳＶ１を形
成する。保護膜としてはＣＶＤで形成したＳｉＮ膜のみ
ならず有機材料を用いたものも使用できる。
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。ホト処理後、ドライエッチングガスとしてＳＦ6を
使用しエッチングすることにより、保護膜ＰＳＶ１を形
成する。保護膜としてはＣＶＤで形成したＳｉＮ膜のみ
ならず有機材料を用いたものも使用できる。
【００７７】実施例２ 《映像信号線ＤＬによる反射防止》図９は、本発明の実
施例２の隣り合う映像信号線と透明画素電極を示す図１
と同様の断面図である。
施例２の隣り合う映像信号線と透明画素電極を示す図１
と同様の断面図である。
【００７８】本実施例では、図１に示した実施例１とほ
とんど同様の構成であるが、実施例１と異なるのは、ｉ
型半導体層ＡＳおよびゲート絶縁膜ＧＩの幅と、映像信
号線ＤＬ（ｄ３、ｄ２）との幅が同一であることであ
る。本実施例においても、実施例１と同様な映像信号線
ＤＬによる反射防止、コントラスト向上、画像品質向上
効果があることはいうまでもない。なお、ｉ型半導体層
ＡＳが映像信号線ＤＬのわきからはみ出した領域は、ｉ
型半導体層ＡＳが光の照射により導電性が上がるため、
外光が入ると電極として働く。つまり、見かけ上、映像
信号線ＤＬが太くなり、共通透明画素電極ＩＴＯ２との
間に形成される寄生容量が増加し、ディスプレイの消費
電力が増加する。すなわち、本実施例のように、ｉ型半
導体層ＡＳを映像信号線ＤＬと同一幅に形成することに
より、消費電力の増加を抑制することができる。
とんど同様の構成であるが、実施例１と異なるのは、ｉ
型半導体層ＡＳおよびゲート絶縁膜ＧＩの幅と、映像信
号線ＤＬ（ｄ３、ｄ２）との幅が同一であることであ
る。本実施例においても、実施例１と同様な映像信号線
ＤＬによる反射防止、コントラスト向上、画像品質向上
効果があることはいうまでもない。なお、ｉ型半導体層
ＡＳが映像信号線ＤＬのわきからはみ出した領域は、ｉ
型半導体層ＡＳが光の照射により導電性が上がるため、
外光が入ると電極として働く。つまり、見かけ上、映像
信号線ＤＬが太くなり、共通透明画素電極ＩＴＯ２との
間に形成される寄生容量が増加し、ディスプレイの消費
電力が増加する。すなわち、本実施例のように、ｉ型半
導体層ＡＳを映像信号線ＤＬと同一幅に形成することに
より、消費電力の増加を抑制することができる。
【００７９】なお、本実施例の製造方法では、実施例１
の製造方法の図８（Ｆ）と（Ｇ）との間に、第４′ホト
→ａ−Ｓｉ・ＳＩＮエッチが追加される。
の製造方法の図８（Ｆ）と（Ｇ）との間に、第４′ホト
→ａ−Ｓｉ・ＳＩＮエッチが追加される。
【００８０】実施例３ 《ブラックマトリクスＢＭによる反射防止》図１０は、
本発明の実施例３の隣り合う映像信号線と透明画素電極
を示す図１と同様の断面図である。
本発明の実施例３の隣り合う映像信号線と透明画素電極
を示す図１と同様の断面図である。
【００８１】本実施例では、図９に示した実施例２の構
成に加えて、図１０に示すように、ｉ型半導体層ＡＳと
透明画素電極ＩＴＯ１との間の部分の、透明ガラス基板
ＳＵＢ１、ＳＵＢ２の面と垂直方向に対応する第２の透
明ガラス基板ＳＵＢ２の面の部分にカラーフィルタＦＩ
Ｌが形成されている点に特徴がある。この構成により、
ｉ型半導体層ＡＳと透明画素電極ＩＴＯ１との間から入
射する光、例えば外部入射光２はカラーフィルタＦＩＬ
に吸収され、Ｃｒ等の金属からなるブラックマトリクス
ＢＭにより破線で示すように使用者側に反射してくるの
を防止することができる。したがって、表示画面側の外
部からの入射光が映像信号線ＤＬおよびブラックマトリ
クスＢにより外側（使用者側）に反射し、画面が見にく
くなり（鏡のようになる）、コントラストが低下し、表
示品質が低下する問題を防止することができる。
成に加えて、図１０に示すように、ｉ型半導体層ＡＳと
透明画素電極ＩＴＯ１との間の部分の、透明ガラス基板
ＳＵＢ１、ＳＵＢ２の面と垂直方向に対応する第２の透
明ガラス基板ＳＵＢ２の面の部分にカラーフィルタＦＩ
Ｌが形成されている点に特徴がある。この構成により、
ｉ型半導体層ＡＳと透明画素電極ＩＴＯ１との間から入
射する光、例えば外部入射光２はカラーフィルタＦＩＬ
に吸収され、Ｃｒ等の金属からなるブラックマトリクス
ＢＭにより破線で示すように使用者側に反射してくるの
を防止することができる。したがって、表示画面側の外
部からの入射光が映像信号線ＤＬおよびブラックマトリ
クスＢにより外側（使用者側）に反射し、画面が見にく
くなり（鏡のようになる）、コントラストが低下し、表
示品質が低下する問題を防止することができる。
【００８２】実施例４ 《ブラックマトリクスＢＭによる反射防止》図１１は、
本発明の実施例４の隣り合う映像信号線と透明画素電極
を示す図１と同様の断面図である。
本発明の実施例４の隣り合う映像信号線と透明画素電極
を示す図１と同様の断面図である。
【００８３】本実施例では、ブラックマトリクスＢＭが
非晶質シリコンからなるｉ型半導体層ＡＳからなり、か
つ、バックライトが第１の透明ガラス基板ＳＵＢ１側に
配置されていることを特徴とする。すなわち、図５に示
すモジュールＭＤＬの斜視図において、第１の透明ガラ
ス基板ＳＵＢ１と第２の透明ガラス基板ＳＵＢ２の上下
位置関係が逆になり、第２の透明ガラス基板ＳＵＢ２が
使用者側（表示画面側・観察側）になる。その他の構成
は、図１に示した実施例１と同様である。したがって、
表示画面側の外部からの入射光がブラックマトリクスＢ
Ｍにより外側に反射し、画面が見にくくなり（鏡のよう
になる）、コントラストが低下し、表示品質が低下する
問題を防止することができる。
非晶質シリコンからなるｉ型半導体層ＡＳからなり、か
つ、バックライトが第１の透明ガラス基板ＳＵＢ１側に
配置されていることを特徴とする。すなわち、図５に示
すモジュールＭＤＬの斜視図において、第１の透明ガラ
ス基板ＳＵＢ１と第２の透明ガラス基板ＳＵＢ２の上下
位置関係が逆になり、第２の透明ガラス基板ＳＵＢ２が
使用者側（表示画面側・観察側）になる。その他の構成
は、図１に示した実施例１と同様である。したがって、
表示画面側の外部からの入射光がブラックマトリクスＢ
Ｍにより外側に反射し、画面が見にくくなり（鏡のよう
になる）、コントラストが低下し、表示品質が低下する
問題を防止することができる。
【００８４】実施例５ 《走査信号線ＧＬによる反射防止》図１２は、本発明の
実施例５の１画素のＴＦＴとその周辺を示す図３と同様
の断面図である。
実施例５の１画素のＴＦＴとその周辺を示す図３と同様
の断面図である。
【００８５】本実施例では、図１２に示すように、ゲー
ト電極を含む例えばＡｌからなる第１導電膜ｇ１で構成
される走査信号線ＧＬと、第１の透明ガラス基板ＳＵＢ
１との間に、黒褐色である低反射の酸化Ｃｒ膜からなる
反射防止膜ＢＭ２が形成されていることを特徴とする。
その他の構成は、図１に示した実施例１と同様である。
すなわち、逆スタガ構造では、ゲート電極を含む走査信
号線ＧＬの下に、薄膜トランジスタＴＦＴのチャネル形
成用ｉ型半導体層ＡＳと同一工程でｉ型半導体層ＡＳを
形成することができないので、酸化Ｃｒ膜からなる反射
防止膜ＢＭ２を形成した。反射防止膜ＢＭ２は、同一の
パターン形状をしている。この構成により、表示画面側
の外部からの入射光が走査信号線ＧＬにより外側（使用
者側）に反射し、画面が見にくくなり（鏡のようにな
る）、コントラストが低下し、表示品質が低下する問題
を防止することができる。
ト電極を含む例えばＡｌからなる第１導電膜ｇ１で構成
される走査信号線ＧＬと、第１の透明ガラス基板ＳＵＢ
１との間に、黒褐色である低反射の酸化Ｃｒ膜からなる
反射防止膜ＢＭ２が形成されていることを特徴とする。
その他の構成は、図１に示した実施例１と同様である。
すなわち、逆スタガ構造では、ゲート電極を含む走査信
号線ＧＬの下に、薄膜トランジスタＴＦＴのチャネル形
成用ｉ型半導体層ＡＳと同一工程でｉ型半導体層ＡＳを
形成することができないので、酸化Ｃｒ膜からなる反射
防止膜ＢＭ２を形成した。反射防止膜ＢＭ２は、同一の
パターン形状をしている。この構成により、表示画面側
の外部からの入射光が走査信号線ＧＬにより外側（使用
者側）に反射し、画面が見にくくなり（鏡のようにな
る）、コントラストが低下し、表示品質が低下する問題
を防止することができる。
【００８６】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、図１の実施例１、図９
の実施例２、図１０の実施例３、図１１の実施例４、図
１２の実施例５のそれぞれを適宜組み合わせることがで
きる。
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、図１の実施例１、図９
の実施例２、図１０の実施例３、図１１の実施例４、図
１２の実施例５のそれぞれを適宜組み合わせることがで
きる。
【００８７】
【発明の効果】以上説明したように、本発明によれば、
表示画面側の外部からの入射光が信号線やブラックマト
リクスにより外側（使用者側）に反射するのを防止する
ことができ、画像品質を向上することができる。
表示画面側の外部からの入射光が信号線やブラックマト
リクスにより外側（使用者側）に反射するのを防止する
ことができ、画像品質を向上することができる。
【図１】本発明の実施例１の図２の１−１切断線におけ
る隣り合う映像信号線（デ−タライン）と透明画素電極
を示す断面図である。
る隣り合う映像信号線（デ−タライン）と透明画素電極
を示す断面図である。
【図２】この発明が適用されるアクティブ・マトリクス
方式のカラ−液晶表示装置の液晶表示部の１画素とその
周辺を表す要部平面図である。
方式のカラ−液晶表示装置の液晶表示部の１画素とその
周辺を表す要部平面図である。
【図３】図１の３−３切断線における１画素のＴＦＴと
その周辺を示す断面図である。
その周辺を示す断面図である。
【図４】図１の４−４切断線における付加容量Ｃａｄｄ
の断面図である。
の断面図である。
【図５】液晶モジュールの分解斜視図である。
【図６】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示す
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
【図７】基板ＳＵＢ１側の工程Ｄ〜Ｅの製造工程を示す
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
【図８】基板ＳＵＢ１側の工程Ｆ〜Ｇの製造工程を示す
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
【図９】本発明の実施例２の隣り合う映像信号線と透明
画素電極を示す図１と同様の断面図である。
画素電極を示す図１と同様の断面図である。
【図１０】本発明の実施例３の隣り合う映像信号線と透
明画素電極を示す図１と同様の断面図である。
明画素電極を示す図１と同様の断面図である。
【図１１】本発明の実施例４の隣り合う映像信号線と透
明画素電極を示す図１と同様の断面図である。
明画素電極を示す図１と同様の断面図である。
【図１２】本発明の実施例５の１画素のＴＦＴとその周
辺を示す図３と同様の断面図である。
辺を示す図３と同様の断面図である。
ＳＵＢ１、ＳＵＢ２…透明ガラス基板、ＧＬ…走査信号
線（ゲ−トライン）、ＤＬ…映像信号線（デ−タライ
ン）、ＧＩ…絶縁膜、ＡＳ…ｉ型半導体層、ＳＤ１、Ｓ
Ｄ２…ソ−ス電極またはドレイン電極、ＢＭ…遮光膜
（ブラックマトリクス）、ＬＣ…液晶、ＴＦＴ…薄膜ト
ランジスタ、ＩＴＯ１…透明画素電極、ｇ１、ｄ１、ｄ
２、ｄ３…導電膜、ＰＮＬ…液晶表示パネル、ＢＬ…バ
ックライト。
線（ゲ−トライン）、ＤＬ…映像信号線（デ−タライ
ン）、ＧＩ…絶縁膜、ＡＳ…ｉ型半導体層、ＳＤ１、Ｓ
Ｄ２…ソ−ス電極またはドレイン電極、ＢＭ…遮光膜
（ブラックマトリクス）、ＬＣ…液晶、ＴＦＴ…薄膜ト
ランジスタ、ＩＴＯ１…透明画素電極、ｇ１、ｄ１、ｄ
２、ｄ３…導電膜、ＰＮＬ…液晶表示パネル、ＢＬ…バ
ックライト。
フロントページの続き (72)発明者 伊藤 光 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 亀井 達生 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 松永 邦之 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内
Claims (16)
- 【請求項１】水平方向に延在し、かつ垂直方向に複数本
配置された走査信号線と、垂直方向に延在し、かつ水平
方向に複数本配置された映像信号線と、隣接する２本の
前記走査信号線と隣接する２本の前記映像信号線との交
差領域内にそれぞれ配置された第１の画素電極とスイッ
チング素子とを設けた第１の絶縁基板と、前記第１の画
素電極に対向して第２の画素電極を設けた第２の絶縁基
板とを所定の間隙を隔てて重ね合わせ、前記両基板間に
液晶を封止して成る液晶表示パネルを有する液晶表示装
置において、前記映像信号線と前記第１の絶縁基板との
間に、半導体膜が前記映像信号線に沿った形状にパター
ニングされ、かつ、バックライトが前記第２の絶縁基板
側に配置されていることを特徴とする液晶表示装置。 - 【請求項２】水平方向に延在し、かつ垂直方向に複数本
配置された走査信号線と、垂直方向に延在し、かつ水平
方向に複数本配置された映像信号線と、隣接する２本の
前記走査信号線と隣接する２本の前記映像信号線との交
差領域内にそれぞれ配置された第１の画素電極とスイッ
チング素子とを設けた第１の絶縁基板と、前記第１の画
素電極に対向して第２の画素電極を設けた第２の絶縁基
板とを所定の間隙を隔てて重ね合わせ、前記両基板間に
液晶を封止して成る液晶表示パネルを有する液晶表示装
置において、前記映像信号線と前記第１の絶縁基板との
間に、半導体膜が前記映像信号線に沿った形状にパター
ニングされ、前記半導体膜と前記第１の絶縁基板との間
に、絶縁膜が前記映像信号線に沿った形状にパターニン
グされ、かつ、バックライトが前記第２の絶縁基板側に
配置されていることを特徴とする液晶表示装置。 - 【請求項３】水平方向に延在し、かつ垂直方向に複数本
配置された走査信号線と、垂直方向に延在し、かつ水平
方向に複数本配置された映像信号線と、隣接する２本の
前記走査信号線と隣接する２本の前記映像信号線との交
差領域内にそれぞれ配置された第１の画素電極とスイッ
チング素子とを設けた第１の絶縁基板と、前記第１の画
素電極に対向して第２の画素電極を設けた第２の絶縁基
板とを所定の間隙を隔てて重ね合わせ、前記両基板間に
液晶を封止して成る液晶表示パネルを有する液晶表示装
置において、前記第２の絶縁基板の面上に形成されたブ
ラックマトリクスが半導体膜から成り、かつ、バックラ
イトが前記第１の絶縁基板側に配置されていることを特
徴とする液晶表示装置。 - 【請求項４】前記映像信号線と前記第１の絶縁基板との
間に、半導体膜が前記映像信号線に沿った形状にパター
ニングされていることを特徴とする請求項３記載の液晶
表示装置。 - 【請求項５】前記映像信号線と前記第１の絶縁基板との
間に、半導体膜が前記映像信号線に沿った形状にパター
ニングされ、前記半導体膜と前記第１の絶縁基板との間
に、絶縁膜が前記映像信号線に沿った形状にパターニン
グされていることを特徴とする請求項３記載の液晶表示
装置。 - 【請求項６】前記半導体膜、前記絶縁膜の幅が前記映像
信号線の幅と同一か、または前記映像信号線の幅より大
きいことを特徴とする請求項１、２または３記載の液晶
表示装置。 - 【請求項７】前記絶縁膜の幅≧前記半導体膜の幅≧前記
映像信号線の幅の関係を有することを特徴とする請求項
１、２または３記載の液晶表示装置。 - 【請求項８】前記半導体膜、前記絶縁膜が前記第１の画
素電極と重なっていないことを特徴とする請求項１また
は２記載の液晶表示装置。 - 【請求項９】前記スイッチング素子が薄膜トランジスタ
であることを特徴とする請求項１、２または３記載の液
晶表示装置。 - 【請求項１０】前記半導体膜が、前記薄膜トランジスタ
のチャネル領域となる半導体膜と同一形成工程において
同一材料で形成されていることを特徴とする請求項１ま
た２記載の液晶表示装置。 - 【請求項１１】前記半導体膜が非晶質シリコン膜である
ことを特徴とする請求項１、２または３記載の液晶表示
装置。 - 【請求項１２】前記半導体膜のパターニング形状が前記
薄膜トランジスタが形成されている部分以外で前記映像
信号線のパターニング形状とほぼ同一であることを特徴
とする請求項１、２または３記載の液晶表示装置。 - 【請求項１３】前記絶縁膜が、前記薄膜トランジスタの
ゲート絶縁膜と同一形成工程において同一材料で形成さ
れていることを特徴とする請求項１、２または３記載の
液晶表示装置。 - 【請求項１４】前記半導体膜と前記第１の画素電極との
間の部分の、前記両基板面と垂直方向に対応する前記第
２の絶縁基板面の部分にカラーフィルタが形成されてい
ることを特徴とする請求項１、２または３記載の液晶表
示装置。 - 【請求項１５】前記走査信号線と前記第１の絶縁基板と
の間に、反射防止膜が前記映像信号線に沿った形状にパ
ターニングされていることを特徴とする請求項１、２ま
たは３記載の液晶表示装置。 - 【請求項１６】前記薄膜トランジスタが、前記第１の絶
縁基板上に順次、ゲート電極、ゲート絶縁膜、チャネル
形成用半導体層、ソース・ドレイン電極が形成された逆
スタガ構造を採っていることを特徴とする請求項１、２
または３記載の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3561394A JPH07244297A (ja) | 1994-03-07 | 1994-03-07 | 液晶表示装置 |
| US08/396,774 US5668649A (en) | 1994-03-07 | 1995-03-01 | Structure of liquid crystal display device for antireflection |
| KR1019950004422A KR950033621A (ko) | 1994-03-07 | 1995-03-04 | 액정표시장치 |
| US08/795,792 US5844255A (en) | 1994-03-07 | 1997-02-05 | Structure of liquid crystal display device for antireflection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3561394A JPH07244297A (ja) | 1994-03-07 | 1994-03-07 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07244297A true JPH07244297A (ja) | 1995-09-19 |
Family
ID=12446702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3561394A Pending JPH07244297A (ja) | 1994-03-07 | 1994-03-07 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH07244297A (ja) |
| KR (1) | KR950033621A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657682B2 (en) | 2001-03-09 | 2003-12-02 | Hitachi, Ltd. | TFT-LCD device having laminated body of light-shield and semiconductor between pixel electrodes |
| JP2006195317A (ja) * | 2005-01-17 | 2006-07-27 | Seiko Epson Corp | 表示装置、表示装置の製造方法及び電子機器 |
| JP2009075613A (ja) * | 2008-10-31 | 2009-04-09 | Sakae Tanaka | 低コスト表示装置を製造するためのホトマスク構造 |
| JP2009163247A (ja) * | 2008-12-07 | 2009-07-23 | Sakae Tanaka | 高性能表示装置とその製造方法 |
-
1994
- 1994-03-07 JP JP3561394A patent/JPH07244297A/ja active Pending
-
1995
- 1995-03-04 KR KR1019950004422A patent/KR950033621A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657682B2 (en) | 2001-03-09 | 2003-12-02 | Hitachi, Ltd. | TFT-LCD device having laminated body of light-shield and semiconductor between pixel electrodes |
| JP2006195317A (ja) * | 2005-01-17 | 2006-07-27 | Seiko Epson Corp | 表示装置、表示装置の製造方法及び電子機器 |
| JP2009075613A (ja) * | 2008-10-31 | 2009-04-09 | Sakae Tanaka | 低コスト表示装置を製造するためのホトマスク構造 |
| JP2009163247A (ja) * | 2008-12-07 | 2009-07-23 | Sakae Tanaka | 高性能表示装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950033621A (ko) | 1995-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668649A (en) | Structure of liquid crystal display device for antireflection | |
| US5671027A (en) | LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator | |
| KR100270127B1 (ko) | 액정표시장치 | |
| JPH07175084A (ja) | 液晶表示装置及びその製造方法 | |
| US7440042B2 (en) | Liquid crystal display device | |
| JPH10282528A (ja) | 液晶表示装置及びその製造方法 | |
| US5760861A (en) | Liquid crystal display device and a method for fabricating black matrix thereto | |
| JPH07110495A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09258244A (ja) | 液晶表示装置 | |
| JPH0561072A (ja) | 液晶表示装置 | |
| JP2002268060A (ja) | 液晶表示装置 | |
| JPH07244297A (ja) | 液晶表示装置 | |
| JP2882319B2 (ja) | 液晶パネル | |
| JP2871818B2 (ja) | 液晶表示装置 | |
| KR19980016027A (ko) | 액정표시소자 및 그 제조방법 | |
| JPH08234236A (ja) | 液晶表示基板の製造方法 | |
| JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH05224196A (ja) | 液晶表示装置とその製造方法 | |
| JP3095254B2 (ja) | 液晶表示装置 | |
| JPH04195022A (ja) | 液晶表示装置 | |
| JP2938521B2 (ja) | 液晶表示装置 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH08234231A (ja) | 液晶表示装置 | |
| JPH04345132A (ja) | 液晶表示装置 | |
| JPH0784248A (ja) | 液晶表示装置およびその製造方法 |