JPH09258244A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09258244A JPH09258244A JP6577196A JP6577196A JPH09258244A JP H09258244 A JPH09258244 A JP H09258244A JP 6577196 A JP6577196 A JP 6577196A JP 6577196 A JP6577196 A JP 6577196A JP H09258244 A JPH09258244 A JP H09258244A
- Authority
- JP
- Japan
- Prior art keywords
- film
- signal line
- pixel electrode
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 いわゆる点欠陥の発生を防止する。
【解決手段】 第1基板上に設けられた画素電極と、
スイッチ素子と、該スイッチ素子を介して上記画素電極
に映像信号を供給する映像信号線と、上記スイッチ素子
に導通否導通を制御する走査信号を供給する走査信号線
と、該走査信号線または映像信号線を覆う絶縁膜よりな
る保護膜とよりなる液晶表示装置であって、上記画素電
極と上記映像信号線の間に上記保護膜の開口部を設け、
該開口部の領域内には映像信号線または走査信号線が存
在しない。
スイッチ素子と、該スイッチ素子を介して上記画素電極
に映像信号を供給する映像信号線と、上記スイッチ素子
に導通否導通を制御する走査信号を供給する走査信号線
と、該走査信号線または映像信号線を覆う絶縁膜よりな
る保護膜とよりなる液晶表示装置であって、上記画素電
極と上記映像信号線の間に上記保護膜の開口部を設け、
該開口部の領域内には映像信号線または走査信号線が存
在しない。
Description
【0001】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、いわゆるアクティブマトリックス方式の液晶表示装
置に関する。
り、いわゆるアクティブマトリックス方式の液晶表示装
置に関する。
【0002】
【従来の技術】たとえばアクティブ・マトリックス型の
液晶表示基板は、液晶を介して互いに対向配置される透
明ガラス基板のそれぞれの液晶側の面に種々の材料を積
層させることによって、マトリックス状に配置された各
画素およびこれら各画素を動作させる電子回路が組み込
まれて構成されている。
液晶表示基板は、液晶を介して互いに対向配置される透
明ガラス基板のそれぞれの液晶側の面に種々の材料を積
層させることによって、マトリックス状に配置された各
画素およびこれら各画素を動作させる電子回路が組み込
まれて構成されている。
【0003】そして、このような液晶表示基板を製造す
る場合には、各透明ガラス基板を、それらの表面にそれ
ぞれ所定のパターンからなる異なる材料層を順次積層さ
せた後に対向配置させ、それらの間に液晶を封入するよ
うにしている。
る場合には、各透明ガラス基板を、それらの表面にそれ
ぞれ所定のパターンからなる異なる材料層を順次積層さ
せた後に対向配置させ、それらの間に液晶を封入するよ
うにしている。
【0004】また、この場合におけるそれぞれのパター
ンからなる各材料層は、いわゆるフォトリソグラフィ技
術を用いることによって形成し、これにより微細に加工
された画素および電子回路が形成されるようになってい
る。
ンからなる各材料層は、いわゆるフォトリソグラフィ技
術を用いることによって形成し、これにより微細に加工
された画素および電子回路が形成されるようになってい
る。
【0005】なお本発明に関連する出願としては特願平
7−39984号があり、本願出願人により出願されて
いる。
7−39984号があり、本願出願人により出願されて
いる。
【0006】また画素電極の周囲に遮光膜を設けた公知
例としては特開平4−84125号公報がある。
例としては特開平4−84125号公報がある。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うにして製造される従来の液晶表示装置は、上述したよ
うな所定パターンの種々の材料層を順次積層させていく
過程において、パターンどおりに除去されない材料(通
常は異物と称する)が往々にして残存してしまうことを
免れ得なかった。
うにして製造される従来の液晶表示装置は、上述したよ
うな所定パターンの種々の材料層を順次積層させていく
過程において、パターンどおりに除去されない材料(通
常は異物と称する)が往々にして残存してしまうことを
免れ得なかった。
【0008】図30に従来のTFT液晶表示装置の1画
素のパターンを示す。なお、各層の符号は後述する実施
例と同じであるので、説明を省略する。
素のパターンを示す。なお、各層の符号は後述する実施
例と同じであるので、説明を省略する。
【0009】図30のA−A’断面を図31に示す。こ
のパターンの場合、図30のように異物などが原因でド
レイン線材料のAlやCrなどの導電性物質が残ると、
図30のB−B’断面である図32に示すように、画素
電極ITO1−ドレイン線DL間ショートによりショー
トした画素は点欠陥となり画面表示不良を起こす。
のパターンの場合、図30のように異物などが原因でド
レイン線材料のAlやCrなどの導電性物質が残ると、
図30のB−B’断面である図32に示すように、画素
電極ITO1−ドレイン線DL間ショートによりショー
トした画素は点欠陥となり画面表示不良を起こす。
【0010】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、いわゆる点欠陥の発生を
防ぐことのできる液晶表示装置を提供することにある。
れたものであり、その目的は、いわゆる点欠陥の発生を
防ぐことのできる液晶表示装置を提供することにある。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0012】手段1.第1基板上に設けられた画素電極
と、スイッチ素子と、該スイッチ素子を介して上記画素
電極に映像信号を供給する映像信号線と、該映像信号線
を覆う絶縁膜よりなる保護膜とよりなる液晶表示装置で
あって、上記画素電極と上記映像信号線の間に上記保護
膜の開口部を設け、該開口部の領域内には映像信号線が
存在せず、かつ上記画素電極の縁部は上記保護膜で覆わ
れていることを特徴とする液晶表示装置。
と、スイッチ素子と、該スイッチ素子を介して上記画素
電極に映像信号を供給する映像信号線と、該映像信号線
を覆う絶縁膜よりなる保護膜とよりなる液晶表示装置で
あって、上記画素電極と上記映像信号線の間に上記保護
膜の開口部を設け、該開口部の領域内には映像信号線が
存在せず、かつ上記画素電極の縁部は上記保護膜で覆わ
れていることを特徴とする液晶表示装置。
【0013】手段2.第1基板上に設けられた画素電極
と、スイッチ素子と、該スイッチ素子を介して上記画素
電極に映像信号を供給する映像信号線と、上記スイッチ
素子に導通否導通を制御する走査信号を供給する走査信
号線と、該走査信号線を覆う絶縁膜よりなる保護膜とよ
りなる液晶表示装置であって、上記画素電極と上記走査
信号線の間に上記保護膜の開口部を設け、該開口部の領
域内には走査信号線が存在せず、かつ上記画素電極の縁
部は上記保護膜で覆われていることを特徴とする液晶表
示装置。
と、スイッチ素子と、該スイッチ素子を介して上記画素
電極に映像信号を供給する映像信号線と、上記スイッチ
素子に導通否導通を制御する走査信号を供給する走査信
号線と、該走査信号線を覆う絶縁膜よりなる保護膜とよ
りなる液晶表示装置であって、上記画素電極と上記走査
信号線の間に上記保護膜の開口部を設け、該開口部の領
域内には走査信号線が存在せず、かつ上記画素電極の縁
部は上記保護膜で覆われていることを特徴とする液晶表
示装置。
【0014】手段3.手段1記載の構成において、上記
映像信号線は、透明な絶縁物からなる上記第1基板上に
設けられた、不透明な金属膜からなり、上記画素電極の
縁部は上記映像信号線と同じ材料からなる第1遮光膜で
覆われ、該第1遮光膜は上記保護膜で覆われ、上記開口
部の領域内には上記第1遮光膜が存在しないことを特徴
とする液晶表示装置。
映像信号線は、透明な絶縁物からなる上記第1基板上に
設けられた、不透明な金属膜からなり、上記画素電極の
縁部は上記映像信号線と同じ材料からなる第1遮光膜で
覆われ、該第1遮光膜は上記保護膜で覆われ、上記開口
部の領域内には上記第1遮光膜が存在しないことを特徴
とする液晶表示装置。
【0015】手段4.手段2記載の構成において、透明
な絶縁物からなる上記第1基板上に設けられた、不透明
な金属膜からなり、上記画素電極の縁部は上記走査信号
線と同じ材料からなる第1遮光膜で覆われ、該第1遮光
膜は上記保護膜で覆われ、上記開口部の領域内には上記
第1遮光膜が存在しないことを特徴とする液晶表示装
置。
な絶縁物からなる上記第1基板上に設けられた、不透明
な金属膜からなり、上記画素電極の縁部は上記走査信号
線と同じ材料からなる第1遮光膜で覆われ、該第1遮光
膜は上記保護膜で覆われ、上記開口部の領域内には上記
第1遮光膜が存在しないことを特徴とする液晶表示装
置。
【0016】手段5.手段1ないし手段2のうちいずれ
かの構成において、上記第1基板に液晶層を介して対向
する透明な第2基板上に、上記画素電極の周囲領域に設
けられ上記スイッチ素子を遮光する第2遮光膜を設け、
該第2遮光膜は平面的に上記保護膜の開口部を覆うこと
を特徴とする液晶表示装置。
かの構成において、上記第1基板に液晶層を介して対向
する透明な第2基板上に、上記画素電極の周囲領域に設
けられ上記スイッチ素子を遮光する第2遮光膜を設け、
該第2遮光膜は平面的に上記保護膜の開口部を覆うこと
を特徴とする液晶表示装置。
【0017】手段6.手段1ないし手段2のうちいずれ
かの構成において、上記第1基板上に、上記映像信号線
あるいは上記走査信号線に電気的に接続される、端子を
設け、該端子は上記保護膜から露出した透明導電膜より
なることを特徴とする液晶表示装置。
かの構成において、上記第1基板上に、上記映像信号線
あるいは上記走査信号線に電気的に接続される、端子を
設け、該端子は上記保護膜から露出した透明導電膜より
なることを特徴とする液晶表示装置。
【0018】手段7.手段1ないし手段2のうちいずれ
かの構成において、上記第1基板上に、上記映像信号線
に電気的に接続される、ドレイン端子を設け、該ドレイ
ン端子は上記保護膜から露出した金属膜よりなる金属部
と、該金属部を覆う透明導電膜よりなることを特徴とす
る液晶表示装置。
かの構成において、上記第1基板上に、上記映像信号線
に電気的に接続される、ドレイン端子を設け、該ドレイ
ン端子は上記保護膜から露出した金属膜よりなる金属部
と、該金属部を覆う透明導電膜よりなることを特徴とす
る液晶表示装置。
【0019】手段8.手段1ないし手段2のうちいずれ
かの構成において、上記第1基板上に、上記走査信号線
に電気的に接続される、ゲート端子を設け、該ゲート端
子は上記保護膜から露出した金属膜よりなる金属部と、
該金属部を覆う透明導電膜よりなることを特徴とする液
晶表示装置。
かの構成において、上記第1基板上に、上記走査信号線
に電気的に接続される、ゲート端子を設け、該ゲート端
子は上記保護膜から露出した金属膜よりなる金属部と、
該金属部を覆う透明導電膜よりなることを特徴とする液
晶表示装置。
【0020】手段1に示した構成によれば、図1に示す
ように、ドレイン線DLと画素電極ITO1間の保護膜
PSV1に、図2に示すような、開口部SHが設けてあ
るので製造歩留りの良い生産性の高い液晶表示装置が提
供される。
ように、ドレイン線DLと画素電極ITO1間の保護膜
PSV1に、図2に示すような、開口部SHが設けてあ
るので製造歩留りの良い生産性の高い液晶表示装置が提
供される。
【0021】手段1に示した構成の場合、図8及び図8
のD−D’線における断面である図9に示すように、異
物等が原因でドレイン線DLの材料(Al,Si入りA
l,Cr等の導電材料)が残ったとしても、ドレイン線
DLと画素電極ITO1間の保護膜PSV1に開口部S
Hが開いているため、保護膜PSV1をマスクに導電材
料(Al,Si入りAl,Cr等の導電材料)のエッチ
ングを行えば図10、図11に示すようにソース、ドレ
イン電極SD2,SD1、付加容量電極PL1及びドレ
イン線DLは保護膜PSV1で保護され、E−E’線部
分に示す開口部SH内の異物のみが除去されるので、画
素電極ITO1−ドレイン線DL間ショートを修正出来
る。
のD−D’線における断面である図9に示すように、異
物等が原因でドレイン線DLの材料(Al,Si入りA
l,Cr等の導電材料)が残ったとしても、ドレイン線
DLと画素電極ITO1間の保護膜PSV1に開口部S
Hが開いているため、保護膜PSV1をマスクに導電材
料(Al,Si入りAl,Cr等の導電材料)のエッチ
ングを行えば図10、図11に示すようにソース、ドレ
イン電極SD2,SD1、付加容量電極PL1及びドレ
イン線DLは保護膜PSV1で保護され、E−E’線部
分に示す開口部SH内の異物のみが除去されるので、画
素電極ITO1−ドレイン線DL間ショートを修正出来
る。
【0022】また図8のD−D’の部分にゲート材料が
残ったとしても保護膜をマスクに導電材料のエッチング
を行えば画素電極ITO1と隣接する画素電極ITO1
間のショートを修正出来る。
残ったとしても保護膜をマスクに導電材料のエッチング
を行えば画素電極ITO1と隣接する画素電極ITO1
間のショートを修正出来る。
【0023】従って点欠陥不良となる液晶表示装置を再
生することが出来、生産性の良い液晶表示装置を提供す
ることが出来る。
生することが出来、生産性の良い液晶表示装置を提供す
ることが出来る。
【0024】さらに画素電極の縁部は保護膜で覆われて
いるので、保護膜の開口部SHの縁部は画素電極の外に
あり、画素電極と保護膜の接着性の低下により、開口部
SHの縁部から保護膜が剥離するのを防止することが出
来る。
いるので、保護膜の開口部SHの縁部は画素電極の外に
あり、画素電極と保護膜の接着性の低下により、開口部
SHの縁部から保護膜が剥離するのを防止することが出
来る。
【0025】手段2に示した構成によれば、画素電極と
走査信号線の間に保護膜の開口部を設け、該開口部の領
域内には走査信号線が存在しないので、走査信号線を形
成する際にパターン形成不良が起こり画素電極と走査信
号線がショートしても、手段1と同様に保護膜をエッチ
ングマスクとして開口部の画素電極と走査信号線がショ
ートした箇所をエッチングすることができ、画素電極と
走査信号線のショートに起因する不良TFT基板を再生
することが出来、製造歩留りの良い生産性の高い液晶表
示装置が提供される。
走査信号線の間に保護膜の開口部を設け、該開口部の領
域内には走査信号線が存在しないので、走査信号線を形
成する際にパターン形成不良が起こり画素電極と走査信
号線がショートしても、手段1と同様に保護膜をエッチ
ングマスクとして開口部の画素電極と走査信号線がショ
ートした箇所をエッチングすることができ、画素電極と
走査信号線のショートに起因する不良TFT基板を再生
することが出来、製造歩留りの良い生産性の高い液晶表
示装置が提供される。
【0026】さらに画素電極の縁部は保護膜で覆われて
いるので、保護膜の開口部の縁部は画素電極の外にあ
り、画素電極と保護膜の接着性の低下により、開口部の
縁部から保護膜が剥離するのを防止することが出来る。
いるので、保護膜の開口部の縁部は画素電極の外にあ
り、画素電極と保護膜の接着性の低下により、開口部の
縁部から保護膜が剥離するのを防止することが出来る。
【0027】手段3に示した構成によれば、画素電極の
縁部は映像信号線と同じ材料からなる第1遮光膜で覆わ
れ、該第1遮光膜は保護膜で覆われ、該保護膜の開口部
の領域内には第1遮光膜が存在しない構成なので、手段
1に示した構成と同様の効果が得られると同時に、第1
遮光膜が画素電極の周囲を黒くするブラックマトリック
スの機能を持ち、表示コントラストを向上させる効果が
得られる。
縁部は映像信号線と同じ材料からなる第1遮光膜で覆わ
れ、該第1遮光膜は保護膜で覆われ、該保護膜の開口部
の領域内には第1遮光膜が存在しない構成なので、手段
1に示した構成と同様の効果が得られると同時に、第1
遮光膜が画素電極の周囲を黒くするブラックマトリック
スの機能を持ち、表示コントラストを向上させる効果が
得られる。
【0028】また第1遮光膜は画素電極と同じTFT基
板上に設けられるので、第1遮光膜と画素電極の層間合
わせ精度が良好となり、第1遮光膜と画素電極のオーバ
ーラップマージンを少なくすることが出来、開口率が高
く表示画面の明るい液晶表示装置を提供することが出来
る。
板上に設けられるので、第1遮光膜と画素電極の層間合
わせ精度が良好となり、第1遮光膜と画素電極のオーバ
ーラップマージンを少なくすることが出来、開口率が高
く表示画面の明るい液晶表示装置を提供することが出来
る。
【0029】手段4に示した構成によれば、画素電極の
縁部は走査信号線と同じ材料からなる第1遮光膜で覆わ
れ、該第1遮光膜は保護膜で覆われ、該保護膜の開口部
の領域内には第1遮光膜が存在しない構成なので、手段
1に示した構成と同様の効果が得られると同時に、第1
遮光膜が画素電極の周囲を黒くするブラックマトリック
スの機能を持ち、表示コントラストを向上させる効果が
得られる。
縁部は走査信号線と同じ材料からなる第1遮光膜で覆わ
れ、該第1遮光膜は保護膜で覆われ、該保護膜の開口部
の領域内には第1遮光膜が存在しない構成なので、手段
1に示した構成と同様の効果が得られると同時に、第1
遮光膜が画素電極の周囲を黒くするブラックマトリック
スの機能を持ち、表示コントラストを向上させる効果が
得られる。
【0030】また第1遮光膜は画素電極と同じTFT基
板上に設けられるので、第1遮光膜と画素電極の層間合
わせ精度が良好となり、第1遮光膜と画素電極のオーバ
ーラップマージンを少なくすることが出来、開口率が高
く表示画面の明るい液晶表示装置を提供することが出来
る。
板上に設けられるので、第1遮光膜と画素電極の層間合
わせ精度が良好となり、第1遮光膜と画素電極のオーバ
ーラップマージンを少なくすることが出来、開口率が高
く表示画面の明るい液晶表示装置を提供することが出来
る。
【0031】手段5に示した構成によれば、TFT基板
に液晶層を介して対向する透明な第2基板(対向基板)
上に、設けられる該第2遮光膜は平面的に保護膜の開口
部を覆っているので、上記保護膜の開口部で、ラビング
により十分に配向処理がなされないために発生する、液
晶層の配向不良部分(ドメイン)を見えなくする効果が
あり、表示コントラストが向上する。
に液晶層を介して対向する透明な第2基板(対向基板)
上に、設けられる該第2遮光膜は平面的に保護膜の開口
部を覆っているので、上記保護膜の開口部で、ラビング
により十分に配向処理がなされないために発生する、液
晶層の配向不良部分(ドメイン)を見えなくする効果が
あり、表示コントラストが向上する。
【0032】手段6に示した構成によれば、TFT基板
上に、映像信号線あるいは走査信号線に電気的に接続さ
れる、端子を設け、該端子は保護膜から露出した透明導
電膜よりなる構成なので、上記保護膜の開口部に残った
映像信号線あるいは走査信号線をエッチングにより除去
する工程でそれらの端子も除去される問題が発生するこ
とがない。
上に、映像信号線あるいは走査信号線に電気的に接続さ
れる、端子を設け、該端子は保護膜から露出した透明導
電膜よりなる構成なので、上記保護膜の開口部に残った
映像信号線あるいは走査信号線をエッチングにより除去
する工程でそれらの端子も除去される問題が発生するこ
とがない。
【0033】手段7に示した構成によれば、TFT基板
上に、映像信号線に電気的に接続される、ドレイン端子
を設け、該ドレイン端子は上記保護膜から露出した金属
膜よりなる金属部と、該金属部を覆う透明導電膜よりな
るので、上記保護膜の開口部に残った映像信号線あるい
は走査信号線をエッチングにより除去する工程でドレイ
ン端子の金属部が除去されることがなく、しかもドレイ
ン端子が金属部と透明導電膜の積層膜になっているので
端子部の電気抵抗が低く外部回路と映像信号線の接続が
良好になる。
上に、映像信号線に電気的に接続される、ドレイン端子
を設け、該ドレイン端子は上記保護膜から露出した金属
膜よりなる金属部と、該金属部を覆う透明導電膜よりな
るので、上記保護膜の開口部に残った映像信号線あるい
は走査信号線をエッチングにより除去する工程でドレイ
ン端子の金属部が除去されることがなく、しかもドレイ
ン端子が金属部と透明導電膜の積層膜になっているので
端子部の電気抵抗が低く外部回路と映像信号線の接続が
良好になる。
【0034】手段8に示した構成によれば、TFT基板
上に、走査信号線に電気的に接続される、ゲート端子を
設け、該ゲート端子は上記保護膜から露出した金属膜よ
りなる金属部と、該金属部を覆う透明導電膜よりなるの
で、上記保護膜の開口部に残った映像信号線あるいは走
査信号線をエッチングにより除去する工程でゲート端子
の金属部が除去されることがなく、しかもゲート端子が
金属部と透明導電膜の積層膜なっているので端子部の電
気抵抗が低く外部回路と走査信号線の接続が良好にな
る。
上に、走査信号線に電気的に接続される、ゲート端子を
設け、該ゲート端子は上記保護膜から露出した金属膜よ
りなる金属部と、該金属部を覆う透明導電膜よりなるの
で、上記保護膜の開口部に残った映像信号線あるいは走
査信号線をエッチングにより除去する工程でゲート端子
の金属部が除去されることがなく、しかもゲート端子が
金属部と透明導電膜の積層膜なっているので端子部の電
気抵抗が低く外部回路と走査信号線の接続が良好にな
る。
【0035】
【発明の実施の形態】本発明の目的および特徴は図面を
参照した以下の説明から明らかとなるであろう。
参照した以下の説明から明らかとなるであろう。
【0036】[実施例1] 《アクティブ・マトリクス方式の液晶表示装置》以下、
アクティブ・マトリクス方式のカラー液晶表示装置にこ
の発明を適用した実施例を説明する。なお、以下で説明
する図面で、同一機能を有するものは同一符号を付け、
その繰返しの説明は省略する。
アクティブ・マトリクス方式のカラー液晶表示装置にこ
の発明を適用した実施例を説明する。なお、以下で説明
する図面で、同一機能を有するものは同一符号を付け、
その繰返しの説明は省略する。
【0037】《液晶表示モジュールの全体構成》図5
は、液晶表示モジュールMDLの各構成部品を示す分解
斜視図である。
は、液晶表示モジュールMDLの各構成部品を示す分解
斜視図である。
【0038】SHDは金属板から成るシールドケース
(メタルフレームとも称す)、WDは表示窓、INS1
〜3は絶縁シート、PCB1〜3は回路基板(PCB1
はドレイン側回路基板、PCB2はゲート側回路基板、
PCB3はインターフェイス回路基板)、JN1〜3は
回路基板PCB1〜3どうしを電気的に接続するジョイ
ナ、TCP1、TCP2はテープキャリアパッケージ、
PNLは液晶表示パネル、GCはゴムクッション、IL
Sは遮光スペーサ、PRSはプリズムシート、SPSは
拡散シート、GLBは導光板、RFSは反射シート、M
CAは一体成型により形成された下側ケース(モールド
ケース)、LPは蛍光管、LPCはランプケーブル、G
Bは蛍光管LPを支持するゴムブッシュであり、図に示
すような上下の配置関係で各部材が積み重ねられて液晶
表示モジュールMDLが組み立てられる。
(メタルフレームとも称す)、WDは表示窓、INS1
〜3は絶縁シート、PCB1〜3は回路基板(PCB1
はドレイン側回路基板、PCB2はゲート側回路基板、
PCB3はインターフェイス回路基板)、JN1〜3は
回路基板PCB1〜3どうしを電気的に接続するジョイ
ナ、TCP1、TCP2はテープキャリアパッケージ、
PNLは液晶表示パネル、GCはゴムクッション、IL
Sは遮光スペーサ、PRSはプリズムシート、SPSは
拡散シート、GLBは導光板、RFSは反射シート、M
CAは一体成型により形成された下側ケース(モールド
ケース)、LPは蛍光管、LPCはランプケーブル、G
Bは蛍光管LPを支持するゴムブッシュであり、図に示
すような上下の配置関係で各部材が積み重ねられて液晶
表示モジュールMDLが組み立てられる。
【0039】モジュールMDLは、下側ケースMCA、
シールドケースSHDの2種の収納・保持部材を有す
る。絶縁シートINS1〜3、回路基板PCB1〜3、
液晶表示パネルPNLを収納、固定した金属製シールド
ケースSHDと、蛍光管LP、導光板GLB、プリズム
シートPRS等から成るバックライトBLを収納した下
側ケースMCAとを合体させることにより、モジュール
MDLが組み立てられる。
シールドケースSHDの2種の収納・保持部材を有す
る。絶縁シートINS1〜3、回路基板PCB1〜3、
液晶表示パネルPNLを収納、固定した金属製シールド
ケースSHDと、蛍光管LP、導光板GLB、プリズム
シートPRS等から成るバックライトBLを収納した下
側ケースMCAとを合体させることにより、モジュール
MDLが組み立てられる。
【0040】《マトリクス部の概要》図1は本発明を適
用したアクティブ・マトリクス方式のカラー液晶表示装
置の液晶表示パネルの一画素とその周辺を示す平面図、
図2は図1の2−2切断線における断面を示す図(隣り
合う透明画素電極と映像信号線とを示す断面図)、図3
は図1の3−3切断線における断面を示す図(一画素の
薄膜トランジスタとその周辺を示す断面図)、図4は図
1の4−4切断線における断面を示す図(保持容量素子
部の断面図)である。
用したアクティブ・マトリクス方式のカラー液晶表示装
置の液晶表示パネルの一画素とその周辺を示す平面図、
図2は図1の2−2切断線における断面を示す図(隣り
合う透明画素電極と映像信号線とを示す断面図)、図3
は図1の3−3切断線における断面を示す図(一画素の
薄膜トランジスタとその周辺を示す断面図)、図4は図
1の4−4切断線における断面を示す図(保持容量素子
部の断面図)である。
【0041】図1に示すように、各画素は隣接する2本
の走査信号線(ゲート線または水平信号線)GLと、隣
接する2本の映像信号線(ドレイン線、データラインま
たは垂直信号線)DLとの交差領域内(4本の信号線に
囲まれた領域)に配置されている。各画素は薄膜トラン
ジスタTFT、透明画素電極ITO1および保持容量素
子(付加容量素子)Caddを含む。走査信号線GLは
映像信号線DLとの交差付近で二俣に分岐している。こ
れは、この部分の二俣のラインの内の一方が映像信号線
DLと短絡した場合、これをレーザを用いて切断し、他
の一方の(切断していない)ラインでライン欠陥となら
ず正常に動作させるためである。
の走査信号線(ゲート線または水平信号線)GLと、隣
接する2本の映像信号線(ドレイン線、データラインま
たは垂直信号線)DLとの交差領域内(4本の信号線に
囲まれた領域)に配置されている。各画素は薄膜トラン
ジスタTFT、透明画素電極ITO1および保持容量素
子(付加容量素子)Caddを含む。走査信号線GLは
映像信号線DLとの交差付近で二俣に分岐している。こ
れは、この部分の二俣のラインの内の一方が映像信号線
DLと短絡した場合、これをレーザを用いて切断し、他
の一方の(切断していない)ラインでライン欠陥となら
ず正常に動作させるためである。
【0042】ここで、この実施例では、特に、画素電極
ITO1の縁部を覆って保護膜PSV1が形成されてい
るが、この保護膜PSV1に該画素電極ITO1と隣接
する映像信号線DLとの間にスリット状開口SHが形成
されている。
ITO1の縁部を覆って保護膜PSV1が形成されてい
るが、この保護膜PSV1に該画素電極ITO1と隣接
する映像信号線DLとの間にスリット状開口SHが形成
されている。
【0043】このスリット状開口SHは、画素電極IT
O1とこの画素電極ITO1に隣接する配線層(映像信
号線DL)との間に付着された導電性の異物を除去する
ための開口であり、その除去方法については《製造方
法》の項にて後述する。
O1とこの画素電極ITO1に隣接する配線層(映像信
号線DL)との間に付着された導電性の異物を除去する
ための開口であり、その除去方法については《製造方
法》の項にて後述する。
【0044】なお本実施例では、このスリット状開口S
Hは、同図において、画素電極ITO1とドレイン線D
Lとの間のみに形成されているが、本発明はこれに限定
されるものでなく、画素電極ITO1とゲート線GLと
の間に形成してもよく、画素電極ITO1の周囲を全部
露呈させるような形状でスリット状開口SHを形成して
もよいことはいうまでもない。
Hは、同図において、画素電極ITO1とドレイン線D
Lとの間のみに形成されているが、本発明はこれに限定
されるものでなく、画素電極ITO1とゲート線GLと
の間に形成してもよく、画素電極ITO1の周囲を全部
露呈させるような形状でスリット状開口SHを形成して
もよいことはいうまでもない。
【0045】図3に示すように、液晶層LCを基準にし
て第1の透明ガラス基板SUB1側には薄膜トランジス
タTFTおよび透明画素電極ITO1が形成され、第2
の透明ガラス基板SUB2側にはカラーフィルタFI
L、遮光用ブラックマトリクスパターンBMが形成され
ている。透明ガラス基板SUB1、SUB2の両面には
ディップ処理等により形成された酸化シリコン膜SIO
が設けられている。
て第1の透明ガラス基板SUB1側には薄膜トランジス
タTFTおよび透明画素電極ITO1が形成され、第2
の透明ガラス基板SUB2側にはカラーフィルタFI
L、遮光用ブラックマトリクスパターンBMが形成され
ている。透明ガラス基板SUB1、SUB2の両面には
ディップ処理等により形成された酸化シリコン膜SIO
が設けられている。
【0046】第2の透明ガラス基板SUB2の内側(液
晶LC側)の表面には、遮光膜BM、カラーフィルタF
IL、保護膜PSV2、共通透明画素電極ITO2(C
OM)および上部配向膜ORI2が順次積層して設けら
れている。POL1、POL2はそれぞれ透明ガラス基
板SUB1、SUB2の外側の表面に形成された偏光板
である。
晶LC側)の表面には、遮光膜BM、カラーフィルタF
IL、保護膜PSV2、共通透明画素電極ITO2(C
OM)および上部配向膜ORI2が順次積層して設けら
れている。POL1、POL2はそれぞれ透明ガラス基
板SUB1、SUB2の外側の表面に形成された偏光板
である。
【0047】PD1、PD2は視野角を拡大するための
位相差フィルムであり、これを付けることにより垂直走
査方向の視野角が45度から90度に、水平走査方向の
視野角が90度から170度に広がる。
位相差フィルムであり、これを付けることにより垂直走
査方向の視野角が45度から90度に、水平走査方向の
視野角が90度から170度に広がる。
【0048】なお位相差フィルムについては「明るさを
犠牲にせずに視野角を拡大できる液晶向けフィルムが登
場」、日経マイクロデバイス、1996年1月号、頁1
67−頁169に記載がある。
犠牲にせずに視野角を拡大できる液晶向けフィルムが登
場」、日経マイクロデバイス、1996年1月号、頁1
67−頁169に記載がある。
【0049】《薄膜トランジスタTFT》次に、図1〜
3を用いて、第1の透明ガラス基板SUB1側の構成を
詳しく説明する。走査信号線GLに正のバイアス(走査
信号)を印加すると、ソース−ドレイン間のチャネル抵
抗が小さくなり、バイアス(走査信号)をゼロにする
と、チャネル抵抗は大きくなるように動作する。
3を用いて、第1の透明ガラス基板SUB1側の構成を
詳しく説明する。走査信号線GLに正のバイアス(走査
信号)を印加すると、ソース−ドレイン間のチャネル抵
抗が小さくなり、バイアス(走査信号)をゼロにする
と、チャネル抵抗は大きくなるように動作する。
【0050】各画素には1個の薄膜トランジスタTFT
が設けられている。薄膜トランジスタTFTは、図1に
示すように、走査信号線GL上に形成されている。薄膜
トランジスタTFTはゲート電極(走査信号線GL)、
走査信号線GLの陽極酸化膜AOFと窒化シリコンの絶
縁膜GIが被服されており、このAOFとGIがゲート
絶縁膜を構成している。その上部にi型(真性、int
rinsic、導電型決定不純物がドープされていな
い)非晶質シリコン(Si)からなるi型半導体層A
S、一対のソース電極SD1、ドレイン電極SD2を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるもので、この液晶表示装置の回路では
その極性は動作中反転するので、ソース、ドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。
が設けられている。薄膜トランジスタTFTは、図1に
示すように、走査信号線GL上に形成されている。薄膜
トランジスタTFTはゲート電極(走査信号線GL)、
走査信号線GLの陽極酸化膜AOFと窒化シリコンの絶
縁膜GIが被服されており、このAOFとGIがゲート
絶縁膜を構成している。その上部にi型(真性、int
rinsic、導電型決定不純物がドープされていな
い)非晶質シリコン(Si)からなるi型半導体層A
S、一対のソース電極SD1、ドレイン電極SD2を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるもので、この液晶表示装置の回路では
その極性は動作中反転するので、ソース、ドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。
【0051】《ゲート電極(走査信号線GL)》本例で
は、走査信号線GLは、単層の第1導電膜g1で形成さ
れている。第1導電膜g1としては例えばスパッタで形
成されたアルミニウム(Al)膜が用いられ、その上に
はAlの陽極酸化膜AOFが自己整合的に設けられてい
る。
は、走査信号線GLは、単層の第1導電膜g1で形成さ
れている。第1導電膜g1としては例えばスパッタで形
成されたアルミニウム(Al)膜が用いられ、その上に
はAlの陽極酸化膜AOFが自己整合的に設けられてい
る。
【0052】《絶縁膜GI》絶縁膜GIは、薄膜トラン
ジスタTFTにおいて、陽極酸化膜AOFと共に半導体
層ASに走査信号線GLからの電界を与えるためのゲー
ト絶縁膜として使用される。絶縁膜GIとしては例えば
プラズマCVDで形成された窒化シリコン膜が選ばれ、
120nm〜270nmの厚さに(本実施例では、22
0nm程度)形成される。絶縁膜GIは、本例では薄膜
トランジスタTFT部分、保持容量Cadd、およびソ
ース電極SD1、ドレイン電極SD2部分、および映像
信号線DL部分に形成され、また、ドレイン電極SD2
および映像信号線DLの一部に沿った形状にパターニン
グされている。
ジスタTFTにおいて、陽極酸化膜AOFと共に半導体
層ASに走査信号線GLからの電界を与えるためのゲー
ト絶縁膜として使用される。絶縁膜GIとしては例えば
プラズマCVDで形成された窒化シリコン膜が選ばれ、
120nm〜270nmの厚さに(本実施例では、22
0nm程度)形成される。絶縁膜GIは、本例では薄膜
トランジスタTFT部分、保持容量Cadd、およびソ
ース電極SD1、ドレイン電極SD2部分、および映像
信号線DL部分に形成され、また、ドレイン電極SD2
および映像信号線DLの一部に沿った形状にパターニン
グされている。
【0053】《i型半導体層AS》i型半導体層AS
は、本例では薄膜トランジスタTFT部分、およびソー
ス電極SD1、ドレイン電極SD2部分に形成され、ド
レイン電極SD2および映像信号線DLの一部に沿った
形状にパターニングされている。半導体層ASは、非晶
質シリコンで、20nm〜220nmの厚さ(本実施例
では、200nm程度)で形成される。層d0はオーミ
ックコンタクト用のリン(P)をドープしたN+型非晶
質シリコン半導体層であり、下側にi型半導体層ASが
存在し、上側に導電層d2(d3)が存在するところの
みに残されている。
は、本例では薄膜トランジスタTFT部分、およびソー
ス電極SD1、ドレイン電極SD2部分に形成され、ド
レイン電極SD2および映像信号線DLの一部に沿った
形状にパターニングされている。半導体層ASは、非晶
質シリコンで、20nm〜220nmの厚さ(本実施例
では、200nm程度)で形成される。層d0はオーミ
ックコンタクト用のリン(P)をドープしたN+型非晶
質シリコン半導体層であり、下側にi型半導体層ASが
存在し、上側に導電層d2(d3)が存在するところの
みに残されている。
【0054】i型半導体層ASは走査信号線GLと映像
信号線DLとの交差部、GLとソース電極SD1、ドレ
イン電極SD2および保持容量Caddの交差部におけ
る絶縁分離をするために陽極酸化膜AOF、絶縁膜GI
と共に短絡に伴う線欠陥を低減する。また、ソース電極
SD1下部から透明導電膜ITO1(d1)上に延在し
て、N+型非晶質シリコンd0、このi型半導体層A
S、絶縁膜GIが形成されているが、これにより、後述
するようにソース電極SD1が断線することなく透明導
電膜ITO1(d1)に接続される。さらに、ソース電
極SD1およびドレイン電極SD2が正常にパターニン
グされず、走査信号線GL上に陽極酸化膜AOFのみの
部分にこれらの電極が残った場合でも、陽極酸化膜AO
F単膜でも所定の絶縁耐圧があり短絡が防止できる。こ
れも本発明の特徴の一つである。
信号線DLとの交差部、GLとソース電極SD1、ドレ
イン電極SD2および保持容量Caddの交差部におけ
る絶縁分離をするために陽極酸化膜AOF、絶縁膜GI
と共に短絡に伴う線欠陥を低減する。また、ソース電極
SD1下部から透明導電膜ITO1(d1)上に延在し
て、N+型非晶質シリコンd0、このi型半導体層A
S、絶縁膜GIが形成されているが、これにより、後述
するようにソース電極SD1が断線することなく透明導
電膜ITO1(d1)に接続される。さらに、ソース電
極SD1およびドレイン電極SD2が正常にパターニン
グされず、走査信号線GL上に陽極酸化膜AOFのみの
部分にこれらの電極が残った場合でも、陽極酸化膜AO
F単膜でも所定の絶縁耐圧があり短絡が防止できる。こ
れも本発明の特徴の一つである。
【0055】一方、本実施例では、走査信号線GLと映
像信号線DLとの交差部、および薄膜トランジスタTF
T部の映像信号線DL下部の半導体層ASおよび絶縁膜
GIは透明画素電極ITO1上に延在し、映像信号線D
Lと透明画素電極ITO1を絶縁分離する役目を果た
す。これも本発明の特徴の一つである。したがって、映
像信号線DLと透明画素電極ITO1の距離を狭くし
て、高開口率で明るい液晶表示装置を構成しても、映像
信号線DLと透明画素電極ITO1(d1)との短絡に
よる点欠陥を防止できる。
像信号線DLとの交差部、および薄膜トランジスタTF
T部の映像信号線DL下部の半導体層ASおよび絶縁膜
GIは透明画素電極ITO1上に延在し、映像信号線D
Lと透明画素電極ITO1を絶縁分離する役目を果た
す。これも本発明の特徴の一つである。したがって、映
像信号線DLと透明画素電極ITO1の距離を狭くし
て、高開口率で明るい液晶表示装置を構成しても、映像
信号線DLと透明画素電極ITO1(d1)との短絡に
よる点欠陥を防止できる。
【0056】《透明画素電極ITO1》透明画素電極I
TO1は液晶表示部の画素電極の一方を構成する。透明
画素電極ITO1は薄膜トランジスタTFTのソース電
極SD1に接続されている。この透明画素電極ITO1
は第1導電膜d1によって構成されており、この第1導
電膜d1はスパッタリングで形成された透明導電膜(I
ndium−Tin−Oxide ITO:ネサ膜)か
らなり、100nm〜200nmの厚さに(本実施例で
は、140nm程度)形成される。
TO1は液晶表示部の画素電極の一方を構成する。透明
画素電極ITO1は薄膜トランジスタTFTのソース電
極SD1に接続されている。この透明画素電極ITO1
は第1導電膜d1によって構成されており、この第1導
電膜d1はスパッタリングで形成された透明導電膜(I
ndium−Tin−Oxide ITO:ネサ膜)か
らなり、100nm〜200nmの厚さに(本実施例で
は、140nm程度)形成される。
【0057】《ソース電極SD1、ドレイン電極SD
2》ソース電極SD1、ドレイン電極SD2のそれぞれ
は、N+型半導体層d0に接触する第2導電膜d2とそ
の上に形成された第3導電膜d3から構成されている。
2》ソース電極SD1、ドレイン電極SD2のそれぞれ
は、N+型半導体層d0に接触する第2導電膜d2とそ
の上に形成された第3導電膜d3から構成されている。
【0058】第2導電膜d2はスパッタで形成したクロ
ム(Cr)膜を用い、50〜100nmの厚さに(本実
施例では、60nm程度)で形成される。Cr膜はN+
型半導体層d0との密着性を良好にし、第3導電膜d3
のAlがN+型半導体層d0に拡散することを防止する
(いわゆるバリヤ層の)目的で使用される。第2導電膜
d2として、Cr膜の他に高融点金属(Mo、Ti、T
a、W)膜、高融点金属シリサイド(MoSi2、Ti
Si2、TaSi2、WSi2)膜を用いても良い。
ム(Cr)膜を用い、50〜100nmの厚さに(本実
施例では、60nm程度)で形成される。Cr膜はN+
型半導体層d0との密着性を良好にし、第3導電膜d3
のAlがN+型半導体層d0に拡散することを防止する
(いわゆるバリヤ層の)目的で使用される。第2導電膜
d2として、Cr膜の他に高融点金属(Mo、Ti、T
a、W)膜、高融点金属シリサイド(MoSi2、Ti
Si2、TaSi2、WSi2)膜を用いても良い。
【0059】第3導電膜d3はSi入りAlのスパッタ
リングで300〜500nmの厚さに(本実施例では、
300nm程度)形成される。Al膜はCr膜に比べて
ストレスが小さく、厚い膜厚に形成することが可能で、
ソース電極SD1、ドレイン電極SD2および映像信号
線DLの抵抗値を低減したり、走査信号線GLに起因す
る段差乗り越えを確実にする(ステップカバレジを良く
する)働きがある。
リングで300〜500nmの厚さに(本実施例では、
300nm程度)形成される。Al膜はCr膜に比べて
ストレスが小さく、厚い膜厚に形成することが可能で、
ソース電極SD1、ドレイン電極SD2および映像信号
線DLの抵抗値を低減したり、走査信号線GLに起因す
る段差乗り越えを確実にする(ステップカバレジを良く
する)働きがある。
【0060】上記ソース電極SD1およびドレイン電極
SD2は第2導電膜d2および第3導電膜d3の積層膜
であるが、比較的小型の液晶表示装置の場合Cr膜を初
めとする高融点金属である第2の導電膜のみでも良い。
その場合は膜厚を180nm程度に厚くする必要があ
る。
SD2は第2導電膜d2および第3導電膜d3の積層膜
であるが、比較的小型の液晶表示装置の場合Cr膜を初
めとする高融点金属である第2の導電膜のみでも良い。
その場合は膜厚を180nm程度に厚くする必要があ
る。
【0061】第2導電膜d2、第3導電膜d3を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第2導電膜d2、第3導電膜d3をマスク
として、N+型半導体層d0が除去される。つまりi型
半導体層AS上に残っていたN+半導体層d0は第2導
電膜d2、第3導電膜d3以外の部分がセルフアライン
で除去される。このとき、N+型半導体層d0はその厚
さ分はすべて除去されるようにエッチングされるので、
i型半導体層ASも若干その表面部分がエッチングされ
るが、その程度はエッチング時間で制御すればよい。
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第2導電膜d2、第3導電膜d3をマスク
として、N+型半導体層d0が除去される。つまりi型
半導体層AS上に残っていたN+半導体層d0は第2導
電膜d2、第3導電膜d3以外の部分がセルフアライン
で除去される。このとき、N+型半導体層d0はその厚
さ分はすべて除去されるようにエッチングされるので、
i型半導体層ASも若干その表面部分がエッチングされ
るが、その程度はエッチング時間で制御すればよい。
【0062】《映像信号線(ドレイン線)DL》映像信
号線DLはソース電極SD1、ドレイン電極SD2と同
層の第2導電膜d2、第3導電膜d3で構成されるか、
あるいは、第2導電膜d2のみで構成されている。
号線DLはソース電極SD1、ドレイン電極SD2と同
層の第2導電膜d2、第3導電膜d3で構成されるか、
あるいは、第2導電膜d2のみで構成されている。
【0063】《保護膜PSV1》薄膜トランジスタTF
Tおよび透明画素電極ITO1上には保護膜PSV1が
設けられている。保護膜PSV1は主に薄膜トランジス
タTFTを湿気等から保護するために形成されており、
透明性が高くしかも対湿性の良いものを使用する。保護
膜PSV1は例えばプラズマCVD装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、600
nm程度の膜厚で形成する。上記保護膜は一般にプラズ
マCVDを初めとする真空装置で形成するが、これはエ
ポキシ樹脂を初めとする有機系材料の塗布で形成しても
良くスループットが向上する。
Tおよび透明画素電極ITO1上には保護膜PSV1が
設けられている。保護膜PSV1は主に薄膜トランジス
タTFTを湿気等から保護するために形成されており、
透明性が高くしかも対湿性の良いものを使用する。保護
膜PSV1は例えばプラズマCVD装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、600
nm程度の膜厚で形成する。上記保護膜は一般にプラズ
マCVDを初めとする真空装置で形成するが、これはエ
ポキシ樹脂を初めとする有機系材料の塗布で形成しても
良くスループットが向上する。
【0064】そして、この保護膜PSV1は、たとえば
図1の2−2断面である図2に示すように、画素電極I
TO1の周囲にスリット状開口SHが形成されているこ
とが確認できる。
図1の2−2断面である図2に示すように、画素電極I
TO1の周囲にスリット状開口SHが形成されているこ
とが確認できる。
【0065】《遮光膜BM》第2の透明ガラス基板SU
B2側には、外部光またはバックライト光がi型半導体
層ASに入射しないように遮光膜BMが設けられてい
る。図1に示す遮光膜BMの閉じた多角形の輪郭線は、
その内側が遮光膜BMが形成されない開口を示してい
る。遮光膜BMは光に対する遮光性が高い例えばアルニ
ウム膜やクロム膜等で形成されており、本実施例ではク
ロム膜がスパッタリングで130nm程度の厚さに形成
される。
B2側には、外部光またはバックライト光がi型半導体
層ASに入射しないように遮光膜BMが設けられてい
る。図1に示す遮光膜BMの閉じた多角形の輪郭線は、
その内側が遮光膜BMが形成されない開口を示してい
る。遮光膜BMは光に対する遮光性が高い例えばアルニ
ウム膜やクロム膜等で形成されており、本実施例ではク
ロム膜がスパッタリングで130nm程度の厚さに形成
される。
【0066】したがって、薄膜トランジスタTFTのi
型半導体層ASのなかで少なくともソース電極SD1と
ドレイン電極SD2間のいわゆるチャネル領域には上下
にある遮光膜BMおよび大き目の走査信号線GLによっ
てサンドイッチされ外部の自然光やバックライト光が当
たらなくなる。遮光膜BMは各画素の周囲に格子状に形
成され(いわゆるブラックマトリクス)、この格子で一
画素の有効表示領域が仕切られている。したがって、各
画素の輪郭が遮光膜BMによってはっきりとし、コント
ラストが向上する。つまり、遮光膜BMはi型半導体層
ASに対する遮光とブラックマトリクスとの2つの機能
をもつ。
型半導体層ASのなかで少なくともソース電極SD1と
ドレイン電極SD2間のいわゆるチャネル領域には上下
にある遮光膜BMおよび大き目の走査信号線GLによっ
てサンドイッチされ外部の自然光やバックライト光が当
たらなくなる。遮光膜BMは各画素の周囲に格子状に形
成され(いわゆるブラックマトリクス)、この格子で一
画素の有効表示領域が仕切られている。したがって、各
画素の輪郭が遮光膜BMによってはっきりとし、コント
ラストが向上する。つまり、遮光膜BMはi型半導体層
ASに対する遮光とブラックマトリクスとの2つの機能
をもつ。
【0067】本発明においては遮光膜BMは保護膜PS
V1の開口部SHを覆うように設けられている。従って
開口部SHで発生する液晶層LCの配向不良は遮光膜B
Mに隠れて見えず、表示コントラストを低下することが
ない。
V1の開口部SHを覆うように設けられている。従って
開口部SHで発生する液晶層LCの配向不良は遮光膜B
Mに隠れて見えず、表示コントラストを低下することが
ない。
【0068】液晶層LCの配向は一般に配向膜ORI1
を布を巻いたローラなどで擦る、所謂ラビング処理によ
り行われる。
を布を巻いたローラなどで擦る、所謂ラビング処理によ
り行われる。
【0069】しかし、図2に示すように保護膜PSV1
の開口部SHは深い溝になっているため、ラビング処理
のローラが届かず、その部分の配向膜ORI1は十分な
配向処理が行われない。
の開口部SHは深い溝になっているため、ラビング処理
のローラが届かず、その部分の配向膜ORI1は十分な
配向処理が行われない。
【0070】従って保護膜PSV1の開口部SHは配向
不良が起こりやすいので、その部分を遮光膜BMで覆
い、透過光が漏れないようにする必要がある。
不良が起こりやすいので、その部分を遮光膜BMで覆
い、透過光が漏れないようにする必要がある。
【0071】遮光膜BMは液晶表示パネルの周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図1に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜BMは、シール部S
Lの外側に延長され、パソコン等の実装機に起因する反
射光等の漏れ光がマトリクス部に入り込むのを防いでい
る。他方、この遮光膜BMは基板SUB2の縁よりも約
0.3〜1mmほど内側に留められ、基板SUB2の切
断領域を避けて形成されている。
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図1に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜BMは、シール部S
Lの外側に延長され、パソコン等の実装機に起因する反
射光等の漏れ光がマトリクス部に入り込むのを防いでい
る。他方、この遮光膜BMは基板SUB2の縁よりも約
0.3〜1mmほど内側に留められ、基板SUB2の切
断領域を避けて形成されている。
【0072】《カラーフィルタFIL》カラーフィルタ
FIL(図2、3参照)は画素に対する位置に赤、緑、
青の繰返しでストライプ状に形成される。カラーフィル
タFILは透明画素電極ITO1の全てを覆うように大
きめに形成され、遮光膜BMはカラーフィルタFILお
よび透明画素電極ITO1のエッジ部分と重なるよう透
明画素電極ITO1の周縁部より内側に形成されてい
る。
FIL(図2、3参照)は画素に対する位置に赤、緑、
青の繰返しでストライプ状に形成される。カラーフィル
タFILは透明画素電極ITO1の全てを覆うように大
きめに形成され、遮光膜BMはカラーフィルタFILお
よび透明画素電極ITO1のエッジ部分と重なるよう透
明画素電極ITO1の周縁部より内側に形成されてい
る。
【0073】カラーフィルタFILは次のように形成す
ることができるまず第2の透明ガラス基板SUB2の表
面にアクリル系樹脂等の染色基材を除去する。この後、
染色基材を赤色染料で染め、固着処理を施し、赤色フィ
ルタRを形成する。つぎに、同様な工程を施すことによ
って、緑色フィルタG、青色フィルタBを順次形成す
る。
ることができるまず第2の透明ガラス基板SUB2の表
面にアクリル系樹脂等の染色基材を除去する。この後、
染色基材を赤色染料で染め、固着処理を施し、赤色フィ
ルタRを形成する。つぎに、同様な工程を施すことによ
って、緑色フィルタG、青色フィルタBを順次形成す
る。
【0074】《保護膜PSV2》保護膜PSV2はカラ
ーフィルタFILの染料が液晶LCに漏れることを防止
するために設けられている。保護膜PSV2は例えばア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。
ーフィルタFILの染料が液晶LCに漏れることを防止
するために設けられている。保護膜PSV2は例えばア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。
【0075】《共通透明画素電極ITO2》共通透明電
極ITO2(図2、3参照)は、第1の透明ガラス基板
SUB1側に画素ごとに設けられた透明画素電極ITO
1に対向し、液晶LCの光学的な状態は各画素電極IT
O1と共通透明画素電極ITO2との電位差(電界)に
応答して変化する。この共通透明画素電極ITO2には
コモン電圧Vcomが印加されるように構成されてい
る。本実施例では、コモン電圧Vcomは映像信号線D
Lに印加される最少レベルの映像信号Vdminと最大
レベルの映像信号Vdmaxとの中間直流電位に設定さ
れるが、映像信号駆動回路で使用される集積回路の電源
電圧を約半分に低減したい場合は、交流電圧を印加すれ
ば良い。
極ITO2(図2、3参照)は、第1の透明ガラス基板
SUB1側に画素ごとに設けられた透明画素電極ITO
1に対向し、液晶LCの光学的な状態は各画素電極IT
O1と共通透明画素電極ITO2との電位差(電界)に
応答して変化する。この共通透明画素電極ITO2には
コモン電圧Vcomが印加されるように構成されてい
る。本実施例では、コモン電圧Vcomは映像信号線D
Lに印加される最少レベルの映像信号Vdminと最大
レベルの映像信号Vdmaxとの中間直流電位に設定さ
れるが、映像信号駆動回路で使用される集積回路の電源
電圧を約半分に低減したい場合は、交流電圧を印加すれ
ば良い。
【0076】《保持容量素子Caddの構造》透明画素
電極ITO1は、薄膜トランジスタTFTと接続される
端部と反対側の端部において、隣の走査信号線GLと重
なるように形成されている保持容量素子Caddの一方
の電極PL2に電気的に接続されている。保持容量素子
Caddは図4からも明らかなように、透明画素電極I
TO1に接続されたソース電極SD1とドレイン電極S
D2の材料である第2導電膜d2および第3導電膜d3
の積層電極を一方の電極PL2とし、隣の走査信号線G
Lを他方の電極PL1としている。
電極ITO1は、薄膜トランジスタTFTと接続される
端部と反対側の端部において、隣の走査信号線GLと重
なるように形成されている保持容量素子Caddの一方
の電極PL2に電気的に接続されている。保持容量素子
Caddは図4からも明らかなように、透明画素電極I
TO1に接続されたソース電極SD1とドレイン電極S
D2の材料である第2導電膜d2および第3導電膜d3
の積層電極を一方の電極PL2とし、隣の走査信号線G
Lを他方の電極PL1としている。
【0077】この保持容量素子Caddの誘電体膜は、
薄膜トランジスタTFTのゲート絶縁膜として使用され
る陽極酸化膜AOF、絶縁膜GIで構成されている。
薄膜トランジスタTFTのゲート絶縁膜として使用され
る陽極酸化膜AOF、絶縁膜GIで構成されている。
【0078】《製造方法》次に、図6に図1に示す画素
の3−3及び2−2断面、図7に平面を工程別に示す。
なお、図6において、左の文字は工程名の略称であり、
左側は図1の3−3断面形状を示す部分、右側は図1の
2−2の断面形状でみた加工の流れを示す。工程Bを除
き工程A〜G工程は各写真(ホト)処理に対応して区分
けしたもので、各工程のいずれの断面図もホト処理後の
加工が終わりホトレジストを除去した段階を示してい
る。なお、上記写真(ホト)処理とは本説明ではホトレ
ジストの塗布からマスクを使用した選択露光を経てそれ
を現像するまでの一連の作業を示すものとし、繰り返し
の説明は避ける。以下区分した工程にしたがって、説明
する。
の3−3及び2−2断面、図7に平面を工程別に示す。
なお、図6において、左の文字は工程名の略称であり、
左側は図1の3−3断面形状を示す部分、右側は図1の
2−2の断面形状でみた加工の流れを示す。工程Bを除
き工程A〜G工程は各写真(ホト)処理に対応して区分
けしたもので、各工程のいずれの断面図もホト処理後の
加工が終わりホトレジストを除去した段階を示してい
る。なお、上記写真(ホト)処理とは本説明ではホトレ
ジストの塗布からマスクを使用した選択露光を経てそれ
を現像するまでの一連の作業を示すものとし、繰り返し
の説明は避ける。以下区分した工程にしたがって、説明
する。
【0079】工程A 7059ガラス(商品名)からなる第1の透明ガラス基
板SUB1の両面に酸化シリコン膜SIOをディップ処
理により設けた後、500℃、60分間のベークを行
う。なお、このSIO膜はガラス基板SUB1の表面凹
凸を緩和するために形成するが、凹凸が少ない場合省略
できる工程である。
板SUB1の両面に酸化シリコン膜SIOをディップ処
理により設けた後、500℃、60分間のベークを行
う。なお、このSIO膜はガラス基板SUB1の表面凹
凸を緩和するために形成するが、凹凸が少ない場合省略
できる工程である。
【0080】次に透明ガラス基板SUB1を洗浄する。
膜厚が300nmのAl−Ta、Al−Ti−Ta、A
l−Pd等からなる第2導電膜g2をスパッタリングに
より設ける。ホト処理後リン酸と硝酸と氷酢酸との混酸
液で第1導電膜g1を選択的にエッチングし、薄膜トラ
ンジスTFTのゲート電極(GL)および保持容量素子
Caddの一方の電極PL1を形成する。
膜厚が300nmのAl−Ta、Al−Ti−Ta、A
l−Pd等からなる第2導電膜g2をスパッタリングに
より設ける。ホト処理後リン酸と硝酸と氷酢酸との混酸
液で第1導電膜g1を選択的にエッチングし、薄膜トラ
ンジスTFTのゲート電極(GL)および保持容量素子
Caddの一方の電極PL1を形成する。
【0081】工程B レジスト直描後(前述した陽極酸化パターンAO形成
後)、3%酒石酸をアンモニヤによりPH6.25±
0.05に調整した溶液をエチレングリコール液で1:
9に稀釈した液からなる陽極酸化液中に基板SUB1に
浸せきし、化成電流密度が0.5mA/cm になるよ
うに調整する(定電流化成)。次に所定のAl2O3膜厚
が得られるのに必要な化成電圧125Vに達するまで陽
極酸化を行う。その後この状態で数10分保持すること
が望ましい(定電圧化成)。これは均一なAl2O3膜を
得る上で大事なことである。それによって、導電膜g1
を陽極酸化され、走査信号線(ゲートライン)GLおよ
び保持容量素子Caddの一方の電極PL1(g1)上
およびそれぞれの電極の側面に自己整合的に膜厚が17
5nmの陽極酸化膜AOFが形成され、薄膜トランジス
タTFTのゲート絶縁膜の一部および保持容量素子Ca
ddの誘電体膜となる。このときゲート電極GLの膜厚
は175nm程度になる。
後)、3%酒石酸をアンモニヤによりPH6.25±
0.05に調整した溶液をエチレングリコール液で1:
9に稀釈した液からなる陽極酸化液中に基板SUB1に
浸せきし、化成電流密度が0.5mA/cm になるよ
うに調整する(定電流化成)。次に所定のAl2O3膜厚
が得られるのに必要な化成電圧125Vに達するまで陽
極酸化を行う。その後この状態で数10分保持すること
が望ましい(定電圧化成)。これは均一なAl2O3膜を
得る上で大事なことである。それによって、導電膜g1
を陽極酸化され、走査信号線(ゲートライン)GLおよ
び保持容量素子Caddの一方の電極PL1(g1)上
およびそれぞれの電極の側面に自己整合的に膜厚が17
5nmの陽極酸化膜AOFが形成され、薄膜トランジス
タTFTのゲート絶縁膜の一部および保持容量素子Ca
ddの誘電体膜となる。このときゲート電極GLの膜厚
は175nm程度になる。
【0082】工程C 膜厚が140nmのITO膜からなる導電膜d1をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜d1を選択的にエッチ
ングすることにより、ゲート端子GTM、ドレイン端子
DTMの最上層、透明画素電極ITO1を形成する。
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜d1を選択的にエッチ
ングすることにより、ゲート端子GTM、ドレイン端子
DTMの最上層、透明画素電極ITO1を形成する。
【0083】工程D プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚220nmの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して、膜厚が200nmのi型非晶質Si膜を設けたの
ち、プラズマCVD装置に水素ガス、ホスフィンガスを
導入して膜厚が30nmのN+型の非晶質Si膜を設け
る。この成膜は同一CVD装置で反応室を変え連続して
行う。
素ガスを導入して、膜厚220nmの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して、膜厚が200nmのi型非晶質Si膜を設けたの
ち、プラズマCVD装置に水素ガス、ホスフィンガスを
導入して膜厚が30nmのN+型の非晶質Si膜を設け
る。この成膜は同一CVD装置で反応室を変え連続して
行う。
【0084】ホト処理後、ドライエッチングガスとして
SF6、CCl4を使用してN+型非晶質Si膜、i型
非晶質Si膜をエッチングする。
SF6、CCl4を使用してN+型非晶質Si膜、i型
非晶質Si膜をエッチングする。
【0085】工程E 次に、SF6を使用して窒化Si膜をエッチングする。
もちろん、SF6ガスでN+型非晶質Si膜、i型非晶
質Si膜および窒化Si膜を連続してエッチングしても
良い。
もちろん、SF6ガスでN+型非晶質Si膜、i型非晶
質Si膜および窒化Si膜を連続してエッチングしても
良い。
【0086】工程F 膜厚が60nmのCrからなる第2導電膜d2をスパッ
タリングにより設け、さらに膜厚が300nmのAl−
Pd、Al−Si、Al−Ta、Al−Ti−Ta等か
らなる第3導電膜d3をスパッタリングにより設ける。
ホト処理後、第3導電膜d3を工程Aと同様な液でエッ
チングし、第2導電膜d2を硝酸第2セリウムアンモニ
ウム溶液でエッチングし、映像信号線DL、ソース電極
SD1、ドレイン電極SD2を形成する。また、これと
同時に保持容量素子Caddの他方の電極PL2を設け
る。また、ゲート絶縁膜GIと電極PL2との間に、i
型半導体層ASおよびN+型非晶質Si層d0から成る
島状のパターンILを設けるので、ゲート絶縁膜GIの
側壁がテーパ状のスロープを持ち電極PL2がゲート絶
縁膜GIを乗り越える部分で、電極PL2が断線する確
率が低下する。
タリングにより設け、さらに膜厚が300nmのAl−
Pd、Al−Si、Al−Ta、Al−Ti−Ta等か
らなる第3導電膜d3をスパッタリングにより設ける。
ホト処理後、第3導電膜d3を工程Aと同様な液でエッ
チングし、第2導電膜d2を硝酸第2セリウムアンモニ
ウム溶液でエッチングし、映像信号線DL、ソース電極
SD1、ドレイン電極SD2を形成する。また、これと
同時に保持容量素子Caddの他方の電極PL2を設け
る。また、ゲート絶縁膜GIと電極PL2との間に、i
型半導体層ASおよびN+型非晶質Si層d0から成る
島状のパターンILを設けるので、ゲート絶縁膜GIの
側壁がテーパ状のスロープを持ち電極PL2がゲート絶
縁膜GIを乗り越える部分で、電極PL2が断線する確
率が低下する。
【0087】つぎに、ドライエッチング装置にSF6、
CCl4を導入して、N+型非晶質Si膜をエッチング
することにより、ソースとドレイン間のN+型半導体層
d0を選択的に除去する。
CCl4を導入して、N+型非晶質Si膜をエッチング
することにより、ソースとドレイン間のN+型半導体層
d0を選択的に除去する。
【0088】工程G プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が600nmの窒化Si膜を設
ける。その後ホトレジストを塗布し、露光現像処理後、
ドライエッチングガスとしてSF6を使用しエッチング
することにより、保護膜PSV1をパターン形成する。
素ガスを導入して、膜厚が600nmの窒化Si膜を設
ける。その後ホトレジストを塗布し、露光現像処理後、
ドライエッチングガスとしてSF6を使用しエッチング
することにより、保護膜PSV1をパターン形成する。
【0089】この時点で保護膜PSV1に開口部SHの
パターンを形成する。
パターンを形成する。
【0090】保護膜としてはCVDで形成したSiN膜
のみならず有機材料を用いたものも使用できる。
のみならず有機材料を用いたものも使用できる。
【0091】工程H 次に、このように保護膜PSV1を形成した後、本実施
例では、図10ないし図11に示す導電膜エッチング工
程を経るようにしている。この理由は、画素電極ITO
1とこの画素電極ITO1に隣接する配線層(走査信号
線GLあるいは映像信号線DL)との間に導電性の異物
(半導体層ASの残存物も含む)が付着して該画素電極
ITO1にいわゆる点欠陥が発生するのを製造段階にお
いて未然に防止するためである。
例では、図10ないし図11に示す導電膜エッチング工
程を経るようにしている。この理由は、画素電極ITO
1とこの画素電極ITO1に隣接する配線層(走査信号
線GLあるいは映像信号線DL)との間に導電性の異物
(半導体層ASの残存物も含む)が付着して該画素電極
ITO1にいわゆる点欠陥が発生するのを製造段階にお
いて未然に防止するためである。
【0092】図8は、保護膜PSV1の形成後における
図であるが、ここで、最悪の状態として、画素電極IT
O1は図中右側に隣接する映像信号線DLとの間に金属
膜からなる異物A(本実施例ではSi入りAlとCrの
積層膜)が付着しておりこれにより該映像信号線DLと
電気的短絡を生じさせているとする。図8のD−D’断
面を図9に示す。
図であるが、ここで、最悪の状態として、画素電極IT
O1は図中右側に隣接する映像信号線DLとの間に金属
膜からなる異物A(本実施例ではSi入りAlとCrの
積層膜)が付着しておりこれにより該映像信号線DLと
電気的短絡を生じさせているとする。図8のD−D’断
面を図9に示す。
【0093】なお、この時点で製造者はこの異物の存在
を認識しておく必要はない。異物の存在を前提として導
電膜エッチング工程(工程H)を経るからである。
を認識しておく必要はない。異物の存在を前提として導
電膜エッチング工程(工程H)を経るからである。
【0094】まずリン酸と硝酸と氷酢酸との混酸液で異
物として残ったAlからなる第3導電膜d3を選択的に
エッチングし、次に硝酸第2セリウムアンモニウム溶液
でエッチングし異物として残ったCrからなる第2導電
膜d2を選択的にエッチングして、図11に示すように
保護膜PSV1の開口部SHの領域内にある導電性異物
を完全に除去する。
物として残ったAlからなる第3導電膜d3を選択的に
エッチングし、次に硝酸第2セリウムアンモニウム溶液
でエッチングし異物として残ったCrからなる第2導電
膜d2を選択的にエッチングして、図11に示すように
保護膜PSV1の開口部SHの領域内にある導電性異物
を完全に除去する。
【0095】その後保護膜PSV1のパターンを形成し
たホトレジストマスクを剥離する。
たホトレジストマスクを剥離する。
【0096】このように保護膜PSV1のパターンを形
成したホトレジストマスクを導電膜エッチング工程(工
程H)まで残しておくことにより、導電膜のエッチング
液やエッチングガスにより保護膜が荒らされるのを防止
することが出来る。
成したホトレジストマスクを導電膜エッチング工程(工
程H)まで残しておくことにより、導電膜のエッチング
液やエッチングガスにより保護膜が荒らされるのを防止
することが出来る。
【0097】なお保護膜と導電膜のエッチングの選択性
が取れる場合は、保護膜PSV1のパターン形成工程
(工程G)の時点でホトレジストマスクを剥離してから
導電膜エッチング工程(工程H)を行ってもよい。
が取れる場合は、保護膜PSV1のパターン形成工程
(工程G)の時点でホトレジストマスクを剥離してから
導電膜エッチング工程(工程H)を行ってもよい。
【0098】この導電膜エッチング工程(工程H)を経
ることによりドレイン線DLと画素電極ITO1が電気
的に分離され、ドレイン線DLと画素電極ITO1のシ
ョートが原因で点欠陥不良になる液晶表示装置が再生さ
れて、点欠陥不良のない良品の液晶表示装置となる。
ることによりドレイン線DLと画素電極ITO1が電気
的に分離され、ドレイン線DLと画素電極ITO1のシ
ョートが原因で点欠陥不良になる液晶表示装置が再生さ
れて、点欠陥不良のない良品の液晶表示装置となる。
【0099】また、図1及び図2に示すように保護膜P
SV1は画素電極ITO1の縁部を覆っているので、保
護膜PSV1と画素電極ITO1の接着性が良好でない
場合でも、保護膜PSV1は画素電極ITO1の外で基
板SUB1に密着し剥離することがない。
SV1は画素電極ITO1の縁部を覆っているので、保
護膜PSV1と画素電極ITO1の接着性が良好でない
場合でも、保護膜PSV1は画素電極ITO1の外で基
板SUB1に密着し剥離することがない。
【0100】《端子の構造》本発明を実施するに当たっ
ては外部回路との電気的接続を図る端子についても配慮
する必要がある。
ては外部回路との電気的接続を図る端子についても配慮
する必要がある。
【0101】端子は保護膜PSV1から露出しているた
め、本発明を実施するに当たっては、導電膜エッチング
工程(工程H)で除去されないような構造にする必要が
ある。
め、本発明を実施するに当たっては、導電膜エッチング
工程(工程H)で除去されないような構造にする必要が
ある。
【0102】図12は保護膜形成工程時(工程G)のゲ
ート端子GTMの構造を、その時の保護膜の開口部SH
近辺の構造と比較して示した図である。
ート端子GTMの構造を、その時の保護膜の開口部SH
近辺の構造と比較して示した図である。
【0103】この後導電膜エッチング工程(工程H)を
経ることによりドレイン線DLと画素電極ITO1が電
気的に分離される。
経ることによりドレイン線DLと画素電極ITO1が電
気的に分離される。
【0104】本発明では図12に示すように、ゲート線
GLに電気的に接続されるゲート端子GTMを画素電極
と同じ透明導電膜d1で形成している。従って透明導電
膜はドレイン線DLやゲート線GLの材料である金属膜
に対してエッチング選択性があるので、導電膜エッチン
グ工程(工程H)において除去される問題が無い。
GLに電気的に接続されるゲート端子GTMを画素電極
と同じ透明導電膜d1で形成している。従って透明導電
膜はドレイン線DLやゲート線GLの材料である金属膜
に対してエッチング選択性があるので、導電膜エッチン
グ工程(工程H)において除去される問題が無い。
【0105】また本発明では図12に示すようにゲート
端子GTMは透明導電膜とゲート線GLの材料である金
属膜g1の積層構造になっている。従って透明導電膜の
みでゲート端子GTMを形成した場合に比べ電気抵抗を
下げることが出来、外部回路との電気的接続が良好にな
る。しかも金属膜g1は透明導電膜d1により覆われて
いて露出している部分がないので、導電膜エッチング工
程(工程H)において除去される問題も無い。
端子GTMは透明導電膜とゲート線GLの材料である金
属膜g1の積層構造になっている。従って透明導電膜の
みでゲート端子GTMを形成した場合に比べ電気抵抗を
下げることが出来、外部回路との電気的接続が良好にな
る。しかも金属膜g1は透明導電膜d1により覆われて
いて露出している部分がないので、導電膜エッチング工
程(工程H)において除去される問題も無い。
【0106】また以上に述べたことはドレイン線DLに
電気的に接続されるドレイン端子DTMについても同様
のことが言える。
電気的に接続されるドレイン端子DTMについても同様
のことが言える。
【0107】図13は、図12と同様に、保護膜形成工
程時(工程G)のドレイン端子DTMの構造を、その時
の保護膜の開口部SH近辺の構造と比較して示した図で
ある。
程時(工程G)のドレイン端子DTMの構造を、その時
の保護膜の開口部SH近辺の構造と比較して示した図で
ある。
【0108】ドレイン線DLはゲート絶縁膜GIが除去
された部分でゲート線GLと同じ材料である金属膜g1
と透明導電膜d1に電気的に接続されている。そしてそ
れらの接続部分は保護膜PSV1により覆われている。
従ってドレイン端子DTMの保護膜PSV1から露出し
て外気に触れる部分は透明導電膜d1よりなるので、導
電膜エッチング工程(工程H)においてドレイン端子D
TMが除去される問題が無い。またドレイン端子DTM
も透明導電膜d1金属膜g1の積層構造になっているの
で端子の電気抵抗を下げることが出来、外部回路との電
気的接続が良好になる。
された部分でゲート線GLと同じ材料である金属膜g1
と透明導電膜d1に電気的に接続されている。そしてそ
れらの接続部分は保護膜PSV1により覆われている。
従ってドレイン端子DTMの保護膜PSV1から露出し
て外気に触れる部分は透明導電膜d1よりなるので、導
電膜エッチング工程(工程H)においてドレイン端子D
TMが除去される問題が無い。またドレイン端子DTM
も透明導電膜d1金属膜g1の積層構造になっているの
で端子の電気抵抗を下げることが出来、外部回路との電
気的接続が良好になる。
【0109】[実施例2] 《マトリクス部の概要》図14は本発明の第2の実施例
を説明するためのアクティブ・マトリクス方式液晶表示
パネルの一画素とその周辺を示す平面図、図15は図1
4の2−2切断線における断面を示す図(隣り合う映像
信号線と透明画素電極とを示す断面図)、図16は図1
4の3−3切断線における断面を示す図(一画素の薄膜
トランジスタとその周辺を示す断面図)、図17は図1
4の4−4切断線における断面を示す図(保持容量素子
部の断面図)である。なお図面の各層の符号は実施例1
のマトリクス部と同じなので、説明は省略する。
を説明するためのアクティブ・マトリクス方式液晶表示
パネルの一画素とその周辺を示す平面図、図15は図1
4の2−2切断線における断面を示す図(隣り合う映像
信号線と透明画素電極とを示す断面図)、図16は図1
4の3−3切断線における断面を示す図(一画素の薄膜
トランジスタとその周辺を示す断面図)、図17は図1
4の4−4切断線における断面を示す図(保持容量素子
部の断面図)である。なお図面の各層の符号は実施例1
のマトリクス部と同じなので、説明は省略する。
【0110】本実施例は本発明を、製造工程を簡略化し
た液晶表示装置に適用した場合の一実施例である。本実
施例では図14に示すように、TFTの半導体層ASと
ゲート絶縁膜GIの平面パターンがほぼ同一の形状とな
っている。従って半導体層ASとゲート絶縁膜GIのパ
ターン形成が同一の工程で行うことが出来(実施例1で
言うところの工程D)、実施例1で説明したゲート絶縁
膜GIのパターン形成工程(工程E)が不要となり、製
造工程が短縮される。
た液晶表示装置に適用した場合の一実施例である。本実
施例では図14に示すように、TFTの半導体層ASと
ゲート絶縁膜GIの平面パターンがほぼ同一の形状とな
っている。従って半導体層ASとゲート絶縁膜GIのパ
ターン形成が同一の工程で行うことが出来(実施例1で
言うところの工程D)、実施例1で説明したゲート絶縁
膜GIのパターン形成工程(工程E)が不要となり、製
造工程が短縮される。
【0111】本実施例においても図14、図15に示す
ように、画素電極ITO1とドレイン線DLの間の領域
に、保護膜PSV1の開口部SHが設けられている。従
って保護膜PSV1の開口部SHをマスクに導電性異物
をエッチング除去することにより、画素電極ITO1と
ドレイン線DLの間のショートを修復することが出来
る。
ように、画素電極ITO1とドレイン線DLの間の領域
に、保護膜PSV1の開口部SHが設けられている。従
って保護膜PSV1の開口部SHをマスクに導電性異物
をエッチング除去することにより、画素電極ITO1と
ドレイン線DLの間のショートを修復することが出来
る。
【0112】さらに本実施例によれば図14、図16及
び図17に示すように、画素電極ITO1とゲート線G
Lの間の領域にも、保護膜PSV1の開口部SHが設け
られている。従って保護膜PSV1の開口部SHをマス
クに導電性異物をエッチング除去することにより、画素
電極ITO1とゲート線GLの間のショートを修復する
ことが出来る。なお本実施例によればゲート線GLは陽
極酸化膜AOFで覆われているので、画素電極ITO1
とゲート線GLが導電性の異物でショートする可能性は
少ない。しかし極希に陽極酸化膜AOFにピンホールが
開いていて、その部分に導電性の異物が存在していた場
合には点欠陥不良を生じるので、そのような不良を防止
する効果はある。
び図17に示すように、画素電極ITO1とゲート線G
Lの間の領域にも、保護膜PSV1の開口部SHが設け
られている。従って保護膜PSV1の開口部SHをマス
クに導電性異物をエッチング除去することにより、画素
電極ITO1とゲート線GLの間のショートを修復する
ことが出来る。なお本実施例によればゲート線GLは陽
極酸化膜AOFで覆われているので、画素電極ITO1
とゲート線GLが導電性の異物でショートする可能性は
少ない。しかし極希に陽極酸化膜AOFにピンホールが
開いていて、その部分に導電性の異物が存在していた場
合には点欠陥不良を生じるので、そのような不良を防止
する効果はある。
【0113】画素電極ITO1とゲート線GLの間の保
護膜PSV1の開口部SHも液晶層LCの配向不良が起
こるので、図16及び図17に示すように、第2の透明
ガラス基板SUB2側の遮光膜BM1で開口部SHを覆
っている。
護膜PSV1の開口部SHも液晶層LCの配向不良が起
こるので、図16及び図17に示すように、第2の透明
ガラス基板SUB2側の遮光膜BM1で開口部SHを覆
っている。
【0114】《TFT基板側遮光膜BM2》本実施例で
はまた図14、図15に示すように、第1の透明ガラス
基板(TFT基板)SUB1の画素電極ITO1の周縁
部に、不透明導電膜からなる、TFT基板側遮光膜BM
2が設けられている。
はまた図14、図15に示すように、第1の透明ガラス
基板(TFT基板)SUB1の画素電極ITO1の周縁
部に、不透明導電膜からなる、TFT基板側遮光膜BM
2が設けられている。
【0115】このTFT基板側遮光膜BM2は画素電極
の周囲を黒くするブラックマトリックスの機能を持ち、
表示コントラストを向上させる効果が得られる。
の周囲を黒くするブラックマトリックスの機能を持ち、
表示コントラストを向上させる効果が得られる。
【0116】またこのTFT基板側遮光膜BM2を設け
ることにより液晶表示装置の開口率を向上することが出
来る。
ることにより液晶表示装置の開口率を向上することが出
来る。
【0117】従来、第1の透明ガラス基板SUB1と第
2の透明ガラス基板SUB2の合わせ裕度は片側で5μ
m以上必要であったのに対し、第1の透明ガラス基板S
UB1上の画素電極ITO1と他の導電膜、例えばドレ
イン線DLを形成するd2,d3間の合わせ裕度は、片
側で2μm以内に抑えることが出来る。
2の透明ガラス基板SUB2の合わせ裕度は片側で5μ
m以上必要であったのに対し、第1の透明ガラス基板S
UB1上の画素電極ITO1と他の導電膜、例えばドレ
イン線DLを形成するd2,d3間の合わせ裕度は、片
側で2μm以内に抑えることが出来る。
【0118】従って本実施例では、第2の透明ガラス基
板SUB2側の遮光膜BM1のみで画素電極ITO1の
周縁部を覆う場合に比べて画素電極ITO1を余分に遮
光する必要がなく、開口率が向上し表示画面が明るくな
る。
板SUB2側の遮光膜BM1のみで画素電極ITO1の
周縁部を覆う場合に比べて画素電極ITO1を余分に遮
光する必要がなく、開口率が向上し表示画面が明るくな
る。
【0119】さらに本実施例ではTFT基板側遮光膜B
M2とドレイン線DLの間には図14、図15に示すよ
うに、保護膜PSV1の開口部SHが設けられているの
で、遮光膜BM2とドレイン線DLの間に導電性の異物
が残っていたとしても、保護膜PSV1をマスクにして
開口部SH内の異物をエッチング除去することが出来る
ので、生産性の良い液晶表示装置が提供される。
M2とドレイン線DLの間には図14、図15に示すよ
うに、保護膜PSV1の開口部SHが設けられているの
で、遮光膜BM2とドレイン線DLの間に導電性の異物
が残っていたとしても、保護膜PSV1をマスクにして
開口部SH内の異物をエッチング除去することが出来る
ので、生産性の良い液晶表示装置が提供される。
【0120】さらに本実施例では遮光膜BM2とドレイ
ン線DLを同層の金属膜で同時形成して製造工程を簡略
化しても、遮光膜BM2とドレイン線DLのショートし
た部分は保護膜PSV1の開口部SHの部分で除去する
ことが出来るので、生産性が飛躍的に向上する。
ン線DLを同層の金属膜で同時形成して製造工程を簡略
化しても、遮光膜BM2とドレイン線DLのショートし
た部分は保護膜PSV1の開口部SHの部分で除去する
ことが出来るので、生産性が飛躍的に向上する。
【0121】[変形実施例]本発明は上述した実施例に
限定するものではなく様々な変形例が考えられる。
限定するものではなく様々な変形例が考えられる。
【0122】図18乃至図29は本発明の考えうる様々
な変形例を説明するための図である。
な変形例を説明するための図である。
【0123】各図に付された符号は実施例1のマトリク
ス部と同じなので、説明は省略する。
ス部と同じなので、説明は省略する。
【0124】(変形例1)図18は保護膜PSV1の開
口部SHが画素電極ITO1と平面的に重なっていて、
画素電極ITO1の端部が図26に示すように露出して
いる場合を示す。しかし画素電極ITO1のゲート線G
Lに隣接する端部は図23に示すように保護膜PSV1
で覆われている。
口部SHが画素電極ITO1と平面的に重なっていて、
画素電極ITO1の端部が図26に示すように露出して
いる場合を示す。しかし画素電極ITO1のゲート線G
Lに隣接する端部は図23に示すように保護膜PSV1
で覆われている。
【0125】(変形例2)図19は保護膜PSV1の開
口部SHが、図24に示すように画素電極ITO1とド
レイン線DL間のみならず、図25に示すように画素電
極ITO1とゲート線GLにも設けられている場合を示
す。
口部SHが、図24に示すように画素電極ITO1とド
レイン線DL間のみならず、図25に示すように画素電
極ITO1とゲート線GLにも設けられている場合を示
す。
【0126】(変形例3)図20は保護膜PSV1の開
口部SHが、図26に示すように画素電極ITO1とド
レイン線DL間のみならず、図27に示すように画素電
極ITO1とゲート線GLにも設けられている場合を示
す。
口部SHが、図26に示すように画素電極ITO1とド
レイン線DL間のみならず、図27に示すように画素電
極ITO1とゲート線GLにも設けられている場合を示
す。
【0127】(変形例4)図21は保護膜PSV1の開
口部SHが、図28に示すように画素電極ITO1の全
面に設けられている場合を示す。しかし画素電極ITO
1のゲート線GLに隣接する端部は図23に示すように
保護膜PSV1で覆われている。
口部SHが、図28に示すように画素電極ITO1の全
面に設けられている場合を示す。しかし画素電極ITO
1のゲート線GLに隣接する端部は図23に示すように
保護膜PSV1で覆われている。
【0128】(変形例5)図22は保護膜PSV1の開
口部SHが、図28に示すように画素電極ITO1の全
面に設けられている場合を示す。さらに画素電極ITO
1のゲート線GLに隣接する端部も図29に示すように
保護膜PSV1から露出している。
口部SHが、図28に示すように画素電極ITO1の全
面に設けられている場合を示す。さらに画素電極ITO
1のゲート線GLに隣接する端部も図29に示すように
保護膜PSV1から露出している。
【0129】なお以上に説明した変形例は実施例1で説
明した液晶表示装置と同じ製造方法で製造できる液晶表
示装置を対象にしたものであるが、実施例2で説明した
液晶表示装置に上述した各変形例の保護膜の開口部SH
を適用してもよく製造工程が簡略化される効果がある。
明した液晶表示装置と同じ製造方法で製造できる液晶表
示装置を対象にしたものであるが、実施例2で説明した
液晶表示装置に上述した各変形例の保護膜の開口部SH
を適用してもよく製造工程が簡略化される効果がある。
【0130】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、いわゆる点欠陥が
発生しても、欠陥を修復できる液晶表示装置を提供出
来、生産性の良い液晶表示装置を提供することが出来
る。
本発明による液晶表示装置によれば、いわゆる点欠陥が
発生しても、欠陥を修復できる液晶表示装置を提供出
来、生産性の良い液晶表示装置を提供することが出来
る。
【図1】本発明が適用された液晶表示基板の一実施例を
示す平面図である。
示す平面図である。
【図2】本発が適用された液晶表示基板の一実施例を示
す断面図で、図1の2−2断面に相当する。
す断面図で、図1の2−2断面に相当する。
【図3】図1の3−3断面における断面図である。
【図4】図1の4−4断面における断面図である。
【図5】本発明が適用された液晶表示装置の一実施例を
示す分解斜視図である。
示す分解斜視図である。
【図6】本発明の製造方法の一実施例を示す説明図で、
工程A〜Gを示した断面図である。
工程A〜Gを示した断面図である。
【図7】本発明の製造方法の一実施例を示す説明図で、
工程A〜Gを示した平面図である。
工程A〜Gを示した平面図である。
【図8】本発明を適用した液晶表示装置においてドレイ
ン線と画素電極間に導電性の異物が存在する状況を説明
する図である。
ン線と画素電極間に導電性の異物が存在する状況を説明
する図である。
【図9】本発明を適用した液晶表示装置においてドレイ
ン線と画素電極間に導電性の異物が存在する状況を説明
する図であり、図8のD−D’断面における断面図であ
る。
ン線と画素電極間に導電性の異物が存在する状況を説明
する図であり、図8のD−D’断面における断面図であ
る。
【図10】本発明を適用した液晶表示装置においてドレ
イン線と画素電極間に存在する導電性の異物を除去する
工程(工程H)を説明する図である。
イン線と画素電極間に存在する導電性の異物を除去する
工程(工程H)を説明する図である。
【図11】本発明を適用した液晶表示装置においてドレ
イン線と画素電極間に存在する導電性の異物を除去する
工程(工程H)を説明する図であり、図10のE−E’
断面における断面図である。
イン線と画素電極間に存在する導電性の異物を除去する
工程(工程H)を説明する図であり、図10のE−E’
断面における断面図である。
【図12】本発明の液晶表示装置に適用されるゲート端
子の構造を、保護膜の開口部と比較して示した図であ
る。
子の構造を、保護膜の開口部と比較して示した図であ
る。
【図13】本発明の液晶表示装置に適用されるドレイン
端子の構造を、保護膜の開口部と比較して示した図であ
る。
端子の構造を、保護膜の開口部と比較して示した図であ
る。
【図14】本発明が適用された液晶表示基板の第2の実
施例を示す平面図である。
施例を示す平面図である。
【図15】本発明が適用された液晶表示基板の第2の実
施例を示す断面図で、図14の2−2断面に相当する。
施例を示す断面図で、図14の2−2断面に相当する。
【図16】図14の3−3断面における断面図である。
【図17】図14の4−4断面における断面図である。
【図18】本発明が適用された液晶表示基板の第1の変
形実施例を示す平面図である。
形実施例を示す平面図である。
【図19】本発明が適用された液晶表示基板の第2の変
形実施例を示す平面図である。
形実施例を示す平面図である。
【図20】本発明が適用された液晶表示基板の第3の変
形実施例を示す平面図である。
形実施例を示す平面図である。
【図21】本発明が適用された液晶表示基板の第4の変
形実施例を示す平面図である。
形実施例を示す平面図である。
【図22】本発明が適用された液晶表示基板の第5の変
形実施例を示す平面図である。
形実施例を示す平面図である。
【図23】図18及び図21のa−a’断面における断
面図である。
面図である。
【図24】図19のb−b`断面における断面図であ
る。
る。
【図25】図19のc−c`断面における断面図であ
る。
る。
【図26】図18及び図21のd−d’断面における断
面図である。
面図である。
【図27】図20のe−e’断面における断面図であ
る。
る。
【図28】図21及び図22のf−f’断面における断
面図である。
面図である。
【図29】図22のg−g’断面における断面図であ
る。
る。
【図30】従来の液晶表示基板の画素部を示す平面図で
ある。
ある。
【図31】従来の液晶表示基板の画素部を示す断面図
で、図30のA−A’断面に相当する。
で、図30のA−A’断面に相当する。
【図32】従来の液晶表示装置においてドレイン線と画
素電極間に導電性の異物が存在する状況を説明する図で
あり、図30のB−B’断面における断面図である。
素電極間に導電性の異物が存在する状況を説明する図で
あり、図30のB−B’断面における断面図である。
SUB1……第1の透明ガラス基板、SUB2……第2
の透明ガラス基板、ITO1……画素電極、PSV1…
…保護膜、TFT……薄膜トランジスタ(半導体スイッ
チング素子)、SH……保護膜の開口。
の透明ガラス基板、ITO1……画素電極、PSV1…
…保護膜、TFT……薄膜トランジスタ(半導体スイッ
チング素子)、SH……保護膜の開口。
Claims (8)
- 【請求項1】 第1基板上に設けられた画素電極と、ス
イッチ素子と、該スイッチ素子を介して上記画素電極に
映像信号を供給する映像信号線と、該映像信号線を覆う
絶縁膜よりなる保護膜とよりなる液晶表示装置であっ
て、 上記画素電極と上記映像信号線の間に上記保護膜の開口
部を設け、該開口部の領域内には映像信号線が存在せ
ず、かつ上記画素電極の縁部は上記保護膜で覆われてい
ることを特徴とする液晶表示装置。 - 【請求項2】 第1基板上に設けられた画素電極と、ス
イッチ素子と、該スイッチ素子を介して上記画素電極に
映像信号を供給する映像信号線と、上記スイッチ素子に
導通否導通を制御する走査信号を供給する走査信号線
と、該走査信号線を覆う絶縁膜よりなる保護膜とよりな
る液晶表示装置であって、 上記画素電極と上記走査信号線の間に上記保護膜の開口
部を設け、該開口部の領域内には走査信号線が存在せ
ず、かつ上記画素電極の縁部は上記保護膜で覆われてい
ることを特徴とする液晶表示装置。 - 【請求項3】 上記映像信号線は、透明な絶縁物からな
る上記第1基板上に設けられた、不透明な金属膜からな
り、上記画素電極の縁部は上記映像信号線と同じ材料か
らなる第1遮光膜で覆われ、該第1遮光膜は上記保護膜
で覆われ、上記開口部の領域内には上記第1遮光膜が存
在しないことを特徴とする請求項1記載の液晶表示装
置。 - 【請求項4】 上記走査信号線は、透明な絶縁物からな
る上記第1基板上に設けられた、不透明な金属膜からな
り、上記画素電極の縁部は上記走査信号線と同じ材料か
らなる第1遮光膜で覆われ、該第1遮光膜は上記保護膜
で覆われ、上記開口部の領域内には上記第1遮光膜が存
在しないことを特徴とする請求項2記載の液晶表示装
置。 - 【請求項5】 上記第1基板に液晶層を介して対向する
透明な第2基板上に、上記画素電極の周囲領域に設けら
れ上記スイッチ素子を遮光する第2遮光膜を設け、該第
2遮光膜は平面的に上記保護膜の開口部を覆うことを特
徴とする請求項1あるいは請求項2記載の液晶表示装
置。 - 【請求項6】 上記第1基板上に、上記映像信号線ある
いは上記走査信号線に電気的に接続される、端子を設
け、該端子は上記保護膜から露出した透明導電膜よりな
ることを特徴とする請求項1あるいは請求項2記載の液
晶表示装置。 - 【請求項7】 上記第1基板上に、上記映像信号線に電
気的に接続される、ドレイン端子を設け、該ドレイン端
子は上記保護膜から露出した金属膜よりなる金属部と、
該金属部を覆う透明導電膜よりなることを特徴とする請
求項1あるいは請求項2記載の液晶表示装置。 - 【請求項8】 上記第1基板上に、上記走査信号線に電
気的に接続される、ゲート端子を設け、該ゲート端子は
上記保護膜から露出した金属膜よりなる金属部と、該金
属部を覆う透明導電膜よりなることを特徴とする請求項
1あるいは請求項2記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6577196A JPH09258244A (ja) | 1996-03-22 | 1996-03-22 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6577196A JPH09258244A (ja) | 1996-03-22 | 1996-03-22 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09258244A true JPH09258244A (ja) | 1997-10-03 |
Family
ID=13296633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6577196A Pending JPH09258244A (ja) | 1996-03-22 | 1996-03-22 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09258244A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000162647A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
KR20010004575A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 액정 표시 소자 |
WO2003029891A1 (fr) * | 2001-09-28 | 2003-04-10 | Sanyo Electric Co., Ltd. | Unite d'affichage a cristaux liquides |
JP2004226955A (ja) * | 2002-11-29 | 2004-08-12 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
US6781644B1 (en) | 1999-06-02 | 2004-08-24 | Nec Lcd Technologies, Ltd. | Liquid crystal display with thin film transistor array free from short-circuit and process for fabrication thereof |
KR100620324B1 (ko) * | 2003-08-22 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 및 그 제조방법 |
KR100656904B1 (ko) * | 1999-11-18 | 2006-12-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
JP2008129593A (ja) * | 2006-11-16 | 2008-06-05 | Au Optronics Corp | ディスプレイパネルの導電体間での正常な電気的導通の確立手段、その確立手段を用いたディスプレイパネル及び液晶ディスプレイ装置 |
US7839460B2 (en) | 1998-11-26 | 2010-11-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
US8059077B2 (en) | 2008-04-24 | 2011-11-15 | Panasonic Liquid Crystal Display Co., Ltd. | Display device and manufacturing method of display device |
US8309959B2 (en) | 2008-05-28 | 2012-11-13 | Panasonic Liquid Crystal Display Co., Ltd. | Display device having opening portion with different widths |
-
1996
- 1996-03-22 JP JP6577196A patent/JPH09258244A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7839460B2 (en) | 1998-11-26 | 2010-11-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
US8294839B2 (en) | 1998-11-26 | 2012-10-23 | Samsung Display Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
JP2011237807A (ja) * | 1998-11-26 | 2011-11-24 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
US7978276B2 (en) | 1998-11-26 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
JP2000162647A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
US6781644B1 (en) | 1999-06-02 | 2004-08-24 | Nec Lcd Technologies, Ltd. | Liquid crystal display with thin film transistor array free from short-circuit and process for fabrication thereof |
US7081930B2 (en) | 1999-06-02 | 2006-07-25 | Nec Lcd Technologies, Ltd. | Process for fabrication of a liquid crystal display with thin film transistor array free from short-circuit |
KR20010004575A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 액정 표시 소자 |
KR100656904B1 (ko) * | 1999-11-18 | 2006-12-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
CN1308759C (zh) * | 2001-09-28 | 2007-04-04 | 三洋电机株式会社 | 液晶显示装置 |
WO2003029891A1 (fr) * | 2001-09-28 | 2003-04-10 | Sanyo Electric Co., Ltd. | Unite d'affichage a cristaux liquides |
JP2004226955A (ja) * | 2002-11-29 | 2004-08-12 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
KR100620324B1 (ko) * | 2003-08-22 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 및 그 제조방법 |
JP2008129593A (ja) * | 2006-11-16 | 2008-06-05 | Au Optronics Corp | ディスプレイパネルの導電体間での正常な電気的導通の確立手段、その確立手段を用いたディスプレイパネル及び液晶ディスプレイ装置 |
US8059077B2 (en) | 2008-04-24 | 2011-11-15 | Panasonic Liquid Crystal Display Co., Ltd. | Display device and manufacturing method of display device |
US8309959B2 (en) | 2008-05-28 | 2012-11-13 | Panasonic Liquid Crystal Display Co., Ltd. | Display device having opening portion with different widths |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5844255A (en) | Structure of liquid crystal display device for antireflection | |
TW305948B (ja) | ||
JPH06347827A (ja) | 液晶表示装置およびその製造方法 | |
JPH07175084A (ja) | 液晶表示装置及びその製造方法 | |
JPH1020298A (ja) | 液晶表示装置 | |
KR20000048089A (ko) | 액정 표시 장치 | |
JPH112843A (ja) | 液晶表示装置とその製造方法 | |
JP2005252228A (ja) | 表示装置及びその製造方法 | |
JPH09258244A (ja) | 液晶表示装置 | |
JP3865836B2 (ja) | 液晶表示装置 | |
JP3205501B2 (ja) | アクティブマトリクス表示装置およびその修正方法 | |
JP3125411B2 (ja) | 液晶表示装置 | |
JP2000056323A (ja) | 液晶表示装置 | |
JPH09113886A (ja) | 液晶表示装置 | |
KR20100069902A (ko) | 액정표시장치 및 그 제조방법 | |
JP2000056335A (ja) | 液晶表示装置 | |
JP2871818B2 (ja) | 液晶表示装置 | |
JP2001356367A (ja) | 液晶画像表示装置及び画像表示装置用半導体装置の製造方法 | |
JP2000035573A (ja) | 液晶表示装置 | |
JP3429140B2 (ja) | 偏光板および液晶表示装置 | |
JPH08234236A (ja) | 液晶表示基板の製造方法 | |
JP2000155532A (ja) | 表示装置および液晶表示装置 | |
JPH05224196A (ja) | 液晶表示装置とその製造方法 | |
JPH04195022A (ja) | 液晶表示装置 | |
JPH07244297A (ja) | 液晶表示装置 |