JPH09258244A

JPH09258244A - 液晶表示装置

Info

Publication number: JPH09258244A
Application number: JP6577196A
Authority: JP
Inventors: Tsutomu Kasai; 勉笠井; Kaoru Yamada; 薫山田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-03-22
Filing date: 1996-03-22
Publication date: 1997-10-03

Abstract

(57)【要約】【課題】いわゆる点欠陥の発生を防止する。【解決手段】第１基板上に設けられた画素電極と、
スイッチ素子と、該スイッチ素子を介して上記画素電極
に映像信号を供給する映像信号線と、上記スイッチ素子
に導通否導通を制御する走査信号を供給する走査信号線
と、該走査信号線または映像信号線を覆う絶縁膜よりな
る保護膜とよりなる液晶表示装置であって、上記画素電
極と上記映像信号線の間に上記保護膜の開口部を設け、
該開口部の領域内には映像信号線または走査信号線が存
在しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、いわゆるアクティブマトリックス方式の液晶表示装
置に関する。

【０００２】

【従来の技術】たとえばアクティブ・マトリックス型の
液晶表示基板は、液晶を介して互いに対向配置される透
明ガラス基板のそれぞれの液晶側の面に種々の材料を積
層させることによって、マトリックス状に配置された各
画素およびこれら各画素を動作させる電子回路が組み込
まれて構成されている。

【０００３】そして、このような液晶表示基板を製造す
る場合には、各透明ガラス基板を、それらの表面にそれ
ぞれ所定のパターンからなる異なる材料層を順次積層さ
せた後に対向配置させ、それらの間に液晶を封入するよ
うにしている。

【０００４】また、この場合におけるそれぞれのパター
ンからなる各材料層は、いわゆるフォトリソグラフィ技
術を用いることによって形成し、これにより微細に加工
された画素および電子回路が形成されるようになってい
る。

【０００５】なお本発明に関連する出願としては特願平
７−３９９８４号があり、本願出願人により出願されて
いる。

【０００６】また画素電極の周囲に遮光膜を設けた公知
例としては特開平４−８４１２５号公報がある。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うにして製造される従来の液晶表示装置は、上述したよ
うな所定パターンの種々の材料層を順次積層させていく
過程において、パターンどおりに除去されない材料（通
常は異物と称する）が往々にして残存してしまうことを
免れ得なかった。

【０００８】図３０に従来のＴＦＴ液晶表示装置の１画
素のパターンを示す。なお、各層の符号は後述する実施
例と同じであるので、説明を省略する。

【０００９】図３０のＡ−Ａ’断面を図３１に示す。こ
のパターンの場合、図３０のように異物などが原因でド
レイン線材料のＡｌやＣｒなどの導電性物質が残ると、
図３０のＢ−Ｂ’断面である図３２に示すように、画素
電極ＩＴＯ１−ドレイン線ＤＬ間ショートによりショー
トした画素は点欠陥となり画面表示不良を起こす。

【００１０】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、いわゆる点欠陥の発生を
防ぐことのできる液晶表示装置を提供することにある。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１２】手段１．第１基板上に設けられた画素電極
と、スイッチ素子と、該スイッチ素子を介して上記画素
電極に映像信号を供給する映像信号線と、該映像信号線
を覆う絶縁膜よりなる保護膜とよりなる液晶表示装置で
あって、上記画素電極と上記映像信号線の間に上記保護
膜の開口部を設け、該開口部の領域内には映像信号線が
存在せず、かつ上記画素電極の縁部は上記保護膜で覆わ
れていることを特徴とする液晶表示装置。

【００１３】手段２．第１基板上に設けられた画素電極
と、スイッチ素子と、該スイッチ素子を介して上記画素
電極に映像信号を供給する映像信号線と、上記スイッチ
素子に導通否導通を制御する走査信号を供給する走査信
号線と、該走査信号線を覆う絶縁膜よりなる保護膜とよ
りなる液晶表示装置であって、上記画素電極と上記走査
信号線の間に上記保護膜の開口部を設け、該開口部の領
域内には走査信号線が存在せず、かつ上記画素電極の縁
部は上記保護膜で覆われていることを特徴とする液晶表
示装置。

【００１４】手段３．手段１記載の構成において、上記
映像信号線は、透明な絶縁物からなる上記第１基板上に
設けられた、不透明な金属膜からなり、上記画素電極の
縁部は上記映像信号線と同じ材料からなる第１遮光膜で
覆われ、該第１遮光膜は上記保護膜で覆われ、上記開口
部の領域内には上記第１遮光膜が存在しないことを特徴
とする液晶表示装置。

【００１５】手段４．手段２記載の構成において、透明
な絶縁物からなる上記第１基板上に設けられた、不透明
な金属膜からなり、上記画素電極の縁部は上記走査信号
線と同じ材料からなる第１遮光膜で覆われ、該第１遮光
膜は上記保護膜で覆われ、上記開口部の領域内には上記
第１遮光膜が存在しないことを特徴とする液晶表示装
置。

【００１６】手段５．手段１ないし手段２のうちいずれ
かの構成において、上記第１基板に液晶層を介して対向
する透明な第２基板上に、上記画素電極の周囲領域に設
けられ上記スイッチ素子を遮光する第２遮光膜を設け、
該第２遮光膜は平面的に上記保護膜の開口部を覆うこと
を特徴とする液晶表示装置。

【００１７】手段６．手段１ないし手段２のうちいずれ
かの構成において、上記第１基板上に、上記映像信号線
あるいは上記走査信号線に電気的に接続される、端子を
設け、該端子は上記保護膜から露出した透明導電膜より
なることを特徴とする液晶表示装置。

【００１８】手段７．手段１ないし手段２のうちいずれ
かの構成において、上記第１基板上に、上記映像信号線
に電気的に接続される、ドレイン端子を設け、該ドレイ
ン端子は上記保護膜から露出した金属膜よりなる金属部
と、該金属部を覆う透明導電膜よりなることを特徴とす
る液晶表示装置。

【００１９】手段８．手段１ないし手段２のうちいずれ
かの構成において、上記第１基板上に、上記走査信号線
に電気的に接続される、ゲート端子を設け、該ゲート端
子は上記保護膜から露出した金属膜よりなる金属部と、
該金属部を覆う透明導電膜よりなることを特徴とする液
晶表示装置。

【００２０】手段１に示した構成によれば、図１に示す
ように、ドレイン線ＤＬと画素電極ＩＴＯ１間の保護膜
ＰＳＶ１に、図２に示すような、開口部ＳＨが設けてあ
るので製造歩留りの良い生産性の高い液晶表示装置が提
供される。

【００２１】手段１に示した構成の場合、図８及び図８
のＤ−Ｄ’線における断面である図９に示すように、異
物等が原因でドレイン線ＤＬの材料（Ａｌ，Ｓｉ入りＡ
ｌ，Ｃｒ等の導電材料）が残ったとしても、ドレイン線
ＤＬと画素電極ＩＴＯ１間の保護膜ＰＳＶ１に開口部Ｓ
Ｈが開いているため、保護膜ＰＳＶ１をマスクに導電材
料（Ａｌ，Ｓｉ入りＡｌ，Ｃｒ等の導電材料）のエッチ
ングを行えば図１０、図１１に示すようにソース、ドレ
イン電極ＳＤ２，ＳＤ１、付加容量電極ＰＬ１及びドレ
イン線ＤＬは保護膜ＰＳＶ１で保護され、Ｅ−Ｅ’線部
分に示す開口部ＳＨ内の異物のみが除去されるので、画
素電極ＩＴＯ１−ドレイン線ＤＬ間ショートを修正出来
る。

【００２２】また図８のＤ−Ｄ’の部分にゲート材料が
残ったとしても保護膜をマスクに導電材料のエッチング
を行えば画素電極ＩＴＯ１と隣接する画素電極ＩＴＯ１
間のショートを修正出来る。

【００２３】従って点欠陥不良となる液晶表示装置を再
生することが出来、生産性の良い液晶表示装置を提供す
ることが出来る。

【００２４】さらに画素電極の縁部は保護膜で覆われて
いるので、保護膜の開口部ＳＨの縁部は画素電極の外に
あり、画素電極と保護膜の接着性の低下により、開口部
ＳＨの縁部から保護膜が剥離するのを防止することが出
来る。

【００２５】手段２に示した構成によれば、画素電極と
走査信号線の間に保護膜の開口部を設け、該開口部の領
域内には走査信号線が存在しないので、走査信号線を形
成する際にパターン形成不良が起こり画素電極と走査信
号線がショートしても、手段１と同様に保護膜をエッチ
ングマスクとして開口部の画素電極と走査信号線がショ
ートした箇所をエッチングすることができ、画素電極と
走査信号線のショートに起因する不良ＴＦＴ基板を再生
することが出来、製造歩留りの良い生産性の高い液晶表
示装置が提供される。

【００２６】さらに画素電極の縁部は保護膜で覆われて
いるので、保護膜の開口部の縁部は画素電極の外にあ
り、画素電極と保護膜の接着性の低下により、開口部の
縁部から保護膜が剥離するのを防止することが出来る。

【００２７】手段３に示した構成によれば、画素電極の
縁部は映像信号線と同じ材料からなる第１遮光膜で覆わ
れ、該第１遮光膜は保護膜で覆われ、該保護膜の開口部
の領域内には第１遮光膜が存在しない構成なので、手段
１に示した構成と同様の効果が得られると同時に、第１
遮光膜が画素電極の周囲を黒くするブラックマトリック
スの機能を持ち、表示コントラストを向上させる効果が
得られる。

【００２８】また第１遮光膜は画素電極と同じＴＦＴ基
板上に設けられるので、第１遮光膜と画素電極の層間合
わせ精度が良好となり、第１遮光膜と画素電極のオーバ
ーラップマージンを少なくすることが出来、開口率が高
く表示画面の明るい液晶表示装置を提供することが出来
る。

【００２９】手段４に示した構成によれば、画素電極の
縁部は走査信号線と同じ材料からなる第１遮光膜で覆わ
れ、該第１遮光膜は保護膜で覆われ、該保護膜の開口部
の領域内には第１遮光膜が存在しない構成なので、手段
１に示した構成と同様の効果が得られると同時に、第１
遮光膜が画素電極の周囲を黒くするブラックマトリック
スの機能を持ち、表示コントラストを向上させる効果が
得られる。

【００３０】また第１遮光膜は画素電極と同じＴＦＴ基
板上に設けられるので、第１遮光膜と画素電極の層間合
わせ精度が良好となり、第１遮光膜と画素電極のオーバ
ーラップマージンを少なくすることが出来、開口率が高
く表示画面の明るい液晶表示装置を提供することが出来
る。

【００３１】手段５に示した構成によれば、ＴＦＴ基板
に液晶層を介して対向する透明な第２基板（対向基板）
上に、設けられる該第２遮光膜は平面的に保護膜の開口
部を覆っているので、上記保護膜の開口部で、ラビング
により十分に配向処理がなされないために発生する、液
晶層の配向不良部分（ドメイン）を見えなくする効果が
あり、表示コントラストが向上する。

【００３２】手段６に示した構成によれば、ＴＦＴ基板
上に、映像信号線あるいは走査信号線に電気的に接続さ
れる、端子を設け、該端子は保護膜から露出した透明導
電膜よりなる構成なので、上記保護膜の開口部に残った
映像信号線あるいは走査信号線をエッチングにより除去
する工程でそれらの端子も除去される問題が発生するこ
とがない。

【００３３】手段７に示した構成によれば、ＴＦＴ基板
上に、映像信号線に電気的に接続される、ドレイン端子
を設け、該ドレイン端子は上記保護膜から露出した金属
膜よりなる金属部と、該金属部を覆う透明導電膜よりな
るので、上記保護膜の開口部に残った映像信号線あるい
は走査信号線をエッチングにより除去する工程でドレイ
ン端子の金属部が除去されることがなく、しかもドレイ
ン端子が金属部と透明導電膜の積層膜になっているので
端子部の電気抵抗が低く外部回路と映像信号線の接続が
良好になる。

【００３４】手段８に示した構成によれば、ＴＦＴ基板
上に、走査信号線に電気的に接続される、ゲート端子を
設け、該ゲート端子は上記保護膜から露出した金属膜よ
りなる金属部と、該金属部を覆う透明導電膜よりなるの
で、上記保護膜の開口部に残った映像信号線あるいは走
査信号線をエッチングにより除去する工程でゲート端子
の金属部が除去されることがなく、しかもゲート端子が
金属部と透明導電膜の積層膜なっているので端子部の電
気抵抗が低く外部回路と走査信号線の接続が良好にな
る。

【００３５】

【発明の実施の形態】本発明の目的および特徴は図面を
参照した以下の説明から明らかとなるであろう。

【００３６】［実施例１］《アクティブ・マトリクス方式の液晶表示装置》以下、
アクティブ・マトリクス方式のカラー液晶表示装置にこ
の発明を適用した実施例を説明する。なお、以下で説明
する図面で、同一機能を有するものは同一符号を付け、
その繰返しの説明は省略する。

【００３７】《液晶表示モジュールの全体構成》図５
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【００３８】ＳＨＤは金属板から成るシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板、ＰＣＢ２はゲート側回路基板、
ＰＣＢ３はインターフェイス回路基板）、ＪＮ１〜３は
回路基板ＰＣＢ１〜３どうしを電気的に接続するジョイ
ナ、ＴＣＰ１、ＴＣＰ２はテープキャリアパッケージ、
ＰＮＬは液晶表示パネル、ＧＣはゴムクッション、ＩＬ
Ｓは遮光スペーサ、ＰＲＳはプリズムシート、ＳＰＳは
拡散シート、ＧＬＢは導光板、ＲＦＳは反射シート、Ｍ
ＣＡは一体成型により形成された下側ケース（モールド
ケース）、ＬＰは蛍光管、ＬＰＣはランプケーブル、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュであり、図に示
すような上下の配置関係で各部材が積み重ねられて液晶
表示モジュールＭＤＬが組み立てられる。

【００３９】モジュールＭＤＬは、下側ケースＭＣＡ、
シールドケースＳＨＤの２種の収納・保持部材を有す
る。絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜３、
液晶表示パネルＰＮＬを収納、固定した金属製シールド
ケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリズム
シートＰＲＳ等から成るバックライトＢＬを収納した下
側ケースＭＣＡとを合体させることにより、モジュール
ＭＤＬが組み立てられる。

【００４０】《マトリクス部の概要》図１は本発明を適
用したアクティブ・マトリクス方式のカラー液晶表示装
置の液晶表示パネルの一画素とその周辺を示す平面図、
図２は図１の２−２切断線における断面を示す図（隣り
合う透明画素電極と映像信号線とを示す断面図）、図３
は図１の３−３切断線における断面を示す図（一画素の
薄膜トランジスタとその周辺を示す断面図）、図４は図
１の４−４切断線における断面を示す図（保持容量素子
部の断面図）である。

【００４１】図１に示すように、各画素は隣接する２本
の走査信号線（ゲート線または水平信号線）ＧＬと、隣
接する２本の映像信号線（ドレイン線、データラインま
たは垂直信号線）ＤＬとの交差領域内（４本の信号線に
囲まれた領域）に配置されている。各画素は薄膜トラン
ジスタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素
子（付加容量素子）Ｃａｄｄを含む。走査信号線ＧＬは
映像信号線ＤＬとの交差付近で二俣に分岐している。こ
れは、この部分の二俣のラインの内の一方が映像信号線
ＤＬと短絡した場合、これをレーザを用いて切断し、他
の一方の（切断していない）ラインでライン欠陥となら
ず正常に動作させるためである。

【００４２】ここで、この実施例では、特に、画素電極
ＩＴＯ１の縁部を覆って保護膜ＰＳＶ１が形成されてい
るが、この保護膜ＰＳＶ１に該画素電極ＩＴＯ１と隣接
する映像信号線ＤＬとの間にスリット状開口ＳＨが形成
されている。

【００４３】このスリット状開口ＳＨは、画素電極ＩＴ
Ｏ１とこの画素電極ＩＴＯ１に隣接する配線層（映像信
号線ＤＬ）との間に付着された導電性の異物を除去する
ための開口であり、その除去方法については《製造方
法》の項にて後述する。

【００４４】なお本実施例では、このスリット状開口Ｓ
Ｈは、同図において、画素電極ＩＴＯ１とドレイン線Ｄ
Ｌとの間のみに形成されているが、本発明はこれに限定
されるものでなく、画素電極ＩＴＯ１とゲート線ＧＬと
の間に形成してもよく、画素電極ＩＴＯ１の周囲を全部
露呈させるような形状でスリット状開口ＳＨを形成して
もよいことはいうまでもない。

【００４５】図３に示すように、液晶層ＬＣを基準にし
て第１の透明ガラス基板ＳＵＢ１側には薄膜トランジス
タＴＦＴおよび透明画素電極ＩＴＯ１が形成され、第２
の透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩ
Ｌ、遮光用ブラックマトリクスパターンＢＭが形成され
ている。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面には
ディップ処理等により形成された酸化シリコン膜ＳＩＯ
が設けられている。

【００４６】第２の透明ガラス基板ＳＵＢ２の内側（液
晶ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦ
ＩＬ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（Ｃ
ＯＭ）および上部配向膜ＯＲＩ２が順次積層して設けら
れている。ＰＯＬ１、ＰＯＬ２はそれぞれ透明ガラス基
板ＳＵＢ１、ＳＵＢ２の外側の表面に形成された偏光板
である。

【００４７】ＰＤ１、ＰＤ２は視野角を拡大するための
位相差フィルムであり、これを付けることにより垂直走
査方向の視野角が４５度から９０度に、水平走査方向の
視野角が９０度から１７０度に広がる。

【００４８】なお位相差フィルムについては「明るさを
犠牲にせずに視野角を拡大できる液晶向けフィルムが登
場」、日経マイクロデバイス、１９９６年１月号、頁１
６７−頁１６９に記載がある。

【００４９】《薄膜トランジスタＴＦＴ》次に、図１〜
３を用いて、第１の透明ガラス基板ＳＵＢ１側の構成を
詳しく説明する。走査信号線ＧＬに正のバイアス（走査
信号）を印加すると、ソース−ドレイン間のチャネル抵
抗が小さくなり、バイアス（走査信号）をゼロにする
と、チャネル抵抗は大きくなるように動作する。

【００５０】各画素には１個の薄膜トランジスタＴＦＴ
が設けられている。薄膜トランジスタＴＦＴは、図１に
示すように、走査信号線ＧＬ上に形成されている。薄膜
トランジスタＴＦＴはゲート電極（走査信号線ＧＬ）、
走査信号線ＧＬの陽極酸化膜ＡＯＦと窒化シリコンの絶
縁膜ＧＩが被服されており、このＡＯＦとＧＩがゲート
絶縁膜を構成している。その上部にｉ型（真性、ｉｎｔ
ｒｉｎｓｉｃ、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）からなるｉ型半導体層Ａ
Ｓ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるもので、この液晶表示装置の回路では
その極性は動作中反転するので、ソース、ドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。

【００５１】《ゲート電極（走査信号線ＧＬ）》本例で
は、走査信号線ＧＬは、単層の第１導電膜ｇ１で形成さ
れている。第１導電膜ｇ１としては例えばスパッタで形
成されたアルミニウム（Ａｌ）膜が用いられ、その上に
はＡｌの陽極酸化膜ＡＯＦが自己整合的に設けられてい
る。

【００５２】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、陽極酸化膜ＡＯＦと共に半導体
層ＡＳに走査信号線ＧＬからの電界を与えるためのゲー
ト絶縁膜として使用される。絶縁膜ＧＩとしては例えば
プラズマＣＶＤで形成された窒化シリコン膜が選ばれ、
１２０ｎｍ〜２７０ｎｍの厚さに（本実施例では、２２
０ｎｍ程度）形成される。絶縁膜ＧＩは、本例では薄膜
トランジスタＴＦＴ部分、保持容量Ｃａｄｄ、およびソ
ース電極ＳＤ１、ドレイン電極ＳＤ２部分、および映像
信号線ＤＬ部分に形成され、また、ドレイン電極ＳＤ２
および映像信号線ＤＬの一部に沿った形状にパターニン
グされている。

【００５３】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ部分、およびソー
ス電極ＳＤ１、ドレイン電極ＳＤ２部分に形成され、ド
レイン電極ＳＤ２および映像信号線ＤＬの一部に沿った
形状にパターニングされている。半導体層ＡＳは、非晶
質シリコンで、２０ｎｍ〜２２０ｎｍの厚さ（本実施例
では、２００ｎｍ程度）で形成される。層ｄ０はオーミ
ックコンタクト用のリン（Ｐ）をドープしたＮ⁺型非晶
質シリコン半導体層であり、下側にｉ型半導体層ＡＳが
存在し、上側に導電層ｄ２（ｄ３）が存在するところの
みに残されている。

【００５４】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部、ＧＬとソース電極ＳＤ１、ドレ
イン電極ＳＤ２および保持容量Ｃａｄｄの交差部におけ
る絶縁分離をするために陽極酸化膜ＡＯＦ、絶縁膜ＧＩ
と共に短絡に伴う線欠陥を低減する。また、ソース電極
ＳＤ１下部から透明導電膜ＩＴＯ１（ｄ１）上に延在し
て、Ｎ⁺型非晶質シリコンｄ０、このｉ型半導体層Ａ
Ｓ、絶縁膜ＧＩが形成されているが、これにより、後述
するようにソース電極ＳＤ１が断線することなく透明導
電膜ＩＴＯ１（ｄ１）に接続される。さらに、ソース電
極ＳＤ１およびドレイン電極ＳＤ２が正常にパターニン
グされず、走査信号線ＧＬ上に陽極酸化膜ＡＯＦのみの
部分にこれらの電極が残った場合でも、陽極酸化膜ＡＯ
Ｆ単膜でも所定の絶縁耐圧があり短絡が防止できる。こ
れも本発明の特徴の一つである。

【００５５】一方、本実施例では、走査信号線ＧＬと映
像信号線ＤＬとの交差部、および薄膜トランジスタＴＦ
Ｔ部の映像信号線ＤＬ下部の半導体層ＡＳおよび絶縁膜
ＧＩは透明画素電極ＩＴＯ１上に延在し、映像信号線Ｄ
Ｌと透明画素電極ＩＴＯ１を絶縁分離する役目を果た
す。これも本発明の特徴の一つである。したがって、映
像信号線ＤＬと透明画素電極ＩＴＯ１の距離を狭くし
て、高開口率で明るい液晶表示装置を構成しても、映像
信号線ＤＬと透明画素電極ＩＴＯ１（ｄ１）との短絡に
よる点欠陥を防止できる。

【００５６】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。透明
画素電極ＩＴＯ１は薄膜トランジスタＴＦＴのソース電
極ＳＤ１に接続されている。この透明画素電極ＩＴＯ１
は第１導電膜ｄ１によって構成されており、この第１導
電膜ｄ１はスパッタリングで形成された透明導電膜（Ｉ
ｎｄｉｕｍ−Ｔｉｎ−ＯｘｉｄｅＩＴＯ：ネサ膜）か
らなり、１００ｎｍ〜２００ｎｍの厚さに（本実施例で
は、１４０ｎｍ程度）形成される。

【００５７】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ⁺型半導体層ｄ０に接触する第２導電膜ｄ２とそ
の上に形成された第３導電膜ｄ３から構成されている。

【００５８】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５０〜１００ｎｍの厚さに（本実
施例では、６０ｎｍ程度）で形成される。Ｃｒ膜はＮ⁺
型半導体層ｄ０との密着性を良好にし、第３導電膜ｄ３
のＡｌがＮ⁺型半導体層ｄ０に拡散することを防止する
（いわゆるバリヤ層の）目的で使用される。第２導電膜
ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ２、Ｔｉ
Ｓｉ２、ＴａＳｉ２、ＷＳｉ２）膜を用いても良い。

【００５９】第３導電膜ｄ３はＳｉ入りＡｌのスパッタ
リングで３００〜５００ｎｍの厚さに（本実施例では、
３００ｎｍ程度）形成される。Ａｌ膜はＣｒ膜に比べて
ストレスが小さく、厚い膜厚に形成することが可能で、
ソース電極ＳＤ１、ドレイン電極ＳＤ２および映像信号
線ＤＬの抵抗値を低減したり、走査信号線ＧＬに起因す
る段差乗り越えを確実にする（ステップカバレジを良く
する）働きがある。

【００６０】上記ソース電極ＳＤ１およびドレイン電極
ＳＤ２は第２導電膜ｄ２および第３導電膜ｄ３の積層膜
であるが、比較的小型の液晶表示装置の場合Ｃｒ膜を初
めとする高融点金属である第２の導電膜のみでも良い。
その場合は膜厚を１８０ｎｍ程度に厚くする必要があ
る。

【００６１】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ⁺型半導体層ｄ０が除去される。つまりｉ型
半導体層ＡＳ上に残っていたＮ⁺半導体層ｄ０は第２導
電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアライン
で除去される。このとき、Ｎ⁺型半導体層ｄ０はその厚
さ分はすべて除去されるようにエッチングされるので、
ｉ型半導体層ＡＳも若干その表面部分がエッチングされ
るが、その程度はエッチング時間で制御すればよい。

【００６２】《映像信号線（ドレイン線）ＤＬ》映像信
号線ＤＬはソース電極ＳＤ１、ドレイン電極ＳＤ２と同
層の第２導電膜ｄ２、第３導電膜ｄ３で構成されるか、
あるいは、第２導電膜ｄ２のみで構成されている。

【００６３】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも対湿性の良いものを使用する。保護
膜ＰＳＶ１は例えばプラズマＣＶＤ装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、６００
ｎｍ程度の膜厚で形成する。上記保護膜は一般にプラズ
マＣＶＤを初めとする真空装置で形成するが、これはエ
ポキシ樹脂を初めとする有機系材料の塗布で形成しても
良くスループットが向上する。

【００６４】そして、この保護膜ＰＳＶ１は、たとえば
図１の２−２断面である図２に示すように、画素電極Ｉ
ＴＯ１の周囲にスリット状開口ＳＨが形成されているこ
とが確認できる。

【００６５】《遮光膜ＢＭ》第２の透明ガラス基板ＳＵ
Ｂ２側には、外部光またはバックライト光がｉ型半導体
層ＡＳに入射しないように遮光膜ＢＭが設けられてい
る。図１に示す遮光膜ＢＭの閉じた多角形の輪郭線は、
その内側が遮光膜ＢＭが形成されない開口を示してい
る。遮光膜ＢＭは光に対する遮光性が高い例えばアルニ
ウム膜やクロム膜等で形成されており、本実施例ではク
ロム膜がスパッタリングで１３０ｎｍ程度の厚さに形成
される。

【００６６】したがって、薄膜トランジスタＴＦＴのｉ
型半導体層ＡＳのなかで少なくともソース電極ＳＤ１と
ドレイン電極ＳＤ２間のいわゆるチャネル領域には上下
にある遮光膜ＢＭおよび大き目の走査信号線ＧＬによっ
てサンドイッチされ外部の自然光やバックライト光が当
たらなくなる。遮光膜ＢＭは各画素の周囲に格子状に形
成され（いわゆるブラックマトリクス）、この格子で一
画素の有効表示領域が仕切られている。したがって、各
画素の輪郭が遮光膜ＢＭによってはっきりとし、コント
ラストが向上する。つまり、遮光膜ＢＭはｉ型半導体層
ＡＳに対する遮光とブラックマトリクスとの２つの機能
をもつ。

【００６７】本発明においては遮光膜ＢＭは保護膜ＰＳ
Ｖ１の開口部ＳＨを覆うように設けられている。従って
開口部ＳＨで発生する液晶層ＬＣの配向不良は遮光膜Ｂ
Ｍに隠れて見えず、表示コントラストを低下することが
ない。

【００６８】液晶層ＬＣの配向は一般に配向膜ＯＲＩ１
を布を巻いたローラなどで擦る、所謂ラビング処理によ
り行われる。

【００６９】しかし、図２に示すように保護膜ＰＳＶ１
の開口部ＳＨは深い溝になっているため、ラビング処理
のローラが届かず、その部分の配向膜ＯＲＩ１は十分な
配向処理が行われない。

【００７０】従って保護膜ＰＳＶ１の開口部ＳＨは配向
不良が起こりやすいので、その部分を遮光膜ＢＭで覆
い、透過光が漏れないようにする必要がある。

【００７１】遮光膜ＢＭは液晶表示パネルの周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図１に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは、シール部Ｓ
Ｌの外側に延長され、パソコン等の実装機に起因する反
射光等の漏れ光がマトリクス部に入り込むのを防いでい
る。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約
０．３〜１ｍｍほど内側に留められ、基板ＳＵＢ２の切
断領域を避けて形成されている。

【００７２】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬ（図２、３参照）は画素に対する位置に赤、緑、
青の繰返しでストライプ状に形成される。カラーフィル
タＦＩＬは透明画素電極ＩＴＯ１の全てを覆うように大
きめに形成され、遮光膜ＢＭはカラーフィルタＦＩＬお
よび透明画素電極ＩＴＯ１のエッジ部分と重なるよう透
明画素電極ＩＴＯ１の周縁部より内側に形成されてい
る。

【００７３】カラーフィルタＦＩＬは次のように形成す
ることができるまず第２の透明ガラス基板ＳＵＢ２の表
面にアクリル系樹脂等の染色基材を除去する。この後、
染色基材を赤色染料で染め、固着処理を施し、赤色フィ
ルタＲを形成する。つぎに、同様な工程を施すことによ
って、緑色フィルタＧ、青色フィルタＢを順次形成す
る。

【００７４】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２は例えばア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。

【００７５】《共通透明画素電極ＩＴＯ２》共通透明電
極ＩＴＯ２（図２、３参照）は、第１の透明ガラス基板
ＳＵＢ１側に画素ごとに設けられた透明画素電極ＩＴＯ
１に対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴ
Ｏ１と共通透明画素電極ＩＴＯ２との電位差（電界）に
応答して変化する。この共通透明画素電極ＩＴＯ２には
コモン電圧Ｖｃｏｍが印加されるように構成されてい
る。本実施例では、コモン電圧Ｖｃｏｍは映像信号線Ｄ
Ｌに印加される最少レベルの映像信号Ｖｄｍｉｎと最大
レベルの映像信号Ｖｄｍａｘとの中間直流電位に設定さ
れるが、映像信号駆動回路で使用される集積回路の電源
電圧を約半分に低減したい場合は、交流電圧を印加すれ
ば良い。

【００７６】《保持容量素子Ｃａｄｄの構造》透明画素
電極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される
端部と反対側の端部において、隣の走査信号線ＧＬと重
なるように形成されている保持容量素子Ｃａｄｄの一方
の電極ＰＬ２に電気的に接続されている。保持容量素子
Ｃａｄｄは図４からも明らかなように、透明画素電極Ｉ
ＴＯ１に接続されたソース電極ＳＤ１とドレイン電極Ｓ
Ｄ２の材料である第２導電膜ｄ２および第３導電膜ｄ３
の積層電極を一方の電極ＰＬ２とし、隣の走査信号線Ｇ
Ｌを他方の電極ＰＬ１としている。

【００７７】この保持容量素子Ｃａｄｄの誘電体膜は、
薄膜トランジスタＴＦＴのゲート絶縁膜として使用され
る陽極酸化膜ＡＯＦ、絶縁膜ＧＩで構成されている。

【００７８】《製造方法》次に、図６に図１に示す画素
の３−３及び２−２断面、図７に平面を工程別に示す。
なお、図６において、左の文字は工程名の略称であり、
左側は図１の３−３断面形状を示す部分、右側は図１の
２−２の断面形状でみた加工の流れを示す。工程Ｂを除
き工程Ａ〜Ｇ工程は各写真（ホト）処理に対応して区分
けしたもので、各工程のいずれの断面図もホト処理後の
加工が終わりホトレジストを除去した段階を示してい
る。なお、上記写真（ホト）処理とは本説明ではホトレ
ジストの塗布からマスクを使用した選択露光を経てそれ
を現像するまでの一連の作業を示すものとし、繰り返し
の説明は避ける。以下区分した工程にしたがって、説明
する。

【００７９】工程Ａ７０５９ガラス（商品名）からなる第１の透明ガラス基
板ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処
理により設けた後、５００℃、６０分間のベークを行
う。なお、このＳＩＯ膜はガラス基板ＳＵＢ１の表面凹
凸を緩和するために形成するが、凹凸が少ない場合省略
できる工程である。

【００８０】次に透明ガラス基板ＳＵＢ１を洗浄する。
膜厚が３００ｎｍのＡｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ、Ａ
ｌ−Ｐｄ等からなる第２導電膜ｇ２をスパッタリングに
より設ける。ホト処理後リン酸と硝酸と氷酢酸との混酸
液で第１導電膜ｇ１を選択的にエッチングし、薄膜トラ
ンジスＴＦＴのゲート電極（ＧＬ）および保持容量素子
Ｃａｄｄの一方の電極ＰＬ１を形成する。

【００８１】工程Ｂレジスト直描後（前述した陽極酸化パターンＡＯ形成
後）、３％酒石酸をアンモニヤによりＰＨ６．２５±
０．０５に調整した溶液をエチレングリコール液で１：
９に稀釈した液からなる陽極酸化液中に基板ＳＵＢ１に
浸せきし、化成電流密度が０．５ｍＡ／ｃｍになるよ
うに調整する（定電流化成）。次に所定のＡｌ₂Ｏ₃膜厚
が得られるのに必要な化成電圧１２５Ｖに達するまで陽
極酸化を行う。その後この状態で数１０分保持すること
が望ましい（定電圧化成）。これは均一なＡｌ₂Ｏ₃膜を
得る上で大事なことである。それによって、導電膜ｇ１
を陽極酸化され、走査信号線（ゲートライン）ＧＬおよ
び保持容量素子Ｃａｄｄの一方の電極ＰＬ１（ｇ１）上
およびそれぞれの電極の側面に自己整合的に膜厚が１７
５ｎｍの陽極酸化膜ＡＯＦが形成され、薄膜トランジス
タＴＦＴのゲート絶縁膜の一部および保持容量素子Ｃａ
ｄｄの誘電体膜となる。このときゲート電極ＧＬの膜厚
は１７５ｎｍ程度になる。

【００８２】工程Ｃ膜厚が１４０ｎｍのＩＴＯ膜からなる導電膜ｄ１をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲート端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層、透明画素電極ＩＴＯ１を形成する。

【００８３】工程ＤプラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚２２０ｎｍの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２００ｎｍのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して膜厚が３０ｎｍのＮ⁺型の非晶質Ｓｉ膜を設け
る。この成膜は同一ＣＶＤ装置で反応室を変え連続して
行う。

【００８４】ホト処理後、ドライエッチングガスとして
ＳＦ６、ＣＣｌ４を使用してＮ⁺型非晶質Ｓｉ膜、ｉ型
非晶質Ｓｉ膜をエッチングする。

【００８５】工程Ｅ次に、ＳＦ６を使用して窒化Ｓｉ膜をエッチングする。
もちろん、ＳＦ６ガスでＮ⁺型非晶質Ｓｉ膜、ｉ型非晶
質Ｓｉ膜および窒化Ｓｉ膜を連続してエッチングしても
良い。

【００８６】工程Ｆ膜厚が６０ｎｍのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が３００ｎｍのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３をスパッタリングにより設ける。
ホト処理後、第３導電膜ｄ３を工程Ａと同様な液でエッ
チングし、第２導電膜ｄ２を硝酸第２セリウムアンモニ
ウム溶液でエッチングし、映像信号線ＤＬ、ソース電極
ＳＤ１、ドレイン電極ＳＤ２を形成する。また、これと
同時に保持容量素子Ｃａｄｄの他方の電極ＰＬ２を設け
る。また、ゲート絶縁膜ＧＩと電極ＰＬ２との間に、ｉ
型半導体層ＡＳおよびＮ⁺型非晶質Ｓｉ層ｄ０から成る
島状のパターンＩＬを設けるので、ゲート絶縁膜ＧＩの
側壁がテーパ状のスロープを持ち電極ＰＬ２がゲート絶
縁膜ＧＩを乗り越える部分で、電極ＰＬ２が断線する確
率が低下する。

【００８７】つぎに、ドライエッチング装置にＳＦ６、
ＣＣｌ４を導入して、Ｎ⁺型非晶質Ｓｉ膜をエッチング
することにより、ソースとドレイン間のＮ⁺型半導体層
ｄ０を選択的に除去する。

【００８８】工程ＧプラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が６００ｎｍの窒化Ｓｉ膜を設
ける。その後ホトレジストを塗布し、露光現像処理後、
ドライエッチングガスとしてＳＦ６を使用しエッチング
することにより、保護膜ＰＳＶ１をパターン形成する。

【００８９】この時点で保護膜ＰＳＶ１に開口部ＳＨの
パターンを形成する。

【００９０】保護膜としてはＣＶＤで形成したＳｉＮ膜
のみならず有機材料を用いたものも使用できる。

【００９１】工程Ｈ次に、このように保護膜ＰＳＶ１を形成した後、本実施
例では、図１０ないし図１１に示す導電膜エッチング工
程を経るようにしている。この理由は、画素電極ＩＴＯ
１とこの画素電極ＩＴＯ１に隣接する配線層（走査信号
線ＧＬあるいは映像信号線ＤＬ）との間に導電性の異物
（半導体層ＡＳの残存物も含む）が付着して該画素電極
ＩＴＯ１にいわゆる点欠陥が発生するのを製造段階にお
いて未然に防止するためである。

【００９２】図８は、保護膜ＰＳＶ１の形成後における
図であるが、ここで、最悪の状態として、画素電極ＩＴ
Ｏ１は図中右側に隣接する映像信号線ＤＬとの間に金属
膜からなる異物Ａ（本実施例ではＳｉ入りＡｌとＣｒの
積層膜）が付着しておりこれにより該映像信号線ＤＬと
電気的短絡を生じさせているとする。図８のＤ−Ｄ’断
面を図９に示す。

【００９３】なお、この時点で製造者はこの異物の存在
を認識しておく必要はない。異物の存在を前提として導
電膜エッチング工程（工程Ｈ）を経るからである。

【００９４】まずリン酸と硝酸と氷酢酸との混酸液で異
物として残ったＡｌからなる第３導電膜ｄ３を選択的に
エッチングし、次に硝酸第２セリウムアンモニウム溶液
でエッチングし異物として残ったＣｒからなる第２導電
膜ｄ２を選択的にエッチングして、図１１に示すように
保護膜ＰＳＶ１の開口部ＳＨの領域内にある導電性異物
を完全に除去する。

【００９５】その後保護膜ＰＳＶ１のパターンを形成し
たホトレジストマスクを剥離する。

【００９６】このように保護膜ＰＳＶ１のパターンを形
成したホトレジストマスクを導電膜エッチング工程（工
程Ｈ）まで残しておくことにより、導電膜のエッチング
液やエッチングガスにより保護膜が荒らされるのを防止
することが出来る。

【００９７】なお保護膜と導電膜のエッチングの選択性
が取れる場合は、保護膜ＰＳＶ１のパターン形成工程
（工程Ｇ）の時点でホトレジストマスクを剥離してから
導電膜エッチング工程（工程Ｈ）を行ってもよい。

【００９８】この導電膜エッチング工程（工程Ｈ）を経
ることによりドレイン線ＤＬと画素電極ＩＴＯ１が電気
的に分離され、ドレイン線ＤＬと画素電極ＩＴＯ１のシ
ョートが原因で点欠陥不良になる液晶表示装置が再生さ
れて、点欠陥不良のない良品の液晶表示装置となる。

【００９９】また、図１及び図２に示すように保護膜Ｐ
ＳＶ１は画素電極ＩＴＯ１の縁部を覆っているので、保
護膜ＰＳＶ１と画素電極ＩＴＯ１の接着性が良好でない
場合でも、保護膜ＰＳＶ１は画素電極ＩＴＯ１の外で基
板ＳＵＢ１に密着し剥離することがない。

【０１００】《端子の構造》本発明を実施するに当たっ
ては外部回路との電気的接続を図る端子についても配慮
する必要がある。

【０１０１】端子は保護膜ＰＳＶ１から露出しているた
め、本発明を実施するに当たっては、導電膜エッチング
工程（工程Ｈ）で除去されないような構造にする必要が
ある。

【０１０２】図１２は保護膜形成工程時（工程Ｇ）のゲ
ート端子ＧＴＭの構造を、その時の保護膜の開口部ＳＨ
近辺の構造と比較して示した図である。

【０１０３】この後導電膜エッチング工程（工程Ｈ）を
経ることによりドレイン線ＤＬと画素電極ＩＴＯ１が電
気的に分離される。

【０１０４】本発明では図１２に示すように、ゲート線
ＧＬに電気的に接続されるゲート端子ＧＴＭを画素電極
と同じ透明導電膜ｄ１で形成している。従って透明導電
膜はドレイン線ＤＬやゲート線ＧＬの材料である金属膜
に対してエッチング選択性があるので、導電膜エッチン
グ工程（工程Ｈ）において除去される問題が無い。

【０１０５】また本発明では図１２に示すようにゲート
端子ＧＴＭは透明導電膜とゲート線ＧＬの材料である金
属膜ｇ１の積層構造になっている。従って透明導電膜の
みでゲート端子ＧＴＭを形成した場合に比べ電気抵抗を
下げることが出来、外部回路との電気的接続が良好にな
る。しかも金属膜ｇ１は透明導電膜ｄ１により覆われて
いて露出している部分がないので、導電膜エッチング工
程（工程Ｈ）において除去される問題も無い。

【０１０６】また以上に述べたことはドレイン線ＤＬに
電気的に接続されるドレイン端子ＤＴＭについても同様
のことが言える。

【０１０７】図１３は、図１２と同様に、保護膜形成工
程時（工程Ｇ）のドレイン端子ＤＴＭの構造を、その時
の保護膜の開口部ＳＨ近辺の構造と比較して示した図で
ある。

【０１０８】ドレイン線ＤＬはゲート絶縁膜ＧＩが除去
された部分でゲート線ＧＬと同じ材料である金属膜ｇ１
と透明導電膜ｄ１に電気的に接続されている。そしてそ
れらの接続部分は保護膜ＰＳＶ１により覆われている。
従ってドレイン端子ＤＴＭの保護膜ＰＳＶ１から露出し
て外気に触れる部分は透明導電膜ｄ１よりなるので、導
電膜エッチング工程（工程Ｈ）においてドレイン端子Ｄ
ＴＭが除去される問題が無い。またドレイン端子ＤＴＭ
も透明導電膜ｄ１金属膜ｇ１の積層構造になっているの
で端子の電気抵抗を下げることが出来、外部回路との電
気的接続が良好になる。

【０１０９】［実施例２］《マトリクス部の概要》図１４は本発明の第２の実施例
を説明するためのアクティブ・マトリクス方式液晶表示
パネルの一画素とその周辺を示す平面図、図１５は図１
４の２−２切断線における断面を示す図（隣り合う映像
信号線と透明画素電極とを示す断面図）、図１６は図１
４の３−３切断線における断面を示す図（一画素の薄膜
トランジスタとその周辺を示す断面図）、図１７は図１
４の４−４切断線における断面を示す図（保持容量素子
部の断面図）である。なお図面の各層の符号は実施例１
のマトリクス部と同じなので、説明は省略する。

【０１１０】本実施例は本発明を、製造工程を簡略化し
た液晶表示装置に適用した場合の一実施例である。本実
施例では図１４に示すように、ＴＦＴの半導体層ＡＳと
ゲート絶縁膜ＧＩの平面パターンがほぼ同一の形状とな
っている。従って半導体層ＡＳとゲート絶縁膜ＧＩのパ
ターン形成が同一の工程で行うことが出来（実施例１で
言うところの工程Ｄ）、実施例１で説明したゲート絶縁
膜ＧＩのパターン形成工程（工程Ｅ）が不要となり、製
造工程が短縮される。

【０１１１】本実施例においても図１４、図１５に示す
ように、画素電極ＩＴＯ１とドレイン線ＤＬの間の領域
に、保護膜ＰＳＶ１の開口部ＳＨが設けられている。従
って保護膜ＰＳＶ１の開口部ＳＨをマスクに導電性異物
をエッチング除去することにより、画素電極ＩＴＯ１と
ドレイン線ＤＬの間のショートを修復することが出来
る。

【０１１２】さらに本実施例によれば図１４、図１６及
び図１７に示すように、画素電極ＩＴＯ１とゲート線Ｇ
Ｌの間の領域にも、保護膜ＰＳＶ１の開口部ＳＨが設け
られている。従って保護膜ＰＳＶ１の開口部ＳＨをマス
クに導電性異物をエッチング除去することにより、画素
電極ＩＴＯ１とゲート線ＧＬの間のショートを修復する
ことが出来る。なお本実施例によればゲート線ＧＬは陽
極酸化膜ＡＯＦで覆われているので、画素電極ＩＴＯ１
とゲート線ＧＬが導電性の異物でショートする可能性は
少ない。しかし極希に陽極酸化膜ＡＯＦにピンホールが
開いていて、その部分に導電性の異物が存在していた場
合には点欠陥不良を生じるので、そのような不良を防止
する効果はある。

【０１１３】画素電極ＩＴＯ１とゲート線ＧＬの間の保
護膜ＰＳＶ１の開口部ＳＨも液晶層ＬＣの配向不良が起
こるので、図１６及び図１７に示すように、第２の透明
ガラス基板ＳＵＢ２側の遮光膜ＢＭ１で開口部ＳＨを覆
っている。

【０１１４】《ＴＦＴ基板側遮光膜ＢＭ２》本実施例で
はまた図１４、図１５に示すように、第１の透明ガラス
基板（ＴＦＴ基板）ＳＵＢ１の画素電極ＩＴＯ１の周縁
部に、不透明導電膜からなる、ＴＦＴ基板側遮光膜ＢＭ
２が設けられている。

【０１１５】このＴＦＴ基板側遮光膜ＢＭ２は画素電極
の周囲を黒くするブラックマトリックスの機能を持ち、
表示コントラストを向上させる効果が得られる。

【０１１６】またこのＴＦＴ基板側遮光膜ＢＭ２を設け
ることにより液晶表示装置の開口率を向上することが出
来る。

【０１１７】従来、第１の透明ガラス基板ＳＵＢ１と第
２の透明ガラス基板ＳＵＢ２の合わせ裕度は片側で５μ
ｍ以上必要であったのに対し、第１の透明ガラス基板Ｓ
ＵＢ１上の画素電極ＩＴＯ１と他の導電膜、例えばドレ
イン線ＤＬを形成するｄ２，ｄ３間の合わせ裕度は、片
側で２μｍ以内に抑えることが出来る。

【０１１８】従って本実施例では、第２の透明ガラス基
板ＳＵＢ２側の遮光膜ＢＭ１のみで画素電極ＩＴＯ１の
周縁部を覆う場合に比べて画素電極ＩＴＯ１を余分に遮
光する必要がなく、開口率が向上し表示画面が明るくな
る。

【０１１９】さらに本実施例ではＴＦＴ基板側遮光膜Ｂ
Ｍ２とドレイン線ＤＬの間には図１４、図１５に示すよ
うに、保護膜ＰＳＶ１の開口部ＳＨが設けられているの
で、遮光膜ＢＭ２とドレイン線ＤＬの間に導電性の異物
が残っていたとしても、保護膜ＰＳＶ１をマスクにして
開口部ＳＨ内の異物をエッチング除去することが出来る
ので、生産性の良い液晶表示装置が提供される。

【０１２０】さらに本実施例では遮光膜ＢＭ２とドレイ
ン線ＤＬを同層の金属膜で同時形成して製造工程を簡略
化しても、遮光膜ＢＭ２とドレイン線ＤＬのショートし
た部分は保護膜ＰＳＶ１の開口部ＳＨの部分で除去する
ことが出来るので、生産性が飛躍的に向上する。

【０１２１】［変形実施例］本発明は上述した実施例に
限定するものではなく様々な変形例が考えられる。

【０１２２】図１８乃至図２９は本発明の考えうる様々
な変形例を説明するための図である。

【０１２３】各図に付された符号は実施例１のマトリク
ス部と同じなので、説明は省略する。

【０１２４】（変形例１）図１８は保護膜ＰＳＶ１の開
口部ＳＨが画素電極ＩＴＯ１と平面的に重なっていて、
画素電極ＩＴＯ１の端部が図２６に示すように露出して
いる場合を示す。しかし画素電極ＩＴＯ１のゲート線Ｇ
Ｌに隣接する端部は図２３に示すように保護膜ＰＳＶ１
で覆われている。

【０１２５】（変形例２）図１９は保護膜ＰＳＶ１の開
口部ＳＨが、図２４に示すように画素電極ＩＴＯ１とド
レイン線ＤＬ間のみならず、図２５に示すように画素電
極ＩＴＯ１とゲート線ＧＬにも設けられている場合を示
す。

【０１２６】（変形例３）図２０は保護膜ＰＳＶ１の開
口部ＳＨが、図２６に示すように画素電極ＩＴＯ１とド
レイン線ＤＬ間のみならず、図２７に示すように画素電
極ＩＴＯ１とゲート線ＧＬにも設けられている場合を示
す。

【０１２７】（変形例４）図２１は保護膜ＰＳＶ１の開
口部ＳＨが、図２８に示すように画素電極ＩＴＯ１の全
面に設けられている場合を示す。しかし画素電極ＩＴＯ
１のゲート線ＧＬに隣接する端部は図２３に示すように
保護膜ＰＳＶ１で覆われている。

【０１２８】（変形例５）図２２は保護膜ＰＳＶ１の開
口部ＳＨが、図２８に示すように画素電極ＩＴＯ１の全
面に設けられている場合を示す。さらに画素電極ＩＴＯ
１のゲート線ＧＬに隣接する端部も図２９に示すように
保護膜ＰＳＶ１から露出している。

【０１２９】なお以上に説明した変形例は実施例１で説
明した液晶表示装置と同じ製造方法で製造できる液晶表
示装置を対象にしたものであるが、実施例２で説明した
液晶表示装置に上述した各変形例の保護膜の開口部ＳＨ
を適用してもよく製造工程が簡略化される効果がある。

【０１３０】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、いわゆる点欠陥が
発生しても、欠陥を修復できる液晶表示装置を提供出
来、生産性の良い液晶表示装置を提供することが出来
る。

【図面の簡単な説明】

【図１】本発明が適用された液晶表示基板の一実施例を
示す平面図である。

【図２】本発が適用された液晶表示基板の一実施例を示
す断面図で、図１の２−２断面に相当する。

【図３】図１の３−３断面における断面図である。

【図４】図１の４−４断面における断面図である。

【図５】本発明が適用された液晶表示装置の一実施例を
示す分解斜視図である。

【図６】本発明の製造方法の一実施例を示す説明図で、
工程Ａ〜Ｇを示した断面図である。

【図７】本発明の製造方法の一実施例を示す説明図で、
工程Ａ〜Ｇを示した平面図である。

【図８】本発明を適用した液晶表示装置においてドレイ
ン線と画素電極間に導電性の異物が存在する状況を説明
する図である。

【図９】本発明を適用した液晶表示装置においてドレイ
ン線と画素電極間に導電性の異物が存在する状況を説明
する図であり、図８のＤ−Ｄ’断面における断面図であ
る。

【図１０】本発明を適用した液晶表示装置においてドレ
イン線と画素電極間に存在する導電性の異物を除去する
工程（工程Ｈ）を説明する図である。

【図１１】本発明を適用した液晶表示装置においてドレ
イン線と画素電極間に存在する導電性の異物を除去する
工程（工程Ｈ）を説明する図であり、図１０のＥ−Ｅ’
断面における断面図である。

【図１２】本発明の液晶表示装置に適用されるゲート端
子の構造を、保護膜の開口部と比較して示した図であ
る。

【図１３】本発明の液晶表示装置に適用されるドレイン
端子の構造を、保護膜の開口部と比較して示した図であ
る。

【図１４】本発明が適用された液晶表示基板の第２の実
施例を示す平面図である。

【図１５】本発明が適用された液晶表示基板の第２の実
施例を示す断面図で、図１４の２−２断面に相当する。

【図１６】図１４の３−３断面における断面図である。

【図１７】図１４の４−４断面における断面図である。

【図１８】本発明が適用された液晶表示基板の第１の変
形実施例を示す平面図である。

【図１９】本発明が適用された液晶表示基板の第２の変
形実施例を示す平面図である。

【図２０】本発明が適用された液晶表示基板の第３の変
形実施例を示す平面図である。

【図２１】本発明が適用された液晶表示基板の第４の変
形実施例を示す平面図である。

【図２２】本発明が適用された液晶表示基板の第５の変
形実施例を示す平面図である。

【図２３】図１８及び図２１のａ−ａ’断面における断
面図である。

【図２４】図１９のｂ−ｂ`断面における断面図であ
る。

【図２５】図１９のｃ−ｃ`断面における断面図であ
る。

【図２６】図１８及び図２１のｄ−ｄ’断面における断
面図である。

【図２７】図２０のｅ−ｅ’断面における断面図であ
る。

【図２８】図２１及び図２２のｆ−ｆ’断面における断
面図である。

【図２９】図２２のｇ−ｇ’断面における断面図であ
る。

【図３０】従来の液晶表示基板の画素部を示す平面図で
ある。

【図３１】従来の液晶表示基板の画素部を示す断面図
で、図３０のＡ−Ａ’断面に相当する。

【図３２】従来の液晶表示装置においてドレイン線と画
素電極間に導電性の異物が存在する状況を説明する図で
あり、図３０のＢ−Ｂ’断面における断面図である。

【符号の説明】

ＳＵＢ１……第１の透明ガラス基板、ＳＵＢ２……第２
の透明ガラス基板、ＩＴＯ１……画素電極、ＰＳＶ１…
…保護膜、ＴＦＴ……薄膜トランジスタ（半導体スイッ
チング素子）、ＳＨ……保護膜の開口。

Claims

【特許請求の範囲】

【請求項１】第１基板上に設けられた画素電極と、ス
イッチ素子と、該スイッチ素子を介して上記画素電極に
映像信号を供給する映像信号線と、該映像信号線を覆う
絶縁膜よりなる保護膜とよりなる液晶表示装置であっ
て、上記画素電極と上記映像信号線の間に上記保護膜の開口
部を設け、該開口部の領域内には映像信号線が存在せ
ず、かつ上記画素電極の縁部は上記保護膜で覆われてい
ることを特徴とする液晶表示装置。
【請求項２】第１基板上に設けられた画素電極と、ス
イッチ素子と、該スイッチ素子を介して上記画素電極に
映像信号を供給する映像信号線と、上記スイッチ素子に
導通否導通を制御する走査信号を供給する走査信号線
と、該走査信号線を覆う絶縁膜よりなる保護膜とよりな
る液晶表示装置であって、上記画素電極と上記走査信号線の間に上記保護膜の開口
部を設け、該開口部の領域内には走査信号線が存在せ
ず、かつ上記画素電極の縁部は上記保護膜で覆われてい
ることを特徴とする液晶表示装置。
【請求項３】上記映像信号線は、透明な絶縁物からな
る上記第１基板上に設けられた、不透明な金属膜からな
り、上記画素電極の縁部は上記映像信号線と同じ材料か
らなる第１遮光膜で覆われ、該第１遮光膜は上記保護膜
で覆われ、上記開口部の領域内には上記第１遮光膜が存
在しないことを特徴とする請求項１記載の液晶表示装
置。
【請求項４】上記走査信号線は、透明な絶縁物からな
る上記第１基板上に設けられた、不透明な金属膜からな
り、上記画素電極の縁部は上記走査信号線と同じ材料か
らなる第１遮光膜で覆われ、該第１遮光膜は上記保護膜
で覆われ、上記開口部の領域内には上記第１遮光膜が存
在しないことを特徴とする請求項２記載の液晶表示装
置。
【請求項５】上記第１基板に液晶層を介して対向する
透明な第２基板上に、上記画素電極の周囲領域に設けら
れ上記スイッチ素子を遮光する第２遮光膜を設け、該第
２遮光膜は平面的に上記保護膜の開口部を覆うことを特
徴とする請求項１あるいは請求項２記載の液晶表示装
置。
【請求項６】上記第１基板上に、上記映像信号線ある
いは上記走査信号線に電気的に接続される、端子を設
け、該端子は上記保護膜から露出した透明導電膜よりな
ることを特徴とする請求項１あるいは請求項２記載の液
晶表示装置。
【請求項７】上記第１基板上に、上記映像信号線に電
気的に接続される、ドレイン端子を設け、該ドレイン端
子は上記保護膜から露出した金属膜よりなる金属部と、
該金属部を覆う透明導電膜よりなることを特徴とする請
求項１あるいは請求項２記載の液晶表示装置。
【請求項８】上記第１基板上に、上記走査信号線に電
気的に接続される、ゲート端子を設け、該ゲート端子は
上記保護膜から露出した金属膜よりなる金属部と、該金
属部を覆う透明導電膜よりなることを特徴とする請求項
１あるいは請求項２記載の液晶表示装置。