KR100620324B1 - 액정표시장치용 어레이기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR100620324B1
KR100620324B1 KR1020030058178A KR20030058178A KR100620324B1 KR 100620324 B1 KR100620324 B1 KR 100620324B1 KR 1020030058178 A KR1020030058178 A KR 1020030058178A KR 20030058178 A KR20030058178 A KR 20030058178A KR 100620324 B1 KR100620324 B1 KR 100620324B1
Authority
KR
South Korea
Prior art keywords
data line
gate
electrode
data
drain electrode
Prior art date
Application number
KR1020030058178A
Other languages
English (en)
Other versions
KR20050020329A (ko
Inventor
최진목
함동호
박민종
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030058178A priority Critical patent/KR100620324B1/ko
Publication of KR20050020329A publication Critical patent/KR20050020329A/ko
Application granted granted Critical
Publication of KR100620324B1 publication Critical patent/KR100620324B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
본 발명의 목적은, 추가적인 공정없이 드레인 전극과 데이터 배선의 단락을 방지할 수 있고, 추가적인 공정없이 데이터 배선 하부의 반도체층 패턴 불량으로 인한 화소 전극 구동 간섭 문제을 방지할 수 있는 액정표시장치용 어레이기판 및 그 제조방법을 제공함에 있다.
위와 같은 목적을 달성하기 위해 본 발명은, 드레인 전극과 데이터 배선 사이에 보호막홀이 형성되거나, 데이터 배선과 화소 전극 사이에 보호막홀이 형성된 액정표시장치용 어레이기판 및 그 제조방법을 제공한다.
본 발명은, 드레인 전극과, 드레인 전극과 이웃하는 데이터 배선 사이에 보호막홀을 형성함으로써 별도의 추가적인 공정없이 드레인 전극과 데이터 배선이 단락되는 것을 방지하고, 데이터 배선과 화소 전극 사이에 보호막홀을 형성함으로써 별도의 추가적인 공정없이 데이터 배선 하부의 반도체층 패턴이 화소 전극 구동에 간섭을 주는 영향을 방지하여 휘점 불량을 개선하고, 공정 수율을 향상할 수 있는 효과가 있다.

Description

액정표시장치용 어레이기판 및 그 제조방법{Liquid crystal display device array substrate and manufacturing method of the same}
도 1은 일반적인 액정표시장치의 일부 분해 사시도.
도 2는 종래의 4 마스크 공정으로 형성된 액정표시장치용 어레이기판을 도시한 평면도.
도 3a 내지 3c는 각각 도 2의 절단선 Ⅲa-Ⅲa, Ⅲb-Ⅲb, Ⅲc-Ⅲc를 따라 절단하여 도시한 단면도.
도 4는 본 발명의 제 1 실시예에 따라 형성된 액정표시장치용 어레이기판을 도시한 평면도.
도 5a 내지 5g와, 6a 내지 6g는 각각 도 4의 절단선 Ⅴ-Ⅴ, Ⅵ-Ⅵ을 따라 절단하여 도시한 공정 단면도.
도 7은 본 발명의 제 2 실시예에 따라 형성된 액정표시장치용 어레이기판을 도시한 평면도.
도 8a 내지 8g는 도 7의 절단선 Ⅷ-Ⅷ을 따라 절단하여 도시한 공정 단면도.
도 9은 본 발명의 제 3 실시예에 따라 형성된 액정표시장치용 어레이기판을 도시한 평면도.
< 도면의 주요부분에 대한 부호의 설명 >
210 : 기판 211 : 데이터 배선 리페어 패턴
212 : 게이트 패드 전극 213 : 게이트 배선
215 : 게이트 전극 235 : 제 2 반도체층 패턴
236 : 제 1 반도체층 패턴 237 : 제 3 반도체층 패턴
251 : 데이터 배선 255 : 소스 전극
257 : 드레인 전극 259 : 데이터 패드 전극
271 : 드레인 콘택홀 272 : 보호막홀
276 : 게이트 패드 콘택홀 278 : 데이터 패드 콘택홀
280 : 화소 전극 282 : 게이트 패드 전극 단자
284 : 데이터 패드 전극 단자.
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 특히 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
도 1은 일반적인 액정표시장치(1)를 도시한 사시도로서, 액정층(45)과, 그것을 사이에 두고 대향하는 컬러필터기판(3)과 어레이기판(4)으로 구성된다.
컬러필터기판(3)은 투명한 제 1 기판(50)과, 그 하부에 위치하는 블랙매트릭 스(56) 및 적, 녹, 청 서브컬러필터(58)를 포함하는 컬러필터층(57)과, 상기 컬러필터층(57) 하부에 위치하는 공통 전극(59)으로 구성된다.
어레이기판(4)은 투명한 제 2 기판(10)과, 그 상부에 정의된 화소 영역(P)과, 상기 화소 영역(P)에 형성된 화소 전극(37) 및 스위칭 소자로 구성된다.
보다 상세히 설명하면, 제 2 기판(10) 상에 일방향으로 다수의 게이트 배선(20)이 위치하고 게이트 배선(20)과 직교하는 방향으로 다수의 데이터 배선(30)이 위치하며, 게이트 배선(20)과 데이터 배선(30)이 직교하여 화소 영역(P)를 정의하고, 게이트 배선(20)과 데이터 배선(30)이 교차하는 부분에 스위칭 소자로서 박막트랜지스터(T)가 위치한다. 화소 영역(P)에는 상기 박막트랜지스터(T)와 전기적으로 연결되는 화소 전극(37)이 위치한다. 여기서, 화소 전극(37)은 인듐-틴-옥사이드(indium-tin-oxide : ITO, 이하 "ITO"라 함.)나 인듐-징크-옥사이드(indium-zinc-oxide : IZO, 이하 "IZO"라 함.) 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
게이트 배선(20)은 박막트랜지스터(T)의 주사 신호(scanning signal)를 전달하며, 데이터 배선(30)은 액정 분자의 회전 정도를 결정하는 화상 신호(video signal)를 전달한다.
액정표시장치(1)의 동작은 간단히 설명하면, 게이트 배선(20)으로 전달된 주사 신호를 통해 박막트랜지스터(T)를 제어하면서, 박막트랜지스터(T)를 통해 화상 신호가 데이터 배선(30)으로부터 화소 전극(37)으로 전달된다.
따라서, 화소 전극(37)과 공통 전극(59) 사이에는 전계가 발생하고, 액정 분 자(45)는 전계의 분포에 따라 배열하게 된다.
일반적으로, 액정 분자(45)는 자발 분극(spontaneous polarization)특성을 가지는 유전이방성 물질로, 전압이 인가되면 자발 분극에 의해 쌍극자(bipolar)를 형성함으로써, 전계의 인가 방향에 따라 분자의 배열 방향이 바뀌는 특성을 갖는다. 따라서, 액정 분자(45)의 배열 상태에 따라 광학적 특성이 바뀜으로써, 전기적인 광변조가 생기는데, 액정의 광변조 현상으로 빛을 차단 또는 통과시켜 이미지(image)를 표현하게 된다.
이하, 도 2를 참조하여 종래의 4 마스크 공정으로 제작된 액정표시장치용 어레이기판에 대해 상세히 설명한다.
도 2는 종래의 4 마스크 공정으로 제작된 액정표시장치용 어레이기판을 도시한 평면도로서, 기판(110) 상에 게이트 배선(113)과 데이터 배선(151)이 직교하여 화소 영역(P)을 정의하며, 게이트 배선(113)과 데이터 배선(151)이 교차하는 부분에 박막트랜지스터(T)가 위치한다. 그리고, 게이트 배선(113)에는 스토리지 영역(S)이 위치하고 있다.
한편, 도 2에 도시한 액정표시장치용 어레이기판에는 드레인 전극(157)이 게이트 배선(113) 일부를 따라 연장되어 형성되어 있으며, 데이터 배선(151) 일부를 따라 데이터 배선 리페어 패턴(repair pattern)(111)이 형성되어 있다.
게이트 배선(113)의 일 끝단에는 게이트 패드 전극(112)이 형성되며, 데이터 배선(151)의 일 끝단에는 데이터 패드 전극(159)이 형성된다.
박막트랜지스터(T)는 게이트 배선(113)과 연결되어 주사 신호를 인가 받는 게이트 전극(115)과, 데이터 배선(151)과 연결되어 화상 신호를 인가 받는 소스 전극(155) 및 소스 전극(155)과 소정간격 이격된 드레인 전극(157), 그리고 게이트 전극(115) 상부에 위치하고, 소스 및 드레인 전극(155, 157) 하부의 제 1 반도체층 패턴(136)으로 구성된다.
또한, 화소 영역(P)에는 드레인 전극(157)과 접촉하는 화소 전극(180)이 형성되어 있고, 화소 전극(180)은 이웃하는 게이트 배선(113)의 상부로 연장되어 있다.
스토리지 영역(S)은 게이트 배선(113)이 제 1 스토지리 전극의 역할을 하며, 화소 전극(180)이 제 2 스토리지 전극의 역할을 한다. 게이트 배선(113)과 화소 전극(180) 사이에는 게이트 절연막(미도시)이 위치하여 유전체의 역할을 하게 된다.
게이트 패드 전극(112)의 상부에는 게이트 패드 콘택홀(176)을 통해 게이트 패드 전극(112)과 접촉하는 게이트 패드 전극 단자(182)가 형성된다. 데이터 패드 전극(159)의 상부에는 데이터 패드 콘택홀(178)을 통해 데이터 패드 전극(159)과 접촉하는 데이터 패드 전극 단자(184)가 형성된다.
드레인 전극(157)은 게이트 배선(113) 주변을 따라 발생하는 빛샘을 방지하기 위해 게이트 배선(113) 일부를 따라 형성되어 있다. 액정표시장치에서 게이트 배선(113) 주변에서 발생하는 빛샘을 방지하기 위해 블랙매트릭스(black matrix : BM)가 사용되나, 블랙매트릭스가 올바르게 위치하지 못하여 빛샘이 발생하는 문제를 방지하기 위해 게이트 배선(113)을 따라 드레인 전극(157)을 이웃하는 데이터 배선(151) 방향으로 연장하여 형성한다.
데이터 배선 리페어 패턴(111)은 데이터 배선(151) 불량에 따라 화상 신호가 전달되지 못하는 것을 방지하기 위해 형성된다. 데이터 배선(151)은 선폭이 미세하게 형성되기 때문에, 형성 과정에서 데이터 배선(151)이 오픈(open)되어 단선되는 문제가 발생할 수 있어 데이터 배선 리페어 패턴(111)이 형성되게 된다. 데이터 배선 리페어 패턴(111)은 게이트 배선(113) 형성과정에서 형성되며, 데이터 배선(151) 형성 후에 레이저 빔(laser beam)을 조사하여 데이터 배선(151)과 데이터 배선 리페어 패턴(111)을 웰딩(welding)하게 된다.
전술한 종래의 액정표시장치용 어레이기판은 4 마스크 공정에 의해 형성된다. 도면을 참조하여 4 마스크 공정에 의해 액정표시장치용 어레이기판을 형성하는 공정을 설명한다.
도 3a 내지 3c는 도 2의 절단선 Ⅲa-Ⅲa, Ⅲb-Ⅲb, Ⅲc-Ⅲc를 따라 절단한 단면도로서, 박막트랜지스터(T), 데이터 배선(151), 드레인 전극(157), 데이터 배선 리페어 패턴(111)을 도시하고 있다.
도 3a에 도시한 바와 같이, 박막트랜지스터(T)에는 게이트 전극(115)과, 게이트 절연막(120)과, 제 1 반도체층 패턴(136)과, 서로 이격되어 위치하는 소스 및 드레인 전극(155, 157)과, 드레인 콘택홀(171)을 가지는 보호막(170)과, 드레인 콘택홀(171)을 통해 드레인 전극(157)과 접촉하는 화소 전극(180)이 위치하고 있다.
여기서, 박막트랜지스터(T)에 형성된 제 1 반도체층 패턴(136) 중 하부의 순수 반도체층(131)은 액티브층(active layer)이며, 액티브층 상부의 불순물 반도체층(141)은 오믹 컨택층(ohmic contact layer)이다.
한편, 소스 전극(155)은 데이터 배선(151)에 연결되어 있고, 데이터 배선(151) 하부에는 제 2 반도체층 패턴(135)이 형성되어 있다.
도 3b에 도시한 바와 같이, 게이트 배선(113) 일부를 따라 형성된 드레인 전극(157)은 이웃하는 데이터 배선(151)과 소정간격 이격된 채로 형성되어 있다. 드레인 전극(157)은 빛샘을 방지하기 위해, 액정표시장치에서 허용되는 범위 내에서 이웃하는 데이터 배선(151) 방향으로 연장되어 형성된다. 드레인 전극(157) 하부에는 제 3 반도체층 패턴(137)이 형성되어 있다.
도 3c에 도시한 바와 같이, 데이터 배선 리페어 패턴(111)은 데이터 배선(151)과 소정간격 이격되어 위치하고 있다.
이하, 전술한 바와 같은 적층 구조를 가지는 액정표시장치용 어레이기판의 제조 공정을 설명한다.
제 1 마스크 공정을 통해, 게이트 배선(도 2의 113 참조), 게이트 전극(115), 데이터 배선 리페어 패턴이 기판(111) 상에 형성된다. 제 1 마스크 공정을 진행한 후에 게이트 절연막(120), 순수 반도체층, 불순물 반도체층, 금속층이 적층된다.
금속층 적층 후에, 제 2 마스크 공정을 진행하게 된다. 제 2 마스크 공정을 진행하게 되면, 박막트랜지스터(T)에는 서로 이격된 소스 전극(155)과 드레인 전극(157)이 형성되고, 반도체층 패턴(135, 136, 137)이 형성된다. 제 2 마스크 공정시 게이트 전극(115)에 대응하는 위치에는 반투과 영역을 가지는 마스크(미도시)를 사용하게 되고, 그로 인해 서로 이격된 소스 전극(155)과 드레인 전극(157)이 형성된다.
제 2 마스크 공정을 진행한 후에, 보호막(170)을 도포하고 제 3 마스크 공정을 진행하게 된다. 제 3 마스크 공정을 진행하게 되면, 박막트랜지스터(T)에는 드레인 콘택홀(171)이 형성된다. 드레인 콘택홀(171)을 통해 드레인 전극(157)의 일부는 외부에 노출된다.
제 3 마스크 공정을 진행한 후에, 투명 도전성 금속층을 적층하고 제 4 마스크 공정을 진행한다. 제 4 마스크 공정을 진행하게 되면 투명 도전성 금속층은 패터닝(patternig)되어, 화소 영역(P)에는 드레인 콘택홀(171)을 통해 드레인 전극(157)과 접촉하는 화소 전극(180)이 형성된다.
전술한 바와 같은 4 마스크 공정을 통해 종래의 액정표시장치용 어레이기판은 형성된다.
전술한 종래의 액정표시장치용 어레이기판에서, 드레인 전극(157)이 이웃하는 데이터 배선(151)과 단락(short)되는 문제가 발생할 수 있다. 게이트 배선(113) 주변에서 발생하는 빛샘을 방지하기 위해 드레인 전극을 게이트 배선과 나란하게 이웃하는 데이터 배선 방향으로 연장하여 형성하는 공정에서, 공정 불량으로 인해, 드레인 전극(157)과 이웃하는 데이터 배선(151)이 단락(short)될 수 있다. 드레인 전극(157)과 데이터 배선(151)이 단락되면 휘점 불량(brightness defect)이 발생하여 액정표시장치의 화질을 저하시킨다.
또한, 데이터 배선(151) 하부에 위치하는 제 2 반도체층 패턴(135) 불량으로 인해 화소 전극(180) 하부까지 제 2 반도체층 패턴(135)이 형성됨으로써, 화소 전 극(180) 구동에 영향을 주어 휘점 불량이 발생하게 된다.
전술한 휘점 불량 문제를 해결하기 위해, 드레인 전극 및 제 2 반도체층 패턴(157, 135) 불량이 형성된 부분에 레이저 빔을 조사하여, 드레인 전극(157)과 이웃하는 데이터 배선(151)이 접촉하는 부분과, 화소 전극(180) 하부로 연장된 제 2 반도체층 패턴(135)을 제거하게 된다.
그러나, 휘점 불량 검출을 위해 액정표시장치 내의 모든 화소에 대해 검사가 필요하고, 패턴 불량이 2㎛ 이하인 경우에는 검출장비의 검출력 저하로 인해 검출되지 않을 수 있다. 또한, 불량 부분을 제거하기 위해 레이저빔을 조사하는 별도의 공정이 추가되어 생산수율이 감소하는 문제가 발생한다.
전술한 바와 같은 문제를 해결하기 위한 본 발명의 목적은, 추가적인 공정없이 드레인 전극과 데이터 배선의 단락을 방지할 수 있는 액정표시장치용 어레이기판 및 그 제조방법을 제공함에 있다. 그리고, 추가적인 공정없이 데이터 배선 하부의 반도체층 패턴 불량으로 인한 화소 전극 구동 간섭 문제을 방지할 수 있는 액정표시장치용 어레이기판 및 그 제조방법을 제공함에 있다.
전술한 목적을 달성하기 위해 본 발명은, 기판 상에 형성되고 서로 직교하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선에 연결된 게이트 전극과; 상기 게이트 전극 상에 형성된 반도체층과; 상기 반도체층 상에 형성되고, 상기 데이터 배선과 연결된 소스 전극과; 상기 반도체층 상에 상기 소스 전극과 일정 간격 이격되고, 상기 게이트 배선을 따라 평행하게 이웃하는 상기 데이터 배선 방향으로 연장된 드레인 전극과; 상기 드레인 전극과 접촉하는 화소 전극과; 상기 드레인 전극과 상기 데이터 배선 사이에 형성된 보호막홀을 포함하는 액정표시장치용 어레이기판을 제공한다.
여기서, 상기 데이터 배선과 상기 화소 전극 사이에도 보호막홀이 형성될 수 있고, 상기 데이터 배선과 접촉하며, 상기 데이터 배선을 따라 형성된 데이터 배선 리페어 패턴을 더욱 포함 할 수 있다.
다른 측면에서, 본 발명은, 기판 상에 형성되고 서로 직교하는 다수의 게이트 배선 및 데이터 배선과; 상기 게이트 배선에 연결된 게이트 전극과; 상기 게이트 전극 상에 형성된 반도체층과; 상기 반도체층 상에 형성되고, 상기 데이터 배선과 연결된 소스 전극과; 상기 반도체층 상에 상기 소스 전극과 일정 간격 이격되고, 상기 게이트 배선을 따라 평행하게 이웃하는 상기 데이터 배선 방향으로 연장된 드레인 전극과; 상기 드레인 전극과 접촉하는 화소 전극과; 상기 데이터 배선과 상기 화소 전극 사이에 형성된 보호막홀을을 포함하는 액정표시장치용 어레이기판을 제공한다.
여기서, 상기 드레인 전극과 상기 데이터 배선 사이에도 보호막홀이 형성될 수 있고, 상기 데이터 배선과 접촉하며, 상기 데이터 배선을 따라 형성된 데이터 배선 리페어 패턴을 더욱 포함할 수 있다.
또다른 측면에서, 본 발명은, 기판 상에 게이트 배선과, 상기 게이트 배선과 연결되는 게이트 전극과, 데이터 배선 리페어 패턴을 형성하는 제 1 마스크 공정 단계와; 상기 제 1 마스크 공정 단계 후에, 게이트 절연막과 반도체층과 금속층을 적층하고 패터닝하여 데이터 배선과, 상기 데이터 배선과 연결되는 소스 전극과, 상기 상기 소스 전극과 일정 간격 이격되고 상기 게이트 배선을 따라 평행하게 이웃하는 상기 데이터 배선 방향으로 연장된 드레인 전극을 형성하는 제 2 마스크 공정 단계와; 상기 제 2 마스크 공정 단계 후에, 보호막을 적층하고 패터닝하여 상기 드레인 전극과 상기 데이터 배선 사이에 제 1 보호막홀을 형성하는 제 3 마스크 공정 단계와; 상기 제 3 마스크 공정 단계 후에, 투명 도전성 금속층을 적층하고 패터닝하여 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법을 제공한다.
여기서, 상기 제 3 마스크 공정 단계는, 상기 데이터 배선과 상기 화소 전극 사이에 제 2 보호막홀을 더욱 형성하는 단계를 포함할 수 있다. 그리고, 상기 제 1 마스크 공정 단계는, 상기 데이터 배선과 접촉하며, 상기 데이터 배선을 따라 데이터 배선 리페어 패턴을 형성하는 단계를 더욱 포함할 수 있다.
또한, 상기 제 2 마스크 공정 단계는, 상기 금속층 상에 포토레지스트층을 적층하고, 투과 영역과 차단 영역과 반투과 영역을 가지는 마스크를 위치시키며, 상기 반투과 영역은 상기 게이트 전극에 대응하여 위치시키는 단계와; 상기 포토레지스트층에 대해 노광 공정과 현상 공정을 진행하여 서로 다른 두께를 가지며, 상기 반투과 영역에 대응되는 부분은 얇은 두께를 가지는 포토레지스트 패턴을 형성 하하는 단계와; 상기 포토레지스트 패턴 형성 후, 상기 금속층과 상기 반도체층에 대해 식각 공정을 진행하여 상기 데이터 배선과, 소스 및 드레인 전극 패턴과, 반도체층 패턴을 형성하는 단계와; 상기 포토레지스트 패턴에 대해 애싱 공정을 진행하여, 얇은 두께를 가지는 상기 포토레지스트 패턴을 제거하고 상기 소스 및 드레인 전극 패턴 일부를 노출하는 단계와; 노출된 상기 소스 및 드레인 전극 패턴과 상기 반도체층 패턴 일부를 식각하여, 서로 이격된 상기 소스 전극과 상기 드레인 전극을 형성하는 단계를 포함할 수 있다.
또다른 측면에서, 본 발명은, 기판 상에 게이트 배선과, 상기 게이트 배선과 연결되는 게이트 전극과, 데이터 배선 리페어 패턴을 형성하는 제 1 마스크 공정 단계와; 상기 제 1 마스크 공정 단계 후에, 게이트 절연막과 반도체층과 금속층을 적층하고 패터닝하여 데이터 배선과, 상기 데이터 배선과 연결되는 소스 전극과, 상기 상기 소스 전극과 일정 간격 이격되고 상기 게이트 배선과 일정 간격 이격되며 이웃하는 상기 데이터 배선 방향으로 연장된 드레인 전극을 형성하는 제 2 마스크 공정 단계와; 상기 제 2 마스크 공정 단계 후에, 보호막을 적층하고 패터닝하여 제 1 보호막홀을 형성하는 제 3 마스크 공정 단계와; 상기 제 3 마스크 공정 단계 후에, 투명 도전성 금속층을 적층하고 패터닝하여 화소 전극을 형성하는 단계를 포함하고, 상기 제 1 보호막홀은 상기 데이터 배선과 상기 화소 전극 사이에 형성되는 액정표시장치용 어레이기판 제조방법을 제공한다.
여기서, 상기 제 3 마스크 공정 단계는, 상기 드레인 전극과 상기 데이터 배선 사이에 제 2 보호막홀을 더욱 형성하는 단계를 포함할 수 있다. 그리고, 상기 제 1 마스크 공정 단계는, 상기 데이터 배선과 접촉하며, 상기 데이터 배선을 따라 데이터 배선 리페어 패턴을 형성하는 단계를 더욱 포함할 수 있다.
또한, 상기 제 2 마스크 공정 단계는, 상기 금속층 상에 포토레지스트층을 적층하고, 투과 영역과 차단 영역과 반투과 영역을 가지는 마스크를 위치시키며, 상기 반투과 영역은 상기 게이트 전극에 대응하여 위치시키는 단계와; 상기 포토레지스트층에 대해 노광 공정과 현상 공정을 진행하여 서로 다른 두께를 가지며, 상기 반투과 영역에 대응되는 부분은 얇은 두께를 가지는 포토레지스트 패턴을 형성하하는 단계와; 상기 포토레지스트 패턴 형성 후, 상기 금속층과 상기 반도체층에 대해 식각 공정을 진행하여 상기 데이터 배선과, 소스 및 드레인 전극 패턴과, 반도체층 패턴을 형성하는 단계와; 상기 포토레지스트 패턴에 대해 애싱 공정을 진행하여, 얇은 두께를 가지는 상기 포토레지스트 패턴을 제거하고 상기 소스 및 드레인 전극 패턴 일부를 노출하는 단계와; 노출된 상기 소스 및 드레인 전극 패턴과 상기 반도체층 패턴 일부를 식각하여, 서로 이격된 상기 소스 전극과 상기 드레인 전극을 형성하는 단계를 포함할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
< 제 1 실시예 >
도 4는 본 발명의 제 1 실시예에 따라, 4 마스크 공정으로 형성된 액정표시장치용 어레이기판을 도시하고 있다.
본 발명의 제 1 실시예에 따라 형성된 액정표시장치용 어레이기판에는 드레 인 전극(257)과, 드레인 전극(257)과 이웃하는 데이터 배선(251)의 단락을 방지하기 위한 보호막홀(272)이 형성되어 있다.
도시한 바와 같이, 기판(210) 상에 게이트 배선(213)과 데이터 배선(251)이 직교하여 화소 영역(P)을 정의하며, 게이트 배선(213)과 데이터 배선(251)이 교차하는 부분에 스위칭 소자인 박막트랜지스터(T)가 위치한다. 그리고, 게이트 배선(213)에는 스토리지 영역(S)이 위치하고 있고, 게이트 배선(213)과 데이터 배선(251)의 일 끝단에는 게이트 패드 전극(212)과 데이터 패드 전극(259)이 위치한다.
한편, 드레인 전극(257)은 게이트 배선(213) 주변에서 발생하는 빛샘을 방지하기 위해 게이트 배선(213)과 나란하게 이웃하는 데이터 배선(251) 방향으로 연장되어 형성되어 있다. 그리고, 드레인 전극(257)과 이웃하는 데이터 배선(251) 사이의 단락을 방지하기 위해 보호막홀(272)이 형성되어 있다.
그리고, 데이터 배선(251) 일부를 따라, 데이터 배선(251)의 패턴 불량에 따른 단선(open)을 방지하기 위해 데이터 배선 리페어 패턴(211)이 형성되어 있다.
박막트랜지스터(T)는 게이트 배선(213)과 연결되어 주사 신호를 인가 받는 게이트 전극(215)과, 데이터 배선(251)과 연결되어 화상 신호를 인가 받는 소스 전극(255) 및 소스 전극(255)과 소정간격 이격된 드레인 전극(257), 그리고 게이트 전극(215) 상부에 위치하고, 소스 및 드레인 전극(255, 257) 하부의 제 1 반도체층 패턴(236)으로 이루어진다.
또한, 화소 영역(P)에는 드레인 전극(257)과 접촉하는 화소 전극(280)이 형 성되어 있고, 화소 전극(280)은 이웃하는 게이트 배선(213)의 상부로 연장되어 있다.
스토리지 영역(S)은 게이트 배선(213)이 제 1 스토지리 전극의 역할을 하며, 게이트 배선(213) 상부로 연장된 화소 전극(280)이 제 2 스토리지 전극의 역할을 한다. 게이트 배선(213)과 화소 전극(280) 사이에는 게이트 절연막(미도시)이 위치하여 유전체 역할을 하게 된다.
게이트 패드 전극(212)의 상부에는 게이트 패드 콘택홀(276)을 통해 게이트 패드 전극(212)과 접촉하는 게이트 패드 전극 단자(282)가 형성된다. 데이터 패드 전극(259)의 상부에는 데이터 패드 콘택홀(278)을 통해 데이터 패드 전극(259)과 접촉하는 데이터 패드 전극 단자(284)가 형성된다.
드레인 전극(257)은 게이트 배선(213) 주변을 따라 발생하는 빛샘을 방지하기 위해 게이트 배선(213)과 나란하게 이웃하는 데이터 배선(251) 방향으로 연장되어 형성되어 있다. 게이트 배선(213) 주변에서 발생하는 빛샘을 방지하기 위해 블랙매트릭스가 사용되나, 블랙매트릭스가 올바르게 위치하지 못하여 빛샘이 발생하는 문제를 방지하기 위해 게이트 배선(213)과 나란하게 드레인 전극(257)을 이웃하는 데이터 배선(251) 방향으로 연장하여 형성한다.
데이터 배선 리페어 패턴(211)은 데이터 배선(251) 패턴 불량에 따라 데이터 신호가 전달되지 못하는 것을 방지하기 위해 형성된다. 데이터 배선(251)은 선폭이 미세하게 형성되기 때문에, 패턴 형성 공정에서 데이터 배선(251)이 단선(open)되는 문제가 발생할 수 있어 데이터 배선 리페어 패턴(211)을 형성하게 된다. 데이터 배선 리페어 패턴(211)은 게이트 배선(213) 형성 과정에서 형성되며, 데이터 배선(251) 형성 후에 레이저 빔을 조사하여 데이터 배선(251)과 데이터 배선 리페어 패턴(211)을 웰딩하게 된다.
이하, 도 5a 내지 5g와, 6a 내지 6g를 참조하여, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판 제조 방법을 설명한다.
여기서, 도 5a 내지 5g와, 6a 내지 6g는 각각 도 4의 절단선 Ⅴ-Ⅴ, Ⅵ-Ⅵ 따라 절단하여 도시한 단면도로서, 본 발명의 공정 순서에 따라 도시한 공정도이다. 특히, 도 5a 내지 5g는 데이터 배선(251)과 박막트랜지스터(T)를 도시한 단면도이고, 도 6a 내지 6g는 드레인 전극(257)과 이웃하는 데이터 배선(251)을 도시한 단면도이다.
먼저, 도 5a와 6a에 도시한 바와 같이, 제 1 마스크 공정을 진행하여 기판(210) 상에 게이트 전극(215)을 형성한다. 게이트 전극(215) 형성 후에 게이트 절연막(220)과, 순수 반도체층(230)과, 불순물 반도체층(240)과, 금속층(250)을 순차적으로 적층한다.
게이트 전극(215)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)과 같은 도전성 금속 물질이 사용된다. 특히, 저 저항인 알루미늄(Al)과 알루미늄 합금(Al alloy)을 사용할 경우에는 몰리브덴(Mo)이나 크롬(Cr) 등을 사용하여 이중층으로 구성할 수 있다. 알루미늄은 화학적으로 내식성이 약하고, 이후의 고온 공정에서 힐락(hillock) 형성으로 인한 배선 결함 문제가 발생하기 때문에 내구성이 큰 몰리브덴(Mo) 금속을 사용한다.
순수 반도체층(230)과 불순물 반도체층(240)은 각각, 순수 실리콘과 불순물 실리콘이 사용된다. 그리고, 금속층(250)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)과 같은 도전성 금속 물질이 사용된다.
다음으로, 도 5b와 6b에 도시한 바와 같이, 제 2 마스크 공정을 진행하기 위해, 금속층(250) 상에 포토레지스트(photoresist)층(260)을 도포하고 마스크(290)를 위치시킨다.
포토레지스트는 파지티브 타입(positive type)과 네거티브 타입(negative type) 중 선택된 하나를 사용한다. 파지티브 타입은 빛을 받은 부분이 노광되어 현상되며, 네거티브 타입은 빛을 받지 않은 부분이 노광되어 현상되는 특성을 가지고 있다. 본 발명의 제 1 실시예에서는 파지티브 타입을 사용하여 설명한다.
마스크(290)는 투과 영역(A), 차단 영역(B), 반투과 영역(C)으로 구성된다. 여기서, 반투과 영역(C)은 게이트 전극(215)에 대응하여 위치하게 되는데, 반투과 영역(C)에 대응하는 포토레지스트층(260)은 투과 영역(A)에 비해 일부분만 노광되는 특성이 있다.
포토레지스트층(260)에 대해 노광 공정과 현상 공정을 진행하게 되면, 도 5c와 6c에 도시한 바와 같이, 포토레지스트 패턴(261, 263, 265)이 형성된다. 박막트랜지스터(T)에 위치한 포토레지스트층(도 5b의 260 참조)은 반투과 영역(C)으로서 일부분만 노광되기 때문에, 현상 공정시 포토레지스트층(도 5b의 260 참조) 중 일부만이 제거된다.
다음으로, 도 5d와 6d에 도시한 바와 같이, 금속층(도 5c의 250 참조)을 식 각하여 금속층 패턴(251, 253)인 데이터 배선(251)과 소스 및 드레인 전극 패턴(253)을 형성하고, 반도체층(도 5c의 230, 240 참조)을 식각하여 반도체층 패턴(235, 236, 237)을 형성한다. 소스 및 드레인 전극 패턴(253) 하부에는 제 1 반도체층 패턴(236)이 형성되고, 데이터 배선(251) 하부에는 제 2 반도체층 패턴(235)이 형성되고, 드레인 전극(257)이 형성될 부분의 하부에는 제 3 반도체층 패턴(237)이 형성된다.
여기서, 박막트랜지스터(T)에 형성된 제 1 반도체층 패턴(236) 중 하부의 순수 반도체층(231)은 액티브층이며, 액티브층 상부의 불순물 반도체층(241)은 오믹 콘택층이다.
다음으로, 도 5e와 6e에 도시한 바와 같이, 박막트랜지스터(T)에 채널(CH)을 형성하기 위해, 채널(CH)에 형성된 포토레지스트 패턴(261)을 제거하는 애싱 공정(ashing processing)을 진행한다.
애싱 공정을 진행하면, 채널(CH) 부분에 대응하여 얇은 두께로 남아 있던 포토레지스트 패턴(261)이 제거되는 동시에, 포토레지스트 패턴(261, 263, 265) 주변(F)이 일부 제거된다.
다음으로, 포토레지스트 패턴(261, 263, 265) 사이 및 주변(E, F)으로 노출된 금속층 패턴(251, 253)과 그 하부의 불순물 반도체층(241)을 식각하는 공정을 진행하여 하부의 순수 반도체층(231) 일부를 노출시킨다.
상기 노출된 금속층 패턴(251, 253)과 그 하부의 불순물 반도체층(241)을 식각한 후, 포토레지스트 패턴(261, 263, 265)을 제거한다.
위와 같은 공정으로, 도 5f와 6f에 도시한 바와 같이, 박막트랜지스터(T)에서는 상기 소스 및 드레인 전극 패턴(도 5e의 253)이 다시 한번 패턴되어, 서로 이격된 소스 전극(255)과 드레인 전극(257)이 형성된다. 그리고, 소스 및 드레인 전극(255, 257) 사이로 노출된 순수 반도체층(231)은 액티브 채널(CH)의 역할을 하게 된다.
전술한 제 2 마스크 공정을 진행한 후에, 제 3 마스크 공정을 진행하여 드레인 콘택홀(271)과 보호막홀(272)을 형성한다.
소스 및 드레인 전극(255, 257)이 형성된 기판(210) 전면에 보호막(270)을 적층한다. 보호막(270)은 벤조사이클로부텐(BCB)과, 아크릴(acryl)계 수지(resin) 등의 투명한 유기절연물질 중 선택된 하나를 사용하거나, 질화 실리콘(SiNX)과 산화 실리콘(SiO2) 등의 무기절연물질 중 선택된 하나를 사용한다.
보호막(270)을 패터닝하여, 도 5f와 6f에 도시한 바와 같이, 드레인 전극(257) 일부를 노출하는 드레인 콘택홀(271)과, 드레인 전극(257)과 이웃하는 데이터 배선(251) 사이의 단락을 방지하기 위한 보호막홀(272)을 형성한다.
다음으로, 도 5g와 6g에 도시한 바와 같이, 제 4 마스크 공정을 진행하여 화소 전극(280)을 형성한다. 한편, 제 4 마스크 공정에서, 게이트 패드 전극 단자(도 4의 282 참조)와 데이터 패드 전극 단자(도 4의 284 참조)가 형성된다.
보호막(270) 상에 투명 도전성 금속층을 적층한다. 투명 도전성 금속층은 ITO와 IZO를 포함하는 투명 도전성 금속물질을 사용한다.
투명 도전성 금속층을 패터닝하여 화소 전극(280)을 형성한다. 화소 전극(280)은 드레인 콘택홀(271)을 통해 드레인 전극(257)과 접촉하게 된다.
전술한 바와 같이, 4 마스크 공정을 통해 액정표시장치용 어레이기판을 형성할 수 있다.
본 발명의 제 1 실시예에 따라 형성된 액정표시장치용 어레이기판은 드레인 전극(257)과 데이터 배선(251) 사이에 보호막홀(272)을 형성함으로써, 추가적인 공정을 진행하지 않고도 드레인 전극(257)과 데이터 배선(251)이 단락(short)되어 휘점 불량이 발생하는 문제를 해결할 수 있게 된다.
< 제 2 실시예 >
도 7은 본 발명의 제 2 실시예에 따라, 4 마스크 공정으로 형성된 액정표시장치용 어레이기판을 도시하고 있다.
본 발명의 제 2 실시예에 따라 형성된 액정표시장치용 어레이기판에는, 데이터 배선(251) 하부에 위치하는 제 2 반도체층 패턴(235) 불량으로 인해 화소 전극(280) 구동이 간섭되는 것을 방지하기 위해 보호막홀(273)이 형성되어 있다.
도시한 바와 같이, 기판(210) 상에 게이트 배선(213)과 데이터 배선(251)이 직교하여 화소 영역(P)을 정의하며, 게이트 배선(213)과 데이터 배선(251)이 교차하는 부분에 스위칭 소자인 박막트랜지스터(T)가 위치한다. 그리고, 게이트 배선(213)에는 스토리지 영역(S)이 위치하고 있고, 게이트 배선(213)과 데이터 배선(251)의 일 끝단에는 게이트 패드 전극(212)와 데이터 패드 전극(259)이 위치한 다.
드레인 전극(257)은 게이트 배선(213) 주변에서 발생하는 빛샘을 방지하기 위해 게이트 배선(213)과 나란하게 이웃하는 데이터 배선(251) 방향으로 연장되어 형성되어 있다.
그리고, 데이터 배선(251) 일부를 따라, 데이터 배선(251)의 패턴 불량에 따른 단선(open)을 방지하기 위해 데이터 배선 리페어 패턴(repair pattern)(211)이 형성되어 있다.
한편, 데이터 배선(251)과 화소 전극(280) 사이에는 보호막홀(273)이 형성되어 있다.
박막트랜지스터(T)는 게이트 배선(213)과 연결되어 주사 신호를 인가 받는 게이트 전극(215)과, 데이터 배선(251)과 연결되어 화상 신호를 인가 받는 소스 전극(255) 및 소스 전극(255)과 소정간격 이격된 드레인 전극(257), 그리고 게이트 전극(215) 상부에 위치하고, 소스 및 드레인 전극(255, 257) 하부의 제 1 반도체층 패턴(236)으로 이루어진다.
또한, 화소 영역(P)에는 드레인 전극(257)과 접촉하는 화소 전극(280)이 형성되어 있고, 화소 전극(280)은 이웃하는 게이트 배선(213)의 상부로 연장되어 있다.
스토리지 영역(S)은 게이트 배선(213)이 제 1 스토지리 전극의 역할을 하며, 게이트 배선(213) 상부로 연장된 화소 전극(280)이 제 2 스토리지 전극의 역할을 한다. 게이트 배선(213)과 화소 전극(280) 사이에는 게이트 절연막(미도시)이 위치 하여 유전체 역할을 하게 된다.
게이트 패드 전극(212)의 상부에는 게이트 패드 콘택홀(276)을 통해 게이트 패드 전극(212)과 접촉하는 게이트 패드 전극 단자(282)가 형성된다. 데이터 패드 전극(259)의 상부에는 데이터 패드 콘택홀(278)을 통해 데이터 패드 전극(259)과 접촉하는 데이터 패드 전극 단자(284)가 형성된다.
드레인 전극(257)은 게이트 배선(213) 주변을 따라 발생하는 빛샘을 방지하기 위해 게이트 배선(213)과 나란하게 이웃하는 데이터 배선(251) 방향으로 연장되어 형성되어 있다. 게이트 배선(213) 주변에서 발생하는 빛샘을 방지하기 위해 블랙매트릭스가 사용되나, 블랙매트릭스가 올바르게 위치하지 못하여 빛샘이 발생하는 문제를 방지하기 위해 게이트 배선(213)을 따라 드레인 전극(257)을 연장하여 형성한다.
데이터 배선 리페어 패턴(211)은 데이터 배선(251) 패턴 불량에 따라 데이터 신호가 전달되지 못하는 것을 방지하기 위해 형성된다. 데이터 배선(251)은 선폭이 미세하게 형성되기 때문에, 형성 과정에서 데이터 배선(251)이 단선(open)되는 문제가 발생할 수 있어 데이터 배선 리페어 패턴(211)을 형성하게 된다. 데이터 배선 리페어 패턴(211)은 게이트 배선(213) 형성 과정에서 형성되며, 데이터 배선(251) 형성 후에 레이저 빔(laser beam)을 조사하여 데이터 배선(251)과 데이터 배선 리페어 패턴(211)을 웰딩(welding)하게 된다.
이하, 도 8a 내지 8g를 참조하여 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판 제조 방법을 설명한다.
여기서, 도 8a 내지 8g는 도 7의 절단선 Ⅷ-Ⅷ을 따라 절단하여 도시한 단면도로서, 본 발명의 제 2 실시예에 따라 데이터 배선(251)과 화소 전극(280) 사이에 위치하는 보호막홀(273)을 형성하는 공정을 도시한 공정도이다.
박막트랜지스터(T)에 대한 공정은 제 1 실시예와 동일하며, 제 1 실시예와 동일한 사항에 대해서는 제 2 실시예에서 설명을 생략한다.
먼저, 도 8a에 도시한 바와 같이, 제 1 마스크 공정을 진행하여 기판(210) 상에 데이터 배선 리페어 패턴(211)을 형성한다. 데이터 배선 리페어 패턴(211) 형성 후에 게이트 절연막(220)과, 순수 반도체층(230)과, 불순물 반도체층(240)과, 금속층(250)을 순차적으로 적층한다.
데이터 배선 리페어 패턴(211)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)과 같은 도전성 금속 물질이 사용된다.
순수 반도체층(230)과 불순물 반도체층(240)은 각각, 순수 실리콘과 불순물 실리콘이 사용된다. 그리고, 금속층(250)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)과 같은 도전성 금속 물질이 사용된다.
다음으로, 도 8b에 도시한 바와 같이, 제 2 마스크 공정을 진행하기 위해, 금속층(250) 상에 포토레지스트층(260)을 도포하고 마스크(290)를 위치시킨다.
포토레지스트는 파지티브 타입(positive type)과 네거티브 타입(negative type) 중 선택된 하나를 사용한다. 본 발명의 제 2 실시예에서는 파지티브 타입을 사용하여 설명한다.
마스크(290)는 투과 영역(A), 차단 영역(B), 반투과 영역(미도시)으로 구성 된다.
포토레지스트층(260)에 대해 노광 공정과 현상 공정을 진행하게 되면, 도 8c에 도시한 바와 같이, 포토레지스트 패턴(267)이 형성된다.
다음으로, 도 8d에 도시한 바와 같이, 금속층(250)을 식각하여 금속층 패턴(251)인 데이터 배선(251)을 형성하고, 반도체층(230, 240)을 식각하여 데이터 배선(251) 하부에 제 2 반도체층 패턴(235)을 형성한다.
다음으로, 도 8e에 도시한 바와 같이, 애싱 공정을 진행한다. 애싱 공정을 진행하면, 포토레지스트 패턴(267) 주변(F)이 일부 제거된다.
다음으로, 포토레지스트 패턴(267) 주변(F)으로 노출된 데이터 배선(251)과 그 하부의 불순물 반도체층(241)을 식각하는 공정을 진행하여 하부의 순수 반도체층(231) 일부를 노출시킨다.
노출된 데이터 배선(251)과 그 하부의 불순물 반도체층(241)을 식각한 후, 포토레지스트 패턴(267)을 제거한다.
전술한 제 2 마스크 공정을 진행한 후에, 제 3 마스크 공정을 진행하여 보호막홀(273)을 형성한다.
데이터 배선(251)이 형성된 기판(210) 전면에 보호막(270)을 적층한다. 보호막(270)은 벤조사이클로부텐(BCB)과, 아크릴(acryl)계 수지(resin) 등의 투명한 유기절연물질 중 선택된 하나를 사용하거나, 질화 실리콘(SiNX)과 산화 실리콘(SiO2) 등의 무기절연물질 중 선택된 하나를 사용한다.
보호막(270)을 패터닝하여, 도 8f에 도시한 바와 같이, 제 2 반도체층 패턴(235)으로 인한 화소 전극(280) 구동 간섭을 방지하기 위해 보호막홀(273)을 형성한다.
다음으로, 도 8g에 도시한 바와 같이, 제 4 마스크 공정을 진행하여 화소 전극(280)을 형성한다. 한편, 제 4 마스크 공정에서, 게이트 패드 전극 단자(도 7의 282 참조)와 데이터 패드 전극 단자(도 7의 284 참조)가 형성된다.
보호막(270) 상에 투명 도전성 금속층을 적층한다. 투명 도전성 금속층은 ITO와 IZO를 포함하는 투명 도전성 금속물질을 사용한다. 투명 도전성 금속층을 패터닝하여 화소 전극(280)을 형성한다.
전술한 바와 같이, 4 마스크 공정을 통해 액정표시장치용 어레이기판을 형성할 수 있다.
본 발명의 제 2 실시예에 따라 형성된 액정표시장치용 어레이기판은 데이터 배선(251)과 화소 전극(280) 사이에 보호막홀(273)을 형성함으로써, 추가적인 공정을 진행하지 않고도 제 2 반도체층 패턴(257)으로 인해 화소 전극(280) 구동이 간섭되어 휘점 불량이 발생하는 문제를 해결할 수 있게 된다.
< 제 3 실시예 >
도 9는 본 발명의 제 3 실시예에 따라, 4 마스크 공정으로 형성된 액정표시장치용 어레이기판을 도시하고 있다.
본 발명의 제 3 실시예에 따라 형성된 액정표시장치용 어레이기판에는, 드레 인 전극(257)과 이웃하는 데이터 배선(251)의 단락을 방지하기 위한 제 1 보호막홀(272)과, 데이터 배선(251) 하부에 위치하는 제 2 반도체층 패턴(235) 불량으로 인해 화소 전극(280) 구동이 간섭되는 것을 방지하기 위한 제 2 보호막홀(273)이 형성되어 있다.
도시한 바와 같이, 기판(210) 상에 게이트 배선(213)과 데이터 배선(251)이 직교하여 화소 영역(P)을 정의하며, 게이트 배선(213)과 데이터 배선(251)이 교차하는 부분에 스위칭 소자인 박막트랜지스터(T)가 위치한다. 그리고, 게이트 배선(213)에는 스토리지 영역(S)이 위치하고 있고, 게이트 배선(213)과 데이터 배선(251)의 일 끝단에는 게이트 패드 전극(212)와 데이터 패드 전극(259)이 위치한다.
드레인 전극(257)은 게이트 배선(213) 주변에서 발생하는 빛샘을 방지하기 위해 게이트 배선(213)과 나란하게 이웃하는 데이터 배선(251) 방향으로 연장되어 형성되어 있다. 그리고, 드레인 전극(257)과 이웃하는 데이터 배선(251) 시이의 단락을 방지하기 위해 제 1 보호막홀(272)이 형성되어 있다.
그리고, 데이터 배선(251) 일부를 따라, 데이터 배선(251)의 패턴 불량에 따른 단선(open)을 방지하기 위해 데이터 배선 리페어 패턴(211)이 형성되어 있다.
한편, 데이터 배선(251)과 화소 전극(280) 사이에는 제 2 보호막홀(273)이 형성되어 있다.
박막트랜지스터(T)는 게이트 배선(213)과 연결되어 주사 신호를 인가 받는 게이트 전극(215)과, 데이터 배선(251)과 연결되어 화상 신호를 인가 받는 소스 전 극(255) 및 소스 전극(255)과 소정간격 이격된 드레인 전극(257), 그리고 게이트 전극(215) 상부에 위치하고, 소스 및 드레인 전극(255, 257) 하부의 제 1 반도체층 패턴(236)으로 이루어진다.
또한, 화소 영역(P)에는 드레인 전극(257)과 접촉하는 화소 전극(280)이 형성되어 있고, 화소 전극(280)은 이웃하는 게이트 배선(213)의 상부로 연장되어 있다.
스토리지 영역(S)은 게이트 배선(213)이 제 1 스토리지 전극의 역할을 하며, 게이트 배선(213) 상부로 연장된 화소 전극(280)이 제 2 스토리지 전극의 역할을 한다. 게이트 배선(213)과 화소 전극(280) 사이에는 게이트 절연막(미도시)이 위치하여 유전체 역할을 하게 된다.
게이트 패드 전극(212)의 상부에는 게이트 패드 콘택홀(276)을 통해 게이트 패드 전극(212)과 접촉하는 게이트 패드 전극 단자(282)가 형성된다. 데이터 패드 전극(259)의 상부에는 데이터 패드 콘택홀(278)을 통해 데이터 패드 전극(259)과 접촉하는 데이터 패드 전극 단자(284)가 형성된다.
드레인 전극(257)은 게이트 배선(213) 주변을 따라 발생하는 빛샘을 방지하기 위해 게이트 배선(213)과 나란하게 이웃하는 데이터 배선(251) 방향으로 연장되어 형성되어 있다. 게이트 배선(213) 주변에서 발생하는 빛샘을 방지하기 위해 블랙매트릭스가 사용되나, 블랙매트릭스가 올바르게 위치하지 못하여 빛샘이 발생하는 문제를 방지하기 위해 게이트 배선(213)을 따라 드레인 전극(257)을 연장하여 형성한다.
데이터 배선 리페어 패턴(211)은 데이터 배선(251) 패턴 불량에 따라 데이터 신호가 전달되지 못하는 것을 방지하기 위해 형성된다. 데이터 배선(251)은 선폭이 미세하게 형성되기 때문에, 형성 과정에서 데이터 배선(251)이 단선(open)되는 문제가 발생할 수 있어 데이터 배선 리페어 패턴(211)을 형성하게 된다. 데이터 배선 리페어 패턴(211)은 게이트 배선(213) 형성 과정에서 형성되며, 데이터 배선(251) 형성 후에 레이저 빔을 조사하여 데이터 배선(251)과 데이터 배선 리페어 패턴(211)을 웰딩하게 된다.
이하, 본 발명의 제 3 실시예에 따른 액정표시장치용 어레이기판 제조 방법을 설명한다.
본 발명의 제 3 실시예에 따라 형성된 액정표시장치용 어레이기판은 본 발명의 제 1 및 2 실시예와 동일하게 4 마스크 공정으로 제조된다. 따라서, 제 1 및 2 실시예와 중복되는 부분에 대해서는 설명을 생략한다.
제 1 마스크 공정을 진행하여 기판(210) 상에 게이트 전극(215), 데이터 배선 리페어 패턴(211)을 형성하고, 제 2 마스크 공정을 진행하여 소스 및 드레인 전극(255, 257)을 형성한다.
제 2 마스크 공정 이후에 보호막을 도포하고, 제 3 마스크 공정을 진행하여, 드레인 전극(257)과 이웃하는 데이터 배선(251) 사이에 제 1 보호막홀(272)을 형성하고, 데이터 배선(251)과 화소 전극(280) 사이에 제 2 보호막홀(273)을 형성한다.
제 3 마스크 공정 이후에, 제 4 마스크 공정을 진행하여 화소 전극(280)을 형성한다.
전술한 바와 같이, 4 마스크 공정을 통해 액정표시장치용 어레이기판을 형성할 수 있다.
본 발명의 제 3 실시예에 따라 형성된 액정표시장치용 어레이기판은 드레인 전극(257)과 데이터 배선(251) 사이에 제 1 보호막홀(272)을 형성함으로써 추가적인 공정을 진행하지 않고도 드레인 전극(257)과 데이터 배선(251)이 단락되어 휘점 불량이 발생하는 문제를 해결할 수 있고, 데이터 배선(251)과 화소 전극(280) 사이에 제 2 보호막홀(273)을 형성함으로써 추가적인 공정을 진행하지 않고도 제 2 반도체층 패턴(257)으로 인해 화소 전극(280) 구동이 간섭되어 휘점 불량이 발생하는 문제를 해결할 수 있게 된다.
전술한 바와 같이, 본 발명은, 액정표시장치용 어레이기판 제조 공정시 드레인 전극과 이웃하는 데이터 배선 사이에 보호막홀을 형성함으로써 별도의 추가적인 공정없이 드레인 전극과 데이터 배선이 단락되는 것을 방지하여 휘점 불량을 개선하고, 공정 수율을 향상할 수 있는 효과가 있다.
그리고, 데이터 배선과 화소 전극 사이에 보호막홀을 형성함으로써 별도의 추가적인 공정없이 데이터 배선 하부의 반도체층 패턴이 화소 전극 구동에 간섭을 주는 영향을 방지하여 휘점 불량을 개선하고, 공정 수율을 향상할 수 있는 효과가 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판 상에 형성되고 서로 직교하는 다수의 게이트 배선 및 데이터 배선과;
    상기 게이트 배선에 연결된 게이트 전극과;
    상기 게이트 전극 상에 형성된 반도체층과;
    상기 반도체층 상에 형성되고, 상기 데이터 배선과 연결된 소스 전극과;
    상기 반도체층 상에 상기 소스 전극과 일정 간격 이격되고, 상기 게이트 배선을 따라 평행하게 이웃하는 상기 데이터 배선 방향으로 연장된 드레인 전극과;
    상기 데이터 배선과 접촉하며, 상기 데이터 배선을 따라 형성된 데이터 배선 리페어 패턴과;
    상기 소스 및 드레인 전극의 상부에 형성된 보호막과;
    상기 보호막을 사이에 두고 상기 드레인 전극과 접촉하는 화소 전극과;
    상기 데이터 배선과 상기 화소 전극 사이에 형성된 제 1 보호막홀과;
    상기 드레인 전극과 데이터 배선 사이에 형성된 제 2 보호막홀을
    을 포함하는 액정표시장치용 어레이기판.
  5. 삭제
  6. 삭제
  7. 기판 상에 게이트 배선과, 상기 게이트 배선과 연결되는 게이트 전극과, 데이터 배선 리페어 패턴을 형성하는 제 1 마스크 공정 단계와;
    상기 제 1 마스크 공정 단계 후에, 게이트 절연막과 반도체층과 금속층을 적층하고 패터닝하여 데이터 배선과, 상기 데이터 배선과 연결되는 소스 전극과, 상기 상기 소스 전극과 일정 간격 이격되고 상기 게이트 배선을 따라 평행하게 이웃하는 상기 데이터 배선 방향으로 연장된 드레인 전극을 형성하는 제 2 마스크 공정 단계와;
    상기 제 2 마스크 공정 단계 후에, 보호막을 적층하고 패터닝하여 상기 드레인 전극과 상기 데이터 배선 사이에 제 1 보호막홀을 형성하는 제 3 마스크 공정 단계와;
    상기 제 3 마스크 공정 단계 후에, 투명 도전성 금속층을 적층하고 패터닝하여 화소 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 제 3 마스크 공정 단계는,
    상기 데이터 배선과 상기 화소 전극 사이에 제 2 보호막홀을 더욱 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제 1 마스크 공정 단계는,
    상기 데이터 배선과 접촉하며, 상기 데이터 배선을 따라 데이터 배선 리페어 패턴을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 제 2 마스크 공정 단계는,
    상기 금속층 상에 포토레지스트층을 적층하고, 투과 영역과 차단 영역과 반투과 영역을 가지는 마스크를 위치시키며, 상기 반투과 영역은 상기 게이트 전극에 대응하여 위치시키는 단계와;
    상기 포토레지스트층에 대해 노광 공정과 현상 공정을 진행하여 높이가 높고 낮은 두께로 패턴되며, 상기 반투과 영역에 대응되는 부분은 높이가 낮은 포토레지스트패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 형성 후, 상기 금속층과 상기 반도체층에 대해 식각 공정을 진행하여 상기 데이터 배선과, 소스 및 드레인 전극 패턴과, 반도체층 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴에 대해 애싱 공정을 진행하여, 높이가 낮은 부분의 상기 포토레지스트 패턴을 제거하고 상기 소스 및 드레인 전극 패턴 일부를 노출하는 단계와;
    노출된 상기 소스 및 드레인 전극 패턴과 상기 반도체층 패턴 일부를 식각하여, 서로 이격된 상기 소스 전극과 상기 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  11. 기판 상에 게이트 배선과, 상기 게이트 배선과 연결되는 게이트 전극과, 데이터 배선 리페어 패턴을 형성하는 제 1 마스크 공정 단계와;
    상기 제 1 마스크 공정 단계 후에, 게이트 절연막과 반도체층과 금속층을 적층하고 패터닝하여 데이터 배선과, 상기 데이터 배선과 연결되는 소스 전극과, 상기 상기 소스 전극과 일정 간격 이격되고 상기 게이트 배선과 일정 간격 이격되며 이웃하는 상기 데이터 배선 방향으로 연장된 드레인 전극을 형성하는 제 2 마스크 공정 단계와;
    상기 제 2 마스크 공정 단계 후에, 보호막을 적층하고 패터닝하여 제 1 보호막홀을 형성하는 제 3 마스크 공정 단계와;
    상기 제 3 마스크 공정 단계 후에, 투명 도전성 금속층을 적층하고 패터닝하 여 화소 전극을 형성하는 단계를 포함하고,
    상기 제 1 보호막홀은 상기 데이터 배선과 상기 화소 전극 사이에 형성되는 액정표시장치용 어레이기판 제조방법.
  12. 제 11 항에 있어서,
    상기 제 3 마스크 공정 단계는,
    상기 드레인 전극과 상기 데이터 배선 사이에 제 2 보호막홀을 더욱 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 제 1 마스크 공정 단계는,
    상기 데이터 배선과 접촉하며, 상기 데이터 배선을 따라 데이터 배선 리페어 패턴을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 제 2 마스크 공정 단계는,
    상기 금속층 상에 포토레지스트층을 적층하고, 투과 영역과 차단 영역과 반투과 영역을 가지는 마스크를 위치시키며, 상기 반투과 영역은 상기 게이트 전극에 대응하여 위치시키는 단계와;
    상기 포토레지스트층에 대해 노광 공정과 현상 공정을 진행하여 높이가 높고 낮은 두께로 패턴되며, 상기 반투과 영역에 대응되는 부분은 높이가 낮은 포토레지스트패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 형성 후, 상기 금속층과 상기 반도체층에 대해 식각 공정을 진행하여 상기 데이터 배선과, 소스 및 드레인 전극 패턴과, 반도체층 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴에 대해 애싱 공정을 진행하여, 얇은 두께를 가지는 상기 포토레지스트 패턴을 제거하고 상기 소스 및 드레인 전극 패턴 일부를 노출하는 단계와;
    노출된 상기 소스 및 드레인 전극 패턴과 상기 반도체층 패턴 일부를 식각하여, 서로 이격된 상기 소스 전극과 상기 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
KR1020030058178A 2003-08-22 2003-08-22 액정표시장치용 어레이기판 및 그 제조방법 KR100620324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030058178A KR100620324B1 (ko) 2003-08-22 2003-08-22 액정표시장치용 어레이기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030058178A KR100620324B1 (ko) 2003-08-22 2003-08-22 액정표시장치용 어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050020329A KR20050020329A (ko) 2005-03-04
KR100620324B1 true KR100620324B1 (ko) 2006-09-13

Family

ID=37229267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030058178A KR100620324B1 (ko) 2003-08-22 2003-08-22 액정표시장치용 어레이기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100620324B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244043A (ja) * 1996-03-11 1997-09-19 Sony Corp 液晶表示装置
JPH09258244A (ja) * 1996-03-22 1997-10-03 Hitachi Ltd 液晶表示装置
JPH09325366A (ja) * 1996-06-06 1997-12-16 Casio Comput Co Ltd 液晶表示素子およびその製造方法
KR20030058327A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244043A (ja) * 1996-03-11 1997-09-19 Sony Corp 液晶表示装置
JPH09258244A (ja) * 1996-03-22 1997-10-03 Hitachi Ltd 液晶表示装置
JPH09325366A (ja) * 1996-06-06 1997-12-16 Casio Comput Co Ltd 液晶表示素子およびその製造方法
KR20030058327A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20050020329A (ko) 2005-03-04

Similar Documents

Publication Publication Date Title
US7180559B2 (en) Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
US7807486B2 (en) Liquid crystal display device and method of fabricating the same
US8603866B2 (en) Method of manufacturing array substrate for uniform and high quality images
US7777228B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7133105B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8969876B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101248003B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100971955B1 (ko) 액정표시장치용 어레이기판 제조방법
US6798442B1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
KR100997968B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050028531A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101202982B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100620324B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20080048861A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100823646B1 (ko) 반투과형 박막트랜지스터 어레이 기판 및 반투과형액정표시장치
KR20050110368A (ko) 액정표시장치용 어레이 기판과 제조방법
KR20080058762A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR100980011B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR20030058790A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR20080050739A (ko) 액정표시장치와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 14