KR100823646B1 - 반투과형 박막트랜지스터 어레이 기판 및 반투과형액정표시장치 - Google Patents

반투과형 박막트랜지스터 어레이 기판 및 반투과형액정표시장치 Download PDF

Info

Publication number
KR100823646B1
KR100823646B1 KR1020060051316A KR20060051316A KR100823646B1 KR 100823646 B1 KR100823646 B1 KR 100823646B1 KR 1020060051316 A KR1020060051316 A KR 1020060051316A KR 20060051316 A KR20060051316 A KR 20060051316A KR 100823646 B1 KR100823646 B1 KR 100823646B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel electrode
wiring
storage capacitor
film
Prior art date
Application number
KR1020060051316A
Other languages
English (en)
Other versions
KR20070000979A (ko
Inventor
신지 야마시타
유이치 마수타니
신고 나가노
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20070000979A publication Critical patent/KR20070000979A/ko
Application granted granted Critical
Publication of KR100823646B1 publication Critical patent/KR100823646B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

소스 배선과 반사 화소전극을 동일층에 설치한 반투과형 액정표시장치에 있어서, 소스 배선과 반사 화소전극과의 간격을 유지하여 형성했을 경우라도 반사 콘트라스트가 저하하지 않고, 투명 화소전극과 보조 용량 배선이 단락할 염려가 없어 점결함의 리페어가 가능한 반투과형 액정표시장치를 제공한다. 투명 화소전극(91)과 동일층에 있어서 반사 영역에 콘트라스트 저하 방지 전극(95)을 형성한다. 그리고, 평면에서 볼 때 보조 용량 배선(24)과 겹치지 않는 위치에, 콘트라스트 저하 방지 전극(95)과 투명 화소전극(91)을 접속하기 위한 접속 배선(202)을 설치한다. 콘트라스트 저하 방지 전극(95)과 대향전극(도시 생략)사이에 면간 단락이 생겼을 경우에는, 접속 배선(202)에 있어서 콘트라스트 저하 방지 전극(95)을 투명 화소전극(91)로부터 절단한다.
소스 배선, 반사 화소전극, 투명 화소전극, 콘트라스트 저하 방지 전극

Description

반투과형 박막트랜지스터 어레이 기판 및 반투과형 액정표시장치{SEMI-TRANSPARENT TFT ARRAY SUBSTRATE, AND SEMI-TRANSPARENT LIQUID CRYSTAL DISPLAY}
도 1은 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 화소를 나타내는 평면도.
도 2는 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 화소를 나타내는 단면도.
도 3은 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 투명 화소전극의 접속 배선 근방의 확대 평면도.
도 4는 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 제조 공정을 나타내는 단면도.
도 5는 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 제조 공정을 나타내는 단면도.
도 6은 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 제조 공정을 나타내는 단면도.
도 7은 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 제조 공정을 나타내는 단면도.
도 8은 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 제조 공정을 나타내는 평면도.
도 9는 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 제조 공정을 나타내는 평면도.
도 10은 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 제조 공정을 나타내는 평면도.
도 11은 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 제조 공정을 나타내는 단면도.
도 12는 종래의 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판 및 대향기판을 나타내는 단면도.
도 13은 실시예 1에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판 및 대향기판을 나타내는 단면도.
도 14는 실시예 2에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 투명 화소전극의 접속 배선 근방의 확대 평면도.
도 15는 실시예 3에 따른 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기판의 투명 화소전극의 접속 배선 근방의 확대 평면도이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 투명 절연성 기판 21 : 게이트 전극
22 : 게이트 배선 23 : 제1의 보조 용량 전극
24 : 보조 용량 배선 25 : 제2의 보조 용량 전극
3 : 제1의 절연막(게이트 절연막) 4 : 반도체 능동막
5 : 오믹 콘택막 61 : 소스 전극
62 : 드레인 전극 63 : 소스 배선
64 : TFT 65 : 반사 화소 전극
66 : 콘택 에어리어 7 : 제2의 절연막
81 : 콘택홀 91 : 투명 화소전극
95 : 콘트라스트 저하 방지 전극 100 : 액정층
101 : 대향용 투명절연성 기판 110 : 대향기판
120 : 블랙 매트릭스 121 : 컬러필터
130 : 오버코트층 195 : 대향투명전극
202 : 접속 배선 203, 205 : 슬릿
T : 투과 영역 S : 반사 영역
R : 블랙 매트릭스가 배치되는 경계
[기술분야]
본 발명은, OA기기 등의 화상, 문자정보의 표시장치로서 이용되는 액티브 매트릭스 방식의 액정표시장치에 관하며, 특히 화소영역에 빛을 투과하는 투과 영역 과 주위광을 반사하는 반사 화소전극을 가지는 반투과형 액정표시장치에 관한 것이다.
[배경기술]
종래의 일반적인 반투과형 액정표시장치에 이용되는 반투과형 TFT(박막트랜지스터)어레이 기판(이하 간단히, 「TFT어레이 기판」이라고 칭하는 경우가 있다.)의 각 화소에는, 표시면의 배면에 설치한 백라이트 광을 투과시키기 위한 투과 영역과, 액정층에 입사한 주위광을 반사시키기 위한 반사 영역이 설치되어 있다.
이러한 반투과형 액정표시용 TFT어레이 기판에 있어서, 반사 영역을 구성하는 반사 화소전극과, 소스 전극을 구비한 소스 배선 및 드레인 전극을 동일층에 형성하여, 제조 공정을 간략화하는 구조 및 제조 방법이 알려져 있다.
그리고, 반투과형 액정표시장치에 있어서, 소스 배선과 반사 화소전극을 동일층에 설치했을 경우, 양자의 단락에 의한 결손을 방지하기 위해, 소스 배선과 반사 화소전극과의 간격을 유지하여 형성해야 한다. 이 간격의 최하층에는 보조 용량 전극 및 보조 용량 배선을 형성하고 있다. 이 때문에, TFT어레이 기판과 대향하는 대향기판에 설치된 대향전극과, 보조 용량 전극 및 보조 용량 배선이 대향한다.
또한, 본 발명에 관련된 발명이 특허문헌 1에 개시되어 있다.
[특허문헌 1] 일본국 공개특허공보 특개2001-343660호
[발명의 개시]
그러나, 종래의 TFT어레이 기판의 구조에 있어서는, 보조 용량 전극 및 보조 용량 배선과 대향전극은 동 전위이기 때문에, 이 유지한 간격에 존재하는 액정층에는 전계가 가해지지 않는다. 이 때문에, 표시면으로부터 입사하여 소스 배선과 반사 화소전극 사이에 있에서의 보조 용량 전극 및 보조 용량 배선에서 반사하는 반사광을 전계에 의해 억제할 수 없게 되므로, 반사 콘트라스트를 저하시키는 문제가 있었다.
본 발명은, 상기 문제를 해결하기 위해 행해진 것으로, 소스 배선과 반사 화소전극을 동일층에 설치한 반투과형 액정표시장치에 있어서, 소스 배선과 반사 화소전극과의 간격을 유지하여 형성했을 경우라도 반사 콘트라스트가 저하하지 않고, 투명 화소전극과 보조 용량 배선 사이에 단락을 일으키지 않고 점결함의 리페어가 가능한 반투과형 액정표시장치를 제공하는 것이다.
[과제를 해결하기 위한 수단]
청구항 1에 기재된 반투과형 TFT어레이 기판은, 절연성 기판 위에 형성된 보조 용량 전극을 가지는 보조 용량 배선과, 상기 절연성 기판의 위쪽에 있어서, 투과 영역에 형성된 투명 화소전극과, 상기 투명 화소전극과 동일층에 있어서 반사 영역에 형성된 콘트라스트 저하 방지 전극을 구비하는 반투과형 TFT어레이 기판이며, 평면에서 볼 때 상기 보조 용량 배선과 겹치지 않는 위치에, 상기 콘트라스트 저하 방지 전극과 상기 투명 화소전극을 접속하기 위한 접속 배선이 설치되어 있는 것을 특징으로 한다.
[발명을 실시하기 위한 최선의 형태]
<실시예 1>
<A-0. 배경기술>
본 발명의 배경기술이 되는 반투과형 액정표시장치에 있어서는, TFT어레이 기판의 반사 영역의 최상층에 콘트라스트 저하 방지 전극이 설치된다. 그리고, 콘트라스트 저하 방지 전극은, 소스 배선과 반사 화소전극과의 사이에 배치되어 있다.
콘트라스트 저하 방지 전극을 형성하는 것으로, 콘트라스트 저하 방지 전극과 대향전극간의 액정층에 전계가 인가되고, 보조 용량 전극으로부터의 반사광이 표시면에 출사하지 않아, 반사 콘트라스트가 높은 양호한 표시 특성을 얻을 수 있다.
그러나, 콘트라스트 저하 방지 전극이 반사 영역의 최상층에 형성되어 있기 때문에, 대향전극과 콘트라스트 저하 방지 전극 사이에 도전성의 이물질 등이 있는 경우에 면간 단락이 일어날 가능성이 있었다.
반사 영역에 있어서의 TFT어레이 기판과 컬러필터 기판간의 거리는, 투과 영역에 있어서의 거리의 1/2이기 때문에, 이물질의 높이가 투과 영역에 있어서의 TFT어레이 기판과 컬러필터 기판간의 거리의 1/2이라도, 대향전극과 면간 단락한다. 그리고, 면간 단락하면, 그 화소는 점결함이 된다.
여기에서, 면간 단락이 생긴 화소는, 대향전극과 TFT어레이 기판에 형성된 화소전극(투과 화소전극 및 반사 화소전극) 사이에 전압을 인가하지 않을 때에 빛을 통과시키는 N/W(노멀리 화이트)의 경우에는, 휘점결함이 되고, 전압을 인가하지 않을 때에 빛이 통과하지 않는 N/B(노멀리 블랙)의 경우에는, 흑점결함이 된다.
그리고, 반투과형의 액정표시 패널은, N/W로서 제작되므로, 면간 단락이 발생하면 휘점결함이 된다.
이와 같이 반사 영역의 최상층에 형성된 콘트라스트 저하 방지 전극과 대향전극과의 사이에 도전성의 이물질이 끼여 면간 단락에 의한 점결함이 발생했을 경우, 레이저에 의해 콘트라스트 저하 방지 전극을 절단함으로써, 점결함의 리페어를 실시할 필요가 있다.
그러나, 평면에서 볼 때, 콘트라스트 저하 방지 전극과 투명 화소전극을 접속하기 위한 접속 배선이, 그 하층에 형성된 보조 용량 배선과 겹치고 있다.
그 때문에 콘트라스트 저하 방지 전극을 접속 배선에 있어서 투명 화소전극으로부터 절단한 후에, 절단부에서 투명 화소전극이 보조 용량 배선과 단락할 가능성이 있다.
그래서 본 발명은, 투명 화소전극과 보조 용량 배선이 단락할 염려가 없으며, 콘트라스트 저하 방지 전극의 절단에 의한 점결함의 리페어가 가능한 TFT어레이 기판을 제공한다.
이하, 본 발명의 반투과형 액정표시장치를 구성하는 반투과형 TFT어레이 기 판(10)(이하, 간단히 「TFT어레이 기판」이라고 칭할 경우가 있다.) 및 TFT어레이 기판(10)의 제조 방법에 관한 실시예를 도면에 의거하여 설명한다. 각 도면에 있어서 동일한 부호는, 동일 또는 실질적으로 동일한 구성으로서 설명을 생략한다.
<A-1.전체구성>
도 1은, 본 실시예에 따른 TFT어레이 기판(10)의 개략적인 구성을 나타내는 평면도, 도 2는, 도 1에 나타내는 TFT어레이 기판(10)의 화살 표시 A-A선(소스 배선부 및 반사 영역:S), 화살 표시 B-B선(투과 영역:T), 화살 표시 C-C선(TFT부)에서 본 단면도이다. 도 3은, TFT어레이 기판(10)을 구성하는 투명 화소전극에 형성된 접속 배선(202) 근방의 확대 평면도이다.
도 4부터 도 7은, 본 실시예에 따른 TFT어레이 기판(10)의 제조 방법에 관하여 설명하기 위한 단면도, 도 8부터 도 11은 본 실시예에 따른 TFT어레이 기판(10)의 제조 방법에 관하여 설명하기 위한 평면도이다.
도 1에 있어서, TFT어레이 기판(10)위에 설치된 각 화소는, 빛을 투과시키는 투과 영역 T과, 액정층에 입사한 주위광을 반사시키는 반사 영역 S으로 구성되어 있다.
도 1, 도 2에 있어서, 유리 기판등의 투명절연성 기판(절연성 기판)(1)위에는, 제1의 도전막으로 이루어지는 게이트 전극(21)을 구비한 게이트 배선(22), 백라이트로부터의 누설광을 방지하기 위해서 또는 일정 기간전압을 유지하기 위해, 제1의 보조 용량 전극(23) 및 제2의 보조 용량 전극(25)을 구비한 보조 용량 배선(Cs배선 : 도 1에 있어서, 굵은선으로 표시되고 있다.)(24)이 형성되고, 이 상층 에 제1의 절연막(3)이 설치된다.
게이트 전극(21)위에는, 제1의 절연막(게이트 절연막)(3)을 통해 반도체층인 반도체 능동막(4) 및 오믹 콘택막(5)이 형성되어 있다. 반도체 능동막(4), 제 1절연막을 게이트 전극(21) 및 오믹 콘택막(5)과 소스 전극(61) 및 드레인 전극(62)에 의해 스위칭 소자인 TFT(64)가 구성되어 있다.
또 소스 전극(61)으로부터 연장한 소스 배선(63)이, 제1의 절연막(3)을 통해 게이트 배선(22)과 교차하도록 설치된다. 또한 이 교차부 및 소스 배선(63)에는, 내전압을 향상시키기 위해서 반도체 능동막(4) 및 오믹 콘택막(5)을 잔존시킨다.
반사 영역 S은 드레인 전극(62)으로부터 연장된 반사 화소전극(65)으로 형성되고 있다. 즉, 반사 화소전극(65)은 제2의 도전막을 사용하여 형성되고 있고, 이 때문에, 제2의 도전막으로서는, 적어도 그 표면층에 반사율이 높은 금속막을 가지는 박막이 사용된다.
또한 반사 화소전극(65)과 소스 배선(63)과의 단락에 의한 결함을 방지하기 위해서, 반사 화소전극(65)은 소스 배선(63)으로부터 소정의 간격 L(바람직하게는 5㎛∼10㎛정도)을 유지하여 배치한다.
상기 구성요소를 덮도록 제2의 절연막(7)을 설치하고, 반사 화소전극(65)상의 제2의 절연막(7)의 일부를 제거하여 콘택홀(81)을 형성한다.
그 상층에 투과율이 높은 도전막(이하, 투명 도전막이라고 칭한다)으로 이루어지는 투과 화소전극(91)이 형성되어, 투과 영역 T을 형성한다.
즉, 투명절연성 기판(1)의 위쪽에 있어서, 투과 영역 T에 투명 화소전극(91) 은 형성되어 있다.
투과 화소전극(91)은 콘택홀(81)을 통해 반사 화소전극(65)과 전기적으로 접속되며, 또한 반사 화소전극(65)을 통해 드레인 전극(62)과 전기적으로 접속되어 있다.
또한 반사 화소전극(65)과 소스 배선(63)과의 간격 L위에는, 제2의 절연막(7)을 통해 투명 도전막에 의해 형성된 콘트라스트 저하 방지 전극(95)을 배치한다. 콘트라스트 저하 방지 전극(95)은, 투명 화소전극(91)과 동일층에 있어서, 반사 영역 S에 형성되어 있다.
그리고, 본 실시예에 있어서, 콘트라스트 저하 방지 전극(95)은 소스 배선(63)을 따르도록, 소스 배선(63)과 거의 평행하게 형성한다.
<A-2. 접속 배선의 구성>
또한 평면에서 볼 때 상기 보조 용량 배선(24)과 겹치지 않는 영역에, 서로 분리하여 배치되어 있는 콘트라스트 저하 방지 전극(95)과 투명 화소전극(91)을 서로 접속하는 기능을 나타내는 접속 배선(202)이 형성되어 있다.
그리고 후술하는 바와 같이, 도전성의 이물질이 콘트라스트 저하 방지 전극(95)과 대향전극 사이에 끼워짐으로써, 콘트라스트 저하 방지 전극(95)과 대향전극이 단락했을 경우에는, 접속 배선(202)에 있어서, 레이저 커트에 의해 콘트라스트 저하 방지 전극(95)은 투명 화소전극(91)으로부터 절단되어 잘려나간다.
도 3은, 접속 배선(202)의 근방(201)의 확대 평면도이다. 도 3에 나타나 있는 바와 같이, 한쌍의 슬릿(203)이 투 명화소전극(91) 또는 콘트라스트 저하 방지 전극(95)의 한편에 설치되어 있다. 그결과, 도 3에 나타낸 바와 같이, 투명 화소전극(91)의 일단부(91A)와 콘트라스트 저하 방지 전극(95) 일단부(95A)는 한편의 슬릿(203)의 존재에 의해 서로 격리·대향배치되어 있고, 마찬가지로 투명 화소전극(91)의 타단부(91B)와 콘트라스트 저하 방지 전극(95)의 타단부(95B)는 한편의 슬릿(203)의 연장방향으로 직교하는 방향으로 연장한 다른 편의 슬릿(203)의 존재에 의해 서로 격리·대향배치되어 있다. 그러나, 한편의 슬릿(203)이 다른 편의 슬릿(203)과 교차·서로 접속하지 않도록 투명 화소전극(91)의 일단부(91A)와 콘트라스트 저하 방지 전극(95)의 일단부(95A)는 양단부(91A, 95A) 사이에 새롭게 배치된 접속 배선(202)에 의해 서로 접속되어 있다. 이 접속 배선(202)의 치수 및 형상은 폭이 모두 A1의 양 슬릿(203)의 치수 및 형상에 의해 규정된다. 즉, 접속 배선(202)의 긴 방향의 치수(C1)는 투명 화소전극(91)의 일단부(91A)의 길이를 X로 하고, 양 슬릿(203)의 긴 방향의 치수를 Y로 하여 C1=X-A1-Y에 의해 규정된다. 게다가, 평면에서 볼 때, 접속 배선(202)의 형상은 직사각형이고, 그 짧은 방향의 치수는 양 슬릿(203)의 폭A1보다 조금 작은 값이다.
그리고, 면간 단락이 발생했을 경우에는, 콘트라스트 저하 방지 전극(95)은, 접속 배선(202)을 따라 레이저 컷트된다.
다음에 슬릿(203)의 치수에 관하여 설명한다. 도 3에 있어서, 폭 A1의 크기는, 콘택홀(81)의 위치에 의해 어느 정도 한정된다. 그리고, 슬릿(203)의 폭 A1을 크게 하면 콘트라스트 저하 방지 전극(95)과 대향 전극 사이에 전계가 인가되지 안흔 영역이 커지기 때문에, 빛 누설하는 영역이 넓어진다.
또 치수 B1에 관해서도 마찬가지로, 레이저 커트시에 보조 용량 배선(24)과의 단락을 피하기 위해서 큰만큼 좋지만, 크게 하면, 대향전극과의 사이에 전계가 인가되지 않는 영역이 커져, 빛 누설하는 영역이 넓어진다.
접속 배선(202)은, 레이저 리페어시에 레이저 커트되는 영역이며, 그리고, 접속 배선(202)의 치수 C1는, 레이저 리페어에 있어서 사용하는 장치의 가공 정밀도에 의해 결정된다. 정밀가공이 가능한 리페어 장치이면, C1의 치수는 작게 할 수 있다.
이상에서 설명한 바와 같이, A1, B1 및 C1의 치수를 크게 하면, 투명 화소전극(91)인 ITO가 없는 영역이 커지므로, 대향전극과의 사이에 전계가 인가되지 않는 영역이 넓어진다. 그리고, 빛 누설하는 영역이 넓어지므로, 콘트라스트가 작아진다. 그 때문에 A1, B1 및 C1의 치수는 5㎛이하로 하는 것이 바람직하다. 구체적으로는, 슬릿(301)은, A1=3㎛, B1=3㎛, C1=5㎛의 치수로 형성하는 것이 바람직하다.
<B.제조 공정>
다음에 본 실시예 1에 있어서의 반투과형 액정표시장치의 제조 공정에 대해서, 도 4부터 도 11을 사용하여 설명한다.
우선, 도 4 및 도 8에 나타나 있는 바와 같이, 유리 기판 등의 투명절연성 기판(1)을 세정하여 표면을 정화한 후, 이 투명절연성 기판(1)위에 스퍼터링법 등에 의해 제1의 도전막을 성막하고, 패터닝을 행한다.
제1의 도전막으로서는, 예를 들면 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta), 티타늄(Ti) 또는 알루미늄(Al)으로 이루어지는 막, 또는 이들을 주성분으로 하는 합금 등으로 이루어지는 박막이 이용된다. 본 실시예에서는, 제1의 도전막으로서 막두께 400nm의 크롬막을 성막한다.
또한, 제1의 도전막 위에는, 후술의 공정으로 드라이에칭에 의해 콘택홀(81)이 형성되고, 콘택홀(81)안에는, 전기적 접속을 얻기 위한 도전성 박막(투명 도전막)이 형성되므로, 표면산화가 생기기 어려운 금속박막이나 산화되어도 도전성을 가지는 금속박막을 제1의 도전막으로서 사용하는 것이 바람직하다.
또한 제1의 도전막으로서 Al계의 재료를 이용할 경우에는, 표면산화에 의한 도전성의 열화를 방지하기 위해서, 표면에 질화 Al막을 형성하거나, 또는 Cr, Mo, Ta, Ti등의 막을 형성하면 좋다.
다음에 제1의 사진제판공정으로 제1의 도전막을 패터닝하고, 게이트 전극(21), 게이트 배선(22), 제1의 보조 용량 전극(23) 및 보조 용량 배선(24), 제2의 보조 용량 전극(25)을 형성한다.
제1의 보조 용량 전극(23)은 반사 영역 S의 거의 전체면에 형성하고, 제2의 보조 용량 전극(25)은 후술하는 소스 배선(63)을 따르도록 형성한다. 사진제판공정에서는 기판을 세정후, 감광성 레지스트를 도포, 건조한 후에, 소정의 패턴이 형성된 마스크를 통해 노광하고, 현상함으로써 기판 위에 마스크 패턴을 전사한 레지스트를 형성하여, 감광성 레지스트를 가열경화시킨 뒤에 제1의 도전막의 에칭을 행하고, 그 후 감광성 레지스트를 박리한다.
또한, 제1의 도전막의 에칭은, 공지한 에천트를 사용하여 습식 엣칭법으로 행할 수 있다. 예를 들면 제1의 도전막이 크롬으로 구성되어 있는 경우에는, 제2질산 세륨 암모늄 및 질산이 혼합된 수용액이 사용된다.
또한 제1의 도전막의 에칭에 있어서는, 패턴 엣지의 단차부에 있어서의 절연막의 커버리지를 향상시켜서 다른 배선과의 단차부에서의 단락을 방지하기 위해, 패턴 엣지 단면이 사다리꼴 형상의 테이퍼 형상이 되도록 테이퍼 에칭하는 것이 바람직하다.
다음에 도 5 및 도 9에 나타나 있는 바와 같이 플라즈마 CVD법 등에 의해 제1의 절연막(3), 반도체 능동막(4), 오믹 콘택막(5)을 연속하여 성막하고, 패터닝을 행한다. 게이트 절연막이 되는 제1의 절연막(3)으로서는, SiNx막, SiOy막, SiOzNw막 중 어느 하나의 단층막 또는 이들을 적층한 다층막이 이용된다(또한, x, y, z, w는 각각 화학량론 조성을 나타내는 정수이다).
제1의 절연막(3)의 막두께는, 얇을 경우에는 게이트 배선(22)과 소스 배선(63)의 교차부에서 단락을 일으키기 쉬우며, 두꺼울 경우에는 TFT의 ON전류가 작아져 표시 특성이 저하하는 것으로부터, 제1의 도전막보다 두껍게 형성하지만, 될 수 있는 한 얇게 하는 것이 바람직하다.
또한 제1의 절연막(3)은 핀홀 등의 발생에 의한 층간 쇼트를 방지하기 위해서, 여러번에 나누어 성막하는 것이 바람직하다. 본 실시예에서는, 막두께 300nm의 SiN막을 성막한 후, 다시 막두께100nm의 SIN막을 성막함으로써, 막두께 400nm의 SiN막을 제1의 절연막(3)으로서 형성한다.
반도체 능동막(4)으로서는, 아모퍼스 실리콘(a-Si)막, 폴리실리콘(p-Si)막 등이 이용된다. 반도체 능동막(4)의 막두께는, 얇을 경우에는 후술하는 오믹 콘택막(5)의 드라이에칭시에 막의 소실이 발생하고, 두꺼울 경우에는 TFT의 ON전류가 작아지는 것으로부터, 오믹 콘택막(5)의 드라이에칭시에 있어서의 에칭량의 제어성과, 필요로 하는 TFT의 ON전류값을 고려하여 선택한다. 본 실시예 1에서는, 반도체 능동막(4)으로서 막두께 150nm의 a-Si막을 성막한다.
오믹 콘택막(5)으로서는, a-Si에 인(P)을 미량으로 도핑한 n형a-Si막 또는 n형p-Si막이 이용된다. 본 실시예에서는, 오믹 콘택막(5)으로서 막두께 30nm의 n형 a-Si막을 성막한다.
다음에 제2 사진제판공정에서, 반도체 능동막(4) 및 오믹 콘택막(5)을 적어도 TFT부가 형성되는 부분에 잔존하도록 패터닝 한다. 또한, 반도체 능동막(4) 및 오믹 콘택막(5)은 TFT부가 형성되는 부분의 이외에, 게이트 배선(22)과 소스 배선(63)이 교차하는 부분 및 소스 배선(63)이 형성되는 부분에도 잔존시킴으로써, 내전압을 크게 할 수 있다.
또한, 반도체 능동막(4) 및 오믹 콘택막(5)의 에칭은, 공지한 가스 조성(예 를 들면 SF6과 02의 혼합 가스 또는 CF4과 02의 혼합 가스)을 사용하여 드라이 에칭법으로 행할 수 있다.
다음에 도 6 및 도 10에 나타나 있는 바와 같이 스퍼터링법 등에 의해 제2의 도전막을 성막하여 패터닝을 행한다. 제2의 도전막으로서는, 예를 들면 크롬, 몰리브덴, 탄탈, 티타늄 또는 이들을 주성분으로 하는 합금을 제1층(6a), 알루미늄, 은(Ag) 또는 이들을 주성분으로 하는 합금을 제2층(6b)으로 한 박막을 사용하여 형성한다.
제1층(6a)는, 오믹 콘택층(5) 및 제1의 절연막(3)위에, 이들에 직접 접촉하도록 성막되고, 제2층(6b)을 이 제1층(6a)위에 그것에 직접 접촉하도록 겹쳐 성막한다. 제2의 도전막은 소스 배선(63) 및 반사 화소전극(65)으로서 이용되므로, 배선 저항 및 표면층의 반사 특성을 고려하여 구성할 필요가 있다. 본 실시예에서는, 제2의 도전막의 제1층(6a)으로서 막두께 100nm의 크롬막, 그 제2층(6b)으로서 막두께 300nm의 AlCu막을 성막한다.
다음에 제3 사진제판공정에서 제2의 도전막을 패터닝 하고, 소스 전극(61)을 구비한 소스 배선(63), 드레인 전극(62)을 구비한 반사 화소전극(65)을 형성한다. 드레인 전극(62)과 반사 화소전극(65)은 동일층에서 연속하여 형성되고 있기 때문에, 드레인 전극(62)과 반사 화소전극(65)은 동일층내에서 전기적으로 접속되어 있다. 제2의 도전막의 에칭은, 공지한 에천트를 사용하여 습식 엣칭법으로 행할 수 있다.
계속해서, TFT부의 오믹 콘택막(5)의 중앙부를 에칭 제거하고, 반도체 능동 막(4)을 노출시킨다. 오믹 콘택막(5)의 에칭은, 공지한 가스 조성(예를 들면 SF6과 02의 혼합 가스 또는 CF4과 02의 혼합 가스)을 사용하여 드라이 에칭법으로 행할 수 있다.
또한 콘택홀(81)을 형성하는 부분의 AlCu로 형성한 제 2층(6b)을 제거하고, 콘택 에어리어(66)를 형성한다. 제3 사진제판공정시에, 콘택홀(8)을 형성하는 부분의 포토레지스트 두께가 얇게 완성되도록 하프톤 노광 등의 방법을 사용하여 노광하고, 오믹 콘택막(5)의 드라이 에칭 후에 산소 플라즈마 등을 사용하여 레시트의 감막처리함으로써 콘택홀(8)을 형성하는 부분의 레지스트만을 제거하고, AlCu의 습식 에칭을 행하는 것으로 형성할 수 있다. 이에 따라 투명 도전막과 콘택하는 제2 도전막의 표면은, 제 1층(6a)의 크롬이 되어 양호한 도전율을 가지는 콘택을 얻을 수 있다.
여기에서, 하프톤 노광 프로세스에 관하여 설명한다. 하프톤 노광에서는, 하프톤 마스크, 예를 들면 마스크의 Cr의 패턴에 농담을 갖게 한 마스크를 통해 노광함으로써, 노광 강도를 조정하여 포토레지스트의 잔존 막두께를 제어한다. 그 후에 우선, 포토 레지스터가 완전히 제거되고 있는 부분의 제 2층(6b)의 에칭을 행한다.
다음에 포토레지스트를 산소 플라즈마 등을 이용하여 감막 처리함으로써, 잔존막 두께가 적은 부분의 포토레지스트가 제거된다. 다음에 포토레지스트의 잔존막 두께가 적은 부분(포토레지스트가 제거되어 있다)에서 제 2층(6b)의 에칭을 행 한다. 이에 따라 1회의 사진제판공정에 의해 2공정분의 패터닝이 가능하게 된다.
제2의 도전막의 표면에, 질화 알루미늄합금(AlCuN)등을 형성한 경우, 반사율은 약간 저하하지만, 후술하는 투명 도전막(91)과의 양호한 콘택을 얻을 수 있기 때문에, 상기 콘택 에어리어(66)를 형성하는 공정은 생략할 수 있다.
다음에 플라즈마CVD법 등에 의해 제2의 절연막(7)을 성막한다. 제2의 절연막(7)으로서는, 제1의 절연막(3)과 같은 재질에 의해 형성할 수 있으며, 막두께는 하층 패턴의 커버리지를 고려하여 정하는 것이 바람직하다. 본 실시예에서는, 제2의 절연막(7)으로서 막두께 500nm의 SiN막을 성막한다.
다음에 제4 사진제판공정에서 제2의 절연막(7)을 패터닝하고, 반사 화소전극(65)위에 콘택홀(81)을 형성한다. 제2의 절연막(7)의 에칭은, 공지한 에천트를 사용하여 습식 엣칭법 또는 공지한 가스 조성을 사용하여 드라이에칭법으로 행할 수 있다.
다음에 도 7 및 도 11에 나타나 있는 바와 같이, 스퍼터링법 등에 의해 투명 도전막을 성막하고, 패터닝을 행한다. 투명 도전막으로서는 ITO, SnO2등을 사용할 수 있고, 특히 화학적 안정성의 관점에서 ITO를 사용하는 것이 바람직하다. 또한, ITO는, 결정화 ITO 또는 아모퍼스 ITO(a-ITO)의 어느 것이라도 좋지만, a-ITO를 사용한 경우에는, 패터닝후, 결정화 온도 180℃이상으로 가열하여 결정화시킬 필요가 있다. 본 실시예에서는, 투명 도전막으로서 막두께 80nm의 a-ITO를 성막한다.
다음에 제5의 사진제판공정에서 투명 도전막을 패터닝하고, 투과 영역 T에 투과 화소전극(91)을 형성한다. 패터닝 시의 편차 등을 고려하여, 반사 영역 S과 투과 영역 T과의 경계부에 있어서, 투과 화소전극(91)은, 제2의 절연막(7)을 통해 반사 화소전극(65)과 일부 겹치도록 형성한다. 경계부 이외의 반사 영역 S에는 투명 도전막을 형성하지 않도록 하여, 반사율이 저하하는 것을 방지한다.
또한 투명 도전막과 제1의 절연막(3) 및 제2의 절연막(7)과의 사이의 전압의 감소가 방지되므로, 투과 화소전극(91)과 반사 화소전극(65)의 전압을 거의 동전위로 할 수 있다. 또한 반사 화소전극(65)과 투과 화소전극(91)의 접속 배선에 대한 콘택홀(81)의 측벽부는 투명 도전막에 의해 피복된다.
본 실시예에서는, 반사 화소전극(65)과 소스 배선(63)과의 간격 L위에, 제2의 절연막(7)을 통해, 반사 콘트라스트의 저하를 방지하기 위한 콘트라스트 저하 방지 전극(95)을 투명 도전막으로 형성한다. 콘트라스트 저하 방지 전극(95)은, 소스 배선(63)을 따라, 제1의 보조 용량 전극(23)에 겹치는 위치에, 소스 배선(63)과 거의 평행하게 형성한다.
또한 도 1에 나타나 있는 바와 같이 적어도 상기 소스 배선과 대향하여 형성되는 상기 반사 화소 전극의 단부로부터, TFT어레이 기판(10)과 대향하여 배치되는 대향 기판(후술)의 블랙 매트릭스가 배치되는 경계 R에 대응하는 위치까지 콘트라스트 저항 방지 전극(95)을 형성한다. 콘트라스트 저하 방지 전극(95)은 제1절연막(3) 및 제2의 절연막(7)을 통해 반사 화소전극(65)의 일부와 겹치는 위치에 형성해도 좋다. 또한, 콘트라스트 저하 방지 전극(95)은 투과 화소전극(91)으로부터 연장시켜서 형성하는 것으로, 제조 공정을 간략화할 수 있다.
이와 같이 하여 형성된 TFT어레이 기판(10)은, 그 후의 셀화 공정에 있어서 배향막이 도포되어, 일정한 방향으로 러빙 처리가 실시된다. 마찬가지로, TFT어레이 기판(10)과 대향하는 대향기판(도시 생략)은, 다른 투명절연성 기판 위에 화소영역을 포위하는 블랙 매트릭스를 구비하고, 이 포위된 영역에 컬러필터를 형성한다. 컬러필터의 상층에는 보호막, 대향투명전극 등을 퇴적하고, 배향막이 도포되어 러빙 처리가 실시된다.
이러한 TFT어레이 기판(10)과 대향기판을 서로의 배향막이 마주 향하도록 스페이서를 통해 겹치고, 기판 가장자리부분을 씰재에 접착하여, 양쪽 기판 사이에 액정을 밀봉한다. 이와 같이 형성된 액정 셀의 양면에 편광판을 붙인 후, 배면에 백라이트 유닛에 부착함으로써, 반투과형 액정표시장치가 완성된다.
또한, 대향기판에 있어서의, TFT어레이 기판(10)상의 반사 영역 S과 대향하는 부분에는, 투명 유기막을 형성하고, 반사 영역 S의 액정층의 두께가 투과 영역 T보다 얇아지도록 하는 것으로, 반사와 투과의 전기광학특성을 쉽게 맞출 수 있다.
도 12는, 종래의 TFT어레이 기판(10)의 단면도와, 이 TFT어레이 기판(10)과 대향하는 대향 기판의 단면도, 도 13은 도 1에 도시하는 TFT어레이 기판(10)의 화살표 A-A선에서 본 단면도와, 이 TFT어레이 기판(10)과 대향하는 대향 기판의 단면도이다.
<C.동작>
도 12, 도 13을 사용하여 본 발명의 동작을 설명한다. 도 12, 도 13에 있어서, TFT어레이 기판(10)과 대향하여 배치되는 대향 기판(110)은, 대향용 투명절연성 기판(101)위에 차광을 위한 블랙 매트릭스(120), 컬러필터(121), 오버코트 층(130), 대향 투명전극(195)이 형성되어 이루어진다.
또한, 도 13은, 콘트라스트 저하 방지 전극(95)과 대향 전극(195) 사이에 도전성의 이물질(204)이 있으며, 면간 단락이 일어난 상태를 나타내고 있다.
도 12에 나타나 있는 바와 같이 종래의 반투과형 액정표시장치에, 일반적인 노멀리 화이트 모드(전계의 인가가 없을 때에 백색 표시가 되는 모드)를 채용했을 때에 전계를 인가하면, 소스 배선(63)과 반사 화소전극(65)과의 사이에 설치한 간격 L에 형성한 보조 용량 전극(23)과, 대향하는 대향전극기판(110)상의 대향전극(195)이 거의 동전위가 되고, 이 부분의 액정층(100)에는 전계가 인가되지 않아 항상 화이트 표시상태가 되어버린다.
따라서, 도면 중 D로 나타내는 바와 같이, 표시면(111)(주위광 입사면)으로부터 들어온 빛은, 보조 용량 전극(23)으로 반사하고, 다시 표시면(111)을 통해 출사하게 되어, 반사 콘트라스트 저하의 원인이 된다.
본 발명에 있어서는, 도 13에 나타나 있는 바와 같이 소스 배선(63)과 반사 화소전극(65)과의 간격 L위에 적어도 상기 소스 배선과 대향하여 형성되는 상기 반사 화소전극의 단부로부터, 대향기판의 블랙 매트릭스가 설치되는 경계 R에 대응하는 위치까지, 제1의 절연막(3) 및 제2의 절연막(7)을 통해 콘트라스트 저하 방지 전극(95)을 설치함으로써, 콘트라스트 저하 방지 전극(95)과 대향전극(95)과의 사이의 액정층(100)에 전계가 인가되므로, 간격 L부터의 보조 용량 전극(23)의 반사광이 표시면(111)에 출사하지 않아, 반사 콘트라스트가 높은 양호한 표시 특성을 얻을 수 있다.
여기에서, 도 13에 나타나 있는 바와 같이, 도전성의 이물질(204)에 의해 면간 단락이 생겼을 경우에는, 콘트라스트 저하 방지 전극(95)을 접속 배선(202)(도 1, 3참조)에 있어서 투명 화소전극(91)으로부터 분리하는 것으로, 면간 단락을 해소할 수 있다.
그리고, 접속 배선(202)이 보조 용량 배선(24)으로부터 떨어진 위치에 있기 때문에 콘트라스트 저하 방지 전극(95)을 절단했을 때에, 투명 화소전극(91)과 보조 용량 배선(24)이 단락할 염려는 없다.
또한, 접속 배선(202)은, 상기 투명 화소전극(95) 또는 상기 콘트라스트 저하 방지 전극(95)에 설치된 한쌍의 슬릿(203)에 끼워져 있기 때문에, 폭이 좁아지고 있다. 그 때문에 접속 배선(202)에 있어서 콘트라스트 저항 방지 전극(95)을 용이하게 절단할 수 있다.
<D.효과>
이상에서 설명한 바와 같이, 본 실시예에 따른 TFT어레이 기판(10)은, 평면에서 볼 때에 보조 용량 배선(24)과 겹치지 않는 위치에, 콘트라스트 저하 방지 전극(95)과 투명 화소전극(91)을 접속하기 위한 접속 배선(202)이 설치된다.
그 결과, 접속 배선(202)에 있어서 콘트라스트 저하 방지 전극(95)을 절단했을 때에, 투명 화소전극(91)과 보조 용량 배선(24)이 단락할 염려는 없다.
또한 접속 배선(202)은, 투명 화소전극(91) 또는 콘트라스트 저하 방지 전극(95)에 설치된 한 쌍의 슬릿(203)에 끼워지고 있다.
그 때문에, 접속 배선(202)은, 한 쌍의 슬릿(203)에 의해 폭이 좁아지고 있기 때문에 콘트라스트 저하 방지 전극(95)을 용이하게 절단할 수 있다.
본 실시예에 따른 반투과형 액정표시장치는 이상에서 설명한 TFT어레이 기판(10)을 구비하고 있으므로, 면간 단락에 의해 점결함을 보인 화소를 리페어 할 때, 그 화소의 투명 화소전극(91)과 보조 용량 배선(24)이 단락하는 것을 방지할 수 있다.
<실시예 2>
<A.구성>
도 14는, 본 실시예에 따른 반투과형 액정표시장치를 구성하는 TFT어레이 기판(10)의 확대 평면도이다.
본 실시예에 따른 TFT어레이 기판(10)에서는, 실시예 1에 있어서 나타낸 한 쌍의 슬릿(203)(도 1, 도 3참조)대신에, 보조 용량 배선(24)에 슬릿(205)이 형성되어 있다.
그리고, 모두 보조 용량 배선(24)의 외부에 위치하는, 각각 서로 분리·대향관계에 있는 콘트라스트 저하방지전극(95)의 일단부(95A) 및 해당 일단부(95A)와 연결된 타단부(95B)와, 투명 화소전극(91)의 일단부(91A) 및 해당 일단부(91A)와 연결된 타단부(95B)는, 평면에서 볼 때 보조 용량 배선(24)의 양 슬릿(205)의 내부에 대응하는 영역에 그 일부가 각각 존재하도록 배치된 접속배선(202)에 의해 서로 전기적으로 접속되어 있다. 여기에서의 예에서, 일단부(91A) 및 타단부(95B)와 일단부(91A) 및 타단부(95B)의 형상에 따라서, 평면에서 볼 때 점선으로 나타내는 접속 배선(202)은 그 횡단면 형상으로서 L자형의 형상을 가지고 있다.
이상으로부터, 보조 용량 배선(24)과 접속 배선(202)은 겹치지 않도록 구성되어 있다.
그 외의 구성은 실시예 1과 동일하며, 중복하는 설명은 생략한다.
<B.동작>
패널 제조 공정에 있어서, 레이저 리페어를 행할 경우에는, TFT어레이 기 판(10)의 이면의 화상을 목시한다.
그리고, 화상을 목시하면서, 도 14에 나타내는 접속 배선(202)을 따라, 이면으로부터 투명 화소전극(91)을 레이저에 의해 절단한다. 그리고, 투명 화소전극(91)으로부터 콘트라스트 저하 방지 전극(95)을 떼어 낸다.
<C.효과>
패널 제조 공정에 있어서, 레이저 리페어를 행할 경우, TFT어레이 기판(10)의 이면의 화상을 보고 리페어를 행할 필요가 있다.
그러나, 최상층에 형성된 투명 화소전극(91)은 투명하기 때문에, 투명 화소전극(91)의 접속 배선(202)을 목시하여 확인하는 것이 곤란하다.
본 실시예에 따른 반투과형 액정표시장치는, 보조 용량 배선(24)에 슬릿(205)이 형성되고 있기 때문에, 레이저 커트를 행하는 장소를 목시할 수 있다.
그 결과, 용이하게 콘트라스트 저하 방지 전극(95)을 절단할 수 있다. 이때, 보조 용량 배선(25)에 형성된 슬릿(205)에 의해 평면에서 보아 콘트라스트 저하 방지 전극(95)과 투명 전극(91)의 접속 배선(202)과, 보조 용량 배선(24)이 겹치지 않기 때문에, 레이저 커트를 행한 후에 투명 화소전극(91)과 보조 용량 배선(24)이 쇼트할 염려도 없다.
본 실시예에 따른 반투과형 액정표시장치는 이상에서 설명한 TFT어레이 기판(10)을 구비하고 있기 때문에, 면간 단락에 의해 점결함을 일으킨 화소를 리페어 할 때에, 그 화소의 투명 전극(91)과 보조 용량 배선(24)이 단락하는 것을 방지할 수 있다. 또한, 레이저 커트하는 장소를 용이하게 특정할 수 있다.
<실시예 3>
<A.구성>
도 15는, 본 실시예에 따른 반투과형 액정표시장치를 구성하는 TFT어레이 기판(10)의 투명 화소전극에 형성된 접속 배선의 확대 평면도이다.
본 실시예에 따른 TFT어레이 기판(10)은, 실시예 1에 따른 TFT어레이 기판(10)과 실시예 2에 따른 TFT어레이 기판(10)의 조합이며, 실시예 1 또는 2와 동일한 구성에는 동일한 부호를 붙여, 중복하는 설명은 생략한다.
도 15에 나타나 있는 바와 같이 투명 화소전극(91) 혹은 콘트라스트 저하 방지 전극(95)에 한 쌍의 슬릿(203)이 형성되는 동시에, 보조 용량 배선(24)에 슬릿(205)이 형성되어 있다.
<B.효과>
본 실시예에 따른 TFT어레이 기판(10)은, 실시예 2에 따른 TFT어레이 기판(10)에 대하여, 최상층의 투명 화소전극(91) 또는 콘트라스트 저하 방지 전극(95)에 한 쌍의 슬릿(203)이 또한 형성되어 있다.
그 때문에 본 실시예에 따른 TFT어레이 기판(10)에서는, 슬릿(205)에 대응하는 위치에 배치된 접속 배선(202)은, 슬릿(203)에 의해 실시예 2에 따른 TFT어레이 기판(10)에 비해 좁아지고 있다.
그 결과, 실시예 2에 따른 TFT어레이 기판(10)에 비해, 콘트라스트 저하 방지 전극(95)을 투명 화소전극(91)으로부터 용이하게 절단할 수 있다.
본 실시예에 따른 반투과형 액정표시장치는 이상에서 설명한 TFT어레이 기 판(10)을 구비하고 있으므로, 면간 단락에 의해 점결함을 보인 화소를 리페어 할 때, 그 화소의 투명 화소전극(95)과 보조 용량 배선(24)이 단락하는 것을 방지할 수 있다. 또한, 레이저 커트하는 장소를 용이하게 특정하여, 절단할 수 있다.
청구항 1에 기재된 반투과형 TFT어레이 기판에 의하면, 콘트라스트 저하 방지 전극을 설치했기 때문에, 콘트라스트 저하 방지 전극과 대향전극과의 사이의 액정층에 전계가 인가되어, 보조 용량 전극으로부터의 반사광이 표시면에 출사하지 않고, 반사 콘트라스트가 높은 양호한 표시 특성을 얻을 수 있다.
또한 청구항 1에 기재된 반투과형 TFT어레이 기판에 의하면, 평면에서 볼 때에 보조 용량 배선과 겹치지 않는 위치에, 콘트라스트 저하 방지 전극과 투명 화소전극을 접속하기 위한 접속 배선이 설치된다.
그 결과, 콘트라스트 저하 방지 전극을, 투명 화소전극과의 접속 배선에서 절단해도, 투명 화소전극이 보조 용량 배선과 쇼트 하는 것을 방지할 수 있다.

Claims (5)

  1. 절연성 기판 위에 형성된 보조 용량 전극을 가지는 보조 용량 배선과,
    상기 절연성 기판의 위쪽에, 투과 영역에 형성된 투명 화소전극과,
    상기 투명 화소전극과 동일층에 반사 영역에 형성된 콘트라스트 저하 방지 전극과,
    상기 반사 영역에 상기 콘트라스트 저하 방지 전극과는 별도의 층으로 형성되어 있고, 그 일단부가 TFT의 드레인 전극과 전기적으로 접속되고, 그 타단부가 상기 투명 화소전극과 전기적으로 접속된 반사 화소전극과,
    평면에서 볼 때, 상기 보조 용량 배선과 겹치지 않는 위치에 설치되어 있고, 서로 각각 분리되고 대향배치된 상기 투명 화소전극의 일부 및 상기 콘트라스트 저하 방지 전극의 단부를 서로 전기적으로 접속하는 접속 배선을 구비한 것을 특징으로 하는 반투과형 TFT 어레이 기판.
  2. 제 1항에 있어서,
    상기 접속 배선은, 상기 투명 화소전극 또는 상기 콘트라스트 저하 방지 전극에 설치된 한 쌍의 슬릿에 끼워지고 있는 것을 특징으로 하는 반투과형 TFT 어레이 기판.
  3. 제 2항에 있어서,
    상기 보조 용량 배선은 슬릿을 구비하고,
    상기 접속 배선은, 평면에서 보아, 상기 보조 용량 배선의 상기 슬릿 내의 영역 외부에 설치되어 있는 것을 특징으로 하는 반투과형 TFT 어레이 기판.
  4. 제 1항에 있어서,
    상기 보조 용량 배선은 슬릿을 구비하고,
    상기 접속 배선은, 평면에서 보아, 상기 보조 용량 배선의 상기 슬릿에 대응하는 위치에 설치되어 있는 것을 특징으로 하는 반투과형 TFT 어레이 기판.
  5. 제 1항 내지 제 4항 중 어느 한 항에 기재한 반투과형 TFT 어레이 기판을 구비하는 것을 특징으로 하는 반투과형 액정표시장치.
KR1020060051316A 2005-06-28 2006-06-08 반투과형 박막트랜지스터 어레이 기판 및 반투과형액정표시장치 KR100823646B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00188055 2005-06-28
JP2005188055A JP4799926B2 (ja) 2005-06-28 2005-06-28 半透過型ｔｆｔアレイ基板、および半透過型液晶表示装置

Publications (2)

Publication Number Publication Date
KR20070000979A KR20070000979A (ko) 2007-01-03
KR100823646B1 true KR100823646B1 (ko) 2008-04-21

Family

ID=37566286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060051316A KR100823646B1 (ko) 2005-06-28 2006-06-08 반투과형 박막트랜지스터 어레이 기판 및 반투과형액정표시장치

Country Status (5)

Country Link
US (1) US7826014B2 (ko)
JP (1) JP4799926B2 (ko)
KR (1) KR100823646B1 (ko)
CN (1) CN100426062C (ko)
TW (1) TW200700869A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI333112B (en) * 2006-03-16 2010-11-11 Au Optronics Corp Liquid crystal driving electrode and liquid crystal display using the same
JP2008241821A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半透過型液晶表示装置
WO2010109558A1 (ja) * 2009-03-24 2010-09-30 シャープ株式会社 Ｔｆｔ基板及びこれを用いた液晶表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058012A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 반투과형 액정 표시 장치
KR20040018975A (ko) * 2002-08-27 2004-03-04 세이코 엡슨 가부시키가이샤 액정 표시 장치 및 그 제조 방법, 및 전자 기기
KR20040024378A (ko) * 2002-09-14 2004-03-20 삼성전자주식회사 액정 표시 장치
KR20040039500A (ko) * 1997-07-28 2004-05-12 샤프 가부시키가이샤 액정 표시 장치
KR20040062167A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치와 그 제조방법
KR20040084970A (ko) * 2003-03-27 2004-10-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이 기판 제조방법
KR20050046908A (ko) * 2003-11-14 2005-05-19 삼성전자주식회사 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713982B2 (ja) * 1988-05-18 1998-02-16 株式会社東芝 液晶表示装置
JP3462792B2 (ja) * 1999-05-26 2003-11-05 シャープ株式会社 液晶表示装置
JP2001343660A (ja) * 2000-03-31 2001-12-14 Sharp Corp 液晶表示装置およびその欠陥修正方法
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
JP2004021087A (ja) * 2002-06-19 2004-01-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4063733B2 (ja) * 2002-07-10 2008-03-19 Ｎｅｃ液晶テクノロジー株式会社 半透過型液晶表示装置及びその製造方法
JP4110889B2 (ja) * 2002-08-30 2008-07-02 セイコーエプソン株式会社 液晶表示装置
JP4196645B2 (ja) * 2002-11-01 2008-12-17 セイコーエプソン株式会社 液晶表示装置及び電子機器
TW578123B (en) * 2002-12-03 2004-03-01 Quanta Display Inc Pixel having transparent structure and reflective structure
KR100519377B1 (ko) * 2003-04-08 2005-10-06 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 및 그 제조방법
TW594169B (en) * 2003-04-17 2004-06-21 Au Optronics Corp In-plane switching mode liquid crystal display
JP2005173037A (ja) * 2003-12-09 2005-06-30 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP3861895B2 (ja) * 2004-09-08 2006-12-27 三菱電機株式会社 半透過型液晶表示装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039500A (ko) * 1997-07-28 2004-05-12 샤프 가부시키가이샤 액정 표시 장치
KR20030058012A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 반투과형 액정 표시 장치
KR20040018975A (ko) * 2002-08-27 2004-03-04 세이코 엡슨 가부시키가이샤 액정 표시 장치 및 그 제조 방법, 및 전자 기기
KR20040024378A (ko) * 2002-09-14 2004-03-20 삼성전자주식회사 액정 표시 장치
KR20040062167A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치와 그 제조방법
KR20040084970A (ko) * 2003-03-27 2004-10-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이 기판 제조방법
KR20050046908A (ko) * 2003-11-14 2005-05-19 삼성전자주식회사 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치

Also Published As

Publication number Publication date
CN1892308A (zh) 2007-01-10
JP2007010738A (ja) 2007-01-18
US20060289869A1 (en) 2006-12-28
CN100426062C (zh) 2008-10-15
JP4799926B2 (ja) 2011-10-26
KR20070000979A (ko) 2007-01-03
TW200700869A (en) 2007-01-01
US7826014B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
US8871590B2 (en) Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
USRE39798E1 (en) Active matrix LCD device with image signal lines having a multilayered structure
KR100741537B1 (ko) 반투과형 액정표시장치 및 그 제조방법
US7777228B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7125757B2 (en) Method of manufacturing an array substrate for a liquid crystal display device
US20060022203A1 (en) Substrate for display, method of manufacturing the same and display having the same
US8298843B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7816712B2 (en) Thin film transistor array and method of manufacturing the same
KR20020000921A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100287666B1 (ko) 액티브매트릭스기판
JP6278633B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法
JP2006189830A (ja) 液晶表示装置およびその製造方法
KR100802457B1 (ko) 액정표시장치 및 그 제조 방법
KR100802460B1 (ko) 반투과형 액정표시장치
KR100823646B1 (ko) 반투과형 박막트랜지스터 어레이 기판 및 반투과형액정표시장치
JP4237679B2 (ja) 表示装置とその製造方法
KR20020060844A (ko) 반사투과 복합형 액정표시장치 및 그 형성방법
JP2008241821A (ja) 半透過型液晶表示装置
KR100558715B1 (ko) 액정표시패널 및 그 제조 방법
JP3247084B2 (ja) アクティブ素子アレイ基板及びその製造方法
JP6425676B2 (ja) 表示装置の製造方法
KR20110013159A (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP2019184698A (ja) 液晶表示装置と当該液晶表示装置の製造方法
KR20050020329A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20080050739A (ko) 액정표시장치와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee