TWI521712B - 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法 - Google Patents

薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法 Download PDF

Info

Publication number
TWI521712B
TWI521712B TW097145744A TW97145744A TWI521712B TW I521712 B TWI521712 B TW I521712B TW 097145744 A TW097145744 A TW 097145744A TW 97145744 A TW97145744 A TW 97145744A TW I521712 B TWI521712 B TW I521712B
Authority
TW
Taiwan
Prior art keywords
film
thin film
ruthenium
film transistor
gate insulating
Prior art date
Application number
TW097145744A
Other languages
English (en)
Other versions
TW200947708A (en
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW200947708A publication Critical patent/TW200947708A/zh
Application granted granted Critical
Publication of TWI521712B publication Critical patent/TWI521712B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
本發明係關於一種薄膜電晶體、及至少將薄膜電晶體用於像素部的顯示裝置、和其製造方法。
近年來，藉由利用形成在具有絕緣表面的基板上的半導體薄膜(厚度大約為幾十nm至幾百nm)來構成薄膜電晶體的技術引人注目。薄膜電晶體廣泛地應用於電子裝置如IC或電光裝置，尤其是作為圖像顯示裝置的開關元件，正在積極地進行研究開發。
作為圖像顯示裝置的開關元件，使用利用非晶半導體膜的薄膜電晶體、利用其晶體粒徑為100nm以上的多晶半導體膜的薄膜電晶體等。作為多晶半導體膜的形成方法，已知藉由使用光學系統將脈衝振盪受激準分子雷射光束加工為線形，並藉由在使用線形光束對非晶矽膜進行掃描的同時進行照射以實現結晶化的技術。
另外，作為圖像顯示裝置的開關元件，使用利用微晶矽膜或者包含鍺的微晶矽膜的薄膜電晶體(參照專利文件1及2)。
[專利文件1]日本專利申請公開第Hei4-242724號公報
[專利文件2]日本專利申請公開第2005-49832號公報
利用多晶半導體膜的薄膜電晶體具有如下優點：與利用非晶半導體膜的薄膜電晶體相比，其電場效應遷移率高2位數以上；可以在同一個基板上一體形成半導體顯示裝置的像素部和外圍驅動電路。然而，與利用非晶半導體膜時相比，其製程由於半導體膜的結晶化而複雜化，這導致成品率的降低及成本的上升。
另外，還有如下問題：利用微晶鍺膜的薄膜電晶體的截止電流高。
再者，還有如下問題：在異種材料上形成微晶半導體膜的情況下，界面上的結晶性低，且利用該微晶半導體膜的反交錯型薄膜電晶體中的閘極絕緣膜及微晶半導體膜的界面區域的結晶性低，並且薄膜電晶體的電特性不好。
鑒於上述問題，本發明的目的之一在於提供一種電特性優越的薄膜電晶體、以及具有該薄膜電晶體的顯示裝置、和這些的製造方法。
本發明的特徵在於：在其中重疊有微晶鍺膜、接觸於微晶鍺膜的一個面的閘極絕緣膜、閘極電極的薄膜電晶體以及具有該薄膜電晶體的顯示裝置中，在微晶鍺膜的另一個面上形成有緩衝層。
作為緩衝層，有非晶矽膜。還可以是包含氮、氫和鹵素中的任一種以上的非晶矽膜。因為藉由在微晶鍺膜的表面上形成緩衝層，可以降低微晶鍺膜所包含的晶粒氧化，同時成為高電阻區域，所以可以降低具有該結構的薄膜電晶體的截止電流。
緩衝層可以藉由電漿CVD法、濺射法等形成。此外，可以在形成非晶矽膜後，對非晶矽膜的表面進行利用氮電漿、氫電漿、或者鹵素電漿的處理，來使非晶矽膜氮化、氫化或者鹵素化。
此外，在閘極絕緣膜上形成鍺膜，對該鍺膜照射電漿來蝕刻該鍺膜的一部分，高密度地形成結晶性高的晶核。接著，藉由以包含鍺的沉積性氣體、以及氫為原料氣體的電漿CVD法，在閘極絕緣膜上形成結晶性高的微晶鍺膜。
作為形成在閘極絕緣膜上的鍺膜，藉由濺射法、CVD法等形成非晶鍺膜或者微晶鍺膜。
作為照射到鍺膜的電漿，將氫、氟、氟化物中的任一種以上引入於電漿CVD裝置的反應室內，施加高頻電源，以產生電漿。該電漿至少包含氫電漿或者氟電漿，並且蝕刻鍺膜的非晶成分。特別地，在鍺膜是微晶鍺膜的情況下，晶粒小，並且藉由蝕刻填充晶粒之間的非晶成分，可以高密度地殘存結晶性高的晶核。此外，在形成在閘極絕緣膜上的鍺膜是非晶鍺膜的情況下，在蝕刻非晶成分的同時，使其一部分晶化，而可以高密度地形成微小的晶核。由此，與閘極絕緣膜的界面上的非晶成分也被電漿蝕刻，所以可以在閘極絕緣膜上形成結晶性高的晶核。
藉由以包含鍺的沉積性氣體、以及氫為原料氣體的電漿CVD法，從晶核進行結晶成長。因為結晶成長在相對於閘極絕緣膜的表面法線方向上進行，所以可以形成其中柱狀晶粒連接的微晶鍺膜。此外，因為從存在於閘極絕緣膜上的晶核進行結晶成長，所以可以形成與閘極絕緣膜的界面上的結晶性高且膜中的結晶性也高的微晶鍺膜。此外，藉由將這種微晶鍺膜用於薄膜電晶體的通道形成區域，可以製造電場效應遷移率及導通電流高的薄膜電晶體。
注意，也可以在閘極絕緣膜上形成鍺膜之前，將氟、氟化物氣體以及氫中的至少一種以上引入於電漿CVD裝置的反應室內，施加高頻電源，來產生電漿，以蝕刻閘極絕緣膜的一部分。藉由該蝕刻，可以在閘極絕緣膜的表面上形成凹凸。藉由在具有該凹凸的閘極絕緣膜上形成鍺膜，使其暴露於電漿，可以容易提高晶核的密度，且可以形成其中柱狀晶粒密切地連接的微晶鍺膜。
此外，也可以對微晶鍺膜添加用作供體的雜質元素。藉由對微晶鍺膜添加用作供體的雜質元素，提高微晶鍺膜的結晶性，且提高導電率，同時可以提高與閘極絕緣膜的界面上的結晶性。因此，藉由將包含該用作供體的雜質元素的微晶鍺膜用於薄膜電晶體的通道形成區域，可以製造電場效應遷移率及導通電流高的薄膜電晶體。
作為對微晶鍺膜添加用作供體的雜質元素的方法，也可以對閘極絕緣膜、鍺膜或者微晶鍺膜添加用作供體的雜質元素。在對閘極絕緣膜添加用作供體的雜質元素的情況下，在形成閘極絕緣膜之前，在反應室內流過包含用作供體的雜質元素的氣體，將用作供體的雜質元素吸附到反應室的內壁以及閘極絕緣膜的基底構件。或者，也可以與閘極絕緣膜的原料氣體一起，引入包含用作供體的雜質元素的氣體。
在對微晶鍺膜添加用作供體的雜質元素的情況下，也可以在形成鍺膜之前，在反應室內流過包含用作供體的雜質元素的氣體，將用作供體的雜質元素吸附到反應室的內壁以及閘極絕緣膜。或者，也可以與形成於閘極絕緣膜上的鍺膜的原料氣體一起，引入包含用作供體的雜質元素的氣體。或者，也可以當蝕刻鍺膜時，藉由使用氟、氟化物氣體以及氫中的至少一種以上以及包含用作供體的雜質元素的氣體，產生電漿，以在利用氫自由基或氟自由基蝕刻形成在閘極絕緣膜上的鍺膜的非晶成分的同時，對蝕刻了的鍺膜添加用作供體的雜質元素。
在對微晶鍺膜添加用作供體的雜質元素的情況下，也可以在形成微晶鍺膜之前，流過包含用作供體的雜質元素的氣體，將用作供體的雜質元素吸附到反應室的內壁、閘極絕緣膜以及蝕刻了的鍺膜。此外，也可以與微晶鍺膜的原料氣體一起，引入包含用作供體的雜質元素的氣體。
此外，使用本發明的微晶鍺膜，來製造薄膜電晶體(TFT)，並且將該薄膜電晶體用於像素部以及驅動電路來製造顯示裝置。因為使用本發明的微晶鍺膜的薄膜電晶體的電場效應遷移率高於使用非晶矽膜、微晶矽膜的薄膜電晶體的電場效應遷移率，所以可以將驅動電路的一部分或全部一體形成在與像素部相同的基板上，以形成系統化面板。
此外，作為顯示裝置，包括發光裝置、液晶顯示裝置。發光裝置包括發光元件，並且液晶顯示裝置包括液晶元件。發光元件將由電流或電壓控制亮度的元件包括於其範疇內，具體地說，包括有機EL(電致發光)以及無機EL。
另外，顯示裝置包括顯示元件被密封的面板、以及在該面板上安裝有包括控制器的IC等的模塊。再者，本發明之一係關於在製造該顯示裝置的過程中完成顯示元件之前的元件基板的一個模式，該元件基板在多個像素中分別具備用來將電流提供給顯示元件的單元。具體地說，元件基板既可是只形成有顯示元件的像素電極的狀態，又可是在形成用作像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，無論是任何狀態都可以。
注意，在本說明書中，顯示裝置指的是圖像顯示裝置、發光裝置、或光源(包括照明裝置)。另外，安裝有連接器如FPC(撓性印刷電路)、TAB(卷帶式自動接合)膠帶或TCP(帶式載體封裝)的模塊、將印刷線路板設置在TAB膠帶或TCP端部上的模塊、或藉由使用COG(玻璃上芯片)方式將IC(積體電路)直接安裝在顯示元件上的模塊都包括在顯示裝置中。
根據本發明，藉由將微晶鍺膜用於通道形成區域，可以製造電場效應遷移率及導通電流都高的薄膜電晶體。此外，藉由在用作通道形成區域的微晶鍺膜和源區域或汲區域之間設置緩衝層，可以製造截止電流低的薄膜電晶體。就是說，可以製造電特性優越的薄膜電晶體。此外，可以製造具有該薄膜電晶體的顯示裝置。
下面，參照附圖說明本發明的實施例模式。注意，本發明不侷限於以下說明，所屬技術領域的普通人員可以很容易地理解一個事實就是，其方式和詳細內容可以在不脫離本發明的宗旨及其範圍的情況下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。在以下說明的本發明的結構中，在不同的附圖中共同使用表示相同部分的附圖標記。
實施例模式1
在圖1所示的薄膜電晶體中，在基板50上形成閘極電極51，在閘極電極51上形成閘極絕緣膜52a、52b，在閘極絕緣膜52b上形成微晶鍺膜61，在微晶鍺膜61上形成緩衝層73，在緩衝層73上形成添加有賦予一種導電型的雜質元素的一對半導體膜72，在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成佈線71a至71c。形成在閘極絕緣膜52b上的微晶鍺膜61用作薄膜電晶體的通道形成區域，並且緩衝層73用作高電阻區域。
作為基板50，可以使用藉由利用熔化法或浮法而製造的無鹼玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等、或陶瓷基板，還可以使用具有能夠承受本製程中的處理溫度的耐熱性的塑料基板等。此外，還可以應用在不銹鋼合金等金屬基板表面上設置絕緣膜的基板。
閘極電極51由金屬材料形成。作為金屬材料，應用鋁、鉻、鈦、鉭、鉬、銅等。閘極電極51的較佳的實例由鋁或鋁和阻擋金屬的疊層結構體形成。作為阻擋金屬，應用鈦、鉬、鉻等難熔金屬。較佳的設置阻擋金屬，以便防止鋁的小丘、鋁的氧化。
閘極電極51以50nm以上且300nm以下的厚度形成。藉由將閘極電極51的厚度設定為50nm以上且100nm以下，可以防止之後形成的微晶鍺膜或佈線的破裂。另外，藉由將閘極電極51的厚度設定為150nm以上且300nm以下，可以降低閘極電極51的電阻率，並可以實現基板的大面積化。
注意，由於在閘極電極51上形成微晶鍺膜或佈線，所以較佳的將其端部加工為錐形形狀以防止破裂。此外，雖然未圖示，但是在該製程中還可以同時形成與閘極電極連接的佈線、電容佈線。
閘極絕緣膜52a及52b可以分別由厚度為50nm至150nm的氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜形成。這裏，示出形成氮化矽膜或氮氧化矽膜作為閘極絕緣膜52a並形成氧化矽膜或氧氮化矽膜作為閘極絕緣膜52b進行疊層的方式。注意，不使閘極絕緣膜具有兩層結構，而可以利用氧化矽膜、氮化矽膜、氧氮化矽膜、或者氮氧化矽膜的單層來形成閘極絕緣膜。
藉由使用氮化矽膜或氮氧化矽膜形成閘極絕緣膜52a，基板50和閘極絕緣膜52a的緊密力提高，在使用玻璃基板作為基板50的情況下，可以防止來自基板50的雜質擴散到微晶鍺膜61中，並且可以防止閘極電極51的氧化。就是說，在防止膜剝離的同時，還可以提高之後形成的薄膜電晶體的電特性。另外，閘極絕緣膜52a及52b的厚度較佳的分別為50nm以上，這是因為可以緩和由閘極電極51的凹凸導致的覆蓋度降低的緣故。
這裏，氧氮化矽膜指的是在其組成上氧含量多於氮含量的膜，作為其組成範圍包含55原子%至65原子%的氧、1原子%至20原子%的氮、25原子%至35原子%的Si、以及0.1原子%至10原子%的氫。此外，氮氧化矽膜指的是在其組成上氮含量多於氧含量的膜，作為其組成範圍包含15原子%至30原子%的氧、20原子%至35原子%的氮、25原子%至35原子%的Si、以及15原子%至25原子%的氫。
微晶鍺膜61是包含非晶和結晶結構(包括單晶、多晶)之間的中間結構的鍺的膜。該微晶鍺膜是具有在自由能方面上穩定的第三狀態並且具有短程有序及晶格畸變的結晶質，其中其粒徑為0.5nm至100nm、較佳的為1nm至20nm的柱狀或針狀結晶在相對於基板表面法線方向上成長。另外，在多個微晶鍺之間存在有非晶鍺。
單晶鍺膜的帶隙大約為0.7eV，並且非晶鍺的帶隙大約為1.2eV。因此，微晶鍺膜的帶隙高於0.7eV且低於1.2eV。注意，單晶矽的帶隙為1.1eV，並且非晶矽的帶隙大約為1.7eV。此外，微晶矽膜的帶隙高於1.1eV且低於1.7eV。與單晶矽相比，單晶鍺的電阻率低且遷移率高，所以將微晶鍺膜用於通道形成區域的薄膜電晶體與將微晶矽膜用於通道形成區域的薄膜電晶體相比，電場效應遷移率、導通電流高。
微晶鍺膜61以1nm以上且200nm以下、較佳的為1nm以上且80nm以下、更佳的為5nm以上且30nm以下的厚度形成。藉由至少將微晶鍺膜61的厚度設定為1nm以上且50nm以下，可以製造完全耗盡型薄膜電晶體。
此外，較佳的將微晶鍺膜的氧濃度以及氮濃度設定為低於3×1019 atoms/cm3 、更佳的低於3×1018 atoms/cm3 ，並且較佳的將碳濃度設定為3×1018 atoms/cm3 以下。藉由降低對微晶鍺膜混入氧、氮或者碳的濃度，可以抑制微晶鍺膜的缺陷的發生。再者，當在微晶鍺膜中進入有氧或氮時，難以實現晶化。因此，藉由微晶鍺膜中的氧濃度、氮濃度較低，可以提高微晶鍺膜的結晶性。
此外，藉由與成膜同時或者成膜後對本實施例模式的微晶鍺膜添加用作受體的雜質元素，可以控制臨界值。作為用作受體的雜質元素，典型有硼，並且將B2 H6 、BF3 等雜質氣體以1ppm至1000ppm、較佳的以1ppm至100ppm的比例混入於包含鍺的沉積性氣體，即可。並且，將硼的濃度例如設定為1×1014 atoms/cm3 至6×1016 atoms/cm3 ，即可。
此外，作為緩衝層73，使用非晶矽膜。或者，使用包含氟或氯的鹵素的非晶矽膜。或者，使用包含氮的非晶矽膜。將緩衝層73的厚度設定為50nm至200nm。
因為緩衝層73由非晶矽膜形成，所以其能隙比微晶鍺膜61大，並電阻率高，且遷移率比微晶鍺膜61低。因此，在之後形成的薄膜電晶體中，緩衝層73用作高電阻區域，而可以降低發生在用作源區域及汲區域的半導體膜72和微晶鍺膜61之間的洩漏電流。此外，可以降低截止電流。
此外，藉由在微晶鍺膜61的表面上形成非晶矽膜，進而形成包含氫、氮或鹵素的非晶矽膜作為緩衝層73，可以防止微晶鍺膜61所包含的晶粒的表面的自然氧化。特別是，在非晶鍺與微晶鍺接觸的區域中，由於局部應力而容易發生裂縫。當該裂縫接觸氧時，微晶鍺膜被氧化。然而，藉由在微晶鍺膜61的表面上形成緩衝層73，可以防止微晶鍺的氧化。
關於添加有賦予一種導電型的雜質元素的半導體膜72，在形成n通道型薄膜電晶體的情況下，可以添加磷作為典型的雜質元素，即將PH3 等的雜質氣體加入於包含矽的沉積性氣體中，即可。另外，在形成p通道型薄膜電晶體的情況下，可以添加硼作為典型的雜質元素，即將B2 H6 等的雜質氣體加入於包含矽的沉積性氣體中，即可。藉由將磷或硼的濃度設定為1×1019 atoms/cm3 至1×1021 atoms/cm3 ，可以獲得與導電膜的歐姆接觸，而用作源區域及汲區域。添加有賦予一種導電型的雜質元素的半導體膜72可以由微晶矽膜或非晶矽膜形成。添加有賦予一種導電型的雜質元素的半導體膜72以5nm以上且50nm以下的厚度形成。藉由減少添加有賦予一種導電型的雜質元素的半導體膜的厚度，可以提高處理量。
佈線71a至71c較佳的由鋁、銅或添加有銅、矽、鈦、釹、鈧、鉬等的遷移防止元素、耐熱性提高元素或小丘防止元素的鋁合金的單層或疊層形成。還可以採用如下疊層結構：藉由使用鈦、鉭、鉬、鎢或這些元素的氮化物形成與添加有賦予一種導電型的雜質元素的半導體膜接觸一側的膜，並在其上形成鋁或鋁合金。再者，還可以採用如下疊層結構：鋁或鋁合金的上表面及下表面由鈦、鉭、鉬、鎢或這些元素的氮化物夾住。這裏，示出佈線71a至71c這三個層層疊的導電膜作為導電膜，並示出如下疊層結構：佈線71a、71c由鉬膜構成，且導電膜71b由鋁膜構成；或者，佈線71a、71c由鈦膜構成，且導電膜71b由鋁膜構成。
如本實施例模式所示，藉由將微晶鍺膜用於薄膜電晶體的通道形成區域，與在通道形成區域中具有微晶矽膜、非晶矽膜的薄膜電晶體相比，可以提高電場效應遷移率及導通電流。此外，藉由在用作通道形成區域的微晶鍺膜和源區域或汲區域之間設置電阻率高的非晶矽膜作為緩衝層，該緩衝層用作高電阻區域，而可以降低薄膜電晶體的截止電流。因此，可以提高薄膜電晶體的ON/OFF比以及電場效應遷移率，且可以提高電特性。
實施例模式2
在本實施例模式中，參照圖2表示具有比實施例模式1遷移率高的微晶鍺膜的薄膜電晶體。
在圖2所示的薄膜電晶體中，在基板50上形成閘極電極51，在閘極電極51上形成閘極絕緣膜52a、52b，在閘極絕緣膜52b上形成包含用作供體的雜質元素的微晶鍺膜64，在包含用作供體的雜質元素的微晶鍺膜64上形成緩衝層73，在緩衝層73上形成添加有賦予一種導電型的雜質元素的一對半導體膜72，在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成佈線71a至71c。此外，形成在閘極絕緣膜52b上的微晶鍺膜64用作通道形成區域，並且緩衝層73用作高電阻區域。
包含用作供體的雜質元素的微晶鍺膜64包含利用二次離子質量分析法(SIMS，Secondary Ion Mass Spectrometry)而獲得的測量濃度為6×1015 atoms/cm3 以上且3×1018 atoms/cm3 以下、較佳的為3×1016 atoms/cm3 以上且3×1017 atoms/cm3 以下的用作供體的雜質元素。此外，作為用作供體的雜質元素，有磷、砷、銻等。
藉由將微晶鍺膜64所包含的用作供體的雜質元素的濃度設定於上述範圍內，可以提高閘極絕緣膜52b以及包含用作供體的雜質元素的微晶鍺膜64的界面上的結晶性，可以降低包含用作供體的雜質元素的微晶鍺膜64的電阻率。因此，在通道形成區域中具有該微晶鍺膜64的薄膜電晶體的電場效應遷移率高且導通電流高。注意，當將微晶鍺膜64所包含的用作供體的雜質元素的峰值濃度設定為低於6×1015 atoms/cm3 時，用作供體的雜質元素的數量不足夠，而不能期待電場效應遷移率以及導通電流的上升。此外，當將微晶鍺膜64所包含的用作供體的雜質元素的峰值濃度設定為大於3×1018 atoms/cm3 時，臨界值轉移到閘極電壓的負一側，而不進行作為電晶體的工作，所以用作供體的雜質元素的濃度較佳的為6×1015 atoms/cm3 以上且3×1018 atoms/cm3 以下、更佳的為3×1016 atoms/cm3 以上且3×1017 atoms/cm3 以下。
注意，這裏示出只有微晶鍺膜64包含用作供體的雜質元素的方式，但是也可以使閘極絕緣膜52a或者閘極絕緣膜52b包含它。藉由使閘極絕緣膜52a或者52b包含用作供體的雜質元素，在閘極絕緣膜的表面上析出用作供體的雜質元素。藉由在閘極絕緣膜52b的表面上析出用作供體的雜質元素，可以提高當微晶鍺膜64開始沉積時的結晶性。此外，藉由使閘極絕緣膜中的閘極電極一側包含用作供體的雜質元素，可以將低濃度的雜質元素擴散到閘極絕緣膜的微晶鍺膜64一側。
根據上述方法，可以提高閘極絕緣膜52b及微晶鍺膜64的界面上的結晶性，並可以降低微晶鍺膜64的電阻率。由此，可以提高薄膜電晶體的電場效應遷移率以及導通電流。
實施例模式3
在本實施例模式中，參照圖3表示與實施例模式1相比其電場效應遷移率高且能夠提高成品率的具有微晶鍺膜的薄膜電晶體。
在圖3所示的薄膜電晶體中，在基板50上形成閘極電極51，在閘極電極51上形成閘極絕緣膜52a，在閘極絕緣膜52a上形成其表面為凹凸狀的閘極絕緣膜41，在閘極絕緣膜41上形成微晶鍺膜67，在微晶鍺膜67上形成緩衝層73，在緩衝層73上形成添加有賦予一種導電型的雜質元素的一對半導體膜72，在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成佈線71a至71c。此外，形成在閘極絕緣膜41上的微晶鍺膜67用作通道形成區域，並且緩衝層73用作高電阻區域。
其表面為凹凸狀的閘極絕緣膜41，如放大圖40所示，在表面上形成凹凸。凹凸的形狀可以為凸部及凹部分別為緩坡曲線狀的波長。此外，也可以採用如下形狀：凸部的尖端尖為針狀，並且凹部為緩坡的曲線狀。凹凸的高低差為幾nm至幾十nm。注意，因為閘極絕緣膜41的表面具有凹凸，所以閘極絕緣膜41和微晶鍺膜67的緊密性提高。因此，可以在薄膜電晶體的製程中降低閘極絕緣膜41及微晶鍺膜67的界面上的剝離，並且可以提高成品率。此外，藉由製造在通道形成區域中具有微晶鍺膜67的薄膜電晶體，可以製造電場效應遷移率及導通電流都高的薄膜電晶體。
實施例模式4
這裏，以下說明實施例模式1所示的薄膜電晶體的製程。
較佳的使形成在同一個基板上的薄膜電晶體的極性都一致，以抑制製程數目。這裏，使用n通道型薄膜電晶體進行說明。
如圖4A所示，在基板50上形成閘極電極51，在閘極電極51上形成閘極絕緣膜52a和52b。
閘極電極51藉由濺射法、CVD法、鍍敷法、印刷法、液滴噴射法等且使用在實施例模式1中列舉的閘極電極51所示的金屬材料形成。這裏，在基板50上藉由濺射法形成鉬膜作為導電膜，並利用藉由使用第一光掩模而形成的抗蝕劑掩模來蝕刻形成在基板50上的導電膜，以形成閘極電極51。
閘極絕緣膜52a和52b分別藉由CVD法或濺射法等且利用氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜而形成。這裏示出形成氮化矽膜或者氮氧化矽膜作為閘極絕緣膜52a，並且形成氧化矽膜或者氧氮化矽膜作為閘極絕緣膜52b，進行疊層的方式。
接著，藉由使用包含鍺的沉積性氣體、以及氫且利用CVD法在閘極絕緣膜52b上形成微晶鍺膜53。除了使用包含鍺的沉積性氣體、以及氫以外，還可以使用稀有氣體。作為包含鍺的沉積性氣體，有鍺烷(GeH4 )、二鍺烷(Ge2 H6 )、三鍺烷(Ge3 H8 )等。藉由混合包含鍺的沉積性氣體(這裏是鍺烷)和氫及/或稀有氣體，並且利用輝光放電電漿，形成微晶鍺膜。鍺烷由氫及/或稀有氣體稀釋為10倍至2000倍。在基板的加熱溫度為100℃至400℃、較佳的為250℃至350℃的條件下進行。
在微晶鍺膜53的形成製程中，輝光放電電漿的產生是藉由施加1MHz至30MHz、典型為13.56、27.12MHz的高頻電力；或者大於30MHz至300MHz左右的VHF帶的高頻電力、典型為60MHz而進行的。
此外，較佳的將微晶鍺膜53的氧濃度以及氮濃度設定為低於3×1019 atoms/cm3 、更佳的低於3×1018 atoms/cm3 ，並且較佳的將碳濃度設定為3×1018 atoms/cm3 以下。藉由降低對微晶鍺膜混入氧、氮或者碳的濃度，可以抑制微晶鍺膜的缺陷的發生。再者，當在微晶鍺膜中進入有氧或氮時，難以實現晶化。因此，藉由微晶鍺膜中的氧濃度、氮濃度較低，可以提高微晶鍺膜的結晶性。
注意，除了使用包含鍺的沉積性氣體以及氫以外，還可以使用氟或者氟化物。作為氟化物，有HF、GeF4 、GeHF3 、GeH2 F2 、GeH3 F、Ge2 F6 等。藉由使用氟或者氟化物，由於氟自由基對在結晶成長中的非晶鍺成分進行蝕刻，所以發生結晶性高的結晶成長。就是說，可以形成結晶性高的微晶鍺膜。
此外，除了使用包含鍺的沉積性氣體以及氫以外，還可以使用包含矽的沉積性氣體，典型為矽烷、乙矽烷、三矽烷等，形成以鍺為主要成分且包含矽的半導體膜而代替微晶鍺膜。
此外，藉由與成膜同時或者成膜後對本實施例模式的用作薄膜電晶體的通道形成區域的微晶鍺膜添加用作受體的雜質元素，可以控制臨界值。作為用作受體的雜質元素，典型有硼，並且將B2 H6 、BF3 等雜質氣體以1ppm至1000ppm、較佳的以1ppm至100ppm的比例混入於包含鍺的沉積性氣體，即可。並且，將硼的濃度設定為1×1014 atoms/cm3 至6×1016 atoms/cm3 ，即可。
接著，如圖4B所示，在微晶鍺膜53上形成緩衝層54以及添加有賦予一種導電型的雜質元素的半導體膜55。接著，在添加有賦予一種導電型的雜質元素的半導體膜55上形成抗蝕劑掩模56。
作為緩衝層54，可以藉由利用包含矽的沉積性氣體的電漿CVD法形成非晶矽膜。此外，可以藉由利用選自氦、氬、氪、氖中的一種或多種稀有氣體對包含矽的沉積性氣體進行稀釋，來形成非晶矽膜。或者，可以藉由利用包含矽的沉積性氣體的流量的1倍以上且10倍以下、較佳的為1倍以上且5倍以下的流量的氫，來形成包含氫的非晶矽膜。此外，也可以將氟或氯的鹵素添加到上述非晶矽膜。
此外，作為緩衝層54，可以藉由使用矽作為靶子且利用氫或稀有氣體進行濺射而形成非晶矽膜。
緩衝層54的一部分在之後的源區域及汲區域的形成製程中有被蝕刻的情況，此時較佳的以使緩衝層54的一部分殘存的厚度形成緩衝層54。典型的是，較佳的以50nm至200nm的厚度形成。當在薄膜電晶體的外加電壓高(例如為15V左右)的顯示裝置、典型為液晶顯示裝置中，將緩衝層54形成得厚時，汲極耐壓提高，並且即使對薄膜電晶體施加高電壓，也可以降低薄膜電晶體的退化。
藉由在微晶鍺膜53的表面上形成非晶矽膜，進而形成包含氫、氮或鹵素的非晶矽膜，可以防止微晶鍺膜53所包含的晶粒的表面的自然氧化。特別是，在非晶鍺與微晶粒接觸的區域中，由於局部應力而容易發生裂縫。當該裂縫接觸氧時，晶粒被氧化，而形成氧化鍺。然而，藉由在微晶鍺膜53的表面上形成緩衝層54，可以防止微晶粒的氧化。
此外，因為緩衝層54使用非晶矽膜、或者包含氫或鹵素的非晶矽膜形成，所以其能隙大於微晶鍺膜53的能隙，並其電阻率高，且其遷移率低於微晶鍺膜53的遷移率。因此，在之後形成的薄膜電晶體中，形成在源區域和汲區域以及微晶鍺膜53之間的緩衝層用作高電阻區域，並且微晶鍺膜53用作通道形成區域。由此，可以降低薄膜電晶體的截止電流。在將該薄膜電晶體用作顯示裝置的開關元件的情況下，可以提高顯示裝置的對比度。
注意，較佳的在形成微晶鍺膜53之後，利用電漿CVD法以300℃至400℃的溫度形成緩衝層54。藉由該成膜處理，將氫供應到微晶鍺膜53，而可以獲得與使微晶鍺膜53氫化時同等的效果。就是說，藉由在微晶鍺膜53上沉積緩衝層54，將氫擴散到微晶鍺膜53中，而可以終結懸空鍵。
關於添加有賦予一種導電型的雜質元素的半導體膜55，在形成n通道型薄膜電晶體的情況下，可以添加磷作為典型的雜質元素，即將pH3 等的雜質氣體添加到包含矽的沉積性氣體中，即可。另外，在形成p通道型薄膜電晶體的情況下，可以添加硼作為典型的雜質元素，即將B2 H6 等的包含雜質元素的氣體添加到包含矽的沉積性氣體中，即可。藉由將磷或硼的濃度設定為1×1019 atoms/cm3 至1×1021 atoms/cm3 ，可以獲得與佈線71a至71c的歐姆接觸，而用作源區域及汲區域。添加有賦予一種導電型的雜質元素的半導體膜55可以由微晶矽膜或非晶矽膜形成。添加有賦予一種導電型的雜質元素的半導體膜55以5nm以上且50nm以下的厚度形成。藉由減少添加有賦予一種導電型的雜質元素的半導體膜的厚度，可以提高處理量。
接著，在添加有賦予一種導電型的雜質元素的半導體膜55上形成抗蝕劑掩模56。
抗蝕劑掩模56藉由利用光微影技術來形成。這裏，藉由使用第二光掩模，對塗敷在添加有賦予一種導電型的雜質元素的半導體膜55上的抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模56。
接著，藉由利用抗蝕劑掩模56對微晶鍺膜53、緩衝層54以及添加有賦予一種導電型的雜質的半導體膜55進行蝕刻及分離，如圖4C所示那樣形成微晶鍺膜61、緩衝層62以及添加有賦予一種導電型的雜質的半導體膜63。然後，去除抗蝕劑掩模56。注意，圖4C(抗蝕劑掩模56除外)相當於圖7A的A-B的截面圖。
由於微晶鍺膜61、緩衝層62的端部側面傾斜，因而形成在緩衝層62上的源區域及汲區域和微晶鍺膜61之間的距離分開，因此可以防止在源區域及汲區域和微晶鍺膜61之間產生的洩漏電流。此外，還可以防止在佈線和微晶半導體膜61之間產生的洩漏電流。微晶鍺膜61及緩衝層62的端部側面的傾斜角度為30°至90°、較佳的為45°至80°。藉由採用上述角度，可以防止臺階形狀所導致的佈線的破裂。
接著，如圖5A所示，在添加有賦予一種導電型的雜質的半導體膜63及閘極絕緣膜52b上形成導電膜65a至65c，並在導電膜65a至65c上形成抗蝕劑掩模66。導電膜65a至65c藉由利用濺射法、CVD法、印刷法、液滴噴射法、蒸鍍法等且適當地使用實施例模式1所示的佈線71a至71c所列舉的材料形成。在此，作為導電膜，示出導電膜65a至65c這三個層層疊的結構的導電膜，並示出如下疊層結構：導電膜65a及65c由鉬膜構成，且導電膜65b由鋁膜構成；導電膜65a及65c由鈦膜構成，且導電膜65b由鋁膜構成。導電膜65a至65c藉由濺射法或真空蒸鍍法形成。
抗蝕劑掩模66可以與抗蝕劑掩模56同樣地形成。
接著，如圖5B所示，對導電膜65a至65c的一部分進行蝕刻，以形成一對佈線71a至71c(用作源極電極及汲極電極)。這裏，使用抗蝕劑掩模66對導電膜65a至65c進行濕蝕刻，從而各向同性地對導電膜65a至65c進行蝕刻，該抗蝕劑掩模66藉由使用第三光掩模的光微影製程而形成。其結果，可以形成其面積比抗蝕劑掩模66小的佈線71a至71c。
接著，使用抗蝕劑掩模66對添加有賦予一種導電型的雜質元素的半導體膜63進行蝕刻並分離。其結果，可以如圖5C所示那樣形成一對用作源區域及汲區域的半導體膜72。注意，在該蝕刻製程中，緩衝層62的一部分也被蝕刻。由於其一部分被蝕刻而形成有凹部的緩衝層被稱為緩衝層73。可以以同一個製程形成源區域及汲區域、以及緩衝層的凹部。藉由將緩衝層的凹部的深度設定為緩衝層的最厚區域的1/2至1/3，可以拉開源區域及汲區域的距離，因此可以降低源區域及汲區域之間的洩漏電流。之後，去除抗蝕劑掩模66。
接著，也可以在露出的緩衝層不受到損傷且相對於該緩衝層的蝕刻速度低的條件下，進行乾蝕刻。藉由該製程，可以去除源區域及汲區域之間的緩衝層上的蝕刻渣滓物、抗蝕劑掩模的渣滓、以及用於去除抗蝕劑掩模的裝置內的污染源，而可以實現源區域及汲區域之間的確實的絕緣。其結果，可以降低薄膜電晶體的洩漏電流，而可以製造截止電流小且耐壓性高的薄膜電晶體。注意，例如可以使用氯氣體作為蝕刻氣體。
注意，圖5C(抗蝕劑掩模66除外)相當於圖7B的A-B的截面圖。如圖7B所示，用作源區域及汲區域的半導體膜72的端部位於佈線71c的端部的外側。另外，緩衝層73的端部位於佈線71c以及用作源區域及汲區域的半導體膜72的端部的外側。另外，佈線中的一方具有包圍佈線中的另一方的形狀(具體地說，U字型、C字型)。因此，可以增加載流子移動的區域的面積，從而可以增大電流量，並可以縮小薄膜電晶體的面積。另外，由於在閘極電極上重疊有微晶鍺膜、佈線，所以閘極電極的凹凸的影響少，而可以抑制覆蓋度的降低以及洩漏電流的產生。
藉由上述製程，可以形成通道蝕刻型薄膜電晶體74。
接著，如圖6A所示，在佈線71a至71c、用作源區域及汲區域的半導體膜72、緩衝層73以及閘極絕緣膜52b上形成保護絕緣膜76。保護絕緣膜76可以與閘極絕緣膜52a及52b同樣地形成。注意，保護絕緣膜76是為了防止浮游在大氣中的有機物、金屬物、水蒸氣等污染雜質的侵入而提供的，因此較佳的採用緻密的膜。另外，藉由將氮化矽膜用於保護絕緣膜76，可以將緩衝層73中的氧濃度設定為5×1019 atoms/cm3 以下、較佳的為1×1019 atoms/cm3 以下，而可以防止緩衝層73的氧化。
接著，藉由使用利用第四光掩模而形成的抗蝕劑掩模對保護絕緣膜76的一部分進行蝕刻，以形成接觸孔，並且如圖6B所示，形成在該接觸孔中與佈線71c接觸的像素電極77。注意，圖6B相當於圖7C的A-B的截面圖。藉由將連接到顯示元件的像素電極77的佈線71a至71c用作汲極電極，並且將與該佈線相對的佈線71a至71c用作源極電極(源極佈線)，可以提高薄膜電晶體的導通電流，或者可以降低由於重複工作而發生的退化。此外，發生在閘極電極51和用作汲極電極的佈線71a至71c之間的寄生電容難以發生，而容易在像素電極77中儲存電荷。因此，在將該薄膜電晶體用於液晶顯示裝置的情況下，可以使液晶元件進行高速工作。
像素電極77可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物等的具有透光性的導電材料。
另外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極77。較佳的是，藉由使用導電組成物而形成的像素電極的薄層電阻為10000Ωl□以下，波長550nm中的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率較佳的為0.1Ω‧cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或這些兩種以上的共聚物等。
這裏，作為像素電極77，在藉由濺射法形成ITO膜之後將抗蝕劑塗敷在ITO膜上。接著，藉由利用第五光掩模對抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模。然後，使用抗蝕劑掩模對ITO膜進行蝕刻，以形成像素電極77。
藉由上述製程，可以形成薄膜電晶體、以及能夠用於顯示裝置的元件基板。
此外，在微晶鍺膜的成膜處理中，除了包含鍺的沉積性氣體及氫之外，還可以將氦添加到反應氣體中。氦具有所有的氣體中最高的離子化能量即24.5eV，並且在稍低於該離子化能量的大約20eV的能級中具有準穩定狀態，因此在維持放電時，離子化的能量只需要其差值的大約4eV。因此，其放電開始電壓也示出所有的氣體中最低的值。根據上述特性，氦可以穩定地維持電漿。另外，因為可以形成均勻的電漿，所以即使沉積微晶鍺膜的基板的面積增大，也可以發揮謀求實現電漿密度的均勻化的效果。
與使用非晶矽膜、微晶矽膜的薄膜電晶體相比，使用微晶鍺膜的薄膜電晶體的電場效應遷移率高，並且導通電流也高。因此，藉由將其通道形成區域由微晶鍺膜形成的薄膜電晶體用作顯示元件的開關，可以縮小通道形成區域的面積、即薄膜電晶體的面積。因此，根據一個像素而顯示的薄膜電晶體的面積變小，而可以提高像素的開口率。其結果，可以製造分辨率高的顯示裝置。
此外，在本實施例模式中製造的薄膜電晶體的通道形成區域由微晶鍺膜形成，所以其電阻率比非晶矽膜低。由此，在使用微晶鍺膜61的薄膜電晶體中，示出電流電壓特性的曲線的上升部分的傾斜成為陡峭，作為開關元件的響應性優良，而且能夠進行高速工作。另外，藉由將微晶鍺膜用於薄膜電晶體的通道形成區域，可以抑制薄膜電晶體的臨界值電壓的變動，並電場效應遷移率提高，且亞臨界值係數(subthreshold swing：S值)變小，所以可以謀求實現薄膜電晶體的高性能化。由此，可以提高顯示裝置的驅動頻率，並且可以充分地對應於面板尺寸的大面積化、像素的高密度化。
再者，對在本實施例模式中製造的薄膜電晶體來說，在作為通道形成區域的微晶鍺膜和作為源區域及汲區域的添加有賦予一種導電型的雜質元素的半導體膜之間形成電阻率高的非晶矽膜作為緩衝層。雖然截止電流在該緩衝區域流過，但由於緩衝層是高電阻區域，所以可以抑制截止電流，同時具有防止微晶鍺膜的氧化的功能。由此，可以抑制截止電流，同時還可以謀求實現在通道形成區域中的缺陷降低所帶來的導通電流的上升，並且還可以降低隨時間的退化。
接著，作為應用於本實施例模式的成膜製程的電漿CVD裝置的一個實例，示出適合於閘極絕緣膜、微晶鍺膜、緩衝層以及添加有賦予一種導電型的雜質元素的半導體膜的成膜的結構的一個實例。
圖8表示具備多個反應室的多室電漿CVD裝置的一個實例。該裝置具備公共室423、裝載l卸載室422、第一反應室400a、第二反應室400b、第三反應室400c、第四反應室400d。本裝置為一單晶圓處理型，其中嵌裝於裝載/卸載室422的盒子中的基板利用公共室423的搬送機構426從各反應室搬出或者對各反應室搬入。在公共室423和各室之間設置有閘閥425，以使各反應室內進行的處理互不干涉。
各反應室根據形成的薄膜的種類被區分。例如，第一反應室400a是用作形成閘極絕緣膜等絕緣膜的反應室，第二反應室400b是用作形成成為薄膜電晶體的通道形成區域的微晶鍺膜的反應室，第三反應室400c是用作形成成為薄膜電晶體的高電阻區域的緩衝層的反應室，第四反應室400d是用作形成構成源極及汲極的添加有賦予一種導電型的雜質元素的半導體膜的反應室。當然，反應室的數目不侷限於此，根據需要可以任意增減。另外，既可以在一個反應室內形成一種膜，又可以在一個反應室內形成多種膜。
各反應室連接有渦輪分子泵419和乾燥泵420作為排氣單元。排氣單元不侷限於這些真空泵的組合，只要能夠排氣到大約10-l pa至10-5 pa的真空度，就可以應用其他真空泵。在排氣單元和各反應室之間設置有蝶閥417，由此可以遮斷真空排氣，並且藉由利用導氣閥418控制排氣速度，可以調節各反應室的壓力。
注意，也可以將低溫泵421與用來形成微晶鍺膜的第二反應室400b連接，以在第二反應室400b中進行真空排氣到超高真空。藉由利用低溫泵421，可以將反應室的壓力成為低於10-5 Pa的壓力的超高真空。在本實施例模式中，藉由將反應室內成為低於10-5 Pa的壓力的超高真空狀態，可以有效地降低微晶鍺膜中的氧濃度以及氮濃度。其結果，可以將微晶鍺膜所包含的氧的濃度設定為1×1016 atoms/cm3 以下。藉由降低微晶鍺膜中的氧濃度以及氮濃度，可以降低膜中的缺陷，而可以提高結晶性，所以可以提高載流子的遷移率。
氣體供給單元408由填充以矽烷、鍺烷為代表的半導體材料氣體或稀有氣體等的用於製程的氣體的汽缸410、停止閥412、質量流量控制器413等構成。氣體供給單元408g連接到第一反應室400a並供給用來形成閘極絕緣膜的氣體。氣體供給單元408i連接到第二反應室400b並供給用來形成微晶鍺膜的氣體。氣體供給單元408b連接到第三反應室400c並供給用來形成緩衝層的氣體。氣體供給單元408n連接到第四反應室400d並例如供給用來形成n型半導體膜的氣體。此外，包含用作供體的雜質元素的氣體之一的磷化氫也可以被供給到第一反應室400a、第二反應室400b。氣體供給單元408a供給氬，並且氣體供給單元408f是供給用於反應室內的清洗的蝕刻氣體的系統，這些單元作為各反應室公共路線而構成。
各反應室連接有用來產生電漿的高頻電力供給單元。高頻電力供給單元包括高頻電源404和匹配器406。
根據形成的薄膜的種類，可以區別使用各反應室。每個薄膜具有最合適的成膜溫度，因此藉由區別使用反應室，可以容易管理成膜溫度。並且，可以反復形成相同種類的膜，因此可以排除起因於已形成的膜的殘留雜質的影響。特別，在微晶鍺膜包含用作供體的雜質元素的情況下，可以防止該用作供體的雜質元素混入到緩衝層。其結果，可以降低緩衝層的雜質元素的濃度，並且可以降低薄膜電晶體的截止電流。
注意，也可以在同一個反應室內連續形成微晶鍺膜、緩衝層、添加有賦予一種導電型的雜質元素的半導體膜。具體地說，將形成有閘極絕緣膜的基板搬入於反應室，並且在該反應室內連續形成微晶鍺膜、緩衝層以及添加有賦予一種導電型的雜質元素的半導體膜。此後，較佳的是，從反應室搬出基板，然後利用氟自由基等清洗反應室內。
此外，雖然在本實施例模式中，使用反交錯型薄膜電晶體作為薄膜電晶體而進行說明，但是不侷限於此，也可以應用正交錯型薄膜電晶體、頂閘型薄膜電晶體等。具體地說，當在用作底膜的絕緣膜上形成微晶鍺膜，並在微晶鍺膜上形成閘極絕緣膜以及閘極電極時，可以製造具有微晶鍺膜的薄膜電晶體。
根據本實施例模式，可以製造電特性優越的反交錯型薄膜電晶體、以及具有該薄膜電晶體的顯示基板。
實施例模式5
在本實施例模式中，以下示出具有與閘極絕緣膜的界面上的結晶性提高的微晶鍺膜的薄膜電晶體的製造方法。
與實施例模式4同樣，如圖9A所示，在基板50上形成閘極電極51。接著，在閘極電極51上形成閘極絕緣膜52a、52b。接著，在閘極絕緣膜52b上形成鍺膜42。
作為鍺膜42，形成非晶鍺膜或者微晶鍺膜。作為微晶鍺膜，可以使用晶體粒徑為0.5nm至100nm、較佳的為1nm至20nm的微晶鍺膜。注意，在鍺膜42是微晶鍺膜的情況下，也可以使微晶鍺膜包含非晶成分。將鍺膜42的厚度設定為1nm至100nm、較佳的為2nm至20nm、更佳的為5nm至10nm。
鍺膜42可以藉由濺射法、CVD法形成。在藉由濺射法形成鍺膜42的情況下，使用氫或稀有氣體對鍺靶子進行濺射，在閘極絕緣膜52b上形成非晶鍺膜作為鍺膜42。在藉由CVD法形成鍺膜42的情況下，與包含鍺的沉積性氣體一起，將氫引入於電漿CVD裝置的反應室內，施加高頻電力，產生電漿，在閘極絕緣膜52b上形成非晶鍺膜或者微晶鍺膜作為鍺膜42。
注意，作為形成非晶鍺膜作為鍺膜42的一個方式，可以在反應室內，藉由使用包含鍺的沉積性氣體的輝光放電電漿，來形成非晶鍺膜。或者，可以對包含鍺的沉積性氣體利用選自氦、氬、氪、氖中的一種或多種的稀有氣體元素而進行稀釋，並且藉由輝光放電電漿，形成非晶鍺膜。或者，可以藉由使用其流量為包含鍺的沉積性氣體的流量的1倍以上且10倍以下、較佳的為1倍以上且5倍以下的氫的輝光放電電漿，形成非晶鍺膜。
此外，作為形成微晶鍺膜作為鍺膜42的一個方式，在反應室內，混合包含鍺的沉積性氣體(這裏，鍺烷和氫及/或稀有氣體)，利用輝光放電電漿，來形成微晶鍺膜。鍺烷由氫及/或稀有氣體稀釋為10倍至2000倍。因此，需要大量的氫及/或稀有氣體。在基板的加熱溫度為100℃至400℃、較佳的為250℃至350℃的條件下進行。
在鍺膜42的形成製程中，輝光放電電漿的產生是藉由施加1MHz至30MHz、典型為13.56、27.12MHz的高頻電力；或者大於30MHz至300MHz左右的VHF帶的高頻電力、典型為60MHz而進行的。
接著，如圖9B所示，將電漿43暴露於鍺膜42，如圖9C所示，形成晶核44。作為電漿43，將氫、氟、氟化物中的任一種以上引入於電漿CVD裝置的反應室內，施加高頻電源，來產生電漿。
藉由引入氟、氟化物氣體以及氫中的至少一種以上且施加高頻電源，產生氫電漿、氟電漿。氫電漿藉由對反應室內引入氫，來產生電漿。氟電漿藉由對反應室內引入氟或者氟化物，來產生電漿。作為氟化物，有HF、Ge F4 、GeHF3 、GeH2 F2 、GeH3 F、Ge2 F6 等。注意，除了氟、氟化物氣體或者氫以外，也可以將稀有氣體引入於反應室內，來產生稀有氣體電漿。
藉由氫電漿、氟電漿等，在電漿中產生氫自由基、氟自由基。氫自由基在與非晶鍺膜起反應來使非晶鍺膜的一部分晶化的同時，蝕刻非晶成分。氟自由基蝕刻鍺膜的非晶成分。因此，在鍺膜42是微晶鍺膜的情況下，包含在膜中的晶粒小，並且藉由蝕刻填充其間的非晶成分，可以高密度地殘存結晶性高的晶核。此外，當形成在閘極絕緣膜52b上的鍺膜42是非晶鍺膜時，在蝕刻非晶成分的同時使其一部分晶化，而可以形成微小的晶核。由此，與閘極絕緣膜的界面上的非晶成分也被電漿蝕刻，所以可以在閘極絕緣膜上形成結晶性高的晶核。
作為電漿的產生方法，較佳的使用HF帶(3MHz至30MHz、典型為13.56MHz)。特別是，藉由使用13.56MHz的高頻電力，可以提高電漿的均勻性，並且即使在第六代至第十代的大面積基板上也可以將均勻性高的電漿暴露於鍺膜，所以適合於批量生產。
這裏，作為一個方式，在電漿CVD裝置的反應室內引入氫及/或稀有氣體，利用輝光放電電漿，產生氫電漿，將氫電漿暴露於鍺膜42，蝕刻鍺膜42的非晶鍺成分，以形成晶核44。
接著，使用晶核44而進行結晶成長以形成微晶鍺膜45(參照圖9D)。這裏，在電漿CVD裝置的反應室內，混合包含鍺的沉積性氣體(這裏，鍺烷)以及氫及/或稀有氣體，利用輝光放電電漿，以形成微晶鍺膜。鍺烷由氫及/或稀有氣體稀釋為10倍至2000倍。在基板的加熱溫度為100℃至400℃、較佳的為250℃至350℃的條件下進行。因為從閘極絕緣膜52b上的晶核向相對於閘極絕緣膜52b的表面法線方向進行結晶成長，所以可以形成具有柱狀的晶粒的微晶鍺膜。此外，可以形成與閘極絕緣膜52b的界面上的結晶性高且膜中的結晶性也高的微晶鍺膜。
為了形成微晶鍺膜，藉由與包含鍺的沉積性氣體一起，使用包含鍺的氟化物氣體，當從晶核進行結晶成長時，利用氟自由基蝕刻在結晶成長中的非晶鍺成分，所以發生結晶性高的結晶成長。就是說，可以形成結晶性高的微晶鍺膜。將氟化鍺烷的流量稀釋為鍺烷的流量的0.1倍至50倍、較佳的為1倍至10倍，並且將氫的流量稀釋為鍺烷的流量的10倍至2000倍、較佳的為50倍至200倍，以形成微晶鍺膜。
藉由上述製程，可以形成與閘極絕緣膜52b的界面上的結晶性高的微晶鍺膜45。
接著，如圖9E所示，在微晶鍺膜45上依次形成緩衝層54、添加有賦予一種導電型的雜質的半導體膜55。接著，在添加有賦予一種導電型的雜質的半導體膜55上形成抗蝕劑掩模56。
此後，藉由與實施例模式4同樣的製程，可以製造實施例模式1所示的薄膜電晶體。
注意，雖然在本實施例模式中使用反交錯型薄膜電晶體作為薄膜電晶體進行說明，但是不侷限於此，也可以應用正交錯型薄膜電晶體、頂閘型薄膜電晶體等。具體地說，當在用作底膜的絕緣膜上形成微晶鍺膜，在微晶鍺膜上形成閘極絕緣膜以及閘極電極時，可以製造具有與用作底膜的絕緣膜的界面上的結晶性提高的微晶鍺膜的薄膜電晶體。
實施例模式6
在本實施例模式中，以下示出與實施例模式5同樣地具有與閘極絕緣膜的界面上的結晶性提高的微晶鍺膜的薄膜電晶體的製造方法。
如圖10A所示，與實施例模式4同樣，在基板50上形成閘極電極51，在閘極電極51上形成閘極絕緣膜52a、52b。接著，在閘極絕緣膜52b上形成鍺膜47。
這裏，作為鍺膜47，形成包含用作供體的雜質元素的鍺膜。包含用作供體的雜質元素的鍺膜藉由電漿CVD法或者濺射法形成。作為用作供體的雜質元素，使用作為供體元素的磷、砷或者銻。此外，作為鍺膜，形成非晶鍺膜或者微晶鍺膜。
作為包含用作供體的雜質元素的鍺膜47的形成方法，與實施例模式5所示的鍺膜42的原料氣體一起，使用包含用作供體的雜質元素的氣體，來形成鍺膜47，即可。例如，可以藉由使用鍺烷、氫以及磷化氫的電漿CVD法，形成包含磷的非晶鍺膜或者微晶鍺膜。
用作供體的雜質元素的濃度較佳的為6×1015 atoms/cm3 以上且3×1018 atoms/cm3 以下、更佳的為1×1016 atoms/cm3 以上且3×1018 atoms/cm3 以下、特別較佳的為3×1016 atoms/cm3 以上且3×1017 atoms/cm3 以下。藉由將用作供體的雜質元素的濃度設定於上述範圍內，可以提高閘極絕緣膜52b以及之後形成的包含用作供體的雜質元素的微晶鍺膜的界面上的結晶性。
此外，也可以在形成鍺膜47之前，在成膜裝置的反應室內流過包含用作供體的雜質元素的氣體，將用作供體的雜質元素吸附到閘極絕緣膜52b的表面以及反應室的內壁。此後，當沉積鍺膜時，在引入用作供體的雜質元素的同時沉積鍺膜，所以可以形成包含用作供體的雜質元素的鍺膜47。
接著，進行使用鍺膜47來形成結晶性高的晶核的製程。這裏，如圖10B所示，對包含用作供體的雜質元素的鍺膜47照射電漿43。其結果，如圖10C所示，在閘極絕緣膜52b上形成包含用作供體的雜質元素的晶核48。作為電漿43，可以適當地使用實施例模式5所示的電漿43。
注意，也可以形成實施例模式5所示的鍺膜42而代替包含用作供體的雜質元素的鍺膜47，並且將氫、氟或者氟化物以及包含用作供體的雜質元素的氣體引入於反應室，以產生電漿作為電漿43。藉由在利用氫、氟或者氟化物蝕刻鍺膜的非晶成分的同時，對殘存的鍺膜添加用作供體的雜質元素，可以形成包含用作供體的雜質元素的晶核48。
接著，將包含鍺的沉積性氣體以及氫引入於反應室內，並施加高頻電源，使用晶核48進行結晶成長，如圖10D所示，形成包含用作供體的雜質元素的微晶鍺膜49。此外，也可以藉由使用包含鍺的沉積性氣體以及包含鍺的氟化物氣體，形成微晶鍺膜。這裏，混合鍺烷和氫及/或稀有氣體，利用輝光放電電漿，形成包含用作供體的雜質元素的微晶鍺膜。
注意，較佳的、在形成微晶鍺膜49之前，在成膜裝置的反應室的內壁上形成非晶鍺膜或者微晶鍺膜。此外，較佳的在利用氟電漿等對反應室的內壁進行洗滌之後，在反應室的內壁上形成非晶鍺膜或者微晶鍺膜。藉由這種處理，可以降低：當形成鍺膜47或者微晶鍺膜49時，反應室的內壁的成分、用於洗滌的氟混入於鍺膜47或者微晶鍺膜49中。
再者，也可以對形成在反應室的內壁上的非晶鍺膜或者微晶鍺膜添加用作供體的雜質元素。用作供體的雜質元素的濃度較佳的為6×1015 atoms/cm3 以上且3×1018 atoms/cm3 以下、更佳的為1×1016 atoms/cm3 以上且3×1018 atoms/cm3 以下、特別較佳的為3×1016 atoms/cm3 以上且3×1017 atoms/cm3 以下。藉由這種處理，當對反應室內的壓力進行真空排氣時，附著到反應室的內壁的用作供體的雜質元素離解到反應室內。該離解了的用作供體的雜質元素混入於鍺膜47，所以可以形成包含用作供體的雜質元素的鍺膜47。
此外，也可以形成不包含用作供體的雜質元素的鍺膜而代替包含用作供體的雜質元素的鍺膜47，並且形成包含用作供體的雜質元素的絕緣膜作為閘極絕緣膜52b。例如，可以利用包含用作供體的雜質元素(磷、砷或者銻)的氧化矽膜、氮化矽膜、氧氮化矽膜或者氮氧化矽膜等。此外，在閘極絕緣膜52b具有疊層結構的情況下，也可以對接觸於鍺膜47的層或者接觸於閘極絕緣膜52a的層添加用作供體的雜質元素。
作為形成包含用作供體的雜質元素的絕緣膜作為閘極絕緣膜52b的方法，使用絕緣膜的原料氣體、以及包含用作供體的雜質元素的氣體，來形成絕緣膜，即可。例如，可以藉由使用矽烷、氨以及磷化氫的電漿CVD法，形成包含磷的氮化矽膜。此外，可以藉由使用矽烷、一氧化二氮、氨以及磷化氫的電漿CVD法，形成包含磷的氧氮化矽膜。
此外，也可以在形成閘極絕緣膜52b之前，在成膜裝置的反應室內流過包含用作供體的雜質元素的氣體，將用作供體的雜質元素吸附到閘極絕緣膜52a的表面以及反應室的內壁。此後，藉由在形成閘極絕緣膜52b後形成鍺膜47，在引入用作供體的雜質元素的同時沉積閘極絕緣膜52b及鍺膜47，所以可以形成包含用作供體的雜質元素的鍺膜47。
再者，作為微晶鍺膜49，也可以形成包含用作供體的雜質元素的微晶鍺膜。作為包含用作供體的雜質元素的微晶鍺膜的形成方法，使用微晶鍺膜的原料氣體、以及包含用作供體的雜質元素的氣體，即可。例如，可以藉由使用鍺烷、氫以及磷化氫的電漿CVD法，形成包含磷的微晶鍺膜。
此外，也可以在形成微晶鍺膜49之前，在成膜裝置的反應室內流過包含用作供體的雜質元素的氣體，將用作供體的雜質元素吸附到閘極絕緣膜52b和晶核48的表面以及反應室的內壁。此後，藉由沉積微晶鍺膜49，在引入用作供體的雜質元素的同時沉積微晶鍺膜，所以可以形成包含用作供體的雜質元素的微晶鍺膜49。
再者，也可以對閘極絕緣膜52b、鍺膜47、晶核48、微晶鍺膜49中的任兩種以上添加用作供體的雜質元素。
藉由上述製程，可以形成與閘極絕緣膜的界面上的結晶性高且膜中的結晶性也高的微晶鍺膜。
接著，如圖10E所示，在包含用作供體的雜質元素的微晶鍺膜49上依次形成緩衝層54、添加有賦予一種導電型的雜質的半導體膜55。接著，在添加有賦予一種導電型的雜質的半導體膜55上形成抗蝕劑掩模56。
此後，藉由與實施例模式4同樣的製程，可以製造實施例模式2所示的薄膜電晶體。
注意，雖然在本實施例模式中，使用反交錯型薄膜電晶體作為薄膜電晶體進行說明，但是不侷限於此，也可以應用正交錯型薄膜電晶體、頂閘型薄膜電晶體等。具體地說，當在用作底膜的絕緣膜上形成微晶鍺膜，在微晶鍺膜上形成閘極絕緣膜以及閘極電極時，可以製造具有與用作底膜的絕緣膜的界面上的結晶性提高的微晶鍺膜的薄膜電晶體。
實施例模式7
在本實施例模式中，以下說明與實施例模式5同樣地具有與閘極絕緣膜的界面上的結晶性提高的微晶鍺膜的薄膜電晶體的製造方法。
如圖11A所示，與實施例模式4同樣，在基板50上形成閘極電極51，在閘極電極51上形成閘極絕緣膜52a和52b。
接著，將閘極絕緣膜52b的表面暴露於電漿46，以形成如圖3的放大圖40及圖11B所示的其表面有凹凸的閘極絕緣膜41。作為凹凸的形狀，也可以採用凸部及凹部分別為緩坡曲線狀的波長。此外，也可以採用如下形狀：凸部的尖端尖為針狀，並且凹部為緩坡的曲線狀。此外，如果凹凸的間隔小，則之後可以形成密度高的晶核，所以是較佳的。
將像使閘極絕緣膜52b的表面成為凹凸那樣的電漿46暴露於閘極絕緣膜52b。藉由將氟、氟化物氣體以及氫中的至少一種以上引入於反應室內且施加高頻電源，產生電漿46作為這種電漿，然後使該電漿46暴露於閘極絕緣膜52b，蝕刻閘極絕緣膜52b的表面，形成具有凹凸的閘極絕緣膜41。
接著，在閘極絕緣膜41上形成鍺膜42。鍺膜42受到閘極絕緣膜41的表面的凹凸的影響，而雖然未圖示，但是該鍺膜42的表面也具有幾nm至幾十nm的凹凸。接著，與實施例模式5同樣，進行密度高地形成結晶性高的晶核的製程。這裏，也同樣地對電漿CVD裝置的反應室內引入氟、氟化物氣體以及氫中的至少一種以上且施加高頻電源，產生電漿43，然後將該電漿43暴露於鍺膜42，來蝕刻鍺膜42的一部分、典型為非晶成分。注意，因為在本實施例模式中，鍺膜42的表面具有凹凸，所以由於鍺膜42的應力集中而容易形成晶核。 結果，可以形成如圖11C所示的結晶性高的晶核44。
接著，將包含鍺的沉積性氣體以及氫引入於反應室內且施加高頻電源，使用晶核44進行結晶成長，如圖11D所示，形成微晶鍺膜45。這裏，藉由混合鍺烷、氫及/或稀有氣體且利用輝光放電電漿，形成微晶鍺膜。
藉由上述製程，可以形成與絕緣膜的界面上的結晶性高且膜中的結晶性也高的微晶鍺膜。
接著，如圖11E所示，在微晶鍺膜45上依次形成緩衝層54、添加有賦予一種導電型的雜質的半導體膜55。接著，在添加有賦予一種導電型的雜質的半導體膜55上形成抗蝕劑掩模56。
此後，藉由與實施例模式4同樣的製程，可以製造如實施例模式3所示的薄膜電晶體。
注意，雖然在本實施例模式中，使用反交錯型薄膜電晶體作為薄膜電晶體進行說明，但是不侷限於此，也可以應用正交錯型薄膜電晶體、頂閘型薄膜電晶體等。具體地說，當在用作底膜的絕緣膜上形成微晶鍺膜，在微晶鍺膜上形成閘極絕緣膜以及閘極電極時，可以製造具有與用作底膜的絕緣膜的界面上的結晶性提高的微晶鍺膜的薄膜電晶體。
實施例模式8
接著，參照圖12A至圖18C說明與上述方式不同的薄膜電晶體的製造方法。這裏，示出利用與上述方式相比可以削減光掩模數的方法，來製造薄膜電晶體的製程。
與實施例模式4同樣，在基板50上形成導電膜，並且在導電膜上塗敷抗蝕劑，利用使用第一光掩模的光微影過程而形成的抗蝕劑掩模來蝕刻導電膜的一部分，以形成閘極電極51。接著，如圖12A所示，在閘極電極51上形成閘極絕緣膜52a和52b。接著，依次形成微晶鍺膜53、緩衝層54、添加有賦予一種導電型的雜質元素的半導體膜55，以及導電膜65a至65c。接著，在導電膜65c上塗敷抗蝕劑80。注意，作為微晶鍺膜的形成方法，可以適當地應用實施例模式5至實施例模式7。
作為抗蝕劑80，可以使用正型抗蝕劑或者負型抗蝕劑。這裏，使用正型抗蝕劑來表示。
接著，藉由使用多灰度掩模159作為第二光掩模，將光照射到抗蝕劑80，以對抗蝕劑80進行曝光。
這裏，參照圖13A至13D說明利用多灰度掩模159的曝光。
多灰度掩模指的是能夠以三個級別對曝光部分、中間曝光部分、以及未曝光部分進行曝光的掩模。藉由進行一次曝光及顯影製程，可以形成具有多種(典型為兩種)厚度區域的抗蝕劑掩模。因此，藉由使用多灰度掩模，可以減少光掩模數。
作為多灰度掩模的典型例子，可以舉出如圖13A所示的灰度色調掩模159a以及如圖13C所示的半色調掩模159b。
如圖13A所示，灰度色調掩模159a由具有透光性的基板163、形成在其上的遮光部164以及衍射光閘165構成。在遮光部164中，光的透過率為0%。另一方面，衍射光閘165藉由將狹縫、點、網眼等的光透過部的間隔設定為用於曝光的光的分辨率限度以下可以控制光的透過率。注意，衍射光閘165可以使用：週期性的狹縫、點、網眼；以及非週期性的狹縫、點、網眼。
作為具有透光性的基板163，可以使用石英等具有透光性的基板。遮光部164及衍射光閘165可以藉由利用鉻、氧化鉻等的吸收光的遮光材料形成。
在將曝光的光照射到灰度色調掩模159a的情況下，如圖13B所示，在遮光部164中，光透過率166為0%，並且在不設置遮光部164及衍射光閘165的區域中，光透過率166為100%。另外，在衍射光閘165中，可以將光透過率調整為10%至70%的範圍內。衍射光閘165中的光透過率可以藉由調整衍射光閘的狹縫、點或網眼的間隔及節距而調整。
如圖13C所示，半色調掩模159b由具有透光性的基板163、形成在其上的半透過部167以及遮光部168構成。半透過部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以使用鉻、氧化鉻等的吸收光的遮光材料形成。
在將曝光的光照射到半色調掩模159b的情況下，如圖13D所示，在遮光部168中，光透過率169為0%，並且在不設置遮光部168及半透過部167的區域中，光透過率169為100%。另外，在半透過部167中，可以將光透過率調整為10%至70%的範圍內。半透過部167中的光透過率可以根據半透過部167的材料而調整。
藉由在使用多灰度掩模進行曝光之後進行顯影，如圖12B所示，可以形成具有不同的厚度區域的抗蝕劑掩模81。
接著，藉由使用抗蝕劑掩模81，對微晶鍺膜53、緩衝層54、添加有賦予一種導電型的雜質元素的半導體膜55、以及導電膜65a至65c進行蝕刻來分離。結果，如圖14A所示，可以形成微晶鍺膜58、緩衝層62、添加有賦予一種導電型的雜質元素的半導體膜63、以及導電膜85a至85c。注意，圖14A(抗蝕劑掩模81除外)相當於圖18A的A-B的截面圖。
接著，對抗蝕劑掩模81進行灰化處理。其結果，抗蝕劑的面積縮小，其厚度變薄。此時，厚度薄的區域的抗蝕劑(與閘極電極51的一部分重疊的區域)被去除，如圖14A所示，可以形成分離了的抗蝕劑掩模86。
接著，藉由使用抗蝕劑掩模86對導電膜85a至85c進行蝕刻來分離。其結果，如圖14B所示那樣可以形成一對佈線92a至92c。藉由使用抗蝕劑掩模86對導電膜85a至85c進行濕蝕刻，各向同性地蝕刻導電膜85a至85c。其結果，可以形成其面積比抗蝕劑掩模86小的佈線92a至92c。
接著，藉由使用抗蝕劑掩模86對添加有賦予一種導電型的雜質元素的半導體膜63進行蝕刻，形成一對源區域及汲區域88。注意，在該蝕刻製程中，緩衝層62的一部分也被蝕刻。將其一部分被蝕刻的緩衝層稱為緩衝層87。另外，在緩衝層87中形成有凹部。可以以同一個製程形成源區域及汲區域、以及緩衝層的凹部。這裏，由於藉由使用其面積比抗蝕劑掩模81小的抗蝕劑掩模86對緩衝層62的一部分進行蝕刻，所以緩衝層87向源區域及汲區域88的外側突出。另外，佈線92a至92c的端部與源區域及汲區域88的端部不一致而錯開，並且在佈線92a至92c的端部的外側形成源區域及汲區域88的端部。此後，去除抗蝕劑掩模86。
接著，也可以在露出的緩衝層不受到損傷且相對於該緩衝層的蝕刻速度低的條件下，進行乾蝕刻。藉由該製程，可以去除源區域及汲區域之間的緩衝層上的蝕刻渣滓物、抗蝕劑掩模的渣滓以及用於去除抗蝕劑掩模的裝置內的污染源，而可以實現源區域及汲區域之間的確實的絕緣。其結果，可以降低薄膜電晶體的洩漏電流，從而可以製造截止電流小且耐壓性高的薄膜電晶體。注意，例如可以使用包含氯的氣體、包含氟的氣體等作為蝕刻氣體。
如圖14C所示，藉由使佈線92a至92c的端部與源區域及汲區域88的端部不一致而錯開，佈線92a至92c的端部的距離分開，所以可以防止佈線之間的洩漏電流、短路。由此，可以制造反交錯型薄膜電晶體。
藉由上述製程，可以形成通道蝕刻型薄膜電晶體83。此外，可以使用兩個光掩模來形成薄膜電晶體。
接著，如圖15A所示，在佈線92a至92c、源區域及汲區域88、緩衝層87、微晶鍺膜58以及閘極絕緣膜52b上形成保護絕緣膜76。
接著，使用利用第三光掩模而形成的抗蝕劑掩模對保護絕緣膜76的一部分進行蝕刻，形成接觸孔。接著，形成在該接觸孔中與佈線92c接觸的像素電極77。這裏，作為像素電極77，在藉由濺射法形成ITO膜之後將抗蝕劑塗敷在ITO膜上。接著，藉由利用第四光掩模對抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模。然後，使用抗蝕劑掩模對ITO膜進行蝕刻，以形成像素電極77。注意，圖15B相當於圖18C的A-B的截面圖。
藉由上述製程，可以形成薄膜電晶體、以及具有該薄膜電晶體且能夠用於顯示裝置的元件基板。
接著，以下示出可以利用一個光掩模來形成接觸孔和電容元件的製程。在此，示出圖18A至18C的C-D的截面圖。
在圖15A之後，如圖16A所示，在保護絕緣膜76上形成絕緣膜101。在此，藉由利用感光性有機樹脂來形成絕緣膜101。接著，在利用多灰度掩模160使絕緣膜101感光之後，進行顯影，如圖16B所示，形成使覆蓋薄膜電晶體的佈線的保護絕緣膜76露出的凹部111a、以及電容佈線51c上的凹部111b。在此，使用如下那樣的多級灰度掩模160：在薄膜電晶體的佈線上可以以100%使絕緣膜101曝光，並且在電容佈線51c上可以以10%至70%的範圍使絕緣膜101曝光。
接著，藉由對具有凹部的絕緣膜102進行蝕刻(回蝕刻)後，對保護絕緣膜76的一部分進行蝕刻，如圖17A所示，形成如下絕緣膜103：具有使佈線露出的接觸孔112a並且在電容佈線51c上的凹部112b。
接著，藉由對絕緣膜103進行灰化處理，擴大接觸孔112a以及凹部112b的面積，以形成具有接觸孔113a以及凹部113b的絕緣膜104。注意，保護絕緣膜76不是由感光性有機樹脂形成，而是由無機絕緣膜形成，因此不受到灰化處理。因此，在佈線上形成接觸孔113a，該接觸孔113a的上表面形狀為雙層的環狀。
此後，可以在形成像素電極77的同時，也形成由電容佈線51c、閘極絕緣膜52a和52b、保護絕緣膜76a以及像素電極77構成的電容元件105。
藉由上述製程，可以在利用一個多灰度掩模形成連接像素電極及佈線的接觸孔的同時，形成電容元件。
實施例模式9
在本實施例模式中，以下示出可以應用於實施例模式1至8的薄膜電晶體的結構。
在形成實施例模式4所示的圖5B的佈線71a至71c、或者實施例模式8所示的圖14B的佈線92a至92c之後，去掉抗蝕劑掩模66或86，以佈線71a至71c或者佈線92a至92c為掩模，來蝕刻添加有賦予一種導電型的雜質元素的半導體膜63。其結果，可以形成其中佈線71a至71c或者佈線92a至92c以及用作源區域及汲區域的半導體膜72或者88的端部一致的薄膜電晶體。這裏，圖19表示如下薄膜電晶體：在去掉圖5B的抗蝕劑掩模66之後，以佈線71a至71c為掩模，蝕刻添加有賦予一種導電型的雜質元素的半導體膜63，來使用作源區域及汲區域的半導體膜89的端部以及佈線71a至71c的端部一致。
此外，雖然在實施例模式1至8中使用通道蝕刻型薄膜電晶體以表示，但是也可以將實施例模式1至8所示的薄膜電晶體用作通道保護型薄膜電晶體。
具體地說，如圖4A所示，在基板50上形成閘極電極51，在閘極電極51上形成閘極絕緣膜52a和52b。接著，形成微晶鍺膜53。
如圖4B所示，在微晶鍺膜53上形成緩衝層54。接著，在緩衝層54上的與閘極電極51重疊的區域中形成通道保護膜。通道保護膜可以藉由在形成氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜之後，利用光微影過程進行選擇性的蝕刻來形成。或者，通道保護膜可以藉由噴射包含聚醯亞胺、丙烯或者矽氧烷的組成物且進行焙燒來形成。接著，依次形成添加有賦予一種導電型的雜質的半導體膜以及導電膜。接著，利用藉由光微影過程而形成的抗蝕劑掩模，蝕刻導電膜、添加有賦予一種導電型的雜質的半導體膜、緩衝層、微晶鍺膜，以進行分離。其結果，如圖20所示，形成微晶鍺膜61、緩衝層73、用作源區域及汲區域的半導體膜72以及用作源極電極及汲極電極的佈線71a至71c。此外，形成部分地具有凹部的通道保護膜82。
藉由上述製程，可以形成通道保護型薄膜電晶體。
此外，如圖21所示，也可以形成三層的閘極絕緣膜52a、52b及52c而代替實施例模式1至8所示的薄膜電晶體的閘極絕緣膜52a和52b。作為第三層的閘極絕緣膜52c，可以形成厚度為1nm至5nm左右的氮化矽膜或者氮氧化矽膜。
作為形成厚度為1nm至5nm左右的氮化矽膜或者氮氧化矽膜作為第三層的閘極絕緣膜52c的方法，可以採用電漿CVD法。此外，可以藉由對閘極絕緣膜52b進行利用高密度電漿的氮化處理，在閘極絕緣膜52b的表面上形成氮化矽層。藉由進行高密度電漿氮化，也可以獲得含有更高濃度的氮的氮化矽層。高密度電漿藉由利用高頻率的微波例如2.45GHz來產生。其特徵在於低電子溫度的高密度電漿的活性種的動能低，所以可以形成與現有的電漿處理相比電漿損傷少且缺陷少的層。此外，因為可以降低閘極絕緣膜52b的表面粗糙度，所以可以增大載流子遷移率。
實施例模式10
在本實施例模式中，以下示出包括實施例模式1所示的薄膜電晶體的液晶顯示裝置作為顯示裝置的一個方式。在此，參照圖22至圖24說明VA(垂直取向)型液晶顯示裝置。VA型液晶顯示裝置是控制液晶面板的液晶分子的排列的方式之一。VA型液晶顯示裝置是當不施加電壓時液晶分子朝向垂直於面板的方向的方式。在本實施例模式中，特別設法將像素分為幾個區域(子像素)，並且將分子分別放倒於不同方向上。將此稱為多疇化或者多疇設計。在以下說明中，將說明考慮到多疇設計的液晶顯示裝置。
圖22及圖23示出VA型液晶面板的像素結構。圖23是基板600的平面圖，而圖22示出相對於圖23中的切斷線Y-Z的截面結構。在以下說明中，參照這兩個附圖進行說明。
在該像素結構中，一個像素具有多個像素電極，並且各像素電極隔著平坦化膜622連接到薄膜電晶體。各薄膜電晶體以不同的閘極信號驅動。就是說，在多疇設計的像素中，獨立控制施加到各像素電極的信號。
像素電極624在接觸孔623中藉由佈線618連接到薄膜電晶體628。此外，像素電極626在接觸孔627中藉由佈線619連接到薄膜電晶體629。薄膜電晶體628的閘極佈線602和薄膜電晶體629的閘極佈線603彼此分離，以便可以對它們提供不同的閘極信號。另一方面，薄膜電晶體628和薄膜電晶體629共同使用用作資料線的佈線616。可以藉由使用實施例模式4至8所示的方法，來製造薄膜電晶體628及薄膜電晶體629。
像素電極624和像素電極626具有不同的形狀，並且被狹縫625彼此分離。像素電極626被形成為圍繞擴展為V字型的像素電極624的外側。藉由根據薄膜電晶體628及薄膜電晶體629使施加到像素電極624和像素電極626的電壓時序不同，來控制液晶的取向。藉由對閘極佈線602和閘極佈線603施加不同的閘極信號，可以使薄膜電晶體628及薄膜電晶體629的工作時序互不相同。此外，在像素電極624、626上形成有取向膜646。
在相對基板601上形成有遮光膜632、著色膜636、相對電極640。此外，在著色膜636和相對電極640之間形成平坦化膜637，以防止液晶取向的錯亂。此外，在相對電極640上形成取向膜646。圖24示出相對基板一側的結構。相對電極640是在不同的像素之間共同使用的電極並形成有狹縫641。藉由互相咬合地配置該狹縫641和在像素電極624及像素電極626一側的狹縫625，可以有效地產生傾斜電場來控制液晶的取向。由此，可以根據地方使液晶的取向方向不同，從而擴大視角。
在此，利用基板、著色膜、遮光膜以及平坦化膜構成顏色濾光片。注意，遮光膜及平坦化膜中的任一方或雙方也可以不形成在基板上。
此外，著色膜具有使可見光的波長範圍中的任意波長範圍的光的成分優先透過的功能。通常，在很多情況下，組合使紅色波長範圍的光、藍色波長範圍的光以及綠色波長範圍的光分別優先透過的著色膜，而用於顏色濾光片。然而，著色膜的組合不侷限於此。
藉由使像素電極624、液晶層650以及相對電極640重疊，形成第一液晶元件。此外，藉由使像素電極626、液晶層650以及相對電極640重疊，形成第二液晶元件。此外，採用在一個像素中設置有第一液晶元件和第二液晶元件的多疇結構。
注意，雖然在此示出VA(垂直取向)型液晶顯示裝置作為液晶顯示裝置，但是可以將藉由利用實施例模式1所示的薄膜電晶體而形成的元件基板用於FFS型液晶顯示裝置、IPS型液晶顯示裝置、TN型液晶顯示裝置以及其他液晶顯示裝置。
藉由上述製程，可以製造液晶顯示裝置。因為本實施例模式的液晶顯示裝置利用截止電流少且電特性優越的反交錯型薄膜電晶體，所以可以製造對比度高且可見度高的液晶顯示裝置。
注意，可以將實施例模式1至9適當地應用於本實施例模式。
實施例模式11
在本實施例模式中，以下示出包括實施例模式1所示的薄膜電晶體的發光顯示裝置作為顯示裝置的一個方式。在此，說明發光顯示裝置所包括的像素的結構。圖25A表示像素的俯視圖的一個方式，而圖25B表示對應於圖25A中的A-B的像素的截面結構的一個方式。
作為發光裝置，在此使用利用電致發光的發光元件而表示。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分。一般地，前者稱為有機EL元件，而後者稱為無機EL元件。另外，這裏，作為薄膜電晶體的製程，可以使用上述實施例模式。
關於有機EL元件，藉由將電壓施加到發光元件，電子及電洞從一對電極分別注入到包含發光有機化合物的層中，並流過電流。並且，藉由那些載流子(電子及電洞)複合，發光有機化合物形成激發態，並且當該激發態返回到基態時發光。由於這種機制，這種發光元件稱為電流激發型發光元件。
無機EL元件根據其元件結構被分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件是具有將發光材料的粒子分散在粘合劑中的發光層的，其發光機制為利用供體能級和受體能級的供體-受體複合型發光。薄膜型無機EL元件具有以電介質層夾住發光層並且它被電極夾住的結構，其發光機制為利用金屬離子的內殼層電子躍遷的局部發光。注意，這裏，使用有機EL元件作為發光元件進行說明。另外，雖然使用通道蝕刻型薄膜電晶體作為用來控制對於像素電極的信號的輸入的開關薄膜電晶體、以及用來控制發光元件的驅動的薄膜電晶體，但是可以適當地使用通道保護型薄膜電晶體。
在圖25A及25B中，第一薄膜電晶體74a是用來控制對於像素電極的信號的輸入的開關薄膜電晶體，而第二薄膜電晶體74b相當於用來控制對於發光元件94的電流或電壓的供給的驅動薄膜電晶體。
第一薄膜電晶體74a的閘極電極連接到掃描線51a，源極及汲極中的一方連接到用作信號線的佈線71a至71c，並且連接到源極及汲極中的另一方的佈線71d至71f連接到第二薄膜電晶體74b的閘極電極51b。第二薄膜電晶體74b的源極及汲極中的一方連接到用作電源線的佈線93a至93c，並且源極及汲極中的另一方連接到顯示裝置的像素電極79。利用第二薄膜電晶體74b的閘極電極、閘極絕緣膜以及用作電源線的佈線93a至93c構成電容元件96，並且第一薄膜電晶體74a的源極及汲極中的另一方連接到電容元件96。
注意，電容元件96相當於在第一薄膜電晶體74a截止時保持第二薄膜電晶體74b的閘極-源極間電壓或者閘極-汲極間電壓(以下稱為閘電壓)的電容元件，並不一定需要設置。
在本實施例模式中，可以藉由使用實施例模式4來形成第一薄膜電晶體74a及第二薄膜電晶體74b。此外，雖然在此第一薄膜電晶體74a及第二薄膜電晶體74b由n通道型薄膜電晶體形成，但是也可以使用n通道型薄膜電晶體形成第一薄膜電晶體74a且使用p通道型薄膜電晶體形成第二薄膜電晶體74b。再者，還可以使用p通道型薄膜電晶體形成第一薄膜電晶體74a及第二薄膜電晶體74b。
在第一薄膜電晶體74a及第二薄膜電晶體74b上形成保護絕緣膜76，在保護絕緣膜76上形成平坦化膜78，形成用作陰極的像素電極79，該像素電極79在形成於平坦化膜78及保護絕緣膜76中的接觸孔連接到佈線93d至93f。平坦化膜78較佳的藉由使用有機樹脂如丙烯、聚醯亞胺、聚醯胺等；或者矽氧烷聚合物來形成。在接觸孔中，用作陰極的像素電極79具有凹凸，所以設置覆蓋該區域且具有開口部的分隔壁91。以在分隔壁91的開口部中與用作陰極的像素電極79接觸的方式形成發光層92，以覆蓋發光層92的方式形成用作陽極的像素電極93，並且以覆蓋用作陽極的像素電極93及分隔壁91的方式形成保護絕緣膜95。
在此，示出頂部發射結構的發光元件94作為發光元件。因為頂部發射結構的發光元件94也可以在第一薄膜電晶體74a、第二薄膜電晶體74b上發光，所以可以增大發光面積。然而，如果在發光層92的底膜具有凹凸，就在該凹凸上膜厚度的分佈不均勻，用作陽極的像素電極93及用作陰極的像素電極79短路而導致顯示缺陷。因此，較佳的設置平坦化膜78。
由用作陰極的像素電極79及用作陽極的像素電極93夾住發光層92的區域相當於發光元件94。在圖25B所示的像素的情況下，來自發光元件94的光如空心箭頭所示地發射到用作陽極的像素電極93一側。
用作陰極的像素電極79只要是其功函數小且反射光的導電膜，就可以使用已知的材料。例如，較佳的使用Ca、Al、MgAg、AlLi等。發光層92既可以由單層構成，又可以由多層的疊層構成。在由多層構成的情況下，在用作陰極的像素電極79上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，不一定需要設置這些層的全部。用作陽極的像素電極93使用透過光的透光導電材料形成，例如也可以使用具有透光性的導電膜如含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
雖然在此示出從與基板相反一側的面取出發光的頂部發射結構的發光元件，但是可以適當地應用從基板一側的面取出發光的底部發射結構的發光元件、從基板一側及與基板相反一側的面取出發光的雙面發射結構的發光元件。
此外，雖然在此說明了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，雖然在本實施例模式中示出控制發光元件的驅動的薄膜電晶體(驅動薄膜電晶體)和發光元件電連接的一例，但是也可以採用在驅動薄膜電晶體和發光元件之間連接有電流控制薄膜電晶體的結構。
藉由上述製程，可以製造發光顯示裝置。本實施例模式的發光裝置使用截止電流少且電特性優越的反交錯型薄膜電晶體，所以可以製造對比度高且可見度高的發光顯示裝置。
注意，可以將實施例模式1至9適當地應用於本實施例模式。
實施例模式12
接著，以下示出本發明的顯示裝置的一個方式的顯示面板的結構。
在圖26A中示出另外僅形成信號線驅動電路6013且與形成在基板6011上的像素部6012連接的顯示面板的方式。像素部6012及掃描線驅動電路6014藉由使用實施例模式1至3所示的薄膜電晶體來形成。藉由由其電場效應遷移率高的電晶體形成信號線驅動電路，可以使信號線驅動電路的工作穩定，該信號線驅動電路的驅動頻率需要高於掃描線驅動電路的驅動頻率。注意，信號線驅動電路6013可以為將單晶半導體用於通道形成區域的電晶體、將多晶半導體用於通道形成區域的薄膜電晶體、或將SOI用於通道形成區域的電晶體。電源的電位、各種信號等藉由FPC6015分別被供給給像素部6012、信號線驅動電路6013、掃描線驅動電路6014。再者，還可以在信號線驅動電路6013和FPC6015之間、或者在信號線驅動電路6013和像素部6012之間設置保護電路。保護電路由選自實施例模式4所示的薄膜電晶體、二極管、電阻元件以及電容元件等中的一種或多種元件構成。此外，作為二極管，也可以使用對實施例模式1或2所示的薄膜電晶體進行二極體連接而成的二極體。
注意，也可以將信號線驅動電路及掃描線驅動電路都形成在與像素部相同的基板上。
此外，在另外形成驅動電路的情況下，不一定需要將形成有驅動電路的基板貼合到形成有像素部的基板上，例如也可以貼合到FPC上。圖26B表示另外僅形成信號線驅動電路6023且與形成在基板6021上的像素部6022及掃描線驅動電路6024連接的顯示裝置面板的方式。像素部6022及掃描線驅動電路6024藉由使用將微晶鍺膜用於通道形成區域的薄膜電晶體來形成。信號線驅動電路6023藉由FPC6025連接到像素部6022。電源的電位、各種信號等藉由FPC6025分別被供給給像素部6022、信號線驅動電路6023、掃描線驅動電路6024。再者，也可以在信號線驅動電路6023及FPC6025之間、或者在信號線驅動電路6023及像素部6022之間設置保護電路。
另外，也可以使用將微晶鍺膜用於通道形成區域的薄膜電晶體在與像素部相同的基板上僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分，另外形成其他部分且與像素部電連接。圖26C表示將信號線驅動電路所具有的類比開關6033a形成在與像素部6032、掃描線驅動電路6034相同的基板6031上，並且將信號線驅動電路所具有的移位暫存器6033b另外形成在不同的基板上，而彼此貼合的顯示裝置面板的方式。像素部6032及掃描線驅動電路6034使用將微晶鍺膜用於通道形成區域的薄膜電晶體來形成。信號線驅動電路所具有的移位暫存器6033b藉由FPC6035連接到像素部6032。電源的電位、各種信號等藉由FPC6035分別被供給給像素部6032、信號線驅動電路、掃描線驅動電路6034。再者，也可以在信號線驅動電路及FPC6035之間、或者在信號線驅動電路及像素部6032之間設置保護電路。
如圖26A至26C所示，在本實施例模式的顯示裝置中，可以在與像素部相同的基板上使用將微晶鍺膜用於通道形成區域的薄膜電晶體來形成驅動電路的一部分或者全部。
注意，對另外形成的基板的連接方法沒有特別的限制，可以使用已知的COG方法、引線鍵合方法、或TAB方法等。此外，連接的位置只要能夠電連接，就不限於圖26A至26C所示的位置。另外，也可以另外形成控制器、CPU、存儲器等而連接。
注意，在本發明中使用的信號線驅動電路包括移位暫存器和類比開關。或者，除了移位暫存器和類比開關之外，還可以包括緩衝器、位準移位器、源極跟隨器等其他電路。另外，不一定需要設置移位暫存器和類比開關，例如既可以使用像譯碼器電路那樣的可以選擇信號線的其他電路而代替移位暫存器，又可以使用鎖存器等而代替類比開關。
實施例模式13
可以將根據本發明而得到的顯示裝置等用於主動矩陣型顯示裝置面板。就是說，可以在將這些都編入到顯示部的所有的電子設備中實施本發明。
作為這種電子設備，可以舉出影像拍攝裝置如攝像機及數位相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航、投影機、汽車音響、個人電腦、便攜式資訊終端(移動電腦、行動電話或電子書等)等。圖27A至27C示出其一例。
圖27A表示電視裝置。如圖27A所示，可以將顯示面板組裝在框體中來完成電視裝置。由顯示面板形成主畫面2003，作為其他附屬器件還具有揚聲器部分2009、操作開關等。如上所述，可以完成電視裝置。
如圖27A所示，在框體2001中組裝利用顯示元件的顯示用面板2002，並且可以由接收機2005接收普通的電視廣播，而且藉由調制解調器2004連接到有線或無線方式的通訊網絡，從而還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間，或者在接收者之間)的資訊通訊。電視裝置的操作可以由組裝在框體中的開關或另外形成的遙控裝置2006進行，並且該遙控裝置2006也可以設置有顯示輸出的資訊的顯示部2007。
另外，電視裝置還可以附加有如下結構：除了主畫面2003以外，使用第二顯示面板形成子畫面2008，並顯示頻道或音量等。在這種結構中，也可以利用液晶顯示面板形成主畫面2003，並且利用發光顯示面板形成子畫面2008。另外，也可以採用如下結構：利用發光顯示面板形成主畫面2003，利用發光顯示面板形成子畫面2008，並且子畫面2008能夠點亮和熄滅。
圖28是表示電視裝置的主要結構的方塊圖。像素部921形成在顯示面板900。也可以採用COG方式將信號線驅動電路922和掃描線驅動電路923安裝在顯示面板900。
作為其它外部電路的結構，在視頻信號的輸入一側具有視頻信號視頻信號放大電路925、視頻信號處理電路926、控制電路927等。其中，視頻信號放大電路925放大調諧器924所接收的信號中的視頻信號，視頻信號處理電路926將從視頻信號放大電路925輸出的信號轉換成對應於紅、綠和藍各種顏色的顏色信號，控制電路927將該視頻信號轉換成驅動器IC的輸入規格。控制電路927將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，可以採用如下結構：在信號線一側設置信號分割電路928，並將輸入數位信號劃分成m個而供給。
由調諧器924接收的信號中的音頻信號被發送到音頻信號放大電路929，並其輸出經過音頻信號處理電路930供給到揚聲器933。控制電路931從輸入部932接收接收站(接收頻率)或音量的控制資訊，並將信號傳送到調諧器924、音頻信號處理電路930。
當然，本發明不侷限於電視裝置，還可以應用於各種用途如個人電腦的監視器、火車站或機場等中的資訊顯示螢幕或街頭上的廣告顯示螢幕等的大面積顯示媒體。
藉由在主畫面2003、子畫面2008中應用上述實施例模式所說明的顯示裝置，可以提高電視裝置的批量生產性。
此外，圖27B所示的便攜式電腦包括主體2401、顯示部2402等。藉由在顯示部2402中應用上述實施例模式所示的顯示裝置，可以提高電腦的批量生產性。
圖27C是桌上照明器具，包括照明部分2501、燈罩2502、可變臂2503、支柱2504、台2505和電源2506。藉由對照明部分2501使用上述實施例模式所示的發光裝置來製造。注意，照明器具包括固定到天花板的照明器具、壁掛型照明器具等。藉由應用上述實施例模式所示的顯示裝置，可以提高批量生產性，而可以提供廉價的桌上照明器具。
圖29A至29C是應用本發明的智慧型手機的一例，並且圖29A是正視圖，圖29B是後視圖，圖29C是當使兩個框體滑動時的正視圖。智慧型手機由框體1001及1002這兩個框體構成。智慧型手機是具有手機和便攜式資訊終端雙方的功能，並裝有電腦，且除了音頻通話以外還可以進行各種各樣的資料處理的所謂的智慧型手機。
框體1001具有顯示部1101、揚聲器1102、麥克風1103、操作鍵1104、定位設備1105、表面影像拍攝裝置用透鏡1106、外部連接端子插口1107、耳機端子1108等，並且框體1002具有鍵盤1201、外部存儲插槽1202、背面影像拍攝裝置1203、光燈1204等。此外，框體1001的內部裝有天線。
此外，除了上述結構以外，還可以裝有非接觸IC芯片、小型儲存裝置等。
彼此重疊的框體1001和框體1002(圖29A表示)滑動而如圖29C所示地展開。可以對顯示部1101編入上述實施例模式所示的顯示裝置，並且根據使用方式而適當地改變顯示方向。因為在同一個表面上具有顯示部1101和表面影像拍攝裝置用透鏡1106，所以可以進行可視通話。此外，可以將顯示部1101用作取景器，並且利用背面影像拍攝裝置1203以及光燈1204攝影靜止圖像和運動圖像。
揚聲器1102及麥克風1103不侷限於音頻通話，而可以用於電視電話、錄音、再生等用途。藉由利用操作鍵1104，可以進行打電話或接電話、電子郵件等簡單的資訊輸入、畫面的捲動、光標的移動等。
此外，在要處理的資訊多的情況下(例如，當作文件、或者作為便攜式資訊終端使用時等)，使用鍵盤1201較方便。再者，彼此重疊的框體1001和框體1002(圖29A)滑動而如圖29C所示地展開，並且在能夠作為便攜式資訊終端而使用的情況下，可以利用鍵盤1201、定位設備1105而順利地操作。外部連接端子插口1107可以與交流整流器及USB電纜等各種電纜連接，並且可以進行充電以及與個人電腦等的資料通訊。此外，藉由將記錄媒體插入於外部儲存插槽1202，可以對應於更大量的資料保存以及移動。
框體1002的背面(圖29B)具有背面影像拍攝裝置1203以及光燈1204，並且可以將顯示部1101用作取景器而攝影靜止圖像和運動圖像。
此外，除了上述功能結構以外，還可以具有紅外線通訊功能、USB端口、電視one segment接收功能、非接觸IC芯片、耳機插口等。
藉由應用上述實施例模式所示的顯示裝置，可以提高智慧型手機的批量生產性。
40．．．放大圖
41．．．閘極絕緣膜
42．．．鍺膜
43．．．電漿
44．．．晶核
45．．．微晶鍺膜
46．．．電漿
47．．．鍺膜
48．．．晶核
49．．．微晶鍺膜
50．．．基板
51．．．閘極電極
53．．．微晶鍺膜
54．．．緩衝層
55．．．半導體膜
56．．．抗蝕劑掩模
61．．．微晶鍺膜
62．．．緩衝層
63．．．半導體膜
64．．．微晶鍺膜
66．．．抗蝕劑掩模
67．．．微晶鍺膜
72．．．半導體膜
73．．．緩衝層
74．．．薄膜電晶體
76．．．保護絕緣膜
77．．．像素電極
78．．．平坦化膜
79．．．像素電極
80．．．抗蝕劑
81．．．抗蝕劑掩模
82．．．通道保護膜
83．．．薄膜電晶體
86．．．抗蝕劑掩模
87．．．緩衝層
88．．．源區域及汲區域
91．．．分隔壁
92．．．發光層
93．．．像素電極
94．．．發光元件
95．．．保護絕緣膜
96．．．電容元件
101．．．絕緣膜
102．．．絕緣膜
103．．．絕緣膜
104．．．絕緣膜
159．．．多灰度掩模
160．．．多灰度掩模
163．．．基板
164．．．遮光部
165．．．衍射光閘
166．．．光透過率
167．．．半透過部
168．．．遮光部
169．．．光透過率
403．．．高頻電力供給單元
404．．．高頻電源
406．．．匹配器
408．．．氣體供給單元
410．．．汽缸
412．．．停止閥
413．．．質量流量控制器
417．．．蝶閥
418．．．導氣閥
419．．．渦輪分子泵
420．．．乾燥泵
421．．．低溫泵
422．．．裝載/卸載室
423．．．公共室
425．．．閘閥
426．．．搬送機構
430．．．排氣單元
51a．．．掃描線
51b．．．閘極電極
51c．．．電容佈線
52a．．．閘極絕緣膜
52b．．．閘極絕緣膜
52c．．．閘極絕緣膜
600．．．基板
601．．．相對基板
602．．．閘極佈線
603．．．閘極佈線
616．．．佈線
618．．．佈線
619．．．佈線
622．．．平坦化膜
623．．．接觸孔
624．．．像素電極
625．．．狹縫
626．．．像素電極
627．．．接觸孔
628．．．薄膜電晶體
629．．．薄膜電晶體
632．．．遮光膜
636．．．著色膜
637．．．平坦化膜
640．．．相對電極
641．．．狹縫
646．．．取向膜
650．．．液晶層
65a．．．導電膜
65b．．．導電膜
65c．．．導電膜
71a．．．佈線
71b．．．導電膜
71c．．．佈線
71d．．．源極及汲極中的另一方
74a．．．薄膜電晶體
74b．．．薄膜電晶體
76a．．．保護絕緣膜
85a至85c．．．導電膜
900．．．顯示面板
921．．．像素部
922．．．信號線驅動電路
923．．．掃描線驅動電路
924．．．調諧器
925．．．視頻信號放大電路
926．．．視頻信號處理電路
927．．．控制電路
928．．．信號分割電路
929．．．音頻信號放大電路
92a至92c．．．佈線
930．．．音頻信號處理電路
931．．．控制電路
932．．．輸入部
933．．．揚聲器
93a至93c．．．佈線
1000．．．智慧型手機
1001．．．框體
1002．．．框體
1101．．．顯示部
1102．．．揚聲器
1103．．．麥克風
1104．．．操作鍵
1105．．．定位設備
1106．．．表面影像拍攝裝置用透鏡
1107．．．外部連接端子插口
1108．．．耳機端子
111a．．．凹部
111b．．．凹部
112a．．．接觸孔
112b．．．凹部
113a．．．接觸孔
113b．．．凹部
1201．．．鍵盤
1202．．．外部存儲插槽
1203．．．背面影像拍攝裝置
1204．．．光燈
159a．．．灰度色調掩模
159b．．．半色調掩模
2001．．．框體
2002．．．顯示用面板
2003．．．主畫面
2004．．．調制解調器
2005．．．接收機
2006．．．遙控裝置
2007．．．顯示部
2008．．．子畫面
2009．．．揚聲器部分
2401．．．主體
2402．．．顯示部
2501．．．照明部分
2502．．．燈罩
2503．．．可變臂
2504．．．支柱
2505．．．台
2506．．．電源
400a．．．反應室
400b．．．反應室
400c．．．反應室
400d．．．反應室
408a．．．氣體供給單元
408b．．．氣體供給單元
408f．．．氣體供給單元
408g．．．氣體供給單元
408i．．．氣體供給單元
408n．．．氣體供給單元
6011．．．基板
6012．．．像素部
6013．．．信號線驅動電路
6014．．．掃描線驅動電路
6015．．．FPC
6021．．．基板
6022．．．像素部
6023．．．信號線驅動電路
6024．．．掃描線驅動電路
6025．．．FPC
6031．．．基板
6032．．．像素部
6033．．．信號線驅動電路
6034．．．掃描線驅動電路
6035．．．FPC
6033a．．．類比開關
6033b．．．移位暫存器
在附圖中：
圖1是說明本發明的薄膜電晶體的截面圖；
圖2是說明本發明的薄膜電晶體的截面圖；
圖3是說明本發明的薄膜電晶體的截面圖；
圖4A至4C是說明本發明的顯示裝置的製造方法的截面圖；
圖5A至5C是說明本發明的顯示裝置的製造方法的截面圖；
圖6A和6B是說明本發明的顯示裝置的製造方法的截面圖；
圖7A至7C是說明本發明的顯示裝置的製造方法的俯視圖；
圖8是表示可以應用於本發明的電漿CVD裝置的結構的圖；
圖9A至9E是說明本發明的顯示裝置的製造方法的截面圖；
圖10A至10E是說明本發明的顯示裝置的製造方法的截面圖；
圖11A至11E是說明本發明的顯示裝置的製造方法的截面圖；
圖12A和12B是說明本發明的顯示裝置的製造方法的截面圖；
圖13A至13D是說明可以應用於本發明的多級灰度掩模的圖；
圖14A至14C是說明本發明的顯示裝置的製造方法的截面圖；
圖15A和15B是說明本發明的顯示裝置的製造方法的截面圖；
圖16A和16B是說明本發明的顯示裝置的製造方法的截面圖；
圖17A至17C是說明本發明的顯示裝置的製造方法的截面圖；
圖18A至18C是說明本發明的顯示裝置的製造方法的俯視圖；
圖19是說明本發明的顯示裝置的製造方法的截面圖；
圖20是說明本發明的顯示裝置的製造方法的截面圖；
圖21是說明本發明的顯示裝置的製造方法的截面圖；
圖22是說明本發明的顯示裝置的截面圖；
圖23是說明本發明的顯示裝置的俯視圖；
圖24是說明本發明的顯示裝置的俯視圖；
圖25A和25B是說明本發明的顯示裝置的截面圖以及俯視圖；
圖26A至26C是說明本發明的顯示面板的立體圖；
圖27A至27C是說明使用本發明的顯示裝置的電子設備的立體圖；
圖28是說明使用本發明的顯示裝置的電子設備的圖；以及
圖29A至29C是說明使用本發明的顯示裝置的電子設備的圖。
50．．．基板
51．．．閘極電極
52a．．．閘極絕緣膜
52b．．．閘極絕緣膜
61．．．微晶鍺膜
71a．．．佈線
71b．．．導電膜
71c．．．佈線
72．．．半導體膜
73．．．緩衝層

Claims (11)

  1. 一種薄膜電晶體的製造方法，包含如下步驟：在閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成鍺膜；藉由引入氟、氟化物氣體以及氫中的至少一種且施加高頻電力，蝕刻該鍺膜的一部分；藉由引入包括鍺的沉積性氣體以及氫且施加高頻電力，在該閘極絕緣膜上形成微晶鍺膜；以及藉由引入包括矽的沉積性氣體以及氫且施加高頻電力，在該微晶鍺膜上形成緩衝層。
  2. 如申請專利範圍第1項的薄膜電晶體的製造方法，還包含如下步驟：藉由在形成該鍺膜之前引入氟、氟化物氣體以及氫中的至少一種且施加高頻電力，使該閘極絕緣膜暴露於電漿。
  3. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中，藉由引入至少包括鍺的沉積性氣體且施加高頻電力，形成該鍺膜。
  4. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中，該鍺膜為非晶鍺膜或者微晶鍺膜。
  5. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中，該鍺膜包含藉由利用氫或稀有氣體對鍺靶進行濺射而形成的非晶鍺。
  6. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中，藉由將包括用作供體的雜質元素的氣體流過反 應室內，形成該閘極絕緣膜。
  7. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中，藉由引入包括用作供體的雜質元素的氣體且施加高頻電力，對該鍺膜添加用作該供體的該雜質元素。
  8. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中，與該氟、該氟化物氣體以及該氫中的至少一種一起，引入包括用作供體的雜質元素的氣體且施加高頻電力，蝕刻該鍺膜的一部分，同時將用作該供體的該雜質元素添加到該鍺膜。
  9. 如申請專利範圍第1項的薄膜電晶體的製造方法，其中，與該包括鍺的沉積性氣體以及該氫一起，引入包含用作供體的雜質元素的氣體，並施加高頻電力，形成該微晶鍺膜，同時將用作該供體的該雜質元素添加到該微晶鍺膜。
  10. 一種顯示裝置的製造方法，包含如下步驟：在閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成鍺膜；藉由引入氟、氟化物氣體以及氫中的至少一種且施加高頻電力，蝕刻該鍺膜的一部分；藉由引入包括鍺的沉積性氣體以及氫且施加高頻電力，在該閘極絕緣膜上形成微晶鍺膜；藉由引入包括矽的沉積性氣體以及氫且施加高頻電力，在該微晶鍺膜上形成緩衝層；在該緩衝層上形成包含賦予一種導電型的雜質元素的 一對半導體膜；在該對半導體膜上形成一對佈線；以及與該對佈線中的一個接觸地形成像素電極。
  11. 如申請專利範圍第10項的顯示裝置的製造方法，其中，該微晶鍺膜藉由使用該蝕刻鍺膜形成。
TW097145744A 2007-12-03 2008-11-26 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法 TWI521712B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007312797 2007-12-03

Publications (2)

Publication Number Publication Date
TW200947708A TW200947708A (en) 2009-11-16
TWI521712B true TWI521712B (zh) 2016-02-11

Family

ID=40674800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097145744A TWI521712B (zh) 2007-12-03 2008-11-26 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法

Country Status (5)

Country Link
US (1) US20090140251A1 (zh)
JP (1) JP5395414B2 (zh)
KR (1) KR101551300B1 (zh)
CN (1) CN101452961B (zh)
TW (1) TWI521712B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527966B2 (ja) 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) * 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
WO2011141946A1 (ja) * 2010-05-10 2011-11-17 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2474643B1 (en) 2011-01-11 2016-01-06 Imec Method for direct deposition of a germanium layer
KR101973207B1 (ko) * 2011-06-23 2019-04-29 삼성디스플레이 주식회사 금속 산화물이 함유된 양극 및 상기 양극을 포함하는 유기발광소자
EP2626917B1 (en) * 2012-02-10 2017-09-27 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik A CMOS-compatible germanium tunable Laser
US20130280891A1 (en) * 2012-04-20 2013-10-24 Yihwan Kim Method and apparatus for germanium tin alloy formation by thermal cvd
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
KR102172972B1 (ko) 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
JP2018006412A (ja) * 2016-06-28 2018-01-11 学校法人東北学院 半導体装置
US11737954B1 (en) 2020-10-06 2023-08-29 Verily Life Sciences Llc Network-connected containers having medication stored therein

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH05267662A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 相補型薄膜半導体装置およびそれを用いた画像情報処理装置
US5371380A (en) * 1992-04-15 1994-12-06 Canon Kabushiki Kaisha Si- and/or Ge-containing non-single crystalline semiconductor film with an average radius of 3.5 A or less as for microvoids contained therein and a microvoid density 1×10.sup.(19) (cm-3) or less
US5648293A (en) * 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
KR100226761B1 (ko) * 1996-07-31 1999-10-15 김영환 반도체 소자의 제조방법
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4472064B2 (ja) * 1998-08-31 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の製造方法
EP1063693B1 (en) * 1998-12-14 2016-06-29 LG Display Co., Ltd. Method for manufacturing a wiring member on a thin-film transistor substate suitable for a liquid crystal display
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
JP3356748B2 (ja) * 2000-01-21 2002-12-16 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
CN1423841A (zh) * 2000-12-21 2003-06-11 皇家菲利浦电子有限公司 薄膜晶体管
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR101029944B1 (ko) * 2003-12-30 2011-04-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8101444B2 (en) * 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
JP2009105390A (ja) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ

Also Published As

Publication number Publication date
JP2009158945A (ja) 2009-07-16
KR101551300B1 (ko) 2015-09-08
CN101452961B (zh) 2016-08-24
US20090140251A1 (en) 2009-06-04
CN101452961A (zh) 2009-06-10
TW200947708A (en) 2009-11-16
KR20090057907A (ko) 2009-06-08
JP5395414B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
TWI521712B (zh) 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
TWI446543B (zh) 薄膜電晶體以及具有該薄膜電晶體之顯示裝置
JP5395415B2 (ja) 薄膜トランジスタの作製方法
TWI481029B (zh) 半導體裝置
US8187956B2 (en) Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
TWI535035B (zh) 薄膜電晶體，具有該薄膜電晶體的顯示裝置，和其製造方法
TWI470805B (zh) 薄膜電晶體，具有該薄膜電晶體的顯示裝置，和其製造方法
US8860030B2 (en) Thin film transistor and display device including the same
JP5311957B2 (ja) 表示装置及びその作製方法
JP5314870B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees