KR101551300B1 - 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 그리고 이들의 제조방법 - Google Patents

박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 그리고 이들의 제조방법 Download PDF

Info

Publication number
KR101551300B1
KR101551300B1 KR1020080119869A KR20080119869A KR101551300B1 KR 101551300 B1 KR101551300 B1 KR 101551300B1 KR 1020080119869 A KR1020080119869 A KR 1020080119869A KR 20080119869 A KR20080119869 A KR 20080119869A KR 101551300 B1 KR101551300 B1 KR 101551300B1
Authority
KR
South Korea
Prior art keywords
film
thin film
germanium film
germanium
film transistor
Prior art date
Application number
KR1020080119869A
Other languages
English (en)
Other versions
KR20090057907A (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090057907A publication Critical patent/KR20090057907A/ko
Application granted granted Critical
Publication of KR101551300B1 publication Critical patent/KR101551300B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

전기 특성이 우수한 박막트랜지스터, 및 그것을 가지는 표시장치, 그리고 이들의 제조방법을 제안한다. 미(微)결정 게르마늄막과, 이 미결정 게르마늄막의 한쪽 면에 접하는 게이트 절연막과, 게이트 전극이 중첩하는 박막트랜지스터, 및 이 박막트랜지스터를 구비한 표시장치에 있어서, 미결정 게르마늄막의 다른쪽 면에 버퍼층이 형성되어 있다. 채널 형성 영역에 미결정 게르마늄막을 사용함으로써, 전계효과 이동도 및 온(ON) 전류가 높은 박막트랜지스터를 제조할 수 있다. 또한, 채널 형성 영역으로서 기능하는 미결정 게르마늄막과, 소스 영역 또는 드레인 영역과의 사이에 버퍼층을 제공함으로써, 오프 전류가 낮은 박막트랜지스터를 제조할 수 있다. 즉, 전기 특성이 우수한 박막트랜지스터를 제조할 수 있다.
박막트랜지스터, 표시장치, 미(微)결정 게르마늄막, 버퍼층

Description

박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 그리고 이들의 제조방법{Thin film transistor, display device including thin film transistor, and method for manufacturing the same}
본 발명은, 박막트랜지스터 및 적어도 화소부에 박막트랜지스터를 사용한 표시장치, 그리고 이들의 제조방법에 관한 것이다.
최근, 절연 표면을 가지는 기판 위에 형성된 반도체 박막(두께 수십 nm∼수백 nm 정도)을 사용하여 박막트랜지스터를 구성하는 기술이 주목받고 있다. 박막트랜지스터는 IC나 전기광학 장치와 같은 전자 디바이스에 널리 응용되고, 특히 화상 표시장치의 스위칭 소자로서 개발이 촉진되고 있다.
화상 표시장치의 스위칭 소자로서, 비정질 반도체막을 사용한 박막트랜지스터, 결정 입경이 100nm 이상인 다결정 반도체막을 사용한 박막트랜지스터 등이 사용되고 있다. 다결정 반도체막의 형성 방법으로서는, 펄스 발진의 엑시머 레이저 빔을 광학계에 의해 선 형상으로 가공하고, 비정질 규소막에 대하여 선 형상 빔을 주사시키면서 조사하여 결정화하는 기술이 알려져 있다.
또한, 화상 표시장치의 스위칭 소자로서, 미(微)결정 실리콘막 또는 게르마 늄을 함유하는 미결정 실리콘막을 사용한 박막트랜지스터가 사용되고 있다(문헌 1 및 2).
[문헌 1] 일본 공개특허공고 평4-242724호 공보
[문헌 2] 일본 공개특허공고 2005-49832호 공보
다결정 반도체막을 사용한 박막트랜지스터는 비정질 반도체막을 사용한 박막트랜지스터에 비하여 전계효과 이동도가 2자릿수 이상 높고, 반도체 표시장치의 화소부와 그 주변의 구동회로를 동일 기판 위에 일체로 형성할 수 있다는 이점(利點)을 가지고 있다. 그러나, 비정질 반도체막을 사용한 경우에 비하여, 반도체막의 결정화를 위한 공정이 복잡화되기 때문에, 그만큼 수율이 저감되고, 비용이 높아진다는 문제가 있다.
또한, 미(微)결정 게르마늄막을 사용한 박막트랜지스터는 오프 전류가 높다는 문제가 있다.
또한, 이종(異種) 재료 위에 미결정 반도체막을 성막하는 경우, 계면에서의 결정성이 낮고, 이 미결정 반도체막을 사용한 역스태거형 박막트랜지스터에서, 게이트 절연막 및 미결정 반도체막의 계면 영역에서의 결정성이 낮고, 박막트랜지스터의 전기적 특성이 나쁘다는 문제가 있다.
상기한 문제를 감안하여, 본 발명은, 전기 특성이 우수한 박막트랜지스터, 및 그것을 가지는 표시장치, 그리고 이들의 제조방법을 제안하는 것을 과제의 하나로 한다.
미(微)결정 게르마늄막과, 이 미결정 게르마늄막의 한쪽 면에 접하는 게이트 절연막과, 게이트 전극이 중첩하는 박막트랜지스터, 및 이 박막트랜지스터를 구비 한 표시장치에 있어서, 미결정 게르마늄막의 다른쪽 면에 버퍼층이 형성되어 있는 것을 특징으로 한다.
버퍼층으로서는, 비정질 실리콘막이 있다. 또한, 질소, 수소, 할로겐 중 어느 하나 이상을 함유하는 비정질 실리콘막이어도 좋다. 버퍼층을 미결정 게르마늄막의 표면에 형성함으로써, 미결정 게르마늄막에 함유되는 결정립이 산화되는 것을 저감시킬 수 있음과 함께, 고저항 영역이 되기 때문에, 이 구조의 박막트랜지스터의 오프 전류를 저감시킬 수 있다.
버퍼층은 플라즈마 CVD법, 스퍼터링법 등으로 형성할 수 있다. 또한, 비정질 실리콘막을 형성한 후, 비정질 실리콘막의 표면을 질소 플라즈마, 수소 플라즈마 또는 할로겐 플라즈마로 처리하여, 비정질 실리콘막을 질소화, 수소화 또는 할로겐화할 수 있다.
또한, 게이트 절연막 위에 게르마늄막을 형성하고, 이 게르마늄막에 플라즈마를 조사하여 게르마늄막의 일부를 에칭하여, 결정성이 높은 결정핵을 밀도 높게 형성한다. 다음에, 게르마늄을 함유하는 퇴적성 기체, 및 수소를 원료 가스로 한 플라즈마 CVD법에 의해 게이트 절연막 위에 결정성이 높은 미결정 게르마늄막을 형성한다.
게이트 절연막 위에 형성하는 게르마늄막으로서는, 비정질 게르마늄막 또는 미결정 게르마늄막을 스퍼터링법, CVD법 등에 의해 형성한다.
게르마늄막에 조사하는 플라즈마로서는, 수소, 불소, 불화물 중 어느 하나 이상을 플라즈마 CVD 장치의 반응실 내에 도입하고, 고주파 전원을 인가하여 플라 즈마를 발생시킨다. 이 플라즈마에는, 적어도 수소 플라즈마 또는 불소 플라즈마가 포함되어 있어, 게르마늄막의 비정질 성분을 에칭한다. 특히, 게르마늄막이 미결정 게르마늄막인 경우, 결정립이 작고, 그 사이를 메우는 비정질 성분을 에칭함으로써, 결정성이 높은 결정핵을 밀도 높게 잔존시킬 수 있다. 또한, 게이트 절연막 위에 형성되는 게르마늄막이 비정질 게르마늄막인 경우에는, 비정질 성분을 에칭함과 함께 일부를 결정화하여, 미세한 결정핵을 밀도 높게 형성할 수 있다. 이 때문에, 게이트 절연막과의 계면에서의 비정질 성분도 플라즈마에 의해 에칭되기 때문에, 게이트 절연막 위에는 결정성이 높은 결정핵을 형성할 수 있다.
게르마늄을 함유하는 퇴적성 기체 및 수소를 원료 가스로 한 플라즈마 CVD법에 의해 결정핵으로부터 결정 성장시킨다. 결정 성장은 게이트 절연막의 표면에 대하여 법선 방향으로 결정 성장하기 때문에, 주상(柱狀)의 결정립이 밀접하게 연결된 미결정 게르마늄막을 형성할 수 있다. 또한, 게이트 절연막 위에 있는 결정핵으로부터 결정 성장하기 때문에, 게이트 절연막과의 계면에서의 결정성이 높고, 또 막 중의 결정성도 높은 미결정 게르마늄막을 형성할 수 있다. 또한, 이러한 미결정 게르마늄막을 박막트랜지스터의 채널 형성 영역에 사용함으로써, 전계효과 이동도나 온(ON) 전류가 높은 박막트랜지스터를 제조할 수 있다.
또한, 게이트 절연막 위에 게르마늄막을 형성하기 전에, 불소, 불화물 기체, 수소 중 적어도 하나 이상을 플라즈마 CVD 장치의 반응실 내에 도입하고, 고주파 전원을 인가하여 플라즈마를 발생시켜, 게이트 절연막의 일부를 에칭하여도 좋다. 이 에칭에 의해 게이트 절연막의 표면에 요철을 형성할 수 있다. 이 요철을 가지 는 게이트 절연막 위에 게르마늄막을 형성하고, 플라즈마에 노출시킴으로써, 결정핵의 밀도를 높이는 것이 쉬워지며, 주상의 결정립이 밀접하게 연결된 미결정 게르마늄막을 형성할 수 있다.
또한, 미결정 게르마늄막에 도너가 되는 불순물 원소를 첨가하여도 좋다. 미결정 게르마늄막에 도너가 되는 불순물 원소를 첨가함으로써, 미결정 게르마늄막의 결정성이 높아지고, 도전율이 높아짐과 함께, 게이트 절연막과의 계면에서의 결정성을 높일 수 있다. 이 때문에, 이 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막을 박막트랜지스터의 채널 형성 영역에 사용함으로써, 전계효과 이동도나 온 전류가 높은 박막트랜지스터를 제조할 수 있다.
미결정 게르마늄막에 도너가 되는 불순물 원소를 첨가하는 방법으로서는, 게이트 절연막, 게르마늄막 또는 미결정 게르마늄막에 도너가 되는 불순물 원소를 첨가하여도 좋다. 게이트 절연막에 도너가 되는 불순물 원소를 첨가하는 경우에는, 게이트 절연막을 형성하기 전에, 반응실 내에, 도너가 되는 불순물 원소를 함유하는 기체를 흐르게 하여, 반응실 내벽 및 게이트 절연막의 하지(下地) 부재에 도너가 되는 불순물 원소를 흡착시킨다. 또는, 게이트 절연막의 원료 가스와 함께, 도너가 되는 불순물 원소를 함유하는 기체를 도입하여도 좋다.
미결정 게르마늄막에 도너가 되는 불순물 원소를 첨가하는 경우에는, 게르마늄막을 형성하기 전에 반응실 내에 도너가 되는 불순물 원소를 함유하는 기체를 흐르게 하여, 반응실 내벽 및 게이트 절연막에 도너가 되는 불순물 원소를 흡착시켜도 좋다. 또는, 게이트 절연막 위에 형성되는 게르마늄막의 원료 가스와 함께, 도 너가 되는 불순물 원소를 함유하는 기체를 도입하여도 좋다. 또는, 게르마늄막을 에칭할 때, 불소, 불화물 기체, 수소 중 적어도 하나 이상과 함께, 도너가 되는 불순물 원소를 함유하는 기체를 사용하여, 플라즈마를 발생시킴으로써, 수소 라디칼 또는 불소 라디칼로 게이트 절연막 위에 형성되는 게르마늄막의 비정질 성분을 에칭함과 함께, 에칭된 게르마늄막에 도너가 되는 불순물 원소를 첨가하여도 좋다.
미결정 게르마늄막에 도너가 되는 불순물 원소를 첨가하는 경우에는, 미결정 게르마늄막을 형성하기 전에, 도너가 되는 불순물 원소를 함유하는 기체를 흐르게 하여, 반응실 내벽, 게이트 절연막 및 에칭된 게르마늄막에 도너가 되는 불순물 원소를 흡착시켜도 좋다. 또는, 미결정 게르마늄막의 원료 가스와 함께, 도너가 되는 불순물 원소를 함유하는 기체를 도입하여도 좋다.
또한, 본 발명의 미결정 게르마늄막을 사용하여 박막트랜지스터(TFT)를 제조하고, 그 박막트랜지스터를 화소부, 나아가서는 구동회로에 사용하여 표시장치를 제조한다. 본 발명의 미결정 게르마늄막을 사용한 박막트랜지스터는, 그의 전계효과 이동도가 비정질 실리콘막이나 미결정 실리콘막을 사용한 박막트랜지스터보다 높기 때문에, 구동회로의 일부 또는 전체를 화소부와 동일한 기판 위에 일체로 형성하여, 시스템 온 패널(system-on-panel)을 형성할 수 있다.
또한, 표시장치로서는, 발광장치나 액정 표시장치를 포함한다. 발광장치는 발광 소자를 포함하고, 액정 표시장치는 액정 소자를 포함한다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 유기 EL(일렉트로루미네슨스) 및 무기 EL이 포함된다.
또한, 표시장치는, 표시 소자가 봉지(封止)된 상태에 있는 패널과, 그 패널에 콘트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다. 또한, 본 발명의 하나는, 그 표시장치를 제조하는 과정에 있어서의, 표시 소자가 완성되기 전의 일 형태에 상당하는 소자 기판에 관한 것으로서, 그 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다. 소자 기판은, 구체적으로는 표시 소자의 화소 전극만이 형성된 상태이어도 좋고, 화소 전극이 되는 도전막을 성막한 후로서, 에칭하여 화소 전극을 형성하기 전의 상태이어도 좋으며, 모든 형태가 적합하다.
또한, 본 명세서 중에 있어서의 표시장치란, 화상 표시 디바이스, 발광 디바이스 또는 광원(조명 장치를 포함한다)을 가리킨다. 또한, 커넥터, 예를 들어, FPC(Flexible printed circuit) 또는 TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape Carrier Package)가 부착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 설치된 모듈, 또는 표시 소자에 COG(Chip On Glass) 방식에 의해 IC(집적회로)가 직접 실장된 모듈도 모두 표시장치에 포함하는 것으로 한다.
본 발명에 의하면, 채널 형성 영역에 미결정 게르마늄막을 사용함으로써, 전계효과 이동도 및 온 전류가 높은 박막트랜지스터를 제조할 수 있다. 또한, 채널 형성 영역으로서 기능하는 미결정 게르마늄막과, 소스 영역 또는 드레인 영역과의 사이에 버퍼층을 제공함으로써, 오프 전류가 낮은 박막트랜지스터를 제조할 수 있다. 즉, 전기 특성이 우수한 박막트랜지스터를 제조할 수 있다. 또한, 그것을 가 지는 표시장치를 제조할 수 있다.
본 발명의 실시형태에 대하여 도면을 사용하여 이하에 설명한다. 그러나, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그의 형태 및 상세한 것을 여러 가지로 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 이하에 설명하는 본 발명의 구성에서, 동일한 것을 가리키는 부호는 상이한 도면 사이에서 공통으로 사용한다.
[실시형태 1]
도 1에 나타내는 박막트랜지스터는, 기판(50) 위에 게이트 전극(51)이 형성되고, 게이트 전극(51) 위에 게이트 절연막(52a, 52b)이 형성되고, 게이트 절연막(52b) 위에 미(微)결정 게르마늄막(61)이 형성되고, 미결정 게르마늄막(61) 위에 버퍼층(73)이 형성되고, 버퍼층(73) 위에, 일 도전형을 부여하는 불순물 원소가 첨가된 한 쌍의 반도체막(72)이 형성되고, 일 도전형을 부여하는 불순물 원소가 첨가된 한 쌍의 반도체막(72) 위에 배선(71a∼71c)이 형성된다. 게이트 절연막(52b) 위에 형성되는 미결정 게르마늄막(61)이 박막트랜지스터의 채널 형성 영역으로서 기능하고, 버퍼층(73)이 고저항 영역으로서 기능한다.
기판(50)은 바륨 붕규산 유리, 알루미노 붕규산 유리 또는 알루미노실리케이트 유리 등, 퓨전(fusion)법이나 플로트(float)법에 의해 제조되는 무(無)알칼리 유리 기판, 세라믹 기판 외에, 본 제조 공정의 처리 온도에 견딜 수 있는 내열성을 가지는 플라스틱 기판 등을 사용할 수 있다. 또한, 스테인리스 합금 등의 금속 기판의 표면에 절연막을 형성한 기판을 적용하여도 좋다.
게이트 전극(51)은 금속 재료로 형성된다. 금속 재료로서는, 알루미늄, 크롬, 티탄, 탄탈, 몰리브덴, 구리 등이 적용된다. 게이트 전극(51)의 바람직한 예는, 알루미늄 또는 알루미늄과 배리어 금속의 적층 구조체에 의해 형성된다. 배리어 금속으로서는, 티탄, 몰리브덴, 크롬 등의 고융점 금속이 적용된다. 배리어 금속은 알루미늄의 힐록 방지, 산화 방지를 위해 제공하는 것이 바람직하다.
게이트 전극(51)은 두께 50 nm 이상 300 nm 이하로 형성한다. 게이트 전극(51)의 두께를 50 nm 이상 100 nm 이하로 함으로써, 후에 형성되는 미결정 게르마늄막이나 배선의 단절을 방지할 수 있다. 또한, 게이트 전극(51)의 두께를 150 nm 이상 300 nm 이하로 함으로써, 게이트 전극(51)의 저항률을 저감시킬 수 있어, 기판의 대면적화가 가능하다.
또한, 게이트 전극(51) 위에는 미결정 게르마늄막이나 배선을 형성하기 때문에, 단절을 방지하기 위해 단부가 테이퍼 형상이 되도록 가공하는 것이 바람직하다. 또한, 도시하지 않지만, 이 공정에서 게이트 전극에 접속되는 배선이나 용량 배선도 동시에 형성할 수 있다.
게이트 절연막(52a, 52b)은 각각 두께 50∼150 nm의 산화규소막, 질화규소막, 산화질화규소막 또는 질화산화규소막으로 형성할 수 있다. 여기서는, 게이트 절연막(52a)으로서 질화규소막 또는 질화산화규소막을 형성하고, 게이트 절연막(52b)으로서 산화규소막 또는 산화질화규소막을 형성하여 적층하는 형태를 나타 낸다. 또한, 게이트 절연막을 2층으로 하지 않고, 게이트 절연막을 산화규소막, 질화규소막, 산화질화규소막 또는 질화산화규소막의 단층으로 형성할 수도 있다.
게이트 절연막(52a)을 질화규소막 또는 질화산화규소막을 사용하여 형성함으로써, 기판(50)과 게이트 절연막(52a)의 밀착력이 높아지고, 기판(50)으로서 유리 기판을 사용한 경우, 기판(50)으로부터의 불순물이 미결정 게르마늄막(61)으로 확산하는 것을 방지할 수 있고, 또한 게이트 전극(51)의 산화를 방지할 수 있다. 즉, 막 박리를 방지할 수 있음과 함께, 후에 형성되는 박막트랜지스터의 전기 특성을 향상시킬 수 있다. 또한, 게이트 절연막(52a, 52b)은 각각 두께 50 nm 이상이면, 게이트 전극(51)의 요철에 의한 피복률의 저감을 완화시킬 수 있기 때문에 바람직하다.
여기서는, 산화질화규소막이란, 그의 조성으로서 질소보다 산소의 함유량이 많은 것으로서, 조성 범위로서 산소가 55∼65 원자%, 질소가 1∼20 원자%, Si가 25∼35 원자%, 수소가 0.1∼10 원자%의 범위로 함유되는 것을 말한다. 또한, 질화산화규소막이란, 그의 조성으로서 산소보다 질소의 함유량이 많은 것으로서, 조성 범위로서 산소가 15∼30 원자%, 질소가 20∼35 원자%, Si가 25∼35원자%, 수소가 15∼25 원자%의 범위로 함유되는 것을 말한다.
미결정 게르마늄막(61)은 비정질과 결정 구조(단결정, 다결정을 포함한다)의 중간적인 구조의 게르마늄을 함유하는 막이다. 이 미결정 게르마늄막은 자유 에너지적으로 안정된 제 3 상태를 가지고, 단거리 질서를 가지며 격자 왜곡을 가지는 결정질인 것으로서, 입경이 0.5∼100 nm, 바람직하게는 1∼20 nm인 주상(柱狀) 또 는 침상(針狀) 결정이 기판 표면에 대하여 법선 방향으로 성장하여 있다. 또한, 복수의 미결정 게르마늄 사이에 비정질 게르마늄이 존재하고 있다.
단결정 게르마늄의 밴드 갭은 약 0.7 eV이고, 비정질 게르마늄의 밴드 갭은 약 1.2 eV이다. 이 때문에, 미결정 게르마늄막의 밴드 갭은 0.7 eV보다 높고, 1.2 eV보다 낮다. 또한, 단결정 실리콘의 밴드 갭은 1.1 eV이고, 비정질 실리콘의 밴드 갭은 약 1.7 eV이다. 또한, 미결정 실리콘막의 밴드 갭은 1.1 eV보다 높고, 1.7 eV보다 낮다. 단결정 실리콘보다도 단결정 게르마늄의 저항률이 낮고, 이동도가 높기 때문에, 미결정 게르마늄막을 채널 형성 영역에 사용한 박막트랜지스터는, 미결정 실리콘막을 채널 형성 영역에 사용한 박막트랜지스터와 비교하여 전계효과 이동도나 온 전류가 높아진다.
미결정 게르마늄막(61)은 1 nm 이상 두껍고 200 nm 이하, 바람직하게는 1 nm 이상 80 nm 이하, 더 바람직하게는 5 nm 이상 30 nm 이하로 형성한다. 적어도, 미결정 게르마늄막(61)의 두께를 1 nm 이상 50 nm 이하로 함으로써, 완전 공핍형의 박막트랜지스터를 제조할 수 있다.
또한, 미결정 게르마늄막의 산소 농도 및 질소 농도는 3×1019 atoms/cm3 미만, 더 바람직하게는 3×1018 atoms/cm3 미만, 탄소의 농도를 3×1018 atoms/cm3 이하로 하는 것이 바람직하다. 산소, 질소 및 또는 탄소가 미결정 게르마늄막에 혼입되는 농도를 저감시킴으로써, 미결정 게르마늄막의 결함의 생성을 억제할 수 있다. 또한, 산소 또는 질소가 미결정 게르마늄막 중에 들어가 있으면, 결정화되기 어렵 다. 이 때문에, 미결정 게르마늄막 중의 산소 농도, 질소 농도가 비교적 낮음으로써, 미결정 게르마늄막의 결정성을 높일 수 있다.
또한, 본 실시형태의 미결정 게르마늄막에는, 어셉터가 되는 불순물 원소를 성막과 동시에 또는 성막 후에 첨가함으로써, 스레시홀드 전압을 제어할 수 있게 된다. 어셉터가 되는 불순물 원소로서는, 대표적으로는 붕소이고, B2H6, BF3 등의 불순물 기체를 1 ppm∼1000 ppm, 바람직하게는 1∼100 ppm의 비율로 게르마늄을 함유하는 퇴적성 기체에 혼입시키면 좋다. 그리고, 붕소의 농도는, 예를 들어, 1×1014∼6×1016 atoms/cm3로 하면 좋다.
또한, 버퍼층(73)으로서는, 비정질 실리콘막을 사용한다. 또는, 불소 또는 염소의 할로겐이 함유되는 비정질 실리콘막을 사용한다. 또는, 질소가 함유되는 비정질 실리콘막을 사용한다. 버퍼층(73)의 두께를 50 nm∼200 nm로 한다.
버퍼층(73)은 비정질 실리콘막으로 형성되기 때문에, 에너지 갭이 미결정 게르마늄막(61)에 비하여 크고, 또 저항률이 높으며, 이동도가 미결정 게르마늄막(61)보다 낮다. 이 때문에, 후에 형성되는 박막트랜지스터에서, 버퍼층(73)은 고저항 영역으로서 기능하고, 소스 영역 및 드레인 영역으로서 기능하는 반도체막(72)과, 미결정 게르마늄막(61)과의 사이에 일어나는 리크 전류를 저감시킬 수 있다. 또한, 오프 전류를 저감시킬 수 있다.
또한, 미결정 게르마늄막(61)의 표면에, 버퍼층(73)으로서 비정질 실리콘막, 나아가서는, 수소, 질소 또는 할로겐을 함유하는 비정질 실리콘막을 형성함으로써, 미결정 게르마늄막(61)에 포함되는 결정립의 표면의 자연 산화를 방지할 수 있다. 특히, 비정질 게르마늄과 미결정 게르마늄이 접하는 영역에서는, 국부 응력에 의해 균열이 생기기 쉽다. 이 균열이 산소와 접촉하면, 미결정 게르마늄은 산화된다. 그러나, 미결정 게르마늄막(61)의 표면에 버퍼층(73)을 형성함으로써, 미결정 게르마늄의 산화를 방지할 수 있다.
일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(72)은, n채널형 박막트랜지스터를 형성하는 경우에는, 대표적인 불순물 원소로서 인을 첨가하면 좋고, 규소를 함유하는 퇴적성 기체에 PH3 등의 불순물 기체를 첨가하면 좋다. 또한, p채널형 박막트랜지스터를 형성하는 경우에는, 대표적인 불순물 원소로서 붕소를 첨가하면 좋고, 규소를 함유하는 퇴적성 기체에 B2H6 등의 불순물 기체를 첨가하면 좋다. 인 또는 붕소의 농도를 1×1019∼1×1021 atoms/cm3로 함으로써, 도전막과 오믹 콘택트(ohmic contact)할 수 있고, 소스 영역 및 드레인 영역으로서 기능한다. 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(72)은 미결정 실리콘막 또는 비정질 실리콘막으로 형성할 수 있다. 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(72)은 5 nm 이상 50 nm 이하의 두께로 형성된다. 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막의 막 두께를 얇게 함으로써 스루풋을 향상시킬 수 있다.
배선(71a∼71c)은, 알루미늄, 구리, 또는 구리, 규소, 티탄, 네오디뮴, 스칸듐, 몰리브덴 등의 마이그레이션(migration) 방지 원소, 내열성 향상 원소 또는 힐 록 방지 원소가 첨가된 알루미늄 합금의 단층 또는 적층으로 형성하는 것이 바람직하다. 또는, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막과 접하는 측의 막을, 티탄, 탄탈, 몰리브덴, 텅스텐 또는 이들 원소의 질화물로 형성하고, 그 위에 알루미늄 또는 알루미늄 합금을 형성한 적층 구조로 하여도 좋다. 또는, 알루미늄 또는 알루미늄 합금의 상면 및 하면을 티탄, 탄탈, 몰리브덴, 텅스텐 또는 이들 원소의 질화물르 끼운 적층 구조로 하여도 좋다. 여기서는, 도전막으로서는, 배선(71a∼71c)의 3층이 적층된 구조의 도전막을 나타내고, 배선(71a, 71c)에 몰리브덴막, 도전막(71b)에 알루미늄막을 사용한 적층 도전막이나, 배선(71a, 71c)에 티탄막, 도전막(71b)에 알루미늄막을 사용한 적층 구조를 나타낸다.
본 실시형태에 나타내는 바와 같이, 미결정 게르마늄막을 박막트랜지스터의 채널 형성 영역에 사용함으로써, 미결정 실리콘막이나 아모르퍼스 실리콘막을 채널 형성 영역에 가지는 박막트랜지스터보다 전계효과 이동도나 온 전류를 높일 수 있다. 또한, 채널 형성 영역으로서 기능하는 미결정 게르마늄막과, 소스 영역 또는 드레인 영역과의 사이에 버퍼층으로서 저항률이 높은 비정질 실리콘막을 제공함으로써, 버퍼층이 고저항 영역으로서 기능하여, 박막트랜지스터의 오프 전류를 저감시킬 수 있다. 이 때문에, 박막트랜지스터의 ON/OFF비(比), 전계효과 이동도를 높여 전기 특성을 향상시킬 수 있다.
[실시형태 2]
본 실시형태에서는, 실시형태 1과 비교하여 이동도가 높은 미결정 게르마늄막을 가지는 박막트랜지스터에 대하여 도 2를 사용하여 나타낸다.
도 2에 나타내는 박막트랜지스터는, 기판(50) 위에 게이트 전극(51)이 형성되고, 게이트 전극(51) 위에 게이트 절연막(52a, 52b)이 형성되고, 게이트 절연막(52b) 위에, 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막(64)이 형성되고, 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막(64) 위에 버퍼층(73)이 형성되고, 버퍼층(73) 위에, 일 도전형을 부여하는 불순물 원소가 첨가된 한 쌍의 반도체막(72)이 형성되고, 일 도전형을 부여하는 불순물 원소가 첨가된 한 쌍의 반도체막(72) 위에 배선(71a∼71c)이 형성된다. 또한, 게이트 절연막(52b) 위에 형성되는 미결정 게르마늄막(64)이 채널 형성 영역으로서 기능하고, 버퍼층(73)이 고저항 영역으로서 기능한다.
도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막(64)에는, 2차 이온 질량 분석법(SIMS, Secondary Ion mass Spectrometry)에 의한 측정 농도가 6×1015 atoms/cm3 이상 3×1018 atoms/cm3 이하, 바람직하게는 3×1016 atoms/cm3 이상 3×1017 atoms/cm3 이하의 도너가 되는 불순물 원소가 함유된다. 또한, 도너가 되는 불순물 원소로서는, 인, 비소, 안티몬 등이 있다.
미결정 게르마늄막(64)에 함유되는 도너가 되는 불순물 원소의 농도를 상기 범위로 함으로써, 게이트 절연막(52b), 및 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막(64)의 계면에서의 결정성을 높일 수 있고, 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막(64)의 저항률을 저감시킬 수 있다. 이 때문에, 이 미결정 게르마늄막(64)을 채널 형성 영역에 가지는 박막트랜지스터는 전계효과 이동도가 높고, 온 전류가 높다. 또한, 미결정 게르마늄막(64)에 함유되는 도너가 되는 불순물 원소의 피크 농도를 6×1015 atoms/cm3 미만으로 하면, 도너가 되는 불순물 원소의 양이 불충분하여, 전계효과 이동도 및 온 전류의 상승을 기대할 수 없다. 또한, 미결정 게르마늄막(64)에 함유되는 도너가 되는 불순물 원소의 피크 농도를 3×1018 atoms/cm3보다 크게 하면, 스레시홀드 전압이 게이트 전압의 마이너스측으로 시프트(shift)하여, 트랜지스터로서의 동작을 하지 않기 때문에, 도너가 되는 불순물 원소의 농도는 6×1015 atoms/cm3 이상 3×1018 atoms/cm3 이하, 바람직하게는 3×1016 atoms/cm3 이상 3×1017 atoms/cm3 이하인 것이 바람직하다.
또한, 여기서는, 도너가 되는 불순물 원소는 미결정 게르마늄막(64)에만 포함되는 형태를 나타냈지만, 게이트 절연막(52a) 또는 게이트 절연막(52b)에 포함되어도 좋다. 게이트 절연막(52a) 또는 게이트 절연막(52b)에 도너가 되는 불순물 원소가 포함됨으로써, 게이트 절연막의 표면에는 도너가 되는 불순물 원소가 석출한다. 도너가 되는 불순물 원소가 게이트 절연막(52b)의 표면에 석출함으로써, 미결정 게르마늄막(64)이 퇴적되기 시작할 때의 결정성을 높일 수 있다. 또한, 게이트 절연막에서, 게이트 전극측에 도너가 되는 불순물 원소를 포함시킴으로써, 저농도의 불순물 원소를 게이트 절연막의 미결정 게르마늄막(64)측으로 확산시킬 수 있다.
이상의 것으로부터, 게이트 절연막(52b) 및 미결정 게르마늄막(64)에서의 계 면의 결정성을 높일 수 있고, 미결정 게르마늄막(64)의 저항률을 저감시킬 수 있다. 이 때문에, 박막트랜지스터의 전계효과 이동도 및 온 전류를 높일 수 있다.
[실시형태 3]
본 실시형태에서는, 실시형태 1과 비교하여 전계효과 이동도가 높고, 또 수율을 높일 수 있는 미결정 게르마늄막을 가지는 박막트랜지스터에 대하여 도 3을 사용하여 나타낸다.
도 3에 나타내는 박막트랜지스터는, 기판(50) 위에 게이트 전극(51)이 형성되고, 게이트 전극(51) 위에 게이트 절연막(52a)이 형성되고, 게이트 절연막(52a) 위에, 표면이 요철 형상인 게이트 절연막(41)이 형성되고, 게이트 절연막(41) 위에 미결정 게르마늄막(67)이 형성되고, 미결정 게르마늄막(67) 위에 버퍼층(73)이 형성되고, 버퍼층(73) 위에, 일 도전형을 부여하는 불순물 원소가 첨가된 한 쌍의 반도체막(72)이 형성되고, 일 도전형을 부여하는 불순물 원소가 첨가된 한 쌍의 반도체막(72) 위에 배선(71a∼71c)이 형성된다. 또한, 게이트 절연막(41) 위에 형성되는 미결정 게르마늄막(67)이 채널 형성 영역으로서 기능하고, 버퍼층(73)이 고저항 영역으로서 기능한다.
표면이 요철 형상인 게이트 절연막(41)은, 부호 40으로 나타낸 확대도에서 나타내는 바와 같이 표면에 요철이 형성된다. 요철의 형상은 볼록부 및 오목부가 각각 완만한 곡선 형상인 파상(波狀)이어도 좋다. 또한, 볼록부의 선단은 침 형상으로 뾰족하고, 오목부는 완만한 곡선 형상을 이루는 형상으로 할 수도 있다. 요철의 고저차는 수 nm∼수십 nm이다. 또한, 게이트 절연막(41)의 표면이 요철을 가 지기 때문에, 게이트 절연막(41)과 미결정 게르마늄막(67)의 밀착성이 향상된다. 이 때문에, 박막트랜지스터의 제조 공정에서 게이트 절연막(41) 및 미결정 게르마늄막(67)의 계면에서의 박리를 저감시킬 수 있고, 수율을 높일 수 있다. 또한, 미결정 게르마늄막(67)을 채널 형성 영역에 가지는 박막트랜지스터를 제조함으로써, 전계효과 이동도나 온 전류가 높은 박막트랜지스터를 제조할 수 있다.
[실시형태 4]
여기서는, 실시형태 1에 나타내는 박막트랜지스터의 제조 공정에 대하여 이하에 설명한다.
동일 기판 위에 형성하는 박막트랜지스터를 모두 동일한 극성으로 맞추어 두는 것이 공정수를 억제하기 위해서도 바람직하다. 여기서는, n채널형 박막트랜지스터를 사용하여 설명한다.
도 4(A)에 나타내는 바와 같이, 기판(50) 위에 게이트 전극(51)을 형성하고, 게이트 전극(51) 위에 게이트 절연막(52a, 52b)을 형성한다.
게이트 전극(51)은 스퍼터링법, CVD법, 도금법, 인쇄법, 액적 토출법 등을 사용하고, 실시형태 1에 나타내는 게이트 전극(51)에 열거하는 금속 재료를 사용하여 형성한다. 여기서는, 기판(50) 위에 도전막으로서 몰리브덴막을 스퍼터링법에 의해 성막하고, 제 1 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여 기판(50) 위에 형성된 도전막을 에칭하여 게이트 전극(51)을 형성한다.
게이트 절연막(52a, 52b)은 각각 CVD법이나 스퍼터링법 등을 사용하여 산화규소막, 질화규소막, 산화질화규소막 또는 질화산화규소막으로 형성할 수 있다. 여기서는, 게이트 절연막(52a)으로서 질화규소막 또는 질화산화규소막을 형성하고, 게이트 절연막(52b)으로서 산화규소막 또는 산화질화규소막을 형성하여 적층하는 형태를 나타낸다.
다음에, 게이트 절연막(52b) 위에, 게르마늄을 함유하는 퇴적성 기체 및 수소를 사용하고, CVD법을 이용하여 미결정 게르마늄막(53)을 형성한다. 게르마늄을 함유하는 퇴적성 기체 및 수소 외에, 희가스를 사용하여도 좋다. 게르마늄을 함유하는 퇴적성 기체로서는, 게르만(GeH4), 디게르만(Ge2H6), 트리게르만(Ge3H8) 등이 있다. 게르마늄을 함유하는 퇴적성 기체, 여기서는 게르만과, 수소 및/또는 희가스를 혼합하고, 글로우 방전 플라즈마에 의해 미결정 게르마늄막을 형성한다. 게르만은 수소 및/또는 희가스에 의해 10배 내지 2000배로 희석된다. 기판의 가열 온도는 100℃∼400℃, 바람직하게는 250℃∼350℃로 행한다.
미결정 게르마늄막(53)의 형성 공정에서 글로우 방전 플라즈마의 생성은 1 MHz 내지 20 MHz, 대표적으로는 13.56 Mz, 27.12 Mz의 고주파 전력, 또는 30 MHz보다 크고 300 MHz 정도까지의 VHF대의 고주파 전력, 대표적으로는 60 MHz를 인가함으로써 행해진다.
또한, 미결정 게르마늄막(53)의 산소 농도 및 질소 농도는 3×1019 atoms/cm3 미만, 더 바람직하게는 3×1018 atoms/cm3 미만, 탄소의 농도를 3×1018 atoms/cm3 이하로 하는 것이 바람직하다. 산소, 질소 또는 탄소가 미결정 게르마늄막에 혼입되는 농도를 저감시킴으로써, 미결정 게르마늄막의 결함의 생성을 억제할 수 있다. 또한, 산소 또는 질소가 미결정 게르마늄막 중에 들어가 있으면, 결정화되기 어렵다. 이 때문에, 미결정 게르마늄막 중의 산소 농도, 질소 농도가 비교적 낮음으로써, 미결정 게르마늄막의 결정성을 높일 수 있다.
또한, 게르마늄을 함유하는 퇴적성 기체 및 수소 외에, 불소 또는 불화물을 사용하여도 좋다. 불화물로서는, HF, GeF4, GeHF3, GeH2F2, GeH3F, Ge2F6 등이 있다. 불소 또는 불화물을 사용함으로써, 결정 성장 영역에서의 비정질 게르마늄 성분을 불소 라디칼이 에칭하기 때문에, 결정성이 높은 결정 성장이 일어난다. 즉, 결정성이 높은 미결정 게르마늄막을 형성할 수 있다.
또한, 게르마늄을 함유하는 퇴적성 기체 및 수소 외에, 규소를 함유하는 퇴적성 기체, 대표적으로는 실란, 디실란, 트리실란 등을 사용하여 게르마늄을 주성분으로 하고, 또한 규소를 함유하는 반도체막을 미결정 게르마늄막 대신에 형성하여도 좋다.
또한, 본 실시형태의 박막트랜지스터의 채널 형성 영역으로서 기능하는 미결정 게르마늄막에 대해서는, 어셉터가 되는 불순물 원소를 성막과 동시에 또는 성막 후에 첨가함으로써 스레시홀드 전압을 제어할 수 있게 된다. 어셉터가 되는 불순물 원소로서는, 대표적으로는 붕소이고, B2H6, BF3 등의 불순물 기체를 1 ppm∼1000 ppm, 바람직하게는 1∼100 ppm의 비율로 게르마늄을 함유하는 퇴적성 기체에 혼입시키면 좋다. 그리고, 붕소의 농도는 1×1014∼6×1016 atoms/cm3로 하면 좋다.
다음에, 도 4(B)에 나타내는 바와 같이, 미결정 게르마늄막(53) 위에, 버퍼 층(54) 및 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55)을 형성한다. 다음에, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55) 위에 레지스트 마스크(56)를 형성한다.
버퍼층(54)으로서는, 규소를 함유하는 퇴적성 기체를 사용한 플라즈마 CVD법에 의해 비정질 실리콘막을 형성할 수 있다. 또한, 규소를 함유하는 퇴적성 기체를 헬륨, 아르곤, 크립톤, 네온에서 선택된 1종 또는 복수 종의 희가스 원소로 희석시켜 비정질 실리콘막을 형성할 수 있다. 또한, 규소를 함유하는 퇴적성 기체의 유량의 1배 이상 10배 이하, 더 바람직하게는 1배 이상 5배 이하의 유량의 수소를 사용하여, 수소를 함유하는 비정질 실리콘막을 형성할 수 있다. 또한, 상기 비정질 실리콘막에 불소, 또는 염소의 할로겐을 첨가하여도 좋다.
또한, 버퍼층(54)은, 타겟에 실리콘을 사용하고, 수소 또는 희가스로 스퍼터링하여 비정질 실리콘막을 형성할 수 있다.
버퍼층(54)은, 후의 소스 영역 및 드레인 영역의 형성 프로세스에서 일부 에칭되는 경우가 있지만, 그 때에 버퍼층(54)의 일부가 잔존하는 두께로 형성하는 것이 바람직하다. 대표적으로는 50 nm∼200 nm의 두께로 형성하는 것이 바람직하다. 박막트랜지스터의 인가 전압이 높은(예를 들어, 15 V 정도) 표시장치, 대표적으로는 액정 표시장치에서 버퍼층(54)을 두껍게 형성하면, 드레인 내압이 높아져, 박막트랜지스터에 높은 전압이 인가되어도, 박막트랜지스터의 열화(劣化)를 저감시킬 수 있다.
미결정 게르마늄막(53)의 표면에 비정질 실리콘막, 나아가서는, 수소, 질소, 또는 할로겐을 함유하는 비정질 실리콘막을 형성함으로써, 미결정 게르마늄막(53)에 포함되는 결정립의 표면의 자연 산화를 방지할 수 있다. 특히, 비정질 게르마늄과 미결정립이 접하는 영역에서는 국부 응력에 의해 균열이 생기기 쉽다. 이 균열이 산소와 접촉하면, 결정립은 산화되어 산화 게르마늄이 형성된다. 그러나, 미결정 게르마늄막(53)의 표면에 버퍼층(54)을 형성함으로써, 미결정립의 산화를 방지할 수 있다.
또한, 버퍼층(54)은, 비정질 실리콘막을 사용하여 형성하거나 또는 수소, 또는 할로겐을 함유하는 비정질 실리콘막으로 형성하기 때문에, 에너지 갭이 미결정 게르마늄막(53)에 비하여 크고, 또 저항률이 높으며, 이동도가 미결정 게르마늄막(53)보다 낮다. 이 때문에, 후에 형성되는 박막트랜지스터에서, 소스 영역 및 드레인 영역과 미결정 게르마늄막(53)과의 사이에 형성되는 버퍼층은 고저항 영역으로서 기능하고, 미결정 게르마늄막(53)이 채널 형성 영역으로서 기능한다. 이 때문에, 박막트랜지스터의 오프 전류를 저감시킬 수 있다. 이 박막트랜지스터를 표시장치의 스위칭 소자로서 사용한 경우, 표시장치의 콘트라스트를 향상시킬 수 있다.
또한, 미결정 게르마늄막(53)을 형성한 후, 플라즈마 CVD법에 의해 버퍼층(54)을 300℃∼400℃의 온도에서 성막하는 것이 바람직하다. 이 성막 처리에 의해 수소가 미결정 게르마늄막(53)에 공급되어, 미결정 게르마늄막(53)을 수소화한 것과 동등한 효과가 얻어진다. 즉, 미결정 게르마늄막(53) 위에 버퍼층(54)을 퇴적함으로써, 미결정 게르마늄막(53)에 수소를 확산시켜, 댕글링 본드(dangling bond)를 종단시킬 수 있다.
일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55)은, n채널형 박막트랜지스터를 형성하는 경우에는, 대표적인 불순물 원소로서 인을 첨가하면 좋고, 규소를 함유하는 퇴적성 기체에 PH3 등의 불순물 기체를 첨가하면 좋다. 또한, p채널형 박막트랜지스터를 형성하는 경우에는, 대표적인 불순물 원소로서 붕소를 첨가하면 좋고, 규소를 함유하는 퇴적성 기체에 B2H6 등의 불순물 원소를 함유하는 기체를 첨가하면 좋다. 인 또는 붕소의 농도를 1×1019∼1×1021 atoms/cm3로 함으로써, 배선(71a∼71c)과 오믹 콘택트할 수 있게 되고, 소스 영역 및 드레인 영역으로서 기능한다. 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55)은 미결정 실리콘막 또는 비정질 실리콘막으로 형성할 수 있다. 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55)은 5 nm 이상 50 nm 이하의 두께로 형성한다. 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막의 막 두께를 얇게 함으로써 스루풋을 향상시킬 수 있다.
다음에, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55) 위에 레지스트 마스크(56)를 형성한다.
레지스트 마스크(56)는 포토리소그래피 기술에 의해 형성한다. 여기서는, 제 2 포토마스크를 사용하여, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55) 위에 도포된 레지스트를 노광 현상하여, 레지스트 마스크(56)를 형성한다.
다음에, 레지스트 마스크(56)를 사용하여 미결정 게르마늄막(53), 버퍼층(54) 및 일 도전형을 부여하는 불순물이 첨가된 반도체막(55)을 에칭하여 분리하여, 도 4(C)에 나타내는 바와 같이, 미결정 게르마늄막(61), 버퍼층(62) 및 일 도전형을 부여하는 불순물이 첨가된 반도체막(63)을 형성한다. 이 후, 레지스트 마스크(56)를 제거한다. 또한, 도 4(C)(레지스트 마스크(56)는 제외한다)는 도 7(A)의 A-B선의 단면도에 상당한다.
미결정 게르마늄막(61) 및 버퍼층(62)의 단부 측면이 경사져 있는 것에 의해, 버퍼층(62) 위에 형성되는 소스 영역 및 드레인 영역과 미결정 게르마늄막(61)의 거리가 멀어지기 때문에, 소스 영역 및 드레인 영역과 미결정 게르마늄막(61)과의 사이에 리크 전류가 생기는 것을 방지할 수 있다. 또한, 배선과 미결정 게르마늄막(61)과의 사이에 리크 전류가 생기는 것을 방지할 수 있다. 미결정 게르마늄막(61) 및 버퍼층(62)의 단부 측면의 경사 각도는 30°∼90°, 바람직하게는 45°∼80°이다. 이러한 각도로 함으로써, 단차 형상에 의한 배선의 단절을 방지할 수 있다.
다음에, 도 5(A)에 나타내는 바와 같이, 일 도전형을 부여하는 불순물이 첨가된 반도체막(63) 및 게이트 절연막(52b) 위에 도전막(65a∼65c)을 형성하고, 도전막(65a∼65c) 위에 레지스트 마스크(66)를 형성한다. 도전막(65a∼65c)은 스퍼터링법, CVD법, 인쇄법, 액적 토출법, 증착법 등을 사용하고, 실시형태 1에 나타내는 배선(71a∼71c)에 열거하는 재료를 적절히 사용하여 형성한다. 여기서는, 도전막으로는, 도전막(65a∼65c)의 3층이 적층된 구조의 도전막을 나타내고, 도전 막(65a, 65c)에 몰리브덴막, 도전막(65b)에 알루미늄막을 사용한 적층 도전막이나, 도전막(65a, 65c)에 티탄막, 도전막(65b)에 알루미늄막을 사용한 적층 구조를 나타낸다. 도전막(65a∼65c)은 스퍼터링법이나 진공 증착법으로 형성한다.
레지스트 마스크(66)는 레지스트 마스크(56)와 마찬가지로 형성할 수 있다.
다음에, 도 5(B)에 나타내는 바와 같이, 도전막(65a∼65c)의 일부를 에칭하여 한 쌍의 배선(71a∼71c)(소스 전극 및 드레인 전극으로서 기능한다)을 형성한다. 여기서는, 제 3 포토마스크를 사용한 포토리소그래피 공정에 의해 형성한 레지스트 마스크(66)를 사용하여 도전막(65a∼65c)을 웨트 에칭하면, 도전막(65a∼65c)이 등방적으로 에칭된다. 이 결과, 레지스트 마스크(66)보다 면적이 작은 배선(71a∼71c)을 형성할 수 있다.
다음에, 레지스트 마스크(66)를 사용하여, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(63)을 에칭하여 분리한다. 이 결과, 도 5(C)에 나타내는 바와 같은, 한 쌍의 소스 영역 및 드레인 영역으로서 기능하는 반도체막(72)을 형성할 수 있다. 또한, 이 에칭 공정에서 버퍼층(62)의 일부도 에칭된다. 일부 에칭된, 오목부가 형성된 버퍼층을 버퍼층(73)으로 나타낸다. 소스 영역 및 드레인 영역의 형성 공정과, 버퍼층의 오목부를 동일 공정으로 형성할 수 있다. 버퍼층의 오목부의 깊이를 버퍼층의 막 두께가 가장 두꺼운 영역의 1/2 내지 1/3로 함으로써, 소스 영역 및 드레인 영역의 거리를 떼어 놓을 수 있기 때문에, 소스 영역 및 드레인 영역 사이에서의 리크 전류를 저감시킬 수 있다. 이 후, 레지스트 마스크(66)를 제거한다.
다음에, 노출되어 있는 버퍼층에 데미지(damage)가 생기지 않고, 또한 그 버퍼층에 대한 에칭 레이트가 낮은 조건에서 드라이 에칭하여도 좋다. 이 공정에 의해, 소스 영역 및 드레인 영역 간의 버퍼층 위의 에칭 잔사물(殘渣物), 레지스트 마스크의 잔사, 및 레지스트 마스크의 제거에 사용하는 장치 내의 오염원을 제거할 수 있어, 소스 영역 및 드레인 영역 간의 절연을 확실한 것으로 할 수 있다. 이 결과, 박막트랜지스터의 리크 전류를 저감시킬 수 있고, 오프 전류가 작고, 내압이 높은 박막트랜지스터를 제조할 수 있다. 또한, 에칭 가스에는, 예를 들어, 염소 가스를 사용하면 좋다.
또한, 도 5(C)(레지스트 마스크(66)는 제외한다)는 도 7(B)의 A-B선의 단면도에 상당한다. 도 7(B)에 나타내는 바와 같이, 소스 영역 및 드레인 영역으로서 기능하는 반도체막(72)의 단부는 배선(71c)의 단부의 외측에 위치하는 것을 알 수 있다. 또한, 버퍼층(73)의 단부는 배선(71c) 및 소스 영역 및 드레인 영역으로서 기능하는 반도체막(72)의 단부의 외측에 위치한다. 또한, 배선의 한쪽은 다른쪽을 둘러싸는 형상(구체적으로는, U자형, C자형)이다. 이 때문에, 캐리어가 이동하는 영역의 면적을 증가시킬 수 있기 때문에, 전류량을 늘릴 수 있어, 박막트랜지스터의 면적을 축소시킬 수 있다. 또한, 게이트 전극 위에서, 미결정 게르마늄막 및 배선이 중첩되어 있기 때문에, 게이트 전극의 요철의 영향이 적고, 피복률의 저감 및 리크 전류의 발생을 억제할 수 있다.
이상의 공정에 의해, 채널 에치(channel-etch)형의 박막트랜지스터(74)를 형성할 수 있다.
다음에, 도 6(A)에 나타내는 바와 같이, 배선(71a∼71c), 소스 영역 및 드레인 영역으로서 기능하는 반도체막(72), 버퍼층(73), 및 게이트 절연막(52b) 위에 보호 절연막(76)을 형성한다. 보호 절연막(76)은 게이트 절연막(52a, 52b)과 마찬가지로 형성할 수 있다. 또한, 보호 절연막(76)은 대기 중에 부유하는 유기물이나 금속물, 수증기 등의 오염 불순물의 침입을 방지하기 위한 것으로서, 치밀한 막이 바람직하다. 또한, 보호 절연막(76)에 질화규소막을 사용함으로써, 버퍼층(73) 중의 산소 농도를 5×1019 atoms/cm3 이하, 바람직하게는 1×1019 atoms/cm3 이하로 할 수 있어, 버퍼층(73)의 산화를 방지할 수 있다.
다음에, 보호 절연막(76)에 제 4 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여 보호 절연막(76)의 일부를 에칭하여 콘택트 홀을 형성하고, 도 6(B)에 나타내는 바와 같이, 이 콘택트 홀에서 배선(71c)에 접하는 화소 전극(77)을 형성한다. 또한, 도 6(B)는 도 7(C)의 A-B선의 단면도에 상당한다. 표시 소자의 화소 전극(77)에 접속되는 배선(71a∼71c)을 드레인 전극으로 하고, 이 배선과 대향하는 배선(71a∼71c)을 소스 전극(소스 배선)으로 함으로써, 박막트랜지스터의 온 전류를 높게 할 수 있고, 또한 반복 동작에 의한 열화를 저감시킬 수 있다. 또한, 게이트 전극(51)과 드레인 전극으로서 기능하는 배선(71a∼71c)과의 사이에 생기는 기생 용량이 발생하기 어려워, 화소 전극(77)에 전하를 모으기 쉽다. 이 때문에, 이 박막트랜지스터를 액정 표시장치에 사용하는 경우, 액정 재료의 고속 동작이 가능하다.
화소 전극(77)은, 산화텅스텐을 함유하는 인듐 산화물, 산화텅스텐을 함유하는 인듐 아연 산화물, 산화티탄을 함유하는 인듐 산화물, 산화티탄을 함유하는 인듐 주석 산화물, ITO, 인듐 아연 산화물, 산화규소를 첨가한 인듐 주석 산화물 등의 투광성을 가지는 도전성 재료를 사용할 수 있다.
또한, 화소 전극(77)으로서, 도전성 고분자(도전성 폴리머라고도 한다)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 조성물을 사용하여 형성한 화소 전극은 시트 저항률이 10000 Ω／□ 이하, 파장 550 nm에서의 투광률이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항률이 0.1 Ωㆍ㎝ 이하인 것이 바람직하다.
도전성 고분자로서는, 이른바 π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그의 유도체, 폴리피롤 또는 그의 유도체, 폴리티오펜 또는 그의 유도체, 또는 이들의 2종 이상의 공중합체 등을 들 수 있다.
여기서는, 화소 전극(77)으로서는 스퍼터링법에 의해 ITO를 성막한 후, ITO 위에 레지스트를 도포한다. 다음에, 제 5 포토마스크를 사용하여 레지스트를 노광 및 현상하여, 레지스트 마스크를 형성한다. 다음에, 레지스트 마스크를 사용하여 ITO를 에칭하여 화소 전극(77)을 형성한다.
이상에 의해, 박막트랜지스터, 및 표시장치에 사용할 수 있는 소자 기판을 형성할 수 있다.
또한, 미결정 게르마늄막의 성막 처리에 있어서는, 게르마늄을 함유하는 퇴적성 기체 및 수소 외에, 반응 가스에 헬륨을 첨가하여도 좋다. 헬륨은 24.5 eV로 모든 기체 중에서 가장 높은 이온화 에너지를 가지고, 그 이온화 에너지보다 조금 낮은 약 20 eV의 준위에 준안정 상태가 있기 때문에, 방전 지속 중에서는, 이온화에는 그 차인 약 4 eV밖에 필요로 하지 않는다. 이 때문에, 방전 개시 전압도 모든 기체 중 가장 낮은 값을 나타낸다. 이러한 특성 때문에, 헬륨은 플라즈마를 안정적으로 유지할 수 있다. 또한, 균일한 플라즈마를 형성할 수 있기 때문에, 미결정 게르마늄막을 퇴적하는 기판의 면적이 커져도 플라즈마 밀도의 균일화를 도모하는 효과를 나타낸다.
미결정 게르마늄막을 사용한 박막트랜지스터는, 비정질 실리콘막이나 미결정 실리콘막을 사용한 박막트랜지스터와 비교하여 전계효과 이동도가 높고, 또한 온 전류도 높다. 이 때문에, 표시 소자의 스위칭으로서, 채널 형성 영역이 미결정 게르마늄막으로 형성되는 박막트랜지스터를 사용함으로써, 채널 형성 영역의 면적, 즉, 박막트랜지스터의 면적을 축소시킬 수 있다. 이 때문에, 1화소에 있어서의 박막트랜지스터의 면적이 작게 되어, 화소의 개구율을 높일 수 있다. 이 결과, 해상도가 높은 표시장치를 제조할 수 있다.
또한, 본 실시형태에서 제조하는 박막트랜지스터의 채널 형성 영역은 미결정 게르마늄막으로 형성되어 있기 때문에, 비정질 실리콘막과 비교하여 저항률이 낮다. 이 때문에, 미결정 게르마늄막(61)을 사용한 박막트랜지스터는 전류 전압 특성을 나타내는 곡선의 상승 부분의 기울기가 급준해져, 스위칭 소자로서의 응답성이 우수하고, 고속 동작이 가능해진다. 또한, 박막트랜지스터의 채널 형성 영역에 미결정 게르마늄막을 사용함으로써, 박막트랜지스터의 스레시홀드 전압의 변동이 억제되고, 전계효과 이동도가 향상되고, 서브스레스홀드 계수(subthreshold swing：S값)도 작게 되기 때문에, 박막트랜지스터의 고성능화를 도모할 수 있다. 이로써, 표시장치의 구동 주파수를 높게 할 수 있고, 패널 사이즈의 대면적화나 화소의 고밀도화에도 충분히 대응할 수 있다.
또한, 본 실시형태에서 제조하는 박막트랜지스터는 채널 형성 영역인 미결정 게르마늄막과 소스 영역 및 드레인 영역인 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막과의 사이에 버퍼층으로서 저항률이 높은 비정질 실리콘막을 형성한다. 오프 전류는 이 버퍼 영역을 흐르지만, 버퍼층은 고저항 영역이기 때문에, 오프 전류를 억제할 수 있음과 함께, 미결정 게르마늄막의 산화를 방지하는 기능도 가진다. 이 때문에, 오프 전류를 억제함과 함께, 채널 형성 영역에 있어서의 결함 저감에 의한 온 전류의 상승을 도모할 수 있고, 나아가서는 시간 경과에 따른 열화를 저감시킬 수 있다.
다음에, 본 실시형태의 성막 공정에 적용되는 플라즈마 CVD 장치의 일례로서, 게이트 절연막, 미결정 게르마늄막, 버퍼층, 및 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막의 성막에 적합한 구성의 일례를 나타낸다.
도 8은 복수의 반응실을 구비한 멀티체임버 플라즈마 CVD 장치의 일례를 나타낸다. 이 장치는 공통실(423), 로드/언로드(load/unload)실(422), 제 1 반응실(400a), 제 2 반응실(400b), 제 3 반응실(400c), 제 4 반응실(400d)을 구비한 구성으로 되어 있다. 이 장치는, 로드/언로드실(422)의 카세트에 장전되는 기판이 공통실(423)의 반송 기구(426)에 의해 각 반응실로 반출입되는 매엽식 구성이다. 공통실(423)과 각 실 사이에는 게이트 밸브(425)가 구비되어, 각 반응실에서 행해지는 처리가 서로 간섭하지 않도록 구성되어 있다.
각 반응실은 형성하는 박막의 종류에 따라 구분되어 있다. 예를 들어, 제 1 반응실(400a)은 게이트 절연막 등의 절연막을 성막하고, 제 2 반응실(400b)은 박막트랜지스터의 채널 형성 영역이 되는 미결정 게르마늄막을 성막하고, 제 3 반응실(400c)은 박막트랜지스터의 고저항 영역이 되는 버퍼층을 성막하고, 제 4 반응실(400d)은 소스 및 드레인을 형성하는 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막을 성막하는 반응실로서 충당된다. 물론, 반응실의 수는 이것에 한정되는 것은 아니고, 필요에 따라 임의로 증감시킬 수 있다. 또한, 하나의 반응실에서 하나의 막을 성막하도록 하여도 좋고, 하나의 반응실에서 복수의 막을 성막하도록 구성하여도 좋다.
각 반응실에는 배기 수단으로서 터보 분자 펌프(419)와 드라이 펌프(420)가 접속되어 있다. 배기 수단은 이들 진공 펌프의 조합에 한정되는 것은 아니고, 대략 10-1 Pa∼10-5 Pa의 진공도로까지 배기할 수 있는 것이라면 다른 진공 펌프를 적용할 수도 있다. 배기 수단과 각 반응실과의 사이에는 버터플라이 밸브(417)가 설치되어 있고, 이로써 진공 배기를 차단시킬 수 있으며, 컨덕턴스 밸브(418)에 의해 배기 속도를 제어하여, 각각의 반응실의 압력을 조절할 수 있다.
또한, 미결정 게르마늄막을 형성하는 제 2 반응실(400b)은 초고진공으로까지 진공 배기하는 것으로 하여, 크라이오펌프(421)를 연결하여도 좋다. 크라이오펌 프(421)를 사용함으로써, 반응실의 압력을 10-5 Pa보다 낮은 압력의 초고진공으로 할 수 있다. 본 실시형태에서는, 반응실 내를 10-5 Pa보다 낮은 압력의 초고진공으로 함으로써, 미결정 게르마늄막 중의 산소 농도 및 질소 농도의 저감에 효과적이다. 이 결과, 미결정 게르마늄막(45)에 함유되는 산소의 농도를 1×1016 atoms/cm3 이하로 할 수 있다. 미결정 게르마늄막 중의 산소 농도 및 질소 농도를 저감시킴으로써, 막 중의 결함을 저감시키고, 결정성을 높일 수 있게 되기 때문에, 캐리어 이동도를 향상시킬 수 있다.
가스 공급 수단(408)은 실란, 게르만으로 대표되는 반도체 재료 가스 또는 희가스 등 프로세스에 사용하는 가스가 충전되는 실린더(410), 스톱 밸브(412), 매스 플로우(mass flow) 콘트롤러(413) 등으로 구성되어 있다. 가스 공급 수단(408g)은 제 1 반응실(400a)에 접속되어, 게이트 절연막을 성막하기 위한 가스를 공급한다. 가스 공급 수단(408i)은 제 2 반응실(400b)에 접속되어, 미결정 게르마늄막용 가스를 공급한다. 가스 공급 수단(408b)은 제 3 반응실(400c)에 접속되어, 버퍼층용 가스를 공급한다. 가스 공급 수단(408n)은 제 4 반응실(400d)에 접속되어, 예를 들어, n형 반도체막용 가스를 공급한다. 또한, 도너가 되는 불순물 원소를 함유하는 기체 중 하나인 포스핀은 제 1 반응실 (400a), 제 2 반응실(400b)에도 공급되어도 좋다. 가스 공급 수단(408a)은 아르곤을 공급하고, 가스 공급 수단(408f)은 반응실 내의 클리닝에 사용하는 에칭 가스를 공급하는 계통으로서, 이들은 각 반응실 공통의 라인으로서 구성되어 있다.
각 반응실에는 플라즈마를 형성하기 위한 고주파 전력 공급 수단이 연결되어 있다. 고주파 전력 공급 수단은 고주파 전원(404)과 정합기(406)를 포함한다.
각 반응실은 형성하는 박막의 종류에 따라 구분하여 사용할 수 있다. 각각의 박막은 최적의 성막 온도가 있기 때문에, 반응실을 개별적으로 나누어 둠으로써 성막 온도를 관리하는 것이 용이해진다. 또한, 동일한 막 종류를 반복하여 성막할 수 있기 때문에, 이전에 형성된 막에 기인하는 잔류 불순물의 영향을 배제할 수 있다. 특히, 미결정 게르마늄막에 도너가 되는 불순물 원소가 함유되는 경우, 이 도너가 되는 불순물 원소를 버퍼층에 혼입시키는 것을 회피할 수 있다. 이 결과, 버퍼층의 불순물 원소의 농도를 저감시킬 수 있어, 박막트랜지스터의 오프 전류를 저감시킬 수 있다.
또한, 동일 반응실 내에서 미결정 게르마늄막, 버퍼층, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막을 연속적으로 형성하여도 좋다. 구체적으로는, 게이트 절연막이 형성된 기판을 반응실에 반입하고, 거기서 미결정 게르마늄막, 버퍼층, 및 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막을 연속적으로 성막한다. 이 후, 반응실로부터 기판을 반출한 후, 반응실 내를 불소 라디칼 등으로 클리닝하는 것이 바람직하다.
또한, 본 실시형태에서는, 박막트랜지스터로서 역스태거형 박막트랜지스터를 사용하여 설명했지만, 이것에 한정되는 것은 아니고, 순스태거형 박막트랜지스터, 탑게이트형 박막트랜지스터 등에도 적용할 수 있다. 구체적으로는, 하지막으로서 기능하는 절연막 위에 미결정 게르마늄막을 형성하고, 미결정 게르마늄막 위에 게 이트 절연막 및 게이트 전극을 형성하면, 미결정 게르마늄막을 가지는 박막트랜지스터를 제조할 수 있다.
본 실시형태에 의해, 전기 특성이 우수한 역스태거형 박막트랜지스터 및 그것을 가지는 표시 기판을 제조할 수 있다.
[실시형태 5]
본 실시형태에서는, 게이트 절연막과의 계면에서의 결정성을 높인 미결정 게르마늄막을 가지는 박막트랜지스터의 제조방법에 대하여 이하에 나타낸다.
실시형태 4와 마찬가지로, 도 9(A)에 나타내는 바와 같이, 기판(50) 위에 게이트 전극(51)을 형성한다. 다음에, 게이트 전극(51) 위에 게이트 절연막(52a, 52b)을 형성한다. 다음에, 게이트 절연막(52b) 위에 게르마늄막(42)을 형성한다.
게르마늄막(42)으로는 비정질 게르마늄막 또는 미결정 게르마늄막을 형성한다. 미결정 게르마늄막으로서는, 결정 입경이 0.5∼100 nm, 바람직하게는 1∼20 nm인 미결정 게르마늄막을 사용할 수 있다. 또한, 게르마늄막(42)이 미결정 게르마늄막인 경우, 미결정 게르마늄막에 비정질 성분이 포함되어 있어도 좋다. 게르마늄막(42)의 막 두께는 1∼100 nm, 바람직하게는 2∼20 nm, 더 바람직하게는 5∼10 nm로 한다.
게르마늄막(42)은 스퍼터링법이나 CVD법에 의해 형성할 수 있다. 게르마늄막(42)을 스퍼터링법으로 형성하는 경우, 수소 또는 희가스를 사용하여 게르마늄 타겟을 스퍼터링하여, 게이트 절연막(52b) 위에 게르마늄막(42)으로서 비정질 게르 마늄막을 형성한다. 게르마늄막(42)을 CVD법에 의해 형성하는 경우, 게르마늄을 함유하는 퇴적성 기체와 함께, 수소를 플라즈마 CVD 장치의 반응실에 도입하고, 고주파 전력을 인가하여 플라즈마를 발생시켜, 게이트 절연막(52b) 위에 게르마늄막(42)으로서 비정질 게르마늄막 또는 미결정 게르마늄막을 형성한다.
또한, 게르마늄막(42)으로서 비정질 게르마늄막을 형성하는 일 형태로서, 반응실에서 게르마늄을 함유하는 퇴적성 기체를 사용한 글로우 방전 플라즈마에 의해 비정질 게르마늄막을 형성할 수 있다. 또는, 게르마늄을 함유하는 퇴적성 기체를 헬륨, 아르곤, 크립톤, 네온에서 선택된 1종 또는 복수 종의 희가스 원소로 희석시키고, 글로우 방전 플라즈마에 의해 비정질 게르마늄막을 형성할 수 있다. 또는, 게르마늄을 함유하는 퇴적성 기체의 유량의 1배 이상 10배 이하, 더 바람직하게는 1배 이상 5배 이하의 유량의 수소를 사용한 글로우 방전 플라즈마에 의해 비정질 게르마늄막을 형성할 수 있다.
또한, 게르마늄막(42)으로서 미결정 게르마늄막을 형성하는 일 형태로서, 반응실 내에서 게르마늄을 함유하는 퇴적성 기체, 여기서는 게르만과, 수소 및/또는 희가스를 혼합하고, 글로우 방전 플라즈마에 의해 미결정 게르마늄막을 형성한다. 게르만은 수소 및/또는 희가스로 10배 내지 2000배로 희석된다. 이 때문에 다량의 수소 및/또는 희가스가 필요해진다. 기판의 가열 온도는 100℃∼400℃, 바람직하게는 250℃∼350℃에서 행한다.
게르마늄막(42)의 형성 공정에서 글로우 방전 플라즈마의 생성은 1 MHz 내지 30 MHz, 대표적으로는 13.56 Mz, 27.12 Mz의 고주파 전력, 또는 30 MHz보다 크고 300 MHz 정도까지의 VHF대의 고주파 전력, 대표적으로는 60 MHz를 인가함으로써 행해진다.
다음에, 도 9(B)에 나타내는 바와 같이, 플라즈마(43)를 게르마늄막(42)에 노출시켜, 도 9(C)에 나타내는 바와 같이 결정핵(44)을 형성한다. 플라즈마(43)로서는, 수소, 불소, 불화물 중 어느 하나 이상을 플라즈마 CVD 장치의 반응실 내에 도입하고, 고주파 전원을 인가하여 플라즈마를 발생시킨다.
불소, 불화물 기체 또는 수소 중 적어도 하나 이상을 도입하고 고주파 전원을 인가함으로써, 수소 플라즈마, 불소 플라즈마가 발생한다. 수소 플라즈마는 반응실 내에 수소를 도입하고 플라즈마를 발생시킨다. 불소 플라즈마는 반응실 내에 불소 또는 불화물을 도입하고 플라즈마를 발생시킨다. 불화물로서는, HF, GeF4, GeHF3, GeH2F2, GeH3F, Ge2F6 등이 있다. 또한, 불소, 불화물 기체 또는 수소 외에, 희가스를 반응실 내에 도입하고 희가스 플라즈마를 발생시켜도 좋다.
수소 플라즈마, 불소 플라즈마 등에 의해 수소 라디칼, 불소 라디칼이 플라즈마 중에 생성된다. 수소 라디칼은 비정질 게르마늄막과 반응하여 비정질 게르마늄막의 일부를 결정화시킴과 함께, 비정질 성분을 에칭한다. 불소 라디칼은 게르마늄막의 비정질 성분을 에칭한다. 이 때문에, 게르마늄막(42)이 미결정 게르마늄막인 경우, 막에 포함되는 결정립은 작고, 그 사이를 메우는 비정질 성분을 에칭함으로써, 결정성이 높은 결정핵을 밀도 높게 잔존시킬 수 있다. 또한, 게이트 절연막(52b) 위에 형성되는 게르마늄막(42)이 비정질 게르마늄막인 경우에는, 비정질 성분을 에칭함과 함께, 일부를 결정화하여, 미세한 결정핵을 형성할 수 있다. 이 때문에, 게이트 절연막과의 계면의 비정질 성분도 플라즈마에 의해 에칭되기 때문에, 게이트 절연막 위에는 결정성이 높은 결정핵을 형성할 수 있다.
플라즈마의 발생 방법은 HF대(3 MHz∼30 MHz, 대표적으로는 13.56 MHz)를 사용하는 것이 바람직하다. 특히, 13.56 MHz의 고주파 전력을 사용함으로써, 플라즈마의 균일성을 높일 수 있고, 제 6 세대∼제 10 세대의 대면적 기판 위에서도 균일성이 높은 플라즈마를 게르마늄막에 노출시킬 수 있기 때문에, 대량 생산에 바람직하다.
여기서는, 일 형태로서, 플라즈마 CVD 장치의 반응실 내에서 수소 및/또는 희가스를 도입하고, 글로우 방전 플라즈마에 의해 수소 플라즈마를 발생시켜, 게르마늄막(42)에 수소 플라즈마를 노출시켜, 게르마늄막(42)의 비정질 게르마늄 성분을 에칭하여 결정핵(44)을 형성한다.
다음에, 결정핵(44)을 사용하여 결정 성장시켜 미결정 게르마늄막(45)을 형성한다(도 9(D) 참조). 여기서는, 플라즈마 CVD 장치의 반응실 내에서, 게르마늄을 함유하는 퇴적성 기체, 여기서는 게르만과, 수소 및/또는 희가스를 혼합하고, 글로우 방전 플라즈마에 의해 미결정 게르마늄막을 형성한다. 게르만은 수소 및/또는 희가스로 10배 내지 2000배로 희석된다. 기판의 가열 온도는 100℃∼400℃, 바람직하게는 250℃∼350℃로 행한다. 게이트 절연막(52b) 위에 있는 결정핵으로부터 게이트 절연막(52b)의 표면에 대해 법선 방향으로 결정 성장하기 때문에, 주상 결정립을 가지는 미결정 게르마늄막을 형성할 수 있다. 또한, 게이트 절연 막(52b)과의 계면에서의 결정성이 높고, 또한 막 중의 결정성도 높은 미결정 게르마늄막을 형성할 수 있다.
미결정 게르마늄막을 형성하기 위해, 게르마늄을 함유하는 퇴적성 기체와 함께, 게르마늄을 함유하는 불화물 가스를 사용함으로써, 결정핵으로부터 결정 성장할 때에, 결정 성장 영역에서의 비정질 게르마늄 성분을 불소 라디칼이 에칭하기 때문에, 결정성이 높은 결정 성장이 일어난다. 즉, 결정성이 높은 미결정 게르마늄막을 형성할 수 있다. 게르만의 유량에 대해 불화 게르만의 유량을 0.1∼50배, 바람직하게는 1∼10배로 하고, 게르만의 유량에 대해 수소의 유량을 10∼2000배, 바람직하게는 50∼200배로 희석하여 미결정 게르마늄막을 형성한다.
이상의 공정에 의해, 게이트 절연막(52b)과의 계면에서의 결정성이 높은 미결정 게르마늄막(45)을 형성할 수 있다.
다음에, 도 9(E)에 나타내는 바와 같이, 미결정 게르마늄막(45) 위에 버퍼층(54), 일 도전형을 부여하는 불순물이 첨가된 반도체막(55)을 순차로 형성한다. 다음에, 일 도전형을 부여하는 불순물이 첨가된 반도체막(55) 위에 레지스트 마스크(56)를 형성한다.
이 후, 실시형태 4와 마찬가지의 공정에 의해, 실시형태 1에 나타내는 바와 같은 박막트랜지스터를 제조할 수 있다.
또한, 본 실시형태에서는, 박막트랜지스터로서 역스태거형 박막트랜지스터를 사용하여 설명했지만, 이것에 한정되는 것은 아니고, 순스태거형 박막트랜지스터, 탑게이트형 박막트랜지스터 등에도 적용할 수 있다. 구체적으로는, 하지막으로서 기능하는 절연막 위에 미결정 게르마늄막을 형성하고, 미결정 게르마늄막 위에 게이트 절연막 및 게이트 전극을 형성하면, 하지막으로서 기능하는 절연막과의 계면의 결정성을 높인 미결정 게르마늄막을 가지는 박막트랜지스터를 제조할 수 있다.
[실시형태 6]
본 실시형태에서는, 실시형태 5와 마찬가지로, 게이트 절연막과의 계면에서의 결정성을 높인 미결정 게르마늄막을 가지는 박막트랜지스터의 제조방법에 대하여 이하에 나타낸다.
도 10(A)에 나타내는 바와 같이, 실시형태 4와 마찬가지로, 기판(50) 위에 게이트 전극(51)을 형성하고, 게이트 전극(51) 위에 게이트 절연막(52a, 52b)을 형성한다. 다음에, 게이트 절연막(52b) 위에 게르마늄막(47)을 형성한다.
여기서는, 게르마늄막(47)으로서, 도너가 되는 불순물 원소를 함유하는 게르마늄막을 형성한다. 도너가 되는 불순물 원소를 함유하는 게르마늄막을 플라즈마 CVD법 또는 스퍼터링법에 의해 형성한다. 도너가 되는 불순물 원소로서는, 도너 원소로서 인, 비소 또는 안티몬을 사용한다. 또한, 게르마늄막으로서는, 비정질 게르마늄막 또는 미결정 게르마늄막을 형성한다.
도너가 되는 불순물 원소를 함유하는 게르마늄막(47)의 형성 방법으로서는, 실시형태 5에 나타내는 게르마늄막(42)의 원료 기체와 함께, 도너가 되는 불순물 원소를 함유하는 기체를 사용하여 게르마늄막(47)을 형성하면 좋다. 예를 들어, 게르만 및 수소와 함께, 포스핀을 사용한 플라즈마 CVD법에 의해, 인을 함유하는 비정질 게르마늄막 또는 미결정 게르마늄막을 형성할 수 있다.
도너가 되는 불순물 원소의 농도는 6×1015 atoms/cm3 이상 3×1018 atoms/cm3 이하, 바람직하게는 1×1016 atoms/cm3 이상 3×1018 atoms/cm3 이하, 더 바람직하게는 3×1016 atoms/cm3 이상 3×1017 atoms/cm3 이하인 것이 바람직하다. 도너가 되는 불순물 원소의 농도를 상기 범위로 함으로써, 게이트 절연막(52b), 및 후에 형성하는 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막의 계면에서의 결정성을 높일 수 있다.
또한, 게르마늄막(47)을 형성하기 전에, 성막 장치의 반응실 내에 도너가 되는 불순물 원소를 함유하는 기체를 흐르게 하여, 게이트 절연막(52b)의 표면 및 반응실 내벽에 도너가 되는 불순물 원소를 흡착시켜도 좋다. 이 후, 게르마늄막을 퇴적 하면, 도너가 되는 불순물 원소를 도입하면서 게르마늄막이 퇴적되기 때문에, 도너가 되는 불순물 원소를 함유하는 게르마늄막(47)을 형성할 수 있다.
다음에, 게르마늄막(47)을 사용하여 결정성이 높은 결정핵을 형성하는 공정을 행한다. 여기서는, 도 10(B)에 나타내는 바와 같이, 도너가 되는 불순물 원소를 함유하는 게르마늄막(47)에 플라즈마(43)를 조사한다. 이 결과, 도 10(C)에 나타내는 바와 같이, 게이트 절연막(52b) 위에, 도너가 되는 불순물 원소를 함유하는 결정핵(48)이 형성된다. 플라즈마(43)로서는, 실시형태 5에 나타내는 플라즈마(43)를 적절히 사용할 수 있다.
또한, 도너가 되는 불순물 원소를 함유하는 게르마늄막(47) 대신에, 실시형 태 5에 나타내는 게르마늄막(42)을 형성하고, 플라즈마(43)로서, 반응실에 수소, 불소, 또는 불화물과 함께, 도너가 되는 불순물 원소를 함유하는 기체를 도입하고 플라즈마를 발생시켜도 좋다. 수소, 불소 또는 불화물로 게르마늄막의 비정질 성분을 에칭함과 함께, 잔존하는 게르마늄막에 도너가 되는 불순물 원소를 첨가함으로써, 도너가 되는 불순물 원소를 함유하는 결정핵(48)을 형성할 수 있다.
다음에, 게르마늄을 함유하는 퇴적성 기체, 및 수소를 반응실 내에 도입하고 고주파 전원을 인가하여, 결정핵(48)을 사용하여 결정 성장시켜, 도 10(D)에 나타내는 바와 같이, 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막(49)을 형성한다. 또한, 게르마늄을 함유하는 퇴적성 기체와 함께, 게르마늄을 함유하는 불화물 가스를 사용하여 미결정 게르마늄막을 형성하여도 좋다. 여기서는, 게르만과, 수소 및/또는 희가스를 혼합하고, 글로우 방전 플라즈마에 의해, 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막을 형성한다.
또한, 미결정 게르마늄막(49)을 형성하기 전에, 성막 장치의 반응실 내벽에 비정질 게르마늄막 또는 미결정 게르마늄막을 형성하는 것이 바람직하다. 또한, 반응실 내벽을 불소 플라즈마 등으로 클리닝한 후, 반응실 내벽에 비정질 게르마늄막 또는 미결정 게르마늄막을 형성하는 것이 바람직하다. 이러한 처리에 의해, 게르마늄막(47) 또는 미결정 게르마늄막(49)을 형성할 때에, 반응실 내벽의 성분이나 클리닝에 사용한 불소가 게르마늄막(47) 또는 미결정 게르마늄막(49) 중에 혼입되는 것을 저감시킬 수 있다.
또한, 반응실 내벽에 형성하는 비정질 게르마늄막 또는 미결정 게르마늄막에 도너가 되는 불순물 원소를 첨가하여도 좋다. 도너가 되는 불순물 원소의 농도는 6×1015 atoms/cm3 이상 3×1018 atoms/cm3 이하, 바람직하게는 1×1016 atoms/cm3 이상 3×1018 atoms/cm3 이하, 더 바람직하게는 3×1016 atoms/cm3 이상 3×1017 atoms/cm3 이하인 것이 바람직하다. 이러한 처리에 의해, 반응실 내의 압력을 진공 배기할 때에, 반응실 내벽에 부착되는 도너가 되는 불순물 원소가 반응실 내로 해리(解離)한다. 이 해리된 도너가 되는 불순물 원소는 게르마늄막(47)에 혼입하기 때문에, 도너가 되는 불순물 원소를 가지는 게르마늄막(47)을 형성할 수 있다.
또한, 도너가 되는 불순물 원소를 함유하는 게르마늄막(47)을 형성하는 대신에, 도너가 되는 불순물 원소를 함유하지 않는 게르마늄막을 형성하고, 게이트 절연막(52b)으로서 도너가 되는 불순물 원소를 함유하는 절연막을 형성하여도 좋다. 예를 들어, 도너가 되는 불순물 원소(인, 비소 또는 안티몬)를 함유하는 산화규소막, 질화규소막, 산화질화규소막 또는 질화산화규소막 등을 사용하여 형성할 수 있다. 또한, 게이트 절연막(52b)을 적층 구조로 하는 경우, 게르마늄막(47)에 접하는 층 또는 게이트 절연막(52a)에 접하는 층에 도너가 되는 불순물 원소를 첨가하여도 좋다.
게이트 절연막(52b)으로서 도너가 되는 불순물 원소를 함유하는 절연막의 형성 방법으로서는, 절연막의 원료 기체와 함께, 도너가 되는 불순물 원소를 함유하는 기체를 사용하여 절연막을 형성하면 좋다. 예를 들어, 실란, 암모니아 및 포스핀을 사용한 플라즈마 CVD법에 의해 인을 함유하는 질화규소막을 형성할 수 있다. 또한, 실란, 일산화이질소 및 암모니아, 그리고 포스핀을 사용한 플라즈마 CVD법에 의해, 인을 함유하는 산화질화규소막을 형성할 수도 있다.
또한, 게이트 절연막(52b)을 형성하기 전에, 성막 장치의 반응실 내에 도너가 되는 불순물 원소를 함유하는 기체를 흐르게 하여, 게이트 절연막(52a)의 표면 및 반응실 내벽에 도너가 되는 불순물 원소를 흡착시켜도 좋다. 이 후, 게이트 절연막(52b)을 형성한 후에 게르마늄막(47)을 형성함으로써, 도너가 되는 불순물 원소를 도입하면서 게이트 절연막(52b) 및 게르마늄막(47)이 퇴적하기 때문에, 도너가 되는 불순물 원소를 함유하는 게르마늄막(47)을 형성할 수 있다.
또한, 미결정 게르마늄막(49)으로서, 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막을 형성하여도 좋다. 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막의 형성 방법으로서는, 미결정 게르마늄막의 원료 기체와 함께, 도너가 되는 불순물 원소를 함유하는 기체를 사용하면 좋다. 예를 들어, 게르만 및 수소, 그리고 포스핀을 사용한 플라즈마 CVD법에 의해, 인을 함유하는 미결정 게르마늄막을 형성할 수 있다.
또한, 미결정 게르마늄막(49)을 형성하기 전에, 성막 장치의 반응실 내에 도너가 되는 불순물 원소를 함유하는 기체를 흐르게 하여, 게이트 절연막(52b) 및 결정핵(48)의 표면 및 반응실 내벽에 도너가 되는 불순물 원소를 흡착시켜도 좋다. 이 후, 미결정 게르마늄막(49)을 퇴적함으로써, 도너가 되는 불순물 원소를 도입하면서 미결정 게르마늄막이 퇴적되기 때문에, 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막(49)을 형성할 수 있다.
또한, 게이트 절연막(52b), 게르마늄막(47), 결정핵(48), 미결정 게르마늄막(49) 중 어느 2개 이상에 도너가 되는 불순물 원소를 첨가하여도 좋다.
이상의 공정에 의해, 게이트 절연막과의 계면에서의 결정성이 높고, 또한 막 중의 결정성도 높은 미결정 게르마늄막을 형성할 수 있다.
다음에, 도 10(E)에 나타내는 바와 같이, 도너가 되는 불순물 원소를 함유하는 미결정 게르마늄막(49) 위에 버퍼층(54), 일 도전형을 부여하는 불순물이 첨가된 반도체막(55)을 순차로 형성한다. 다음에, 일 도전형을 부여하는 불순물이 첨가된 반도체막(55) 위에 레지스트 마스크(56)를 형성한다.
이 후, 실시형태 4와 마찬가지의 공정에 의해, 실시형태 2에 나타내는 바와 같은 박막트랜지스터를 제조할 수 있다.
또한, 본 실시형태에서는, 박막트랜지스터로서 역스태거형 박막트랜지스터를 사용하여 설명했지만, 이것에 한정되는 것은 아니고, 순스태거형 박막트랜지스터, 탑게이트형 박막트랜지스터 등에도 적용할 수 있다. 구체적으로는, 하지막으로서 기능하는 절연막 위에 미결정 게르마늄막을 형성하고, 미결정 게르마늄막 위에 게이트 절연막 및 게이트 전극을 형성하면, 하지막으로서 기능하는 절연막과의 계면의 결정성을 높인 미결정 게르마늄막을 가지는 박막트랜지스터를 제조할 수 있다.
[실시형태 7]
본 실시형태에서는, 실시형태 5와 마찬가지로, 게이트 절연막과의 계면에서의 결정성을 높인 미결정 게르마늄막을 가지는 박막트랜지스터의 제조방법에 대하 여 이하에 나타낸다.
도 11(A)에 나타내는 바와 같이, 실시형태 4와 마찬가지로, 기판(50) 위에 게이트 전극(51)을 형성하고, 게이트 전극(51) 위에 게이트 절연막(52a, 52b)을 형성한다.
다음에, 게이트 절연막(52b)의 표면을 플라즈마(46)에 노출시켜, 도 3의 부호 40으로 나타낸 확대도 및 도 11(B)에 나타내는 바와 같은, 표면에 요철을 가지는 게이트 절연막(41)을 형성한다. 요철의 형상으로는 볼록부 및 오목부가 각각 완만한 곡선 형상인 파상(波狀)이어도 좋다. 또한, 볼록부의 선단은 침상으로 뾰족하고, 오목부는 완만한 곡선 형상을 이루는 형상으로 할 수도 있다. 또한, 요철의 간격은 좁으면, 후에 밀도가 높은 결정핵을 형성할 수 있기 때문에 바람직하다.
플라즈마(46)는, 게이트 절연막(52b)의 표면을 요철로 하는 플라즈마(46)를 게이트 절연막(52b)에 노출시킨다. 이러한 플라즈마로서는, 반응실 내에 불소, 불화물 기체 또는 수소 중 적어도 하나 이상을 도입하고 고주파 전원을 인가하여, 플라즈마(46)를 발생시키고, 이 플라즈마(46)를 게이트 절연막(52b)에 노출시킴으로써, 게이트 절연막(52b)의 표면을 에칭하여, 요철을 가지는 게이트 절연막(41)으로 한다.
다음에, 게이트 절연막(41) 위에 게르마늄막(42)을 형성한다. 게르마늄막(42)은 게이트 절연막(41)의 표면의 요철의 영향을 받고, 도시하지 않지만, 게르마늄막(42)의 표면도 수 nm∼수십 nm의 요철을 가진다. 다음에, 실시형태 5와 마 찬가지로, 결정성이 높은 결정핵을 밀도 높게 형성하는 공정을 행한다. 여기서도 마찬가지로, 플라즈마 CVD 장치의 반응실 내에 불소, 불화물 기체 또는 수소 중 적어도 하나 이상을 도입하고 고주파 전원을 인가하여, 플라즈마(43)를 발생시키고, 이 플라즈마(43)를 게르마늄막(42)에 노출시킴으로써, 게르마늄막(42)의 일부, 대표적으로는 비정질 성분을 에칭한다. 또한, 본 실시형태에서는, 게르마늄막(42)의 표면이 요철을 가지기 때문에, 게르마늄막(42)의 응력 집중에 의해 결정핵이 형성되기 쉬워진다.
이 결과, 도 11(C)에 나타내는 바와 같은, 결정성이 높은 결정핵(44)을 형성할 수 있다.
다음에, 게르마늄을 함유하는 퇴적성 기체 및 수소를 반응실 내에 도입하고 고주파 전원을 인가하여, 결정핵(44)을 사용하여 결정 성장시켜, 도 11(D)에 나타내는 바와 같이 미결정 게르마늄막(45)을 형성한다. 여기서는, 게르만과, 수소 및/또는 희가스를 혼합하고, 글로우 방전 플라즈마에 의해 미결정 게르마늄막을 형성한다.
이상의 공정에 의해, 절연막과의 계면에서의 결정성이 높고, 또한 막 중의 결정성도 높은 미결정 게르마늄막을 형성할 수 있다.
다음에, 도 11(E)에 나타내는 바와 같이, 미결정 게르마늄막(45) 위에 버퍼층(54), 일 도전형을 부여하는 불순물이 첨가된 반도체막(55)을 순차로 형성한다. 다음에, 일 도전형을 부여하는 불순물이 첨가된 반도체막(55) 위에 레지스트 마스크(56)를 형성한다.
이 후, 실시형태 4와 마찬가지의 공정에 의해, 실시형태 3에 나타내는 바와 같은 박막트랜지스터를 제조할 수 있다.
또한, 본 실시형태에서는, 박막트랜지스터로서 역스태거형 박막트랜지스터를 사용하여 설명했지만, 이것에 한정되는 것은 아니고, 순스태거형 박막트랜지스터, 탑게이트형 박막트랜지스터 등에도 적용할 수 있다. 구체적으로는, 하지막으로서 기능하는 절연막 위에 미결정 게르마늄막을 형성하고, 미결정 게르마늄막 위에 게이트 절연막 및 게이트 전극을 형성하면, 하지막으로서 기능하는 절연막과의 계면의 결정성을 높인 미결정 게르마늄막을 가지는 박막트랜지스터를 제조할 수 있다.
[실시형태 8]
다음에, 상기 실시형태들과는 상이한 박막트랜지스터의 제조방법에 대하여 도 12∼도 18을 사용하여 설명한다. 여기서는, 상기 실시형태들로부터 포토마스크수를 삭감할 수 있는 프로세스를 사용하여 박막트랜지스터를 제조하는 공정에 대하여 나타낸다.
실시형태 4와 마찬가지로, 기판(50) 위에 도전막을 형성하고, 도전막 위에 레지스트를 도포하고, 제 1 포토마스크를 사용한 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여 도전막의 일부를 에칭하여 게이트 전극(51)을 형성한다. 다음에, 도 12(A)에 나타내는 바와 같이, 게이트 전극(51) 위에 게이트 절연막(52a, 52b)을 형성한다. 다음에, 미결정 게르마늄막(53), 버퍼층(54), 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55), 및 도전막(65a∼65c)을 순차 로 형성한다. 다음에, 도전막(65c) 위에 레지스트(80)를 도포한다. 또한, 미결정 게르마늄막의 형성 방법은 실시형태 5 내지 7을 적절히 적용할 수 있다.
레지스트(80)는 포지티브형 레지스트 또는 네거티브형 레지스트를 사용할 수 있다. 여기서는, 포지티브형 레지스트를 사용하여 나타낸다.
다음에, 제 2 포토마스크로서 다계조(multi-tone) 마스크(159)를 사용하여, 레지스트(80)에 광을 조사하여 레지스트(80)를 노광한다.
여기서, 다계조 마스크(159)를 사용한 노광에 대하여 도 13을 사용하여 설명한다.
다계조 마스크란, 노광 부분, 중간 노광 부분 및 미(未)노광 부분으로 3개의 노광 레벨을 행할 수 있는 마스크이고, 한 번의 노광 및 현상 공정에 의해 복수(대표적으로는 2종류)의 두께의 영역을 가지는 레지스트 마스크를 형성할 수 있다. 이 때문에, 다계조 마스크를 사용함으로써 포토마스크의 장수를 삭감할 수 있다.
다계조 마스크의 대표예로서는, 도 13(A)에 나타내는 바와 같은 그레이 톤(gray-tone) 마스크(159a), 도 13(C)에 나타내는 바와 같은 하프 톤(half-tone) 마스크(159b)가 있다.
도 13(A)에 나타내는 바와 같이, 그레이 톤 마스크(159a)는 투광성을 가지는 기판(163) 및 그 위에 형성되는 차광부(164), 그리고 회절 격자(165)로 구성된다. 차광부(164)에서는, 광의 투과율이 0%이다. 한편, 회절 격자(165)는 슬릿, 도트, 메시 등의 광 투과부의 간격을, 노광에 사용하는 광의 해상도 한계 이하의 간격으로 함으로써, 광의 투과율을 제어할 수 있다. 또한, 회절 격자(165)는 주기적인 슬릿, 도트, 메시, 및 비주기적인 슬릿, 도트, 메시 중 어느 것이나 사용할 수 있다.
투광성을 가지는 기판(163)으로는, 석영 등의 투광성을 가지는 기판을 사용할 수 있다. 차광부(164) 및 회절 격자(165)는 크롬이나 산화크롬 등의 광을 흡수하는 차광 재료를 사용하여 형성할 수 있다.
그레이 톤 마스크(159a)에 노광 광을 조사한 경우, 도 13(B)에 나타내는 바와 같이, 차광부(164)에서는, 광 투과율(166)은 0%이고, 차광부(164) 및 회절 격자(165)가 제공되어 있지 않은 영역에서는 광 투과율(166)은 100%이다. 또한, 회절 격자(165)에서는 10∼70%의 범위에서 조정할 수 있다. 회절 격자(165)에서의 광 투과율의 조정은 회절 격자의 슬릿, 도트, 또는 메시의 간격 및 피치의 조정에 의해 가능하다.
도 13(C)에 나타내는 바와 같이, 하프 톤 마스크(159b)는 투광성을 가지는 기판(163) 및 그 위에 형성되는 반투과부(167) 그리고 차광부(168)로 구성된다. 반투과부(167)에는 MoSiN, MoSi, MoSiO, MoSiON, CrSi 등을 사용할 수 있다. 차광부(168)는 크롬이나 산화크롬 등의 광을 흡수하는 차광 재료를 사용하여 형성할 수 있다.
하프 톤 마스크(159b)에 노광 광을 조사한 경우, 도 13(D)에 나타내는 바와 같이, 차광부(168)에서는, 광 투과율(169)은 0%이고, 차광부(168) 및 반투과부(167)가 제공되어 있지 않은 영역에서는, 광 투과율(169)은 100%이다. 또한, 반투과부(167)에서는, 10∼70%의 범위에서 조정할 수 있다. 반투과부(167)에서의 광 투과율의 조정은 반투과부(167)의 재료를 조정함으로써 가능하다.
다계조 마스크를 사용하여 노광한 후, 현상함으로써, 도 12(B)에 나타내는 바와 같이, 막 두께가 상이한 영역을 가지는 레지스트 마스크(81)를 형성할 수 있다.
다음에, 이 레지스트 마스크(81)에 의해, 미결정 게르마늄막(53), 버퍼층(54), 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55), 및 도전막(65a∼65c)을 에칭하여 분리한다. 이 결과, 도 14(A)에 나타내는 바와 같은 미결정 게르마늄막(58), 버퍼층(62), 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(63), 및 도전막(85a∼85c)을 형성할 수 있다. 또한, 도 14(A)(레지스트 마스크(81)를 제외한다)는 도 18(A)의 A-B선에 있어서의 단면도에 상당한다.
다음에, 레지스트 마스크(81)를 애싱한다. 이 결과, 레지스트의 면적이 축소되고, 두께가 얇아진다. 이 때, 막 두께가 얇은 영역의 레지스트(게이트 전극(51)의 일부와 중첩하는 영역)는 제거되어, 도 14(A)에 나타내는 바와 같이, 분리된 레지스트 마스크(86)를 형성할 수 있다.
다음에, 레지스트 마스크(86)를 사용하여 도전막(85a∼85c)을 에칭하여 분리한다. 이 결과, 도 14(B)에 나타내는 바와 같은, 한 쌍의 배선(92a∼92c)을 형성할 수 있다. 레지스트 마스크(86)를 사용하여 도전막(85a∼85c)을 습식 에칭하면, 도전막(85a∼85c)의 단부가 등방적으로 에칭된다. 이 결과, 레지스트 마스크(86)보다 면적이 작은 배선(92a∼92c)을 형성할 수 있다.
다음에, 레지스트 마스크(86)를 사용하여, 일 도전형을 부여하는 불순물 원 소가 첨가된 반도체막(63)을 에칭하여, 한 쌍의 소스 영역 및 드레인 영역(88)을 형성한다. 또한, 이 에칭 공정에서 버퍼층(62)의 일부도 에칭된다. 일부 에칭된 버퍼층을 버퍼층(87)으로 나타낸다. 또한, 버퍼층(87)에는 오목부가 형성된다. 소스 영역 및 드레인 영역의 형성 공정과, 버퍼층의 오목부를 동일 공정으로 형성할 수 있다. 여기서는, 버퍼층(62)의 일부가 레지스트 마스크(81)와 비교하여 면적이 축소된 레지스트 마스크(86)에 의해 일부 에칭되었기 때문에, 소스 영역 및 드레인 영역(88)의 외측으로 버퍼층(87)이 돌출한 형상이 된다. 또한, 배선(92a∼92c)의 단부와 소스 영역 및 드레인 영역(88)의 단부는 일치하지 않고 어긋나 있고, 배선(92a∼92c)의 단부의 외측에 소스 영역 및 드레인 영역(88)의 단부가 형성된다. 이 후, 레지스트 마스크(86)를 제거한다.
다음에, 노출되어 있는 버퍼층에 데미지가 생기지 않고, 또한 그 버퍼층에 대한 에칭 레이트가 낮은 조건에서 건식 에칭하여도 좋다. 이 공정에 의해, 소스 영역 및 드레인 영역 사이의 버퍼층 위의 에칭 잔사물, 레지스트 마스크의 잔사, 및 레지스트 마스크의 제거에 사용하는 장치 내의 오염원을 제거할 수 있고, 소스 영역 및 드레인 영역간의 절연을 확실한 것으로 할 수 있다. 이 결과, 박막트랜지스터의 리크 전류를 저감시킬 수 있고, 오프 전류가 작고, 내압이 높은 박막트랜지스터를 제조할 수 있다. 또한, 에칭 가스에는, 예를 들어, 염소를 함유하는 가스, 불소를 함유하는 가스 등을 사용하면 좋다.
도 14(C)에 나타내는 바와 같이, 배선(92a∼92c)의 단부와 소스 영역 및 드레인 영역(88)의 단부는 일치하지 않고 어긋난 형상이 됨으로써, 배선(92a∼92c)의 단부의 거리가 멀어지기 때문에, 배선 간의 리크 전류나 쇼트를 방지할 수 있다. 이 때문에, 역스태거형 박막트랜지스터를 제조할 수 있다.
이상의 공정에 의해, 채널 에치형의 박막트랜지스터(83)를 형성할 수 있다. 또한, 2장의 포토마스크를 사용하여 박막트랜지스터를 형성할 수 있다.
다음에, 도 15(A)에 나타내는 바와 같이, 배선(92a∼92c), 소스 영역 및 드레인 영역(88), 버퍼층(87), 미결정 게르마늄막(58), 및 게이트 절연막(52b) 위에 보호 절연막(76)을 형성한다.
다음에, 제 3 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여 보호 절연막(76)의 일부를 에칭하여 콘택트 홀을 형성한다. 다음에, 이 콘택트 홀에서 배선(92c)에 접하는 화소 전극(77)을 형성한다. 여기서는, 화소 전극(77)으로서는, 스퍼터링법에 의해 ITO를 성막한 후, ITO 위에 레지스트를 도포한다. 다음에, 제 4 포토마스크를 사용하여 레지스트를 노광 및 현상하여 레지스트 마스크를 형성한다. 다음에, 이 레지스트 마스크를 사용하여 ITO를 에칭하여 화소 전극(77)을 형성한다. 또한, 도 15(B)는 도 18(C)의 A-B선에 있어서의 단면도에 상당한다.
이상에 의해, 박막트랜지스터 및 이 박막트랜지스터를 가지고 표시장치에 사용할 수 있는 소자 기판을 형성할 수 있다.
다음에, 1장의 포토마스크로 콘택트 홀과 용량 소자를 형성할 수 있는 공정 에 대하여 이하에 나타낸다. 여기서는, 도 18의 C-D선의 단면도를 나타낸다.
도 15(A)의 공정 후에, 도 16(A)에 나타내는 바와 같이, 보호 절연막(76) 위에 절연막(101)을 형성한다. 여기서는, 감광성의 유기 수지를 사용하여 절연 막(101)을 형성한다. 다음에, 다계조 마스크(160)를 사용하여 절연막(101)을 감광한 후, 현상하여, 도 16(B)에 나타내는 바와 같이, 박막트랜지스터의 배선을 덮는 보호 절연막(76)을 노출시키는 오목부(111a)와, 용량 배선(51c) 위에 오목부(111b)를 형성한다. 여기서는, 박막트랜지스터의 배선에서는, 절연막(101)을 100% 노광할 수 있고, 또 용량 배선(51c) 위에서는 절연막(101)을 10∼70%의 범위에서 노광할 수 있는 다계조 마스크(160)를 사용한다.
다음에, 오목부를 가지는 절연막(102)을 전체적으로 에칭(에치백)한 후, 보호 절연막(76a)의 일부를 에칭하여, 도 17(A)에 나타내는 바와 같이, 배선을 노출시키는 콘택트 홀(112a)을 형성함과 함께, 용량 배선(51c) 위에 오목부(112b)를 가지는 절연막(103)을 형성한다.
다음에, 절연막(103)을 애싱(ashing)하여, 콘택트 홀(112a) 및 오목부(112b)의 면적을 넓혀, 콘택트 홀(113a) 및 오목부(113b)를 가지는 절연막(104)을 형성한다. 또한, 보호 절연막(76)은 감광성 유기 수지로는 형성되지 않고, 무기 절연막으로 형성되기 때문에, 애싱되지 않는다. 이 때문에, 배선 위에는 상면 형상이 2중의 고리로 되어 있는 콘택트 홀(113a)이 형성된다.
이 후, 화소 전극(77)을 형성함과 함께, 용량 배선(51c), 게이트 절연막(52a, 52b), 보호 절연막(76a) 및 화소 전극(77)으로 구성되는 용량 소자(105)를 형성할 수 있다.
이상의 공정에 의해, 1장의 다계조 마스크에 의해 화소 전극 및 배선을 접속시키는 콘택트 홀을 형성함과 함께 용량 소자를 형성할 수 있다.
[실시형태 9]
본 실시형태에서는, 실시형태 1 내지 8에 적용할 수 있는 박막트랜지스터의 구조에 대하여 이하에 나타낸다.
실시형태 4에 나타내는 도 5(B)의 배선(71a∼71c), 또는 실시형태 8에 나타내는 도 14(B)의 배선(92a∼92c)을 형성한 후, 레지스트 마스크(66 또는 86)를 제거하고, 배선(71a∼71c) 또는 배선(92a∼92c)을 마스크로 하여, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(63)을 에칭하여도 좋다. 이 결과, 배선(71a∼71c) 또는 배선(92a∼92c)과, 소스 영역 및 드레인 영역으로서 기능하는 반도체막(72 또는 88)의 단부가 일치된 박막트랜지스터를 형성할 수 있다. 여기서는, 도 5(B)의 레지스트 마스크(66)를 제거한 후, 배선(71a∼71c)을 마스크로 하여, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(63)을 에칭하여, 소스 영역 및 드레인 영역으로서 기능하는 반도체막(89)의 단부와 배선(71a∼71c)의 단부가 맞추어져 있는 박막트랜지스터를 도 19에 나타낸다.
또한, 실시형태 1 내지 8에서는 채널 에치형의 박막트랜지스터를 사용하여 나타냈지만, 실시형태 1 내지 8에 나타내는 박막트랜지스터를 채널 보호형 박막트랜지스터로 할 수도 있다.
구체적으로는, 도 4(A)에 나타내는 바와 같이, 기판(50) 위에 게이트 전극(51)을 형성하고, 게이트 전극(51) 위에 게이트 절연막(52a, 52b)을 형성한다. 다음에, 미결정 게르마늄막(45, 53)을 형성한다.
도 4(B)에 나타내는 바와 같이, 미결정 게르마늄막(45, 53) 위에 버퍼층(54) 을 형성한다. 다음에, 버퍼층(54) 위이고 또한 게이트 전극(51)에 중첩하는 영역에 채널 보호막을 형성한다. 채널 보호막은 질화규소막, 산화규소막, 질화산화규소막, 또는 산화질화규소막을 성막한 후, 포토리소그래피 공정에 의해 선택적으로 에칭하여 형성할 수 있다. 또는, 폴리이미드, 아크릴 또는 실록산을 포함하는 조성물을 토출시켜 소성하여 형성할 수도 있다. 다음에, 일 도전형을 부여하는 불순물이 첨가된 반도체막 및 도전막을 순차로 형성한다. 다음에, 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여, 도전막, 일 도전형을 부여하는 불순물이 첨가된 반도체막, 버퍼층, 미결정 게르마늄막을 에칭하여 분리한다. 이 결과, 도 20에 나타내는 바와 같은 미결정 게르마늄막(61), 버퍼층(73), 소스 영역 및 드레인 영역으로서 기능하는 반도체막(72), 및 소스 전극 및 드레인 전극으로서 기능하는 배선(71a∼71c)을 형성한다. 또한, 일부 오목부를 가지는 채널 보호막(82)을 형성한다.
이상의 공정에 의해 채널 보호형 박막트랜지스터를 형성할 수 있다.
또한, 실시형태 1 내지 8에 나타내는 박막트랜지스터의 게이트 절연막(52a, 52b) 대신에, 도 21에 나타내는 바와 같이, 3층의 게이트 절연막(52a, 52b, 52c)을 형성하여도 좋다. 세번째 층의 게이트 절연막(52c)으로서는, 두께 1 nm∼5 nm 정도의 질화규소막 또는 질화산화규소막을 형성할 수 있다.
세번째 층의 게이트 절연막(52c)으로서 형성하는 두께 1 nm∼5 nm 정도의 질화규소막 또는 질화산화규소막의 형성 방법으로서는, 플라즈마 CVD법에 의해 형성할 수 있다. 또한, 게이트 절연막(52b)에 대하여, 고밀도 플라즈마를 사용하여 질 화 처리하여, 게이트 절연막(52b)의 표면에 질화규소층을 형성할 수 있다. 고밀도 플라즈마 질화를 행함으로써, 보다 높은 농도의 질소를 함유하는 질화규소층을 얻을 수도 있다. 고밀도 플라즈마는 높은 주파수의 마이크로파, 예를 들어, 2.45 ㎓를 사용함으로써 생성된다. 저전자온도가 특징인 고밀도 플라즈마는 활성종의 운동 에너지가 낮기 때문에, 종래의 플라즈마 처리에 비하여 플라즈마 데미지가 적고 결함이 적은 층을 형성할 수 있다. 또한, 게이트 절연막(52b)의 표면의 거칠기를 저감시킬 수 있기 때문에, 캐리어 이동도를 크게 할 수 있다.
[실시형태 10]
본 실시형태에서는, 표시장치의 일 형태로서, 실시형태 1에서 나타내는 박막트랜지스터를 가지는 액정 표시장치에 대하여 이하에 나타낸다. 여기서는, VA(Vertical Alignment)형 액정 표시장치에 대하여 도 22∼도 24를 사용하여 설명한다. VA형 액정 표시장치란, 액정 패널의 액정 분자의 배열을 제어하는 방식의 1종이다. VA형 액정 표시장치는, 전압이 인가되어 있지 않을 때에 패널면에 대하여 액정 분자가 수직 방향을 향하는 방식이다. 본 실시형태에서는, 특히 화소(픽셀)를 몇 개의 영역(서브픽셀)으로 나누고, 각각 다른 방향으로 분자를 정렬시키도록 고안되어 있다. 이것을 멀티도메인(multi-domain)화 또는 멀티도메인 설계라고 한다. 이하의 설명에서는, 멀티도메인 설계가 고려된 액정 표시장치에 대하여 설명한다.
도 22와 도 23은 VA형 액정 패널의 화소 구조를 나타내고 있다. 도 23은 기판(600)의 평면도이고, 도 23 중에 나타내는 절단선 Y-Z에 대응하는 단면 구조를 도 22에 나타내고 있다. 이하의 설명에서는 이 양 도면을 참조하여 설명한다.
이 화소 구조는 1개의 화소에 복수의 화소 전극이 있고, 각각의 화소 전극에 평탄화막(622)을 통하여 박막트랜지스터가 접속되어 있다. 각 박막트랜지스터는 상이한 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티도메인 설계된 화소에 있어서, 개개의 화소 전극에 인가하는 신호를 독립하여 제어하는 구성을 가지고 있다.
화소 전극(624)은 콘택트 홀(623)에서 배선(618)에 의해 박막트랜지스터(628)와 접속되어 있다. 또한, 화소 전극(626)은 콘택트 홀(627)에서 배선(619)에 의해 박막트랜지스터(629)와 접속되어 있다. 박막트랜지스터(628)의 게이트 배선(602)과 박막트랜지스터(629)의 게이트 배선(603)에는 상이한 게이트 신호를 부여할 수 있도록 분리되어 있다. 한편, 데이터선으로서 기능하는 배선(616)은 박막트랜지스터(628)와 박막트랜지스터(629)에서 공통으로 사용되고 있다. 박막트랜지스터(628) 및 박막트랜지스터(629)는 실시형태 4 내지 8에서 나타내는 방법을 사용하여 제조할 수 있다.
화소 전극(624)과 화소 전극(626)의 형상은 상이하고, 슬릿(625)에 의해 분리되어 있다. V자형으로 넓어지는 화소 전극(624)의 외측을 둘러싸도록 화소 전극(626)이 형성되어 있다. 화소 전극(624)과 화소 전극(626)에 인가하는 전압의 타이밍을 박막트랜지스터(628) 및 박막트랜지스터(629)에 의해 상이하게 함으로써, 액정의 배향을 제어하고 있다. 게이트 배선(602)과 게이트 배선(603)은 상이한 게이트 신호를 부여함으로써, 박막트랜지스터(628)와 박막트랜지스터(629)의 동작 타 이밍을 상이하게 할 수 있다. 또한, 화소 전극(624, 626) 위에 배향막(646)이 형성되어 있다.
대향 기판(601)에는, 차광막(632), 착색막(636), 대향 전극(640)이 형성되어 있다. 또한, 착색막(636)과 대향 전극(640) 사이에는 평탄화막(637)이 형성되어, 액정의 배향 흐트러짐을 방지하고 있다. 또한, 대향 전극(640) 위에 배향막(646)이 형성된다. 도 24에 대향 기판측의 구조를 나타낸다. 대향 전극(640)은 상이한 화소 사이에서 공통화되어 있는 전극이지만, 슬릿(641)이 형성되어 있다. 이 슬릿(641)과, 화소 전극(624) 및 화소 전극(626)측의 슬릿(625)을 교대로 맞물리도록 배치함으로써, 경사 전계를 효과적으로 발생시켜 액정의 배향을 제어할 수 있다. 이로써, 액정이 배향되는 방향을 장소에 따라 상이하게 할 수 있어, 시야각을 넓히고 있다.
여기서는, 기판, 착색막, 차광막 및 평탄화막으로 컬러 필터를 구성한다. 또한, 차광막과 평탄화막 중 어느 한쪽 또는 양쪽 모두는 기판 위에 형성되어 있지 않아도 좋다.
또한, 착색막은, 가시광의 파장 범위 중 임의의 파장 범위의 광의 성분을 우선적으로 투과시키는 기능을 가진다. 통상은 적색 파장 범위의 광, 청색 파장 범위의 광 및 녹색 파장 범위의 광 각각을 우선적으로 투과시키는 착색막을 조합하여 컬러 필터에 사용하는 경우가 많다. 그러나, 착색막의 조합에 관해서는 이것에 한정되지 않는다.
화소 전극(624)과 액정층(650)과 대향 전극(640)이 중첩됨으로써, 제 1 액정 소자가 형성되어 있다. 또한, 화소 전극(626)과 액정층(650)과 대향 전극(640)이 중첩됨으로써 제 2 액정 소자가 형성되어 있다. 또한, 1화소에 제 1 액정 소자와 제 2 액정 소자가 제공된 멀티도메인 구조이다.
또한, 여기서는, 액정 표시장치로서 VA(Vertical Alignment)형 액정 표시장치를 나타냈지만, 실시형태 1에 나타내는 박막트랜지스터를 사용하여 형성한 소자 기판을 FFS형 액정 표시장치, IPS형 액정 표시장치, TN형 액정 표시장치, 그 밖의 액정 표시장치에 사용할 수도 있다.
이상의 공정에 의해 액정 표시장치를 제조할 수 있다. 본 실시형태의 액정 표시장치는 오프 전류가 적고, 전기 특성이 우수한 역스태거형 박막트랜지스터를 사용하고 있기 때문에, 콘트라스트가 높고, 시인성(視認性)이 높은 액정 표시장치를 제조할 수 있다.
또한, 실시형태 1 내지 9를 본 실시형태에 적절히 적용할 수 있다.
[실시형태 11]
본 실시형태에서는, 표시장치의 일 형태로서, 실시형태 1에서 나타내는 박막트랜지스터를 가지는 발광 표시장치에 대하여 이하에 나타낸다. 여기서는, 발광 표시장치가 가지는 화소의 구성에 대하여 설명한다. 도 25(A)에 화소의 상면도의 일 형태를 나타내고, 도 25(B)에 도 25(A)의 A-B선에 대응하는 화소의 단면 구조의 일 형태를 나타낸다.
발광장치로서는, 여기서는 일렉트로루미네슨스(electroluminescence)를 이용하는 발광 소자를 사용하여 나타낸다. 일렉트로루미네슨스를 이용하는 발광 소자 는 발광 재료가 유기 화합물인지 무기 화합물인지에 따라 구별되고, 일반적으로, 전자(前者)는 유기 EL 소자, 후자는 무기 EL 소자로 불리고 있다. 또한, 여기서는 박막트랜지스터의 제조 공정으로서 상기 실시형태 1을 사용할 수 있다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 함유하는 층에 주입되어 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아갈 때 발광한다. 이러한 메카니즘으로부터, 이러한 발광 소자는 전류 여기형 발광 소자라고 불린다.
무기 EL 소자는, 그의 소자 구성에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 가지는 것이고, 발광 메카니즘은 도너 준위와 어셉터 준위를 이용하는 도너-어셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층들 사이에 끼우고, 또한 이것을 전극들 사이에 끼운 구조로서, 발광 메카니즘은 금속 이온의 내각 전자 천이를 이용하는 국재(局在)형 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다. 또한, 화소 전극에의 신호의 입력을 제어하기 위한 스위칭용 박막트랜지스터, 및 발광 소자의 구동을 제어하는 박막트랜지스터로서 채널 에치형 박막트랜지스터를 사용하여 나타내지만, 채널 보호형 박막트랜지스터를 적절히 사용할 수도 있다.
도 25(A) 및 도 25(B)에서, 제 1 박막트랜지스터(74a)는 화소 전극에의 신호의 입력을 제어하기 위한 스위칭용 박막트랜지스터이고, 제 2 박막트랜지스터(74b) 는 발광 소자(94)에의 전류 또는 전압의 공급을 제어하기 위한 구동용 박막트랜지스터에 상당한다.
제 1 박막트랜지스터(74a)의 게이트 전극은 주사선(51a)에 접속되고, 소스와 드레인 중의 어느 한쪽은 신호선으로서 기능하는 배선(71a∼71c)에 접속되고, 소스와 드레인 중의 다른 한쪽에 접속되는 배선(71d∼71f)은 제 2 박막트랜지스터(74b)의 게이트 전극(51b)에 접속된다. 제 2 박막트랜지스터(74b)의 소스와 드레인 중의 어느 한쪽은 전원선으로서 기능하는 배선(93a∼93c)에 접속되고, 소스와 드레인 중의 다른 한쪽은 표시장치의 화소 전극(79)에 접속된다. 제 2 박막트랜지스터(74b)의 게이트 전극, 게이트 절연막, 및 전원선으로서 기능하는 배선(93a∼93c)으로 용량 소자(96)를 구성하고, 제 1 박막트랜지스터(74a)의 소스와 드레인 중의 다른 한쪽은 용량 소자(96)에 접속된다.
또한, 용량 소자(96)는 제 1 박막트랜지스터(74a)가 오프일 때 제 2 박막트랜지스터(74b)의 게이트/소스간 전압 또는 게이트/드레인간 전압(이하, 게이트 전압으로 한다)을 유지하기 위한 용량 소자에 상당하고, 반드시 형성할 필요는 없다.
본 실시형태에서는, 제 1 박막트랜지스터(74a) 및 제 2 박막트랜지스터(74b)를 실시형태 4를 사용하여 형성할 수 있다. 또한, 제 1 박막트랜지스터(74a) 및 제 2 박막트랜지스터(74b)는 여기서는 n채널형 박막트랜지스터로 형성했지만, 제 1 박막트랜지스터(74a)를 n채널형 박막트랜지스터로 형성하고, 제 2 박막트랜지스터(74b)를 p채널형 박막트랜지스터로 형성하여도 좋다. 또한, 제 1 박막트랜지스터(74a) 및 제 2 박막트랜지스터(74b) 모두를 p채널형 박막트랜지스터로 형성하여 도 좋다.
제 1 박막트랜지스터(74a) 및 제 2 박막트랜지스터(74b) 위에 보호 절연막(76)을 형성하고, 보호 절연막(76) 위에 평탄화막(78)을 형성하고, 평탄화막(78) 및 보호 절연막(76)에 형성되는 콘택트 홀에서 배선(93d∼93f)에 접속되는 음극으로서 기능하는 화소 전극(79)이 형성된다. 평탄화막(78)은 아크릴, 폴리이미드, 폴리아미드 등의 유기 수지 또는 실록산 폴리머를 사용하여 형성하는 것이 바람직하다. 콘택트 홀에서는, 음극으로서 기능하는 화소 전극(79)이 요철을 가지기 때문에, 이 영역을 덮고, 또한 개구부를 가지는 격벽(91)을 제공한다. 격벽(91)의 개구부에서 음극으로서 기능하는 화소 전극(79)과 접하도록 발광층(92)이 형성되고, 발광층(92)을 덮도록 양극으로서 기능하는 화소 전극(93)이 형성되며, 양극으로서 기능하는 화소 전극(93) 및 격벽(91)을 덮도록 보호 절연막(95)이 형성된다.
여기서는, 발광 소자로서 상면 사출 구조의 발광 소자(94)를 나타낸다. 상면 사출 구조의 발광 소자(94)는 제 1 박막트랜지스터(74a) 및 제 2 박막트랜지스터(74b) 위에서도 발광할 수 있기 때문에, 발광 면적을 증대시킬 수 있다. 그러나, 발광층(92)의 하지막이 요철을 가지면, 이 요철에서 막 두께 분포가 불균일해져, 양극으로서 기능하는 화소 전극(93) 및 음극으로서 기능하는 화소 전극(79)이 쇼트되어, 표시 결함이 된다. 이 때문에, 평탄화막(78)을 형성하는 것이 바람직하다.
음극으로서 기능하는 화소 전극(79) 및 양극으로서 기능하는 화소 전극(93) 사이에 발광층(92)을 끼우고 있는 영역이 발광 소자(94)에 상당한다. 도 25(B)에 나타낸 화소의 경우, 발광 소자(94)로부터 방출되는 광은, 도면에 백색 화살표로 나타내는 바와 같이, 양극으로서 기능하는 화소 전극(93)측으로 사출된다.
음극으로서 기능하는 화소 전극(79)은 일 함수가 작고, 또한 광을 반사시키는 도전막이라면 공지의 재료를 사용할 수 있다. 예를 들어, Ca, Al, MgAg, AlLi 등이 바람직하다. 발광층(92)은 단수의 층으로 구성되어 있어도 좋고, 복수의 층이 적층되도록 구성되어 있어도 좋으며, 어느 쪽이어도 좋다. 복수의 층으로 구성되어 있는 경우, 음극으로서 기능하는 화소 전극(79)에 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층을 이 순서로 적층한다. 또한, 이들 층을 모두 형성할 필요는 없다. 양극으로서 기능하는 화소 전극(93)은 광을 투과하는 투광성을 가지는 도전성 재료를 사용하여 형성하고, 예를 들어, 산화텅스텐을 함유하는 인듐 산화물, 산화텅스텐을 함유하는 인듐 아연 산화물, 산화티탄을 함유하는 인듐 산화물, 산화티탄을 함유하는 인듐 주석 산화물, ITO, 인듐 아연 산화물, 산화규소를 첨가한 인듐 주석 산화물 등의 투광성을 가지는 도전성 도전막을 사용하여도 좋다.
여기서는, 기판과는 반대측의 면으로부터 발광을 취출하는 상면 사출 구조의 발광 소자에 대하여 나타냈지만, 기판측의 면으로부터 발광을 취출하는 하면 사출 구조의 발광 소자나, 기판측 및 기판과는 반대측의 면으로부터 발광을 취출하는 양면 사출 구조의 발광 소자를 적절히 적용할 수도 있다.
또한, 여기서는, 발광 소자로서 유기 EL 소자에 대하여 설명했지만, 발광 소자로서 무기 EL 소자를 제공할 수도 있다.
또한, 본 실시형태에서는, 발광 소자의 구동을 제어하는 박막트랜지스터(구동용 박막트랜지스터)와 발광 소자가 전기적으로 접속되어 있는 예를 나타냈지만, 구동용 박막트랜지스터와 발광 소자 사이에 전류 제어용 박막트랜지스터가 접속되어 있는 구성이어도 좋다.
이상의 공정에 의해 발광 표시장치를 제조할 수 있다. 본 실시형태의 발광장치는 오프 전류가 적고, 전기 특성이 우수한 역스태거형 박막트랜지스터를 사용하고 있기 때문에, 콘트라스트가 높고, 시인성이 높은 발광 표시장치를 제조할 수 있다.
또한, 실시형태 1 내지 9를 본 실시형태에 적절히 적용할 수 있다.
[실시형태 12]
다음에, 본 발명의 표시장치의 일 형태인 표시 패널의 구성에 대하여 이하에 나타낸다.
도 26(A)에, 신호선 구동회로(6013)만을 별도로 형성하고, 기판(6011) 위에 형성된 화소부(6012)와 접속하고 있는 표시 패널의 형태를 나타낸다. 화소부(6012) 및 주사선 구동회로(6014)는 실시형태 1 내지 3에 나타내는 박막트랜지스터를 사용하여 형성하는 높은 전계효과 이동도가 얻어지는 트랜지스터로 신호선 구동회로를 형성함으로써, 주사선 구동회로보다도 높은 구동 주파수가 요구되는 신호선 구동회로의 동작을 안정시킬 수 있다. 또한, 신호선 구동회로(6013)는 단결정 반도체를 채널 형성 영역에 사용한 트랜지스터, 다결정 반도체를 채널 형성 영역에 사용한 박막트랜지스터, 또는 SOI를 채널 형성 영역에 사용한 트랜지스터이어도 좋 다. 화소부(6012)와, 신호선 구동회로(6013)와, 주사선 구동회로(6014)에 각각 전원 전위, 각종 신호 등이 FPC(6015)를 통하여 공급된다. 또한, 신호선 구동회로(6013) 및 FPC(6015) 사이 또는 신호선 구동회로(6013) 및 화소부(6012) 사이에 보호 회로를 제공하여도 좋다. 보호 회로는 실시형태 4에 나타내는 박막트랜지스터, 다이오드, 저항 소자 및 용량 소자 등에서 선택된 1개 또는 복수의 소자에 의해 구성된다. 또한, 다이오드로서, 실시형태 1 또는 2에 나타내는 박막트랜지스터를 다이오드 접속한 다이오드를 사용할 수도 있다.
또한, 신호선 구동회로 및 주사선 구동회로를 모두 화소부와 동일 기판 위에 형성하여도 좋다.
또한, 구동회로를 별도로 형성하는 경우, 반드시 구동회로가 형성된 기판을, 화소부가 형성된 기판 위에 부착시킬 필요는 없고, 예를 들어, FPC 위에 부착시키도록 하여도 좋다. 도 26(B)에, 신호선 구동회로(6023)만을 별도로 형성하고, 기판(6021) 위에 형성된 화소부(6022) 및 주사선 구동회로(6024)와 접속하고 있는 표시장치 패널의 형태를 나타낸다. 화소부(6022) 및 주사선 구동회로(6024)는 미결정 게르마늄막을 채널 형성 영역에 사용한 박막트랜지스터를 사용하여 형성한다. 신호선 구동회로(6023)는 FPC(6025)를 통하여 화소부(6022)와 접속되어 있다. 화소부(6022)와, 신호선 구동회로(6023)와, 주사선 구동회로(6024)에 각각 전원 전위, 각종 신호 등이 FPC(6025)를 통하여 공급된다. 또한, 신호선 구동회로(6023) 및 FPC(6025) 사이 또는 신호선 구동회로(6023) 및 화소부(6022) 사이에 보호 회로를 제공하여도 좋다.
또한, 신호선 구동회로의 일부 또는 주사선 구동회로의 일부만을 미결정 게르마늄막을 채널 형성 영역에 사용한 박막트랜지스터를 사용하여 화소부와 동일 기판 위에 형성하고, 나머지를 별도로 형성하여 화소부와 전기적으로 접속하도록 하여도 좋다. 도 26(C)에, 신호선 구동회로가 가지는 아날로그 스위치(6033a)를 화소부(6032) 및 주사선 구동회로(6034)와 동일한 기판(6031) 위에 형성하고, 신호선 구동회로가 가지는 시프트 레지스터(6033b)를 별도로 다른 기판에 형성하여 부착시키는 표시장치 패널의 형태를 나타낸다. 화소부(6032) 및 주사선 구동회로(6034)는 미결정 게르마늄막을 채널 형성 영역에 사용한 박막트랜지스터를 사용하여 형성한다. 신호선 구동회로가 가지는 시프트 레지스터(6033b)는 FPC(6035)를 통하여 화소부(6032)와 접속되어 있다. 화소부(6032)와, 신호선 구동회로와, 주사선 구동회로(6034)에 각각 전원 전위, 각종 신호 등이 FPC(6035)를 통하여 공급된다. 또한, 신호선 구동회로 및 FPC(6035) 사이 또는 신호선 구동회로 및 화소부(6032) 사이에 보호 회로를 제공하여도 좋다.
도 26에 나타내는 바와 같이, 본 실시형태의 표시장치는 구동회로의 일부 또는 전부를 화소부와 동일한 기판 위에 미결정 게르마늄막을 채널 형성 영역에 사용한 박막트랜지스터를 사용하여 형성할 수 있다.
또한, 별도로 형성한 기판의 접속 방법은 특별히 한정되는 것은 아니고, 공지의 COG 방법, 와이어 본딩 방법 또는 TAB 방법 등을 사용할 수 있다. 또한, 접속하는 위치는 전기적인 접속이 가능하다면, 도 26에 나타낸 위치에 한정되지 않는다. 또한, 콘트롤러, CPU, 메모리 등을 별도로 형성하여 접속하도록 하여도 좋다.
또한, 본 발명에서 사용하는 신호선 구동회로는 시프트 레지스터와 아날로그 스위치를 가진다. 또한, 시프트 레지스터와 아날로그 스위치에 추가하여, 버퍼, 레벨 시프터, 소스 폴로어(source follower) 등 다른 회로를 가지고 있어도 좋다. 또한, 시프트 레지스터와 아날로그 스위치는 반드시 제공될 필요는 없고, 예를 들어, 시프트 레지스터 대신에 디코더 회로와 같은 신호선을 선택할 수 있는 다른 회로를 사용해도 좋고, 아날로그 스위치 대신에 래치 등을 사용하여도 좋다.
[실시형태 13]
본 발명에 의해 얻어지는 표시장치 등은 액티브 매트릭스형 표시장치 패널에 사용할 수 있다. 즉, 그것들을 표시부에 조립한 전자 기기 모두에 본 발명을 실시할 수 있다.
그러한 전자 기기로서는, 비디오 카메라 및 디지털 카메라 등의 카메라, 헤드 장착형 디스플레이(고글형 디스플레이), 카 내비게이션, 프로젝터, 카 스테레오, 퍼스널 컴퓨터, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기 또는 전자 서적 등) 등을 들 수 있다. 이들의 일례를 도 27에 나타낸다.
도 27(A)는 텔레비전 장치이다. 표시 패널을 도 27(A)에 나타내는 바와 같이 케이싱에 조립하여 텔레비전 장치를 완성시킬 수 있다. 표시 패널에 의해 주 화면(2003)이 형성되고, 그 밖에 부속 설비로서 스피커부(2009), 조작 스위치 등이 구비되어 있다. 이와 같이, 텔레비전 장치를 완성시킬 수 있다.
도 27(A)에 나타내는 바와 같이, 케이싱(2001)에 표시 소자를 사용한 표시용 패널(2002)이 조립되고, 수신기(2005)에 의해 일반 텔레비전 방송의 수신을 비롯하 여, 모뎀(2004)을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이 또는 수신자끼리)의 정보 통신을 하는 것도 가능하다. 텔레비전 장치의 조작은 케이싱에 설치된 스위치 또는 별체인 리모콘 조작기(2006)에 의해 행할 수 있고, 이 리모콘 조작기(2006)에도 출력하는 정보를 표시하는 표시부(2007)가 제공되어 있어도 좋다.
또한, 텔레비전 장치에도, 주 화면(2003) 외에 서브 화면(2008)을 제 2 표시 패널로 형성하여, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 좋다. 이 구성에서, 주 화면(2003)을 액정 표시 패널로 형성하고, 서브 화면(2008)을 발광 표시 패널로 형성하여도 좋다. 또한, 주 화면(2003)을 발광 표시 패널로 형성하고, 서브 화면(2008)을 발광 표시 패널로 형성하고, 서브 화면(2008)은 점멸할 수 있는 구성으로 하여도 좋다.
도 28은 텔레비전 장치의 주요 구성을 나타내는 블록도를 나타내고 있다. 표시 패널(900)에는 화소부(921)가 형성되어 있다. 신호선 구동회로(922)와 주사선 구동회로(923)는 표시 패널(900)에 COG 방식에 의해 실장되어 있어도 좋다.
그 밖의 외부 회로의 구성으로서, 영상 신호의 입력측에서는, 튜너(924)로 수신한 신호 중 영상 신호를 증폭시키는 영상 신호 증폭 회로(925)와, 거기로부터 출력되는 신호를 적, 녹, 청의 각 색에 대응한 색 신호로 변환하는 영상 신호 처리 회로(926)와, 그 영상 신호를 드라이버 IC의 입력 사양으로 변환하기 위한 컨트롤 회로(927) 등을 가지고 있다. 컨트롤 회로(927)는 주사선측과 신호선측에 각각 신호를 출력한다. 디지털 구동하는 경우에는, 신호선측에 신호 분할 회로(928)를 제 공하고, 입력 디지털 신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(924)로 수신한 신호 중 음성 신호는 음성 신호 증폭 회로(929)로 보내지고, 그의 출력은 음성 신호 처리 회로(930)를 거쳐 스피커(933)에 공급된다. 제어 회로(931)는 수신국(수신 주파수)이나 음량의 제어 정보를 입력부(932)로부터 받아, 튜너(924)나 음성 신호 처리 회로(930)로 신호를 송출한다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도역이나 공항 등의 정보 표시판이나, 길거리의 광고 표시판 등 대면적의 표시 매체로도 여러 가지 용도에 적용할 수 있다.
주 화면(2003) 및 서브 화면(2008)에서, 상기 실시형태에서 설명한 표시장치를 적용함으로써 텔레비전 장치의 양산성을 높일 수 있다.
또한, 도 27(B)에 나타내는 휴대형 컴퓨터는 본체(2401), 표시부(2402) 등을 포함하고 있다. 표시부(2402)에 상기 실시형태에 나타내는 표시장치를 적용함으로써 컴퓨터의 양산성을 높일 수 있다.
도 27(C)는 탁상 조명 기구로서, 조명부(2501), 전등갓(2502), 가변 아암(arm)(2503), 지주(2504), 받침대(2505), 전원(2506)을 포함한다. 상기 실시형태에 나타내는 발광장치를 조명부(2501)에 사용함으로써 제조된다. 또한, 조명 기구에는 천정 고정형 조명 기구와, 벽걸이형 조명 기구 등도 포함된다. 상기 실시형태에 나타내는 표시장치를 적용함으로써 양산성을 높일 수 있어, 저렴한 탁상 조명 기구를 제공할 수 있다.
도 29는 본 발명을 적용한 스마트폰(smartphone) 휴대 전화기의 일례로서, 도 29(A)가 정면도, 도 29(B)가 배면도, 도 29(C)가 2개의 케이싱을 슬라이드시켰을 때의 정면도이다. 스마트폰 휴대 전화기(1000)는 케이싱(1001) 및 케이싱(1002)의 2개의 케이싱으로 구성되어 있다. 스마트폰 휴대 전화기(1000)는 휴대 전화기와 휴대형 정보 단말기 모두의 기능을 구비하고 있고, 컴퓨터를 내장하여, 음성 통화 이외에도 여러 가지 데이터 처리가 가능한 소위 스마트폰이다.
케이싱(1001)에서는, 표시부(1101), 스피커(1102), 마이크로폰(1103), 조작 키(1104), 포인팅 디바이스(1105), 표면 카메라용 렌즈(1106), 외부 접속 단자잭(1107), 이어폰 단자(1108) 등을 구비하고, 케이싱(1002)에서는, 키보드(1201), 외부 메모리 슬롯(1202), 뒷면 카메라(1203), 라이트(1204) 등을 구비하고 있다. 또한, 안테나는 케이싱(1001)의 내부에 내장되어 있다.
또한, 상기 구성에 추가하여, 비접촉 IC 칩, 소형 기록장치 등을 내장하고 있어도 좋다.
겹쳐진 케이싱(1001)과 케이싱(1002)(도 29(A)에 나타낸다)은 슬라이드하여 도 29(C)와 같이 전개된다. 표시부(1101)에는 상기 실시형태에 나타나는 표시장치를 조립할 수 있고, 사용 형태에 따라 표시 방향이 적절히 변화한다. 표시부(1101)와 표면 카메라용 렌즈(1106)를 동일한 면에 구비하고 있기 때문에, 화상 전화가 가능하다. 또한, 표시부(1101)를 파인더로 하여 뒷면 카메라(1203) 및 라이트(1204)로 정지 화상 및 동영상의 촬영이 가능하다.
스피커(1102) 및 마이크로폰(1103)은 음성 통화에 한정되지 않고, 화상 전화, 녹음, 재생 등의 용도에 사용할 수 있다. 조작 키(1104)로는 전화의 발착신, 전자 메일 등의 간단한 정보 입력, 화면의 스크롤, 커서 이동 등이 가능하다.
또한, 서류의 작성, 휴대형 정보 단말기로서의 사용 등, 취급하는 정보가 많은 경우에는, 키보드(1201)를 사용하면 편리하다. 또한, 겹쳐진 케이싱(1001)과 케이싱(1002)(도 29(A))은 슬라이드하여 도 29(C)와 같이 전개되어, 휴대형 정보 단말기로서 사용할 수 있는 경우에는, 키보드(1201), 포인팅 디바이스(1105)를 사용하여 원활한 조작이 가능하다. 외부 접속 단자 잭(1107)은 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있고, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(1202)에 기록 매체를 삽입하여 보다 대량의 데이터 보존 및 이동에 대응할 수 있다.
케이싱(1002)의 뒷면(도 29(B))에는, 뒷면 카메라(1203) 및 라이트(1204)를 구비하고 있고, 표시부(1101)를 파인더로 하여 정지 화상 및 동영상의 촬영이 가능하다.
또한, 상기 기능 구성에 추가하여, 적외선 통신 기능, USB 포트, 텔레비전 수신 기능, 비접촉 IC 칩, 이어폰 잭 등을 구비한 것이어도 좋다.
상기 실시형태에 나타내는 표시장치를 적용함으로써, 스마트폰 휴대 전화기의 양산성을 높일 수 있다.
도 1은 본 발명의 박막트랜지스터를 설명하는 단면도.
도 2는 본 발명의 박막트랜지스터를 설명하는 단면도.
도 3은 본 발명의 박막트랜지스터를 설명하는 단면도.
도 4는 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 5는 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 6은 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 7은 본 발명의 표시장치의 제조방법을 설명하는 상면도.
도 8은 본 발명에 적용할 수 있는 플라즈마 CVD 장치의 구성을 나타내는 도면.
도 9는 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 10은 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 11은 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 12는 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 13은 본 발명에 적용할 수 있는 다계조 마스크를 설명하는 도면.
도 14는 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 15는 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 16은 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 17은 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 18은 본 발명의 표시장치의 제조방법을 설명하는 상면도.
도 19는 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 20은 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 21은 본 발명의 표시장치의 제조방법을 설명하는 단면도.
도 22는 본 발명의 표시장치를 설명하는 단면도.
도 23은 본 발명의 표시장치를 설명하는 상면도.
도 24는 본 발명의 표시장치를 설명하는 상면도.
도 25는 본 발명의 표시장치를 설명하는 단면도 및 상면도.
도 26은 본 발명의 표시 패널을 설명하는 사시도.
도 27은 본 발명의 표시장치를 사용한 전자 기기를 설명하는 사시도.
도 28은 본 발명의 표시장치를 사용한 전자 기기를 설명하는 도면.
도 29는 본 발명의 표시장치를 사용한 전자 기기를 설명하는 도면.

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 박막트랜지스터를 제조하는 방법으로서,
    게이트 전극 위에 게이트 절연막을 형성하는 공정과;
    상기 게이트 절연막 위에 게르마늄막을 형성하는 공정과;
    불소, 불화물 기체, 및 수소 중 적어도 하나를 도입하고 고주파 전력을 인가하여, 상기 게르마늄막의 일부를 에칭하는 공정과;
    게르마늄을 포함하는 퇴적성 기체, 및 수소를 도입하고 고주파 전력을 인가하여, 상기 게이트 절연막 위에 미(微)결정 게르마늄막을 형성하는 공정과;
    규소를 포함하는 퇴적성 기체, 및 수소를 도입하고 고주파 전력을 인가하여, 상기 미결정 게르마늄막 위에 버퍼층을 형성하는 공정을 포함하고,
    상기 게이트 전극, 상기 게이트 절연막, 상기 미결정 게르마늄막, 및 상기 버퍼층을 사용하여 박막트랜지스터가 제조되는, 박막트랜지스터 제조방법.
  8. 제 7 항에 있어서, 상기 게르마늄막의 형성 전에, 불소, 불화물 기체, 및 수소 중 적어도 하나를 도입하고 고주파 전력을 인가하여, 상기 게이트 절연막을 플라즈마에 노출시키는 공정을 더 포함하는, 박막트랜지스터 제조방법.
  9. 제 7 항에 있어서, 상기 게르마늄막의 형성이, 게르마늄을 적어도 포함하는 퇴적성 기체를 도입하고 고주파 전력을 인가함으로써 행해지는, 박막트랜지스터 제조방법.
  10. 제 7 항에 있어서, 상기 게르마늄막은 비정질 게르마늄막 또는 미결정 게르마늄막인, 박막트랜지스터 제조방법.
  11. 제 7 항에 있어서, 상기 게르마늄막은, 수소 또는 희가스를 사용하여 게르마 늄 타겟을 스퍼터링함으로써 형성되는 비정질 게르마늄을 포함하는, 박막트랜지스터 제조방법.
  12. 제 7 항에 있어서, 상기 게이트 절연막의 형성은, 도너로서 작용하는 불순물 원소를 포함하는 기체를 반응실 내로 흐르게 함으로써 행해지는, 박막트랜지스터 제조방법.
  13. 제 7 항에 있어서, 도너로서 작용하는 불순물 원소를 포함하는 기체를 도입하고 고주파 전력을 인가함으로써, 상기 게르마늄막에 상기 도너로서 작용하는 상기 불순물 원소가 첨가되는, 박막트랜지스터 제조방법.
  14. 제 7 항에 있어서, 불소, 불화물 기체, 및 수소 중 적어도 하나와 함께, 도너로서 작용하는 불순물 원소를 포함하는 기체를 도입하고 상기 고주파 전력을 인가함으로써, 상기 게르마늄막의 일부를 에칭하는 것과 함께, 상기 게르마늄막에 상기 도너로서 작용하는 상기 불순물 원소가 첨가되는, 박막트랜지스터 제조방법.
  15. 제 7 항에 있어서, 게르마늄을 포함하는 상기 퇴적성 기체 및 수소와 함께, 도너로서 작용하는 불순물 원소를 포함하는 기체를 도입하고 상기 고주파 전력을 인가함으로써, 상기 미결정 게르마늄막을 형성하는 것과 함께, 상기 미결정 게르마늄막에 상기 도너로서 작용하는 상기 불순물 원소가 첨가되는, 박막트랜지스터 제조방법.
  16. 표시장치를 제조하는 방법으로서,
    게이트 전극 위에 게이트 절연막을 형성하는 공정과;
    상기 게이트 절연막 위에 게르마늄막을 형성하는 공정과;
    불소, 불화물 기체, 및 수소 중 적어도 하나를 도입하고 고주파 전력을 인가하여, 상기 게르마늄막의 일부를 에칭하는 공정과;
    게르마늄을 포함하는 퇴적성 기체, 및 수소를 도입하고 고주파 전력을 인가하여, 상기 게이트 절연막 위에 미(微)결정 게르마늄막을 형성하는 공정과;
    규소를 포함하는 퇴적성 기체, 및 수소를 도입하고 고주파 전력을 인가하여, 상기 미결정 게르마늄막 위에 버퍼층을 형성하는 공정과;
    상기 버퍼층 위에, 일 도전형을 부여하는 불순물 원소를 포함하는 한 쌍의 반도체막을 형성하는 공정과;
    상기 한 쌍의 반도체막 위에 한 쌍의 배선을 형성하는 공정과;
    상기 한 쌍의 배선 중 하나에 접촉하는 화소 전극을 형성하는 공정을 포함하고,
    적어도 상기 게이트 전극, 상기 게이트 절연막, 상기 미결정 게르마늄막, 및 상기 버퍼층을 사용하여 박막트랜지스터가 제조되는, 표시장치 제조방법.
  17. 제 16 항에 있어서,
    상기 미결정 게르마늄막은 상기 에칭된 게르마늄막을 사용하여 형성되는, 표시장치 제조방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020080119869A 2007-12-03 2008-11-28 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 그리고 이들의 제조방법 KR101551300B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-312797 2007-12-03
JP2007312797 2007-12-03

Publications (2)

Publication Number Publication Date
KR20090057907A KR20090057907A (ko) 2009-06-08
KR101551300B1 true KR101551300B1 (ko) 2015-09-08

Family

ID=40674800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080119869A KR101551300B1 (ko) 2007-12-03 2008-11-28 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 그리고 이들의 제조방법

Country Status (5)

Country Link
US (1) US20090140251A1 (ko)
JP (1) JP5395414B2 (ko)
KR (1) KR101551300B1 (ko)
CN (1) CN101452961B (ko)
TW (1) TWI521712B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) * 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
WO2011141946A1 (ja) * 2010-05-10 2011-11-17 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2474643B1 (en) * 2011-01-11 2016-01-06 Imec Method for direct deposition of a germanium layer
KR101973207B1 (ko) * 2011-06-23 2019-04-29 삼성디스플레이 주식회사 금속 산화물이 함유된 양극 및 상기 양극을 포함하는 유기발광소자
EP2626917B1 (en) * 2012-02-10 2017-09-27 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik A CMOS-compatible germanium tunable Laser
US20130280891A1 (en) * 2012-04-20 2013-10-24 Yihwan Kim Method and apparatus for germanium tin alloy formation by thermal cvd
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
KR102172972B1 (ko) 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
JP2018006412A (ja) * 2016-06-28 2018-01-11 学校法人東北学院 半導体装置
US11737954B1 (en) 2020-10-06 2023-08-29 Verily Life Sciences Llc Network-connected containers having medication stored therein

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150906A (ja) * 1998-08-31 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の製造方法
JP2001203359A (ja) * 2000-01-21 2001-07-27 Nec Kagoshima Ltd 薄膜トランジスタの製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH05267662A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 相補型薄膜半導体装置およびそれを用いた画像情報処理装置
US5371380A (en) * 1992-04-15 1994-12-06 Canon Kabushiki Kaisha Si- and/or Ge-containing non-single crystalline semiconductor film with an average radius of 3.5 A or less as for microvoids contained therein and a microvoid density 1×10.sup.(19) (cm-3) or less
US5648293A (en) * 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
KR100226761B1 (ko) * 1996-07-31 1999-10-15 김영환 반도체 소자의 제조방법
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4247772B2 (ja) * 1998-12-14 2009-04-02 エルジー ディスプレイ カンパニー リミテッド 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
JP2004516669A (ja) * 2000-12-21 2004-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜フィルムトランジスタ
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR101029944B1 (ko) * 2003-12-30 2011-04-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8101444B2 (en) * 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009105390A (ja) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150906A (ja) * 1998-08-31 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の製造方法
JP2001203359A (ja) * 2000-01-21 2001-07-27 Nec Kagoshima Ltd 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP5395414B2 (ja) 2014-01-22
US20090140251A1 (en) 2009-06-04
TW200947708A (en) 2009-11-16
CN101452961A (zh) 2009-06-10
JP2009158945A (ja) 2009-07-16
KR20090057907A (ko) 2009-06-08
TWI521712B (zh) 2016-02-11
CN101452961B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
KR101551300B1 (ko) 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 그리고 이들의 제조방법
JP5395415B2 (ja) 薄膜トランジスタの作製方法
KR101534099B1 (ko) 미결정 반도체막, 이 미결정 반도체막을 갖는 박막 트랜지스터, 및 광전 변환 장치의 제작 방법
JP5311955B2 (ja) 表示装置の作製方法
KR101511494B1 (ko) 다이오드, 및 이것을 갖는 표시장치
KR101564006B1 (ko) 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및 그들의 제조방법
US7994502B2 (en) Semiconductor device
KR101455304B1 (ko) 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
US8860030B2 (en) Thin film transistor and display device including the same
JP5311957B2 (ja) 表示装置及びその作製方法
JP5314870B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 5