KR100269518B1 - 박막트랜지스터 제조방법 - Google Patents

박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR100269518B1
KR100269518B1 KR1019970076636A KR19970076636A KR100269518B1 KR 100269518 B1 KR100269518 B1 KR 100269518B1 KR 1019970076636 A KR1019970076636 A KR 1019970076636A KR 19970076636 A KR19970076636 A KR 19970076636A KR 100269518 B1 KR100269518 B1 KR 100269518B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
amorphous silicon
ohmic contact
layer
Prior art date
Application number
KR1019970076636A
Other languages
English (en)
Other versions
KR19990056630A (ko
Inventor
최재범
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970076636A priority Critical patent/KR100269518B1/ko
Priority to US09/213,321 priority patent/US6197625B1/en
Publication of KR19990056630A publication Critical patent/KR19990056630A/ko
Application granted granted Critical
Publication of KR100269518B1 publication Critical patent/KR100269518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

본 발명은 박막트랜지스터 제조방법에 관한 것으로 특히, 수직오프셋층을 가지는 박막트랜지스터를 제조하기 위하여, 활성층 상부에 수직오프셋층을 형성하기 위한 비정질 실리콘 박막과 오믹콘택층을 형성하기 위한 고농도의 불순물로 도핑된 비정질 실리콘 박막을 연속적으로 증착하고, 오믹콘택층의 분리를 위한 식각공정시, 활성층의 상단에 수직오프셋층인 비정질 실리콘 박막을 남겨 둠으로써, 식각용 플라즈마에 의하여 활성층이 손상되는 것을 방지하여 박막트랜지스터의 특성을 향상시킬 수 있으며, 제조공정을 단순화할 수 있다.

Description

박막트랜지스터 제조방법{Method for fabricating thin film transistor}
본 발명은 박막트랜지스터 제조방법에 관한 것으로 특히, 수직오프셋층(vertical offset layer)을 가지는 박막트랜지스터에 있어서, 오믹콘택층을 분리하기 위하여 식각하는 과정에서 수직오프셋층을 남겨둠으로써, 식각용 플라즈마에 의하여 활성층이 손상되는 것을 방지할 수 있도록 한 박막트랜지스터 제조방법에 관한 것이다.
레이저를 이용한 결정화 기술의 발전으로, 비정질 실리콘 박막트랜지스터의 제조를 위한 공정온도와 비슷한 온도에서 다결정 실리콘 박막트랜지스터의 제작이 가능하기 때문에 대형 유리기판 상에 제작이 가능하게 되었다. 다결정 실리콘 박막트랜지스터는 비정질 실리콘 박막트랜지스터에 비하여 전자나 정공의 이동도가 높고 상보형 박막트랜지스터(CMOS TFT)의 구현을 가능하게 한다. 다결정 실리콘 박막트랜지스터를 사용하는 액정표시장치는 상술한 바와 같이, 유리기판 상에 구동회로부롸 화소부가 함께 내장된 구조를 취하고 있는데, 구동회로부의 박막트랜지스터는 다결정 실리콘의 특성상 빠른 주파수에서 스위칭이 가능하여 문제가 없지만, 화소부의 화소 스위치용 박막트랜지스터는 오프(off) 상태의 드레인 전류값이 크기 때문에 화소전극의 전위 폭을 크게 함으로써, 화면특성을 저하시킨다. 최근에는 화소부에서의 오프 전류(off current)를 적절한 수준으로 낮추기 위하여 엘디디 구조 혹은 오프셋 구조 등의 박막트랜지스터를 적용하고 있다.
도 1a부터 도 1d는 종래의 제 1 기술에 의한 수직 오프셋층을 가지는 박막트랜지스터에 제조공정도이다.
도 1a를 참조하면, 절연기판(100)에 게이트전극(10)을 형성한 후, 노출된 기판 전면에 제 1 절연막(11)을 증착한다. 이후, 제 1 절연막(11) 상에 비정질 실리콘 박막을 증착한 후, 레이저를 이용한 결정화 작업을 진행하여 비정질 실리콘 박막을 결정화한다. 그 다음, 백노광 혹은 전면노광등을 이용한 사진식각공정을 통하여 결정화된 박막을 사진식각하여 활성층(12)을 형성한다.
도 1b를 참조하면, 활성층(12)과 노출된 기판 전면에 다시 비정질 실리콘 박막과 고농도의 불순물로 도핑된 비정질 실리콘 박막을 연속적으로 증착한다. 이후, 고농도의 불순물로 도핑된 비정질 실리콘 박막을 사진식각하여 오믹콘택층(14)과 그 하단에 있는 비정질 실리콘 박막을 식각하여 수직오프셋층(13)을 형성한다.
도 1c를 참조하면, 오믹콘택층(14)과 노출된 기판 전면에 도전층을 증착한 후, 사진식각하여 소오스전극(15S)과 드레인전극(15D)을 형성한다.
도 1d를 참조하면, 소오스전극(15S)과 드레인전극(15D)을 마스크로 그 하단의 있는 오믹콘택층(14)의 노출된 부분을 식각하여 제거하고, 오믹콘택층(14)의 사이로 노출된 수직오프셋층(13)의 부분도 식각하여 제거한다.
상술한 종래의 실시예에서는 박막트랜지스터의 스위칭 특성을 위하여 소오스전극과 드레인전극을 마스크로하는 식각작업을 진행하여 오믹콘택층을 분리(도 1d참조)한다. 통상적인 경우, 오믹콘택층의 식각은 진공체임버내에서 식각용 플라즈마가 피식각막과 반응하여 휘발성 물질로 변화됨으로써 피식각막을 제거하는 건식식각법에 의하여 진행된다. 그런데 종래의 기술에 의하여 오믹콘택층을 식각하여 분리할 경우, 그 하단에 있는 수직오프셋층을 분리하는 과정에서 활성층의 상단에 노출되고, 이 과정에서 식각용 플라즈마에 의하여 활성층의 노출된 상단에 손상을 받게된다. 그 결과, 박막트랜지스터의 특성이 불량해진다.
도 2a부터 도 2d는 종래의 제 2 기술에 의한 수직 오프셋층을 가지는 박막트랜지스터에 제조공정도이다.
도 2a를 참조하면, 절연기판(200)에 게이트전극(20)을 형성한 후, 노출된 기판 전면에 제 1 절연막(21)을 증착한다. 이후, 제 1 절연막(21) 상에 비정질 실리콘 박막을 증착한 후, 레이저를 이용한 결정화 작업을 진행하여 비정질 실리콘 박막을 결정화한다. 그 다음, 백노광 혹은 전면노광등을 이용한 사진식각공정을 통하여 결정화된 박막을 사진식각하여 활성층(22)을 형성한다.
도 2b를 참조하면, 활성층(22)과 노출된 기판 전면에 다시 비정질 실리콘 박막을 증착한 후, 사진식각하여 활성층(22) 상단에 수직오프셋층(23)을 형성한다.
도 2c를 참조하면, 수직오프셋층(23)과 노출된 기판 전면에 고농도의 불순물로 도핑된 비정질 실리콘 박막(24ℓ)을 증착하고, 도전층(25ℓ)을 증착한다.
도 2d를 참조하면, 도전층(25ℓ)을 사진식각하여 소오스전극(25S)과 드레인전극(25D)을 형성하고, 소오스전극(25S)과 드레인전극(25D)을 마스크로 그 하단에 있는 비정질 실리콘 박막을 식각하여 서로 분리된 오믹콘택층(24)을 형성한다. 상술한 종래의 실시예에서는 수직오프셋층을 형성하기 위한 비정질 실리콘층의 증착공정과 오믹콘택층을 형성하기 위한 고농도의 불순물로 도핑된 비정질 실리콘 박막의 증착공정이 불연속적으로 진행된다. 따라서 각각의 물질층을 증착하기 위하여 체임버간의 기판 변경이 이루어져야 하고, 증착전세정작업을 실시해야 하는 등 공정이 복잡해지고 공정시간이 길어진다.
본 발명은 활성층 상부에 수직오프셋층을 형성하기 위한 비정질 실리콘 박막과 오믹콘택층을 형성하기 위한 고농도의 불순물로 도핑된 비정질 실리콘 박막을 연속적으로 증착하고, 오믹콘택층의 분리를 위한 식각공정시, 수직오프셋층을 남겨둠으로써, 식각용 플라즈마로 인한 활성층의 손상을 방지할 수 있고, 제조공정을 단순화할 수 있는 박막트랜지스터 제조방법을 제공하고자 한다.
본 발명은 절연기판에 게이트전극을 형성하는 공정과, 상기 게이트전극과 노출된 전면에 제 1 절연막을 증작하는 공정과, 상기 제 1 절연막 상에 활성층을 형성하는 공정과, 상기 활성층과 노출된 전면에 비정질 실리콘 박막과 고농도의 불순물로 도핑된 비정질 실리콘 박막을 연속적으로 증착하는 공정과, 상기 고농도의 불순물로 도핑된 비정질 실리콘 박막과 상기 비정질 실리콘 박막을 동시에 사진식각하여 수직오프셋층＼오믹콘택층을 형성하는 공정과, 상기 오믹코택층에 연결되는 소오스전극과 드레인전극을 형성하는 공정과, 상기 오믹콘택층에 상기 소오스전극과 드레인전극을 마스크로하는 식각작업을 진행하여 상기 오믹콘택층의 노출된 부분을 제거하는 공정을 포함하는 박막트랜지스터의 제조방법이다.
본 발명은 절연기판에 게이트전극을 형성하는 공정과, 상기 게이트전극과 노출된 전면에 제 1 절연막과 비정질 실리콘 박막을 연속적으로 증착하는 공정과, 상기 비정질 실리콘 박막을 결정화하는 공정과, 상기 결정화된 실리콘 박막 상에 다른 비정질 실리콘 박막과 고농도의 불순물로 도핑된 비정질 실리콘 박막을 연속적으로 증착하는 공정과, 상기 고농도의 불순물로 도핑된 비정질 실리콘 박막과 상기 비정질 실리콘 박막과 상기 결정화된 실리콘 박막을 동싱에 사진식각하여 활성층＼수직오프셋층＼오믹콘택층을 형성하는 공정과, 상기 오믹콘택층에 연결되는 소오스전극과 드레인전극을 형성하는 공정과, 상기 오믹콘택층에 상기 소오스전극과 드레인전극을 마스크로하는 식각작업을 진행하여 상기 오믹콘택층의 노출된 부분을 제거하는 공정을 포함하는 박막트랜지스터의 제조방법이다.
도 1a부터 도 1d는 종래의 제 1 기술에 따른 수직오프셋층을 가지는 박막트래지스터 제조공정도
도 2a부터 도 2d는 종래의 제 2 기술에 따른 수직오프셋층을 가지는 박막트래지스터 제조공정도
도 3a부터 도 3d는 본 발명에 따른 수직오프셋층을 가지는 박막트래지스터 제조공정도
도 4a부터 도 4d는 본 발명에 따른 수직오프셋층을 가지는 박막트래지스터 제조공정도
도 3a부터 도 3d는 본 발명의 제 1 실시예에 따른 수직오프셋층을 가지는 박막트랜지스터에 제조공정도이다.
도 3a를 참조하면, 절연기판(300)에 도전층을 증착하고, 사진식각하여 게이트전극(30)을 형성한다. 이어서, 게이트전극(30)과 노출된 기판을 덮는 제 1 절연막(31)을 증착한다. 이후, 제 1 절연막(31) 상에 비정질 실리콘 박막을 증착한 후, 레이저를 이용한 결정화 작업을 진행하여 비정질 실리콘 박막을 결정화한다. 그 다음,백노광 혹은 전면노광등을 이용한 사진식각공정을 통하여 결정화된 박막을 사진식각하여 활성층(32)을 형성한다.
도 3b를 참조하면, 활성층(32)과 노출된 기판 전면에 다시 비정질 실리콘 박막과 고농도의 불순물로 도핑된 비정질 실리콘 박막을 연속적으로 증착한다. 이후, 고농도의 불순물로 도핑된 비정질 실리콘 박막과 그 하단에 있는 비정질 실리콘 박막을 식각하여 오믹콘택층(34)과 수직오프셋층(33)을 형성한다. 이 때, 수직오프셋층(33)은 활성층(33)의 상단에 위치하기 때문에 상기 박막트랜지스터는 멀티채널(multi-channel) 구조라 할 수 있다.
도 3c를 참조하면, 오믹콘택층(34)과 노출된 기판 전면에 도전층을 증착한 후, 사진식각하여 오믹콘택층(34)에 연결되는 소오스전극(35S)과 드레인전극(35D)을 형성한다.
도 3d를 참조하면, 오믹콘택층(34)에 소오스전극(35S)과 드레인전극(35D)을 마스크로하는 식각작업을 진행하여 소오스전극(35S)과 드레인전극(35D) 사이로 노출된 오믹콘택층(34) 부분을 제거한다. 이 때, 오믹콘택층(34)의 하단에 위치한 수직오프셋층(33)이 이 과정에서 완전히 제거되지 않도록 활성층(32)의 상단에 수직오프셋층(33)을 남겨둔다. 따라서, 남겨진 수직오프셋층(33)에 의하여 활성층의 상단이 식각용 플라즈마에 의하여 손상받는 것을 방지할 수 있다.
도 4a부터 도 4d는 본 발명의 제 2 실시예에 따른 수직오프셋층을 가지는 박막트랜지스터에 제조공정도이다.
도 4a를 참조하면, 절연기판(400)에 도전층을 증착한 후, 사진식각하여 게이트전극(40)을 형성한다. 이 후, 게이트전극(40)과 노출된 기판 전면을 덮는 제 1 절연막(41)과 비정질 실리콘 박막을 연속적으로 증착한 후, 레이저를 이용한 결정화 작업을 비정질 실리콘 박막에 진행하여 다결정 실리콘 박막(42ℓ)으로 결정화한다.
도 4b를 참조하면, 결정화된 실리콘 박막(42ℓ) 상에 수직오프셋층을 형성하기 위한 비정질 실리콘 박막(43ℓ)과 오믹콘택층을 형성하기 위한 고농도의 불순물로 도핑된 비정질 실리콘 박막(44ℓ)을 연속적으로 증착한다. 이러한 박막들의 연속증착에 의하여 제조공정을 단순화할 수 있다.
도 4c를 참조하면, 고농도의 불순물로 도핑된 비정질 실리콘 박막과 그 하단에 있는 비정질 실리콘 박막(43ℓ)과 결정화된 실리콘 박막(42ℓ)에 식각작업을 진행하여 오믹콘택층(44), 수직오프셋층(43) 및 활성층(42)을 형성한다. 이 때, 수직오프셋층(33)은 활성층(33)의 상단에 위치하기 때문에 상기 박막트랜지스터는 멀티채널(multi-channel) 구조라 할 수 있다.
도 4d를 참조하면, 노출된 전면에 도전층을 증착하고, 도전층을 사진식각하여 오믹콘택층(44)에 연결되는 소오스전극(45S)과 드레인전극(45D)을 형성한다. 이후, 오믹콘택층(44)에 소오스전극(45S)과 드레인전극(45D)을 마스크로하는 식각작업을 진행하여 소오스전극(45S)과 드레인전극(45D) 사이로 노출된 오믹콘택층(44) 부분을 제거한다. 이 때, 오믹콘택층(44)의 하단에 위치한 수직오프셋층(43)이 이 과정에서 완전히 제거되지 않도록 활성층(42)의 상단에 수직오프셋층(43)을 남겨둠으로써, 남겨진 수직오프셋층(43)에 의하여 활성층의 상단이 식각용 플라즈마에 손상받는 것을 방지한다.
본 발명은 활성층 상부에 수직오프셋층을 형성하기 위한 비정질 실리콘 박막과 오믹콘택층을 형성하기 위한 고농도의 불순물로 도핑된 비정질 실리콘 박막을 연속적으로 증착함으로써, 제조공정을 단순화할 수 있다. 또한, 오믹콘택층의 분리를 위한 식각공정시, 채널 부위에 수직오프셋층인 비정질 실리콘층을 남겨둠으로써, 식각용 플라즈마로 인한 활성층의 손상을 방지할 수 있어서, 박막트랜지스터의 특성을 향상시킬 수 있다.

Claims (2)

  1. 절연기판에 게이트전극을 형성하는 공정과,
    상기 게이트전극과 노출된 전면에 제 1 절연막을 증작하는 공정과,
    상기 제 1 절연막 상에 활성층을 형성하는 공정과,
    상기 활성층과 노출된 전면에 비정질 실리콘 박막과 고농도의 불순물로 도핑된 비정질 실리콘 박막을 연속적으로 증착하는 공정과,
    상기 고농도의 불순물로 도핑된 비정질 실리콘 박막과 상기 비정질 실리콘 박막을 동시에 사진식각하여 수직오프셋층＼오믹콘택층을 형성하는 공정과,
    상기 오믹코택층에 연결되는 소오스전극과 드레인전극을 형성하는 공정과,
    상기 오믹콘택층에 상기 소오스전극과 드레인전극을 마스크로하는 식각작업을 진행하여 상기 오믹콘택층의 노출된 부분을 제거하는 공정을 포함하는 박막트랜지스터의 제조방법.
  2. 절연기판에 게이트전극을 형성하는 공정과,
    상기 게이트전극과 노출된 전면에 제 1 절연막과 비정질 실리콘 박막을 연속적으로 증착하는 공정과,
    상기 비정질 실리콘 박막을 결정화하는 공정과,
    상기 결정화된 실리콘 박막 상에 다른 비정질 실리콘 박막과 고농도의 불순물로 도핑된 비정질 실리콘 박막을 연속적으로 증착하는 공정과,
    상기 고농도의 불순물로 도핑된 비정질 실리콘 박막과 상기 비정질 실리콘 박막과 상기 결정화된 실리콘 박막을 동싱에 사진식각하여 활성층＼수직오프셋층＼오믹콘택층을 형성하는 공정과,
    상기 오믹콘택층에 연결되는 소오스전극과 드레인전극을 형성하는 공정과,
    상기 오믹콘택층에 상기 소오스전극과 드레인전극을 마스크로하는 식각작업을 진행하여 상기 오믹콘택층의 노출된 부분을 제거하는 공정을 포함하는 박막트랜지스터의 제조방법.
KR1019970076636A 1997-12-29 1997-12-29 박막트랜지스터 제조방법 KR100269518B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970076636A KR100269518B1 (ko) 1997-12-29 1997-12-29 박막트랜지스터 제조방법
US09/213,321 US6197625B1 (en) 1997-12-29 1998-12-16 Method of fabricating a thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970076636A KR100269518B1 (ko) 1997-12-29 1997-12-29 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR19990056630A KR19990056630A (ko) 1999-07-15
KR100269518B1 true KR100269518B1 (ko) 2000-10-16

Family

ID=19529298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970076636A KR100269518B1 (ko) 1997-12-29 1997-12-29 박막트랜지스터 제조방법

Country Status (2)

Country Link
US (1) US6197625B1 (ko)
KR (1) KR100269518B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) * 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20060094112A1 (en) * 2001-03-07 2006-05-04 Omotunde Babalola Biological scaffold
KR100494038B1 (ko) * 2002-08-01 2005-06-13 한국전자통신연구원 수직방향의 오프셋을 갖는 고전압 박막 트랜지스터
KR100598737B1 (ko) * 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7316822B2 (en) * 2003-11-26 2008-01-08 Ethicon, Inc. Conformable tissue repair implant capable of injection delivery
US7527994B2 (en) * 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
US7508036B2 (en) * 2005-09-08 2009-03-24 Chunghwa Picture Tubes, Ltd. Thin film transistor and manufacturing process thereof
TW200802858A (en) * 2006-06-26 2008-01-01 Tatung Co Ltd Structure of semiconductor with low heat carrier effect
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
KR101296906B1 (ko) * 2008-06-26 2013-08-14 엘지디스플레이 주식회사 표시장치의 제조방법
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI659474B (zh) 2008-10-31 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI606593B (zh) 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
KR101850926B1 (ko) 2010-04-09 2018-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9691772B2 (en) * 2011-03-03 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including memory cell which includes transistor and capacitor
KR20140031671A (ko) 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3689843T2 (de) * 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
JPS63157476A (ja) * 1986-12-22 1988-06-30 Seiko Instr & Electronics Ltd 薄膜トランジスタ
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
JP2798769B2 (ja) * 1990-02-22 1998-09-17 三洋電機株式会社 薄膜トランジスタの製造方法
US5284789A (en) * 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
US5926701A (en) * 1994-12-21 1999-07-20 Sony Electronics, Inc. Thin film transistor fabrication technique
KR100204071B1 (ko) * 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
KR100193987B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
KR100196336B1 (en) * 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
US5913113A (en) * 1997-02-24 1999-06-15 Lg Electronics Inc. Method for fabricating a thin film transistor of a liquid crystal display device
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region

Also Published As

Publication number Publication date
US6197625B1 (en) 2001-03-06
KR19990056630A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100269518B1 (ko) 박막트랜지스터 제조방법
KR100898694B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법
US4715930A (en) Process for producing by sloping etching a thin film transistor with a self-aligned gate with respect to the drain and source thereof
JP2656495B2 (ja) 薄膜トランジスタの製造方法
US7772061B2 (en) Method for fabricating semiconductor device using two crystallization methods
KR0156178B1 (ko) 액정표시 소자의 제조방법
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
KR101274708B1 (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
KR100640211B1 (ko) 액정표시장치의 제조방법
KR100307459B1 (ko) 박막트랜지스터 제조방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
KR100809750B1 (ko) 박막 트랜지스터의 제조방법
KR101588448B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR20020037417A (ko) 수직형 박막 트랜지스터의 액정표시소자 제조방법
JPH07202207A (ja) 薄膜トランジスタを具えた電子装置の製造方法
JP2556550B2 (ja) Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法
KR100837884B1 (ko) 액정표시장치의 제조방법
KR100275957B1 (ko) 박막트랜지스터의 제조방법
JPH04269837A (ja) 薄膜トランジスタの製造方法
KR20060060795A (ko) 박막 트랜지스터 및 디스플레이 픽셀 제조방법
KR100923054B1 (ko) 디스플레이 픽셀 및 이의 제조 방법
KR100208023B1 (ko) 박막트랜지스터 제조방법
KR100243915B1 (ko) 박막트랜지스터의 제조방법
JPH0330296B2 (ko)
KR100268184B1 (ko) 반도체 소자의 에스램 셀 제조 방법.

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 17