CN101740633B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101740633B
CN101740633B CN200910220877.0A CN200910220877A CN101740633B CN 101740633 B CN101740633 B CN 101740633B CN 200910220877 A CN200910220877 A CN 200910220877A CN 101740633 B CN101740633 B CN 101740633B
Authority
CN
China
Prior art keywords
semiconductor layer
oxide semiconductor
layer
electrode layer
metallic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910220877.0A
Other languages
English (en)
Other versions
CN101740633A (zh
Inventor
山崎舜平
坂田淳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101740633A publication Critical patent/CN101740633A/zh
Application granted granted Critical
Publication of CN101740633B publication Critical patent/CN101740633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

本发明的一个目的是提供包括电特性稳定的薄膜晶体管的高可靠的半导体器件。此外，另一目的是以低成本高生产率制造高可靠的半导体器件。在包括薄膜晶体管的半导体器件中，利用添加了金属元素的氧化物半导体层形成薄膜晶体管的半导体层。作为金属元素，使用铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。此外，该氧化物半导体层包括铟、镓以及锌。

Description

半导体器件及其制造方法
技术领域
本发明涉及包括氧化物半导体的半导体器件及其制造方法。
背景技术
如通常在液晶显示装置中所见到地，在诸如玻璃基板之类的平板上形成的薄膜晶体管是使用非晶硅或多晶硅制造的。使用非晶硅的薄膜晶体管具有低场效应迁移率，但可在较大面积的玻璃基板上形成这样的晶体管。另一方面，使用多晶硅的薄膜晶体管具有高场效应迁移率，但诸如激光退火之类的结晶步骤是必须的，而且这样的晶体管不总是适合较大的玻璃基板。
鉴于上述描述，已经注意到使用氧化物半导体制造薄膜晶体管的技术，而且这样的晶体管应用于电子器件或光学器件。例如，专利文献1和专利文献2公开了使用氧化锌或In-Ga-Zn-O基氧化物半导体作为氧化物半导体膜来制造薄膜晶体管的技术，而且用这样的晶体管作为图像显示装置的开关元件等。
[参考文献]
[专利文献]
[专利文献1]日本已公开专利申请No.2007-123861
[专利文献2]日本已公开专利申请No.2007-96055
发明内容
对于沟道形成区而言，使用氧化物半导体的薄膜晶体管的场效应迁移率高于使用非晶硅的薄膜晶体管的场效应迁移率。可通过溅射等方法在300℃或更低温度下形成氧化物半导体膜。其制造工艺比使用多晶硅的薄膜晶体管的制造工艺更简单。
预期使用这样的氧化物半导体在玻璃基板、塑料基板等上面形成薄膜晶体管，而且将应用于液晶显示器、电致发光显示器、电子纸等。
重要的是，诸如阈值电压之类的薄膜晶体管的电特性不应当不同。具体而言，当半导体层的光敏性高时，薄膜晶体管的电特性不同，这会降低半导体器件的可靠性。
本发明的一个目的是提供包括电特性稳定的薄膜晶体管的高可靠半导体器件。此外，另一目的是以低成本高生产率制造高可靠性的半导体器件。
在包括薄膜晶体管的半导体器件中，使用包含铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种的氧化物半导体层形成薄膜晶体管的半导体层。
作为在此说明书中使用的氧化物半导体膜，形成了通过InMO3(ZnO)m(m＞0)表示的材料的膜，而且制造了其中使用该薄膜作为半导体层的薄膜晶体管。注意M表示从镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)以及钴(Co)中选择的一种或多种金属元素。除其中仅包含Ga作为M的情况之外，存在包含Ga和除Ga之外的任一种上述金属元素(例如Ga和Ni或Ga和Fe)作为M的情况。而且，在该氧化物半导体中，在某些情况下，除包含该金属元素作为M之外，还包含诸如Fe或Ni之类的过渡金属元素或该过渡金属的氧化物作为杂质元素。在此说明书中，用M表示该金属元素，而在氧化物半导体膜的沉积期间包含上述杂质元素。例如，使用了包含由M表示的金属元素和杂质元素的靶，而且通过溅射方法形成InMO3(ZnO)m(m＞0)的膜。
在此说明书中，当M是InMO3(ZnO)m(m＞0)的薄膜(层)中的镓(Ga)时，此薄膜也被称为In-Ga-Zn-O基非单晶膜。通过X射线衍射(XRD)观测到非晶结构为In-Ga-Zn-O基非单晶膜的晶体结构。注意，在通过溅射方法形成膜之后，在200℃到500℃下，通常在300℃到400℃下，对受测样本的In-Ga-Zn-O基非单晶膜进行热处理达10分钟到100分钟。此外，可制造具有诸如在±20V的栅极电压下109或更高的导通/截止比和10或更高的迁移率的电特性的薄膜晶体管。通过溅射方法使用其中In2O3∶Ga2O3∶ZnO为1∶1∶1的靶形成的In-Ga-Zn-O基非单晶膜具有在450nm或更短波长的光敏性。
铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种被添加到诸如上述InMO3(ZnO)m(m＞0)膜之类的薄氧化物半导体层中。通过选择用于添加金属元素的条件和方法，可控制其中添加了金属元素的区域或氧化物半导体层中金属元素的浓度分布。
通过将金属元素添加到氧化物半导体层中，该金属元素成为氧化物半导体层中的复合中心；因此，能降低氧化物半导体层的光敏性。在低光敏性的情况下，薄膜晶体管的电特性会稳定，这防止由阈值电压变化等引起的截止电流增大。
该金属元素被添加到InMO3(ZnO)m(m＞0)膜中而成为该膜的复合中心，藉此可降低该膜的光敏性。作为该金属元素，可使用铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。不管InMO3(ZnO)m(m＞0)膜中包含的金属元素类型如何，通过添加这些金属，可稳定薄膜晶体管的电特性。此外，可控制其中添加了该金属元素的区域或氧化物半导体层中的金属元素的浓度分布，藉此可降低其光敏性，并有效地稳定薄膜晶体管的电特性。
用于将金属元素添加到氧化物半导体层的方法不限于特定方法，而可使用诸如干法或湿法(涂敷方法)之类的多种方法中的任何一种。优选使用离子注入方法或离子掺杂方法。
在此说明书中公开的本发明的结构的一个实施例包括栅电极层、栅绝缘层、包含铟、镓以及锌的氧化物半导体层、源电极层以及漏电极层，其中包含铟、镓以及锌的氧化物半导体层包含铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。
在此说明书中公开的本发明的结构的另一实施例包括：具有绝缘表面的基板上的栅电极层；该栅电极层上的栅绝缘层；该栅绝缘层上的包含铟、镓以及锌的氧化物半导体层；包含铟、镓以及锌的氧化物半导体层上的源电极层以及漏电极层，其中包含铟、镓以及锌的氧化物半导体层包含铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。
该金属元素可被添加到氧化物半导体层的整个表面，或被选择性地添加。例如，可采用一种结构，其中氧化物半导体层具有厚度较薄的区域、而且金属元素被包含在氧化物半导体层的厚度较薄的区域中。金属元素还被添加到除氧化物半导体层之外的膜，这取决于在工艺或掩模条件中何时添加金属元素。例如，在倒交错薄膜晶体管中，当通过使用源电极层和漏电极层作为掩模将金属元素添加到氧化物半导体层的暴露区域时，金属元素也被添加到源电极层和漏电极层。
在此说明书中公开的本发明的结构的另一实施例包括：在具有绝缘表面的基板上的栅电极层；在该栅电极层上的栅绝缘层；在该栅绝缘层上的源电极层和漏电极层；以及在源电极层和漏电极层上的包含铟、镓以及锌的氧化物半导体层，其中包含铟、镓以及锌的氧化物半导体层包含铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。
在此说明书中公开的本发明的结构的另一实施方式包括以下步骤：在具有绝缘表面的基板上形成栅电极层；在该栅电极层上形成栅绝缘层；在该栅绝缘层上形成氧化物半导体层；在该氧化物半导体层上形成源电极层和漏电极层；以及向氧化物半导体层中未被源电极层或漏电极层覆盖的区域添加金属元素。
在此说明书中公开的本发明的结构的另一实施方式包括以下步骤：在具有绝缘表面的基板上形成栅电极层；在该栅电极层上形成栅绝缘层；在该栅绝缘层上形成氧化物半导体层；向氧化物半导体层添加金属元素；以及在添加了金属元素的氧化物半导体层上形成源电极层和漏电极层。
在此说明书中公开的本发明的结构的另一实施方式包括以下步骤：在具有绝缘表面的基板上形成栅电极层；在该栅电极层上形成栅绝缘层；在该栅绝缘层上形成源电极层和漏电极层；在源电极层和漏电极层上形成氧化物半导体层；以及向氧化物半导体层添加金属元素。
在此说明书中公开的半导体器件和用于制造半导体器件的方法实现以上目的中的至少一个。
此外，可将源区设置在氧化物半导体层(也称为第一氧化物半导体层)与源电极层之间，而将漏区设置在氧化物半导体层与漏电极层之间。作为源区和漏区，可使用具有n型导电性的氧化物半导体层(也称为第二氧化物半导体层)。
此外，用于薄膜晶体管的源区和漏区的第二氧化物半导体层优选地比用于沟道形成区的第一氧化物半导体层更薄，而且优选地具有比第一氧化物半导体层更高的导电性(电导率)。
此外，在某些情况下，用于沟道形成区的第一氧化物半导体层具有非晶结构，而用于源区和漏区的第二氧化物半导体层包括非晶结构中的晶粒(纳米晶体)。用于源区和漏区的第二氧化物半导体层中的晶粒(纳米晶体)具有1nm到10nm、通常约2nm到4nm的直径。
作为用于源区和漏区(n+层)的第二氧化物半导体层，可使用In-Ga-Zn-O基非单晶膜。
可形成绝缘膜以覆盖包括氧化物半导体层和源以及漏电极层的薄膜晶体管，并与包括沟道形成区的氧化物半导体层接触。
因为薄膜晶体管容易被静电等损坏，所以优选在与栅线或源线相同的基板上设置用于保护驱动器电路的保护电路。优选使用其中使用了氧化物半导体的非线性元件形成保护电路。
注意为方便起见而使用诸如“第一”和“第二”之类的序数。因此，在此说明书中，它们不表示指定本发明的步骤的顺序、层叠顺序以及特定名称。
而且，作为包括驱动器电路的显示装置，除液晶显示装置之外，还给出了其中使用了发光元件的发光显示装置和其中使用了电泳显示元件的显示装置。
在其中使用了发光元件的发光显示装置中，像素部分中包括多个薄膜晶体管，而且在像素部分中，存在其中薄膜晶体管的栅电极连接至另一薄膜晶体管的源引线或漏引线的区域。此外，在其中使用了发光元件的发光显示装置的驱动器电路中，存在薄膜晶体管的栅电极连接至薄膜晶体管的源引线或漏引线的区域。
注意此说明书中的半导体装置意味着可使用半导体特性操作的所有器件、以及光电器件、半导体电路以及电子电器均包括在该半导体装置中。
可获得具有稳定电特性的薄膜晶体管，且可制造具有良好动态特性的薄膜晶体管。因此，可提供包括具有高电特性的高可靠薄膜晶体管的半导体器件。
附图说明
图1A和1B示出半导体器件。
图2A到2D示出用于制造半导体器件的方法。
图3A和3B示出半导体器件。
图4A到4D示出用于制造半导体器件的方法。
图5A到5C示出用于制造半导体器件的方法。
图6A到6C示出用于制造半导体器件的方法。
图7示出用于制造半导体器件的方法。
图8示出用于制造半导体器件的方法。
图9示出用于制造半导体器件的方法。
图10示出半导体器件。
图11A1到11B2分别示出半导体器件。
图12示出半导体器件。
图13示出半导体器件。
图14A和14B是半导体器件的框图。
图15示出信号线驱动器电路的结构。
图16是信号线驱动器电路的操作的时序图。
图17是信号线驱动器电路的操作的时序图。
图18示出移位寄存器的结构。
图19示出图18中的触发器的连接结构。
图20示出半导体器件的像素等效电路。
图21A到21C分别示出半导体器件。
图22A1到22B分别示出半导体器件。
图23示出半导体器件。
图24A和24B示出半导体器件。
图25A和25B示出电子纸的使用模式的示例。
图26是电子书设备的示例的外部视图。
图27A和27B分别是电视设备的示例和数码相框的示例的外部视图。
图28A和28B是娱乐机的示例的外部视图。
图29A和29B是蜂窝电话的示例的外部视图。
图30A到30E示出用于制造半导体器件的方法。
图31A到31D示出用于制造半导体器件的方法。
图32A到32D示出用于制造半导体器件的方法。
具体实施例
将参照附图详细描述多个实施例。然而，本发明不限于上述描述，而且对本发明的模式和细节的各种改变对本领域技术人员是显而易见的，除非这些改变背离了本发明的精神和范围。因此，本发明不应被解释为受限于实施例中所描述的内容。在以下要描述的本发明的结构中，在附图通篇中通过相同附图标记来标记具有相似功能的相同部分或多个部分，以省略重复的说明。
(实施例1)
将参照图1A和1B以及图2A至2D描述一种半导体器件和一种用于制造半导体器件的方法。
图1A是半导体器件的薄膜晶体管470的俯视图，而图1B是沿图1A的线C1-C2的截面图。薄膜晶体管470是倒交错薄膜晶体管，且包括在具有绝缘表面的基板400上的栅电极层401、栅绝缘层402、半导体层403、分别作为源区或漏区的n+层404a和404b以及源或漏电极层405a和405b。此外，提供了绝缘膜407以覆盖薄膜晶体管470并与半导体层403接触。
该半导体层403是包括金属元素的氧化物半导体层，其中添加了铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。在此说明书的附图中，半导体层403的阴影区是添加了金属元素的区域。当将金属元素添加到氧化物半导体层中时，该金属元素成为氧化物半导体层中的复合中心，由此会降低氧化物半导体层的光敏性。低光敏性能稳定薄膜晶体管的电特性，且能防止由阈值电压变化等引起的截止电流增大。
图2A至2D是示出制造薄膜晶体管470的步骤的截面图。
在图2A中，将栅电极层401设置在作为具有绝缘表面的基板的基板400上。可在基板400与栅电极层401之间设置用作基膜的绝缘膜。该基膜有防止杂质元素从基板400扩散的功能，而且可使用氮化硅膜、氧化硅膜、氮氧化硅膜以及氧氮化硅膜中的一种或多种将该基膜形成为具有单层或层叠结构。可使用诸如钼、钛、铬、钽、钨、铝、铜、或钕、或钪之类的金属材料或包括这些材料中的任一种作为其主要组分的任何合金材料来形成具有单层或层叠结构的栅电极层401。
例如，作为栅电极层401的两层结构，以下结构是优选的：钼层堆叠在铝层之上的两层结构；钼层堆叠在铜层之上的两层结构；氮化钛层或氮化钽层堆叠在铜层之上的两层结构；以及氮化钛层和钼层堆叠的两层结构。作为三层结构，优选堆叠钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、以及氮化钛层或钛层。
在栅电极层401之上形成栅绝缘层402。
可通过等离子体CVD方法、溅射方法等使用氧化硅层、氮化硅层、氧氮化硅层、或氮氧化硅层来形成具有单层或层叠结构的栅绝缘层402。替代地，可通过其中使用了有机硅烷气体的CVD方法使用氧化硅层形成栅绝缘层402。作为有机硅烷气体，可使用诸如四乙氧基硅烷(TEOS：分子式Si(OC2H5)4)、四甲基硅烷(TMS：化学分子式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)或三二甲基氨基硅烷(SiH(N(CH3)2)3)之类的含硅化合物。
在栅绝缘层402上，第一氧化物半导体膜430和第二氧化物半导体膜431以此顺序堆叠。第一氧化物半导体膜430与第二氧化物半导体膜431是通过光刻步骤形成图案的岛状氧化物半导体层。
要注意的是，在通过溅射方法形成第一氧化物半导体膜430之前，优选地通过其中引入氩气并产生等离子体的反溅射去除附连至栅绝缘层402的表面的灰尘。反溅射是一种方法，其中在氩气气氛中使用RF功率源对基板侧施加电压而不对目标侧施加电压以在基板侧上产生等离子体，从而修改表面。可使用氮气、氦气等代替氩气气氛。替代地，可将氧气、氢气、N2O等添加至氩气气氛。进一步替代地，可将Cl2、CF4等添加至氩气气氛。
优选地通过等离子体处理修改第二氧化物半导体膜431与导电膜432相互接触的区域。
可使用氮气、氦气等代替氩气气氛执行等离子体处理。替代地，可将氧气、氢气、N2O等添加至氩气气氛。进一步替代地，可将Cl2、CF4等添加至氩气气氛。
In-Ga-Zn-O基非单晶膜被用作第一氧化物半导体膜430和第二氧化物半导体膜431。在不同条件下形成第一氧化物半导体膜430和第二氧化物半导体膜431，而第二氧化物半导体膜431比第一氧化物半导体膜430具有更高的电导率和更低的电阻。例如，利用氧化物半导体膜形成第二氧化物半导体膜431，通过其中氩气流速设置为40sccm的溅射方法获得该氧化物半导体膜。第二氧化物半导体膜431具有n型导电性，且具有0.01eV到0.1eV(含0.01eV和0.1eV)的激活能(ΔE)。注意，第二氧化物半导体膜431是In-Ga-Zn-O基非单晶膜且至少包括非晶组分。在某些情况下，第二氧化物半导体膜431具有在非晶结构中的晶粒(纳米晶体)。此第二氧化物半导体膜431中的晶粒(纳米晶体)具有1nm到10nm的直径，通常为约2nm到4nm。
通过提供第二氧化物半导体膜431作为n+层，使用金属层形成的导电膜432与用作沟道形成区的第一氧化物半导体膜430具有良好的结，这允许比肖特基结中更热稳定的操作。此外，主动提供n+层在向沟道提供载流子(在源侧)、稳定地吸收来自沟道的载流子(在漏侧)、或防止在与引线的接口处形成电阻分量方面是有效的。此外，通过降低电阻，甚至可在高漏电压下保持高迁移率。
在栅绝缘层402、第一氧化物半导体膜430以及第二氧化物半导体膜431之上形成导电膜432。
作为导电膜432的材料，可以是从Al、Cr、Ta、Ti、Mo以及W中选择的元素、包含这些元素中的任一种作为其组分的合金、包含这些元素中的任一种的组合的合金等。如果在200℃至600℃下执行热处理，优选地该导电膜具有足以承受该热处理的耐热性。因为铝本身具有低耐热性、容易被腐蚀等缺点，所以它与具有耐热性的导电材料组合使用。作为与铝组合使用的具有耐热性的导电材料，可使用从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)以及钪(Sc)中选择的元素、包括这些元素中的任一种作为组分的合金、包括这些元素的任一种的组合的合金、或包括这些元素中的任一种作为组分的氮化物。
可在不暴露给空气的情况下依次形成栅绝缘层402、第一氧化物半导体膜430、第二氧化物半导体膜431以及导电膜432。当在不暴露给空气的情况下依次形成栅绝缘层402、第一氧化物半导体膜430、第二氧化物半导体膜431以及导电膜432时，可在不受空气中包含的大气组分或杂质元素污染的情况下形成层叠膜之间的界面。因此，可减少薄膜晶体管的特性的变化。
通过蚀刻步骤蚀刻第一氧化物半导体膜430、第二氧化物半导体膜431以及导电膜432，以形成半导体层433、n+层404a和404b以及源或漏电极层405a和405b(图2B)。注意，半导体层433是通过仅蚀刻一部分使之具有凹槽(凹陷)和末端部分而得到的半导体层，该末端部分部分也被蚀刻和暴露。
接着，对作为氧化物半导体层的半导体层433添加金属元素434，藉此形成半导体层403(图2C)。
作为金属元素434，可使用铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。例如，将铁用作金属元素434，并通过离子注入方法来添加。通过使用设置有包括能蒸发固态源的加热器的离子源室的离子注入装置添加铁。
因为在半导体层433上形成源或漏电极层405a和405b，所以源或漏电极层405a和405b用作掩模，并且金属元素434被添加到半导体层433的暴露部分。当金属元素以此方式被选择性地添加到半导体层433中时，所添加的金属元素的浓度具有一种分布，而且在半导体层403中还存在未添加金属元素的区域。
此外，金属元素还被添加到除氧化物半导体层之外的膜，这取决于在工艺或掩模条件中何时添加金属元素。例如，在倒交错薄膜晶体管中，当通过使用源电极层和漏电极层作为掩模将金属元素添加到氧化物半导体层的暴露区域时，金属元素也被添加到源电极层和漏电极层。以相似的方式，因为金属元素被添加到暴露区域，所以金属元素也被添加到栅绝缘层的暴露区域。此外，取决于添加金属元素的条件，在某些情况下，金属元素还被添加到栅绝缘层之下的基膜中。当然，当形成掩模时，被掩模覆盖的区域可以是未添加金属元素的区域；因此，该金属元素可选择性地包含在氧化物半导体层中。
通过添加该金属元素，降低了氧化物半导体层的光敏性。此外，通过仅在氧化物半导体层的表面附近添加该金属元素，降低了氧化物半导体层的光敏性，同时抑制了氧化物半导体层中的迁移率的降低。因此，可防止诸如截止电流增大之类的电特性变化。
在该步骤之后，优选地在200℃至600℃下，通常在300℃至500℃下，执行热处理。例如，在氮气气氛下、在350℃下执行热处理一小时。通过热处理，对半导体层403和n+层404a和404b中包括的In-Ga-Zn-O基氧化物半导体执行原子级重排。此热处理(包括光退火等)是重要的，因为此热处理能释放妨碍半导体层403和n+层404a和404b中载流子传输的畸变。注意，只要在第一氧化物半导体膜430和第二氧化物半导体膜431形成之后执行该热处理，对上述热处理的定时就不存在特殊的限制。
此外，半导体层403的暴露部分的凹陷可经受氧自由基处理。通过执行氧自由基处理，半导体层403是沟道形成区的薄膜晶体管在正常情况下是截止的。此外，通过执行自由基处理，可修复由蚀刻引起的半导体层403的损伤。优选地在O2或N2O的气氛、或N2、He、Ar等包括氧的气氛下执行自由基处理。此外，可在添加了Cl2或CF4的上述气氛下执行自由基处理。注意，优选地在没有对基板400侧施加偏置电压的情况下执行自由基处理。
通过上述工艺，如图2D所示，可制造添加了金属元素的半导体层403用作沟道形成区的倒交错薄膜晶体管470。此外，形成了绝缘膜407以覆盖薄膜晶体管470并与半导体层403接触。
通过向氧化物半导体层添加金属元素可获得具有稳定电特性的薄膜晶体管，而且可制造具有良好动态特性的薄膜晶体管。因此，可提供包括高可靠薄膜晶体管的半导体器件。
(实施例2)
在此实施例中，图30A到30E示出包括薄膜晶体管的半导体器件的示例，其中与实施例1不同的是，在形成源和漏电极层之前将金属元素添加到半导体层。
图30A至30E是示出薄膜晶体管440的制造工艺的截面图。
在图30A中，在基板400之上形成栅电极层401，而在栅电极层401之上形成栅绝缘层402。
在栅绝缘层402上形成第一氧化物半导体膜435。
接着，金属元素434被添加至第一氧化物半导体膜435，藉此形成第一氧化物半导体膜436(图30B)。
作为金属元素434，可使用铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。例如，将铁用作金属元素434，并通过离子注入方法来添加。通过使用设置有包括能蒸发固态源的加热器的离子源室的离子注入装置添加铁。
金属元素434被添加至第一氧化物半导体膜435的整个表面。虽然示出了金属元素被添加至第一氧化物半导体膜435的整个厚度方向的示例，但该金属元素也可仅被添加在第一氧化物半导体膜435的表面附近。
通过添加该金属元素，降低了氧化物半导体膜的光敏性，这能防止诸如截止电流增大之类的电特性变化。
在第一氧化物半导体膜436上，形成了第二氧化物半导体膜。通过光刻步骤分别使第一氧化物半导体膜436和第二氧化物半导体膜形成为岛状的第一氧化物半导体膜437和第二氧化物半导体膜431。
在栅绝缘层402、第一氧化物半导体膜437以及第二氧化物半导体膜431之上形成导电膜432(图30C)。
通过蚀刻步骤蚀刻第一氧化物半导体膜437、第二氧化物半导体膜431以及导电膜432，以形成半导体层438、n+层404a和404b以及源或漏电极层405a和405b(图30D)。注意，半导体层438是通过仅蚀刻一部分使之具有凹槽(凹陷)和末端部分而得到的的半导体层，该末端部分部分也被蚀刻和暴露。
通过添加该金属元素，降低了氧化物半导体膜438的光敏性，这能防止诸如截止电流增大之类的电特性变化。
在该步骤之后，优选地在200℃至600℃下，通常在300℃至500℃下，执行热处理。例如，在氮气气氛下在350℃下执行热处理一小时。
通过上述工艺，如图30E所示，可制造添加了金属元素的半导体层483用作沟道形成区的倒交错薄膜晶体管440。此外，形成了绝缘膜407以覆盖薄膜晶体管440并与半导体层438接触。
通过向氧化物半导体层添加金属元素可获得具有稳定电特性的薄膜晶体管，而且可制造具有良好动态特性的薄膜晶体管。因此，可提供包括高可靠薄膜晶体管的半导体器件。
(实施例3)
在此实施例中，图31A到31D示出包括薄膜晶体管的半导体器件的示例，其中与实施例1不同的是，源和漏电极层与半导体层接触，它们之间未插入n+层。
图31A至31D是示出薄膜晶体管471的制造工艺的截面图。
在图31A中，在基板400之上形成栅电极层401，而在栅电极层401之上形成栅绝缘层402。
在栅绝缘层402之上，形成了第一氧化物半导体膜430。第一氧化物半导体膜430是通过光刻步骤形成的岛状氧化物半导体层。
在栅绝缘层402和第一氧化物半导体膜430之上形成导电膜432。
通过蚀刻步骤蚀刻第一氧化物半导体膜430和导电膜432，以形成半导体层433和源或漏电极层405a和405b(图31B)。注意，半导体层433是通过仅蚀刻一部分使之具有凹槽(凹陷)和末端部分的半导体层，该末端部分部分也被蚀刻和暴露。
接着，对作为氧化物半导体层的半导体层433添加金属元素434，藉此形成半导体层403(图31C)。
作为金属元素434，可使用铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。例如，将铁用作金属元素434，并通过离子注入方法添加它。通过使用设置有包括能蒸发固态源的加热器的离子源室的离子注入装置添加铁。
因为在半导体层433上形成源或漏电极层405a和405b，所以源或漏电极层405a和405b用作掩模，从而金属元素434被添加到半导体层433的暴露部分。当金属元素以此方式被选择性地添加到半导体层433中时，所添加的金属元素的浓度具有一种分布，而且在半导体层403中还存在未添加金属元素的区域。虽然示出了金属元素仅被添加在半导体层433的表面附近的示例，但该金属元素也可被添加在半导体层433的整个厚度方向中。
通过添加该金属元素，降低了氧化物半导体层的光敏性，这能防止诸如截止电流增大之类的电特性变化。
在该步骤之后，优选地在200℃至600℃下，通常在300℃至500℃下，执行热处理。例如，在氮气气氛下、在350℃下执行热处理一小时。
通过上述工艺，如图31D所示，可制造添加了金属元素的半导体层403用作沟道形成区的倒交错薄膜晶体管471。此外，形成了绝缘膜407以覆盖薄膜晶体管471并与半导体层403接触。
通过向氧化物半导体层添加金属元素可获得具有稳定电特性的薄膜晶体管，而且可制造具有良好动态特性的薄膜晶体管。因此，可提供包括高可靠薄膜晶体管的半导体器件。
(实施例4)
将参照图3A和3B以及图4A至4D描述一种半导体器件和一种用于制造半导体器件的方法。
图3A是半导体器件中包括的薄膜晶体管460的俯视图，而图3B是沿图3A的线D1-D2的截面图。薄膜晶体管460是底栅薄膜晶体管，且包括在具有绝缘表面的基板450上的栅电极层451、栅绝缘层452、源或漏电极层455a和455b、分别作为源区或漏区的n+层454a和454b、以及半导体层453。此外，提供了绝缘膜457以覆盖薄膜晶体管460并与半导体层453接触。对于半导体层453和n+层454a和454b，使用了In-Ga-Zn-O基非单晶膜。
在薄膜晶体管460中，在包括薄膜晶体管460的整个区域中存在栅绝缘层452，而栅电极层451设置在栅绝缘层452与作为具有绝缘表面的基板的基板450之间。在栅绝缘层452之上，设置了源或漏电极层455a和455b和n+层454a和454b。此外，在栅绝缘层452、源或漏电极层455a和455b以及n+层454a和454b之上，设置了半导体层453。虽然未示出，但除源或漏电极层455a和455b之外，在栅绝缘层452之上设置了引线层，且该引线层延伸而超过半导体器件中的半导体层的外围部分。
该半导体层453是包括金属元素的氧化物半导体层，其中添加了铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。在此说明书的附图中，半导体层453的阴影区是添加了金属元素的区域。
当将金属元素添加到氧化物半导体层中时，该金属元素成为氧化物半导体层中的复合中心，由此会降低氧化物半导体层的光敏性。低光敏性能稳定薄膜晶体管的电特性，且能防止由阈值电压变化等引起的截止电流增大。
图4A至4D是示出制造薄膜晶体管460的步骤的截面图。
将栅电极层451设置在作为具有绝缘表面的基板的基板450上。可在基板450与栅电极层451之间设置用作基膜的绝缘膜。该基膜有防止杂质元素从基板450扩散的功能，而且可使用氮化硅膜、氧化硅膜、氮氧化硅膜以及氧氮化硅膜中的一种或多种将该基膜形成为具有单层或层叠结构。可使用诸如钼、钛、铬、钽、钨、铝、铜、钕、或钪之类的金属材料或包括这些材料中的任一种作为其主要组分的任何合金材料来形成具有单层或层叠结构的栅电极层451。
在栅电极层451之上形成栅绝缘层452。
可通过等离子体CVD方法、溅射方法等使用氧化硅层、氮化硅层、氧氮化硅层、或氮氧化硅层来形成具有单层或层叠结构的栅绝缘层452。替代地，可通过其中使用了有机硅烷气体的CVD方法使用氧化硅形成栅绝缘层452。
在栅绝缘层452之上，按照顺序堆叠导电膜和第一氧化物半导体膜。通过光刻步骤将导电膜和第一氧化物半导体膜分别形成为岛状的源或漏电极层455a和455b以及氧化物半导体膜481a和481b(图4A)。氧化物半导体膜481a和481b用作n+层，因而按照类似于实施例1中的第二氧化物半导体膜431相似的方式形成。
作为源或漏电极层455a和455b的材料，可以是从Al、Cr、Ta、Ti、Mo以及W中选择的元素、包含这些元素中的任一种作为其组分的合金、包含这些元素中的任一种的组合的合金等。如果在200℃至600℃下执行热处理，则优选该导电膜具有足以承受该热处理的耐热性。因为铝本身具有低耐热性、容易被腐蚀等缺点，所以它与具有耐热性的导电材料组合使用。作为与铝组合使用的具有耐热性的导电材料，可使用从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)以及钪(Sc)中选择的元素、包括这些元素中的任一种作为组分的合金、包括这些元素的任一种的组合的合金、或包括这些元素中的任一种作为组分的氮化物。
然后，在栅绝缘层452、源或漏电极层455a和455b以及氧化物半导体膜481a和481b之上形成第二氧化物半导体膜，且通过光刻步骤形成岛状半导体层483和n+层454a和454b(图4B)。
半导体层483用作沟道形成区，从而按照类似于实施例1中的第一氧化物半导体膜430的方式形成。
要注意的是，在通过溅射方法形成半导体层483之前，优选地通过引入氩气并产生等离子体的反溅射去除附连至栅绝缘层452的表面的灰尘。
接着，对作为氧化物半导体层的半导体层483添加金属元素484，藉此形成半导体层453(图4C)。
作为金属元素484，可使用铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。例如，将铁用作金属元素484，并通过离子注入方法添加它。通过使用设置有包括能蒸发固态源的加热器的离子源室的离子注入装置添加铁。
金属元素484被添加至半导体层483暴露的整个表面。虽然示出了金属元素被添加在半导体层483的整个厚度方向中的示例，但该金属元素也可仅被添加在半导体层483的表面附近。
通过添加该金属元素，降低了氧化物半导体层的光敏性，这能防止诸如截止电流增大之类的电特性变化。
在该步骤之后，优选地在200℃至600℃下，通常在300℃至500℃下，执行热处理。例如，在氮气气氛下、在350℃下执行热处理一小时。对此热处理的定时无特殊限制，只要在氧化物半导体膜形成之后执行该热处理即可。
接着，半导体层453可经受氧自由基处理。
通过上述工艺，如图4D所示，可制造添加了金属元素的半导体层453用作沟道形成区的底栅薄膜晶体管460。此外，形成了绝缘膜457以覆盖薄膜晶体管460并与半导体层453接触。
通过向氧化物半导体层添加金属元素可获得具有稳定电特性的薄膜晶体管，而且可制造具有良好动态特性的薄膜晶体管。因此，可提供包括高可靠薄膜晶体管的半导体器件。
(实施例5)
图32A到32D示出包括薄膜晶体管的半导体器件的示例，其中与实施例4不同的是，源和漏电极层与半导体层接触，它们之间未插入n+层。
图32A至32D是示出薄膜晶体管461的制造工艺的截面图。
将栅电极层451形成在作为具有绝缘表面的基板的基板450上。可在基板450与栅电极层451之间设置用作基膜的绝缘膜。
在栅电极层451之上形成栅绝缘层452。
在栅绝缘层452上，堆叠导电膜，并通过光刻步骤将该导电膜形成为岛状的源或漏电极层455a和455b(图32A)。
然后在栅绝缘层452和源或漏电极层455a和455b上形成氧化物半导体膜，并通过光刻步骤将该氧化物半导体膜形成为岛状的半导体层483(图32B)。
半导体层483用作沟道形成区，从而按照类似于实施例1中的第一氧化物半导体膜430的方式形成。
要注意的是，在通过溅射方法形成半导体层483之前，优选地通过引入氩气并产生等离子体的反溅射去除附连至栅绝缘层452的表面的灰尘。
接着，对作为氧化物半导体层的半导体层483添加金属元素484，藉此形成半导体层485(图32C)。
作为金属元素484，可使用铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。例如，将铁用作金属元素484，并通过离子注入方法添加它。通过使用设置有包括能蒸发固态源的加热器的离子源室的离子注入装置添加铁。
金属元素484被添加至半导体层483暴露的整个表面。虽然示出了金属元素仅被添加在半导体层483的表面附近的示例，但该金属元素也可被添加在半导体层483的整个厚度方向中。
通过添加金属元素，降低了氧化物半导体层的光敏性，这能防止诸如截止电流增大之类的电特性变化。
在该步骤之后，优选地在200℃至600℃下，通常在300℃至500℃下，执行热处理。例如，在氮气气氛下、在350℃下执行热处理一小时。对此热处理的定时无特殊限制，只要在氧化物半导体膜形成之后执行该热处理即可。
接着，半导体层485可经受氧自由基处理。
通过上述工艺，如图32D所示，可制造添加了金属元素的半导体层485用作沟道形成区的底栅薄膜晶体管461。此外，形成了绝缘膜457以覆盖薄膜晶体管461并与半导体层485接触。
在薄膜晶体管461中，在包括薄膜晶体管461的整个区域中存在栅绝缘层452，而栅电极层451被设置在栅绝缘层452与作为具有绝缘表面的基板的基板450之间。源或漏电极层455a和455b被设置在栅绝缘层452上。此外，半导体层485被设置在栅绝缘层452和源或漏电极层455a和455b之上。虽然未示出，但除源或漏电极层455a和455b之外，在栅绝缘层452之上还设置了引线层，且该引线层延伸而超过半导体器件中的半导体层的外围部分。
通过向氧化物半导体层添加金属元素可获得具有稳定电特性的薄膜晶体管，而且可制造具有良好动态特性的薄膜晶体管。因此，可提供包括高可靠薄膜晶体管的半导体器件。
(实施例6)
将参照图5A至5C、图6A至6C、图7、图8、图9、图10、图11A1至11B2以及图12描述包括薄膜晶体管的半导体器件的制造工艺。
在图5A中，对于具有光透射性质的基板100，可使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等组成的玻璃基板。
在基板100的整个表面上形成导电层之后，通过第一光刻步骤形成抗蚀剂掩模。然后通过蚀刻去除不必要的部分，从而形成引线和电极(栅极引线包括栅电极层101、电容器引线108以及第一端子121)。那时，执行蚀刻以至少使栅电极层101的边缘楔化。图5A示出了此阶段的截面图。注意，图7是此阶段的俯视图。
优选地使用耐热导电材料形成包括栅电极层101、电容器引线108以及端子部分处的第一端子121的栅极引线中的每一个，所述耐热导电材料诸如从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)以及钪(Sc)中选择的元素、包含这些元素中的任一种作为其组分的合金、包含这些元素中的任一种作为其组合的合金膜、或包含这些元素中的任一种作为其组分的氮化物。在使用诸如铝(Al)或铜(Cu)之类的低耐热导电材料的情况下，该低耐热导电材料与上述耐热材料组合使用，因为Al单独具有低耐热性、易受腐蚀等问题。
然后，在栅电极层101的整个表面上形成栅绝缘层102。通过溅射方法等将栅绝缘层102形成为50nm到250nm厚度。
例如，通过溅射方法将作为栅绝缘层102的硅氧化物膜形成为100nm厚度。不言而喻，栅绝缘层102不限于这样的硅氧化物膜，而诸如氧氮化硅膜、氮化硅膜、氧化铝膜以及氧化钽膜之类的其它绝缘膜可用来形成单层结构或层叠结构。
注意，优选地在氧化物半导体膜形成之前执行引入氩气和产生等离子体的反溅射工艺，以去除附连至栅绝缘层表面的灰尘。可使用氮气、氦气等代替氩气气氛。替代地，可将氧气、氢气、N2O等添加至氩气气氛。进一步替代地，可将Cl2、CF4等添加至氩气气氛。
接着，在栅绝缘层102上形成第一氧化物半导体膜(第一In-Ga-Zn-O基非单晶膜)。在等离子体处理之后在不暴露给空气的情况下沉积第一In-Ga-Zn-O基非单晶膜是有效的，因为灰尘和水分未附着到栅绝缘层与半导体膜之间的界面。这里，在以下条件下形成第一In-Ga-Zn-O基非单晶膜：靶是包括In、Ga和Zn(In2O3∶Ga2O3∶ZnO＝1∶1∶1)的直径为8英寸的氧化物半导体靶，基板与靶之间的距离是170mm，压力是0.4Pa，直流(DC)功率是0.5kW，以及气氛气体是氩气或氧气。优选脉冲直流(DC)功率源，因为可减少灰尘，而且膜厚变得均匀。第一In-Ga-Zn-O基非单晶膜的厚度被设置在5nm到200nm范围中。这里，第一In-Ga-Zn-O基非单晶膜的厚度是100nm。
接着，通过溅射方法在不暴露给空气的情况下形成第二氧化物半导体膜(第二In-Ga-Zn-O基非单晶膜)。这里，在以下条件下进行溅射沉积：靶是包括In、Ga和Zn(In2O3∶Ga2O3∶ZnO＝1∶1∶1)的氧化物半导体靶，压力是0.4Pa，电功率量是500W，沉积温度是室温，以及氩气流速是40sccm。虽然有意使用了In2O3∶Ga2O3∶ZnO是1∶1∶1的靶，但在某些情况下，在刚沉积之后获得包括1nm至10nm大小的晶粒的In-Ga-Zn-O基非单晶膜。通过酌情调节靶组分比、沉积压力(0.1Pa到2.0Pa)、电功率量(250W到3000W：8英寸φ)、温度(室温到100℃)、反应溅射沉积条件等，可控制晶粒有无及其密度，且能在1nm到10nm的范围内调节晶粒直径。第二In-Ga-Zn-O基非单晶膜的厚度是5nm到20nm。不言而喻，在膜包括晶粒的情况下，晶粒的大小不会超过膜厚度。这里，第二In-Ga-Zn-O基非单晶膜的厚度是5nm。
第一In-Ga-Zn-O基非单晶膜和第二In-Ga-Zn-O基非单晶膜在彼此不同的条件下形成。例如，第一In-Ga-Zn-O基非单晶膜的沉积条件下的氧气与氩气流量比高于第二In-Ga-Zn-O基非单晶膜的沉积条件下的该流量比。具体而言，在稀有气体(诸如氩气或氦气)气氛(或包括至少10％或更少氧气和90％或更多氩气的气氛)中形成第二In-Ga-Zn-O基非单晶膜，而在氧气气氛(或氩气与氧气流量比是1∶1或更高的气氛)中形成第一In-Ga-Zn-O基非单晶膜。
可在之前已经执行了反溅射的室中形成第二In-Ga-Zn-O基非单晶膜，或在不同于之前已经执行了反溅射的室的室中形成。
溅射方法的示例包括高频功率源用作溅射功率源的RF溅射方法、直流溅射方法以及以脉冲方式施加偏置的脉冲直流溅射方法。在形成绝缘膜的情况下主要使用射频溅射方法，而在形成金属膜的情况下主要使用直流溅射方法。
此外，还存在可设置不同材料的多个靶的多源溅射装置。利用该多源溅射装置，可在同一室中沉积层叠的不同材料膜，或可在同一室中通过放电同时沉积多种材料。
此外，存在室中设置有磁铁系统且用于磁控管溅射方法的溅射装置，且在不使用辉光放电的情况下使用微波产生等离子体的用于ECR溅射方法的溅射装置。
此外，作为通过溅射方法的沉积方法，还存在靶物质和溅射气体组分在沉积期间相互化学反应以形成它们的化合物薄膜的反应溅射方法，以及在沉积期间也对基板施加电压的偏置溅射方法。
接着，执行第二次光刻步骤以形成抗蚀剂掩模，然后蚀刻第一In-Ga-Zn-O基非单晶膜和第二In-Ga-Zn-O基非单晶膜。例如，通过使用混合了磷酸、醋酸以及硝酸的溶液的湿法蚀刻，去除不必要的部分，从而形成作为第一In-Ga-Zn-O基非单晶膜的氧化物半导体膜109和作为第二In-Ga-Zn-O基非单晶膜的氧化物半导体膜111。注意，此处的蚀刻不限于湿法蚀刻，而可以是干法蚀刻。注意，此阶段的俯视图对应于图8。
作为用于干法蚀刻的蚀刻气体，优选地使用含氯的气体(诸如氯气(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)或四氯化碳(CCl4)之类的氯基气体)。
替代地，可使用含氟气体(诸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)或三氟甲烷(CHF3)之类的氟基气体)、溴化氢(HBr)、氧气(O2)、添加了诸如氦气(He)或氩气(Ar)之类的稀有气体的这些气体中的任一种等。
作为干法蚀刻方法，可使用平行板RIE(反应离子蚀刻)方法或ICP(感应耦合等离子体)蚀刻方法。为了将膜蚀刻成期望形状，可酌情调节蚀刻条件(施加给线圈状电极的电功率量、施加给基板面上的电极的电功率量、基板面上的电极温度等)。
作为用于湿法蚀刻的蚀刻剂，可使用通过混合磷酸、醋酸以及硝酸获得的溶液、氨双氧水混合物(双氧水∶氨∶水＝5∶2∶2)等。此外，还可使用ITO07N(由KANTO化学公司(KANTO CHEMICAL CO.，INC.)制造)。
通过清洗去除用于湿法蚀刻的蚀刻剂以及被蚀刻掉的材料。可提纯包括蚀刻剂和蚀刻掉的材料的废液，从而重复使用该材料。当在蚀刻之后收集来自废液的氧化物半导体层中包括的诸如铟之类的材料并且再利用时，可高效地使用资源且可降低成本。
根据材料适当地调节蚀刻条件(诸如蚀刻剂、蚀刻时间以及温度)，从而可将该材料蚀刻成期望形状。
接着，执行第三光刻步骤以形成抗蚀剂掩模，并通过蚀刻去除不必要的部分以形成接触孔，该接触孔达到电极层或由与栅电极层相同材料组成的引线。该接触孔被设置用于与稍后形成的导电膜直接连接。例如，当形成栅电极层与驱动器电路部分中的源或漏电极层直接接触的薄膜晶体管时，或当形成电连接至端子部分的栅极引线的端子时，形成接触孔。
接着，在氧化物半导体膜109和氧化物半导体膜111上，通过溅射方法或真空蒸发方法形成由金属材料组成的导电膜132。图5B示出了此阶段的截面图。
作为导电膜132的材料，可以是从Al、Cr、Ta、Ti、Mo以及W中选择的元素、包含这些元素中的任一种作为其组分的合金、包含这些元素中的任一种的组合的合金等。此外，在200℃至600℃下执行热处理的情况下，优选地，该导电膜具有足以承受该热处理的耐热性。因为铝本身具有低耐热性、容易被腐蚀等缺点，所以它与具有耐热性的导电材料组合使用。作为与Al组合使用的具有耐热性的导电材料，可使用以下材料中的任一种：从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)以及钪(Sc)中选择的元素、包括这些元素中的任一种作为组分的合金、包括这些元素的任一种的组合的合金、以及包括这些元素中的任一种作为组分的氮化物。
这里，导电膜132具有钛膜的单层结构。替代地，导电膜132可具有两层结构：铝膜和堆叠于其上的钛膜。再替代地，导电膜132可具有三层结构：Ti膜、堆叠在Ti膜上的含Nd(Al-Nd)的铝膜、以及堆叠在这些膜上的Ti膜。导电膜132可具有含硅铝膜的单层结构。
接着，通过第四光刻步骤形成抗蚀剂掩模131，并通过蚀刻去除不需要的部分，从而形成源或漏电极层105a和105b、用作源区或漏区的n+层104a和104b、以及第二端子122。这时使用湿法蚀刻或干法蚀刻作为蚀刻方法。例如，当使用铝膜或铝合金膜作为导电膜132时，可执行使用磷酸、醋酸以及硝酸的混合溶液的湿法蚀刻。这里，通过使用氨双氧水混合物的湿法蚀刻(双氧水与氨以及水的比例为5∶2∶2)，蚀刻作为Ti膜的导电膜132以形成源或漏电极层105a和105b，并蚀刻氧化物半导体膜111以形成n+层104a和104b。在此蚀刻步骤中，还将氧化物半导体膜109的暴露区域部分蚀刻为半导体层133。因此，n+层104a和104b之间的半导体层133的沟道区具有小厚度。在图5C中，在某一时刻通过使用氨双氧水混合物执行用于形成源或漏电极层105a和105b以及n+层104a和104b的蚀刻工艺。因此，源或漏电极层105a的末端部分和源或漏电极层105b的末端部分分别与n+层104a的末端部分和n+层104b的末端部分对齐；因此形成了连续结构。此外，湿法蚀刻允许这些层被各向同性地蚀刻，从而源或漏电极层105a和105b的末端部分被定位成比抗蚀剂掩模131的末端部分更向内。
接着，将铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种金属元素134添加到作为氧化物半导体层的半导体层133，藉此形成半导体层103(图6A)。作为金属元素134，可使用铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。例如，将铁用作金属元素134，并通过离子注入方法添加它。通过使用设置有包括能蒸发固态源的加热器的离子源室的离子注入装置添加铁。
因为在半导体层133上形成源或漏电极层105a和105b，所以源或漏电极层105a和105b用作掩模，从而金属元素134被添加到半导体层133的暴露区域。当金属元素以此方式被选择性地添加到半导体层133中时，所添加的金属元素的浓度具有一种分布，而且在半导体层103中还存在未添加金属元素的区域。
通过添加该金属元素，稳定了氧化物半导体层，且降低了氧化物半导体膜的光敏性，这能防止诸如截止电流增大之类的电特性变化。
通过上述步骤，可制造包括作为沟道形成区的其中添加了金属元素的半导体层103的薄膜晶体管170。图6A是此阶段的截面图。图9示出了此阶段的俯视图。
然后，优选地在200℃至600℃下，通常在300℃至500℃下，执行热处理。例如，使用熔炉在氮气气氛下在350℃下执行热处理一小时。通过此热处理，执行In-Ga-Zn-O基非单晶膜的原子级重排。此热处理(包括光退火等)是重要的，因为此热处理能释放妨碍载流子转移的畸变。要注意的是，对热处理的定时不存在特殊限制，只要在第二In-Ga-Zn-O基非单晶膜形成之后进行即可，而且例如，可在像素电极形成之后执行热处理。
此外，半导体层103的沟道形成区的暴露部分可经受氧自由基处理，从而可获得常关闭型薄膜晶体管。此外，自由基处理可修复由蚀刻引起的半导体层103中的损伤。优选地在O2或N2O的气氛下，优选地在N2、He、或Ar等包括氧的气氛下，执行自由基处理。可在添加了Cl2或CF4的上述气氛下执行该自由基处理。注意优选地在未施加偏置的情况下执行该自由基处理。
在第四光刻步骤中，由与源或漏电极层105a和105b相同的材料制成的第二端子122保留在端子部分中。注意，第二端子122电连接至源引线(包括源或漏电极层105a和105b的源引线)。
如果使用利用多色调掩模形成的具有不同厚度(通常两种厚度)的多个区域的抗蚀剂掩模，则可减少抗蚀剂掩模的数量，从而导致简化的工艺和更低的成本。
接着，去除抗蚀剂掩模131，并形成保护绝缘层107以覆盖薄膜晶体管170。可使用通过溅射方法等获得的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等形成保护绝缘层107。
接着，执行第五光刻步骤以形成抗蚀剂掩模，并蚀刻保护绝缘层107以形成达到源电极层或漏电极层105b的接触孔125。此外，在同一蚀刻步骤中还形成达到第二端子122的接触孔127和达到第一端子121的接触孔126。图6B示出了此阶段的截面图。
接着，去除抗蚀剂掩模，然后形成透明导电膜。由氧化铟(In2O3)、氧化铟-氧化锡合金(In2O3-SnO2，简称为ITO)等通过溅射方法、真空蒸发方法等形成透明导电膜。使用盐酸基溶液蚀刻这样的材料。然而，因为在蚀刻ITO时尤其容易产生残留物，所以可使用氧化铟-氧化锌合金(In2O3-ZnO)来改善蚀刻可加工性。
接着，执行第六光刻步骤以形成抗蚀剂掩模，并通过蚀刻去除不必要的部分，从而形成像素电极层110。
在第六光刻步骤中，在电容器引线108与像素电极层110之间形成存储电容器，其中电容器部分中的栅绝缘层102和保护绝缘层107作为电介质。
此外，在第六光刻步骤中，用抗蚀剂掩模覆盖第一端子和第二端子，从而保留了端子部分中的透明导电膜128和129。透明导电膜128和129用作连接至FPC的电极或引线。在第一端子121上形成的透明导电膜128是用作栅引线的输入端子的连接端子电极。在第二端子122上形成的透明导电膜129是用作源引线的输入端子的连接端子电极。
然后去除抗蚀剂掩模。图6C示出了此阶段的截面图。注意，图10是此阶段的俯视图。
图11A1和11A2分别是此阶段的栅引线端子部分的截面图和俯视图。图11A1是沿图11A2的线E1-E2的截面图。在图11A1中，在保护绝缘膜154上形成的透明导电膜155是用作输入端子的连接端子电极。此外，在图11A1的端子部分中，由与栅引线相同的材料组成的第一端子151和由与源引线相同的材料组成的连接电极层153彼此交迭，且通过透明导电膜155彼此电连接，其中栅绝缘层152插入在它们之间。注意，图6C中透明导电膜128与第一端子121接触的部分对应于图11A1中透明导电膜155与第一端子151接触的部分。
图11B1和11B2分别是不同于图6C中所示的源引线端子部分的截面图和俯视图。图11B1是沿图11B2的线F1-F2的截面图。在图11B1中，在保护绝缘膜154上形成的透明导电膜155是用作输入端子的连接端子电极。此外，在图11B1的端子部分中，在电连接至源引线的第二端子150之下形成由与栅引线相同的材料组成的电极层156且与第二端子150交迭，其中栅绝缘层152插入它们之间。电极层156与第二端子150未电连接，而且如果电极层156的电位被设置成不同于第二端子150的电位，诸如浮置、GND或0V，则可形成用来防止噪声或静电的电容器。第二端子150电连接至透明导电膜155，而且保护绝缘膜154插入在第二端子150与透明导电膜155之间。
根据像素密度设置多个栅引线、源引线以及电容器引线。在端子部分中，还安排了与栅引线相同电位的多个第一端子、与源引线相同电位的多个第二端子、与电容器引线相同电位的多个第三端子等。第一到第三端子的数量可以分别是给定的数量，而且可由本领域技术人员酌情确定。
通过这六个光刻步骤，可使用六个光刻掩模完成包括底栅n沟道薄膜晶体管的薄膜晶体管170和存储电容器的像素薄膜晶体管部分。当这些像素薄膜晶体管部分和存储电容器被安排在对应于它们各自像素的矩阵中时，可形成像素部分，而且可获得用于制造有源矩阵显示装置的基板之一。为简便起见，在此说明书中将这样的基板称为有源矩阵基板。
在制造有源矩阵液晶显示装置的情况下，有源矩阵基板和设置有对电极的对基板被相互接合，液晶层插入在它们之间。注意，在有源矩阵基板上设置有电连接至对基板上的对电极的公共电极，而且在端子部分中设置有电连接至公共电极的第四端子。设置第四端子从而公共电极被固定至诸如GND或0V之类的预定电位。
本发明的实施例不限于图10的像素结构，而且图12示出了不同于图10的俯视图的示例。图12示出一示例，其中未设置电容器引线，且像素电极与毗邻像素的栅引线交迭，而且保护绝缘膜和栅绝缘膜插入在像素电极与毗邻像素电极之间以形成存储电容器。在该情况下，可忽略电容器引线和连接至该电容器引线的第三端子。注意，在图12中，由相同的附图标记标注与图10中相同的部分。
在有源矩阵液晶显示装置中，驱动排列成矩阵的像素电极以在屏幕上形成显示图案。具体而言，在选定的像素电极与对应于该像素电极的对电极之间施加电压，从而该像素电极与该对电极之间设置的液晶层受光调制，而此光调制被观看者识别为显示图案。
在显示运动图像时，液晶显示装置存在问题，因为液晶分子本身的长响应时间引起运动图像的拖影或模糊。为改善液晶显示装置的运动图像特性，采用了称为黑插入的驱动方法，其中每隔一个帧周期在整个屏幕上显示黑色。
替代地，可采用称为双帧率驱动的驱动方法，其中垂直循环的频率是通常垂直循环的频率的1.5倍或更多倍、优选2倍或更多倍，以改善运动图像特性。
进一步替代地，为改善液晶显示装置的运动图像特性，可采用一种驱动方法，其中使用多个LED(发光二极管)光源或多个EL光源来形成表面光源作为背光、而且在一个帧周期中以脉冲方式独立地驱动该表面光源的每个光源。作为该表面光源，可使用三种或更多种类型的LED，或可使用发射白光的LED。因为能独立地控制多个LED，所以可使LED的发光时序与光调制的液晶层的时序同步。根据此驱动方法，可将部分LED关闭；因此，可获得降低功耗的效果，尤其是在屏幕上显示具有大部分为黑的图像的情况下。
通过组合这些驱动方法，相比于常规液晶显示装置的显示特性，可改善液晶显示装置的诸如运动图像特性之类的显示特性。
此说明书中公开的n沟道晶体管包括添加了金属元素用于沟道形成区且具有良好动态特性的氧化物半导体膜。因此，可对此说明书中公开的n沟道晶体管组合应用这些驱动方法。
在制造发光显示装置的情况下，有机发光元件的一个电极(也称为阴极)被设置为诸如GND或0V之类的低功率源电位；因此，端子部分设置有用于将该阴极设置为诸如GND或0V之类的低功率源电位的第四端子。此外，在制造发光显示装置的情况下，除源引线和栅引线之外，还设置了电源线。因此，端子部分设置有电连接至该电源线的第五端子。
将氧化物半导体用于薄膜晶体管导致制造成本减少。
可通过向氧化物半导体层添加金属元素获得具有稳定电特性的薄膜晶体管，而且可制造具有良好动态特性的薄膜晶体管。因此，可提供包括高可靠薄膜晶体管的半导体器件。
可酌情将此实施例与其它实施例中公开的结构组合。
(实施例7)
代替在实施例1到6中作为In-Ga-Zn-O基非单晶膜的氧化物半导体层(InMO3(ZnO)m(m＞0)膜)，可使用M是不同金属元素的InMO3(ZnO)m(m＞0)膜。
作为在此说明书中使用的氧化物半导体，形成通过InMO3(ZnO)m(m＞0)表示的材料的薄膜，而且制造了使用该薄膜作为半导体层的薄膜晶体管。注意，M表示从镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)以及钴(Co)中选择的一种或多种金属元素。存在包含Ga和除Ga之外的上述金属元素——例如Ga和Ni或Ga和铁——作为M的情况。而且，在该氧化物半导体中，在某些情况下，除包含金属元素作为M之外，还包含诸如Fe或Ni之类的过渡金属元素或过渡金属的氧化物作为杂质元素。注意，在氧化物半导体膜的沉积期间包含通过M表示的金属元素和上述杂质元素，因此获得InMO3(ZnO)m(m＞0)膜。
将铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种添加到诸如InMO3(ZnO)m(m＞0)膜之类的薄氧化物半导体层中。通过选择用于添加金属元素的条件和方法，可控制添加了金属元素的区域或氧化物半导体层中的金属元素的浓度分布。
当将金属元素添加到氧化物半导体层中时，该金属元素成为氧化物半导体层中的复合中心，由此会降低氧化物半导体层的光敏性。低光敏性能稳定薄膜晶体管的电特性，且能防止由阈值电压变化等引起的截止电流增大。
该金属元素通过被添加到InMO3(ZnO)m(m＞0)膜中而成为该膜的复合中心，藉此可降低其光敏性。作为该金属元素，可使用铁、镍、钴、铜、金、锰、钼、钨、铌以及钽金属元素中的至少一种。不管InMO3(ZnO)m(m＞0)膜中包含的金属元素类型如何，通过添加这些金属，可稳定薄膜晶体管的电特性。此外，可控制添加了该金属元素的区域或氧化物半导体层中的金属元素的浓度分布，藉此可降低其光敏性，并有效地稳定薄膜晶体管的电特性。
可通过向氧化物半导体层添加金属元素获得具有稳定电特性的薄膜晶体管，而且可制造具有良好动态特性的薄膜晶体管。因此，可提供包括高可靠薄膜晶体管的半导体器件。
(实施例8)
以下将描述一实施例，其中在显示装置中的同一基板上形成排列在像素部分中的驱动器电路和薄膜晶体管的至少一部分，该显示装置是半导体装置的一个示例。
根据实施例1到7形成要设置在像素部分中的薄膜晶体管。此外，实施例1到7中描述的薄膜晶体管是n沟道TFT，因此在与像素部分的薄膜晶体管相同的基板上形成驱动器电路中可包括n沟道TFT的驱动器电路的一部分。
图14A是作为半导体装置的示例的有源矩阵液晶显示装置的框图的示例。图14A中所示的显示装置在基板5300上包括：像素部分5301，其包括分别设置有显示元件的多个像素；选择像素的扫描线驱动器电路5302；以及控制输入选定像素的视频信号的信号线驱动器电路5303。
像素部分5301通过从信号线驱动器电路5303沿列向延伸的多个信号线S1到Sm(未示出)连接至信号线驱动器电路5303，且通过从扫描线驱动器电路5302沿行向延伸的多个扫描线G1到Gn(未示出)连接至扫描线驱动器电路5302。像素部分5301包括排列成矩阵以便对应于信号线S1到Sm和扫描线G1到Gn的多个像素(未示出)。各个像素连接至信号线Sj(信号线S1到Sm中的一个)和扫描线Gj(扫描线G1到Gn中的一个)。
此外，实施例1到7中描述的薄膜晶体管是n沟道TFT，而参照图15描述包括n沟道TFT的信号线驱动器电路。
图15中所示的信号线驱动器电路包括驱动器IC 5601、开关组5602_1到5602_M、第一引线5611、第二引线5612、第三引线5613以及引线5621_1到5621_M。开关组5602_1到5602_M的每一个包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC 5601连接至第一引线5611、第二引线5612、第三引线5613以及引线5621_1到5621_M。开关组5602_1到5602_M中的每一个连接至第一引线5611、第二引线5612以及第三引线5613，而引线5621_1到5621_M分别连接至开关组5602_1到5602_M。引线5621_1到5621_M中的每一个经由第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接至三个信号线。例如，第J列的引线5621_J(引线5621_1到5621_M中的一个)分别经由开关组5602_J中包括的第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接至信号线Sj-1、信号线Sj以及信号线Sj+1。
信号被输入第一引线5611、第二引线5612以及第三引线5613中的每一个。
注意，优选地在单晶基板上形成驱动器IC 5601。此外，优选地在与像素部分相同的基板上形成开关组5602_1到5602_M。因此，优选地，通过FPC等连接驱动器IC 5601和开关组5602_1到5602_M。
接着，参照图16中所示的时序图描述图15中所示的信号线驱动器电路的操作。图16中的时序图示出选择了第i行的扫描线Gi的情况。第i行的扫描线Gi的选择周期被分成第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3。此外，即使选择了另一行的扫描线，图15中的信号线驱动器电路也以与图16相似的方式工作。
注意，图16中的时序图示出第J列的引线5621_J分别经由第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接至信号线Sj-1、信号线Sj以及信号线Sj+1的情况。
注意，图16中的时序图示出选择了第i行的扫描线Gi的时序、导通/截止第一薄膜晶体管5603a的时序5703a、导通/截止第二薄膜晶体管5603b的时序5703b、导通/截止第三薄膜晶体管5603c的时序5703c以及输入第J列的引线5621_J的信号5721_J。
在第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3中，不同的视频信号被输入引线5621_1到5621_M。例如，在第一子选择周期T1中输入引线5621_J的视频信号被输入信号线Sj-1，在第二子选择周期T2中输入引线5621_J的视频信号被输入信号线Sj，以及在第三子选择周期T3中输入引线5621_J的视频信号被输入信号线Sj+1。此外，通过数据_j-1、数据_j以及数据_j+1表示在第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3中输入引线5621_J的视频信号。
如图16所示，在第一子选择周期T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时，输入引线5621_J的数据_j-1经由第一薄膜晶体管5603a被输入信号线Sj-1。在第二子选择周期T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时，输入引线5621_J的数据_j经由第二薄膜晶体管5603b被输入信号线Sj。在第三子选择周期T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时，输入引线5621_J的数据_j+1经由第三薄膜晶体管5603c被输入信号线Sj+1。
如上所述，在图15中的信号线驱动器电路中，通过将一个门选周期分成三个，可在一个门选周期中将视频信号从一个引线5621输入到三个信号线中。因此，在图15中的信号线驱动器电路中，在设置有驱动器IC 5601的基板与设置有像素部分的基板之间的连接的数量可以是信号线数量的约1/3。连接数量被减少到信号线数量的约1/3，因此可提高图15中的信号线驱动器电路的可靠性、生产率等。
要注意的是，对薄膜晶体管的排列、数量、驱动方法等并无特殊限制，只要将一个门选周期分成多个子选择周期，并如图15所示地在相应的子选择周期将视频信号从一个引线输入多个信号线即可。
例如，当在三个或更多个子选择周期中将视频信号从一个引线输入到三个或更多个信号线时，只需要添加一个薄膜晶体管和用于控制该薄膜晶体管的一个引线。要注意的是，当一个门选择周期被分成四个或多个子选择周期时，一个子选择周期变得更短。因此，优选地将一个门选择周期分成两个或三个子选择周期。
作为另一示例，可将一个选择周期分成如图17的时序图所示的预充电周期Tp、第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3。图17的时序图示出选择了第i行的扫描线Gi的时序、第一薄膜晶体管5603a导通/截止的时序5803a、第二薄膜晶体管5603b导通/截止的时序5803b、第三薄膜晶体管5603c导通/截止的时序5803c以及输入第J列的引线5621_J的信号5821_J。如图17所示，第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c在预充电周期Tp中导通。此时，输入引线5621_J的预充电电压Vp分别经由第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c被输入信号线Sj-1、信号线Sj以及信号线Sj+1。在第一子选择周期T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时，输入引线5621_J的数据_j-1经由第一薄膜晶体管5603a被输入信号线Sj-1。在第二子选择周期T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时，输入引线5621_J的数据_j经由第二薄膜晶体管5603b被输入信号线Sj。在第三子选择周期T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时，输入引线5621_J的数据_j+1经由第三薄膜晶体管5603c被输入信号线Sj+1。
如上所述，在施加了图17的时序图的图15的信号线驱动器电路中，可将视频信号高速写入像素中，因为通过在子选择周期之前提供预充电选择周期可对信号线预充电。注意，通过共同的附图标记表示图17中类似于图16的部分，而且省略相似部分或具有相似功能的部分的详细描述。
接着，描述了扫描线驱动器电路的结构。该扫描线驱动器电路包括移位寄存器和缓冲器。此外，该扫描线驱动器电路可包括电平移动器。在该扫描线驱动器电路中，当将时钟信号(CLK)和起动脉冲信号(SP)输入移位寄存器时，产生选择信号。所产生的选择信号被缓冲器缓存和放大，而所得的信号被提供给相应的扫描线。一个线的像素中的晶体管的栅电极连接至扫描线。因为一个线的像素中的晶体管必须同时立即导通，所以使用了能提供大电流的缓冲器。
将参照图18和图19描述用于扫描线驱动器电路的一部分的移位寄存器的一种模式。
图18示出该移位寄存器的电路结构。图18中所示的移位寄存器包括多个触发器：触发器5701_i到5701_n。使用第一时钟信号、第二时钟信号、起动脉冲信号以及复位信号来操作该移位寄存器。
将描述图18的移位寄存器的连接关系。在图18的移位寄存器中的第i级触发器5701_i(触发器5701_1到5701_n中的一个)中，图19中所示的第一引线5501连接至第七引线5717_i-1，图19中所示的第二引线5502连接至第七引线5717_i+1，图19中所示的第三引线5503连接至第七引线5717_i，以及图19中所示的第六引线5506连接至第五引线5715。
此外，图19中所示的第四引线5504连接至奇数级的触发器中的第二引线5712，且连接至偶数级的触发器中的第三引线5713。图19中所示的第五引线5505连接至第四引线5714。
注意，图19中所示的第一级触发器5701_1的第一引线5501连接至第一引线5711。而且，图19中所示的第n级触发器5701_n的第二引线5502连接至第六引线5716。
注意，第一引线5711、第二引线5712、第三引线5713以及第六引线5716可被分别称为第一信号线、第二信号线、第三信号线以及第四信号线。第四引线5714和第五引线5715可被分别称为第一电源线和第二电源线。
接着，图19示出图18中所示触发器的细节。图19中所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578中的每一个均为n沟道晶体管，而且在栅-源电压(Vgs)超过阈值电压(Vth)时导通。
接着，以下将描述图18中所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极和漏电极中的一个)连接至第四引线5504。第一薄膜晶体管5571的第二电极(源电极和漏电极中的另一个)连接至第三引线5503。
第二薄膜晶体管5572的第一电极连接至第六引线5506。第二薄膜晶体管5572的第二电极连接至第三引线5503。
第三薄膜晶体管5573的第一电极连接至第五引线5505，而第三薄膜晶体管5573的第二电极连接至第二薄膜晶体管5572的栅电极。第三薄膜晶体管5573的栅电极连接至第五引线5505。
第四薄膜晶体管5574的第一电极连接至第六引线5506。第四薄膜晶体管5574的第二电极连接至第二薄膜晶体管5572的栅电极。第四薄膜晶体管5574的栅电极连接至第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接至第五引线5505。第五薄膜晶体管5575的第二电极连接至第一薄膜晶体管5571的栅电极。第五薄膜晶体管5575的栅电极连接至第一引线5501。
第六薄膜晶体管5576的第一电极连接至第六引线5506。第六薄膜晶体管5576的第二电极连接至第一薄膜晶体管5571的栅电极。第六薄膜晶体管5576的栅电极连接至第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接至第六引线5506。第七薄膜晶体管5577的第二电极连接至第一薄膜晶体管5571的栅电极。第七薄膜晶体管5577的栅电极连接至第二引线5502。第八薄膜晶体管5578的第一电极连接至第六引线5506。第八薄膜晶体管5578的第二电极连接至第二薄膜晶体管5572的栅电极。第八薄膜晶体管5578的栅电极连接至第一引线5501。
注意，第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极所连接的点被称为节点5543。第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极所连接的点被称为节点5544。
注意，第一引线5501、第二引线5502、第三引线5503以及第四引线5504可被分别称为第一信号线、第二信号线、第三信号线以及第四信号线。第五引线5505和第六引线5506可被分别称为第一电源线和第二电源线。
此外，可仅使用实施例1中描述的n沟道TFT形成信号线驱动器电路和扫描线驱动器电路。实施例1中所描述的n沟道TFT具有晶体管的高迁移率，从而可提高驱动器电路的驱动频率。此外，通过作为In-Ga-Zn-O基非单晶膜的源和漏极区减小了寄生电容；因此，实施例1中描述的n沟道TFT具有高的频率特性(称为f特性)。例如，使用实施例1中所描述的n沟道TFT的扫描线驱动器电路可高速地工作，从而可提高帧频率并实现黑图像的插入。
此外，例如，当提高了扫描线驱动器电路中的晶体管信道带宽或设置了多个扫描线驱动器电路时，可实现更高的帧频率。当设置了多个扫描线驱动器电路时，用于驱动偶数行的扫描线的扫描线驱动器电路被设置在一侧，而用于驱动奇数行的扫描线的扫描线驱动器电路被设置在另一侧；因此可实现帧频率的提高。此外，使用多个扫描线驱动器电路用于向同一扫描线输出信号对于增大显示装置的大小是有利的。
此外，当制造作为半导体装置的示例的有源矩阵发光显示装置时，在至少一个像素中安排多个薄膜晶体管，从而优选地安排多个扫描线驱动器电路。图14B示出有源矩阵发光显示装置的框图的示例。
图14B中所示的发光显示装置在基板5400上包括：像素部分5401，其包括分别设置有显示元件的多个像素；用于选择像素的第一扫描线驱动器电路5402和第二扫描线驱动器电路5404；以及用于控制输入选定像素的视频信号的信号线驱动器电路5403。
当输入图14B中所示的发光显示装置的像素的视频信号是数字信号时，通过切换晶体管的导通/截止使像素发射光或不发射光。因此，可使用区域灰度法或时间灰度法显示灰度。区域灰度法指的是基于视频信号将一个像素分成多个子像素、而且独立驱动各个子像素从而显示灰度的驱动方法。此外，时间灰度方法指的是控制像素发射光的周期从而显示灰度的驱动方法。
因为发光元件的响应时间高于液晶元件等的响应时间，所以发光元件比液晶元件更适合于时间灰度方法。具体而言，在利用时间灰度方法显示的情况下，将一个帧周期分成多个子帧周期。接着，根据视频信号，在各个子帧周期将像素中的发光元件置为发光状态或不发光状态。通过将一个帧周期分成多个子帧周期，可通过视频信号控制像素在一个帧周期中实际发光的周期时间的总长度，从而可显示灰度。
注意，在图14B中所示的发光显示装置的示例中，当两个开关TFT被安排在一个像素中时，第一扫描线驱动器电路5402产生被输入用作两个开关TFT中的一个的栅极引线的第一扫描线的信号，而第二扫描线驱动器电路5404产生被输入用作两个开关TFT中的另一个的栅极引线的第二扫描线的信号；不过，一个扫描线驱动器电路既可产生被输入第一扫描线的信号又可产生被输入第二扫描线的信号。此外，例如，有可能在每个像素中设置用于控制开关元件的操作的多个扫描线，这取决于一个像素中所包括的开关TFT的数量。在此情况下，一个扫描线驱动器电路可产生被输入多个扫描线的所有信号，或多个扫描线驱动器电路可产生被输入多个扫描线的信号。
而且在该发光显示装置中，可在与像素部分的薄膜晶体管相同的基板上形成可包括驱动器电路中的的n沟道TFT的驱动器电路的一部分。替代地，可仅使用实施例1到7中描述的n沟道TFT形成信号线驱动器电路和扫描线驱动器电路。
而且，上述驱动器电路可用于使用电连接至开关元件的元件来驱动电子墨水的电子纸，而不限于液晶显示装置或发光显示装置的应用。电子纸也被称为电泳显示装置(电泳显示器)，而且其有利之处在于，它具有与普通纸张一样的可阅读性，它具有比其它显示装置更低的功耗，而且它可被制造得薄和轻。
电泳显示器可具有多种模式。电泳显示器包括散布在溶剂或溶质中的多个微胶囊，各个微胶囊包含带正电的第一粒子和带负电的第二粒子。通过对这些微胶囊施加电场，微胶囊中的粒子按相反方向彼此运动，从而仅显示聚集在一侧的粒子的颜色。注意第一粒子和第二粒子分别包含色素，而且在无电场的情况下不移动。而且，第一粒子和第二粒子具有不同的颜色(可以是无色的)。
因此，电泳显示器是利用所谓的介电电泳效应的显示器，具有高介电常数的物质通过该效应移动至高电场区。电泳显示装置不需要使用液晶显示装置中需要的极化器或对基板，而且电泳显示装置的重量和厚度均可被减少为液晶显示装置的重量和厚度的一半。
在溶剂中散布的上述微胶囊所处于的溶液被称为电子墨水。可将此电子墨水印刷在玻璃、塑料、布料、纸张等的表面上。此外，通过使用具有色素的滤色器或粒子，还可实现彩色显示。
此外，如果酌情将多个上述微胶囊安排在有源矩阵基板以插入两个电极之间，则可完成有源矩阵显示装置，而且可通过对这些微胶囊施加电场来实现显示。例如，可使用通过实施例1到7中所描述的薄膜晶体管获得的有源矩阵基板。
注意，微胶囊中的第一粒子和第二粒子可分别由从导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料、以及磁泳材料中选择的单种材料组成，或由这些材料的任一种的复合材料组成。
通过上述工艺，可将高可靠的显示装置制造为半导体装置。
可利用其它实施例中描述的结构以适当的组合实现此实施例。
(实施例9)
当制造了薄膜晶体管并将其用于像素部分并进一步用于驱动器电路时，可制造具有显示功能的半导体装置(也称为显示装置)。此外，当在与像素部分相同的基板上形成使用薄膜晶体管的驱动器电路的一部分或全部时，可获得板上系统。
显示装置包括显示元件。作为该显示元件，可使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其种类中包括照度受电流或电压控制的元件，具体包括无机电致发光(EL)元件、有机EL元件等。此外，可使用诸如电子墨水之类的对比度受电效应改变的显示介质。
此外，该显示装置包括封装有显示元件的面板和包括安装在面板上的控制器的IC等的模块。本发明还涉及元件基板，其对应于显示装置的制造工艺中在完成显示元件之前的一种模式，而且该元件基板设置有用于向多个像素中的每一个中的显示元件提供电流的装置。具体而言，该元件基板可以处于仅形成显示元件的一个像素电极之后的状态、在形成作为像素电极的导电膜之后的状态、在该导电膜被蚀刻以形成像素电极之前的状态或任何其它状态。
注意，此说明书中的显示装置表示图像显示装置、显示装置或光源(包括发光装置)。此外，该显示装置在其种类中还可包括以下模块：附连有诸如FPC(柔性印刷电路)、TAB(带式自动接合)带或TCP(带式载体封装)之类的连接器的模块；具有在其末梢设置有印刷线路板的TAB带或TCP的模块；以及IC(集成电路)通过COG(玻璃上的芯片)方法直接安装在显示元件上的模块。
将参照图22A1、22A2以及22B描述作为半导体装置的一个实施例的液晶显示面板的外观和截面。图22A1和22A2分别是面板的俯视图，其中在第一基板4001上形成高可靠薄膜晶体管4010和4011，而且液晶元件4013被密封剂4005密封在第一基板4001与第二基板4006之间。薄膜晶体管4010和4011分别包括如实施例1中所描述的添加了金属元素的作为半导体层的氧化物半导体膜。图22B是沿图22A1和图22A2的线M-N的截面图。
设置了密封剂4005以包围像素部分4002和设置在第一基板4001上的扫描线驱动器电路4004。在像素部分4002和扫描线驱动器电路4004之上设置第二基板4006。因此，通过第一基板4001、密封剂4005以及第二基板4006使像素部分4002和扫描线驱动器电路4004以及液晶层4008密封到一起。在单独制备的基板上使用单晶半导体膜或多晶半导体膜形成的信号线驱动器电路4003安装在第一基板4001上与被密封剂4005包围的区域不同的区域中。
要注意，对于单独形成的驱动器电路的连接方法无特殊限制，而且可使用COG方法、引线接合方法、TAB方法等。图22A1示出通过COG方法安装信号线驱动器电路4003的示例，而图22A2示出通过TAB方法安装信号线驱动器电路4003的示例。
在第一基板4001上设置的像素部分4002和扫描线驱动器电路4004各包括多个薄膜晶体管。图22B示出像素部分4002中包括的薄膜晶体管4010和扫描线驱动器电路4004中包括的薄膜晶体管4011。绝缘层4020和4021设置在薄膜晶体管4010和4011上。
作为薄膜晶体管4010和4011中的每一个，可采用如实施例1所描述的包括添加了金属元素的氧化物半导体膜作为半导体层的高可靠薄膜晶体管。替代地，可采用实施例2到7中所描述的薄膜晶体管。在此实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
液晶元件4013中包括的像素电极层4030电连接至薄膜晶体管4010。在第二基板4006上形成液晶元件4013的对电极层4031。像素电极层4030、对电极层4031以及液晶层4008相互交迭的部分对应于液晶元件4013。要注意，像素电极层4030和对电极层4031分别设置有起对准膜作用的绝缘层4032和绝缘层4033。液晶层4008被夹在像素电极层4030与对电极层4031之间，其中还有绝缘层4032和4033。
要注意，可由玻璃、金属(通常是不锈钢)、陶瓷或塑料制成第一基板4001和第二基板4006。作为塑料，可使用FRP(玻璃纤维增强塑料)板、PVF(聚氟乙烯)膜、聚酯膜、或丙烯酸类树脂膜。替代地，可使用有铝箔夹在PVF膜或聚酯膜之间的结构的薄板。
通过绝缘膜的选择性蚀刻而获得由附图标记4035表示的柱状隔离件，而且被设置而用于控制像素电极层4030与对电极层4031之间的距离(单元间隙)。注意还可使用球状隔离件。对电极层4031电连接至设置在与薄膜晶体管4010相同的基板上的公共电位线。通过使用公共连接部分，对电极层4031可通过设置在该对基板之间的导电粒子电连接至公共电位线。注意，这些导电粒子包含在密封剂4005中。
替代地，可使用不需要对准膜的表现出蓝相的液晶。蓝相是液晶相之一，当胆甾型液晶的温度升高时，刚好在胆甾相变成各向同性相之前产生蓝相。因为仅在窄温度范围中产生蓝相，所以将包含5％或更多重量百分比的手性剂的液晶组合物用于液晶层4008以展宽该温度范围。包括表现出蓝相的液晶和手性剂的液晶组合物具有10μs到100μs的短响应时间、具有不需要对准工艺的光学各向同性、且具有小的视角依赖性。
除透射型液晶显示装置之外，本发明的实施例还可应用于反射型液晶显示装置或半透射型液晶显示装置。
描述了极化板设置在基板的外表面上而用于显示元件的着色层和电极层设置在基板的内表面上的液晶显示装置的示例；不过，极化板还可设置在基板的内表面上。极化板和着色层的层叠结构不限于在此实施例中描述的结构，而可根据极化板和着色层的材料或制造步骤的条件来酌情设置。此外，可设置用作黑色基质的挡光膜。
此外，为减少薄膜晶体管的表面粗糙度和提高薄膜晶体管的可靠性，使用作为保护膜或平坦化绝缘膜的绝缘层(绝缘层4020和绝缘层4021)覆盖实施例1获得的薄膜晶体管。注意，设置该保护膜用于防止空气中包含的诸如有机物质、金属物质或水汽之类的杂质进入，而且优选地该保护膜是致密膜。可使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜以及氮氧化铝膜中的任一种通过溅射方法将该保护膜形成为单层膜或层叠膜。虽然在此实施例中描述了通过溅射方法形成保护膜的示例，但本发明的实施例不限于此方法，而且可采用多种方法。
这里，形成了具有层叠结构的绝缘层4020作为保护膜。作为绝缘层4020的第一层，通过溅射方法形成氧化硅膜。使用氧化硅膜作为保护膜具有防止用于源和漏电极层的铝膜的小丘的效果。
此外，形成绝缘层作为保护膜的第二层。在此实施例中，作为绝缘层4020的第二层，通过溅射方法形成氮化硅膜。将氮化硅膜用作保护膜可防止诸如钠离子之类的移动离子进入半导体区，从而抑制TFT的电特性变化。
在形成保护膜之后，可使该半导体层经受退火(300℃到400℃)。
形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂之类的具有耐热性的有机材料。除这些有机材料之外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，可通过堆叠由这些材料组成的多层绝缘膜来形成绝缘层4021。
注意，硅氧烷树脂是由作为起始材料的硅氧烷材料组成且具有Si-O-Si键的树脂。作为取代基，可使用有机基(例如烷基或芳香基)或氟基。该有机基可包括氟基。
对于形成绝缘层4021的方法没有特殊限制，而且根据材料，可通过使用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴放电法(例如喷墨法、丝网印刷、胶版印刷等)、刮片法、辊涂法、幕涂法、刀涂法等形成绝缘层4021。在使用材料解决方案形成绝缘层4021的情况下，可在烘焙步骤同时对该半导体层退火(在300℃到400℃下)。绝缘层4021的烘焙步骤也用作半导体层的退火步骤，藉此可高效地制造半导体装置。
像素电极层4030和对电极层4031可由诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化锡铟、氧化锡铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料制成。
包含导电高分子(也称为导电聚合物)的导电组合物可用于像素电极层4030和对电极层4031。由导电组合物制成的像素电极优选地具有10000欧姆每方块或更低的薄膜电阻和在550nm波长下的70％或更高的透射率。此外，导电组合物中包含的导电高分子的电阻率优选地为0.1Ω·cm或更低。
作为该导电高分子，可使用所谓的π电子共轭导电聚合物。例如，有可能使用聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、或它们中的两种或多种的共聚物。
此外，从FPC 4018对单独形成的信号线驱动器电路4003以及扫描线驱动器电路4004或像素部分4002提供多个信号和电位。
连接端子电极4015由与液晶元件4013中所包括的像素电极层4030相同的导电膜形成，而端子电极4016由与薄膜晶体管4010和4011的源和漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接至FPC 4018中包括的端子。
注意，图22A1、22A2以及22B示出了单独形成信号线驱动器电路4003且安装在第一基板4001上的示例；不过，本发明不限于此结构。可单独形成扫描线驱动器电路然后安装，或单独形成仅信号线驱动器电路的一部分或扫描线驱动器电路的一部分，然后安装。
图23示出通过使用根据此说明书中公开的制造方法制造的TFT基板形成为半导体装置的液晶显示模块的示例。
图23示出液晶显示模块的示例，其中基板2600和对基板2601通过密封剂2602相互接合，而包括TFT等的像素部分2603、包括液晶层的显示元件2604以及着色层2605设置在所述基板之间以形成显示区。着色层2605是实现彩色显示所必需的。在RGB系统的情况下，为相应的像素设置了对应于红色、绿色以及蓝色的相应的着色层。在基板2600和对基板2601外设置了极化板2606和2607以及漫射板2613。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性线路板2609连接至基板2600的引线电路部分2608，且包括诸如控制电路或电源电路之类的外部电路。极化板和液晶层可堆叠，而且它们之间插入有阻滞板。
对于液晶显示模块，可使用TN(扭曲向列)模式、IPS(共面切换)模式、FFS(边缘场切换)模式、MVA(多畴垂直取向)模式、PVA(图像垂直调整)模式、ASM(轴对称排列微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
通过上述工艺，可将高可靠的显示装置制造为半导体装置。
可利用其它实施例中描述的结构以适当的组合来实现此实施例。
(实施例10)
将描述电子纸的示例作为半导体装置。
图13示出作为半导体装置的示例的有源矩阵电子纸。可按照实施例1中所描述的薄膜晶体管类似的方式制造用于该半导体装置的薄膜晶体管581，而且薄膜晶体管581是包括添加了金属元素的氧化物半导体膜作为半导体层的高可靠薄膜晶体管。实施例2到7中描述的薄膜晶体管也可用作此实施例的薄膜晶体管581。
图13中的电子纸是使用扭转球显示系统的显示装置的示例。扭转球显示系统指的是一种方法，其中各个着色为黑色或白色的球状粒子被安排在作为用于显示元件的电极层的第一电极层与第二电极层之间、而且在第一电极层与第二电极层之间产生电位差以控制球状粒子取向从而实现显示。
为基板580设置的薄膜晶体管581是底栅薄膜晶体管，而其源或漏电极层通过绝缘层583、584以及585中形成的开口与第一电极层587接触，藉此薄膜晶体管581电连接至第一电极层587。在为对电极596设置的第一电极层587与第二电极层588之间设置了各具有黑区590a、白区590b以及被这些区周围的液体填充的腔594的球状粒子589。球状粒子589周围的空间被诸如树脂之类的填充物595填充(图13)。第一电极层587对应于像素电极，而第二电极层588对应于公共电极。第二电极层588电连接至设置在与薄膜晶体管581同一基板上的公共电位线。通过使用公共连接部分，第二电极层588可通过设置在该对基板之间的导电粒子电连接至公共电位线。
还可使用电泳元件代替扭转球。使用密封了透明液体、带正电或负电的白色微粒以及带负电或正电的黑色微粒(具有与白色微粒相反的极性)的具有约10μm到200μm直径的微胶囊。在设置在第一电极层与第二电极层之间的微胶囊中，当通过第一电极层和第二电极层施加电场时，白微粒和黑微粒移动到彼此相反侧，从而可显示白色或黑色。使用此原理的显示元件是电泳显示元件，而且一般称为电子纸。电泳显示元件比液晶显示元件具有更高反射率，因此不需要辅助光、功耗低、而且可在暗处识别显示部分。此外，即使未对显示部分提供电能，也能保持已经显示过一次的图像。因此，即使具有显示功能的半导体装置(可简单称为显示装置或设置有显示装置的半导体装置)远离电波源，也能保存已显示的图像。
通过此工艺，可制造作为半导体装置的高可靠的电子纸。
可利用其它实施例中描述的结构以适当的组合实现此实施例。
(实施例11)
将描述作为半导体装置的发光显示装置的示例。作为显示装置中包括的显示元件，此处描述了利用电致发光的发光元件。利用电致发光的发光元件是根据发光材料是有机化合物还是无机化合物来分类的。一般而言，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴分别从一对电极注入包含发光有机化合物的层中，且电流流动。然后载流子(电子和空穴)复合，从而激发发光有机化合物。发光有机化合物从激发态返回基态，从而发射光。由于这种机制，此发光元件被称为电流激发发光元件。
无机EL元件根据它们的元件结构分类为散射型无机EL元件和薄膜无机EL元件。散射型无机EL元件具有发光材料的粒子散布在粘合剂中的发光层，而且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜无机EL元件具有发光层夹在介电层之间的结构，而介电层又进一步夹在电极之间，其发光机制是利用金属离子的内层电子跃迁的局部发光。注意，这里使用有机EL元件作为发光元件作出该描述。
图20示出作为可通过数字时间灰度法驱动的半导体器件的示例的像素结构的示例。
将描述可通过数字时间灰度法驱动的像素的结构和操作。此处描述了一个示例，其中一个像素包括使用氧化物半导体层(In-Ga-Zn-O基非单晶膜)作为沟道形成区的两个n沟道晶体管。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅极连接至扫描线6406，开关晶体管6401的第一电极(源电极和漏电极中的一个)连接至信号线6405，而开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接至驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接至电源线6407，驱动晶体管6402的第一电极连接至电源线6407，而驱动晶体管6402的第二电极连接至发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接至设置在同一基板上的公共电位线。
注意，发光元件6404的第二电极(公共电极6408)被设置为低电源电位。该低电源电位低于提供给电源线6407的高电源电位。例如，GND、0V等可设置为低电源电位。高电源电位与低电源电位之差被施加给发光元件6404，从而电流流过发光元件6404，藉此发光元件6404发光。因此，设置各个电位，以使高电源电位与低电源电位之差大于或等于发光元件6404的正向阈值电压。
当驱动晶体管6402的栅电容用作电容器6403的替代物时，可省去电容器6403。可在沟道区与栅电极之间形成驱动晶体管6402的栅电容。
这里，在使用电压输入电压驱动方法的情况下，视频信号被输入驱动晶体管6402的栅极以使驱动晶体管6402完全导通或截止。即，驱动晶体管6402在线性区中工作，因此高于电源线6407电压的电压被施加给驱动晶体管6402的栅极。注意，大于或等于电源线电压加上驱动晶体管6402的Vth的电压被施加给信号线6405。
在使用模拟灰度法代替数字时间灰度法的情况下，通过以不同的方式输入信号可采用如图20中一样的像素结构。
在使用模拟灰度驱动方法的情况下，大于或等于发光元件元件6404的正向电压加上驱动晶体管6402的Vth的电压被施加给驱动晶体管6402的栅极。发光元件6404的正向电压指的是获得期望照度的电压，且包括至少正向阈值电压。通过输入视频信号以使驱动晶体管6402能在饱和区工作，电流可流过发光元件6404。为了使驱动晶体管6402能工作于饱和区，电源线6407的电位高于驱动晶体管6402的栅极电位。利用模拟视频信号，与视频信号一致的电流流过发光元件6404，从而可实现模拟灰度驱动方法。
注意，该像素结构不限于图20中所示的像素结构。例如，图20中的像素还可包括开关、电阻器、电容器、晶体管、逻辑电路等。
接着，将参照图21A到21C描述发光元件的结构。这里，将以n沟道驱动TFT为例描述像素的截面结构。可按照与实施例1中所描述的薄膜晶体管相似的方式制造用于图21A到21C中所示的半导体器件的驱动TFT7001、7011以及7021，而且它们是每个都包括添加了金属元素的氧化物半导体膜作为半导体层的高可靠薄膜晶体管。替代地，可采用实施例2到7中所描述的薄膜晶体管作为驱动TFT 7001、7011以及7021。
为提取从发光元件发出的光，需要阳极或阴极中的至少一个来透射光。在基板上形成薄膜晶体管和发光元件。发光元件可具有通过与基板相对的表面提取光的顶发光结构、通过基板一侧上的表面提取光的底发光结构、或通过与基板相对的表面和基板一侧上的表面提取光的双发光结构。可将像素结构应用于具有这些发光结构中的任一种的发光元件。
将参照图21A描述具有顶发光结构的发光元件。
图21A是驱动TFT 7001是n型而且光从发光元件7002发射至阳极7005侧的情况下的像素的截面图。在图21A中，发光元件7002的阴极7003电连接至驱动TFT 7001，而发光层7004和阳极7005以此顺序堆叠在阴极7003上。阴极7003可由多种导电材料制成，只要它们具有低功函数并反射光。例如，优选地使用Ca、Al、CaF、MgAg、AlLi等。发光层7004可被形成为单层或堆叠的多层。当将发光层7004形成为多层时，通过按照以下顺序在阴极7003上堆叠电子注入层、电子传输层、发光层、空穴传输层以及空穴注入层而形成发光层7004。注意，不需要设置所有这些层。阳极7005由诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧锡化铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料制成。
发光元件7002对应于发光层7004夹在阴极7003与阳极7005之间的区域。在图21A中所示像素的情况下，如箭头所示，光从发光元件7002发射至阳极7005。
接着，将参照图21B描述具有底发光结构的发光元件。图21B是驱动TFT 7011是n型的而且光从发光元件7012发射至阴极7013侧的情况下的像素的截面图。在图21B中，在电连接至驱动TFT 7011的透光导电膜7017上形成发光元件7012的阴极7013，而发光层7014和阳极7015以此顺序堆叠在阴极7013上。注意，当阳极7015具有透光性质时，可形成用于反射和阻挡光的挡光膜7016来覆盖阳极7015。对于阴极7013，与图21A的情况一样，可使用多种材料，只要它们是具有低功函数的导电材料。注意，阴极7013被形成为具有可透光的厚度(优选约5nm到30nm)。例如，具有20nm厚度的铝膜可用作阴极7013。类似于图21A的情况，可使用单层或堆叠的多层形成发光层7014。不需要阳极7015透光，但阳极7015可由如图21A的情况一样的透光导电材料制成。作为挡光膜7016，例如可使用反射光的金属；不过，它不限于金属膜。例如，还可使用添加了黑色素的树脂。
发光元件7012对应于发光层7014夹在阴极7013与阳极7015之间的区域。在图21B中所示像素的情况下，如箭头所示，光从发光元件7012发射至阴极7013侧。
接着，将参照图21C描述具有双发光结构的发光元件。在图21C中，在电连接至驱动TFT 7021的透光导电膜7027上形成发光元件7022的阴极7023，而发光层7024和阳极7025以此顺序堆叠在阴极7023上。像图21A的情况一样，阴极7023可由多种导电材料制成，只要它们具有低功函数。注意，阴极7023被形成为具有能透射光的厚度。例如，具有20nm厚度的铝膜可用作阴极7023。如图21A中一样，发光层7024可被形成为单层或堆叠的多层。阳极7025可由像图21A的情况中一样的透光导电材料制成。
发光元件7022对应于阴极7023、发光层7024以及阳极7025彼此交迭的区域。在图21C中所示像素的情况下，如箭头所示，光从发光元件7022发射至阳极7025侧和阴极7023侧。
虽然这里描述了有机EL元件作为发光元件，但还可提供无机EL元件作为发光元件。
注意，描述了控制发光元件的驱动的薄膜晶体管(驱动TFT)电连接至发光元件的示例；不过，可采用用于电流控制的TFT连接在驱动TFT与发光元件之间的结构。
注意，该半导体器件的结构不限于图21A到21C中所示的那些结构，而且可基于此说明书中公开的技术以多种方式修改。
接着，将参照图24A和24B描述作为半导体器件的一个实施例的发光显示面板(也称为发光面板)的外观和截面。图24A是使用密封剂将形成在第一基板上的薄膜晶体管和发光元件密封在第一基板与第二基板之间的面板的俯视图。图24B是沿图24A的线H-I的截面图。
密封剂4505被设置成包围设置在第一基板4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。此外，第二基板4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b上。因此，像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b连同填充物4507通过第一基板4501、密封剂4505以及第二基板4506密封到一起。优选地，显示器件被保护膜(诸如粘接膜或紫外可固化树脂膜)或具有高气密性和几乎无除气的覆盖材料封装(密封)，从而该显示器件不暴露在外部空气中。
形成在第一基板4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b各包括多个薄膜晶体管，而在图24B中示出了作为示例的包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动器电路4503a中的薄膜晶体管4509。
作为薄膜晶体管4509和4510中的每一个，可采用如实施例1所描述的包括添加了金属元素的氧化物半导体膜作为半导体层的高可靠薄膜晶体管。替代地，可采用实施例2到7中所描述的薄膜晶体管。薄膜晶体管4509和4510是n沟道薄膜晶体管。
此外，附图标记4511表示发光元件。包括在发光元件4511中的作为像素电极的第一电极层4517电连接至薄膜晶体管4510的源电极层或漏电极层。注意，发光元件4511的结构不限于包括第一电极层4517、电致发光层4512以及第二电极层4513的层叠结构。可根据从发光元件4511提取光的方向等酌情改变发光元件4511的结构。
由有机树脂膜、无机绝缘膜或有机聚硅氧烷制成隔离壁4520。尤其优选地，由光敏材料制成隔离壁4520，且在第一电极层4517上具有开口，以使开口的侧壁被形成为具有连续弯曲的斜面。
电致发光层4512可被形成为单层或堆叠的多层。
可在第二电极层4513和隔离壁4520上形成保护膜，以阻止氧气、氢气、水汽、二氧化碳等进入发光元件4511。作为保护膜，可形成氮化硅膜、氮氧化硅膜、DLC膜等。
从FPC 4518a和4518b将多个信号和电压提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或像素部分4502。
由与发光元件4511中所包括的第一电极层4517相同的导电膜形成连接端子电极4515，而由与薄膜晶体管4509和4510中包括的源和漏电极层相同的导电膜形成端子电极4516。
连接端子电极4515通过各向异性导电膜4519电连接至FPC 4518a的端子。
位于从发光元件4511提取光的方向的第二基板4506需要具有透光性质。在该情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光材料。
作为填充物4507，除诸如氮气或氩气之类的惰性气体之外，还可使用紫外可固化树脂或热固性树脂。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯乙酸乙烯酯)。例如，使用氮气作为填充物。
此外，在需要时，可在发光元件的发光表面上酌情设置诸如极化板、圆形极化板(包括椭圆极化板)、阻滞板(四分之一波板或半波板)或滤色器之类的光学膜。此外，极化板或圆形极化板可设置有抗反射膜。例如，可执行抗眩光处理，通过该处理能通过表面上的凸起和凹陷漫射反射光以减少眩光。
信号线驱动器电路4503a和4503b和扫描线驱动器电路4504a和4504b可作为使用单晶半导体膜或多晶半导体膜形成的驱动器电路安装在单独制备的基板上。替代地，可单独形成和安装信号线驱动器电路及其部分或扫描线驱动器电路及其部分。此实施例不限于图24A和24B中所示结构。
通过上述工艺，可将高可靠的发光显示器件(显示面板)制造为半导体器件。
可利用其它实施例中描述的结构以适当的组合实现此实施例。
(实施例12)
此说明书中公开的半导体器件可应用于电子纸。电子纸可用于多种领域的电子电器，只要它们显示数据。例如，电子纸可应用于电子书设备(电子书)、招贴、诸如火车之类的车辆中的广告、或诸如信用卡之类的多种卡的显示器。图25A和25B以及图26中示出了电子电器的示例。
图25A示出使用电子纸的招贴2631。在广告媒体是印刷报纸的情况下，通过手工更换广告；然而，通过使用此说明书中公开的电子纸，可在短时间内改变广告显示内容。此外，可在无显示缺陷的情况下获得稳定的图像。注意，该招贴可具有能无线发送和接收数据的配置。
图25B示出诸如火车之类的车辆中的广告2632。在广告媒体是印刷报纸的情况下，通过手工更换广告；然而，通过使用此说明书中公开的电子纸，可在更少人力的情况下在短时间内改变广告显示内容。此外，可在无显示缺陷的情况下获得稳定的图像。注意，车辆中的广告可具有能无线发送和接收数据的配置。
图26示出电子书设备2700的示例。例如，电子书设备2700包括两个外壳——外壳2701和外壳2703。外壳2701和外壳2703与枢纽2711组合，从而该电子书设备2700可以该枢纽2711为轴打开和关闭。利用这样的结构，电子书设备2700可类似于纸书一样工作。
显示部分2705和显示部分2707分别被包括在外壳2701和外壳2703中。显示部分2705和显示部分2707可显示一幅图像或不同图像。例如，在显示部分2705和显示部分2707显示不同图像的情况下，可在右边的显示部分(图26中的显示部分2705)上显示文字，而在左边的显示部分上显示图像(图26中的显示部分2707)。
图26示出外壳2701设置有操作部分等的示例。例如，外壳2701设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723可翻页。可在外壳的显示部分的同一表面上设置键盘、指向装置等。此外，可在外壳的后面或侧面上设置外部连接端子(耳机端子、USB端子、可连接至诸如AC适配器和USB电缆之类的各种电缆的端子等)、记录介质插入部分等。而且，电子书设备2700可具有电子词典功能。
电子书设备2700可具有能无线发送和接收数据的配置。通过无线通信，可从电子书服务器购买和下载想要的图书数据等。
(实施例13)
此说明书中公开的半导体器件可应用作为多种电子电器(包括娱乐机)。电子电器的示例包括电视机(也称为电视或电视接收器)、计算机显示器等、诸如数码相机或数码摄像机之类的相机、数码相框、蜂窝电话(也称为移动电话或移动电话机)、便携式游戏终端、便携式信息终端、音频再现设备、诸如弹球盘机之类的大尺寸游戏机等。
图27A示出电视机9600的示例。在电视机9600中，显示部分9603包括在外壳9601中。可在显示部分9603上显示图像。这里，外壳9601由支架9605支承。
可利用外壳9601的操作开关或独立的遥控器9610操作电视机9600。可利用遥控器9610的操作键9609控制频道和音量，从而控制显示部分9603上显示的图像。此外，远程控制器9610可设置有用于显示从遥控器9610输入的数据的显示部分9607。
注意，电视机9600设置有接收器、调制解调器等。利用该接收器，可接收一般的电视广播。此外，当电视机9600经由调制解调器通过有线或无线连接连接至通信网络时，可实现单向(从发射器到接收器)或双向(发射器与接收器之间、接收器之间等)数据通信。
图27B示出数码相框9700的示例。例如，在数码相框9700中，显示部分9703被包括在外壳9701中。可在显示部分9703上显示多幅图像。例如，显示部分9703可显示数码相机等拍摄的图像数据而起普通相框的作用。
注意，数码相框9700设置有操作部分、外部连接部分(USB端子、可连接至诸如USB电缆之类的多种电缆的端子等)、记录介质插入部分等。虽然它们可被设置在与显示部分相同的表面上，但优选地，为了数码相框9700的设计而将它们设置在侧面或后面。例如，存储由数码相机拍摄的图像数据的存储器被插入数码相框的记录介质插入部分中，藉此图像数据可被转移并显示在显示部分9703上。
数码相框9700可具有能无线发送和接收数据的配置。通过无线通信，可转移期望的图像数据以供显示。
图28A示出包括两个外壳的便携式娱乐机：外壳9881和外壳9891。外壳9881和9891与连接部分9893连接以便打开和关闭。显示部分9882和显示部分9883分别被包括在外壳9881和外壳9891中。此外，图28A中所示的便携式娱乐机包括扬声器部分9884、记录介质插入部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流速、湿度、梯度、振动、气味或红外线功能的传感器))或话筒9889)等。不言而喻，该便携式娱乐机的结构不限于上述结构，而且可采用设置有此说明书中公开的至少一个半导体器件的其它结构。该便携式娱乐机可酌情包括其它附加设备。图28A中所示的便携式娱乐机具有读取存储在记录介质中的程序或数据以显示在显示部分上的功能，以及通过无线通信与另一便携式娱乐机共享信息的功能。图28A中所示的便携式娱乐机可具有不限于上述功能的多种功能。
图28B示出作为大尺寸娱乐机的自动售货机9900的示例。在自动售货机9900中，显示部分9903包括在外壳9901中。此外，自动售货机9900包括诸如起始杆或停止开关之类的操作装置、硬币槽、扬声器等。不言而喻，该自动售货机9900的结构不限于上述结构，而且可采用设置有此说明书中公开的至少一个半导体器件的其它结构。该自动售货机9900可酌情包括其它附加设备。
图29A示出蜂窝电话1000的示例。蜂窝电话1000设置有包括在外壳1001中的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、话筒1006等。
当用手指等触摸图29A中所示的蜂窝电话1000的显示部分1002时，数据可被输入蜂窝电话1000。此外，可通过手指等触摸显示部分1002来执行诸如打电话和编辑邮件之类的操作。
显示部分1002主要有三种屏幕模式。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入诸如文字之类的数据的输入模式。第三种模式是组合显示模式和输入模式这两种模式的显示-输入模式。
例如，在打电话或编辑邮件的情况下，为显示部分1002选择主要用于输入文字的文字输入模式，从而可输入显示在屏幕上的文字。在该情况下，优选地在显示部分1002的屏幕的几乎全部区域上显示键盘或数字按钮。
当诸如陀螺仪或加速度传感器之类的包括用于检测倾斜的传感器的检测设备设置在蜂窝电话1000内部时，可通过确定蜂窝电话1000的取向(无论蜂窝电话1000被放置成水平还是垂直以用于景色模式或肖像模式)自动切换显示部分1002的屏幕上的显示内容。
通过触摸显示部分1002或操作外壳1001的操作按钮1003可切换屏幕模式。替代地，可根据显示部分1002上显示的图像类型切换屏幕模式。例如，当显示在显示部分上的图像信号是移动图像数据时，屏幕模式被切换成显示模式。当该信号是文字数据时，屏幕模式被切换成输入模式。
此外，在输入模式中，当未进行通过触摸显示部分1002的输入达一定时间，同时显示部分1002中的光传感器检测到信号时，可控制屏幕模式从输入模式切换至显示模式。
显示部分1002可起图像传感器的作用。例如，通过用手掌或手指触摸显示部分1002采集掌纹、指纹等图像，藉此执行个人认证。此外，通过为显示部分提供背光或发射近红外光的感测光源，也能采集指纹、掌纹等图像。
图29B示出蜂窝电话1000的另一示例。图29B中的蜂窝电话具有：外壳9411中的显示装置9410，其包括显示部分9412和操作按钮9413；以及外壳9401中的通信装置9400，其包括操作按钮9402、外部输入端子9403、话筒9404、扬声器9405以及在接收到电话时发射光的发光部分9406。具有显示功能的显示装置9410可通过按照箭头表示的两个方向移动而从具有电话功能的通信装置9400脱离或附连至该通信装置9400。因此，显示装置9410和通信装置9400可沿它们的短边或长边彼此附连。此外，当仅需要显示功能时，显示装置9410可从通信装置9400脱离并单独使用。图像或输入信号可通过无线或有线通信在分别具有充电电池的通信装置9400和显示装置9410之间发送或接收。
此申请基于2008年11月7日向日本专利局提交的日本专利申请S/N.2008-286384，该申请的全部内容通过引用结合于此。

Claims (36)

1.一种半导体器件，包括：
栅电极层；
源电极层；
漏电极层；
包括包含铟、镓以及锌的沟道形成区的第一氧化物半导体层；
置于所述栅电极层和所述第一氧化物半导体层之间的栅绝缘层；
在所述第一氧化物半导体层与所述源电极层之间的第二氧化物半导体层；以及
在所述第一氧化物半导体层与所述漏电极层之间的第三氧化物半导体层，
其中所述第二氧化物半导体层和所述第三氧化物半导体层分别包含铟、镓以及锌，
其中所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，
其中所述沟道形成区包含从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种金属元素，且
其中所述第二氧化物半导体层和所述第三氧化物半导体层具有n型导电性。
2.如权利要求1所述的半导体器件，其特征在于，所述沟道形成区包括第一区和第二区，
其中所述第一区包括至少一种金属元素，以及
其中所述第二区在所述第一区与所述栅绝缘层之间。
3.如权利要求1所述的半导体器件，其特征在于，所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，所述晶粒为纳米晶体。
4.如权利要求1所述的半导体器件，其特征在于，
所述第二氧化物半导体层用作源区，以及
其中所述第三氧化物半导体层用作漏区。
5.如权利要求1所述的半导体器件，其特征在于，还包括：
源电极层；
漏电极层；以及
覆盖所述第一氧化物半导体层和所述源电极层以及所述漏电极层的绝缘膜，
其中所述绝缘膜与所述第一氧化物半导体层接触。
6.如权利要求1所述的半导体器件，其特征在于，还包括源电极层和漏电极层，
其中所述源电极层和所述漏电极层分别包含从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种金属元素。
7.如权利要求1所述的半导体器件，其中所述至少一种金属元素包括在所述沟道形成区的整个厚度方向中。
8.一种半导体器件，包括：
在具有绝缘表面的基板上的栅电极层；
在所述栅电极层上的栅绝缘层；
在所述栅绝缘层上的包括沟道形成区的第一氧化物半导体层，所述沟道形成区包含铟、镓以及锌；
在所述第一氧化物半导体层上的源电极层和漏电极层；
在所述第一氧化物半导体层与所述源电极层之间的第二氧化物半导体层；以及
在所述第一氧化物半导体层与所述漏电极层之间的第三氧化物半导体层，
其中所述第二氧化物半导体层和所述第三氧化物半导体层分别包含铟、镓以及锌，
其中所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，
其中所述第一氧化物半导体层包含从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种金属元素，且
其中所述第二氧化物半导体层和所述第三氧化物半导体层具有n型导电性。
9.如权利要求8所述的半导体器件，其特征在于，所述沟道形成区包括第一区和第二区，
其中所述第一区包括至少一种金属元素，以及
其中所述第二区在所述第一区与所述栅绝缘层之间。
10.如权利要求8所述的半导体器件，其特征在于，所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，所述晶粒为纳米晶体。
11.如权利要求8所述的半导体器件，其特征在于，
所述第二氧化物半导体层用作源区，以及
其中所述第三氧化物半导体层用作漏区。
12.如权利要求8所述的半导体器件，其特征在于，还包括覆盖所述第一氧化物半导体层和所述源电极层以及所述漏电极层的绝缘膜，
其中所述绝缘膜与所述第一氧化物半导体层接触。
13.如权利要求8所述的半导体器件，其特征在于，所述源电极层和所述漏电极层分别包含从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种金属元素。
14.如权利要求8所述的半导体器件，其中所述至少一种金属元素包括在所述沟道形成区的整个厚度方向中。
15.一种半导体器件，包括：
在具有绝缘表面的基板上的栅电极层；
在所述栅电极层上的栅绝缘层；
在所述栅绝缘层上的源电极层和漏电极层；
在所述源电极层和所述漏电极层上的第一氧化物半导体层，所述第一氧化物半导体层包括沟道形成区且包含铟、镓以及锌；
在所述第一氧化物半导体层与所述源电极层之间的第二氧化物半导体层；以及
在所述第一氧化物半导体层与所述漏电极层之间的第三氧化物半导体层，
其中所述第二氧化物半导体层和所述第三氧化物半导体层分别包含铟、镓以及锌，
其中所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，
其中所述沟道形成区包含从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种金属元素，且
其中所述第二氧化物半导体层和所述第三氧化物半导体层具有n型导电性。
16.如权利要求15所述的半导体器件，其特征在于，所述沟道形成区包括第一区和第二区，
其中所述第一区包括至少一种金属元素，以及
其中所述第二区在所述第一区与所述栅绝缘层之间。
17.如权利要求15所述的半导体器件，其特征在于，所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，所述晶粒为纳米晶体。
18.如权利要求15所述的半导体器件，其特征在于，
所述第二氧化物半导体层用作源区，以及
其中所述第三氧化物半导体层用作漏区。
19.如权利要求15所述的半导体器件，其特征在于，还包括覆盖所述第一氧化物半导体层和所述源电极层以及所述漏电极层的绝缘膜，
其中所述绝缘膜与所述第一氧化物半导体层接触。
20.如权利要求15所述的半导体器件，其特征在于，所述源电极层和所述漏电极层分别包含从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种金属元素。
21.如权利要求15所述的半导体器件，其中所述至少一种金属元素包括在所述沟道形成区的整个厚度方向中。
22.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在具有绝缘表面的基板上形成栅电极层；
在所述栅电极层上形成栅绝缘层；
在所述栅绝缘层上形成第一氧化物半导体层；
在所述第一氧化物半导体层上形成第二氧化物半导体层和第三氧化物半导体层；
在第二氧化物半导体层上形成源电极层，且在第三氧化物半导体层上形成漏电极层；以及
将金属元素添加到所述第一氧化物半导体层中未被所述源电极层或所述漏电极层覆盖的第一区，
其中所述金属元素是从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种，
其中所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，且
其中所述第二氧化物半导体层和所述第三氧化物半导体层具有n型导电性。
23.如权利要求22所述的用于制造半导体器件的方法，其特征在于，
未将所述金属元素添加到所述第一氧化物半导体层中的第二区，以及
其中所述第二区在所述第一区与所述栅绝缘层之间。
24.如权利要求22所述的用于制造半导体器件的方法，其特征在于，还包括形成绝缘膜的步骤,为的是覆盖所述第一氧化物半导体层和源电极层以及漏电极层并与所述第一氧化物半导体层接触。
25.如权利要求22所述的用于制造半导体器件的方法，其特征在于，通过离子注入方法添加所述金属元素。
26.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在具有绝缘表面的基板上形成栅电极层；
在所述栅电极层上形成栅绝缘层；
在所述栅绝缘层上形成第一氧化物半导体层；
在所述第一氧化物半导体层上形成第二氧化物半导体层和第三氧化物半导体层；
向所述第一氧化物半导体层添加金属元素；以及
在第二氧化物半导体层上形成源电极层，且在第三氧化物半导体层上形成漏电极层，
其中所述金属元素是从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种，其中所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，且
其中所述第二氧化物半导体层和所述第三氧化物半导体层具有n型导电性。
27.如权利要求26所述的用于制造半导体器件的方法，其特征在于，
将所述金属元素添加到所述第一氧化物半导体层中的第一区，
其中未将所述金属元素添加到所述第一氧化物半导体层中的第二区，以及
其中所述第二区在所述第一区与所述栅绝缘层之间。
28.如权利要求26所述的用于制造半导体器件的方法，其特征在于，还包括形成绝缘膜的步骤,为的是覆盖所述第一氧化物半导体层和源电极层以及漏电极层并与所述第一氧化物半导体层接触。
29.如权利要求26所述的用于制造半导体器件的方法，其特征在于，通过离子注入方法添加所述金属元素。
30.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在具有绝缘表面的基板上形成栅电极层；
在所述栅电极层上形成栅绝缘层；
在所述栅绝缘层上形成源电极层和漏电极层；
在所述源电极层上形成第二氧化物半导体层，且在所述漏电极层上形成第三氧化物半导体层；
在所述第二氧化物半导体层和所述第三氧化物半导体层上形成第一氧化物半导体层；以及
向所述第一氧化物半导体层添加金属元素，
其中所述金属元素是从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种，
其中所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，且
其中所述第二氧化物半导体层和所述第三氧化物半导体层具有n型导电性。
31.如权利要求30所述的用于制造半导体器件的方法，其特征在于，
将所述金属元素添加到所述第一氧化物半导体层中的第一区，
其中未将所述金属元素添加到所述第一氧化物半导体层中的第二区，以及
其中所述第二区在所述第一区与所述栅绝缘层之间。
32.如权利要求30所述的用于制造半导体器件的方法，其特征在于，还包括形成绝缘膜的步骤,为的是覆盖所述第一氧化物半导体层和源电极层以及漏电极层并与所述第一氧化物半导体层接触。
33.如权利要求29所述的用于制造半导体器件的方法，其特征在于，通过离子注入方法添加所述金属元素。
34.一种半导体器件，包括：
栅电极层；
毗邻所述栅电极层的栅绝缘层；
毗邻所述栅绝缘层的第一氧化物半导体层，所述第一氧化物半导体层包含铟、镓以及锌；
源电极层；
漏电极层；
在所述第一氧化物半导体层与所述源电极层之间的第二氧化物半导体层；以及
在所述第一氧化物半导体层与所述漏电极层之间的第三氧化物半导体层，
其中所述第一氧化物半导体层包括：
与所述栅电极层堆叠的第一区；以及
与所述源电极层和所述漏电极层之一堆叠的第二区，
其中所述第一区包含从由铁、镍、钴、铜、金、锰、钼、钨、铌以及钽组成的组中选择的至少一种金属元素，
所述第一区的厚度小于所述第二区的厚度，
所述第二氧化物半导体层和所述第三氧化物半导体层分别包含铟、镓以及锌，
所述第二氧化物半导体层和所述第三氧化物半导体层分别包括非晶结构中的晶粒，且
其中所述第二氧化物半导体层和所述第三氧化物半导体层具有n型导电性。
35.如权利要求34所述的半导体器件，其中所述第一氧化物半导体层还包括第三区，
其中所述第一区包括金属元素，并且
其中所述第三区在所述第一区和所述栅绝缘层之间。
36.如权利要求34所述的半导体器件，其中所述金属元素包括在所述第一氧化物半导体层的整个厚度方向中。
CN200910220877.0A 2008-11-07 2009-11-06 半导体器件及其制造方法 Active CN101740633B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-286384 2008-11-07
JP2008286384 2008-11-07

Publications (2)

Publication Number Publication Date
CN101740633A CN101740633A (zh) 2010-06-16
CN101740633B true CN101740633B (zh) 2014-10-15

Family

ID=42164361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910220877.0A Active CN101740633B (zh) 2008-11-07 2009-11-06 半导体器件及其制造方法

Country Status (5)

Country Link
US (3) US8395148B2 (zh)
JP (3) JP5512232B2 (zh)
KR (3) KR20100051550A (zh)
CN (1) CN101740633B (zh)
TW (2) TWI535037B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8158445B2 (en) * 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102668028B (zh) * 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101887837B1 (ko) 2009-12-18 2018-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 센서를 포함하는 표시 장치 및 그 구동 방법
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
WO2012002573A1 (ja) * 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
CN103053027A (zh) * 2010-08-03 2013-04-17 夏普株式会社 薄膜晶体管基板
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
KR20190007525A (ko) 2011-01-27 2019-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP6100071B2 (ja) * 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
TWI538220B (zh) 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
JP2014135478A (ja) * 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102111021B1 (ko) 2013-06-21 2020-05-15 삼성디스플레이 주식회사 산화물 반도체, 이를 이용한 박막 및 박막 트랜지스터
JP6135427B2 (ja) * 2013-09-27 2017-05-31 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
CN103730510B (zh) 2013-12-24 2016-12-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103730346B (zh) * 2013-12-24 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103715266A (zh) 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
KR102180511B1 (ko) * 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN103824779A (zh) * 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TW201601220A (zh) * 2014-06-20 2016-01-01 中華映管股份有限公司 薄膜電晶體及其製造方法
US10115830B2 (en) 2014-07-29 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN104752231B (zh) * 2015-03-27 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR102314488B1 (ko) * 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN106057910A (zh) * 2016-07-27 2016-10-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制作方法
CN110870077A (zh) * 2017-07-12 2020-03-06 堺显示器制品株式会社 半导体装置以及其制造方法
KR102436715B1 (ko) 2017-11-10 2022-08-25 엘지디스플레이 주식회사 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2019107043A1 (ja) * 2017-11-29 2019-06-06 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP6550514B2 (ja) * 2017-11-29 2019-07-24 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
CN115863526A (zh) * 2019-05-09 2023-03-28 群创光电股份有限公司 电子装置
JP6756875B1 (ja) * 2019-05-30 2020-09-16 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
CN115940872B (zh) * 2022-12-12 2024-03-08 武汉润晶汽车电子有限公司 一种用于晶体振荡器的基座及晶体振荡器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132941A (zh) * 1994-12-01 1996-10-09 美国电报电话公司 Pmosfet及由此制造的cmos器件
CN1934712A (zh) * 2004-03-12 2007-03-21 惠普开发有限公司 具有包括多成分金属氧化物的沟道的半导体器件

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US706346A (en) * 1902-01-07 1902-08-05 Otto Schmidt Shield for bicycle-handles.
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH04348533A (ja) 1991-05-27 1992-12-03 Fuji Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH04367277A (ja) 1991-06-14 1992-12-18 Nec Corp 薄膜トランジスタおよびその製造方法
JPH05235354A (ja) * 1992-02-26 1993-09-10 Kyocera Corp 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH088440A (ja) 1994-04-22 1996-01-12 Nec Corp 薄膜トランジスタとその製造方法
DE69525558T2 (de) 1994-04-22 2002-08-22 Nec Corp Methode zur Herstellung eines Dünnfilm-Transistors mit invertierter Struktur
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
CN1132941C (zh) 2001-03-20 2003-12-31 车滨纬 毛皮防虫蛀处理方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4298194B2 (ja) 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7213329B2 (en) 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8058652B2 (en) * 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118811B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) * 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US8679587B2 (en) 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US8222076B2 (en) 2006-08-02 2012-07-17 Xerox Corporation Fabricating amorphous zinc oxide semiconductor layer
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100787455B1 (ko) 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100889688B1 (ko) * 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
TW200908409A (en) * 2007-08-10 2009-02-16 Univ Nat Taiwan A tree-like nanostructure solar battery and its manufacturing method
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
DK2086250T3 (da) * 2008-02-01 2020-07-06 Oticon As Lyttesystem med et forbedret feedback-undertrykkelsessystem, en fremgangsmåde og anvendelse
KR101441542B1 (ko) * 2008-03-26 2014-09-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132941A (zh) * 1994-12-01 1996-10-09 美国电报电话公司 Pmosfet及由此制造的cmos器件
CN1934712A (zh) * 2004-03-12 2007-03-21 惠普开发有限公司 具有包括多成分金属氧化物的沟道的半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平5-235354A 1993.09.10

Also Published As

Publication number Publication date
KR20140144671A (ko) 2014-12-19
CN101740633A (zh) 2010-06-16
TWI487104B (zh) 2015-06-01
JP2010135773A (ja) 2010-06-17
TWI535037B (zh) 2016-05-21
US20100117074A1 (en) 2010-05-13
JP2014131052A (ja) 2014-07-10
TW201526248A (zh) 2015-07-01
US8395148B2 (en) 2013-03-12
TW201025606A (en) 2010-07-01
JP5696238B2 (ja) 2015-04-08
US9231110B2 (en) 2016-01-05
JP5512232B2 (ja) 2014-06-04
US8980665B2 (en) 2015-03-17
US20130122666A1 (en) 2013-05-16
KR20100051550A (ko) 2010-05-17
JP6005773B2 (ja) 2016-10-12
KR20160040163A (ko) 2016-04-12
JP2015144280A (ja) 2015-08-06
US20150037933A1 (en) 2015-02-05
KR101610819B1 (ko) 2016-04-08

Similar Documents

Publication Publication Date Title
CN101740633B (zh) 半导体器件及其制造方法
CN102496628B (zh) 显示装置
CN101740630B (zh) 半导体器件及其制造方法
CN105448969B (zh) 半导体装置的制造方法
CN102150191B (zh) 显示装置
CN101764091B (zh) 半导体设备及其制造方法
CN101714547B (zh) 显示装置
CN101740634B (zh) 半导体装置及其制造方法
CN101728383B (zh) 逻辑电路
CN101752425B (zh) 半导体装置及其制造方法
CN103545342B (zh) 半导体装置
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN103400838B (zh) 显示装置
CN103872141B (zh) 半导体装置及其制造方法
CN101719493B (zh) 显示装置
CN101794818B (zh) 半导体器件及其制造方法
CN102648524B (zh) 半导体器件、显示装置和电子电器
CN102593051B (zh) 半导体装置的制造方法
CN102498553B (zh) 晶体管及显示设备
CN101728275A (zh) 用于制造半导体器件的方法
CN103700704A (zh) 半导体器件
CN101901768A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant