CN105448969B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN105448969B
CN105448969B CN201510834526.4A CN201510834526A CN105448969B CN 105448969 B CN105448969 B CN 105448969B CN 201510834526 A CN201510834526 A CN 201510834526A CN 105448969 B CN105448969 B CN 105448969B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
electrode layer
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510834526.4A
Other languages
English (en)
Other versions
CN105448969A (zh
Inventor
須沢英臣
笹川慎也
村冈大河
伊藤俊一
细羽幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105448969A publication Critical patent/CN105448969A/zh
Application granted granted Critical
Publication of CN105448969B publication Critical patent/CN105448969B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明涉及半导体装置的制造方法，其一个目的在于通过缩减曝光掩模数简化光刻工序，以低成本且高生产率地制造具有氧化物半导体的半导体装置。在具有沟道蚀刻结构的反交错型薄膜晶体管的半导体装置的制造方法中，使用由透过的光成为多个强度的曝光掩模的多级灰度掩模形成的掩模层进行氧化物半导体膜以及导电膜的蚀刻工序。在蚀刻工序中，第一蚀刻工序采用使用蚀刻液的湿蚀刻，而第二蚀刻工序采用使用蚀刻气体的干蚀刻。

Description

半导体装置的制造方法
本申请是申请日为2009年10月26日、申请号为200910207327.5、发明名称为“半导体装置的制造方法”发明专利申请的分案申请。
技术领域
本发明涉及一种使用氧化物半导体的半导体装置及其制造方法。
背景技术
以液晶显示装置为代表的形成在玻璃衬底等的平板上的薄膜晶体管使用非晶硅、多晶硅制造。使用非晶硅的薄膜晶体管具有如下特性：虽然其场效应迁移率低，但是可以对应于玻璃衬底的大面积化。另一方面，使用结晶硅的薄膜晶体管具有如下特性：虽然其场效应迁移率高，但是需要进行激光退火等的晶化工序，因此其不一定适合于玻璃衬底的大面积化。
另一方面，使用氧化物半导体制造薄膜晶体管，并将其应用于电子装置和光装置的技术受到注目。例如，专利文献1及专利文献2公开作为氧化物半导体膜使用氧化锌、In-Ga-Zn-O类氧化物半导体来制造薄膜晶体管，并将其用于图像显示装置的开关元件等的技术。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
在氧化物半导体中设置有沟道形成区的薄膜晶体管可以实现比使用非晶硅的薄膜晶体管更高的场效应迁移率。作为氧化物半导体膜，可以利用溅射法等在300℃以下的温度下形成，使用氧化物半导体的薄膜晶体管比使用多晶硅的薄膜晶体管的制造工序简单。
使用上述氧化物半导体在玻璃衬底、塑料衬底等上形成薄膜晶体管，并可以期待将其应用于液晶显示器、电致发光显示器或电子纸等。
另外，当制造薄膜晶体管时，采用使用多个曝光掩模(也称作光掩模)，并且通过光刻工序形成叠层结构的方法。但是，光刻工序是包括多个工序的工序，其是对制造成本、成品率及生产率等形成较大影响的主要原因之一。其中，设计或制造成本高的曝光掩模数的缩减是重要课题。
发明内容
鉴于上述问题，本发明的目的之一在于通过缩减曝光掩模数而将光刻工序简化来以低成本且高生产率地制造半导体装置。
在反交错型薄膜晶体管的半导体装置的制造方法中，使用掩模层进行蚀刻工序，该掩模层由用作透过的光变成多个强度的曝光掩模的多级灰度掩模形成。
使用多级灰度掩模形成的掩模层成为具有多个膜厚的形状，并且通过进行蚀刻可以进一步改变其形状，所以可以用于加工为不同的图案的多个蚀刻工序。因此，使用一个多级灰度掩模可以形成对应于至少两种以上的不同的图案的掩模层。由此，可以缩减曝光掩模数且可以缩减对应的光刻工序，所以可以实现制造工序的简化。
在反交错型薄膜晶体管的制造工序中，进行将半导体膜以及导电膜加工为岛状的蚀刻工序(第一蚀刻工序)，以及将导电膜和半导体膜蚀刻加工成源电极层、漏电极层以及具有凹部的半导体层的蚀刻工序(第二蚀刻工序)。该第一蚀刻工序利用使用蚀刻液的湿蚀刻而进行，第二蚀刻工序利用使用蚀刻气体的干蚀刻而进行。
作为蚀刻液，可以使用磷酸和醋酸以及硝酸的混合溶液、或过氧化氢氨水。
作为蚀刻气体，优选采用含有氯的气体(氯类气体，例如Cl2、BCl3、SiCl4等)。还可以采用对上述气体中加入了氧或稀有气体(例如Ar等)的蚀刻气体。
作为本说明书中所使用的氧化物半导体，形成由InMO3(ZnO)m(m＞O)表示的薄膜，来制造将该薄膜作为半导体层的薄膜晶体管。另外，作为M，其表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，除了为Ga的情况外，还有Ga和Ni或Ga和Fe等，包含Ga以外的上述元素的情况。另外，在上述氧化物半导体中，除了包含作为M的金属元素之外，作为杂质元素有时包含Fe、Ni以及其他过渡金属或该过渡金属的氧化物。在本说明书中也将该薄膜称为In-Ga-Zn-O类非单晶膜。
作为In-Ga-Zn-O类非单晶膜的结晶结构，由于在利用溅射法进行成膜后，以200℃至500℃，典型的是300℃至400℃进行10分至100分的加热处理，在XRD(X线分析)的分析中观察为非晶结构。另外，当薄膜晶体管的电特性在栅极电压为±20V时，可以制造导通截止比为109以上，迁移率为10以上的In-Ga-Zn-O类非单晶膜。
作为本说明书所公开的发明的结构的一个方式的半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极层；在栅电极层上层叠栅极绝缘层、氧化物半导体膜以及导电膜；在栅极绝缘层、氧化物半导体膜以及导电膜上形成第一掩模层；使用第一掩模层在第一蚀刻工序中对氧化物半导体膜以及导电膜进行蚀刻，以形成氧化物半导体层以及导电层；对第一掩模层进行灰化形成第二掩模层；以及，使用第二掩模层在第二蚀刻工序中对氧化物半导体层以及导电层进行蚀刻，以形成具有凹部的氧化物半导体层、源电极层以及漏电极层，其中，第一掩模层使用透过的光成为多个强度的曝光掩模形成，并且，在第一蚀刻工序中使用利用蚀刻液的湿蚀刻，在第二蚀刻工序中使用利用蚀刻气体的干蚀刻，并且，在具有凹部的氧化物半导体层中，包含其厚度薄于与源电极层或漏电极层重叠的区域的厚度的区域。
作为本说明书所公开的发明的结构的另一方式的半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极层；在栅电极层上层叠栅极绝缘层、第一氧化物半导体膜、第二氧化物半导体膜以及导电膜；在栅极绝缘层、第一氧化物半导体膜、第二氧化物半导体膜以及导电膜上形成第一掩模层；使用第一掩模层在第一蚀刻工序中对第一氧化物半导体膜、第二氧化物半导体膜以及导电膜进行蚀刻，以形成第一氧化物半导体层、第二氧化物半导体层以及导电层；对第一掩模层进行灰化形成第二掩模层；以及，使用第二掩模层在第二蚀刻工序中对第一氧化物半导体层、第二氧化物半导体层以及导电层进行蚀刻，以形成具有凹部的氧化物半导体层、源区、漏区、源电极层以及漏电极层，其中，第一掩模层使用透过的光成为多个强度的曝光掩模形成，并且，在第一蚀刻工序中使用利用蚀刻液的湿蚀刻，在第二蚀刻工序中使用利用蚀刻气体的干蚀刻，并且，在具有凹部的氧化物半导体层中，包含其厚度薄于与源区或漏区重叠的区域的厚度的区域。
本说明书所公开的半导体装置的制造方法解决上述课题中的至少一个。
另外，优选用作薄膜晶体管的源区和漏区的第二氧化物半导体膜比用作沟道形成区的第一氧化物半导体膜的厚度薄，并且，具有更高的导电率(电导率)。
第二氧化物半导体膜显示n型导电型，用作源区及漏区。
另外，第一氧化物半导体膜具有非晶结构，第二氧化物半导体膜有时在非晶结构中包含晶粒(纳米晶体)。该第二氧化物半导体膜中的晶粒(纳米晶体)的直径为1nm至10nm，典型的为2nm至4nm左右。
可以使用In-Ga-Zn-O类非单晶膜作为用作源区及漏区(n+层)的第二氧化物半导体膜。
还可以形成覆盖薄膜晶体管，并且与包括沟道形成区的氧化物半导体层接触的绝缘膜。
另外，因为薄膜晶体管容易由于静电等发生损坏，所以作为栅极线或源极线，优选在同一衬底上设置驱动电路保护用的保护电路。作为保护电路，优选由使用氧化物半导体的非线性元件构成。
另外,为了方便起见附加第一、第二等序数词,但其并不表示工序顺序或层叠顺序。另外，在本说明书中不表示用来特定发明的事项的固有名词。
另外，作为具有驱动电路的显示装置，除了液晶显示装置之外，还可以举出使用发光元件的发光显示装置或者使用电泳显示装置的也被称为电子纸的显示装置。
在使用有发光元件的发光显示装置中，在像素部中具有多个薄膜晶体管，在像素部中还有具有将某个薄膜晶体管的栅电极与其它的晶体管的源极布线或漏极布线连接的部分。另外，在使用发光元件的发光显示装置的驱动电路中，具有将薄膜晶体管的栅电极与该薄膜晶体管的源极布线或漏极布线连接的部分。
另外，在本说明书中的半导体装置是指能够通过利用半导体特性而工作的所有装置，电光装置、半导体电路以及电子设备都是半导体装置。
通过缩减曝光掩模数而将光刻工序简化，可以以低成本且高生产率地制造具有可靠性的半导体装置。
附图说明
图1A至1E是说明半导体装置的制造方法的图；
图2A和2B是说明半导体装置的图；
图3A至3E是说明半导体装置的制造方法的图；
图4A和4B是说明半导体装置的图；
图5A至5C是说明半导体装置的制造方法的图；
图6A至6C是说明半导体装置的制造方法的图；
图7是说明半导体装置的制造方法的图；
图8是说明半导体装置的制造方法的图；
图9是说明半导体装置的制造方法的图；
图10是说明半导体装置的图；
图11A、11B、11C和11D是说明半导体装置的图；
图12是说明半导体装置的图；
图13是说明半导体装置的图；
图14A和14B是说明半导体装置的框图的图；
图15是说明信号线驱动电路的结构的图；
图16是说明信号线驱动电路的工作的时序图；
图17是说明信号线驱动电路的工作的时序图；
图18是说明移位寄存器的结构的图；
图19是说明图18所示的触发器的连接结构的图；
图20是说明半导体装置的像素等效电路的图；
图21A至21C是说明半导体装置的图；
图22A、22B和22C是说明半导体装置的图；
图23是说明半导体装置的图；
图24A和24B是说明半导体装置的图；
图25A和25B是说明电子纸的使用方式的例子的图；
图26是示出电子书籍的一例的外观图；
图27A和27B是示出电视装置及数码相框的例子的外观图；
图28A和28B是示出游戏机的例子的外观图；
图29A和29B是示出移动电话机的一例的外观图；
图30A至30D是说明多级灰度掩模的图。
具体实施方式
下面，参照附图对实施方式进行详细说明。但是，其不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，其方式及详细内容在不脱离其宗旨及其范围的情况下可以被变换为各种各样的形式。因此，其不应该被解释为仅限定在以下所示的实施方式所记载的内容中。在以下说明的结构中，在不同附图中使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略重复说明。
实施方式1
参照图1A至图2B说明本实施方式的半导体装置的制造方法。
图2A是本实施方式的半导体装置所具有的薄膜晶体管420的平面图，图2A是沿着图2A的线C1-C2的截面图。薄膜晶体管420是反交错性薄膜晶体管，且包括栅电极层401、栅极绝缘层402、半导体层403、用作源区或漏区的n+层404a、404b以及源电极层或漏电极层405a、405b。
图1A至1E相当于示出薄膜晶体管420的制造工序的截面图。
在图1A中，在设置有成为基底膜的绝缘膜407的衬底400上设置栅电极层401。绝缘膜407具有防止从衬底400的杂质元素的扩散的功能，可以由选自氮化硅膜、氧化硅膜、氮氧化硅膜或氧氮化硅膜中的一种或多种膜的叠层结构形成。在本实施方式中，使用氧化硅膜(膜厚度100nm)作为绝缘膜407。至于栅电极层401的材料，可以通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或以这些金属材料为主要成分的合金材料以单层或叠层来形成。
例如，作为栅电极层401的双层叠层结构，优选采用：在铝层上层叠钼层的双层叠层结构；在铜层上层叠钼层的双层叠层结构；或者在铜层上层叠氮化钛层或氮化钽层的双层叠层结构。作为三层叠层结构，优选采用以下叠层：钨层或氮化钨层、铝和硅的合金或铝和钛的合金、氮化钛层或钛层。
在栅电极层401上依次层叠栅极绝缘层402、第一氧化物半导体膜431、第二氧化物半导体膜432以及导电膜433。
通过利用CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层，可以形成栅极绝缘层402。另外，作为栅极绝缘层402，还可以通过使用有机硅烷气体的CVD法而形成氧化硅层。作为有机硅烷气体，可以使用含有硅的化合物，如正硅酸乙酯(TEOS：化学式为Si(OC2H5)4)、四甲基硅烷(TMS：化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)、三(二甲氨基)硅烷(化学式为SiH(N(CH3)2)3)等。
另外，在利用溅射法形成第一氧化物半导体膜431之前，优选进行引入氩气体生成等离子体的反溅射(reverse sputter)，来去除附着在栅极绝缘层402的表面上的尘埃。反溅射是指不向靶侧施加电压，而在氩气氛下对衬底侧使用RF电源施加电压产生等离子体来对表面进行改性的方法。另外，还可以使用氮、氦等来代替氩气氛。此外，还可以在氩气氛中添加了氧、氢、N2O等的气氛下进行。另外，还可以在氩气氛中添加Cl2、CF4等的气氛下进行。
另外，优选利用等离子体处理对第二氧化物半导体膜432与导电膜433的接触区域进行改性。在本实施方式中，在形成导电膜433之前，在氩气氛下对第二氧化物半导体膜432(本实施方式中的In-Ga-Zn-O类非单晶膜)进行等离子体处理。
还可以使用氮、氦等代替氩气氛来形成等离子体处理。另外，还可以在氩气氛中添加了氧、氢、N2O等的气氛下进行。另外，还可以在氩气氛中添加Cl2、CF4等的气氛下进行。
在本实施方式中，使用In-Ga-Zn-O类非单晶膜作为第一氧化物半导体膜431及第二氧化物半导体膜432。第一氧化物半导体膜431与第二氧化物半导体膜432在不同的条件下形成，第二氧化物半导体膜432是导电率更高、电阻更低的氧化物半导体膜。例如，作为第二氧化物半导体膜432，由利用溅射法在将氩气体流量设定为40sccm的条件下形成的氧化物半导体膜而形成。第二氧化物半导体膜432具有n型导电型，且活化能(ΔE)为0.01eV以上0.1eV以下。另外，在本实施方式中，第二氧化物半导体膜432为In-Ga-Zn-O类非单晶膜，其至少含有非晶成分。第二氧化物半导体膜432有时在非晶结构中含有晶粒(纳米晶体)。该第二氧化物半导体膜432中的晶粒(纳米晶体)的直径为1nm至10nm，典型的为2nm至4nm左右。
通过设置成为n+层的第二氧化物半导体膜432，使为金属层的导电膜433与成为沟道形成区的第一氧化物半导体膜431之间形成良好接合，与肖特基接合相比在热方面上也可以实现稳定工作。另外，为了供给沟道的载流子(源极一侧)、或稳定地吸收沟道的载流子(漏极一侧)或者不在与布线之间的界面产生电阻成分，积极地设置n+层是有效的。另外通过低电阻化，即使在高漏极电压下也可以保持良好的迁移率。
可以在不接触大气的情况下连续地形成栅极绝缘层402、第一氧化物半导体膜431、第二氧化物半导体膜432以及导电膜433。通过不接触于大气地连续成膜，可以在界面不被大气成分或浮游在大气中的污染杂质元素污染的条件下形成各叠层。因此，可以降低薄膜晶体管的特性偏移。
在栅极绝缘层402、第一氧化物半导体膜431、第二氧化物半导体膜432以及导电膜433上形成掩模434。
在本实施方式中，示出使用高级灰度掩模进行曝光以形成掩模434的例子。为了形成掩模434形成抗蚀剂。抗蚀剂可以使用正型抗蚀剂或负型抗蚀剂。这里，示出使用正型抗蚀剂。
接着，作为曝光掩模使用多级灰度掩模59，对抗蚀剂照射光，来对抗蚀剂进行曝光。
这里，参照图30A至30D对使用了多级灰度掩模59的曝光进行说明。
多级灰度掩模是指能够设定三个曝光水平的掩模，该三个曝光水平为曝光部分、中间曝光部分以及未曝光部分。并且其是透过的光成为多个强度的曝光掩模。通过进行一次的曝光及显影步骤，可以形成具有多个(典型为两种)厚度的区域的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以缩减曝光掩模数。
作为多级灰度掩模的代表例子，有图30A所示的灰色调掩模59a以及图30C所示的半色调掩模59b。
如图30A所示，灰色调掩模59a由形成在透光衬底63以及其上的遮光部64及衍射光栅65构成。在遮光部64中，光透过率为另一方面，衍射光栅65可以通过将狭缝、点、网眼等的光的透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透过率。另外，周期性狭缝、点、网眼或非周期性狭缝、点、网眼都可以用于衍射光栅65。
作为透光衬底63，可以使用石英等的透光衬底。遮光部64及衍射光栅65可以使用铬、氧化铬等的吸收光的遮光材料形成。
在遮光部64中，光透过率66为而在没有设置遮光部64以及衍射光栅65的区域光透过率66为另外，在衍射光栅65中，可以将透过率调整为至另外，衍射光栅65中的光的透过率可以通过调整衍射光栅的狭缝、点或网眼的间隔及间距而调整。
如图30C所示，半色调掩模59b由具有透光性的衬底63、形成在其上的半透过部67及遮光部68构成。可以将MoSiN、MoSi、MoSiO、MoSiON、CrSi等用于半透过部67。遮光部68可以使用铬或氧化铬等的吸收光的遮光材料形成。
将光照射到半色调掩模59b的情况下，如图30D所示，在遮光部68中，光透光率69为而在不设置有遮光部68及半透过部67的区域中，光透光率69为另外，在半透过部67中，可以将光透过率调整为至的范围内。半透过部67中的光透光率可以根据半透过部67的材料而调整。
通过使用多级灰度掩模进行曝光之后进行显影，可以形成如图1B所示具有膜厚不同的区域的掩模434。
接下来，使用掩模434进行第一蚀刻工序，对第一氧化物半导体膜431、第二氧化物半导体膜432以及导电膜433进行蚀刻而加工成岛状。其结果，可以形成第一氧化物半导体层435、第二氧化物半导体层436以及导电层437(参照图1B)。
在本实施方式中，该第一蚀刻工序采用利用蚀刻液的湿蚀刻而进行。
作为蚀刻液，可以使用磷酸和醋酸以及硝酸的混合溶液、或过氧化氢氨水(过氧化氢:氨:水＝5:2:2)等。另外，还可以使用ITO-07N(日本关东化学株式会社制造)。
根据导电膜433的材料适当地调节蚀刻条件(蚀刻液、蚀刻时间、温度等)，以蚀刻成所希望的加工形状。
例如，当使用铝膜或铝合金膜用作导电膜433时，可以采用使用磷酸和醋酸以及硝酸的混合溶液的湿蚀刻。此外，当使用钛膜用作导电膜433时，可以进行使用过氧化氢氨水(过氧化氢:氨:水＝5:2:2)作为蚀刻液的湿蚀刻。
例如，当使用铝膜或铝合金膜用作导电膜433时，可以使用磷酸和醋酸以及硝酸的混合溶液作为第一蚀刻工序的蚀刻液对第一氧化物半导体膜431、第二氧化物半导体膜432以及导电膜433进行蚀刻加工。
在第一蚀刻工序中，导电膜和氧化物半导体膜还可以使用不同的蚀刻液来蚀刻。例如，当使用钛膜作为导电膜433时，使用过氧化氢氨水(过氧化氢:氨:水＝5:2:2)作为第一蚀刻工序的蚀刻液对导电膜433进行蚀刻，还可以使用磷酸和醋酸以及硝酸的混合溶液对第一氧化物半导体膜431以及第二氧化物半导体膜432进行蚀刻加工。
通过利用第一蚀刻工序对第一氧化物半导体膜431、第二氧化物半导体膜432以及导电膜433进行湿蚀刻，第一氧化物半导体膜431、第二氧化物半导体膜432以及导电膜433被各向同性地蚀刻，掩模434的端部与第一氧化物半导体层435、第二氧化物半导体层436以及导电层437的端部不一致而更向后缩退，其端部变为具有曲度的形状。
另外，由于第一氧化物半导体层435、第二氧化物半导体层436以及导电层437的端部根据蚀刻条件或氧化物半导体及导电材料其蚀刻速度不同，所以有时其分别具有不同的曲度或不连续的端部形状。
另外，进行完湿蚀刻后的蚀刻液与被蚀刻的材料一起通过清洗被去除。还可以对包含有被去除的材料的蚀刻液的废液进行纯化而对包含的材料进行再利用。通过从该蚀刻后的废液中回收氧化物半导体层中所包含的铟等的材料而进行再利用，可以对资源进行有效活用而实现减低成本化。
接下来，对掩模434进行灰化。其结果，掩模的面积缩小，厚度变薄。此时，厚度薄的区域的掩模的抗蚀剂(与栅电极层401的一部分重叠的区域)被去除，可以形成被分离的掩模438(参照图1C)。
使用掩模438对第一氧化物半导体层435、第二氧化物半导体层436以及导电层437进行第二蚀刻工序，而形成半导体层403、n+层404a、404b以及源电极层或漏电极层405a、405b(参照图1D)。另外，半导体层403仅有一部分被蚀刻，而成为具有槽部(凹部)的半导体层，并在端部中，一部分被蚀刻而呈露出的形状。
在本实施方式中，采用利用蚀刻气体的干蚀刻进行该第二蚀刻工序。
作为蚀刻气体，优选采用含有氯的气体(氯类气体，例如氯(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)、四氯化碳(CCl4)等)。通过使用含有氯的气体进行蚀刻，与使用不含有氯的气体的情况相比，可以减少蚀刻的面内不均匀。
另外，还可以使用含有氟的气体(氟类气体，例如氟化甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氢(HBr)、氧(O2)、或对上述气体添加了氦(He)或氩(Ar)等的稀有气体的气体等。
作为干蚀刻法，可以使用平行平板型RIE(反应性离子蚀刻)法或ICP(感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈形电极层的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便蚀刻为所希望加工的形状。
在本实施方式中，通过ICP蚀刻法，使用Cl2和O2，在以下蚀刻条件下进行蚀刻：施加到线圈形电极层的电力量为1500W、施加到衬底一侧的电极的电力量为200W、压力为1.5Pa、衬底温度为-10℃。
另外，还可以使用ICP蚀刻法，作为蚀刻气体使用Cl2(流量100sccm)，在以下蚀刻条件下进行蚀刻：施加到线圈形电极层的电力量为2000W、施加到衬底一侧的电极的电力量为600W、压力为1.5Pa、衬底温度为-10℃。
另外，在蚀刻处理中，可以通过测定等离子体的发光强度，来监视对应于氧化物半导体膜中的各原子的波长以判断蚀刻的终点(end point)。通过使用该方法，可以更准确地控制氧化物半导体膜的蚀刻量。
通过对氯类气体(Cl2)添加氧气体(O2)(优选的是将蚀刻气体中的氧气体的含量设定为15体以上)来进行蚀刻，当使用氧氮化硅膜作为栅极绝缘层402时，可以提高与用作第一氧化物半导体层435、第二氧化物半导体层436的In-Ga-Zn-O类非单晶膜的选择比，所以可以进一步选择性地仅对第一氧化物半导体膜431、第二氧化物半导体膜432进行蚀刻，从而可以充分地减少对栅极绝缘层402的损伤。
同样地，通过利用第二蚀刻工序对第一氧化物半导体层435、第二氧化物半导体层436以及导电层437进行干蚀刻，第一氧化物半导体层435、第二氧化物半导体层436以及导电层437被各异向性蚀刻，从而掩模438的端部与半导体层403的凹部以及端部、n+层404a、404b、源电极层或漏电极层405a、405b的端部一致，而成为连续的形状。
另外，由于半导体层403的端部、n+层404a、404b、源电极层或漏电极层405a、405b的端部根据蚀刻条件或氧化物半导体以及导电材料其蚀刻速度不同，所以有时其分别具有不同锥形角或不连续的端部形状。
在这之后，去除掩模438。
另外，作为源电极层或漏电极层405a、405b的材料，优选使用比半导体层403蚀刻速度快的材料。这是由于以下缘故：当通过蚀刻一次性地对源电极层或漏电极层405a、405b和半导体层403进行蚀刻的情况下，可以通过使半导体层403的蚀刻速度小于源电极层或漏电极层405a、405b的蚀刻速度，而抑制半导体层403被过度蚀刻。其结果，可以抑制半导体层403的消失。
然后，在200℃至600℃,典型的是300℃至500℃的温度下进行热处理，即可。这里，在氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行构成半导体层403以及n+层404a、404b的In-Ga-Zn-O类氧化物半导体的原子级的重新排列。该热处理(也包括光退火等)，在可以将阻碍n+层404a、404b中的载流子的迁移的应变释放这一点上，十分重要。此外，至于进行上述热处理的时序，只要是在形成第一氧化物半导体膜431以及第二氧化物半导体膜432之后，就没有特别的限定。
另外，还可以对露出的半导体层403的凹部进行氧自由基处理。可以通过进行氧自由基处理将以半导体层403为沟道形成区的薄膜晶体管设定为常关(normally-off)。另外，可以通过进行自由基处理修复对半导体层403进行蚀刻时的损伤。自由基处理优选在02、N2O、包含氧的N2、He、Ar等的气氛下进行。另外，还可以在上述气氛中添加了Cl2、CF4的气氛下进行。另外，优选在不对衬底一侧施加偏压的情况下进行自由基处理。
通过上述工序，可以制造图1E所示的反交错型薄膜晶体管420。
如本实施方式所示，通过采用使用多级灰度掩模形成的具有多种(典型的是两种)厚度的区域的抗蚀剂掩模，可以缩减抗蚀剂掩模数，而可以谋求工序的简化以及低成本化。由此，可以以低成本且高生产率地制造具有可靠性的半导体装置。
实施方式2
这里，参照图3A至图4B示出在实施方式1中，具有源电极层及漏电极层与半导体层接触的结构的薄膜晶体管的半导体装置的例子。
图4A是包括本实施方式的半导体装置的薄膜晶体管460的平面图，图4B是沿着图4A的线D1-D2的截面图。薄膜晶体管460是反交错性薄膜晶体管，且包括栅电极层451、栅极绝缘层452、半导体层453以及源电极层或漏电极层455a、455b。
图3A至3E相当于示出薄膜晶体管460的制造工序的截面图。
在图3A中，在设置有成为基底膜的绝缘膜457的衬底450上设置栅电极层451。在本实施方式中，使用氧化硅膜(膜厚度100nm)作为绝缘膜457。在栅电极层451上依次层叠栅极绝缘层452、氧化物半导体膜481以及导电膜483。
优选通过等离子体处理对氧化物半导体膜481与导电膜483的接触区域进行改性。在本实施方式中，在形成导电膜483之前，在氩气氛下对氧化物半导体膜481(本实施方式中的In-Ga-Zn-O类非单晶膜)进行等离子体处理。
还可以使用氮、氦等代替氩气氛来形成等离子体处理。另外，还可以在氩气氛中添加了氧、氢、N2O等的气氛下进行。另外，还可以在氩气氛中添加Cl2、CF4等的气氛下进行。
可以在不接触大气的情况下连续地形成栅极绝缘层452、氧化物半导体膜481以及导电膜483。通过不接触于大气地连续成膜，可以不被大气成分或浮游在大气中的污染杂质元素污染地形成各叠层界面。因此，可以降低薄膜晶体管的特性偏移。
在栅极绝缘层452、氧化物半导体膜481以及导电膜483上形成掩模484。
在本实施方式中，示出使用多级灰度(高级灰度)掩模进行曝光以形成掩模484的例子。可以与实施方式1的掩模434同样地形成掩模484。
通过使用透过的光成为多个强度的多级灰度掩模进行曝光之后进行显影，可以形成如图3B所示的具有膜厚不同的区域的掩模484。通过使用多级灰度掩模，可以缩减曝光掩模数。
接下来，使用掩模484进行第一蚀刻工序，对氧化物半导体膜481以及导电膜483进行蚀刻而加工成岛状。其结果，可以形成氧化物半导体层485以及导电层487(参照图3B)。
在本实施方式中，该第一蚀刻工序采用利用蚀刻液的湿蚀刻而进行。
作为蚀刻液，可以使用磷酸和醋酸以及硝酸的混合溶液、或过氧化氢氨水(过氧化氢:氨:水＝5:2:2)等。另外，还可以使用ITO-07N(日本关东化学株式会社制造)。
根据导电膜483的材料适当地调节蚀刻条件(蚀刻液、蚀刻时间、温度等)，以蚀刻成所希望的加工形状。
例如，当使用铝膜或铝合金膜用作导电膜483时，可以采用使用磷酸和醋酸以及硝酸的混合溶液的湿蚀刻。此外，当使用钛膜用作导电膜483时，可以进行使用过氧化氢氨水(过氧化氢:氨:水＝5:2:2)作为蚀刻液的湿蚀刻。
例如，当使用铝膜或铝合金膜用作导电膜483时，可以使用磷酸和醋酸以及硝酸的混合溶液作为第一蚀刻工序的蚀刻液对氧化物半导体膜481、导电膜483、氧化物半导体层485以及导电层487进行蚀刻加工。
在第一蚀刻工序中，导电膜和氧化物半导体膜还可以使用不同的蚀刻液来蚀刻。
例如，当使用钛膜作为导电膜483时，使用过氧化氢氨水(过氧化氢:氨:水＝5:2:2)作为第一蚀刻工序的蚀刻液对导电膜483进行蚀刻，还可以使用磷酸和醋酸以及硝酸的混合溶液对氧化物半导体膜481进行蚀刻加工。
通过利用第一蚀刻工序对氧化物半导体膜481以及导电膜483进行湿蚀刻，氧化物半导体膜481以及导电膜483被各向同性地蚀刻，掩模484的端部与氧化物半导体层485以及导电层487的端部不一致而更向后缩退，其端部变为具有曲度的形状。
另外，由于氧化物半导体层485以及导电层487的端部根据蚀刻条件或氧化物半导体及导电材料而不同，所以有时其分别具有不同的曲度或不连续的端部形状。
另外，进行完湿蚀刻后的蚀刻液与被蚀刻的材料一起通过清洗被去除。还可以对包含有被去除的材料的蚀刻液的废液进行纯化而对包含的材料进行再利用。通过从该蚀刻后的废液中回收氧化物半导体层中所包含的铟等的材料而进行再利用，可以对资源进行有效活用而实现减低成本化。
接下来，对掩模484进行灰化。其结果，掩模的面积缩小，厚度变薄。此时，厚度薄的区域的掩模的抗蚀剂(与栅电极层451的一部分重叠的区域)被去除，可以形成被分离的掩模488(参照图3C)。
使用掩模488对氧化物半导体层485以及导电层487进行第二蚀刻工序，而形成半导体层483以及源电极层或漏电极层485a、485b(参照图3D)。另外，半导体层453仅有一部分被蚀刻，而成为具有槽部(凹部)的半导体层，并在端部中，一部分被蚀刻而呈露出的形状。
在本实施方式中，采用利用蚀刻气体的干蚀刻进行该第二蚀刻工序。
作为蚀刻气体，优选采用含有氯的气体(氯类气体，例如氯(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)、四氯化碳(CCl4)等)。通过使用含有氯的气体进行蚀刻，与使用不含有氯的气体的情况相比，可以减少蚀刻的面内不均匀。
另外，还可以使用含有氟的气体(氟类气体，例如氟化甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氢(HBr)、氧(O2)、或对上述气体添加了氦(He)或氩(Ar)等的稀有气体的气体等。
作为干蚀刻法，可以使用平行平板型RIE(反应性离子蚀刻)法或ICP(感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈形电极层的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便蚀刻为所希望加工的形状。
在本实施方式中，通过ICP蚀刻法，使用Cl2和O2，在以下蚀刻条件下进行蚀刻：施加到线圈形电极层的电力量为1500W、施加到衬底一侧的电极的电力量为200W、压力为1.5Pa、衬底温度为-10℃。
通过对氯类气体(Cl2)添加氧气体(O2)(优选为15体以上)来进行蚀刻，当使用氧氮化硅膜作为栅极绝缘层452时，可以提高与用作氧化物半导体层485的In-Ga-Zn-O类非单晶膜的选择比，所以可以进一步仅对氧化物半导体膜481进行选择性地蚀刻。
通过利用第二蚀刻工序对氧化物半导体层485以及导电层487进行干蚀刻，氧化物半导体层485以及导电层487被各异向性蚀刻，从而掩模488的端部与半导体层453的凹部、源电极层或漏电极层455a、455b的端部一致，而成为连续的形状。
另外，由于半导体层453、源电极层或漏电极层455a、455b的端部根据蚀刻条件或氧化物半导体以及导电材料而蚀刻速度不同，所以有时其分别具有不同锥形角或不连续的端部形状。
在这之后，去除掩模488。
通过上述工序，可以制造图3E所示的反交错型薄膜晶体管460。
如本实施方式所示，通过采用使用多级灰度掩模形成的具有多种(典型的是两种)厚度的区域的抗蚀剂掩模，可以缩减抗蚀剂掩模数，而可以谋求工序的简化以及低成本化。由此，可以以低成本且高生产率地制造半导体装置。
实施方式3
在本实施方式中，参照图5A至图12对包括薄膜晶体管的显示装置的制造工序进行说明。
在图5A中，作为具有透光性的衬底100，可以使用以康宁公司制造的#7059玻璃或#1737玻璃等为代表的钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等的玻璃衬底。
接着，在将导电层形成在衬底100的整个面上之后，进行第一光刻工序形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分来形成布线及电极(包括栅电极层101的栅极布线、电容布线108以及第一端子121)。在此，进行蚀刻，以将至少栅电极层101的端部形成为锥形。图5A示出该阶段的截面图。另外，该阶段的俯视图相当于图7。
作为包括栅电极层101的栅极布线和电容布线108、端子部的第一端子121，作为耐热性导电材料，优选使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素、以上述元素为成分的合金、组合上述元素的合金膜或者以上述元素为成分的氮化物形成。此外，当使用铝(Al)或铜(Cu)等的低电阻导电材料形成时，当仅采用Al单体时有耐热性低及容易腐蚀等问题，所以优选与上述耐热性导电材料组合来形成。
接着，在栅电极层101的整个面上形成栅极绝缘层102。栅极绝缘层102利用溅射法等并以50nm至250nm的膜厚度形成。
例如，通过溅射法并以100nm的厚度形成氧化硅膜作为栅极绝缘层102。当然，栅极绝缘层102不局限于这种氧化硅膜，也可以使用由氧氮化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等的其他绝缘膜构成的单层或叠层。
另外，在形成氧化物半导体膜之前，优选进行引入氩气体生成等离子体的反溅射(reverse sputter)，来去除附着在栅极绝缘层的表面上的尘埃。另外，还可以使用氮、氦等来代替氩气氛。此外，还可以在氩气氛中添加了氧、氢、N2O等的气氛下进行。另外，还可以在氩气氛中添加Cl2、CF4等的气氛下进行。
接下来，在栅极绝缘层102上形成第一氧化物半导体膜109(在本实施方式中第一In-Ga-Zn-O类非单晶膜)。在等离子体处理后，不暴露于大气地形成第一In-Ga-Zn-O类非单晶膜，在不使栅极绝缘层与半导体膜的界面附着尘屑或水分一点上是有效的。这里，使用直径为8英尺的包含In、Ga及Zn的氧化物半导体靶(In2O3：Ga2O3：ZnO＝1：1：1)，衬底与靶之间的距离设定为170mm、压力0.4Pa、直流(DC)电源0.5kW、在氩或氧气氛下进行成膜。另外，通过使用脉冲直流(DC)电源可以减少尘屑而使膜的厚度分布均匀，所以是优选的。将第一In-Ga-Zn-O类非单晶膜的厚度设定为5nm至200nm。在本实施方式中，将第一In-Ga-Zn-O类非单晶膜的厚度设定为100nm。
接下来，不暴露于大气地利用溅射法形成第二氧化物半导体膜111(本实施方式的第二In-Ga-Zn-O类非单晶膜)。这里，使用In2O3:Ga2O3:ZnO＝1:1:1的靶，并在如下成膜条件下进行溅射成膜：压力0.4Pa；功率500W；成膜温度为室温；所引入的氩气体流量为40sccm。虽然意图性地使用In2O3:Ga2O3:ZnO＝1:1:1的靶，但有时在刚成膜后形成有包含尺寸为1nm至10nm的晶粒的In-Ga-Zn-O类非单晶膜。另外，可以说通过适当地调整靶材的成分比、成膜压力(0.1Pa至2.0Pa)、电力(250W至3000W：8英寸φ)、温度(室温至100℃)、反应性溅射的成膜条件等，可以调整晶粒的有无及晶粒的密度，还可以将直径尺寸调整为1nm至10nm的范围内。第二In-Ga-Zn-O类非单晶膜的厚度为5nm至20nm。当然，当在膜中包括晶粒时，所包括的晶粒的尺寸不超过膜的厚度。在本实施方式中，将第二In-Ga-Zn-O类非单晶膜的厚度设定为5nm。
第一In-Ga-Zn-O类非单晶膜的成膜条件与第二In-Ga-Zn-O类非单晶膜的成膜条件不同。例如，采用以下条件：与第二In-Ga-Zn-O类非单晶膜的成膜条件中的氧气体流量和氩气体流量的比相比，第一In-Ga-Zn-O类非单晶膜的成膜条件中的氧气体流量所占的比率更多。具体地，第二In-Ga-Zn-O类非单晶膜的成膜条件设定为稀有气体(氩或氦等)气氛下(或氧气体10％以下、氩气体90％以上)，第一In-Ga-Zn-O类非单晶膜的成膜条件设定为氧气氛下(或氧气体的流量与氩气体的流量相等或大于氩气体的流量)。
至于第二In-Ga-Zn-O类非单晶膜的成膜，可以使用与之前进行了反溅射的反应室同一反应室，也可以在与之前进行了反溅射的反应室不同的反应室中进行成膜。
溅射法包括如下方法：作为溅射电源使用高频电源的RF溅射法、DC溅射法以及以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成绝缘膜，而DC溅射法主要用于形成金属膜。
另外，也有可以设置材料不同的多个靶的多元溅射装置。多元溅射装置既可以在同一反应室中层叠形成不同的材料膜，又可以在同一反应室中同时对多种材料进行放电而进行成膜。
另外，也有使用磁控管溅射法的溅射装置和使用ECR溅射法的溅射装置：在使用磁控管溅射法的溅射装置中，在反应室内部具备磁铁机构；而在使用ECR溅射法的溅射装置中，不使用辉光放电而利用使用微波产生的等离子体。
另外，作为使用溅射法的成膜方法，还有反应溅射法、偏压溅射法：在反应溅射法中，当进行成膜时使靶物质和溅射气体成分起化学反应而形成这些化合物薄膜；而在偏压溅射法中，当进行成膜时对衬底也施加电压。
接下来，利用溅射法或真空蒸镀法在第一氧化物半导体膜109以及第二氧化物半导体膜111上形成由金属材料构成的导电膜132。图5B示出该阶段中的断面图。
作为导电膜132的材料，可以举出选自Al、Cr、Ta、Ti、Mo、W中的元素或以上述元素为成分的合金、组合上述元素的合金膜等。另外，在进行200℃至600℃的热处理的情况下，优选使导电膜具有承受该热处理的耐热性。当仅采用Al单质时耐热性很低并有容易腐蚀等问题，所以与耐热导电材料组合来形成导电膜。作为与Al组合的耐热导电材料，使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、Sc(钪)中的元素、以上述元素为成分的合金、组合上述元素的合金膜或者以上述元素为成分的氮化物，而形成导电膜。
在此，作为导电膜132使用钛膜的单层结构。另外，导电膜132还可以采用双层结构或在铝膜上层叠钛膜。此外，导电膜132还可以采用如下三层结构：Ti膜，在该Ti膜上层叠包含Nd的铝(Al-Nd)膜，并且在其上形成Ti膜。导电膜132还可以采用包含硅的铝膜的单层结构。
接着，进行第二光刻工序形成抗蚀剂掩模的掩模133。在本实施方式中，示出使用多级灰度(高级灰度)掩模进行曝光以形成掩模133的例子。可以与实施方式1的掩模434同样地形成掩模133。
通过使用透过的光成为多个强度的多级灰度掩模进行曝光之后进行显影，可以形成如图5C所示的具有膜厚不同的区域的掩模133。通过使用多级灰度掩模，可以缩减曝光掩模数。
接下来，使用掩模133进行第一蚀刻工序，对第一In-Ga-Zn-O类非单晶膜的第一氧化物半导体膜109以及第二In-Ga-Zn-O类非单晶膜的第二氧化物半导体膜111以及导电膜132进行蚀刻而加工成岛状。其结果，可以形成第一氧化物半导体层134、第二氧化物半导体层135以及导电层136(参照图5C)。另外，图8相当于该阶段中的俯视图。
在本实施方式中，该第一蚀刻工序采用利用蚀刻液的湿蚀刻而进行。
作为蚀刻液，可以使用磷酸和醋酸以及硝酸的混合溶液、或过氧化氢氨水(过氧化氢:氨:水＝5:2:2)等。
根据导电膜132的材料适当地调节蚀刻条件(蚀刻液、蚀刻时间、温度等)，以蚀刻成所希望的加工形状。
例如，当使用铝膜或铝合金膜用作导电膜132时，可以采用使用磷酸和醋酸以及硝酸的混合溶液的湿蚀刻。此外，当使用钛膜用作导电膜132时，可以进行使用过氧化氢氨水(过氧化氢:氨:水＝5:2:2)作为蚀刻液的湿蚀刻。
例如，当使用铝膜或铝合金膜用作导电膜132时，可以使用磷酸和醋酸以及硝酸的混合溶液作为第一蚀刻工序的蚀刻液对第一氧化物半导体膜109、第二氧化物半导体膜111、导电膜132、第一氧化物半导体层134、第二氧化物半导体层135以及导电层136进行蚀刻加工。
在第一蚀刻工序中，导电膜和氧化物半导体膜还可以使用不同的蚀刻液来蚀刻。
例如，当使用钛膜作为导电膜132时，使用过氧化氢氨水(过氧化氢:氨:水＝5:2:2)作为第一蚀刻工序的蚀刻液对导电膜132进行蚀刻，还可以使用磷酸和醋酸以及硝酸的混合溶液对第一氧化物半导体膜109、第二氧化物半导体膜111进行蚀刻加工。
通过利用第一蚀刻工序对第一氧化物半导体膜109、第二氧化物半导体膜111以及导电膜132进行湿蚀刻，第一氧化物半导体膜109、第二氧化物半导体膜111以及导电膜132被各向同性地蚀刻，掩模133的端部与第一氧化物半导体层134、第二氧化物半导体层135以及导电层136的端部不一致而更向后缩退，其端部变为具有曲度的形状。
另外，进行完湿蚀刻后的蚀刻液与被蚀刻的材料一起通过清洗被去除。还可以对包含有被去除的材料的蚀刻液的废液进行纯化而对包含的材料进行再利用。通过从该蚀刻后的废液中回收氧化物半导体层中所包含的铟等的材料而进行再利用，可以对资源进行有效活用而实现减低成本化。
接下来，对掩模133进行灰化。其结果，掩模的面积缩小，厚度变薄。此时，厚度薄的区域的掩模的抗蚀剂(与栅电极层101的一部分重叠的区域)被去除，可以形成被分离的掩模131(参照图6A)。
使用掩模131对第一氧化物半导体层134、第二氧化物半导体层135以及导电层136进行第二蚀刻工序，而形成半导体层103、源区及漏区的n+层104a、104b以及源电极层或漏电极层105a、105b。另外，半导体层103仅有一部分被蚀刻，而成为具有槽部(凹部)的半导体层，并在端部中，一部分被蚀刻而呈露出的形状。
在本实施方式中，采用利用蚀刻气体的干蚀刻进行该第二蚀刻工序。
作为蚀刻气体，优选采用含有氯的气体(氯类气体，例如氯(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)、四氯化碳(CCl4)等)。通过使用含有氯的气体进行蚀刻，与使用不含有氯的气体的情况相比，可以减少蚀刻的面内不均匀。
另外，还可以使用含有氟的气体(氟类气体，例如氟化甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氢(HBr)、氧(O2)、或对上述气体添加了氦(He)或氩(Ar)等的稀有气体的气体等。
作为干蚀刻法，可以使用平行平板型RIE(反应性离子蚀刻)法或ICP(感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈形电极层的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便蚀刻为所希望加工的形状。
在本实施方式中，通过ICP蚀刻法，使用Cl2和O2，在以下蚀刻条件下进行蚀刻：施加到线圈形电极层的电力量为1500W、施加到衬底一侧的电极的电力量为200W、压力为1.5Pa、衬底温度为-10℃。
通过对氯类气体(Cl2)添加氧气体(O2)(优选为15体以上)来进行蚀刻，当使用氧氮化硅膜作为栅极绝缘层102时，可以提高与用作第一氧化物半导体层134、第二氧化物半导体层135的In-Ga-Zn-O类非单晶膜的选择比，所以可以进一步仅对氧化物半导体膜481进行选择性地蚀刻。
通过利用第二蚀刻工序对第一氧化物半导体层134、第二氧化物半导体层135以及导电层136进行干蚀刻，第一氧化物半导体层134、第二氧化物半导体层135以及导电层136被各异向性蚀刻，从而掩模131的端部与半导体层103的凹部以及端部、n+层104a、104b、源电极层或漏电极层105a、105b的端部一致，而成为连续的形状。
接下来，优选以200℃至600℃，典型的是300℃至500℃进行热处理。在此放置在炉中，在氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行In-Ga-Zn-O类非单晶膜的原子级的重新排列。由于借助于该热处理而释放阻碍载流子迁移的应变，所以在此的热处理(还包括光退火)是重要的。另外，进行热处理的时序只要在形成第二In-Ga-Zn-O类非单晶膜之后，就没有特别的限制，例如也可以在形成像素电极之后进行。
再者，还可以对露出的半导体层103的沟道形成区进行氧自由基处理。可以通过进行氧自由基处理将薄膜晶体管设定为常关(normally-off)。另外，可以通过进行自由基处理修复对半导体层103进行蚀刻时的损伤。自由基处理优选在02、N2O、或包含氧的N2、He、Ar气氛下进行。另外，还可以在上述气氛中添加了Cl2、CF4的气氛下进行。另外，优选在无偏压下进行自由基处理。
通过上述工序可以制造将半导体层103作为沟道形成区的薄膜晶体管170。图6A示出该阶段的截面图。另外，图9相当于该阶段的俯视图。
另外，在第二蚀刻工序中，在端子部中留有与半导体层103相同材料的端子层124、与n+层104a、104b相同材料的端子123以及与源电极层或漏电极层105a、105b相同材料的第二端子122。另外，第二端子122与源极布线(包括源电极层或漏电极层105a、105b的布线)电连接。
另外，由于可以通过使用利用多级灰度掩模而形成的具有多种(典型的是两种)厚度的区域的抗蚀剂掩模，可以减少抗蚀剂掩模数，从而可以谋求工序的简化以及低成本化。
接下来，去除掩模131，形成覆盖薄膜晶体管170的保护绝缘层107。保护绝缘层107可以使用利用溅射法等形成的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜或氧化钽膜等。
接着，进行第三光刻工序，形成抗蚀剂掩模，通过栅极绝缘层102以及保护绝缘层107的蚀刻形成到达漏电极层105b的接触孔125。另外，通过该蚀刻还形成到达第二端子122的接触孔127以及到达第一端子121的接触孔126。图6B示出该阶段中的截面图。
接下来，去除抗蚀剂掩模，然后进行透明导电膜的成膜。作为透明导电膜的材料，利用溅射法或真空蒸镀法等使用氧化铟(In2O3)、氧化铟-氧化锡合金(缩写为In2O3-SnO2、ITO)来形成。使用盐酸类的溶液进行上述材料的蚀刻处理。但是，因为ITO的蚀刻尤其容易产生残渣，所以也可以使用氧化铟-氧化锌合金(In2O3-ZnO)，以改善蚀刻加工性。
接着，进行第四光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分，而形成像素电极层110。
另外，在该第四光刻工序中，以在电容部中的栅极绝缘层102及保护绝缘层107为电介质，并由电容布线108和像素电极层110形成存储电容。
另外，在该第四光刻工序中，使用抗蚀剂掩模覆盖第一端子和第二端子并将形成在端子部的透明导电膜128、129残留。透明导电膜128、129成为用于与FPC连接的电极或布线。形成在第一端子121上的透明导电膜128成为用作栅极布线的输入端子的连接用端子电极。形成在第二端子122上的透明导电膜129是用作源极布线的输入端子的连接用端子电极。
接着，去除抗蚀剂掩模，图6C示出该阶段中的截面图。另外，图10相当于该阶段的俯视图。
另外，图11A和11B分别示出该阶段的栅极布线端子部的俯视图和截面图。图11A相当于沿着图11B中的E1-E2线的截面图。在图11A中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图11A中，在端子部中，由与栅极布线相同材料形成的第一端子151与由与源极布线相同材料形成的连接电极层153隔着栅极绝缘层152、半导体层157以及n+层158重叠，并通过透明导电膜155导通。另外，图6C所示的透明导电膜128与第一端子121所接触的部分，对应于图11A的透明导电膜155与第一端子151所接触的部分。
另外，图11C和11D分别示出与图6C所示的源极布线端子部相异的源极布线端子部的俯视图和截面图。另外，图11C相当于沿着图11D中的F1-F2线的截面图。在图11C中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图11C中，在端子部中，由与栅极布线相同材料形成的电极层156，在与源极布线电连接的第二端子150的下方隔着栅极绝缘层152、半导体层157以及n+层158重叠。电极层156不与第二端子150电连接，通过将电极层156设定为与第二端子150不同的电位，例如浮置、GND、0V等，可以形成防止杂波的电容或防止静电的电容。另外，第二端子150通过保护绝缘膜154的开口部与透明导电膜155电连接。
对应于像素密度设置多个栅极布线、源极布线以及电容布线。另外，在端子部中，排列多个与栅极布线同电位的第一端子、与源极布线同电位的第二端子、与电容布线同电位的第三端子等而配置。各个端子的数目，可以分别设定为任意的数目，实施者可以适当地作出决定。
如此通过四次的光刻工序，使用四个光掩模，可以完成具有底栅型的n沟道型薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部以及存储电容。并且，通过将上述像素薄膜晶体管部和存储电容分别对应于每个像素以矩阵状配置而形成像素部，可以形成用来制造有源矩阵型的显示装置的一个衬底。在本说明书中，为了方便将该衬底称为有源矩阵衬底。
当制造有源矩阵型的液晶显示装置时，在有源矩阵衬底与设置有对置电极的对置衬底之间设置液晶层，将有源矩阵衬底与对置衬底固定。另外，将与设置在对置衬底上的对置电极电连接的共同电极设置在有源矩阵衬底上，并将与共同电极电连接的第四端子设置在端子部。该第四端子是用来将共同电极设定为固定电位，例如设定为GND、0V等的端子。
另外，本发明的一个方式不局限于图10的像素结构，图12示出与图10不同的俯视图的例子。图12中不设置电容布线，而是像素电极层与相邻的像素的栅极布线隔着保护绝缘膜以及栅极绝缘层重叠的存储电容的例子，此时，可以省略电容布线以及与电容布线连接的第三端子。另外，在图12中，与图10相同的部分使用相同的附图标记进行说明。
在有源矩阵型的液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形成显示图案。具体地通过对选择的像素电极以及对应于该像素电极的对置电极之间施加电压，配置在像素电极与对置电极之间的液晶层进行光学调制，该光学调制作为显示图案被观察者确认。
当液晶显示装置显示动态图像时，由于液晶分子本身响应较慢，所以存在出现余像或出现动态图像模糊的问题。为了改善液晶显示装置的动态图像特性，有被称为插黑的驱动技术，该插黑是指每隔一个帧地进行整个画面的黑色显示的技术。
另外，还有一种被称为倍速驱动的驱动技术，通过该技术将垂直同步频率增加到1.5倍以上，优选增加到2倍以上，来改善动态图像特性。
另外，为了改善液晶显示装置的动态图像特性，还有一种作为背光灯，使用多个LED(发光二极管)光源或多个EL光源等构成面光源，将构成面光源的各个光源独立地在一个帧周期内进行间歇发光驱动的驱动技术。作为面光源，可以使用三种以上的LED或白色发光LED。由于可以独立地控制多个LED，所以可以使LED的发光时序配合液晶层的光学调制的切换时序同步进行。由于该驱动技术可以将LED部分地关断，所以尤其是当显示一个画面中的黑色显示区域的比率高的映像时，可以实现低耗电量。
通过组合上述驱动技术，可以比现有液晶显示装置进一步改善液晶显示装置的动态图像特性等的显示特性。
通过本实施方式得到的n沟道型晶体管，将In-Ga-Zn-O类非单晶膜用作沟道形成区，并具有良好的动态特性，所以可以组合这些驱动技术。
另外，当制造发光显示装置时，由于将有机发光元件的一个电极(也称为阴极)设定为低电源电位，例如GND、0V等，所以在端子部设置有用来将阴极设定为低电源电位，例如GND、0V等的第四端子。另外，当制造发光显示装置时，在源极布线和栅极布线的基础上还设置电源供给线。所以，在端子部中设置与电源供给线电连接的第五端子。
如本实施方式所示，通过形成使用氧化物半导体的薄膜晶体管，可以降低制造成本。
如本实施方式所示，通过采用使用多级灰度掩模形成的具有多种(典型的是两种)厚度的区域的抗蚀剂掩模，可以缩减抗蚀剂掩模数，而可以谋求工序的简化以及低成本化。由此，可以以低成本且高生产率地制造具有可靠性的半导体装置。
本实施方式可以与其他的实施方式所记载的结构适当地组合而实施。
实施方式4
下面，在本实施方式中说明在半导体装置的一个例子的显示装置中，在同一衬底上至少制造设置在驱动电路的一部分的薄膜晶体管以及设置在像素部的薄膜晶体管的例子。
根据实施方式1至实施方式3形成配置在像素部中的薄膜晶体管。此外，因为实施方式1至或实施方式3所示的薄膜晶体管是n沟道型TFT，所以将驱动电路中的可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。
图14A示出半导体装置的一个例子的有源矩阵型液晶显示装置的框图的一例。图14A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择了的像素的视频信号输入的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸地配置的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302在行方向上延伸地配置的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接，并具有对应于信号线S1-Sm以及扫描线G1-Gn配置为矩阵形的多个像素(未图示)。并且，各个像素与信号线Sj(信号线S1-Sm中任一个)、扫描线Gi(扫描线G1-Gn中任一个)连接。
此外，实施方式1至实施方式3所示的薄膜晶体管是n沟道型TFT，参照图15说明由n沟道型TFT构成的信号线驱动电路。
图15所示的信号线驱动电路包括：驱动器IC5601；开关群5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关群5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关群5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关群5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至布线5621_M中任一个)分别通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
另外，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
另外，驱动器IC5601优选形成在单晶衬底上。再者，开关群5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通过FPC等连接驱动器IC5601和开关群5602_1至5602_M。
接着，参照图16的时序图说明图15所示的信号线驱动电路的工作。另外，图16的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图15的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图16相同的工作。
另外，图16的时序图示出第J列布线5621_J分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
另外，图16的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通·截止的时序5703a、第二薄膜晶体管5603b的导通·截止的时序5703b、第三薄膜晶体管5603c的导通·截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
另外，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，对布线5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-1，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj+1。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-1、Data_j、Data_j+1。
如图16所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，图15的信号线驱动电路通过将一个栅极选择期间分割为三个而可以在一个栅极选择期间中将视频信号从一个布线5621输入到三个信号线。因此，图15的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，图15的信号线驱动电路可以提高可靠性、成品率等。
另外，只要能够如图15所示，将一个栅极选择期间分割为多个子选择期间，并在多个子选择期间的每一个中从某一个布线分别将视频信号输入到多个信号线，就不限制薄膜晶体管的配置、数量及驱动方法等。
例如，当在三个以上的子选择期间的每一个期间中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用于控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一个例子，也可以如图17的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图17的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通·截止的时序5803a、第二薄膜晶体管5603b的导通·截止的时序5803b、第三薄膜晶体管5603c的导通·截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图17所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，因为应用图17的时序图的图15的信号线驱动电路可以通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。另外，在图17中，使用相同的附图标记来表示与图16相同的部分，而省略对于相同的部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接有一条线用的像素的晶体管的栅电极。而且，由于需要将一条线用的像素的晶体管一齐导通，因此使用能够产生大电流的缓冲器。
参照图18和图19说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图18示出移位寄存器的电路结构。图18所示的移位寄存器由触发器触发器5701_1至5701_n多个触发器构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图18的移位寄存器的连接关系。在图18的移位寄存器的第i级触发器5701_i(触发器5701_1至5701_n中任一个)中，图19所示的第一布线5501连接到第七布线5717_i-1，图19所示的第二布线5502连接到第七布线5717_i+1，图19所示的第三布线5503连接到第七布线5717_i，并且图19所示的第六布线5506连接到第五布线5715。
此外，在奇数级的触发器中图19所示的第四布线5504连接到第二布线5712，在偶数级的触发器中其连接到第三布线5713，并且图19所示的第五布线5505连接到第四布线5714。
但是，第一级触发器5701_1的图19所示的第一布线5501连接到第一布线5711，而第n级触发器5701_n的图19所示的第二布线5502连接到第六布线5716。
另外，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，图19示出图18所示的触发器的详细结构。图19所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。另外，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅极-源极间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。
接着，下面示出图19所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，并且第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
另外，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部分为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极及第八薄膜晶体管5578的第二电极的连接部作为节点5544。
另外，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
此外，也可以仅使用实施方式1所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，实施方式1所示的n沟道型TFT为In-Ga-Zn-O类非单晶膜，利用源区或漏区减少寄生电容，因此频率特性(称为f特性)高。例如，由于可以使使用实施方式6所示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用于驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用于驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。另外，通过多个扫描线驱动电路向同一扫描线输出信号，有利于显示装置的大型化。
此外，在制造半导体装置的一个例子的有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图14B示出有源矩阵型发光显示装置的框图的一例。
图14B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
在输入到图14B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用区域灰度法或时间灰度法进行灰度级显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度级显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度级显示。
因为发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合于时间灰度法。在具体地采用时间灰度法进行显示的情况下，将一个帧周期分割为多个子帧周期。然后，根据视频信号，在各子帧周期中使像素的发光元件处于发光或非发光状态。通过将一个帧周期分割为多个子帧周期，可以利用视频信号控制在一个帧周期中像素实际上发光的期间的总长度，并可以显示灰度级。
另外，在图14B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个开关TFT时，使用第一扫描线驱动电路5402生成输入到一个开关TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一个开关TFT的栅极布线的第二扫描线的信号。但是，也可以共同使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，也可以使用多个扫描线驱动电路分别生成输入到多个第一扫描线的所有信号。
此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用实施方式1至实施方式3所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、耗电量比其他的显示装置小、可形成为薄且轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施加电场使微囊中的粒子互相向相反方向移动，以仅显示集合在一方的粒子的颜色。另外，第一粒子或第二粒子包含染料，且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中，介电常数高的物质移动到高电场区。电泳显示器不需要液晶显示装置所需的偏振片和对置衬底，从而可以使其厚度和重量减少一半。
将在溶剂中分散有上述微囊的溶液称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊以使微囊夹在两个电极之间，而完成有源矩阵型显示装置，通过对微囊施加电场可以进行显示。例如，可以使用根据实施方式1至实施方式3的薄膜晶体管而得的有源矩阵衬底。
此外，作为微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
通过上述工序，可以制造作为半导体装置可靠性高的显示装置。
本实施方式可以与其他的实施方式所记载的结构适当地组合而实施。
实施方式5
可以通过制造薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路来制造具有显示功能的半导体装置(也称为显示装置)。此外，可以将薄膜晶体管的驱动电路的一部分或整体一体形成在与像素部同一衬底上，来形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范围内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)元件、有机EL元件等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，关于在制造该显示装置的过程中相当于显示元件完成之前的一个方式的元件衬底，该元件衬底在多个像素中分别具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，或其他任何方式。
另外，本说明书中的显示装置是指图像显示器件、显示器件、或光源(包括照明装置)。另外，显示装置还包括安装有连接器诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(Tape Automated Bonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板设置于TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，参照图22A至22C说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图22A和22B是一种面板的俯视图，其中利用密封材料4005将形成在第一衬底4001上的作为半导体层包含实施方式1所示的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在与第二衬底4006之间。图22C相当于沿着图22A和22B的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另外准备的衬底上。
另外，对于另外形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图22A是通过COG方法安装信号线驱动电路4003的例子，而图22B是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图22C中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。薄膜晶体管4010、4011上设置有绝缘层4020、4021。
薄膜晶体管4010、4011可以使用作为半导体层包含In-Ga-Zn-O类非单晶膜的可靠性高的实施方式3所示的薄膜晶体管。另外还可以使用实施方式1或实施方式2所示的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。另外，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
另外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF薄膜或聚酯薄膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。另外，还可以使用球状间隔物。另外，对置电极层4031与与薄膜晶体管4010设置在同一衬底上的共同电位线电连接。使用共同连接部，可以通过配置在一对衬底间的导电粒子，使对置电极层4031与共同电位线电连接。另外，导电粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示为蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5重量％以上的手性试剂的液晶组成物用于液晶层4008。包含显示为蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，虽然本实施方式为用于透过型液晶显示装置的例子，但是还可以用于反射型液晶显示装置或半透过型液晶显示装置。
另外，虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑矩阵的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖通过实施方式3得到的薄膜晶体管，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。使用溅射法并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜，即可。虽然在本实施方式中示出使用溅射法来形成保护膜的例子，但是并不局限于此而可以使用各种方法形成。
这里，作为保护膜形成叠层结构的绝缘层4020。在此，使用溅射法形成氧化硅膜作为绝缘层4020的第一层。当使用氧化硅膜作为保护膜时，有防止用作源电极层和漏电极层的铝膜的小丘的效果。
另外，形成绝缘层作为保护膜的第二层。在此，使用溅射法形成氮化硅膜作为绝缘层4020的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区中而TFT的电特性变化。
另外，也可以在形成保护膜之后进行半导体层的退火(300℃至400℃)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘膜4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
另外，硅氧烷基树脂相当于以硅氧烷基材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷基树脂还可以使用有机基(例如烷基或芳基)或氟基作为取代基。此外，有机基也可以包括氟基。
至于绝缘膜4021的形成方法并没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊涂机、帘涂机、刮刀涂布机等来形成。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进行半导体层的退火(300℃至400℃)。通过兼作绝缘层4021的焙烧工序和半导体层的退火，可以高效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另外形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且布线4016由与薄膜晶体管4010、4011的栅电极层相同的导电膜形成。另外，连接端子电极4015以及端子电极4016形成在n+层4025以及半导体层4026上。
连接端子4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图22A至22C中示出另外形成信号线驱动电路4003并将其安装在第一衬底4001的例子，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路而安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图23示出使用根据本说明书所公开的制造方法制造的TFT衬底2600来构成用作半导体装置的液晶显示模块的一个例子。
图23是液晶显示模块的一个例子，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、漫射片2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，还可以在偏振片和液晶层之间夹有相位差板的状态下进行层叠。
液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向构型；PatternedVertical Alignment)模式、ASM(轴对称排列微单元；Axially Symmetric aligned Micro-cell)模式、OCB(光学补偿弯曲；Optically Compensated Birefringence)模式、FLC(铁电性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反铁电性液晶；Anti FerroelectricLiquid Crystal)模式等。
通过上述工序，可以制造可靠性高的液晶显示面板作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式6
在本实施方式中，作为半导体装置示出电子纸的例子。
在图13中，作为半导体装置的例子示出有源矩阵型电子纸。可以与实施方式3所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管581，并且该薄膜晶体管581是作为半导体层包含In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。此外，也可以应用实施方式1或实施方式2所示的薄膜晶体管作为本实施方式的薄膜晶体管581。
图13的电子纸是采用扭转球显示方式的显示装置的例子。扭转球显示方式是指一种方法，其中将一个半球表面为黑色而另一半球表面为白色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
设置在衬底580上的薄膜晶体管581是底栅结构的薄膜晶体管，并通过源电极层或漏电极层与第一电极层587在形成在绝缘层583、绝缘层584以及绝缘层585中的开口互相接触而电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a和白色区590b，其周围包括充满了液体的空洞594，并且球形粒子589的周围充满了树脂等的填充材料595(参照图13)。在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。设置在衬底596上的第二电极层588与与薄膜晶体管581设置在同一衬底580上的共同电位线电连接。使用共同连接部，可以通过配置在一对衬底间的导电粒子，使第二电极层588与共同电位线电连接。
此外，还可以使用电泳元件来代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带有正电的白色微粒以及带有负电的黑色微粒。当对于设置在第一电极层和第二电极层之间的微囊由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，其耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不给显示部供应电源，也能够保持显示过一次的图像，因此，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发射源，也能够储存显示过的图像。
通过上述工序，可以制造可靠性高的电子纸作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式7
在本实施方式中，示出发光显示装置的例子作为半导体装置。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对置电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)重新结合，发光有机化合物达到激发态，并且当该激发态恢复到基态时，获得发光。根据这种机理，该发光元件被称为电流激发型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有由电介质层夹住发光层并还利用电极夹住该发光层的结构，且其发光机理是利用金属离子的内层电子跃迁的定域型发光。另外，在此使用有机EL元件作为发光元件而进行说明。
图20示出可以使用数字时间灰度级驱动的像素结构的一个例子作为半导体装置的例子。
对可以使用数字时间灰度级驱动的像素的结构以及像素的工作进行说明。这里示出在一个像素中使用两个将氧化物半导体层(In-Ga-Zn-O类非单晶膜)用作沟道形成区的n沟道型的晶体管的例子。
像素6400包括开关用晶体管6401、驱动用晶体管6402、发光元件6404以及电容元件6403。在开关用晶体管6401中，栅极与扫描线6406连接，第一电极(源电极以及漏电极中的一方)与信号线6405连接，第二电极(源电极以及漏电极的另一方)与驱动用晶体管6402的栅极连接。在驱动用晶体管6402中，栅极通过电容元件6403与电源线6407连接，第一电极与电源线6407连接，第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接。
另外，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。另外，低电源电位是指，以电源线6407所设定的高点源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使发光元件6404产生流过以使发光元件6404发光，以高电源电位与低电源电位的电位差为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动用晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动用晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动用晶体管6402的栅极输入能够使驱动用晶体管6402充分成为导通或截止的两个状态的视频信号。即，驱动用晶体管6402在线形区域进行工作。由于驱动用晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动用晶体管6402的栅极上。另外，对信号线6405施加(电源线电压+驱动用晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图20相同的像素结构。
当进行模拟灰度级驱动时，对驱动用晶体管6402的栅极施加(发光元件6404的正向电压+驱动用晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指，设定为所希望的亮度时的电压，至少包含正向阈值电压。另外，通过输入使驱动用晶体管6402在饱和区域工作的视频信号，可以在发光元件6402中产生电流。为了使驱动用晶体管6402在饱和区域进行工作，将电源线6407的电位设定为高于驱动用晶体管6402的栅极电位。通过将视频信号设定为模拟方式，可以在发光元件6404中产生根据视频信号的电流，而进行模拟灰度级驱动。
另外，图20所示的像素结构不局限于此。例如，还可以对图20所示的像素添加开关、电阻元件、电容元件、晶体管或逻辑电路等。
接着，参照图21A至21C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。可以与实施方式3所示的薄膜晶体管同样地制造用于图21A、21B和21C的半导体装置的驱动TFT的TFT7001、7011、7021，并且这些TFT是包括实施方式3所示的作为半导体层包括In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。此外，也可以应用实施方式1或实施方式2所示的薄膜晶体管用作TFT7001、7011、7021。
为了取出发光，发光元件的阳极或阴极的至少一方是透明的即可。而且，在衬底上形成薄膜晶体管及发光元件，并且有如下结构的发光元件，即从与衬底相反的面取出发光的顶部发射、从衬底一侧的面取出发光的底部发射以及从衬底一侧及与衬底相反的面取出发光的双面发射。像素结构可以应用于任何发射结构的发光元件。
参照图21A说明顶部发射结构的发光元件。
在图21A中示出当驱动TFT的TFT7001为n型且从发光元件7002发射的光穿过到阳极7005一侧时的像素的截面图。在图21A中，发光元件7002的阴极7003(像素电极)和驱动TFT的TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005(共同电极)。至于阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、CaF、MgAg、AlLi等。而且，发光层7004可以由单层或多层的叠层构成。在由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。另外，不需要设置所有这种层。使用透过光的具有透光性的导电材料形成阳极7005，例如也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图21A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图21B说明底部发射结构的发光元件。示出在驱动TFT7011是n型，且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图21B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。另外，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用来反射光或遮光的屏蔽膜7016。与图21A的情况同样地，至于阴极7013，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图21A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图21A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图21B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图21C说明双面发射结构的发光元件。在图21C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。与图21A的情况同样地，至于阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图21A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图21A同样地使用透过光的具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图21C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧的双方。
另外，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
另外，在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
另外，本实施方式所示的半导体装置不局限于图21A至21C所示的结构而可以根据本说明书所公开的技术思想进行各种变形。
接着，参照图24A和24B说明相当于半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图24A是一种面板的俯视图，其中利用密封材料将形成在第一衬底上的薄膜晶体管及发光元件密封在与第二衬底之间。图24B相当于沿着图24A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样为了不暴露于大气，优选由气密性高且脱气少的保护薄膜(贴合薄膜、紫外线硬化树脂薄膜等)或覆盖材料来进行封装(密封)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图24B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510可以使用作为半导体层包含In-Ga-Zn-O类非单晶膜的可靠性高的实施方式3所示的薄膜晶体管。此外还可以使用实施方式1或实施方式2所示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。另外，虽然发光元件4511的结构为第一电极层4517、电致发光层4512和第二电极层4513的叠层结构，但其不局限于本实施方式所示的结构。可以根据从发光元件4511取出的光的方向等适当地改变发光元件4511的结构。
分隔壁4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷而形成。特别优选的是，以如下条件形成分隔壁4520：使用感光性的材料，并在第一电极层4517上形成开口部，且使该开口部的侧壁成为具有连续曲率的倾斜面。
电致发光层4512既可以由单层构成，又可以由多层的叠层构成。
为了不使氧、氢、水分、二氧化碳等侵入到发光元件4511，可以在第二电极层4513以及分隔壁4520上形成保护膜。可以形成氮化硅膜、氮氧化硅膜、DLC膜等作为保护膜。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电子4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，端子电极4516由与薄膜晶体管4509、4510所具有的源电极层和漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。
位于从发光元件4511的取出光的方向上的第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)等。在本实施方式中，作为填料4507使用氮。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理利用表面的凹凸来扩散反射光并降低眩光。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路而安装。此外，也可以另外仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装。本实施方式不局限于图24A和24B的结构。
通过上述工序，可以制造可靠性高的发光显示装置(显示面板)作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式8
本说明书所公开的半导体装置的可以应用于电子纸。电子纸可以用于用来显示信息的各种领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车内广告、信用卡等的各种卡片中的显示等。图25A和25B以及图26示出电子设备的一个例子。
图25A示出使用电子纸制造的招贴2631。在广告介质是纸的印刷物的情况下用手进行广告的交换，但是如果使用本说明书所公开的电子纸，则可以在短时间内改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，招贴也可以采用以无线的方式收发信息的结构。
此外，图25B示出电车等的交通工具的车内广告2632。在广告介质是纸的印刷物的情况下用手进行广告的交换，但是如果使用本说明书所公开的电子纸，则可以在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，车内广告也可以采用以无线的方式收发信息的结构。
另外，图26示出电子书籍2700的一个例子。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图26中的显示部2705)中可以显示文章，而在左边的显示部(图26中的显示部2707)中可以显示图像。
此外，在图26中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
实施方式9
本说明书所公开的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图27A示出电视装置9600的一个例子。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另外提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的映像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图27B示出数码相框9700的一个例子。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。这种结构也可以组装到与显示部同一个面，但是通过将其设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有使用数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数字相框9700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图28A示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图28A所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备本说明书所公开的半导体装置的结构即可，且可以采用适当地设置有其它附属设备的结构。图28A所示的便携式游戏机具有如下功能：读出存储在记录介质中的程序或数据并将其显示在显示部上；以及通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图28A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图28B示出大型游戏机的一种的自动赌博机9900的一个例子。在自动赌博机9900的框体9901中安装有显示部9903。另外，自动赌博机9900还具备如起动杆或停止开关等的操作单元、投币口、扬声器等。当然，自动赌博机9900的结构不局限于此，只要采用至少具备本说明书所公开的半导体装置的结构即可，且可以采用适当地设置有其它附属设备的结构。因此，可以采用适当地设置有其它附属设备的结构。
图29A示出移动电话机1000的一个例子。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图29A所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来打电话或进行电子邮件的输入等的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示+输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，来判断移动电话机1000的方向(竖向还是横向)，从而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式来进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，而可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测光源，也可以拍摄手指静脉、手掌静脉等。
图29B也是移动电话机的一个例子。图29B的移动电话机，在框体9411中具有包括显示部9412以及操作钮9413的显示装置9410，在框体9401中具有包括操作钮9402、外部输入端子9403、麦克9404、扬声器9405以及来电话时发光的发光部9406的通信装置9400，具有显示功能的显示装置9410与具有电话功能的通信装置9400可以沿着箭头所指的两个方向分离。所以可以将显示装置9410和通信装置9400的短轴互相连接，或将显示装置9410和通信装置9400的长轴互相连接。另外，当仅需要显示功能时，可以将通信装置9400和显示装置9410分开而单独使用显示装置9410。通信装置9400和显示装置9410可以通过无线通信或有线通信来进行图像或输入信息的接收，并分别具有可进行充电的电池。
本说明书根据2008年10月24日在日本专利局受理的日本专利申请编号2008-274634而制作，所述申请内容包括在本说明书中。

Claims (10)

1.一种半导体装置的制造方法，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在包括氩气体的气氛中对所述栅极绝缘层进行反溅射处理；
在进行所述反溅射处理之后，在所述栅电极层上形成氧化物半导体膜；
在所述栅电极层上形成导电膜；
在所述栅极绝缘层、所述氧化物半导体膜以及所述导电膜上形成第一掩模层；
使用所述第一掩模层在第一蚀刻工序中对所述氧化物半导体膜以及所述导电膜进行蚀刻，以形成氧化物半导体层以及导电层；
对所述第一掩模层进行灰化以形成第二掩模层；
使用所述第二掩模层在第二蚀刻工序中对所述氧化物半导体层以及所述导电层进行蚀刻，以形成所述氧化物半导体层中的凹部、源电极层以及漏电极层；以及
对所述氧化物半导体层的所述凹部进行氧自由基处理，从而获得在其沟道形成区中包括所述氧化物半导体层的常关晶体管，
其中，所述第一掩模层使用曝光掩模形成，
并且，在所述第一蚀刻工序中使用利用蚀刻液的湿蚀刻，
并且，在所述第二蚀刻工序中使用利用蚀刻气体的干蚀刻，
并且，具有所述凹部的所述氧化物半导体层包括：
在所述源电极层和所述漏电极层之间的第一区域；
与所述源电极层和所述漏电极层重叠的第二区域；以及
不与所述源电极层和所述漏电极层重叠并且延伸超出所述源电极层或所述漏电极层的端部的第三区域，
并且，所述第一区域薄于所述第二区域，
并且，所述氧化物半导体层的所述第三区域的锥形角不同于所述源电极层或所述漏电极层的所述端部的锥形角。
2.根据权利要求1所述的半导体装置的制造方法，其中所述氧化物半导体膜含有铟、镓及锌。
3.一种半导体装置的制造方法，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在包括氩气体的气氛中对所述栅极绝缘层进行反溅射处理；
在进行所述反溅射处理之后，在所述栅电极层上形成第一氧化物半导体膜和第二氧化物半导体膜；
在所述栅电极层上形成导电膜；
在所述栅极绝缘层、所述第一氧化物半导体膜、所述第二氧化物半导体膜以及所述导电膜上形成第一掩模层；
使用所述第一掩模层在第一蚀刻工序中对所述第一氧化物半导体膜、所述第二氧化物半导体膜以及所述导电膜进行蚀刻，以形成第一氧化物半导体层、第二氧化物半导体层以及导电层；
对所述第一掩模层进行灰化以形成第二掩模层；
使用所述第二掩模层在第二蚀刻工序中对所述第一氧化物半导体层、所述第二氧化物半导体层以及所述导电层进行蚀刻，以形成所述第一氧化物半导体层中的凹部、源区、漏区、源电极层以及漏电极层；以及
对所述第一氧化物半导体层的所述凹部进行氧自由基处理，从而获得在其沟道形成区中包括所述第一氧化物半导体层的常关晶体管，
其中，所述第一掩模层使用曝光掩模形成，
并且，在所述第一蚀刻工序中使用利用蚀刻液的湿蚀刻，
并且，在所述第二蚀刻工序中使用利用蚀刻气体的干蚀刻，
并且，具有所述凹部的所述第一氧化物半导体层包括：
在所述源电极层和所述漏电极层之间的第一区域；
与所述源电极层和所述漏电极层重叠的第二区域；以及
不与所述源电极层和所述漏电极层重叠并且延伸超出所述源电极层或所述漏电极层的端部的第三区域，
并且，所述第一区域薄于所述第二区域，
并且，所述第一氧化物半导体层的所述第三区域的锥形角不同于所述源电极层或所述漏电极层的所述端部的锥形角。
4.根据权利要求3所述的半导体装置的制造方法，其中所述第一氧化物半导体膜以及所述第二氧化物半导体膜分别含有铟、镓及锌。
5.根据权利要求3所述的半导体装置的制造方法，其中所述第一氧化物半导体膜的电导率低于所述第二氧化物半导体膜的电导率。
6.根据权利要求1或3所述的半导体装置的制造方法，其中所述蚀刻气体含有氯。
7.根据权利要求1或3所述的半导体装置的制造方法，其中所述蚀刻气体含有氧。
8.根据权利要求1或3所述的半导体装置的制造方法，其中在所述第一蚀刻工序中使用磷酸、醋酸以及硝酸的混合溶液作为所述蚀刻液。
9.根据权利要求1或3所述的半导体装置的制造方法，其中所述曝光掩模使用半色调掩模或灰色调掩模。
10.根据权利要求1或3所述的半导体装置的制造方法，其中所述气氛包括氧。
CN201510834526.4A 2008-10-24 2009-10-26 半导体装置的制造方法 Expired - Fee Related CN105448969B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-274634 2008-10-24
JP2008274634 2008-10-24
CN200910207327A CN101728278A (zh) 2008-10-24 2009-10-26 半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910207327A Division CN101728278A (zh) 2008-10-24 2009-10-26 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN105448969A CN105448969A (zh) 2016-03-30
CN105448969B true CN105448969B (zh) 2019-05-03

Family

ID=42116613

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510834526.4A Expired - Fee Related CN105448969B (zh) 2008-10-24 2009-10-26 半导体装置的制造方法
CN200910207327A Pending CN101728278A (zh) 2008-10-24 2009-10-26 半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200910207327A Pending CN101728278A (zh) 2008-10-24 2009-10-26 半导体装置的制造方法

Country Status (5)

Country Link
US (3) US8242494B2 (zh)
JP (7) JP2010123932A (zh)
KR (4) KR101667909B1 (zh)
CN (2) CN105448969B (zh)
TW (1) TWI509701B (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI650848B (zh) 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105679834A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102484139B (zh) 2009-10-08 2016-07-06 株式会社半导体能源研究所 氧化物半导体层及半导体装置
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102378013B1 (ko) 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102037048B1 (ko) 2009-11-13 2019-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2507822B1 (en) 2009-12-04 2016-08-31 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method of semiconductor device
KR101523358B1 (ko) 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
KR101107170B1 (ko) 2010-05-04 2012-01-25 삼성모바일디스플레이주식회사 스퍼터링 시스템 및 스퍼터링 방법
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
CN102437114B (zh) * 2010-09-29 2014-05-07 薛英家 薄膜晶体管基板的制造方法
TWI416736B (zh) * 2010-11-19 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
US8461630B2 (en) 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101749387B1 (ko) 2010-12-03 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101844953B1 (ko) 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5825812B2 (ja) * 2011-03-24 2015-12-02 株式会社Ｊｏｌｅｄ 表示装置の製造方法
JP5886128B2 (ja) * 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140071490A (ko) * 2011-10-07 2014-06-11 에이에스엠엘 네델란즈 비.브이. 방사선 소스
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI445175B (zh) 2011-11-11 2014-07-11 Au Optronics Corp 主動元件
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6199583B2 (ja) * 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
CN102751240B (zh) 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR102099860B1 (ko) * 2012-07-03 2020-04-13 아이엠이씨 브이제트더블유 박막 트랜지스터의 제작 방법
CN102881653B (zh) * 2012-09-28 2015-02-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR102072099B1 (ko) 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR102079715B1 (ko) * 2013-02-13 2020-02-20 삼성전자주식회사 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102120809B1 (ko) * 2013-10-15 2020-06-09 삼성전자주식회사 광학필름의 이미지 블러 평가 방법 및 이미지 블러가 감소된 광학 필름
US9276128B2 (en) 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
KR102232539B1 (ko) 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN103700625A (zh) * 2013-12-23 2014-04-02 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102333443B1 (ko) * 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자의 제조 방법
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR102653836B1 (ko) * 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US9704839B2 (en) * 2015-11-18 2017-07-11 Infineon Technologies Ag Semiconductor devices for integration with light emitting chips and modules thereof
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
US9916986B2 (en) 2016-06-27 2018-03-13 International Business Machines Corporation Single or mutli block mask management for spacer height and defect reduction for BEOL
KR101800656B1 (ko) * 2016-08-09 2017-11-23 하이엔드테크놀로지(주) 포토레지스트 음각패턴 및 표면개질을 이용한 금속메쉬 타입 투명 전도막 제조방법 및 이에 의해 제조되는 투명 전도막
CN117279467A (zh) 2016-10-07 2023-12-22 株式会社半导体能源研究所 玻璃衬底的清洗方法、半导体装置的制造方法及玻璃衬底
CN107369715A (zh) * 2017-07-13 2017-11-21 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管的制造方法
US10957712B2 (en) * 2017-08-02 2021-03-23 Sharp Kabushiki Kaisha Substrate and method for producing substrate
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
US11349006B2 (en) * 2018-03-02 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2019179695A (ja) * 2018-03-30 2019-10-17 株式会社ジャパンディスプレイ 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
CN111029300B (zh) * 2019-11-19 2022-09-09 Tcl华星光电技术有限公司 薄膜晶体管基板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1804709A (zh) * 2000-05-12 2006-07-19 株式会社日立制作所 液晶显示装置及其制造方法
CN101283388A (zh) * 2005-10-05 2008-10-08 出光兴产株式会社 Tft基板及tft基板的制造方法

Family Cites Families (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5256897A (en) * 1988-11-28 1993-10-26 Hitachi, Ltd. Oxide superconducting device
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JP2558995B2 (ja) * 1992-07-14 1996-11-27 松下電器産業株式会社 薄膜トランジスタの製造方法
JPH06196451A (ja) * 1992-12-24 1994-07-15 Hitachi Ltd 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法
JP2642849B2 (ja) * 1993-08-24 1997-08-20 株式会社フロンテック 薄膜の製造方法および製造装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US6124606A (en) * 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6359672B2 (en) * 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100739366B1 (ko) * 1999-12-20 2007-07-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4267242B2 (ja) * 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP3771456B2 (ja) * 2001-03-06 2006-04-26 株式会社日立製作所 液晶表示装置及び薄膜トランジスタの製造方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6623653B2 (en) 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6767847B1 (en) * 2002-07-02 2004-07-27 Taiwan Semiconductor Manufacturing Company Method of forming a silicon nitride-silicon dioxide gate stack
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100892087B1 (ko) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4936643B2 (ja) * 2004-03-02 2012-05-23 株式会社リコー 半導体装置及びその製造方法
CN103121799A (zh) * 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4305338B2 (ja) * 2004-09-08 2009-07-29 カシオ計算機株式会社 酸化亜鉛膜のパターニング方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
KR101298940B1 (ko) * 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP5171258B2 (ja) 2005-12-02 2013-03-27 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
TWI298545B (en) 2006-04-24 2008-07-01 Au Optronics Corp Method for fabricating a thin film transistor
US7875931B2 (en) * 2006-04-28 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with isolation using impurity
JP5364242B2 (ja) 2006-04-28 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2020686B1 (en) * 2006-05-25 2013-07-10 Fuji Electric Co., Ltd. Thin film transistor and its production method
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP1883109B1 (en) * 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8530891B2 (en) * 2007-04-05 2013-09-10 Idemitsu Kosan Co., Ltd Field-effect transistor, and process for producing field-effect transistor
KR101392291B1 (ko) * 2007-04-13 2014-05-07 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막트랜지스터기판의 제조방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US9306078B2 (en) * 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
KR101722913B1 (ko) 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20220110330A (ko) 2008-09-19 2022-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102150275B1 (ko) 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101579050B1 (ko) 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105679834A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1804709A (zh) * 2000-05-12 2006-07-19 株式会社日立制作所 液晶显示装置及其制造方法
CN101283388A (zh) * 2005-10-05 2008-10-08 出光兴产株式会社 Tft基板及tft基板的制造方法

Also Published As

Publication number Publication date
US8686417B2 (en) 2014-04-01
US20140179058A1 (en) 2014-06-26
KR101888823B1 (ko) 2018-08-16
JP6082762B2 (ja) 2017-02-15
US20100102315A1 (en) 2010-04-29
KR101801606B1 (ko) 2017-11-27
JP7297987B2 (ja) 2023-06-26
KR20160122678A (ko) 2016-10-24
JP2010123932A (ja) 2010-06-03
TWI509701B (zh) 2015-11-21
KR20170131825A (ko) 2017-11-30
JP2023134438A (ja) 2023-09-27
US8242494B2 (en) 2012-08-14
TW201034086A (en) 2010-09-16
KR102005717B1 (ko) 2019-07-31
JP2022125085A (ja) 2022-08-26
US8980685B2 (en) 2015-03-17
CN105448969A (zh) 2016-03-30
KR101667909B1 (ko) 2016-10-28
KR20180091799A (ko) 2018-08-16
CN101728278A (zh) 2010-06-09
JP2017112384A (ja) 2017-06-22
JP2020174190A (ja) 2020-10-22
JP2015111701A (ja) 2015-06-18
US20120286266A1 (en) 2012-11-15
JP2018139320A (ja) 2018-09-06
KR20100045920A (ko) 2010-05-04
JP7095026B2 (ja) 2022-07-04

Similar Documents

Publication Publication Date Title
CN105448969B (zh) 半导体装置的制造方法
CN103872141B (zh) 半导体装置及其制造方法
CN105140132B (zh) 半导体装置及其制造方法
CN103985718B (zh) 显示装置
CN104064563B (zh) 显示装置
CN103545342B (zh) 半导体装置
JP2021100144A (ja) 半導体装置
CN104332472B (zh) 显示装置
CN101740633B (zh) 半导体器件及其制造方法
CN102150191B (zh) 显示装置
CN104658915B (zh) 半导体装置以及半导体装置的制造方法
CN103400838B (zh) 显示装置
CN101740634B (zh) 半导体装置及其制造方法
CN102569189B (zh) 半导体装置的制造方法
CN101740630B (zh) 半导体器件及其制造方法
JP2019106558A (ja) 半導体装置およびその作製方法
CN103928476A (zh) 显示装置及其制造方法
CN101728275A (zh) 用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190503

Termination date: 20211026

CF01 Termination of patent right due to non-payment of annual fee