CN111029300B - 薄膜晶体管基板的制作方法 - Google Patents

薄膜晶体管基板的制作方法 Download PDF

Info

Publication number
CN111029300B
CN111029300B CN201911132649.8A CN201911132649A CN111029300B CN 111029300 B CN111029300 B CN 111029300B CN 201911132649 A CN201911132649 A CN 201911132649A CN 111029300 B CN111029300 B CN 111029300B
Authority
CN
China
Prior art keywords
layer
etching process
photoresist layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911132649.8A
Other languages
English (en)
Other versions
CN111029300A (zh
Inventor
熊梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN201911132649.8A priority Critical patent/CN111029300B/zh
Publication of CN111029300A publication Critical patent/CN111029300A/zh
Application granted granted Critical
Publication of CN111029300B publication Critical patent/CN111029300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate

Abstract

一种薄膜晶体管基板的制作方法，包括如下步骤：S1、提供基板并形成栅极；S2、依次沉积栅极绝缘层、半导体层、及第二金属层；S3、涂覆光阻层，并通过第二光罩形成凹槽且移除非薄膜晶体管区域的光阻层；S4、以光阻层为遮挡，通过第一次蚀刻制程移除非薄膜晶体管区域的第二金属层；S5、通过第二次蚀刻制程移除非薄膜晶体管区域的半导体层；S6、对光阻层进行灰化处理，移除光阻层凹槽的底部；S7、以光阻层为遮挡，通过第三次蚀刻制程形成源极及漏极且曝露出半导体层；S8、剥离光阻层；S9、沉积钝化层并通过第三光罩与光刻制程图案化钝化层；以及S10、沉积透明电极层并通过第四光罩与光刻制程图案化透明电极层以形成像素电极。

Description

薄膜晶体管基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管基板的制作方法。
背景技术
随着电子技术的快速发展，显示屏的屏幕做得越来越大、分辨率要求越来越高。由于需要高穿透，降低生产成本,薄膜晶体管(TFT,Thin Film Transistor)基板采用4道光罩工艺制作已越来越普遍。然而高端产品像素设计的金属线宽间距越来越窄，制程良率及显示屏质量遇到了些问题。
请参考图1，TFT基板制造过程中，在提供基板10后，接着形成栅极20、栅极绝缘层30、半导体层40、第二金属层50(用以备制源极50a和漏极50b)，以及光阻层60。之后，会进行光刻制程移除非TFT区域的光阻层60。接着采用湿蚀刻或干蚀刻移除非TFT区域的半导体层40和第二金属层50，并在第二金属层50形成通道将源极50a和漏极50b区隔。此时，用做形成源极50a与漏极50b的第二层金50属与半导体层40之间，会有半导体拖尾40a产生。半导体拖尾40a除了受到光照影响时，半导体层40跟后续制程形成的像素电极层(未显示)之间会产生金属之间信号耦合效应而产生串扰。没有光照时，漏极50b跟像素电极层之间也会产生信号耦合效应而产生串扰,影响产品良率,甚至影响可靠度。
发明内容
本发明提供一种薄膜晶体管(TFT,Thin Film Transistor)基板的制作方法，不会有半导体拖尾产生，以解决现有的半导体拖尾产生的产品良率与可靠度问题。
本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤S1、提供基板，所述基板上设有TFT区域与非TFT区域，在所述基板上沉积第一金属层，并通过第一光罩与光刻制程图案化所述第一金属层，得到栅极；
步骤S2、在所述栅极及所述基板上依次沉积栅极绝缘层、半导体层、及第二金属层；
步骤S3、在所述第二金属层上涂覆光阻层，并通过第二光罩对所述光阻层进行曝光、显影，所述光阻层上对应所述栅极上方形成凹槽，且所述基板上对应所述非TFT区域的所述光阻层被移除；
步骤S4、以所述光阻层为遮挡，通过第一次蚀刻制程对所述第二金属层进行蚀刻，使得所述基板上对应所述非TFT区域的所述第二金属层被移除；
步骤S5、以所述光阻层为遮挡，通过第二次蚀刻制程对所述半导体层进行蚀刻，使得所述基板上对应所述非TFT区域的所述半导体层被移除；
步骤S6、对所述光阻层进行灰化处理，使得所述光阻层对应所述栅极上方的所述凹槽的底部被穿透、移除所述凹槽的底部；
步骤S7、以所述光阻层为遮挡，通过第三次蚀刻制程对所述第二金属层进行蚀刻，使得所述光阻层凹槽部份对应的所述第二金属层被移除，形成源极及漏极，且曝露出所述半导体层；
步骤S8、剥离所述光阻层；
步骤S9、沉积钝化层覆盖所述TFT区域和所述非TFT区域的上方，并通过第三光罩与光刻制程图案化所述钝化层，曝露出所述漏极部份表面；以及
步骤S10、沉积透明电极层覆盖所述TFT区域和所述非TFT区域的上方、以及所述漏极部份表面，并通过第四光罩与光刻制程图案化所述透明电极层以形成像素电极。
在本发明的至少一种实施例中，其特征在于，所述第一次蚀刻制程是湿蚀刻制程。
在本发明的至少一种实施例中，其特征在于，所述第二次蚀刻制程是干蚀刻制程，所述干蚀刻制程采用的气体选自六氟化硫、氯、氧、氢、三氟化氮其中之一、或其中两种以上的混合气体。
在本发明的至少一种实施例中，其特征在于，所述第三次蚀刻制程是干蚀刻制程，所述干蚀刻制程采用的气体选自六氟化硫、氯、氧、氢、三氟化氮其中之一、或其中两种以上的混合气体。
在本发明的至少一种实施例中，其特征在于，所述第三次蚀刻制程采用的气体为所述氯和所述三氟化氮的混合气体。
在本发明的至少一种实施例中，其特征在于，所述第三次蚀刻制程中所述三氟化氮的流量大于第二次蚀刻制程中所述三氟化氮的流量，或所述第三次蚀刻制程中所述三氟化氮的总量大于第二次蚀刻制程中所述三氟化氮的总量。
在本发明的至少一种实施例中，其特征在于，所述第二光罩为灰阶曝光光罩，所述灰阶曝光光罩是狭缝光罩或半色调光罩。
在本发明的至少一种实施例中，其特征在于，在进行所述步骤S7之前，更包括采用干蚀刻制程移除所述非TFT区域的所述栅极绝缘层。
在本发明的至少一种实施例中，其特征在于，当所述栅极绝缘层的材料为氧化硅时，所述干蚀刻制程采用四氟化碳和氧。
在本发明的至少一种实施例中，其特征在于，当所述栅极绝缘层的材料为氮化硅时，所述干蚀刻制程采用六氟化硫和氯。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的薄膜晶体管(TFT,Thin Film Transistor)基板结构示意图；
图2为本发明实施例提供的TFT基板的结构示意图；
图3为本发明实施例提供的TFT基板的制作方法流程图；
图4A-4H为示意图,显示本发明实施例的TFT基板在不同制作阶段的不同结构。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的半导体拖尾问题及其产生的串扰现象，提出改变制程工序与相关制程参数，从而有利于改善串扰。下面结合具体实施例，对本发明进行详细说明。
如图2-4H所示，本发明提供一种TFT(薄膜晶体管，Thin Film Transistor)基板的制作方法，包括如下步骤：步骤S1、提供基板10并形成栅极20(图4A)。基板10上界定有TFT区域63和非TFT区域64；步骤S2、依次沉积栅极绝缘层30、半导体层40、及第二金属层50(图4B)；步骤S3、涂覆光阻层60，并通过第二光罩形成凹槽62且使在非TFT区域64的光阻层60被移除(图4C)；步骤S4、以光阻层60为遮挡，通过第一次蚀刻制程移除非TFT区域64的第二金属层50(图4D)；步骤S5、通过第二次蚀刻制程移除非TFT区域64的半导体层40(图4E)；步骤S6、对光阻层60进行灰化处理，使得光阻层凹槽62的底部被移除(图4F)；步骤S7、以光阻层60为遮挡，通过第三次蚀刻制程形成源极50a及漏极50b，且曝露出半导体层40(图4G)；步骤S8、剥离光阻层60；步骤S9、沉积钝化层70并通过第三光罩与光刻制程图案化钝化层70(图4H)；以及步骤S10、沉积透明电极层80a并通过第四光罩与光刻制程图案化透明电极层80以形成像素电极(图2)。每个步骤的详细说明如下。
同时参考图4A,步骤S1:提供基板10，基板10上设有TFT区域63与非TFT区域64，在基板10上沉积第一金属层，并通过第一光罩与光刻制程图案化第一金属层，得到栅极20。基板10例如是玻璃基板，栅极20的材料例如是铜、铝、钼、或是前述材料的迭层。
同时参考图4B,步骤S2:在栅极20及基板10上依次沉积栅极绝缘层30、半导体层40、及第二金属层50。栅极绝缘层30的材料例如是氧化硅或氮化硅。
同时参考图4C,步骤S3:在第二金属层50上涂覆光阻层60，并通过第二光罩对光阻层60进行曝光、显影。光阻层60上对应栅极20上方形成凹槽62，且使得基板上对应非TFT区域64的光阻层60被移除。第二光罩为灰阶曝光光罩，例如是狭缝光罩或半色调光罩，透过灰阶曝光光罩可以让同一光阻层接受不同程度的曝光，显影后光阻层可以具有不同的厚度，以此形成凹槽状。
同时参考图4D,步骤S4:以光阻层60为遮挡，通过第一次蚀刻制程对第二金属层50进行蚀刻，使得基板上对应非TFT区域64的第二金属层50被移除。第一次蚀刻制程例如是湿蚀刻或是干蚀刻。
同时参考图4E,步骤S5:以光阻层60为遮挡，通过第二次蚀刻制程对半导体层40进行蚀刻，使得基板上对应非TFT区域64的半导体层40完全被移除；第二次蚀刻制程例如是湿蚀刻或是干蚀刻。
同时参考图4F,步骤S6:对光阻层60进行灰化处理，使得光阻层60上对应栅极20上方的光阻层凹槽62的底部被穿透、移除底部；灰化处理例如是采用O2(氧)气体进行降低光阻层60的整体厚度，光阻层60整体厚度的降低幅度可由气体流量与灰化时间控制。
同时参考图4G,步骤S7:以光阻层60为遮挡，通过第三次蚀刻制程对第二金属层50进行蚀刻，使得光阻层凹槽62部份对应的第二金属层50被移除，也就是移除TFT信道预定区域的第二金属层50以形成源极50a及漏极50b，且曝露出半导体层40；第三次蚀刻制程例如是湿蚀刻或是干蚀刻。
步骤S8:剥离光阻层60。
同时参考图4H,步骤S9:沉积钝化层70覆盖TFT区域63和非TFT区域64的上方，并通过第三光罩与光刻制程图案化钝化层70，曝露出漏极50b部份表面。
同时参考图2,步骤S10:沉积透明电极层80a覆盖TFT区域63和非TFT区域64的上方、以及漏极50b部份表面，并通过第四光罩与光刻制程图案化透明电极层80以形成像素电极。
上述第一、第二、第三次蚀刻制程中，湿蚀刻采用的液体例如是蚀刻盐，干蚀刻采用的气体例如是SF6(六氟化硫)、Cl2(氯)、O2(氧)、H2(氢)或NF3(三氟化氮)。
在一实施例中，第一次蚀刻制程采用湿蚀刻移除非TFT区域64的第二金属层50，第二次蚀刻制程采用干蚀刻移除非TFT区域64的半导体层40，且干蚀刻采用的气体为NF3，第三次蚀刻制程采用干蚀刻移除第二金属层50对应光阻层凹槽62的部份，且干蚀刻采用的气体为Cl2和NF3，其中，第三次蚀刻制程NF3采用的量大于第二次蚀刻制程中NF3的量。
透过侧边蚀刻先移除非TFT区域64的第二金属层50与半导体层40，再主蚀刻移除TFT信道预定区域的第二金属层50，并且依第二金属层50与半导体层40的厚度控制第二次和第三次蚀刻制程中干蚀刻气体NF3的量及蚀刻时间，降低第二金属层50与半导体层40之间存在的半导体层拖尾现象。
在一实施例中，在步骤S5移除非TFT区域64的半导体层40之后，进一步采用干蚀刻移除非TFT区域64的栅极绝缘层30。
在一实施例中，在步骤S6对光阻层60进行灰化处理之后，进一步采用干蚀刻移除非TFT区域64的栅极绝缘层30。
在一实施例中，采用干蚀刻移除非TFT区域64的栅极绝缘层30，当栅极绝缘层30的材料为氧化硅时，蚀刻气体采用CF4(四氟化碳)和O2；当栅极绝缘层30的材料为氮化硅时，蚀刻气体采用SF6和Cl2。
本发明提供的TFT基板的制作方法，通过干刻工艺进行参数优化和改善，增加变更气体，和刻蚀的先后顺序，从而有利于实现减少半导体层拖尾,减少光漏电,减少金属线延伸电荷耦合效应,改善串扰。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (6)

1.一种薄膜晶体管基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供基板，所述基板上设有薄膜晶体管区域与非薄膜晶体管区域，在所述基板上沉积第一金属层，并通过第一光罩与光刻制程图案化所述第一金属层，得到栅极；
步骤S2、在所述栅极及所述基板上依次沉积栅极绝缘层、半导体层、及第二金属层；
步骤S3、在所述第二金属层上涂覆光阻层，并通过第二光罩对所述光阻层进行曝光、显影，所述光阻层上对应所述栅极上方形成凹槽，且所述基板上对应所述非薄膜晶体管区域的所述光阻层被移除；
步骤S4、以所述光阻层为遮挡，通过第一次蚀刻制程对所述第二金属层进行蚀刻，使得所述基板上对应所述非薄膜晶体管区域的所述第二金属层被移除；
步骤S5、以所述光阻层为遮挡，通过第二次蚀刻制程对所述半导体层进行蚀刻，使得所述基板上对应所述非薄膜晶体管区域的所述半导体层被移除；
步骤S6、对所述光阻层进行灰化处理，使得所述光阻层对应所述栅极上方的所述凹槽的底部被穿透、移除所述凹槽的底部；
步骤S7、以所述光阻层为遮挡，通过第三次蚀刻制程对所述第二金属层进行蚀刻，使得所述光阻层凹槽部分 对应的所述第二金属层被移除，形成源极及漏极，且曝露出所述半导体层；
步骤S8、剥离所述光阻层；
步骤S9、沉积钝化层覆盖所述薄膜晶体管区域和所述非薄膜晶体管区域的上方，并通过第三光罩与光刻制程图案化所述钝化层，曝露出所述漏极部分 表面；以及
步骤S10、沉积透明电极层覆盖所述薄膜晶体管区域和所述非薄膜晶体管区域的上方、以及所述漏极部分 表面，并通过第四光罩与光刻制程图案化所述透明电极层以形成像素电极；
其中，所述第二次蚀刻制程是干蚀刻制程，所述第二次蚀刻制程采用的气体为三氟化氮；
所述第三次蚀刻制程是干蚀刻制程，所述第三次蚀刻制程采用的气体为氯和三氟化氮的混合气体；
所述第三次蚀刻制程中采用的所述三氟化氮的量大于第二次蚀刻制程中所述三氟化氮的量。
2.如权利要求1所述的薄膜晶体管基板的制作方法，其特征在于，所述第一次蚀刻制程是湿蚀刻制程。
3.如权利要求1所述的薄膜晶体管基板的制作方法，其特征在于，所述第二光罩为灰阶曝光光罩，所述灰阶曝光光罩是狭缝光罩或半色调光罩。
4.如权利要求1所述的薄膜晶体管基板的制作方法，其特征在于，在进行所述步骤S7之前，更包括采用干蚀刻制程移除所述非薄膜晶体管区域的所述栅极绝缘层。
5.如权利要求4所述的薄膜晶体管基板的制作方法，其特征在于，当所述栅极绝缘层的材料为氧化硅时，所述干蚀刻制程采用四氟化碳和氧。
6.如权利要求4所述的薄膜晶体管基板的制作方法，其特征在于，当所述栅极绝缘层的材料为氮化硅时，所述干蚀刻制程采用六氟化硫和氯。
CN201911132649.8A 2019-11-19 2019-11-19 薄膜晶体管基板的制作方法 Active CN111029300B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911132649.8A CN111029300B (zh) 2019-11-19 2019-11-19 薄膜晶体管基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911132649.8A CN111029300B (zh) 2019-11-19 2019-11-19 薄膜晶体管基板的制作方法

Publications (2)

Publication Number Publication Date
CN111029300A CN111029300A (zh) 2020-04-17
CN111029300B true CN111029300B (zh) 2022-09-09

Family

ID=70200621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911132649.8A Active CN111029300B (zh) 2019-11-19 2019-11-19 薄膜晶体管基板的制作方法

Country Status (1)

Country Link
CN (1) CN111029300B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112778A (zh) * 2014-06-18 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置
CN105448969A (zh) * 2008-10-24 2016-03-30 株式会社半导体能源研究所 半导体装置的制造方法
CN107104138A (zh) * 2016-02-19 2017-08-29 硅显示技术有限公司 氧化物半导体晶体管
CN107481934A (zh) * 2016-12-27 2017-12-15 武汉华星光电技术有限公司 一种薄膜晶体管的制作方法
CN108417583A (zh) * 2018-03-09 2018-08-17 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN109830461A (zh) * 2019-03-01 2019-05-31 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法、蚀刻系统
CN110085520A (zh) * 2019-05-09 2019-08-02 深圳市华星光电技术有限公司 薄膜电晶体及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120031026A (ko) * 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448969A (zh) * 2008-10-24 2016-03-30 株式会社半导体能源研究所 半导体装置的制造方法
CN104112778A (zh) * 2014-06-18 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置
CN107104138A (zh) * 2016-02-19 2017-08-29 硅显示技术有限公司 氧化物半导体晶体管
CN107481934A (zh) * 2016-12-27 2017-12-15 武汉华星光电技术有限公司 一种薄膜晶体管的制作方法
CN108417583A (zh) * 2018-03-09 2018-08-17 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN109830461A (zh) * 2019-03-01 2019-05-31 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法、蚀刻系统
CN110085520A (zh) * 2019-05-09 2019-08-02 深圳市华星光电技术有限公司 薄膜电晶体及其制作方法

Also Published As

Publication number Publication date
CN111029300A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
JP5804538B2 (ja) フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法
JP5568317B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
US8748320B2 (en) Connection to first metal layer in thin film transistor process
US20200312881A1 (en) Manufacturing method of display substrate, array substrate and display device
WO2019127724A1 (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
US10312272B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display panel
CN107104044A (zh) 一种电极制作方法及阵列基板的制作方法
CN111029300B (zh) 薄膜晶体管基板的制作方法
CN109659276B (zh) 显示面板及其制作方法
US11424337B2 (en) Array substrate, manufacturing method thereof, and display panel
CN102116977A (zh) 阵列基板及其制造方法
CN111129038A (zh) Tft阵列基板及其制作方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN111128876B (zh) 一种阵列基板的制备方法
CN109686662B (zh) 薄膜晶体管的栅极制作方法
JP2005215434A (ja) 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
KR100707024B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
CN104576401B (zh) 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板
CN107170710B (zh) 阵列基板的制备方法
KR100856544B1 (ko) 박막트랜지스터 어레이 제조방법
CN109166823B (zh) 阵列基板的制作方法、阵列基板以及显示装置
CN107706195B (zh) Tft阵列基板的制作方法
KR100663293B1 (ko) 박막트랜지스터 액정 표시장치의 제조방법
CN113161291B (zh) 阵列基板制作方法及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant