CN102116977A - 阵列基板及其制造方法 - Google Patents
阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN102116977A CN102116977A CN2009102175349A CN200910217534A CN102116977A CN 102116977 A CN102116977 A CN 102116977A CN 2009102175349 A CN2009102175349 A CN 2009102175349A CN 200910217534 A CN200910217534 A CN 200910217534A CN 102116977 A CN102116977 A CN 102116977A
- Authority
- CN
- China
- Prior art keywords
- metal
- photoresist
- metal layer
- source
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种阵列基板及其制造方法。该阵列基板包括:基板;第一金属层图形,形成于所述基板之上,所述第一金属层图形的端面呈阶梯结构;保护层,形成于所述第一金属层图形之上;第二金属层图形,形成于所述保护层之上。本发明实施例的阵列基板中,第一金属层图形的端面呈阶梯结构,减少了第一金属层图形的端面的端差,从而有效避免由于第一金属层图形的端面的端差过大而导致的第二金属层图形出现断裂的情况。
Description
技术领域
本发明涉及液晶显示器制造领域,特别涉及一种阵列基板及其制造方法。
背景技术
在TFT LCD的制造工艺中,由于Mo、Cr、Ta等金属具有较好的抗腐蚀性、合适的电阻率和相对温和的成膜条件,常被用做源漏极金属层或者栅极金属层的材料。但是由于Mo、Cr、Ta等金属为纵向生长的金属,因此采用Mo、Cr、Ta等金属经过刻蚀工艺后形成的金属层图形的端面为一个接近垂直角度的坡度角。当第一金属层图形的端面的端差较大时,会导致位于该第一金属层端面上方的第二金属层图形端面的端差也较大,从而造成第二金属金属层图形出现断裂。
下面以第一金属层图形为漏极金属图形、第二金属层图形为像素电极图形为例进行说明。漏极金属图形由单层Mo金属形成,如图1所示,图1为现有技术中漏极金属图形的端面示意图,图1中,漏极金属图形6之上形成有钝化层7和像素电极图形9。由于漏极金属图形6的端面为一个接近90度的坡度角,因此漏极金属图形6的端面的端差相当于漏极金属图形6的厚度。当漏极金属图形6的厚度较大时,会导致漏极金属图形6的端面的端差也较大,例如,端差为2至3微米。此时形成于漏极金属图形6的端面上方的像素电极图形9容易出现断裂(如虚线框中所示位置)。
综上所述,TFT LCD结构中,第一金属层图形端面的端差过大会导致位于该第一金属层图形端面上方的第二金属层图形出现断裂。
发明内容
本发明的目的是针对现有技术的问题,提供一种阵列基板及其制造方法,从而避免由于第一金属层端面的端差过大而导致位于该第一金属层图形端面上方的第二金属层图形出现断裂。
为实现上述目的,本发明提供了一种阵列基板,包括:
基板;
第一金属层图形,形成于所述基板之上,所述第一金属层图形的端面呈阶梯结构;
保护层,形成于所述第一金属层图形之上;
第二金属层图形,形成于所述保护层之上。
为实现上述目的,本发明提供了一种阵列基板的制造方法,包括:
在基板上形成第一金属层图形,所述第一金属层图形的端面呈阶梯结构;
在基板上形成保护层,所述保护层位于第一金属层图形之上;
在保护层上形成第二金属层图形。
本发明实施例的阵列基板中,第一金属层图形的端面呈阶梯结构,减少了第一金属层图形的端面的端差,从而有效避免由于第一金属层图形的端面的端差过大而导致的第二金属层图形出现断裂的情况。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
图1为现有技术中漏极金属图形的端面示意图;
图2a为本发明实施例二提供的一种阵列基板的结构示意图;
图2b为图2a中A-A向剖视图;
图3a为本发明实施例三提供的一种阵列基板的结构示意图;
图3b为图3a中B-B向剖视图;
图4a为本发明实施例四提供的一种阵列基板的结构示意图;
图4b为图4a中C-C向剖视图;
图5为本发明实施例五提供的一种阵列基板的制造方法的流程图;
图6为本发明实施例六提供的一种阵列基板的制造方法的流程图;
图7a为本发明实施例六中像素区形成栅极金属图形的平面示意图;
图7b为本发明实施例六中外围引线区形成栅极金属引线图形的平面示意图;
图7c为本发明实施例六中像素区形成有源层图形的平面示意图;
图7d为本发明实施例六中像素区形成源极金属图形和漏极金属图形的平面示意图;
图7e为图7d中D-D向剖视图;
图7f为本发明实施例六中外围引线区形成源漏极金属引线图形的平面示意图;
图7g为图7f中E-E向剖视图;
图7h为本发明实施例六中像素区形成漏极金属图形的端面的平面示意图;
图7i为图7h中F-F向剖视图;
图7j为本发明实施例六中外围引线区形成源漏极金属引线图形的端面的平面示意图;
图7k为图7j中G-G向剖视图;
图7l为本发明实施例六中像素区形成过孔的平面示意图;
图7m为图7l中H-H向剖视图;
图7n为本发明实施例六中外围引线区形成过孔的平面示意图;
图7o为图7n中I-I向剖视图;
图8为本发明实施例七提供的一种阵列基板的制造方法的流程图;
图9a为本发明实施例七中像素区形成源极金属图形和漏极金属图形的平面示意图;
图9b为图9a中J-J向剖视图;
图9c为本发明实施例七中外围引线区形成源漏极金属引线图形的结构示意图;
图9d为图9c中K-K向剖视图;
图9e为本发明实施例七中外围引线区形成源漏极金属图形的端面的平面示意图;
图9f为图9e中L-L向剖视图;
图9g为本发明实施例七中外围引线区形成过孔的平面示意图;
图9h为图9g中M-M向剖视图;
图9i为本发明实施例七中外围引线区形成连接电极图形的平面示意图;
图9j为图9i中N-N向剖视图。
具体实施方式
本发明实施例一提供了一种阵列基板,该阵列基板包括:基板、第一金属层图形、保护层和第二金属层图形。第一金属层图形形成于基板之上,该第一金属层图形的端面呈阶梯结构;保护层形成于第一金属层图形之上;第二金属层图形形成于保护层之上。
本实施例中,位于第一金属层图形的端面上方的保护层可以呈阶梯结构,位于第一金属层图形的端面上方的第二金属层图形可以呈阶梯结构。
阵列基板可包括像素区和外围引线区。本实施例中,第一金属层图形可以位于像素区或者外围引线区。当第一金属层图形位于像素区时,第一金属层图形可以为漏极金属图形,第二金属层图形可以为像素电极图形;当第一金属层图形位于外围引线区时,第一金属层图形可以为源漏极引线图形和/或栅极金属引线图形,第二金属层图形可以为连接电极图形。
本实施例中,第二金属层图形可以为公共电极图形。
进一步地,第一金属层图形还可以为栅极金属图形,则此时第二金属图形可以为公共电极图形。
本实施例的阵列基板中,第一金属层图形的端面呈阶梯结构,减少了第一金属层图形的端面的端差,从而有效避免由于第一金属层图形的端面的端差过大而导致的位于该第一金属层图形端面上方的第二金属层图形出现断裂的情况。
图2a为本发明实施例二提供的一种阵列基板的结构示意图,图2b为图2a中A-A向剖视图,图2a中仅示出了阵列基板像素区的部分结构,本实施例中金属层图形为漏极金属图形,保护层为钝化层,并且图2a中未画出栅极绝缘层和钝化层。如图2a和图2b所示,该阵列基板包括像素区,像素区包括基板1、栅极金属图形2、栅极绝缘层3、有源层图形4、源极金属图形5、漏极金属图形6、钝化层7、过孔8和像素电极图形9。栅极金属图形2形成于基板1之上;栅极绝缘层3形成于栅极金属图形2之上,并覆盖基板1;有源层图形4形成于栅极绝缘层3之上;源极金属图形5和漏极金属图形6形成于有源层图形4之上,漏极金属图形6的端面呈阶梯结构,并且源极金属图形5和漏极金属图形6之间的有源层图形4上形成有沟道10;钝化层7形成于源极金属图形5和漏极金属图形6之上,并覆盖基板1,位于漏极金属图形6的端面上方的钝化层7呈阶梯结构;过孔8形成于钝化层7上;像素电极图形9形成于钝化层7之上,位于呈阶梯结构的钝化层7上方的像素电极图形9呈阶梯结构。
本实施例中,漏极金属图形6的阶梯结构为二级阶梯结构,实际应用中可根据漏极金属图形6的端面的端差,将漏极金属图形6的阶梯结构设置为三级以上阶梯结构。
本实施例中,漏极金属图形6的材料为Mo、Cr或者Ta等金属,栅极金属图形2的材料为Al。
本实施例的技术方案中,漏极金属图形的端面呈阶梯结构,减少了漏极金属图形的端面的端差,位于漏极金属图形的端面上方的钝化层呈阶梯结构,使位于呈阶梯结构的钝化层上方的像素电极图形也呈阶梯结构,从而有效避免由于漏极金属图形的端面的端差过大而导致的像素电极图形出现断裂的情况,避免了阵列基板上像素电极发生断路不良。
图3a为本发明实施例三提供的一种阵列基板的结构示意图,图3b为图3a中B-B向剖视图,图3a中仅示出了阵列基板外围引线区的部分结构,本实施例中金属层图形为源漏极金属引线图形,保护层为钝化层,并且图3a中未画出栅极绝缘层和钝化层。如图3a和图3b所示,该阵列基板包括外围引线区,该外围引线区包括基板1、栅极金属引线图形11、栅极绝缘层3、源漏极金属引线图形12、钝化层7、栅极绝缘层的过孔13、钝化层的过孔14和连接电极图形21。栅极金属引线图形11形成于基板1之上;栅极绝缘层3形成于栅极金属引线图形11之上,并覆盖基板1;源漏极金属引线图形12形成于栅极绝缘层3之上,源漏极金属引线图形12的端面呈阶梯结构;钝化层7形成于源漏极金属引线图形12之上,并覆盖基板1,位于源漏极金属引线图形12的端面上方的钝化层7呈阶梯结构;栅极绝缘层的过孔13形成于栅极绝缘层3和钝化层7上,钝化层的过孔14形成于钝化层7上;连接电极图形21形成于钝化层7之上,位于呈阶梯结构的钝化层7上方的连接电极图形21呈阶梯结构,连接电极图形21通过栅极绝缘层的过孔13和钝化层的过孔14将栅极金属引线图形11和源漏极金属引线图形12连接。
本实施例中,源漏极金属引线图形12的阶梯结构为二级阶梯结构,实际应用中可根据源漏极金属引线图形12的端面的端差,将源漏极金属引线图形12的阶梯结构设置为三级以上阶梯结构。
本实施例中,源漏极金属引线图形12的材料为Mo、Cr或者Ta等金属。本实施例中,栅极金属引线图形2的材料为Al。
本实施例的技术方案中,源漏极金属引线图形的端面呈阶梯结构,减少了源漏极金属引线图形的端面的端差,位于源漏极金属引线图形的端面上方的钝化层呈阶梯结构,使位于呈阶梯结构的钝化层上方的连接电极图形也呈阶梯结构,从而有效避免由于源漏极金属引线图形的端面的端差过大而导致的连接电极图形出现断裂的情况,避免了阵列基板上像素电极发生断路不良。
图4a为本发明实施例四提供的一种阵列基板的结构示意图,图4b为图4a中C-C向剖视图,图4a仅示出了阵列基板外围引线区的部分结构,本实施例中金属层图形为栅极金属引线图形,保护层为钝化层,并且图4a中未画出栅极绝缘层和钝化层。如图4a和图4b所示,该阵列基板包括外围引线区,该外围引线区包括基板1、栅极金属引线图形11、栅极绝缘层3、源漏极金属引线图形12、栅极绝缘层的过孔15、钝化层的过孔16和连接电极图形21。栅极金属引线图形11形成于基板1之上,栅极金属引线图形11的端面呈阶梯结构;栅极绝缘层3形成于栅极金属引线图形11之上,并覆盖基板1,位于栅极金属引线图形11的端面上方的栅极绝缘层3呈阶梯结构;源漏极金属引线图形12形成于栅极绝缘层3之上;钝化层7形成于源漏极金属引线图形12之上,并覆盖基板1,位于源漏极金属引线图形12上方的钝化层7呈阶梯结构;栅极绝缘层的过孔15形成于栅极绝缘层3和钝化层7上,钝化层的过孔16形成于钝化层7上;连接电极图形21形成于钝化层7之上,位于呈阶梯结构的钝化层7上方的连接电极图形21呈阶梯结构,连接电极图形21通过栅极绝缘层的过孔15和钝化层的过孔16将栅极金属引线图形11和源漏极金属引线图形12连接。
本实施例中,栅极金属引线图形11的阶梯结构为二级阶梯结构,实际应用中可根据栅极金属引线图形11的端面的端差,将栅极金属引线图形11的阶梯结构设置为三级以上阶梯结构。
本实施例中,栅极金属引线图形11的材料为Mo、Cr或者Ta等金属。本实施例中,源漏极金属引线图形2的材料为Al。
本实施例的技术方案中,栅极金属引线图形的端面呈阶梯结构,减少了栅极金属连接图形的端面的端差,位于栅极金属引线图形的端面上方的栅绝缘层和钝化层均呈阶梯结构,使位于呈阶梯结构的钝化层上方的连接电极图形也呈阶梯结构,从而有效避免由于栅极金属引线图形的端面的端差过大而导致的连接电极图形出现断裂的情况,避免了阵列基板上像素电极发生断路不良。
图5为本发明实施例五提供的一种阵列基板的制造方法的流程图,如图5所示,该方法包括:
步骤501、在基板上形成第一金属层图形,该第一金属层图形的端面呈阶梯结构;
步骤502、在基板上形成保护层,该保护层位于第一金属层图形之上;
步骤503、在保护层上形成第二金属层图形。
本实施例中,位于第一金属层图形的端面上方的保护层可以呈阶梯结构,位于第一金属层图形的端面上方的第二金属层图形可以呈阶梯结构。
本实施例中,第二金属层图形可以为像素电极图形、连接电极图形或者公共电极图形。
本实施例中,步骤501具体可以包括:在基板上形成第一金属层;在第一金属层上涂覆光刻胶,采用掩模版曝光,使光刻胶形成光刻胶完全曝光区域、光刻胶未曝光区域和光刻胶部分曝光区域,光刻胶部分曝光区域对应于第一金属层图形的边缘位置,光刻胶未曝光区域对应于第一金属层图形的中间位置,第一金属层图形包括第一金属层图形的中间位置和第一金属层图形的边缘位置,光刻胶完全曝光区域对应于第一金属层图形之外的区域;通过显影工艺,去除光刻胶完全曝光区域和光刻胶部分曝光区域中的已曝光的光刻胶;通过第一次刻蚀工艺,形成第一金属层图形;通过灰化工艺,去除光刻胶部分曝光区域中的未曝光的光刻胶,暴露出第一金属层图形的边缘位置;通过第二次刻蚀工艺,刻蚀掉第一金属层图形的边缘位置的部分金属层,使第一金属层图形的端面呈阶梯结构。
本实施例的阵列基板的制造方法中,形成的第一金属层图形的端面呈阶梯结构,减少了第二金属层图形的端面的端差,从而有效避免由于第一金属层图形的端面的端差过大而导致的位于该第一金属层图形端面上方的第二金属层图形出现断裂的情况。
图6为本发明实施例六提供的一种阵列基板的制造方法的流程图,如图6所示,该方法包括:
步骤601、在基板上形成栅极金属层,通过构图工艺在像素区形成栅极金属图形以及在外围引线区形成栅极金属引线图形;
图7a为本发明实施例六中像素区形成栅极金属图形的平面示意图,图7b为本发明实施例六中外围引线区形成栅极金属引线图形的平面示意图。在基板1上形成栅极金属层,通过构图工艺在像素区形成栅极金属图形2,如图7a所示;以及在外围引线区形成栅极金属引线图形11,如图7b所示。
步骤602、在完成步骤601的基板上连续形成栅极绝缘层和有源层,并通过构图工艺在像素区形成有源层图形;
图7c为本发明实施例六中像素区形成有源层图形的平面示意图,如图6c所示,在像素区的栅极绝缘层上形成有源层图形4,图7c中未画出栅极绝缘层。本步骤中,仅在像素区的栅极绝缘层上形成有源层图形4。
步骤603、在完成步骤602的基板上形成源漏极金属层,并通过构图工艺在像素区形成源极金属图形、漏极金属图形和位于源极金属图形与漏极金属图形之间的沟道以及在外围引线区形成源漏极金属引线图形,该漏极金属图形的端面呈阶梯结构,该源漏极金属引线图形的端面呈阶梯结构;
图7d为本发明实施例六中像素区形成源极金属图形和漏极金属图形的平面示意图,图7e为图7d中D-D向剖视图,图7f为本发明实施例六中外围引线区形成源漏极金属引线图形的平面示意图,图7g为图7f中E-E向剖视图。如图7d、图7e、图7f和图7g所示,在完成步骤602的基板上形成源漏极金属层,在源漏极金属层上涂覆光刻胶,采用掩模版曝光,使光刻胶形成光刻胶完全曝光区域、光刻胶未曝光区域和光刻胶部分曝光区域,在像素区,光刻胶部分曝光区域对应于漏极金属图形的边缘位置,光刻胶未曝光区域对应于漏极金属图形的中间位置和源极金属图形的位置,漏极金属图形包括漏极金属图形的边缘位置和漏极金属图形的中间位置,完全曝光区域对应于漏极金属图形和源极金属图形之外的区域;在外围引线区,光刻胶部分曝光区域对应于源漏极金属引线图形的边缘位置,光刻胶未曝光区域对应于源漏极金属引线图形的中间位置,源漏极金属引线图形包括源漏极金属引线图形的边缘位置和源漏极金属引线图形的中间位置,光刻胶完全曝光区域对应于源漏极金属引线图形之外的区域。通过显影工艺,去除光刻胶完全曝光区域和光刻胶部分曝光区域中的已曝光的光刻胶;通过刻蚀工艺,在像素区形成源极金属图形5和漏极金属图形6,如图7d和图7e所示,在外围引线区形成源漏极金属引线图形12,如图7f和图7g所示。在像素区,源极金属图形5和漏极金属图形6上均保留有未曝光的光刻胶19,漏极金属图形6的边缘保留有未曝光的光刻胶20,图7d中为表示出源极金属图形5而未示出未曝光的光刻胶19,未曝光的光刻胶20的厚度小于未曝光的光刻胶19的厚度,例如未曝光的光刻胶19的厚度可以为未曝光的光刻胶20的厚度可以为在外围引线区,源漏极金属引线图形12上保留有未曝光的光刻胶19,源漏极金属引线图形12的边缘上的未曝光的光刻胶20的厚度要小于未曝光的光刻胶19的厚度,例如未曝光的光刻胶19的厚度可以为未曝光的光刻胶20的厚度可以为
图7h为本发明实施例六中像素区形成漏极金属图形的端面的平面示意图,图7i为图7h中F-F向剖视图,图7j为本发明实施例五中外围引线区形成源漏极金属引线图形的端面的平面示意图,图7k为图7j中G-G向剖视图。通过刻蚀工艺在像素区刻蚀掉源极金属图形5和漏极金属图形6之间的有源层图形的N+层而形成沟道10,如图7h和图7i所示,例如N+层的厚度可以为在实际刻蚀过程中为了保证沟道特性,通常刻蚀掉有源层图形的厚度为在刻蚀掉N+层的过程中像素区和外围引线区的未曝光的光刻胶20和未曝光的光刻胶19均会被刻蚀掉一部分,刻蚀掉的部分的厚度即为刻蚀掉的N+层的厚度。通过灰化工艺,去除光刻胶部分曝光区域中的未曝光的光刻胶,暴露出漏极金属图形的边缘位置和源漏极金属引线的边缘位置,暴露出漏极金属图形的边缘位置和源漏极金属引线图形的边缘位置。再通过刻蚀工艺刻蚀掉漏极金属图形6的边缘位置的部分金属层,从而使漏极金属图形6的端面呈阶梯结构,如图7h和图7i所示,以及在外围引线区刻蚀掉源漏极金属引线图形12的边缘位置的部分金属层,从而使源漏极金属引线图形12的端面呈阶梯结构,如图7j和图7k所示。在像素区,例如刻蚀掉的漏极金属图形6的边缘位置的部分金属层的厚度可以为在刻蚀掉未曝光的光刻胶20和部分金属层的过程中未曝光的光刻胶19也会被刻蚀掉一部分,刻蚀掉的部分的厚度即为刻蚀掉的未曝光的光刻胶20和部分金属层的厚度;去除掉剩余的未曝光的光刻胶19;在外围引线区,例如刻蚀掉的漏极金属引线图形12的边缘位置的部分金属层的厚度可以为在刻蚀掉未曝光的光刻胶20和部分金属层的过程中未曝光的光刻胶19也会被刻蚀掉一部分,刻蚀掉的部分的厚度即为刻蚀掉的未曝光的光刻胶20和部分金属层的厚度;去除掉剩余的未曝光的光刻胶19。其中,对光刻胶进行曝光的过程可以通过半色调掩膜(half-tone)和灰调掩膜(gray-tone)等方法实现。
步骤604、在完成步骤603的基板上形成钝化层,位于漏极金属图形的端面上方的钝化层呈阶梯结构以及位于源漏极金属引线图形的端面上方的钝化层呈阶梯结构,通过构图工艺在像素区的钝化层上形成过孔以及在外围引线区的钝化层和栅极绝缘层上形成过孔;
图7l为本发明实施例六中像素区形成过孔的平面示意图,图7m为图7l中H-H向剖视图,图7n为本发明实施例五中外围引线区形成过孔的平面示意图,图7o为图7n中I-I向剖视图。在基板1上形成钝化层7,钝化层7覆盖整个基板1,在像素区,钝化层7位于漏极金属图形6上,位于漏极金属图形6的端面上方的钝化层7呈阶梯结构,如图7l和图7m所示,图7l中未示出钝化层7;在外围引线区,钝化层7位于源漏极金属引线图形12上,位于源漏极金属引线图形12的端面上方的钝化层7呈阶梯结构,如图7n和图7o所示,图7n中未示出钝化层7。
再通过构图工艺在像素区的钝化层7上形成过孔8,如图7l和图7m所示,以及在外围引线区的钝化层7上形成钝化层的过孔14,以及在外围引线区的栅极绝缘层3上形成栅极绝缘层的过孔13,如图7n和图7o所示。
步骤605、在完成步骤604的基板上形成像素电极层,通过构图工艺在像素区形成像素电极图形以及在外围引线区形成连接电极图形,位于呈阶梯结构的钝化层上方的像素电极图形和连接电极图形呈阶梯结构;
具体地,在基板1上形成像素电极层,通过构图工艺在像素区形成像素电极图形9,位于呈阶梯结构的钝化层7上方的像素电极图形9呈阶梯结构如图2a和图2b所示;通过构图工艺在外围引线区形成连接电极图形21,位于呈阶梯结构的钝化层7上方的连接电极图形21呈阶梯结构,如图3a和图3b所示。
本实施例为通过5mask工艺实现阵列基板的制造过程。
本实施例中,形成的金属层图形的端面呈阶梯结构,减少了金属层图形的端面的端差,位于金属层图形的端面上方的钝化层呈阶梯结构,使位于呈阶梯结构的钝化层上方的像素电极图形和连接电极图形也呈阶梯结构,从而有效避免由于金属层图形的端面的端差过大而导致的像素电极图形和连接电极图形出现断裂的情况,避免了阵列基板上像素电极发生断路不良。
图8为本发明实施例七提供的一种阵列基板的制造方法的流程图,如图8所示,该方法包括:
步骤801、在基板上形成栅极金属层,通过构图工艺在像素区形成栅极金属图形以及在外围引线区形成栅极金属引线图形;
具体可参见图7a和图7b以及实施例六中的描述。
步骤802、在基板上连续形成栅极绝缘层、有源层和源漏极金属层,通过构图工艺在像素区形成源极金属图形、漏极金属图形、有源层图形和位于源极金属图形与漏极金属图形之间的沟道以及在外围引线区形成源漏极金属引线图形,该漏极金属图形的端面呈阶梯结构,该源漏极金属引线图形的端面呈阶梯结构;
图9a为本发明实施例七中像素区形成源极金属图形和漏极金属图形的平面示意图,图9b为图9a中J-J向剖视图,图9c为本发明实施例七中外围引线区形成源漏极金属引线图形的结构示意图,图9d为图9c中K-K向剖视图。具体地,在形成有栅极绝缘层、有源层和源漏极金属层的基板上涂覆光刻胶,采用掩膜版曝光,使光刻胶形成光刻胶完全曝光区域、光刻胶未曝光区域和光刻胶部分曝光区域,在像素区,光刻胶部分曝光区域对应于漏极金属图形的边缘位置和沟道位置,光刻胶未曝光区域对应于源极金属图形的位置和漏极金属图形的中间位置,漏极金属图形包括漏极金属图形的边缘位置和漏极金属图形的中间位置,光刻胶完全曝光区域对应于漏极金属图形和源极金属图形之外的区域,其中沟道位置对应的光刻胶部分曝光区域中的已曝光的光刻胶的曝光量大于漏极金属图形的边缘位置对应的光刻胶部分曝光区域中的已曝光的光刻胶的曝光量,对于光刻胶曝光量的控制可通过调节掩膜版上相应位置的透光率来实现;在外围引线区,光刻胶部分曝光区域对应于源漏极金属引线图形的边缘位置,光刻胶未曝光区域对应于源漏极金属引线图形的中间位置,源漏极金属引线图形包括源漏极金属引线图形的边缘位置和源漏极金属引线图形的中间位置,光刻胶完全曝光区域区域对应于源漏极金属引线图形之外的区域,其中,对于光刻胶曝光量的控制可通过调节掩膜版上相应位置的透光率来实现。通过显影工艺,去除光刻胶完全曝光区域和光刻胶部分曝光区域中的已曝光的光刻胶。通过刻蚀工艺,在像素区形成源极金属图形5和漏极金属图形6,如图9a和图9b所示,在外围引线区形成源漏极金属引线图形12,如图9c和图9d所示。如图9a和图9b所示,在像素区,源极金属图形5和漏极金属图形6上均保留有未曝光的光刻胶19,漏极金属图形6的边缘位置保留有未曝光的光刻胶20,图9a中为表示出源极金属图形5而未示出未曝光的光刻胶19,沟道位置上保留有未曝光的光刻胶17,未曝光的光刻胶20的厚度小于未曝光的光刻胶19的厚度,例如未曝光的光刻胶19的厚度可以为未曝光的光刻胶20的厚度可以为而未曝光的光刻胶17的厚度小于未曝光的光刻胶20的厚度;如图9c和图9d所示,源漏极金属引线图形12位于有源层18之上,图9d中未示出有源层,源漏极金属引线图形12上保留有未曝光的光刻胶19,源漏极金属引线图形12的边缘保留有未曝光的光刻胶20,未曝光的光刻胶20的厚度小于未曝光的光刻胶19的厚度,例如未曝光的光刻胶19的厚度可以为未曝光的光刻胶20的厚度可以为
通过刻蚀工艺对有源层进行刻蚀,在像素区形成有源层图形(具体可参见图6c所示),在外围引线区刻蚀掉未被光刻胶覆盖的有源层。通过灰化工艺去除像素区的沟道位置对应的未曝光的光刻胶17,在去除未曝光的光刻胶17的过程中未曝光的光刻胶20和未曝光的光刻胶19均会被去除一部分,去除掉的部分的厚度即为未曝光的光刻胶17的厚度,同时通过灰化工艺将外围引线区中未曝光的光刻胶20和未曝光的光刻胶19均会被去除一部分,去除掉的部分的厚度即为未曝光的光刻胶17的厚度;如图7h和图7i所示,通过干法刻蚀工艺在像素区刻蚀掉源极金属图形5和漏极金属图形6之间的有源层图形的N+层而形成沟道10,例如N+层的厚度可以为在实际刻蚀过程中为了保证沟道特性,通常刻蚀掉有源层图形的厚度为在刻蚀掉N+层的过程中像素区和外围引线区的未曝光的光刻胶20和未曝光的光刻胶19均会被刻蚀掉一部分,刻蚀掉的部分的厚度即为刻蚀掉的N+层的厚度。通过灰化工艺,去除掉光刻胶部分曝光区域中的未曝光的光刻胶,暴露出漏极金属图形的边缘位置和源漏极金属引线图形的边缘位置。通过刻蚀工艺,刻蚀掉漏极金属图形6的边缘位置的部分金属层和源漏极金属引线图形12的边缘位置的部分金属层,从而使漏极金属图形6的端面呈阶梯结构,如图7h和图7i所示;以及使源漏极金属引线图形12的端面呈阶梯结构,如图9e和图9f所示,图9e为本发明实施例七中外围引线区形成源漏极金属图形的端面的平面示意图,图9f为图9e中L-L向剖视图。如图7h和图7i所示,在像素区,例如刻蚀掉的漏极金属图形6的边缘位置的部分金属层的厚度可以为在刻蚀掉未曝光的光刻胶20和部分金属层的过程中未曝光的光刻胶19也会被刻蚀掉一部分,刻蚀掉的部分的厚度即为刻蚀掉的未曝光的光刻胶20和部分金属层的厚度;如图9e和图9f所示,在外围引线区,例如刻蚀掉的漏极金属引线图形12的边缘的部分金属层的厚度可以为在刻蚀掉未曝光的光刻胶20和部分金属层的过程中未曝光的光刻胶19也会被刻蚀掉一部分,刻蚀掉的部分的厚度即为刻蚀掉的未曝光的光刻胶20和部分金属层的厚度。去除掉像素区和外围引线区的剩余的未曝光的光刻胶19。
步骤803、在完成步骤802的基板上形成钝化层,位于漏极金属图形的端面上方的钝化层呈阶梯结构以及位于源漏极金属引线图形的端面上方的钝化层呈阶梯结构,通过构图工艺在像素区的钝化层上形成过孔以及在外围引线区的钝化层和栅极绝缘层上形成过孔;
在基板1上形成钝化层7,钝化层7覆盖整个基板1。在像素区,钝化层7位于漏极金属图形6上,位于漏极金属图形6的端面上方的钝化层7呈阶梯结构,如图7l和图7m所示,图7l中未示出钝化层7;图9g为本发明实施例七中外围引线区形成过孔的平面示意图,图9h为图9g中M-M向剖视图,如图9g和图9h所示,在外围引线区,钝化层7形成于源漏极金属引线图形12上,位于源漏极金属引线图形12的端面上方的钝化层7呈阶梯结构,图9g中未示出钝化层7。再通过构图工艺在像素区的钝化层7上形成过孔8,如图7l和图7m所示,同时构图工艺在外围引线区的钝化层7上形成钝化层的过孔14,以及在外围引线区的栅极绝缘层3上形成栅极绝缘层的过孔13。
步骤804、在完成步骤803的基板上形成像素电极层,通过构图工艺在像素区形成像素电极图形以及在外围引线区形成连接电极图形,位于呈阶梯结构的钝化层上方的像素电极图形和连接电极图形呈阶梯结构;
具体地,在基板1上形成像素电极层,通过构图工艺在像素区形成像素电极图形9,位于呈阶梯结构的钝化层7上方的像素电极图形9呈阶梯结构,如图2a和图2b所示;同时通过构图工艺在外围引线区通过构图工艺形成连接电极图形21,位于呈阶梯结构的钝化层7上方的连接电极图形21呈阶梯结构,如图9i和图9j所示,图9i为本发明实施例七中外围引线区形成连接电极图形的平面示意图,图9j为图9i中N-N向剖视图。
本实施例为通过4mask工艺实现阵列基板的制造过程。
本实施例中,形成的金属层图形的端面呈阶梯结构,减少了金属层图形的端面的端差,位于金属层图形的端面上方的钝化层呈阶梯结构,使位于呈阶梯结构的钝化层上方的像素电极图形和连接电极图形也呈阶梯结构,从而有效避免由于金属层图形的端面的端差过大而导致的像素电极图形和连接电极图形出现断裂的情况,避免了阵列基板上像素电极发生断路不良。
在上述实施例六和实施例七中为像素区的漏极金属图形的端面呈阶梯结构以及外围引线区的源漏极金属引线图形的端面呈阶梯结构的情况。在实际应用中,还可以存在外围引线区的栅极金属引线图形的端面呈阶梯结构的情况,如实施例四中所示的情况。下面具体描述形成实施例四中阵列基板上外围引线区的栅极金属引线图形的端面的过程,阵列基板上的其余结构的形成过程可参见上述实施例六和实施例七中的描述,此处不再赘述。
如图4a和图4b所示,在基板1上形成栅极金属层,通过构图工艺在像素区形成栅极金属图形以及在外围引线区形成栅极金属引线图形11。
具体地,在外围引线区形成栅极金属引线图形11的过程具体为:在栅极金属层上涂覆光刻胶,采用掩膜版曝光,使光刻胶形成光刻胶完全曝光区域、光刻胶未曝光区域和光刻胶部分曝光区域,在像素区,光刻胶未曝光区域对应于栅极金属图形的位置,光刻胶完全曝光区域对应于栅极金属图形之外的区域;在外围引线区,光刻胶部分曝光区域对应于栅极金属引线图形的边缘位置,光刻胶未曝光区域对应于栅极金属引线图形的中间位置,栅极金属引线图形包括栅极金属引线图形的边缘位置和栅极金属引线图形的中间位置,光刻胶完全曝光区域对应于栅极金属引线图形之外的区域。并通过显影工艺,去除光刻胶完全曝光区域和光刻胶部分曝光区域中的已曝光的光刻胶;通过刻蚀工艺,在像素区形成栅极引线图形并在外围引线区形成栅极金属引线图形11,如图4b所示,其中,在外围引线区的栅极金属引线图形11上保留有未曝光的光刻胶,栅极金属引线图形11的边缘位置上的未曝光的光刻胶的厚度要小于栅极金属引线图形11上的中间位置的未曝光的光刻胶的厚度。通过灰化工艺,去除光刻胶部分曝光区域中的未曝光的光刻胶,暴露出栅极金属引线图形11的边缘位置;通过刻蚀工艺,刻蚀掉栅极金属引线图形11的边缘位置的部分金属层,使栅极金属引线图形11的端面呈阶梯结构。去除掉剩余的未曝光的光刻胶。
本发明实施例中仅以4mask或者5mask工艺实现阵列基板的制造为例进行说明,实际应用中还可以采用其它工艺实现阵列基板的制造,在此不一一举例。
最后应说明的是:以上实施例仅用以说明本发明的技术方案而非对其进行限制,尽管参照较佳实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对本发明的技术方案进行修改或者等同替换,而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。
Claims (11)
1.一种阵列基板,其特征在于,包括:
基板;
第一金属层图形,形成于所述基板之上,所述第一金属层图形的端面呈阶梯结构;
保护层,形成于所述第一金属层图形之上;
第二金属层图形,形成于所述保护层之上。
2.根据权利要求1所述的阵列基板,其特征在于,所述第一金属层图形位于像素区,所述第一金属层图形包括漏极金属图形,所述第二金属层图形包括像素电极图形。
3.根据权利要求1所述的阵列基板,其特征在于,所述第一金属层图形位于外围引线区,所述第一金属层图形包括源漏极金属引线图形和/或栅极金属引线图形,所述第二金属层包括连接电极图形。
4.根据权利要求1所述的阵列基板,其特征在于,所述第一金属层图形包括栅极金属图形,所述第二金属层图形包括公共电极图形。
5.一种阵列基板的制造方法,其特征在于,包括:
在基板上形成第一金属层图形,所述第一金属层图形的端面呈阶梯结构;
在基板上形成保护层,所述保护层位于第一金属层图形之上;
在保护层上形成第二金属层图形。
6.根据权利要求5所述的方法,其特征在于,所述在基板上形成第一金属层图形,所述第一金属层图形的端面呈阶梯结构包括:
在基板上形成第一金属层;
在第一金属层上涂覆光刻胶,采用掩模版曝光,使光刻胶形成光刻胶完全曝光区域、光刻胶未曝光区域和光刻胶部分曝光区域,所述光刻胶部分曝光区域对应于所述第一金属层图形的边缘位置,所述光刻胶未曝光区域对应于第一金属层图形的中间位置,所述第一金属层图形包括第一金属层图形的中间位置和第一金属层图形的边缘位置,所述光刻胶完全曝光区域对应于第一金属层图形之外的区域;
通过显影工艺,去除光刻胶完全曝光区域和光刻胶部分曝光区域中的已曝光的光刻胶;
通过刻蚀工艺,形成第一金属层图形;
通过灰化工艺,去除光刻胶部分曝光区域中的未曝光的光刻胶,暴露出第一金属层图形的边缘位置;
通过刻蚀工艺,刻蚀掉第一金属层图形的边缘位置的部分金属层,使第一金属层图形的端面呈阶梯结构。
7.根据权利要求5所述的方法,其特征在于,所述第一金属层图形包括位于像素区的漏极金属图形和位于外围引线区的源漏极引线金属图形;
所述在基板上形成第一金属层图形,所述第一金属层图形的端面呈阶梯结构包括:
在基板上形成源漏极金属层,并通过构图工艺在像素区形成源极金属图形和漏极金属图形以及在外围引线区形成源漏极金属引线图形,所述漏极金属图形和所述源漏极金属引线图形的端面呈阶梯结构。
8.根据权利要求7所述的方法,其特征在于,在基板上形成源漏极金属层,通过构图工艺在像素区形成源极金属图形和漏极金属图形以及在外围引线区形成源漏极金属引线图形,所述漏极金属图形和所述源漏极金属引线图形的端面呈阶梯结构包括:
在源漏极金属层上涂覆光刻胶,采用掩模版曝光,使光刻胶形成光刻胶完全曝光区域、光刻胶未曝光区域和光刻胶部分曝光区域,在像素区,所述光刻胶部分曝光区域对应于漏极金属图形的边缘位置,所述光刻胶未曝光区域对应于漏极金属图形的中间位置和源极金属图形的位置,所述漏极金属图形包括漏极金属图形的边缘位置和漏极金属图形的中间位置,所述完全曝光区域对应于漏极金属图形和源极金属图形之外的区域;在外围引线区,所述光刻胶部分曝光区域对应于源漏极金属引线图形的边缘位置,所述光刻胶未曝光区域对应于源漏极金属引线图形的中间位置,所述源漏极金属引线图形包括源漏极金属引线图形的边缘位置和源漏极金属引线图形的中间位置,所述光刻胶完全曝光区域对应于源漏极金属引线图形之外的区域;
通过显影工艺,去除光刻胶完全曝光区域和光刻胶部分曝光区域中的已曝光的光刻胶;
通过刻蚀工艺,在像素区形成源极金属图形和漏极金属图形,以及在外围引线区形成源漏极金属引线图形;
通过灰化工艺,去除光刻胶部分曝光区域中的未曝光的光刻胶,暴露出漏极金属图形的边缘位置和源漏极金属引线图形的边缘位置;
通过刻蚀工艺,刻蚀掉漏极金属图形的边缘位置的部分金属层和源漏极金属引线图形的边缘位置的部分金属层,使漏极金属图形的端面呈阶梯结构以及使源漏极金属引线图形的端面呈阶梯结构。
9.根据权利要求5所述的方法,其特征在于,所述第一金属层图形包括位于外围引线区的栅极引线金属图形;
则所述在基板上形成第一金属层图形,所述第一金属层图形的端面呈阶梯结构包括:
在基板上形成栅极金属层,通过构图工艺在像素区形成栅极金属图形以及在外围引线区形成栅极金属引线图形,所述栅极金属引线图形的端面呈阶梯结构。
10.根据权利要求9所述的方法,其特征在于,所述在基板上形成栅极金属层,通过构图工艺在像素区形成栅极金属图形以及在外围引线区形成栅极金属引线图形,所述栅极金属引线图形的端面呈阶梯结构包括:
在基板上形成栅极金属层;
在栅极金属层上涂敷光刻胶,采用掩膜版曝光,使光刻胶形成光刻胶完全曝光区域、光刻胶未曝光区域和光刻胶部分曝光区域,在像素区,所述光刻胶未曝光区域对应于栅极金属图形的位置,所述光刻胶完全曝光区域对应于栅极金属图形之外的区域;在外围引线区,所述光刻胶部分曝光区域对应于栅极金属引线图形的边缘位置,所述光刻胶未曝光区域对应于栅极金属引线图形的中间位置,所述栅极金属引线图形包括栅极金属引线图形的边缘位置和栅极金属引线图形的中间位置,所述光刻胶完全曝光区域对应于栅极金属引线图形之外的区域;
通过显影工艺,去除光刻胶完全曝光区域和光刻胶部分曝光区域中的已曝光的光刻胶;
通过刻蚀工艺,在像素区形成栅极金属图形,以及在外围引线区形成栅极金属引线图形;
通过灰化工艺,去除光刻胶部分曝光区域中的未曝光的光刻胶,暴露出栅极金属引线图形的边缘位置;
通过刻蚀工艺,刻蚀掉栅极金属引线图形的边缘位置的部分金属层,使栅极金属引线图形的端面呈阶梯结构。
11.根据权利要求5至10任一所述的方法,其特征在于,所述保护层包括钝化层,所述第二金属层图形包括像素电极图形和连接电极图形;
所述在保护层上形成第二金属层图形包括:
在基板上形成像素电极层,通过构图工艺在像素区形成像素电极图形以及在外围引线区形成连接电极图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910217534.9A CN102116977B (zh) | 2009-12-31 | 2009-12-31 | 阵列基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910217534.9A CN102116977B (zh) | 2009-12-31 | 2009-12-31 | 阵列基板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102116977A true CN102116977A (zh) | 2011-07-06 |
CN102116977B CN102116977B (zh) | 2015-05-20 |
Family
ID=44215805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910217534.9A Active CN102116977B (zh) | 2009-12-31 | 2009-12-31 | 阵列基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102116977B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104733473A (zh) * | 2015-03-13 | 2015-06-24 | 京东方科技集团股份有限公司 | 显示基板及其制备方法 |
CN106249553A (zh) * | 2016-10-20 | 2016-12-21 | 南京华东电子信息科技股份有限公司 | 一种液晶显示器面板制造中的周边曝光方法 |
WO2016201750A1 (zh) * | 2015-06-18 | 2016-12-22 | 武汉华星光电技术有限公司 | 一种阵列基板及液晶显示器 |
CN108257976A (zh) * | 2018-01-09 | 2018-07-06 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
CN109378270A (zh) * | 2018-09-29 | 2019-02-22 | 大连芯冠科技有限公司 | 功率器件多场板的制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071037B2 (en) * | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5042662B2 (ja) * | 2007-02-21 | 2012-10-03 | 三菱電機株式会社 | 液晶表示装置及びその製造方法 |
-
2009
- 2009-12-31 CN CN200910217534.9A patent/CN102116977B/zh active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104733473A (zh) * | 2015-03-13 | 2015-06-24 | 京东方科技集团股份有限公司 | 显示基板及其制备方法 |
WO2016145758A1 (zh) * | 2015-03-13 | 2016-09-22 | 京东方科技集团股份有限公司 | 显示基板及其制备方法 |
US9791758B2 (en) | 2015-03-13 | 2017-10-17 | Boe Technology Group Co., Ltd. | Display substrate and manufacturing method thereof |
WO2016201750A1 (zh) * | 2015-06-18 | 2016-12-22 | 武汉华星光电技术有限公司 | 一种阵列基板及液晶显示器 |
CN106249553A (zh) * | 2016-10-20 | 2016-12-21 | 南京华东电子信息科技股份有限公司 | 一种液晶显示器面板制造中的周边曝光方法 |
CN106249553B (zh) * | 2016-10-20 | 2018-03-13 | 南京华东电子信息科技股份有限公司 | 一种液晶显示器面板制造中的周边曝光方法 |
CN108257976A (zh) * | 2018-01-09 | 2018-07-06 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
CN108257976B (zh) * | 2018-01-09 | 2020-09-29 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
CN109378270A (zh) * | 2018-09-29 | 2019-02-22 | 大连芯冠科技有限公司 | 功率器件多场板的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102116977B (zh) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
WO2017008497A1 (zh) | 氧化物薄膜晶体管的制备方法 | |
US7968389B2 (en) | Fabrication methods of thin film transistor substrates | |
US8853066B2 (en) | Method for manufacturing pixel structure | |
KR20070122158A (ko) | Tft lcd 어레이 기판 및 그 제조 방법 | |
JP2007157916A (ja) | Tft基板及びtft基板の製造方法 | |
JP2006140497A (ja) | Tft−lcdのアレイ基板及びその製造方法 | |
CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
CN102116977A (zh) | 阵列基板及其制造方法 | |
JP2011070194A (ja) | Tft−lcdアレイ基板及びその製造方法 | |
JP2008166671A (ja) | 薄膜トランジスターの製造方法 | |
US10529750B2 (en) | LTPS array substrate and method for producing the same | |
CN108538855B (zh) | 一种阵列基板的制作方法 | |
US8148724B2 (en) | Liquid crystal display device and method of manufacturing the same | |
WO2020024561A1 (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
TWI545734B (zh) | 畫素結構與其製造方法 | |
JP4516518B2 (ja) | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 | |
TWI459477B (zh) | 畫素結構及其製作方法 | |
US20180130830A1 (en) | Ltps array substrate and method for producing the same | |
JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
CN109659276B (zh) | 显示面板及其制作方法 | |
WO2015024332A1 (zh) | 显示装置、阵列基板、像素结构及其制造方法 | |
CN107247376B (zh) | Tft基板的制作方法及液晶显示装置的制作方法 | |
US10007175B2 (en) | Mask and method for manufacturing thin film transistor using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |