KR100663293B1 - 박막트랜지스터 액정 표시장치의 제조방법 - Google Patents
박막트랜지스터 액정 표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100663293B1 KR100663293B1 KR1020000086075A KR20000086075A KR100663293B1 KR 100663293 B1 KR100663293 B1 KR 100663293B1 KR 1020000086075 A KR1020000086075 A KR 1020000086075A KR 20000086075 A KR20000086075 A KR 20000086075A KR 100663293 B1 KR100663293 B1 KR 100663293B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- pattern
- forming
- planarization layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 30
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 30
- 239000002184 metal Substances 0.000 claims abstract description 52
- 239000010408 film Substances 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 238000004380 ashing Methods 0.000 claims description 11
- 239000002210 silicon-based material Substances 0.000 claims description 7
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 액정 표시장치의 제조방법을 개시하며, 개시된 본 발명의 방법은, 투명성 절연기판 상에 게이트 금속층을 형성하고, 이를 선택적으로 제거하여 게이트 패턴을 형성하는 단계; 상기 게이트 패턴을 포함한 투명설 절연기판의 전체 상면에 게이트 평탄화층을 형성하는 단계; 상기 게이트 평탄화층 상에 감광막을 형성하는 단계; 상기 게이트 패턴 상에 위치하는 게이트 평탄화층 부분이 노출될 때까지 상기 감광막을 전면적으로 제거하는 단계; 및 상기 게이트 평탄화층과 상기 제거되고 남은 감광막을 상기 게이트 패턴 상면이 노출될 때까지 전면적으로 제거하여 상기 게이트 패턴 양측에 게이트 평탄화층 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 게이트 저항을 줄이기 위해 게이트 금속층의 폭을 감소시키고 두께를 증가시킬때 발생되는 단차를 제거해줌으로써 고정세화 및 고개구율을 얻을 수 있는 것이다.
Description
도 1은 종래 기술에 따른 박막트랜지스터 액정 표시장치 구조의 단면도.
도 2 내지 도 7은 본 발명의 실시예에 따른 박막트랜지스터 액정 표시장치의 제조방법을 설명하기 위한 각 공정별 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 유리기판 13 : 게이트 금속층
15 : 실리콘계열 물질 SiNx 17 : 감광막
19 : 게이트 절연층 21 : 비정질 실리콘층
23 : 도핑된 비정질 실리콘층 25a,25b : 소오스 및 드래인
27 : 보호막
본 발명은 박막트랜지스터 액정 표시장치의 제조방법으로서, 특히 게이트의 저항을 즐이기 위하여 게이트 금속층의 두께를 증가시키는 경우에 발생하는 단차를 제거하여 고정세화 및 고개구율을 얻고자 하는 박막트랜지스터 액정 표시장치의 제 조방법에 관한 것이다.
현재 패널(Panel)은 대형화되고 화소수가 고정세화로 가는 추세이지만 일반적으로 고정세화를 이루는데 있어 가장 문제가 되는 것은 개구율과 게이트 금속층의 저항이다.
개구율을 높이기 위해서는 게이트 금속층의 폭을 가늘게 하여 개구율을 향상시킬 수는 있지만 이 경우에 게이트 금속층의 저항이 커져 게이트 펄스의 지연문제가 발생한다.
또한, 게이트 금속층의 폭이 가늘어 지면 라인이 오픈될 가능성이 커지게 된다.
이러한 관점에서 종래 기술에 따른 박막트랜지스터 액정 표시장치를 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래 기술에 따른 박막트랜지스터 액정 표시장치의 구조를 도시한 단면도이다.
종래 기술에 따른 박막트랜지스터 액정 표시장치는, 도 1에 도시된 바와 같이, 먼저, 유리기판(1)상에 게이트용 금속물질층을 증착하고 이를 패터닝 하여 게이트 금속층(3)을 형성한다.
그 다음, 상기 게이트 금속층(3)을 포함한 전체구조의 상면에 게이트 절연층(5)을 형성한다. 이어서, 상기 게이트 절연층(5) 상면에 비정질 실리콘층(7)과 도핑된 비정질 실리콘층(9)을 연속하여 증착한 후, 소오스 및 드레인용 도전물질층을 증착하고 이들을 소오스 및 드레인 마스크(도시되지 않음)를 이용하여 선택 적으로 패터닝하여 소오스 및 드레인(도시되지 않음)을 형성하면 박막트랜지스터 액정 표시장치를 완성한다.
그러나, 상기 종래 기술에 따른 박막트랜지스터 액정 표시장치의 구조에 있어서, 게이트 금속층을 패터닝한 후 게이트 형성시에 게이트 금속층의 저항문제를 개선시키기 위하여 게이트 금속층의 두께를 증가시키려고 하는 경우에도 일정한 한계가 있다.
다시 말하면, 게이트 금속층의 두께가 커지면 단차로 인하여 게이트 금속층의 상부에 결함이 발생할 가능성이 증가하게 된다.
또한, 게이트 금속층의 두께가 커진다 할지라도 종단면(Profile)은 어느 일정한 값을 가져야 하는 바, 상기 게이트 금속층을 후속공정에서 식각하는 경우에 금속손실(Metal Loss)이 커지기 때문에 게이트 금속층의 두께를 증가시키는 효과를 반감시켜 버리게 된다. 따라서, 고정세화 및 개구율 향상을 구현하기가 어렵게 된다.
이에 본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 게이트 저항을 줄여 개구율을 향상시키고자 하는 박막트랜지스터 액정 표시장치의 제조방법을 제공함에 있다.
그리고, 본 발명의 다른 목적은 게이트 단차를 줄여 상부층의 결함발생을 감소시킬 수 있는 박막트랜지스터 액정 표시장치의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 액정 표시장치의 제조방법은, 투명성 절연기판 상에 게이트 금속층을 형성하고, 이를 선택적으로 제거하여 게이트 패턴을 형성하는 단계; 상기 게이트 패턴을 포함한 투명설 절연기판의 전체 상면에 게이트 평탄화층을 형성하는 단계; 상기 게이트 평탄화층 상에 감광막을 형성하는 단계; 상기 게이트 패턴 상에 위치하는 게이트 평탄화층 부분이 노출될 때까지 상기 감광막을 전면적으로 제거하는 단계; 및 상기 게이트 평탄화층과 상기 제거되고 남은 감광막을 상기 게이트 패턴 상면이 노출될 때까지 전면적으로 제거하여 상기 게이트 패턴 양측에 게이트 평탄화층 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 박막트랜지스터 액정 표시장치의 제조방법은, 투명성 절연기판 상에 게이트 금속층을 형성하고, 이를 선택적으로 제거하여 게이트 패턴을 형성하는 단계; 상기 게이트 패턴을 포함한 투명성 절연기판의 전체 상면에 게이트 평탄화층을 형성하는 단계; 상기 게이트 평탄화층 상에 감광막을 형성하는 단계; 상기 게이트 패턴 상에 위치하는 게이트 평탄화층 부분이 노출될 때까지 상기 감광막을 전면적으로 제거하는 단계; 상기 게이트 평탄화층과 상기 제거되고 남은 감광막을 상기 게이트 패턴 상면이 노출될 때까지 전면적으로 제거하여 상기 게이트 패턴 양측에 게이트 평탄화층 패턴을 형성하는 단계; 상기 게이트 패턴 및 게이트 평탄화층 패턴 상에 게이트절연층을 형성하는 단계; 상기 게이트 절연층 상에 비정질 실리콘층 패턴과 도핑된 비정질 실리콘층 패턴을 형성하는 단계; 상기 도핑된 비정질 실리콘층 패턴을 선택적으로 제거하여 상기 비정질 실리콘층 패턴의 채널부분을 노출시키는 단계; 상기 비정질 실리콘층 패턴의 채널부분이 노출된 전체구조의 상면에 도전성 물질층을 형성하고 이를 선택적으로 제거하여 상기 도핑된 비정질 실리콘층 패턴의 상면과 비정질 실리콘층 패턴의 측면에 소오스 및 드레인을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 박막트랜지스터 액정 표시장치의 제조방법을 첨부한 도면에 의거하여 상세히 설명한다.
도 2 내지 7은 본 발명에 따른 박막트랜지스터 액정 표시장치의 제조방법을 설명하기 위한 각 공정별 단면도이다.
본 발명에 따른 박막트랜지스터 액정 표시장치의 제조방법은, 도 2에 도시된 바와 같이, 투명성 절연기판, 예를 들어, 유리기판(11)상부에 전도성이 우수한 MoW 또는 Al계열의 합금을 재료로 하여 금속물질을 증착하고 상기 금속물질층을 선택적으로 패터닝하여 게이트 금속층(13))을 형성한다.
이때, 고정세화 및 고개구율을 위하여 상기 게이트 금속층(13)의 폭을 감소시키고, 상기 게이트 금속층(13)의 두께는 2,000 내지 10,000Å정도로 형성한다. 여기서, 상기 게이트 금속층(13)은 5,000 내지 6,000Å정도 두께로 형성하는 것이 바람직하다.
예를 들어, 18.1˝ 패널의 상기 게이트 금속층(13)의 재료로 MoW를 사용시, 상기 게이트 금속층(13)의 두께를 5,000Å으로 했을때는 상기 게이트 금속층(13)의 폭은 18㎛로 하며, 상기 게이트 금속층(13)의 두께를 10,000Å으로 했을때는 상기 게이트 금속층(13)의 폭은 9㎛로 하여 상기 게이트 금속층(13)을 형성한다.
한편, 종단면(Profile) 형성에 의한 금속손실(Metal Loss)을 줄이기 위하여 테이퍼각을 70도 이상 세운다.
그 다음, 도 3에 도시된 바와 같이, 게이트 평탄화층을 형상하기 위하여 실리콘계열 물질인 SiNx로 이루어진 실리콘질화막(15)을 상기 게이트 금속층(13)을 포함한 전체구조의 상면에 상기 게이트 금속층(13)의 두께만큼인 5,000 내지 6,000Å두께로 형성한다.
이어서, 도 4에 도시된 바와 같이, 상기 실리콘질화막(15)의 상부에 감광막(17)을 약 10,000Å정도의 두께로 도포한다. 이때, 상기 감광막(17) 도포시 유리기판(11)표면의 단차에 상관없이 평탄화를 이룰 수가 있는 바, 상기 감광막(17)의 두께는 게이트 금속층(13)상에는 4,000 내지 5,000Å 정도이고, 상기 유리기판(11)의 표면에는 10,000Å정도가 된다. 또한, 상기 감광막(17)은 10,000 내지 30,000Å 정도의 두께로 형성할 수도 있다.
그 다음, 도 5에 도시된 바와 같이, 상기 감광막(17)의 도포후 플라즈마를 사용하여 상기 감광막(17)을 상기 게이트 금속층(13)상부에 있는 실리콘질화막(15)상부가 노출될 때까지 건식애싱 공정으로 전면적으로 제거한다. 이때, 상기 건식애싱 공정에 있어서 O2 와 SF6 가스를 혼합하여 사용하는 경우 애싱속도가 빨라지므로 상기 감광막(17)을 용이하게 제거할 수 있다.
이어서, 도 6에 도시된 바와 같이, 상기 남겨진 감광막(17a)을 제거함과 병행하여 상기 게이트 금속층(13)상부에 형성된 상기 실리콘질화막(15)을 상기 애싱공정에 사용하던 동일한 플라즈마를 사용하여 식각한다.
이때, 상기 남겨진 감광막(17A)의 건식애싱 속도와 상기 실리콘질화막(15)의 식각속도를 동일하게 맞추어 줄 수 있다.
또한, 상기 식각 공정을 상기 게이트 금속층(13)이 외부로 노출될 때까지 계속하여 행한다.
그 결과, 상기 게이트 금속층(13)사이의 공간이 상기 실리콘질화막(15)으로 채워져서 높은 두께의 상기 게이트 금속층(11)으로 인한 단차가 제거된다.
그 다음, 도 7에 도시된 바와 같이, 상기 단차가 제거된 전체구조 상부에 게이트 절연층(19)을 증착하고, 상기 게이트 절연층(19)상에 박막트랜지스터 액정 표시장치의 채널로 쓰이는 비정질 실리콘층(21)과 소오스 및 드레인과의 오믹 콘택트층으로 쓰이는 도핑된 비정질 실리콘층(23)을 순차적으로 연속 증착한다.
이어서, 상기 비정질 실리콘층(21)과 도핑된 비정질 실리콘층(23)을 노광 및 현상 공정을 통하여 선택적으로 제거한다. 그 다음, 선택적으로 제거된 상기 도핑된 비정질 실리콘층(23)을 포함한 전체구조의 노출된 표면상에 소오스 및 드레인용 도전물질층을 증착하고, 이를 노광 및 현상 공정을 통하여 선택적으로 제거하여 소오스 및 드레인(25a,25b)을 형성한다.
이어서,소오스 및 드레인(25a,25b)을 포함한 전체구조의 노출된 표면상에 보호막(27)을 형성하면 상기 실리콘계열 물질인 실리콘질화막(15a)에 의하여 단차가 제거된 구조를 가진 박막트랜지스터 액정 표시장치가 완성된다.
이상에서 설명한 바와 같이, 본 발명에 따른 박막트랜지스터 액정 표시장치 의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는 게이트 금속층의 단차영역에 실리콘질화막의 형성으로 인해 단차가 제거되므로써 게이트의 테이퍼각을 수직에 근사한 각도로 세워 금속손실이 감소되고, 게이트 두께의 높임에 따른 단차효과를 완전히 제거할 수 있다.
그리고, 본 발명은 게이트 선폭을 감소시켜 개구율을 향상시킬 수 있고, 게이트 두께를 증가시켜 게이트 저항을 줄일 수 있다.
따라서, 이로 인하여 현재 대화면으로 갈수록 게이트 저항이 커지는 제약을 줄일 수 있으며, 게이트 선폭을 줄임으로 해서 개구율이 증가되고 이와 더불어 고정세화가 가능하게 되어 고품위의 LCD를 제작할 수 있게된다.
아울러, 본 발명은 게이트 단차가 제거되므로써 단차에 의해 발생되는 배향막 러빙시의 문제점도 해결할 수 있다.
Claims (18)
- 투명성 절연기판 상에 게이트 금속층을 형성하고, 이를 선택적으로 제거하여 게이트 패턴을 형성하는 단계;상기 게이트 패턴을 포함한 투명설 절연기판의 전체 상면에 게이트 평탄화층을 형성하는 단계;상기 게이트 평탄화층 상에 감광막을 형성하는 단계;상기 게이트 패턴 상에 위치하는 게이트 평탄화층 부분이 노출될 때까지 상기 감광막을 전면적으로 제거하는 단계; 및상기 게이트 평탄화층과 상기 제거되고 남은 감광막을 상기 게이트 패턴 상면이 노출될 때까지 전면적으로 제거하여 상기 게이트 패턴 양측에 게이트 평탄화층 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 1 항에 있어서,상기 게이트 금속층은 5,000 내지 10,000Å두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 1 항에 있어서,상기 게이트 평탄화층을 5,000 내지 6,000Å두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 1 항에 있어서,상기 게이트 평탄화층은 실리콘계열 물질을 사용하여 형성하는 것을 특징으로 박막트랜지스터 액정 표시장치의 제조방법.
- 제 4 항에 있어서,상기 실리콘계열 물질은 SiNx를 포함하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 1 항에 있어서,상기 감광막은 10,000 내지 30,000Å 두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 1 항에 있어서,상기 감광막을 건식애싱 방법을 통하여 전면적으로 제거하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 1 항에 있어서,상기 게이트 평탄화층과 상기 제거되고 남은 감광막은 건식애싱 방법을 통하여 전면적으로 제거하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 7 항 또는 제 8 항에 있어서, 상기 건식애싱은 O2 와 SF6를 혼합하여 사용하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 투명성 절연기판 상에 게이트 금속층을 형성하고, 이를 선택적으로 제거하여 게이트 패턴을 형성하는 단계;상기 게이트 패턴을 포함한 투명성 절연기판의 전체 상면에 게이트 평탄화층을 형성하는 단계;상기 게이트 평탄화층 상에 감광막을 형성하는 단계;상기 게이트 패턴 상에 위치하는 게이트 평탄화층 부분이 노출될 때까지 상기 감광막을 전면적으로 제거하는 단계;상기 게이트 평탄화층과 상기 제거되고 남은 감광막을 상기 게이트 패턴 상면이 노출될 때까지 전면적으로 제거하여 상기 게이트 패턴 양측에 게이트 평탄화층 패턴을 형성하는 단계;상기 게이트 패턴 및 게이트 평탄화층 패턴 상에 게이트절연층을 형성하는 단계;상기 게이트 절연층 상에 비정질 실리콘층 패턴과 도핑된 비정질 실리콘층 패턴을 형성하는 단계;상기 도핑된 비정질 실리콘층 패턴을 선택적으로 제거하여 상기 비정질 실리콘층 패턴의 채널부분을 노출시키는 단계;상기 비정질 실리콘층 패턴의 채널부분이 노출된 전체구조의 상면에 도전성 물질층을 형성하고 이를 선택적으로 제거하여 상기 도핑된 비정질 실리콘층 패턴의 상면과 비정질 실리콘층 패턴의 측면에 소오스 및 드레인을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 10 항에 있어서,상기 게이트 금속층은 5,000 내지 10,000Å두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 10 항에 있어서,상기 게이트 평탄화층을 5,000 내지 6,000Å두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 10 항에 있어서,상기 게이트 평탄화층은 실리콘계열 물질을 사용하여 형성하는 것을 특징으로 박막트랜지스터 액정 표시장치의 제조방법.
- 제 10 항에 있어서,상기 실리콘계열 물질은 SiNx를 포함하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 10 항에 있어서,상기 감광막은 10,000 내지 30.000Å 두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 10 항에 있어서,상기 감광막을 건식애싱 방법을 통하여 전면적으로 제거하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 10 항에 있어서,상기 게이트 평탄화층과 상기 제거되고 남은 감광막은 건식애싱 방법을 통하여 전면적으로 제거하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
- 제 16 항 또는 제 17 항에 있어서, 상기 건식애싱은 O2 와 SF6를 혼합하여 사용하는 것을 특징으로 하는 박막트랜지스터 액정 표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086075A KR100663293B1 (ko) | 2000-12-29 | 2000-12-29 | 박막트랜지스터 액정 표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086075A KR100663293B1 (ko) | 2000-12-29 | 2000-12-29 | 박막트랜지스터 액정 표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056673A KR20020056673A (ko) | 2002-07-10 |
| KR100663293B1 true KR100663293B1 (ko) | 2007-01-02 |
Family
ID=27689172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000086075A KR100663293B1 (ko) | 2000-12-29 | 2000-12-29 | 박막트랜지스터 액정 표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100663293B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9082855B2 (en) | 2012-11-13 | 2015-07-14 | Samsung Display Co., Ltd. | Thin film transistor display panel and method of manufacturing the same |
-
2000
- 2000-12-29 KR KR1020000086075A patent/KR100663293B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9082855B2 (en) | 2012-11-13 | 2015-07-14 | Samsung Display Co., Ltd. | Thin film transistor display panel and method of manufacturing the same |
| US9293484B2 (en) | 2012-11-13 | 2016-03-22 | Samsung Display Co., Ltd. | Thin film transistor display panel and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020056673A (ko) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| JP2003297850A (ja) | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 | |
| KR20000034859A (ko) | 액정표시장치 및 그 제조방법 | |
| US6335781B2 (en) | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer | |
| KR100891042B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
| KR100744404B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR100658068B1 (ko) | 수직형 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100663293B1 (ko) | 박막트랜지스터 액정 표시장치의 제조방법 | |
| US20050170290A1 (en) | Method of manufacturing substrate for display and method of manufacturing display utilizing the same | |
| KR100590925B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| JP2002151381A (ja) | パターン形成方法 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR20070001548A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100852830B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
| KR100615437B1 (ko) | 배리어층을 가지는 구리 배선의 식각 방법 | |
| KR100336890B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100471769B1 (ko) | 테이퍼식각방법및액정표시장치용표시판의제조방법 | |
| KR20060021531A (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| CN115332272B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100318369B1 (ko) | 전극형성방법 | |
| CN111029300B (zh) | 薄膜晶体管基板的制作方法 | |
| KR20080069892A (ko) | 박막트랜지스터 어레이 제조방법 | |
| KR100613767B1 (ko) | 박막 트랜지스터 액정 표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151116 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |