KR100891042B1 - 프린지 필드 스위칭 모드 액정표시장치의 제조방법 - Google Patents

프린지 필드 스위칭 모드 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100891042B1
KR100891042B1 KR1020020045642A KR20020045642A KR100891042B1 KR 100891042 B1 KR100891042 B1 KR 100891042B1 KR 1020020045642 A KR1020020045642 A KR 1020020045642A KR 20020045642 A KR20020045642 A KR 20020045642A KR 100891042 B1 KR100891042 B1 KR 100891042B1
Authority
KR
South Korea
Prior art keywords
film
data line
line
metal film
electrode
Prior art date
Application number
KR1020020045642A
Other languages
English (en)
Other versions
KR20040012200A (ko
Inventor
민태엽
임삼호
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020020045642A priority Critical patent/KR100891042B1/ko
Publication of KR20040012200A publication Critical patent/KR20040012200A/ko
Application granted granted Critical
Publication of KR100891042B1 publication Critical patent/KR100891042B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14—Protective coatings, e.g. hard coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

본 발명은 프린지 필드 스위칭 모드 액정표시장치(Fringe Field Switching Mode Liquid Crystal Display)의 제조방법을 개시한다. 개시된 본 발명의 방법은, 투명성 절연기판 상에 투명 금속으로 이루어지면서 플레이트 형태를 갖는 카운터전극을 형성하는 단계; 상기 카운터전극을 포함한 기판 상에 게이트용 금속막을 증착하는 단계; 상기 금속막을 패터닝하여 게이트라인과 공통전극라인을 형성하는 단계; 상기 게이트라인 및 공통전극라인을 포함한 기판의 전 영역 상에 게이트절연막과 a-Si막 및 n+ a-Si막을 차례로 증착하는 단계; 상기 n+ a-Si막과 a-Si막을 패터닝하여 액티브라인 및 박막트랜지스터의 채널층을 형성하는 단계; 상기 액티브라인 및 채널층과 게이트절연막 상에 투명 금속막을 증착하는 단계; 상기 박막트랜지스터의 채널층 상에 상기 투명 금속막을 잔류시키도록 상기 투명 금속막을 식각하여 슬릿 형태의 화소전극 및 소오스/드레인 전극을 형성하는 단계; 상기 단계까지의 기판 결과물 상에 보호막을 증착하는 단계; 상기 보호막을 식각하여 데이터라인 형성 영역을 한정하는 제1 및 제2트렌치를 형성하는 단계; 상기 제1 및 제2트렌치 내에 데이터라인용 금속막을 매립시켜 데이터라인과 상기 소오스 전극을 연결시키는 단계를 포함한다. 본 발명에 따르면, 데이터라인을 다마신 공정을 이용하여 매립형으로 형성함으로써 상기 데이터라인에 의한 단차를 제거할 수 있으며, 이에 따라, 데이터라인의 단차에 기인하는 빛샘 발생을 방지할 수 있다.

Description

프린지 필드 스위칭 모드 액정표시장치의 제조방법{METHOD FOR FABRICATING FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY}
도 1a 내지 도 1d는 종래 기술에 따른 프린지 필드 스위칭 모드 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 유리기판 22 : 카운터전극
23 : 게이트전극 24 : 공통전극라인
25 : 게이트절연막 26 : a-Si막
27 : n+ a-Si막 28 : 화소전극
28a : ITO 금속막 29 : 보호막
30 : 소오스/드레인용 금속막 30a : 소오스/드레인 전극
30b : 데이터라인 31 : 감광막 패턴
본 발명은 프린지 필드 스위칭 모드 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 데이터 라인에 의한 단차를 제거하기 위한 프린지 필드 스위칭 모드 액정표시장치의 제조방법에 관한 것이다.
프린지 필드(fringe field)에 의해 동작되는 프린지 필드 스위칭 모드 액정표시장치(Fringe Field Switching Mode Liquid Crystal Display : 이하,FFS-LCD)는 인 플레인 스위칭(In Plain Switching) 모드 LCD의 낮은 개구율 및 투과율을 개선시키기 위하여 제안되었다.
이러한 FFS-LCD는 카운터전극과 화소전극을 투명 전도체로 형성하면서, 상기 카운터전극과 화소전극 사이의 간격을 하부기판과 상부기판간의 간격보다 좁게 형성하여 상기 카운터전극과 화소전극 사이에서 프린지 필드가 형성되도록 하고, 이 프린지 필드에 의해 전극들 상부에 존재하는 액정분자들이 모두 동작되도록 함으로써 개구율 및 투과율을 향상시킨 LCD이다.
또한, FFS-LCD는 화소전극이 ITO 금속으로 이루어지는 바, 투과율이 다른 LCD들 보다 우수하며, 아울러, 화소전극의 두께가 대략 400Å인 것과 관련해서 균일한 액정 배향을 할 수 있다.
이하에서는 종래 기술에 따른 FFS-LCD의 제조방법을 도 1a 내지 도 1d를 참조해서 설명하도록 한다.
도 1a를 참조하면, 유리기판(1) 상에 ITO(Indium Tin Oxide) 금속막을 증착한 후, 이를 패터닝하여 플레이트(plate) 형태의 카운터전극(2)을 형성한다. 그런다음, 상기 카운터전극(2)을 포함한 기판(1)의 전 영역 상에 MoW 금속막과 같은 게 이트용 금속막을 증착한 후, 이를 패터닝하여 게이트전극(3)을 포함한 게이트라인(도시안됨) 및 공통전극라인(4)을 형성한다.
도 1b를 참조하면, 기판 결과물 상에 게이트절연막(5)을 증착한다. 그런다음, 상기 게이트절연막(5) 상에 도핑되지 않은 비정질실리콘막(6 : 이하, a-Si막)과 도핑된 비정질실리콘막(7 : 이하, n+ a-Si막)을 차례로 증착하고, 상기 막들을 패터닝한다.
도 1c를 참조하면, 상기 기판 결과물 상에 소오스/드레인용 금속막을 증착한 후, 이를 패터닝하여 소오스/드레인 전극(8)을 포함한 데이터라인(9)을 형성하고, 이 결과로서 기판(1)의 소정부에 박막트랜지스터(TFT)를 형성한다. 여기서, 상기 소오스/드레인용 금속막의 패터닝시에는 n+ a-Si막(7)을 함께 식각함으로써 채널을 형성해준다.
도 1d를 참조하면, 박막트랜지스터(TFT)를 보호하기 위하여 기판 결과물 상에 보호막(10)을 도포한 후, 상기 보호막(10)의 국소 부분을 식각하여 상기 박막트랜지스터(TFT)의 소오스/드레인 전극(8)을 노출시키는 비아홀(도시안됨)을 형성한다. 그런다음, 상기 보호막(10) 상에 ITO 금속막을 증착한 후, 이를 패터닝하여 화소영역에 해당하는 보호막 부분 상에 슬릿 형상을 가지면서 노출된 소오스/드레인 전극(8)과 콘택되는 화소전극(11)을 형성한다.
그러나, 종래의 FFS-LCD의 제조방법에 따르면, 데이터라인에 의한 단차로 인해 후속하는 배향막의 러빙 공정에서 러빙 방향이 어긋나거나, 또는, 방향이 바뀌 는 현상이 발생되며, 이로 인해, 전압 인가시의 경사 방향에서 액정분자들이 서 있는 것과 관련해서 편광판을 통과한 빛의 위상이 바뀌어 데이터라인부에서 빛샘이 발생된다.
한편, 상기 데이터라인부에서의 빛샘을 방지하기 위해 종래에는 컬러필터 기판에서의 블랙매트릭스의 폭을 더 넓게 하기도 하는데, 이 경우에는 투과율 저하가 초래된다.
또한, 데이터라인에 의한 단차를 줄이기 위해서는 그 두께를 감소시키면서 선폭을 증가시키면 되지만, 이 방법은 배선 저항 및 공정 측면을 고려할 때 실질적으로 그 적용이 곤란하다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 데이터라인의 단차에 의한 빛샘 발생을 방지할 수 있는 FFS-LCD의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 투명성 절연기판 상에 투명 금속으로 이루어지면서 플레이트 형태를 갖는 카운터전극을 형성하는 단계; 상기 카운터전극을 포함한 기판 상에 게이트용 금속막을 증착하는 단계; 상기 금속막을 패터닝하여 게이트라인과 공통전극라인을 형성하는 단계; 상기 게이트라인 및 공통전극라인을 포함한 기판의 전 영역 상에 게이트절연막과 a-Si막 및 n+ a-Si막을 차례로 증착하는 단계; 상기 n+ a-Si막과 a-Si막을 패터닝하여 액티브라인 및 박막트랜지스터의 채널층을 형성하는 단계; 상기 액티브라인 및 채널층과 게이트절연막 상에 투명 금속막을 증착하는 단계; 상기 박막트랜지스터의 채널층 상에 상기 투명 금속막을 잔류시키도록 상기 투명 금속막을 식각하여 슬릿 형태의 화소전극 및 소오스/드레인 전극을 형성하는 단계; 상기 단계까지의 기판 결과물 상에 보호막을 증착하는 단계; 상기 보호막을 식각하여 데이터라인 형성 영역을 한정하는 제1 및 제2트렌치를 형성하는 단계; 상기 제1 및 제2트렌치 내에 데이터라인용 금속막을 매립시켜 데이터라인과 상기 소오스 전극을 연결시키는 단계를 포함하는 FFS-LCD의 제조방법을 제공한다.
여기서, 상기 화소전극을 형성하기 위한 투명 금속막의 식각시, 상기 박막트랜지스터의 채널층 상에도 투명 금속막을 잔류시켜 소오스/드레인 전극을 형성하며, 아울러, 상기 보호막의 식각시, 패드부에 해당하는 부분을 함께 식각하고, 상기 데이터라인용 금속막은 Al 계열의 합금막, Mo막, Cr막, Ti막 또는 Cu막 중에서 어느 하나를 이용한다.
또한, 상기 데이터라인과 상기 소오스 전극을 연결시키는 단계는, 상기 제1 및 제2트렌치를 매립하도록 보호막 상에 데이터라인용 금속막을 증착하는 단계; 상기 데이터라인 금속막 상에 제1 및 제2트렌치 상부 영역을 가리는 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴에 의해 가려지지 않은 금속막 부분을 식각하는 단계를 포함하며, 상기 감광막 패턴에 의해 가려지지 않은 금속막 부분을 식각하는 단계는 과도 식각 공정으로 진행한다.
본 발명에 따르면, 데이터라인을 다마신(damascene) 공정을 이용하여 매립 형태로 형성함으로써, 상기 데이터라인에 의한 단차를 제거할 수 있으며, 이에 따라, 데이터라인의 단차에 기인하는 빛샘 발생을 방지할 수 있다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 FFS-LCD의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 투명성 절연기판, 예컨데, 유리기판(21) 상에 투명 금속막으로서 ITO 금속막을 증착한 후, 이를 패터닝하여 카운터전극(22)을 형성한다. 여기서, 상기 카운터전극(22)은 플레이트 형태로 형성하며, 특히, 단차를 고려하여 400∼600Å의 두께로 형성한다. 그 다음, 상기 카운터전극(22)을 포함한 기판(21)의 전 영역 상에 MoW, Cr 및 Mo/Al/Mo와 같은 게이트용 금속막을 증착하고, 이를 패터닝하여 게이트전극(23)을 포함한 게이트라인(도시안됨)과 공통전극라인(24)을 형성한다.
도 2b를 참조하면, 기판 결과물 상에 게이트절연막(25)을 증착한다. 그런다음, 상기 게이트절연막(25) 상에 a-Si막(26)과 n+ a-Si막(27)을 차례로 증착한 후, 이들을 패터닝하여 액티브 라인(도시안됨) 및 박막트랜지스터(TFT)의 채널층을 형성한다.
도 2c를 참조하면, 상기 기판(21)의 전 영역 상에 투명 금속막으로서 ITO 금속막을 증착한다. 그런다음, 상기 ITO 금속막을 패터닝하여 화소영역 상에 슬릿 형태의 화소전극(28)을 형성한다. 이때, 박막트랜지스터(TFT)의 채널층은 물론 액티브 라인 상에도 ITO 메탈 마스크를 사용하여 백 채널 에치를 수행함으로써 ITO 금속막을 잔류시켜, 드레인 전극(28a) 및 소오스 전극(28b)를 형성한다.
도 2d를 참조하면, 상기 단계까지의 기판 결과물 상에 실리콘질화막 재질의 절연막, 즉, 보호막(29)을 증착한다. 그런다음, 상기 보호막(29)의 소정 부분들을 식각하여 박막트랜지스터의 데이터라인 형성 영역을 한정하는 제1 및 제2트렌치(T1, T2)를 형성한다. 이때, 상기 보호막(29)의 식각시에는, 도시하지는 않았으나, 패드부 상의 보호막 부분도 함께 식각한다.
도 2e를 참조하면, 상기 제1 및 제2트렌치를 매립하도록 상기 보호막(29) 상에 데이터라인용 금속막(30), 예컨데, Al 계열의 합금막, Mo막, Cr막, Ti막 또는 Cu막 등을 증착한다. 그런다음, 상기 데이터라인용 금속막(30) 상에 제1 및 제2트렌치 상부 영역을 가리는 감광막 패턴(31)을 형성한다.
도 2f를 참조하면, 감광막 패턴에 의해 가려지지 않는 데이터라인용 금속막 부분을 식각 제거한다. 이때, 상기 데이터라인용 금속막의 식각시에는 과도 식각(over etch)으로 진행함으로써 감광막 패턴(31)의 측면 아래 부분서의 데이터라인용 금속막 부분도 제거되도록 하며, 이 결과로서, 일부 영역이 소오스 전극(28b)과 연결되어 박막트랜지스터(TFT)를 구성하는 데이터라인(30a, 30b)을 형성한다. 이후, 잔류된 감광막 패턴을 제거한다.
여기서, 상기 데이터라인(30a, 30b)은 그 형성 영역을 한정한 후에 금속막을 매립시키는 다마신(damascene) 공정을 통해 매립형으로 형성되는 바, 그 형성 후에 단차를 발생시키지 않는다.
따라서, 본 발명의 방법은 데이터라인을 다마신 공정으로 형성함으로써, 단차 유발을 방지할 수 있으며, 그래서, 단차 유발에 의한 러빙 불량으로 인해 데이 터라인 주변에서 빛샘이 발생되는 현상을 해결할 수 있다.
이상에서와 같이, 본 발명은 데이터라인을 다마신 공정을 이용하여 매립형으로 형성하기 때문에 상기 데이터라인에 의한 단차를 제거할 수 있으며, 이에 따라, 데이터라인에 의한 단차 및 그에 따른 러빙 불량을 근본적으로 해결할 수 있는 바, 빛샘을 방지할 수 있어서 제조수율은 물론 화면품위를 향상시킬 수 있다.
또한, 본 발명은 데이터라인에 의한 단차 발생을 방지할 수 있는 바, 대화면 액정표시장치에서의 신호 배선의 두께 및 선폭 제약에 적절하게 대처할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 투명성 절연기판 상에 투명 금속으로 이루어지면서 플레이트 형태를 갖는 카운터전극을 형성하는 단계;
    상기 카운터전극을 포함한 기판 상에 게이트용 금속막을 증착하는 단계;
    상기 금속막을 패터닝하여 게이트라인과 공통전극라인을 형성하는 단계;
    상기 게이트라인 및 공통전극라인을 포함한 기판의 전 영역 상에 게이트절연막과 a-Si막 및 n+ a-Si막을 차례로 증착하는 단계;
    상기 n+ a-Si막과 a-Si막을 패터닝하여 액티브라인 및 박막트랜지스터의 채널층을 형성하는 단계;
    상기 액티브라인 및 채널층과 게이트절연막 상에 투명 금속막을 증착하는 단계;
    상기 박막트랜지스터의 채널층 상에 상기 투명 금속막을 잔류시키도록 상기 투명 금속막을 식각하여 슬릿 형태의 화소전극 및 소오스/드레인 전극을 형성하는 단계;
    상기 단계까지의 기판 결과물 상에 보호막을 증착하는 단계;
    상기 보호막을 식각하여 데이터라인 형성 영역을 한정하는 제1 및 제2트렌치를 형성하는 단계;
    상기 제1 및 제2트렌치 내에 데이터라인용 금속막을 매립시켜 데이터라인을 형성하고 상기 제1트렌치를 통해 상기 데이터라인과 상기 소오스 전극을 연결시키는 단계;를 포함하는 것을 특징으로 하는 FFS-LCD의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 보호막의 식각시, 패드부에 해당하는 부분을 함께 식각하는 것을 특징으로 하는 FFS-LCD의 제조방법.
  4. 제 1 항에 있어서, 상기 데이터라인 전극용 금속막은 Al 계열의 합금막, Mo막, Cr막, Ti막 및 Cu막 중에서 선택되는 어느 하나의 금속막을 이용하는 것을 특징으로 하는 FFS-LCD의 제조방법.
  5. 제 1 항에 있어서, 상기 데이터라인과 상기 소오스 전극을 연결시키는 단계는, 상기 제1 및 제2트렌치를 매립하도록 보호막 상에 데이터라인용 금속막을 증착하는 단계; 상기 데이터라인용 금속막 상에 제1 및 제2트렌치 상부 영역을 가리는 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴에 의해 가려지지 않은 금속막 부분을 식각하는 단계를 포함하는 것을 특징으로 하는 FFS-LCD의 제조방법.
  6. 제 5 항에 있어서, 상기 감광막 패턴에 의해 가려지지 않은 금속막 부분을 식각하는 단계는, 과도 식각 공정으로 진행하는 것을 특징으로 하는 FFS-LCD의 제조방법.
KR1020020045642A 2002-08-01 2002-08-01 프린지 필드 스위칭 모드 액정표시장치의 제조방법 KR100891042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020045642A KR100891042B1 (ko) 2002-08-01 2002-08-01 프린지 필드 스위칭 모드 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020045642A KR100891042B1 (ko) 2002-08-01 2002-08-01 프린지 필드 스위칭 모드 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20040012200A KR20040012200A (ko) 2004-02-11
KR100891042B1 true KR100891042B1 (ko) 2009-03-31

Family

ID=37320207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020045642A KR100891042B1 (ko) 2002-08-01 2002-08-01 프린지 필드 스위칭 모드 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100891042B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
KR100862926B1 (ko) * 2007-07-18 2008-10-13 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
CN103293811B (zh) * 2013-05-30 2016-05-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US9190427B2 (en) 2013-05-30 2015-11-17 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
KR102080281B1 (ko) * 2013-09-24 2020-02-21 엘지디스플레이 주식회사 액정표시장치
CN105633094B (zh) * 2015-12-30 2018-12-18 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
GB2566673B (en) 2017-07-21 2022-10-26 Flexenable Ltd Thin-Film Transistor (TFT) Architecture for Liquid Crystal Displays
CN113985667B (zh) * 2021-10-12 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260668A (ja) * 1996-03-19 1997-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法
KR20010058183A (ko) * 1999-12-24 2001-07-05 박종섭 고개구율 및 고투과율 액정표시장치의 제조방법
KR20010082828A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
KR20020004276A (ko) * 2000-07-04 2002-01-16 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260668A (ja) * 1996-03-19 1997-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法
KR20010058183A (ko) * 1999-12-24 2001-07-05 박종섭 고개구율 및 고투과율 액정표시장치의 제조방법
KR20010082828A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
KR20020004276A (ko) * 2000-07-04 2002-01-16 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20040012200A (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
US8017465B2 (en) Method for manufacturing array substrate of liquid crystal display
US8183070B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
US20060154397A1 (en) Method for manufacturing a display device and method for forming a pattern
KR20080000751A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100891042B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR100272266B1 (ko) 박막 트랜지스터 및 그의 제조방법
US7737446B2 (en) Thin films transistor array substrate and fabricating method thereof
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
KR20000003173A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100683155B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20030077372A (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR100336890B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100619160B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR20020002655A (ko) 박막 트랜지스터 액정표시 소자의 제조방법
KR101217665B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100701662B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100671521B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100663293B1 (ko) 박막트랜지스터 액정 표시장치의 제조방법
US6842201B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 12