KR100590925B1 - 박막트랜지스터-액정표시장치의 제조방법 - Google Patents

박막트랜지스터-액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100590925B1
KR100590925B1 KR1019990031418A KR19990031418A KR100590925B1 KR 100590925 B1 KR100590925 B1 KR 100590925B1 KR 1019990031418 A KR1019990031418 A KR 1019990031418A KR 19990031418 A KR19990031418 A KR 19990031418A KR 100590925 B1 KR100590925 B1 KR 100590925B1
Authority
KR
South Korea
Prior art keywords
source
resist pattern
active
drain
layer
Prior art date
Application number
KR1019990031418A
Other languages
English (en)
Other versions
KR20010011855A (ko
Inventor
오재영
이경하
인태형
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990031418A priority Critical patent/KR100590925B1/ko
Publication of KR20010011855A publication Critical patent/KR20010011855A/ko
Application granted granted Critical
Publication of KR100590925B1 publication Critical patent/KR100590925B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터-액정 표시 장치의 제조방법을 개시한다.
개시된 본 발명은, 절연 기판 상부에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상부에 게이트 절연막과 도핑된 반도체층 및 소오스, 드레인용 금속막을 순차적으로 적층하는 단계; 상기 소오스, 드레인용 금속막 상부에 액티브 영역을 한정하기 위하여 액티브용 레지스트 패턴을 형성하는 단계로, 상기 액티브용 레지스트 패턴은 게이트 전극과 대응하는 부분의 두께가 상대적으로 얇게 형성하는 단계; 상기 액티브용 레지스트 패턴을 마스크로 하여, 소오스, 드레인용 금속막, 도핑된 반도체층 및 비정질 실리콘층을 액티브 형태로 식각하여, 상기 비정질 실리콘층으로 채널층을 한정하는 단계; 상기 액티브용 레지스트 패턴의 상대적으로 얇은 두께를 가진 부분을 제거하여, 소오스, 드레인 전극용 레지스트 패턴을 형성하는 단계; 상기 소오스 드레인 전극용 레지스트 패턴을 이용하여, 상기 소오스, 드레인 금속막 및 도핑된 반도체층을 식각하여, 소오스, 드레인 전극을 형성하는 단계; 상기 소오스, 드레인 전극용 레지스트 패턴을 제거하는 단계; 상기 기판 결과물 상부에 보호막을 증착하는 단계; 상기 보호막 상에 드레인 전극이 노출되도록 보호막을 식각하는 단계; 및 상기 보호막 상부에 드레인 전극과 콘택되도록 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

박막 트랜지스터-액정 표시 장치의 제조방법{method for manufacturing the TFT- LCD}
도 1a 내지 도 1f는 종래의 박막 트랜지스터-액정 표시 장치의 제조방법을 설명하기 위한 각 공정별 단면도.
도 2a 내지 도 2f는 본 발명에 따른 박막 트랜지스터-액정 표시 장치의 제조방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 - 절연 기판 12 - 게이트 전극
13 - 게이트 절연막 14a - 채널층
15a - 오믹 콘택층 16 - 소오스, 드레인 전극용 금속막
16a,16b - 소오스, 드레인 전극 17 - 제 2 레지스트 패턴
17-1 - 제 3 레지스트 패턴 18 - 보호막
19 - 화소 전극
본 발명은 박막 트랜지스터-액정 표시 장치의 제조방법에 관한 것으로, 보다 구체적으로는, 4개의 마스크로 박막 트랜지스터를 제조할 수 있는 박막 트랜지스터-액정 표시 장치의 제조방법에 관한 것이다.
일반적으로, 액정 표시 소자중 액티브 매트릭스형 액정 표시 소자는 고속 응답성을 갖고, 많은 화소의 갯수를 갖는다. 이에 따라, 디스플레이 화면의 고 화질화, 대형화, 컬러 화면화등을 실현하는 특성을 지니며, 휴대형 TV, 노트북 PC, 자동차 항법 장치등에 이용된다.
이러한 액티브 매트릭스형 액정 표시 소자에서, 화소 전극을 선택적으로 온/ 오프시키기 위하여 게이트 버스 라인과 데이타 버스 라인이 교차하는 점에 다이오드나 박막 트랜지스터와 같은 스위칭 소자가 배치된다.
이러한 박막 트랜지스터를 포함하는 종래의 액정 표시 소자의 제조방법을 도 1a 내지 도 1f를 참조하여 설명한다.
먼저, 도 1a에 도시된 바와 같이, 절연 기판(1) 표면에 게이트 버스 라인용금속막을 소정 두께로 증착한다. 그리고나서, 제 1 사진 식각 공정을 통하여, 금속막을 패터닝하여, 게이트 전극(2)을 형성한다. 이어서, 게이트 전극(2)을 포함하는 절연 기판(1) 상부에 제 1 게이트 절연막(3), 제 2 게이트 절연막(4), 비정질 실리콘층(5) 및 에치 스톱퍼층(6)을 순차적으로 증착한다.
그후, 도 1b에 도시된 바와 같이, 에치 스톱퍼층(6)을 제 2 사진 식각 공정을 통하여, 게이트 전극(1)의 대응 부분에 존재하도록 소정 부분 패터닝하여, 에치 스톱퍼(6a)를 형성한다. 이때, 에치 스톱퍼(6a)는 공지된 바와 같이, 이후 소오스, 드레인 전극 형성시, 채널층이 손상됨을 방지하여, 박막 트랜지스터의 동작 전류를 높이고, 누설 전류를 낮추는 역할을 한다.
그 다음, 도 1c에서와 같이, 에치 스토퍼(6a)가 형성된 비정질 실리콘층(5) 상부에 도핑된 반도체층(7)을 증착한다.
그 다음, 도 1d를 참조하여, 도핑된 반도체층(7) 및 비정질 실리콘층(5)을 제 3 사진 식각 공정에 의하여 소정 부분 패터닝하여, 오믹 콘택층(7a,7b) 및 채널층(5')을 형성한다. 이때, 오믹 콘택층(7a,7b)은 에치 스톱퍼(6)의 양측에 존재하도록 패터닝된다.
이어서, 도 1e에 도시된 바와 같이, 도면에는 도시되지 않았지만, 기판 외곽의 게이트 전극 패드부가 노출될 수 있도록, 제 4 사진 식각 공정에 의하여 제 1 및 제 2 절연막(3,4)을 식각한다.
그런다음, 도 1f에서와 같이, 하부 기판(1) 결과물 상부에 데이타 버스 라인용 금속막을 증착하고, 제 5 사진 식각 공정을 통하여, 금속막을 식각하여, 상기 오믹 콘택층(7a,7b) 상부에 소오스, 드레인 전극(8a,8b)을 형성한다.
그러나, 상기한 종래의 박막 트랜지스터를 제조하는데는, 게이트 전극 형성 공정, 에치 스톱퍼 형성공정, 채널층 형성 공정, 패드 오픈 공정, 소오스, 드레인 형성 공정등 적어도 5개의 마스크를 가지고, 5번의 사진 식각 공정을 진행하여야 한다.
이때, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크의 수가 증대되면, 액정 표시 장치를 제조하는 비용이 이에 비례하여 상승한다. 이에따라, 현 공정에서는 마스크의 수를 줄이는 것이 시급하다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 전체 공정 중 채널 형성을 위한 마스크가 별도로 필요하지 않도록 하여 마스크 수를 감축시키어, 제조 비용을 낮출 수 있는 박막 트랜지스터-액정 표시 장치의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 박막 트랜지스터-액정 표시 장치의 제조방법은 절연 기판 상부에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상부에 게이트 절연막, 비정질 실리콘층, 도핑된 반도체층과 소오스 및 드레인용 금속막을 순차적으로 적층하는 단계; 상기 소오스 및 드레인용 금속막 상부에 액티브 영역을 한정하기 위하여 액티브용 레지스트 패턴을 형성하는 단계로, 상기 액티브용 레지스트 패턴은 상기 게이트 전극과 대응하는 부분의 두께가 상대적으로 얇게 형성하는 단계; 상기 액티브용 레지스트 패턴을 마스크로 하여 상기 소오스 및 드레인용 금속막, 도핑된 반도체층 및 비정질 실리콘층을 액티브 형태로 식각하여 상기 비정질 실리콘층으로 채널층을 한정하는 단계; 상기 액티브용 레지스트 패턴의 상기 게이트 전극과 대응하는 상대적으로 얇은 두께를 가진 부분을 상기 액티브용 마스크를 이용하여 재노광하고 상기 소오스 및 드레인용 금속막이 노출되도록 현상하여 소오스 및 드레인 전극용 레지스트 패턴을 형성하는 단계; 상기 소오스 및 드레인 전극용 레지스트 패턴을 이용하여 상기 게이트 전극과 대응하는 부분의 상기 소오스 및 드레인 금속막 및 도핑된 반도체층을 상기 비정질 실리콘층이 노출되도록 식각하여 소오스 및 드레인 전극을 형성하는 단계; 상기 소오스 및 드레인 전극용 레지스트 패턴을 제거하는 단계; 상기 기판 결과물 상부에 보호막을 증착하는 단계; 상기 보호막 상에 드레인 전극이 노출되도록 보호막을 식각하는 단계; 및 상기 보호막 상부에 드레인 전극과 콘택되도록 화소 전극을 형성하는 단계를 포함한다.
여기서, 상기 액티브용 레지스트 패턴을 형성하는 단계는 상기 소오스 및 드레인용 금속막 상에 포토레지스트막을 도포하는 공정; 상기 게이트 전극과 대응하는 부분에 노광량이 부족하도록 노광 한계치보다 작은 패턴이 수개 배치되어 있는 액티브용 마스크를 이용하여 상기 포토레지스트막을 노광하는 공정; 상기 노광된 포토레지스트막을 상기 게이트 전극과 대응하는 부분에 상대적으로 얇은 두께의 포토레지스트막이 잔류하도록 현상하는 공정을 포함한다.
삭제
본 발명에 의하면, 4개의 마스크 즉, 게이트 한정용 마스크, 액티브 한정용 마스크, 드레인 전극 오픈용 마스크 및 화소 전극 한정용 마스크로, 박막 트랜지스터 및 화소 전극을 형성할 수 있어, 종래 보다 1개의 마스크 수를 줄일 수 있다.
이에따라, 마스크 수의 감소됨으로써, 제조 비용이 감축된다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2f는 본 발명에 따른 박막 트랜지스터 액정 표시 장치의 제조방법을 설명하기 위한 각 제조 공정별 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 절연 기판(11) 예를들어, 투명 유리 기판 상부에 게이트 전극용 금속막을 소정 두께로 증착한다. 이어, 상기 금속막 상부에 포토레지스트막(도시되지 않음)을 도포한다음, 게이트 전극을 한정하기 위한 마스크를 이용하여 노광 및 현상하여 제 1 레지스트 패턴(도시되지 않음)을 형성하고, 이 제 1 레지스트 패턴의 형태로 금속막을 식각하여, 게이트 전극(12)을 형성한다. 그 다음, 제 1 레지스트 패턴을 공지의 방식으로 제거한다.
이어서, 게이트 전극(12)이 형성된 절연 기판(11) 상부에 실리콘 질산화막 및 실리콘 질화막의 적층막으로 된 게이트 절연막(13)을 형성한다. 게이트 절연막(13) 상부에 비정질 실리콘막(14), 도핑된 비정질 실리콘막(15), 소오스, 드레인용 금속막(16)을 순차적으로 적층한다.
그 다음, 도 2b에 도시된 바와 같이, 소오스, 드레인용 금속막(16) 상부에 포토레지스트막을 도포하고, 박막 트랜지스터 한정용 마스크 즉, 액티브용 마스크를 이용하여 포토레지스트막을 노광 및 현상하여, 제 2 레지스트 패턴(17)을 형성한다. 이때, 제 2 레지스트 패턴(17) 중 게이트 전극(12)과 대응되는 부분은 상대적으로 얇은 두께를 갖도록 형성된다. 여기서, 제 2 레지스트 패턴(17)의 두께를 다르게 형성하기 위하여는, 상대적으로 얇게 형성할 부분에 해당하는 마스크에 분해능 한계치(약 3㎛) 이하의 선폭을 가진 미세 패턴들을 집중적으로 배치시킨다. 그러면, 그 부분이 완전히 노광되어 이후 현상에 의하여 제거되지는 않지만, 완전히 차폐된 부분에 비하여는 광이 더 많이 인가되므로, 현상을 하게 되면, 상대적으로 얇은 두께를 갖게 된다.
그 다음, 도 2c에 도시된 바와 같이, 제 2 레지스트 패턴(17)을 마스크로 하여, 노출된 소오스, 드레인 금속막(16)을 패터닝한다. 제 2 레지스트 패턴(17) 중 상대적으로 얇은 두께 부분, 즉 게이트 전극(12)과 대응되는 부분을 재노광 및 현상하여, 제 3 레지스트 패턴(17-1)을 형성한다. 즉, 제 2 레지스트 패턴을 상기 액 티브용 마스크에 의하여 재노광 및 현상한다.
그러면, 제 3 레지스트 패턴(17-1)은 상기 제 2 레지스트 패턴(17)중 상대적으로 얇은 두께 부분 만큼씩 노광, 현상되었으므로, 제 2 레지스트 패턴(17)보다는 얇은 두께를 가지며, 제 3 레지스트 패턴(17-1)에 의하여, 게이트 전극(12)과 대응하는 소오스, 드레인용 금속막(16) 부분이 노출된다. 이때, 제 3 레지스트 패턴(17-1)은 제 2 레지스트 패턴을 형성하였던 마스크를 사용하여 노광한 후 현상하여 형성되므로 별도의 다른 마스크가 요구되지 않는다.
그 다음, 도 2d에 도시된 바와 같이, 소정 부분 패터닝된 소오스, 드레인 금속막(16)을 마스크로 하여 즉, 제 2 레지스트 패턴의 형태로, 노출된 도핑된 반도체층(15)과 비정질 실리콘층(14)을 패터닝하여, 채널층(14a)이 한정된다. 이에따라, 액티브 영역이 한정된다.
그러고 난 다음, 도 2e에 도시된 바와 같이, 제 3 레지스트 패턴(17-1)을 마스크로 하여, 노출된 소오스, 드레인용 금속막(16)과 도핑된 반도체층(15)을 순차적으로 식각하여, 소오스, 드레인 전극(16a,16b)을 형성한다. 이에따라, 박막 트랜지스터가 완성된다. 이때, 제 3 레지스트 패턴(17-1)에 의하여 소오스, 드레인 전극(16a,16b)을 형성하는 공정시, 채널층(14a)이 일부 유실될 수 있으며, 상기 제 도핑된 반도체층(15)은 소오스, 드레인 전극(16a,16b)의 형태로 패터닝되어, 채널층(14a)과 소오스, 드레인 전극(16a,16b) 사이의 오믹 콘택층 역할을 한다.
그후, 박막 트랜지스터가 형성된 기판(11) 상부에 보호막(18)을 증착한다. 이어서, 드레인 전극(16b)이 노출될 수 있도록, 보호막(18) 상부에 제 4 레지스트 패턴(도시되지 않음)을 형성한다음, 이 제 4 레지스트 패턴을 이용하여 보호막(18)을 식각하여, 드레인 전극(16b)을 오픈시킨다.
그런다음, 도 2f에 도시된 바와 같이, 결과물 상부에 노출된 드레인 전극(16b)과 콘택되도록 ITO막을 증착한다음, 소정 부분 패터닝하여, 화소 전극(19)을 형성한다.
이와같이 하면, 액티브 한정용 마스크를 이용하여, 액티브 영역을 한정함은 물론, 소오스, 드레인 전극까지 형성할 수 있어서, 하나의 마스크를 절감할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 4개의 마스크 즉, 게이트 한정용 마스크, 액티브 한정용 마스크, 드레인 전극 오픈용 마스크 및 화소 전극 한정용 마스크로, 박막 트랜지스터 및 화소 전극을 형성할 수 있어, 종래 보다 1개의 마스크 수를 줄일 수 있다.
이에따라, 마스크 수의 감소됨으로써, 제조 비용이 감축된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 절연 기판 상부에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상부에 게이트 절연막, 비정질 실리콘층, 도핑된 반도체층과 소오스 및 드레인용 금속막을 순차적으로 적층하는 단계;
    상기 소오스 및 드레인용 금속막 상부에 액티브 영역을 한정하기 위하여 액티브용 레지스트 패턴을 형성하는 단계로, 상기 액티브용 레지스트 패턴은 상기 게이트 전극과 대응하는 부분의 두께가 상대적으로 얇게 형성하는 단계;
    상기 액티브용 레지스트 패턴을 마스크로 하여 상기 소오스 및 드레인용 금속막, 도핑된 반도체층 및 비정질 실리콘층을 액티브 형태로 식각하여 상기 비정질 실리콘층으로 채널층을 한정하는 단계;
    상기 액티브용 레지스트 패턴의 상기 게이트 전극과 대응하는 상대적으로 얇은 두께를 가진 부분을 상기 액티브용 마스크를 이용하여 재노광하고 상기 소오스 및 드레인용 금속막이 노출되도록 현상하여 소오스 및 드레인 전극용 레지스트 패턴을 형성하는 단계;
    상기 소오스 및 드레인 전극용 레지스트 패턴을 이용하여 상기 게이트 전극과 대응하는 부분의 상기 소오스 및 드레인용 금속막 및 도핑된 반도체층을 상기 비정질 실리콘층이 노출되도록 식각하여 소오스 및 드레인 전극을 형성하는 단계;
    상기 소오스 및 드레인 전극용 레지스트 패턴을 제거하는 단계;
    상기 기판 결과물 상부에 보호막을 증착하는 단계;
    상기 보호막 상에 드레인 전극이 노출되도록 보호막을 식각하는 단계; 및
    상기 보호막 상부에 드레인 전극과 콘택되도록 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 액티브용 레지스트 패턴을 형성하는 단계는 상기 소오스 및 드레인용 금속막 상에 포토레지스트막을 도포하는 공정; 상기 게이트 전극과 대응하는 부분에 노광량이 부족하도록 노광 한계치보다 작은 패턴이 수개 배치되어 있는 액티브용 마스크를 이용하여 상기 포토레지스트막을 노광하는 공정; 상기 노광된 포토레지스트막을 상기 게이트 전극과 대응하는 부분에 상대적으로 얇은 두께의 포토레지스트막이 잔류하도록 현상하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
  3. 삭제
KR1019990031418A 1999-07-30 1999-07-30 박막트랜지스터-액정표시장치의 제조방법 KR100590925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990031418A KR100590925B1 (ko) 1999-07-30 1999-07-30 박막트랜지스터-액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990031418A KR100590925B1 (ko) 1999-07-30 1999-07-30 박막트랜지스터-액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010011855A KR20010011855A (ko) 2001-02-15
KR100590925B1 true KR100590925B1 (ko) 2006-06-19

Family

ID=19605835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031418A KR100590925B1 (ko) 1999-07-30 1999-07-30 박막트랜지스터-액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100590925B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349669B2 (en) 2008-07-02 2013-01-08 Applied Materials, Inc. Thin film transistors using multiple active channel layers

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646779B1 (ko) * 1999-08-12 2006-11-17 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR101536101B1 (ko) 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US8980066B2 (en) 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
KR101733718B1 (ko) 2009-09-24 2017-05-10 어플라이드 머티어리얼스, 인코포레이티드 소스 및 드레인 금속 식각을 위해 습식 프로세스를 이용하여 금속 산화물 또는 금속 산질화물 ｔｆｔ들을 제조하는 방법들
US8840763B2 (en) 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283429A (ja) * 1992-03-30 1993-10-29 Nec Corp 薄膜トランジスタ装置の製造方法
JPH06236893A (ja) * 1992-12-15 1994-08-23 Matsushita Electric Ind Co Ltd Ｔｆｔ液晶表示装置の製造方法
JPH0728077A (ja) * 1993-07-15 1995-01-31 Matsushita Electric Ind Co Ltd 表示素子およびその製造方法
JPH09283763A (ja) * 1996-04-16 1997-10-31 Advanced Display:Kk アクティブマトリクス基板の製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283429A (ja) * 1992-03-30 1993-10-29 Nec Corp 薄膜トランジスタ装置の製造方法
JPH06236893A (ja) * 1992-12-15 1994-08-23 Matsushita Electric Ind Co Ltd Ｔｆｔ液晶表示装置の製造方法
JPH0728077A (ja) * 1993-07-15 1995-01-31 Matsushita Electric Ind Co Ltd 表示素子およびその製造方法
JPH09283763A (ja) * 1996-04-16 1997-10-31 Advanced Display:Kk アクティブマトリクス基板の製法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349669B2 (en) 2008-07-02 2013-01-08 Applied Materials, Inc. Thin film transistors using multiple active channel layers
US8435843B2 (en) 2008-07-02 2013-05-07 Applied Materials, Inc. Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
US8809132B2 (en) 2008-07-02 2014-08-19 Applied Materials, Inc. Capping layers for metal oxynitride TFTs

Also Published As

Publication number Publication date
KR20010011855A (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
JP3410617B2 (ja) 薄膜のパターニング方法
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
US20060154397A1 (en) Method for manufacturing a display device and method for forming a pattern
KR100464204B1 (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR100590925B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
CN111446264B (zh) 阵列基板及其制造方法
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
KR20060123810A (ko) 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
KR20010109681A (ko) 프린지 필드 구동 액정 표시장치의 제조방법
KR100705616B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100341129B1 (ko) 박막 트랜지스터-액정 표시 장치의 제조방법
JP3071964B2 (ja) 液晶表示装置の製造方法
KR100277184B1 (ko) 액정 표시 장치의 제조방법
KR20020002051A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100619160B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR19980066784A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100671521B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100707023B1 (ko) 액정표시장치 제조시의 식각정지막 자기정렬방법
KR100336893B1 (ko) 박막트랜지스터-액정표시소자의제조방법
KR100620136B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 14

EXPY Expiration of term