KR100613767B1 - 박막 트랜지스터 액정 표시소자의 제조방법 - Google Patents
박막 트랜지스터 액정 표시소자의 제조방법 Download PDFInfo
- Publication number
- KR100613767B1 KR100613767B1 KR1019990049621A KR19990049621A KR100613767B1 KR 100613767 B1 KR100613767 B1 KR 100613767B1 KR 1019990049621 A KR1019990049621 A KR 1019990049621A KR 19990049621 A KR19990049621 A KR 19990049621A KR 100613767 B1 KR100613767 B1 KR 100613767B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- dry etching
- data line
- etching
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 8
- 239000010409 thin film Substances 0.000 title claims description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 238000001020 plasma etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 3층 구조의 데이터 라인 형성시 패턴의 프로파일 제어를 용이하게 함과 더불어 액티브층의 손상을 방지할 수 있는 TFT-LCD의 제조방법을 제공한다.
본 발명에 따라 상부에 게이트, 게이트 절연막, 액티브층 및 오믹층이 순차적으로 형성된 절연기판을 제공하고, 기판 전면에 데이터 라인 물질막으로서 Mo막, Al막 및 Ti막을 순차적으로 형성한다. 그런 다음, Ti막 및 Al막을 Mo막을 식각정지층으로 하여 제 1 건식식각으로 식각하고, Mo막 및 오믹층과, 상기 액티브층을 소정두께만큼 제 2 건식식각으로 식각하여, Mo막/Al막/Ti막의 3층구조로 이루어진 데이터 라인을 형성한다. 또한, 제 1 건식식각은 BCl3/Cl2 개스를 이용한 반응성이온식각으로 진행하고, 제 2 건식식각은 SF6/O2 개스를 이용한 플라즈마 식각으로 진행한다.
Description
도 1a 내지 도 1c는 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시소자의 제조방법을 설명하기 위한 단면도.
(도면의 주요부분에 대한 부호의 설명)
10 : 절연기판 11 : 게이트 절연막
12 : 액티브층 13 : 오믹층
14 : Mo막 15 : Al막
16 : Ti막 17A, 17B : 마스크 패턴
100 : 데이터 라인 물질막
100A, 100B : 데이터 라인
본 발명은 박막 트랜지스터-액정 표시소자의 제조방법에 관한 것으로, 특히 Ti막/Al막/Mo막의 3층 구조로 이루어진 데이터 라인 형성방법에 관한 것이다.
액티브 매트릭스형 액정 표시소자(Active Matrix type Liquid Crystal Display Device; AM-LCD)는 고속 응답성을 지니고, 높은 화소 개수를 갖는데 적당할 뿐만 아니라, 디스플레이 화면의 고화질화, 대형화, 컬러화면화 등을 실현하는데 적합하다. 이러한 액정 표시 소자의 스위칭 소자로서, 급준한 온/오프 특성을 지니는 박막 트랜지스터(Thin Film Transistor; TFT)가 주로 사용된다.
일반적으로 상기한 TFT-LCD의 데이터 라인은 패턴 형성의 용이성을 확보하기 위하여 Al막 또는 Cr막 등의 단일막으로 형성하거나, Mo막/Al막/Mo막 또는 Ti막/Al막/Ti막의 삼층구조로 형성한다.
그러나, 상기한 Al막의 경우에는 힐락(hillock)으로 인한 오픈현상이 야기될 뿐만 아니라 부식등의 문제로 인하여 단일막으로 사용하기가 어렵고, Cr막의 경우에는 환경오염등의 문제가 있어 사용이 억제되고 있다. 또한, Mo막/Al막/Mo막의 경우에는 습식식각으로 패턴을 형성하는데, 이러한 습식식각은 패턴의 프로파일 제어가 어렵기 때문에 공정관리가 용이하지 못한 단점이 있다. 한편, Ti막/Al막/Ti막의 경우에는 건식식각으로 패턴을 형성하는데, 이러한 건식식각은 패턴의 프로파일 제어는 용이한 반면 플라즈마에 의한 데미지로 인하여 소자의 특성이 저하되는 문제가 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 3층 구조의 데이터 라인 형성시 패턴의 프로파일 제어를 용이하게 함과 더불어 액티브층의 손상을 방지할 수 있는 박막 트랜지스터 액정 표시소자의 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 액정 표시소자의 제조방법은 상부에 게이트, 게이트 절연막, 액티브층 및 오믹층이 순차적으로 형성된 절연기판을 제공하는 단계; 상기 기판 전면에 데이터 라인 물질막으로서 Mo막, Al막 및 Ti막을 순차적으로 형성하는 단계; 상기 Ti막 및 Al막을 포토레지스트를 마스크로 사용하고 상기 Mo막을 식각정지층으로 하여 BCl3/Cl2 개스를 이용한 반응성 이온 식각방법으로 제 1 건식식각으로 식각하는 단계; 및 상기 Mo막 및 오믹층을 상기 제 1 건식식각시 사용된 상기 포토레지스트를 마스크로 사용하여 상기 액티브층이 노출되도록 SF6/O2 개스를 이용한 플라즈마 식각방법으로 제 2 건식식각으로 식각하여 Mo막/Al막/Ti막의 3층 구조로 이루어진 데이터 라인을 형성하는 단계를 포함한다.
삭제
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 TFT-LCD의 제조방법을 설명하기 위한 단면도로서, TFT-LCD의 데이터 라인 부분을 나타낸다.
도 1a를 참조하면, 상부에 게이트 절연막(11), 액티브층(12) 및 오믹층(13)이 순차적으로 형성된 투명한 절연기판(10)을 제공한다. 여기서, 액티브층(12)은 비정질 실리콘막(a-Si)과 같은 반도체층으로 형성하고, 오믹층(13)은 도핑된 비정질 실리콘막(n＋ a-Si)과 같은 도핑된 반도체층으로 형성한다. 그리고 나서, 기판(10) 전면에 데이터 라인 물질막(100)으로서 Mo막(14), Al막(15) 및 Ti막(16)을 순차적으로 형성한다.
도 1b를 참조하면, 데이터 라인 물질막(100) 상에 포토레지스트막을 도포하고 노광 및 현상하여 데이터 라인용 마스크 패턴(17A, 17B)을 형성한다. 그런 다 음, 마스크 패턴(17A, 17B)을 식각 마스크로 이용하여 제 1 건식식각으로 Ti막(16)과 Al막(15)을 먼저 식각한 후, 도 1c에 도시된 바와 같이, 제 2 건식식각으로 Mo막(14) 및 오믹층(13)을 식각함과 동시에 액티브층(12)을 소정 두께만큼 식각한다.
바람직하게, 제 1 건식식각은 BCl3/Cl2 개스를 이용한 반응성이온식각 (Reactive Ion Etching; RIE)로 진행하고, 제 2 건식식각은 SF6/O2 개스를 이용한 플라즈마 식각으로 진행한다. 여기서, RIE에 의한 제 1 건식식각시, Mo막(14)이 식각정지층으로 작용하여 플라즈마 이온에 의한 데미지가 방지된다.
그 후, 도시되지는 않았지만, 공지된 방법으로 마스크 패턴(17A, 17B)을 제거하여, 데이터 라인(100A, 100B)을 완성한다.
상기한 본 발명에 의하면, 데이터 라인을 Mo막/Al막/Ti막의 3층 구조로 형성하되, 2번의 건식식각을 이용하여 패터닝하기 때문에, 데이터 라인의 프로파일 제어가 용이하다. 또한, Al막/Ti막의 건식식각시 Mo막이 식각정지층으로 작용하기 때문에, 플라즈마 이온에 의한 데미지가 방지됨으로써, 결국 소자의 특성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (3)
- 상부에 게이트, 게이트 절연막, 액티브층 및 오믹층이 순차적으로 형성된 절연기판을 제공하는 단계;상기 기판 전면에 데이터 라인 물질막으로서 Mo막, Al막 및 Ti막을 순차적으로 형성하는 단계;상기 Ti막 및 Al막을 포토레지스트를 마스크로 사용하고 상기 Mo막을 식각정지층으로 하여 BCl3/Cl2 개스를 이용한 반응성 이온 식각방법으로 제 1 건식식각으로 식각하는 단계; 및상기 Mo막 및 오믹층을 상기 제 1 건식식각시 사용된 상기 포토레지스트를 마스크로 사용하여 상기 액티브층이 노출되도록 SF6/O2 개스를 이용한 플라즈마 식각방법으로 제 2 건식식각으로 식각하여 Mo막/Al막/Ti막의 3층 구조로 이루어진 데이터 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 표시소자의 제조방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049621A KR100613767B1 (ko) | 1999-11-10 | 1999-11-10 | 박막 트랜지스터 액정 표시소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049621A KR100613767B1 (ko) | 1999-11-10 | 1999-11-10 | 박막 트랜지스터 액정 표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010046039A KR20010046039A (ko) | 2001-06-05 |
| KR100613767B1 true KR100613767B1 (ko) | 2006-08-18 |
Family
ID=19619336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990049621A KR100613767B1 (ko) | 1999-11-10 | 1999-11-10 | 박막 트랜지스터 액정 표시소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100613767B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100863727B1 (ko) * | 2002-03-20 | 2008-10-16 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR101251995B1 (ko) | 2006-01-27 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120218A (ja) * | 1992-10-02 | 1994-04-28 | Miyazaki Oki Electric Co Ltd | 半導体素子の金属配線 |
| JPH06188265A (ja) * | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH10135465A (ja) * | 1996-10-29 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
-
1999
- 1999-11-10 KR KR1019990049621A patent/KR100613767B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120218A (ja) * | 1992-10-02 | 1994-04-28 | Miyazaki Oki Electric Co Ltd | 半導体素子の金属配線 |
| JPH06188265A (ja) * | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH10135465A (ja) * | 1996-10-29 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010046039A (ko) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| KR101087398B1 (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
| US20210225904A1 (en) | Method for manufacturing array substrate, array substrate and display panel | |
| KR20070045751A (ko) | 포토 마스크 | |
| KR100613767B1 (ko) | 박막 트랜지스터 액정 표시소자의 제조방법 | |
| KR100590925B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100764273B1 (ko) | 박막트랜지스터 제조방법 | |
| KR20060123810A (ko) | 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR100542307B1 (ko) | Tft-lcd의 제조방법 | |
| KR100683155B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100577782B1 (ko) | 박막 트랜지스터 액정 표시 소자 | |
| KR100336890B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100507283B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100488927B1 (ko) | 스테거드타입박막트렌지스터액정표시소자및그의제조방법 | |
| KR100318369B1 (ko) | 전극형성방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100891997B1 (ko) | 프린지 필드 스위칭 액정표시장치의 제조방법 | |
| KR100663289B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| KR100577784B1 (ko) | 박막 트랜지스터 액정 표시소자의 제조방법 | |
| KR100577783B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100341129B1 (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120709 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130711 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180724 Year of fee payment: 13 |