JPH10135465A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH10135465A JPH10135465A JP28659296A JP28659296A JPH10135465A JP H10135465 A JPH10135465 A JP H10135465A JP 28659296 A JP28659296 A JP 28659296A JP 28659296 A JP28659296 A JP 28659296A JP H10135465 A JPH10135465 A JP H10135465A
- Authority
- JP
- Japan
- Prior art keywords
- source
- layer
- film
- pixel electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 インジュウム錫酸化物からなる画素電極への
ソース・ドレイン電極の接続面をモリブデンにすること
により、ソース・ドレイン電極と画素電極間が良好なオ
ーミック特性で、かつ、低抵抗に接続された薄膜トラン
ジスタを得る。 【解決手段】 基板１上にゲート電極２、a−Si 膜から
なる半導体層５、チャネル保護膜６、ｎ型にした非晶質
Siのコンタクト層７等を形成した後、Arガスを用いたス
パッタリング法によりTi 膜、Al膜、Mo膜 をこの順に成
膜した後、これらをエッチングしてソース・ドレイン下
層電極（Ti）２１、ソース・ドレイン中層電極（Al）２
２、ソース・ドレイン上層電極（Mo）２３を形成する。
フォトリソグラフィーにより開口部を有する有機絶縁膜
１２を形成した後、この有機絶縁膜１２上にＩＴＯ膜を
成膜し、このＩＴＯ膜を画素電極パターン状にエッチン
グ加工して画素電極９とする。
ソース・ドレイン電極の接続面をモリブデンにすること
により、ソース・ドレイン電極と画素電極間が良好なオ
ーミック特性で、かつ、低抵抗に接続された薄膜トラン
ジスタを得る。 【解決手段】 基板１上にゲート電極２、a−Si 膜から
なる半導体層５、チャネル保護膜６、ｎ型にした非晶質
Siのコンタクト層７等を形成した後、Arガスを用いたス
パッタリング法によりTi 膜、Al膜、Mo膜 をこの順に成
膜した後、これらをエッチングしてソース・ドレイン下
層電極（Ti）２１、ソース・ドレイン中層電極（Al）２
２、ソース・ドレイン上層電極（Mo）２３を形成する。
フォトリソグラフィーにより開口部を有する有機絶縁膜
１２を形成した後、この有機絶縁膜１２上にＩＴＯ膜を
成膜し、このＩＴＯ膜を画素電極パターン状にエッチン
グ加工して画素電極９とする。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理端末や映像
機器等に用いられる液晶表示装置で使用される薄膜トラ
ンジスタ及びその製造方法に関し、更に詳しくはソース
・ドレイン電極と画素電極の接続特性が改善された薄膜
トランジスタ及びその製造方法に関する。。
機器等に用いられる液晶表示装置で使用される薄膜トラ
ンジスタ及びその製造方法に関し、更に詳しくはソース
・ドレイン電極と画素電極の接続特性が改善された薄膜
トランジスタ及びその製造方法に関する。。
【０００２】
【従来の技術】従来、ソース・ドレイン電極上に画素電
極を形成した薄膜トランジスタおよびその製造方法につ
いては、例えば、近藤ら著、ａ−Ｓｉ ＴＦＴ−ＬＣＤ
用テ゛ハ゛イスシミュレータの開発、信学技報、ＥＩＤ
９２−８０（１９９２−１２）第２３頁〜第２７頁に記
載されたものが知られている。
極を形成した薄膜トランジスタおよびその製造方法につ
いては、例えば、近藤ら著、ａ−Ｓｉ ＴＦＴ−ＬＣＤ
用テ゛ハ゛イスシミュレータの開発、信学技報、ＥＩＤ
９２−８０（１９９２−１２）第２３頁〜第２７頁に記
載されたものが知られている。
【０００３】図５はかかる従来の薄膜トランジスタの構
成を示した断面図である。図において、１はガラスから
なる基板、２は表面がゲート絶縁体層３で被覆されたゲ
ート電極、４、５、６はそれぞれ絶縁体層、半導体層、
チャネル保護膜、７は不純物添加によりｎ型にされてい
るコンタクト層、８はソース・ドレイン電極、９は前記
ソース・ドレイン電極８に接続した画素電極、１０は保
護膜である。
成を示した断面図である。図において、１はガラスから
なる基板、２は表面がゲート絶縁体層３で被覆されたゲ
ート電極、４、５、６はそれぞれ絶縁体層、半導体層、
チャネル保護膜、７は不純物添加によりｎ型にされてい
るコンタクト層、８はソース・ドレイン電極、９は前記
ソース・ドレイン電極８に接続した画素電極、１０は保
護膜である。
【０００４】この薄膜トランジスタは以下の製造工程で
製造される。まず、ガラスからなる基板１上にＴａから
なるゲートパターンを形成した後、陽極酸化によって前
記ゲートパターンの表面をＴａ2Ｏ3にすることにより、
ゲート電極２およびゲート絶縁体層３を形成する。次
に、絶縁膜４となるＳｉＮ膜、ａ−Ｓｉ膜、及びＳｉＮ
膜をこの順に成膜した後、最上層のＳｉＮ膜をパターニ
ングしてチャネル保護膜６を形成する。次に、全面に不
純物を添加してｎ型にした微結晶Ｓｉ膜を成膜した後、
この微結晶Ｓｉ膜を前記ａ−Ｓｉ膜とともにソース・ド
レイン領域に対応した形状にパターニングしてコンタク
ト層７及び半導体層５を形成する。次に、全面にＴｉ膜
を成膜した後、これをソース・ドレイン配線形状にパタ
ーニングしてソース・ドレイン電極８を形成する。次
に、インジュウム錫酸化物（以下、ＩＴＯと略称す
る。）を全面に成膜した後、これをパターニングして画
素電極９を形成する。最後に、全面に保護膜１０を形成
して薄膜トランジスタとする。
製造される。まず、ガラスからなる基板１上にＴａから
なるゲートパターンを形成した後、陽極酸化によって前
記ゲートパターンの表面をＴａ2Ｏ3にすることにより、
ゲート電極２およびゲート絶縁体層３を形成する。次
に、絶縁膜４となるＳｉＮ膜、ａ−Ｓｉ膜、及びＳｉＮ
膜をこの順に成膜した後、最上層のＳｉＮ膜をパターニ
ングしてチャネル保護膜６を形成する。次に、全面に不
純物を添加してｎ型にした微結晶Ｓｉ膜を成膜した後、
この微結晶Ｓｉ膜を前記ａ−Ｓｉ膜とともにソース・ド
レイン領域に対応した形状にパターニングしてコンタク
ト層７及び半導体層５を形成する。次に、全面にＴｉ膜
を成膜した後、これをソース・ドレイン配線形状にパタ
ーニングしてソース・ドレイン電極８を形成する。次
に、インジュウム錫酸化物（以下、ＩＴＯと略称す
る。）を全面に成膜した後、これをパターニングして画
素電極９を形成する。最後に、全面に保護膜１０を形成
して薄膜トランジスタとする。
【０００５】
【発明が解決しようとする課題】前記図５に示した従来
の薄膜トランジスタでは、画素電極９をソース・ドレイ
ン電極８上にまで拡張して形成し、画素電極の一部をソ
ース・ドレイン電極８の上面に接続することにより、画
素電極９の面積を大きくし、これによって、開口率の大
きな液晶表示装置を得ることを可能にしている。しかし
ながら、Ｔｉからなるソース・ドレイン電極８にＩＴＯ
からなる画素電極９を接続しているため、これらの間に
良好なオーミック特性を有しかつ充分に低抵抗な電気的
接続を得ることができないという課題があった。
の薄膜トランジスタでは、画素電極９をソース・ドレイ
ン電極８上にまで拡張して形成し、画素電極の一部をソ
ース・ドレイン電極８の上面に接続することにより、画
素電極９の面積を大きくし、これによって、開口率の大
きな液晶表示装置を得ることを可能にしている。しかし
ながら、Ｔｉからなるソース・ドレイン電極８にＩＴＯ
からなる画素電極９を接続しているため、これらの間に
良好なオーミック特性を有しかつ充分に低抵抗な電気的
接続を得ることができないという課題があった。
【０００６】本発明は前記課題に鑑みてなされたもので
あり、ソース・ドレイン電極と画素電極間が良好なオー
ミック特性を示し、かつ、充分低抵抗に接続された薄膜
トランジスタ及びその製造方法を提供することを目的と
する。
あり、ソース・ドレイン電極と画素電極間が良好なオー
ミック特性を示し、かつ、充分低抵抗に接続された薄膜
トランジスタ及びその製造方法を提供することを目的と
する。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明の薄膜トランジスタは、ソース・ドレイン電
極上にインジュウム錫酸化物からなる画素電極を接続し
てなる薄膜トランジスタにおいて、前記ソース・ドレイ
ン電極の前記画素電極への接続面がモリブデンからなる
ことを特徴とする。このような本発明の薄膜トランジス
タでは、モリブデンとインジュウム錫酸化物がオーミッ
ク接触することから、ソース・ドレイン電極と画素電極
間が良好なオーミック特性を示し、かつ、充分低抵抗に
接続されたものとなる。また、基板上での画素電極の面
積を大きくでき、開口率の大きな液晶表示装置を得るこ
とが可能となる。
に、本発明の薄膜トランジスタは、ソース・ドレイン電
極上にインジュウム錫酸化物からなる画素電極を接続し
てなる薄膜トランジスタにおいて、前記ソース・ドレイ
ン電極の前記画素電極への接続面がモリブデンからなる
ことを特徴とする。このような本発明の薄膜トランジス
タでは、モリブデンとインジュウム錫酸化物がオーミッ
ク接触することから、ソース・ドレイン電極と画素電極
間が良好なオーミック特性を示し、かつ、充分低抵抗に
接続されたものとなる。また、基板上での画素電極の面
積を大きくでき、開口率の大きな液晶表示装置を得るこ
とが可能となる。
【０００８】また前記本発明の薄膜トランジスタにおい
ては、ソース・ドレイン電極が開口部を有する有機絶縁
膜で覆われ、画素電極が前記有機絶縁膜の開口部から露
出する前記ソース・ドレイン電極の上面に接続されてい
るのが好ましく、このような好ましい構成により、画素
電極が段線部や過少膜厚部を生じることなくソース・ド
レイン電極に安定かつ確実に接続されたものとなり、安
定した駆動特性の得られる薄膜トランジスタとなる。
ては、ソース・ドレイン電極が開口部を有する有機絶縁
膜で覆われ、画素電極が前記有機絶縁膜の開口部から露
出する前記ソース・ドレイン電極の上面に接続されてい
るのが好ましく、このような好ましい構成により、画素
電極が段線部や過少膜厚部を生じることなくソース・ド
レイン電極に安定かつ確実に接続されたものとなり、安
定した駆動特性の得られる薄膜トランジスタとなる。
【０００９】また前記本発明の薄膜トランジスタにおい
ては、ソース・ドレイン電極が、モリブデン層の単層構
造であるのが好ましく、このような好ましい構成によ
り、製造工程を簡略化できるとともに、トランジスタの
コストを下げることができる。
ては、ソース・ドレイン電極が、モリブデン層の単層構
造であるのが好ましく、このような好ましい構成によ
り、製造工程を簡略化できるとともに、トランジスタの
コストを下げることができる。
【００１０】また前記本発明の薄膜トランジスタにおい
ては、ソース・ドレイン電極が、モリブデン層と、チタ
ン層、クロム層、またはタンタル層とからなる二層構造
であるのが好ましく、このような好ましい構成により、
ソース・ドレイン電極の厚膜化を図ることができ、前記
モリブデン層の単層構造の場合に比してソース・ドレイ
ン電極自体の抵抗（配線抵抗）を低下させることができ
る。
ては、ソース・ドレイン電極が、モリブデン層と、チタ
ン層、クロム層、またはタンタル層とからなる二層構造
であるのが好ましく、このような好ましい構成により、
ソース・ドレイン電極の厚膜化を図ることができ、前記
モリブデン層の単層構造の場合に比してソース・ドレイ
ン電極自体の抵抗（配線抵抗）を低下させることができ
る。
【００１１】また前記本発明の薄膜トランジスタにおい
ては、ソース・ドレイン電極が、モリブデン層と、アル
ミニウム層と、チタン層、クロム層、またはタンタル層
とからなる三層構造であるのが好ましく、このような好
ましい構成により、前記二層構造の場合に比してソース
・ドレイン電極自体の抵抗（配線抵抗）を低下させるこ
とができる。
ては、ソース・ドレイン電極が、モリブデン層と、アル
ミニウム層と、チタン層、クロム層、またはタンタル層
とからなる三層構造であるのが好ましく、このような好
ましい構成により、前記二層構造の場合に比してソース
・ドレイン電極自体の抵抗（配線抵抗）を低下させるこ
とができる。
【００１２】また、本発明の薄膜トランジスタの製造方
法は、ソース・ドレイン電極にインジュウム錫酸化物か
らなる画素電極を接続してなる薄膜トランジスタを製造
する方法であって、最上層がモリブデン層からなるソー
ス・ドレイン電極を形成した後、少なくともその一部が
前記ソース・ドレイン電極の上面に配置されるように前
記インジュウム錫酸化物からなる画素電極を形成するこ
とを特徴とする。このような構成により、前記のソース
・ドレイン電極と画素電極間が良好なオーミック特性を
示し、かつ、充分低抵抗に接続された本発明の薄膜トラ
ンジスタを簡単に製造することができる。
法は、ソース・ドレイン電極にインジュウム錫酸化物か
らなる画素電極を接続してなる薄膜トランジスタを製造
する方法であって、最上層がモリブデン層からなるソー
ス・ドレイン電極を形成した後、少なくともその一部が
前記ソース・ドレイン電極の上面に配置されるように前
記インジュウム錫酸化物からなる画素電極を形成するこ
とを特徴とする。このような構成により、前記のソース
・ドレイン電極と画素電極間が良好なオーミック特性を
示し、かつ、充分低抵抗に接続された本発明の薄膜トラ
ンジスタを簡単に製造することができる。
【００１３】前記本発明の薄膜トランジスタの製造方法
においては、ソース・ドレイン電極上に開口部を有する
有機絶縁膜を形成した後、少なくともその一部が前記ソ
ース・ドレイン電極の上面の前記開口部から露出する部
分に配置されるようにインジュウム錫酸化物からなる画
素電極を前記有機絶縁膜上に形成するのが好ましく、こ
のような好ましい構成により、前記の切断部や過少膜厚
部がない一様な膜特性の画素電極を有し、安定した駆動
特性が得られる本発明の薄膜トランジスタを簡単に製造
することができる。
においては、ソース・ドレイン電極上に開口部を有する
有機絶縁膜を形成した後、少なくともその一部が前記ソ
ース・ドレイン電極の上面の前記開口部から露出する部
分に配置されるようにインジュウム錫酸化物からなる画
素電極を前記有機絶縁膜上に形成するのが好ましく、こ
のような好ましい構成により、前記の切断部や過少膜厚
部がない一様な膜特性の画素電極を有し、安定した駆動
特性が得られる本発明の薄膜トランジスタを簡単に製造
することができる。
【００１４】前記本発明の薄膜トランジスタの製造方法
においては、画素電極の形成に先だって、ソース・ドレ
イン電極の上面の有機絶縁膜の開口部から露出する部分
を酸素プラズマに露呈するのが好ましく、このような好
ましい構成により、ソース・ドレイン電極のモリブデン
からなる上面の開口部から露出する部分に付着している
有機物の被膜が酸素プラズマによって削り取られ、この
有機物の被膜が削り取られたソース・ドレイン電極の上
面にインジュウム錫酸化物からなる画素電極が接続され
るので、ソース・ドレイン電極と画素電極の接続部のオ
ーミック特性が一層改善され、かつ、抵抗が一層低減し
た薄膜トランジスタを製造することができる。
においては、画素電極の形成に先だって、ソース・ドレ
イン電極の上面の有機絶縁膜の開口部から露出する部分
を酸素プラズマに露呈するのが好ましく、このような好
ましい構成により、ソース・ドレイン電極のモリブデン
からなる上面の開口部から露出する部分に付着している
有機物の被膜が酸素プラズマによって削り取られ、この
有機物の被膜が削り取られたソース・ドレイン電極の上
面にインジュウム錫酸化物からなる画素電極が接続され
るので、ソース・ドレイン電極と画素電極の接続部のオ
ーミック特性が一層改善され、かつ、抵抗が一層低減し
た薄膜トランジスタを製造することができる。
【００１５】また前記本発明の薄膜トランジスタの製造
方法においては、ソース・ドレイン電極の上面の有機絶
縁膜の開口部から露出する部分を酸素プラズマに露呈し
た後、更に前記露出部分を超音波水洗するのが好まし
く、このような好ましい構成により、ソース・ドレイン
電極のモリブデンからなる上面の開口部から露出する部
分に付着している有機物が酸素プラズマで削り取られ、
更に、酸素プラズマ処理後に残留する有機物のカス
（屑）が超音波水洗によって洗い流されることとなり、
その結果、ソース・ドレイン電極と画素電極の接続部の
オーミック特性がより一層改善され、かつ、抵抗がより
一層低減した薄膜トランジスタを製造することができ
る。
方法においては、ソース・ドレイン電極の上面の有機絶
縁膜の開口部から露出する部分を酸素プラズマに露呈し
た後、更に前記露出部分を超音波水洗するのが好まし
く、このような好ましい構成により、ソース・ドレイン
電極のモリブデンからなる上面の開口部から露出する部
分に付着している有機物が酸素プラズマで削り取られ、
更に、酸素プラズマ処理後に残留する有機物のカス
（屑）が超音波水洗によって洗い流されることとなり、
その結果、ソース・ドレイン電極と画素電極の接続部の
オーミック特性がより一層改善され、かつ、抵抗がより
一層低減した薄膜トランジスタを製造することができ
る。
【００１６】
【発明の実施の形態】前記のように、本発明は薄膜トラ
ンジスタのソース・ドレイン電極のＩＴＯからなる画素
電極への接続面をモリブデンからなる面にしたものであ
る。
ンジスタのソース・ドレイン電極のＩＴＯからなる画素
電極への接続面をモリブデンからなる面にしたものであ
る。
【００１７】ソース・ドレイン電極は一般にスパッタリ
ング法、真空蒸着法等の公知の成膜技術を用いて少なく
ともその最上層がモリブデン層からなる電極金属膜を形
成し、これを所定の形状にパターニングすることにより
形成される。ソース・ドレイン電極（電極金属膜）をモ
リブデン層の単層からなるものとする場合、通常、モリ
ブデン層の厚みは０．５〜１．０μｍにする。これは、
０．５μｍ未満ではソース・ドレイン配線抵抗の影響に
よって画質劣化が生じやすい傾向になり、１．０μｍを
越えて厚膜化すると剥離しやすくなるためである。前記
のように、ソース・ドレイン電極（電極金属膜）をモリ
ブデン層の単層からなるものとする場合、モリブデン層
の厚みを大きくしてソース・ドレイン電極の低抵抗化を
図ろうとすると、モリブデン層の被形成面への接着性が
問題になる。
ング法、真空蒸着法等の公知の成膜技術を用いて少なく
ともその最上層がモリブデン層からなる電極金属膜を形
成し、これを所定の形状にパターニングすることにより
形成される。ソース・ドレイン電極（電極金属膜）をモ
リブデン層の単層からなるものとする場合、通常、モリ
ブデン層の厚みは０．５〜１．０μｍにする。これは、
０．５μｍ未満ではソース・ドレイン配線抵抗の影響に
よって画質劣化が生じやすい傾向になり、１．０μｍを
越えて厚膜化すると剥離しやすくなるためである。前記
のように、ソース・ドレイン電極（電極金属膜）をモリ
ブデン層の単層からなるものとする場合、モリブデン層
の厚みを大きくしてソース・ドレイン電極の低抵抗化を
図ろうとすると、モリブデン層の被形成面への接着性が
問題になる。
【００１８】従って、通常、ソース・ドレイン電極の低
抵抗化を図る場合には、ソース・ドレイン電極（電極金
属膜）を多層化する。この場合、ソース・ドレイン電極
（電極金属膜）をモリブデン層と、チタン層、クロム
層、またはタンタル層とからなる二層構造、または、モ
リブデン層と、アルミニウム層と、チタン層、クロム
層、またはタンタル層とからなる三層構造にするが好ま
しい。
抵抗化を図る場合には、ソース・ドレイン電極（電極金
属膜）を多層化する。この場合、ソース・ドレイン電極
（電極金属膜）をモリブデン層と、チタン層、クロム
層、またはタンタル層とからなる二層構造、または、モ
リブデン層と、アルミニウム層と、チタン層、クロム
層、またはタンタル層とからなる三層構造にするが好ま
しい。
【００１９】二層構造の場合、モリブデン層の厚みを
０．０５〜０．１μｍにし、チタン層、クロム層、また
はタンタル層の厚みを０．３〜０．５μｍにするのが好
ましい。三層構造の場合、モリブデン層の厚みを０．０
５〜０．１μｍにし、アルミニウム層の厚みを０．２〜
０．５μｍにし、チタン層、クロム層、またはタンタル
層の厚みを０．０５〜０．１μｍにするのが好ましい。
０．０５〜０．１μｍにし、チタン層、クロム層、また
はタンタル層の厚みを０．３〜０．５μｍにするのが好
ましい。三層構造の場合、モリブデン層の厚みを０．０
５〜０．１μｍにし、アルミニウム層の厚みを０．２〜
０．５μｍにし、チタン層、クロム層、またはタンタル
層の厚みを０．０５〜０．１μｍにするのが好ましい。
【００２０】前記二層構造と三層構造の違いはアルミニ
ウム層を形成するか否かの点であるが、三層構造の場
合、アルミニウム層によってソース・ドレイン電極の抵
抗（配線抵抗）を大きく低減することができる。これ
は、近年の液晶表示素子の大面積化において素子の動作
特性を高速かつ安定化する上で有利である。
ウム層を形成するか否かの点であるが、三層構造の場
合、アルミニウム層によってソース・ドレイン電極の抵
抗（配線抵抗）を大きく低減することができる。これ
は、近年の液晶表示素子の大面積化において素子の動作
特性を高速かつ安定化する上で有利である。
【００２１】なお、当然ではあるが、ソース・ドレイン
電極をモリブデン層の単層構造にした場合は、二層構造
や三層構造にした場合に比べて製造工程を簡略化できる
ので、実質的にトランジスタのコストを下げることがで
きる。
電極をモリブデン層の単層構造にした場合は、二層構造
や三層構造にした場合に比べて製造工程を簡略化できる
ので、実質的にトランジスタのコストを下げることがで
きる。
【００２２】ＩＴＯからなる画素電極はスパッタリング
法、真空蒸着法等の公知の成膜技術を用いて形成したＩ
ＴＯからなる電極金属膜を所定の形状にパターニングす
ることにより形成される。ＩＴＯからなる電極金属膜の
厚みは特に限定されないが一般に０．０５〜０．１５μ
ｍである。
法、真空蒸着法等の公知の成膜技術を用いて形成したＩ
ＴＯからなる電極金属膜を所定の形状にパターニングす
ることにより形成される。ＩＴＯからなる電極金属膜の
厚みは特に限定されないが一般に０．０５〜０．１５μ
ｍである。
【００２３】ＩＴＯからなる画素電極とソース・ドレイ
ン電極との接続は、例えば、ＩＴＯからなる画素電極を
ソース・ドレイン電極上まで拡張して形成し、画素電極
の一部をソース・ドレイン電極の上面に直接接続する方
法や、ソース・ドレイン電極上に開口部を有する有機絶
縁膜を形成した後、この有機絶縁膜上にＩＴＯからなる
画素電極を形成し、画素電極の一部をこの有機絶縁膜の
開口部を通してソース・ドレイン電極の上面に接続する
方法が採用される。前記開口部を有する有機絶縁膜は、
特にその材料及び加工方法等は限定されないが、アクリ
ル樹脂やポリアミド樹脂等のフォレジストを用いたフォ
トリソグラフィーによって形成するのが一般的である。
ン電極との接続は、例えば、ＩＴＯからなる画素電極を
ソース・ドレイン電極上まで拡張して形成し、画素電極
の一部をソース・ドレイン電極の上面に直接接続する方
法や、ソース・ドレイン電極上に開口部を有する有機絶
縁膜を形成した後、この有機絶縁膜上にＩＴＯからなる
画素電極を形成し、画素電極の一部をこの有機絶縁膜の
開口部を通してソース・ドレイン電極の上面に接続する
方法が採用される。前記開口部を有する有機絶縁膜は、
特にその材料及び加工方法等は限定されないが、アクリ
ル樹脂やポリアミド樹脂等のフォレジストを用いたフォ
トリソグラフィーによって形成するのが一般的である。
【００２４】ところで、フォトリソグラフィーによって
開口部を有する有機絶縁膜を形成すると、開口部は有機
絶縁膜の厚み方向の下側に行くほどその開口面積が小さ
くなり、その内面が傾斜した開口部になる。このため、
ソース・ドレイン電極上に開口部を有する有機絶縁膜を
フォトリソグラフィーによって形成し、画素電極の一部
をこの有機絶縁膜の開口部を通してソース・ドレイン電
極の上面に接続した場合、以下の利点がある。すなわ
ち、前記のＩＴＯからなる画素電極をソース・ドレイン
電極上まで拡張して、画素電極の一部をソース・ドレイ
ン電極の上面に直接接続した場合、ソース・ドレイン電
極の端部が基板面に対して略垂直に立つ段差を有するこ
とから、この段差が大きい場合に画素電極がこの端部の
形状に追随できなくなって、画素電極に切断部や過少膜
厚部が生ずることがあるのに対し、フォトリソグラフィ
ーによって形成された有機絶縁膜の開口部は有機絶縁膜
の厚み方向の下側に行くほどその開口面積が小さく、そ
の内面が傾斜した開口部になることから、この有機絶縁
膜上にＩＴＯからなる画素電極を形成すると、画素電極
の一部は有機絶縁膜の上面からソース・ドレイン電極の
上面へ開口部内の傾斜した内面に沿って安定に形成さ
れ、その結果、途切れ（段線部）や膜厚の過剰に小さい
部分を生じることなく、ソース・ドレイン電極の上面に
確実に接続される。なお、有機絶縁膜に開口部を形成し
た後の開口部から露出するソース・ドレイン電極の上面
には不要な有機物の被膜が残留する。従って、有機絶縁
膜に開口部を形成した後、開口部から露出するソース・
ドレイン電極の上面にそのまま画素電極の一部を接続す
ると、前記の不要な有機物の影響によって接続抵抗が上
昇してしまう。このため、有機絶縁膜に開口部を形成し
た後の開口部から露出するソース・ドレイン電極の上面
を酸素プラズマに露呈して残留する不要な有機物の被膜
を削り取った後、画素電極を形成するのが好ましい。更
に、ソース・ドレイン電極の上面を酸素プラズマに露呈
して有機物の被膜を削り取っても、若干の削りカス
（屑）が残留する。このため、酸素プラズマに露呈後の
ソース・ドレイン電極の上面を超音波水洗して、削りカ
ス（屑）を除去した後、画素電極を形成するのがより好
ましい。
開口部を有する有機絶縁膜を形成すると、開口部は有機
絶縁膜の厚み方向の下側に行くほどその開口面積が小さ
くなり、その内面が傾斜した開口部になる。このため、
ソース・ドレイン電極上に開口部を有する有機絶縁膜を
フォトリソグラフィーによって形成し、画素電極の一部
をこの有機絶縁膜の開口部を通してソース・ドレイン電
極の上面に接続した場合、以下の利点がある。すなわ
ち、前記のＩＴＯからなる画素電極をソース・ドレイン
電極上まで拡張して、画素電極の一部をソース・ドレイ
ン電極の上面に直接接続した場合、ソース・ドレイン電
極の端部が基板面に対して略垂直に立つ段差を有するこ
とから、この段差が大きい場合に画素電極がこの端部の
形状に追随できなくなって、画素電極に切断部や過少膜
厚部が生ずることがあるのに対し、フォトリソグラフィ
ーによって形成された有機絶縁膜の開口部は有機絶縁膜
の厚み方向の下側に行くほどその開口面積が小さく、そ
の内面が傾斜した開口部になることから、この有機絶縁
膜上にＩＴＯからなる画素電極を形成すると、画素電極
の一部は有機絶縁膜の上面からソース・ドレイン電極の
上面へ開口部内の傾斜した内面に沿って安定に形成さ
れ、その結果、途切れ（段線部）や膜厚の過剰に小さい
部分を生じることなく、ソース・ドレイン電極の上面に
確実に接続される。なお、有機絶縁膜に開口部を形成し
た後の開口部から露出するソース・ドレイン電極の上面
には不要な有機物の被膜が残留する。従って、有機絶縁
膜に開口部を形成した後、開口部から露出するソース・
ドレイン電極の上面にそのまま画素電極の一部を接続す
ると、前記の不要な有機物の影響によって接続抵抗が上
昇してしまう。このため、有機絶縁膜に開口部を形成し
た後の開口部から露出するソース・ドレイン電極の上面
を酸素プラズマに露呈して残留する不要な有機物の被膜
を削り取った後、画素電極を形成するのが好ましい。更
に、ソース・ドレイン電極の上面を酸素プラズマに露呈
して有機物の被膜を削り取っても、若干の削りカス
（屑）が残留する。このため、酸素プラズマに露呈後の
ソース・ドレイン電極の上面を超音波水洗して、削りカ
ス（屑）を除去した後、画素電極を形成するのがより好
ましい。
【００２５】図３は本発明の薄膜トランジスタにおける
ソース・ドレイン電極と画素電極の接続部の電気特性の
評価に用いたコンタクトチェーンの要部の断面図であ
り、図において、１はガラスからなる基板（図５に示し
たものと同様のもの）、１１はソース・ドレイン電極材
料膜、１３は画素電極材料膜、１２は前記ソース・ドレ
イン電極材料膜１１と画素電極材料膜１３との層間絶縁
を行うための有機絶縁膜である。かかる構造からなる以
下に記す４種のコンタクトチェーンを作製し、それぞれ
のソース・ドレイン電極材料膜と画素電極材料膜の接続
部の電気特性を評価した。
ソース・ドレイン電極と画素電極の接続部の電気特性の
評価に用いたコンタクトチェーンの要部の断面図であ
り、図において、１はガラスからなる基板（図５に示し
たものと同様のもの）、１１はソース・ドレイン電極材
料膜、１３は画素電極材料膜、１２は前記ソース・ドレ
イン電極材料膜１１と画素電極材料膜１３との層間絶縁
を行うための有機絶縁膜である。かかる構造からなる以
下に記す４種のコンタクトチェーンを作製し、それぞれ
のソース・ドレイン電極材料膜と画素電極材料膜の接続
部の電気特性を評価した。
【００２６】第１のコンタクトチェーンを以下のように
作製した。ガラスからなる基板１上に厚さ１５０ｎｍの
Ｔｉ膜をＡｒガスを用いたスパッタリング法により成膜
し、このＴｉ膜をパターニングして、一つが約２０μｍ
×６０μｍ角の島状パターンからなるソース・ドレイン
電極材料膜１１を形成する。次に、アクリル系樹脂ＨＲ
Ｃ３０５（ＪＳＲ社製、商品名）を用いて厚さ約３μｍ
の有機絶縁膜１２を塗布後、フォトリソグラフィーによ
りこの有機絶縁膜１２の前記ソース・ドレイン電極材料
膜１１上の２箇所に直径８μｍの開口部を形成する。次
に、厚さ１５０ｎｍのＩＴＯ膜をＡｒ／Ｏ2 の混合ガス
を用いたスパッタリング法により成膜し、このＩＴＯ膜
を前記開口部を通して前記ソース・ドレイン電極金属１
１がこれによって繋がるようにパターニングして画素電
極材料膜１３を形成する。
作製した。ガラスからなる基板１上に厚さ１５０ｎｍの
Ｔｉ膜をＡｒガスを用いたスパッタリング法により成膜
し、このＴｉ膜をパターニングして、一つが約２０μｍ
×６０μｍ角の島状パターンからなるソース・ドレイン
電極材料膜１１を形成する。次に、アクリル系樹脂ＨＲ
Ｃ３０５（ＪＳＲ社製、商品名）を用いて厚さ約３μｍ
の有機絶縁膜１２を塗布後、フォトリソグラフィーによ
りこの有機絶縁膜１２の前記ソース・ドレイン電極材料
膜１１上の２箇所に直径８μｍの開口部を形成する。次
に、厚さ１５０ｎｍのＩＴＯ膜をＡｒ／Ｏ2 の混合ガス
を用いたスパッタリング法により成膜し、このＩＴＯ膜
を前記開口部を通して前記ソース・ドレイン電極金属１
１がこれによって繋がるようにパターニングして画素電
極材料膜１３を形成する。
【００２７】第２のコンタクトチェーンは、第１のコン
タクトチェーンにおけるソース・ドレイン電極材料膜１
１をＴｉ膜ではなく、Ａｒガスを用いたスパッタリング
法により成膜した厚さ１５０ｎｍのＭｏ膜にし、その他
の構成は全く同様なものとした。
タクトチェーンにおけるソース・ドレイン電極材料膜１
１をＴｉ膜ではなく、Ａｒガスを用いたスパッタリング
法により成膜した厚さ１５０ｎｍのＭｏ膜にし、その他
の構成は全く同様なものとした。
【００２８】第３のコンタクトチェーンは、第２のコン
タクトチェーンと同様にソース・ドレイン電極材料膜１
１をＭｏ膜にし、有機絶縁膜１２にフォトリソグラフィ
ーにより開口部を形成した後であってＩＴＯからなる画
素電極材料膜１３の成膜前に、開口部から露出するソー
ス・ドレイン電極材料膜１１（Ｍｏ膜）を酸素プラズマ
（０．９Ｔｏｒｒ、０．０３Ｗ／ｃｍ2 ）に５分間露呈
し、その他の構成は第１のコンタクトチェーンと全く同
様にした。
タクトチェーンと同様にソース・ドレイン電極材料膜１
１をＭｏ膜にし、有機絶縁膜１２にフォトリソグラフィ
ーにより開口部を形成した後であってＩＴＯからなる画
素電極材料膜１３の成膜前に、開口部から露出するソー
ス・ドレイン電極材料膜１１（Ｍｏ膜）を酸素プラズマ
（０．９Ｔｏｒｒ、０．０３Ｗ／ｃｍ2 ）に５分間露呈
し、その他の構成は第１のコンタクトチェーンと全く同
様にした。
【００２９】第４のコンタクトチェーンは、第２のコン
タクトチェーンと同様にソース・ドレイン電極材料膜１
１をＭｏ膜にし、有機絶縁膜１２にフォトリソグラフィ
ーにより開口部を形成した後であってＩＴＯからなる画
素電極材料膜１３の成膜前に、開口部から露出するソー
ス・ドレイン電極材料膜１１（Ｍｏ膜）を酸素プラズマ
（０．９Ｔｏｒｒ、０．０３Ｗ／ｃｍ2 ）に５分間露呈
し、更に超音波水洗（メガソニック：９５０ｋＨｚ、１
２００Ｗ）を５分間行い、その他の構成は第１のコンタ
クトチェーンと全く同様にした。
タクトチェーンと同様にソース・ドレイン電極材料膜１
１をＭｏ膜にし、有機絶縁膜１２にフォトリソグラフィ
ーにより開口部を形成した後であってＩＴＯからなる画
素電極材料膜１３の成膜前に、開口部から露出するソー
ス・ドレイン電極材料膜１１（Ｍｏ膜）を酸素プラズマ
（０．９Ｔｏｒｒ、０．０３Ｗ／ｃｍ2 ）に５分間露呈
し、更に超音波水洗（メガソニック：９５０ｋＨｚ、１
２００Ｗ）を５分間行い、その他の構成は第１のコンタ
クトチェーンと全く同様にした。
【００３０】図４が評価結果で、図３中のＡＢ間（すな
わち、コンタクトチェーン１本分であって、接続部が３
４個ある。）の電流・電圧特性を示している。図３中の
（−×−）が第１のコンタクトチェーンの特性線、（−
○−）が第２のコンタクトチェーンの特性線、（−□
−）が第３のコンタクトチェーンの特性線、（−△−）
が第４のコンタクトチェーンの特性線である。
わち、コンタクトチェーン１本分であって、接続部が３
４個ある。）の電流・電圧特性を示している。図３中の
（−×−）が第１のコンタクトチェーンの特性線、（−
○−）が第２のコンタクトチェーンの特性線、（−□
−）が第３のコンタクトチェーンの特性線、（−△−）
が第４のコンタクトチェーンの特性線である。
【００３１】この図４から、ソース・ドレイン電極材料
膜１１がＴｉ膜からなる第１のコンタクトチェーン（−
×−）の場合は、電流・電圧特性が非線形で、良好なオ
ーミック特性が得らず、接続部一つあたりの抵抗値も約
８００Ω（図４中の５Ｖ印加時）と高いのに対し、ソー
ス・ドレイン電極材料膜１１がＭｏ膜からなる第２のコ
ンタクトチェーン（−○−）の場合は、第１のコンタク
トチェーンの場合に比べて電流・電圧特性が線形に近づ
き、オーミック特性が改善され、接続部一つあたりの抵
抗値も約５００Ω（図４中の５Ｖ印加時）に低減されて
いることがわかる。更に、ソース・ドレイン電極電極材
料膜１１をＭｏ膜とし、画素電極材料膜１３の成膜前に
Ｍｏ膜を酸素プラズマに露呈した第３のコンタクトチェ
ーン（−□−）の場合は、電流・電圧特性がほぼ線形で
良好なオーミック特性が得られ、接続部一つあたりの抵
抗値も約１１０Ω（図４中の５Ｖ印加時）に低減されて
いることがわかる。更にまた、ソース・ドレイン電極電
極材料膜１１をＭｏ膜とし画素電極材料膜１３の成膜前
にＭｏ膜を酸素プラズマに露呈し、更に超音波水洗をお
こなった第４のコンタクトチェーン（−△−）の場合
は、電流・電圧特性がほぼ線形で良好なオーミック特性
が得られ、接続部一つあたりの抵抗値も約１００Ω（図
４中の５Ｖ印加時）に低減されていることがわかる。
膜１１がＴｉ膜からなる第１のコンタクトチェーン（−
×−）の場合は、電流・電圧特性が非線形で、良好なオ
ーミック特性が得らず、接続部一つあたりの抵抗値も約
８００Ω（図４中の５Ｖ印加時）と高いのに対し、ソー
ス・ドレイン電極材料膜１１がＭｏ膜からなる第２のコ
ンタクトチェーン（−○−）の場合は、第１のコンタク
トチェーンの場合に比べて電流・電圧特性が線形に近づ
き、オーミック特性が改善され、接続部一つあたりの抵
抗値も約５００Ω（図４中の５Ｖ印加時）に低減されて
いることがわかる。更に、ソース・ドレイン電極電極材
料膜１１をＭｏ膜とし、画素電極材料膜１３の成膜前に
Ｍｏ膜を酸素プラズマに露呈した第３のコンタクトチェ
ーン（−□−）の場合は、電流・電圧特性がほぼ線形で
良好なオーミック特性が得られ、接続部一つあたりの抵
抗値も約１１０Ω（図４中の５Ｖ印加時）に低減されて
いることがわかる。更にまた、ソース・ドレイン電極電
極材料膜１１をＭｏ膜とし画素電極材料膜１３の成膜前
にＭｏ膜を酸素プラズマに露呈し、更に超音波水洗をお
こなった第４のコンタクトチェーン（−△−）の場合
は、電流・電圧特性がほぼ線形で良好なオーミック特性
が得られ、接続部一つあたりの抵抗値も約１００Ω（図
４中の５Ｖ印加時）に低減されていることがわかる。
【００３２】
（実施例１）図１は本発明の実施例１による薄膜トラン
ジスタの構成を示した断面図であり、図２（図２（ａ）
〜（ｂ））は図１に示す薄膜トランジスタの製造工程を
示した工程別断面図である。これらの図において、図５
と同一符号が同一または相当する部分を示し、２１はバ
リア金属（Ｔｉ）からなるソース・ドレイン下層電極、
２２は低抵抗金属（Ａｌ）からなるソース・ドレイン中
層電極、２３は有機絶縁膜１２を層間絶縁として前記有
機絶縁膜１２に形成された開口部を介して画素電極９に
接合（接続）したＭｏからなるソース・ドレイン上層電
極である。
ジスタの構成を示した断面図であり、図２（図２（ａ）
〜（ｂ））は図１に示す薄膜トランジスタの製造工程を
示した工程別断面図である。これらの図において、図５
と同一符号が同一または相当する部分を示し、２１はバ
リア金属（Ｔｉ）からなるソース・ドレイン下層電極、
２２は低抵抗金属（Ａｌ）からなるソース・ドレイン中
層電極、２３は有機絶縁膜１２を層間絶縁として前記有
機絶縁膜１２に形成された開口部を介して画素電極９に
接合（接続）したＭｏからなるソース・ドレイン上層電
極である。
【００３３】以下、図２に基づいて製造工程を説明す
る。まず、ガラス（コーニング社製、＃１７３７ガラス
（商品名））からなる基板１上に厚さ３５０ｎｍのＡｌ
Ｚｒ合金（Ｚｒ：１原子％）膜をＡｒガスを用いたスパ
ッタリング法によって成膜した後、ゲートパターンにエ
ッチング加工し、さらに陽極酸化によって表面をＡｌＺ
ｒ合金酸化膜としてゲート電極２およびゲート絶縁体層
３を形成した（図２（ａ））。
る。まず、ガラス（コーニング社製、＃１７３７ガラス
（商品名））からなる基板１上に厚さ３５０ｎｍのＡｌ
Ｚｒ合金（Ｚｒ：１原子％）膜をＡｒガスを用いたスパ
ッタリング法によって成膜した後、ゲートパターンにエ
ッチング加工し、さらに陽極酸化によって表面をＡｌＺ
ｒ合金酸化膜としてゲート電極２およびゲート絶縁体層
３を形成した（図２（ａ））。
【００３４】次に、プラズマ化学気相蒸着法（以下、ｐ
−ＣＶＤ法と略す）により、絶縁膜４となるシリコン窒
化膜（ＳｉＮｘ）と、半導体層５となるａ−Ｓｉ膜と、
後述のチャネル保護膜６となるシリコン窒化膜（ＳｉＮ
ｘ）の三層をこの順にそれぞれ厚さ２００ｎｍ、５０ｎ
ｍ、１５０ｎｍにして成膜した後、上層のシリコン窒化
膜（ＳｉＮｘ）をパターニングしてチャネル保護膜６を
形成した（図２（ｂ））。次に基板の全面に対してｐ−
ＣＶＤ法により、Ｐ（リン）を不純物添加してｎ型にし
た非晶質Ｓｉを５０ｎｍの厚さに成膜してコンタクト層
７を形成した後、更にＴｉとＡｌとＭｏとをＡｒガスを
用いたスパッタリング法によりそれぞれ厚さ１００ｎ
ｍ、３５０ｎｍ、１００ｎｍに成膜した後、これらをエ
ッチング加工により前記半導体層５と前記コンタクト層
７とともにソース・ドレイン領域形状にパターニングし
て、Ｔｉからなるソース・ドレイン下層電極２１と、Ａ
ｌからなるソース・ドレイン中層電極２２、Ｍｏからな
るソース・ドレイン上層電極２３を形成した（図２
（ｃ））。ここで、チャネル保護膜６は前記半導体層５
をエッチング加工する際に薄膜トランジスタのチャネル
となる部分の前記半導体層５を保護するものである。
−ＣＶＤ法と略す）により、絶縁膜４となるシリコン窒
化膜（ＳｉＮｘ）と、半導体層５となるａ−Ｓｉ膜と、
後述のチャネル保護膜６となるシリコン窒化膜（ＳｉＮ
ｘ）の三層をこの順にそれぞれ厚さ２００ｎｍ、５０ｎ
ｍ、１５０ｎｍにして成膜した後、上層のシリコン窒化
膜（ＳｉＮｘ）をパターニングしてチャネル保護膜６を
形成した（図２（ｂ））。次に基板の全面に対してｐ−
ＣＶＤ法により、Ｐ（リン）を不純物添加してｎ型にし
た非晶質Ｓｉを５０ｎｍの厚さに成膜してコンタクト層
７を形成した後、更にＴｉとＡｌとＭｏとをＡｒガスを
用いたスパッタリング法によりそれぞれ厚さ１００ｎ
ｍ、３５０ｎｍ、１００ｎｍに成膜した後、これらをエ
ッチング加工により前記半導体層５と前記コンタクト層
７とともにソース・ドレイン領域形状にパターニングし
て、Ｔｉからなるソース・ドレイン下層電極２１と、Ａ
ｌからなるソース・ドレイン中層電極２２、Ｍｏからな
るソース・ドレイン上層電極２３を形成した（図２
（ｃ））。ここで、チャネル保護膜６は前記半導体層５
をエッチング加工する際に薄膜トランジスタのチャネル
となる部分の前記半導体層５を保護するものである。
【００３５】次に基板の全面に対してアクリル系樹脂か
らなる有機絶縁膜１２（ＪＳＲ社製、ＨＲＣ３０５（商
品名））を厚さ約３μｍ塗布後、フォトリソグラフィー
により前記ソース・ドレイン上層電極２３上に直径８μ
ｍの開口部を形成した（図２（ｄ））。
らなる有機絶縁膜１２（ＪＳＲ社製、ＨＲＣ３０５（商
品名））を厚さ約３μｍ塗布後、フォトリソグラフィー
により前記ソース・ドレイン上層電極２３上に直径８μ
ｍの開口部を形成した（図２（ｄ））。
【００３６】次に、基板の全面に対して厚さ１５０ｎｍ
のＩＴＯ膜をＡｒ／Ｏ2 混合ガスを用いたスパッタリン
グ法によって成膜し、このＩＴＯ膜をこれの前記有機絶
縁膜１２の開口部の傾斜した内面に沿って前記ソース・
ドレイン上層電極２３の上面に接合（接続）している部
分が残るように、所定の画素電極パターン状にエッチン
グ加工して、画素電極９を形成し、薄膜トランジスタを
完成させた（図２(ｅ)）。
のＩＴＯ膜をＡｒ／Ｏ2 混合ガスを用いたスパッタリン
グ法によって成膜し、このＩＴＯ膜をこれの前記有機絶
縁膜１２の開口部の傾斜した内面に沿って前記ソース・
ドレイン上層電極２３の上面に接合（接続）している部
分が残るように、所定の画素電極パターン状にエッチン
グ加工して、画素電極９を形成し、薄膜トランジスタを
完成させた（図２(ｅ)）。
【００３７】このようにして得られた本実施例の薄膜ト
ランジスタは、ソース・ドレイン電極のＭｏからなる上
層電極２３の上面にＩＴＯ膜からなる画素電極９が接続
し、ソース・ドレイン電極と画素電極９が良好なオーミ
ック特性をもってかつ低抵抗（約５００Ω）に接続され
ていた。また、Ａｌからなるソース・ドレイン中層電極
２２によってソース・ドレインそのものの抵抗（配線抵
抗）も充分に小さくなっていた（０．１５Ω／□）。
ランジスタは、ソース・ドレイン電極のＭｏからなる上
層電極２３の上面にＩＴＯ膜からなる画素電極９が接続
し、ソース・ドレイン電極と画素電極９が良好なオーミ
ック特性をもってかつ低抵抗（約５００Ω）に接続され
ていた。また、Ａｌからなるソース・ドレイン中層電極
２２によってソース・ドレインそのものの抵抗（配線抵
抗）も充分に小さくなっていた（０．１５Ω／□）。
【００３８】（実施例２）本実施例２による薄膜トラン
ジスタの製造工程は前記実施例１の薄膜トランジスタの
製造工程に更に別の工程を付加したものであるので、こ
の点についてのみ詳しく説明する。
ジスタの製造工程は前記実施例１の薄膜トランジスタの
製造工程に更に別の工程を付加したものであるので、こ
の点についてのみ詳しく説明する。
【００３９】まず、実施例１と同様の工程（図２（ａ）
〜図２（ｃ）参照）を経た後、有機絶縁膜１２上に直径
８μｍの開口部を形成した（図２（ｄ）参照）。つぎ
に、前記開口部から露出するソース・ドレイン上層電極
２３の表面を酸素プラズマ（０．９Ｔｏｒｒ、０．０３
Ｗ／ｃｍ２）に５分間露呈した。次に、実施例１と同様
にして基板の全面に対して厚さ１５０ｎｍのＩＴＯ膜を
Ａｒ／Ｏ2 混合ガスを用いたスパッタリング法により成
膜し、このＩＴＯ膜をこれの前記有機絶縁膜１２の開口
部の傾斜した内面に沿って前記ソース・ドレイン上層電
極２３の上面に接合（接続）している部分が残るよう
に、所定の画素電極パターン状にエッチング加工して、
画素電極９を形成し、薄膜トランジスタを完成させた
（図２（ｅ）参照）。
〜図２（ｃ）参照）を経た後、有機絶縁膜１２上に直径
８μｍの開口部を形成した（図２（ｄ）参照）。つぎ
に、前記開口部から露出するソース・ドレイン上層電極
２３の表面を酸素プラズマ（０．９Ｔｏｒｒ、０．０３
Ｗ／ｃｍ２）に５分間露呈した。次に、実施例１と同様
にして基板の全面に対して厚さ１５０ｎｍのＩＴＯ膜を
Ａｒ／Ｏ2 混合ガスを用いたスパッタリング法により成
膜し、このＩＴＯ膜をこれの前記有機絶縁膜１２の開口
部の傾斜した内面に沿って前記ソース・ドレイン上層電
極２３の上面に接合（接続）している部分が残るよう
に、所定の画素電極パターン状にエッチング加工して、
画素電極９を形成し、薄膜トランジスタを完成させた
（図２（ｅ）参照）。
【００４０】このようにして得られた本実施例の薄膜ト
ランジスタは、ソース・ドレイン電極のＭｏからなる上
層電極２３の上面にＩＴＯ膜からなる画素電極９が接続
し、ソース・ドレイン電極と画素電極９が良好なオーミ
ック特性をもってかつ極めて低抵抗（約１００Ω）に接
続されていた。
ランジスタは、ソース・ドレイン電極のＭｏからなる上
層電極２３の上面にＩＴＯ膜からなる画素電極９が接続
し、ソース・ドレイン電極と画素電極９が良好なオーミ
ック特性をもってかつ極めて低抵抗（約１００Ω）に接
続されていた。
【００４１】（実施例３）本実施例３による薄膜トラン
ジスタの製造工程は前記実施例２の薄膜トランジスタの
製造工程に更に別の工程を付加したものであるので、こ
の点についてのみ詳しく説明する。
ジスタの製造工程は前記実施例２の薄膜トランジスタの
製造工程に更に別の工程を付加したものであるので、こ
の点についてのみ詳しく説明する。
【００４２】まず、実施例１，２と同様の工程（図２
（ａ）〜図２（ｃ）参照）を経た後、有機絶縁膜１２上
に直径８μｍの開口部を形成した（図２（ｄ）参照）。
つぎに、実施例２と同様に前記開口部から露出するソー
ス・ドレイン上層電極２３の表面を酸素プラズマ（０．
９Ｔｏｒｒ、０．０３Ｗ／ｃｍ２）に５分間露呈し、更
にソース・ドレイン上層電極２３の表面を超音波水洗
（メガソニック：９５０ｋＨｚ、１２００Ｗ）を５分間
行った後、スピン乾燥させた。次に、実施例１と同様に
して基板の全面に対して厚さ１５０ｎｍのＩＴＯ膜をＡ
ｒ／Ｏ2 混合ガスを用いたスパッタリング法により成膜
し、このＩＴＯ膜をこれの前記有機絶縁膜１２の開口部
の傾斜した内面に沿って前記ソース・ドレイン上層電極
２３の上面に接合（接続）している部分が残るように、
所定の画素電極パターン状にエッチング加工して、画素
電極９を形成し、薄膜トランジスタを完成させた（図２
（ｅ）参照）。
（ａ）〜図２（ｃ）参照）を経た後、有機絶縁膜１２上
に直径８μｍの開口部を形成した（図２（ｄ）参照）。
つぎに、実施例２と同様に前記開口部から露出するソー
ス・ドレイン上層電極２３の表面を酸素プラズマ（０．
９Ｔｏｒｒ、０．０３Ｗ／ｃｍ２）に５分間露呈し、更
にソース・ドレイン上層電極２３の表面を超音波水洗
（メガソニック：９５０ｋＨｚ、１２００Ｗ）を５分間
行った後、スピン乾燥させた。次に、実施例１と同様に
して基板の全面に対して厚さ１５０ｎｍのＩＴＯ膜をＡ
ｒ／Ｏ2 混合ガスを用いたスパッタリング法により成膜
し、このＩＴＯ膜をこれの前記有機絶縁膜１２の開口部
の傾斜した内面に沿って前記ソース・ドレイン上層電極
２３の上面に接合（接続）している部分が残るように、
所定の画素電極パターン状にエッチング加工して、画素
電極９を形成し、薄膜トランジスタを完成させた（図２
（ｅ）参照）。
【００４３】このようにして得られた本実施例の薄膜ト
ランジスタは、ソース・ドレイン電極のＭｏからなる上
層電極２３の上面にＩＴＯ膜からなる画素電極９が接続
し、ソース・ドレイン電極と画素電極９が良好なオーミ
ック特性をもってかつ極めて低抵抗（約１００Ω）に接
続されていた。
ランジスタは、ソース・ドレイン電極のＭｏからなる上
層電極２３の上面にＩＴＯ膜からなる画素電極９が接続
し、ソース・ドレイン電極と画素電極９が良好なオーミ
ック特性をもってかつ極めて低抵抗（約１００Ω）に接
続されていた。
【００４４】
【発明の効果】以上のように、本発明の薄膜トランジス
タによれば、ソース・ドレイン電極にインジュウム錫酸
化物からなる画素電極を接続してなる薄膜トランジスタ
において、前記ソース・ドレイン電極の前記画素電極へ
の接続面をモリブデンからなる面にしたことにより、ソ
ース・ドレイン電極と画素電極間が良好なオーミック特
性でかつ低抵抗に接続されることとなり、その結果、駆
動特性が安定化して、画質の良好な液晶表示装置が得ら
れるという効果がある。
タによれば、ソース・ドレイン電極にインジュウム錫酸
化物からなる画素電極を接続してなる薄膜トランジスタ
において、前記ソース・ドレイン電極の前記画素電極へ
の接続面をモリブデンからなる面にしたことにより、ソ
ース・ドレイン電極と画素電極間が良好なオーミック特
性でかつ低抵抗に接続されることとなり、その結果、駆
動特性が安定化して、画質の良好な液晶表示装置が得ら
れるという効果がある。
【００４５】また、本発明の薄膜トランジスタの製造方
法によれば、ソース・ドレイン電極にインジュウム錫酸
化物からなる画素電極を接続してなる薄膜トランジスタ
を製造する方法であって、最上層がモリブデン層からな
るソース・ドレイン電極を形成した後、少なくともその
一部が前記ソース・ドレイン電極の上面に配置されるよ
うに前記インジュウム錫酸化物からなる画素電極を形成
するようにしたので、前記のソース・ドレイン電極と画
素電極間が良好なオーミック特性でかつ低抵抗に接続さ
れた本発明の薄膜トランジスタを簡単に製造できるとい
う効果がある。
法によれば、ソース・ドレイン電極にインジュウム錫酸
化物からなる画素電極を接続してなる薄膜トランジスタ
を製造する方法であって、最上層がモリブデン層からな
るソース・ドレイン電極を形成した後、少なくともその
一部が前記ソース・ドレイン電極の上面に配置されるよ
うに前記インジュウム錫酸化物からなる画素電極を形成
するようにしたので、前記のソース・ドレイン電極と画
素電極間が良好なオーミック特性でかつ低抵抗に接続さ
れた本発明の薄膜トランジスタを簡単に製造できるとい
う効果がある。
【図１】 本発明の実施例１による薄膜トランジスタの
構成を示す断面図である。
構成を示す断面図である。
【図２】 図１に示した薄膜トランジスタの製造工程を
示す工程別断面図（図２（ａ）〜図２（ｅ））である。
示す工程別断面図（図２（ａ）〜図２（ｅ））である。
【図３】 本発明の薄膜トランジスタにおけるソース・
ドレイン電極と画素電極の接続部の電気特性の評価に用
いたコンタクトチェーンの要部断面図である。
ドレイン電極と画素電極の接続部の電気特性の評価に用
いたコンタクトチェーンの要部断面図である。
【図４】 図３に示すコンタクトチェーンの電気特性の
評価試験の結果（電流・電圧特性）を示す図である。
評価試験の結果（電流・電圧特性）を示す図である。
【図５】 従来の薄膜トランジスタの構成を示す断面図
である。
である。
【符号の説明】 １ 基板 ２ ゲート電極 ３ ゲート絶縁体層 ４ 絶縁膜 ５ 半導体層 ６ チャネル保護膜 ７ コンタクト層 ８ ソース・ドレイン電極 ９ 画素電極 １０ 保護膜 １１ ソース・ドレイン電極 １２ 有機絶縁膜 １３ 画素電極材料膜 ２１ ソース・ドレイン下層電極 ２２ ソース・ドレイン中層電極 ２３ ソース・ドレイン上層電極
Claims (9)
- 【請求項１】 ソース・ドレイン電極上にインジュウム
錫酸化物からなる画素電極を接続してなる薄膜トランジ
スタにおいて、前記ソース・ドレイン電極の前記画素電
極への接続面がモリブデンからなることを特徴とする薄
膜トランジスタ。 - 【請求項２】 ソース・ドレイン電極が開口部を有する
有機絶縁膜で覆われ、画素電極が前記有機絶縁膜の開口
部から露出する前記ソース・ドレイン電極の上面に接続
されている請求項１に記載の薄膜トランジスタ。 - 【請求項３】 ソース・ドレイン電極が、モリブデン層
の単層構造である請求項１または２に記載の薄膜トラン
ジスタ。 - 【請求項４】 ソース・ドレイン電極が、モリブデン層
と、チタン層、クロム層、またはタンタル層とからなる
二層構造である請求項１または２に記載の薄膜トランジ
スタ。 - 【請求項５】 ソース・ドレイン電極が、モリブデン層
と、アルミニウム層と、チタン層、クロム層、またはタ
ンタル層とからなる三層構造である請求項１または２に
記載の薄膜トランジスタ。 - 【請求項６】 ソース・ドレイン電極にインジュウム錫
酸化物からなる画素電極を接続してなる薄膜トランジス
タを製造する方法であって、最上層がモリブデン層から
なるソース・ドレイン電極を形成した後、少なくともそ
の一部が前記ソース・ドレイン電極の上面に配置される
ように前記インジュウム錫酸化物からなる画素電極を形
成することを特徴とする薄膜トランジスタの製造方法。 - 【請求項７】 ソース・ドレイン電極上に開口部を有す
る有機絶縁膜を形成した後、少なくともその一部が前記
ソース・ドレイン電極の上面の前記開口部から露出する
部分に配置されるようにインジュウム錫酸化物からなる
画素電極を前記有機絶縁膜上に形成する請求項６に記載
の薄膜トランジスタの製造方法。 - 【請求項８】 画素電極の形成に先だって、ソース・ド
レイン電極の上面の有機絶縁膜の開口部から露出する部
分を酸素プラズマに露呈する請求項７に記載の薄膜トラ
ンジスタの製造方法。 - 【請求項９】 画素電極の形成に先だって、ソース・ド
レイン電極の上面の有機絶縁膜の開口部から露出する部
分を酸素プラズマに露呈し、更に超音波水洗する請求項
７に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28659296A JP3182351B2 (ja) | 1996-10-29 | 1996-10-29 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28659296A JP3182351B2 (ja) | 1996-10-29 | 1996-10-29 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135465A true JPH10135465A (ja) | 1998-05-22 |
| JP3182351B2 JP3182351B2 (ja) | 2001-07-03 |
Family
ID=17706417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28659296A Expired - Fee Related JP3182351B2 (ja) | 1996-10-29 | 1996-10-29 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182351B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209068A (ja) * | 2000-01-26 | 2001-08-03 | Mitsubishi Electric Corp | 液晶表示装置の製造方法および液晶表示装置 |
| KR100344777B1 (ko) * | 2000-02-28 | 2002-07-20 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터를 포함하는 소자 제조방법 |
| KR100434310B1 (ko) * | 1998-09-02 | 2004-06-05 | 엘지.필립스 엘시디 주식회사 | 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및 그것을 이용한 액정표시장치. |
| KR100507278B1 (ko) * | 2001-05-31 | 2005-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 제조방법 |
| JP2005215279A (ja) * | 2004-01-29 | 2005-08-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2006077241A (ja) * | 2004-08-25 | 2006-03-23 | Samsung Electronics Co Ltd | 酸化インジウム系透明導電膜用エッチング液組成物及びそれを用いたエッチング方法 |
| KR100590917B1 (ko) * | 1999-06-28 | 2006-06-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의 제조방법 |
| KR100613767B1 (ko) * | 1999-11-10 | 2006-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정 표시소자의 제조방법 |
| KR100670982B1 (ko) * | 2000-02-10 | 2007-01-17 | 샤프 가부시키가이샤 | 박막 트랜지스터 및 그 제조 방법 |
| JP2007140556A (ja) * | 2007-02-14 | 2007-06-07 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 |
| KR100729763B1 (ko) * | 2000-12-04 | 2007-06-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2012099824A (ja) * | 2004-08-20 | 2012-05-24 | Semiconductor Energy Lab Co Ltd | 電子機器 |
| US9868902B2 (en) | 2014-07-17 | 2018-01-16 | Soulbrain Co., Ltd. | Composition for etching |
| JP2020004976A (ja) * | 2012-02-09 | 2020-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1996
- 1996-10-29 JP JP28659296A patent/JP3182351B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434310B1 (ko) * | 1998-09-02 | 2004-06-05 | 엘지.필립스 엘시디 주식회사 | 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및 그것을 이용한 액정표시장치. |
| KR100590917B1 (ko) * | 1999-06-28 | 2006-06-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의 제조방법 |
| KR100613767B1 (ko) * | 1999-11-10 | 2006-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정 표시소자의 제조방법 |
| JP2001209068A (ja) * | 2000-01-26 | 2001-08-03 | Mitsubishi Electric Corp | 液晶表示装置の製造方法および液晶表示装置 |
| KR100670982B1 (ko) * | 2000-02-10 | 2007-01-17 | 샤프 가부시키가이샤 | 박막 트랜지스터 및 그 제조 방법 |
| KR100344777B1 (ko) * | 2000-02-28 | 2002-07-20 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터를 포함하는 소자 제조방법 |
| KR100729763B1 (ko) * | 2000-12-04 | 2007-06-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100507278B1 (ko) * | 2001-05-31 | 2005-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 제조방법 |
| JP2005215279A (ja) * | 2004-01-29 | 2005-08-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2012099824A (ja) * | 2004-08-20 | 2012-05-24 | Semiconductor Energy Lab Co Ltd | 電子機器 |
| JP2006077241A (ja) * | 2004-08-25 | 2006-03-23 | Samsung Electronics Co Ltd | 酸化インジウム系透明導電膜用エッチング液組成物及びそれを用いたエッチング方法 |
| JP2007140556A (ja) * | 2007-02-14 | 2007-06-07 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 |
| JP2020004976A (ja) * | 2012-02-09 | 2020-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9868902B2 (en) | 2014-07-17 | 2018-01-16 | Soulbrain Co., Ltd. | Composition for etching |
| US10465112B2 (en) | 2014-07-17 | 2019-11-05 | Soulbrain Co., Ltd. | Composition for etching |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3182351B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI404213B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| JP3102392B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JP4280727B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| US8519399B2 (en) | Array substrate for display device and method for fabricating the same | |
| US5334860A (en) | Panel having thin film element formed thereon | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| KR100646792B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| TWI405017B (zh) | 顯示裝置之陣列基板及其製造方法 | |
| JP3182351B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| KR100799463B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US6905917B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR100897487B1 (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| KR100729764B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100254154B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US20110242778A1 (en) | Electrical Connections for Anodized Thin Film Structures | |
| KR100695300B1 (ko) | 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
| KR20020092719A (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2005317579A (ja) | 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |