JP2007140556A - 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 - Google Patents

薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 Download PDF

Info

Publication number
JP2007140556A
JP2007140556A JP2007034064A JP2007034064A JP2007140556A JP 2007140556 A JP2007140556 A JP 2007140556A JP 2007034064 A JP2007034064 A JP 2007034064A JP 2007034064 A JP2007034064 A JP 2007034064A JP 2007140556 A JP2007140556 A JP 2007140556A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
contact hole
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007034064A
Other languages
English (en)
Other versions
JP4800236B2 (ja
Inventor
Kazunori Inoue
和式 井上
Osamu Aoki
理 青木
Munehito Kumagai
宗人 熊谷
Shigeaki Nomi
茂昭 野海
Toru Takeguchi
徹 竹口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007034064A priority Critical patent/JP4800236B2/ja
Publication of JP2007140556A publication Critical patent/JP2007140556A/ja
Application granted granted Critical
Publication of JP4800236B2 publication Critical patent/JP4800236B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】層間絶縁膜のコンタクトホールを介した画素電極とドレイン電極とのコンタクト抵抗値が、安定的に10E4Ω以下にすることができるTFTアレイの製造方法および液晶表示装置を提供する。
【解決手段】本発明の液晶表示装置用TFTの製造方法は、TFTを形成する工程と、前記透明絶縁性基板上に該TFT領域に起因する段差部をなくすように表面が平坦化された層間絶縁膜を形成する工程と、該層間絶縁膜のドレイン電極の上部にコンタクトホールを設け、該コンタクトホールを介して下部のドレイン電極と電気的に接続されるように該層間絶縁膜上に画素電極を形成する工程と、前記層間絶縁膜にコンタクトホール部を形成したのち、該コンタクトホール部に露出した前記下部のドレイン電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程を含んでなるものである。
【選択図】図1

Description

本発明はアクティブマトリクス型液晶表示装置などに用いられるスイッチング素子の製造方法ならびにこれらの方法を用いて作製する液晶表示装置に関する。
液晶表示装置は、CRTに替わるフラットパネルディスプレイの一つとして盛んに研究が行われており、とくに消費電力が小さいことや薄型であるという特徴を活かして、電池駆動の超小型テレビやノートブック型のパーソナルコンピュータの表示装置としてすでに実用化されている。
液晶表示装置の駆動方法として、高表示品質の面から薄膜トランジスタ(以下TFTと記す)をスイッチング素子に用いたアクティブマトリクス型TFTアレイが主として用いられている。
液晶表示装置の低消費電力化には、液晶パネルの画素部の有効表示面積を大きくすること、すなわち画素の高開口率化が有効である。
このような高開口率の液晶パネルをうるための有効なTFTアレイとして、走査電極、信号電極、半導体層からなるTFTの形成後に、これらを覆うように透明性樹脂からなる層間絶縁膜を設けてから最上層に画素電極を形成する構造が、たとえば特許文献1、特許文献2および特許文献3などに開示されている。
前述した構造で高開口率がえられるのは主に以下の2点による。すなわち、特許文献1で説明されているように、透明性樹脂膜により表面が平坦化された層間絶縁膜上に画素電極が形成されるので、従来の構造の画素電極の段差部分で生じていた液晶分子の配向乱れによる表示不良(ドメイン現象)を無くすことができる分だけ表示有効面積を増やすことができるという点。さらに、特許文献2、特許文献3で説明されているように、0.3μmから2μmと比較的膜厚の厚さ層間絶縁膜上に画素電極を形成することによって、層間絶縁膜下層にあるゲート配線・ソース配線と上層の画素電極間の電気的短絡を生じることがないため、これら配線にオーバーラップさせるように広い面積で画素電極を形成することが可能である点である。
これらの高開口率TFTアレイ構造を実現するためのプロセス、たとえば透明性樹脂からなる層間絶縁膜の形成方法などが、特許文献4、特許文献5および特許文献6などに詳しく示されている。
前記高開口率TFTアレイの製造工程を簡単に述べると、まずガラスのような透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層からなるTFTおよびソース、ドレイン電極を順次形成する。つぎに透明性樹脂からなる層間絶縁膜を形成し、コンタクトホールを形成する。最後に画素電極を形成してTFTアレイが完成する。画素電極は層間絶縁膜に形成したコンタクトホールを介して下層のドレイン電極と電気的に接続される。
層間絶縁膜にコンタクトホールを形成する方法は、たとえば特許文献5および特許文献6に記載されているように、用いる透明性樹脂が感光性のものと非感光性のものとで以下の2つの方法に分けられる。
感光性の透明性樹脂を用いるばあいは、樹脂を塗布・焼成したのちにコンタクトホールのマスクパターンを用いて露光・現像するという写真製版と同様の工程により所望のコンタクトホールを形成する。一方、非感光性の透明性樹脂を用いるばあいは、樹脂を塗布・焼成した後でレジストを塗布し、写真製版にてコンタクトパターンを形成した後で、たとえばCF4、CF3あるいはSF6のうちの少なくともひとつを含むガスでドライエッチングし、最後にレジストを除去して所望のコンタクトホールをうる。
もちろん、感光性樹脂を用いたばあいでも、後者のレジストマスクを用いたドライエッチングでコンタクトホールを形成してもよい。また、透明性樹脂膜は有機系あるいは無機系のどちらでもよい。
特許第2521752号公報 特許第2598420号公報 特開平4−163528号公報 特開平9−96837号公報 特開平9−127553号公報 特開平9−152625号公報
前述の高開口率TFTアレイでは表示の品質の面から、層間絶縁膜のコンタクトホールを介した上層の画素電極と下層のドレイン電極との電気的接続が良好である必要がある。電気的接続の良好性は、一般的にコンタクトホール開口表面における画素電極とドレイン電極の接触抵抗(以下、コンタクト抵抗と記す)で表され、開口面積50μm□あたりのコンタクト抵抗値としておおよそ10E4Ω以下であることが要求される(以下、コンタクト抵抗値は、とくに注記しない限り開口面積50μm□あたりの値を示す)。
ところが、透明性樹脂からなる層間絶縁膜を用いた高開口率TFTアレイの従来の工程では、10E4Ω以下のコンタクト抵抗値を安定的にうるのが難しく、歩留まりの低下を招くという問題点がある。
とくに画素電極とドレイン電極を接続するコンタクトホールは基板上にマトリックス状に配列されるすべての画素部に形成されるため、基板上に一部でもコンタクト抵抗不良が発生すると表示不良を引き起こし、歩留まりを低下させてしまう。したがって安定的に低コンタクト抵抗をうることのできるコンタクトホール形成プロセスを確立することは非常に重要なことである。
しかしながら、安定的な低コンタクト抵抗をうる層間絶縁膜のコンタクトホール形成方法については、前述した特許公報には具体的には示されていない。またその他の関連特許・文献においても示されたものは見られない。
本発明は、前述した問題点を解消し、透明性樹脂からなる層間絶縁膜を用いた高開口率TFTアレイにおいて層間絶縁膜のコンタクトホールを介した画素電極とドレイン電極とのコンタクト抵抗値が、安定的に10E4Ω以下にすることができるTFTアレイの製造方法ならびにこれらの方法によって作製する液晶表示装置を提供することを目的とする。
前記コンタクト抵抗値を増大させる要因として、本発明者らが有機系の透明性樹脂膜を層間絶縁膜として用いて検討を行った結果、コンタクト抵抗が大きいばあいは、画素電極とドレイン電極のコンタクト表面に酸素や炭素系の物質が存在していることが判明した。
すなわち、これらの物質は主に透明性樹脂膜成分であり、
(1)コンタクトホール形成後の透明性樹脂膜の残さ物
(2)画素電極膜形成時の透明性樹脂膜の分解物
が生成原因であることが従来のTFTアレイ基板とは異なる新たな知見である。
したがって、良好なコンタクト抵抗を安定的にうるには、前記(1)の残さ物および、(2)の分解物を生成させない、あるいは生成してもこれらを除去できるような工程でコンタクト表面を清浄化してやればよい。
以上の点から、本発明に係わる薄膜トランジスタの製造方法は、透明性絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極、ドレイン電極を順次形成し、さらにこれらを覆うように透明性樹脂膜からなる層間絶縁膜を形成し、これにコンタクトホールを形成した後で、コンタクトホール部に露出した下部ドレイン電極またはドレイン電極につながる接続電極の表面を含む基板表面全体を、コンタクト部表面を清浄化する効果を有する物理的、あるいは化学的な方法のいずれか一方、あるいはこれらの両方で表面処理する工程を含むことを特徴とする。これらの表面処理によってコンタクトホール部の透明性樹脂膜の残さ物を除去することができ、良好なコンタクト抵抗を実現することが可能となる。
コンタクトホール形成後の層間絶縁膜の物理的な表面処理方法として、水素プラズマ処理、ヘリウムプラズマ処理あるいは窒素プラズマ処理の中から選ばれる少なくともひとつの工程を用いる。これらの表面処理を行うことによって、プラズマイオンによる衝撃によりコンタクトホール表面の透明性樹脂膜の残さ物を除去することができる。さらに、これらの表面処理によって透明性樹脂表面が改質される結果としてもたらされる前記透明性樹脂膜の加熱分解の抑制によって、画素電極膜形成時の樹脂分解物生成を抑制する効果も同時に有する。
一方コンタクトホール形成後の層間絶縁膜の物理的な表面処理方法として、酸素プラズマ処理を用いるばあいは、プラズマイオンの衝撃によるコンタクトホール表面の透明性樹脂膜の残さ物を除去するメリットとは別に、逆にこの表面処理によって透明性樹脂表面が変質を起こし、加熱分解の促進を引き起こしてしまうばあいがある。このばあいは表面処理を行う前にコンタクト部のみを残して他の透明性樹脂膜全体をレジストで覆い、表面処理を行った後でレジストを剥離する工程を追加するとよい。こうすることにより、透明性樹脂膜に影響を及ぼすことなく、コンタクト表面部のみを清浄化することが可能となる。もちろんこの方法は、上記水素プラズマ処理、ヘリウムプラズマ処理および窒素プラズマ処理を用いるばあいでも有効である。
また、コンタクトホール形成後の層間絶縁膜の別の物理的な表面処理方法として、水素イオン注入、ホウ素イオン注入、窒素イオン注入、リンイオン注入の中から選ばれる少なくともひとつの工程を用いる。これらのイオン注入を行うことによって、イオンによる衝撃によるコンタクトホール表面の透明性樹脂膜の残さ物を除去することができる。さらに、これらのイオン注入でもたらされる透明性樹脂表面の改質による樹脂の加熱分解の抑制によって、画素電極膜形成時の樹脂分解物生成を抑制する効果も同時に有する。
なお、コンタクト表面部を除く透明性樹脂膜全体をレジストで覆ってから前記イオン注入処理を行い、そののちレジストを除去してもよい。このばあいは、透明性樹脂膜に影響を及ぼすことなく、コンタクトホール表面のみを清浄化することが可能となる。
また別の物理的な表面処理として、画素電極と接続される下部ドレイン電極材料がエッチング可能なガスを用いたドライエッチングで表面をライトエッチングする方法を用いる。またこの方法と、前記プラズマ処理またはイオン注入処理を組み合わせてもよい。
つぎに、コンタクトホール形成後の層間絶縁膜の化学的な表面処理方法として、ドレイン電極材料がエッチング可能な薬液で表面をライトエッチングする工程を用いる。ドレイン電極エッチングによるリフトオフによって、コンタクト表面の透明性樹脂膜の残さ物を除去することができる。
このばあいでも、コンタクト表面部を除く透明性樹脂膜全体をレジストで覆ってから前記化学的表面処理を行い、そののちレジストを除去してもよい。このばあいは、透明性樹脂膜表面に化学薬液による影響を及ぼすことなく、コンタクトホール表面のみを清浄化することが可能である。
以上のコンタクト表面を含む基板表面全体の物理的、化学的表面処理によって、下層ドレイン電極のコンタクトホール開口部分の膜厚が、その他の部分のドレイン電極膜厚に比べて薄くなっていることを形態上の特徴とするTFTアレイ基板がえられる。この効果は、物理的表面処理としてドライエッチングガスを用いたドライエッチングを用いたばあいや、化学的表面処理のばあいにとくに顕著となる。
さらに本発明に係わる薄膜トランジスタの製造方法は、画素電極の形成において、透明導電膜をスパッタリング法などを用いて成膜したのち、150℃から250℃の範囲であってかつ成膜時の基板温度以上の温度で熱処理を行う。熱処理により、コンタクトホール開口部における下層ドレイン電極との密着力が向上し、良好なコンタクト抵抗をうることができる。また熱処理により、透明導電膜の比抵抗値や透過率値の改善効果や、TFTアレイ基板全体のストレスを緩和させ、その電気的特性を改善する効果も有する。さらに、熱処理により特性改善を行うことができるため、透明導電膜成膜時の基板温度を250℃以下に設定することが可能で、その結果、層間絶縁膜からの分解生成物を抑制することも可能となる。
さらに本発明に係わる薄膜トランジスタの製造方法は、透明性樹脂からなる層間絶縁膜を形成する前に、TFTのチャネル部を保護する窒化シリコン膜を形成する。これにより、TFTの電気的特性を安定化させることが可能である。
このような透明性樹脂/窒化シリコンの2層からなる層間絶縁膜にコンタクトホールを形成する方法としてはいくつかの方法がある。
(1)窒化シリコンにあらかじめレジストマスクを用いたドライエッチングなどでコンタクトホールを形成しておき、さらに前記レジストマスク剥離後に透明性樹脂膜を形成してコンタクトホールを形成する方法。
(2)窒化シリコン膜と透明性樹脂膜を連続形成し、透明性樹脂膜にコンタクトホールを形成する。つぎにコンタクトホールを形成した透明性樹脂膜をマスクとしてドライエッチングすることにより窒化シリコン膜にコンタクトホールを形成する方法。この方法では、感光性の透明性樹脂膜を用いるばあい、写真製版と同じ露光・現像方法を用いて透明性樹脂膜にコンタクトホールを形成することが可能である。
(3)窒素シリコン膜と透明性樹脂膜とを連続形成し、写真製版を用いて作製したレジストマスクを用いて、ドライエッチングにて透明性樹脂膜/窒化シリコンを連続エッチングすることによりコンタクトホールを形成する方法。この方法は、透明性樹脂膜が感光性・非感光性のいずれのばあいでも可能である。
いずれの方法においても、コンタクトホール形成後に物理的あるいは化学的な表面処理を行うことによって良好なコンタクト抵抗をうることが可能である。
なお(3)の方法では、レジストマスクをつけた状態で表面処理を行うことにより、透明性樹脂膜表面に影響を及ぼさすにコンタクトホール部表面のみを清浄化することが容易にできる。
さらに本発明に係わる薄膜トランジスタの製造方法は、ドレイン電極として、Al、Cr、Cu、Mo、Taあるいはこれらの金属を主成分とする合金から選ばれる少なくともひとつの材料を用い、また画素電極材料として、酸化インジウム、酸化スズあるいは酸化インジウムと酸化スズからなるITO(Indium Tin Oxide)から選ばれる少なくともひとつの材料を用いることにより、良好なコンタクト抵抗を得ることが可能である。
本発明に係わる液晶表示装置は、前述した本発明に係わる製造方法によって製造されたTFTがゲート配線とソース配線の交差部近傍にマトリックス状に形成されたTFTアレイ基板と、このTFTアレイ基板と共に液晶を挟持する、対向電極カラーフィルタなどを有する対向基板を備える。このため、高開口率の液晶表示装置を歩留まり良く生産することが可能である。
本発明の請求項1にかかわる薄膜トランジスタの製造方法は、透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を順次設けて薄膜トランジスタを形成する工程と、前記透明絶縁性基板上に該薄膜トランジスタ領域に起因する段差部をなくすように表面が平坦化された透明性樹脂からなる層間絶縁膜を形成する工程と、該層間絶縁膜の前記ドレイン電極の上部にコンタクトホールを設け、該コンタクトホールを介して下部のドレイン電極と電気的に接続されるように該層間絶縁膜上に透明導電膜からなる画素電極とを形成する工程からなる液晶表示装置用薄膜トランジスタの製造方法であって、前記層間絶縁膜にコンタクトホール部を形成したのち、該コンタクトホール部に露出した前記下部のドレイン電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程を含むので、コンタクトホールを介したドレイン電極と画素電極の電気的コンタクトを良好にする効果を奏するものである。
また、前記ドレイン電極の膜厚のうち、前記透明性樹脂からなる層間絶縁膜のコンタクトホールを介して画素電極と電気的に接続される部分の膜厚が、その他の部分の膜厚よりも薄くされているので、コンタクトホールを介したドレイン電極と画素電極の電気的コンタクトを良好にし、コンタクト部表面を確実に清浄化できる効果を奏するものである。
以下、添付図面を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
実施の形態1
以下に、図を用いて本発明の一実施の形態について説明する。
図1および図2は、この発明の実施の形態1によるTFTアレイ基板の製造方法を示す概略断面説明図である。図1および図2において、1は透明絶縁性基板であり、2はゲート電極であり、3は共通電極であり、4はゲート絶縁膜であり、5はa−Si膜であり、6はn+−a−Si膜であり、7はソース電極であり、8はドレイン電極であり、9はチャネル部であり、10は層間絶縁膜であり、11はコンタクトホール部であり、12はコンタクトホール表面上の残さ物であり、13は画素電極であり、14はコンタクト面である。また、TPは物理的表面処理を示す。
まず図1(a)に示すように、ガラスなどからなる透明絶縁性ガラス基板1に、スパッタリング法などを用いてCrを成膜し、フォトリソグラフィ法にてゲート電極2および共通電極3を形成する。
つぎに、プラズマCVD法などを用いて窒化シリコンからなるゲート絶縁膜4、アモルファスシリコン(以下、a−Siと記す)5、不純物をドープした低抵抗アモルファスシリコン(以下、n+a−Siと記す)6を順次成膜し、フォトリソグラフィ法を用いてa−Si膜5、n+a−Si膜6をパターニングして半導体層を形成する。
つぎに、スパッタリング法などを用いてCrを成膜し、フォトリソグラフィ法により、半導体層のチャネル部9ならびにソース電極7、ドレイン電極8を形成してTFTを形成する。
さらに、TFTによる段差部を無くし表面が平坦化されるように、感光性のあるアクリル系透明性樹脂をスピンコート法などを用いて塗布・焼成して層間絶縁膜10を形成したのち、フォトリソグラフィ法による露光・現像処理にてドレイン電極の表面の一部が露出するようにコンタクトホール11を形成する。このとき、コンタクトホール開口部表面には粒状もしくは一様な薄膜状態の異物が残さ物として残る。このばあいの残差物のほとんどは層間絶縁膜10を主成分としたものである。
つぎに図1(b)に示すように、コンタクトホール部11を含む層間絶縁膜10の表面全体を、物理的な方法を用いて表面処理する。この実施の形態では、表1に示すような数種類の処理を行った。これにより、コンタクトホール表面上の残さ物はほぼ完全に除去される。
Figure 2007140556
最後に図2に示すように、スパッタリング法などを用いて基板表面温度を200℃に設定して酸化インジウムと酸化スズからなる透明導電膜ITO(Indium Tin Oxide)を1000・の膜厚に成膜した。そののち、230℃で60分保持して熱処理を行ったのちにフォトリソグラフィ法を用いてパターニングして画素電極13を形成して所望の液晶表示装置TFTアレイ基板をえた。
画素電極13はコンタクトホール部11のコンタクト面14で、ドレイン電極8と電気的に接続されている。
このようにしてえられたTFTアレイのコンタクト面14における画素電極13とドレイン電極8のコンタクト抵抗値は、表1に示すように、何も表面処理をしないばあいの10E8Ωに比べ、数10E4Ω以下と大幅に低減されていた。
なお、表1に示されたそれぞれの物理的表面処理のプロセス条件は、それぞれの装置によってその最適値が異なるものであるから、個々の使用装置に対して最適なプロセス条件を設定すればよく、この発明において表1に示した数値に限定されるものではない。
この実施の形態でゲート電極2、共通配線3としてCrを、またソース電極7、ドレイン電極8として同じくCrを用いたが、これに限定されることなく、たとえば、Al、Cu、Mo、Taを用いてもよい。これらの材料を用いると、比抵抗値が25μΩ・cmの低抵抗な電極および配線が実現できるので好ましい。
物理的処理としては図6に示した方法の他に、たとえばドレイン電極8がCrのばあいはCCl4+O2などのガス、AlのばあいにはBCl3+Cl2などのガス、CuのばあいにはArなどのガス、そしてMo、TaのばあいにはCF4+O2などのガスをそれぞれ用いたドライエッチング処理を行ってもよい。ドライエッチング処理はドレイン電極8のコンタクトホール部11の膜厚が完全にエッチングされる前に終了させるが、他の部分の膜厚に比べ1/2以上の膜厚を残して終了させることが好ましい(ライトエッチング)。なお、これらドライエッチング処理と表1に示す表面処理を組み合わせてもよい。
また、ゲート電極2、共通電極3、ソース電極7、ドレイン電極8が全て同じ金属材料で構成されている必要はなく、該金属材料の中から選ばれる異なる金属の組み合わせで用いられていてもよい。一方、画素電極13としては、ITO膜以外にも酸化インジウム膜および酸化スズ膜および酸化亜鉛およびその他の透明性導電膜を用いてもよい。
以上のような材料の組み合わせにおいても、本発明の実施の形態によれば、コンタクト面14におけるコンタクト抵抗値として10E3Ω低下の低い値が実現できる。
なお、画素電極13形成時の透明導電膜を成膜する際の基板表面温度は250℃未満に設定することが好ましい。なぜならば表2に示すように、245℃±5℃以上の基板温度設定では、この実施の形態におけるコンタクトホール表面の物理的処理を行ってもコンタクト抵抗が10E6Ω以上に増大してしまうからである。
Figure 2007140556
これは、基板表面温度が250℃を超えると、層間絶縁膜10が熱分解を生じ、ITO成膜の初期時のコンタクト面14付近にこの熱分解生成物が取り込まれてITO膜が成膜されるためである。
さらに層間絶縁膜に熱分解が生じると、変色が起こり透過率の低下を招くという問題も発生する。このことからも画素電極の透明導電膜成膜時の基板表面温度は250℃未満に設定することが好ましい。
ただし、透明導電膜成膜時の基板設定温度を下げると密着力の低下を生じ、パターニング時に剥離を起こしたり、コンタクト面14での剥離によるITO膜の浮きのためにコンタクト抵抗の増大を招くこともある。この現象は基板表面の温度が150℃未満のばあいに生じやすい。したがって、ITO膜の成膜後は、成膜時の基板表面温度以上であって、かつ最低でも150℃以上の温度で熱処理を行うことが好ましい。さらにこの熱処理温度は、前述の層間絶縁膜の熱分解の問題から250℃以下とするのが好ましい。
なお、ドレイン電極と画素電極ITOとの電気的接続に関しては、ドレイン電極につながる接続電極を設け、該接続電極の表面上に形成された層間絶縁膜のコンタクトホールを介してITOとの電気的コンタクトをとるばあいがある。このばあいも前記接続電極のコンタクトホール表面を本実施の形態1と同様に表面処理することによって本発明と同等の効果を奏することができる(実施の形態2〜5においても同様である)。以上のようにして形成されたTFTアレイ基板と、従来と同様の対向基板とを組み合わせ、両基板で液晶材料を挟持して液晶表示装置をうる。TFTアレイ基板には従来と同様にゲート配線およびソース配線が設けられ、本発明のTFTが、ゲート配線とソース配線の交差部近傍にマトリックス状に形成されている。また、対向基板には対向電極やカラーフィルタが設けられている。
実施の形態2
図3および4は、本発明の実施の形態2によるTFTアレイ基板の製造方法を示す概略断面説明図である。なお、図3において、15は化学薬液であり、その他、図1および図2に示した部分と同一の部分については同一の符号を付けて示してある。
本実施の形態においては、コンタクトホール部11を含む層間絶縁膜10表面全体を化学的な方法で表面処理する以外の工程は図1に示す実施の形態1のばあいと同一である。
すなわち、この実施の形態における図3の(a)に示す基板は、実施の形態1における図1の(a)と同一の工程で形成される。
つぎに図3の(b)に示すように、基板を硝酸セリウムアンモニウム+過塩素酸+水からなる化薬薬液15に浸漬し、コンタクトホール部11を含む層間絶縁膜10の表面全体を、化学的に表面処理する。
この処理によって、Crからなるドレイン電極8のコンタクトホール11の表面に露出している部分がエッチングされ、同時にコンタクトホール表面に残る異物12がリフトオフにより除去される。
化学薬液による表面処理は、コンタクトホール部のドレイン電極8が完全にエッチングされる前に終了させるが、少なくとも他の部分のドレイン電極8の膜厚の1/2以上の膜厚を残して終了させることが好ましい。
最後に実施の形態1における図2に示した工程の同様の工程を経て、画素電極13を形成して図4に示すような液晶表示装置TFTアレイをえた。
画素電極13はコンタクトホール部11のコンタクト面14で、ドレイン電極8と電気的に接続されているが、この実施の形態では、ドレイン電極8のコンタクトホール表面が化学的エッチング処理により除去されているため、コンタクト面14のドレイン電極8の膜厚が他の部分の膜厚に比べて薄くなっていることが形態上の特徴となっている。
このようにしてえられたTFTアレイのコンタクト面14における画素電極13とドレイン電極8のコンタクト抵抗値は、表1に示すように、何も表面処理をしないばあいの10E8Ωに比べ、数10E4Ω以下と大幅に低減されていた。
なお、この実施の形態ではゲート電極2、共通配線3として3としてCrを、またソース電極7、ドレイン電極8として同じくCrを用いたが、これに限定されることなく、たとえば、Al、Cu、Moなどを用いてもよい。これらの材料を用いると、比抵抗値が25μΩ・cmの低抵抗な電極および配線が実現できるので好ましい。
また、ゲート電極2、共通電極3、ソース電極7、ドレイン電極8が全て同じ金属材料で構成されてる必要はなく、該金属材料の中から選ばれる異なる金属の組み合わせで用いられていてもよい。
図4の化学的表面処理に用いる化学薬液15は、用いるドレイン電極8の金属材料を化学エッチングすることができるものを用いなければならない。
たとえば、ドレイン電極8がAlおよびMoのばあいはリン酸+硝酸+酢酸+水系を、Cuのばあいは過硫酸アンモニウム+水系、Taのばあいはフッ酸+硝酸+水系などの薬液を用いることが可能である。
一方、画素電極13としては、ITO膜以外にも酸化インジウム膜および酸化スズ膜およびその他の透明性導電膜を用いてもよい。
以上のような材料の組み合わせにおいても、この発明の実施の形態によれば、コンタクト面14におけるコンタクト抵抗値として10E3Ω以下の低い値が実現できる。
また、実施の形態1において表2に示したように、画素電極の透明導電膜成膜時の基板表面温度は250℃未満に設定し、成膜後は、成膜時の基板表面温度以上であって、かつ150℃以上250℃以下の温度で熱処理を行うことが好ましい。
実施の形態3
図5は、本発明の実施の形態3によるTFTアレイ基板の製造方法を示す概略断面説明図である。なお、図5においては、16はパッシベーション膜であり、17はフォトレジストであり、その他、図1〜4に示した部分と同一の部分については同一の符号をつけて示してある。
図5の(a)に示すように、本実施の形態では、透明樹脂からなる層間絶縁膜10を形成する前に、パッシベーション膜16としてプラズマCVDなどで窒化シリコンなどの無機絶縁膜を形成することを特徴としている。この無機絶縁膜からなるパッシベーション膜16でTFTのチャネル部9を保護することにより、直接透明性樹脂からなる層間絶縁膜を形成するばあいに比べてTFTの特性が安定するという効果をうることができる。
窒化シリコンによるパッシベーション膜16のコンタクトホール11は、マスクとしてフォトレジスト17を用い、たとえばCF4+O2ガスなどを用いたドライエッチング法にて形成し、そののち、フォトレジスト17を剥離する。
このとき、ドレイン電極8としてCr、Al、Cuを用いたばあいには図3(b)に示すように、コンタクトホール11のドレイン電極表面露出部には残さ物12が残るばあいがある。これは主にドライエッチング時に生成されたフッ化物系異物である。
したがって、こののち、図1(a)に示すように透明性樹脂膜からなる層間絶縁膜10を設け、コンタクトホール部11を形成したのちの表面の残さ物12は、層間絶縁膜成分を主成分としたものと、ドライエッチング時のフッ化物を主成分としたものの両方が残るが、以後、実施の形態1の図1(b)〜図2もしくは実施の形態2の図3(b)〜図4に示すものと同一の工程により、所望の低コンタクト抵抗値を有する液晶表示装置用TFTアレイをうる。
一方、ドレイン電極8としてMo、Taを用いたばあいは、窒化シリコンパッシベーション膜16のコンタクトホール部11形成時に、CF4+O2ガスで同時に表面がドライエッチングされる効果を有するため、図5の(b)においてコンタクトホール部表面には残さ物12はほとんど残らない。
したがって、こののち、図1(a)に示すように透明性樹脂膜からなる層間絶縁膜10を設け、コンタクトホール部11を形成したのちの表面の残さ物12は、層間絶縁膜成分を主成分としたものが残る。
以後、実施の形態1の図1の(b)〜図2もしくは実施の形態2の図3の(b)〜図4に示すものと同一の工程により、所望の低コンタクト抵抗値を有する液晶表示装置用TFTアレイをうることができる。
実施の形態4
図6は、本発明の実施の形態4によるTFTアレイ基板の製造方法を示す概略断面図である。なお、図6においては、図1〜5に示した部分と同一の部分については同一の符号をつけて示してある。
本実施の形態も、実施の形態3と同じく透明性樹脂からなる層間絶縁膜10を形成する前に、パッシベーション膜16として窒化シリコンなどの無機絶縁膜を形成することを特徴としているが、コンタクトホールの形成工程が異なっている。
図6の(a)に示すように、たとえば窒化シリコンなどからなるパッシベーション膜16をプラズマCVD法などで形成したのちに、感光性のある透明樹脂膜からなる層間絶縁膜をスピンコート法などを用いて塗布・焼成し、フォトリソグラフィによる露光・現像処理にてコンタクトホール部11を形成した層間絶縁膜10を形成する。
つぎに層間絶縁膜10をマスクにして、たとえばCF4+O2ガスなどを用いたドライエッチング法を用いて窒化シリコンをエッチングする。
本実施の形態では、ドレイン電極8としてCr、AlまたはCuを用いたばあい、図4(b)に示すコンタクトホール部11のドレイン電極8の表面には層間絶縁膜成分を主とした異物と、フッ化物を主成分とした異物が残さ物12として残る。
またドレイン電極としてMo、Taを用いたばあい、CF4+O2ガスを用いた窒化シリコンのドライエッチング時に、Mo、Ta表面を同時にドライエッチングできるので、フッ化物を主成分とした異物は残らず、この後の図1の(a)の工程時に層間絶縁膜成分を主とした異物のみが残さ物12として残ることになる。
いずれのばあいでも以後、実施の形態1の図1の(b)〜図2もしくは実施の形態2の図3の(b)〜図4に示すものと同一の工程により、所望の低コンタクト抵抗値を有する液晶表示装置用TFTアレイをうる。
実施の形態5
図7は、本発明の実施の形態5によるTFTアレイ基板の製造方法を示す概略断面説明図である。なお、図7においては、図1、2、3および図4に示した部分と同一の部分については同一の符号をつけて示してある。
本実施の形態も、実施の形態3および実施の形態4と同じく透明樹脂からなる層間絶縁膜10を形成する前に、パッシベーション膜16として窒化シリコンなどの無機絶縁膜を形成することを特徴としているが、コンタクトホールの形成工程がさらに異なっており、とくに層間絶縁膜10として非感光性の透明性樹脂を用いるばあいに適するものである。
まず図7の(a)に示すように、たとえば窒化シリコンなどからなるパッシベーション膜16をプラズマCVDなどで形成し、続けて非感光性の透明樹脂膜からなる層間絶縁膜10をスピンコート法などを用いて塗布・焼成して形成する。
つぎにフォトリソグラフィ法によりコンタクトホール部11形成用のマスクとしてフォトレジスト17を形成する。
つぎにフォトレジスト17をマスクにして、たとえばCF4+O2ガスなどを用いたドライエッチング法を用いて層間絶縁膜10とパッシベーション膜を連続エッチングしたのち、フォトレジスト17を剥離する。このばあいもはやり前述のごとく、ドレイン電極としてMo、Ta以外のCr、Al、Cuを用いたばあいには、図6の(b)に示すコンタクトホール部11のドレイン電極8の表面にはフッ化物を主成分とした異物が残さ物12として残ることがある。
以後、実施の形態1の図1の(b)〜図2もしくは実施の形態2の図3の(b)〜図4に示すものと同一の工程により、所望の液晶表示装置用TFTアレイを得る。
また、本実施の形態の別のプロセスとして、フォトレジスト17をマスクにしてたとえばCF4+O2ガスなどを用いて層間絶縁膜10とパッシベーション膜を連続エッチングした後、フォトレジストを剥離せずにつけたままの状態で、表1に示す物理的表面処理や、実施の形態2に記載したような化学的表面処理を行う。そののち、フォトレジスト17を剥離する。
この方法によれば、コンタクトホール部11の表面以外の層間絶縁膜10の表面はフォトレジスト17で覆われているので、層間絶縁膜表面に物理的、化学的処理の影響を及ぼすことなく、コンタクトホール表面のみを清浄化するという本発明の効果をうることができる。
なお、本実施の形態に限ることなく、実施の形態1から5においても、層間絶縁膜10およびパッシベーション膜16にコンタクトホール部11を形成後、新たにコンタクトホール部11を除く層間絶縁膜10表面全体を覆うようにフォトレジスト層を設けてから物理的、化学的表面処理を行うことで、コンタクトホール部のみを清浄化することが可能である。
なお、前述した実施の形態1から実施の形態5では、半導体層としてアモルファスシリコンを用いたばあいを示したが、多結晶シリコンであってもよい。
以上、実施の形態2〜5によってえられる液晶表示装置用TFTアレイ基板をそれぞれ用いて実施の形態1と同様に本発明の液晶表示装置をうることができる。
本発明の一実施の形態にかかわるTFTの概略断面説明図である。 本発明の一実施の形態にかかわるTFTの概略断面説明図である。 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。
符号の説明
1 透明絶縁性基板、2 ゲート電極、3 共通電極、4 ゲート絶縁膜、5 a−Si膜、6 n+−a−Si膜、7 ソース電極、8 ドレイン電極、9 チャネル部、10 層間絶縁膜、11 コンタクトホール部、12 残さ物、13 画素電極、14 コンタクト面、15 化学薬液、16 パッシベーション膜、17 フォトレジスト。

Claims (6)

  1. 透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を順次設けて薄膜トランジスタを形成する工程と、前記透明絶縁性基板上に該薄膜トランジスタ領域に起因する段差部をなくすように表面が平坦化された透明性樹脂からなる層間絶縁膜を形成する工程と、該層間絶縁膜の前記ドレイン電極の上部にコンタクトホールを設け、該コンタクトホールを介して下部のドレイン電極と電気的に接続されるように該層間絶縁膜上に透明導電膜からなる画素電極とを形成する工程からなる液晶表示装置用薄膜トランジスタの製造方法であって、前記層間絶縁膜にコンタクトホール部を形成したのち、該コンタクトホール部に露出した前記下部のドレイン電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程を含む液晶表示装置用薄膜トランジスタの製造方法であって、
    前記ドレイン電極の膜厚のうち、前記透明性樹脂からなる層間絶縁膜のコンタクトホールを介して画素電極と電気的に接続される部分の膜厚が、その他の部分の膜厚よりも薄くされ、
    前記層間絶縁膜を形成する前に、前記薄膜トランジスタのチャネル部を保護する窒化シリコン膜を形成する工程をさらに有し、
    前記層間絶縁膜の前記ドレイン電極の上部に前記コンタクトホールを設ける工程の後に、前記窒化シリコン膜の前記ドレイン電極の上部に前記コンタクトホールを設ける工程を有することを特徴とする液晶表示装置用薄膜トランジスタの製造方法。
  2. 透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を順次設けて薄膜トランジスタを形成すると共に前記ドレイン電極につながる接続電極を形成する工程と、前記透明絶縁性基板上に該薄膜トランジスタ領域に起因する段差部をなくすように表面が平坦化された透明性樹脂からなる層間絶縁膜を形成する工程と、該層間絶縁膜の前記接続電極の上部にコンタクトホールを設け、該コンタクトホールを介して下部の接続電極と電気的に接続されるように該層間絶縁膜上に透明導電膜からなる画素電極とを形成する工程からなる液晶表示装置用薄膜トランジスタの製造方法であって、前記層間絶縁膜にコンタクトホール部を形成したのち、該コンタクトホール部に露出した前記下部の接続電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程を含む液晶表示装置用薄膜トランジスタの製造方法であって、
    前記接続電極の膜厚のうち、前記透明性樹脂からなる層間絶縁膜のコンタクトホールを介して画素電極と電気的に接続される部分の膜厚が、その他の部分の膜厚よりも薄くされ、
    前記層間絶縁膜を形成する前に、前記薄膜トランジスタのチャネル部を保護する窒化シリコン膜を形成する工程をさらに有し、
    前記層間絶縁膜の前記接続電極の上部に前記コンタクトホールを設ける工程の後に、
    前記窒化シリコン膜の前記接続電極の上部に前記コンタクトホールを設ける工程を有することを特徴とする液晶表示装置用薄膜トランジスタの製造方法。
  3. 透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を順次設けて薄膜トランジスタを形成する工程と、前記透明絶縁性基板上に該薄膜トランジスタ領域に起因する段差部をなくすように表面が平坦化された透明性樹脂からなる層間絶縁膜を形成する工程と、該層間絶縁膜の前記ドレイン電極の上部にコンタクトホールを設け、該コンタクトホールを介して下部のドレイン電極と電気的に接続されるように該層間絶縁膜上に透明導電膜からなる画素電極とを形成する工程からなる液晶表示装置用薄膜トランジスタの製造方法であって、前記層間絶縁膜にコンタクトホール部を形成したのち、該コンタクトホール部に露出した前記下部のドレイン電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程を含む液晶表示装置用薄膜トランジスタの製造方法であって、
    前記ドレイン電極の膜厚のうち、前記透明性樹脂からなる層間絶縁膜のコンタクトホールを介して画素電極と電気的に接続される部分の膜厚が、その他の部分の膜厚よりも薄くされ
    前記層間絶縁膜を形成する前に、前記薄膜トランジスタのチャネル部を保護する窒化シリコン膜を形成する工程をさらに有し、
    前記層間絶縁膜のドレイン電極の上部にコンタクトホールを設ける工程は、
    前記層間絶縁膜のドレイン電極の上部にコンタクトホールを設けた後に、該コンタクトホール形成後の層間絶縁膜をマスクとして前記窒化シリコン膜をエッチング除去する工程であること
    を特徴とする記載の液晶表示装置用薄膜トランジスタの製造方法。
  4. 透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を順次設けて薄膜トランジスタを形成すると共に前記ドレイン電極につながる接続電極を形成する工程と、前記透明絶縁性基板上に該薄膜トランジスタ領域に起因する段差部をなくすように表面が平坦化された透明性樹脂からなる層間絶縁膜を形成する工程と、該層間絶縁膜の前記接続電極の上部にコンタクトホールを設け、該コンタクトホールを介して下部の接続電極と電気的に接続されるように該層間絶縁膜上に透明導電膜からなる画素電極とを形成する工程からなる液晶表示装置用薄膜トランジスタの製造方法であって、前記層間絶縁膜にコンタクトホール部を形成したのち、該コンタクトホール部に露出した前記下部の接続電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程を含む液晶表示装置用薄膜トランジスタの製造方法であって、
    前記接続電極の膜厚のうち、前記透明性樹脂からなる層間絶縁膜のコンタクトホールを介して画素電極と電気的に接続される部分の膜厚が、その他の部分の膜厚よりも薄くされ、
    前記層間絶縁膜を形成する前に、前記薄膜トランジスタのチャネル部を保護する窒化シリコン膜を形成する工程をさらに有し、
    前記層間絶縁膜の接続電極の上部にコンタクトホールを設ける工程は、
    前記層間絶縁膜の接続電極の上部にコンタクトホールを設けた後に、該コンタクトホール形成後の層間絶縁膜をマスクとして前記窒化シリコン膜をエッチング除去する工程であること
    を特徴とする液晶表示装置用薄膜トランジスタの製造方法。
  5. 透明絶縁性基板上にゲート電極と、
    前記ゲート電極に接するように形成されるゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ゲート電極と対向するように配置される半導体層と、
    前記半導体層と電気的に接続されるソース電極とドレイン電極と、
    前記ソース電極と前記ドレイン電極を覆って形成される層間絶縁膜と、
    前記ドレイン電極上において前記層間絶縁膜に形成されたコンタクトホールと、
    前記コンタクトホールを介して前記ドレイン電極に接続するように、前記層間絶縁膜上に形成される透明導電膜からなる画素電極と、
    を有する薄膜トランジスタにおいて、
    前記ドレイン電極は、前記コンタクトホールにおける膜厚がその他の部分の膜厚よりも薄く、
    前記層間絶縁膜の下層に無機絶縁膜が形成されており、
    前記コンタクトホールは、前記層間絶縁膜と前記無機絶縁膜とに形成されていることを特徴とする液晶表示装置用薄膜トランジスタ。
  6. 前記無機絶縁膜は、窒化シリコン膜であることを特徴とする請求項5記載の液晶表示装置用薄膜トランジスタ。
JP2007034064A 2007-02-14 2007-02-14 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 Expired - Fee Related JP4800236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007034064A JP4800236B2 (ja) 2007-02-14 2007-02-14 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007034064A JP4800236B2 (ja) 2007-02-14 2007-02-14 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08629198A Division JP4458563B2 (ja) 1998-03-31 1998-03-31 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007140556A true JP2007140556A (ja) 2007-06-07
JP4800236B2 JP4800236B2 (ja) 2011-10-26

Family

ID=38203383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007034064A Expired - Fee Related JP4800236B2 (ja) 2007-02-14 2007-02-14 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置

Country Status (1)

Country Link
JP (1) JP4800236B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151099A (ja) * 2007-12-20 2009-07-09 Jsr Corp 感放射線性樹脂組成物、および層間絶縁膜とその製造方法
JP2010263182A (ja) * 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
US8476123B2 (en) 2010-07-30 2013-07-02 Samsung Display Co., Ltd. Method for manufacturing thin film transistor array panel
US9496295B2 (en) 2014-01-10 2016-11-15 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
US9581848B2 (en) 2014-01-17 2017-02-28 Samsung Display Co., Ltd. Liquid crystal display

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468726A (en) * 1987-09-09 1989-03-14 Casio Computer Co Ltd Thin film transistor and its manufacture
JPH02222147A (ja) * 1989-02-22 1990-09-04 Mitsubishi Electric Corp 半導体装置
JPH04199029A (ja) * 1990-11-29 1992-07-20 Fuji Xerox Co Ltd 薄膜トランジスタ及び多層配線の製造方法
JPH05109905A (ja) * 1991-10-15 1993-04-30 Fujitsu Ltd 半導体装置とその製造方法
JPH06242433A (ja) * 1992-12-25 1994-09-02 Sony Corp アクティブマトリクス基板
JPH1020342A (ja) * 1996-07-09 1998-01-23 Toshiba Corp アクティブマトリクス基板の製造方法
JPH10135465A (ja) * 1996-10-29 1998-05-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JPH11231347A (ja) * 1997-11-25 1999-08-27 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468726A (en) * 1987-09-09 1989-03-14 Casio Computer Co Ltd Thin film transistor and its manufacture
JPH02222147A (ja) * 1989-02-22 1990-09-04 Mitsubishi Electric Corp 半導体装置
JPH04199029A (ja) * 1990-11-29 1992-07-20 Fuji Xerox Co Ltd 薄膜トランジスタ及び多層配線の製造方法
JPH05109905A (ja) * 1991-10-15 1993-04-30 Fujitsu Ltd 半導体装置とその製造方法
JPH06242433A (ja) * 1992-12-25 1994-09-02 Sony Corp アクティブマトリクス基板
JPH1020342A (ja) * 1996-07-09 1998-01-23 Toshiba Corp アクティブマトリクス基板の製造方法
JPH10135465A (ja) * 1996-10-29 1998-05-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JPH11231347A (ja) * 1997-11-25 1999-08-27 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151099A (ja) * 2007-12-20 2009-07-09 Jsr Corp 感放射線性樹脂組成物、および層間絶縁膜とその製造方法
JP2010263182A (ja) * 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
US8476123B2 (en) 2010-07-30 2013-07-02 Samsung Display Co., Ltd. Method for manufacturing thin film transistor array panel
US9496295B2 (en) 2014-01-10 2016-11-15 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
US9581848B2 (en) 2014-01-17 2017-02-28 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
JP4800236B2 (ja) 2011-10-26

Similar Documents

Publication Publication Date Title
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4920140B2 (ja) 液晶表示装置及びその製造方法
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
KR20140010361A (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
JP6899487B2 (ja) Tft基板及びその製造方法
JPH11202365A (ja) 液晶表示パネル及びその製造方法
KR20070053472A (ko) 표시기판 및 이의 제조 방법
JP2007027710A (ja) コンタクトホール形成方法及びこれ用いた薄膜トランジスタ基板の製造方法
JP4800236B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
TW201420812A (zh) 刻蝕劑組合物、金屬圖案的形成方法和陣列基板的製法
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20120099058A1 (en) Array substrate and manufacturing method thereof, liquid crystal display
KR101850066B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
WO2014046068A1 (ja) アクティブマトリックス基板、表示装置、及び、その製造方法
WO2016021320A1 (ja) アクティブマトリクス基板およびその製造方法
JP2008103658A (ja) 薄膜トランジスタ基板の製造方法
JP2006301243A (ja) 表示装置
JP3276573B2 (ja) 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法
JP3724787B2 (ja) 電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置
KR20070001648A (ko) 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판
WO2014047981A1 (zh) 薄膜晶体管的制造方法及其制造的薄膜晶体管
JP2004170724A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees