CN101740634B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101740634B
CN101740634B CN200910221306.9A CN200910221306A CN101740634B CN 101740634 B CN101740634 B CN 101740634B CN 200910221306 A CN200910221306 A CN 200910221306A CN 101740634 B CN101740634 B CN 101740634B
Authority
CN
China
Prior art keywords
semiconductor layer
oxide semiconductor
layer
electrode layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910221306.9A
Other languages
English (en)
Other versions
CN101740634A (zh
Inventor
桑原秀明
秋元健吾
佐佐木俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101740634A publication Critical patent/CN101740634A/zh
Application granted granted Critical
Publication of CN101740634B publication Critical patent/CN101740634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Abstract

一种半导体装置及其制造方法。本发明的目的之一在于提高使用氧化物半导体的薄膜晶体管的场效应迁移率。本发明的另一个目的在于使薄膜晶体管的电特性稳定。在包含氧化物半导体层的薄膜晶体管中，通过在该氧化物半导体层上形成其电导率高于该氧化物半导体层的半导体层或导电层，可以提高该薄膜晶体管的场效应迁移率。另外，通过在氧化物半导体层和薄膜晶体管的保护绝缘层之间形成其电导率高于该氧化物半导体层的半导体层或导电层，可以防止氧化物半导体层的组成的变化或氧化物半导体层的膜质的劣化，而使薄膜晶体管的电特性稳定。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体的半导体装置、以及使用该半导体装置的显示装置及其制造方法。
背景技术
近年来，以液晶显示器为代表的液晶显示装置逐渐普遍。作为液晶显示器，通常使用在每个像素中设置有薄膜晶体管(TFT)的有源矩阵型的显示器。在有源矩阵型液晶显示器的薄膜晶体管中使用非晶硅或多晶硅作为激活层。虽然使用非晶硅的薄膜晶体管的场效应迁移率低，但是也可以容易地形成在如大型玻璃衬底的大面积衬底上。另一方面，虽然使用多晶硅的薄膜晶体管的场效应迁移率高，但是因为需要激光退火等的晶化工序，所以当在如大型玻璃衬底的大面积衬底上形成时，需要极长的时间。
针对于此，使用氧化物半导体代替上述的硅材料，来制造薄膜晶体管，并将其应用于电子器件及光器件的技术受到瞩目。例如，专利文献1及专利文献2公开了使用氧化锌、In-Ga-Zn-O类氧化物半导体用作氧化物半导体膜制造薄膜晶体管，并将它用作图像显示装置的开关元件等的技术。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
在氧化物半导体层中设置沟道形成区的薄膜晶体管可以获得比使用非晶硅的薄膜晶体管的10倍至100倍左右的场效应迁移率。可以通过溅射法等以300℃以下的温度形成氧化物半导体膜，包含氧化物半导体层的薄膜晶体管的制造工序与使用多晶硅的薄膜晶体管的制造工序相比简单。因此，即使在使用大型衬底的情况下，也可以容易地将显示装置的像素部和其周围的驱动电路形成在同一衬底上。
在有源矩阵型的液晶显示装置中，由于在较短的栅极开关时间内进行对于液晶层的电压施加及存储电容的充电，因此需要大驱动电流。尤其在将画面大型化或高精细化了的液晶显示装置中，要求更大的驱动电流。因此，优选用作开关元件的薄膜晶体管的场效应迁移率高。
然而，使用氧化物半导体的薄膜晶体管的场效应迁移率低于用于现有的液晶显示装置的驱动电路的使用多晶硅的薄膜晶体管的场效应迁移率。
另外，由于用于薄膜晶体管的氧化物半导体层与用作薄膜晶体管的保护绝缘层的氧化硅等的绝缘膜的接触，有时发生氧化物半导体层的组成的变化或膜质的劣化，而薄膜晶体管的电特性劣化。
发明内容
在此，本发明的一个方式的目的之一在于提高使用氧化物半导体的薄膜晶体管的场效应迁移率。另外，本发明的一个方式的目的之一在于使薄膜晶体管的电特性稳定。另外，本发明的一个方式的目的之一在于提供具有使用该氧化物半导体的薄膜晶体管的显示装置。
在本发明的一个方式中，当形成薄膜晶体管时，使用氧化物半导体层并在该氧化物半导体层上形成其电导率高于该氧化物半导体层的电导率的半导体层或导电层。
本发明的一个方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的源电极层及漏电极层；源电极层及漏电极层上的氧化物半导体层；以及氧化物半导体层上的半导体层，其中在源电极层和漏电极层之间氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部，并且氧化物半导体层是包含铟、镓及锌的氧化物半导体层，并且半导体层的电导率高于氧化物半导体层的电导率，并且氧化物半导体层和源电极层及漏电极层彼此电连接。
本发明的另一个方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的源电极层及漏电极层；源电极层及漏电极层上的具有n型导电型的缓冲层；具有n型导电型的缓冲层上的氧化物半导体层；以及氧化物半导体层上的半导体层，其中在源电极层和漏电极层之间氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部，并且氧化物半导体层及缓冲层是包含铟、镓及锌的氧化物半导体层，并且缓冲层的载流子浓度高于氧化物半导体层的载流子浓度，并且半导体层的电导率高于氧化物半导体层的电导率，并且缓冲层的电导率高于半导体层的电导率，并且氧化物半导体层和源电极层及漏电极层的上面隔着缓冲层彼此电连接。
本发明的另一个方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的源电极层及漏电极层；源电极层及漏电极层上的氧化物半导体层；氧化物半导体层上的半导体层；以及半导体层上的导电层，其中在源电极层和漏电极层之间氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部，并且氧化物半导体层是包含铟、镓及锌的氧化物半导体层，并且半导体层的电导率高于氧化物半导体层的电导率，并且导电层的电导率高于氧化物半导体层及半导体层的电导率，并且氧化物半导体层和源电极层及漏电极层彼此电连接。
本发明的另一个方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的源电极层及漏电极层；源电极层及漏电极层上的氧化物半导体层；以及氧化物半导体层上的导电层，其中在源电极层和漏电极层之间氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部，并且氧化物半导体层是包含铟、镓及锌的氧化物半导体层，并且导电层的电导率高于氧化物半导体层的电导率，并且氧化物半导体层和源电极层及漏电极层彼此电连接。
另外，半导体层优选为包含铟、镓及锌的氧化物半导体层。另外，半导体层的电导率优选大于1.0×10-3S/cm。
另外，作为导电层优选使用铟、镓、锌、或以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氧化物或氮化物。另外，优选仅在源电极和漏电极层之间的半导体层的凹部上形成导电层。注意，导电层也用作氧化物半导体层的遮光膜。
另外，氧化物半导体层的载流子浓度优选低于1×1017/cm3。另外，缓冲层的载流子浓度优选为1×1018/cm3以上。
本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成导电膜；对导电膜进行蚀刻形成源电极层及漏电极层；在栅极绝缘层、源电极层及漏电极层上通过溅射法形成包含铟、镓及锌的第一氧化物半导体膜；在第一氧化物半导体膜上通过溅射法形成包含铟、镓及锌的第二氧化物半导体膜；以及对第一氧化物半导体膜及第二氧化物半导体膜进行蚀刻形成氧化物半导体层及半导体层。将氧化物半导体层设置为在源电极层和漏电极层之间该氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部。将第二氧化物半导体膜形成时的气体流量中的氧气流量的比率设定为小于第一氧化物半导体膜形成时的气体流量中的氧气流量的比率。
注意，优选将第一氧化物半导体膜形成时的氧气体流量的比率设定为10体积％以上，并且将第二氧化物半导体膜形成时的氧气体流量的比率设定为低于10体积％。而且，更优选的是在氩气体和氧气体的气氛下形成第一氧化物半导体膜，并且在氩气体气氛下形成第二氧化物半导体膜。
作为本说明书中所使用的氧化物半导体，形成表示为InMO3(ZnO)m(m＞0)的薄膜，并制造使用该薄膜的薄膜晶体管。另外，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，有时采用Ga，有时包含Ga以外的上述金属元素诸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半导体中，有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni等其他过度金属元素或该过度金属的氧化物的氧化物半导体。在本说明书中，也将该薄膜称为In-Ga-Zn-O类非单晶膜。
In-Ga-Zn-O类非单晶膜通过XRD(X线分析)测量观察到非晶结构。在通过溅射法形成In-Ga-Zn-O类非单晶膜之后，以200℃至500℃，典型地以300℃至400℃进行10分至100分的热处理。另外，可以制造具有如下电特性的薄膜晶体管：当栅极电压是±20V时，导通·截止比为109以上，迁移率为10以上。
注意，为了方便起见附加了第一、第二等序数词，其并不表示工序顺序或层叠顺序。另外，在本说明书中不表示用来特定发明的事项的固有名词。
注意，在本说明书中半导体装置是指能沟通过利用半导体特性而工作的所有装置，电光学装置、半导体电路及电子设备都是半导体装置。
本发明的一个方式在使用氧化物半导体层的薄膜晶体管中，通过在该氧化物半导体层上形成其电导率高于该氧化物半导体的半导体层或电导率，可以提高该薄膜晶体管的场效应迁移率。另外，通过在氧化物半导体层和薄膜晶体管的保护绝缘层之间形成其电导率高于该氧化物半导体的半导体层或导电层，可以防止氧化物半导体层的组成的变化或膜质的劣化，而使薄膜晶体管的电特性稳定。
本发明的一个方式通过将该薄膜晶体管用于显示装置的像素部及驱动电路部，可以提供电特性高且可靠性高的显示装置。
附图说明
图1A和1B是说明根据本发明的一个方式的半导体装置的图；
图2A至2D是说明根据本发明的一个方式的半导体装置的制造方法的图；
图3A至3C是说明根据本发明的一个方式的半导体装置的制造方法的图；
图4是说明根据本发明的一个方式的半导体装置的制造方法的图；
图5是说明根据本发明的一个方式的半导体装置的制造方法的图；
图6是说明根据本发明的一个方式的半导体装置的制造方法的图；
图7是说明根据本发明的一个方式的半导体装置的制造方法的图；
图8A至8D是说明根据本发明的一个方式的半导体装置的图；
图9是说明根据本发明的一个方式的半导体装置的图；
图10是说明根据本发明的一个方式的半导体装置的图；
图11A至11C是说明根据本发明的一个方式的半导体装置的制造方法的图；
图12是表示氧化物半导体层的电导率的测量结果的图表；
图13是说明根据本发明的一个方式的半导体装置的图；
图14A和14B是说明半导体装置的框图的图；
图15是说明信号线驱动电路的结构的图；
图16是说明信号线驱动电路的工作的时序图；
图17是说明信号线驱动电路的工作的时序图；
图18是说明移位寄存器的结构的图；
图19是说明图18所示的触发器的连接结构的图；
图20是说明根据本发明的一个方式的半导体装置的像素等效电路的图；
图21A至21C是说明根据本发明的一个方式的半导体装置的图；
图22A至22C是说明根据本发明的一个方式的半导体装置的图；
图23是说明根据本发明的一个方式的半导体装置的图；
图24A和24B是说明根据本发明的一个方式的半导体装置的图；
图25A和25B是说明电子纸的使用方式的例子的图；
图26是示出电子书籍的一例的外观图；
图27A和27B是示出电视装置及数码相框的例子的外观图；
图28A和28B是示出游戏机的例子的外观图；
图29A和29B是示出移动电话机的一例的外观图；
图30是说明根据本发明的一个方式的半导体装置的图；
图31是说明根据本发明的一个方式的半导体装置的图。
具体实施方式
参照附图对本发明的实施方式及实施例进行详细说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，其方式及详细内容在不脱离本发明的宗旨及其范围内的情况下可以被变化为各种各样的形式。因此，本发明不应当被解释为仅限定在以下所示的实施方式及实施例所记载的内容中。注意，在以下说明的发明的结构中，在不同附图中的使用相同的附图标记表示相同部分或具有相同功能的部分，并且从略重复说明。
实施方式1
在本实施方式中，使用图1A和1B说明薄膜晶体管的结构。
图1A和1B示出本实施方式的底栅结构的薄膜晶体管。图1A是截面图，图1B是平面图。图1A是沿着图1B中的线A1-A2的截面图。
在图1A和1B所示的薄膜晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有源电极层或漏电极层105a、105b，在栅极绝缘层102和源电极层或漏电极层105a、105b上设置有氧化物半导体层103，在氧化物半导体层103上设置有半导体层106。
栅电极层101可以通过使用铝、铜、钼、钛、铬、钽、钨、钕、钪等金属材料、或以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物的单层或叠层形成。优选由铝或铜等低电阻导电材料形成，但是存在耐热性低或容易腐蚀的问题，因此优选与耐热性导电材料组合使用。作为耐热性导电材料，使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为栅电极层101的叠层结构，优选采用在铝层上层叠钼层的两层结构、在铜层上层叠钼层的两层结构、在铜层上层叠氮化钛层或氮化钽层的两层结构、层叠氮化钛层和钼层的两层结构。作为三层的叠层结构，优选采用钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层的叠层结构。
氧化物半导体层103使用包含In、Ga及Zn的In-Ga-Zn-O类非单晶膜，采用表示为InMO3(ZnO)m(m＞0)的结构。另外，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，有时采用Ga，有时包含Ga以外的上述金属元素诸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半导体中，有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni等其他过度金属元素或该过度金属的氧化物的氧化物半导体。
另外，将氧化物半导体层103设置为该氧化物半导体层103的一部分在源电极层或漏电极层105a、105b之间与栅极绝缘层102和源电极层或漏电极层105a、105b的侧面部接触。将氧化物半导体层103的厚度设定为10nm至300nm，优选设定为20nm至100nm。
氧化物半导体层103的电导率优选为1.0×10-3S/cm以下。另外，氧化物半导体层103的电导率优选为1.0×10-11S/cm以上。氧化物半导体层103的载流子浓度范围优选低于1×1017/cm3(更优选为1×1011/cm3以上)。氧化物半导体层103的载流子浓度范围超过上述范围时，有薄膜晶体管成为常开启型的忧虑。
另外，将氧化物半导体层103中的钠浓度设定为5×1019/cm3以下，优选为1×1018/cm3以下。
半导体层106的电导率高于氧化物半导体层103的电导率，半导体层106的电导率优选大于1.0×10-3S/cm。另外，半导体层106的厚度优选为1nm以上且50nm以下，更优选为5nm以上且10nm以下。因此，通过在氧化物半导体层103上形成电导率高的半导体层106，可以提高薄膜晶体管的场效应迁移率。另外，通过在氧化物半导体层103和薄膜晶体管的保护绝缘层之间形成半导体层106，可以防止氧化物半导体层103的组成的变化或膜质的劣化，而可以使薄膜晶体管的电特性稳定。
在本实施方式中，作为半导体层106使用In-Ga-Zn-O类非单晶膜。因此，可以连续层叠氧化物半导体层103和半导体层106，而可以在氧化物半导体层103的上面不暴露于大气的状态下进行氧化物半导体层103的构图。注意，在作为半导体层106使用In-Ga-Zn-O类非单晶膜的情况下，有时氧化物半导体层103和半导体层106的界线消失。
当使用In-Ga-Zn-O类非单晶膜作用半导体层106时，至少使其包含非晶硅成分，有时在非晶结构中包含晶粒(纳米晶体)。该半导体层106中的晶粒(纳米晶体)的直径为1nm至10nm，典型的为2nm至4nm左右。但是，半导体层106不局限于In-Ga-Zn-O类非单晶膜。当满足上述条件时，可以使用通过溅射法形成的除了In-Ga-Zn-O类非单晶膜之外的氧化物半导体、多晶半导体、微晶半导体、非晶半导体及化合物半导体等的半导体。例如，作为半导体层106也可以使用非晶硅、多晶硅、或对它们掺杂以磷为代表的第15族元素的半导体。当半导体层106使用In-Ga-Zn-O类非单晶膜时，可以连续形成氧化物半导体层103和半导体层106，因此可以谋求制造薄膜晶体管时的高效化且提高生产率。
在作为半导体层106使用In-Ga-Zn-O类非单晶膜的情况下，使当溅射形成半导体层106时的氧气体流量的对于成膜气体整体的比率低于当溅射形成氧化物半导体层103时的氧气体流量的对于成膜气体整体的比率，来可以使半导体层106的电导率高于氧化物半导体层103的电导率。优选将半导体层106的成膜条件设定为氧气体流量的对于成膜气体整体的比率低于10体积％。另外，优选将氧化物半导体层103的成膜条件设定为氧气体流量的对于成膜气体整体的比率10体积％以上。另外，半导体层106的成膜条件也可以为成膜气体不包含氧气体的氩等稀有气体气氛下。
源电极层或漏电极层105a、105b采用由第一导电膜112a、112b、第二导电膜113a、113b、第三导电膜114a、114b构成的三层结构。作为第一导电膜112a、112b至第三导电膜114a、114b的材料，可以使用铝、铜、钼、钛、铬、钽、钨、钕、钪等金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。优选由铝或铜等低电阻导电材料形成，但是存在耐热性低或容易腐蚀的问题，因此优选与耐热性导电材料组合使用。作为耐热性导电材料，使用钼、钛、铬、钽、钨、钕、钪等。
例如，优选对第一导电膜112a、112b及第三导电膜114a、114b使用耐热性导电材料的钛，并且对第二导电膜113a、113b使用低电阻的包含钕的铝合金。通过采用这种结构，可以发挥铝的低电阻性并减少小丘的发生。注意，在本实施方式中，源电极层或漏电极层105a、105b采用由第一导电膜112a、112b、第二导电膜113a、113b、第三导电膜114a、114b构成的三层结构，但是不局限于此，还可以采用单层结构、两层结构或四层以上的结构。
通过采用上述结构，可以在氧化物半导体层上形成其电导率高于氧化物半导体层的半导体层，并且提高该薄膜晶体管的场效应迁移率。另外，通过在氧化物半导体层和薄膜晶体管的保护绝缘层之间形成其电导率高于该氧化物半导体层的半导体层，可以防止氧化物半导体层的组成的变化或膜质的劣化。也就是说，其电导率高于该氧化物半导体层的半导体层用作保护层，而可以使薄膜晶体管的电特性稳定。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式2
在本实施方式中，使用图2A至图9说明包括实施方式1所示的薄膜晶体管的显示装置的制造工序。图2A至2D和图3A至3C是截面图，图4至图7是平面图，并且图4至图7中的线A1-A2及线B1-B2对应于图2A至2D和图3A至3C的截面图所示的线A1-A2及线B1-B2。
首先准备衬底100。衬底100除了可以使用通过熔化方法或浮法(float method)制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、或铝硅酸盐玻璃等、及陶瓷衬底之外，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置有绝缘膜的衬底。衬底100的尺寸可以采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，还可以在衬底100上形成绝缘膜作为基底膜。至于基底膜，可以利用CVD法或溅射法等由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层来形成即可。在作为衬底100使用如玻璃衬底等的含有可动离子的衬底的情况下，通过作为基底膜使用含有氮化硅膜、氮氧化硅膜等的含有氮的膜，可以防止可动离子进入到氧化物半导体层或半导体层。
接着，通过溅射法或真空蒸镀法在衬底100的整个面上形成用来形成包括栅电极层101的栅极布线、电容布线108、以及第一端子121的导电膜。接着，进行第一光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成布线及电极(包括栅电极层101的栅极布线、电容布线108以及第一端子121)。此时，优选进行蚀刻以至少使栅电极层101的端部形成为锥形形状，以便防止断开。图2A示出这个阶段的截面图。另外，这个阶段的平面图相当于图4。
包括栅电极层101的栅极布线、电容布线108以及端子部的第一端子121可以通过使用铝、铜、钼、钛、铬、钽、钨、钕、钪等金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物的单层或叠层形成。优选由铝或铜等低电阻导电材料形成，但是存在耐热性低或容易腐蚀的问题，因此优选与耐热性导电材料组合使用。作为耐热性导电材料，使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为栅电极层101的叠层结构，优选采用在铝层上层叠钼层的两层结构、在铜层上层叠钼层的两层结构、在铜层上层叠氮化钛层或氮化钽层的两层结构、层叠氮化钛层和钼层的两层结构。作为三层的叠层结构，优选采用钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层的叠层结构。
接着，在栅电极层101的整个面上形成栅极绝缘层102。通过CVD法或溅射法等，以50nm至250nm的厚度形成栅极绝缘层102。
例如，通过CVD法或溅射法并使用氧化硅膜来形成100nm厚的栅极绝缘层102。当然，栅极绝缘层102不局限于这种氧化硅膜，也可以使用氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等的其他绝缘膜来形成由这些材料构成的单层或叠层结构。
此外，作为栅极绝缘层102，也可以采用使用有机硅烷气体的CVD法形成氧化硅层。作为有机硅烷气体，可以使用含硅化合物诸如正硅酸乙酯(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(TMS：化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等。
此外，作为栅极绝缘层102，也可以使用铝、钇或铪的氧化物、氮化物、氧氮化物、氮氧化物中的一种或者包含至少其中两种以上的化合物的化合物。
注意，在本说明书中，氧氮化物是作为其成分氧原子的数量多于氮原子的数量的物质，而氮氧化物是作为其成分氮原子的数量多于氧原子的数量的物质。例如，氧氮化硅膜是指如下膜：在组成方面氧原子的数量比氮原子的数量多且当使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)测量时，作为浓度范围，其包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅、0.1原子％至10原子％的氢。此外，氮氧化硅膜是指在组成方面包含的氮原子的数量比氧原子的数量多的膜，在使用RBS和HFS执行测量的情况下，包括浓度范围分别为5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、以及10原子％至30原子％的氢。此外，当将构成氧氮化硅或氮氧化硅的原子总量设定为100原子％时，氮、氧、硅及氢的含量比率在上述范围内。
接着，进行第二光刻工序在栅极绝缘层102上形成抗蚀剂掩模，通过蚀刻去除不需要的部分且在栅极绝缘层102中形成到达与栅电极层101相同材料的布线或电极层的接触孔。该接触孔是为用来与后面形成的导电膜直接连接而设置的。例如，在形成与端子部的第一端子121电连接的端子的情况下形成接触孔。
接着，在栅极绝缘层102上利用溅射法或真空蒸镀法形成由金属材料构成的第一导电膜112、第二导电膜113及第三导电膜114。图2B示出这个阶段的截面图。
作为第一导电膜112、第二导电膜113及第三导电膜114的材料，可以使用铝、铜、钼、钛、铬、钽、钨、钕、钪等金属材料、或以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。优选由铝或铜等低电阻导电材料形成，但是存在耐热性低或容易腐蚀的问题，因此优选与耐热性导电材料组合使用。作为耐热性导电材料，使用钼、钛、铬、钽、钨、钕、钪等。
在此，优选作为第一导电膜112及第三导电膜114使用耐热性导电材料钛，并且作为第二导电膜113使用包含钕的铝合金。通过采用这种结构，可以发挥铝的低电阻性并减少小丘的发生。注意，在本实施方式中，采用由第一导电膜112至第三导电膜114构成的三层结构，但是不局限于此，还可以采用单层结构、两层结构或四层以上的结构。例如，可以采用钛膜的单层结构，或包含硅的铝膜的单层结构。
接着，进行第三光刻工序形成抗蚀剂掩模，通过蚀刻去除不需要的部分形成源电极层或漏电极层105a、105b及连接电极120。作为此时的蚀刻方法使用湿蚀刻或干蚀刻。例如，在对第一导电膜112及第三导电膜114使用钛，并且对第二导电膜113使用包含钕的铝合金的情况下，可以将过氧化氢溶液、加热盐酸或包含氟化氨的硝酸水溶液用作蚀刻剂进行湿蚀刻。例如，可以通过使用KSMF-240(日本关东化学制造)，一次性地对第一导电膜112至第三导电膜114进行蚀刻。
另外，因为可以使用过氧化氢溶液或加热盐酸作为蚀刻剂一次性地对第一导电膜112至第三导电膜114进行蚀刻，所以源电极层或漏电极层105a、105b的每个导电膜的端部一致，成为连续结构。图2C示出这个阶段的截面图。另外，图5相当于这个阶段的平面图。
此外，在该第三光刻工序中，将与源电极层或漏电极层105a、105b相同材料的第二端子122残留在端子部。另外，第二端子122与源极布线(包括源电极层或漏电极层105a、105b的源极布线)电连接。
此外，在端子部中连接电极120通过形成在栅极绝缘层102中的接触孔与端子部的第一端子121直接连接。
接着，在去除抗蚀剂掩模之后，通过进行引入氩气体来产生等离子体的反溅射，去除附着于栅极绝缘层102表面的尘屑。另外，通过进行反溅射，可以提高栅极绝缘层102表面的平坦性。图2D示出这个阶段的截面图。反溅射是指一种方法，该方法不对靶材一侧施加电压，而在氩气氛下使用RF电源对衬底一侧施加电压并在衬底上产生等离子体来对表面进行改性。注意也可以使用氮、氦等代替氩气氛。另外，也可以在对氩气氛中加入氧、氢及N2O等的气氛下进行。另外，也可以对氩气氛中加入Cl2、CF4等的气氛下进行。在反溅射处理之后，通过不暴露于大气地形成第一氧化物半导体膜，可以防止在栅极绝缘层102和氧化物半导体层103的界面上附着尘埃或水分。
接着，在栅极绝缘层102上通过溅射法在氩等稀有气体和氧气体的气氛下形成用来形成氧化物半导体层103的第一氧化物半导体膜(本实施方式中的第一In-Ga-Zn-O类非单晶膜)。作为具体条件的例子，使用直径为8英寸的包含In、Ga以及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，衬底和靶材之间的距离为170mm，压力为0.4Pa，直流(DC)电源为0.5kW，成膜气体使用Ar及O2，将各个气体的流量设定为Ar＝50sccm，O2＝5sccm，将成膜温度设定为室温来进行溅射成膜。另外，作为靶材可以在包括In2O3的直径为8英寸的圆盘状上布置颗粒状态的Ga2O3和ZnO。此外，通过使用脉冲直流(DC)电源，可以减少尘埃，膜厚度分布也变得均匀，所以这是优选的。将第一In-Ga-Zn-O类非单晶膜的厚度设定为10nm至300nm，优选为20nm至100nm。
接着，不暴露于大气地通过溅射法在氩等稀有气体和氧气体的气氛下形成用来形成半导体层106的第二氧化物半导体膜(本实施方式中的第二In-Ga-Zn-O类非单晶膜)。但是，并不是一定需要氧气体。在形成第一氧化物半导体膜之后，通过不暴露于大气地形成第二氧化物半导体膜，可以防止在氧化物半导体层103和半导体层106的界面上附着尘屑或水分。作为具体条件的例子，使用直径为8英寸的包含In、Ga以及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，衬底和靶材之间的距离为170mm，压力为0.4Pa，直流(DC)电源为0.5kW，成膜气体使用Ar及O2，将各个气体的流量设定为Ar＝50sccm，O2＝1sccm，将成膜温度设定为室温来进行溅射成膜。另外，作为靶材可以在包含In2O3的直径为8英寸的圆盘上布置颗粒状态的Ga2O3和ZnO。此外，通过使用脉冲直流(DC)电源，可以减少尘埃，膜厚度分布也变得均匀，所以这是优选的。
虽然意图性地使用In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶材，但有时在刚成膜之后形成有包括尺寸为1nm至10nm的晶粒的第二In-Ga-Zn-O类非单晶膜。另外，可以认为通过适当地调整靶材的成分比、成膜压力、电力、成膜温度等的溅射成膜条件，可以调整晶粒的有无及晶粒的密度，直径尺寸。例如，将成膜压力设定为0.1Pa至2.0Pa、电力设定为250W至3000W(当靶材为8英寸φ左右时)、成膜温度为室温至100℃，可以将晶粒的直径尺寸设定为1nm至10nm左右。第二In-Ga-Zn-O类非单晶膜的厚度为1nm至50nm，优选为5nm至10nm。当然，当在膜中包括晶粒时，所包括的晶粒的尺寸不超过膜厚度。此外，通过使用脉冲直流(DC)电源，可以减少尘埃，膜厚度分布也变得均匀，所以这是优选的。
通过作为半导体层106使用In-Ga-Zn-O类非单晶膜，可以连续形成第一氧化物半导体膜和第二氧化物半导体膜，因此可以谋求制造显示装置时的高效化且提高生产率。注意，在本实施方式中作为半导体层106使用In-Ga-Zn-O类非单晶膜，但是不局限于此，可以使用通过溅射法形成的除了In-Ga-Zn-O类非单晶膜之外的氧化物半导体、多晶半导体、微晶半导体、非晶半导体及化合物半导体等的半导体。例如，也可以使用利用溅射法形成的非晶硅、多晶硅、或对它们掺杂以磷为代表的第15族元素的半导体。
使通过溅射形成第二In-Ga-Zn-O类非单晶膜的氧气体流量的对于成膜气体整体的比率少于溅射形成第一In-Ga-Zn-O类非单晶膜的氧气体流量的对于成膜气体整体的比率。由此，可以将第二In-Ga-Zn-O类非单晶膜的电导率高于第一In-Ga-Zn-O类非单晶膜。作为第一In-Ga-Zn-O类非单晶膜的成膜条件，氧气体流量的对于成膜气体整体的比率为10体积％以上。另外，作为第二In-Ga-Zn-O类非单晶膜的成膜条件，设定为氧气体流量的对于成膜气体整体的比率为低于10体积％。另外，第二In-Ga-Zn-O类非单晶膜的成膜条件也可以为成膜气体不包含氧气体的氩等稀有气体气氛下。
第一In-Ga-Zn-O类非单晶膜或第二In-Ga-Zn-O类非单晶膜的成膜既可以使用与之前进行了反溅射的处理室同一处理室，又可以使用与之前进行了反溅射的处理室不同的处理室进行成膜。
溅射法具有作为溅射用电源使用高频电源的RF溅射法、DC溅射法，还具有以脉冲方法施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要用于金属膜的形成。
此外，还具有可以设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同材料的膜，又可以在同一处理室中同时对多种材料进行放电而进行成膜。
此外，具有利用如下溅射法的溅射装置：在处理室内具备磁石机构的磁控管溅射法；不使用辉光放电而利用使用微波并产生的等离子体的ECR溅射法。
此外，作为使用溅射法的成膜方法，还具有在成膜时使靶材物质和溅射气体成分发生化学反应而形成它们的化合物薄膜的反应溅射法，以及在成膜时对衬底也施加电压的偏压溅射法。
接着，进行第四光刻工序形成抗蚀剂掩模，而对第一In-Ga-Zn-O类非单晶膜及第二In-Ga-Zn-O类非单晶膜进行蚀刻。在此，通过在第二In-Ga-Zn-O类非单晶膜上形成抗蚀剂掩模，可以防止抗蚀剂掩模与第一In-Ga-Zn-O类非单晶膜直接接触，而防止来自抗蚀剂的氢等杂质进入到第一In-Ga-Zn-O类非单晶膜。另外，在使用O2灰化处理或抗蚀剂剥离液去除抗蚀剂的的情况下，在第一In-Ga-Zn-O类非单晶膜上形成第二In-Ga-Zn-O类非单晶膜，来可以防止第一In-Ga-Zn-O类非单晶膜被污染。可以将柠檬酸或草酸等的有机酸用作蚀刻剂进行蚀刻。在此通过使用ITO-07N(日本关东化学株式会社制造)的湿蚀刻去除不需要的部分来使第一In-Ga-Zn-O类非单晶膜及第二In-Ga-Zn-O类非单晶膜成为岛状，并且形成由第一In-Ga-Zn-O类非单晶膜构成的氧化物半导体层103、由第二In-Ga-Zn-O类非单晶膜构成的半导体层106。通过将氧化物半导体层103及半导体层106的端部蚀刻为锥形形状，可以防止因台阶形状导致的布线的断开。此外，此时的蚀刻不局限于湿蚀刻，而也可以利用干蚀刻。通过上述工序可以制造将氧化物半导体层103及半导体层106用作沟道形成区的薄膜晶体管170。图3A示出这个阶段的截面图。此外，图6相当于这个阶段的平面图。
在此，优选以200℃至600℃，典型的是以250℃至500℃进行热处理。在此将其放置在炉中，在氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行In-Ga-Zn-O类非单晶膜的原子级的重新排列。由于借助于该热处理而释放阻碍载流子迁移的应变，所以在此的热处理(还包括光退火)是重要的。另外，进行热处理的时序只要在形成第二In-Ga-Zn-O类非单晶膜之后，就没有特别的限制，例如也可以在形成像素电极之后进行。
接着，去除抗蚀剂掩模形成覆盖薄膜晶体管170的保护绝缘层107。作为保护绝缘层107，可以使用利用溅射法等而得到的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。
接着，进行第五光刻工序，形成抗蚀剂掩模，并通过对保护绝缘层107的蚀刻来形成到达漏电极层105b的接触孔125。此外，通过在此的蚀刻，形成到达第二端子122的接触孔127、到达连接电极120的接触孔126。图3B表示这个阶段的截面图。
接着，在去除抗蚀剂掩模之后，形成透明导电膜。作为透明导电膜的材料，通过溅射法及或真空蒸镀法等形成氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2、缩写为ITO)等。使用盐酸之类的溶液对这些材料进行蚀刻处理。然而，由于对ITO的蚀刻特别容易产生残渣，因此也可以使用氧化铟氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
接着，进行第六光刻工序，形成抗蚀剂掩模，并通过蚀刻去除不需要的部分，来形成像素电极层110。像素电极层110通过接触孔125与漏电极层105b直接连接。
此外，在该第六光刻工序中，以电容部中的栅极绝缘层102及保护绝缘层107为电介质并使用电容布线108和像素电极层110形成存储电容(storage capacitor)。
另外，在该第六光刻工序中，使用抗蚀剂掩模覆盖第一端子及第二端子并使形成在端子部的透明导电膜128、129残留。透明导电膜128、129成为用来与FPC连接的电极或布线。形成在与第一端子121直接连接的连接电极120上的透明导电膜128是用作栅极布线的输入端子的连接用端子电极。形成在第二端子122上的透明导电膜129是用作源极布线的输入端子的连接用端子电极。
接着，去除抗蚀剂掩模。图3C示出这个阶段的截面图。另外，图7相当于这个阶段的平面图。
此外，图8A和图8B分别示出这个阶段的栅极布线端子部的截面图及平面图。图8A相当于沿着图8B中的C1-C2线的截面图。在图8A中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图8A中，在端子部中，使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极153隔着栅极绝缘层152互相重叠，并互相电连接。另外，连接电极153与透明导电膜155通过设置在保护绝缘膜154中的接触孔直接连接并导通。
另外，图8C及图8D分别示出源极布线端子部的截面图及平面图。此外，图8C相当于沿着图8D中的D1-D2线的截面图。在图8C中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图8C中，在端子部中，使用与栅极布线相同的材料形成的电极156隔着栅极绝缘层102重叠于与源极布线电连接的第二端子150的下方。电极156不与第二端子150电连接，通过将电极156设定为与第二端子150不同的电位，例如浮动状态、GND、0V等，可以形成作为对杂波的措施的电容或作为对静电的措施的电容。此外，第二端子150隔着保护绝缘膜154与透明导电膜155电连接。
根据像素密度设置多个栅极布线、源极布线及电容布线。此外，在端子部中，排列地配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的，实施者适当地决定各端子的数量，即可。
像这样，通过六次的光刻工序，使用六个光掩模可以完成包括底栅型的n沟道型薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部、存储电容。而且，通过对应于每一个像素将该像素薄膜晶体管部、存储电容配置为矩阵状来构成像素部，可以将其用作用来制造有源矩阵型显示装置的一阁衬底。在本说明书中，为方便起见将这种衬底称为有源矩阵衬底。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的共同电极，在端子部设置与共同电极电连接的第四端子。该第四端子是用来将共同电极设定为固定电位例如GND、0V等的端子。
此外，本实施方式不局限于图7的像素结构。图9示出与图7不同的平面图的例子。图9示出一例，其中不设置电容布线，并隔着保护绝缘膜及栅极绝缘层重叠像素电极与相邻的像素的栅极布线来形成存储电容。在此情况下，可以省略电容布线及与电容布线连接的第三端子。另外，在图9中，使用相同的附图标记说明与图7相同的部分。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在屏幕上形成显示图案。详细地说，通过在被选择的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，该光学调制被观察者识别为显示图案。
当液晶显示装置显示动态图像时，由于液晶分子本身的响应慢，所以有产生余象或动态图像的模糊的问题。有一种被称为黑插入的驱动技术，该驱动技术为了改善液晶显示装置的动态图像特性，而在每隔一帧进行整个表面的黑显示。
此外，还有被称为倍速驱动的驱动技术，其中通过将垂直同步频率设定为经常的1.5倍以上以改善动态特性。
另外，还有如下驱动技术：为了改善液晶显示装置的动态图像特性，而作为背光灯使用多个LED(发光二极管)光源或多个EL光源等构成面光源，并使构成面光源的各光源独立地在一个帧期间内进行间歇发光驱动。作为面光源，可以使用三种以上的LED或白色发光的LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序使LED的发光时序同步。因为在这种驱动技术中可以部分地关断LED，所以尤其是在进行一个屏幕中的黑色显示区所占的比率高的图像显示的情况下，可以得到耗电量的减少效果。
通过组合这些驱动技术，可以比现有的液晶显示装置进一步改善液晶显示装置的动态图像特性等的显示特性。
由于根据本实施方式而得到的n沟道型晶体管将In-Ga-Zn-O类非单晶膜用于沟道形成区并具有良好的动态特性，因此可以组合这些驱动技术。
此外，在制造发光显示装置的情况下，因为将有机发光元件的一方电极(也称为阴极)设定为低电源电位，例如GND、0V等，所以在端子部设置用来将阴极设定为低电源电位，例如GND、0V等的第四端子。此外，在制造发光显示装置的情况下，除了源极布线及栅极布线之外还设置电源供给线。由此，在端子部设置与电源供给线电连接的第五端子。
如上所述，通过在氧化物半导体层上形成其电导率高于氧化物半导体层的半导体层，可以提高该薄膜晶体管的场效应迁移率。另外，通过在氧化物半导体层和薄膜晶体管的保护绝缘层之间形成其电导率高于该氧化物半导体层的半导体层，可以防止氧化物半导体层的组成的变化或膜质的劣化，并且可以使薄膜晶体管的电特性稳定。
通过将该薄膜晶体管用于显示装置的像素部及驱动电路部，可以提供电特性高且可靠性优越的显示装置。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式3
在本实施方式中，参照图10说明与实施方式1所示的薄膜晶体管不同形状的薄膜晶体管。
图10示出本实施方式的底栅结构的薄膜晶体管。在图10所示的薄膜晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有源电极层或漏电极层105a、105b，在源电极层或漏电极层105a、105b上设置有缓冲层301a、301b，在栅极绝缘层102、缓冲层301a、301b上设置有氧化物半导体层103，在氧化物半导体层103上设置有半导体层106。另外，源电极层或漏电极层105a、105b具有由第一导电膜112a、112b、第二导电膜113a、113b、第三导电膜114a、114b构成的三层结构。也就是说，图10所示的薄膜晶体管具有如下结构，即：在实施方式1中的图1A和1B示出的薄膜晶体管的氧化物半导体层103和源电极层或漏电极层105a、105b之间设置有缓冲层301a、301b。
与氧化物半导体层103同样，用作源区或漏区的缓冲层301a、301b使用包含In、Ga及Zn的氧化物半导体膜的In-Ga-Zn-O类非单晶膜而形成。但是，缓冲层301a、301b具有n型导电型，并将其电导率设定为高于氧化物半导体层103的电导率。另外，将缓冲层301a、301b的电导率设定为与半导体层106相同程度或高于半导体层106的电导率。另外，缓冲层301a、301b是In-Ga-Zn-O类非单晶膜，至少包含非晶硅成分，有时在非晶结构中包含晶粒(纳米晶体)。晶粒(纳米晶体)的直径为1nm至10nm，代表的为2nm至4nm左右。
通过溅射法形成用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜。作为具体条件的例子，使用直径为8英寸的包含In、Ga以及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，衬底和靶材之间的距离为170mm，压力为0.4Pa，直流(DC)电源为0.5kW，成膜气体使用Ar及O2，将各个气体的流量设定为Ar＝50sccm，O2＝5sccm，将成膜温度设定为室温来进行溅射成膜。
但是，用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的成膜条件与用于氧化物半导体层103的In-Ga-Zn-O类非单晶膜的成膜条件不同。例如，使用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的氧气体流量的对于成膜气体的比率低于用于氧化物半导体层103的In-Ga-Zn-O类非单晶膜的氧气体流量的对于成膜气体的比率。另外，设定为如下条件：与用于半导体层106的In-Ga-Zn-O类非单晶膜的成膜条件中的氧气体流量的比率相比，用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的成膜条件中的氧气体流量的比率相同或更少。另外，还可以将用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的成膜条件设定为在成膜气体中不包含氧气体的氩等稀有气体的气氛下。
用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的膜厚度为5nm至20nm。当然，在膜中包含晶粒的情况下，所包含的晶粒的尺寸不超过膜厚度。在本实施方式中，用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的膜厚度为5nm。
另外，也可以使缓冲层301a、301b包含赋予n型的杂质元素。作为杂质元素可以使用如镁、铝、钛、铁、锡、钙、锗、钪、钇、锆、铪、硼、铊、铅等。当使缓冲层包含镁、铝、钛等时，具有对氧的阻挡效果等，且通过成膜之后的加热处理等可以将氧化物半导体层的氧浓度保持于最合适的范围内。
另外，缓冲层的载流子浓度范围优选为1×1018/cm3以上(1×1022/cm3以下)。
如上所述，通过设置缓冲层301a、301b，可以在氧化物半导体层103和源电极层或漏电极层105a、105b之间，与肖特基结相比提高热稳定性，并且可以使薄膜晶体管的工作特性稳定。另外，因为导电性优越，所以即使高漏极电压也可以保持良好的迁移率。
注意，关于本实施方式的薄膜晶体管的缓冲层301a、301b之外的结构和材料参照实施方式1。
本实施方式的薄膜晶体管的制造工序与实施方式2所示的薄膜晶体管的制造工序大致相同。首先，通过实施方式2所示的方法形成第一导电膜112至第三导电膜114，并通过上述方法连续地利用溅射来形成用来形成缓冲层301a、301b的氧化物半导体膜302(参照图11A)。接着，通过第三光刻工序，与第一导电膜112至第三导电膜114同时将氧化物半导体膜302蚀刻为岛状，来形成源电极层或漏电极层105a、105b及氧化物半导体膜3021a、302b，并且以与实施方式2同样的方法进行反溅射(参照图11B)。然后，在通过实施方式2所示的方法形成氧化物半导体层103及半导体层106时，与此同时蚀刻氧化物半导体膜302a、302b，来形成缓冲层301a、301b(参照图11C)。以后的工序与实施方式2同样。
注意，本实施方式所示的结构可以将其他实施方式所示的结构适当地组合而使用。
实施方式4
在本实施方式中，使用图30说明与实施方式1及实施方式3所示的薄膜晶体管不同的形状的薄膜晶体管。
图30示出本实施方式的底栅极结构的薄膜晶体管。在图30所示的薄膜晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有源电极层或漏电极层105a、105b，在栅极绝缘层102、源电极层或漏电极层105a、105b上设置有氧化物半导体层103，在氧化物半导体层103上设置有半导体层106，在半导体层106上设置有导电层401。另外，源电极层或漏电极层105a、105b具有由第一导电膜112a、112b、第二导电膜113a、113b、第三导电膜114a、114b构成的三层结构。另外，半导体层106在源电极层或漏电及层105a、105b之间具有凹部。就是说，图30所示的薄膜晶体管具有如下结构，即：在实施方式1中的图1A和1B示出的薄膜晶体管的半导体层106的凹部上设置有导电层401的结构。
导电层401的电导率高于氧化物半导体层103及半导体层106的电导率。作为导电层401，优选使用铟、镓、锌等金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氧化物或氮化物。如实施方式1至实施方式3所示，在作为半导体层106使用In-Ga-Zn-O类非单晶膜的情况下，通过使导电层401包含上述金属材料，可以减少在导电层401和半导体层106之间的界面态密度或界面反应。注意，在作为导电层401使用铟、镓及锌等金属材料的情况下，优选将半导体层106形成得较厚，以防止对导电层401进行构图时半导体层106的消失。
另外，在形成导电层401之后进行氧化物半导体层103的热处理的情况下，导电层401可以使用具有耐热性的导电材料。作为具有耐热性的导电材料，可以使用如钼、钛、钨等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。
另外，通过将上述的金属材料用于导电层401，可以将导电层401用作半导体层106及氧化物半导体层103的遮光膜。
另外，作为半导体层106也可以使用非晶硅等，以提高使用上述金属材料的导电层401与半导体层106的蚀刻选择比。
通过在半导体层106上设置其电导率高于氧化物半导体层103及半导体层106的导电层401，可以进一步提高薄膜晶体管的场效应迁移率。另外，通过仅在半导体层106的凹部上设置导电层401，可以减少在导电层401和源电极层或漏电极层105a、105b之间发生的寄生电容。
注意，虽然在本实施方式中，仅在半导体层106的凹部上形成导电层401，但是导电层401也可以形成为重叠于半导体层106的整体。另外，在本实施方式中，如实施方式3所示，也可以采用在氧化物半导体层103和源电极层或漏电极层105a、105b之间设置缓冲层的结构。
注意，关于本实施方式的薄膜晶体管的导电层401之外的结构和材料参照实施方式1。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
在本实施方式中，使用图31说明与实施方式1、实施方式3及实施方式4所示的薄膜晶体管不同的形状的薄膜晶体管。
图31示出本实施方式的底栅结构的薄膜晶体管。在图31所示的薄膜晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有源电极层或漏电极层105a、105b，在栅极绝缘层102、源电极层或漏电极层105a、105b上设置有氧化物半导体层103，在氧化物半导体层103上设置有导电层402。另外，源电极层或漏电极层105a、105b具有由第一导电膜112a、112b、第二导电膜113a、113b、第三导电膜114a、114b构成的三层结构。就是说，图30所示的薄膜晶体管具有如下结构，即：设置导电层402，代替在实施方式1中的图1A和1B示出的薄膜晶体管的半导体层106。
导电层402的电导率高于氧化物半导体层103的电导率。作为导电层402，优选使用铟、镓及锌等金属材料、包含这些金属材料中任一作为主要成分的合金材料、或包含这些金属材料中任一的氧化物或氮化物。如实施方式1至实施方式4所示，作为氧化物半导体层103使用In-Ga-Zn-O类非单晶膜，因此通过使导电层402包含上述金属材料，可以减少在导电层402和氧化物半导体层103之间的界面态密度或界面反应。
另外，在形成导电层402之后进行氧化物半导体层103的热处理的情况下，导电层402可以使用具有耐热性的导电材料。作为具有耐热性的导电材料，可以使用如钼、钛、钨等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。
另外，通过将上述的金属材料用于导电层402，可以将导电层402用作氧化物半导体层103的遮光膜。
通过在氧化物半导体层103上设置其电导率高于氧化物半导体层103的导电层402，可以提高薄膜晶体管的场效应迁移率。另外，通过在氧化物半导体层103和薄膜晶体管的保护绝缘层之间形成导电层402，可以防止氧化物半导体层103的组成的变化或膜质的劣化，并且可以使薄膜晶体管的电特性稳定。
另外，在本实施方式中，如实施方式3所示，也可以采用在氧化物半导体层103和源电极层或漏电极层105a、105b之间设置缓冲层的结构。
注意，关于本实施方式的薄膜晶体管的导电层402之外的结构和材料参照实施方式1。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式6
在本实施方式中，在半导体装置的一例的显示装置中，以下说明在同一衬底上至少制造驱动电路的一部分和配置在像素部中的薄膜晶体管的例子。
根据实施方式1至实施方式5形成配置在像素部中的薄膜晶体管。此外，实施方式1至实施方式5所示的薄膜晶体管是n沟道型TFT，所以将可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。
图14A示出半导体装置的一例的有源矩阵型液晶显示装置的框图的一例。图14A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及对被选择了的像素的视频信号输入进行控制的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸地配置的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302在行方向上延伸地配置的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接，并具有对应于信号线S1-Sm以及扫描线G1-Gn配置为矩阵形的多个像素(未图示)。并且，各像素与信号线Sj(信号线S1-Sm中的某一个)、扫描线Gi(扫描线G1-Gn中的某一个)连接。
此外，可以与实施方式1至实施方式5所示的薄膜晶体管是n沟道型TFT，参照图15说明由n沟道型TFT构成的信号线驱动电路。
图15所示的信号线驱动电路包括：驱动器IC5601；开关组5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关组5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关组5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关组5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线(信号线Sm-2、信号线Sm-1、信号线Sm(m＝3M))。例如，第J列的布线5621_J(布线5621_1至布线5621_M中的某一个)分别通过开关组5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj(j＝3J)。
注意，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
注意，驱动器IC5601优选使用单晶半导体形成。再者，开关组5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通过FPC等连接驱动器IC5601和开关组5602_1至5602_M。或者，也可以通过与像素部贴合在同一衬底上等地设置单晶半导体层，来形成驱动器IC5601。
接着，参照图16的时序图说明图15所示的信号线驱动电路的工作。注意，图16的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图15的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图16相同的工作。
注意，图16的时序图示出第J列的布线5621_J分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj的情况。
注意，图16的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
注意，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，分别对布线5621_1至布线5621_M输入不同的视频信号。例如，在第一子选择期间T1输入到布线5621_J的视频信号输入到信号线Sj-2，在第二子选择期间T2输入到布线5621_J的视频信号输入到信号线Sj-1，在第三子选择期间T3输入到布线5621_J的视频信号输入到信号线Sj。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-2、Data_j-1、Data_j。
如图16所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二薄膜晶体管5603b输入到信号线Sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三薄膜晶体管5603c输入到信号线Sj。
据此，图15的信号线驱动电路通过将一个栅极选择期间分割为三个从而可以在一个栅极选择期间中从一个布线5621将视频信号输入到三个信号线。因此，图15的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，可以提高图15的信号线驱动电路的可靠性、成品率等。
注意，只要能够如图15所示，将一个栅极选择期间分割为多个子选择期间，并在各子选择期间中从某一个布线向多个信号线分别输入视频信号，就对于薄膜晶体管的配置、数量及驱动方法等没有限制。
例如，当在三个以上的子选择期间的每个中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用来控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一例，也可以如图17的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图17的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管5603b的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图17所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-2、信号线Sj-1、信号线Sj。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二薄膜晶体管5603b输入到信号线Sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三薄膜晶体管5603c输入到信号线Sj。
据此，因为应用了图17的时序图的图15的信号线驱动电路可以通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。注意，在图17中，使用相同的附图标记来表示与图16相同的部分，而省略对于同一部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接到一行的像素的晶体管的栅电极。而且，由于需要将一行上的像素的晶体管同时导通，因此使用能够产生大电流的缓冲器。
参照图18和图19说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图18示出移位寄存器的电路结构。图18所示的移位寄存器由触发器57011至5701n的多个触发器构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图18的移位寄存器的连接关系。第一级触发器5701_1连接到第一布线5711、第二布线5712、第四布线5714、第五布线5715、第七布线5717_1及第七布线5717_2。另外，第二级触发器5701_2连接到第三布线5713、第四布线5714、第五布线5715、第七布线5717_1、第七布线5717_2及第七布线5717_3。
与此同样，第i级触发器5701_i(触发器5701_1至5701_n中的任一个)连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_i-1、第七布线5717_i及第七布线5717_i+1。在此，在i为奇数的情况下，第i级触发器5701_i连接到第二布线5712，在i为偶数的情况下，第i级触发器5701_i连接到第三布线5713。
另外，第n级触发器5701_n连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_n-1、第七布线5717_n及第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，使用图19说明图18所示的触发器的详细结构。图19所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。注意，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅-源间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。
另外，图19所示的触发器具有第一布线5501、第二布线5502、第三布线5503、第四布线5504、第五布线5505及第六布线5506。
在此示出将所有薄膜晶体管设定有增强型n沟道型晶体管的例子，但是没有特别的限制，例如即使使用耗尽型n沟道型晶体管也可以驱动驱动电路。
接着，下面示出图18所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
注意，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极的连接部为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
在第i级触发器5701_i中，图19中的第一布线5501和图18中的第七布线5717_i-1连接。另外，图19中的第二布线5502和图18中的第七布线5717_i+1连接。另外，图19中的第三布线5503和第七布线5717_i连接。而且，图19中的第六布线5506和第五布线5715连接。
在i为奇数的情况下，图19中的第四布线5504连接到图18中的第二布线5712，在i为偶数的情况下，图19中的第四布线5504连接到图18中的第三布线5713。另外，图19中的第五布线5505和图18中的第四布线5714连接。
在第一级触发器57011中，图19中的第一布线5501连接到图18中的第一布线5711。另外，在第n级触发器5701_n中，图19中的第二布线5502连接到图18中的第六布线5716。
此外，也可以仅使用与实施方式1至实施方式5所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为与实施方式1至实施方式5所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，由于与实施方式1至实施方式5所示的n沟道型TFT利用In-Ga-Zn-O类非单晶膜的源区或漏区减少寄生电容，因此频率特性(称为f特性)高。例如，由于可以使用与实施方式1至实施方式5所示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。此外，通过使用多个扫描线驱动电路对同一扫描线输出信号，有利于显示装置的大型化。
此外，在制造半导体装置的一例的有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图14B示出有源矩阵型发光显示装置的框图的一例。
图14B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
在输入到图14B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度显示。
因为发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合于时间灰度法。在具体地采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度，并可以进行灰度显示。
注意，在图14B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个开关TFT时，使用第一扫描线驱动电路5402生成输入到一方的开关TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一方的开关TFT的栅极布线的第二扫描线的信号。但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个扫描线的所有信号。
此外，在发光显示装置中也可以将能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用与实施方式1至实施方式5所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、耗电量比其他的显示装置小、可形成为薄且轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有包含具有正电荷的第一粒子和具有负电荷的第二粒子的多个微囊，并且通过对微囊施加电场使微囊中的粒子向相互相反的方向移动，以仅显示集中在一方的粒子的颜色。注意，第一粒子或第二粒子包含染料，且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中，介电常数高的物质移动到高电场区。
将在溶剂中分散有上述微囊的材料称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊，使得微囊夹在两个电极之间就完成了有源矩阵型显示装置，若当对微囊施加电场时可以进行显示。例如，可以使用利用与实施方式1至实施方式5的薄膜晶体管来得到的有源矩阵衬底。
此外，作为微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
通过上述工序，可以制造作为半导体装置可靠性高的显示装置。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式7
通过制造实施方式1至实施方式5所示的薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路，从而可以制造具有显示功能的半导体装置(也称为显示装置)。此外，可以将实施方式1至实施方式5的薄膜晶体管使用于驱动电路的一部分或全部并一体地形成在与像素部同一衬底上，从而形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)元件、有机EL元件等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示媒体。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式，并且它在多个各像素中分别具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，而可以采用各种方式。
注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外，显示装置还包括安装有连接器，诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(Tape AutomatedBonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板固定到TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，参照图22A、22B以及22C说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图22A、22B是一种面板的俯视图，其中利用密封材料4005将包括用作氧化物半导体层的形成在第一衬底4001上的实施方式1至实施方式5所示的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图22C相当于沿着图22A、22B的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对于另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图22A是通过COG方法安装信号线驱动电路4003的例子，而图22B是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图22C中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
对薄膜晶体管4010、4011可以应用实施方式1至实施方式5所示的包括用作氧化物半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF膜之间或聚酯膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔件，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。注意，还可以使用球状间隔件。另外，对置电极层4031与设置在与薄膜晶体管4010同一衬底上的共同电位线电连接。使用共同连接部，可以通过配置在一对衬底之间的导电性粒子电连接对置电极层4031和共同电位线。此外，将导电性粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将使用混合有5重量％以上的手性试剂的液晶组成物而使用于液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，虽然本实施方式示出透过型液晶显示装置的例子，但是本发明也可以应用于反射型液晶显示装置或半透过型液晶显示装置。
另外，虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见的一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑底的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖在实施方式1至实施方式5中得到的薄膜晶体管，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。利用溅射法并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜即可。虽然在本实施方式中示出利用溅射法形成保护膜的例子，但是并不局限于此，而使用各种方法形成保护膜即可。
在此，作为保护膜形成叠层结构的绝缘层4020。在此，作为绝缘层4020的第一层利用溅射法形成氧化硅膜。当作为保护膜使用氧化硅膜时，对用作源电极层及漏电极层的铝膜的小丘防止有效。
另外，作为保护膜的第二层形成绝缘层。在此，利用溅射法形成氮化硅膜作为绝缘层4020的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。
另外，也可以在形成保护膜之后进行对氧化物半导体层的退火(300℃至400℃)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。作为硅氧烷类树脂的取代基可以使用有机基(例如烷基、芳基)、氟基团用作取代基。另外，有机基可以具有氟基团。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进行对氧化物半导体层的退火(300℃至400℃)。通过兼作绝缘层4021的焙烧工序和对氧化物半导体层的退火，可以有效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图22A、22B以及22C中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图23示出使用应用实施方式1至实施方式5所示的TFT制造的TFT衬底2600来构成液晶显示模块作为半导体装置的一例。
图23是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位差板的状态下层叠。
作为液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向排列；Patterned Vertical Alignment)模式、ASM(轴对称排列微胞；AxiallySymmetric aligned Micro-cell)模式、OCB(光学补偿双折射；OpticallyCompensated Birefringence)模式、FLC(铁电性液晶；FerroelectricLiquid Crystal)模式、AFLC(反铁电性液晶；AntiFerroelectric LiquidCrystal)模式等。
通过上述工序，可以制造作为半导体装置可靠性高的液晶显示装置。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式8
在本实施方式中，作为应用了实施方式1至实施方式5所示的薄膜晶体管的半导体装置示出电子纸的例子。
在图13中，作为半导体装置的例子示出有源矩阵型电子纸。作为用于半导体装置的薄膜晶体管581，可以应用实施方式1至实施方式5所示的薄膜晶体管。
图13的电子纸是采用扭转球显示方式(twist ball type)的显示装置的例子。扭转球显示方式是指一种方法，其中将分别涂成白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
薄膜晶体管581是底栅结构的薄膜晶体管，并且源电极层或漏电极层在形成于绝缘层585中的开口中接触于第一电极层587并与它电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a、白色区590b，且其周围包括充满了液体的空洞594，并且球形粒子589的周围充满有树脂等的填料595(参照图13)。在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。第二电极层588与设置在与薄膜晶体管581同一衬底上的共同电位线电连接。使用共同连接部来可以通过配置在一对衬底之间的导电性粒子电连接第二电极层588和共同电位线。
此外，还可以使用电泳元件代替扭转球。使用直径为10μm至20μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助光源。此外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像。从而，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发送源，也能够储存显示过的图像。
通过上述工序，可以制造作为半导体装置可靠性高的电子纸。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式9
在本实施方式中，作为应用实施方式1至实施方式5所示的薄膜晶体管的半导体装置示出发光显示装置的例子。在此，示出了将利用了电致发光的发光元件作为显示装置所具有的显示元件。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区分，一般来说，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)的复合，发光有机化合物形成激发态，并且当该激发态恢复到基态时，得到发光。根据这种机制，该发光元件称为电流激励型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有利用电介质层夹住发光层再被电极夹住的结构，并且其发光机制是利用金属离子的内壳电子跃迁的局部型发光。注意，在此使用有机EL元件作为发光元件而进行说明。
图20示出作为应用本发明的一个方式的半导体装置的例子能够应用数字时间灰度级驱动(digital time grayscale driving)的像素结构的一例的图。
以下对能够应用数字时间灰度级驱动的像素的结构及像素的工作进行说明。在此示出一个像素中使用两个n沟道型晶体管的例子，该n沟道型晶体管将实施方式1至实施方式5所示的氧化物半导体层(In-Ga-Zn-O类非单晶膜)用作沟道形成区。
像素6400包括：开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件6403。在开关晶体管6401中，栅极连接于扫描线6406，第一电极(源电极及漏电极中的一方)连接于信号线6405，第二电极(源电极及漏电极中的另一方)连接于驱动晶体管6402的栅极。在驱动晶体管6402中，栅极通过电容元件6403连接于电源线6407，第一电极连接于电源线6407，第二电极连接于发光元件6404的第一电极(像素电极)。发光元件6404的第二电极相当于共同电极6408。共同电极6408采用其与形成在同一衬底上的共同电位线电连接，将该连接部分用作共同连接部，图1A、图2A或图3A所示的结构，即可。
此外，将发光元件6404的第二电极(共同电极6408)设置为低电源电位。另外，低电源电位是指，以电源线6407所设定的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使发光元件6404产生流过以使发光元件6404发光，以高电源电位与低电源电位的电位差为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动用晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动用晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动用晶体管6402的栅极输入能够使驱动用晶体管6402充分成为导通或截止的两个状态的视频信号。即，驱动用晶体管6402在线形区域进行工作。由于驱动用晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动用晶体管6402的栅极上。另外，对信号线6405施加(电源线电压+驱动用晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图20相同的像素结构。
当进行模拟灰度级驱动时，对驱动晶体管6402的栅极施加(发光元件6404的正向电压+驱动晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指得到所希望的亮度时的电压，至少包括正向阈值电压。此外，通过输入使驱动晶体管6402工作在饱和区域的视频信号时，可以将电流供给到发光元件6404。为了使驱动晶体管6402工作在饱和区域，电源线6407的电位高于驱动晶体管6402的栅极电位。当视频信号是模拟信号时，对应于该视频信号的电流可以供给到发光元件6404，可以进行模拟灰度级驱动。
此外，图20所示的像素结构不局限于此。例如，也可以对图20所示的像素另外添加开关、电阻元件、电容元件、晶体管、或逻辑电路等。
接着，参照图21A至21C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。作为用于图21A、21B和21C的半导体装置的驱动TFT7001、7011、7021可以与实施方式1至实施方式5所示的薄膜晶体管同样地制造，其是包括用作氧化物半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。
发光元件的阳极及阴极中之至少一方是透明以发光，即可。而且，有如下结构的发光元件，即在衬底上形成薄膜晶体管及发光元件，并从与衬底相反的面发光的顶部发射、从衬底一侧发光的底部发射、以及从衬底一侧及与衬底相反的面发光的双面发射。根据本发明的一个方式的像素结构可以应用于任何发射结构的发光元件。
参照图21A说明顶部发射结构的发光元件。
在图21A中示出当驱动TFT7001是n型，并且从发光元件7002发射的光穿过阳极7005一侧时的像素的截面图。在图21A中，发光元件7002的阴极7003和驱动TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。作为阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、MgAg、AlLi等。而且，发光层7004可以由单层或多个层的叠层构成。在由多个层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所有层。使用透过光的具有透光性的导电材料形成阳极7005，也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
使用阴极7003及阳极7005夹住发光层7004的区域相当于发光元件7002。在图21A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图21B说明底部发射结构的发光元件。图21B示出在驱动TFT7011是n型，并且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图21B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用于反射光或进行遮光的屏蔽膜7016。与图21A的情况同样地，阴极7013只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，也可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图21A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图21A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹住发光层7014的区域相当于发光元件7012。在图21B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图21C说明双面发射结构的发光元件。在图21C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，而在阴极7023上按顺序层叠有发光层7024、阳极7025。与图21A的情况同样地，作为阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图21A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图21A同样地使用具有透过光的透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图21C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧双方。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
注意，本实施方式所示的半导体装置不局限于图21A至21C所示的结构而可以根据本发明的技术思想进行各种变形。
接着，参照图24A和24B说明相当于应用实施方式1至实施方式5所示的薄膜晶体管的半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图24A是一种面板的俯视图，其中利用密封材料在第一衬底与第二衬底之间密封可以形成在第一衬底上的薄膜晶体管及发光元件。图24B相当于沿着图24A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，为了不暴露于空气中，优选使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料进行封装(密封)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图24B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510可以应用包括用作氧化物半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的实施方式1至实施方式5所示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件4511的结构是第一电极层4517、电场发光层4512、第二电极层4513的叠层结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，并将其开口部的侧壁形成为具有连续的曲率而成的倾斜面。
电场发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519与FPC4518a所具有的端子电连接。
位于从发光元件4511发光的方向上的第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料4507使用氮。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的处理。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路安装。此外，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分安装。本实施方式不局限于图21A和21B的结构。
通过上述工序，可以制造作为半导体装置可靠性高的发光显示装置(显示面板)。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式10
应用实施方式1至实施方式5所示的薄膜晶体管的半导体装置可以用作电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图25A和25B以及图26示出电子设备的一例。
图25A示出使用电子纸制造的招贴2631。在广告媒体是纸印刷物的情况下用手进行广告的交换，但是如果使用电子纸，则可以在短时间内能够改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。注意，招贴也可以采用以无线的方式收发信息的结构。
此外，图25B示出电车等的交通工具的车厢广告2632。在广告媒体是纸印刷物的情况下用手进行广告的交换，但是如果使用电子纸，则可以在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以得到稳定的图像。注意，车厢广告也可以采用以无线的方式收发信息的结构。
另外，图26示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部2711为轴进行开闭工作。通过这种结构，可以进行如纸的书籍那样的工作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图26中的显示部2705)中可以显示文章，而在左边的显示部(图26中的显示部2707)中可以显示图像。
此外，在图26中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以采用在与框体的显示部同一个面具备键盘及定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式11
使用实施方式1至实施方式5所示的薄膜晶体管的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图27A示出电视装置9600的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
注意，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图27B示出数码相框9700的一例。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以组装到与显示部同一个面，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数码相框9700既可以采用以无线的方式收发信息的结构，又可以以无线的方式提取所希望的图像数据并进行显示的结构。
图28A示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图28A所示的便携式游戏机还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(即，具有测定如下因素的功能的器件：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用如下结构即可：至少具备根据本发明的一个方式的半导体装置。因此，可以采用适当地设置有其它附属设备的结构。图28A所示的便携式游戏机具有如下功能：读出储存在记录媒体中的程序或数据并将它显示在显示部上；以及通过与其他便携式游戏机进行无线通信而共享信息。注意，图28A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图28B示出大型游戏机的一种的自动赌博机9900的一例。在自动赌博机9900的框体9901中安装有显示部9903。另外，自动赌博机9900还具备如起动手柄或停止开关等的操作单元、投币口、扬声器等。当然，自动赌博机9900的结构不局限于此，只要采用如下结构即可：至少具备根据本发明的一个方式的半导体装置。因此，可以采用适当地设置有其它附属设备的结构。
图29A示出移动电话机1000的一例。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、受话器1006等。
图29A所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来进行打电话或输入电子邮件等的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示与输入模式。
例如，在打电话或输入电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大多部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(移动电话机1000处于垂直或水平的状态时变为竖向方式或横向方式)，而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。此外，还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，而可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。
图29B也示出移动电话机的一例。图29B的移动电话机包括：在框体9411中具有包括显示部9412以及操作按钮9413的显示装置9410；在框体9401中具有包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405以及接电话时发光的发光部9406的通信装置9400，具有显示功能的显示装置9410与具有电话功能的通信装置9400可以向箭头的两个方向装卸。因此，可以将显示装置9410和通信装置的9400的短轴彼此安装或将显示装置的9410和通信装置9400的长轴彼此安装。此外，当只需要显示功能时，从通信装置9400卸下显示装置9410，而可以单独使用显示装置9410。通信装置9400和显示装置9410可以以无线通信或有线通信收发图像或输入信息，它们分别具有能够充电的电池。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施例1
在本实施例中，说明氧化物半导体膜的电导率的成膜时的氧气体流量的比率依赖性的调查结果。
在本实施例中，通过溅射法形成In-Ga-Zn-O类非单晶膜，并且测量所形成的In-Ga-Zn-O类非单晶膜的电导率。在成膜时的氧气体流量的比率为0体积％至100体积％的条件下制造样品，测量每个氧气体流量的比率的In-Ga-Zn-O类非单晶膜的电导率。注意，电导率的测量使用安捷伦科技有限公司制造的半导体参数分析仪HP4155C。
当溅射形成In-Ga-Zn-O类非单晶膜时，作为靶材使用以In2O3∶Ga2O3∶ZnO＝1∶1∶1(In∶Ga∶Zn＝1∶1∶0.5)的比率混合的直径为8英寸的圆盘状的氧化物半导体靶材。作为其他成膜条件，设定为如下：将衬底和靶材之间的距离为170mm、成膜气体压力为0.4Pa、直流(DC)电源0.5kW、成膜温度为室温。
作为成膜气体使用氩气体和氧气体。在对于氩气体和氧气体的氧气体的流量比率为0体积％至100体积％的条件下成膜，并进行In-Ga-Zn-O类非单晶膜的电导率的测量。注意，因为进行In-Ga-Zn-O类非单晶膜的原子级的重新排列，所以在形成In-Ga-Zn-O类非单晶膜之后，在氮气分下，以350℃进行一个小时的热处理。
对应于每个氧气体流量的比率的In-Ga-Zn-O类非单晶膜的电导率如图12所示。在图12中，横轴表示对于氩气体流量和氧气体流量的氧气体流量的比率(体积％)，纵轴表示In-Ga-Zn-O类非单晶膜的电导率(S/cm)。另外，表1示出对应于图12的氩气体的流量(sccm)、氧气体的流量(sccm)、氧气体的流量比率(体积％)及In-Ga-Zn-O类非单晶膜的电导率(S/cm)。
表1
Ar(sccm) O2(sccm)   氧气体的流量比率(体積％) 电导率(S/cm)
50 0 0 6.44×100
  40   5   11.1   7.01×10-5
  40   10   20   5.24×10-5
  30   15   33.3   1.23×10-4
  30   20   40   3.98×10-5
  25   25   50   1.52×10-6
  20   30   60   2.92×10-7
  15   35   70   2.68×10-9
  10   40   80   2.57×10-10
  5   45   90   1.59×10-10
  0   50   100   4.19×10-11
根据图12及表1的结果，可以观察到如下趋势：在氧气体流量的比率为0体积％至11.1体积％之间时电导率急剧下降，在氧气体流量的比率为11.1体积％至40体积％之间时电导率为1.0×10-5S/cm至1.0×10-4S/cm左右，并且当氧气体流量的比率为40体积％以上时，电导率逐渐下降。但是，在氧气体流量的比率为60体积％至70体积％之间时电导率的下降稍微变得显著。在此，在氧气体流量的比率为0体积％的条件下，即，在仅使用氩气体作为成膜气体的条件下，电导率的最大值为6.44S/cm。在氧气体流量的比率为100体积％的条件下，即，在仅使用氧气体作为成膜气体的条件下，电导率的最小值为4.19×10-11S/cm。
在图12的图表中，以电导率的倾斜度较大的氧气体流量的比率为10体积％附近的区域为分界线，通过使电导率高的半导体层和电导率比半导体层低的氧化物半导体层的氧气体流量的条件不同，可以使其电导率的差变大。因此，当形成用作电导率高的半导体层的In-Ga-Zn-O类非单晶膜时，优选将氧气体流量的比率设定为低于10体积％，并且将电导率设定为大于1.0×10-3S/cm。另外，当形成用作比半导体层的电导率低的氧化物半导体层的In-Ga-Zn-O类非单晶膜时，优选将氧气体流量的比率设定为10体积％以上，并且将电导率设定为1.0×10-3S/cm以下。例如，在实施方式1至实施方式5中，将其电导率高于1.0×10-3S/cm的In-Ga-Zn-O类非单晶膜用作半导体层106及缓冲层301a、301b，并且可以将电导率为1.0×10-3S/cm以下的In-Ga-Zn-O类非单晶膜用作氧化物半导体层103。
另外，也可以以图12的图表中的电导率的倾斜度稍微变陡的氧气体的比率为70体积％附近的区域为界线。在此情况下，当形成用作电导率高的半导体层的In-Ga-Zn-O类非单晶膜时，优选将氧气体流量的比率设定为低于70体积％，并且将电导率设定为大于1.0×10-8S/cm。另外，当形成用作比半导体层的电导率低的氧化物半导体层的In-Ga-Zn-O类非单晶膜时，优选将氧气体流量的比率设定为70体积％以上，并且将电导率设定为1.0×10-8S/cm以下。例如，在实施方式1至实施方式5中，将电导率高于1.0×10-8S/cm的In-Ga-Zn-O类非单晶膜用作半导体层106及缓冲层301a、301b，并且可以将电导率为1.0×10-8S/cm以下的In-Ga-Zn-O类非单晶膜用作氧化物半导体层103。
本申请根据2008年11月13日在日本专利局提交的日本专利申请序列号2008-291228而制造，所述申请内容包括在本说明书中。

Claims (30)

1.一种半导体装置，包括：
栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的源电极层及漏电极层；
所述源电极层及所述漏电极层上的氧化物半导体层；以及
所述氧化物半导体层上的半导体层，
其中所述氧化物半导体层接触于所述栅极绝缘层、所述源电极层及所述漏电极层的上面和所述源电极层及所述漏电极层的侧面部，
所述氧化物半导体层位于所述栅电极层与所述半导体层之间，
所述氧化物半导体层的整体重叠于所述栅电极层，
所述半导体层的电导率高于所述氧化物半导体层的电导率，
并且所述氧化物半导体层与所述源电极层及所述漏电极层中的每一个电连接。
2.根据权利要求1所述的半导体装置，其中所述氧化物半导体层至少包含铟、镓及锌中的一种。
3.根据权利要求1所述的半导体装置，
其中所述半导体层是至少包含铟、镓及锌中的一种的氧化物半导体层，
并且所述氧化物半导体层具有比所述半导体层的氧浓度高的氧浓度。
4.根据权利要求1所述的半导体装置，其中所述氧化物半导体层的载流子浓度低于1×1017/cm3。
5.根据权利要求1所述的半导体装置，其中所述半导体层的电导率高于1.0×10-3S/cm。
6.根据权利要求1所述的半导体装置，其中所述氧化物半导体层中的钠浓度为5×1019/cm3以下。
7.根据权利要求1所述的半导体装置，其中所述半导体装置是选自招贴、广告、电子书籍、电视装置、数码相框、游戏机及电话机中的一种。
8.一种半导体装置，包括：
栅电极层：
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的源电极层及漏电极层；
所述源电极层上的具有n型导电型的第一缓冲层及所述漏电极层上的具有n型导电型的第二缓冲层；
所述第一缓冲层及所述第二缓冲层上的氧化物半导体层；以及
所述氧化物半导体层上的半导体层，
其中所述氧化物半导体层接触于所述栅极绝缘层、所述第一缓冲层及所述第二缓冲层的上面和所述源电极层及所述漏电极层的侧面部，
所述氧化物半导体层位于所述栅电极层与所述半导体层之间，
所述氧化物半导体层的整体重叠于所述栅电极层，
所述半导体层的电导率高于所述氧化物半导体层的电导率，
所述第一缓冲层及所述第二缓冲层中的每一个的载流子浓度高于所述氧化物半导体层的载流子浓度，
并且所述氧化物半导体层通过所述第一缓冲层与所述源电极层的上面电连接且通过所述第二缓冲层与所述漏电极层的上面电连接。
9.根据权利要求8所述的半导体装置，其中所述氧化物半导体层至少包含铟、镓及锌中的一种。
10.根据权利要求8所述的半导体装置，
其中所述半导体层是至少包含铟、镓及锌中的一种的氧化物半导体层，
并且所述氧化物半导体层具有比所述半导体层的氧浓度高的氧浓度。
11.根据权利要求8所述的半导体装置，其中所述氧化物半导体层的载流子浓度低于1×1017/cm3。
12.根据权利要求8所述的半导体装置，其中所述半导体层的电导率高于1.0×10-3S/cm。
13.根据权利要求8所述的半导体装置，其中所述氧化物半导体层中的钠浓度为5×1019/cm3以下。
14.根据权利要求8所述的半导体装置，其中所述第一缓冲层及所述第二缓冲层中的每一个的所述载流子浓度为1×1018/cm3以上。
15.根据权利要求8所述的半导体装置，其中所述半导体装置是选自招贴、广告、电子书籍、电视装置、数码相框、游戏机及电话机中的一种。
16.一种半导体装置，包括：
栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的源电极层及漏电极层；
所述源电极层及所述漏电极层上的氧化物半导体层；
所述氧化物半导体层上的半导体层；以及
所述半导体层上的导电层，
其中所述氧化物半导体层接触于所述栅极绝缘层和所述源电极层及所述漏电极层的侧面部，
所述半导体层的电导率高于所述氧化物半导体层的电导率，
所述导电层的电导率高于所述氧化物半导体层的电导率及所述半导体层的电导率，
并且所述氧化物半导体层和所述源电极层及所述漏电极层彼此电连接。
17.根据权利要求16所述的半导体装置，其中所述氧化物半导体层至少包含铟、镓及锌中的一种。
18.根据权利要求16所述的半导体装置，
其中所述半导体层是至少包含铟、镓及锌中的一种的氧化物半导体层，
并且所述氧化物半导体层具有比所述半导体层的氧浓度高的氧浓度。
19.根据权利要求16所述的半导体装置，其中所述氧化物半导体层的载流子浓度低于1×1017/cm3。
20.根据权利要求16所述的半导体装置，其中所述半导体层的电导率高于1.0×10-3S/cm。
21.根据权利要求16所述的半导体装置，其中所述氧化物半导体层中的钠浓度为5×1019/cm3以下。
22.根据权利要求16所述的半导体装置，
其中所述半导体层具有设置在所述氧化物半导体层接触于所述栅极绝缘层的区域的一部分上的凹部，
并且所述导电层仅形成在所述凹部上。
23.根据权利要求16所述的半导体装置，其中所述导电层使用金属材料铟、镓或锌，包含所述金属材料作为主要成分的合金材料，或包含所述金属材料的氧化物或氮化物形成。
24.根据权利要求16所述的半导体装置，其中所述导电层遮蔽对所述氧化物半导体层的光。
25.根据权利要求16所述的半导体装置，其中所述半导体装置是选自招贴、广告、电子书籍、电视装置、数码相框、游戏机及电话机中的一种。
26.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成导电膜；
对所述导电膜进行蚀刻形成源电极层及漏电极层；
在所述栅极绝缘层、所述源电极层及所述漏电极层上通过溅射法形成第一氧化物半导体膜；
在所述第一氧化物半导体膜上通过溅射法形成第二氧化物半导体膜；以及
对所述第一氧化物半导体膜及所述第二氧化物半导体膜进行蚀刻形成氧化物半导体层及半导体层，
其中将所述氧化物半导体层设置为接触于所述栅极绝缘层、所述源电极层及所述漏电极层的上面和所述源电极层及所述漏电极层的侧面部，
所述半导体层设置在所述氧化物半导体层上，
所述氧化物半导体层位于所述栅电极层与所述半导体层之间，
所述氧化物半导体层的整体重叠于所述栅电极层，
使形成所述第二氧化物半导体膜的氧气体流量对成膜气体整体的比率低于形成所述第一氧化物半导体膜的氧气体流量对成膜气体整体的比率。
27.根据权利要求26所述的半导体装置的制造方法，其中形成所述第一氧化物半导体膜的氧气体流量的比率为10体积％以上，并且形成所述第二氧化物半导体膜的氧气体流量的比率为低于10体积％。
28.根据权利要求26所述的半导体装置的制造方法，
其中所述第一氧化物半导体膜在氩气体和氧气体气氛下形成，
并且所述第二氧化物半导体膜在氩气体气氛下形成。
29.根据权利要求26所述的半导体装置的制造方法，其中所述第一氧化物半导体膜和所述第二氧化物半导体膜分别至少包含铟、镓及锌中的一种。
30.根据权利要求26所述的半导体装置的制造方法，还包括在所述半导体层上形成导电层的步骤，
其中所述导电层使用金属材料铟、镓或锌，包含所述金属材料作为主要成分的合金材料，或包含所述金属材料的氧化物或氮化物形成。
CN200910221306.9A 2008-11-13 2009-11-11 半导体装置及其制造方法 Active CN101740634B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008291228 2008-11-13
JP2008-291228 2008-11-13

Publications (2)

Publication Number Publication Date
CN101740634A CN101740634A (zh) 2010-06-16
CN101740634B true CN101740634B (zh) 2015-08-12

Family

ID=42164364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910221306.9A Active CN101740634B (zh) 2008-11-13 2009-11-11 半导体装置及其制造方法

Country Status (5)

Country Link
US (5) US8058647B2 (zh)
JP (7) JP5476098B2 (zh)
KR (4) KR101665954B1 (zh)
CN (1) CN101740634B (zh)
TW (3) TWI536577B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI356963B (en) * 2007-12-18 2012-01-21 Prime View Int Co Ltd Electrophoretic display device
TWI606520B (zh) 2008-10-31 2017-11-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI595297B (zh) 2008-11-28 2017-08-11 半導體能源研究所股份有限公司 液晶顯示裝置
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102640041A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 液晶显示装置
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101883802B1 (ko) * 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP5744366B2 (ja) 2010-04-12 2015-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
KR20130030295A (ko) 2010-07-02 2013-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20120024241A (ko) * 2010-09-06 2012-03-14 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
IT1402406B1 (it) * 2010-10-22 2013-09-04 St Microelectronics Srl Metodo di fabbricazione di un dispositivo sensore di una sostanza gassosa di interesse.
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102001577B1 (ko) 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
TWI416737B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
KR20120092386A (ko) * 2011-02-11 2012-08-21 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012144165A1 (ja) 2011-04-18 2012-10-26 シャープ株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
KR102316107B1 (ko) * 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR20140001634A (ko) * 2012-06-28 2014-01-07 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 표시 패널 및 이의 제조 방법
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
JP5946130B2 (ja) * 2012-07-03 2016-07-05 国立大学法人東京工業大学 アモルファス酸化物半導体を活性層とした薄膜トランジスタ構造とその製造方法
CN102832254B (zh) * 2012-09-10 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
KR102039102B1 (ko) * 2012-12-24 2019-11-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN110137181A (zh) 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
CN103151389B (zh) * 2013-03-11 2016-02-24 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP2015035506A (ja) * 2013-08-09 2015-02-19 株式会社東芝 半導体装置
KR102180511B1 (ko) 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104157611B (zh) * 2014-08-21 2017-04-05 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR102448587B1 (ko) 2016-03-22 2022-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
CN114864381A (zh) 2016-05-20 2022-08-05 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
KR102000829B1 (ko) * 2017-09-07 2019-07-16 한양대학교 산학협력단 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법
KR20210007074A (ko) * 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6437057A (en) 1987-07-15 1989-02-07 Ibm Thin film field effect transistor
KR0133536B1 (en) * 1989-03-24 1998-04-22 Lg Electronics Inc Amorphous silicon thin film transistor with dual gates and
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR0133536Y1 (ko) 1996-04-13 1999-03-30 홍평우 케익 받침구조
JP4170454B2 (ja) * 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100317641B1 (ko) * 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) * 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004103719A (ja) * 2002-09-06 2004-04-02 Canon Inc 有機半導体素子
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7593061B2 (en) * 2004-06-22 2009-09-22 Sarnoff Corporation Method and apparatus for measuring and/or correcting audio/visual synchronization
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
WO2006062217A1 (en) 2004-12-06 2006-06-15 Semiconductor Energy Laboratory Co., Ltd. Organic field-effect transistor and semiconductor device including the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US8762530B2 (en) * 2006-09-11 2014-06-24 Fujitsu Limited Peer-to-peer network with paid uploaders
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100829570B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4785721B2 (ja) 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI606520B (zh) 2008-10-31 2017-11-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
KR101601647B1 (ko) 2016-03-09
US20140252348A1 (en) 2014-09-11
JP5476098B2 (ja) 2014-04-23
JP2021052207A (ja) 2021-04-01
US9559212B2 (en) 2017-01-31
KR20140135674A (ko) 2014-11-26
TWI536577B (zh) 2016-06-01
CN101740634A (zh) 2010-06-16
JP6813650B2 (ja) 2021-01-13
US20150333185A1 (en) 2015-11-19
US20130001545A1 (en) 2013-01-03
JP6074458B2 (ja) 2017-02-01
KR20100054105A (ko) 2010-05-24
KR20170015856A (ko) 2017-02-09
JP2010141304A (ja) 2010-06-24
KR20140135673A (ko) 2014-11-26
US9112038B2 (en) 2015-08-18
JP2018160698A (ja) 2018-10-11
TW201034190A (en) 2010-09-16
US8298858B2 (en) 2012-10-30
TW201603283A (zh) 2016-01-16
TW201624719A (zh) 2016-07-01
JP2014132670A (ja) 2014-07-17
JP2015188098A (ja) 2015-10-29
TWI502739B (zh) 2015-10-01
JP5753914B2 (ja) 2015-07-22
US8058647B2 (en) 2011-11-15
JP2020025130A (ja) 2020-02-13
US8748887B2 (en) 2014-06-10
TWI656645B (zh) 2019-04-11
US20120058600A1 (en) 2012-03-08
KR101665954B1 (ko) 2016-10-24
KR101968895B1 (ko) 2019-04-15
JP2017103465A (ja) 2017-06-08
JP6370411B2 (ja) 2018-08-08
KR101872673B1 (ko) 2018-07-02
US20100117078A1 (en) 2010-05-13
JP6616462B2 (ja) 2019-12-04

Similar Documents

Publication Publication Date Title
CN101740634B (zh) 半导体装置及其制造方法
CN101752425B (zh) 半导体装置及其制造方法
CN101714547B (zh) 显示装置
CN101794822B (zh) 半导体装置及其制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN102779844B (zh) 半导体装置及其制造方法
CN102569189B (zh) 半导体装置的制造方法
JP2021100144A (ja) 半導体装置
CN101740632B (zh) 半导体装置及其制造方法
CN101640221B (zh) 半导体装置以及半导体装置的制造方法
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
CN101866952B (zh) 半导体装置及其制造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN103928476A (zh) 显示装置及其制造方法
CN101859799A (zh) 半导体装置及该半导体装置的制造方法
CN102160184A (zh) 显示装置
CN101901838A (zh) 半导体装置及该半导体装置的制造方法
CN101859798A (zh) 半导体装置以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant