TWI582993B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI582993B
TWI582993B TW102141893A TW102141893A TWI582993B TW I582993 B TWI582993 B TW I582993B TW 102141893 A TW102141893 A TW 102141893A TW 102141893 A TW102141893 A TW 102141893A TW I582993 B TWI582993 B TW I582993B
Authority
TW
Taiwan
Prior art keywords
film
oxide
oxide semiconductor
oxide film
electrode
Prior art date
Application number
TW102141893A
Other languages
English (en)
Other versions
TW201427016A (zh
Inventor
徳永肇
肥塚純一
岡崎健一
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201427016A publication Critical patent/TW201427016A/zh
Application granted granted Critical
Publication of TWI582993B publication Critical patent/TWI582993B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Description

半導體裝置
本發明涉及一種物體、方法、製造方法、製程(process)、機器(machine)、產品(manufacture)或物質組成(composition of matter)。本發明尤其涉及一種半導體裝置、顯示裝置、發光裝置以及上述裝置的驅動方法或其製造方法。
注意,在本說明書中,半導體裝置是指能夠藉由利用半導體特性工作的所有裝置,因此,電晶體、半導體電路、記憶體裝置、攝像裝置、顯示裝置、電光裝置及電子裝置等都是半導體裝置。
使用半導體薄膜製造電晶體的技術備受矚目。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置等電子裝置。作為可以用於電晶體的半導體薄膜,矽類半導體材料被廣泛地周知。但是,作為其他材料,氧化物半導體受到關注。
例如,已公開有一種作為電晶體的通道形成 區使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
另外,已知氧化物半導體在製程中發生氧脫離而形成氧缺陷(參照專利文獻2)。
[專利文獻1]日本專利申請公開2006-165528號公報
[專利文獻2]日本專利申請公開2011-222767號公報
氧化物半導體膜中形成的氧缺陷形成定域能階,其導致使用該氧化物半導體膜的電晶體等半導體裝置的電特性降低。
另外,在氧化物半導體膜中的氧化物半導體膜與絕緣膜層疊的介面附近容易形成起因於氧缺陷的介面能階。介面能階的增加會導致載子的散射或俘獲,從而導致電晶體的場效移動率降低及關態電流(off-state current)增加。此外,介面能階的增加會導致電晶體的臨界電壓變動而導致電特性偏差增大。由此,介面能階的增加會導致電晶體的電特性劣化而降低電晶體的可靠性。
本發明的一個方式的目的之一是提供一種定域能階密度小的氧化物半導體。另外,本發明的一個方式的目的之一是提供一種電特性偏差小的半導體裝置。另外,本發明的一個方式的目的之一是提供一種可靠性高且具有穩定的電特性的半導體裝置。此外,本發明的一個方 式的目的之一是提供一種電特性良好的半導體裝置。
另外,本發明的一個方式的目的之一是提供一種臨界電壓變動少或偏差少的半導體裝置。另外,本發明的一個方式的目的之一是提供一種移動率降低較少的半導體裝置。另外,本發明的一個方式的目的之一是提供一種關態電流的增加較少的半導體裝置。另外,本發明的一個方式的目的之一是提供一種劣化少的半導體裝置。
注意,這些課題的記載並不妨礙其他課題的存在。此外,本發明的一個方式並不需要解決所有上述課題。另外,說明書、圖式以及申請專利範圍等的記載中顯然存在上述課題以外的課題,可以從說明書、圖式以及申請專利範圍等的記載中獲得上述課題以外的課題。
以接觸於形成有通道的氧化物半導體膜的方式形成含有一種以上該氧化物半導體膜所含有的金屬元素的氧化物膜。該氧化物膜與氧化物半導體膜的多層膜不容易在該多層膜的介面形成介面能階。
藉由至少在氧化物半導體膜的頂面上設置氧化物膜,具體地,藉由以接觸於氧化物半導體膜的頂面的方式設置含有一種以上該氧化物半導體膜所含有的金屬元素的氧化物膜,可以減少該氧化物半導體膜的上側介面的介面能階。
藉由採用上述方法,例如與在氧化物半導體膜上設置絕緣膜的情況相比,可以抑制介面能階的形成。
另外,作為與氧化物半導體膜接觸的氧化物 膜使用電子親和力比氧化物半導體膜的電子親和力小的材料。藉由採用該結構,流過通道的電子幾乎不會移動到與氧化物半導體膜接觸的氧化物膜中,而主要在氧化物半導體膜中移動。也就是說,即便形成於氧化物膜的外側的絕緣膜與氧化物膜的介面存在能階,該能階也幾乎不會對電子的移動造成影響。
也就是說,雖然在氧化物膜與絕緣膜的介面附近有可能形成起因於雜質或缺陷的陷阱能階,但是藉由在絕緣膜與氧化物半導體膜之間設置氧化物膜,可以使氧化物半導體膜遠離該陷阱能階。
另外,藉由在與氧化物半導體膜接觸的氧化物膜與絕緣膜之間還設置氧化物膜,可以使氧化物半導體膜進一步遠離上述陷阱能階。另外,較佳的是設置於與氧化物半導體膜接觸的氧化物膜與絕緣膜之間氧化物膜含有一種以上與構成接觸於氧化物半導體膜的氧化物膜的金屬元素相同的金屬元素。
另外,較佳的是設置於與氧化物半導體膜接觸的氧化物膜與絕緣膜之間的氧化物膜具有比與氧化物半導體膜接觸的氧化物膜的電子親和力小的電子親和力。
本發明的一個方式是一種半導體裝置,其包括:第一電極;第一絕緣膜;氧化物半導體膜及第一氧化物膜層疊而成的多層膜;第二電極;第三電極;以及第二氧化物膜。第一絕緣膜設置於第一電極上。多層膜隔著第一絕緣膜與第一電極重疊地設置。第二電極及第三電極以 接觸於多層膜的一部分的方式設置。第二氧化物膜以接觸於多層膜、第二電極及第三電極的頂面的方式設置。
另外,在上述半導體裝置中,作為多層膜,不僅可以採用在氧化物半導體膜的頂面上設置氧化物膜的結構,還可以採用在氧化物半導體膜的頂面及底面上設置氧化物膜的結構。
本發明的一個方式是一種半導體裝置,其包括:第一電極;第一絕緣膜;氧化物半導體膜、第一氧化物膜及第二氧化物膜層疊而成的多層膜;第二電極;第三電極;以及第三氧化物膜。第一絕緣膜設置於第一電極上。多層膜隔著第一絕緣膜與第一電極重疊地設置。第二電極及第三電極以接觸於多層膜的一部分的方式設置。第三氧化物膜以接觸於多層膜、第二電極及第三電極的頂面的方式設置。
另外,本發明的一個方式中還可以設置有如下絕緣膜,該絕緣膜接觸於與多層膜、第二電極以及第三電極的頂面接觸的氧化物膜的頂面。該絕緣膜採用單層結構或疊層結構並較佳為至少包括含有比滿足化學計量組成的氧更多的氧的氧化物絕緣膜。藉由設置該絕緣膜,可以以利用半導體裝置的製程中的熱處理將該氧化物絕緣膜含有的氧供應給氧化物半導體膜,由此可以修復該氧化物半導體膜中的氧缺陷。
另外,第一電極可以用作閘極電極,第二電極和第三電極中的一方可以用作源極電極,第二電極和第 三電極中的另一方可以用作汲極電極。
根據本發明的一個方式可以提供定域能階密度小的氧化物半導體。
根據本發明的一個方式可以提供電特性偏差小的半導體裝置。
根據本發明的一個方式可以提供可靠性高且具有穩定的電特性的半導體裝置。
根據本發明的一個方式可以提供電特性良好的半導體裝置。
100‧‧‧電晶體
101‧‧‧基板
102‧‧‧絕緣膜
103‧‧‧多層膜
103a‧‧‧氧化物半導體膜
103b‧‧‧氧化物膜
103c‧‧‧氧化物膜
103d‧‧‧氧化物膜
104a‧‧‧源極電極
104b‧‧‧汲極電極
105‧‧‧氧化物膜
106‧‧‧閘極絕緣膜
107a‧‧‧氧化物絕緣膜
107b‧‧‧氧化物絕緣膜
108‧‧‧氮化物絕緣膜
109a‧‧‧低電阻區域
109b‧‧‧低電阻區域
110‧‧‧閘極電極
120‧‧‧絕緣膜
121‧‧‧導電膜
150‧‧‧電晶體
182‧‧‧Ec
183a‧‧‧Ec
183b‧‧‧Ec
183c‧‧‧Ec
185‧‧‧Ec
186‧‧‧Ec
191‧‧‧陷阱能階
192‧‧‧陷阱能階
700‧‧‧基板
719‧‧‧發光元件
720‧‧‧絕緣膜
721‧‧‧絕緣膜
731‧‧‧端子
732‧‧‧FPC
733a‧‧‧佈線
733b‧‧‧佈線
733c‧‧‧佈線
734‧‧‧密封材料
735‧‧‧驅動電路
736‧‧‧驅動電路
737‧‧‧圖元
741‧‧‧電晶體
742‧‧‧電容器
743‧‧‧開關元件
744‧‧‧信號線
750‧‧‧圖元
751‧‧‧電晶體
752‧‧‧電容器
753‧‧‧液晶元件
754‧‧‧掃描線
755‧‧‧信號線
781‧‧‧電極
782‧‧‧發光層
783‧‧‧電極
784‧‧‧隔壁
785a‧‧‧中間層
785b‧‧‧中間層
785c‧‧‧中間層
785d‧‧‧中間層
786a‧‧‧發光層
786b‧‧‧發光層
786c‧‧‧發光層
791‧‧‧電極
792‧‧‧絕緣膜
793‧‧‧液晶層
794‧‧‧絕緣膜
795‧‧‧隔離物
796‧‧‧電極
797‧‧‧襯底
1000‧‧‧靶材
1001‧‧‧離子
1002‧‧‧濺射粒子
1003‧‧‧氧化物半導體膜
1004‧‧‧非晶膜
1005‧‧‧電漿
3501‧‧‧佈線
3502‧‧‧佈線
3503‧‧‧電晶體
3504‧‧‧液晶元件
3510‧‧‧佈線
3510_1‧‧‧佈線
3510_2‧‧‧佈線
3511‧‧‧佈線
3515_1‧‧‧塊
3515_2‧‧‧塊
3516‧‧‧塊
3521‧‧‧電晶體
3522‧‧‧電極
3523‧‧‧電極
3524‧‧‧液晶
3525‧‧‧濾色片
3526‧‧‧佈線
9000‧‧‧移動電話
9030‧‧‧外殼
9031‧‧‧外殼
9032‧‧‧顯示面板
9033‧‧‧揚聲器
9034‧‧‧麥克風
9035‧‧‧操作鍵
9036‧‧‧指向裝置
9037‧‧‧相機鏡頭
9038‧‧‧外部連接端子
9040‧‧‧太陽能電池單元
9041‧‧‧外部儲存槽
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9200‧‧‧電腦
9201‧‧‧主體
9202‧‧‧框體
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9600‧‧‧平板終端
9630‧‧‧框體
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧卡子
9634‧‧‧開關
9635‧‧‧電源開關
9636‧‧‧開關
9638‧‧‧操作鍵面板
9639‧‧‧按鈕
在圖式中:圖1A至圖1D是說明電晶體的一個例子的俯視圖及剖面圖;圖2A和圖2B是說明多層膜的能帶結構的圖;圖3A至圖3E是說明半導體裝置的製造方法的一個例子的剖面圖;圖4A和圖4B是示出濺射粒子從靶材剝離的情況的圖;圖5A和圖5B是示出In-Ga-Zn氧化物的結晶結構一個例子的圖;圖6A和6B是示出濺射粒子到達被形成面並沉積的情況的圖; 圖7A和圖7B是說明多層膜的端部剖面形狀的一個例子的圖;圖8是說明電晶體的一個例子的剖面圖;圖9A至圖9D是說明電晶體的一個例子的俯視圖及剖面圖;圖10A和圖10B是說明多層膜的能帶結構的圖;圖11A和圖11B是說明多層膜的能帶結構的圖;圖12A至圖12E是說明半導體裝置的製造方法的一個例子的剖面圖;圖13A至圖13D是說明多層膜的端部剖面形狀的一個例子的圖;圖14是說明電晶體的一個例子的剖面圖;圖15是說明能夠用於顯示裝置的像素電路的一個例子的圖;圖16A至圖16C是說明顯示裝置的一個例子的圖;圖17A和圖17B是說明顯示裝置的一個例子的圖;圖18是說明能夠用於顯示裝置的像素電路的一個例子的圖;圖19A至圖19C是說明顯示裝置的一個例子的圖;圖20A至圖20C是示出電子裝置的一個例子的圖;圖21是示出電子裝置的一個例子的圖;圖22是示出多層膜的ToF-SIMS分析結果的圖;圖23A和圖23B是示出多層膜的CPM測定結果的圖; 圖24是說明多層膜的能帶結構的圖;圖25是說明多層膜的能帶結構的圖;圖26A至圖26C是說明根據實施方式的觸控感測器的圖;圖27A和圖27B是說明具有根據實施方式的觸控感測器的像素的圖;圖28A和圖28B是說明根據實施方式的觸控感測器及像素的工作的圖;圖29是說明根據實施方式的觸控感測器及像素的工作的圖;圖30A至圖30C是說明根據實施方式的像素的結構的圖;圖31是說明電晶體的Vg-Id特性的圖。
下面,參照圖式對本發明的實施方式進行詳細說明。但是,本發明不侷限於以下說明,所屬技術領域的普通技術人員可以很容易地理解一個事實,就是其方式及其詳細內容可以被變換為各種各樣的形式。此外,本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。注意,當利用圖式說明發明結構時,在不同的圖式中共同使用表示相同目標的元件符號。另外,有時使用相同的陰影圖案表示相同的部分,而不特別附加標記。
另外,為了便於理解,有時圖式等中示出的 各構成的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此,所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。例如,在實際的製程中,有時由於蝕刻等處理光阻遮罩等被無意地蝕刻,但是為了便於理解有時對其進行省略。另外,即便沒有明確地記載,該光阻遮罩在蝕刻後被去除。
第一、第二等附加的序數詞是為了避免結構要素的混同而使用的,其並不表示製程順序或者層疊順序等的順序。
另外,電壓大多指某個電位與標準電位(例如,接地電位(GND)或源電位)之間的電位差。因此,也可以將電壓稱為電位。
注意,在本說明書等中,“電連接”包括隔著“具有某種電作用的元件”連接的情況。這裡,“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受,就對其沒有特別的限制。因此,即便記載為“電連接”,在實際電路中有時存在沒有物理連接的部分而只是佈線延伸的情況。
另外,由於“源極”及“汲極”的功能根據工作條件等相互調換,如採用不同極性的電晶體時或在電路工作中電流的方向變化時等,因此很難限定哪個是“源極”哪個是“汲極”。因此,在本說明書中,可以將“源極”和“汲極”互相調換地使用。
另外,在本說明書等中,“電極”或“佈線”不在 功能上限定其構成要素。例如,有時將“電極”用作“佈線”的一部分,反之亦然。再者,“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
實施方式1
在本實施方式中,以電晶體100為例對半導體裝置的一個方式進行說明。
<半導體裝置的結構例子>
圖1A至圖1D示出半導體裝置的一個方式的電晶體100。電晶體100是底閘極型電晶體的一種。圖1A是電晶體100的俯視圖。另外,圖1B是沿著圖1A中的點劃線A1-A2的剖面圖,圖1C是沿著圖1A中的點劃線B1-B2的剖面圖。另外,圖1D是被圖1B所示的點劃線圓圍繞的區域的放大圖。另外,在圖1A中,省略部分構成要素的記載。
電晶體100包括:設置於基板101上的閘極電極110;設置於閘極電極110上的閘極絕緣膜106;設置於閘極絕緣膜106上的多層膜103;設置於多層膜103上的源極電極104a、汲極電極104b;以及設置於多層膜103、源極電極104a及汲極電極104b上的氧化物膜105。注意,在基板101與閘極電極110之間可以設置用作基底絕緣膜的絕緣膜。
多層膜103至少包括氧化物半導體膜103a和 氧化物膜103b。另外,多層膜103隔著閘極絕緣膜106與閘極電極110重疊。在本實施方式中的多層膜103中:接觸於閘極絕緣膜106設置有氧化物半導體膜103a,在氧化物半導體膜103a上設置有氧化物膜103b。另外,多層膜103的疊層結構不侷限於此,也可以採用在氧化物膜103b上設置有氧化物半導體膜103a的結構。
另外,根據用於源極電極104a及汲極電極104b的導電膜的種類,有時多層膜103的一部分中的氧被奪取或者導電膜中的元素的一部分擴散至多層膜103中,而使多層膜103中形成低電阻區域109a及低電阻區域109b。在圖1B及圖1C中,低電阻區域109a及低電阻區域109b是多層膜103中的接觸於源極電極104a及汲極電極104b的介面附近的區域(多層膜103的虛線與源極電極104a及汲極電極104b之間的區域)。低電阻區域109a及低電阻區域109b的一部分或整個低電阻區域109a及低電阻區域109b用作源極區域及汲極區域。
在圖1A中,將與閘極電極110重疊的區域中的源極電極104a和汲極電極104b之間的間隔稱為通道長度。注意,在電晶體包括源極區域及汲極區域的情況下,也可以將與閘極電極110重疊的區域中的低電阻區域109a和低電阻區域109b之間的間隔稱為通道長度。
在多層膜103中,將與閘極電極110重疊且由源極電極104a與汲極電極104b夾持的區域稱為通道形成區(參照圖1B)。另外,將通道形成區中電流主要流 過的區域稱為通道區。這裡,通道區是指通道形成區中的氧化物半導體膜103a的部分。
另外,在多層膜103中,根據氧化物半導體膜103a及氧化物膜103b所使用的材料,有時無法明確地確認氧化物半導體膜103a及氧化物膜103b的界線。此外,多層膜103及氧化物膜105也根據所使用的材料,有時無法明確地確認多層膜103及氧化物膜105的界線。因此,在圖1A至圖1D中,以虛線表示氧化物半導體膜103a、氧化物膜103b及氧化物膜105的界線。
另外,多層膜103在電晶體100的通道長度方向及通道寬度方向上比閘極電極110小(參照圖1A至圖1C)。藉由採用該形狀,可以抑制來自基板101的背面的光入射到多層膜103,由此可以提高電晶體100的可靠性。注意,多層膜103的形狀不侷限於圖1A至圖1C所示的形狀。例如,多層膜103也可以在電晶體100的通道長度方向上大於閘極電極110。
另外,氧化物膜105接觸於多層膜103(圖1A至圖1D中的氧化物膜103b)、源極電極104a及汲極電極104b的頂面。
另外,較佳的是在氧化物膜105上設置用作保護絕緣膜的絕緣膜120。絕緣膜120可以為單層結構或疊層結構並較佳為包括含有比滿足化學計量組成的氧更多的氧的氧化物絕緣膜。尤其較佳為採用氧化物絕緣膜107a、氧化物絕緣膜107b及氮化物絕緣膜108的疊層結 構作為絕緣膜120。另外,當作為絕緣膜120採用該疊層結構時,較佳的是氧化物絕緣膜107b為含有比滿足化學計量組成的氧更多的氧的氧化物絕緣膜。如此,利用電晶體100的製程中的加熱處理可以將該氧化物絕緣膜含有的氧供應給氧化物半導體膜,由此可以修復該氧化物半導體膜中的氧缺陷。由此,可以提高電晶體100的可靠性。
〈多層膜及接觸於多層膜的氧化物膜〉
下面,對多層膜103與多層膜103所包括的氧化物半導體膜103a及氧化物膜103b以及氧化物膜105進行說明。
氧化物半導體膜103a及氧化物膜103b含有In和Ga中的一方或者兩者。典型地,可以舉出In-Ga氧化物(含有In和Ga的氧化物)、In-Zn氧化物(含有In和Zn的氧化物)、In-M-Zn氧化物(含有In、元素M及Zn的氧化物,其中元素M為選自Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf中的1種以上的元素。)。
另外,接觸於氧化物半導體膜103a的氧化物膜103b較佳為使用含有一種以上與構成氧化物半導體膜103a的金屬元素相同的金屬元素的材料形成。藉由採用該材料,可以使氧化物半導體膜103a與氧化物膜103b之間的介面不容易形成介面能階。由此,介面中的載子的散射及俘獲得到降低,而可以提高電晶體的場效移動率。另外,可以減少電晶體的臨界電壓偏差。
在氧化物半導體膜103a及氧化物膜103b的形成製程中,藉由在惰性氣體氛圍、氧化氣體氛圍或減壓下連續地進行成膜而不使其中途暴露於大氣中,可以進一步減少氧化物半導體膜103a與氧化物膜103b之間的介面能階。
氧化物半導體膜103a的厚度為3nm以上且200nm以下,較佳為3nm以上且100nm以下,更佳為3nm以上且50nm以下。另外,氧化物膜103b的厚度為3nm以上且50nm以下,較佳為3nm以上且20nm以下。
另外,本實施方式所示的電晶體100具有源極電極104a及汲極電極104b與氧化物膜103b接觸的結構。為了降低源極電極104a及汲極電極104b與氧化物半導體膜103a的連接電阻,較佳為盡可能地將氧化物膜103b形成得較薄。
另外,當氧化物半導體膜103a為In-M-Zn氧化物且氧化物膜103b也為In-M-Zn氧化物時,將氧化物膜103b設定為In:M:Zn=x1:y1:z1[原子數比],將氧化物半導體膜103a設定為In:M:Zn=x2:y2:z2[原子數比],選擇y1/x1比y2/x2大的氧化物半導體膜103a及氧化物膜103b。注意,元素M是與氧的鍵合力比In與氧的鍵合力大的金屬元素,例如可以舉出Al、Ti、Ga、Y、Zr、Sn、La、Ce、Nd或Hf等。較佳的是,選擇y1/x1比y2/x2大1.5倍以上的氧化物半導體膜103a及氧化物膜103b。更佳的是選擇y1/x1比y2/x2大2倍以上的氧化物半導體膜 103a及氧化物膜103b。進一步較佳的是,選擇y1/x1比y2/x2大3倍以上的氧化物半導體膜103a及氧化物膜103b。此時,在氧化物半導體膜103a中,當y1為x1以上時可以使電晶體具有穩定的電特性,因此是較佳的。但是,當y1為x1的3倍以上時,電晶體的場效移動率下降,因此y1較佳為x1以上且小於x1的3倍。藉由作為氧化物膜103b採用上述結構,可以使氧化物膜103b成為與氧化物半導體膜103a相比不容易生成氧缺陷的膜。
另外,當氧化物半導體膜103a為In-M-Zn氧化物時,In與M的原子數比率較佳為In為25原子%以上、M低於75原子%,更佳為In為34原子%以上、M低於66原子%。另外,當氧化物膜103b為In-M-Zn氧化物時,In與M的原子數比率較佳為In低於50原子%、M為50原子%以上,更佳為In低於25原子%、M為75原子%以上。
例如,作為氧化物半導體膜103a,可以使用以In:Ga:Zn=1:1:1或3:1:2的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物半導體膜,作為氧化物膜103b,可以使用以In:Ga:Zn=1:3:2、1:6:4或1:9:6的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜。另外,氧化物半導體膜103a及氧化物膜103b的原子數比作為誤差包括上述原子數比的±20%的變動。
為了使使用多層膜103的電晶體具有穩定的電特性,較佳的是降低氧化物半導體膜103a中的氧缺陷 及雜質濃度來使氧化物半導體膜103a成為本質或者實質上本質半導體膜。尤其較佳的是使氧化物半導體膜103a中的通道形成區變為本質或者實質上本質。具體地,使氧化物半導體膜103a的載子密度低於1×1017/cm3、低於1×1015/cm3或者低於1×1013/cm3
此外,在氧化物半導體膜103a中,氫、氮、碳、矽以及主要成分以外的金屬元素成為雜質。為了降低氧化物半導體膜103a中的雜質濃度,較佳為將鄰近氧化物半導體膜103a的氧化物膜103b中的雜質濃度也降低到與氧化物半導體膜103a中的雜質濃度同樣的程度。
尤其是由於氧化物半導體膜103a中以較高的濃度含有矽,因此氧化物半導體膜103a中形成起因於矽的雜質能階。有時該雜質能階成為陷阱能階而使電晶體的電特性劣化。為了降低電晶體的電特性的劣化,使氧化物半導體膜103a的矽濃度低於1×1019atoms/cm3,較佳為低於5×1018atoms/cm3,更佳為低於1×1018atoms/cm3。另外,使氧化物半導體膜103a與氧化物膜103b之間的介面的矽濃度也在上述矽濃度範圍內。
另外,有時因氧化物半導體膜103a以高濃度包含矽及碳而使氧化物半導體膜103a的結晶性降低。因此,為了不使氧化物半導體膜103a的結晶性降低,使氧化物半導體膜103a的碳濃度低於1×1019atoms/cm3,較佳為低於5×1018atoms/cm3,更佳為低於1×1018atoms/cm3。另外,為了不使氧化物半導體膜103a的結晶性降低,使氧化物 半導體膜103a的矽濃度低於1×1019atoms/cm3,較佳為低於5×1018atoms/cm3,更佳為低於1×1018atoms/cm3
另外,在氧化物半導體膜103a中氫及氮形成施體能階,而使載子密度增大。為了使氧化物半導體膜103a實現本質或實質上本質,使利用SIMS測量的氧化物半導體膜103a中的氫濃度為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更佳為1×1019atoms/cm3以下,進一步較佳為5×1018atoms/cm3以下。另外,使利用SIMS測量的氮濃度低於5×1019atoms/cm3,較佳為5×1018atoms/cm3以下,更佳為1×1018atoms/cm3以下,進一步較佳為5×1017atoms/cm3以下。
另外,由於氧化物半導體的能帶間隙為2eV以上,使用氧化物半導體的電晶體可以使電晶體為關態時的洩漏電流(也稱為關態電流)變為極小。具體地,在通道長度為3μm、通道寬度為10μm的電晶體中,可以使關態電流低於1×10-20A,較佳為低於1×10-22A,更佳為低於1×10-24A。即,可以使開關比為20位元以上150位以下。
氧化物膜105可以適當地使用能夠用於氧化物半導體膜103a及氧化物膜103b的材料。另外,氧化物膜105的厚度為3nm以上且100nm以下,較佳為3nm以上且50nm以下。
這裡,對多層膜103中的氧化物半導體膜103a、氧化物膜103b及氧化物膜105的結晶性進行說 明。
在多層膜103中,氧化物半導體膜103a及氧化物膜103b例如可以包括非單晶。非單晶例如包括CAAC(C Axis Aligned Crystal:c軸配向結晶)、多晶、微晶、非晶。在非單晶中,非晶的缺陷態密度最高,CAAC的缺陷態密度最低。注意,將包括CAAC的氧化物半導體膜稱為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)膜。
在多層膜103中,至少氧化物半導體膜103a可以包括例如CAAC-OS膜。CAAC-OS膜例如含有c軸配向且a軸及/或b軸在宏觀上不一致的氧化物半導體。
另外,氧化物半導體膜103a例如可以含有微晶。作為微晶氧化物半導體膜,例如,包括在膜中含有1nm以上且小於10nm的大小的微晶的氧化物半導體。
另外,氧化物半導體膜103a例如可以含有非晶。非晶氧化物半導體膜例如包括具有無秩序的原子排列且沒有結晶成分的氧化物半導體。或者,非晶氧化物半導體膜例如包括整個為非晶而不具有結晶的氧化物半導體。
另外,氧化物半導體膜103a可以是CAAC-OS、微晶氧化物半導體和非晶氧化物半導體的混合膜。混合膜例如包括非晶氧化物半導體的區域、微晶氧化物半導體的區域和CAAC-OS的區域。並且,混合膜例如可以具有包括非晶氧化物半導體的區域、微晶氧化物半導體的區域和CAAC-OS的區域的疊層結構。
另外,氧化物半導體膜103a例如可以具有單晶。
氧化物半導體膜103a較佳為包括多個結晶部。結晶部的c軸較佳的是在平行於被形成面的法線向量或表面的法線向量的方向上一致。另外,不同結晶部的a軸及b軸的方向可以彼此不同。作為這種氧化物半導體膜的一個例子有CAAC-OS膜。
CAAC-OS膜是包含多個c軸配向的結晶部的氧化物半導體膜之一。
在利用透射電子顯微鏡(TEM:Transmission Electron Microscope)觀察CAAC-OS膜時,觀察不到明確的結晶部與結晶部之間的邊界,即晶界(grain boundary)。因此,在CAAC-OS膜中,不容易產生起因於晶界的電子移動率的降低。
由利用TEM所得到的大致平行於樣本面的方向上的CAAC-OS膜的影像(剖面TEM影像)可知,在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凹凸形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面,由利用TEM所得到的大致垂直於樣本面的方向上的CAAC-OS膜的影像(平面TEM影像)可知,在結晶部中金屬原子排列為三角形狀或六角形狀。但是,在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像以及平面TEM影像可知,CAAC-OS膜的結晶部具有配向性。
注意,CAAC-OS膜所包含的結晶部幾乎都是可以收容在一個邊長小於100nm的立方體內的尺寸。因此,有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納在一邊短於10nm、短於5nm或短於3nm的立方體。
使用X射線繞射(XRD:X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如,當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時,在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可知CAAC-OS膜中的結晶具有c軸配向性,並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面,當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時,在2θ為56°附近時常出現峰值。該峰值源於InGaZnO4結晶的(110)面。在此,將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時,出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面,當該樣本是CAAC-OS膜時,即使在將2θ固定為56°附近的狀態下進行掃描也不能明確地觀察到峰值。
由上述結果可知,在具有c軸配向的CAAC- OS膜中,雖然a軸及b軸的方向在結晶部之間不同,但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此,在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
在本說明書中,“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態,因此也包括-5°以上且5°以下的角度的狀態。另外,“垂直”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態,因此也包括85°以上且95°以下的角度的狀態。
注意,結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述,結晶的c軸在平行於CAAC-OS膜的被形成面或頂面的法線向量的方向上配向。由此,例如,當CAAC-OS膜的形狀因蝕刻等而發生改變時,結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外,CAAC-OS膜中的c軸配向的結晶部的分佈也可以不均勻。例如,在CAAC-OS膜的結晶部藉由從CAAC-OS膜的頂面近旁產生的結晶生長而形成的情況下,有時頂面附近的c軸配向的結晶部的比例會高於被形成面附近。另外,在對CAAC-OS膜添加雜質時,有時被添加雜質的區域變質,而部分性地形成c軸配向的結晶部的比例不同的區域。
注意,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,除了在2θ為31°附近的 峰值之外,有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是,CAAC-OS膜在2θ為31°附近出現峰值並在2θ為36°附近不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是,矽等元素因為其與氧的鍵合力比構成氧化物半導體膜的金屬元素與氧的鍵合力更強而成為從氧化物半導體膜奪取氧來使氧化物半導體膜的原子排列雜亂使得結晶性降低的主要因素。此外,鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半徑)大,當其包含在氧化物半導體膜內部時成為使氧化物半導體膜的原子排列雜亂使得結晶性降低的主要因素。注意,包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外,CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如,氧化物半導體膜中的氧缺陷有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為高純度本質或實質上高純度本質。由於高純度本質或實質上高純度本質的氧化物半導體膜中的載子發生源少,因此可以降低載子密度。因此,採用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通)。此外,高純度本質或實質上高純度本質的氧化物半 導體膜中的載子陷阱少。因此,使用該氧化物半導體膜的電晶體的電特性變動小,而成為高可靠性電晶體。此外,被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放為止需要較長時間,因此有時像固定電荷那樣動作。所以,採用雜質濃度高且缺陷能階密度高的氧化物半導體膜的電晶體有時電特性不穩定。
在使用CAAC-OS膜的電晶體中,由於可見光或紫外線光照射而造成的電特性的變化小。因此,該電晶體的可靠性高。
為了使氧化物半導體膜103a為CAAC-OS膜,較佳的是形成氧化物半導體膜103a的表面為非晶。當形成氧化物半導體膜103a的表面的結晶性較高時,氧化物半導體膜103a的結晶性容易被打亂而不容易形成CAAC-OS膜。
另外,形成氧化物半導體膜103a的表面可以與CAAC-OS膜具有相同的結晶性。當形成氧化物半導體膜103a的表面具有與CAAC-OS膜相同的結晶性時,氧化物半導體膜103a容易成為CAAC-OS膜。
另外,當氧化物半導體膜103a為CAAC-OS膜時,形成於氧化物半導體膜103a上的氧化物膜103b容易成為CAAC-OS膜。
另外,氧化物膜105也可以與氧化物半導體膜103a及氧化物膜103b同樣地包括非單晶。或者,氧化物膜105也可以是CAAC-OS膜。另外,當氧化物膜103b 為CAAC-OS膜時,形成於氧化物膜103b上的氧化物膜105容易成為CAAC-OS膜。但是,氧化物膜105也可以為非晶或微晶。
在使用多層膜103的電晶體中,由於氧化物半導體膜103a是形成有通道的層,當氧化物半導體膜103a具有高結晶性時能夠使電晶體具有穩定的電特性,因此是較佳的。
下面,對多層膜103中的定域能階密度進行說明。藉由減少多層膜103中的定域能階密度,可以使使用多層膜103的電晶體具有穩定的電特性。可以利用恆定光電流法(CPM:Constant Photocurrent Method)對多層膜103中的定域能階進行評價。
為了使電晶體具有穩定的電特性,使多層膜103中的由利用CPM測定得出的定域能階的吸收係數小於1×10-3cm-1,較佳的是使其小於3×10-4cm-1。另外,藉由使多層膜103中的由利用CPM測定得出的定域能階的吸收係數小於1×10-3cm-1,較佳為小於3×10-4cm-1,可以提高電晶體的場效移動率。另外,為了使多層膜103中的由利用CPM測定得出的定域能階的吸收係數小於1×10-3cm-1,較佳為小於3×10-4cm-1,可以將在氧化物半導體膜103a中形成定域能階的元素的矽、鍺、碳、鉿、鈦等的濃度設定為小於2×1018atoms/cm3,較佳為小於2×1017atoms/cm3
另外,CPM測定是一種如下方法:在各波長 上,在對以與作為樣本的多層膜103接觸的方式設置的電極間施加電壓的狀態下,以使光電流值保持固定的方式調整照射到電極間的樣本表面(多層膜103的表面)的光量,並根據照射光量導出吸光係數的方法。在CPM測定中,當樣本有缺陷時,對應於存在缺陷的能階的能量(用波長換算)的吸光係數增加。藉由用常數乘以該吸光係數的增加值,可以導出樣本的缺陷密度。
可以認為利用CPM測定得到的定域能階是起因於雜質或缺陷的能階。即,藉由使用由利用CPM測定得到的定域能階的吸收係數小的多層膜,可以使電晶體具有穩定的電特性。
下面,參照圖2A和圖2B所示的能帶結構圖對本實施方式中的多層膜103的功能及其效果進行說明。圖2A和圖2B示出沿著圖1B所示的點劃線C1-C2的能帶結構。
在圖2A和圖2B中,Ec182、Ec183a、Ec183b、Ec185、Ec186分別示出閘極絕緣膜106、氧化物半導體膜103a、氧化物膜103b、氧化物膜105、絕緣膜120的導帶底端的能量。
這裡,真空能階和導帶底端的能量之間的能量差(也稱為電子親和力)是真空能階與價電子帶上端之間的能量差(也稱為游離電位)減去能隙的值。另外,可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能隙。另外,真空能階與價電子帶上端 的能量差可以利用紫外線光電子能譜(UPS:Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)測量。
由於閘極絕緣膜106及絕緣膜120為絕緣物,Ec182及Ec186比Ec183a、Ec183b及Ec185更接近真空能階(電子親和力小)。
另外,Ec183b比Ec183a更接近真空能階。具體地,較佳的是使Ec183a與Ec183b之間的能量差為0.05eV以上且2eV以下。較佳的是該能量差的下限為0.1eV以上,更佳為該能量差的下限為0.15eV以上。較佳的是該能量差的上限為0.5eV以下,更佳為該能量差的上限為0.4eV以下。
在氧化物半導體膜103a與氧化物膜103b之間以及氧化物膜103b與氧化物膜105之間沒有能障,因此導帶底端的能量平緩地變化。換言之,該導帶底端的能量連續地變化。這是由於如下緣故:氧化物膜103b含有與氧化物半導體膜103a相同的元素,在氧化物半導體膜103a與氧化物膜103b之間氧彼此移動而可以形成混合層。
由此可以認為,在氧化物半導體膜103a與氧化物膜103b之間的介面以及氧化物膜103b與氧化物膜105之間的介面中不存在能階或者幾乎不存在能階。因此,在具有該能帶結構的多層膜103中,電子主要在氧化物半導體膜103a中移動。也就是說,可以認為通道區形 成於氧化物半導體膜103a中。因此,即使在與多層膜103的外側的絕緣膜之間的介面存在能階,由於該能階位於遠離通道區的位置,因此幾乎對電子的移動沒有影響。 另外,由於構成多層膜103的膜與膜之間不存在或幾乎不存在能階,所以在通道區中不會阻礙電子的移動。因此,多層膜103的氧化物半導體膜103a具有高電子移動率。
尤其是在圖2A中,當氧化物膜105與氧化物膜103b由相同的材料形成時,Ec185與Ec183b的能量相同。
如圖2A所示,雖然在氧化物膜105與絕緣膜120的介面附近可能形成因雜質或缺陷引起的陷阱能階191,但是由於氧化物膜103b及氧化物膜105的存在,可以使氧化物半導體膜103a遠離陷阱能階191。
另一方面,如上所述,在源極電極104a及汲極電極104b與多層膜103接觸的區域中,為了降低源極電極104a及汲極電極104b與氧化物半導體膜103a的連接電阻,較佳的是儘量地將氧化物膜103b形成為較薄。 但是,當氧化物膜103b形成得較薄時,存在如下問題:在通道形成區中,氧化物半導體膜103a容易受絕緣膜120一側的陷阱能階191的影響。
於是,在本發明的一個方式中在氧化物膜103b與絕緣膜120之間設置有氧化物膜105。藉由在氧化物膜103b與絕緣膜120之間設置氧化物膜105,可以在通道形成區中使氧化物半導體膜103a遠離絕緣膜120一 側的陷阱能階191,由此可以使氧化物半導體膜103a不容易受陷阱能階191的影響。
另外,當Ec183a與Ec183b的能量差較小時,有時氧化物半導體膜103a的電子越過該能量差到達陷阱能階191。當電子被陷阱能階191俘獲時,絕緣膜介面生成負電荷,而使電晶體的臨界電壓向正方向漂移。
因此,較佳的是Ec183a與Ec183b的能量差在上述能量差的範圍之內。由此,電晶體100的臨界電壓的變動減少,而可以使電晶體100的電特性良好。
另外,氧化物膜105可以使用能夠用於氧化物半導體膜103a及氧化物膜103b的材料。尤其較佳為使用含有一種以上與構成氧化物膜103b的金屬元素相同的金屬元素的材料形成氧化物膜105。由此,在氧化物膜103b與氧化物膜105之間沒有能障,而可以使導帶底端的能量平緩地變化。
為了具有如圖2A所示的能帶結構,作為氧化物半導體膜103a,使用以In:Ga:Zn=1:1:1的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物半導體膜,作為氧化物膜103b及氧化物膜105,使用以In:Ga:Zn=1:3:2的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜。
另外,較佳的是氧化物膜103b及氧化物膜105的能帶間隙比氧化物半導體膜103a的能帶間隙寬。
另外,在圖2A中,雖然氧化物膜103b及氧 化物膜105使用真空能階與導帶底端的能量的差相同的材料,但是氧化物膜105也可以使用與氧化物膜103b相比導帶底端的能量更接近真空能階的材料形成(參照圖2B)。
具體地,當作為氧化物膜103b使用以In:Ga:Zn=1:3:2的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜時,作為氧化物膜105,例如,可以使用以In:Ga:Zn=1:6:4的原子數比的In-Ga-Zn氧化物或In:Ga:Zn=1:9:4的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜。
換言之,當作為氧化物膜105和氧化物膜103b使用In-M-Zn氧化物形成時,較佳為使氧化物膜105的相對於In的元素M的原子數比大於氧化物膜103b的相對於In的元素M的原子數比。
具有圖2B所示的能帶結構的情況與具有圖2A所示的能帶結構的情況相同,在氧化物半導體膜103a與氧化物膜103b之間以及氧化物膜103b與氧化物膜105之間沒有能障,導帶底端的能量平緩地變化。換言之,該導帶底端的能量連續變化。因此,可以認為:在氧化物半導體膜103a與氧化物膜103b之間的介面以及氧化物膜103b與氧化物膜105之間的介面中不存在或幾乎不存在能階。
另外,為了減少形成於氧化物膜105與絕緣膜120的介面附近的起因於雜質或缺陷的陷阱能階191的 影響,使Ec183a與Ec183b的能量差以及Ec183b與Ec185的能量差為0.05eV以上且2eV以下。較佳的是該能量差的下限為0.1eV以上,更佳為該能量差的下限為0.15eV以上。
由上所述,在具有圖2B所示的能帶結構時,多層膜103的氧化物半導體膜103a也具有高電子移動率,而能夠實現臨界電壓的變動得到降低的電特性良好的電晶體100。
〈源極電極及汲極電極〉
源極電極104a及汲極電極104b以與多層膜103的一部分接觸的方式形成於多層膜103上。作為用於形成源極電極104a及汲極電極104b的導電材料,可以使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿(Hf)、釩(V)、鈮(Nb)、錳、鎂、鋯、鈹等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。另外,也可以使用以包含磷等雜質元素的多晶矽為代表的半導體或鎳矽化物等矽化物。對導電層的形成方法沒有特別的限制,可以使用蒸鍍法、CVD法、濺射法、旋塗法等各種形成方法。
另外,作為源極電極104a及汲極電極104b,也可以採用氧化銦錫(以下稱為“ITO”)、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化 銦錫等包含氧的導電材料。另外,也可以採用上述包含氧的導電材料與上述包含金屬元素的材料的疊層結構。
源極電極104a及汲極電極104b可以採用單層結構或兩層以上的疊層結構。例如,可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜上層疊鎢膜的兩層結構以及依次層疊鈦膜、鋁膜和鈦膜的三層結構等。此外,也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。
另外,在源極電極104a及汲極電極104b中,較佳的是至少與多層膜103接觸的部分採用能夠奪取多層膜103的一部分中的氧使其形成氧缺陷的材料。多層膜103中形成有氧缺陷的區域的載子濃度增加,使該區域低電阻化而成為低電阻區域109a及低電阻區域109b。由此,低電阻區域109a及低電阻區域109b可以用作源極區域及汲極區域。作為能夠奪取多層膜103中的氧而使其形成氧缺陷的材料的一個例子,可以舉出鎢、鈦等。
另外,根據構成多層膜103的材料及厚度,多層膜103與源極電極104a及汲極電極104b重疊的整個區域有可能成為低電阻區域109a及低電阻區域109b。
藉由在多層膜103中形成低電阻區域109a及低電阻區域109b,可以降低源極電極104a及汲極電極104b與多層膜103的接觸電阻。因此,可以實現場效移 動率、臨界電壓等電特性良好的電晶體100。
另外,當作為源極電極104a及汲極電極104b使用具有含有銅的層的多層結構時,由於銅的影響,有時氧化物膜105與絕緣膜120的介面形成介面能階。但是,藉由設置氧化物膜105,可以抑制電子被該介面能階俘獲。如此,可以製造具有穩定的電特性且佈線電阻低的電晶體100。
另外,可以使源極電極104a及汲極電極104b的厚度為10nm以上且500nm以下,較佳為50nm以上且300nm以下。
〈保護絕緣膜〉
絕緣膜120用作保護絕緣膜,可以防止或減少來自外部的雜質元素的擴散。
絕緣膜120由選自氮化鋁、氧化鋁、氮氧化鋁、氧氮化鋁、氧化鎂、氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭的材料形成。注意,在本說明書中,氮氧化物是指在其組成中氮的含量多於氧的含量的物質,而氧氮化物是指在其組成中氧的含量多於氮的含量的物質。另外,例如可以使用拉塞福背散射光譜學法(RBS:Rutherford Backscattering Spectrometry)等來測量各元素的含量。
另外,絕緣膜120可以適當地利用濺射法、 MBE(Molecular Beam Epitaxy:分子束磊晶)法、CVD(Chemical Vapor Deposition:化學氣相沉積)法、PLD(Pulsed Laser Deposition:脈衝雷射沉積)法、ALD(Atomic Layer Deposition:原子層沉積)法等形成。
像上述那樣,這裡,以氧化物絕緣膜107a、氧化物絕緣膜107b及氮化物絕緣膜108的疊層結構對絕緣膜120進行說明。
例如,可以將氧化物絕緣膜107a用作第一氧化矽膜,將氧化物絕緣膜107b用作第二氧化矽膜,將氮化物絕緣膜108用作氮化矽膜。此時,第一氧化矽膜及第二氧化矽膜中的一者或兩者可以為氧氮化矽膜。另外,氮化矽膜還可以為氮氧化矽膜。第一氧化矽膜較佳為使用缺陷密度小的氧化矽膜。具體地,由利用ESR測量的g值為2.001的信號算出的自旋密度為3×1017spins/cm3以下,較佳為5×1016spins/cm3以下的氧化矽膜。第二氧化矽膜使用含有比滿足化學計量組成的氧更多的氧的氧化矽膜,換言之,使用含有過剩氧的氧化矽膜。氮化矽膜使用氫氣體及氨氣體的釋放量少的材料。另外,該氮化矽膜可以使用不使氫、水及氧透過或者幾乎不使氫、水及氧透過的材料。另外,可以利用熱脫附譜(TDS:Thermal Desorption Spectroscopy)分析測量氫氣體及氨氣體的釋放量。
另外,含有比滿足化學計量組成的氧更多的氧的氧化物絕緣膜是指藉由加熱處理能夠釋放氧的氧化物絕緣膜。含有過剩氧的氧化矽膜是指藉由加熱處理等能夠 釋放氧的氧化矽膜。
含有過剩氧的氧化物絕緣膜可以減少氧化物半導體膜103a中的氧缺陷。氧化物半導體膜103a中的氧缺陷形成缺陷能階,其一部分成為施體能階。因此,藉由減少氧化物半導體膜103a中的氧缺陷(尤其是通道區中的氧缺陷),可以降低氧化物半導體膜103a(尤其是通道區)的載子密度,由此可以製造具有穩定的電特性的電晶體100。
這裡,藉由加熱處理釋放氧的膜有時釋放藉由TDS分析檢測出為1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(換算為氧原子數)。
此外,藉由加熱處理釋放氧的膜有時包含過氧化自由基。明確而言,上述情況是指起因於過氧化自由基的自旋密度為5×1017spins/cm3以上。另外,包含過氧化自由基的膜有時在ESR中當g值為2.01附近時具有非對稱性的信號。
另外,含有過剩氧的氧化矽膜例如可以使用由化學式SiOX(X>2)表示的每單位體積含有的氧原子數多於矽原子數的2倍的氧化矽膜。每單位體積的矽原子數及氧原子數為藉由拉塞福背散射光譜學法(RBS:Rutherford Backscattering Spectrometry)測定的值。
絕緣膜120不侷限於氧化物絕緣膜107a、氧化物絕緣膜107b及氮化物絕緣膜108的疊層結構,例 如,也可以採用將氧化物絕緣膜107b作為第一層並將氮化物絕緣膜108作為第二層的疊層結構。
另外,將絕緣膜120的厚度形成為30nm以上且1000nm以下。尤其是,可以將氧化物絕緣膜107a的厚度形成為5nm以上且150nm以下,較佳為5nm以上且50nm以下,更佳為10nm以上且30nm以下。可以將氧化物絕緣膜107b的厚度形成為30nm以上且500nm以下,較佳為150nm以上且400nm以下。可以將氮化物絕緣膜108的厚度形成為5nm以上且150nm以下,較佳為5nm以上且50nm以下,更佳為10nm以上且30nm以下。
〈閘極絕緣膜〉
閘極絕緣膜106可以採用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的一種以上的絕緣膜的單層結構或疊層結構。
作為閘極絕緣膜106,例如可以使用第一層是氮化矽膜而第二層是氧化矽膜的多層膜。在這種情況下,氧化矽膜也可以為氧氮化矽膜。另外,氮化矽膜也可以為氮氧化矽膜。具體地,由利用ESR測量的g值為2.001的信號算出的自旋密度為3×1017spins/cm3以下,較佳為5×1016spins/cm3以下的氧化矽膜。氧化矽膜較佳為使用含有過剩氧的氧化矽膜。氮化矽膜使用氫氣體及氨氣體的釋放量少的氮化矽膜。氫氣體、氨氣體的釋放量可以利用 TDS分析進行測定。
作為閘極絕緣膜106,例如可以將第一氮化矽膜作為第一層,將第二氮化矽膜作為第二層,將第三氮化矽膜作為第三層,並將氧化矽膜作為第四層。在上述的情況下,氧化矽膜也可以為氧氮化矽膜。此外,氮化矽膜也可以為氮氧化矽膜。另外,較佳的是作為第三層採用氮氧化矽膜。此時所使用的氧化矽膜及氮化矽膜可以使用上述氧化矽膜及上述氮化矽膜。另外,當作為第三層使用氮氧化矽膜時,較佳為使用膜中的懸空鍵以氮或氧飽和了的缺陷較少的氮氧化矽膜。具體地,較佳為使用由利用ESR測定的g值為2.001的信號算出的自旋密度為1.2×1018spins/cm3以下,較佳為1×1017spins/cm3以下的氮氧化矽膜。
藉由使閘極絕緣膜106及絕緣膜120中的至少一方包括含有過剩氧的氧化物絕緣膜,可以降低氧化物半導體膜103a的氧缺陷,由此可以製造具有穩定的電特性的電晶體100。
閘極絕緣膜106的厚度為5nm以上且500nm以下,較佳為10nm以上且300nm以下。
〈基板〉
雖然對可用作基板101的基板沒有較大的限制,但是基板必需至少具有足夠高的耐熱性來耐受稍後要進行的熱處理。例如,可以使用如硼矽酸鋇玻璃和硼矽酸鋁玻璃等 的玻璃基板、陶瓷基板、石英基板、藍寶石基板等。
另外,作為基板101,也可以使用如下基板:以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板;或以矽鍺等為材料的化合物半導體基板等。另外,可以使用SOI基板、在半導體基板上設置有半導體元件的基板等。
另外,作為基板101也可以使用撓性基板(撓性基板)。當使用撓性基板時,既可以在撓性基板上直接製造電晶體或電容元件等,又可以在其他製造基板上製造電晶體或電容元件等之後剝離該電晶體而將它轉置到撓性基板上。另外,較佳的是在製造基板與電晶體或電容元件等之間設置剝離層,以從製造基板剝離電晶體而將電晶體轉置到撓性基板上。
〈閘極電極〉
作為用於形成閘極電極110的導電材料,可以使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。此外,也可以使用以包含磷等雜質元素的多晶矽為代表的半導體以及鎳矽化物等矽化層。對導電膜的形成方法也沒有特別的限制,可以使用蒸鍍法、CVD法、濺射法、旋塗法等各種成膜方法。
另外,作為閘極電極110,也可以應用如氧化 銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等的包含氧的導電材料。另外,也可以採用上述包含氧的導電材料與上述包含金屬元素的疊層結構。
閘極電極110也可以採用單層結構或兩層以上的疊層結構。例如,可以採用:含有矽的鋁膜的單層結構;在鋁膜上層疊鈦膜的雙層結構;在氮化鈦膜上層疊鈦膜的雙層結構;在氮化鈦膜上層疊鎢膜的雙層結構;在氮化鉭膜上層疊鎢膜的雙層結構;鈦膜、在該鈦膜上層疊鋁膜並在該鋁膜上形成鈦膜的三層結構等。此外,也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜、組合鋁與上述元素中的多種的合金膜或氮化物膜。
另外,可以在閘極電極110與閘極絕緣膜106之間設置In-Ga-Zn氧氮化物膜、In-Sn氧氮化物膜、In-Ga氧氮化物膜、In-Zn氧氮化物膜、Sn氧氮化物膜、In氧氮化物膜、金屬氮化(InN、ZnN等)膜等。上述膜具有5eV以上的功函數,由於該值比氧化物半導體的電子親和力大,由此可以使作為形成有通道的半導體膜使用氧化物半導體的電晶體的臨界電壓向正電壓方向變動,從而可以實現所謂的常閉特性的切換元件。例如,在閘極電極110與閘極絕緣膜106之間設置In-Ga-Zn氧氮化物膜時,使用氮濃度至少高於氧化物半導體膜103a,具體為7原子%以上的In-Ga-Zn氧氮化物膜。
另外,可以將閘極電極110的厚度設定為10nm以上且500nm以下,較佳為50nm以上且300nm以下。
另外,可以在基板101與閘極電極110之間設置基底絕緣膜。該基底絕緣膜可以使用能夠用於絕緣膜120的材料形成。該基底絕緣膜可以防止或減少來自基板101的雜質的擴散。
〈電晶體的製造方法的例子〉
參照圖3A至圖3E所示的剖面圖對電晶體100的製造方法的一個例子進行說明。
這裡,基板101使用玻璃基板。
在基板101上使用能夠用於閘極電極110的導電材料形成導電膜,在該導電膜上形成光阻遮罩,利用該光阻遮罩對該導電膜的一部分進行選擇性的蝕刻來形成閘極電極110。接著,使用能夠用於閘極絕緣膜106的材料形成絕緣膜。
圖3A示出藉由上述步驟得到的結構。
接著,形成加工為氧化物半導體膜103a的氧化物半導體膜,在該氧化物半導體膜上形成加工為氧化物膜103b的氧化物膜,由此形成多層膜。在該多層膜上形成光阻遮罩,利用該光阻遮罩對該多層膜的一部分進行選擇性的蝕刻,來形成具有氧化物半導體膜103a及氧化物膜103b的多層膜103。
這裡,對利用濺射法形成加工為氧化物半導體膜103a的氧化物半導體膜以及加工為氧化物膜103b的氧化物膜的情況進行說明。
在本實施方式中,在閘極絕緣膜106上,作為加工為氧化物半導體膜103a的氧化物半導體膜,以In:Ga:Zn=1:1:1的原子數比的In-Ga-Zn氧化物為靶材形成厚度為15nm的氧化物半導體膜。接著,在氧化物半導體膜103a上,作為氧化物膜103b以In:Ga:Zn=1:3:2的原子數比的In-Ga-Zn氧化物為靶材形成厚度為5nm的氧化物膜。
另外,氧化物半導體膜103a較佳為採用CAAC-OS膜。作為CAAC-OS膜的形成方法例示出以下四種方法。
第一種方法是:藉由在100℃以上且500℃以下的成膜溫度下形成氧化物半導體,來形成氧化物半導體中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第二種方法是:藉由在形成較薄的氧化物半導體之後進行200℃以上且700℃以下的加熱處理,來形成氧化物半導體中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第三種方法是:藉由在形成較薄的第一層氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理,然後形成第二層氧化物半導體膜,由於形成氧化物半 導體中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第四種方法是:使用包括具有高配向性的多晶氧化物半導體的靶材形成氧化物半導體中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
這裡,參照圖4A至圖6B對根據第4種方法的CAAC-OS膜的結晶成長的模型進行說明。
圖4A是示出離子1001碰撞到包含具有高配向性的多晶氧化物半導體的靶材1000而使具有結晶性的濺射粒子1002剝離的狀態的示意圖。晶粒具有平行於靶材1000的表面的劈開面。此外,晶粒包括原子間的鍵合較弱的部分。當離子1001碰撞到晶粒時,原子之間的鍵合較弱的部分的原子間鍵合被切斷。因此,濺射粒子1002由劈開面及原子間的鍵合較弱的部分被切斷,以平板形狀剝離。例如,濺射粒子1002的c軸方向是與濺射粒子1002的平面垂直的方向(參照圖4B)。較佳的是包含於靶材1000中的氧化物半導體的粒徑的平面的圓當量直徑為1μm以下。另外,濺射粒子1002所具有的平面的圓當量直徑為晶粒的平均粒徑的1/3000以上且1/20以下,較佳為1/1000以上且1/30以下。注意,面的圓當量直徑是指等於面的面積的正圓形的直徑。
或者,由於晶粒的一部分從劈開面作為粒子剝離並暴露於電漿1005原子之間的鍵合較弱的部分的鍵 合被切斷,由此形成多個濺射粒子1002。
藉由作為離子1001使用氧的陽離子,可以減輕成膜時的電漿損傷。因此,可以抑制離子1001碰撞到靶材1000的表面時使靶材1000的結晶性的下降或非晶化。
在此,作為包含具有高配向性的多晶氧化物半導體的靶材1000的一個例子,圖5A示出從平行於結晶的a-b面的方向看時的In-Ga-Zn氧化物的結晶結構。另外,圖5B示出對圖5A中的由點劃線圍繞的部分進行了放大的圖。
例如,在包含於In-Ga-Zn氧化物中的晶粒中,在圖5B所示的含有鎵原子或/和鋅原子以及氧原子的第一層與含有鎵原子或/和鋅原子以及氧原子的第二層之間的面為劈開面。這是因為第一層及第二層所具有負電荷的氧原子之間的距離較近的緣故(參照圖5B的圍繞部分)。如此,劈開面是平行於結晶的a-b面的面。另外,在圖5A和圖5B所示的In-Ga-Zn氧化物的結晶是六方晶,所以上述平板狀晶粒容易成為具有內角為120°的正六角形面的六方柱狀。注意,平板狀晶粒不侷限於六角柱,也可以為三角柱。
較佳的是使濺射粒子1002帶正電。另外,當濺射粒子1002的各角部具有相同極性的電荷時,發生相同極性的電荷的相互作用(彼此排斥)以使濺射粒子1002保持原形,因此是較佳的(參照圖4B)。濺射粒子 1002例如可以帶正電。對於濺射粒子1002何時帶正電沒有特別的限制,但是較佳的是藉由離子1001碰撞時接收電荷而帶正電。或者,當產生電漿1005時,較佳為使濺射粒子1002暴露於電漿1005而帶正電。或者,較佳為將作為氧的陽離子的離子1001鍵合到濺射粒子1002的側面、頂面或者底面來使濺射粒子1002帶正電。
下面,參照圖6A和圖6B對濺射粒子沉積在非晶膜1004上的被形成面上的情況進行說明。另外,在圖6A和6B中,由虛線表示已沉積的濺射粒子。
圖6A示出濺射粒子1002沉積於非晶膜1004上而形成的氧化物半導體膜1003。由圖6A可知,藉由使濺射粒子1002暴露於電漿1005中而使濺射粒子100帶正電,濺射粒子1002沉積於氧化物半導體膜1003中的沒有沉積有其他的濺射粒子1002的區域。這是由於因濺射粒子1002帶正電,濺射粒子1002之間彼此排斥的緣故。該濺射粒子的沉積也可以在絕緣表面上進行。
圖6B是對應於圖6A的點劃線Z1-Z2的剖面圖。氧化物半導體膜1003是藉由其c軸方向與平面垂直的平板狀的濺射粒子1002規則地沉積而形成的。因此,氧化物半導體膜1003成為結晶的c軸在垂直於被形成面的方向上一致的CAAC-OS膜。藉由採用上述模型,可以在絕緣表面上、非晶膜上或非晶絕緣膜上形成結晶性高的CAAC-OS膜。
在將CAAC-OS膜用於通道區的電晶體中,因 可見光或紫外光的照射引起的電特性變動較小。因此,將CAAC-OS膜用於通道區的電晶體具有良好的可靠性。
另外,為了形成CAAC-OS膜,較佳為採用以下條件。
藉由降低成膜時的雜質的混入,可以抑制結晶狀態被破壞。例如,可以降低存在於成膜室內的雜質濃度(氫、水、二氧化碳及氮等)。另外,可以降低濺射氣體中的雜質濃度。明確而言,使用露點為-40℃以下,較佳為-60℃以下的濺射氣體。
另外,藉由提高成膜時的被形成面的加熱溫度(例如基板加熱溫度),在濺射粒子到達被形成面之後發生濺射粒子的遷移。明確而言,在將被形成面的加熱溫度設定為100℃以上且740℃以下,較佳為150℃以上且500℃以下的狀態下進行成膜。
另外,較佳的是,藉由提高濺射氣體中的氧比例並對電力進行最優化,來減輕成膜時的電漿損傷。將濺射氣體中的氧比例設定為30vol.%以上,較佳為100vol.%以下。
下面,作為濺射用靶材的一個例子示出In-Ga-Zn氧化物靶材。
藉由將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比混合,並進行加壓處理,然後在1000℃以上且1500℃以下的溫度下進行加熱處理,由此得到多晶的In-Ga-Zn氧化物靶材。此外,也可以在冷卻(放冷)或加 熱的同時進行該加壓處理。另外,X、Y及Z為任意正數。在此,InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。另外,粉末的種類及其混合的莫耳數比可以根據所製造的濺射靶材適當地改變。
另外,在利用濺射法形成的氧化物半導體膜中有時包含氫或水、含有羥基的化合物等。由於氫或水等容易形成施體能階,所以對於氧化物半導體來說氫或水等是雜質。因此,較佳為在利用濺射法形成氧化物半導體膜時,盡可能降低氧化物半導體膜中的氫濃度。
在形成氧化物半導體膜時,藉由將濺射裝置的反應室的洩漏率設定為1×10-10Pa.m3/秒以下,可以減少在利用濺射法進行成膜的中途混入到氧化物半導體膜中的雜質諸如鹼金屬、氫化物等。另外,藉由作為排氣系統使用吸附真空泵(例如,低溫泵等),可以抑制鹼金屬、氫原子、氫分子、水、含有羥基的化合物或氫化物等雜質從排氣系統倒流。
另外,藉由將靶材的純度設定為99.99%以上,可以減少混入到氧化物半導體膜中的鹼金屬、氫原子、氫分子、水、羥基或氫化物等。此外,藉由使用該靶材,可以降低氧化物半導體膜中的諸如鋰、鈉、鉀等鹼金屬的濃度。另外,較佳的是靶材中含有的矽濃度為1×1018atoms/cm3以下。
另外,在形成氧化物半導體膜及氧化物膜之 後,可以在氧氛圍或氮及氧氛圍下進行電漿處理。由此,至少能夠減少氧化物半導體膜中的氧缺陷。
作為用來形成多層膜103的蝕刻,可以採用乾蝕刻法及濕蝕刻法中的一者或兩者。
另外,作為利用乾蝕刻法進行多層膜103的蝕刻時的蝕刻氣體,可以使用氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4)等為代表的氯類氣體。另外,作為利用乾蝕刻法對多層膜103進行蝕刻時的電漿源,可以使用電容耦合型電漿(CCP:Capacitively Coupled Plasma)、電感耦合電漿(ICP:Inductively Coupled Plasma)、電子迴旋共振(ECR:Electron Cyclotron Resonance)電漿、螺旋波激發電漿(HWP:Helicon Wave Plasma)或微波激發表面波電漿(SWP:Surface Wave Plasma)等。尤其是,ICP、ECR、HWP及SWP可以生成高密度電漿。在利用乾蝕刻法進行的蝕刻(以下也稱為“乾蝕刻”)中,為了能夠蝕刻為所希望的加工形狀,適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)進行蝕刻。
當利用濕蝕刻法對多層膜103進行蝕刻時,作為蝕刻劑,可以使用混合有磷酸、醋酸及硝酸的溶液、包含草酸的溶液、包含磷酸的溶液等。此外,也可以使用ITO-07N(關東化學株式會社製造)。
接著,較佳的是進行第一加熱處理。第一加 熱處理可以以250℃以上且650℃以下的溫度,較佳為以300℃以上且500℃以下的溫度進行。第一加熱處理在惰性氣體氛圍下,包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下或者減壓狀態下進行。或者,可以在如下方法進行第一加熱處理:為了填補脫離了的氧,在惰性氣體氛圍下進行加熱處理之後,在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行加熱處理。藉由進行第一加熱處理,可以提高氧化物半導體膜103a的結晶性,還可以去除閘極絕緣膜106及多層膜103中的水、氫、氮及碳等雜質。
另外,至少可以在形成多層膜103的蝕刻製程之前或之後進行第一加熱處理。
圖3B示出藉由至此的製程得到的結構。
接著,在多層膜103上使用能夠用於源極電極104a及汲極電極104b的導電材料形成導電膜,在該導電膜上形成光阻遮罩,利用該光阻遮罩對該導電膜的一部分進行蝕刻,由此形成源極電極104a及汲極電極104b。
另外,作為用來形成源極電極104a及汲極電極104b的蝕刻,可以採用乾蝕刻法及濕蝕刻法中的一者或兩者。
另外,較佳的是將源極電極104a及汲極電極104b的端部形成為錐形形狀。具體地,將端部的錐角θ設定為80°以下,較佳為60°以下,更佳為45°以下。
接著,較佳的是進行第二加熱處理。第二加 熱處理可以參照第一加熱處理的說明。藉由進行第二加熱處理,可以去除多層膜103中的氫及水等雜質。由於氫在多層膜103中尤其易於移動,所以藉由利用第二加熱處理減少氫的量可以使電晶體具有穩定的電特性。注意,水也是包含氫的化合物,所以有可能成為氧化物半導體膜103a中的雜質。
另外,藉由第二加熱處理,可以在接觸於源極電極104a及汲極電極104b的多層膜103中形成低電阻區域109a及低電阻區域109b。
藉由以上述方法形成多層膜103,可以降低氧化物半導體膜103a、氧化物膜103b及氧化物半導體膜103a與氧化物膜103b的介面的雜質濃度。
圖3C示出藉由至此的製程得到的結構。
接著,在多層膜103、源極電極104a及汲極電極104b上形成氧化物膜105。氧化物膜105使用能夠用於氧化物半導體膜103a及氧化物膜103b的材料及方法形成。這裡,使用含有一種以上與構成氧化物膜103b的金屬元素相同的金屬元素的材料進行成膜。具體地,以In:Ga:Zn=1:3:2的原子數比的In-Ga-Zn氧化物、In:Ga:Zn=1:6:4的原子數比的In-Ga-Zn氧化物或者In:Ga:Zn=1:9:4的原子數比的In-Ga-Zn氧化物為靶材形成氧化物膜。
圖3D示出藉由至此的製程得到的結構。
接著,在氧化物膜105上形成絕緣膜120。這 裡,對形成氧化物絕緣膜107a、氧化物絕緣膜107b及氮化物絕緣膜108的情況進行說明。
首先,作為氧化物絕緣膜107a形成第一氧化矽膜。接著,作為氧化物絕緣膜107b形成第二氧化矽膜。然後,可以對第二氧化矽膜進行添加氧離子的處理。 添加氧離子的處理可以利用離子摻雜裝置或電漿處理裝置。作為離子摻雜裝置,也可以利用具有質量分離功能的離子摻雜裝置。作為氧離子的原料,可以使用16O218O2等氧氣體、一氧化二氮氣體或臭氧氣體等。接著,作為氮化物絕緣膜108形成氮化矽膜。
較佳為藉由CVD法中的一種的電漿CVD法形成第一氧化矽膜。具體地可以在如下成膜條件下進行成膜:將基板溫度設定為180℃以上且400℃以下,較佳為200℃以上且370℃以下;使用含有矽的沉積氣體及氧化氣體;壓力為20Pa以上且250Pa以下,較佳為40Pa以上且200Pa以下;對電極供應高頻功率。另外,含有矽的沉積氣體的典型例子有矽烷、乙矽烷、丙矽烷、氟化矽烷等。 作為氧化氣體,可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外,藉由使氧化氣體的流量為含有矽的沉積氣體的100倍以上,可以降低第一氧化矽膜中的氫含有量並減少懸空鍵。
較佳為藉由電漿CVD法形成第二氧化矽膜。具體地可以在如下成膜條件下進行成膜:將基板溫度設定 為160℃以上且350℃以下,較佳為180℃以上且260℃以下;使用含有矽的沉積氣體及氧化氣體;壓力為100Pa以上且250Pa以下,較佳為100Pa以上且200Pa以下;對電極供應0.17W/cm2以上且0.5W/cm2以下,較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
藉由利用上述方法提高電漿中的氣體的分解效率,氧自由基增加,氣體的氧化進展,由此可以形成包含過剩氧的氧化矽膜作為第二氧化矽膜。
氮化絕緣膜108的氮化矽膜較佳為利用電漿CVD法形成。具體地可以在如下成膜條件下進行成膜:將基板溫度設定為180℃以上且400℃以下,較佳為200℃以上且370℃以下;使用含有矽的沉積氣體、氮氣體以及氨氣體;壓力為20Pa以上且250Pa以下,較佳為40Pa以上且200Pa以下;對電極供應高頻功率。
另外,氮氣體的流量為氨氣體的流量的5倍以上且50倍以下,較佳為10倍以上且50倍以下。此外,藉由使用氨氣體,可以促進含有矽的沉積氣體及氮氣體的分解。這是因為如下緣故:氨氣體因電漿能及熱能而離解,離解時產生的能量有助於含有矽的沉積氣體的鍵合及氮氣體的鍵合的分解。
由此,藉由上述方法,可以形成能夠用作氮化物絕緣膜108的氫氣體及氨氣體的釋放量少的氮化矽膜。另外,藉由氫含有量少,可以形成緻密的不使氫、水以及氧透過或幾乎不使其透過的氮化矽膜。
另外,較佳的是在形成之後至少對絕緣膜120中的氧化物絕緣膜107a及氧化物絕緣膜107b進行第三加熱處理。第三加熱處理可以參照第一加熱處理的說明。藉由第三加熱處理,閘極絕緣膜106、氧化物絕緣膜107a及氧化物絕緣膜107b中的至少一個釋放出過剩的氧,由此可以減少多層膜103的氧缺陷。另外,在多層膜103中,由於氧缺陷俘獲鄰接的氧原子,所以在外觀上氧缺陷移動。
另外,藉由第三加熱處理可以去除氧化物絕緣膜107a及氧化物絕緣膜107b中的氫及水。此外,當在形成氮化物絕緣膜108之後進行第三加熱處理時,也可以去除氮化物絕緣膜108中的氫及水。
圖3E示出藉由至此的製程得到的結構。
藉由上述製程,可以製造出電晶體100。
另外,在電晶體100的製程中,在形成源極電極104a及汲極電極104b時,有時氧化物膜103b被部分蝕刻。但是,在氧化物半導體膜103a的頂面上,有時在形成氧化物膜103b時形成氧化物半導體膜103a與氧化物膜103b的混合層。
例如,在如下情況下,與氧化物半導體膜103a相比氧化物膜103b中的Ga的含量更多。該情況是:氧化物半導體膜103a是以In:Ga:Zn=1:1:1[原子數比]的In-Ga-Zn氧化物或者In:Ga:Zn=3:1:2[原子數比]的In-Ga-Zn氧化物為靶材形成的膜;氧化物膜 103b是以In:Ga:Zn=1:3:2[原子數比]的In-Ga-Zn氧化物或者In:Ga:Zn=1:6:4[原子數比]的In-Ga-Zn氧化物為靶材形成的膜;氧化物膜105是以In:Ga:Zn=1:3:2[原子數比]的In-Ga-Zn氧化物或者In:Ga:Zn=1:6:4[原子數比]的In-Ga-Zn氧化物為靶材形成的膜。所以,在氧化物半導體膜103a的頂面上有可能形成比GaOx層或氧化物半導體膜103a含有更多Ga的混合層。
圖24示出這種情況下的電晶體100的C1-C2剖面的能帶結構圖。圖24是圖2A和圖2B所示的能帶結構的變形例。另外,圖24所示的Ec182表示閘極絕緣膜106的導帶底端的能量,Ec183a表示氧化物半導體膜103a的導帶底端的能量,Ec185表示氧化物膜105的導帶底端的能量。
如上所述,即使在氧化物膜103b被蝕刻且氧化物膜105與氧化物半導體膜103a彼此接觸的情況下,由於氧化物膜105與氧化物半導體膜103a之間形成有比GaOx層或氧化物半導體膜103a含有更多Ga的混合層,所以Ec183a及Ec185連續連接。另外,Ec185比Ec183a的能階高。
〈變形例1〉
這裡,對電晶體100的變形例進行說明。圖7A示出該變形例的電晶體的構成要素的一部分(基板101、閘極 電極110、閘極絕緣膜106、多層膜103)。另外,圖7B是圖7A的多層膜103的端部(點劃線圓的區域)的放大圖。
作為電晶體100的變形例,在多層膜103中至少氧化物半導體膜103a具有錐形形狀。更佳的是氧化物膜103b也具有錐形形狀。另外,氧化物半導體膜103a的錐形形狀與氧化物膜103b的錐形形狀不同。
具體地,當將氧化物半導體膜103a中的氧化物半導體膜103a的底面與氧化物半導體膜103a的側面之間的角度作為第一角度θ1並將在氧化物膜103b中的氧化物膜103b的底面與氧化物膜103b的側面之間的角度作為第二角度θ2時,第一角度θ1為銳角,第二角度θ2可以為銳角或直角。
尤其是較佳為第一角度θ1及第二角度θ2都為銳角並且第一角度θ1比第二角度θ2小(參照圖7B)。
另外,較佳為第一角度θ1為10°以上且小於90°,更佳為30°以上且80°以下。較佳為第二角度θ2為10°以上且小於90°,更佳為30°以上且80°以下,進一步較佳為45°以上且70°以下。
另外,氧化物半導體膜103a的底面相當於氧化物半導體膜103a的基板101一側的面或者氧化物半導體膜103a的接觸於閘極絕緣膜106的面。氧化物膜103b的底面相當於氧化物膜103b的基板101一側的面或者氧化物膜103b的與氧化物半導體膜103a的邊界面。此外, 可以利用STEM(Scanning Transmission Electron Microscopy:掃描穿透式電子顯微鏡)對多層膜103的疊層結構進行觀察來確認其邊界。但是,根據用於氧化物半導體膜103a及氧化物膜103b的材料,有時無法明確地確認該邊界。
藉由將多層膜103形成為具有不同錐角的錐形形狀可以獲得如下效果。與具有固定的錐角的錐形形狀的情況相比,多層膜103為具有不同錐角的錐形形狀時,源極電極104a及汲極電極104b的接觸面積更大。因此,多層膜103與源極電極104a及汲極電極104b的接觸電阻降低,從而可以增大電晶體的通態電流(on-state current)。
另外,藉由使第二角度θ2大於第一角度θ1,可以縮小源極電極104a及汲極電極104b的接觸面積,由此可以縮小形成於氧化物膜103b中的低電阻區域。由此,可以抑制氧化物膜103b的低電阻化,並可以在用作通道區的氧化物半導體膜103a中有效地形成低電阻區域,從而可以增大電晶體的通態電流並降低電晶體的關態電流。
為了形成氧化物半導體膜103a的錐形形狀與氧化物膜103b的錐形形狀不同的多層膜103,例如,在利用蝕刻形成多層膜103時,可以利用不同的蝕刻速度形成氧化物半導體膜103a及氧化物膜103b。藉由使氧化物半導體膜103a的蝕刻速度低於氧化物膜103b的蝕刻速度 可以形成上述錐形形狀。
例如,在圖3B的製程中,可以利用使用含有磷酸的溶液作為蝕刻劑的濕蝕刻形成錐形形狀的多層膜103。
下面舉出利用濕蝕刻形成多層膜103的優點。例如,在被加工為多層膜103的氧化物半導體膜及氧化物膜中存在針孔等缺陷的情況下,當利用乾蝕刻加工該氧化物半導體膜及該氧化物膜時,有時設置於該氧化物半導體膜及該氧化物膜之下的絕緣膜(閘極絕緣膜等)也藉由該針孔被蝕刻。因此,有時該絕緣膜中形成到達設置於該絕緣膜之下的電極(閘極電極等)的開口。當在該狀況下製造電晶體時,該電極與形成於多層膜103上的電極(源極電極及汲極電極等)發生短路,有時形成特性不良的電晶體。也就是說,當利用乾蝕刻形成多層膜103時,有可能導致電晶體的良率下降。因此,藉由進行濕蝕刻來形成多層膜103,可以以高生產率製造電特性良好的電晶體。
另外,濕蝕刻的蝕刻速度根據蝕刻劑的濃度及蝕刻劑的溫度等發生變化,所以較佳為以使氧化物半導體膜103a的蝕刻速度低於氧化物膜103b的蝕刻速度的方式適當地進行調整。另外,藉由使第二角度θ2大於第一角度θ1,可以在該濕蝕刻中儘量地縮小暴露於蝕刻劑的面積。另外,藉由使第二角度θ2大於第一角度θ1,可以縮小因蝕刻劑造成的污染或缺陷生成而形成於氧化物膜 103b中的低電阻區域。
例如,作為上述蝕刻劑,可以舉出調整為85%左右的磷酸水溶液或者混合了磷酸(72%)與硝酸(2%)與醋酸(9.8%)的混合溶液(也稱為混酸鋁液)。另外,蝕刻劑的溫度較佳為20℃至35℃左右的室溫或常溫。另外,該蝕刻劑也可以採用上述以外的溶液。
利用上述濕蝕刻形成多層膜103並藉由適當地利用電晶體100的製造方法形成閘極電極110、閘極絕緣膜106、源極電極104a、汲極電極104b及絕緣膜120,可以製造電晶體100的變形例。
〈變形例2〉
作為變形例,在電晶體100中,可以在絕緣膜120上的與多層膜103重疊的區域中設置導電膜121(參照圖8)。圖8示出該變形例的電晶體的通道長度方向的剖面圖。此時,可以將閘極電極110稱為第一閘極電極,將導電膜121稱為第二閘極電極,並可以將第一閘極電極和第二閘極電極中的一方用作閘極電極,將另一方用作背閘極電極。
背閘極電極可以與閘極電極具有同樣的功能。背閘極電極的電位可以與閘極電極相等,也可以為GND電位或任意電位。藉由改變背閘極電極的電位,可以改變電晶體的臨界電壓。
另外,由於閘極電極與背閘極電極由導電膜形成,因此還具有防止電晶體的外部產生的電場影響通道形成區的功能(尤其是對靜電的靜電遮蔽功能)。即,可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。此外,藉由設置背閘極電極,可以減少BT試驗前後的電晶體的臨界電壓的變化量。
藉由作為背閘極電極使用具有遮光性的導電膜形成,可以防止光從背閘極電極一側入射至多層膜103。由此,可防止多層膜103(尤其是氧化物半導體膜103a)的光劣化,由此可以防止電晶體的臨界電壓偏移等電特性劣化。
另外,本實施方式可以與其他實施方式、實施例及參考例所記載的結構適當地組合而實施。
實施方式2
在本實施方式中,例示出與本發明的一個方式的電晶體100的結構部分不同的電晶體150。
<半導體裝置的結構例子>
圖9A至圖9D示出半導體裝置的一個方式的電晶體150。電晶體150是底閘極型電晶體的一種。圖9A是電晶體150的俯視圖。另外,圖9B是沿著圖9A中的點劃線A1-A2的剖面圖,圖9C是沿著圖9A中的點劃線B1-B2的剖面圖。另外,圖9D是由圖9B所示的點劃線圈圍繞 的區域的放大圖。另外,在圖9A中,省去對部分構成要素的記載。
在電晶體150的剖面結構中,多層膜103的疊層結構與電晶體100不同。電晶體150的多層膜103在氧化物膜103c上設置有氧化物半導體膜103a,並且在氧化物半導體膜103a上設置有氧化物膜103b(參照圖9D)。另外,電晶體150的其他的構成要素與電晶體100相同。
在電晶體150中,氧化物膜105也以與氧化物膜103b、源極電極104a及汲極電極104b的頂面接觸的方式設置。
與電晶體100同樣地,在電晶體150中,根據用於源極電極104a及汲極電極104b的導電膜的種類,有時多層膜103的一部分中的氧被奪取或者形成混合層而使多層膜103中形成低電阻區域109a及低電阻區域109b。
在圖9B及圖9C中,低電阻區域109a及低電阻區域109b是指多層膜103中的與源極電極104a及汲極電極104b接觸的介面附近的區域。將低電阻區域109a及低電阻區域109b的一部分或整個低電阻區域109a及低電阻區域109b用作源極區域及汲極區域。
〈多層膜及接觸於多層膜的氧化物膜〉
下面,對電晶體150中的多層膜103所包括的氧化物 膜103c、氧化物半導體膜103a及氧化物膜103b進行說明。另外,由於電晶體150中的氧化物半導體膜103a及氧化物膜103b與電晶體100中的氧化物半導體膜103a及氧化物膜103b相同,因此這裡僅對與電晶體100不同的氧化物膜103c進行說明。
氧化物膜103c可以適當地使用能夠用於氧化物半導體膜103a及氧化物膜103b的材料。並且,氧化物膜103c較佳為由含有一種以上與構成氧化物半導體膜103a的金屬元素相同的金屬元素的材料形成。氧化物膜103c尤其較佳為使用能夠用於氧化物膜103b的材料。藉由採用這樣的材料,可以使氧化物半導體膜103a與氧化物膜103b之間的介面不容易形成介面能階。由此,介面中的載子的散射及俘獲得到降低,而可以提高電晶體的場效移動率。另外,可以減少電晶體的臨界電壓偏差。
在氧化物膜103c、氧化物半導體膜103a及氧化物膜103b的形成製程中,藉由不在中途暴露於大氣的情況下,在保持惰性氣體氛圍、氧化氣體氛圍又減壓下連續地進行成膜,可以使氧化物膜103c與氧化物半導體膜103a與氧化物膜103b之間更不容易形成介面能階。
將氧化物膜103c的厚度設定為3nm以上且100nm以下,較佳為3nm以上且50nm以下。
氧化物膜103c也可以與氧化物半導體膜103a及氧化物膜103b同樣地包括非單晶。
另外,在電晶體150中,至少氧化物半導體 膜103a可以包括CAAC-OS膜。
在使用CAAC-OS膜的電晶體中,由於可見光或紫外線光照射而造成的電特性的變化小。因此,該電晶體的可靠性高。
為了使氧化物半導體膜103a為CAAC-OS膜,較佳的是作為基底的氧化物膜103c為非晶或者具有與CAAC-OS膜同樣的結晶性。
另外,當氧化物半導體膜103a為CAAC-OS膜時,形成於氧化物半導體膜103a上的氧化物膜103b容易成為CAAC-OS膜。但是,氧化物膜103b也可以為非晶。
在使用多層膜103的電晶體中,由於氧化物半導體膜103a是形成有通道的層,當氧化物半導體膜103a具有高結晶性時能夠使電晶體具有穩定的電特性,因此是較佳的。
在電晶體150中,與電晶體100同樣地,使多層膜103中的由利用CPM測定得出的定域能階的吸收係數小於1×10-3cm-1,較佳為使其小於3×10-4cm-1。由此,可以提高電晶體的場效移動率。另外,為了得到上述吸收係數,可以將在氧化物半導體膜103a中形成定域能階的元素的矽、鍺、碳、鉿、鈦等的濃度設定為小於2×1018atoms/cm3,較佳為小於2×1017atoms/cm3
下面,參照圖10A和圖10B以及圖11A和圖11B所示的能帶結構圖對本實施方式中的多層膜103的功 能及其效果進行說明。圖10A和圖10B以及圖11A和圖11B示出沿著圖9B所示的點劃線C1-C2的能帶結構。
在圖10A和圖10B及圖11A和圖11B中,Ec182、Ec183c、Ec183a、Ec183b、Ec185、Ec186分別示出閘極絕緣膜106、氧化物膜103c、氧化物半導體膜103a、氧化物膜103b、氧化物膜105、絕緣膜120的導帶底端的能量。
由於閘極絕緣膜106及絕緣膜120為絕緣物,Ec182及Ec186比Ec183c、Ec183a、Ec183b及Ec185更接近真空能階(電子親和力小)。
另外,Ec183c及Ec183b比Ec183a更接近真空能階。具體地,較佳的是使Ec183a與Ec183c的能量差以及Ec183a與Ec183b之間的能量差為0.05eV以上且2eV以下。較佳的是該能量差的下限為0.1eV以上,更佳為該能量差的下限為0.15eV以上。
在圖10A和圖10B及圖11A和圖11B中,在氧化物半導體膜103a與氧化物膜103b之間、氧化物半導體膜103a與氧化物膜103c之間、氧化物膜103b與氧化物膜105之間,沒有導帶底端的能量而平緩地變化。換言之,該導帶底端的能量連續地變化。這是由於如實施方式1所記載那樣氧化物膜103b及氧化物膜103c含有與氧化物半導體膜103a相同的元素並且氧在氧化物半導體膜103a與氧化物膜103c以及氧化物半導體膜103a與氧化物膜103b之間移動形成混合層的緣故。
另外,如實施方式1所記載的那樣,當將具有該能帶結構的多層膜103用於電晶體時,電子主要在氧化物半導體膜103a中移動。也就是說,可以認為通道區形成於氧化物半導體膜103a中。因此,即使與作為多層膜103的外側的絕緣膜之間的介面存在能階,由於該能階位於遠離通道區的位置,因此幾乎對電子的移動沒有影響。另外,由於構成多層膜103的膜與膜之間不存在或幾乎不存在能階,所以在通道區中不會阻礙電子的移動。因此,多層膜103的氧化物半導體膜103a具有高電子移動率。
尤其是,當氧化物膜105與氧化物膜103b由相同的材料形成時,Ec185與Ec183b為相同的能量(參照圖10A)。
如圖10A所示,雖然在氧化物膜105與絕緣膜120的介面附近形成有因雜質或缺陷引起的陷阱能階191,在氧化物膜103c與閘極絕緣膜106的介面附近形成有因雜質或缺陷引起的陷阱能階192,但是由於氧化物膜103c、氧化物膜103b及氧化物膜105的存在,可以使氧化物半導體膜103a遠離陷阱能階191並使氧化物半導體膜103a遠離陷阱能階192。
另外,當Ec183a與Ec183b的能量差以及Ec183a與Ec183c的能量差較小時,有時氧化物半導體膜103a的電子越過該能量差到達陷阱能階191及陷阱能階192。當電子被陷阱能階191及陷阱能階192俘獲時,絕 緣膜介面生成負電荷,而使電晶體的臨界電壓向正方向漂移。
因此,較佳的是使Ec183a與Ec183b的能量差以及Ec183a與Ec183c的能量差控制為上述能量差範圍內。由此,電晶體150的臨界電壓的變動得到降低,而可以使電晶體150具有良好的電特性。
另外,在電晶體150中,氧化物膜105可以適當地使用能夠用於氧化物半導體膜103a及氧化物膜103b的材料。尤其是較佳為使用含有一種以上與構成與氧化物膜103b的金屬元素相同的金屬元素的材料形成。 由此,在氧化物膜103b與氧化物膜105之間沒有能障,而可以使導帶底端的能量平緩地變化。
由於具有圖10A所示的能帶結構,作為氧化物半導體膜103a,使用以In:Ga:Zn=1:1:1的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜,作為氧化物膜103c、氧化物膜103b及氧化物膜105,使用以In:Ga:Zn=1:3:2的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜。
另外,較佳的是氧化物膜103c、氧化物膜103b及氧化物膜105的能帶間隙比氧化物半導體膜103a的能帶間隙寬。
另外,在圖10A中,雖然氧化物膜103c、氧化物膜103b及氧化物膜105使用真空能階與導帶底端的能量的差相同的材料,但是氧化物膜105也可以使用與氧 化物膜103c及氧化物膜103b相比導帶底端的能量更接近真空能階的材料形成(參照圖10B)。
具體地,當作為氧化物半導體膜103a使用以In:Ga:Zn=1:1:1的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物半導體膜而作為氧化物膜103c及氧化物膜103b使用以In:Ga:Zn=1:3:2的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜時,作為氧化物膜105,例如可以使用以In:Ga:Zn=1:6:4的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜或者以In:Ga:Zn=1:9:4的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜。
換言之,當作為氧化物膜105、氧化物膜103c及氧化物膜103b使用In-M-Zn氧化物形成時,較佳的是使氧化物膜105的相對於In的元素M的原子數比大於氧化物膜103c及氧化物膜103b的相對於In的元素M的原子數比。
另外,電晶體150的能帶結構不侷限於圖10A和圖10B,也可以使用導帶底端的能量相同的材料形成氧化物膜105及氧化物膜103b,作為氧化物膜103c可以使用與氧化物膜105及氧化物膜103b相比導帶底端的能量更接近真空能階的材料(參照圖11A)。
另外,至於電晶體150的能帶結構,作為氧化物膜105及氧化物膜103c可以使用導帶底端的能量相同且比氧化物半導體膜103a及氧化物膜103b導帶底端的 能量更接近真空能階的材料(參照圖11B)。
另外,為了減少形成於氧化物膜105與絕緣膜120之間的介面附近的陷阱能階191以及形成於氧化物膜103c與閘極絕緣膜106之間的介面附近的陷阱能階192的影響,使Ec183a與Ec183b的能量差、Ec183a與Ec183c的能量差以及Ec183b與Ec185的能量差為0.05eV以上且2eV以下。較佳的是該能量差的下限為0.1eV以上,更佳為該能量差的下限為0.15eV以上。較佳的是該能量差的上限為0.5eV以下,更佳為該能量差的上限為0.4eV以下。
為了具有圖11A所示的能帶結構,作為氧化物半導體膜103a使用以In:Ga:Zn=1:1:1的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物半導體膜,作為氧化物膜103b及氧化物膜105使用以In:Ga:Zn=1:3:2的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜,作為氧化物膜103c,例如可以使用以In:Ga:Zn=1:6:4的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜或者以In:Ga:Zn=1:9:4的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜。
為了具有圖11B所示的能帶結構,作為氧化物半導體膜103a使用以In:Ga:Zn=1:1:1的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物半導體膜,作為氧化物膜103b使用以In:Ga:Zn=1:3:2的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜,作為氧化物膜 103c及氧化物膜105,例如可以使用以In:Ga:Zn=1:6:4的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜或者以In:Ga:Zn=1:9:4的原子數比的In-Ga-Zn氧化物為靶材形成的氧化物膜。
由上所述,在具有圖10A和10B及圖11A和圖11B所示的能帶結構時,多層膜103的氧化物半導體膜103a也具有高電子移動率,而能夠實現臨界電壓的變動得到降低的電特性良好的電晶體150。
〈半導體裝置的製造方法的例子〉
下面記載電晶體150的製造方法的一個例子。
首先,在基板101上形成閘極電極110,在閘極電極110上形成閘極絕緣膜106(參照圖12A)。接著,在閘極絕緣膜106上形成被加工為氧化物膜103c的氧化物膜,並在該氧化物膜上形成被加工為氧化物半導體膜103a的氧化物半導體膜,並在該氧化物半導體膜上形成被加工為氧化物膜103b的氧化物膜,由此形成多層膜。在該多層膜上形成光阻遮罩,利用該光阻遮罩對該多層膜進行部分蝕刻,由此形成具有氧化物膜103c、氧化物半導體膜103a及氧化物膜103b的多層膜103(參照圖12B)。接著,在多層膜103及閘極絕緣膜106上形成源極電極104a及汲極電極104b形成(參照圖12C)。在多層膜103、源極電極104a及汲極電極104b上形成氧化物膜105(參照圖12D)。在氧化物膜105上形成絕緣膜 120(參照圖12E)。另外,在電晶體150的製造方法中,與電晶體100的製造方法同樣地,較佳的是進行第一加熱處理至第三加熱處理。
電晶體150的製造方法中的各製程的詳細內容可以參照實施方式1。
藉由上述製程可以製造出電晶體150。
另外,在電晶體150的製程中,在形成源極電極104a及汲極電極104b時,有時氧化物膜103b被部分蝕刻。但是,在氧化物半導體膜103a的頂面上,有時在形成氧化物膜103b時形成氧化物半導體膜103a與氧化物膜103b的混合層。
例如,在如下情況下,與氧化物半導體膜103a相比氧化物膜103b中的Ga的含量更多。該情況是:氧化物半導體膜103a是以In:Ga:Zn=1:1:1[原子數比]的In-Ga-Zn氧化物或者In:Ga:Zn=3:1:2[原子數比]的In-Ga-Zn氧化物為靶材形成的膜;氧化物膜103b是以In:Ga:Zn=1:3:2[原子數比]的In-Ga-Zn氧化物為靶材形成的膜或者In:Ga:Zn=1:6:4[原子數比]的In-Ga-Zn氧化物為靶材形成的膜;氧化物膜103c是以In:Ga:Zn=1:3:2[原子數比]的In-Ga-Zn氧化物或者In:Ga:Zn=1:6:4[原子數比]的In-Ga-Zn氧化物為靶材形成的膜;氧化物膜105是以In:Ga:Zn=1:3:2[原子數比]的In-Ga-Zn氧化物或者In:Ga:Zn=1:6:4[原子數比]的In-Ga-Zn氧化物為靶材形成的膜。所以,在氧化 物半導體膜103a的頂面上有可能形成比GaOx層或氧化物半導體膜103a含有更多Ga的混合層。
圖25示出這種情況下的電晶體150的C1-C2剖面的能帶結構圖。圖25是圖10A和圖10B以及圖11A和圖11B所示的能帶結構的變形例。另外,圖25所示的Ec182表示閘極絕緣膜106的導帶底端的能量,Ec183a表示氧化物半導體膜103a的導帶底端的能量,Ec183c表示氧化物膜103c的導帶底端的能量,Ec185表示氧化物膜105的導帶底端的能量。
如上所述,即使在氧化物膜103b被蝕刻且氧化物膜105與氧化物半導體膜103a彼此接觸的情況下,由於氧化物膜105與氧化物半導體膜103a之間形成有比GaOx層或氧化物半導體膜103a含有更多Ga的混合層,所以Ec183a及Ec185連續連接。另外,Ec185至少比Ec183a的能階高。
〈變形例1〉
這裡,對電晶體150的變形例進行說明。圖13A示出該變形例的電晶體的構成要素的一部分(基板101、閘極電極110、閘極絕緣膜106、多層膜103)。圖13B是圖13A的多層膜103的端部(點劃線圓的區域)的放大圖。
作為該變形例,在多層膜103中至少氧化物半導體膜103a具有錐形形狀。更佳的是氧化物膜103b及氧化物膜103c也具有錐形形狀。另外,氧化物半導體膜 103a的錐形形狀與氧化物膜103b及氧化物膜103c的錐形形狀不同。
具體地,當將氧化物半導體膜103a中的氧化物半導體膜103a的底面與氧化物半導體膜103a的側面之間的角度作為第一角度θ1並將在氧化物膜103b中的氧化物膜103b的底面與氧化物膜103b的側面之間的角度作為第二角度θ2且將氧化物膜103c中的氧化物膜103c的底面與氧化物膜103c的側面之間的角度作為第三角度θ3時,第一角度θ1為銳角,第二角度θ2及第三角度θ3可以為銳角或直角。
尤其較佳為第一角度θ1、第二角度θ2及第三角度θ3都為銳角並且至少第一角度θ1比第二角度θ2及第三角度θ3小(參照圖13B)。
另外,第二角度θ2及第三角度θ3可以為相同角度,也可以為不同角度。例如,藉由作為氧化物膜103b及氧化物膜103c採用相同種類的氧化物膜,可以使第二角度θ2及第三角度θ3具有相同的角度。
另外,較佳為第一角度θ1為10°以上且小於90°,更佳為30°以上且80°以下。較佳為第二角度θ2及第三角度θ3為10°以上且小於90°,更佳為30°以上且80°以下,進一步較佳為45°以上且70°以下。
在本變形例中,例如,與實施方式1同樣地,藉由利用氧化物膜103c、氧化物半導體膜103a與氧化物膜103b的蝕刻速度不同,可以形成圖13A及圖13B 所示的形狀。藉由使氧化物半導體膜103a的蝕刻速度低於氧化物膜103b及氧化物膜103c的蝕刻速度,可以形成上述錐形形狀。
例如,在圖12B的製程中,可以利用使用含有磷酸的溶液作為蝕刻劑的濕蝕刻形成錐形形狀。該濕蝕刻的詳細說明可以參照實施方式1。
另外,本變形例也可以獲得實施方式1所記載的電晶體100的變形例所具有的效果。
〈變形例2〉
接著,在圖13C中示出電晶體150的與上述變形例不同的變形例。圖13D是圖13C的多層膜103的端部(點劃線圓區域)的放大圖。
本變形例在多層膜103的側面具有曲面。圖13C及圖13D所示的在側面上具有曲面的多層膜103在側面部分上形成有氧化物膜103d,其端部的剖面形狀也具有曲面。
氧化物膜103d可以藉由作為形成多層膜103的蝕刻採用乾蝕刻法並適當地選擇實施方式1所記載的條件來形成。藉由該乾蝕刻使被蝕刻的氧化物膜103c的一部分再附著於多層膜的側面來形成氧化物膜103d。藉由在多層膜103的側面上形成氧化物膜103d,可以減少該側面生成的定域能階密度。由此,可以使電晶體150具有良好的電特性。
〈變形例3〉
作為變形例,在電晶體150中,可以在絕緣膜120上的與多層膜103重疊的區域中設置導電膜121(參照圖14)。圖14示出該變形例的電晶體的通道長度方向的剖面圖。此時,可以將閘極電極110稱為第一閘極電極,將導電膜121稱為第二閘極電極,並可以將第一閘極電極和第二閘極電極中的一方用作閘極電極,將另一方用作背閘極電極。
另外,在本變形例中,藉由設置導電膜121得到的效果與實施方式1所記載的效果相同。
另外,本實施方式可以與其他實施方式、實施例及參考例所記載的結構適當地組合而實施。
實施方式3 〈顯示裝置〉
上述實施方式中說明的電晶體可以用於顯示裝置。此外,藉由使用上述電晶體將包括電晶體的驅動電路的一部分或全部與像素部一體地形成在相同的基板上,可以形成系統整合型面板(system-on-panel)。參照圖15至圖19C對能夠使用上述電晶體的顯示裝置的結構例子進行說明。
作為設置在顯示裝置中的顯示元件,可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等。發光元件將由電流或電壓控制亮度的 元件包括在其範疇內,明確而言,包括無機EL(Electro Luminescence:電致發光)元件、有機EL元件等。此外,也可以採用電子墨水等由於電作用而改變對比度的顯示媒體作為顯示元件。下面,作為顯示裝置的一個例子對使用EL元件的顯示裝置及使用液晶元件的顯示裝置進行說明。
另外,下面示出的顯示裝置包括處於密封有顯示元件的狀態的面板及處於在該面板中安裝有包括控制器的IC等的狀態的模組。
另外,下面示出的顯示裝置是指影像顯示裝置或光源(包括照明設備)。此外,顯示裝置還包括:安裝有連接器諸如FPC或TCP的模組;在TCP的端部上設置有印刷線路板的模組;或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
另外,下面所示的顯示裝置可以設置藉由接觸或接近目標物而進行感測的輸入單元(觸控感測器)(未圖示)。例如,藉由接觸進行感測的輸入單元可以採用電阻膜方式、靜電電容方式、紅外線方式、電磁感應方式以及表面聲波方式等各種方式。另外,藉由近接進行感測的輸入單元可以利用紅外線相機等。
該輸入單元也可以另行設置於下述顯示裝置上,即,所謂的On-cell方式,還可以與下述顯示裝置一體地設置,即,所謂的In-cell方式。
〈EL顯示裝置〉
這裡,說明使用EL元件的顯示裝置(也稱為EL顯示裝置)。
圖15是EL顯示裝置的像素的電路圖的一個例子。
圖15所示的EL顯示裝置包含切換元件743、電晶體741、電容器742、發光元件719。
電晶體741的閘極與切換元件743的一端及電容器742的一端電連接。電晶體741的源極與發光元件719的一端電連接。電晶體741的汲極與電容器742的另一端電連接,並被施加電源電位VDD。切換元件743的另一端與信號線744電連接。發光元件719的另一端被施加恆電位。另外,恆電位為等於或低於接地電位GND的電位。
另外,電晶體741採用使用上述實施方式所記載的電晶體。該電晶體具有穩定的電特性。因此,可以提供一種顯示品質高的EL顯示裝置。
切換元件743較佳為使用電晶體。藉由使用電晶體,可以減小像素的面積,由此可以提供分辨度高的EL顯示裝置。另外,切換元件743也可以採用使用上述實施方式所記載的電晶體。藉由作為開光元件743使用該電晶體,可以利用與電晶體741同一製程形成切換元件743,由此可以提高EL顯示裝置的生產率。
圖16A是EL顯示裝置的俯視圖。EL顯示裝 置包含基板101、基板700、密封材料734、驅動電路735、驅動電路736、像素737以及FPC732。密封材料734以包圍像素737、驅動電路735以及驅動電路736的方式設置在基板101與基板700之間。另外,驅動電路735及驅動電路736中的一者或兩者也可以設置在密封材料734的外側。
圖16B是對應於圖16A的點劃線M-N的EL顯示裝置的剖面圖。FPC732藉由端子731與佈線733a連接。另外,佈線733a形成在與閘極電極110相同的層。
另外,圖16B示出電晶體741及電容器742設置在同一平面上的例子。藉由採用這種結構,可以將電容器742設置在與電晶體741的閘極電極、閘極絕緣膜及源極電極(汲極電極)同一平面上。如此,藉由將電晶體741及電容器742設置在同一平面上,可以縮短EL顯示裝置的製程,由此可以提高生產率。
圖16B示出作為電晶體741使用圖1A至1D所示的電晶體的例子。因此,關於在電晶體741的各構成要素中以下不進行說明的構成要素,參照圖1A至1D所記載的說明。
在電晶體741及電容器742上設置有絕緣膜720。
在此,在絕緣膜720及絕緣膜120中設置有到達電晶體741的源極電極104a的開口部。
在絕緣膜720上設置有電極781。電極781藉 由設置在絕緣膜720及絕緣膜120中的開口部與電晶體741的源極電極104a連接。
在電極781上設置有包含到達電極781的開口部的隔壁784。
在隔壁784上設置有設置在隔壁784中的開口部中與電極781接觸的發光層782。
在發光層782上設置有電極783。
電極781、發光層782和電極783彼此重疊的區域用作發光元件719。
另外,關於絕緣膜720,參照絕緣膜120的記載。或者,作為絕緣膜720也可以使用聚醯亞胺樹脂、丙烯酸樹脂、環氧樹脂、矽酮樹脂等的樹脂膜。
發光層782不侷限於單層,也可以藉由層疊多種發光層等來形成發光層782。例如,可以採用圖16C所示的結構。圖16C示出依次層疊中間層785a、發光層786a、中間層785b、發光層786b、中間層785c、發光層786c以及中間層785d的結構。此時,作為發光層786a、發光層786b以及發光層786c採用適當的發光顏色的發光層,可以形成演色性高或者發光效率高的發光元件719。
也可以藉由層疊多種發光層而得到白色光。 雖然在圖16B中未圖示,但是也可以採用經由著色層提取白色光的結構。
雖然在此示出設置有三個發光層及四個中間層的結構,但是不侷限於該結構,也可以適當地改變發光 層及中間層的層數。例如,可以僅由中間層785a、發光層786a、中間層785b、發光層786b以及中間層785c構成發光層782。此外,也可以由中間層785a、發光層786a、中間層785b、發光層786b、發光層786c以及中間層785d構成發光層782而省略中間層785c。
另外,中間層可以具有包含電洞注入層、電洞傳輸層、電子傳輸層及電子注入層等的疊層結構。另外,中間層不一定必須包含上述所有層。可以適當地選擇並設置這些層。另外,也可以重複設置具有同樣功能的層。另外,作為中間層,除了載子產生層以外,還可以適當地追加電子中繼層等。
電極781可以使用具有可見光透過性的導電膜。具有可見光透過性是指可見光(例如波長範圍在400nm至800nm之間)的平均穿透率為70%以上,尤其為80%以上。
電極781例如可以使用In-Zn-W氧化物膜、In-Sn氧化物膜、In-Zn氧化物膜、氧化銦膜、氧化鋅膜以及氧化錫膜等氧化物膜。另外,上述氧化物膜也可以添加有微量的Al、Ga、Sb、F等。另外,也可以使用具有能夠透光的厚度的金屬薄膜(較佳為5nm至30nm左右)。 例如可以使用5nm厚的Ag膜、Mg膜或者Ag-Mg合金膜。
或者,電極781較佳為使用高效率地反射可見光的膜。例如,電極781可以使用包含鋰、鋁、鈦、 鎂、鑭、銀、矽或鎳的膜。
電極783可以使用選自作為電極781而示出的膜。注意,在電極781具有可見光透過性的情況下,較佳的是,電極783高效率地反射可見光。另外,在電極781高效率地反射可見光的情況下,較佳的是,電極783具有可見光透過性。
在此,以圖16B所示的結構設置電極781及電極783,但是也可以互相調換電極781和電極783。用作陽極的電極較佳為使用功函數大的導電膜,用作陰極的電極較佳為使用功函數小的導電膜。注意,當與陽極接觸並設置載子產生層時,可以將各種導電膜用於陽極,而不用考慮功函數。
關於隔壁784,參照絕緣膜120的記載。或者,作為隔壁784也可以使用聚醯亞胺樹脂、丙烯酸樹脂、環氧樹脂、矽酮樹脂等的樹脂膜。
此外,在液晶顯示裝置中,適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如,也可以使用利用偏振基板以及相位差基板的圓偏振。
與發光元件719連接的電晶體741具有穩定的電特性。因此,可以提供顯示品質高的顯示裝置。
圖17A和17B是其一部分與圖16B不同的EL顯示裝置的剖面圖的一個例子。具體地,不同點為與FPC732連接的佈線。在圖17A中,FPC732藉由端子731 與佈線733b連接。佈線733b形成在與源極電極104a及汲極電極104b相同的層。在圖17B中,FPC732藉由端子731與佈線733c連接。佈線733c形成在與電極781相同的層。
〈液晶顯示裝置〉
接著,對使用液晶元件的顯示裝置(也稱為液晶顯示裝置)進行說明。
圖18是示出液晶顯示裝置的像素的結構實例的電路圖。圖18所示的像素750包含電晶體751、電容器752、一對電極之間的填充有液晶的元件(以下稱為液晶元件)753。
電晶體751的源極和汲極中的一方與信號線755電連接,電晶體751的閘極與掃描線754電連接。
電容器752的一個電極與電晶體751的源極和汲極中的另一方電連接,電容器752的另一個電極與供應公共電位的佈線電連接。
液晶元件753的一個電極與電晶體751的源極和汲極中的另一方電連接,液晶元件753的另一個電極與供應公共電位的佈線電連接。注意,上述供應到與上述電容器752的另一個電極電連接的佈線的公共電位以及供應到與液晶元件753的另一個電極電連接的佈線的公共電位可以彼此不同。
另外,液晶顯示裝置的俯視圖與EL顯示裝置 的俯視圖大致相同。圖19A示出對應於圖16A的點劃線M-N的液晶顯示裝置的剖面圖。在圖19A中,FPC732藉由端子731與佈線733a連接。另外,佈線733a形成在與閘極電極110相同的層。
圖19A示出電晶體751及電容器752設置在同一平面上的例子。藉由採用這種結構,可以將電容器752設置在與電晶體751的閘極電極、閘極絕緣膜及源極電極(汲極電極)同一平面上。如此,藉由將電晶體751及電容器752設置在同一平面上,可以縮短液晶顯示裝置的製程,由此可以提高生產率。
電晶體751可以使用上述電晶體。圖19A示出使用圖1A至1D所示的電晶體的例子。因此,關於在電晶體751的各構成要素中以下不進行說明的構成要素,參照圖1A至1D所示的說明。
另外,作為電晶體751可以使用關態電流極小的電晶體。因此,保持在電容器752中的電荷不容易洩漏,由此可以在長期間保持施加到液晶元件753的電壓。 因此,當顯示動作少的動態影像或者靜態影像時,藉由使電晶體751成為關閉狀態,不需要用來使電晶體751工作的功率,由此可以提供耗電量低的液晶顯示裝置。
考慮到配置在像素部中的電晶體751的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置於液晶顯示裝置中的電容器752的大小。藉由使用電晶體751,設置電容大小為各像素中的液晶電容的1/3以下, 較佳為1/5以下的電容器就足夠,所以可以提高像素的孔徑比。
在電晶體751及電容器752上設置有絕緣膜721。
在此,在絕緣膜721及絕緣膜120中設置有到達電晶體751的汲極電極104b的開口部。
在絕緣膜721上設置有電極791。電極791藉由設置在絕緣膜721及絕緣膜120中的開口部與電晶體751的汲極電極104b連接。
在電極791上設置有用作配向膜的絕緣膜792。
在絕緣膜792上設置有液晶層793。
在液晶層793上設置有用作配向膜的絕緣膜794。
在絕緣膜794上設置有隔離物795。
在隔離物795及絕緣膜794上設置有電極796。
在電極796上設置有基板797。
另外,關於絕緣膜721,參照絕緣膜120的記載。或者,作為絕緣膜721也可以使用聚醯亞胺樹脂、丙烯酸樹脂、環氧樹脂、矽酮樹脂等的樹脂膜。
液晶層793可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶根據條件而呈現膽固醇相、層列相、立 方相、手性向列相、各向同性相等。
此外,作為液晶層793也可以使用呈現藍相的液晶。在此情況下,採用不設置用作配向膜的絕緣膜792及絕緣膜794的結構即可。
電極791可以使用具有可見光透過性的導電膜。
電極791例如可以使用In-Zn-W氧化物膜、In-Sn氧化物膜、In-Zn氧化物膜、氧化銦膜、氧化鋅膜以及氧化錫膜等氧化物膜。另外,上述氧化物膜也可以添加有微量的Al、Ga、Sb、F等。另外,也可以使用具有能夠透光的厚度的金屬薄膜(較佳為5nm至30nm左右)。
或者,電極791較佳為使用高效率地反射可見光的膜。例如,電極791可以使用包含鋁、鈦、鉻、銅、鉬、銀、鉭或鎢的膜。
電極796可以選自作為電極791而示出的膜而使用。注意,在電極791具有可見光透過性的情況下,較佳的是電極796高效率地反射可見光。另外,在電極791高效率地反射可見光的情況下,電極796較佳為具有可見光透過性。
在此,以圖19A所示的結構設置電極791及電極796,但是也可以互相調換電極791和電極796。
絕緣膜792及絕緣膜794可以使用有機化合物或者無機化合物形成。
隔離物795可以使用有機化合物或者無機化 合物形成。另外,隔離物795可以具有柱狀或者球狀等各種形狀。
電極791、絕緣膜792、液晶層793、絕緣膜794以及電極796彼此重疊的區域用作液晶元件753。
基板797可以使用玻璃、樹脂或者金屬等。基板797可以具有撓性。
圖19B和19C是其一部分與圖19A不同的液晶顯示裝置的剖面圖的一個例子。具體地,不同點為與FPC732連接的佈線。在圖19B中,FPC732藉由端子731與佈線733b連接。佈線733b形成在與源極電極104a及汲極電極104b相同的層。在圖19C中,FPC732藉由端子731與佈線733c連接。佈線733c形成在與電極791相同的層。
另外,與液晶元件753連接的電晶體751具有穩定的電特性。因此,可以提供顯示品質高的液晶顯示裝置。另外,電晶體751的關態電流極小,所以可以提供耗電量低的液晶顯示裝置。
在液晶顯示裝置中,可以適當地選擇工作模式。例如,可以採用與基板垂直地施加電壓的垂直電場方式或與基板平行地施加電壓的橫向電場方式。具體地,可以舉出TN模式、VA模式、MVA模式、PVA模式、ASM模式、TBA模式、OCB模式、FLC模式、AFLC模式或FFS模式等。
在液晶顯示裝置中,適當地設置黑矩陣(遮 光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如,也可以使用利用偏振基板以及相位差基板的圓偏振。另外,作為光源,也可以使用背光、側光燈等。
此外,也可以作為背光利用多個發光二極體(LED)來進行分時顯示方式(場序驅動方式)。藉由應用場序驅動方式,可以不使用著色層地進行彩色顯示。
如上所述,作為像素部中的顯示方式,可以採用逐行掃描方式或隔行掃描方式等。此外,當進行彩色顯示時在像素中受到控制的色彩單元不侷限於RGB(R表示紅色,G表示綠色,B表示藍色)的三種顏色。例如,也可以採用RGBW(W表示白色)或者對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenda)等中的一種以上的顏色。注意,每個色彩單元的點中的顯示區的大小也可以彼此不同。但是,本發明不侷限於彩色顯示的顯示裝置,而也可以應用於單色顯示的液晶顯示裝置。
這裡,對使用本發明的一個方式的電晶體利用目標物的近接或接觸進行感測的輸入單元(觸控感測器)的結構例子進行說明。
這裡,對採用靜電電容方式時的情況進行說明。作為靜電電容方式的觸控感測器,典型地有表面型靜電電容方式、投射式靜電電容方式等。另外,作為投射式靜電電容方式,主要根據驅動方法的不同有自電容(self capacitive)方式及互電容(mutual capacitive)方式等, 當採用互電容方式時,可以進行同時多點檢測,所以是較佳的。
〈感測器的感測方法的例子〉
圖26A和圖26B是示出互電容式觸控感測器的結構的模式圖以及輸入輸出波形的模式圖。觸摸感測器具備一對電極,在它們之間形成有電容。一對電極中的一個電極被輸入輸入電壓。此外,還包括檢測流過另一個電極的電流(或另一個電極的電位)的檢測電路。
例如,如圖26A所示,當作為輸入電壓波形採用矩形波時,作為輸出電流波形檢測出具有較尖的峰值的波形。
另外,如圖26B所示,具有導電性的目標物接近或接觸電容時,電極間的電容值減少,因此對應於此輸出的電流值減小。
如此,藉由利用對應於輸入電壓的輸出電流(或電位)的變化來檢測出電容的變化,可以檢測目標物的近接或接觸。
〈觸控感測器的結構例子〉
圖26C示出具有配置為矩陣狀的多個電容的觸控感測器的結構例子。
觸控感測器包括在X方向(紙面橫方向)上延伸的多個佈線以及與該多個佈線交叉的在Y方向(紙面 縱方向)上延伸的多個佈線。交叉的兩個佈線間形成電容。
另外,在X方向上延伸的佈線被輸入輸入電壓和公共電位(包括接地電位、參考電位)中的一方。另外,在Y方向上延伸的佈線電連接至檢出電路(例如,數位源表(source meter)、感測放大器等),因此可以檢測出該佈線中流過的電流(或電位)。
觸控感測器可以藉由依次對在X方向上延伸的多個佈線輸入輸入電壓並檢測在Y方向上延伸的佈線中流過的電流(或電位)的變化來進行二維感測。
〈觸控面板的結構例子〉
下面,對在具有多個像素的顯示部中安裝了觸控感測器的觸控面板的結構例子進行說明。這裡,示出作為設置於像素中的顯示元件採用液晶元件的例子。
圖27A是設置於本結構例子所示出的觸控面板的顯示部中的像素電路的一部分中的等效電路圖。
一個像素至少包括電晶體3503和液晶元件3504。另外,電晶體3503的閘極電極與佈線3501電連接,源極電極和汲極電極中的一方與佈線3502電連接。
像素電路包括在X方向上延伸的多個佈線(例如,佈線3510_1、佈線3510_2)以及在Y方向上延伸的多個佈線(例如,佈線3511),上述多個佈線以彼此交叉的方式設置,並且在其間形成電容。
另外,在設置於像素電路中的像素中,設置於一部分的相鄰的多個像素中的液晶元件的一個電極彼此電連接而形成一個塊。該塊分為島狀塊(例如,塊3515_1、塊3515_2)和在Y方向上延伸的線狀塊(例如,塊3516)兩種。
在X方向上延伸的佈線3510_1(或3510_2)與島狀塊3515_1(或塊3515_2)電連接。另外,在Y方向上延伸的佈線3511與線狀塊3516電連接。
圖27B是示出多個在X方向上延伸的佈線3510及多個在Y方向上延伸的佈線3511的等效電路圖。 可以對在X方向上延伸的各佈線3510輸入輸入電壓或公共電位。另外,可以對在Y方向上延伸的各佈線3511輸入接地電位或者可以使佈線3511與檢測電路電連接。
〈觸控面板的工作例〉
下面,參照圖28A至圖29對上述觸控面板的工作進行說明。
如圖29所示,將1個圖框週期分為寫入期間和檢測期間。寫入期間是對像素進行影像資料寫入的期間,佈線3510(也稱為閘極線)被依次選擇。檢測期間是利用觸控感測器進行感測的期間,在X方向上延伸的佈線3510被依次選擇並被輸入輸入電壓。
圖28A示出寫入期間中的等效電路圖。在寫入期間中,在X方向上延伸的佈線3510與在Y方向上延 伸的佈線3511都被輸入公共電位。
圖28B示出檢測期間的某一時間點的等效電路圖。在檢測期間中,在Y方向上延伸的各佈線3511與檢測電路電連接。另外,在X方向上延伸的佈線3510中的被選擇的佈線被輸入輸入電壓,其他的佈線被輸入公共電位。
像這樣,較佳為分別設置影像寫入期間以及利用觸控感測器進行感測的期間。由此可以抑制因像素寫入時產生的噪音引起的觸控感測器的感度低下。
〈像素的結構例子〉
下面,對能夠用於上述觸控面板的像素的結構例子進行說明。
圖30A示出採用FFS(Fringe Field Switching:邊緣場切換)模式的像素的一部分的剖面圖。
像素具有電晶體3521、電極3522、電極3523、液晶3524和濾色片3525。具有開口部的電極3523與電晶體3521的源極電極和汲極電極中的一方電連接。 另外,電極3523隔著絕緣層設置於電極3522上。電極3523和電極3522分別用作液晶元件的一個電極,藉由對它們之間施加電壓,可以控制液晶的配向。
電晶體3521可以使用本發明的一個方式的電晶體。例如,可以使用電晶體100及電晶體150。電極3522、電極3523、液晶3524及濾色片3525可以適當地 參照上述液晶顯示裝置的詳細說明。
例如,藉由使電極3522電連接到上述佈線3510或佈線3511可以構成上述觸控面板的像素。
另外,也可以將電極3522設置於電極3523上。在這種情況下,將電極3522形成為具有開口部的形狀,並將其隔著絕緣層設置於電極3523上即可。
圖30B是示出採用IPS(In-Plane-Switching :平面內切换)模式的像素的一部分的剖面圖。
設置於像素上的電極3523與電極3522都具有梳形性狀並設置於同一平面上。
例如,藉由使電極3522電連接到上述佈線3510或佈線3511可以構成上述觸控面板的像素。
圖30C示出採用VA(Vertical Alignment:垂直配向)模式的像素的一部分的剖面圖。
電極3522以隔著液晶3524而與電極3523對置的方式設置。另外,也可以與電極3522重疊地設置佈線3526。例如,可以設置佈線3526來使包括圖30C所示的像素的塊與不同於該塊的塊電連接。
例如,藉由使電極3522電連接到上述佈線3510或佈線3511可以構成上述觸控面板的像素。
另外,本實施方式可以與其他實施方式、實施例及參考例所記載的結構適當地組合而實施。
實施方式4
本發明的一個方式的顯示裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置,可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、影像拍攝裝置諸如數位相機或數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖20A至圖20C示出上述電子裝置的一個例子。
圖20A示出行動電話9000。行動電話9000包括外殼9030及外殼9031這兩個外殼。外殼9031具備顯示面板9032、揚聲器9033、麥克風9034、指向裝置9036、相機鏡頭9037、外部連接端子9038等。此外,外殼9030具備對行動電話進行充電的太陽能電池單元9040、外部儲存槽9041等。此外,天線內藏於外殼9031的內部。藉由將上述實施方式所示的顯示裝置用於顯示面板9032,可以提高行動電話的顯示品質。
顯示面板9032配備有觸控面板。顯示為影像的多個操作鍵9035在圖20A中由虛線表示。另外,還安裝有用來將由太陽能電池單元9040輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板9032根據使用方式適當地改變顯示的方向。另外,由於在與顯示面板9032同一面上具備相機鏡頭9037,而可以進行視頻電話。揚聲器9033及麥克風9034不侷限於音頻通話,還可以進行視頻通話、錄 音、重放等。再者,外殼9030和外殼9031滑動而可以將如圖20A所示那樣的展開狀態轉換成重疊狀態,可以實現適於攜帶的小型化。
外部連接端子9038可以與AC整流器及各種電纜如USB電纜等連接,並可以進行充電及與個人電腦等的資料通訊。另外,藉由將儲存介質插入外部儲存槽9041中,可以對應更為大量的資料的保存及移動。
圖20B示出電視機9100。在電視機9100中,外殼9101組裝有顯示部9103,並且利用顯示部9103可以顯示影像。此外,在此示出利用支架9105支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110,可以進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109,可以進行頻道及音量的操作,並可以對在顯示部9103上顯示的影像進行操作。此外,也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖20B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者,電視機9100藉由數據機連接到有線或無線方式的通信網路,也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
可以將上述實施方式所示的顯示裝置用於顯 示部9103、9107。由此可以提高電視機的顯示品質。
圖20C示出電腦9200。電腦9200包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式的顯示裝置用於顯示部9203。由此可以提高電腦的顯示品質。
顯示部9203具有觸屏輸入功能,藉由用手指等按觸顯示於電腦9200的顯示部9203中的顯示按鈕來可以進行畫面操作或資訊輸入,並且顯示部9203也可以用作如下控制裝置,即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能,而藉由畫面操作控制其他家電產品。例如,藉由使用上述實施方式中說明的觸控面板可以使顯示部9203具有觸屏輸入功能。
圖21是能夠折疊的平板終端9600。圖21是打開的狀態,並且平板終端9600包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9634、電源開關9635、省電模式切換開關9636及卡子9633。
可以將上述實施方式所示的顯示裝置用於顯示部9631a、9631b。由此可以提高平板終端9600的顯示品質。
在顯示部9631a中,可以將其一部分用作觸控面板的區域9632a,並且可以藉由按觸所顯示的操作鍵面板9638來輸入資料。此外,作為一個例子在此示出: 顯示部9631a的一半只具有顯示的功能,並且另一半具有觸控面板的功能,但是不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸控面板的功能的結構。例如,可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸控面板,並且將顯示部9631b用作顯示幕面。
此外,顯示部9631b也與顯示部9631a同樣,可以將其一部分用作觸控面板的區域9632b。此外,藉由使用手指或觸控筆等按觸觸控面板的顯示鍵盤顯示切換按鈕9639的位置,可以在顯示部9631b顯示鍵盤按鈕。
此外,也可以對觸控面板的區域9632a和觸控面板的區域9632b同時進行按觸輸入。
另外,顯示模式切換開關9634能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端9600中的光感測器所檢測的使用時的外光的光量,省電模式切換開關9636可以將顯示的亮度設定為最適合的亮度。平板終端9600除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外,圖21示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子,但是不侷限於此,一方的尺寸和另一方的尺寸可以不同,並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的一方可以進行比另一方更高精細的顯示。
另外,本實施方式可以與其他實施方式、實施例及參考例所記載的結構適當地組合而實施。
實施例
在本實施例中,製造本發明的一個方式的電晶體並對該電晶體的初期電特性進行說明。參照圖3A至圖3E對電晶體的製程進行說明。
首先,作為基板101使用玻璃基板,在基板101上利用濺射法形成厚度為100nm的鎢膜,藉由光微影製程在該鎢膜上形成光阻遮罩,並利用該光阻遮罩對該鎢膜的一部分進行蝕刻,由此形成閘極電極110。
接著,在閘極電極110上形成閘極絕緣膜106。在本實施例中閘極絕緣膜106採用四層結構。第一層採用厚度為50nm的第一氮化矽膜,第二層採用厚度為300nm的第二氮化矽膜,第三層採用厚度為50nm的第三氮化矽膜,第四層採用厚度為50nm的氧氮化矽膜。
在如下條件下形成第一氮化矽膜:作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為100sccm的氨,向電漿CVD設備的反應室內供應該源氣體,將反應室內的壓力控制為100Pa,使用27.12MHz的高頻電源供應2000W的功率。
第二氮化矽膜在將第一氮化矽膜的原料氣體中的氨流量變為2000sccm的條件下形成。
在如下條件下形成第三氮化矽膜:作為源氣 體使用流量為200sccm的矽烷以及流量為5000sccm的氮,向電漿CVD設備的反應室內供應該源氣體,將反應室內的壓力控制為100Pa,使用27.12MHz的高頻電源供應2000W的功率。
氧氮化矽膜在如下條件下形成:作為源氣體使用流量為20sccm的矽烷以及流量為3000sccm的一氧化二氮,向電漿CVD設備的反應室內供應該源氣體,將反應室內的壓力控制為40Pa,使用27.12MHz的高頻電源供應100W的功率。
另外,在上述第一氮化矽膜、上述第二氮化矽膜、上述第三氮化矽膜以及上述氧氮化矽膜的成膜製程中,基板溫度為350℃。
藉由至此的製程得到的結構可以參照圖3A。
接著,形成隔著閘極絕緣膜106重疊於閘極電極110的多層膜103。
這裡,在利用濺射法在柵極絕緣膜106上形成厚度為35nm的第一In-Ga-Zn氧化物膜之後,利用濺射法在第一In-Ga-Zn氧化物膜上形成厚度為20nm的第二In-Ga-Zn氧化物膜。
接著,利用光微影製程在第二In-Ga-Zn氧化物膜上形成抗蝕劑遮罩,利用該抗蝕劑遮罩對第一In-Ga-Zn氧化物膜及第二In-Ga-Zn氧化物膜的一部分進行蝕刻。然後,進行第一加熱處理形成多層膜103。
第一In-Ga-Zn氧化物膜在如下條件下形成: 作為濺射靶材使用In:Ga:Zn=1:1:1(原子數比)的靶材;作為濺射氣體對濺射裝置的反應室內供應流量為50sccm的氬及流量為50sccm的氧;將反應室內的壓力控制為0.3Pa;並供應5kW的直流功率。另外,形成第一In-Ga-Zn氧化物膜時的基板溫度為170℃。
第二In-Ga-Zn氧化物膜在如下條件下形成:作為濺射靶材使用In:Ga:Zn=1:3:2(原子數比)的靶材;作為濺射氣體對濺射裝置的反應室內供應流量為90sccm的氬及流量為10sccm的氧;將反應室內的壓力控制為0.3Pa,並供應5kW的直流功率。另外,形成第二In-Ga-Zn氧化物膜時的基板溫度為100℃。
作為第一加熱處理,在氮氛圍下以450℃進行1小時的加熱處理,然後在氮及氧氛圍下以450℃進行1小時的加熱處理。
作為藉由至此的製程得到的結構可以參照圖3B。
接著,形成接觸多層膜103的源極電極104a及汲極電極104b。
在閘極絕緣膜106及多層膜103上形成導電膜。作為該導電膜,在厚度為50nm的鎢膜上形成厚度為400nm的鋁膜,並在該鋁膜上形成厚度為100nm的鈦膜。 接著,藉由光微影製程在該導電膜上形成光阻遮罩,並利用該光阻遮罩對該導電膜進行部分蝕刻,由此形成源極電極104a及汲極電極104b。
接著,將基板移動到被減壓的反應室中,以220℃加熱後,將基板移動到充滿一氧化二氮的反應室中。接著,將多層膜103暴露於氧電漿中,該氧電漿是使用27.12MHz的高頻電源對設置在反應室中的上部電極供應150W的高頻電力而生成的。
作為藉由至此的製程得到的結構可以參照圖3C。
接著,在多層膜103、源極電極104a及汲極電極104b上作為氧化物膜105形成厚度為20nm的第三In-Ga-Zn氧化物膜。
第三In-Ga-Zn氧化物膜在如下條件下形成:作為濺射靶材使用In:Ga:Zn=1:3:2(原子數比)的靶材;作為濺射氣體對濺射裝置的反應室內供應流量為90sccm的氬以及流量為10sccm的氧;將反應室內的壓力控制為0.3Pa;並供應5kW的直流功率。另外,形成第三In-Ga-Zn氧化物膜時的基板溫度為100℃。
作為藉由至此的製程得到的結構可以參照圖3D。另外,在本實施例中不進行實施方式1中說明的第二加熱處理。
接著,在上述電漿處理之後,在不暴露於大氣的情況下在氧化物膜105上形成氧化物絕緣膜107b,然後,進行第三加熱處理,在氧化物絕緣膜107b上形成氮化物絕緣膜108來形成絕緣膜120。作為氧化物絕緣膜107b形成厚度為400nm的氧氮化矽膜。作為氮化物絕緣 膜108形成厚度為100nm的氮化矽膜。另外,在本實施例中,不形成氧化物絕緣膜107a。
氧化物絕緣膜107b在如下條件下利用電漿CVD法形成厚度為400nm的氧氮化矽膜:作為源氣體使用流量為200sccm的矽烷及流量為4000sccm的一氧化二氮;反應室的壓力為200Pa;基板溫度為220℃;並將1500W的高頻功率供應到平行平板電極。
作為第三加熱處理,在氮及氧氛圍下以350℃進行1小時的加熱處理。
氮化物絕緣膜108利用電漿CVD法在如下條件下形成氮化矽膜:作為源氣體使用流量為50sccm的矽烷、流量為5000sccm的氮以及流量為100sccm的氨;將反應室的壓力設定為100Pa;將基板溫度設定為350℃;並向平行平板電極供應1000W的高頻功率。
藉由上述製程製造出本發明的一個方式的電晶體。另外,在本實施例中,在基板內製造具有相同結構的20個電晶體。另外,製造的各電晶體的通道長度(L)為6μm、通道寬度(W)為50μm。
接著,作為製造出的電晶體的初期電特性測量了Vg-Id特性。在此,測試如下情況時的源極-汲極電流(以下,稱為汲極電流)的變化特性,即Vg-Id特性:將基板溫度設定為25℃,源極-汲極間的電位差(下面,稱為汲極電壓)設定為1V、10V,並使源極-閘極間的電位差(下面,稱為閘極電壓)在-20V至+15V的範圍內變 化。
圖31示出製造出的電晶體的Vg-Id特性。在圖31中,橫軸表示閘極電壓Vg,縱軸表示汲極電流Id。此外,實線表示當汲極電壓Vd為1V、10V時的Vg-Id特性,而虛線表示當汲極電壓Vd為10V時的對於閘極電壓的場效移動率。另外,該場效移動率是各樣本的飽和區域中的結果。
由圖31可以確認本發明的一個方式的電晶體工作正常。
〈參考例〉
對實施方式2所公開的多層膜103的物性分析結果進行說明。
〈多層膜中的矽濃度〉
首先,參照圖22對多層膜103的各膜中的矽濃度進行說明。
這裡,製造在矽片上形成多層膜103的樣品,並利用飛行時間二次離子質譜(ToF-SIMS:Time-of-flight secondary ion mass spectrometry)分析對該多層膜的矽濃度進行評價。
在矽片上形成氧化物膜103c。氧化物膜103c使用以In-Ga-Zn氧化物(In:Ga:Zn=1:3:2[原子數比])為的靶材利用濺射法形成的氧化物半導體膜。另 外,在以下條件下進行成膜:作為濺射氣體使用30sccm的氬氣體及15sccm的氧氣體,將壓力設定為0.4Pa,將基板溫度設定為200℃,並且施加0.5kW的DC功率。
在氧化物膜103c上形成氧化物半導體膜103a。氧化物半導體膜103a使用以In-Ga-Zn氧化物(In:Ga:Zn=1:1:1[原子數比])為靶材利用濺射法形成的氧化物半導體膜。另外,在以下條件下進行成膜:作為濺射氣體使用30sccm的氬氣體,15sccm的氧氣體,將壓力設定為0.4Pa,將基板溫度設定為300℃,並且施加0.5kW的DC功率。
另外,在氧化物半導體膜103a上形成氧化物膜103b。氧化物膜103b使用以In-Ga-Zn氧化物(In:Ga:Zn=1:3:2[原子數比])為靶材利用濺射法形成的氧化物膜。另外,在以下條件下進行成膜:作為濺射氣體使用30sccm的氬氣體及15sccm的氧氣體,將壓力設定為0.4Pa,將基板溫度設定為200℃,並且施加0.5kW的DC功率。
然後,以450℃進行2小時的加熱處理製造出樣本A。另外,作為比較用樣本,準備了在形成氧化物膜103b之後沒有進行加熱處理的樣本B。對樣本A及樣本B進行了飛行時間二次離子質譜分析。圖22示出表示深度方向的In的二次粒子強度、表示Ga的二次離子強度、表示Zn的二次離子強度以及由SiO3的二次離子強度換算的Si濃度[atoms/cm3]。在樣本A及樣本B中,多層膜103 的厚度都是氧化物半導體膜103a為10nm、氧化物膜103b為10nm。
由圖22可知,多層膜103的各膜的組成根據成膜時靶材的組成而不同。但是,各膜的組成不能僅參照圖22進行單純的比較。
從圖22可知,在多層膜103的矽晶片和氧化物半導體膜103a之間的介面以及氧化物膜103b的頂面的SiO3濃度變高。另外,也可知氧化物半導體膜103a的SiO3濃度為ToF-SIMS的檢測下限的1×1018atom/cm3左右。這可以認為這是由於如下緣故:由於具有氧化物膜103b和氧化物膜103c,因此起因於矽晶片或表面污染等的矽不會對氧化物半導體膜103a造成影響。
另外,藉由對圖22所示的“as-depo”(沒有進行加熱處理的樣本)的樣本和進行了加熱處理的樣本進行比較,可知藉由加熱處理不容易發生矽的擴散,矽主要在進行成膜時混入。
另外,藉由將氧化物半導體膜103a夾在氧化物膜103b與氧化物膜103c之間,氧化物半導體膜103a不直接與閘極絕緣膜106等含有矽的絕緣膜接觸,由此可以防止該絕緣膜中的矽混入氧化物半導體膜103a中。
〈定域能階的CPM測定〉
接著,關於多層膜103的定域能階,對利用恆定光電流法進行評價的結果進行說明。藉由降低多層膜103中的 定域能階密度,可以使使用多層膜103的電晶體具有穩定的電特性。
另外,為了使電晶體具有高場效移動率及穩定的電特性,可以將由利用CPM測定獲得的多層膜103中的定域能階的吸收係數設定為小於1×10-3cm-1,較佳為小於3×10-4cm-1
進行評價的樣本是在矽晶片上形成有多層膜103的樣本。
在矽片上形成氧化物膜103c。氧化物膜103c使用以In-Ga-Zn氧化物(In:Ga:Zn=1:3:2[原子數比])為靶材利用濺射法形成的氧化物膜。並且,在以下條件下進行成膜:作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體,將壓力設定為0.4Pa,將基板溫度設定為200℃,並且施加0.5kW的DC功率。
在氧化物膜103c上形成氧化物半導體膜103a。氧化物半導體膜103a使用以In-Ga-Zn氧化物(In:Ga:Zn=1:1:1[原子數比])為靶材利用濺射法形成的氧化物半導體膜。另外,在以下條件下進行成膜:作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體,將壓力設定為0.4Pa,將基板溫度設定為200℃,並且施加0.5kW的DC功率。
在氧化物半導體膜103a上形成氧化物膜103b。氧化物膜103b使用以In-Ga-Zn氧化物(In:Ga:Zn=1:3:2[原子數比])為靶材利用濺射法形成的氧化物 膜。另外,在以下條件下進行成膜:作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體,將壓力設定為0.4Pa,將基板溫度設定為200℃,並且施加0.5kW的DC功率。
在此,為了提高利用CPM的評價精度,多層膜103需要具有一定厚度。具體地,將多層膜103中的氧化物膜103c的厚度設定為30nm,將氧化物半導體膜103a的厚度設定為100nm,將氧化物膜103b的厚度設定為30nm。
圖23A示出在多層膜103的各層的能隙以上的能量範圍中,將利用分光光度測量的吸收係數(虛線)與進行CPM測定的吸收係數(實線)擬合的結果。另外,根據進行CPM測定的吸收係數得到的耳巴赫能量為78.7meV。在圖23A中的由點劃線圓圍繞的能量範圍中,藉由從進行CPM測定的吸收係數減去背景值(細虛線)導出該能量範圍中的吸收係數的積分值(參照圖23B)。 由該結果可知,本樣本的因定域能階的吸收係數為2.02×10-4cm-1
可以認為這裡得到的定域能階是起因於雜質或缺陷的能階。由此可知,多層膜103中的起因於雜質或缺陷的能階極少。即,使用多層膜103的電晶體具有高場效移動率及穩定的電特性。
100‧‧‧電晶體
101‧‧‧基板
103‧‧‧多層膜
104a‧‧‧源極電極
104b‧‧‧汲極電極
105‧‧‧氧化物膜
106‧‧‧閘極絕緣膜
107a‧‧‧氧化物絕緣膜
107b‧‧‧氧化物絕緣膜
108‧‧‧氮化物絕緣膜
109a‧‧‧低電阻區域
109b‧‧‧低電阻區域
110‧‧‧閘極電極
120‧‧‧絕緣膜

Claims (13)

  1. 一種半導體裝置,包括:第一電極;該第一電極上的第一絕緣膜;該第一絕緣膜上的含有鎵的氧化物半導體膜;在該氧化物半導體膜上並與其接觸的第一氧化物膜;該第一氧化物膜上的第二電極;該第一氧化物膜上的第三電極;以及在該第一氧化物膜、該第二電極及該第三電極上並與該第一氧化物膜、該第二電極及該第三電極接觸的第二氧化物膜,其中該第一氧化物膜與該第二氧化物膜每一者含有銦、鎵及鋅,其中該第二氧化物膜的電子親和力等於或是低於該第一氧化物膜的電子親和力,以及其中該第二氧化物膜的電子親和力低於該氧化物半導體膜的電子親和力。
  2. 根據申請專利範圍第1項之半導體裝置,其中該氧化物半導體膜、該第一氧化物膜及該第二氧化物膜都含有相同金屬元素。
  3. 根據申請專利範圍第1項之半導體裝置,還包括在該第二氧化物膜上並與其接觸的第二絕緣膜,其中該第二絕緣膜包含過剩氧。
  4. 根據申請專利範圍第3項之半導體裝置,其中該第 二絕緣膜是氧化物絕緣膜和氮化物絕緣膜的疊層。
  5. 一種半導體裝置,包括:第一電極;該第一電極上的第一絕緣膜;該第一絕緣膜上的第一氧化物膜;在該第一氧化物膜上的含有鎵的氧化物半導體膜;在該氧化物半導體膜上並與其接觸的第二氧化物膜;該第二氧化物膜上的第二電極;該第二氧化物膜上的第三電極;以及在該第二氧化物膜、該第二電極及該第三電極上並與該第二氧化物膜、該第二電極及該第三電極接觸的第三氧化物膜,其中該第一氧化物膜、該第二氧化物膜以及該第三氧化物膜每一者含有銦、鎵及鋅。
  6. 根據申請專利範圍第5項之半導體裝置,其中該氧化物半導體膜還含有銦和鋅。
  7. 根據申請專利範圍第5項之半導體裝置,其中該氧化物半導體膜、該第一氧化物膜、該第二氧化物膜及該第三氧化物膜都含有相同金屬元素。
  8. 根據申請專利範圍第5項之半導體裝置,其中,該第三氧化物膜的電子親和力與該第一氧化物膜的電子親和力及該第二氧化物膜的電子親和力相等,並且,該第三氧化物膜的該電子親和力低於該氧化物半導體膜的電子親和力。
  9. 根據申請專利範圍第5項之半導體裝置,其中,該第三氧化物膜的電子親和力低於該第一氧化物膜的電子親和力及該第二氧化物膜的電子親和力,並且,該第一氧化物膜的該電子親和力及該第二氧化物膜的該電子親和力低於該氧化物半導體膜的電子親和力。
  10. 根據申請專利範圍第5項之半導體裝置,其中,該第三氧化物膜的電子親和力與該第二氧化物膜的電子親和力相等,該第三氧化物膜的該電子親和力高於該第一氧化物膜的電子親和力,並且,該第三氧化物膜的該電子親和力低於該氧化物半導體膜的電子親和力。
  11. 根據申請專利範圍第5項之半導體裝置,其中,該第三氧化物膜的電子親和力與該第一氧化物膜的電子親和力相等,該第三氧化物膜的該電子親和力低於該第二氧化物膜的電子親和力,並且,該第三氧化物膜的該電子親和力低於該氧化物半導體膜的電子親和力。
  12. 根據申請專利範圍第5項之半導體裝置,還包括在該第三氧化物膜上並與其接觸的第二絕緣膜,其中該第二絕緣膜包含過剩氧。
  13. 根據申請專利範圍第12項之半導體裝置,其中該 第二絕緣膜是氧化物絕緣膜和氮化物絕緣膜的疊層。
TW102141893A 2012-11-30 2013-11-18 半導體裝置 TWI582993B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012261919 2012-11-30

Publications (2)

Publication Number Publication Date
TW201427016A TW201427016A (zh) 2014-07-01
TWI582993B true TWI582993B (zh) 2017-05-11

Family

ID=50821635

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106103708A TWI624949B (zh) 2012-11-30 2013-11-18 半導體裝置
TW102141893A TWI582993B (zh) 2012-11-30 2013-11-18 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106103708A TWI624949B (zh) 2012-11-30 2013-11-18 半導體裝置

Country Status (6)

Country Link
US (2) US9324810B2 (zh)
JP (1) JP6278671B2 (zh)
KR (1) KR102232624B1 (zh)
CN (1) CN103855224B (zh)
DE (1) DE102013224333A1 (zh)
TW (2) TWI624949B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP6357665B2 (ja) * 2014-12-05 2018-07-18 株式会社Joled 薄膜トランジスタ基板及びその製造方法
US9768317B2 (en) * 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
TW202236685A (zh) * 2015-10-30 2022-09-16 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
JP6429816B2 (ja) * 2016-02-17 2018-11-28 三菱電機株式会社 薄膜トランジスタおよびその製造方法、薄膜トランジスタ基板、液晶表示装置
EP3423895B1 (de) * 2016-03-02 2021-04-28 PA.Cotte Family Holding GmbH Verfahren zur herstellung einer anzeigevorrichtung und anzeigevorrichtung
TW201813095A (zh) * 2016-07-11 2018-04-01 半導體能源硏究所股份有限公司 半導體裝置
US10504925B2 (en) * 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2018180968A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 アクティブマトリクス基板および液晶表示パネル
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN113838938A (zh) * 2020-06-24 2021-12-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
US20120026787A1 (en) * 2010-07-28 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Family Cites Families (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2011102A (en) 1934-01-24 1935-08-13 Robeson Rochester Corp Coffee making apparatus
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269518B1 (ko) 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP2003273361A (ja) 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6933241B2 (en) 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2005115060A1 (en) 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
US20070044714A1 (en) 2005-08-31 2007-03-01 Applied Materials, Inc. Method and apparatus for maintaining a cross sectional shape of a diffuser during processing
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
KR100690925B1 (ko) 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5305730B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101545460B1 (ko) * 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI606593B (zh) 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101343570B1 (ko) 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5371467B2 (ja) * 2009-02-12 2013-12-18 富士フイルム株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011054812A (ja) 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
KR101872229B1 (ko) 2009-10-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
KR102480794B1 (ko) 2009-12-28 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
JP5496745B2 (ja) * 2010-03-31 2014-05-21 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
CN102844872B (zh) 2010-04-02 2016-08-24 株式会社半导体能源研究所 半导体装置
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101850926B1 (ko) 2010-04-09 2018-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8779433B2 (en) 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011258804A (ja) * 2010-06-10 2011-12-22 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
KR101995851B1 (ko) * 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
EP2428994A1 (en) 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101995082B1 (ko) * 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101757443B1 (ko) 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102546888B1 (ko) 2011-06-17 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR20140009023A (ko) 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102164721B1 (ko) 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
US20120026787A1 (en) * 2010-07-28 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Also Published As

Publication number Publication date
JP2014131022A (ja) 2014-07-10
TW201733124A (zh) 2017-09-16
TW201427016A (zh) 2014-07-01
US20160197200A1 (en) 2016-07-07
US20140151685A1 (en) 2014-06-05
US9865746B2 (en) 2018-01-09
CN103855224A (zh) 2014-06-11
JP6278671B2 (ja) 2018-02-14
DE102013224333A1 (de) 2014-06-18
KR20140070411A (ko) 2014-06-10
KR102232624B1 (ko) 2021-03-25
TWI624949B (zh) 2018-05-21
US9324810B2 (en) 2016-04-26
CN103855224B (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
TWI582993B (zh) 半導體裝置
KR102643760B1 (ko) 표시 장치
JP6145237B2 (ja) トランジスタ及びその作製方法
JP7364721B2 (ja) 半導体装置
TWI721916B (zh) 顯示裝置
JP2020057819A (ja) 酸化物半導体層のエッチング方法及びトランジスタの作製方法
TWI620331B (zh) 半導體裝置
TW201117356A (en) Semiconductor device and method for manufacturing the same
JP6542961B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees