CN102903758B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102903758B
CN102903758B CN201210283668.2A CN201210283668A CN102903758B CN 102903758 B CN102903758 B CN 102903758B CN 201210283668 A CN201210283668 A CN 201210283668A CN 102903758 B CN102903758 B CN 102903758B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
crystal region
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210283668.2A
Other languages
English (en)
Other versions
CN102903758A (zh
Inventor
山崎舜平
广桥拓也
高桥正弘
岛津贵志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102903758A publication Critical patent/CN102903758A/zh
Application granted granted Critical
Publication of CN102903758B publication Critical patent/CN102903758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

可以使用更大的衬底，并且通过形成具有高结晶性程度的氧化物半导体层，可以制造具有所希望的高场效应迁移率的晶体管，由此可以实现大型显示装置或高性能半导体装置等的实用化。在衬底上形成第一多元氧化物半导体层，以及在第一多元氧化物半导体层上形成单元氧化物半导体层；然后，通过在500℃以上1000℃以下，优选为550℃以上750℃以下进行加热处理从表面向内部进行结晶生长，使得形成包含单晶区域的第一多元氧化物半导体层及包含单晶区域的单元氧化物半导体层；以及在包含单晶区域的单元氧化物半导体层上层叠包含单晶区域的第二多元氧化物半导体层。

Description

半导体装置
技术领域
本发明涉及包括作为元件包含晶体管等至少一个半导体元件的电路的半导体装置及其制造方法。例如，本发明涉及作为部件包括安装在电源电路中的功率器件、包括存储器、闸流晶体管、转换器、图像传感器等的半导体集成电路、以液晶显示面板为代表的电光学装置和包括发光元件的发光显示装置中的任何一种的电子装置。
在本说明书中，半导体装置一般是指能够通过利用半导体特性而工作的装置，因此电光装置、半导体电路及电子装置都是半导体装置。
背景技术
如通常在液晶显示装置中所见到的那样，使用非晶硅、多晶硅等来制造在玻璃衬底等上形成的晶体管。虽然使用非晶硅制造的晶体管具有低场效应迁移率，但是它具有能够在更大玻璃衬底上形成的优点。另外，虽然使用多晶硅制造的晶体管具有高场效应迁移率，但是它具有不合适于更大玻璃衬底的缺点。
与使用硅制造的晶体管不同，使用氧化物半导体制造晶体管，并将其应用于电子装置或光装置的技术受到注目。例如，专利文献1和专利文献2公开了使用氧化锌或基于In-Ga-Zn-O的氧化物作为氧化物半导体来制造晶体管并将这种晶体管用作显示装置的像素的开关元件等的技术。
【参考】
【专利文献】
【专利文献1】 日本专利申请公开2007-123861号公报
【专利文献2】 日本专利申请公开2007-96055号公报。
发明内容
另外，大型显示装置已经变得越来越普及。显示屏幕的对角为40英寸至50英寸的家庭用电视机也已开始广泛使用。
使用常规氧化物半导体制造的晶体管的场效应迁移率为10 cm2/Vs至20cm2/Vs。因为使用氧化物半导体制造的晶体管的场效应迁移率是使用非晶硅制造的晶体管的的场效应迁移率10倍以上，所以即使在大型显示装置中使用氧化物半导体制造的晶体管也能够提供作为像素的开关元件充分的性能。
但是，将使用氧化物半导体制造的晶体管用作半导体装置的驱动器件，例如大型显示装置等的驱动电路中的开关元件时，有一定的限制。
本发明的一个实施方式的目的在于：通过形成具有高结晶性的程度的氧化物半导体层来实现更大衬底和制造具有所希望的高场效应迁移率的晶体管，并且还实现大型显示装置或高性能的半导体装置等的实用化。
根据本发明的一个实施方式，在衬底上形成第一多元氧化物半导体层以及在第一多元氧化物半导体层上形成单元氧化物半导体层；然后，通过在500℃以上且1000℃以下的温度下，优选在550℃以上且750℃以下的温度下进行加热处理，从表面向内部进行结晶生长，以形成包含单晶区域的第一多元氧化物半导体层及包含单晶区域的单元氧化物半导体层；以及在包含单晶区域的单元氧化物半导体层上层叠包含单晶区域的第二多元氧化物半导体层。注意，包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层中的每个层的单晶区域是在其表面晶体取向一致的平板状单晶区域。平板状单晶区域具有平行于其表面的a-b面，并且在垂直于包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层的表面的方向上具有c轴。另外，包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层的c轴方向对应于深度方向。
以如下方式形成包含单晶区域的单元氧化物半导体层：在第一多元氧化物半导体层上形成单元氧化物半导体层，以及然后，通过在500℃以上且1000℃以下的温度下，优选在550℃以上且750℃以下的温度下进行加热处理，使得从表面向内部进行结晶生长。以从表面沿深度方向进行结晶生长的方式形成在包含单晶区域的单元氧化物半导体层的表面的并且在相同晶体方向上取向晶体的单晶区域；所以可以以不受到单元氧化物半导体层的基底部件的影响的方式形成单晶区域。另外，通过使用该包含单晶区域的单元氧化物半导体层作为晶种从第一多元氧化物半导体层的表面进行外延生长或轴向生长，以进行第一多元氧化物半导体层的结晶生长，使得可以以不受到第一多元氧化物半导体层的基底部件的影响的方式形成单晶区域。
包含单晶区域的第二多元氧化物半导体层可以通过如下方式而形成：在包含单晶区域的单元氧化物半导体层上形成第二多元氧化物半导体层，以及然后，通过在100℃以上且500℃以下的温度下，优选在150℃以上且400℃以下的温度下进行加热处理，使得从包含单晶区域的单元氧化物半导体层的表面向上方的第二多元氧化物半导体层的表面进行结晶生长。就是说，包含单晶区域的单元氧化物半导体层对于第二多元氧化物半导体层来说相当于晶种。
另外，包含单晶区域的第二多元氧化物半导体层可以通过如下方式而形成：通过在200℃以上且600℃以下的温度下，优选在200℃以上且550℃以下的温度下加热的同时通常通过溅射法在包含单晶区域的单元氧化物半导体层上沉积第二多元氧化物半导体层，使得从包含单晶区域的单元氧化物半导体层的表面进行外延生长或轴向生长，以及可以形成包含单晶区域的第二多元氧化物半导体层。就是说，包含单晶区域的单元氧化物半导体层对于包含单晶区域的第二多元氧化物半导体层来说相当于晶种。
因为通过使用包含单晶区域的单元氧化物半导体层作为晶种而进行结晶生长，所以包含单晶区域的第一多元氧化物半导体层及包含单晶区域的第二多元氧化物半导体层具有与包含单晶区域的单元氧化物半导体层基本上相同的晶体方向。
然后，将包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层蚀刻为岛状；在具有岛状的包含单晶区域的第二多元氧化物半导体层上形成源电极及漏电极；形成栅极绝缘层和栅电极，由此可以制造顶栅型晶体管。
备选地，在衬底上形成栅电极及栅极绝缘层，在栅极绝缘层上形成包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层，将该包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层蚀刻为岛状，以及形成源电极及漏电极，由此可以制造底栅型晶体管。
另外，根据本发明的一个实施方式，一种包括薄膜晶体管的半导体装置，该薄膜晶体管具有：具有包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层的氧化物半导体叠层体，栅电极，设置在氧化物半导体叠层体与栅电极之间的栅极绝缘层，以及电连接于氧化物半导体叠层体的布线。
优选在几乎不包含氢及水分的气氛（氮气氛、氧气氛或干燥空气气氛等）进行用来形成包含单晶区域的第一多元氧化物半导体层及包含单晶区域的单元氧化物半导体层的加热处理及用来形成包含单晶区域的第二多元氧化物半导体层的加热处理。通过进行该加热处理，可以进行用来使氢、水、羟基或氢化物等从单元氧化物半导体层及多元氧化物半导体层中脱离的脱水化或脱氢化，而可以使得包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层高纯度化。可以用以下方式来进行加热处理：在惰性气氛中进行增加温度，以及然后在过程期间气氛转换成包含氧的气氛。在氧气氛中进行加热处理的情况下，使氧化物半导体层氧化，由此可以修复氧缺陷。即使在高达450℃时对被进行了该加热处理的具有单晶区域的氧化物半导体层进行使用热脱附谱检测法（Thermal Desorption Spectroscopy：TDS）的测量，也未检测水的两个峰值中在300℃附近的水的至少一个峰值。
在包含单晶区域的第一多元氧化物半导体层及包含单晶区域的第二多元氧化物半导体层各包含In时，在平板状的单晶区域中，In的电子云相互重叠以相互连接，由此使得导电率σ增加。因此，可以增加晶体管的场效应迁移率。
被高纯度化的包含单晶区域的第一多元氧化物半导体层、被高纯度化的包含单晶区域的单元氧化物半导体层以及被高纯度化的包含单晶区域的第二多元氧化物半导体层中，氢浓度为1×1018cm-3以下，优选为1×1016cm-3以下，更优选基本上是0；载流子密度可以低于1×1014cm-3，优选低于1×1012cm-3，更优选低于测量下限以下的1.45×1010cm-3；以及能带隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。
注意，根据本发明的一个实施方式的晶体管包含绝缘栅极场效应晶体管（insulated-gate field-effect transistor （IGFET））和在其类别中的薄膜晶体管（TFT）。
即使用作基底的衬底的材料为氧化物、氮化物和金属等的任一材料，也可以制造具有高场效应迁移率的晶体管，而实现大型显示装置和高性能半导体装置等。
附图说明
图1是示出本发明的一个实施方式的半导体装置的截面图；
图2A至2E是示出根据本发明的一个实施方式的制造半导体装置的过程的截面图；
图3是示出根据本发明的一个实施方式的半导体装置的制造过程的截面图；
图4是示出氧化物半导体层的结晶生长的过程的图；
图5A至5C是各示出氧化物半导体层的结晶生长的过程的图；
图6A和6B是各示出氧化物半导体层的结晶生长的过程的图；
图7A至7C是各示出氧化物半导体层的结晶结构的图；
图8A至8E是示出根据本发明的一个实施方式的半导体装置的制造过程的截面图；
图9A至9D是示出根据本发明的一个实施方式的半导体装置的制造过程的截面图；
图10A和10B是示出根据本发明的一个实施方式的半导体装置的执照过程的截面图；
图11A至11D是示出根据本发明的一个实施方式的半导体装置的制造过程的截面图；
图12A至12D是示出根据本发明的一个实施方式的半导体装置的制造过程的截面图；
图13A和13B是示出根据本发明的一个实施方式的半导体装置的制造过程的截面图；
图14A至14E是示出根据本发明的一个实施方式的半导体装置的制造过程的截面图；
图15A和15B是示出根据本发明的一个实施方式的半导体装置的制造过程的截面图；
图16是示出根据本发明的一个实施方式的半导体装置的制造过程的截面图；
图17是示出根据本发明的一个实施方式的半导体装置的截面图；
图18是示出根据本发明的一个实施方式的半导体装置的截面图；
图19是示出根据本发明的一个实施方式的半导体装置的等效电路图；
图20A和20B是示出根据本发明的一个实施方式的半导体装置的俯视图及截面图；
图21A和21B是示出根据本发明的一个实施方式的半导体装置的俯视图及截面图；
图22是示出根据本发明的一个实施方式的半导体装置的截面图；
图23A至23E是各示出电子装置的一个实施方式的图；
图24是示出电子装置的一个实施方式的图。
具体实施方式
将参照附图详细说明本发明的实施方式。注意，本发明不局限于以下说明，以及本领域技术人员可以很容易地理解在不脱离本发明的宗旨及范围的情况下可以用各种各样的方式来改变其模式及详细内容。因此，本发明不应该被解释为仅限于以下实施方式的说明。注意，在以下说明的本发明的结构中，在不同附图之间通过相同的附图标记表示相同部分或具有类似功能的部分，而不反复其说明。
注意，在本说明书中所说明的每一个附图中，每一个部件的大小或每一个层的厚度或区域在某些情况下为了清楚而被夸大。因此，本发明的实施方式不是一直限于这类尺度。
注意，在本说明书中使用“第一”、“第二”以及“第三”等术语是为了避免部件之间的混同，而不是为了在数目上进行限制的。因此，例如，可以适当地使用“第二”或“第三”等代替“第一”进行说明。
注意，“电压”是指两个点之间的电位差，“电位”是指在静电场中的某一点的单位电荷的静电能(电位能量)。注意，一般来说，将某一点的电位与参考电位（例如接地电位）之间的电位差简单地称为电位或电压，以及在很多情况下使用电位和电压作为同义词。因此，在本说明书中，除了另外指定，否则可将电位改述为电压，以及可将电压改述为电位。
（实施方式1）
图1是示出作为半导体装置的结构的一个实施方式的晶体管150的截面图。注意，虽然这里说明的晶体管150是载流子为电子的n沟道型IGFET（Insulated Gate Field Effect Transistor：绝缘栅极场效应晶体管），但是晶体管150也可以是p沟道型IGFET。在本实施方式中，，将说明具有顶栅结构的晶体管150。
在图1中所示的晶体管150中，在衬底100上，层叠包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a（氧化物半导体叠层体），且在其上形成用作源电极及漏电极的布线108a、108b。另外，在包含单晶区域的第二多元氧化物半导体层107a及布线108a、108b上形成栅极绝缘层112，在栅极绝缘层112上形成栅电极114以便在栅极绝缘层112设置在其间的情况下面对包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a。此外，也可以在栅极绝缘层112及栅电极114上有绝缘层116。
接着，将参照图2A至2E、图3、图4、图5A至图5C、图6A以及图6B以及图7A至7C说明具有单晶区域的氧化物半导体叠层体的制造方法及使用该氧化物半导体叠层体而形成的薄膜晶体管。
在衬底100上形成第一多元氧化物半导体层102，并且在第一多元氧化物半导体层102上形成单元氧化物半导体层104（参照图2A）。
衬底100至少需要具有能够承受后面进行的加热处理的足够耐热性。当使用玻璃衬底作为衬底100时，优选使用应变点为730℃以上的玻璃衬底。至于玻璃衬底，例如可以使用如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃等的玻璃材料。注意，优选使用包含BaO和B2O3使得B2O3量大于BaO量的玻璃衬底。
可以使用如陶瓷衬底、石英衬底或蓝宝石衬底等的使用绝缘体而形成的衬底代替上述玻璃衬底。备选地，也可以使用晶化玻璃等。还备选地，还可以使用通过在如硅片等的半导体衬底的表面或由金属材料形成的导电衬底的表面上形成绝缘层获得的衬底。
如后面将所述的，根据本实施方式，因为设置在衬底100上的第一多元氧化物半导体层102及单元氧化物半导体层104的结晶化不取决于用作基底的衬底的材质。所以如上所述那样可以使用各种材料作为衬底100。
通过溅射法等形成第一多元氧化物半导体层102及单元氧化物半导体层104。第一多元氧化物半导体层102通过加热而可以具有成为六方晶结构的非纤锌矿型结晶结构。六方晶结构的非纤锌矿型结晶结构也被称为同系结构（homologous structure）。注意，非纤锌矿型结晶结构是指不是纤锌矿型的结晶结构。
作为第一多元氧化物半导体层102，可以使用任何如下氧化物半导体层：四元金属氧化物的基于In-Sn-Ga-Zn-O的氧化物半导体层；三元金属氧化物的基于In-Ga-Zn-O的氧化物半导体层、基于In-Sn-Zn-O的氧化物半导体层、基于In-Al-Zn-O的氧化物半导体层、基于Sn-Ga-Zn-O的氧化物半导体层、基于Al-Ga-Zn-O的氧化物半导体层、基于Sn-Al-Zn-O的氧化物半导体层；二元金属氧化物的基于In-Zn-O的氧化物半导体层、基于Sn-Zn-O的氧化物半导体层、基于Al-Zn-O的氧化物半导体层、基于Zn-Mg-O的氧化物半导体层、基于Sn-Mg-O的氧化物半导体层、基于In-Mg-O的氧化物半导体层等。在本说明书中，多元氧化物半导体包含多种金属氧化物，以及n元金属氧化物包含n种金属氧化物。注意，多元氧化物半导体，可以含有1%，优选为0.1%的主要成分的金属氧化物之外的元素作为杂质。
第一多元氧化物半导体层102可以使用三元金属氧化物来形成，以及可以使用由InMXZnYOZ（Y=0.5至5）表示的氧化物半导体材料。这里，M表示选自镓（Ga）、铝（Al）或硼（B）等第13族元素中的一种或多种元素。注意，In、M、Zn及O的含有量可以自由设定，其中包含M的含有量为0（即，x=0）的情况。但是，In及Zn的含有量不为0。也就是说，上述表达包含基于In-Ga-Zn-O的氧化物半导体或基于In-Zn-O的氧化物半导体等。
溅射法的例子包含使用高频电源作为溅射电源的RF溅射法、DC溅射法以及以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成绝缘层的情况中，而DC溅射法主要用于形成金属层的情况中。
作为用于通过溅射法形成第一多元氧化物半导体层102的靶材，可以使用含有锌的金属氧化物的靶材。例如，将含有In、Ga及Zn的金属氧化物靶材具有In:Ga:Zn=1:x:y（x为0以上以及y为0.5以上5以下）的组成比。具体地，可以使用组成比为In:Ga:Zn=1:1:0.5[原子比]的靶材、组成比为In:Ga:Zn=1:1:1[原子比]的靶材、组成比为In:Ga:Zn=1:1:2[原子比]的靶材或组成比为In:Ga:Zn=1:0.5:2[原子比]的靶材。在本实施方式中，因为意图性地通过在后面步骤中进行加热处理来造成晶化，所以优选使用易于晶化的金属氧化物靶材。
单元氧化物半导体层104优选使用通过加热而有可能具有成为六方晶结构的纤锌矿型结晶结构的单元氧化物半导体形成，典型的有氧化锌。这里，单元氧化物半导体是指包含一种金属氧化物的氧化物半导体。注意，单元氧化物半导体，可以含有1%，优选为0.1%的金属氧化物之外的元素，作为杂质。单元氧化物半导体比多元氧化物半导体更易晶化且结晶性的程度可以是高的。单元氧化物半导体层104可以用作第一多元氧化物半导体层102及后面形成的第二多元氧化物半导体层106的结晶生长的晶种。所以将单元氧化物半导体层104可以具有结晶生长可能的厚度，典型的是单原子层厚度以上10nm以下，优选的是2nm以上5nm以下。当单元氧化物半导体层104是薄的时，可以提高形成处理及加热处理中的处理量。
单元氧化物半导体层104可以在稀有气体（典型的为氩）气氛、氧气氛或含有稀有气体（典型的为氩）及氧的气氛中通过溅射法来形成。
另外，用与第一多元氧化物半导体层102的方式类似的方式，金属氧化物靶材中的氧化物半导体的相对密度为80%以上，优选为95%以上，更优选为99.9%以上。
另外，用与第一多元氧化物半导体层102的方式类似的方式，通过一边加热衬底，一边形成单元氧化物半导体层104，可以在之后进行第一加热处理时促进结晶生长。
接着，进行第一加热处理。第一加热处理的温度为500℃以上1000℃以下，优选为600℃以上850℃以下。另外，加热时间为1分以上24小时以下。
优选在稀有气体（典型的为氩）气氛、氧气氛、氮气氛、干燥空气气氛、含有稀有气体（典型的为氩）和氧的气氛或含有稀有气体和氮的气氛中进行第一加热处理。
在本实施方式中，作为第一加热处理，在干燥空气气氛中以700℃进行1个小时的加热处理。
也可以在一边逐渐增加单元氧化物半导体层104的温度一边加热单元氧化物半导体层104之后，可在一定的温度下加热第一多元氧化物半导体层102。当将500℃以上的温度增加的速度为0.5℃/h以上3℃/h以下时，单元氧化物半导体层104的结晶生长逐渐进行；因此可以进一步增强结晶性。
用于第一加热处理的加热处理设备不限于具体设备，以及该设备也可以设置有通过来自电阻发热元件等的发热元件的热传导或热辐射对对象进行加热的装置。例如，可以使用电炉或如气体快速热退火（Gas Rapid Thermal Anneal：GRTA）设备、灯快速热退火（Lamp Rapid Thermal Anneal：LRTA）设备等的快速热退火（Rapid Thermal Anneal：RTA）设备。LRTA设备是通过从如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等的灯发出的光（电磁波）的辐射对对象进行加热的设备。GRTA设备是使用高温的气体进行加热处理的设备。
通过第一加热处理，如图2A中的箭头所示从单元氧化物半导体层104的表面向第一多元氧化物半导体层102开始结晶生长。由于单元氧化物半导体层104易于晶化，所以整个单元氧化物半导体层104晶化而使得形成包含单晶区域的单元氧化物半导体层105。注意，包含单晶区域的单元氧化物半导体层105具有为六方晶结构的纤锌矿型结晶结构（参照图2B）。
通过第一加热处理，从单元氧化物半导体层104的表面进行结晶生长以形成单晶区域。每个单晶区域是通过从表面向内部进行结晶生长获得的并且平均厚度为单原子层厚度以上10nm以下，优选的是2nm以上5nm以下的板状的结晶区域。每个单晶区域具有平行于其表面的a-b面，并具有垂直于其表面的c轴。在本实施方式中，通过第一加热处理，使得单元氧化物半导体层104的大部分含有结晶（也称为共同生长（Co-growing，CG）结晶）。由于从表面向深度方向进行结晶生长，所以可以不受基底部件的影响地形成具有关于单元氧化物半导体层104的表面的比较整齐晶体取向的单晶区域。
通过继续进行第一加热处理，使用包含单晶区域的单元氧化物半导体层105作为晶种，第一多元氧化物半导体层102的结晶生长如箭头所示那样向衬底100进展。包含单晶区域的单元氧化物半导体层105在垂直于其表面的方向上具有c轴取向。通过使用包含单晶区域的单元氧化物半导体层105作为晶种，第一多元氧化物半导体层102的结晶生长（也称为外延生长或轴向生长）可以进行使得获得与包含单晶区域的单元氧化物半导体层105基本上相同的结晶轴。也就是说，可以边使第一多元氧化物半导体层102边具有c轴取向边进行结晶生长。结果，可以形成具有c轴取向的包含单晶区域的第一多元氧化物半导体层103。包含单晶区域的第一多元氧化物半导体层103具有不是纤锌矿型结晶结构的六方晶结构（参照图2C）。
例如，在使用基于In-Ga-Zn-O的氧化物半导体材料用于包含单晶区域的第一多元氧化物半导体层的情况中，包含单晶区域的第一多元氧化物半导体层可以包含由InGaO3（ZnO）m（m：整数）表示的结晶（InGaZnO4、InGaZn5O8等）或由In2Ga2ZnO7表示的结晶等。这种结晶具有六方晶结构，并且通过第一加热处理其c轴基本上垂直于单元氧化物半导体层的表面。
接着，如图2D中所示，在包含单晶区域的单元氧化物半导体层105上形成第二多元氧化物半导体层106。第二多元氧化物半导体层106通过加热可以具有六方晶结构的非纤锌矿型结晶结构。第二多元氧化物半导体层106可以通过与单元氧化物半导体层104的方法类似的方法来形成。注意，实施者可以根据所制造的装置而适当地决定第二多元氧化物半导体层106的厚度。例如，第一多元氧化物半导体层102、单元氧化物半导体层104以及第二多元氧化物半导体层106的总厚度为10nm以上200nm以下。
第二多元氧化物半导体层106可以适当地使用与第一多元氧化物半导体层102的那些类似的材料及方法来形成。
接着，进行第二加热处理。第二加热处理的温度为100℃以上500℃以下，优选为150℃以上400℃以下。将加热时间设定为1分以上100小时以下，优选为5小时以上20小时以下，典型的为10小时。
注意，可以在与第一加热处理的气氛类似的气氛中进行第二加热处理。另外，对于第二加热处理，可以适当地使用与第一加热处理的加热设备类似的加热设备。
通过进行第二加热处理，如图2D中的箭头所示从包含单晶区域的单元氧化物半导体层105向第二多元氧化物半导体层106的表面开始结晶生长。包含单晶区域的单元氧化物半导体层105在垂直于其表面的方向上具有c轴取向。通过使用包含单晶区域的单元氧化物半导体层105作为晶种，与第一多元氧化物半导体层102同样，第二多元氧化物半导体层106的结晶生长（也称为外延生长或轴向生长）可以进行使得与包含单晶区域的单元氧化物半导体层105的结晶轴基本上相同，以与第一多元氧化物半导体层102的方式类似的方式。也就是说，可以边使第二多元氧化物半导体层106 边具有c轴取向边进行结晶生长。通过上述过程，可以形成包含单晶区域的第二多元氧化物半导体层107。包含单晶区域的第二多元氧化物半导体层107具有不是纤锌矿型结晶结构的六方晶结构（参照图2E）。
例如，在使用基于In-Ga-Zn-O的氧化物半导体材料用于包含单晶区域的第二多元氧化物半导体层的情况中，包含单晶区域的第二多元氧化物半导体层可以包含由InGaO3（ZnO）m（m：整数）（InGaZnO4、InGaZn5O8等）表示的结晶或由In2Ga2ZnO7表示的结晶等。这种结晶具有六方晶结构，并且通过第二加热处理其c轴基本垂直于第二多元氧化物半导体层的表面。
这里，c轴基本上垂直于第一多元氧化物半导体层102及第二多元氧化物半导体层106的表面的结晶具有含有In、Ga、Zn中的任一种的平行于a轴（a-axis）及b轴（b-axis）的层的叠层结构。具体而言，In2Ga2ZnO7、InGaZnO4、InGaZn5O8的结晶具有以下结构:含有In的层与不含有In的层（含有Ga或Zn的层）在c轴方向上层叠。
在基于In-Ga-Zn-O的氧化物半导体中，含有In的层在a-b面内方向上的导电性良好。这是因为如下缘故：导电性主要受基于In-Ga-Zn-O的氧化物半导体中的In控制，并且一个In原子的5s轨道与相邻的In原子的5s轨道重叠，从而形成载流子通道（carrier path）。再者，由于本实施方式所述的晶体管包含被高度晶化的包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层，所以与包含非晶、微晶或多晶状态的氧化物半导体层的晶体管相比，该晶体管具有较少杂质和缺陷。如上所述，包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层的载流子迁移率可以提高，从而可以增强晶体管的导通电流及场效应迁移率。
这里，以虚线标记包含单晶区域的第一多元氧化物半导体层103、包含单晶区域的单元氧化物半导体层105以及包含单晶区域的单元氧化物半导体层105和包含单晶区域的第二多元氧化物半导体层107之间的界面。但是，当包含单晶区域的单元氧化物半导体层105为ZnO，以及包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的第二多元氧化物半导体层107时基于In-Ga-Zn-O的氧化物半导体时，由于加热处理的压力及温度， ZnO或基于In-Ga-Zn-O的氧化物半导体中含有的锌发生扩散。由以下现象可以确认到锌的扩散：在高达450℃的温度进行 TDS时，没有检测到In或Ga的峰，但是，在真空加热条件下，尤其是300℃附近检测到锌的峰值。注意，在真空中进行TDS且发现从200℃附近检测到锌。因此，如图3中所示，包含单晶区域的第一多元氧化物半导体层和包含单晶区域的单元氧化物半导体层之间的界线以及包含单晶区域的第二多元氧化物半导体层和包含单晶区域的单元氧化物半导体层的界线不清楚，以及可以将这些层看作一个层，即层109。
通过上述过程，可以形成包含单晶区域的第一多元氧化物半导体层103、包含单晶区域的单元氧化物半导体层105以及包含单晶区域的第二多元氧化物半导体层107。
现在，将参照图4、图5A至图5C以及图6A和6B对通过第一加热处理在单元氧化物半导体层104中形成板状的结晶区域的机制进行说明。
通过经典分子动力学法验证了第一加热处理中的原子的运动。在经典分子动力学法中，通过对成为原子间相互作用的特征的经验势进行定义使得可以对作用于每个原子的力量进行评价。这里，通过对每个原子应用经典力学（classical mechanics），并且以数值的方式解答牛顿运动方程，由此验证每个原子的运动（时间有关改变(time-dependent change)）。在本计算中，使用Born-Mayer-Huggins势作为经验势。
如图4中所示，形成在非晶氧化锌（以下称为a-ZnO）中以等间距设置是宽度为1nm的单晶氧化锌的晶核160（以下称为c-ZnO）的模型。注意，a-ZnO及c-ZnO的密度为5.5g/cm3。垂直方向为c轴方向。
接着，在将c-ZnO固定在三维周期边界条件下时，图4中的模型遭受以700℃进行100psec（0.2fsec×500000步（step））的经典分子动力学模拟。图5A至5C及图6A和6B中示出其结果。
图5A、图5B、图5C分别示出20psec、40psec以及60psec之后的原子位置的改变。图6A、图6B分别示出在80psec以及100psec之后的原子位置的改变。在每个图中，通过箭头的长度及指向来标记结晶生长的距离及方向。
表1示出垂直方向（c轴[0001]）及与垂直方向垂直的水平方向上的结晶生长速度。
[表1]
方向 结晶生长速度(nm/psec)
垂直 6.1×10-3
水平 3.0×10-2
在图5A至5C中，与垂直方向（c轴方向）上的箭头162、166及170相比，水平方向（垂直于c轴方向的方向）上的箭头164a、164b、168a、168b、172a及172b更长。因此，发现在水平方向上的结晶生长被优先进行，并且图5C中，在相邻的晶核之间，结晶生长结束。
图6A和6B中，发现使用形成在表面的结晶区域作为晶种如箭头174和176所示那样在垂直方向（c轴方向）上进行结晶生长。
另外，根据表1，发现与垂直方向垂直的水平方向上的结晶生长速度是垂直方向（c轴[0001]）上的结晶生长速度大约4.9倍高。由此可知，在ZnO中，首先在与表面（a-b面）平行的方向上进行结晶生长。此时，在a-b面上，在水平方向上进行结晶生长而形成板状的单晶区域。接着，使用形成在表面（a-b面）的板状单晶区域作为晶种，在垂直于表面（a-b面）的c轴方向上进行结晶生长。由此，可以认为ZnO可能c轴取向。如上所述，通过优先地在与表面（a-b面）平行的方向上进行结晶生长之后，再在垂直于表面的c轴方向上进行结晶生长（也称为外延生长或轴向生长），由此形成板状的单晶区域。
接着，参照图7A至7C对以使包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的第二多元氧化物半导体层107的结晶轴与包含单晶区域的单元氧化物半导体层105的结晶轴成为基本上相等的方式进行结晶生长的机制进行说明。
图7A示出从c轴方向观察到单元氧化物半导体层的典型例的具有六方晶结构的氧化锌（ZnO）的a-b面中的单位晶格（unit cell）结构。图7B示出c轴方向为垂直方向的结晶结构。
图7C示出从c轴方向观察到第一多元氧化物半导体层及第二多元氧化物半导体层的典型例的InGaZnO4的a-b面中的结构。
根据图7A及7C，ZnO及InGaZnO4的晶格常数基本相同，而可以说a-b面中的ZnO及InGaZnO4的一致性高。另外， InGaZnO4及ZnO具有六方晶结构且ZnO具有与c轴方向平行的键；所以第一多元氧化物半导体层及第二多元氧化物半导体层的典型例的InGaZnO4中可以在c轴方向上一致性高地进行结晶生长。因此，进行结晶生长使得包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的第二多元氧化物半导体层107的结晶轴与包含单晶区域的单元氧化物半导体层105的结晶轴成为大致相等。
通过上述步骤，可以不受用作基底的衬底的材料的影响地形成具有包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层的叠层体。
然后，在图2E中所示的包含单晶区域的第二多元氧化物半导体层107上通过光刻步骤形成抗蚀剂掩模。然后，通过使用该抗蚀剂掩模对包含单晶区域的第一多元氧化物半导体层103、包含单晶区域的单元氧化物半导体层105以及包含单晶区域的第二多元氧化物半导体层107进行蚀刻，由此形成岛状的包含单晶区域的第一多元氧化物半导体层103a、岛状的包含单晶区域的单元氧化物半导体层105a以及岛状的包含单晶区域的第二多元氧化物半导体层107a。也将包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a称为氧化物半导体叠层体110（参照图1）。
接着，在氧化物半导体叠层体110上形成导电层后，将导电层蚀刻为希望的形状，由此形成布线108a及108b。
布线108a及108b可以使用选自铝、铬、铜、钽、钛、钼、钨的金属元素、含有任何这些金属元素为成分的合金或以组合含有任何这些金属元素的合金等而形成。备选地，也可以使用选自锰、镁、锆、铍的一种或多种的金属元素。此外，布线108a及108b可以具有单层结构或者两层以上的叠层结构。例如，含有硅的铝层的单层结构、在铝层上层叠有钛层的两层结构、在氮化钛层上层叠有钛层的两层结构、在氮化钛层上层叠有钨层的两层结构、在氮化钽层上层叠有钨层的两层结构以及以钛层、铝层和钛层顺序层叠的三层结构等。备选地，也可以使用含有铝与选自钛、钽、钨、钼、铬、钕和钪的一种或多种元素的层、合金层或氮化物层。
备选地，作为布线108a及108b，也可以使用氧化铟锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、哈有氧化钛的氧化铟锡、氧化铟锌、添加有氧化硅的氧化铟锡等透光导电材料。另外，也可能具有上述透光导电材料和上述金属元素形成的叠层结构。
接着，在氧化物半导体叠层体110和布线108a及108b上形成栅极绝缘层112。
栅极绝缘层112可以用使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层或氧化铝层中的一个或多个层的叠层或单层而形成。接触氧化物半导体叠层体110的栅极绝缘层112的部分优选含有氧，特别优选使用氧化硅层而形成该栅极绝缘层112的部分。通过使用氧化硅层，可以将氧供给氧化物半导体叠层体110；因此可以获得优良的特性。
当使用硅酸铪（HfSiOx）、添加有氮的硅酸铪（HfSixOyNz）、添加有氮的铝酸铪（HfAlxOyNz）、氧化铪或氧化钇等高k材料来形成栅极绝缘层112，可以降低栅极泄漏。再者，可以使用高k材料与氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层和氧化铝层中的一个以上层层叠的叠层结构。栅极绝缘层112的厚度可以为50nm以上且500nm以下。当栅极绝缘层112的厚度是大的时，可以降低栅极泄漏电流。
接着，在栅极绝缘层112上在重叠于氧化物半导体叠层体110的区域中形成栅电极114。
栅电极114可以使用选自铝、铬、铜、钽、钛、钼、钨的金属元素、含有任何这些金属元素为成分的合金或以组合含有任何这些金属元素的合金等而形成。备选地，也可以使用选自锰、镁、锆、铍的一种或多种的金属元素。此外，栅电极114可以具有单层结构或者两层以上的叠层结构。例如，可以给出含有硅的铝层的单层结构、在铝层上层叠有钛层的两层结构、在氮化钛层上层叠有钛层的两层结构、在氮化钛层上层叠有钨层的两层结构、在氮化钽层上层叠有钨层的两层结构以及以钛层、铝层和钛层顺序层叠的三层结构等。备选地，也可以使用含有铝与选自钛、钽、钨、钼、铬、钕和钪的一种或多种元素的层、合金层或氮化物层。
备选地，也可以使用氧化铟锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锌、添加有氧化硅的氧化铟锡等透光导电材料作为栅电极114。另外，也可能使用上述透光导电材料和上述金属元素形成的叠层结构。
然后，也可以形成绝缘层116作为保护层。通过上述步骤，可以形成在沟道形成区域中有包含单晶区域的氧化物半导体叠层体的晶体管150。虽然已知的金属氧化物处于非晶状态或多晶状态中，或者，仅能够通过在1400℃左右的高温下进行处理而处于单晶状态中，但是，通过形成包括平板状的单晶区域的单元氧化物半导体层以及然后使用该单晶区域作为晶种进行结晶生长的上述方法，可以在比较低温下使用大面积衬底来形成在沟道形成区域有包含单晶区域的氧化物半导体的晶体管。
（实施方式2）
在本实施方式中，作为根据本文所公开的发明的一个实施方式的半导体装置的制造方法，参照图8A至图8E、图9A至图9D以及图10A和图10B说明包括被高纯度化的氧化物半导体叠层体的晶体管的制造方法。
在衬底100上形成绝缘层101。然后，与与实施方式1的方式类似的方式，在绝缘层101上形成第一多元氧化物半导体层102，并且在第一多元氧化物半导体层102上形成单元氧化物半导体层104（参照图8A）。
作为衬底100，可以适当地使用实施方式1中所述的衬底100。
设置绝缘层101以降低杂质进入到形成在衬底100上的层中并增强形成在衬底100上的层的粘合性。使用如下层形成绝缘层101：如氧化硅层、氧氮化硅层等的氧化物绝缘层；如氮化硅层、氮氧化硅层、氮化铝层或氮氧化铝层等的氮化物绝缘层。另外，绝缘层101也可以具有叠层结构，例如，在衬底100上以上述氮化物绝缘层中的一个以上层及上述氧化物绝缘层中的一个以上层顺序层叠的叠层结构。对绝缘层101的厚度没有具体限制；例如绝缘层101可以具有10nm以上500nm以下的厚度。注意，绝缘层101不是必需的构成要素；所以也可能不设置绝缘层101。
绝缘层101可以通过溅射法、CVD法、涂敷法或印刷法等形成。
注意，当通过溅射法形成绝缘层101时，优选边去除残留在处理室中的氢、水、羟基或氢化物等边形成绝缘层101。这是为了防止氢、水、羟基或氢化物等残留在绝缘层101中。优选使用吸附型真空泵以便去除残留在处理室中的氢、水、羟基或氢化物等。作为吸附型真空泵，例如，优选使用低温泵、离子泵或钛升华泵。另外，排气单元（evacuation unit），可以是设置有冷阱（cold trap）的涡轮泵。由于用低温泵对处理室排气以去除其中的氢、水、羟基或氢化物等；所以在该处理室中形成绝缘层101时，可以降低绝缘层101中含有的杂质浓度。
另外，优选使用氢、水、羟基或氢化物等的杂质被去除到其浓度成为几ppm或几ppb的高纯度气体作为形成绝缘层101时的溅射气体。
在本实施方式中，将衬底100搬送到处理室，并在处理室中引入去除了氢、水、羟基或氢化物等的含有高纯度氧的溅射气体，并使用硅靶材在衬底100上作为绝缘层101形成氧化硅层。注意，当形成绝缘层101时，也可以对衬底100进行加热。
当通过溅射法形成第一多元氧化物半导体层102及单元氧化物半导体层104时，通过加热衬底，可以减少第一多元氧化物半导体层102及单元氧化物半导体层104中含有的氢、水、羟基或氢化物等的杂质并促进后面进行的第一加热处理中的结晶生长。
金属氧化物靶材中的金属氧化物的相对密度为80%以上，优选为95%以上，更优选为99.9%以上。通过使用相对密度高的靶材，可以降低形成的第一多元氧化物半导体层102及单元氧化物半导体层104中的杂质浓度，从而可以获得具有极好电特性或高可靠性的晶体管。
优选在形成第一多元氧化物半导体层102及单元氧化物半导体层104之前进行预加热处理，以去除残留在溅射设备内壁上、靶材表面上或靶材材料内部的氢、水、羟基或氢化物等。作为预加热处理，可以给出：在减压下将处理室内加热到200℃至600℃的方法或反复进行氮或惰性气体的引入和去除的方法等。在预加热处理结束之后，使衬底或溅射设备冷却。然后以不暴露于大气的方式形成第一多元氧化物半导体层102及单元氧化物半导体层104。在此情况中，作为靶材冷却液，优选使用油脂等而不使用水。虽然在不进行加热的状态下反复地进行氮或惰性气体的引入及去除时也能够获得某一级别的效果，但是更优选边加热边进行上述处理。
此外，用与绝缘层101的方式类似的方式，优选在形成第一多元氧化物半导体层102及单元氧化物半导体层104之前、形成中或形成后去除残留在溅射设备中的氢、水、羟基或氢化物等。为了从溅射设备中去除残留水分，优选使用吸附型真空泵。由此，去除氢、水、羟基或氢化物等使得可以降低第一多元氧化物半导体层102及单元氧化物半导体层104中含有的杂质浓度。
接着，以与实施方式1中的方式类似的方式，进行第一加热处理。第一加热处理的温度为500℃以上1000℃以下，优选为600℃以上850℃以下。另外，加热时间为1分以上24小时以下。通过第一加热处理，可以形成包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的单元氧化物半导体层105（参照图8B）。
在第一加热处理中，不但在第一多元氧化物半导体层102及单元氧化物半导体层104中进行结晶生长而且去除氧化物半导体的主要成分以外的杂质，典型的有氢、水、羟基或氢化物，使得可以使氧化物半导体层高纯度化。
优选再稀有气体（典型的为氩）气氛、氧气氛、氮气氛、干燥空气气氛、含有稀有气体（典型的为氩）和氧的气氛、含有稀有气体和氮的气氛中进行第一加热处理。具体而言，优选使用氢、水、羟基或氢化物等的杂质浓度被降低到几ppm或几ppb的高纯度气体气氛。
在本实施方式中，作为第一加热处理，在干燥空气气氛中以700℃进行1个小时的加热处理。
接着，以与实施方式1中的方式类似的方式，在包含单晶区域的单元氧化物半导体层105上形成第二多元氧化物半导体层106。
接着，以与实施方式1中的方式类似的方式，进行第二加热处理。通过第二加热处理，可以形成包含单晶区域的第二多元氧化物半导体层107（参照图8C）。
在第二加热处理中，不仅在第二多元氧化物半导体层106中进行结晶生长而且去除氧化物半导体的主要成分以外的杂质，典型的有氢、水、羟基或氢化物，可以使氧化物半导体层高纯度化。
在第一加热处理及第二加热处理中，在增加温度时炉内的气氛可以为氮气氛，而在冷却时将气氛换为氧气氛。在进行脱水化或脱氢化之后，通过将在其中进行脱水化或脱氢化的氮气氛换为氧气氛可以对第一多元氧化物半导体层102、单元氧化物半导体层104以及第二多元氧化物半导体层106内部供给氧以使其成为i型氧化物半导体层。
通过上述过程，可以形成包含单晶区域的第一多元氧化物半导体层103、包含单晶区域的单元氧化物半导体层105以及包含单晶区域的第二多元氧化物半导体层107（参照图8C）。
然后，在包含单晶区域的第二多元氧化物半导体层107上通过光刻步骤形成抗蚀剂掩模。然后，通过使用该抗蚀剂掩模对包含单晶区域的第一多元氧化物半导体层103、包含单晶区域的单元氧化物半导体层105以及包含单晶区域的第二多元氧化物半导体层107进行蚀刻，由此形成岛状的包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a（参照图8D）。还可以通过喷墨法形成抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模；由此可以降低制造成本。以下，也将包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a称为氧化物半导体叠层体110。
在蚀刻中，可以使用湿法蚀刻法或干法蚀刻法。作为用于湿法蚀刻的蚀刻液，可以使用将磷酸、醋酸及硝酸混合而成的溶液、过氧化氢氨水（ammonia hydrogen peroxide）（31wt%的过氧化氢水：28wt%的氨水：水=5：2：2）等。另外，可以使用ITO-07N（由日本关东化学株式会社生产）。
湿法蚀刻后的蚀刻液与被蚀刻掉的材料一起通过清洗而被去除。也可以精制含有该被蚀刻掉的材料和蚀刻液的废液而再利用该材料。通过从蚀刻后的废液回收铟等材料而再利用该材料，可以有效使用资源并可以降低成本。
作为用于干法蚀刻的蚀刻气体，优选地使用含氯的气体（诸如氯气（Cl2）、三氯化硼（BCl3）、四氯化硅（SiCl4）或四氯化碳（CCl4）之类的基于氯的气体）。
备选地，还可以使用含有氟的气体（基于氟的气体，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮（NF3）、三氟甲烷（CHF3）等）、溴化氢（HBr）、氧（O2）、或添加了氦（He）或氩（Ar）等的稀有气体的任何这些气体等。
作为干法蚀刻法，可以使用平行平板型RIE（反应性离子蚀刻）法或ICP（感应耦合等离子体）蚀刻法。为了将层蚀刻为所希望的形状，适当地调节蚀刻条件（施加到线圈形电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等）。
接着，在绝缘层101和岛状氧化物半导体层上形成导电层108（参照图8E）。导电层108之后成为布线108a及108b。
导电层108可以通过适当地使用实施方式1所述的用于布线108a及108b的材料而形成。通过溅射法、CVD法或真空蒸镀法，形成导电层108。在本实施方式中，作为导电层108，使用包含50nm厚的钛层、100nm厚的铝层以及50nm厚的钛层的三层的金属层，每个层通过溅射法而形成。
接着，在导电层108上通过光刻步骤而形成抗蚀剂掩模，并且使用该抗蚀剂掩模蚀刻导电层108，以形成用作源电极及漏电极的布线108a及108b（参照图9A）。备选地，在通过印刷法或喷墨法而未使用光刻步骤来形成布线108a及108b时，可以减少步骤数。
进行用来形成蚀刻中使用的抗蚀剂掩模的抗蚀剂的曝光中，优选使用紫外线或KrF激光束或ArF激光束。尤其是，当进行沟道长度（L）小于25nm的曝光时，优选使用波长为几纳米至几十纳米的波长极短的极紫外线（Extreme Ultraviolet）进行抗蚀剂的曝光。在使用极紫外线的曝光中，分辨率高且聚焦深度大。由此，之后形成的晶体管的沟道长度（L）可以为10nm以上且1000nm（1μm）以下。通过采用这种方法减小沟道长度，可以提高晶体管的工作速度。另外，包含上述氧化物半导体的晶体管的截止状态电流非常小；所以可以抑制因晶体管的微细化导致的耗电量的增加。
当蚀刻导电层108时，以氧化物半导体叠层体110不被去除的方式适当地调节氧化物半导体叠层体110的材料和导电层108的材料及蚀刻条件。注意，在一些情况中，根据材料及蚀刻条件，在该蚀刻步骤中氧化物半导体叠层体110被部分蚀刻因而具有槽部（凹部）。
另外，在一些情况中在氧化物半导体叠层体110的侧面上接触布线108a及108b的结晶区域处于非晶状态中。
注意，可以使用干法蚀刻或湿法蚀刻，也可以使用干法蚀刻和湿法蚀刻二者来进行导电层108的蚀刻。为了形成具有所希望的形状的布线108a及108b，根据材料而适当地调节蚀刻条件（蚀刻液、蚀刻时间、温度等）。
在本实施方式中，作为蚀刻剂使用过氧化氢氨水（氨、水以及过氧化氢水的混合液）以及蚀刻导电层108，以形成布线108a及108b。
接着，如图9B中所示，在绝缘层101、氧化物半导体叠层体110以及布线108a及108b上以与实施方式1中的方式类似的方式形成栅极绝缘层112。
通过去除杂质获得i型或基本上i型的氧化物半导体层（氢浓度被降低而被高纯度化的氧化物半导体层）对于界面态（interface state）或界面电荷极敏感；因此氧化物半导体叠层体与栅极绝缘层112之间的界面是很重要的。由此，与被高纯度化的氧化物半导体叠层体110接触的栅极绝缘层112需要具有高质量。
例如，优选采纳使用微波（例如，频率为2.45GHz）的高密度等离子体CVD，因为形成的绝缘层可以是致密的且具有高耐压和高质量。氢浓度被降低而被高纯度化的氧化物半导体层和高质量的栅极绝缘层彼此密接，可以降低界面态以及界面特性可以是良好的。另外，因为使用高密度等离子体CVD形成的绝缘层可以具有统一厚度，所以绝缘层具有极好台阶覆盖性（step coverage）。另外，可以准确地控制使用高密度等离子体CVD形成的绝缘层的厚度。
当然，只要能够作为栅极绝缘层形成高质量的绝缘层，就可以采用其他的膜形成方法诸如溅射法或等离子体CVD法等。当通过溅射法形成氧化硅层时，将硅靶材或石英靶材用作靶材，并且将氧或氧与氩的混合气体用作溅射气体。另外，作为绝缘层，也可以使用，在形成栅极绝缘层之后进行加热处理，其膜质量、与氧化物半导体叠层体110的界面特性被改进的绝缘层。总之，还可以使用，除了具有作为栅极绝缘层的良好性质以外可以减少与氧化物半导体叠层体110的界面态密度并形成良好的界面的绝缘层。
例如，在85℃、2×106V/cm、12小时的栅极偏压-温度应力测试（BT测试）中，当向氧化物半导体叠层体110添加有杂质时，杂质和氧化物半导体叠层体110的主要成分之间的键因强电场（B：偏压）和高温（T：温度）被截断，且所生成的悬空键引发阈值电压（Vth）的漂移。
另一方面，通过尽量去除氧化物半导体叠层体110的杂质，特别是氢、水、羟基、氢化物等而如上所述使氧化物半导体叠层体与栅极绝缘层之间的界面特性改进时，可以获得对于BT测试稳定的晶体管。
注意，也可以通过使以接触氧化物半导体叠层体110的方式设置的绝缘层含有卤素（例如，氟或氯）或者在氧化物半导体叠层体110露出的状态下在含有卤素的气体气氛中进行等离子体处理，使氧化物半导体叠层体110含有卤素，由此可去除存在于氧化物半导体叠层体110中或在以接触该氧化物半导体叠层体110的方式设置的绝缘层和氧化物半导体叠层体110之间的界面的氢、水、羟基、氢化物等杂质。在使绝缘层含有卤素时，该绝缘层中的卤素浓度可以为5×1017cm-3至1×1020cm-3左右。
如上所述，在氧化物半导体叠层体110中或在氧化物半导体叠层体110与接触氧化物半导体叠层体110的绝缘层的界面含有卤素且以接触氧化物半导体叠层体110的方式设置的绝缘层为氧化物绝缘层的情况下，优选使用氮化物绝缘层覆盖氧化物绝缘层的不接触氧化物半导体叠层体110的一侧。就是说，可以在接触氧化物半导体叠层体110的氧化物绝缘层上且以接触该氧化物绝缘层的方式设置氮化硅层等。通过采用这种结构，可以减少氢、水、羟基、氢化物等杂质向氧化物半导体叠层体110的进入。
另外，在形成栅极绝缘层112之前，优选进行预加热处理，以去除残留在溅射设备内壁、靶材表面上或靶材材料内部的水分或氢。在预加热处理之后，在冷却衬底或溅射设备。然后，以不暴露于大气的方式形成栅极绝缘层112。
接着，在栅极绝缘层112上在重叠于氧化物半导体叠层体110的区域中形成栅电极114（参照图9C）。可以用以下这种方式来形成栅电极114：通过在栅极绝缘层112上使用溅射法、CVD法或真空蒸镀法形成导电层，在该导电层上通过光刻步骤形成抗蚀剂掩模，并且使用该抗蚀剂掩模蚀刻导电层。
接着，可以在惰性气体气氛中或者氧气体气氛中进行第三加热处理（优选为200℃以上且450℃以下，例如为250℃以上且350℃以下）。通过该加热处理，将氧供给因第一加热处理及第二加热处理产生的氧缺陷，使得可能进一步降低成为施主的氧缺陷，满足化学计量比，以及进一步使氧化物半导体叠层体110 更接近i型氧化物半导体或者基本上i型氧化物半导体。注意，也可以在形成栅电极114之前进行该第三加热处理，或者，也可以在之后形成的绝缘层116形成之后进行该第三加热处理。
接着，在栅极绝缘层112及栅电极114上形成绝缘层116（参照图9D）。绝缘层116也可以含有氢。可以通过溅射法或CVD法等形成绝缘层116。在本实施方式中，使用通过CVD法获得的氮化物绝缘层之一的氮化硅层。
在氮气氛中，在150℃以上且450℃以下，优选为250℃以上且440℃以下的温度下进行第三加热处理。另外，可以在氧气氛、稀有气体气氛或干燥空气气氛中进行第三加热处理，而不局限于氮气氛。
通过进行上述过程，可以形成具有氢浓度被降低而被高纯度化且具有单晶区域的氧化物半导体叠层体的晶体管150。
根据蚀刻条件，在图8C中的步骤之后，在将包含单晶区域的第二多元氧化物半导体层107蚀刻为岛状，在一些情况中如图10A中所示那样在绝缘层101的整个表面上残留包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的单元氧化物半导体层105，而不将包含单晶区域的单元氧化物半导体层105蚀刻为岛状。这是因为如下缘故：在第一加热处理的温度比第二加热处理的温度高时，包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的单元氧化物半导体层105的结晶性的程度高于与包含单晶区域的第二多元氧化物半导体层107的结晶性的程度；由此单晶区域的第一多元氧化物半导体层103及包含单晶区域的单元氧化物半导体层105的蚀刻速度变低。
然后，通过图8E和图9A至9D中所示的步骤，获得如图10B中所示的晶体管152，其中，在绝缘层101上形成包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的单元氧化物半导体层105；在包含单晶区域的单元氧化物半导体层105上形成岛状的包含单晶区域的第二多元氧化物半导体层107a、布线108a及108b和栅极绝缘层112；以及在栅极绝缘层112上形成栅电极114。
常规氧化物半导体为n型半导体，以及即使使用常规氧化物半导体的晶体管中的栅极电压为0V时，电流也趋于在源电极与漏电极之间流动。在晶体管为常开启（normally-on）的情况下，即使场效应迁移率高，也难以控制电路。已知，氢是氧化物半导体中的施主且是使得氧化物半导体是n型氧化物半导体的一个因素。另外，氧缺陷也被认为是使得氧化物半导体是n型氧化物半导体的一个因素。
因此，为了使得氧化物半导体是（i型）氧化物半导体，在第一加热处理及第二加热处理中，连同结晶生长而去除n型杂质的氢、水、羟基或氢化物等来高纯度化氧化物半导体，以尽量不含有氧化物半导体的主要成分以外的杂质，并且通过在第三加热处理中，去除氧缺陷，使得其成为本征氧化物半导体。就是说，本实施方式具有以下特征：通过尽量去除氢、水、羟基或氢化物等杂质或氧缺陷而不以添加杂质的方式来使得氧化物半导体是被高纯度化的i型（本征）氧化物半导体或者接近被高纯度化的i型（本征）氧化物半导体。尤其是，因为对本实施方式中所述的氧化物半导体进行了高度的结晶化，所以具有与非晶、微晶或多晶氧化物半导体相比其杂质或缺陷少的特征。通过上述对氧化物半导体进行高纯度化，晶体管的阈值电压可以为正，使得可以实现所谓常关闭型（normally off）的开关元件。
此时的氧化物半导体的氢浓度为1×1018cm-3以下，优选为1×1016cm-3以下，更优选在基本上为0。另外，氧化物半导体的载流子密度低于1×1014cm-3，优选为低于1×1012cm-3，更优选为低于1.45×1010cm-3。就是说，氧化物半导体的载流子密度尽量接近0。另外，氧化物半导体的带隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。通过二次离子质谱分析技术(secondday ion mass spectroscopy，SIMS)测量氧化物半导体中的氢浓度。通过霍尔效应测量（Hall Effect Measurement）测量载流子密度。可以使用电容-电压（CV）测量的测量结果来计算更低的载流子密度。
氧化物半导体中，载流子密度比通常的硅片中的最小载流子密度（1×1014/cm3左右）小得多（例如，低于1×1012/cm3，优选为低于1.45×1010/cm3）。另外，在沟道长度为3μm且沟道宽度为1×104μm的晶体管中，在漏极电压在1V至10V范围内时，截止状态电流（在栅极与源极间的电压为0V以下时源极与漏极之间流动的电流）在室温下可以为测量下限以下，以及亚阈值摆幅值（S值）为0.1V/dec(栅极绝缘层的厚度：100nm)。通过如上述对氧化物半导体进行高纯度化，也可以将截止状态电流降低到1×10-20A（10zA（仄普托安培））至1×10-19A（100zA）左右。截止状态电流因由直接复合或间接复合引起的空穴和电子的生成-复合而流动；但是，因为氧化物半导体的带隙宽而需要较大热能量以激发电子，所以不容易发生直接复合或间接复合。由此，在将负的电位施加到栅电极的状态（截止状态）中，因为少数载流子的空穴基本上为0，所以不容易发生直接复合及间接复合，以及电流量极小。
注意，可以根据截止状态电流和漏极电压使用欧姆定律来计算晶体管处于截止状态时的电阻值（截止状态电阻R），以及可以根据沟道形成区域的截面积A和沟道长度L，使用ρ=RA/L的公式（R为截止状态电阻）而计算截止状态电阻率ρ。截止状态电阻率优选为1×109Ω·m以上（或者1×1010Ω·m）。这里，可以根据A=dW公式而获得截面积A（d：沟道形成区域的厚度，W：沟道宽度）。
包含非晶硅的晶体管的截止电流的截止状态电流是10-12A左右，而包含氧化物半导体的晶体管的截止状态电流比10-12A低得多。如上所述，通过使用这种i型或基本上i型的氧化物半导体，可以获得具有极好截止状态电流特性的晶体管150。
再者，在晶体管中，通过降低或优选消除氧化物半导体的载流子，使得氧化物半导体用作载流子流经的通道。因此，氧化物半导体为被高纯度化的i型（本征）氧化物半导体，以及没有包含载流子或者包含极少载流子，从而可以在晶体管处于截止状态中的状态中使截止状态电流极小，这就是本实施方式的技术思想。
另外，在将氧化物半导体用作通道，并且以氧化物半导体不包含载流子或者包含极少载流子的方式进行高纯度化而使得氧化物半导体本身成为i型（本征）氧化物半导体时，由源电极或漏电极供给载流子。通过适当地选择氧化物半导体的电子亲和势（χ）和费米能级(其理想的是与本征费米能级对应)、源电极及漏电极的功函数，可以从源电极及漏电极注入载流子，使得可以适当地制造n型晶体管及p型晶体管。
如上所述，通过以尽量不含有氧化物半导体的主要成分以外的杂质，典型为氢、水、羟基或氢化物等的方式进行高纯度化氧化物半导体且使氧化物半导体包含单晶区域时，可以获得晶体管的良好工作。尤其是，可以提高开关比。另外，可以抑制BT测试前后的晶体管的阈值电压的变化量，由此可以获得高可靠性。另外，可以抑制电特性的温度依赖性。虽然已知的任何金属氧化物处于非晶状态或多晶状态中，或者，仅可以通过在1400℃左右的高温下进行处理而处于单晶状态中，但是，通过形成包含平板状的单晶区域的单元氧化物半导体层以及然后使用该单晶区域作为晶种进行结晶生长的上述方法，可以在比较低温下使用大面积衬底形成包含单晶区域的氧化物半导体层。
本实施方式可以与其他实施方式中所说明的任何结构适当地组合而实现。
（实施方式3）
在本实施方式中，将参照图11A至11D说明与实施方式1及实施方式2中的那些方法不同的形成氧化物半导体叠层体110的方法。
以与实施方式2中的方式类似的方式，如图11A中所示，在衬底100上形成绝缘层101。接着，在绝缘层101上形成第一多元氧化物半导体层102，并且在第一多元氧化物半导体层102上形成单元氧化物半导体层104。
接着，以与实施方式1中的方式类似的方式，进行第一加热处理，使得形成包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的单元氧化物半导体层105，如图11B中所示。接着，在包含单晶区域的单元氧化物半导体层105上形成第二多元氧化物半导体层106。
接着，在第二多元氧化物半导体层106上通过光刻步骤形成抗蚀剂掩模，以及使用该抗蚀剂掩模蚀刻包含单晶区域的第一多元氧化物半导体层103、包含单晶区域的单元氧化物半导体层105以及第二多元氧化物半导体层106，由此形成岛状的包含单晶区域的第一多元氧化物半导体层103a、岛状的包含单晶区域的单元氧化物半导体层105a以及岛状的第二多元氧化物半导体层106a。然后，去除抗蚀剂掩模（参照图11C）。
接着，通过第二加热处理，使用包含单晶区域的单元氧化物半导体层105a作为晶种来进行第二多元氧化物半导体层106a的结晶生长，使得形成包含单晶区域的第二多元氧化物半导体层107a。通过上述步骤，可以形成具有包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a的氧化物半导体叠层体110。然后，通过图8E及图9A至9D中所示的工序，可以形成如图1中所示的晶体管150。
包含单晶区域的第二多元氧化物半导体层具有高结晶性程度；因此，包含单晶区域的第二多元氧化物半导体层得蚀刻速度根据蚀刻条件而比被结晶化前的第二多元氧化物半导体层的蚀刻速度低。因此，通过在第二加热处理之前将第二多元氧化物半导体层蚀刻为岛状，可以缩短蚀刻时间。
本实施方式可以与其他实施方式所说明的任何结构适当地组合而实现。
（实施方式4）
在本实施方式中，将参照图12A至12D说明与实施方式1至实施方式3中的那些方法不同的形成氧化物半导体叠层体110的方法。
以与实施方式2中的方式类似的方式，在衬底100上形成绝缘层101。接着，在绝缘层101上形成第一多元氧化物半导体层，并且在第一多元氧化物半导体层上形成单元氧化物半导体层。然后，以与实施方式1中的方式类似的方式，进行第一加热处理，使得形成包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的单元氧化物半导体层105（参照图12A）。
接着，在包含单晶区域的单元氧化物半导体层105上通过光刻步骤形成抗蚀剂掩模，以及使用该抗蚀剂掩模蚀刻包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的单元氧化物半导体层105，由此如图12B中所示那样形成岛状的包含单晶区域的第一多元氧化物半导体层103b及岛状的包含单晶区域的单元氧化物半导体层105b。然后，去除抗蚀剂掩模。
然后，在包含单晶区域的单元氧化物半导体层105b和绝缘层101上形成第二多元氧化物半导体层106。
接着，在第二多元氧化物半导体层106上通过光刻步骤形成抗蚀剂掩模，以及使用该抗蚀剂掩模蚀刻包含单晶区域的第一多元氧化物半导体层103b、包含单晶区域的单元氧化物半导体层105b以及第二多元氧化物半导体层106，由此形成岛状的包含单晶区域的第一多元氧化物半导体层103a、岛状的包含单晶区域的单元氧化物半导体层105a以及岛状的第二多元氧化物半导体层106a。然后，去除抗蚀剂掩模（参照图12C）。
然后，通过第二加热处理，使用包含单晶区域的单元氧化物半导体层105a作为晶种来进行第二多元氧化物半导体层106a的结晶生长，由此形成包含单晶区域的第二多元氧化物半导体层107a。通过上述步骤，可以形成具有包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a的氧化物半导体叠层体110（参照图12D）。然后，通过图8E及图9A至9D中所示的步骤，可以形成如图1中所示的晶体管150。
包含单晶区域的第二多元氧化物半导体层具有高结晶性程度；因此，包含单晶区域的第二多元氧化物半导体层的蚀刻速度根据蚀刻条件而比被结晶化前的第二多元氧化物半导体层的蚀刻速度低。因此，通过在第二加热处理之前将第二多元氧化物半导体层蚀刻为岛状，可以缩短蚀刻时间。
本实施方式可以与其他实施方式所说明的任何结构适当地组合而实现。
（实施方式5）
在本实施方式中，将参照图8A至8E及图13A和13B说明与实施方式1中的方法不同的形成包含单晶区域的第二多元氧化物半导体层的方法的方式。
以与实施方式2中的方式类似的方式，如图8A中所示，在衬底100上形成绝缘层101。接着，在绝缘层101上形成第一多元氧化物半导体层102，并且在第一多元氧化物半导体层102上形成单元氧化物半导体层104。
然后，以与实施方式1中的方式类似的方式，进行第一加热处理，如图13A中所示那样形成包含单晶区域的第一多元氧化物半导体层103及包含单晶区域的单元氧化物半导体层105。
接着，如图13B中所示，一边在200℃以上且600℃以下，优选为200℃以上且550℃以下的温度下加热，一边在包含单晶区域的单元氧化物半导体层105上通过溅射法形成包含单晶区域的第二多元氧化物半导体层107。包含单晶区域的第二多元氧化物半导体层107具有六方晶结构的非纤锌矿型结晶结构。这里，一边加热一边沉积第二多元氧化物半导体层。使用在包含单晶区域的单元氧化物半导体层105的表面的单晶区域作为晶种进行结晶生长（也称为外延生长或轴向生长），所以可以形成包含单晶区域的第二多元氧化物半导体层107，以便具有与包含单晶区域的单元氧化物半导体层105相同的结晶轴，尤其是相同的c轴方向。因此，即使不进行第二加热处理，也可以形成其c轴方向与包含单晶区域的单元氧化物半导体层105相同的被结晶化的包含单晶区域的第二多元氧化物半导体层107。
然后，经过实施方式1中所述的步骤，可以制造晶体管150。
在本实施方式中，因为可以减小加热处理次数，由此可以增加产率。
本实施方式可以与其他实施方式所说明的任何结构适当地组合而实现。
（实施方式6）
虽然在实施方式1至实施方式5中，说明顶栅型的晶体管的制造过程，但是在本实施方式中，将参照图14A至14E说明底栅型的晶体管的制造过程。
在本实施方式中，使用玻璃衬底作为衬底100，以及预先在650℃对衬底100进行6分钟的加热处理两次。通过在形成晶体管之前对衬底进行加热，可以抑制由衬底收缩产生的膜剥离或掩模的位置偏差。接着，在具有绝缘表面的衬底100上形成导电层，以及然后使用光掩模通过光刻步骤而设置栅电极400。
另外，也可以在衬底100与栅电极400之间设置实施方式2中所述的绝缘层101。通过绝缘层101，可以增加衬底100与栅电极400之间的粘合性。
对于栅电极400，可以适当地采用实施方式1中所述的栅电极114的材料及制造方法。当栅电极400的端部优选具有锥形，因为可以提高之后形成的绝缘层、半导体层以及导电层的覆盖度。
然后，在栅电极400上形成栅极绝缘层401。对于栅极绝缘层401，可以适当地使用实施方式1中所述的栅极绝缘层112的材料及制造方法。
接着，以与实施方式1中的方式类似的方式，在栅极绝缘层401上，形成第一多元氧化物半导体层，并且在第一多元氧化物半导体层上形成单元氧化物半导体层之后，进行第一加热处理，使得形成包含单晶区域的第一多元氧化物半导体层403及包含单晶区域的单元氧化物半导体层405（参照图14A）。
然后，在包含单晶区域的单元氧化物半导体层405上，以与实施方式1中的方式类似的方式形成第二多元氧化物半导体层之后，进行第二加热处理，使得形成包含单晶区域的第二多元氧化物半导体层407（参照图14B）。
在包含单晶区域的第二多元氧化物半导体层407上，通过光刻步骤形成抗蚀剂掩模之后，进行蚀刻，使得形成岛状的包含单晶区域的第一多元氧化物半导体层403a、岛状的包含单晶区域的单元氧化物半导体层405a以及岛状的包含单晶区域的第二多元氧化物半导体层407a。
在栅极绝缘层401、岛状的包含单晶区域的第一多元氧化物半导体层403a、岛状的包含单晶区域的单元氧化物半导体层405a以及岛状的包含单晶区域的第二多元氧化物半导体层407a上形成用作源电极及漏电极的布线408a及408b。布线408a及408b可以以与实施方式1中所述的布线108a及108b的方式类似的方式形成。
接着，在形成接触氧化物半导体层的一部分的成为保护绝缘层的氧化物绝缘层412之后，也可以进行第三加热处理（参照图14C）。
在本实施方式中，作为氧化物绝缘层412，通过溅射法形成厚度为300nm的氧化硅层。形成时的衬底温度可以为室温以上且300℃以下，在本实施方式中为100℃。可以在稀有气体（典型为氩）气氛中、在氧气氛中或者在含有稀有气体（典型为氩）和氧的气氛中通过溅射法形成氧化硅层。作为靶材可以使用氧化硅靶材或硅靶材。例如，可以使用硅靶材，在含有氧及氮的气氛中通过溅射法形成氧化硅层。接触结晶化的岛状的包含单晶区域的第一多元氧化物半导体层403a、结晶化的岛状的包含单晶区域的单元氧化物半导体层405a以及结晶化的岛状的包含单晶区域的第二多元氧化物半导体层407a而形成的氧化物绝缘层412具有10nm以上且500nm以下的厚度，以及典型地使用氧化硅层、氮氧化硅层、氧化铝层或氧氮铝层等来形成。
另外，第三加热处理的温度设定为200℃以上且450℃以下，优选为250℃以上且350℃以下的范围中。通过该加热处理，将氧供给因第一加热处理及第二加热处理产生的氧缺陷，使得可能进一步降低成为施主的氧缺陷，满足化学计量比，以及使包含单晶区域的第一多元氧化物半导体层403a、包含单晶区域的单元氧化物半导体层405a以及包含单晶区域的第二多元氧化物半导体层407a更接近i型的氧化物半导体或者基本上i型的氧化物半导体。
接着，在氧化物绝缘层412上形成绝缘层416。然后，也可以进行第四加热处理（参照图14D）。绝缘层416可以以与实施方式2中所述的绝缘层116的方式类似的方式来形成。
在氮气氛中，并且在150℃以上且450℃以下，优选为250℃以上且440℃以下的温度下进行第四加热处理。另外，可以在氧气氛、稀有气体气氛或干燥空气气氛中进行第四加热处理，而不局限于氮气氛。
通过上述步骤，完成晶体管450，其包含通过从包含单晶区域的单元氧化物半导体层405a的结晶区域结晶生长获得的包含单晶区域的第一多元氧化物半导体层403a及包含单晶区域的第二多元氧化物半导体层407a。
接着，也可以在绝缘层416上形成层间绝缘层418（参照图14E）。层间绝缘层418使用通过溅射法或CVD法等而获得的氧化硅层、氮氧化硅层、氮化硅层、氧化铪层、氧化铝层、氧化钽层等的含有无机绝缘材料的材料而形成。备选地，对于层间绝缘层418的材料，也可以使用丙烯酸树脂、聚酰亚胺、环氧树脂等有机树脂。注意，在本实施方式中，使用包含氧化物绝缘层412、绝缘层416以及层间绝缘层418的叠层结构，但是本文所公开的发明的一个实施方式不局限于此例。可以使用单层结构、包含两层或四层以上的叠层结构。
另外，本实施方式中所述的晶体管的一个特征在于：如图14E中所示，栅电极400包含与布线408a及408b重叠的区域。栅电极400包含布线408a的端部与栅极绝缘层401的台阶之间的区域，即在截面图中布线408a的端部与栅极绝缘层的从平坦面变成锥面的点之间的区域（这里，图14E中的LOV区域）。鉴于防止载流子流过在由栅电极的端部的台阶产生的氧化物半导体的晶粒边界，LOV区域是重要的。
另外，也可以在氧化物绝缘层412上形成背栅电极。图15A和15B示出这种情况中的制造过程。在获得图14C的状态之后，形成到达栅电极400的接触孔，并且在氧化物绝缘层412上形成背栅电极414（参照图15A）。然后，在背栅电极414和氧化物绝缘层412上形成绝缘层416之后，可进行第四加热处理。通过上述步骤，可以形成图15B中所示的晶体管451。当将背栅电极414设置在重叠于包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层中形成的沟道形成区域的位置时，背栅极用作钝化层而可以防止氢从外部进入到沟道形成区域中，使得可以降低BT测试（偏压-温度应力测试）前后的晶体管451的阈值电压的改变量。
背栅电极414的电位也可以与晶体管451的栅电极400的电位不同。另外，背栅电极414的电位可以是GND、0V或背栅电极414的电位可以处于浮动状态中。在这种情况下，不在形成背栅电极414之前形成到达栅电极400的接触孔，由此可以使栅电极400的电位与背栅电极414的电位不同。
接着，在绝缘层416上形成用来进行平坦化的层间绝缘层418，使得可以获得图15B中所示的截面结构。
本实施方式可以与其他实施方式所说明的任何结构适当地组合而实现。
（实施方式7）
在本实施方式中，将参照图16说明沟道停止晶体管的结构。
因为本实施方式只是部分与实施方式6不同，所以这里省略详细的说明。
以下将说明过程。以与实施方式6中的方式类似的方式，在衬底100上形成栅电极400和栅极绝缘层402。接着，以与实施方式6中的方式类似的方式，在栅极绝缘层402上形成第一多元氧化物半导体层，在第一多元氧化物半导体层上形成单元氧化物半导体层，以及进行第一加热处理以使第一多元氧化物半导体层及单元氧化物半导体层结晶化，由此形成包含单晶区域的第一多元氧化物半导体层及包含单晶区域的单元氧化物半导体层。然后，以与实施方式6中的方式类似的方式，形成第二多元氧化物半导体层，以及进行第二加热处理以使第二多元氧化物半导体层结晶化，由此形成包含单晶区域的第二多元氧化物半导体层。
接着，形成氧化物绝缘层，以及进行第三加热处理。氧化物绝缘层使用与实施方式6中所述的氧化物绝缘层412相同的材料来形成。另外，第三加热处理的条件与实施方式6中所述的第三加热处理相同，以及将氧供给包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层，来减少包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层中的氧缺陷。
接着，通过光刻步骤在氧化物绝缘层上形成抗蚀剂掩模，以及选择性地进行蚀刻，以形成岛状的包含单晶区域的第一多元氧化物半导体层403a、岛状的包含单晶区域的单元氧化物半导体层405a以及岛状的包含单晶区域的第二多元氧化物半导体层407a。与此同时，还蚀刻氧化物绝缘层。
接着，去除抗蚀剂掩模，以及铜鼓光刻步骤形成抗蚀剂掩模，并且选择性地进行蚀刻，以形成岛状的氧化物绝缘层420。
然后，在岛状得氧化物绝缘层420、岛状的包含单晶区域的第一多元氧化物半导体层403a、岛状的包含单晶区域的单元氧化物半导体层405a以及岛状的包含单晶区域的第二多元氧化物半导体层407a上，以与实施方式1中的方式类似的方式形成布线408a及408b。
接着，在布线408a及408b和岛状的氧化物绝缘层420上形成绝缘层416。然后，也可以进行第四加热处理。第四加热处理的条件也与实施方式6中所述的第四加热处理相同。
通过上述步骤，完成包括包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层的沟道停止型晶体管452。
接着，在绝缘层416上形成用来平坦化的层间绝缘层418，使得可以获得图16中所示的截面结构。
本实施方式可以与其他实施方式所说明的任何结构适当地组合而实现。
（实施方式8）
在本实施方式中，将参照图17说明可以应用于实施方式6及实施方式7的结构。
在本实施方式中，包含单晶区域的第一多元氧化物半导体层403b、包含单晶区域的单元氧化物半导体层405b以及包含单晶区域的第二多元氧化物半导体层407b各具有小于栅电极400的面积的面积，并且完全重叠于栅电极400。因此，当使用具有遮光性的金属元素或合金形成栅电极400时，可以减少来自外部通过衬底100并向包含单晶区域的第一多元氧化物半导体层403b、包含单晶区域的单元氧化物半导体层405b以及包含单晶区域的第二多元氧化物半导体层407b照射的光。另外，包含单晶区域的第一多元氧化物半导体层403b、包含单晶区域的单元氧化物半导体层405b以及包含单晶区域的第二多元氧化物半导体层407b只重叠于栅电极400的平坦部分，其不包含端部以及因此具有平坦形状。因此，垂直于表面的所有c轴方向都彼此平行，使得不容易形成晶粒边界，以及可以基本上获得具有高结晶性程度的单晶结构。
经过上述步骤，可以获得包含基本上具有单晶结构的第一多元氧化物半导体层、单元氧化物半导体层以及第二多元氧化物半导体层的晶体管。
本实施方式可以与其他实施方式所说明的任何结构适当地组合而实现。
（实施方式9）
在本实施方式中，作为将在任何上述实施方式中说明的半导体装置用于半导体集成电路的情况的例子，将参照图18说明具有与使用另一半导体材料的半导体装置的叠层结构的半导体装置。
图18是示出根据本实施方式的半导体装置的结构的一个实施方式的截面图。图18中所示的半导体装置在下部中包含使用氧化物半导体以外的材料（例如，硅）的晶体管250并且在上部中包含使用氧化物半导体的晶体管150。使用氧化物半导体的晶体管150是图1中所示的晶体管150。虽然这里晶体管250及晶体管150都是n型晶体管，但是也可以使用p型晶体管。尤其是，容易使用p型晶体管作为晶体管250。
晶体管250包含：设置在含有半导体材料的衬底200中的沟道形成区域216；其间夹有沟道形成区域216的杂质区域214及其间夹有沟道形成区域216的高浓度杂质区域220（它们也总称为杂质区域）；设置在沟道形成区域216上的栅极绝缘层208a；设置在栅极绝缘层208a上的栅电极210a；电连接于杂质区域214的且用作源电极及漏电极的布线230a及230b（参照图18）。
这里，在栅电极210a的侧面上设置有侧壁绝缘层218。在从垂直于衬底200的主平面的方向来看时衬底200的不重叠于侧壁绝缘层218的区域中设置高浓度杂质区域220以及设置接触高浓度杂质区域220的金属化合物区域224。在衬底200上，设置有元件分离绝缘层206以便围绕晶体管250。设置有层间绝缘层226及层间绝缘层228以便覆盖晶体管250。布线230a及230b通过形成在层间绝缘层226、层间绝缘层228以及绝缘层234中的开口电连接于金属化合物区域224。就是说，布线230a及230b通过金属化合物区域224电连接于高浓度杂质区域220及杂质区域214。
晶体管150包含：设置在绝缘层101上的包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a；用作源电极及漏电极的布线108a及108b，该布线108a及108b设置在包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a上，并电连接于包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a；栅极绝缘层112，该栅极绝缘层112设置为覆盖包含单晶区域的第一多元氧化物半导体层103a、包含单晶区域的单元氧化物半导体层105a以及包含单晶区域的第二多元氧化物半导体层107a和布线108a及108b；以及栅电极114，该栅电极114设置在栅极绝缘层112上在重叠于包含单晶区域的第二多元氧化物半导体层107a的区域中。
另外，在晶体管150上设置有绝缘层116及层间绝缘层118。这里，在栅极绝缘层112、绝缘层116以及层间绝缘层118中设置有到达布线108a及108b的开口。通过开口，布线254d及254e分别形成为接触布线108a及108b。以与布线254d及254e的方式类似的方式，布线254a、254b以及254c分别形成为通过设置在栅极绝缘层112、绝缘层116以及层间绝缘层118中的开口接触布线236a、236b以及236c。
另外，在层间绝缘层118上设置有绝缘层256。布线258a、258b、258c以及258d设置为埋入该绝缘层256中。这里，布线258a接触布线254a；布线258b接触布线254b；布线258c接触布线254c及布线254d；并且布线258d接触布线254e。
就是说，晶体管150的布线108a通过布线230c、布线236c、布线254c、布线258c以及布线254d电连接于另一元件（使用氧化物半导体以外的材料的晶体管等）。再者，晶体管150的布线108b通过布线254e及布线258d电连接于另一元件。注意，连接的布线（布线230c、布线236c、布线254c、布线258c以及布线254d等）的结构不局限于上述结构，而适当的添加或省略等是可能的。
注意，优选将含有铜的材料用于各种布线（例如，布线258a、布线258b、布线258c以及布线258d等）的一部分。当将含有铜的材料用于它们的一部分时，可以提高导电性。含有铜的电极或布线可以通过所谓的镶嵌过程等而形成。
如上所述，在本实施方式中，说明了具有叠层结构的半导体装置的一个典型实施方式；但是本文所公开的发明的一个实施方式不局限于此。例如，可以适当地改变晶体管的结构、绝缘层的个数或其布置、电极以及布线的个数或其之间的连接关系等。作为电极之间的连接关系的一个例子，可以采用晶体管250的栅电极210a与晶体管150的布线108a或108b彼此电连接的结构。
通过组合使用氧化物半导体以外的材料的晶体管和使用氧化物半导体的晶体管，可以实现具有与使用氧化物半导体的晶体管的那些电特性不同的电特性的半导体装置。
本实施方式中所述的结构、方法等可以与其他的实施方式中所述的任何结构、方法等适当地组合。
（实施方式10）
在本实施方式中，作为根据所公开的发明的一个实施方式的半导体装置的具体方式，将说明用作存储装置的半导体装置的结构。注意，这里说明包含如下两种晶体管的半导体装置：一是使用包含单晶区域的第一多元氧化物半导体层、包含单晶区域的单元氧化物半导体层以及包含单晶区域的第二多元氧化物半导体层（以下称为氧化物半导体叠层体）的晶体管；二是使用氧化物半导体叠层体以外的材料（例如，硅）的晶体管。
在图19中所示的半导体装置中，晶体管300的栅电极与晶体管302的源电极和漏电极中的一方彼此电连接。另外，第一布线（第一线，也称为源极线）和晶体管300的源电极电连接。第二布线（第二线，也称为位线）和晶体管300的漏电极电连接。第三布线（第三线，也称为第一信号线）与晶体管302的源电极和漏电极中的另一方电连接。第四布线（第四线，也称为第二信号线）和晶体管302的栅电极电连接。这里，使用氧化物半导体叠层体以外的材料（例如，硅）用于晶体管300，而使用氧化物半导体叠层体用于晶体管302。在图19中，用“OS tr”标记晶体管302。
使用氧化物半导体叠层体以外的材料形成的晶体管300可以以充分的高速来工作。因此通过使用晶体管300，高速读出存储内容等是可能的。另外，使用氧化物半导体叠层体形成的晶体管302具有极小的截止状态电流。因此，通过使晶体管302成为截止状态，可以在极长时间内保持晶体管300的栅电极的电位。
当晶体管302的源电极或漏电极电连接于晶体管300的栅电极时，可以实现与用作非易失性存储元件的浮动栅极型晶体管的浮动栅极类似的效果。因此，在本实施方式中，将晶体管302的源电极或漏电极与晶体管300的栅电极电连接的部分称为浮动栅极部FG。该浮动栅极部FG可以被看作设置在绝缘物中（所谓的浮动状态），因此在浮动栅极部FG中保持电荷。晶体管302的截止状态电流为使用硅半导体而形成的晶体管300的截止状态电流的十万分之一以下，使得可以忽略存储在浮动栅极部FG中的电荷因晶体管302的泄漏而消失的问题。
通过采用这种结构，可以避免在常规浮动栅极型晶体管中存在的由将电子注入到浮动栅极中时流动的隧道电流而使栅极绝缘层（隧道绝缘层）退化的问题。因此，在图19中所示的半导体装置中，在理论上可以忽略写入次数的限制。
注意，也可以将电容器添加到浮动栅极部FG。通过将电容器添加到浮动栅极部FG有助于保持电荷以及抑制起因于各布线的电位改变的浮动栅极部FG的电位改变。
在图19中所示的半导体装置中，通过使用可以保持晶体管300的栅电极的电位的优点，可以用以下方式进行数据的写入、保持和读出。
首先，将说明数据的写入及保持。首先，将第四布线的电位设定为使晶体管302成为导通状态的电位，以及使晶体管302成为导通状态。由此，将第三布线的电位施加到晶体管300的栅电极（写入）。然后，将第四布线的电位设定为使晶体管302成为截止状态的电位，以及使晶体管302成为截止状态，由此保持晶体管300的栅电极的电位（保持）。
因为晶体管302的截止状态电流极小，所以在长时间内保持晶体管300的栅电极的电位。例如，在晶体管300的栅电极的电位为使晶体管300成为导通状态的电位时，在长时间内维持晶体管300的导通状态。另外，在晶体管300的栅电极的电位为使晶体管300成为截止状态的电位时，在长时间内维持晶体管300的截止状态。
接着，将说明数据的读出。如上所述，当在维持晶体管300的导通状态或截止状态的状态下将预定的电位（固定电位）供给到第一布线时，第二布线的电位根据晶体管300的导通状态或截止状态而不同。
以此方式，通过在保持数据的状态下对第一布线的电位和第二布线的电位进行比较，可以读出信息。
然后，将说明数据的重写。与数据的写入及保持的方式类似的方式，进行数据的重写。就是说，将第四布线的电位设定为使晶体管302成为导通状态的电位，以及使晶体管302成为导通状态。由此，将第三布线的电位（与新的数据有关的电位）施加到晶体管300的栅电极。然后，将第四布线的电位设定为使晶体管302成为截止状态的电位，以及使晶体管302成为截止状态；因此，保持新的数据。
如上所述，在根据本文所公开的发明的半导体装置中，可以通过再次进行数据的写入而直接重写信息。由此，不需要快闪存储器等所需要的擦除工作，而可以抑制起因于擦除工作的工作速度的降低。就是说，可以实现半导体装置的高速工作。
另外，根据本实施方式的半导体装置因晶体管302具有低截止状态电流而可以在极长时间内保持信息。就是说，不需要进行DRAM等所需要的刷新工作，使得可以抑制耗电量。另外，可以将该半导体装置用作基本上非易失性半导体装置。
因为用晶体管302的开关工作而进行数据的写入等，所以不需要高电压，元件退化也不是问题。再者，根据晶体管的导通或截止而进行数据写入或擦除，由此也可以容易实现高速工作。
因为包含氧化物半导体以外的材料的晶体管可以以充分的高速来工作，因此，通过使用这种晶体管，可以以高速来读出存储数据。
虽然上述说明中使用以电子为载流子的n沟道型晶体管，但是，当然可以使用以空穴为载流子的p沟道型晶体管代替n沟道型晶体管。
根据本实施方式的半导体装置例如可以使用上述实施方式中所述的晶体管的叠层结构而形成。当然，晶体管的叠层结构不一定局限于上述实施方式中所述的晶体管的结构。例如，也可以在相同面上形成晶体管300和晶体管302。另外，因为根据本实施方式的半导体装置利用晶体管302的低截止状态电流，所以对晶体管300没有具体限制。例如，在本实施方式中，使用氧化物半导体以外的材料形成晶体管300；但是也可以使用氧化物半导体。
在本实施方式中，说明了最小单位的半导体装置；但是半导体装置的结构不局限于此。通过适当地连接多个半导体装置，可以形成更高度的半导体装置。例如，通过使用上述多个半导体装置，可以形成用作存储装置的NAND型或NOR型半导体装置。布线的结构也不局限于图19中的结构，而可以适当地改变。
本实施方式中所述的结构、方法等可以与其他的实施方式中所述的任何结构、方法等适当地组合。
（实施方式11）
在本实施方式中，制造包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的晶体管并且将该晶体管用于像素部以及驱动电路来制造具有显示功能的半导体装置轴取向的氧化物半导体叠层体的晶体管并且通过将该晶体管用于像素部以及驱动电路来制造具有显示功能的半导体装置（也称为显示装置）。另外，在将驱动电路的一部分或全部一体地形成在与像素部相同的衬底上时，可以形成系统整合型面板（system-on-panel）。
在本实施方式中，作为本发明的一个模式的半导体装置，说明液晶显示装置。首先，将参照图20A和20B说明相当于半导体装置的一个模式的液晶显示面板的外观及截面。图20A是面板的俯视图，其中利用密封材料4005将各包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的晶体管轴取向的氧化物半导体叠层体的晶体管4010、4011及液晶元件4013密封在第一衬底4001与第二衬底4006之间。图20B是沿着图20A的线M-N的截面图。
形成密封材料4005以便围绕设置于第一衬底4001上的像素部4002、信号线驱动电路4003及扫描线驱动电路4004。将第二衬底4006设置于像素部4002、信号线驱动电路4003及扫描线驱动电路4004之上。因而，像素部4002、信号线驱动电路4003及扫描线驱动电路4004与液晶层4008通过第一衬底4001、密封材料4005及第二衬底4006密封在一起。
设置在第一衬底4001上的像素部4002、信号线驱动电路4003和扫描线驱动电路4004各包含多个晶体管。图20B示出像素部4002中所包含的晶体管4010和扫描线驱动电路4004中所包含的晶体管4011。在晶体管4010、4011上设置有绝缘层4014、4020和4021。
可以将实施方式6中所述的包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的晶体管用于晶体管轴取向的氧化物半导体叠层体的晶体管用作晶体管4010、4011。在本实施方式中，晶体管4010、4011是n沟道型晶体管。
在绝缘层4021的重叠于驱动电路用晶体管4011的在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的沟道形成区的部分上设置有导电层4040。设置导电层4040以便与在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的沟道形成区重叠，由此作为效果之一，导电层4040用作钝化层而可以防止氢从外部进入到沟道形成区域中，以及因此可以减小BT测试前后晶体管4011的阈值电压的改变量。导电层4040的电位既可以与晶体管4011的栅电极的电位相同，又可以与晶体管4011的栅电极的电位不同。可以将导电层4040用作第二栅电极。此外，导电层4040的电位也可以为GND、0V或导电层4040的电位也可以处于浮动状态中。
液晶元件4013中所包含的像素电极4030与晶体管4010电连接。液晶元件4013的对置电极4031形成在第二衬底4006上。液晶元件4013对应于其中像素电极4030、对置电极4031、以及液晶层4008相互重叠的区域。注意，像素电极4030和对置电极4031分别设置有起取向膜作用的绝缘层4032和绝缘层4033。液晶层4008被夹在像素电极4030与对置电极4031之间，之间还插入有绝缘层4032和4033。
作为液晶层4008，使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶或反铁电液晶等的液晶材料。这种液晶材料根据条件呈现出胆甾相、近晶相、立方相、手性向列相、均质相等。
注意，作为第二衬底4006，可以使用玻璃、塑料。
通过对绝缘层选择性地进行蚀刻而获得的柱状间隔物4035是为控制像素电极4030和对置电极4031之间的距离（单元间隙）而设置的。备选地，还可以使用球状间隔物。对置电极4031与设置在与晶体管4010相同绝缘衬底上的共同电位线电连接。另外，使用共同连接部，可以通过布置在一对衬底间的导电粒子，使对置电极4031与共同电位线彼此电连接。注意，导电粒子被包含在密封材料4005中。
备选地，还可以使用不需要取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度增加时即将从胆甾相改变到均质相之前产生的相。由于蓝相只在较窄的温度范围内产生，所以为了改善温度范围而优选将包含有5wt%以上的手性试剂的液晶组成物用于液晶层4008。包含呈现蓝相的液晶和手性试剂的液晶组成物具有1msec以下的短响应时间，并且具有光学各向同性，所以不需要取向处理，从而具有低视角依赖性。
当使用显示蓝相的液晶时，不需要对取向膜进行摩擦处理；因此可以防止由于摩擦处理而引起的静电放电损伤（electrostatic discharge damage），并可以降低制造过程中的液晶显示装置的缺陷及损伤。从而，可以增加液晶显示装置的生产率。包含氧化物半导体叠层体的晶体管特别具有晶体管的电特性可由于静电的影响而明显波动并且偏离设计范围的可能性。由此，将蓝相的液晶材料用于具有包含氧化物半导体叠层体的晶体管的液晶显示装置更为有效。
虽然本实施方式中说明透射型液晶显示装置，但是本发明的实施方式也可以应用于反射型液晶显示装置或半透射型液晶显示装置。
在本实施方式中，说明以下液晶显示装置的结构:其中，在衬底的外表面上（可见一侧）设置偏振片，以及在衬底的内表面上按顺序设置着色层、用于显示元件的电极；但是也可以将偏振片设置在衬底的内表面上。偏振片和着色层的叠层结构不局限于本实施方式中的结构，而可以根据偏振片及着色层的材料或制造过程得条件适当地设定。此外，根据需要可设置起黑矩阵作用的挡光层。
在本实施方式中，为了减少晶体管的表面凹凸并且提高晶体管的可靠性，使用保护层或用作平坦化绝缘层的绝缘层（绝缘层4020、绝缘层4014以及绝缘层4021）覆盖晶体管。注意，设置保护层是为了防止大气中含有的有机物或金属物或水蒸气等污染杂质的进入，因而优选是致密的膜。可以通过溅射法并用使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层或氮氧化铝层中的一层或多层的单层或叠层而形成保护层。
这里，作为保护层，形成绝缘层的叠层。作为第一层的绝缘层4020，通过溅射法形成氧化硅层。党使用氧化硅层作为保护层时，将氧添加到接触保护层的氧化物半导体层，使得可以减少氧缺陷。
作为保护层的第二层，形成绝缘层4014。这里，作为第二层的绝缘层4014，通过等离子体CVD法形成氮化物绝缘层之一的氮化硅层，然后，进行热处理。通过使用氮化硅层作为保护层，可以防止钠离子等的离子进入到半导体区中，由此抑制晶体管的电特性的变化。
形成绝缘层4021作为平坦化绝缘层。可以使用丙烯酸树脂等的有机材料形成绝缘层4021。除了这类有机材料之外，还可能使用低介电常数材料（低k材料）、硅氧烷基树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等。注意，也可以通过层叠多个由这些材料形成的绝缘层，来形成绝缘层4021。
像素电极4030和对置电极4031可以由透光导电材料诸如含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、或添加了氧化硅的氧化铟锡等形成。
此外，从FPC4018向形成在一个衬底上的信号线驱动电路4003、扫描线驱动电路4004以及像素部4002供给各种信号及电位。
在本实施方式中，使用与液晶元件4013中所包含的像素电极4030相同的导电层形成连接端子电极4015。使用与晶体管4010、4011中包含的源电极及漏电极相同的导电层形成端子电极4016。
连接端子电极4015通过各向异性导电层4019与FPC4018所包含的端子电连接。
另外，根据需要，在各像素中设置有滤色片。另外，在第一衬底4001和第二衬底4006的外侧设置偏振片或扩散板。另外，使用冷阴极管或LED形成背光灯的光源。因此获得液晶显示模块。
液晶显示模块可以采用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、MVA(Multi-domain Vertical Alignment：多畴垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASM(Axially Symmetric aligned Micro－cell：轴对称排列微胞)模式、OCB(Optical Compensated Birefringence：光学补偿双折射)模式、FLC(Ferroelectric Liquid Crystal：铁电液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反铁电液晶)模式等。
通过上述过程，可以制造液晶显示装置。虽然图20A和20B示出透射型液晶显示装置，但是本发明也可以应用于半透射型液晶显示装置或反射型液晶显示装置。
因为使用实施方式6中所述的包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的晶体管具有高场效应迁移率；所以使用如本实施方式所述的晶体管制造液晶显示装置时，实现显示特性优良的液晶显示装置。再者，在本实施方式中，通过在进行静态图像显示时以停止供给给信号线或扫描线的信号的输出的方式使驱动电路部工作时，不仅可以降低像素部的耗电量而且还可以降低驱动电路部的耗电量。
本实施方式可以与其他实施方式中所述的任何结构适当地组合而实现。
（实施方式12）
将参照图21A和21B说明相当于半导体装置的一个模式的发光显示面板（也称为发光面板）的外观及截面。图21A是面板的平面图，其中利用密封材料在第一衬底与第二衬底之间密封形成在第一衬底上的包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的晶体管及电致发光元件（也称为EL元件）。图21B是沿着图21A的H-I取的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b通过第一衬底4501、密封材料4505和第二衬底4506密封与填料4507一起。以此方式，用气密性高和排气少的保护膜或覆盖材料包装（密封）显示器件，以便使显示器件不暴露于外部空气是优选的。
在第一衬底4501上形成的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b各包含多个晶体管，在图21B中，作为例子示出在像素部4502中包含的晶体管4510和在信号线驱动电路4503a中包含的晶体管4509。
对于晶体管4509以及4510，可以采用实施方式6中所述的包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的迁移率高的晶体管。在本实施方式中，晶体管4509和4510是n沟道型晶体管。
在绝缘层4544上，设置有导电层4540，以便与用于驱动电路的晶体管4509中的氧化物半导体叠层体的沟道形成区域重叠。导电层4540的电位可以与晶体管4509的栅电极的电位相同或不同。也可以将导电层4540用作第二栅电极。导电层4540的电位可以是GND、0V或导电层4540的电位可以处于浮动状态中。
在晶体管4509中，作为保护绝缘层，形成有接触包含沟道形成区域的氧化物半导体叠层体的绝缘层4541。绝缘层4541可以使用与实施方式6中所述的氧化物绝缘层412的那些材料及方法类似的材料及方法形成。在绝缘层4541上形成有保护绝缘层4514。保护绝缘层4514可以使用与实施方式6中所述的绝缘层416的那些材料及方法类似的材料及方法形成。这里，通过PCVD法形成氮化硅层作为保护绝缘层4514。
为了降低晶体管的表面凹凸，在保护绝缘层4514上形成用作平坦化绝缘层的绝缘层4544。可以使用与实施方式11中所述的绝缘层4021的那些材料及方法类似的材料及方法形成绝缘层4544。在此，使用丙烯酸树脂用于绝缘层4544。
作为发光元件4511的像素电极的第一电极4517电连接于晶体管4510的源电极或漏电极。注意，发光元件4511具有第一电极4517、EL层4512、第二电极4513的叠层结构，但是对于结构没有具体限制。可以根据从发光元件4511取出光的方向等适当地改变发光元件4511的结构。
分隔壁4520使用有机树脂层或无机绝缘层而形成。特别优选的是，以如下条件形成分隔壁4520：使用感光性的材料，并在第一电极4517上形成开口部，使该开口部的侧壁形成为具有连续曲率的倾斜面。
可以使用单层或通过叠层多个层形成 EL层4512。
可以在第二电极4513及分隔壁4520上形成保护层，以防止氧、氢、水分、二氧化碳等进入到发光元件4511中。作为保护层，可以形成氮化硅层、氮氧化硅层、DLC层等。
另外，从FPC4518a、4518b供给各种信号及电位到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502。
使用与发光元件4511中所包含的第一电极4517相同的导电层形成连接端子电极4515，而使用与晶体管4509和4510中包含的源电极和漏电极相同的导电层形成端子电极4516。
连接端子电极4515通过各向异性导电层4519电连接到FPC4518a中所包含的端子。
位于从发光元件4511取出光的方向上的第二衬底4506需要具有透光性。在该情况下，使用透光材料，如玻璃板、塑料板、聚酯膜或丙烯酸树脂膜用于第二衬底4506。
作为填料4507，除了氮或氩等惰性气体之外，还可以使用紫外线固化树脂或热固化树脂，可以使用丙烯酸树脂、环氧树脂等。例如，使用氮作为填料。
另外，如果需要，可以在发光元件的发光表面上适当地设置诸如偏振片、圆偏振片（包含椭圆偏振片）、相位差板（四分之一波长板，二分之一波长板）或滤色片等的光学膜。
通过上述过程，可以制造发光显示装置（显示面板）。
因为实施方式6中所述的包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的晶体管具有高场效应迁移率；所以使用如本实施方式中所述的晶体管制造发光显示装置时，实现显示特性优良的发光显示装置。再者，在本实施方式中，通过在进行静态图像显示时以停止供给给信号线或扫描线的信号的输出的方式使驱动电路部工作，不仅可以降低像素部的耗电量而且还可以降低驱动电路部的耗电量。
本实施方式可以与其他实施方式中所述的任何结构适当地组合而实现。
（实施方式13）
在本实施方式中，作为半导体装置的一个模式，将说明电子纸。
通过实施方式6中所述的方法而获得的包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的晶体管可以用于通过电连接于开关元件的元件驱动电子墨水的电子纸。电子纸也被称为电泳显示装置（电泳显示器），并具有如下优点：它具有与普通纸相同等级的易读性，它具有比其他的显示装置小的耗电量，以及它可形成为薄且轻的形状。
有各种电泳显示器模式。例如，电泳显示器可以具有如下结构：在溶剂或溶质中分散有各包含具有正电荷的第一粒子和具有负电荷的第二粒子的多个微胶囊，并且对微胶囊施加电场使微胶囊中的粒子向相互相反的方向移动，以及以仅显示集中在一侧的粒子的颜色。注意，第一粒子和第二粒子各含有色素，并且在没有电场的情况下不移动。此外，第一粒子和第二粒子彼此具有不同颜色（其可以是无色）。
因此，电泳显示器是利用所谓介电电泳效应的显示器，通过该介电电泳效应，介电常数高的物质移动到高电场区域。
在溶剂中分散有上述微胶囊的溶液被称作电子墨水。此电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，通过使用滤色片或具有色素的粒子，可以实现彩色显示。
此外，如果在有源矩阵衬底上适当地布置多个上述微胶囊以使微胶囊插入在两个电极之间，则可以完成有源矩阵型显示装置，并且可以通过对微胶囊施加电场来进行显示。例如，可以使用利用实施方式6中所述的包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的晶体管而形成的有源矩阵衬底。
注意，微胶囊中的第一粒子及第二粒子，可以使用选自导体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料以及磁泳材料中的单个材料来形成或使用包含这些材料中的任何材料的组合材料而形成。
图22示出有源矩阵型电子纸作为半导体装置的一个实施方式。用于半导体装置的晶体管581可以以与实施方式6中所述的晶体管的方式类似的方式制造，并且该晶体管581是包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的迁移率高的晶体管。另外，绝缘层584是氮化物绝缘层。
图22中所示的电子纸是使用扭转球显示系统的显示装置的一个实施方式。在扭转球显示系统中，各个着色为黑色和白色的球状粒子被布置在作为用于显示元件的电极的第一电极与第二电极之间，而且在第一电极与第二电极之间产生电位差以控制球状粒子取向从而进行显示。
形成在第一衬底580上的晶体管581是具有底栅结构的晶体管，并覆盖有接触半导体层的绝缘层583。晶体管581的源电极或漏电极通过形成于绝缘层583、584和585中的开口电连接于第一电极587。在第一电极587和第二电极588之间存在有空腔594。空腔594充满着具有黑色区590a及白色区590b的球形粒子和液体。空腔594的周围空间被树脂等的填料595填充（参照图22）。
另外，第一电极587相当于像素电极，以及第二电极588相当于共用电极。设置在第二衬底596上的第二电极588与设置在与晶体管581相同绝缘衬底上的共同电位线电连接。通过使用共同连接部，第二电极588和共同电位线可以通过布置在一对衬底之间的导电性粒子来彼此电连接。
此外，还可以使用电泳元件，而不是扭转球。使用直径为10μm至200μm左右的封装透明液体、带正电白色微粒和带负电黑色微粒的微胶囊。在设置于第一电极和第二电极之间的微胶囊中，通过第一电极和第二电极施加电场时，白色微粒和黑色微粒朝着彼此相反的方向移动，使得能够显示白色或黑色。使用这种原理的显示元件就是一种电泳显示元件，以及通常被称为电子纸。可以使用R、G和B（R表示红色，G表示绿色，B表示蓝色）中的任一颜色的微粒代替黑色微粒，使得可以进行彩色显示。
通过上述步骤，可以制造电子纸。
在本实施方式中，通过使用实施方式6中所述的包含在垂直于表面的方向上具有c轴取向的氧化物半导体叠层体的晶体管，制造所谓的电子纸。因为该晶体管具有高场效应迁移率，所以在使用该晶体管制造电子纸时，电子纸可以具有优良的显示特性。
本实施方式可以与其他实施方式中所述的任何结构适当地组合而实现。
（实施方式14）
本说明书中所公开的半导体装置可以应用于各种电子装置（包含游戏机）。电子装置的例子有，电视装置（也称为电视机或电视接收机）、计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机（也称为移动电话、移动电话装置）、便携式游戏机、便携式信息终端、音频再现装置、弹珠机等的大型游戏机等。
在本实施方式中，参照图23A至23E和图24说明安装有实施方式11至13中的任一实施方式中获得的显示装置的电子装置的实施方式。
图23A示出通过至少安装有显示装置作为一个部件而制造的膝上型个人计算机，其包含主体3001、框体3002、显示部3003以及键盘3004等。注意，此膝上型个人计算机包含实施方式11中所述的液晶显示装置。
图23B示出通过至少安装有显示装置作为一个部件而制造的便携式信息终端（也成为个人数字助理（PDA））。主体3021设置有显示部3023、外部接口3025以及操作按钮3024等。另外，便携式信息终端具有触屏笔（stylus）3022作为操作用附属部件。注意，此便携式信息终端包含实施方式12中所述的发光显示装置。
图23C示出通过安装有实施方式13中所述的电子纸作为一个部件而制造的电子书阅读器。图23C示出电子书阅读器的一个实施方式。例如，电子书阅读器2700包含两个框体，即框体2701及框体2703。用轴部2711组合框体2701及框体2703，使得可以以该轴部2711为轴进行开闭动作。用这种结构，可以像纸书那样操作电子书阅读器270。
框体2701和框体2703中分别组装有显示部2705和显示部2707。显示部2705及显示部2707可以显示一个图像或不同图像。在显示部2705及显示部2707上显示不同的图像的结构中，例如在右边的显示部（图23C中的显示部2705）可以显示文本，而在左边的显示部（图23C中的显示部2707）可以显示图像。
在图23C示出框体2701设置有操作部等的一个实施方式。例如，框体2701设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723，可以翻页。注意，在框体的设置显示部的表面上可以设置键盘、定位装置（pointing device）等。另外，也可以在框体的背面或侧面上设置外部连接端子（耳机端子、USB端子等）、记录介质插入部等。再者，电子书阅读器2700也可以具有电子词典的功能。
电子书阅读器2700也可以具有能够无线地收发数据的配置。通过无线通信，还可以从电子书服务器购买并下载所希望的书籍数据等。
图23D示出通过至少安装有显示装置作为一个部件而制造的移动电话，其包含两个框体，框体2800和框体2801。框体2801设置有显示面板2802、扬声器2803、麦克风2804、定位装置2806、摄像机透镜2807、外部连接端子2808等。框体2800设置有对移动电话充电的太阳电池元件（solar cell）2810、外部存储器插槽2811等。另外，在框体2801中组装有天线。
另外，显示面板2802设置有触摸屏。图23D中通过虚线示出被显示为图像的多个操作键2805。注意，还包含用来使从太阳电池元件2810输出的电压增加到各电路所需要的电压的升压电路（boosting circuit）。
在显示面板2802中，显示方向根据应用模式而适当地改变。另外，在与显示面板2802相同的面上设置摄像机透镜2807，所以它可以用作视频电话。扬声器2803及麦克风2804不局限于语音呼叫，还可以用于视频电话、记录、再生等。再者，处于如图23D那样的展开状态中的框体2800和框体2801可以通过滑动而处于彼此重叠的状态；因此可以减少移动电话的尺寸，其使得该移动电话便于携带。
外部连接端子2808可以与AC适配器及各种类型的电缆如USB电缆等连接，并且进行充电及与个人计算机等的数据通信是可能的。另外，通过将存储媒体插入到外部存储器插槽2811中，可以进行更大量数据的保存及移动。
另外，除了上述功能以外，还可以设置红外通信功能、电视接收功能等。
图23E示出通过至少安装有显示装置作为一个部件而制造的数码相机，其包含主体3051、显示部（A） 3057、目镜（eyepiece）部3053、操作开关3054、显示部（B） 3055、电池3056等。
图24示出电视装置的一个实施方式。在电视装置9600中，框体9601中组装有显示部9603。显示部9603可以显示图像。这里，通过支架9605支撑框体9601。
可以利用框体9601的操作开关或分开的遥控器9610进行电视装置9600的操作。可以利用遥控器9610的操作键9609来控制频道及音量，使得可以控制在显示部9603上显示的图像。此外，遥控器9610可以设置有用于显示从该遥控器9610输出的数据的显示部9607。
注意，电视装置9600设置有接收器及调制解调器等。可以使用接收器，可以接收通常的电视广播。另外，当经由调制解调器将电视装置9600有线或无线地连接到通信网络时，可以进行单向的（从发送者到接收者）或者双向的（发送者和接收者之间或接收者之间）数据通信。
在显示部9603中，设置实施方式6中所述的多个晶体管作为像素的开关元件。作为形成在与该显示部9603相同绝缘衬底上的驱动电路，设置实施方式6中所述的迁移率高的晶体管。
本实施方式可以与实施方式1至13中的任一实施方式自由地组合。
本申请是基于2009年12月28日向日本专利局提交的日本专利申请序列号2009-296825，在此通过引用并入其整体内容。
参考说明
100：衬底，101：绝缘层，102：多元氧化物半导体层，103：多元氧化物半导体层，104：单元氧化物半导体层，105：单元氧化物半导体层，106：多元氧化物半导体层，107：多元氧化物半导体层，108：导电层，109：层，110：氧化物半导体叠层体，112：栅极绝缘层，114：栅电极，116：绝缘层，118：层间绝缘层，150：晶体管，152：晶体管，160：晶核，162：箭头，174：箭头，176：箭头，200：衬底，206：元件分离绝缘层，214：杂质区域，216：沟道形成区域，218：侧壁绝缘层，220：高浓度杂质区域，224：金属化合物区域，226：层间绝缘层，228：层间绝缘层，234：绝缘层，250：晶体管，256：绝缘层，300：晶体管，302：晶体管，400：栅电极，401：栅极绝缘层，402：栅极绝缘层，403：多元氧化物半导体层，405：单元氧化物半导体层，407：多元氧化物半导体层，412：氧化物绝缘层，414：背栅电极，416：绝缘层，418：层间绝缘层，420：氧化物绝缘层，450：晶体管，451：晶体管，452：晶体管，581：晶体管，583：绝缘层，584：绝缘层，587：电极，588：电极，594：空腔，595：填料，103a：多元氧化物半导体层，103b：多元氧化物半导体层，105a：单元氧化物半导体层，105b：单元氧化物半导体层，106a：多元氧化物半导体层，107a：多元氧化物半导体层，108a：布线，108b：布线，164a：箭头，208a：栅极绝缘层，210a：栅电极，230a：布线，230b：布线，230c：布线，236a：布线，236b：布线，236c：布线，254a：布线，254b：布线，254c：布线，254d：布线，254e：布线，258a：布线，258b：布线，258c：布线，258d：布线，2700：电子书阅读器，2701：框体，2703：框体，2705：显示部，2707：显示部，2711：轴部，2721：电源开关，2723：操作键，2725：扬声器，2800：框体，2801：框体，2802：显示面板，2803：扬声器，2804：麦克风，2805：操作键，2806：定位装置，2807：摄像机透镜，2808：外部连接端子，2810：太阳电池元件，2811：外部存储器插槽，3001：主体，3002：框体，3003：显示部，3004：键盘，3021：主体，3023：显示部，3024：操作按钮，3025：外部接口，3051：主体，3053：目镜部，3054：操作开关，3055：显示部（B），3056：电池，3057：显示部（A），4001：衬底，4002：像素部，4003：信号线驱动电路，4004：扫描线驱动电路，4005：密封材料，4006：衬底，4008：液晶层，4010：晶体管，4011：晶体管，4013：液晶元件，4014：绝缘层，4015：连接端子电极，4016：端子电极，4018：FPC，4019：各向异性导电层，4020：绝缘层，4021：绝缘层，4030：像素电极，4031：对置电极，4032：绝缘层，4033：绝缘层，4035：间隔物，403a：多元氧化物半导体层，403b：多元氧化物半导体层，4040：导电层，405a：单元氧化物半导体层，405b：单元氧化物半导体层，407a：多元氧化物半导体层，407b：多元氧化物半导体层，408a：布线，408b：布线，4501：衬底，4502：像素部，4505：密封材料，4506：衬底，4507：填料，4509：晶体管，4510：晶体管，4511：发光元件，4512：EL层，4513：电极，4514：保护绝缘层，4515：连接端子电极，4516：端子电极，4517：电极，4519：各向异性导电层，4520：分隔壁，4540：导电层，4541：绝缘层，4544：绝缘层，590a：黑色区域，590b：白色区域，9600：电视装置，9601：框体，9603：显示部，9605：支架，9607：显示部，9609：操作键，9610：遥控器，4503a：信号线驱动电路，4503b：信号线驱动电路，4504a：扫描线驱动电路，4504b：扫描线驱动电路，4518a：FPC，4518b：FPC。

Claims (34)

1.一种半导体装置，包括：
衬底；以及
所述衬底上的晶体管，所述晶体管包括：
    栅电极；
    包括沟道的氧化物半导体层；以及
    夹在所述栅电极和所述氧化物半导体层之间的栅极绝缘膜，
其中，所述氧化物半导体层包括：
    包括第一结晶区域的第一氧化物半导体层；
    包括第二结晶区域的第二氧化物半导体层，所述第二氧化物半导体层在所述第一氧化物半导体层上；以及
    包括第三结晶区域的第三氧化物半导体层，所述第三氧化物半导体层在所述第二氧化物半导体层上，
其中，所述第二结晶区域包括第一结晶，
其中，所述第三结晶区域包括第二结晶，以及
其中，所述第一结晶的c轴和所述第二结晶的c轴中的每个垂直于所述衬底的表面取向。
2.根据权利要求1所述的半导体装置，
其中，所述栅电极位于所述氧化物半导体层上或下。
3.根据权利要求2所述的半导体装置，还包括所述晶体管下的第一晶体管，
其中，所述第一晶体管的第一沟道包括硅。
4.根据权利要求1所述的半导体装置，
其中，所述晶体管还包括所述氧化物半导体层上的并与所述氧化物半导体层接触的氧化物绝缘层。
5.根据权利要求1所述的半导体装置，
其中，所述第一氧化物半导体层、所述第二氧化物半导体层以及所述第三氧化物半导体层中的每个包括锌，以及
其中，所述第一氧化物半导体层中锌的成分比不同于所述第二氧化物半导体层中锌的成分比。
6.根据权利要求1所述的半导体装置，
其中，所述第二氧化物半导体层由氧化锌形成。
7.根据权利要求1所述的半导体装置，
其中，所述第一氧化物半导体层以及所述第三氧化物半导体层中的每个包括至少铟、镓、锡、铝、镁和锌之一。
8.根据权利要求1所述的半导体装置，
其中，所述第二氧化物半导体层的厚度比所述第三氧化物半导体层的厚度薄。
9.根据权利要求1所述的半导体装置，
其中，所述第一结晶区域包括第三结晶，所述第三结晶的c轴垂直于所述衬底的表面取向。
10.根据权利要求9所述的半导体装置，
其中，至少所述第一结晶区域、所述第二结晶区域以及所述第三结晶区域之一包括单晶区域。
11.一种半导体装置，包括：
衬底；以及
所述衬底上的晶体管，所述晶体管包括：
    栅电极；
    包括沟道的氧化物半导体层；以及
    夹在所述栅电极和所述氧化物半导体层之间的栅极绝缘膜，
其中，所述氧化物半导体层包括：
    包括第一结晶区域的第一氧化物半导体层；
    包括第二结晶区域的第二氧化物半导体层，所述第二氧化物半导体层在所述第一氧化物半导体层上；以及
    包括第三结晶区域的第三氧化物半导体层，所述第三氧化物半导体层在所述第二氧化物半导体层上，
其中，所述第二结晶区域包括第一结晶，
其中，所述第三结晶区域包括第二结晶，
其中，所述第一结晶的c轴和所述第二结晶的c轴中的每个垂直于所述衬底的表面取向，以及
其中，所述第一氧化物半导体层的成分不同于所述第二氧化物半导体层的成分。
12.根据权利要求11所述的半导体装置，
其中，所述栅电极位于所述氧化物半导体层上或下。
13.根据权利要求12所述的半导体装置，还包括所述晶体管下的第一晶体管，
其中，所述第一晶体管的第一沟道包括硅。
14.根据权利要求11所述的半导体装置，
其中，所述晶体管还包括所述氧化物半导体层上的并与所述氧化物半导体层接触的氧化物绝缘层。
15.根据权利要求11所述的半导体装置，
其中，所述第一氧化物半导体层、所述第二氧化物半导体层以及所述第三氧化物半导体层中的每个包括锌，以及
其中，所述第一氧化物半导体层中锌的成分比不同于所述第二氧化物半导体层中锌的成分比。
16.根据权利要求11所述的半导体装置，
其中，所述第二氧化物半导体层由氧化锌形成。
17.根据权利要求11所述的半导体装置，
其中，所述第一氧化物半导体层以及所述第三氧化物半导体层中的每个包括至少铟、镓、锡、铝、镁和锌之一。
18.根据权利要求11所述的半导体装置，
其中，所述第二氧化物半导体层的厚度比所述第三氧化物半导体层的厚度薄。
19.根据权利要求11所述的半导体装置，
其中，所述第一结晶区域包括第三结晶，所述第三结晶的c轴垂直于所述衬底的表面取向。
20.根据权利要求19所述的半导体装置，
其中，至少所述第一结晶区域、所述第二结晶区域以及所述第三结晶区域之一包括单晶区域。
21.一种半导体装置，包括：
衬底；以及
所述衬底上的晶体管，所述晶体管包括：
    第一栅电极；
    所述第一栅电极上的栅极绝缘膜；
    所述栅极绝缘膜上包括沟道的氧化物半导体层；以及
    所述氧化物半导体层上的第二栅电极，
其中，所述氧化物半导体层包括：
    包括第一结晶区域的第一氧化物半导体层；
    包括第二结晶区域的第二氧化物半导体层，所述第二氧化物半导体层在所述第一氧化物半导体层上；以及
    包括第三结晶区域的第三氧化物半导体层，所述第三氧化物半导体层在所述第二氧化物半导体层上，
其中，所述第二结晶区域包括第一结晶，
其中，所述第三结晶区域包括第二结晶，以及
其中，所述第一结晶的c轴和所述第二结晶的c轴中的每个垂直于所述衬底的表面取向。
22.根据权利要求21所述的半导体装置，
其中，所述第一氧化物半导体层、所述第二氧化物半导体层以及所述第三氧化物半导体层中的每个包括锌，以及
其中，所述第一氧化物半导体层中锌的成分比不同于所述第二氧化物半导体层中锌的成分比。
23.根据权利要求21所述的半导体装置，
其中，所述第二氧化物半导体层由氧化锌形成。
24.根据权利要求21所述的半导体装置，
其中，所述第一氧化物半导体层以及所述第三氧化物半导体层中的每个包括至少铟、镓、锡、铝、镁和锌之一。
25.根据权利要求21所述的半导体装置，
其中，所述第二氧化物半导体层的厚度比所述第三氧化物半导体层的厚度薄。
26.根据权利要求21所述的半导体装置，
其中，所述第一结晶区域包括第三结晶，所述第三结晶的c轴垂直于所述衬底的表面取向。
27.根据权利要求26所述的半导体装置，
其中，至少所述第一结晶区域、所述第二结晶区域以及所述第三结晶区域之一包括单晶区域。
28.一种半导体装置，包括：
衬底；以及
所述衬底上的晶体管，所述晶体管包括：
    第一栅电极；
    所述第一栅电极上的栅极绝缘膜；
    所述栅极绝缘膜上包括沟道的氧化物半导体层；以及
    所述氧化物半导体层上的第二栅电极，
其中，所述氧化物半导体层包括：
    包括第一结晶区域的第一氧化物半导体层；
    包括第二结晶区域的第二氧化物半导体层，所述第二氧化物半导体层在所述第一氧化物半导体层上；以及
    包括第三结晶区域的第三氧化物半导体层，所述第三氧化物半导体层在所述第二氧化物半导体层上，
其中，所述第二结晶区域包括第一结晶，
其中，所述第三结晶区域包括第二结晶，
其中，所述第一结晶的c轴和所述第二结晶的c轴中的每个垂直于所述衬底的表面取向，以及
其中，所述第一氧化物半导体层的成分不同于所述第二氧化物半导体层的成分。
29.根据权利要求28所述的半导体装置，
其中，所述第一氧化物半导体层、所述第二氧化物半导体层以及所述第三氧化物半导体层中的每个包括锌，以及
其中，所述第一氧化物半导体层中锌的成分比不同于所述第二氧化物半导体层中锌的成分比。
30.根据权利要求28所述的半导体装置，
其中，所述第二氧化物半导体层由氧化锌形成。
31.根据权利要求28所述的半导体装置，
其中，所述第一氧化物半导体层以及所述第三氧化物半导体层中的每个包括至少铟、镓、锡、铝、镁和锌之一。
32.根据权利要求28所述的半导体装置，
其中，所述第二氧化物半导体层的厚度比所述第三氧化物半导体层的厚度薄。
33.根据权利要求28所述的半导体装置，
其中，所述第一结晶区域包括第三结晶，所述第三结晶的c轴垂直于所述衬底的表面取向。
34.根据权利要求33所述的半导体装置，
其中，至少所述第一结晶区域、所述第二结晶区域以及所述第三结晶区域之一包括单晶区域。
CN201210283668.2A 2009-12-28 2010-12-07 半导体装置 Active CN102903758B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009296825 2009-12-28
JP2009-296825 2009-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080059834.XA Division CN102668098B (zh) 2009-12-28 2010-12-07 制造半导体装置的方法

Publications (2)

Publication Number Publication Date
CN102903758A CN102903758A (zh) 2013-01-30
CN102903758B true CN102903758B (zh) 2015-06-03

Family

ID=44186323

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201510329843.0A Active CN105023942B (zh) 2009-12-28 2010-12-07 制造半导体装置的方法
CN201080059834.XA Active CN102668098B (zh) 2009-12-28 2010-12-07 制造半导体装置的方法
CN201811108754.3A Active CN109390215B (zh) 2009-12-28 2010-12-07 制造半导体装置的方法
CN201210283668.2A Active CN102903758B (zh) 2009-12-28 2010-12-07 半导体装置
CN201510221344.XA Expired - Fee Related CN104867984B (zh) 2009-12-28 2010-12-07 制造半导体装置的方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201510329843.0A Active CN105023942B (zh) 2009-12-28 2010-12-07 制造半导体装置的方法
CN201080059834.XA Active CN102668098B (zh) 2009-12-28 2010-12-07 制造半导体装置的方法
CN201811108754.3A Active CN109390215B (zh) 2009-12-28 2010-12-07 制造半导体装置的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510221344.XA Expired - Fee Related CN104867984B (zh) 2009-12-28 2010-12-07 制造半导体装置的方法

Country Status (6)

Country Link
US (5) US8530285B2 (zh)
JP (8) JP5715814B2 (zh)
KR (4) KR101921619B1 (zh)
CN (5) CN105023942B (zh)
TW (5) TWI595569B (zh)
WO (1) WO2011081009A1 (zh)

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101266B2 (en) * 2009-10-12 2021-08-24 Monolithic 3D Inc. 3D device and devices with bonding
US11605630B2 (en) * 2009-10-12 2023-03-14 Monolithic 3D Inc. 3D integrated circuit device and structure with hybrid bonding
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
CN103400857B (zh) 2009-11-27 2016-12-28 株式会社半导体能源研究所 半导体装置和及其制造方法
CN105353551A (zh) 2009-12-28 2016-02-24 株式会社半导体能源研究所 液晶显示装置及电子设备
KR101805378B1 (ko) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP5396415B2 (ja) 2011-02-23 2014-01-22 株式会社東芝 半導体装置
US9659600B2 (en) * 2014-07-10 2017-05-23 Sap Se Filter customization for search facilitation
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
SG10201505586UA (en) * 2011-06-17 2015-08-28 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI669760B (zh) 2011-11-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5981711B2 (ja) 2011-12-16 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6055596B2 (ja) * 2012-01-17 2016-12-27 旭化成エレクトロニクス株式会社 ホール素子
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
JP5693479B2 (ja) * 2012-01-27 2015-04-01 株式会社東芝 表示装置の製造方法
US9196741B2 (en) * 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2013168687A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013247143A (ja) * 2012-05-23 2013-12-09 Semiconductor Energy Lab Co Ltd 半導体装置
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8872174B2 (en) * 2012-06-01 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6074985B2 (ja) * 2012-09-28 2017-02-08 ソニー株式会社 半導体装置、固体撮像装置、および半導体装置の製造方法
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9305941B2 (en) * 2012-11-02 2016-04-05 Apple Inc. Device and method for improving AMOLED driving
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
JP6317059B2 (ja) * 2012-11-16 2018-04-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6121149B2 (ja) * 2012-11-28 2017-04-26 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
TWI582993B (zh) * 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
WO2014084152A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014135478A (ja) 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6113500B2 (ja) * 2012-12-27 2017-04-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP5864637B2 (ja) 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102358739B1 (ko) * 2013-05-20 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI641112B (zh) 2013-06-13 2018-11-11 半導體能源研究所股份有限公司 半導體裝置
TWI520347B (zh) 2013-06-19 2016-02-01 中華映管股份有限公司 氧化物半導體薄膜電晶體及其製造方法
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6018607B2 (ja) 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
JP2015041388A (ja) * 2013-08-20 2015-03-02 株式会社半導体エネルギー研究所 記憶装置、及び半導体装置
US9716003B2 (en) * 2013-09-13 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20150287793A1 (en) * 2014-04-03 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
KR20160144492A (ko) * 2014-04-18 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
CN103996717B (zh) 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9705004B2 (en) * 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US9768317B2 (en) 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
KR102334986B1 (ko) 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
US20160240563A1 (en) * 2015-02-13 2016-08-18 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
US10008167B2 (en) * 2015-03-03 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
CN113223967A (zh) * 2015-03-03 2021-08-06 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US20160260392A1 (en) * 2015-03-03 2016-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
JP6039150B2 (ja) * 2015-08-18 2016-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体装置
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6904907B2 (ja) * 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 酸化物及び半導体装置の作製方法
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
FR3049761B1 (fr) * 2016-03-31 2018-10-05 Soitec Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
CN108886059A (zh) * 2016-04-04 2018-11-23 株式会社神户制钢所 薄膜晶体管
DE112017002579T5 (de) 2016-05-20 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
KR102330605B1 (ko) 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI602306B (zh) * 2016-07-05 2017-10-11 Innolux Corp 陣列基板結構與顯示裝置
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
JP2018101740A (ja) 2016-12-21 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
TWI623171B (zh) * 2016-12-23 2018-05-01 宏碁股份有限公司 觸控及充電元件與電子裝置
US10229591B2 (en) * 2017-08-02 2019-03-12 Kidong Co., Ltd. Traffic sign board easily identifiable during day and night
JP2019049595A (ja) * 2017-09-08 2019-03-28 株式会社Ｊｏｌｅｄ 表示装置
WO2019202430A1 (ja) 2018-04-20 2019-10-24 株式会社半導体エネルギー研究所 半導体装置
US10749036B2 (en) * 2018-08-03 2020-08-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Oxide semiconductor thin film transistor having spaced channel and barrier strips and manufacturing method thereof
CN109256429B (zh) * 2018-08-03 2021-01-26 Tcl华星光电技术有限公司 氧化物半导体薄膜晶体管及其制作方法
KR102276296B1 (ko) * 2018-12-10 2021-07-13 한양대학교 산학협력단 단결정 반도체층 제조방법, 단결정 반도체층을 포함하는 구조체, 및 상기 구조체를 포함하는 반도체 소자
TWI681537B (zh) * 2019-05-30 2020-01-01 旺宏電子股份有限公司 半導體結構與連線結構的製作方法
JP2020198343A (ja) * 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置
KR20210085942A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN113838801A (zh) * 2020-06-24 2021-12-24 京东方科技集团股份有限公司 半导体基板的制造方法和半导体基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1602551A (zh) * 2002-07-02 2005-03-30 索尼株式会社 半导体装置及其制造方法

Family Cites Families (190)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01249607A (ja) * 1988-03-30 1989-10-04 Furukawa Electric Co Ltd:The 酸化物超電導体膜の製造方法
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JPH0818915B2 (ja) * 1989-04-18 1996-02-28 住友大阪セメント株式会社 酸化物超伝導多結晶薄膜の作成法
EP0493113B1 (en) * 1990-12-28 1997-03-19 Sharp Kabushiki Kaisha A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
KR950003939B1 (ko) * 1990-12-28 1995-04-21 샤프 가부시끼가이샤 액티브매트리스 기판의 제조 방법
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JPH1140772A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002050704A (ja) * 2000-08-01 2002-02-15 Sony Corp メモリ素子およびその製造方法並びに集積回路
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100405080B1 (ko) 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2402106C2 (ru) * 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4988179B2 (ja) * 2005-09-22 2012-08-01 ローム株式会社 酸化亜鉛系化合物半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP4907942B2 (ja) 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) * 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP4904789B2 (ja) * 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR101186297B1 (ko) * 2006-01-21 2012-09-27 아주대학교산학협력단 ＺｎＯ 필름 및 이를 이용한 ＴＦＴ의 제조방법
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008004666A (ja) * 2006-06-21 2008-01-10 Ftl:Kk ３次元半導体デバイスの製造方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI377533B (en) 2007-06-01 2012-11-21 Chimei Innolux Corp Liquid crystal display
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
AT504913B1 (de) * 2007-08-08 2008-09-15 Getzner Werkstoffe Holding Gmbh Winkelverbinder
US7965964B2 (en) 2007-08-22 2011-06-21 Kabushiki Kaisha Toshiba Developing roller, developing apparatus, and image forming apparatus
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010087223A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI496295B (zh) 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI476915B (zh) 2008-12-25 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR20170046186A (ko) 2009-09-16 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
EP2486593B1 (en) 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011046003A1 (en) 2009-10-14 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101932407B1 (ko) 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105206514B (zh) 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101520024B1 (ko) 2009-11-28 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR20180077332A (ko) 2009-12-04 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101943109B1 (ko) 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011074506A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011077925A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
KR101597214B1 (ko) 2010-01-14 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI416737B (zh) 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1602551A (zh) * 2002-07-02 2005-03-30 索尼株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN109390215A (zh) 2019-02-26
CN105023942A (zh) 2015-11-04
TW201543580A (zh) 2015-11-16
US10141425B2 (en) 2018-11-27
US20150118790A1 (en) 2015-04-30
TWI505377B (zh) 2015-10-21
CN104867984A (zh) 2015-08-26
KR101883802B1 (ko) 2018-07-31
KR20130091785A (ko) 2013-08-19
JP2023126275A (ja) 2023-09-07
TW201137993A (en) 2011-11-01
KR101921619B1 (ko) 2018-11-26
KR101436120B1 (ko) 2014-09-01
JP6596058B2 (ja) 2019-10-23
JP2016201564A (ja) 2016-12-01
TWI631630B (zh) 2018-08-01
JP7305834B2 (ja) 2023-07-10
CN109390215B (zh) 2023-08-15
CN102668098A (zh) 2012-09-12
JP5982522B2 (ja) 2016-08-31
CN102668098B (zh) 2015-07-22
TW201250863A (en) 2012-12-16
KR20180087461A (ko) 2018-08-01
JP6251781B2 (ja) 2017-12-20
US20140193946A1 (en) 2014-07-10
CN105023942B (zh) 2018-11-02
CN104867984B (zh) 2018-11-06
JP5715814B2 (ja) 2015-05-13
US9054134B2 (en) 2015-06-09
JP2021103778A (ja) 2021-07-15
US8530285B2 (en) 2013-09-10
US20180145153A1 (en) 2018-05-24
US9859401B2 (en) 2018-01-02
JP2020014014A (ja) 2020-01-23
US20110156026A1 (en) 2011-06-30
JP2018037686A (ja) 2018-03-08
TWI595569B (zh) 2017-08-11
JP2015133515A (ja) 2015-07-23
JP2022100318A (ja) 2022-07-05
US8686425B2 (en) 2014-04-01
TWI540646B (zh) 2016-07-01
TW201628098A (zh) 2016-08-01
TWI545659B (zh) 2016-08-11
TW201732953A (zh) 2017-09-16
JP6847177B2 (ja) 2021-03-24
JP7049498B2 (ja) 2022-04-06
JP2011155249A (ja) 2011-08-11
KR20180037333A (ko) 2018-04-11
KR20120106873A (ko) 2012-09-26
CN102903758A (zh) 2013-01-30
US20120305913A1 (en) 2012-12-06
WO2011081009A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
CN102903758B (zh) 半导体装置
TWI555056B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant