TWI555056B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI555056B
TWI555056B TW099144235A TW99144235A TWI555056B TW I555056 B TWI555056 B TW I555056B TW 099144235 A TW099144235 A TW 099144235A TW 99144235 A TW99144235 A TW 99144235A TW I555056 B TWI555056 B TW I555056B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
component oxide
single crystal
crystal region
Prior art date
Application number
TW099144235A
Other languages
English (en)
Other versions
TW201137943A (en
Inventor
山崎舜平
廣橋拓也
高橋正弘
島津貴志
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201137943A publication Critical patent/TW201137943A/zh
Application granted granted Critical
Publication of TWI555056B publication Critical patent/TWI555056B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置及其製造方法
本發明關於具有作為至少一個元件包含電晶體等半導體元件的電路的半導體裝置及其製造方法。例如，本發明關於作為部件安裝有包括安裝在電源電路中的功率裝置、記憶體、閘流電晶體、轉換器、圖像感測器等的半導體積體電路、以液晶顯示面板為代表的電光學裝置和具有發光元件的發光顯示裝置中的任何一種的電子設備。
在本發明說明中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子設備都是半導體裝置。
如通常在液晶顯示裝置中所見到的那樣，形成在玻璃基板等上的電晶體使用非晶矽、多晶矽等。使用非晶矽的電晶體雖然其場效應遷移率低，但是可以對應於玻璃基板的大面積化。另外，使用多晶矽的電晶體雖然其場效應遷移率高，但是具有不合適於玻璃基板的大面積化的缺點。
與使用矽的電晶體不同，使用氧化物半導體製造電晶體，並將其應用於電子裝置和光裝置的技術受到注目。例如，專利文獻1和專利文獻2公開了使用氧化鋅或In-Ga-Zn-O類氧化物作為氧化物半導體製造電晶體並將其用於顯示裝置的像素的切換元件等的技術。
專利文獻1　日本專利申請公開第2007-123861號公報
專利文獻2　日本專利申請公開第2007-96055號公報
另外，大型顯示裝置已在廣泛使用。在家庭用電視中，顯示螢幕幕的對角為40英寸至50英寸的電視也已開始廣泛使用。
現有的使用氧化物半導體的電晶體的場效應遷移率為10至20cm2/Vs。因為使用氧化物半導體的電晶體得到非晶矽的電晶體的10倍以上的場效應遷移率，所以在大型顯示裝置中也作為像素的切換元件得到充分的性能。
但是，將使用氧化物半導體的電晶體用作半導體裝置的驅動器件，例如大型顯示裝置等的驅動電路中的一個切換元件，有一定的限制。
本發明的一個實施例的目的之一在於：在實現基板的大面積化的同時，可以形成結晶性優良的氧化物半導體層來製造具有所希望的高場效應遷移率的電晶體，並且實現大型顯示裝置或高性能的半導體裝置等的實用化。
本發明的一個實施例的特徵在於：在基板上形成單成分氧化物半導體層；藉由在500℃或更高且1000℃或更低的溫度下，較佳在550℃或更高且750℃或更低的溫度下進行加熱處理，從表面向內部進行結晶生長，以形成具有單晶區域的單成分氧化物半導體層；以及在具有單晶區域的單成分氧化物半導體層上層疊具有單晶區域的多成分氧化物半導體層。另外，具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層的單晶區域為在其表面晶體取向一致的平板狀單晶區域。平板狀單晶區域在平行於其表面的方向上具有a-b面，並且在垂直於具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層的表面的方向上具有c軸對準。另外，具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層的c軸方向與深度方向一致。
具有單晶區域的多成分氧化物半導體層可以藉由如下步驟而形成：在具有單晶區域的單成分氧化物半導體層上形成多成分氧化物半導體層之後，藉由在100℃或更高且500℃或更低的溫度下，較佳在150℃或更高且400℃或更低的溫度下進行加熱處理，從具有單晶區域的單成分氧化物半導體層的表面向上方的多成分氧化物半導體層的表面進行結晶生長，以形成具有單晶區域的多成分氧化物半導體層。就是說，具有單晶區域的單成分氧化物半導體層對於多成分氧化物半導體層來說相當於晶種。
另外，具有單晶區域的多成分氧化物半導體層可以藉由如下步驟而形成：在具有單晶區域的單成分氧化物半導體層上，藉由在200℃或更高且600℃或更低的溫度下，較佳在200℃或更高且550℃或更低的溫度下加熱的同時進行沉積，典型為使用濺射法進行沉積，從具有單晶區域的單成分氧化物半導體層的表面進行磊晶生長或軸向生長，以形成具有單晶區域的多成分氧化物半導體層。就是說，具有單晶區域的單成分氧化物半導體層對於具有單晶區域的多成分氧化物半導體層來說相當於晶種。
因為具有單晶區域的多成分氧化物半導體層以具有單晶區域的單成分氧化物半導體層為晶種而進行結晶生長，所以在實際上具有與具有單晶區域的單成分氧化物半導體層相同的晶體取向。
另外，本發明的一個實施例的特徵在於：以形成在基板上的具有單晶區域的單成分氧化物半導體層為晶種而進行多成分氧化物半導體層的結晶生長，以形成具有單晶區域的多成分氧化物半導體層。
另外，本發明的一個實施例的特徵在於：在基板上形成具有單晶區域的單成分氧化物半導體層，然後，以所述具有單晶區域的單成分氧化物半導體層為晶種來形成具有單晶區域的多成分氧化物半導體層。
然後，經過如下步驟，可以製造頂閘型電晶體：將具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層蝕刻為島狀；在具有單晶區域的多成分氧化物半導體層上形成源極電極及汲極電極；然後，形成閘極絕緣層和閘極電極。
另外，經過如下步驟，可以製造底閘型電晶體：在基板上形成閘極電極及閘極絕緣層；然後，形成具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層；將該具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層蝕刻為島狀；以及形成源極電極及汲極電極。
另外，本發明的一個實施例是一種具備薄膜電晶體的半導體裝置，該薄膜電晶體具有：具有具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層的氧化物半導體疊層體；閘極電極；設置在氧化物半導體疊層體與閘極電極之間的閘極絕緣層；以及電連接於氧化物半導體疊層體的佈線。
較佳在幾乎不包含氫及水分的氣圍(氮氣圍、氧氣圍、乾燥空氣氣圍等)進行用來形成具有單晶區域的單成分氧化物半導體層的加熱處理及用來形成具有單晶區域的多成分氧化物半導體層的加熱處理。藉由進行該加熱處理，進行用來使氫、水、羥基或氫化物等從單成分氧化物半導體層及多成分氧化物半導體層中脫離的脫水化或脫氫化，而可以實現具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層的高純度化。另外，作為該加熱處理，也可以進行在惰性氣圍中進行升溫，途中轉換氣圍而採用包含氧的氣圍的加熱處理，在氧氣圍中進行加熱處理的情況下，因為使氧化物半導體層氧化，所以可以修復氧缺陷。即使利用TDS(Thermal Desorption Spectroscopy：熱脫附譜檢測法)對被進行了該加熱處理的具有單晶區域的氧化物半導體層進行測量直到溫度到達450℃，也未檢測出源於水的兩個峰值中的出現在300℃附近的至少一個峰值。
在具有單晶區域的多成分氧化物半導體層包含In的情況下，在平板狀的單晶區域中，In的電子雲彼此相互重疊並連接，使得導電率σ上升。因此，可以提高電晶體的場效應遷移率。
因為形成在單成分氧化物半導體層的表面的晶體取向一致的單晶區域從表面向深度方向進行結晶生長，所以可以以不受到單成分氧化物半導體層的基底部件的影響的方式形成單晶區域。
被高純度化的具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層所包含的氫濃度為1×1018cm-3或更低，1×1016cm-3或更低，再者，在實際上為0，載子密度可以低於1×1014cm-3，較佳低於1×1012cm-3，更佳低於測定限界或更低的1.45×1010cm-3，能帶隙為2eV或更大，較佳為2.5eV或更大，更佳為3eV或更大。
另外，本發明的一個實施例的電晶體包含絕緣閘極場效應電晶體(Insulated-Gate Field-Effect Transistor(IGFET))、薄膜電晶體(TFT)。
即使用作基底的基板的材料為氧化物、氮化物和金屬等中的任一材料，也可以製造具有高場效應遷移率的電晶體，而實現大型顯示裝置或高性能半導體裝置等。
以下，參照附圖詳細說明本發明的實施例。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下實施例所記載的內容中。另外，在以下說明的本發明的結構中，在不同附圖之間共同使用表示同一部分或具有同樣功能的部分的附圖標記而省略其反復說明。
注意，在本發明說明所說明的每一個附圖中，每一個元件的大小或每一個層的厚度或區域在某些情況下為了清晰可見而可能被誇大。因此，不一定限定於其尺度。
另外，在本發明說明中使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同的，而不是為了在數目方面上限定的。因此，例如，可以適當地使用“第二”或“第三”等代替“第一”進行說明。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本發明說明中，除了特別指定的情況以外，既可將“電位”理解為“電壓”，又可將“電壓”理解為“電位”。
實施例1
在本實施例中，參照圖1至圖9A至9D對根據所公開的發明的一個實施例的半導體裝置的結構及製造方法進行說明。
圖1是示出半導體裝置的結構的一個實施例的電晶體150的截面圖。另外，作為電晶體150，雖然對載子為電子的n通道型IGFET(Insulated Gate Field Effect Transistor：絕緣閘極場效應電晶體)進行說明，但是也可以製造p通道型IGFET。在本實施例中，作為電晶體150，使用頂閘結構的電晶體進行說明。
在圖1所示的電晶體150中，在形成在基板100上的絕緣層101上，層疊形成有具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a，且在其上形成有用作源極電極及汲極電極的佈線108a、108b。另外，在具有單晶區域的多成分氧化物半導體層107a及佈線108a、108b上形成有閘極絕緣層112，在閘極絕緣層112上的隔著閘極絕緣層112相對於具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a的區域上形成有閘極電極114。此外，在閘極絕緣層112及閘極電極114上有絕緣層116。
使用圖2A至2E至圖8對圖1所示的電晶體150的製造方法進行說明。
在基板100上形成絕緣層101。接著，在絕緣層101上形成單成分氧化物半導體層104(參照圖2A)。
基板100至少需要具有能夠承受後面的加熱處理程度的耐熱性。當使用玻璃基板作為基板100時，較佳使用應變點為730℃或更高的玻璃基板。至於玻璃基板，例如可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等的玻璃材料。此外，較佳使用與B2O3相比包含更多BaO的玻璃基板。
另外，可以使用如陶瓷基板、石英基板或藍寶石基板等的使用絕緣體而形成的基板代替上述玻璃基板。此外，也可以使用晶化玻璃等。並且，還可以使用在如矽片等的半導體基板的表面或由金屬材料構成的導電基板的表面上形成有絕緣層的基板。
設置絕緣層101以減少雜質混入到形成在基板100上的層中並提高形成在基板100上的層的黏合性。絕緣層101由如下層形成：如氧化矽層、氧氮化矽層等的氧化物絕緣層；如氮化矽層、氮氧化矽層、氮化鋁層或氮氧化鋁層等的氮化物絕緣層。另外，絕緣層101也可以採用疊層結構，例如，可以採用從基板100一側層疊上述氮化物絕緣層中任一個以上及上述氧化物絕緣層中任一個以上的結構。對絕緣層101的厚度沒有特別的限制，例如可以設定為10nm或更大500nm或更小。注意，由於絕緣層101不是必需的構成要素，所以也可以採用不設置絕緣層101的結構。
絕緣層101可以利用濺射法、CVD法、塗敷法或印刷法等形成。
另外，當利用濺射法形成絕緣層101時，較佳邊去除殘留在處理室中的氫、水、羥基或氫化物等邊形成絕緣層101。由此，可以使絕緣層101不含有氫、水、羥基或氫化物等。較佳使用吸附型真空泵去除殘留在處理室內的氫、水、羥基或氫化物等。作為吸附型真空泵，例如，較佳使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。由於利用低溫泵進行排氣的處理室中的氫、水、羥基或氫化物等被排出，所以在該處理室中形成絕緣層101時，可以降低絕緣層101中含有的雜質濃度。
另外，較佳使用氫、水、羥基或氫化物等的雜質被去除到其濃度成為幾ppm左右或幾ppb左右的高純度氣體作為形成絕緣層101時使用的濺射氣體。
作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣層的形成，而DC濺射法主要用於金屬層的形成。
在本實施例中，將基板100搬送到處理室，並引入去除了氫、水、羥基或氫化物等的含有高純度氧的濺射氣體，並使用矽靶材在基板100上作為絕緣層101形成氧化矽層。注意，當形成絕緣層101時，也可以對基板100進行加熱。
在基板100及絕緣層101上利用濺射法等形成單成分氧化物半導體層104。
單成分氧化物半導體層104可以在稀有氣體(典型的為氬)氣圍、氧氣圍或稀有氣體(典型的為氬)及氧氣圍下利用濺射法來形成。
此外，較佳與絕緣層101同樣地在形成單成分氧化物半導體層104之前、形成中或形成後去除殘留在濺射裝置中的氫、水、羥基或氫化物等。較佳使用吸附型真空泵去除濺射裝置內的殘留水分。由此，由於氫、水、羥基或氫化物等被排出，從而可以降低單成分氧化物半導體層104中含有的雜質濃度。
另外，較佳在形成單成分氧化物半導體層104之前進行預加熱處理，以去除殘留在濺射裝置內壁、靶材表面或靶材材料中的氫、水、羥基或氫化物等。作為預加熱處理可以舉出：在減壓下將處理室內加熱到200℃至600℃的方法或反復進行氮或惰性氣體的引入和排氣的方法等。在預加熱處理結束之後，使基板或濺射裝置冷卻，然後以不接觸於大氣的方式形成單成分氧化物半導體層104。作為此時的靶材冷卻液，較佳使用油脂等而不使用水。雖然在不進行加熱的狀態下反復地進行氮或惰性氣體的引入及排氣也能夠得到一定的效果，但是更佳邊加熱邊進行上述步驟。
當利用濺射法形成單成分氧化物半導體層104時，藉由將基板溫度設定為100℃或更高600℃或更低，較佳為200℃或更高400℃或更低，可以減少單成分氧化物半導體層104中含有的氫、水、羥基或氫化物等雜質，並促進後面進行的第一加熱處理中的結晶生長。
另外，較佳將氧化物半導體靶材中的氧化物半導體的相對密度設定為80%或更高，較佳為95%或更高，更佳為99.9%或更高。藉由使用相對密度高的靶材，可以降低形成的單成分氧化物半導體層104中的雜質濃度，從而得到電特性或可靠性高的電晶體。
單成分氧化物半導體層104較佳使用藉由加熱而有可能成為六方晶的纖鋅礦型結晶結構的單成分氧化物半導體形成，典型的有氧化鋅。這裏，單成分氧化物半導體是指由一種金屬氧化物構成的氧化物半導體。另外，在單成分氧化物半導體中，作為雜質，可以含有1%，較佳為0.1%的金屬氧化物之外的元素。單成分氧化物半導體比多成分氧化物半導體更易晶化且可以提高結晶性。由於單成分氧化物半導體層104用作後面形成的多成分氧化物半導體層106進行結晶生長的晶種，所以將單成分氧化物半導體層104的厚度設定為結晶生長的厚度即可，典型的是單原子層以上10nm或更小，較佳的是2nm或更大5nm或更小。藉由將單成分氧化物半導體層104的厚度形成得較薄，可以提高成膜處理及加熱處理的處理量。
接著，進行第一加熱處理。將第一加熱處理的溫度設定為500℃或更高1000℃或更低，較佳設定為600℃或更高850℃或更低。另外，將加熱時間設定為1分以上24小時以下。
另外，也可以在逐漸提高單成分氧化物半導體層104的第一加熱處理的溫度之後，將其保持為一定的溫度。藉由將500℃或更高的溫度上升速度設定為0.5℃/h或更高3℃/h或更低，單成分氧化物半導體層104逐漸進行結晶生長而形成單成分氧化物半導體層105，而可以進一步提高結晶性。另外，單成分氧化物半導體層105為六方晶的纖鋅礦型結晶結構。
在第一加熱處理中，較佳採用稀有氣體(典型的為氬)氣圍；氧氣圍；氮氣圍；乾燥空氣氣圍；稀有氣體(典型的為氬)和氧的混合氣圍；稀有氣體和氮的混合氣圍。明確而言，較佳採用氫、水、羥基或氫化物等的雜質濃度被降低到幾ppm左右或幾ppb左右的高純度氣體氣圍。
在本實施例中，作為第一加熱處理，在乾燥空氣氣圍中以700℃進行1個小時的加熱處理。
至於用於第一加熱處理的加熱處理裝置，沒有特別的限定，也可以裝備有利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用電爐或如GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發出的光(電磁波)的輻射對被處理物進行加熱的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。
接著，如圖2B所示，在具有單晶區域的單成分氧化物半導體層105上形成多成分氧化物半導體層106。多成分氧化物半導體層106藉由加熱而成為六方晶的非纖鋅礦型結晶結構。六方晶的非纖鋅礦型結晶結構有時也被稱為同系結構(homologous structure)。注意，非纖鋅礦型結晶結構是指不是纖鋅礦型的結晶結構。多成分氧化物半導體層106可以使用與單成分氧化物半導體層104相同的製造方法形成。實施者可以根據所製造的裝置而決定最合適的多成分氧化物半導體層106的厚度。例如，將單成分氧化物半導體層104及多成分氧化物半導體層106的總厚度設定為10nm或更大200nm或更小。
作為多成分氧化物半導體層106，可以使用如下氧化物半導體層：四元金屬氧化物的In-Sn-Ga-Zn-O類；三元金屬氧化物的In-Ga-Zn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類；二元金屬氧化物的In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、Zn-Mg-O類、Sn-Mg-O類、In-Mg-O類等。這裏，多成分氧化物半導體是指包含多種金屬氧化物的氧化物半導體，n元金屬氧化物包含n種金屬氧化物。另外，在多成分氧化物半導體中，作為雜質，可以含有1%，較佳為0.1%的主要成分的金屬氧化物之外的元素。
另外，多成分氧化物半導體層106是三元金屬氧化物，可以使用由InMXZnYOZ(Y=0.5至5)表示的氧化物半導體材料。這裏，M表示選自鎵(Ga)、鋁(Al)或硼(B)等第13族元素中的一種或多種元素。另外，In、M、Zn及O的含有量可以是任意的值，其中包括M的含有量為0(即，x=0)的情況。但是，In及Zn的含有量不為0。也就是說，上述表示包括In-Ga-Zn-O類氧化物半導體或In-Zn-O類氧化物半導體等。
作為用於利用濺射法形成多成分氧化物半導體層106的靶材，可以使用含有鋅的金屬氧化物的靶材。例如，將含有In、Ga及Zn的氧化物半導體靶材的組成比設定為In:Ga:Zn=1:x:y(x為0或更大、y為0.5或更大5或更小)。例如，可以使用組成比為In:Ga:Zn=1:1:0.5[atom比]的靶材、組成比為In:Ga:Zn=1:1:1[atom比]的靶材、組成比為In:Ga:Zn=1:1:2[atom比]的靶材或組成比為In:Ga:Zn=1:0.5:2[atom比]的靶材。在本實施例中，較佳使用易於晶化的氧化物半導體靶材，以便藉由後面的加熱處理意圖性地進行晶化。
另外，當利用濺射法形成多成分氧化物半導體層106時，藉由加熱基板，可以減少多成分氧化物半導體層106中含有的氫、水、羥基或氫化物等的雜質並促進後面進行的第二加熱處理中的結晶生長。
另外，較佳將氧化物半導體靶材中的氧化物半導體的相對密度設定為80%或更高，較佳為95%或更高，更佳為99.9%或更高。藉由使用相對密度高的靶材，可以降低形成的多成分氧化物半導體層106中的雜質濃度，從而得到電特性或可靠性高的電晶體。
另外，較佳在形成多成分氧化物半導體層106之前進行預加熱處理，以去除殘留在濺射裝置內壁、靶材表面或靶材材料中的氫、水、羥基或氫化物等。作為預加熱處理可以舉出:在減壓下將處理室內加熱到200℃至600℃的方法或反復進行氮或惰性氣體的引入和排氣的方法等。在預加熱處理結束之後，使基板或濺射裝置冷卻，然後以不接觸於大氣的方式形成多成分氧化物半導體層106。作為此時的靶材冷卻液，較佳使用油脂等而不使用水。雖然在不進行加熱的狀態下反復地進行氮或惰性氣體的引入及排氣也能夠得到一定的效果，但是更佳邊加熱邊進行上述步驟。
接著，進行第二加熱處理。將第二加熱處理的溫度設定為100℃或更高500℃或更低，較佳為150℃或更高400℃或更低。另外，將加熱時間設定為1分以上100小時以下，較佳為5小時以上20小時以下，典型的為10小時。藉由第二加熱處理，可以形成具有單晶區域的多成分氧化物半導體層107。具有單晶區域的多成分氧化物半導體層107為不是纖鋅礦型結晶結構的六方晶。
另外，在第一加熱處理及第二加熱處理中，藉由使單成分氧化物半導體層104及多成分氧化物半導體層106進行結晶生長並去除氧化物半導體的主要成分以外的雜質，典型的有氫、水、羥基或氫化物，可以使其高純度化。
另外，作為第二加熱處理的氣圍，可以採用與第一加熱處理相同的氣圍。此外，還可以適當地使用與第一加熱處理相同的加熱裝置。
另外，這裏，以虛線示出具有單晶區域的單成分氧化物半導體層105與具有單晶區域的多成分氧化物半導體層107的介面。但是，具有單晶區域的單成分氧化物半導體層105為ZnO，當具有單晶區域的多成分氧化物半導體層107採用In-Ga-Zn-O類氧化物半導體時，根據加熱處理的壓力及溫度，包含於ZnO或In-Ga-Zn-0類氧化物半導體中的鋅發生擴散。由以下現象可以確認到鋅的擴散：在TDS測定時進行測定直到溫度到達450℃時，沒有檢測到In或Ga，但是，鋅在真空加熱條件下，尤其是300℃附近檢測到峰值。此外，TDS的測定在真空中進行且在200℃附近檢測到鋅。由於上述原因，如圖8所示具有單晶區域的單成分氧化物半導體層與具有單晶區域的多成分氧化物半導體層的界線無法分辨，有時將其看作同一個層109。
另外，在第一加熱處理及第二加熱處理中，可以在升溫時將爐內的氣圍設定為氮氣圍，而在冷卻時將爐內的氣圍換為氧氣圍。在氮氣圍下進行脫水化或脫氫化之後，藉由將氣圍換為氧氣圍可以對氧化物半導體層內部補給氧以使其成為i型氧化物半導體層。
藉由上述步驟，可以形成具有單晶區域的單成分氧化物半導體層105和具有單晶區域的多成分氧化物半導體層107(參照圖2C)。
這裏，使用圖3A至3D對具有單晶區域的單成分氧化物半導體層105及具有單晶區域的多成分氧化物半導體層107的晶化步驟的詳細內容進行說明。
藉由在形成單成分氧化物半導體層104之後進行第一加熱處理，如圖3A中的箭頭所示從單成分氧化物半導體層104的表面向絕緣層101開始進行結晶生長。由於單成分氧化物半導體層104易於晶化，整個單成分氧化物半導體層104藉由晶化而成為具有單晶區域的單成分氧化物半導體層105(參照圖3B)。
藉由第一加熱處理，從單成分氧化物半導體層104的表面進行結晶生長形成單晶區域。單晶區域是從表面向內部進行結晶生長的平均厚度為單原子層以上10nm或更小，較佳的是2nm或更大5nm或更小的板狀的結晶區域。另外，單晶區域在平行於其表面的方向上具有a-b面，並在垂直於其表面的方向上具有c軸對準。在本實施例中，藉由第一加熱處理，幾乎整個單成分氧化物半導體層104都成為結晶(也稱為CG(Co-growing)結晶)。由於單成分氧化物半導體層104的表面上的晶體取向比較整齊的單晶區域從表面向深度方向進行結晶生長，所以可以不受基底部件的影響地形成。
接著，藉由在具有單晶區域的單成分氧化物半導體層105上形成多成分氧化物半導體層106之後，進行第二加熱處理，如圖3C中的箭頭所示從具有單晶區域的單成分氧化物半導體層105向多成分氧化物半導體層106的表面開始進行結晶生長。由於具有單晶區域的單成分氧化物半導體層105在垂直於其表面的方向上具有c軸對準，藉由以具有單晶區域的單成分氧化物半導體層105為晶種，可以以具有單晶區域的單成分氧化物半導體層105的結晶軸與多成分氧化物半導體層106的結晶軸成為大致相同的方式使多成分氧化物半導體層106進行結晶生長(也稱為磊晶生長或軸向生長)。也就是說，可以使多成分氧化物半導體層106邊具有c軸對準邊進行結晶生長。藉由上述步驟，可以形成具有單晶區域的多成分氧化物半導體層107(參照圖3D)。
例如，當使用In-Ga-Zn-O類氧化物半導體材料作為具有單晶區域的多成分氧化物半導體層時，可以包括由InGaO3(ZnO)m(m：不是自然數)表示的結晶(InGaZnO4、InGaZn5O8等)或由In2Ga2ZnO7表示的結晶等。該結晶具有六方晶結構，並且藉由第二加熱處理其c軸以大致垂直於多成分氧化物半導體層的表面的方向進行對準。
這裏，c軸以大致垂直於多成分氧化物半導體層的表面的方向進行對準的結晶可以看作含有In、Ga、Zn中的任一種的平行於a軸(a-axis)及b軸(b-axis)的層的疊層結構。明確而言，In2Ga2ZnO7、InGaZnO4、InGaZn5O8的結晶具有以下結構：含有In的層與不含有In的層(含有Ga或Zn的層)在c軸方向上層疊。
在In-Ga-Zn-O類氧化物半導體中，含有In的層在ab面內方向上的導電性良好。這是因為如下緣故：In-Ga-Zn-O類氧化物半導體的導電主要受In控制，並且一個In的5s軌道與相鄰的In的5s軌道重疊，從而形成載子路徑(carrier path)。再者，由於本實施例所示的具有單晶區域的多成分氧化物半導體層高度晶化，所以與非晶、微晶或多晶狀態的氧化物半導體層相比其雜質少並且缺陷少。由此，具有單晶區域的多成分氧化物半導體層的載子遷移率提高，從而可以提高電晶體的導通電流及場效應遷移率。
這裏，使用圖4至圖6A和6B對藉由第一加熱處理在單成分氧化物半導體層104中形成板狀的結晶區域的機理進行說明。
利用經典分子動力學法驗證了第一加熱處理中的原子的運動。在經典分子動力學法中，藉由對成為原子間相互作用的特徵的經驗勢進行定義來對作用於原子的力量進行評價。這裹，藉由對各原子應用經典力學法則(classical dynamic law)，並且以數值的方式解答牛頓運動方程驗證各原子的運動(時間發展(time-dependent change))。在本計算中使用Born-Mayer-Huggins勢作為經驗勢。
如圖4所示，製造了在非晶氧化鋅(以下表示為a-ZnO)中以等間距配置作為晶核160的寬度為1nm的單晶氧化鋅(以下表示為c-ZnO)的模型。另外，將a-ZnO及c-ZnO的密度設定為5.5g/cm3。另外，將縱向方向設定為c軸方向。
接著，在圖4的模型中，固定c-ZnO並在三維週期邊界條件下，以700℃進行100psec間(時間步長為0.2fsec×50萬步(step))的經典分子動力學模擬實驗，並使用圖5A至5C及圖6A和6B示出其結果。
圖5A、圖5B、圖5C分別示出經過20psec、40psec、60psec時的原子配置的變化情況。圖6A、圖6B分別示出經過80psec、100psec時的原子配置的變化情況。另外，在各圖中，利用箭頭的長度及方向示出結晶生長的距離及方向。
另外，表1示出縱向方向(c軸[0001])及與其垂直的橫向方向上的結晶生長速度。
在圖5A至5C中，與縱向方向(c軸方向)的箭頭162、166、170相比，橫向方向(垂直於c軸方向的方向)的箭頭164a、164b、168a、168b、172a、172b的長度更長，由此可知，在橫向方向上的結晶生長被優先進行，並且由圖5C可知：在相鄰的晶核之間，結晶生長結束。
由圖6A和6B可知：以形成在表面上的結晶區域為晶種如箭頭174、176那樣在縱向方向(c軸方向)上進行結晶生長。
另外，由表1可知：與縱向方向垂直的橫方向的結晶生長速度比縱向方向(c軸[0001])快大約4.9倍。由此可知，在ZnO中，首先在與表面(a-b面)平行的方向上進行結晶生長。此時，在a-b面上，在橫向方向上進行結晶生長而形成板狀的單晶區域。接著，以形成在表面(a-b面)上的板狀單晶區域為晶種，在垂直於表面(a-b面)的方向上即c軸方向上進行結晶生長。由此，可以認為ZnO容易具有c軸對準。如此，藉由優先地在與表面(a-b面)平行的方向上進行結晶生長之後，再在垂直於表面的方向上即c軸方向上進行結晶生長(也稱為磊晶生長或軸向生長)，形成板狀的單晶區域。
接著，使用圖7A至7C對以使具有單晶區域的多成分氧化物半導體層107的結晶軸與具有單晶區域的單成分氧化物半導體層105的結晶軸成為大致相同的方式進行結晶生長的機理進行說明。
圖7A示出單成分氧化物半導體層的典型例的六方晶結構的氧化鋅(ZnO)的從c軸方向觀察到的a-b面的單位晶格結構，圖7B示出以c軸方向為縱向方向的結晶結構。
圖7C示出多成分氧化物半導體層的典型例的InGaZnO4的從c軸方向觀察到的a-b面的結構。
由圖7A及7C可知：ZnO及InGaZnO4的晶格常數基本相等，而可以說a-b面中的ZnO及InGaZnO4的一致性高。另外，由於InGaZnO4及ZnO為六方晶且ZnO具有與c軸方向平行的鍵，所以多成分氧化物半導體層的典型例的InGaZnO4可以在c軸方向上一致性高地進行結晶生長。由此可知，以具有結晶區域的多成分氧化物半導體層107的結晶軸與具有單晶區域的單成分氧化物半導體層105的結晶軸成為大致相同的方式進行結晶生長。
接著，在圖2C所示的具有單晶區域的多成分氧化物半導體層107上藉由光刻步驟形成抗蝕劑掩罩，然後使用該抗蝕劑掩罩對具有單晶區域的單成分氧化物半導體層105及具有單晶區域的多成分氧化物半導體層107進行蝕刻，以形成島狀的具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a(參照圖2D)。另外，還可以藉由噴墨法形成抗蝕劑掩罩。當使用噴墨法形成抗蝕劑掩罩時不需要光掩罩，由此可以降低製造成本。以下，也將具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a稱為氧化物半導體疊層體110。
當進行上述蝕刻時，可以採用濕法蝕刻法或乾法蝕刻法。作為用於濕法蝕刻的蝕刻液，可以使用將磷酸、醋酸及硝酸混合而成的溶液、過氧化氫氨水(ammonia hydrogen peroxide)(31wt%的過氧化氫水：28wt%的氨水：水=5：2：2)等。另外，可以使用ITO-07N(由日本關東化學株式會社製造)。
濕法蝕刻後的蝕刻液與被蝕刻掉的材料一起藉由清洗而被去除。也可以精製含有該被去掉的材料的蝕刻液的廢液而再利用廢液中含有的材料。藉由回收該蝕刻後的廢液所包含的銦等材料而再利用該材料，可以有效利用資源並實現低成本化。
作為用於乾法蝕刻的蝕刻氣體，較佳地使用含氯的氣體(諸如氯氣(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4)之類的氯類氣體)。
另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)、或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾法蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望加工的形狀。
接著，在絕緣層101和島狀氧化物半導體層上形成導電層108(參照圖2E)。導電層108之後成為佈線108a及108b。
導電層108可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。另外，也可以使用選自錳、鎂、鋯、鈹的任何一種或多種的金屬元素。此外，導電層108可以具有單層結構或者兩層以上的疊層結構。例如，有包含矽的鋁層的單層結構、在鋁層上層疊有鈦層的兩層結構、在氮化鈦層上層疊有鈦層的兩層結構、在氮化鈦層上層疊有鎢層的兩層結構、在氮化鉭層上層疊有鎢層的兩層結構以及鈦層、在該鈦層上層疊有鋁層並且在該鋁層上形成有鈦層的三層結構等。另外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧的一種或多種元素的合金層或氮化物層。
另外，導電層108也可以使用氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等透光導電材料。另外，也可以使用上述透光導電材料和上述金屬元素的疊層結構。
藉由使用濺射法、CVD法或真空蒸鍍法，形成導電層108。在本實施例中，作為導電層108，使用包含藉由使用濺射法而形成的50nm厚的鈦層、100nm厚的鋁層以及50nm厚的鈦層的三層的金屬層。
接著，在導電層108上藉由利用光刻步驟而形成抗蝕劑掩罩，並且使用該抗蝕劑掩罩蝕刻導電層108，以形成用作源極電極及汲極電極的佈線108a及108b(參照圖9A)。或者，藉由使用印刷法或噴墨法而未利用光刻步驟形成佈線108a及108b，可以減少步驟數。
較佳使用紫外線或KrF雷射或ArF雷射進行用來形成用於蝕刻的抗蝕劑掩罩的抗蝕劑的曝光。尤其是，當進行通道長度(L)小於25nm的曝光時，較佳使用波長為幾nm至幾十nm的波長極短的極紫外線(Extreme Ultraviolet)進行抗蝕劑的曝光。利用極紫外線的曝光的解析度高且聚焦深度大。由此，可以將之後形成的電晶體的通道長度(L)設定為10nm或更大且1000nm(1μm)或更小。藉由採用這種方法減小通道長度，可以提高電晶體的工作速度。另外，由於使用上述氧化物半導體的電晶體的截止電流極小，所以可以抑制因微細化導致的耗電量的增大。
當蝕刻導電層108時，以氧化物半導體疊層體110不被去除的方式適當地調節氧化物半導體疊層體110和導電層108的材料及蝕刻條件。另外，有時根據材料及蝕刻條件，在該步驟中氧化物半導體疊層體110的一部分被蝕刻而形成具有槽部(凹部)的氧化物半導體疊層體110。
另外，有時在氧化物半導體疊層體110的側面接觸佈線108a及108b的結晶區域成為非晶狀態。
另外，這裏，導電層108的蝕刻可以為乾法蝕刻或濕法蝕刻，也可以為乾法蝕刻和濕法蝕刻的兩者。根據材料而適當地調節蝕刻條件(蝕刻液、蝕刻時間、溫度等)，以形成所希望的形狀的佈線108a及108b。
在本實施例中，作為蝕刻劑使用過氧化氫氨水(氨、水以及過氧化氫水的混合液)蝕刻導電層108，以形成佈線108a及108b。
接著，如圖9B所示，在絕緣層101、氧化物半導體疊層體110以及佈線108a及108b上形成閘極絕緣層112。
閘極絕緣層112可以使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層或氧化鋁層的單層或疊層而形成。閘極絕緣層112較佳在接觸氧化物半導體疊層體110的部分包含氧，特別較佳使用氧化矽層而形成。藉由使用氧化矽層，可以將氧供給給氧化物半導體疊層體110，而可以得到優良的特性。
另外，藉由作為閘極絕緣層112使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以降低閘極洩漏。再者，可以使用high-k材料與氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層和氧化鋁層中的任何一個以上的疊層結構。較佳將閘極絕緣層112的厚度設定為50nm或更大且500nm或更小。藉由增大閘極絕緣層112的厚度，可以降低閘極洩漏電流。
由於藉由去除雜質實現i型化或實際上的i型化的氧化物半導體層(氫濃度得到降低而被高純度化的氧化物半導體層)對於介面能級或介面電荷極敏感，因此與閘極絕緣層112之間的介面是很重要的。由此，要求與被高純度化的氧化物半導體疊層體110接觸的閘極絕緣層112的高品質化。
例如，因為藉由利用使用微波(例如，頻率為2.45GHz)的高密度電漿CVD，可以形成緻密且絕緣耐壓高的高品質的絕緣層，所以這是較佳的。這是因為如下緣故：藉由使氫濃度得到降低而被高純度化的氧化物半導體層和高品質的閘極絕緣層密接，可以降低介面能級而得到良好的介面特性。另外，因為利用高密度電漿CVD而得到的絕緣層可以以一定的厚度而形成，所以其臺階覆蓋性優良。另外，可以準確地控制利用高密度電漿CVD而得到的絕緣層的厚度。
當然，只要能夠作為閘極絕緣層形成優質的絕緣層，就可以應用其他的形成方法諸如濺射法或電漿CVD法等。當利用濺射法形成氧化矽層時，將矽靶材或石英靶材用作靶材，並且將氧或氧與氬的混合氣體用作濺射氣體。另外，也可以採用一種絕緣層，即藉由在形成閘極絕緣層之後進行加熱處理，對閘極絕緣層的性質、與氧化物半導體疊層體110的介面特性進行改質的絕緣層。總之，絕緣層具有作為閘極絕緣層的良好性質，而且減少與氧化物半導體疊層體110之間的介面態密度並形成優質的介面，即可。
例如，在85℃、2×106V/cm、12小時的閘極偏壓-熱應力測試(BT測試)中，當在氧化物半導體疊層體110中添加有雜質時，雜質和氧化物半導體疊層體110的主要成分之間的鍵因強電場(B：偏壓)和高溫(T：溫度)被截斷，且所產生的懸空鍵引發臨界值電壓(Vth)的漂移。
對此，本發明藉由儘量去除氧化物半導體疊層體110的雜質，特別是氫、水、羥基、氫化物等而如上所述使與閘極絕緣層之間的介面特性為良好，可以得到對於BT測試也穩定的電晶體。
另外，也可以藉由使以接觸氧化物半導體疊層體110的方式設置的絕緣層包含鹵素(例如，氟或氯)或者在氧化物半導體疊層體110露出的狀態下在包含鹵素的氣體氣圍中進行電漿處理，使氧化物半導體疊層體110包含鹵素，以去除存在於氧化物半導體疊層體110中或與以接觸該氧化物半導體疊層體110的方式設置的絕緣層的介面的氫、水、羥基、氫化物等雜質。在使絕緣層包含鹵素的情況下，只要將該絕緣層中的鹵素濃度設定為5×1017 cm-3至1×1020cm-3左右，即可。
另外，在如上所述在氧化物半導體疊層體110中或在氧化物半導體疊層體110與接觸其的絕緣層的介面含有鹵素且以接觸氧化物半導體疊層體110的方式設置的絕緣層為氧化物絕緣層的情況下，較佳使用氮化物絕緣層覆蓋氧化物絕緣層的不接觸氧化物半導體疊層體110的一側。就是說，只要在接觸氧化物半導體疊層體110的氧化物絕緣層上以接觸該氧化物絕緣層的方式設置氮化矽層等，即可。藉由採用這種結構，可以減少氫、水、羥基、氫化物等雜質向氧化物半導體疊層體110的侵入。
另外，在形成閘極絕緣層112之前，較佳進行預加熱處理，以去除殘留在濺射裝置內壁、靶材表面或靶材材料中的水分或氫。在預加熱處理完了之後，在冷卻基板或濺射裝置之後，以不接觸大氣的方式形成閘極絕緣層112。作為此時的靶材冷卻液，較佳使用油脂等，而不使用水。
接著，在閘極絕緣層112上且重疊於氧化物半導體疊層體110的區域中形成閘極電極114(參照圖9C)。藉由在閘極絕緣層112上使用濺射法、CVD法或真空蒸鍍法形成導電層，在該導電層上藉由光刻步驟形成抗蝕劑掩罩，並且使用該抗蝕劑掩罩蝕刻導電層，可以形成閘極電極114。
閘極電極114可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。另外，也可以使用選自錳、鎂、鋯、鈹的任何一種或多種的金屬元素。此外，閘極電極114可以具有單層結構或者兩層以上的疊層結構。例如，有包含矽的鋁層的單層結構、在鋁層上層疊有鈦層的兩層結構、在氮化鈦層上層疊有鈦層的兩層結構、在氮化鈦層上層疊有鎢層的兩層結構、在氮化鉭層上層疊有鎢層的兩層結構以及鈦層、在該鈦層上層疊有鋁層並且在該鋁層上形成有鈦層的三層結構等。另外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧的一種或多種元素的合金層或氮化物層。
另外，閘極電極114也可以使用氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等透光導電材料。另外，也可以使用上述透光導電材料和上述金屬元素的疊層結構。
接著，在惰性氣體氣圍下或者氧氣體氣圍下進行第三加熱處理(較佳為200℃或更高且450℃或更低，例如為250℃或更高且350℃或更低)。藉由進行該加熱處理，將氧供給給因第一加熱處理及第二加熱處理產生的氧缺陷，而可以進一步降低成為施主的氧缺陷，可以得到滿足化學計量比的結構，可以進一步使氧化物半導體疊層體110i型化或者在實際上i型化。另外，也可以在形成閘極電極114之前進行該第三加熱處理。或者，也可以在之後形成絕緣層116之後進行該第三加熱處理。
然後，在閘極絕緣層112及閘極電極114上形成絕緣層116(參照圖9D)。也可以使絕緣層116包含氫。可以使用濺射法或CVD法等形成絕緣層116。在本實施例中，使用利用CVD法而得到的氮化物絕緣層之一的氮化矽層。
較佳地是，在氮氣圍中，在150℃或更高且450℃或更低，較佳為250℃或更高且440℃或更低的溫度下進行第三加熱處理。另外，可以在氧氣圍、稀有氣體氣圍或乾燥空氣氣圍中進行第三加熱處理，而不侷限於氮氣圍。
藉由進行上述步驟，可以形成具有氫濃度得到降低而被高純度化且具有單晶區域的氧化物半導體疊層體的電晶體150。
另外，根據蝕刻條件，在圖2C之後，在將具有單晶區域的多成分氧化物半導體層107蝕刻為島狀之後，有時如圖10A所示那樣在絕緣層101的整個表面殘留具有單晶區域的單成分氧化物半導體層105，而不將具有單晶區域的單成分氧化物半導體層105蝕刻為島狀。然後，藉由進行圖2E和圖9A至9D所示的步驟，如圖10B所示那樣形成電晶體152，該電晶體152具有如下結構：在絕緣層101上形成有具有單晶區域的單成分氧化物半導體層105；在具有單晶區域的單成分氧化物半導體層105上形成有具有單晶區域的多成分氧化物半導體層107a、佈線108a及108b和閘極絕緣層112；以及在閘極絕緣層112上形成有閘極電極114。
一般來說，現有的氧化物半導體為n型，使用氧化物半導體的電晶體容易成為即使閘極電壓為0V也在源極電極與汲極電極之間流過電流的所謂的常開啟(normally-on)。如果場效應遷移率高但是電晶體為常開啟(normally-on)，就難以控制電路。另外，氧化物半導體中的氫被認為是施主，即進行n型化的主要原因之一。另外，氧缺陷也被認為是進行n型化的主要原因之一。
鑒於上述問題，在第一加熱處理及第二加熱處理中，在進行氧化物半導體的結晶生長的同時從氧化物半導體去除n型雜質的氫、水、羥基或氫化物等而以儘量不包含氧化物半導體的主要成分以外的雜質的方式進行高純度化，並且在第三加熱處理中，去除氧缺陷，以得到本質(i型)氧化物半導體。就是說，其特徵在於：藉由儘量去除氫、水、羥基或氫化物等雜質或氧缺陷而不以添加雜質的方式進行i型化，實現被高純度化的i型(本質半導體)或者接近該被高純度化的i型(本質半導體)。尤其是，因為對本實施例所示的氧化物半導體進行了高度的結晶化，所以具有與非晶、微晶或多晶狀態相比其雜質或缺陷少的特徵。像這樣，藉由對氧化物半導體進行高純度化，可以使電晶體的臨界值電壓值為正，來實現所謂常關閉型(normally off)的切換元件。
此時的氧化物半導體的氫濃度為1×1018cm-3或更低，較佳為1×1016cm-3或更低，更佳在實際上為0。另外，氧化物半導體的載于密度低於1×1014cm-3，較佳為低於1×1012cm-3，更佳為低於1.45×1010cm-3。就是說，氧化物半導體的載子密度儘量接近0。另外，帶隙為2eV或更大，較佳為2.5eV或更大，更佳為3eV或更大。另外，利用二次離子質譜測定技術(SIMS)測量氧化物半導體中的氫濃度。另外，利用霍爾效應測量(Hall Effect Measurement)測量載子密度。另外，可以根據CV測量(電容-電壓測量)的測量結果而求得更低濃度的載子密度。
另外，氧化物半導體的載子濃度比通常的矽片中的載子濃度的最小值(1×1014/cm3左右)小得多(例如，低於1×1012/cm3，更佳為低於1.45×1010/cm3)。另外，在通道長度為3μm且通道寬度為1×104μm的電晶體中，在汲極電壓在1V至10V範圍內的情況下，截止電流(在將閘極與源極間的電壓設定為0V或更小時流過源極與汲極之間的電流)為測量下限以下，亞臨界值擺幅值(S值)為0.1V/dec.(閘極絕緣層的厚度為100nm)。像這樣，藉由對氧化物半導體進行高純度化，也可以將截止電流降低到1×10-20A(10zA(仄普托安培))至1×10-19A(100zA)左右。截止電流因由直接複合或間接複合引起的電洞和電子的產生-複合而流過，但是，因為氧化物半導體的帶隙寬而需要較大熱能量以激發電子，所以不容易發生直接複合或間接複合。由此，因為在將負的電位施加到閘極電極的狀態(截止狀態)下，少數載子的電洞在實際上為0，所以不容易發生直接複合及間接複合，使得電流極低。
另外，如果可以知道截止電流和汲極電壓的數值，就可以根據歐姆定律而算出電晶體處於截止狀態時的電阻值(截止電阻R)，如果可以知道通道形成區域的截面積A和通道長度L，就可以根據ρ=RA/L的公式(R為截止電阻)而算出截止電阻率ρ。截止電阻率較佳為1×109Ω‧m或更大(或者1×1010Ω‧m)。這裏，在以通道形成區域的厚度為d且以通道寬度為W時，可以根據A=dW而算出截面積A。
使用氧化物半導體的電晶體的截止電流比使用非晶矽的電晶體的截止電流，即10-12A左右低得多。像這樣，藉由使用被i型化或在實際上被i型化的氧化物半導體，可以得到具有極好截止電流特性的電晶體150。
再者，藉由降低氧化物半導體的載子，較佳消除該載子，而將電晶體中的氧化物半導體用作載子流過的通道(路徑)。結果，氧化物半導體為被高純度化的i型(本質)半導體，沒有載于或者載子極少，從而可以在電晶體的截止狀態下使截止電流極低，這就是本實施例的技術思想。
另外，在將氧化物半導體用作通道(路徑)，並且以氧化物半導體本身不具有載子或者載子極少的方式進行高純度化而得到i型(本質)氧化物半導體的情況下，由源極電極或汲極電極供給載子。藉由適當地選擇氧化物半導體的電子親和勢χ和費米能級，理想的是與本質費米能級一致的費米能級、源極及汲極的電極的功函數，可以從源極電極及汲極電極注入載子，而可以適當地製造n型電晶體及p型電晶體。
像這樣，藉由以儘量不包含氧化物半導體的主要成分以外的雜質，典型為氫、水、羥基或氫化物等的方式進行高純度化且使氧化物半導體具有單晶區域，可以使電晶體的工作優良。尤其是，可以提高耐壓性，並且降低短通道效應，而可以提高開關比。另外，可以抑制BT測試前後的電晶體的臨界值電壓的變化量，而可以實現高可靠性。另外，可以抑制電特性的溫度依賴性。另外，已知的金屬氧化物為非晶狀態或多晶狀態的金屬氧化物，或者，藉由在1400℃左右的高溫下進行處理而得到單晶的金屬氧化物，但是，如上所述，藉由利用在形成具有平板狀的單晶區域的單成分氧化物半導體層之後以該單晶區域為晶種進行結晶生長的方法，可以在比較低溫下使用大面積基板製造具有單晶區域的氧化物半導體層。
實施例2
在本實施例中，參照圖11A至11D說明與實施例1不同的氧化物半導體疊層體110的製造方法。
與實施例1同樣，如圖11A所示，在基板100上形成絕緣層101。接著，在絕緣層101上形成單成分氧化物半導體層104。
接著，與實施例1同樣，進行第一加熱處理，如圖11B所示，形成具有單晶區域的單成分氧化物半導體層105。接著，在具有單晶區域的單成分氧化物半導體層105上形成多成分氧化物半導體層106。
接著，在多成分氧化物半導體層106上利用光刻步驟形成抗蝕劑掩罩之後，使用該抗蝕劑掩罩蝕刻具有單晶區域的單成分氧化物半導體層105及多成分氧化物半導體層106，以形成島狀的具有單晶區域的單成分氧化物半導體層105a及多成分氧化物半導體層107b。然後，去除抗蝕劑掩罩(參照圖11C)。
接著，藉由進行第二加熱處理，以具有單晶區域的單成分氧化物半導體層105a為晶種來進行多成分氧化物半導體層107b的結晶生長，以形成具有單晶區域的多成分氧化物半導體層107a。藉由上述步驟，可以形成使用具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a而形成的氧化物半導體疊層體110。然後，藉由圖2E及圖9A至9D所示的步驟，可以形成圖1所示的電晶體150。
具有單晶區域的多成分氧化物半導體層的結晶性高，其蝕刻速度根據蝕刻條件而比被結晶化前的多成分氧化物半導體層慢。因此，藉由在進行第二加熱處理之前將多成分氧化物半導體層蝕刻為島狀，可以縮短蝕刻時間。
實施例3
在本實施例中，參照圖12A至12D說明與實施例1及實施例2不同的氧化物半導體疊層體110的製造方法。
與實施例1同樣，在基板100上形成絕緣層101。接著，在絕緣層101上形成單成分氧化物半導體層104(參照圖12A)。
接著，與實施例1同樣，藉由進行第一加熱處理，形成具有單晶區域的單成分氧化物半導體層。接著，在具有單晶區域的單成分氧化物半導體層上利用光刻步驟形成抗蝕劑掩罩，然後，使用該抗蝕劑掩罩蝕刻具有單晶區域的單成分氧化物半導體層，如圖12B所示那樣形成島狀的具有單晶區域的單成分氧化物半導體層105b。然後，去除抗蝕劑掩罩。
接著，在具有單晶區域的單成分氧化物半導體層105b和絕緣層101上形成多成分氧化物半導體層106。
接著，在多成分氧化物半導體層106上利用光刻步驟形成抗蝕劑掩罩之後，使用該抗蝕劑掩罩蝕刻具有單晶區域的單成分氧化物半導體層105b及多成分氧化物半導體層106，以形成島狀的具有單晶區域的單成分氧化物半導體層105a及島狀的多成分氧化物半導體層107b。然後，去除抗蝕劑掩罩(參照圖12C)。
接著，藉由進行第二加熱處理，以具有單晶區域的單成分氧化物半導體層105a為晶種來進行多成分氧化物半導體層107b的結晶生長，以形成具有單晶區域的多成分氧化物半導體層107a。藉由上述步驟，可以形成使用具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a而形成的氧化物半導體疊層體110(參照圖12D)。然後，藉由圖2E及圖9A至9D所示的步驟，可以形成圖1所示的電晶體150。
具有單晶區域的多成分氧化物半導體層的結晶性高，其蝕刻速度根據蝕刻條件而比被結晶化前的多成分氧化物半導體層慢。因此，藉由在進行第二加熱處理之前將多成分氧化物半導體層蝕刻為島狀，可以縮短蝕刻時間。
實施例4
在本實施例中，參照圖2A至2E及圖13A和13B說明具有單晶區域的多成分氧化物半導體層的製造方法與實施例1不同的方式。
與實施例1同樣，如圖2A所示，在基板100上形成絕緣層101。接著，在絕緣層101上形成單成分氧化物半導體層104。
接著，與實施例1同樣，藉由進行第一加熱處理，如圖13A所示那樣形成具有單晶區域的單成分氧化物半導體層105。
接著，如圖13B所示，一邊在200℃或更高且600℃或更低，較佳為200℃或更高且550℃或更低的溫度下加熱，一邊在具有單晶區域的單成分氧化物半導體層105上使用濺射法形成具有單晶區域的多成分氧化物半導體層107。具有單晶區域的多成分氧化物半導體層107成為六方晶的非纖鋅礦型結晶結構。這裹，因為在加熱的同時沉積多成分氧化物半導體層，所以以具有單晶區域的單成分氧化物半導體層105的表面的單晶區域為結晶生長的晶種來以其結晶軸與具有單晶區域的單成分氧化物半導體層105相同，尤其是其c軸方向相同的方式進行結晶生長(也稱為磊晶生長或軸向生長)，由此可以形成具有單晶區域的多成分氧化物半導體層107。結果，即使不進行第二加熱處理，也可以形成其c軸方向與具有單晶區域的單成分氧化物半導體層105相同的被結晶化的具有單晶區域的多成分氧化物半導體層107。
然後，經過實施例1的步驟，製造電晶體150。
在本實施例中，因為可以減小加熱處理次數，所以可以提高產率。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例5
在實施例1中，示出頂閘結構的電晶體的製程，但是在本實施例中，參照圖14A至14E說明底閘結構的電晶體的製程。
在本實施例中，作為基板100，使用玻璃基板，預先在650℃的溫度下對基板100進行6分鐘的加熱處理兩次。藉由在形成電晶體之前對基板進行加熱，抑制由基板收縮產生的膜剝離或掩罩的位置偏差。接著，在具有絕緣表面的基板100上形成導電層之後，使用光掩罩進行光刻步驟而設置閘極電極400。
另外，也可以在基板100與閘極電極400之間設置實施例1所示的絕緣層101。絕緣層101可以提高基板100與閘極電極400之間的黏合性。
作為閘極電極400，可以適當地使用作為實施例1所示的閘極電極114示出的材料及製造方法。另外，當閘極電極400的端部為錐形時，可以提高之後形成的絕緣層、半導體層以及導電層的覆蓋度，因此是較佳的。
接著，在閘極電極400上形成閘極絕緣層401。閘極絕緣層401可以適當地使用作為實施例1所示的閘極絕緣層112示出的材料及製造方法。
接著，在閘極絕緣層401上，與實施例1同樣形成單成分氧化物半導體層，然後，進行第一加熱處理，以形成具有單晶區域的單成分氧化物半導體層405(參照圖14A)。
接著，在具有單晶區域的單成分氧化物半導體層405上，與實施例1同樣形成多成分氧化物半導體層，然後，進行第二加熱處理，以形成具有單晶區域的多成分氧化物半導體層407(參照圖14B)。
接著，在具有單晶區域的多成分氧化物半導體層407上，使用光刻步驟形成抗蝕劑掩罩，然後，進行蝕刻，以形成島狀的具有單晶區域的單成分氧化物半導體層405a及島狀的具有單晶區域的多成分氧化物半導體層407a。
接著，在閘極絕緣層401、島狀的具有單晶區域的單成分氧化物半導體層405a以及島狀的具有單晶區域的多成分氧化物半導體層407a上形成用作源極電極及汲極電極的佈線408a及408b。佈線408a及408b可以與實施例1所示的佈線108a及108b同樣形成。
接著，在形成接觸氧化物半導體層的一部分的成為保護絕緣層的氧化物絕緣層412之後，進行第三加熱處理(參照圖14C)。
在本實施例中，作為氧化物絕緣層412，藉由濺射法形成厚度為300nm的氧化矽層。將形成時的基板溫度設定為室溫或更高且300℃或更低即可，在本實施例中將它設定為100℃。可以在稀有氣體(典型為氬)氣圍下、在氧氣圍下或者在稀有氣體(典型為氬)和氧的混合氣圍下藉由濺射法形成氧化矽層。此外，作為靶材可以使用氧化矽靶材或矽靶材。例如可以使用矽靶材在氧及氮氣圍下使用濺射法形成氧化矽。接觸結晶化的島狀的具有單晶區域的單成分氧化物半導體層405a以及結晶化的島狀的具有單晶區域的多成分氧化物半導體層407a而形成的氧化物絕緣層412的厚度為10nm或更大且500nm或更小，典型地使用氧化矽層、氮氧化矽層、氧化鋁層或氧氮鋁層等。
另外，第三加熱處理的溫度為200℃或更高且450℃或更低，較佳為250℃或更高且350℃或更低。藉由進行該加熱處理，將氧供給給因第一加熱處理及第二加熱處理產生的氧缺陷，而可以進一步降低成為施主的氧缺陷，可以得到滿足化學計量比的結構，可以進一步使具有單晶區域的單成分氧化物半導體層405a及具有單晶區域的多成分氧化物半導體層407ai型化或者在實際上i型化。
接著，在氧化物絕緣層412上形成絕緣層416。然後，也可以進行第四加熱處理(參照圖14D)。絕緣層416可以與實施例1所示的絕緣層116同樣地形成。
在氮氣圍中，並且在150℃或更高且450℃或更低，較佳為250℃或更高且440℃或更低的溫度下進行第四加熱處理。另外，可以在氧氣圍、稀有氣體氣圍或乾燥空氣氣圍中進行第四加熱處理，而不侷限於氮氣圍。
藉由上述步驟，完成電晶體450，其中使用從具有單晶區域的單成分氧化物半導體層405a的結晶區域進行了結晶生長的具有單晶區域的多成分氧化物半導體層407a。
接著，也可以在絕緣層416上形成層間絕緣層418(參照圖14E)。層間絕緣層418也可以使用利用濺射法或CVD法等而形成的氧化矽層、氮氧化矽層、氮化矽層、氧化鉿層、氧化鋁層、氧化鉭層等的包含無機絕緣材料的材料而形成。另外，作為層間絕緣層418的材料，也可以使用丙烯酸樹脂、聚醯亞胺、環氧樹脂等有機樹脂。另外，在本實施例中，採用氧化物絕緣層412、絕緣層416以及層間絕緣層418的疊層結構，但是所公開的發明的一個實施例不侷限於此。可以採用單層結構、兩層結構或四層以上的疊層結構。
另外，本實施例所示的電晶體的特徵之一在於：如圖14E所示，閘極電極400具有與佈線408a及408b重疊的區域。具有如下區域：佈線408a的端部與閘極絕緣層401的臺階，即在截面圖中佈線408a與閘極絕緣層的從平坦面變成錐形面的變化點之間的區域(這裏，圖14E所示的LOV區域)。設置LOV區域，以不使載子流過在由閘極電極的端部而起的臺階部產生的氧化物半導體的晶界是重要的。
另外，也可以在氧化物絕緣層412上形成背閘極電極。圖15A和15B示出該情況的製程。在得到圖14C的狀態之後，形成到達閘極電極400的接觸孔，並且在氧化物絕緣層412上形成背閘極電極414(參照圖15A)。接著，也可以在背閘極電極414和氧化物絕緣層412上形成絕緣層416，以進行第四加熱處理。藉由上述步驟，可以得到圖15B所示的電晶體451。藉由將背閘極電極414設置在重疊於使用具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層而形成的通道形成區域的位置，可以降低BT測試(偏壓-熱應力測試)前後的電晶體451的臨界值電壓的變化量。
另外，背閘極電極414的電位也可以與電晶體451的閘極電極400的電位不同。另外，背閘極電極414的電位可以是GND、0V或浮動狀態。在此情況下，藉由不在形成背閘極電極414之前形成到達閘極電極400的接觸孔，可以使閘極電極400的電位與背閘極電極414的電位不同。
實施例6
在本實施例中，使用圖16示出通道停止結構的電晶體的結構。
因為本實施例只是其一部分與實施例5不同，所以這裏省略詳細的說明。
以下，依次說明步驟。與實施例5同樣，在基板100上形成閘極電極400和閘極絕緣層402。接著，與實施例5同樣，形成單成分氧化物半導體層，藉由進行第一加熱處理，使單成分氧化物半導體層結晶化，以形成具有單晶區域的單成分氧化物半導體層。接著，與實施例5同樣，形成多成分氧化物半導體層，藉由進行第二加熱處理，使多成分氧化物半導體層結晶化。
接著，形成氧化物絕緣層，進行第三加熱處理。氧化物絕緣層使用與實施例5所示的氧化物絕緣層412相同的材料。另外，第三加熱處理的條件與實施例5所示的第三加熱處理相同，將氧供給給具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層，來減少具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層中的氧缺陷。
接著，使用光刻步驟在氧化物絕緣層上形成抗蝕劑掩罩，選擇性地進行蝕刻，以形成島狀的具有單晶區域的單成分氧化物半導體層405a和島狀的具有單晶區域的多成分氧化物半導體層407a。與此同時，氧化物絕緣層也成為島狀。
接著，去除抗蝕劑掩罩，使用光刻步驟形成抗蝕劑掩罩，並且選擇性地進行蝕刻，以形成島狀的氧化物絕緣層420。
接著，在島狀氧化物絕緣層420、島狀的具有單晶區域的單成分氧化物半導體層405a和島狀的具有單晶區域的多成分氧化物半導體層407a上，與實施例1同樣形成佈線408a及408b。
接著，在島狀的具有單晶區域的單成分氧化物半導體層405a和島狀的具有單晶區域的多成分氧化物半導體層407a、佈線408a及408b上形成絕緣層416。然後，也可以進行第四加熱處理。另外，只要第四加熱處理的條件也與實施例5所示的第四加熱處理相同，即可。
藉由上述步驟，完成包括具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層的通道停止型電晶體452。
接著，在絕緣層416上形成用來平坦化的層間絕緣層418，而可以得到圖16所示的截面結構。
本實施例可以與實施例5自由地進行組合。
實施例7
在本實施例中，參照圖17說明可以應用於實施例5及實施例6的結構。
本實施例的特徵在於：具有單晶區域的單成分氧化物半導體層405b及具有單晶區域的多成分氧化物半導體層407b的面積小於閘極電極400，並且其全部重疊於閘極電極400。因此，藉由使用具有遮光性的金屬元素或合金形成閘極電極400，可以減少來自基板100一側的外光向具有單晶區域的單成分氧化物半導體層405b及具有單晶區域的多成分氧化物半導體層407b的照射。另外，因為具有單晶區域的單成分氧化物半導體層405b及具有單晶區域的多成分氧化物半導體層407b只重疊於其端部以外的閘極電極400的平坦的部分，所以其成為平坦的形狀。結果，因為垂直於表面的c軸方向都平行，所以不容易形成晶界，而在實際上成為結晶性優良的單晶結構。
經過上述步驟，成為包括在實際上具有單晶結構的單成分氧化物半導體層及多成分氧化物半導體層的通道停止型電晶體。
實施例8
在本實施例中，作為將在上述實施例中說明的半導體裝置用於半導體積體電路時的一個實施例，參照圖18說明利用其與使用另一半導體材料的半導體裝置的疊層結構而形成的半導體裝置。
圖18是示出根據本實施例的半導體裝置的結構的一個實施的截面圖。圖18所示的半導體裝置在下部具有使用氧化物半導體以外的材料(例如，矽)的電晶體250並且在上部具有使用氧化物半導體的電晶體150。使用氧化物半導體的電晶體150是圖1所示的電晶體150。另外，雖然在電晶體250及電晶體150都是n型電晶體的情況下進行說明，但是也可以使用p型電晶體。尤其是，電晶體250容易為p型。
電晶體250包括：設置在包含半導體材料的基板200中的通道形成區216；以夾有通道形成區216的方式設置的雜質區域214及高濃度雜質區域220(它們也總稱為雜質區域)；設置在通道形成區216上的閘極絕緣層208a；設置在閘極絕緣層208a上的閘極電極210a；電連接於雜質區域214的用作源極電極及汲極電極的佈線230a及230b(參照圖18)。
這裏，在閘極電極210a的側面設置有側壁絕緣層218。另外，在從垂直於基板200的主平面的方向來看不重疊於側壁絕緣層218的區域中具有高濃度雜質區域220和接觸高濃度雜質區域220的金屬化合物區域224。另外，在基板200上，以圍繞電晶體250的方式設置有元件分離絕緣層206，並且，覆蓋電晶體250地設置有層間絕緣層226及層間絕緣層228。佈線230a及230b藉由形成在層間絕緣層226及228和絕緣層234中的開口電連接於金屬化合物區域224。就是說，佈線230a及230b隔著金屬化合物區域224電連接於高濃度雜質區域220及雜質區域214。
電晶體150包括：設置在絕緣層101上的具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a；用作源極電極及汲極電極的佈線108a及108b，該佈線108a及108b設置在具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a上，並電連接於具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a；閘極絕緣層112，該閘極絕緣層112設置為覆蓋具有單晶區域的單成分氧化物半導體層105a及具有單晶區域的多成分氧化物半導體層107a和佈線108a及108b；以及閘極電極114，該閘極電極114設置在閘極絕緣層112上的重疊於具有單晶區域的多成分氧化物半導體層107a的區域中。
另外，在電晶體150上設置有絕緣層116及層間絕緣層118。這裏，在閘極絕緣層112、絕緣層116以及層間絕緣層118中設置有到達佈線108a及108b的開口，並且佈線254d及254e分別形成為藉由該開口接觸佈線108a及108b。另外，與佈線254d及254e同樣，佈線254a、254b以及254c分別形成為藉由設置在閘極絕緣層112、絕緣層116以及層間絕緣層118中的開口接觸佈線236a、236b以及236c。
另外，在層間絕緣層118上設置有絕緣層256，並且佈線258a、258b、258c以及258d設置為埋入該絕緣層256中。這裏，佈線258a接觸佈線254a，佈線258b接觸佈線254b，佈線258c接觸佈線254c及254d，並且佈線258d接觸佈線254e。
就是說，電晶體150的佈線108a隔著佈線230c、236c、254c、258c以及254d電連接於另一元件(使用氧化物半導體以外的材料的電晶體等)。再者，電晶體150的佈線108b隔著佈線254e及258d電連接於另一元件。另外，連接的佈線(佈線230c、236c、254c、258c以及254d等)的結構不侷限於上述，而可以適當地追加或省略等。
另外，較佳將包含銅的材料用於各種佈線(例如，佈線258a、258b、258c以及258d等)的一部分。藉由將包含銅的材料用於各種佈線的一部分，可以提高導電性。包含銅的電極或佈線可以藉由所謂的鑲嵌步驟等而形成。
如上所述，在本實施例中，雖然說明了採用疊層結構的半導體裝置的典型的一個實施例，但是所公開的發明的一個實施例不侷限於此。例如，可以適當地改變電晶體的結構、絕緣層的個數或配置、電極或佈線的個數或連接關係等。例如，作為電極的連接關係的一個例子，可以採用電晶體250的閘極電極210a與電晶體150的佈線108a或佈線108b電連接的結構。
像這樣，藉由採用一體地具備使用氧化物半導體以外的材料的電晶體和使用氧化物半導體的電晶體的結構，可以實現被要求與使用氧化物半導體的電晶體不同的電特性的半導體裝置。
如上所述，本實施例所示的結構、方法等可以與其他的實施例所示的結構、方法等適當地組合而使用。
實施例9
在本實施例中，作為根據所公開的發明的一個實施例的半導體裝置的具體方式，說明用作儲存裝置的半導體裝置的結構。這裏，說明包括如下兩種電晶體的半導體裝置：一是使用具有單晶區域的單成分氧化物半導體層及具有單晶區域的多成分氧化物半導體層(以下稱為氧化物半導體疊層體)的電晶體；二是使用氧化物半導體疊層體以外的材料(例如，矽)的電晶體。
在圖19所示的半導體裝置中，電晶體300的閘極電極與電晶體302的源極電極和汲極電極中的一個電連接。另外，第一佈線(1st Line：也稱為源極線)和電晶體300的源極電極電連接，第二佈線(2nd Line：也稱為位線)和電晶體300的汲極電極電連接。並且，第三佈線(3rd Line：也稱為第一信號線)與電晶體302的源極電極和汲極電極中的另一個電連接，第四佈線(4th Line：也稱為第二信號線)和電晶體302的閘極電極電連接。這裏，電晶體300使用氧化物半導體以外的材料(例如，矽)，而電晶體302使用氧化物半導體疊層體。在圖19中，OS tr表示電晶體302。
使用氧化物半導體以外的材料的電晶體300可以進行充分的高速工作，因此藉由使用該使用氧化物半導體以外的材料的電晶體300而可以進行高速的儲存內容的讀出。另外，使用氧化物半導體疊層體的電晶體302具有截止電流極小的特徵。因此，藉由使電晶體302成為截止狀態，可以在極長時間內保持電晶體300的閘極電極的電位。
藉由將電晶體302的源極電極或汲極電極電連接於電晶體300的閘極電極，使其起到與用作非易失性記憶元件的浮動閘極型電晶體的浮動閘極相等的作用。因此，在本實施例中，將電晶體302的源極電極或汲極電極與電晶體300的閘極電極電連接的部分稱為浮動閘極部FG。該浮動閘極部FG可以被看作埋入絕緣物中的(所謂的浮動狀態)，而在浮動閘極部FG中保持電荷。因為電晶體302的截止電流為使用矽半導體而形成的電晶體300的十萬分之一以下，所以可以忽略儲存在浮動閘極部FG中的電荷因電晶體302的洩漏而消失的問題。
藉由採用這種結構，可以避免在現有的浮動閘極型電晶體中存在的由將電子輸入到浮動閘極時的隧道電流而使閘極絕緣層(隧道絕緣層)退化的問題。因此，在圖19所示的半導體裝置中，在原理上可以忽略寫入次數的限制。
另外，也可以將電容器提供到浮動閘極部FG。藉由將電容器提供到浮動閘極部FG，電荷的保持變容易，而且，對起因於各佈線的電位變動的浮動閘極部FG的電位變動的抑制變容易。
在圖19所示的半導體裝置中，藉由發揮可以保持電晶體300的閘極電極的電位的特徵，如下所述那樣可以進行資料寫入、保持和讀出。
首先，說明資料的寫入及保持。首先，藉由將第四佈線的電位設定為使電晶體302成為導通狀態的電位，使電晶體302成為導通狀態。由此，將第三佈線的電位施加到電晶體300的閘極電極(寫入)。然後，藉由將第四佈線的電位設定為使電晶體302成為截止狀態的電位，使電晶體302成為截止狀態，而保持電晶體300的閘極電極的電位(保持)。
因為電晶體302的截止電流極小，所以在長時間內保持電晶體300的閘極電極的電位。例如，在電晶體300的閘極電極的電位為使電晶體300成為導通狀態的電位的情況下，在長時間內保持電晶體300的導通狀態。另外，在電晶體300的閘極電極的電位為使電晶體300成為截止狀態的電位的情況下，在長時間內保持電晶體300的截止狀態。
下面，說明資料的讀出。如上所述，當在保持電晶體300的導通狀態或截止狀態的狀態下將預定的電位(恆定電位)施加到第一佈線時，第二佈線的電位根據電晶體300的導通狀態或截止狀態而不同。例如，在電晶體300處於導通狀態的情況下，相對於第一佈線的電位，第二佈線的電位降低。與此相反，在電晶體300處於截止狀態的情況下，第二佈線的電位不變化。
如上所述，藉由在保持資料的狀態下對第一佈線的電位和第二佈線的電位進行比較，可以讀出資料。
下面，說明資料的重寫。與上述資料的寫入及保持同樣，進行資料的重寫。就是說，藉由將第四佈線的電位設定為使電晶體302成為導通狀態的電位，使電晶體302成為導通狀態。由此，將第三佈線的電位(根據新的資料的電位)施加到電晶體300的閘極電極。然後，藉由將第四佈線的電位設定為使電晶體302成為截止狀態的電位，使電晶體302成為截止狀態，而處於保持新的資料的狀態。
如上所述，根據所公開的發明的半導體裝置可以藉由再次進行資料的寫入而直接重寫資料。由此，不需要快閃記憶體等所需要的擦除工作，而可以抑制起因於擦除工作的工作速度的降低。就是說，可以實現半導體裝置的高速工作。
另外，根據本實施例的半導體裝置因電晶體302的低截止電流特性而可以在極長時間內保持資料。就是說，不需要進行DRAM等所需要的刷新工作，而可以抑制耗電量。另外，可以將其實際上用作非易失性半導體裝置。
另外，因為根據電晶體302的開關工作而進行資料寫入等，所以不需要高電壓，也沒有元件退化的問題。再者，根據電晶體的導通或截止而進行資料寫入或擦除，而也可以容易實現高速工作。
另外，使用氧化物半導體以外的材料的電晶體可以進行充分的高速工作，因此，藉由利用該電晶體，可以進行高速的儲存內容的讀出。
另外，上述說明關於使用以電子為多數載子的n型電晶體(n通道型電晶體)的情況，但是，當然可以使用以電洞為多數載子的p型電晶體代替n型電晶體。
根據本實施例的半導體裝置例如可以使用上述實施例所示的電晶體的疊層結構而形成。當然，電晶體的疊層結構不需要侷限於上述實施例所示的電晶體的結構。例如，也可以在同一面上形成電晶體300和電晶體302。另外，因為根據本實施例的半導體裝置利用電晶體302的低截止電流，所以不需要特別限定電晶體300。例如，在本實施例中，使用氧化物半導體以外的材料形成電晶體300，但是也可以使用氧化物半導體。
另外，在本實施例中，為了便於說明，說明了最小單位的半導體裝置，但是半導體裝置的結構不侷限於此。藉由適當地連接多個半導體裝置，可以構成更高度的半導體裝置。例如，藉由使用上述多個半導體裝置，可以構成NAND型或NOR型半導體裝置。佈線的結構也不侷限於圖19，而可以適當地改變。
本實施例所示的結構、方法等可以與其他的實施例所示的結構、方法等適當地組合而使用。
實施例10
在本實施例中，對製造包含c軸對準的氧化物半導體疊層體的電晶體並且將該電晶體用於像素部以及驅動電路來製造具有顯示功能的半導體裝置(也稱為顯示裝置)的情況進行說明。另外，也可以將驅動電路的一部分或全部一體地形成在與像素部同一基板上來形成系統整合型面板(system on panel)。
在本實施例中，作為本發明的一個實施例的半導體裝置，示出液晶顯示裝置。首先，參照圖20A和20B說明相當於半導體裝置的一個實施例的液晶顯示面板的外觀及截面。圖20A相當於一種面板的俯視圖，其中利用密封材料4005將形成在第一基板4001上的包含c軸對準的氧化物半導體疊層體的電晶體4010、4011及液晶元件4013密封在與第二基板4006之間，而圖20B相當於沿著圖20A的M-N的截面圖。
提供密封材料4005以便使其包圍設置於第一基板4001上的像素部4002、信號線驅動電路4003及掃描線驅動電路4004。將第二基板4006設置於像素部4002、信號線驅動電路4003及掃描線驅動電路4004之上。因而，像素部4002、信號線驅動電路4003及掃描線驅動電路4004與液晶層4008由第一基板4001、密封材料4005及第二基板4006密封在一起。
另外，設置在第一基板4001上的像素部4002、信號線驅動電路4003和掃描線驅動電路4004包括多個電晶體。在圖20B中例示像素部4002所包括的電晶體4010和掃描線驅動電路4004所包括的電晶體4011。在電晶體4010、4011上設置有絕緣層4014、4020和4021。
可以將實施例5所示的包含c軸對準的氧化物半導體疊層體的電晶體用於電晶體4010、4011。在本實施例中，電晶體4010、4011是n通道型電晶體。
在絕緣層4021上的重疊於驅動電路用電晶體4011的c軸對準的氧化物半導體疊層體的通道形成區的位置設置有導電層4040。藉由在與c軸對準的氧化物半導體疊層體的通道形成區重疊的部分中設置導電層4040，可以減小BT測試前後薄膜電晶體4011的臨界值電壓的偏移量。此外，導電層4040的電位既可以與電晶體4011的閘極電極的電位相同，又可以與電晶體4011的閘極電極的電位不同。並且，可以將導電層4040用作第二閘極電極。此外，導電層4040的電位也可以為GND、0V或浮動狀態。
另外，液晶元件4013所具有的像素電極4030與電晶體4010電連接。並且，液晶元件4013的對置電極4031形成在第二基板4006上。液晶元件4013對應於其中像素電極4030、對置電極4031、以及液晶層4008相互重疊的區域。要注意，像素電極4030和對置電極4031分別設置有起對準膜作用的絕緣層4032和絕緣層4033。液晶層4008被夾在像素電極4030與對置電極4031之間，其中還有絕緣層4032和4033。
作為液晶層4008，使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等的液晶材料。這些液晶材料根據條件呈現出膽固醇相、近晶相、立方相、手性向列相、均質相等。
另外，作為第二基板4006，可以使用玻璃、塑膠。
此外，藉由對絕緣層選擇性地進行蝕刻而得到的柱狀間隔物4035是為控制像素電極4030和對置電極4031之間的距離(單元間隙)而設置的。注意，還可以使用球狀間隔物。另外，對置電極4031與設置在與電晶體4010同一絕緣基板上的共同電位線電連接。另外，使用共同連接部，可以藉由配置在一對基板間的導電粒子，使對置電極4031與共同電位線電連接。注意，導電粒子包含在密封材料4005中。
另外，還可以使用不使用對準膜的顯示為藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而較佳將混合有5wt.%或更大的手性試劑的液晶組成物用於液晶層4008。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，即為1msec或更小，並且其具有光學各向同性，所以不需要對準處理，從而視角依賴性低。
另外，當使用顯示藍相的液晶時，由於不需要對對準膜進行摩擦處理，因此可以防止由於摩擦處理而引起的靜電放電(electrostatic discharge damage)，並可以降低製程中的液晶顯示裝置的不良及損傷。從而，可以提高液晶顯示裝置的生產率。使用氧化物半導體疊層體的電晶體特別具有薄膜電晶體的電特性可由於靜電的影響而明顯波動並且偏離設計範圍的可能性。由此，將藍相的液晶材料用於具有使用氧化物半導體疊層體的電晶體的液晶顯示裝置中更為有效。
另外，雖然本實施例示出的液晶顯示裝置為透射型液晶顯示裝置的例子，但是也可以為反射型液晶顯示裝置或半透射型液晶顯示裝置。
此外，雖然在本實施例所示的液晶顯示裝置中示出在基板的外側(可見一側)設置偏光片，在基板的內側按順序設置著色層、用於顯示元件的電極的結構，但是也可以將偏光片設置在基板的內側。另外，偏光片和著色層的疊層結構不侷限於本實施例的結構，而根據偏光片及著色層的材料及製程條件適當地設定，即可。此外，根據需要可設置起黑矩陣作用的擋光層。
另外，在本實施例中，使用用作保護層或平坦化絕緣層的絕緣層(絕緣層4020、絕緣層4014、絕緣層4021)覆蓋電晶體，以減少電晶體的表面凹凸並且提高電晶體的可靠性。注意，保護層是為了防止懸浮在大氣中的有機物或金屬物、水蒸氣等污染雜質的侵入，因而較佳是緻密的。利用濺射法並使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層或氮氧化鋁層的單層或疊層而形成保護層即可。
這裏，作為保護層，形成絕緣層的疊層。這裏，作為第一層的絕緣層4020，使用濺射法形成氧化矽層。藉由使用氧化矽層作為保護層，可以將氧添加到接觸保護層的氧化物半導體層中而減少氧缺陷。
另外，作為保護層的第二層，形成絕緣層4014。這裏，作為第二層的絕緣層4014，使用電漿CVD法形成氮化物絕緣層之一的氮化矽層，然後，進行熱處理。另外，藉由作為保護層形成氮化矽層，可以抑制鈉等的離子侵入到半導體區中改變電晶體的電特性。
另外，形成絕緣層4021作為平坦化絕緣層。作為絕緣層4021，可以使用丙烯酸樹脂等的有機材料。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷基樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣層，來形成絕緣層4021。
像素電極4030和對置電極4031可以使用透光導電材料諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或添加了氧化矽的氧化銦錫等。
此外，提供給形成在同一基板上的信號線驅動電路4003和掃描線驅動電路4004或像素部4002的各種信號及電位，由FPC4018提供。
在本實施例中，連接端子電極4015由與液晶元件4013所具有的像素電極4030相同的導電層形成，並且端子電極4016由與電晶體4010、4011的源極電極及汲極電極相同的導電層形成。
連接端子電極4015藉由各向異性導電層4019與FPC4018所具有的端子電連接。
另外，根據需要，對應於各像素而設置有濾色片。另外，在第一基板4001和第二基板4006的外側設置偏光片或擴散板。另外，背光燈的光源包括冷陰極管或LED，而成為液晶顯示模組。
液晶顯示模組可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、MVA(Multi-domain Vertical Alignment：多疇垂直對準)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微胞)模式、OCB(Optical Compensated Birefringence：光學補償雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式等。
藉由上述步驟，可以製造液晶顯示裝置。另外，雖然圖20A和20B示出的液晶顯示裝置為透射型液晶顯示裝置，但是本發明也可以應用於半透射型液晶顯示裝置或反射型液晶顯示裝置。
因為使用實施例5所示的包含c軸對準的氧化物半導體疊層體的電晶體具有高場效應遷移率，所以如本實施例那樣藉由使用該電晶體製造液晶顯示裝置而可以實現顯示特性優良的液晶顯示裝置。再者，在本實施例中，藉由在進行靜態圖像顯示時以停止供給給信號線或掃描線的信號的輸出的方式使驅動電路部工作，不僅可以抑制像素部的耗電量而且還可以抑制驅動電路部的耗電量。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例11
接著，參照圖21A和21B說明相當於半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀及截面。圖21A相當於一種面板的平面圖，其中利用密封材料在第一基板與第二基板之間密封形成在第一基板上的包含c軸對準的氧化物半導體疊層體的電晶體及發光元件如電致發光元件(也稱為EL元件)等，而圖21B相當於沿著圖21A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。如此用氣密性好和排氣少的保護膜或覆蓋材料包裝(密封)顯示器件，以便使顯示器件不暴露在外部空氣中是較佳的。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個電晶體。在圖21B中，例示包括在像素部4502中的電晶體4510和包括在信號線驅動電路4503a中的電晶體4509。
可以將實施例5所示的包含c軸對準的氧化物半導體疊層體的遷移率高的電晶體用於電晶體4509、4510。在本實施例中，電晶體4509、4510是n通道型電晶體。
在絕緣層4544上，在與用於驅動電路的電晶體4509的氧化物半導體疊層體的通道形成區重疊的位置上設置有導電層4540。另外，導電層4540的電位可以與電晶體4509的閘極電極相同或不同，並且也可以將導電層4540用作第二閘極電極。另外，導電層4540的電位可以是GND、0V或浮動狀態。
在電晶體4509中，作為保護絕緣層，形成有接觸包含通道形成區的氧化物半導體疊層體的絕緣層4541。絕緣層4541可以使用與實施例5所示的氧化物絕緣層412同樣的材料及方法形成。此外，在絕緣層4541上形成有保護絕緣層4514。保護絕緣層4514可以使用與實施例5所示的絕緣層416同樣的材料及方法形成。這裏，藉由PCVD法形成氮化矽層作為保護絕緣層4514。
另外，在保護絕緣層4514上形成用作降低電晶體的表面凹凸的平坦化絕緣層的絕緣層4544。只要使用與實施例10所示的絕緣層4021同樣的材料及方法形成絕緣層4544，即可。在此，作為絕緣層4544，使用丙烯酸樹脂。
另外，發光元件4511具有的作為像素電極的第一電極4517電連接於電晶體4510的源極電極或汲極電極。注意，雖然發光元件4511的結構是第一電極4517、EL層4512、第二電極4513的疊層結構，但是不侷限於所示出的結構。可以根據從發光元件4511發光的方向等適當地改變發光元件4511的結構。
分隔壁4520使用有機樹脂層或無機絕緣層而形成。特別較佳的是，以如下條件形成分隔壁4520：使用感光性的材料，並在第一電極4517上形成開口部，並且使該開口部的側壁成為具有連續曲率的傾斜面。
EL層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極4513及分隔壁4520上形成保護層，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護層，可以形成氮化矽層、氮氧化矽層、DLC層等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
由與發光元件4511中所包括的第一電極4517相同的導電層形成連接端子電極4515，而由與電晶體4509和4510中包括的源極電極和汲極電極相同的導電層形成端子電極4516。
連接端子電極4515藉由各向異性導電層4519電連接到FPC4518a所具有的端子。
位於從發光元件4511的光的取出方向的第二基板需要具有透光性。在這種情況下，使用透光材料，如玻璃板、塑膠板、聚酯膜或丙烯酸樹脂膜。
此外，作為填料4507，除了氮或氬等惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂，可以使用丙烯酸樹脂、環氧樹脂等。例如，使用氮作為填料。
另外，如果需要，可以在發光元件的出射表面上適當地設置諸如偏光片、圓偏光片(包括橢圓偏光片)、相位差板(λ/4板，λ/2板)、以及彩色濾光片等的光學膜。
藉由上述步驟，可以製造發光顯示裝置(顯示面板)。
因為使用實施例5所示的包含c軸對準的氧化物半導體疊層體的電晶體具有高場效應遷移率，所以如本實施例那樣藉由使用該電晶體製造發光顯示裝置而可以實現顯示特性優良的發光顯示裝置。再者，在本實施例中，藉由在進行靜態圖像顯示時以停止供給給信號線或掃描線的信號的輸出的方式使驅動電路部工作，不僅可以抑制像素部的耗電量而且還可以抑制驅動電路部的耗電量。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例12
在本實施例中，作為半導體裝置的一個實施例，示出電子紙。
根據實施例5所示的方法而得到的包含c軸對準的氧化物半導體疊層體的電晶體可以應用於利用電連接於切換元件的元件驅動電子墨水的電子紙。電子紙也被稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、耗電量比其他的顯示裝置小、可形成為薄且輕的形狀。
作為電泳顯示器，有各種方式，例如，可以是如下結構：在溶劑或溶質中分散有包含具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊，並且藉由對微膠囊施加電場使微膠囊中的粒子向相互相反的方向移動，以僅顯示集中在一方的粒子的顏色。注意，第一粒子或第二粒子包含染料，並且在沒有電場的情況下不移動。第一粒子的顏色和第二粒子的顏色不同(包括無色)。
這樣，電泳顯示器是利用介電電泳效應的顯示器。在該介電電泳效應中，介電常數高的物質移動到高電場區域。
在溶劑中分散有上述微膠囊的材料被稱作電于墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，藉由使用濾色器或具有色素的粒子可以進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微膠囊以使微膠囊夾在兩個電極之間，而完成主動矩陣型顯示裝置，並且當對微膠囊施加電場時可以進行顯示。例如，可以使用利用實施例5所示的包含c軸對準的氧化物半導體疊層體的電晶體而得到的主動矩陣基板。
此外，作為微膠囊中的第一粒子及第二粒子，可以使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料而形成。
在圖22中，作為半導體裝置的一個實施例示出主動矩陣型電子紙。用於半導體裝置的電晶體581可以與實施例5所示的電晶體同樣地製造，並且該電晶體581是包含c軸對準的氧化物半導體疊層體的遷移率高的電晶體。另外，絕緣層584是氮化物絕緣層。
圖22的電子紙是採用扭轉球顯示系統的顯示裝置的一個實施例。扭轉球顯示系統指的是一種方法，其中各個著色為黑色和白色的球狀粒子被安排在作為用於顯示元件的電極的第一電極與第二電極之間，而且在第一電極與第二電極之間產生電位差以控制球狀粒子對準從而實現顯示。
形成在第一基板580上的電晶體581是底閘結構的電晶體，並被接觸半導體層的絕緣層583覆蓋。電晶體581的源極電極或汲極電極在形成於絕緣層583、584和585中的開口中電連接於第一電極587。在第一電極587和第二電極588之間存在有空腔594。在空腔594內充滿著具有黑色區590a及白色區590b的球形粒子和液體。此外，空腔594的周圍被樹脂等的填充材料595填充(參照圖22)。
另外，第一電極587相當於像素電極，形成於第二基板596的第二電極588相當於共用電極。第二電極588與設置在與電晶體581同一絕緣基板上的共同電位線電連接。可以使用共同連接部並藉由配置在一對基板之間的導電性粒子來電連接第二電極588和共同電位線。
此外，還可以使用電泳元件，而不是扭轉球。使用直徑為10μm至200μm左右的用透明液體、帶正電白色微粒和帶負電黑色微粒填充並且密封的微膠囊。在由第一電極和第二電極將電場施加到設置於第一電極和第二電極之間的微膠囊時，白色微粒和黑色微粒朝著彼此相反的方向移動，使得能夠顯示白色或黑色。利用這種原理的顯示元件就是一種電泳顯示元件，通常被稱為電子紙。另外，可以使用顯示RGB(R表示紅色，G表示綠色，B表示藍色)中的任一顏色的微粒代替黑色微粒，以實現彩色顯示。
藉由上述步驟，可以製造電子紙。
在本實施例中，藉由使用實施例5所示的包含c軸對準的氧化物半導體疊層體的電晶體，製造所謂的電子紙。因為該電晶體具有高場效應遷移率，所以藉由使用該電晶體製造電子紙而可以實現顯示特性優良的電子紙。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例13
本發明說明所公開的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
在本實施例中，參照圖23A至23E和圖24說明安裝有根據實施例10至12中的任一實施例而得到的顯示裝置的電子設備的方式。
圖23A是作為一個部件至少安裝有顯示裝置而製造的筆記本型個人電腦，其由主體3001、框體3002、顯示部3003以及鍵盤3004等構成。注意，筆記本型個人計算機具有實施例10所示的液晶顯示裝置。
圖23B是作為一個部件至少安裝有顯示裝置而製造的可攜式資訊終端(PDA)，在主體3021上設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，作為操作用附屬部件，有觸屏筆3022。注意，可攜式資訊終端具有實施例11所示的發光顯示裝置。
圖23C是作為一個部件安裝有實施例12所示的電子紙而製造的電子書閱讀器。圖23C示出電子書閱讀器的一個實施例。例如，電子書閱讀器2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，使電子書閱讀器2700可以以該軸部2711為軸進行開閉動作。藉由這種結構，電子書閱讀器2700可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖23C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖23C中的顯示部2707)中可以顯示圖像。
此外，在圖23C中示出框體2701具備操作部等的一個實施例。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與框體的顯示部分相同的平面上可以設置鍵盤、指示裝置等。另外，也可以採用在框體的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用以無線的方式收發資料的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖23D是作為一個部件至少安裝有顯示裝置而製造的可攜式電話機，由框體2800和框體2801的兩個框體構成。框體2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、照相用透鏡2807、外部連接端子2808等。另外，框體2800具備進行可攜式電話機的充電的太陽能電池元件2810、外部記憶體插槽2811等。另外，在框體2801內組裝有天線。
另外，顯示面板2802具備觸摸屏，圖23D使用虛線示出被顯示出來的多個操作鍵2805。另外，安裝有用來使由太陽能電池元件2810輸出的電壓上升直到成為各電路所需要的電壓的升壓電路。
顯示面板2802的顯示方向根據使用方式而適當地變化。另外，由於在與顯示面板2802同一面上具備照相用透鏡2807，所以可以進行可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，框體2800和框體2801滑動而可以處於如圖23D那樣的展開狀態和重疊狀態，可以進行適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入到外部記憶體插槽2811中，可以對應更大量資料的保存及移動。
另外，除了上述功能以外，還可以具備紅外線通訊功能、電視接收功能等。
圖23E是作為一個部件至少安裝有顯示裝置而製造的數位相機，包括主體3051、顯示部A 3057、目鏡部3053、操作開關3054、顯示部B 3055、電池3056等。
圖24示出電視裝置的一個實施例。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示節目圖像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另外提供的遙控器9610進行電視裝置9600的操作。藉由利用遙控器9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的影像進行操作。此外，也可以採用在遙控器9610中設置顯示從該遙控器9610輸出的資料的顯示部9607的結構。
另外，電視裝置9600採用具備接收器及數據機等的結構。可以利用接收器來接收通常的電視廣播。另外，當藉由數據機將電視裝置9600有線或無線地連接到通信網路時，可以進行單向的(從發送器到接收器)或者雙向的(發送者和接收器之間或接收器之間)資料通信。
在顯示部9603中，作為像素的切換元件配置實施例5所示的多個電晶體，作為形成在與該顯示部9603同一絕緣基板上的驅動電路，配置實施例5所示的遷移率高的電晶體。
本實施例可以與實施例1至11中的任一實施例自由地組合。
100．．．基板
101．．．絕緣層
104．．．單成分氧化物半導體層
105．．．單成分氧化物半導體層
106．．．多成分氧化物半導體層
107．．．多成分氧化物半導體層
108．．．導電層
109．．．層
110．．．氧化物半導體疊層體
112．．．閘極絕緣層
114．．．閘極電極
116．．．絕緣層
118．．．層間絕緣層
150．．．電晶體
152．．．電晶體
160．．．晶核
162．．．箭頭
174．．．箭頭
176．．．箭頭
200．．．基板
206．．．元件分離絕緣層
214．．．雜質區域
216．．．通道形成區域
218．．．側壁絕緣層
220．．．高濃度雜質區域
224．．．金屬化合物區域
226．．．層間絕緣層
228．．．層間絕緣層
234．．．絕緣層
250．．．電晶體
256．．．絕緣層
300．．．電晶體
302．．．電晶體
400．．．閘極電極
401．．．閘極絕緣層
402．．．閘極絕緣層
405．．．單成分氧化物半導體層
407．．．多成分氧化物半導體層
412．．．氧化物絕緣層
414．．．背閘極電極
416．．．絕緣層
418．．．層間絕緣層
420．．．氧化物絕緣層
450．．．電晶體
451．．．電晶體
452．．．電晶體
581．．．電晶體
583．．．絕緣層
584．．．絕緣層
587．．．電極
588．．．電極
594．．．空腔
595．．．填充材料
105a．．．單成分氧化物半導體層
105b．．．單成分氧化物半導體層
107a．．．多成分氧化物半導體層
107b．．．多成分氧化物半導體層
108a．．．佈線
108b．．．佈線
164a．．．箭頭
208a．．．閘極絕緣層
210a．．．閘極電極
230a．．．佈線
230b．．．佈線
230c．．．佈線
236a．．．佈線
236b．．．佈線
236c．．．佈線
254a．．．佈線
254b．．．佈線
254c．．．佈線
254d．．．佈線
254e．．．佈線
258a．．．佈線
258b．．．佈線
258c．．．佈線
258d．．．佈線
2700．．．電子書閱讀器
2701．．．框體
2703．．．框體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
2800．．．框體
2801．．．框體
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．指向裝置
2807．．．照相用透鏡
2808．．．外部連接端子
2810．．．太陽能電池元件
2811．．．外部記憶體插槽
3001．．．主體
3002．．．框體
3003．．．顯示部
3004．．．鍵盤
3021．．．主體
3023．．．顯示部
3024．．．操作按鈕
3025．．．外部介面
3051．．．主體
3053．．．目鏡部
3054．．．操作開關
3055．．．顯示部B
3056．．．電池
3057．．．顯示部A
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4014．．．絕緣層
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電層
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極
4031．．．對置電極
4032．．．絕緣層
4033．．．絕緣層
4035．．．間隔物
4040．．．導電層
405a．．．單成分氧化物半導體層
405b．．．單成分氧化物半導體層
407a．．．多成分氧化物半導體層
407b．．．多成分氧化物半導體層
408a．．．佈線
408b．．．佈線
4520．．．分隔壁
4501．．．基板
4502．．．像素部
4505．．．密封材料
4506．．．基板
4507．．．填料
4509．．．電晶體
4510．．．電晶體
4511．．．發光元件
4512．．．EL層
4513．．．電極
4514．．．保護絕緣層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極
4519．．．各向異性導電層
4540．．．導電層
4541．．．絕緣層
4544．．．絕緣層
590a．．．黑色區域
590b．．．白色區域
9600．．．電視裝置
9601．．．框體
9603．．．顯示部
9605．．．支架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控操作機
4503a．．．信號線驅動電路
4503b．．．信號線驅動電路
4504a．．．掃描線驅動電路
4504b．．．掃描線驅動電路
4518a．．．FPC
4518b．．．FPC
在附圖中：
圖1是說明本發明的一個實施例的半導體裝置的截面圖；
圖2A至2E是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖3A至3D是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖4是說明氧化物半導體層的結晶生長的過程的圖；
圖5A至5C是說明氧化物半導體層的結晶生長的過程的圖；
圖6A和6B是說明氧化物半導體層的結晶生長的過程的圖；
圖7A至7C是說明氧化物半導體層的結晶結構的圖；
圖8是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖9A至9D是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖10A和10B是說明示出本發明的一個實施例的半導體裝置的截面圖；
圖11A至11D是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖12A至12D是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖13A和13B是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖14A至14E是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖15A和15B是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖16是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；
圖17是說明示出本發明的一個實施例的半導體裝置的截面圖；
圖18是說明示出本發明的一個實施例的半導體裝置的截面圖；
圖19是說明示出本發明的一個實施例的半導體裝置的等效電路圖；
圖20A和20B是說明示出本發明的一個實施例的半導體裝置的俯視圖及截面圖；
圖21A和21B是說明示出本發明的一個實施例的半導體裝置的俯視圖及截面圖；
圖22是說明示出本發明的一個實施例的半導體裝置的截面圖；
圖23A至23E是說明電子設備的一個實施例的圖；
圖24是說明電子設備的一個實施例的圖。
107．．．多元氧化物半導體層

Claims (24)

  1. 一種半導體裝置的製造方法，包括如下步驟：形成單成分氧化物半導體層；在該單成分氧化物半導體層上形成多成分氧化物半導體層；以及藉由執行加熱處理進行該多成分氧化物半導體層的結晶生長，其中在加熱處理中，在處理室中的氣圍從第一氣圍改變至第二氣圍，其中該第一氣圍為惰性氣體氣圍，以及其中該第二氣圍為包含氧的氣圍。
  2. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成單成分氧化物半導體層；藉由進行第一加熱處理，從該單成分氧化物半導體層的表面向其內部進行結晶生長，以形成包含單晶區域的單成分氧化物半導體層；在該包含單晶區域的單成分氧化物半導體層上形成多成分氧化物半導體層；以及藉由進行第二加熱處理，進行該多成分氧化物半導體層的結晶生長，以形成包含單晶區域的多成分氧化物半導體層。
  3. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成單成分氧化物半導體層；藉由進行加熱處理，從該單成分氧化物半導體層的表 面向其內部進行結晶生長，以形成包含單晶區域的單成分氧化物半導體層；以及在該包含單晶區域的單成分氧化物半導體層上，一邊加熱，一邊使用濺射法形成包含單晶區域的多成分氧化物半導體層。
  4. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成單成分氧化物半導體層；藉由進行第一加熱處理，從該單成分氧化物半導體層的表面向其內部進行結晶生長，以形成包含單晶區域的單成分氧化物半導體層；在該包含單晶區域的單成分氧化物半導體層上形成多成分氧化物半導體層；藉由進行第二加熱處理，進行該多成分氧化物半導體層的結晶生長，以形成包含單晶區域的多成分氧化物半導體層；將該包含單晶區域的單成分氧化物半導體層及該包含單晶區域的多成分氧化物半導體層蝕刻為島狀；在島狀的該包含單晶區域的單成分氧化物半導體層及包含單晶區域的多成分氧化物半導體層上形成源極電極及汲極電極；在該源極電極及該汲極電極上形成閘極絕緣層；以及在該閘極絕緣層上形成閘極電極。
  5. 根據申請專利範圍第1項之半導體裝置的製造方法，其中藉由在100℃或更高且500℃或更低的溫度下進 行該加熱處理，進行該結晶生長。
  6. 根據申請專利範圍第2或4項之半導體裝置的製造方法，其中在500℃或更高且1000℃或更低的溫度下進行該第一加熱處理。
  7. 根據申請專利範圍第2或4項之半導體裝置的製造方法，其中在100℃或更高且500℃或更低的溫度下進行該第二加熱處理。
  8. 根據申請專利範圍第3項之半導體裝置的製造方法，其中在500℃或更高且1000℃或更低的溫度下進行該加熱處理。
  9. 根據申請專利範圍第2或4項之半導體裝置的製造方法，其中以該包含單晶區域的單成分氧化物半導體層為晶種進行該多成分氧化物半導體層的結晶生長，以形成該包含單晶區域的多成分氧化物半導體層。
  10. 根據申請專利範圍第2至4項中任一項之半導體裝置的製造方法，其中該包含單晶區域的單成分氧化物半導體層具有平行於該表面的a-b面和垂直於該表面的c軸。
  11. 根據申請專利範圍第2至4項中任一項之半導體裝置的製造方法，其中該包含單晶區域的多成分氧化物半導體層具有平行於該表面的a-b面和垂直於該表面的c軸。
  12. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中該包含單晶區域的單成分氧化物半 導體層及該包含單晶區域的多成分氧化物半導體層各具有六方晶結構。
  13. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中該單成分氧化物半導體層包含氧化鋅。
  14. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中該包含單晶區域的單成分氧化物半導體層及該包含單晶區域的多成分氧化物半導體層被脫水化或脫氫化。
  15. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中該包含單晶區域的單成分氧化物半導體層及該包含單晶區域的多成分氧化物半導體層中的載子密度低於1×1014cm-3。
  16. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中該包含單晶區域的單成分氧化物半導體層及該包含單晶區域的多成分氧化物半導體層中的載子密度低於1.45×1010cm-3。
  17. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中該包含單晶區域的單成分氧化物半導體層及該包含單晶區域的多成分氧化物半導體層為本質半導體。
  18. 根據申請專利範圍第2項之半導體裝置的製造方法，還包括如下步驟：在該基板上形成閘極電極； 在該閘極電極上形成閘極絕緣層；將該包含單晶區域的單成分氧化物半導體層及該包含單晶區域的多成分氧化物半導體層蝕刻為島狀；以及形成與島狀的該包含單晶區域的單成分氧化物半導體層以及島狀的該包含單晶區域的多成分氧化物半導體層電連接的源極電極及汲極電極，其中該單成分氧化物半導體層形成在該閘極絕緣層上。
  19. 根據申請專利範圍第3項之半導體裝置的製造方法，還包括如下步驟：藉由蝕刻，形成島狀的該包含單晶區域的單成分氧化物半導體層及該包含單晶區域的多成分氧化物半導體層；在該島狀的包含單晶區域的單成分氧化物半導體層及包含單晶區域的多成分氧化物半導體層上形成源極電極及汲極電極；在該源極電極及該汲極電極上形成閘極絕緣層；以及在該閘極絕緣層上形成閘極電極。
  20. 根據申請專利範圍第3項之半導體裝置的製造方法，還包括如下步驟：在該基板上形成閘極電極；在該閘極電極上形成閘極絕緣層；藉由蝕刻，形成島狀的該包含單晶區域的單成分氧化物半導體層及該包含單晶區域的多成分氧化物半導體層；以及 在該島狀的包含單晶區域的單成分氧化物半導體層及包含單晶區域的多成分氧化物半導體層上形成源極電極及汲極電極，其中該單成分氧化物半導體層形成在該閘極絕緣層上。
  21. 一種半導體裝置，包括：包括包含單晶區域的單成分氧化物半導體層及包含單晶區域的多成分氧化物半導體層的氧化物半導體疊層體；閘極電極；設置在該氧化物半導體疊層體與該閘極電極之間的閘極絕緣層；以及電連接於該氧化物半導體疊層體的佈線，其中，該包含單晶區域的單成分氧化物半導體層及該包含單晶區域的多成分氧化物半導體層分別具有垂直於表面的c軸，以及其中該氧化物半導體疊層體重疊於該閘極電極上，其中間設置有該閘極絕緣層。
  22. 根據申請專利範圍第21項之半導體裝置，其中該閘極電極重疊於該氧化物半導體疊層體上，其中間設置有該閘極絕緣層。
  23. 根據申請專利範圍第21項之半導體裝置，其中該佈線設置在該氧化物半導體疊層體與該閘極絕緣層之間。
  24. 根據申請專利範圍第21項之半導體裝置，其中該氧化物半導體疊層體設置在該閘極絕緣層與該佈線之間。
TW099144235A 2009-12-18 2010-12-16 半導體裝置及其製造方法 TWI555056B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009288494 2009-12-18

Publications (2)

Publication Number Publication Date
TW201137943A TW201137943A (en) 2011-11-01
TWI555056B true TWI555056B (zh) 2016-10-21

Family

ID=44149803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144235A TWI555056B (zh) 2009-12-18 2010-12-16 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US9034104B2 (zh)
JP (1) JP5802009B2 (zh)
KR (1) KR101830195B1 (zh)
TW (1) TWI555056B (zh)
WO (1) WO2011074506A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101266B2 (en) * 2009-10-12 2021-08-24 Monolithic 3D Inc. 3D device and devices with bonding
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101883802B1 (ko) 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
CN102334384B (zh) * 2010-02-22 2015-01-28 松下电器产业株式会社 发光装置及其制造方法
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR102111015B1 (ko) * 2011-01-28 2020-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9577446B2 (en) 2012-12-13 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Power storage system and power storage device storing data for the identifying power storage device
JP6300589B2 (ja) * 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
JP2015079946A (ja) 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9805952B2 (en) 2013-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6587497B2 (ja) * 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置
JP6725317B2 (ja) 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
WO2019175698A1 (ja) 2018-03-12 2019-09-19 株式会社半導体エネルギー研究所 金属酸化物、及び金属酸化物を有するトランジスタ
JP2020181985A (ja) * 2020-06-25 2020-11-05 株式会社ジャパンディスプレイ 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197344A1 (en) * 2007-02-16 2008-08-21 Koki Yano Semiconductor, semiconductor device, complementary transistor circuit device
US20090166616A1 (en) * 2007-12-26 2009-07-02 Hitachi, Ltd. Oxide semiconductor device and surface treatment method of oxide semiconductor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4540201B2 (ja) * 2000-09-13 2010-09-08 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層を有する半導体装置の製法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4298194B2 (ja) 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
EP2246894B2 (en) * 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR100998527B1 (ko) * 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197344A1 (en) * 2007-02-16 2008-08-21 Koki Yano Semiconductor, semiconductor device, complementary transistor circuit device
US20090166616A1 (en) * 2007-12-26 2009-07-02 Hitachi, Ltd. Oxide semiconductor device and surface treatment method of oxide semiconductor

Also Published As

Publication number Publication date
JP2011146698A (ja) 2011-07-28
TW201137943A (en) 2011-11-01
JP5802009B2 (ja) 2015-10-28
KR20120089776A (ko) 2012-08-13
US9034104B2 (en) 2015-05-19
KR101830195B1 (ko) 2018-02-20
WO2011074506A1 (en) 2011-06-23
US20110147739A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP7305834B2 (ja) 半導体装置
TWI555056B (zh) 半導體裝置及其製造方法