CN102473734B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102473734B
CN102473734B CN201080033956.1A CN201080033956A CN102473734B CN 102473734 B CN102473734 B CN 102473734B CN 201080033956 A CN201080033956 A CN 201080033956A CN 102473734 B CN102473734 B CN 102473734B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
semiconductor layer
oxide
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080033956.1A
Other languages
English (en)
Other versions
CN102473734A (zh
Inventor
山崎舜平
秋元健吾
津吹将志
佐佐木俊成
桑原秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510408060.1A priority Critical patent/CN105097946B/zh
Publication of CN102473734A publication Critical patent/CN102473734A/zh
Application granted granted Critical
Publication of CN102473734B publication Critical patent/CN102473734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及半导体装置及其制造方法。在使用第一氧化物半导体层和第二氧化物半导体层的叠层的底栅结构的薄膜晶体管中，在与栅电极层重叠的一部分氧化物半导体层上形成与其接触的用作沟道保护层的氧化物绝缘层，并且在形成该绝缘层的相同的步骤中，形成覆盖氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种使用氧化物半导体的半导体装置及其制造方法。
本说明书中，半导体装置通常指的是能够通过利用半导体特性操作的装置，因此电光装置、半导体电路及电子设备都是半导体装置。
背景技术
近年来，一种利用形成在具有绝缘表面的衬底上的半导体薄膜(厚度大约为几nm至几百nm)来形成薄膜晶体管(TFT)的技术备受瞩目。薄膜晶体管被广泛地应用于如IC及电光装置之类的电子装置，尤其是对作为图像显示装置中的开关元件的TFT的开发日益火热。金属氧化物的种类繁多且用途广泛。氧化铟作为较普遍的材料被用作液晶显示器等所需要的透明电极材料。
某些金属氧化物具有半导体特性。作为具有半导体特性的金属氧化物的示例，例如可以举出氧化钨、氧化锡、氧化铟、氧化锌等。已知一种将这种具有半导体特性的金属氧化物用作沟道形成区的薄膜晶体管(专利文献1及专利文献2)。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
发明内容
当在绝缘表面上形成多个薄膜晶体管时，例如存在栅极布线和源极布线彼此交叉的部分。在所述栅极布线和源极布线彼此交叉的部分处，在栅极布线和其电位与该栅极布线不同的源极布线之间设置有作为电介质的绝缘层，而在栅极布线和源极布线之间形成电容。该电容也被称为布线间的寄生电容，并可能导致信号波形产生畸变。此外，当寄生电容较大时，可能导致信号传输延迟。
另外，寄生电容的增加会引起其中布线间电信号泄漏的串扰现象，或使功耗增大。
另外，在有源矩阵型显示装置中，尤其是当提供视频信号的信号布线与其他的布线或电极之间形成有较大的寄生电容时，可能导致显示质量下降。
另外，当谋求电路的微细化时，布线间隔变窄，而有可能导致布线间的寄生电容增加。
本发明的一个实施方式的目的之一在于提供一种具有能够充分降低布线间的寄生电容的结构的半导体装置。
当在绝缘表面上形成驱动电路时，优选用于驱动电路的薄膜晶体管的操作速度较快。
例如，当减小薄膜晶体管的沟道长度(L)或增加薄膜晶体管的沟道宽度W时，可以提高操作速度。但是，当减小沟道长度时，发生开关特性例如导通截止比(on-off ratio)降低的问题。另外，当增加沟道宽度W时，发生薄膜晶体管自身的电容负载增加的问题。
本发明一个实施方式的另一目的在于提供一种半导体装置，该半导体装置具备即使沟道长度较短也具有稳定的电特性的薄膜晶体管。
当在绝缘表面上形成多个彼此不同的电路时，例如，当将像素部和驱动电路形成在一个衬底上时，需要优越的开关特性。例如，对于用于像素部的薄膜晶体管，要求高的导通截止比，而对于用于驱动电路的薄膜晶体管，要求高的操作速度。尤其是，随着显示装置的清晰度变高，显示图像的写入时间减小。因此，优选地，用于驱动电路的薄膜晶体管高速操作。
本发明的一个实施方式的另一目的是提供一种半导体装置的制造方法，通过其在一个衬底上形成多种薄膜晶体管来形成多种电路。
在绝缘表面上形成第一氧化物半导体层及第二氧化物半导体层，然后对这些氧化物半导体层进行构图。将所得到的氧化物半导体层用作薄膜晶体管的半导体层。特别地，当在一个衬底上形成多种薄膜晶体管时，使用第一氧化物半导体层和第二氧化物半导体层的叠层作为至少一个薄膜晶体管的半导体层。
在使用第一氧化物半导体层和第二氧化物半导体层的叠层的底栅结构的薄膜晶体管中，在与栅电极层重叠的一部分氧化物半导体层上形成与其接触的作为沟道保护层的氧化物绝缘层。在与形成该绝缘层的同一步骤中，形成覆盖所述氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层。
当提供了覆盖第一氧化物半导体层和第二氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层时，栅电极层和形成在栅电极层上方或周缘的布线层(诸如，源极布线层及电容器布线层等)之间的距离增大从而可以减少寄生电容。
氧化物绝缘层覆盖第一氧化物半导体层及第二氧化物半导体层的端部(周缘及侧表面)，从而可以减少泄漏电流。
在与沟道保护层同一步骤中形成覆盖第一氧化物半导体层和第二氧化物半导体层的叠层的周缘部的氧化物绝缘层。因此，可以在不增加步骤数的情况下减少寄生电容。
此外，覆盖第一氧化物半导体层和第二氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层使得可以降低寄生电容，并抑制信号波形的畸变。
为了降低寄生电容，优选对于布线之间的氧化物绝缘层使用介电常数低的绝缘材料。
当提供覆盖氧化物半导体层的周缘(包括侧表面)的氧化物绝缘层时，可以尽可能多地减小寄生电容，并可以实现薄膜晶体管的高速操作。另外，通过采用高速操作的薄膜晶体管，电路的集成度得到提高。
本说明书所公开的本发明的一个实施方式是一种半导体装置，其包括：设置在绝缘表面上的栅电极层；设置在栅电极层上的栅极绝缘层；设置在栅极绝缘层上的第一氧化物半导体层；设置在第一氧化物半导体层上并与第一氧化物半导体层接触的第二氧化物半导体层；与第一氧化物半导体层的第一区及第二氧化物半导体层的第一区重叠且与第二氧化物半导体层接触的氧化物绝缘层；以及源电极层及漏电极层，其设置在氧化物绝缘层及第一氧化物半导体层的第二区上，与第二氧化物半导体层的第二区重叠，且与第二氧化物半导体层接触。在该半导体装置中，第一氧化物半导体层的第一区及第二氧化物半导体层的第一区设置在与栅电极层重叠的区域中以及在第一氧化物半导体层及第二氧化物半导体层的周缘及侧表面中。
本说明书所公开的本发明的另一个实施方式是一种半导体装置，其包括：设置在绝缘表面上的栅电极层；设置在栅电极层上的栅极绝缘层；设置在栅极绝缘层上的第一氧化物半导体层；设置在第一氧化物半导体层上并与第一氧化物半导体层接触的第二氧化物半导体层；与第一氧化物半导体层的第一区及第二氧化物半导体层的第一区重叠且与第二氧化物半导体层接触的氧化物绝缘层；源电极层及漏电极层，其设置在氧化物绝缘层及第一氧化物半导体层的第二区上，与第二氧化物半导体层的第二区重叠，且与第二氧化物半导体层接触；以及保护绝缘层，其设置在氧化物绝缘层、源电极层、漏电极层及第一氧化物半导体层的第三区上，与第二氧化物半导体层的第三区重叠，且与第二氧化物半导体层接触。在该半导体装置中，第一氧化物半导体层的第一区及第二氧化物半导体层的第一区设置在与栅电极层重叠的区域中以及在第一氧化物半导体层及第二氧化物半导体层的周缘及侧表面中。
在本说明书所公开的本发明的一个实施方式中，保护绝缘层可以利用通过溅射法形成的氮化硅、氧化铝或氮化铝形成。
在本说明书所公开的本发明的一个实施方式中，氧化物绝缘层可以利用通过溅射法形成的氧化硅或氧化铝形成。
在本说明书所公开的本发明的一个实施方式中，源电极层及漏电极层可以利用选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素为主要成分的膜或包括这些元素的合金膜组合的叠层膜形成。
在本说明书所公开的本发明的一个实施方式中，半导体装置的源电极层及漏电极层可以利用氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金或氧化锌形成。
在本说明书所公开的本发明的一个实施方式中，半导体装置可以包括在绝缘表面上的电容器部以及被包括在电容器部中的电容器布线以及与该电容器布线重叠的电容器电极。在该半导体装置中，电容器布线及电容器电极具有透光性。
注意，第一氧化物半导体层的电阻率比第二氧化物半导体层的电阻率低(即，导电率高)。此外，第一氧化物半导体层与栅电极之间的距离比第二氧化物半导体层与栅电极之间的距离短。第一氧化物半导体层至少接触于栅极绝缘膜。通过使用该叠层制造薄膜晶体管，可以实现电特性(例如，电场效应迁移率等)优越的薄膜晶体管。
利用上述结构解决了上述问题中的至少一个。
用来实现上述结构的本发明的一个实施方式是一种半导体装置的制造方法，其包括如下步骤：在绝缘表面上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成第一氧化物半导体层；形成在第一氧化物半导体层上且与第一氧化物半导体层接触的第二氧化物半导体层；形成如下的氧化物绝缘层，所述氧化物绝缘层与第一氧化物半导体层的第一区及第二氧化物半导体层的第一区重叠，且与第二氧化物半导体层接触；以及形成如下的源电极层及漏电极层，所述源电极层及漏电极层设置在氧化物绝缘层及第一氧化物半导体层的第二区上，与第二氧化物半导体层的第二区重叠，且与第二氧化物半导体层接触。在该实施方式中，使其不接触大气地形成第一氧化物半导体层及第二氧化物半导体层，以使得在对第一氧化物半导体层及第二氧化物半导体层进行脱水化或脱氢化之后，防止第一氧化物半导体层及第二氧化物半导体层再次混入水、氢，并且，第一氧化物半导体层的第一区及第二氧化物半导体层的第一区形成在与栅电极层重叠的区域中以及第一氧化物半导体层及第二氧化物半导体层的周缘及侧表面中。
此外，用来实现上述结构的本发明的一个实施方式是一种半导体装置的制造方法，其包括如下步骤：在绝缘表面上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成第一氧化物半导体层；形成在第一氧化物半导体层上且与第一氧化物半导体层接触的第二氧化物半导体层；形成如下的氧化物绝缘层，所述氧化物绝缘层与第一氧化物半导体层的第一区及第二氧化物半导体层的第一区重叠，且与第二氧化物半导体层接触；形成如下的源电极层及漏电极层，所述源电极层及漏电极层设置在氧化物绝缘层及第一氧化物半导体层的第二区上，与第二氧化物半导体层的第二区重叠，且与第二氧化物半导体层接触；以及形成如下的保护绝缘层，所述保护绝缘层设置在氧化物绝缘层、源电极层、漏电极层及第一氧化物半导体层的第三区上，与第二氧化物半导体层的第三区重叠，且与第二氧化物半导体层接触。在该实施方式中，第一氧化物半导体层的第一区及第二氧化物半导体层的第一区形成在与栅电极层重叠的区域以及第一氧化物半导体层及第二氧化物半导体层的周缘及侧表面中。
设置所述氧化物绝缘层以覆盖被氧化的金属薄膜的周缘及侧表面，来防止源电极和漏电极之间的导通。
第一氧化物半导体层和第二氧化物半导体层的平均总厚度为3nm至30nm。
另外，第二氧化物半导体层优选包含第一氧化物半导体层中所包含的元素中的至少一种。当第二氧化物半导体层包含第一氧化物半导体层中所包含的元素中的至少一种时，可以使用相同的蚀刻剂或相同的蚀刻气体通过相同的蚀刻步骤蚀刻第二氧化物半导体层和第一氧化物半导体层，从而可以减少制造步骤数。
注意，第一氧化物半导体层及第二氧化物半导体层可以利用由InMO3(ZnO)m(m＞0，且m不是整数)表示的薄膜形成，并制造将该薄膜用作其氧化物半导体层的薄膜晶体管。注意，M表示选自Ga、Fe、Ni、Mn和Co中的一种或多种金属元素。例如，M可以是Ga，或者除了有Ga以外，M还可以包含上述金属元素，例如，M可以是Ga和Ni或者是Ga和Fe。此外，在上述氧化物半导体中，在某些情况下，除了被作为M包含的金属元素之外，还包含诸如Fe、Ni等过渡金属元素或过渡金属的氧化物作为杂质元素。在本说明书中，在其组分化学式由InMO3(ZnO)m(m＞0，且m不是整数)表示的氧化物半导体层中，将包含Ga作为M的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，并且将In-Ga-Zn-O类氧化物半导体的薄膜称为In-Ga-Zn-O类非单晶膜。
作为应用于所述氧化物半导体层的金属氧化物，除了可以使用上述材料之外，可以使用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类、In-Ga-O类金属氧化物。在利用上述金属氧化物形成的氧化物半导体层中可以含有氧化硅。
当在诸如氮或稀有气体(如，氩、氦等)等惰性气体的气氛下进行加热处理时，氧化物半导体层被通过加热处理变成氧缺乏型氧化物半导体层，从而成为低电阻氧化物半导体层，即，n型(n-型等)氧化物半导体层。然后，通过形成与该氧化物半导体层接触的氧化物绝缘膜，并在形成之后进行加热处理来使该氧化物半导体层变成氧过剩状态，来成为高电阻氧化物半导体层，即，i型化氧化物半导体层。另外，也可以说成是进行使氧化物半导体层处于氧过剩状态的固相氧化。由此，可以制造并提供具有电特性好且可靠性高的薄膜晶体管的半导体装置。
作为脱水化或脱氢化，通过在诸如氮或稀有气体(如，氩、氦等)等惰性气体气氛下，以高于或等于400℃且低于或等于衬底的应变点的温度，优选地以高于或等于420℃且低于或等于570℃的温度，进行加热处理，从而减少氧化物半导体层所含的水分等杂质。
在如下的热处理条件下对氧化物半导体层进行脱水化或脱氢化：即使在直至450℃的温度的对该进行了脱水化或脱氢化的氧化物半导体层进行TDS，水的两个峰值或者至少一个在300℃附近的峰值也不会被检测出。所以，即使在直至450℃的温度对包括进行了脱水化或脱氢化的氧化物半导体层的薄膜晶体管进行TDS，至少在300℃附近的水的峰值也不会被检测出。
另外，重要的是：当温度从进行脱水化或脱氢化的加热温度T降低时，通过使用对氧化物半导体层进行脱水化或脱氢化的炉而不使氧化物半导体层暴露于大气，从而不使水或氢混入到氧化物半导体层中。在使用通过如下获得的氧化物半导体层形成薄膜晶体管时，该薄膜晶体管的阈值电压值可以为正电压，从而能够实现所谓常关型的开关元件：进行脱水化或脱氢化使氧化物半导体层变为低电阻氧化物半导体层(即，N型(N-型等)，以及使该低电阻氧化物半导体层变为高电阻氧化物半导体层而成为i型半导体层。对于半导体装置(显示装置)，期望沟道的阈值电压为正值并且尽可能接近于0V。如果薄膜晶体管的阈值电压值为负时，容易成为所谓常开型；也就是说，即使栅电压为0V，在源电极和漏电极之间仍有电流流过。在有源矩阵型的显示装置中，电路中所包括的薄膜晶体管的电特性是重要的，并且显示装置的性能依赖于薄膜晶体管的电特性。在薄膜晶体管的电特性中，阈值电压(Vth)很重要。即使在场效应迁移率高的情况下，当阈值电压值高或在负侧时，电路的控制也是比较困难的。在薄膜晶体管的阈值电压值高并且其阈值电压的绝对值大的情况下，当以低电压驱动该晶体管时，该薄膜晶体管不能起到开关功能而有可能成为负载。在n沟道薄膜晶体管的情况下，优选是在作为栅电压施加正的电压之后形成沟道并开始产生漏极电流。不提高驱动电压就不能形成沟道的晶体管和即使在负的电压状态下也形成沟道并产生漏极电流的晶体管，不适合用作用于电路中的薄膜晶体管。
另外，可以将从加热温度T开始降温的气体气氛转换成与升温到加热温度T的气体气氛不同的气体气氛。例如，使用进行脱水化或脱氢化的炉，并且以高纯度的氧气体、高纯度的N2O气体、或超干燥空气(露点为-40℃或更低，优选为-60℃或更低)填充该炉而不暴露于大气，来进行冷却。
通过使用在利用进行脱水化或脱氢化的加热处理使膜中所含有的水分减少之后，在不含有水分的气氛(露点为-40℃或更低，优选为-60℃或更低)下进行缓慢冷却(或冷却)的氧化物半导体膜，提高了薄膜晶体管的电特性，并且实现了可以量产的高性能的薄膜晶体管。
在本说明书中，将在氮或稀有气体(诸如，氩、氦等)等惰性气体气氛下的加热处理称为用于脱水化或脱氢化的加热处理。在本说明书中，脱氢化并不仅仅表示通过该加热处理使H2消除，而且为了方便起见，脱水化或脱氢化也表示H、OH等的消除。
当在氮或稀有气体(诸如，氩、氦等)等惰性气体气氛下进行加热处理时，氧化物半导体层通过该加热处理变成氧缺乏型氧化物半导体层，以便成为低电阻氧化物半导体层，即，N型(例如，N-型等)氧化物半导体层。
另外，与漏电极层重叠的区域被形成为高电阻漏区(也称为HRD区)，其是氧缺乏型区域；并且，与源电极层重叠的区域被形成为高电阻源区(也称为HRS区)，其是氧缺乏型区域。
具体而言，高电阻漏区及高电阻源区中每一个的载流子浓度高于或者等于1×1018/cm3，并且至少高于沟道形成区的载流子浓度(小于1×1018/cm3)。注意，本说明书的载流子浓度是在室温下通过霍尔效应测量而获得的。在本说明书中，在某些情况下，根据高电阻漏区(源区)的电阻率(导电率)的梯度(gradient)，高电阻漏区(源区)也称为第一高电阻漏区(或第一高电阻源区)或第二高电阻漏区(或第二高电阻源区)。另外，在本说明书中的说明中，第一高电阻漏区的电阻率比第二高电阻漏区的电阻率低(即，导电率高)。
然后，通过至少使经过脱水化或脱氢化的第一氧化物半导体层和第二氧化物半导体层的叠层的一部分处于氧过剩状态以使其具有高电阻，即成为i型，来形成沟道形成区。注意，作为使经过脱水化或脱氢化的第一氧化物半导体层和第二氧化物半导体层处于氧过剩状态的处理，可以执行：利用溅射法的氧化物绝缘膜的沉积，该氧化物绝缘膜与经过脱水化或脱氢化的第一氧化物半导体层和第二氧化物半导体层的叠层接触；在氧化物绝缘膜的沉积之后，执行加热处理，或在含有氧的气氛下的加热处理，或者在惰性气体气氛下加热处理之后，在氧气氛下或在超干燥空气(露点为-40℃或更低，优选为-60℃或更低)下的冷却处理；等等。
通过导致氧过剩的状态的处理，经过脱水化或脱氢化的第一氧化物半导体层和经过脱水化或脱氢化的第二氧化物半导体层的叠层的至少一部分(与栅电极层重叠的部分)用作沟道形成区；因此，可以选择性地将第一氧化物半导体层和第二氧化物半导体层置于氧过剩状态，并使其成为电阻增大的层，即，i型氧化物半导体层。
由此，可以制造并提供具有电特性良好且可靠性高的薄膜晶体管的半导体装置。
注意，通过在与漏电极层(及源电极层)重叠的氧化物半导体层中形成第一高电阻漏区及第二高电阻漏区，可以提高形成驱动电路时的可靠性。具体而言，通过形成第一高电阻漏区及第二高电阻漏区，可以形成如下结构：导电性能够从漏电极层至第二高电阻漏区、第一高电阻漏区、沟道形成区逐渐地变化。因此，当将漏电极层连接到提供高电源电位VDD的布线来使薄膜晶体管操作时，即使在栅电极层与漏电极层之间受到高电场，第一高电阻漏区及第二高电阻区作为缓冲区，并因此不受到局部性的高电场，从而可以提高晶体管的耐受电压。
另外，在与漏电极层(以及源电极层)重叠的氧化物半导体层中形成第一高电阻漏区及第二高电阻漏区，使得可以在形成驱动电路时在沟道形成区中实现导通电流的增加以及泄漏电流的降低。具体而言，在形成第一高电阻漏区、第二高电阻漏区、第一高电阻源区、第二高电阻源区时，在晶体管的漏电极层和源电极层之间的泄漏电流依次流过漏电极层、第一高电阻漏区、第二高电阻漏区、沟道形成区、第一高电阻源区、第二高电阻源区、以及源电极层。在此情况下，当晶体管处于截止时，在沟道形成区中，从漏电极层一侧的第一高电阻漏区及第二高电阻漏区流向沟道区的泄漏电流可以集中在具有高电阻的栅极绝缘层与沟道形成区之间的界面附近。因而，可以降低背沟道部(远离栅电极层的沟道形成区的表面的一部分)中的泄漏电流的量。
另外，根据栅电极层的宽度，与源电极层重叠的第一高电阻源区及第二高电阻源区，和与漏电极层重叠的第一高电阻漏区及第二高电阻漏区，彼此重叠，而栅电极层和栅极绝缘层的一部分插入在两方之间，并且能够更有效地降低漏电极层的端部附近的电场强度。
另外，作为具有驱动电路的显示装置，除了液晶显示装置之外还可以举出使用发光元件的发光显示装置和使用电泳显示元件的显示装置(也称为电子纸)。
在使用发光元件的发光显示装置中，像素部中具有多个薄膜晶体管，并且在像素部中还存在其中薄膜晶体管的栅电极和其他的晶体管的源极布线或漏极布线连接的区域。另外，在使用发光元件的发光显示装置的驱动电路中，存在其中薄膜晶体管的栅电极与该薄膜晶体管的源极布线或漏极布线连接的区域。
此外，通过在一个衬底上制造矩阵电路和驱动电路，降低了半导体装置的制造成本。驱动电路包括例如逻辑电路等的注重操作速度的电路。在这种电路中使用包括第一氧化物半导体层及第二氧化物半导体层的叠层的薄膜晶体管，而在另一电路中使用包括第三氧化物半导体层的单层的薄膜晶体管。以此方式，在注重操作数据的电路(诸如，逻辑电路等)和其他电路之间，薄膜晶体管的结构可以不同。
因为薄膜晶体管容易因静电等损坏，所以优选在用于栅极线或源极线的衬底上设置用于保护像素部的薄膜晶体管的保护电路。保护电路优选由使用氧化物半导体层的非线性元件形成。
注意，为了方便起见而在本说明书中使用诸如第一、第二等序数词，但其并不表示步骤顺序或层叠顺序。此外，本说明书中的序数词并不表示限制本发明的特定名称。
利用第一氧化物半导体层和第二氧化物半导体层的叠层，可以实现具备电特性优良的薄膜晶体管的半导体装置。以氧化物绝缘层覆盖氧化物半导体层的叠层的周缘及侧表面，从而可以减少泄漏电流。覆盖氧化物半导体层的叠层的周缘及侧表面的氧化物绝缘层通过与用作沟道保护层的氧化物绝缘层同一步骤形成。
此外，可以在一个衬底上形成具有氧化物半导体层的叠层的薄膜晶体管和具有单层的氧化物半导体层的薄膜晶体管，从而可以制造多种电路。
附图说明
图1A至1C是示出本发明的一个实施方式的平面图及截面图；
图2A至2E是示出本发明的一个实施方式的制造步骤的截面图；
图3A和3B是示出本发明的一个实施方式的截面图；
图4A1、4A2及4B1、4B2是示出本发明的一个实施方式的平面图及截面图；
图5A和5C是示出本发明的一个实施方式的平面图，而图5B是其截面图；
图6A和6B是示出本发明的一个实施方式的截面图；
图7A至7C是示出本发明的一个实施方式的平面图及截面图；
图8A至8E是示出本发明的一个实施方式的制造步骤的截面图；
图9A和9B是示出本发明的一个实施方式的半导体装置的图；
图10A1、10A2及10B是示出本发明的一个实施方式的半导体装置的图；
图11A和11B是示出本发明的一个实施方式的半导体装置的图；
图12是示出本发明的一个实施方式的半导体装置的像素的等效电路的图；
图13A至13C每一个是示出本发明的一个实施方式的半导体装置的图；
图14A和14B每一个是示出本发明的一个实施方式的半导体装置的框图；
图15A和15B是示出本发明的一个实施方式的半导体装置的图；
图16A至16D是示出本发明的一个实施方式的半导体装置的图；
图17A和17B是示出本发明的一个实施方式的半导体装置的图；
图18是示出本发明的一个实施方式的半导体装置的图；
图19是示出本发明的一个实施方式的半导体装置的图；
图20是示出本发明的一个实施方式的电子书的外观图；
图21A和21B是示出本发明的一个实施方式的电视装置及数码相框的例子的外观图；
图22A和22B是示出本发明的一个实施方式的游戏机的例子的外观图；
图23A和23B是示出本发明的一个实施方式的便携式计算机及移动电话的例子的外观图；
图24是示出本发明的一个实施方式的半导体装置的图；
图25是示出本发明的一个实施方式的半导体装置的图；
图26是示出本发明的一个实施方式的半导体装置的图；
图27是示出本发明的一个实施方式的半导体装置的图；
图28是示出本发明的一个实施方式的半导体装置的图；
图29是示出本发明的一个实施方式的半导体装置的图；
图30是示出本发明的一个实施方式的半导体装置的图；
图31是示出本发明的一个实施方式的半导体装置的图；
图32是示出本发明的一个实施方式的半导体装置的图；
图33是示出本发明的一个实施方式的半导体装置的图；
图34是示出本发明的一个实施方式的半导体装置的图；
图35是示出本发明的一个实施方式的半导体装置的图；以及
图36A和36B是示出本发明的一个实施方式的半导体装置的图。
具体实施方式
下面，将参照附图详细说明本发明的实施方式。但是，本发明并不限于以下说明，并且本领域技术人员可以很容易地理解，这里公开的方式和详细内容可以以各种各样的形式进行修改而不偏离本发明的精神和范围。因此，本发明不应该被解释为仅限于对实施方式的具体说明。
实施方式1
在本实施方式中，参照图1A至1C、图2A至2E、图3A和3B以及图4A1、4A2和4B1和4B2对半导体装置及半导体装置的制造方法的一个实施方式进行说明。
图1A是设置在像素中的沟道保护型薄膜晶体管448的平面图，而图1B是沿着图1A的线D1-D2的截面图以及线D5-D6的截面图。图1C是沿着图1A的线D3-D4的截面图。注意，图2E是与图1B相同的截面图。
设置在像素中的薄膜晶体管448是沟道保护型(也称作沟道停止型(channel-stop))的薄膜晶体管，并且在具有绝缘表面的衬底400上包括：栅电极层421a；栅极绝缘层402；包括沟道形成区423的第一氧化物半导体层442及第二氧化物半导体层443；用作沟道保护层的氧化物绝缘层426a；源电极层425a；以及漏电极层425b。另外，设置保护绝缘层403以覆盖薄膜晶体管448并与氧化物绝缘层426a、源电极层425a及漏电极层425b接触，并且在其上层叠平坦化绝缘层404。在平坦化绝缘层404上设置有像素电极层427，其与漏电极层425b接触并因此电连接到薄膜晶体管448。
注意，以下举出其中层叠第一氧化物半导体层442和第二氧化物半导体层443的例子。首先，通过溅射法在诸如氩等的稀有气体和氧气体的气氛下，在栅极绝缘层402上形成第一氧化物半导体层442。接着，不暴露于大气地在诸如氩等的稀有气体和氧气体的气氛下，通过溅射法使用包括诸如氧化硅等的绝缘氧化物的氧化物半导体，在第一氧化物半导体层442上形成第二氧化物半导体层443。其结果是，第一氧化物半导体层的电阻率比包括诸如氧化硅等的绝缘氧化物的第二氧化物半导体层的电阻率低(即，导电率高)。通过使用该第一氧化物半导体层442和第二氧化物半导体层443的叠层制造薄膜晶体管，可以实现电特性(例如，电场效应迁移率等)优良的薄膜晶体管。
在此，以如下的条件形成第一氧化物半导体层442及第二氧化物半导体层443：使用包含In、Ga及Zn的氧化物半导体靶(In2O3∶Ga2O3∶ZnO＝1∶1∶1[mol％]并且In∶Ga∶Zn＝1∶1∶0.5[at％])；衬底和靶之间的距离为100mm；压力为0.2Pa；直流(DC)电源为0.5kW；并且气氛为氩及氧(氩∶氧＝30sccm∶20sccm，氧流量比率为40％)的气氛。注意，脉冲直流(DC)电源是优选的，这是因为可以减少尘屑且可以使膜厚度均匀。
注意，溅射法的例子可以包括：将高频电源用于溅射用电源的RF溅射法、DC溅射法、以及以脉冲的方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成绝缘膜的情况，而DC溅射法主要用于形成金属膜的情况。
另外，还存在可以设置多个材料不同的靶的多源溅射装置。利用多源溅射装置，可以在同一反应室中层叠形成不同的材料的膜，或者可以在同一反应室中同时通过放电形成一具有多种材料的膜。
另外，还存在处理室内部设置有磁体系统并用于磁控管溅射的溅射装置，以及不使用辉光放电而使用利用微波产生的等离子体的用于ECR溅射的溅射装置。
另外，作为使用溅射法的沉积方法，还有反应溅射法以及偏压溅射法：在反应溅射法中，当进行沉积时靶物质和溅射气体成分彼此起化学反应而形成其化合物薄膜；而在偏压溅射法中，当进行沉积时对衬底也施加电压。
用于像素的薄膜晶体管448具有第一氧化物半导体层442和第二氧化物半导体层443的叠层膜，其包括：第一高电阻源区424a、第二高电阻源区424e、第一高电阻漏区424b、第二高电阻漏区424f及沟道形成区423。形成第一高电阻源区424a，并在其上与源电极层425a的底表面接触地形成第二高电阻源区424e。此外，与漏电极层425b的底表面接触地形成第一高电阻区424b、第二高电阻区424f。即使对薄膜晶体管448施加高电场，由于第一高电阻源区424a、第二高电阻源区424e、第一高电阻漏区424b、第二高电阻漏区424f作为缓冲区，因而不被施加局部性的高电场。以这样的方式，薄膜晶体管448具有提高了耐受电压的结构。注意，其中第一氧化物半导体层442及第二氧化物半导体层443中与第一氧化物绝缘层426a及第二氧化物绝缘层426b重叠且接触的区域被称为第一区。此外，在第一氧化物半导体层442及第二氧化物半导体层443中，其中第二氧化物半导体层443与源电极层425a及漏电极层425b重叠且接触的区域被称为第二区。
设置在像素中的薄膜晶体管448的沟道形成区423是这样的区域，其被包括在第一氧化物半导体层442及第二氧化物半导体层443的叠层膜中，接触作为沟道保护层的氧化物绝缘层426a，并与栅电极层421a重叠。由于薄膜晶体管448被氧化物绝缘层426a保护，因而可以防止第二氧化物半导体层442在形成源电极层425a、漏电极层425b的蚀刻步骤中被蚀刻。
为了实现具有高开口率的显示装置，利用透光的导电膜来形成源电极层425a和漏电极层425b，从而提供作为透光的薄膜晶体管的薄膜晶体管448。
另外，薄膜晶体管448的栅电极层421a也采用具有透光性的导电膜形成。
在设置有薄膜晶体管448的像素中，使用透射可见光的导电膜形成像素电极层427、其他的电极层(诸如，电容器电极层等)、或布线层(诸如，电容器布线层等)，以实现具有高开口率的显示装置。当然，栅极绝缘层402和氧化物绝缘层426a每一个也优选使用透射可见光的膜形成。
在本说明书中，透射可见光的膜是指具有对可见光的透射率为75％至100％的厚度的膜。在该膜具有导电性的情况下，也将其称为透明导电膜。另外，对于应用于栅电极层、源电极层、漏电极层、像素电极层、其他的电极层、或其他的布线层的金属氧化物，也可以使用对可见光半透明的导电膜。对可见光半透明的导电膜是指其对可见光的透射率为50％至75％的膜。
为了降低寄生电容，在栅极布线和源极布线彼此交叉的布线交叉部中，在栅电极层421b和源电极层425a之间设置栅极绝缘层402和氧化物绝缘层426b。注意，虽然使用彼此不同的附图标记来表示与沟道形成区423重叠的氧化物绝缘层426a和不与沟道形成区423重叠的氧化物半导体层426b，但是它们是使用相同的材料和相同的步骤形成的。
下面，参照图2A至2E对在一个衬底上形成薄膜晶体管448和布线交叉部的制造步骤进行说明。除了像素部的薄膜晶体管外，还可以形成驱动电路中的薄膜晶体管。驱动电路中的晶体管可以使用相同步骤在同一衬底上形成。
首先，在具有绝缘表面的衬底400上形成透光导电膜，之后，进行第一光刻步骤来形成栅电极层421a、421b。在像素部中，利用与栅电极层421a、421b相同的透光材料，通过该第一光刻步骤形成电容器布线层。在形成驱动电路以及像素部的情况下，如果需要电容器，也为驱动电路提供电容器布线层。注意，可以使用喷墨法形成抗蚀剂掩模。使用喷墨法形成抗蚀剂掩模不需要光掩模，由此可以降低制造成本。
注意，至于上述玻璃衬底，也可以使用诸如陶瓷衬底、石英衬底、蓝宝石衬底等的由绝缘体形成的衬底。替代地，可以使用晶化玻璃等。
可以作为基底膜的绝缘膜设置在衬底400与栅电极层421a、421b之间。基底膜具有防止杂质从衬底400扩散的作用，并且其可以被形成为具有利用选自氮化硅膜、氧化硅膜、氮氧化硅膜、或氧氮化硅膜中的一种或多种膜的单层或叠层结构。
作为栅电极层421a、421b的材料，可以采用透射可见光的导电材料。例如，可以应用任意下述金属氧化物：In-Sn-Zn-O类金属氧化物、In-Al-Zn-O类金属氧化物、Sn-Ga-Zn-O类金属氧化物、Al-Ga-Zn-O类金属氧化物、Sn-Al-Zn-O类金属氧化物、In-Zn-O类金属氧化物、Sn-Zn-O类金属氧化物、Al-Zn-O类金属氧化物、In-O类金属氧化物、Sn-O类金属氧化物、Zn-O类金属氧化物。其厚度可以适当地设置在50nm至300nm的范围内。可以使用溅射法、真空蒸镀法(电子束蒸镀法等)、电弧放电离子镀法、或喷涂法来沉积用于栅电极层421a、421b的金属氧化物。在使用溅射法的情况下，使用含有2wt％至10wt％的SiO2的靶进行沉积，以使得在透光导电膜中包含有阻碍晶化的SiOx(x＞0)。因此，优选抑制透光导电膜在后面进行得用于脱水化或脱氢化的加热处理步骤中被晶化。
然后，在栅电极层421a、421b上形成栅极绝缘层402。
通过利用等离子体CVD法或溅射法等，形成栅极绝缘层402以具有氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层或氧化铝层的单层或其叠层。例如，使用SiH4、氧及氮作为成膜气体，通过等离子体CVD法来形成氧氮化硅层。栅极绝缘层402厚度为100nm至500nm。在采用叠层结构的情况下，顺序层叠具有50nm至200nm厚度的第一栅极绝缘层和具有5nm至300nm厚度的第二栅极绝缘层。
在本实施方式中，通过等离子体CVD法形成200nm或更小厚度的氮化硅层作为栅极绝缘层402。
接着，在栅极绝缘层402上形成第一氧化物半导体膜。通过溅射法、真空蒸镀法或涂敷法等形成第一氧化物半导体膜至大于0nm且小于10nm的厚度，优选地，大于或等于3nm且小于或等于10nm的厚度。注意，对于第一氧化物半导体膜，使用作为其电阻率比后来在第一氧化物半导体膜上形成且与第一氧化物半导体膜接触的第二氧化物半导体层的电阻率低的氧化物的材料。
接着，在第一氧化物半导体膜上形成厚度为2nm至200nm的第二氧化物半导体膜。在此，通过采用溅射法、真空蒸镀法或涂敷法等并以包含绝缘氧化物(诸如，氧化硅)的方式形成第二氧化物半导体膜。为了即使在形成第二氧化物半导体膜之后的用于脱水化或脱氢化的加热处理之后氧化物半导体膜也仍为非晶的，优选第一氧化物半导体膜和第二氧化物半导体膜的总厚度较小(50nm或更小)。当通过利用包含氧化硅的氧化物半导体膜较薄地形成第二氧化物半导体膜时，在形成第二氧化物半导体层之后进行加热处理的情况下，可以抑制第二氧化物半导体层的晶化。
第一氧化物半导体膜及第二氧化物半导体膜使用In-Ga-Zn-O类非单晶膜形成，或者包括In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、或Zn-O类的氧化物半导体。在本实施方式中，使用In-Ga-Zn-O类氧化物半导体靶并通过溅射法来形成第一氧化物半导体膜。另外，可以在稀有气体(典型是氩)气氛下、在氧气氛下、或者在稀有气体(典型是氩)和氧气氛下，通过溅射法来形成氧化物半导体膜。第二氧化物半导体膜的沉积可以通过溅射法，使用含有2wt％至10wt％的SiO2的靶来进行，从而使氧化物半导体膜中包含有阻碍晶化的SiOx(X＞0)。因而，优选抑制在后来进行的用于脱水化或脱氢化的加热处理中晶化。
第一氧化物半导体膜及第二氧化物半导体膜可以将简单地称为氧化物半导体，并且优选地，可以将其称为包含In的氧化物半导体，更优选地，将其称为包含In和Ga的氧化物半导体。
接着，通过第二光刻步骤将第一氧化物半导体膜及第二氧化物半导体膜的叠层加工为岛状的第一氧化物半导体层442及岛状的第二氧化物半导体层443。另外，也可以通过喷墨法形成来形成用于形成岛状的第一氧化物半导体层442和岛状的第二氧化物半导体层443的抗蚀剂掩模。当通过喷墨法形成抗蚀剂掩模时不使用光掩模，因此可以降低制造成本。
接着，对岛状的第一氧化物半导体层442及岛状的第二氧化物半导体层443进行脱水化或脱氢化。用于脱水化或脱氢化的第一加热处理在高于或等于400℃且低于衬底的应变点的温度进行，优选在425℃或更高的温度进行。注意，当采用425℃或更高的温度时，加热处理时间可以是1小时或更短；但是当采用低于425℃的温度时，加热处理时间长于1小时。在此，将衬底导入到电炉中，该电炉作为加热处理装置之一，并在氮气氛下对岛状的第一氧化物半导体层442及岛状的第二氧化物半导体层443进行加热处理。在此之后，以不使岛状的第一氧化物半导体层442及岛状的第二氧化物半导体层443暴露于大气，这防止水或氢再次混入其中，从而得到脱水化或脱氢化的氧化物半导体层。在本实施方式中，在加热处理中使用的一个炉被持续使用直到温度从执行氧化物半导体层的脱水化或脱氢化的加热温度T降低到足以防止水再次混入的温度。具体而言，在氮气氛下进行缓慢冷却，直至温度变为比加热温度T低100℃或更多的温度。另外，不局限于氮气氛，可以在诸如氦、氖、氩等稀有气体气氛下进行脱水化或脱氢化。
注意，在第一加热处理中，优选氮气或诸如氦、氖、氩等的稀有气体中不含水、氢等。另外，优选地，导入到加热处理装置中的氮或诸如氦、氖、氩等的稀有气体的纯度为6N(99.9999％)或更高，更优选为7N(99.99999％)或更高(即，杂质的浓度为1ppm或更低，优选为0.1ppm或更低)。
根据第一加热处理的条件和岛状的第一氧化物半导体层442及岛状的第二氧化物半导体层443的材料，可以将氧化物半导体层晶化以形成微晶膜或多晶膜。
替代地，可以对未被加工成岛状氧化物半导体层的第一氧化物半导体层442及第二氧化物半导体层443进行第一加热处理。在此情况下，在第一加热处理之后从加热装置取出衬底，然后进行光刻步骤。
接着，在栅极绝缘层402及岛状的第二氧化物半导体层443上形成氧化物绝缘膜(参照图2A)。
接着，通过第三光刻步骤形成抗蚀剂掩模，选择性地进行蚀刻以形成氧化物绝缘层426a、426b，然后去除抗蚀剂掩模。在这个阶段中，岛状的第一氧化物半导体层442和岛状的第二氧化物半导体层443的叠层具有与氧化物绝缘层接触的区域。该区域包括与其中栅电极层和氧化物绝缘层426a以栅极绝缘层插入在其间的方式彼此重叠的区域对应的沟道形成区423。还形成与覆盖岛状的第一氧化物半导体层442和岛状的第二氧化物半导体层443的叠层的周缘及侧表面的氧化物绝缘层426b重叠的区域424c、424d。
可以适当地使用溅射法等不将水、氢等杂质混入到氧化物绝缘膜的方法将氧化物绝缘层426a、426b中的每一个形成为厚度至少为1nm或更高。在本实施方式中，使用溅射法形成300nm厚的氧化硅膜作为氧化物绝缘膜。成膜时的衬底温度可以为高于或等于室温且低于或等于300℃，并且在本实施方式中，衬底温度为室温。可以在稀有气体(典型为氩)气氛下、在氧气氛下、或者在稀有气体(典型为氩)和氧的气氛下，进行通过溅射法形成氧化硅膜。作为靶，可以使用氧化硅靶或硅靶。例如，使用硅靶，可以在氧和氮气氛下通过溅射法形成氧化硅膜。作为与电阻降低了的氧化物半导体层接触地形成的氧化物绝缘膜，使用不包含诸如水分、氢离子、OH-等的杂质且阻挡上述杂质从外部侵入的无机绝缘膜。具体地，使用氧化硅膜、氮氧化硅膜、氧化铝膜或者氧氮化铝膜等。
接着，在惰性气体气氛下或氮气氛下，优选地在200℃至400℃(例如，250℃至350℃)的温度进行第二加热处理(参照图2B)。例如，在氮气氛下，在250℃，进行第二加热处理1小时。当进行第二加热处理时，与氧化物绝缘层426b重叠的岛状的第一氧化物半导体层442及岛状的第二氧化物半导体层443的端部和与氧化物绝缘层426a重叠的岛状的第一氧化物半导体层442及岛状的第二氧化物半导体层443的部分被在与氧化物绝缘层接触的状态下加热。注意，当进行第二加热处理时，不与氧化物绝缘层重叠的岛状的第一氧化物半导体层442及岛状的第二氧化物半导体层443的部分在露出的同时被加热。当在岛状的第一氧化物半导体层442和岛状的第二氧化物半导体层443的叠层露出的同时在氮或惰性气体气氛下进行加热处理时，可以实现降低岛状的第一氧化物半导体层422及岛状的第二氧化物半导体层443中的露出的电阻增加(i型)的区域(第一高电阻源区424a、第二高电阻源区424e、第一高电阻漏区424b、第二高电阻漏区424f)的电阻。另外，氧化物绝缘层426a形成在岛状的第一氧化物半导体层442和岛状的第二氧化物半导体层443的叠层的沟道形成区上形成且与该沟道形成区接触，并用作沟道保护层。
接着，在栅极绝缘层402、氧化物绝缘层426a和426b、岛状的第一氧化物半导体层442、和岛状的第二氧化物半导体层443上，形成透光导电膜。然后通过第四光刻步骤形成抗蚀剂掩模，并选择性地进行蚀刻来形成源电极层425a及漏电极层425b(参照图2C)。使用溅射法、真空蒸镀法(电子束蒸镀法等)、电弧放电离子镀法、或喷射法，来形成透光导电膜。作为该导电膜的材料，可以使用透射可见光的导电材料，例如，可以使用任意下列金属氧化物：In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的金属氧化物。可以适当地将导电膜的厚度设置在50nm至300nm的范围内。当使用溅射法时，使用包含2wt％至10wt％的SiO2的靶来进行沉积，从而使得在透光导电膜中包含阻碍晶化的SiOx(x＞0)。从而，抑制透光导电膜在后面进行的加热处理中晶化。
注意，可以通过喷墨法来形成用于形成源电极层425a、漏电极层425b的抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模，因此可以缩减制造成本。
接着，在氧化物绝缘层426a和426b、源电极层425a、漏电极层425b上形成保护绝缘层403。在本实施方式中，使用RF溅射法形成氮化硅膜。RF溅射法在量产方面优越，所以作为保护绝缘层403的形成方法优选采用RF溅射法。保护绝缘层403不包含水分、氢离子、OH-等杂质，且利用阻挡上述杂质从外部侵入的无机绝缘膜来形成保护绝缘层403。具体地，使用氮化硅膜、氮化铝膜、氮氧化硅膜或者氧氮化铝膜等。当然，保护绝缘层403是透光绝缘膜。
接着，在保护绝缘层403上形成平坦化绝缘层404。平坦化绝缘层404可以由具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、或环氧树脂等形成。除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、或BPSG(硼磷硅玻璃)等。也可以通过层叠多个由这些材料形成的绝缘膜来形成平坦化绝缘层404。
注意，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂可以包括有机基团(例如，烷基、芳基)或氟基团作为取代基。另外，有机基团可以包括氟基团。
对平坦化绝缘层404的形成方法没有特别的限制，可以根据其材料利用如下方法：溅射法、SOG法、旋涂法、浸渍法、喷涂法、或液滴喷射法(喷墨法、丝网印刷、或胶版印刷等)等。另外，可以利用刮刀、辊涂机、幕涂机、或刮刀涂布机等来形成平坦化绝缘层404。
接着，进行第五光刻步骤。形成抗蚀剂掩模，并蚀刻平坦化绝缘层404及保护绝缘层403，从而形成到达漏电极层425b的接触孔441。然后，去除抗蚀剂掩模(参照图2D)。如图2D所示，在接触孔的下方设置有氧化物绝缘层426b，这使得与在接触孔的下方没有设置氧化物绝缘层的情况相比要去除的平坦化绝缘层的厚度可以较小；因此，可以缩减蚀刻时间。另外，与在接触孔的下方没有设置氧化物绝缘层的情况相比，接触孔441的深度可以较浅；因此，后来形成的位于与接触孔441重叠的区域中的透光导电膜的覆盖性可以是良好的。另外，在此蚀刻中还形成到达栅电极层421b的接触孔。可以通过喷墨法来形成用于形成到达漏电极层425b的接触孔的抗蚀剂掩模。当通过喷墨法形成抗蚀剂掩模时不需要光掩模，因此可以降低制造成本。
接着，形成透光导电膜。通过溅射法或真空蒸镀法等利用氧化铟(In2O3)或氧化铟氧化锡合金(In2O3-SnO2，缩写为ITO)等来形成透光导电膜。替代地，可以使用含有氮的Al-Zn-O类非单晶膜(即，Al-Zn-O-N类非单晶膜)、Zn-O-N类非单晶膜、或Sn-Zn-O-N类非单晶膜。注意，Al-Zn-O-N类非单晶膜中的锌的百分比(原子百分比)为小于或等于47％，并且高于该非单晶膜中的铝的百分(原子百分比)；该非单晶膜中的铝的百分比(原子百分比)高于该非单晶膜中的氮的百分比(原子百分比)。这样的材料使用盐酸类的溶液进行蚀刻。但是，由于ITO的蚀刻中容易产生残留物，因此可以使用氧化铟-氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
注意，透光导电膜中的组分的百分比的单位为原子百分比，并且通过使用电子探针X射线显微分析仪(EPMA：Electron Probe X-rayMicroAnalyzer)的分析估算组分的百分比。
接着，进行第六光刻步骤。形成抗蚀剂掩模，并通过蚀刻去除透光导电膜的不需要的部分来形成像素电极层427。然后，去除抗蚀剂掩模(参照图2E)。
通过上述步骤，使用六个掩模，可以在同一衬底上形成薄膜晶体管448和寄生电容降低的布线交叉部。设置于像素中的薄膜晶体管448是沟道保护型薄膜晶体管，其包括第一氧化物半导体层442和第二氧化物半导体层443的叠层，该叠层包括第一高电阻源区424a、第二高电阻源区424e、第一高电阻漏区424b、第二高电阻漏区424f、及沟道形成区423。因此，即使对薄膜晶体管448施加高电场，第一高电阻源区424a、第二高电阻源区424e、第一高电阻漏区424b、及第二高电阻漏区424f也作为缓冲区；因此，不受到局部性的高电场。以这样的方式，薄膜晶体管448具有提高了耐受电压的结构。
另外，可以在同一衬底上形成以栅极绝缘层402为电介质的由电容器布线层和电容器电极形成的存储电容器。通过在其中以矩阵形式布置像素的像素部中的每个像素中布置薄膜晶体管448和存储电容器，可以获得用来制造有源矩阵型显示装置的衬底之一。在本说明书中，为了方便起见将这种衬底称为有源矩阵型衬底。
另外，可以在同一衬底上设置用于驱动电路的薄膜晶体管。通过在同一衬底上提供驱动电路和像素部，可以缩短驱动电路与外部信号的连接布线，从而可以实现半导体装置的小型化、低成本化。
在图1B所示的用于像素的薄膜晶体管448中，第一氧化物半导体层442和第二氧化物半导体层443的叠层设置有区域424c和区域424d，其与氧化物绝缘层426b重叠，并且位于第一氧化物半导体层442和第二氧化物半导体层443的叠层的周缘部。作为第一氧化物半导体层442及第二氧化物半导体层443的叠层的周缘部的区域424c和区域424d，以及沟道形成区423，处于氧过剩状态。通过区域424c和区域424d，当第一氧化物半导体层442和第二氧化物半导体层443的叠层与具有与氧化物半导体层不同的电位的布线被布置为彼此接近时，可以实现泄漏电流和寄生电容的降低。
提供氧化物绝缘层426b以覆盖其导电性比第二氧化物半导体层443的导电性高的第一氧化物半导体层442的侧表面，从而防止源电极层和漏电极层之间的短路。
就高集成化而言，特别在驱动电路中，优选以其间距离小地布置多个布线和多个氧化物半导体层。在这样的驱动电路中，通过使氧化物半导体层与氧化物绝缘层426b重叠，有效地设置区域424c及区域424d，以便降低泄漏电流和寄生电容。另外，当串联或并联布置多个薄膜晶体管时，在多个薄膜晶体管当中，在一个岛状物中形成氧化物半导体层，并使氧化物半导体层与氧化物绝缘层426b重叠，由此形成元件隔离。因此，与氧化物绝缘层426b重叠的区域为元件隔离区域。通过上述方法，可以在小的面积中设置多个薄膜晶体管，从而可以高度集成驱动电路。
实施方式2
在本实施方式中，将说明使用实施方式1所示的薄膜晶体管来在一个衬底上形成像素部和驱动电路来制造有源矩阵型液晶显示装置的示例。
图3A示出有源矩阵衬底的截面结构的示例。
在实施方式1中示出像素部中的薄膜晶体管及布线交叉部，而在本实施方式中示出驱动电路部的薄膜晶体管、存储电容器、栅极布线、源极布线的端子部以及该薄膜晶体管和布线交叉部。电容器、栅极布线、源极布线的端子部可以通过与实施方式1所示的制造工艺相同的工艺形成。另外，在像素部中的作为显示区的部分中，栅极布线、源极布线及电容器布线层都利用透光导电膜形成，以实现高开口率。
在图3A中，与像素电极层227电连接的薄膜晶体管220是沟道保护型薄膜晶体管，并且设置在像素部中。在本实施方式中，使用具有与实施方式1的薄膜晶体管448相同的结构的晶体管。另外，薄膜晶体管220的栅电极层的在沟道方向上的宽度小于薄膜晶体管220的氧化物半导体层的在沟道方向上的宽度。
利用与薄膜晶体管220的栅电极层相同的透光导电材料和步骤形成的电容器布线层230与电容器电极231重叠，而作为电介质的栅极绝缘层202插入在二者之间，从而形成存储电容器。注意，电容器电极231利用与薄膜晶体管220的源电极层和漏电极层相同的透光材料和相同的形成步骤形成。因为存储电容器以及薄膜晶体管220具有透光性，所以可以提高开口率。
从提高开口率的观点而言，存储电容器的透光性是重要的。尤其是对于10英寸或更小的小型液晶显示面板，即使在例如通过增加栅极布线的数量等来实现显示图像的更高分辨率而减小像素尺寸时，也可以实现高开口率。另外，通过对薄膜晶体管220及存储电容器中的部件使用透光膜，实现了宽的视角，从而使得即使将一个像素分为多个子像素时也可以实现高开口率。也即，即使在设置高密度的薄膜晶体管群组时，也可以保持高开口率，并且显示区可以具有足够的面积。例如，当一个像素具有2至4个子像素及存储电容器时，存储电容器以及薄膜晶体管具有透光性，从而可以提高开口率。
注意，存储电容器设置在像素电极层227的下方，并且电容器电极231电连接到像素电极层227。
在本实施方式中示出了使用电容器电极231及电容器布线层230形成存储电容器的例子，但是对形成存储电容器的结构没有特别的限制。例如，也可以以如下方式形成存储电容器而不设置电容器布线层：使像素电极层与相邻像素的栅极布线重叠，而平坦化绝缘层、保护绝缘层及栅极绝缘层插入在二者之间。
在图3A中，存储电容器在电容器布线层和电容器电极之间仅包括栅极绝缘层202，从而形成大电容，而布线交叉部在和在栅电极层421b上方形成的布线之间包括栅极绝缘层202和氧化物绝缘层266b以使得降低寄生电容。在存储电容器中，为了在电容器布线层和电容器电极之间仅设置栅极绝缘层202，选择栅极绝缘层的蚀刻条件或材料以使得用于去除氧化物绝缘层266b的蚀刻仅允许留下栅极绝缘层202。在本实施方式中，因为氧化物绝缘层266b是通过溅射法形成的氧化硅膜，且栅极绝缘层202是通过等离子CVD法形成的氮化硅膜，所以可以实现选择性的去除。注意，当使用导致氧化物绝缘层266b和栅极绝缘层202在相同的条件下被去除的材料时，优选将厚度设置为使得即使栅极绝缘层的厚度被部分地减小也有至少一部分栅极绝缘层可以剩余并而形成电容器。因为为了在存储电容器中形成大电容，优选减小栅极绝缘层的厚度，所以也可以在用于去除氧化物绝缘层266b的蚀刻期间使电容器布线上方的栅极绝缘层的部分的厚度减小。
薄膜晶体管260是沟道保护型的薄膜晶体管，且设置在驱动电路中。薄膜晶体管260的沟道长度L比薄膜晶体管220短，以实现更高的操作速度。优选将设置在驱动电路中的沟道保护型薄膜晶体管的沟道长度L设定为0.1μm至2μm。薄膜晶体管260的栅电极层261的在沟道长度方向上的宽度大于薄膜晶体管260的氧化物半导体层的在沟道长度方向上的宽度。栅电极层261的端面以栅极绝缘层202及氧化物绝缘层266b出入在其间的方式与源电极层265a和漏电极层265b重叠。
此外，薄膜晶体管260的氧化物半导体层利用第一氧化物半导体层的单层形成，以便比薄膜晶体管220的薄，从而增加薄膜晶体管260的操作速度。当薄膜晶体管260的氧化物半导体层为单层时，由于对金属薄膜进行选择性的蚀刻，所以与薄膜晶体管260的氧化物半导体层为叠层的情况相比，光掩模的数量增加一个。
薄膜晶体管260在具有绝缘表面的衬底200上包括栅电极层261、栅极绝缘层202、氧化物半导体层、源电极层265a及漏电极层265b，该氧化物半导体层至少具有沟道形成区263、高电阻源区264a及高电阻漏区264b。另外，还设置有与沟道形成区263接触的氧化物绝缘层266a。
驱动电路中的薄膜晶体管260的栅电极层可以电连接到设置在氧化物半导体层的上方的导电层267。在这种情况下，使用与用于电连接薄膜晶体管220的漏电极层与像素电极层227的接触孔相同的光掩模，来选择性地蚀刻平坦化绝缘层204、保护绝缘层203、氧化物绝缘层266b、栅极绝缘层202，从而形成接触孔。通过该接触孔使导电层267与驱动电路中的薄膜晶体管260的栅电极层261电连接。
对于保护绝缘层203，使用无机绝缘膜，诸如氮化硅膜、氮化铝膜、氮氧化硅膜、氧氮化铝膜、或氧化铝等。在本实施方式中，使用氮化硅膜。
在薄膜晶体管260中，栅电极层261的宽度大于氧化物半导体层的宽度。氧化物绝缘层266b与氧化物半导体层的周缘部重叠，并且也与栅电极层261重叠。氧化物绝缘层266b起增加漏电极层265b和栅电极层261之间的间隔并降低形成在漏电极层265b和栅电极层261之间的寄生电容的作用。与氧化物绝缘层266b重叠的氧化物半导体层中的区域264c和区域264d如同沟道形成区域263那样处于氧过剩状态，并且降低了漏电流还降低了寄生电容。
由于在液晶显示面板的尺寸超过10英寸以及被设置为60英寸或更大、120英寸的情况下，透光布线的电阻可能成为问题，因此优选地，栅极布线的一部分采用金属布线制成来降低布线电阻。例如，如图3A所示，源电极层265a及漏电极层265b采用Ti等的金属布线(金属电极)形成。
在此情况下，在经过脱水化或脱氢化的氧化物半导体层上与其接触地形成由Ti等的金属电极形成的源电极层或漏电极层，形成与源电极层重叠的高电阻源区和与漏电极层重叠的高电阻漏区，并且高电阻源区和高电阻漏区之间的区域作为沟道形成区。
另外，为了降低布线电阻，如图3A那样在源电极层265a及漏电极层265b上形成使用更低电阻的金属电极形成的辅助电极层268a、268b。在此情况下，由于也形成了金属布线(金属电极)，因此与实施方式1中相比，光掩模的数目进一步增加一个。
通过层叠透光导电膜及金属导电膜并通过光刻步骤选择性地进行蚀刻来形成源电极层265a、漏电极层265b、辅助电极层268a和268b、以及薄膜晶体管220的源电极层及漏电极层。去除薄膜晶体管220的源电极层和漏电极层上的金属导电膜。
注意，当对金属导电膜进行蚀刻时，适当地调节相应地材料及蚀刻条件，以便不去除薄膜晶体管220的源电极及漏电极。
例如，为了选择性地蚀刻金属导电膜，使用碱性蚀刻剂。作为金属导电膜的材料，可以举出选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、包含上述元素的合金、组合上述元素中的某些元素的合金膜等。另外，金属导电膜可以具有单层结构或两层或更多层的叠层结构。例如，可以举出：包含硅的铝膜的单层结构；在铝膜上层叠钛膜的两层结构；钛膜、铝膜、钛膜顺序层叠的三层结构等。替代地，可以使用铝和选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、Sc(钪)中的一个或多个元素的组合的膜、合金膜或氮化膜。
设置在氧化物半导体层和由金属材料形成的辅助电极层268a之间的漏电极层265a还用作低电阻漏区(也称为LRN区或LRD区)。当采用具有氧化物半导体层、低电阻漏区、和作为金属电极的辅助电极层268的结构时，可以提高晶体管的耐受电压。具体而言，优选低电阻漏区的载流子浓度大于高电阻漏区(HRD区)的载流子浓度，并且优选在1×1020/cm3至1×1021/cm3的范围内。
根据像素密度设置多个栅极布线、源极布线及电容器布线层。另外，在端子部中，布置多个处于与栅极布线相同电位的第一端子电极、多个处于与源极布线相同电位的第二端子电极、多个处于与电容器布线层相同电位的第三端子等。各端子电极的数量可以是由实施者适当决定的任意数量。
在端子部中，可以使用与像素电极层227相同的透光材料形成处于与栅极布线相同电位的第一端子电极。第一端子电极通过到达栅极布线的接触孔与栅极布线电连接。使用与用来使薄膜晶体管220的漏电极层和像素电极层227电连接的接触孔相同的光掩模，来对平坦化绝缘层204、保护绝缘层203、氧化物绝缘层266b、以及栅极绝缘层202进行选择性蚀刻，以此方式形成到达栅极布线的接触孔。
可以使用与像素电极层227相同的透光材料形成端子部中的处于与源极布线254及辅助布线269相同电位的第二端子电极255。第二端子电极255通过到达源极布线254的接触孔与源极布线254电连接。源极布线是使用与薄膜晶体管260的源电极层265a相同的材料及步骤形成的金属布线，且处于与源电极层265a相同的电位。另一方面，辅助布线269是使用其电阻比源极布线254低的金属材料形成的金属布线。辅助布线269通过采用与辅助电极层268a、268b相同的材料及步骤形成，并处于与辅助电极层268a、268b相同的电位。
使用与像素电极层227相同的透光材料形成处于与电容器布线层230相同电位的第三端子电极。可以使用与用来使电容器电极231和像素电极层227电连接的接触孔相同的光掩模及步骤来形成到达电容器布线层230的接触孔。
当制造有源矩阵型液晶显示装置时，将有源矩阵衬底和设置有对置电极的对置衬底固定而液晶层在源矩阵衬底和对置衬底之间。注意，与为对置衬底提供的对置电极电连接的公共电极设置在有源矩阵衬底上，并且在端子部设置与公共电极电连接的第四端子电极。该第四端子电极是用于将公共电极设定在固定电位(例如GND或0V等)的端子。可以使用与像素电极层227相同的透光材料形成第四端子电极。
当使用相同的材料来形成栅电极层、源电极层、漏电极层、像素电极层、其他电极层及其他布线层时，可以使用共同的溅射靶或共同的制造装置。因此，降低了这些层的材料成本及在蚀刻时使用的蚀刻剂(或蚀刻气体)成本，结果缩减了制造成本。
在图3A的结构中，当将感光树脂材料用于平坦化绝缘层204时，可以省略形成抗蚀剂掩模的步骤。
图3B示出与图3A的截面结构部分不同的截面结构。图3B与图3A相比除了在端子部中不存在平坦化绝缘层204以及驱动电路中的薄膜晶体管的结构不同之外，其他是相同的。因此，使用相同的附图标记表示图3A和3B共同的部件，并且对其不再详细说明。在图3B中，设置使用金属布线的薄膜晶体管270。还使用与金属布线相同的材料及步骤形成端子电极。
在图3B的结构中，作为平坦化绝缘层204使用感光树脂材料，并省略了形成抗蚀剂掩模的步骤。因此，可以不使用抗蚀剂掩模地形成在端子部中不存在平坦化绝缘层204的结构。当在端子部不设置平坦化绝缘层204时，可以容易地获得到FPC的良好的连接。
薄膜晶体管270在具有绝缘表面的衬底200上包括：栅电极层271；栅极绝缘层202；至少具有沟道形成区273、高电阻源区274a及高电阻漏区274b的氧化物半导体层；源电极层275a；以及漏电极层275b。此外，还设置有与沟道形成区273接触的氧化物绝缘层276a。注意，在薄膜晶体管270的氧化物半导体层中，与氧化物绝缘层276a、276b接触且重叠的区域被称为第一区。此外，在薄膜晶体管270的氧化物半导体层中，与源电极层475a及漏电极层475b接触且重叠的区域被称为第二区。
氧化物半导体层中的与氧化物绝缘层276b重叠的区域274c、区域274d如同沟道形成区273一样处于氧过剩状态，并且具有减少泄漏电流及寄生电容的作用。氧化物半导体层中的与保护绝缘层203接触的区域274e设置在沟道形成区273和高电阻源区274a之间。氧化物半导体层中的与保护绝缘层203接触的区域274f设置在沟道形成区273和高电阻漏区274b之间。注意，在薄膜晶体管270中的氧化物半导体层中，与保护绝缘层203接触且重叠的区域被称为第三区。氧化物半导体层中的与保护绝缘层203接触的区域274e和区域274f使得能够减小截止电流。
在沟道保护型薄膜晶体管中，当在具有小的宽度(该宽度被减小以缩短沟道形成区的沟道长度L)的氧化物绝缘体层上设置源电极层及漏电极层时，在氧化物绝缘层上可能发生短路。因此，源电极层275a及漏电极层275b被设置为使得源电极层275a及漏电极层275b的端部远离具有小的宽度的氧化物绝缘层276a。
驱动电路中的薄膜晶体管270的栅电极层可以与设置在氧化物半导体层上方的导电层277电连接。
端子部中的处于与源极布线256相同电位的第二端子电极257可以利用与像素电极层227相同的透光材料形成。源极布线是金属布线，其使用与薄膜晶体管270的源电极层275a相同的材料及步骤形成，并且处于与源电极层275a相同的电位。
由于薄膜晶体管容易因静电等损坏，因此优选在与像素部或驱动电路同一衬底上设置保护电路。优选以包含氧化物半导体层的非线性元件形成保护电路。例如，将保护电路设置在像素部与扫描线输入端子及信号线输入端子之间。在本实施方式中，设置多个保护电路以便防止因静电等而导致的浪涌电压被施加于扫描线、信号线及电容器总线时像素晶体管等的损坏。因此，将保护电路形成为当浪涌电压被施加到该保护电路时将电荷释放到公共布线。此外，保护电路包括彼此并行布置的非线性元件，而扫描线位于其间。非线性元件包括诸如二极管的二端元件或诸如晶体管的三端元件形成。例如，非线性元件也可以通过与像素部中的薄膜晶体管220相同的步骤形成，并且可以通过将使非线性元件的栅极端与漏极端连接来使其具有与二极管相同的特性。
可以通过省略形成平坦化绝缘层204的步骤来采用不设置平坦化绝缘层204的结构。在此情况下，导电层267、导电层277、像素电极层227、以及第二端子电极255和257设置在保护绝缘层203上且与保护绝缘层203接触。
本实施方式可以与实施方式1适当地组合。
实施方式3
在本实施方式中，描述了设置在与薄膜晶体管同一衬底上的端子部的结构的示例。尽管实施方式2中示出源极布线的端子部的示例，但是本实施方式图示了具有与实施方式2中所描述的端子部不同的源极布线的端子部以及栅极布线的端子部。注意，在图4A1至4B2中，使用与图3A或3B相同的附图标记表示相同的部件。
图4A1、图4A2分别图示栅极布线端子部的截面图及俯视图。图4A1是沿着图4A2中的C1-C2线的截面图。在图4A1中，形成在保护绝缘层203上的透明导电层225是用作输入端子的连接用端子电极。另外，在图4A1的端子部中，利用与栅电极层421b相同的材料形成的第一端子221、利用与源极布线相同的材料形成的连接电极层223、使用其电阻比连接电极层223低的金属电极材料形成的辅助电极层228以栅极绝缘层202插入在其间的方式彼此重叠，且通过透明导电层225彼此电连接。在采用图3B所示的结构时，连接电极层223可以使用金属布线材料形成。
图4B1及图4B2分别示出与图3B所示的源极布线端子部不同的源极布线端子部的截面图及俯视图。图4B1是沿着图4B2中的C3-C4线的截面图。在图4B1中，形成在保护绝缘层203上的透明导电层225是用作输入端子的连接用端子电极。此外，在图4B1的端子部中，利用与栅极布线相同的材料形成的电极层226位于与源极布线电连接的第二端子222的下方且与之重叠，而栅极绝缘层202插入在二者之间。电极层226不与第二端子222电连接。当电极层226的电位被设定为与第二端子222不同的电位(例如，浮置、GND、或0V等)时，可以形成用于防止噪声或静电的电容器。在第二端子222上层叠有使用其电阻比第二端子222低的金属电极材料形成的辅助电极层229，并且辅助电极层229与透明导电层225电连接而保护绝缘层203插入其间。另外，当采用图3B所示的结构时，对于第二端子222可以使用金属布线材料。
根据像素密度设置多个栅极布线、源极布线及电容器布线。在端子部中，布置多个处于与栅极布线相同电位的第一端子、多个处于与源极布线相同电位的第二端子、多个处于与电容器布线相同电位的第三端子等。各端子电极的数量可以是由实施者适当地决定的任意数量。
本实施方式可以与实施方式1或实施方式2适当组合。
实施方式4
在此实施方式中，提供了对如下的液晶显示装置的说明，在该液晶显示装置中，液晶层密封在第一衬底和第二衬底之间，并且在第一衬底上形成与设置在第二衬底的对置电极电连接的公共连接部。注意，在第一衬底上形成有用作开关元件的薄膜晶体管，并且通过与像素部中的开关元件的工艺制造公共连接部，从而可以在不使工艺复杂的情况下获得公共连接部。
公共连接部设置在与用于接合第一衬底和第二衬底的密封剂重叠的位置，且通过包含在密封剂中的导电粒子与对置电极电连接。或者，公共连接部设置在不与密封剂重叠的位置(像素部除外)，并且将包含导电粒子的膏剂与密封剂分开提供以便与公共连接部重叠，从而使公共连接部与对置电极电连接。
图5A是其中薄膜晶体管和公共连接部形成在一个衬底上的半导体装置的截面图。
在图5A中，与像素电极层227电连接的薄膜晶体管220是沟道保护型薄膜晶体管，并且设置在像素部中。在本实施方式中，该薄膜晶体管220采用与实施方式1的薄膜晶体管448相同的结构。
图5B是示出公共连接部的俯视图的示例的图，附图中的虚线C5-C6对应于于图5A的公共连接部的截面。注意，在图5B中，使用相同的附图标记来表示与图5A相同的部件。
公共电位线205设置在栅极绝缘层202上并利用与像素部的像素电极层227相同的材料及步骤形成。
此外，公共电位线205被覆盖以保护绝缘层203。保护绝缘层203具有多个与公共电位线205重叠开口部。该开口部通过与将薄膜晶体管220的漏电极层和像素电极层227连接的接触孔相同的步骤形成。
注意，由于面积上大不相同，因此这里在像素部中的接触孔和公共连接部的开口部之间进行了区分。另外，在图5A中，像素部和公共连接部不是以相同的比例来图示的。例如，公共连接部中的虚线C5-C6的长度为500μm左右，而薄膜晶体管的宽度小于50μm；因此，公共连接部实际上面积是薄膜晶体管10倍或更大。然而，为了简明起见，在图5A中以不同的比例示出了像素部和公共连接部。
公共电极层206设置在保护绝缘层203上，并使用与像素部的像素电极层227相同的材料及步骤形成。注意，在公共电位线205上形成有由采用与辅助电极层相同的材料及步骤形成的金属布线形成的辅助布线210。
以此方式，以与像素部中的开关元件相同的步骤制造公共连接部。
使用密封剂固定设置有像素部和公共连接部的第一衬底和具有对置电极的第二衬底。
当使密封剂包含导电粒子时，使该对衬底对准以使得密封剂和公共连接部重叠。例如，在小型的液晶面板中，将两个公共连接部布置为以便在像素部的对角等处与密封剂重叠。在大型的液晶面板中，布置四个或更多个公共连接部以与密封剂重叠。
注意，公共电极层206是与包含在密封剂中的导电粒子接触的电极，并与第二衬底的对置电极电连接。
当使用液晶注入法时，在使用密封剂固定该对衬底之后，将液晶注入到该对衬底之间。替代地，当使用液晶滴落法时，在第二衬底或第一衬底上涂绘密封剂，将液晶滴落其上，然若在降低得压力下对该对衬底进行接合。
在本实施方式中，描述了与对置电极电连接的公共连接部的例子，但是并不局限于此，还可以将公共连接部用作与任何其他布线或与外部连接端子等连接的连接部。
图5C示出部分不同于图5A的截面结构。图5C的结构与图5A相比基本相同，除了提供了与公共电极层206重叠的第一氧化物半导体层和第二氧化物半导体层的叠层及覆盖端部的氧化物绝缘层，以及将金属布线用作公共电位线之外。因此，使用相同的附图标记表示相同的部分并且将省略对相同的部分的详细说明。
第一氧化物半导体层207a和第二氧化物半导体层207b的叠层设置在栅极绝缘层202上，且采用与薄膜晶体管220中层叠的第一氧化物半导体层和第二氧化物半导体层相同的材料及工艺形成。此外，形成覆盖第一氧化物半导体层207a和第二氧化物半导体层207b的叠层的氧化物绝缘层208。在第一氧化物半导体层207a和第二氧化物半导体层207b的叠层上形成利用金属布线形成的公共电位线209。该公共电位线209如实施方式2的图3B所示那样，通过采用与驱动电路的薄膜晶体管的源电极层和漏电极层相同的工艺形成。
公共电位线209被覆盖有保护绝缘层203。保护绝缘层203在与公共电位线209重叠的位置具有多个开口部。该开口部通过与用于薄膜晶体管220的漏电极层和像素电极层227之间的连接的接触孔相同的工艺形成。
公共电极层206设置在保护绝缘层203上，且采用与像素部的像素电极层227相同的材料及工艺形成。
以这样的方式，可以采用与像素部中的开关元件相同的工艺制造公共连接部，并且可以将金属布线用作公共电位线，从而降低了布线电阻。
本实施方式可以与实施方式1至3中任一个自由地组合。
实施方式5
实施方式1或实施方式2示出了栅极绝缘层具有单层结构的例子。在本实施方式中，将示出叠层结构的例子。注意，在图6A和6B中，以相同的附图标记表示与图3A或3B相同的部分。
图6A示出了设置在像素中的沟道保护型薄膜晶体管280。薄膜晶体管280是具有以两层形成的栅极绝缘层且以两层形成的氧化物半导体层的薄膜晶体管的例子。此外，薄膜晶体管260是设置在驱动电路中的沟道保护型薄膜晶体管，并且是具有以两层形成的栅极绝缘层且以单层形成的氧化物半导体层的薄膜晶体管的例子。注意，图3A所示的薄膜晶体管260和该薄膜晶体管260是相同的，所以在此省略其说明。
在本实施方式中，栅极绝缘层具有厚度为50nm至200nm的第一栅极绝缘层282a和厚度为50nm至300nm的第二栅极绝缘层282b的叠层结构。作为第一栅极绝缘层282a，使用厚度为100nm的氮化硅膜或氮氧化硅膜。作为第二栅极绝缘层282b，使用厚度为100nm的氧化硅膜。
在薄膜晶体管280中，在具有绝缘表面的衬底上包括：栅电极层281；第一栅极绝缘层282a；第二栅极绝缘层282b；至少具有沟道形成区283、第一高电阻源区284a及第二高电阻源区284e、第一高电阻漏区284b、及第二高电阻漏区284f的叠层的氧化物半导体层；源电极层285a；以及漏电极层285b。此外，与沟道形成区283接触地设置氧化物绝缘层286a的叠层。此外，像素电极层227与漏电极层285b电连接。
注意，存储电容器设置在像素电极层227的下方，且电容器电极231与像素电极层227电连接。
在本实施方式中，使用电容器电极231及电容器布线层230形成存储电容器。
在图6A中，存储电容器在电容器布线和电容器电极之间只包括栅极绝缘层，以便具有大的电容。
在本实施方式中，作为例子，使用通过溅射法获得的氧化硅膜形成氧化物绝缘层286b，并且当去除与电容器布线层230重叠的氧化物绝缘层的叠层时，将利用氧化硅膜形成的第二栅极绝缘层蚀刻得较薄，从而形成第三栅极绝缘层282c。注意，第一栅极绝缘层282a利用氮化硅膜或氮氧化硅膜形成，并用作蚀刻停止层用以防止对栅电极层或衬底的蚀刻损伤。
当第三栅极绝缘层282c厚度小时，可以增大存储电容。
图6B示出其部分不同于图6A的截面结构。图6B示出设置在像素中的沟道保护型薄膜晶体管290。薄膜晶体管290是具有以两层形成的栅极绝缘层且以第一氧化物半导体层和第二氧化物半导体层形成的氧化物半导体层的薄膜晶体管的示例。注意，除了不设置辅助电极层268a、268b之外，图6B所示的薄膜晶体管289和图3A所示的薄膜晶体管260基本相同；所以在此省略其说明。至于薄膜晶体管289，也可以在驱动电路中采用其中不设置辅助电极层但形成源电极层及漏电极层的结构。
在图6B所示的薄膜晶体管290中，栅极绝缘层具有厚度为50nm至200nm的第一栅极绝缘层292a和厚度为1nm至50nm的第二栅极绝缘层292b的叠层结构。作为第一栅极绝缘层292a，使用厚度为100nm的氧化硅膜。作为第二栅极绝缘层292b，使用厚度为10nm的氮化硅膜或氮氧化硅膜。
薄膜晶体管290在具有绝缘表面的衬底200上包括：栅电极层271；第一栅极绝缘层292a；第二栅极绝缘层292b；第一氧化物半导体层和第二氧化物半导体层的叠层，其至少具有沟道形成区293、第一高电阻源区294a、第二高电阻源区294g、第一高电阻漏区294b、以及第二高电阻漏区294h；源电极层295a；以及漏电极层295b。此外，设置与沟道形成区293接触的氧化物绝缘层296a。
另外，第一氧化物半导体层和第二氧化物半导体层的叠层的与氧化物绝缘层296b重叠的区域294c、区域294d处于与沟道形成区293相同的氧过剩状态，并且具有降低泄漏电流或寄生电容的功能。另外，第一氧化物半导体层和第二氧化物半导体层的叠层的与保护绝缘层203接触的区域294e设置在沟道形成区293与第一高电阻源区294a(及第二高电阻源区294g)之间。第一氧化物半导体层和第二氧化物半导体层的叠层的与保护绝缘层203接触的区域294f设置在沟道形成区293与第一高电阻漏区294b(及第二高电阻源区294h)之间。通过利用第一氧化物半导体层和第二氧化物半导体层的叠层的与保护绝缘层203接触的区域294e及区域294f，可以降低截止电流。
氧化物半导体层的区域294e、区域294f还与利用氮化硅膜或氮氧化硅膜形成的第二栅极绝缘层292b接触。保护绝缘层203利用不包含诸如水分、OH-等的杂质且阻挡上述杂质从外部侵入的无机绝缘膜形成，所述无机绝缘膜诸如氧化硅膜、氮化铝膜、氮氧化硅膜、或氧氮化铝膜等。
在本实施方式中，作为例子，氧化物绝缘层296b使用通过溅射法获得的氧化硅膜，并且当去除与电容器布线层230重叠的氧化物绝缘层时，将使用氮化硅膜或氮氧化硅膜形成的第二栅极绝缘层用作蚀刻停止层来对氧化物绝缘层进行蚀刻。
在沟道保护型薄膜晶体管中，当减小氧化物绝缘层的宽度以使得减小沟道形成区的沟道长度L，并且在宽度小的氧化物绝缘层上设置源电极层及漏电极层时，有可能在氧化物绝缘层上产生短路。因此，源电极层295a及漏电极层295b被设置为使得其端部远离宽度小的氧化物绝缘层296a。
本实施方式可以与实施方式1至4中任一个自由地组合。
实施方式6
在本实施方式中，将参考图7A至7C以及图8A至8E说明其制造工艺与实施方式1部分不同的薄膜晶体管的例子。图7A至7C以及图8A至8E除了部分工艺之外与图1A至1C以及图2A至2E相同。因此，使用相同的附图标记表示相同的部分，并且省略了对相同部分的详细说明。
首先，根据实施方式1在衬底上形成栅电极层、栅极绝缘层、金属薄膜及氧化物半导体膜。然后，根据实施方式1形成岛状的第一氧化物半导体层442和岛状的第二氧化物半导体层443。
接着，进行氧化物半导体层的脱水化和脱氢化。将用于脱水化和脱氢化的第一加热处理的温度设定为高于或等于400℃且低于衬底的应变点，优选设定为425℃或更高。注意，当加热处理的温度为425℃或更高时，加热处理时间为1小时或更短，而当加热处理的温度低于425℃时，加热处理时间被设置为长于1小时。在此实施方式中，将衬底引入作为加热处理装置中之一种的电炉中，并在氮气氛下对氧化物半导体层进行加热处理。然后，氧化物半导体层不暴露于大气，这防止水、氢再混入氧化物半导体层，从而获得氧化物半导体层。然后，在同一炉中引入高纯度的氧气体、高纯度的N2O气体或超干燥空气(露点为-40℃或更低，优选为-60℃或更低)来进行冷却。优选地，氧气体或N2O气体不包含水、氢等。替代地，引入到加热处理装置的氧气体或N2O气体的纯度为6N(99.9999％)或更高，优选为7N(99.99999％)或更高(也就是说，氧气体或N2O气体中的杂质浓度为1ppm或更低，优选为0.1ppm或更低)。
此外，在用于脱水化和脱氢化的第一加热处理之后，可以在氧气体或N2O气体气氛下以200℃至400℃，优选以200℃至300℃的温度，进行加热处理。
替代地，可以在将其加工成岛状的氧化物半导体层之前对氧化物半导体膜进行第一氧化物半导体层442及第二氧化物半导体层443的第一加热处理。在此情况下，在第一加热处理之后，从加热装置取出衬底并对其进行光刻步骤。
通过上述工艺，使第一氧化物半导体层442及第二氧化物半导体层443处于氧过剩的状态；因而，形成了高电阻(即，i型)氧化物半导体膜。
接着，通过溅射法在栅极绝缘层402及第二氧化物半导体层443上形成氧化物绝缘膜(参照图8A)。
接着，通过第三光刻步骤形成抗蚀剂掩模，并且通过选择性蚀刻来形成氧化物绝缘层426a、426b。然后，去除抗蚀剂掩模(参照图8B)。
接着，在栅极绝缘层402、氧化物绝缘层426a和426b、及第二氧化物半导体层443上形成透光导电膜。然后，通过第四光刻步骤形成抗蚀剂掩模，并通过选择性蚀刻来形成源电极层425a及漏电极层425b(参照图8C)。
接着，为了减小薄膜晶体管的电特性的变化，可以在惰性气体气氛下或氮气体气氛下进行加热处理(优选以高于或等于150℃且低于350℃地温度)。例如，在氮气气氛下以250℃进行加热处理1小时。
接着，在氧化物绝缘层426a和426b、源电极层425a、漏电极层425b上形成保护绝缘层403。
接着，在保护绝缘层403上形成平坦化绝缘层404。
接着，进行第五光刻步骤。形成抗蚀剂掩模，并对平坦化绝缘层404及保护绝缘层403进行蚀刻，以使得形成到达漏电极层425b的接触孔441。然后，去除抗蚀剂掩模(参照图8D)。
接着，形成透光导电膜。
接着，进行第六光刻步骤。形成抗蚀剂掩模，并通过蚀刻去除不需要的部分，从而形成像素电极层427。然后，去除抗蚀剂掩模(参照图8E)。
通过上述步骤，可以使用六个掩模在同一衬底上形成薄膜晶体管420和寄生电容减小了的布线交叉部。
用于像素的薄膜晶体管420是包括第一氧化物半导体层442和第二氧化物半导体层443的叠层的沟道保护型薄膜晶体管，所述叠层包含沟道形成区。
此外，图7A是设置在像素中的沟道保护型薄膜晶体管420的平面图，而图7B是沿着图7A的线D7-D8和线D11-D12的截面图。图7C是沿着图7A的线D9-D10的截面图。注意，图8E与图7B相同。
本实施方式可以与实施方式1至5中任一个自由地组合。
实施方式7
在本实施方式中，将参考图9A及图9B说明与实施方式2不同的存储电容器的结构的例子。除了存储电容器的结构不同之外，图9A与图3A相同。因此，使用相同的附图标记表示相同的部分，并省略对相同部分的详细说明。注意，图9A示出像素部中的薄膜晶体管220和存储电容器的截面结构。
图9A示出如下的示例，其中：使用保护绝缘层203及平坦化绝缘层204作为电介质，通过像素电极层227和与该像素电极层227重叠的电容器布线层250来形成存储电容器。电容器布线层250采用与像素部中的薄膜晶体管220的源电极层相同的透光材料及相同的步骤形成；因此，将电容器布线层250设置为不与薄膜晶体管220的源极布线层重叠。
在图9A所示的存储电容器中，电极对和电介质具有透光性，因而整个存储电容器具有透光性。
图9B示出与图9A结构不同的存储电容器的例子。除了存储电容器的结构不同以外，图9B与图3A也是相同的。因此，使用同样的附图标记表示相同的部分，并省略对相同部分的详细说明。
图9B示出如下的例子，其中，将栅极绝缘层202用作电介质，通过电容器布线层230，与该电容器布线层230重叠的第一氧化物半导体层251、第二氧化物半导体层252和电容器电极231的叠层，形成存储电容器。另外，电容器电极231层叠在第一氧化物半导体层251和第二氧化物半导体层252的叠层上且与该叠层接触，并用作存储电容器的一个电极。注意，第一氧化物半导体层251及第二氧化物半导体层252的叠层可以使用与薄膜晶体管220中的第一氧化物半导体层及第二氧化物半导体层的叠层相同的透光材料和相同的步骤形成。电容器布线层230使用与薄膜晶体管220的栅电极层相同的透光材料和相同的步骤形成；因此，将电容器布线层230设置为不与薄膜晶体管220的栅极布线层重叠。另外，电容器电极231电连接到像素电极层227。
此外，在图9B所示的存储电容器中，电极对和电介质具有透光性，因而整个存储电容器具有透光性。
图9A和9B所示的存储电容器具有透光性，并且通过例如增加栅极布线的数目等，实现了显示图像的高分辨率。因此，即使在像素尺寸减小时，也可以获得充分的电容和高的开口率。
本实施方式可以与其他实施方式自由组合。
实施方式8
在本实施方式中，下面将说明在一个衬底上至少形成驱动电路中的一些以及设置在像素部中的薄膜晶体管的例子。
根据实施方式1、2、5、6形成设置在像素部中的薄膜晶体管。因为实施方式1、2、5、6中任一所示的薄膜晶体管是n沟道型TFT，所以将驱动电路中的可以由n沟道型TFT构成的驱动电路中的某些形成在其中形成像素部中的薄膜晶体管的衬底上。
图14A示出有源矩阵型显示装置的框图的一个例子。在显示装置中在衬底5300上设置：像素部5301；第一扫描线驱动电路5302；第二扫描线驱动电路5303；信号线驱动电路5304。在像素部5301中，设置从信号线驱动电路5304延伸的多个信号线，并且设置从第一扫描线驱动电路5302及第二扫描线驱动电路5303延伸多个扫描线。注意，在扫描线与信号线的交叉区中，以矩阵布置每一具有显示元件的像素。显示装置的衬底5300通过诸如柔性印刷电路(FPC)等的连接部连接到时序控制电路5305(也称为控制器或控制IC)。
在图14A中，在其中形成像素部5301的衬底5300上形成第一扫描线驱动电路5302、第二扫描线驱动电路5303、信号线驱动电路5304。由此，减少设置在外部的驱动电路等构件的数量，从而可以实现成本的降低。另外，可以减少连接部中在布线从设置在衬底5300外部的驱动电路延伸时形成的连接的数目，并且可以提高可靠性或成品率。
注意，时序控制电路5305例如对第一扫描线驱动电路5302供应第一扫描线驱动电路用启动信号(GSP1)、扫描线驱动电路时钟信号(GCK1)。此外，时序控制电路5305例如对第二扫描线驱动电路5303供应第二扫描线驱动电路用启动信号(GSP2)(也称为启动脉冲)、扫描线驱动电路时钟信号(GCK2)。另外，时序控制电路5305对信号线驱动电路5304供应信号线驱动电路用启动信号(SSP)、信号线驱动电路时钟信号(SCLK)、视频信号数据(DATA)(也简称为视频信号)、及锁存信号(LAT)。各时钟信号可以是具有相移的多个时钟信号，或者可以与通过使时钟信号反转而获得的信号(CKB)一起供应。注意，可以省略第一扫描线驱动电路5302和第二扫描线驱动电路5303中的一方。
图14B示出如下的结构，其中：在其中形成像素部5301的衬底5300上形成驱动频率较低的电路(例如，第一扫描线驱动电路5302、第二扫描线驱动电路5303)，并且在与其中形成像素部5301的衬底5300不同的衬底上形成信号线驱动电路5304。通过该结构，可以通过其场效应迁移率低于包含单晶半导体的晶体管的场效应迁移率的薄膜晶体管构成形成在衬底5300上的驱动电路。从而，可以实现显示装置的大型化、成本的降低或成品率的提高等。
实施方式1、2、5、6中的薄膜晶体管是n沟道型TFT。图15A和图15B示出由n沟道型TFT构成的信号线驱动电路的结构和操作的例子。
信号线驱动电路具有移位寄存器5601及开关电路部5602。开关电路部5602具有多个开关电路5602_1至5602_N(N是自然数)。开关电路5602_1至5602_N每一具有多个薄膜晶体管5603_1至5603_k(k是自然数)。下面对薄膜晶体管5603_1至5603_k是n沟道型TFT的例子进行说明。
以开关电路5602_1为例子对信号线驱动电路中的连接关系进行说明。薄膜晶体管5603_1至5603_k的第一端子分别连接到布线5604_1至5604_k。薄膜晶体管5603_1至5603_k的第二端子分别连接到信号线S1至Sk。薄膜晶体管5603_1至5603_k的栅极连接到布线5605_1。
移位寄存器5601具有通过对布线5605_1至5605_N依次输出H电平信号(也称为H信号或处于高电源电位水平的信号)来依次选择开关电路5602_1至5602_N的功能。
开关电路5602_1具有控制布线5604_1至5604_k与信号线S1至Sk之间的电连通性(第一端子和第二端子之间的电连通性)的功能，即控制是否将布线5604_1至5604_k的电位供应到信号线S1至Sk的功能。以这样的方式，开关电路5602_1作为选择器。另外，薄膜晶体管5603_1至5603_k具有分别控制布线5604_1至5604_k与信号线S1至Sk的导通状态的功能，即将布线5604_1至5604_k的电位分别供应到信号线S1至Sk的功能。以这样的方式，薄膜晶体管5603_1至5603_k每一作为开关。
对布线5604_1至5604_k中每一个输入视频信号数据(DATA)。视频信号数据(DATA)常常是与图像信号或图像数据对应的模拟信号。
接着，参照图15B的时序图说明图15A的信号线驱动电路的操作。图15B示出信号Sout_1至Sout_N及信号Vdata_1至Vdata_k的例子。信号Sout_1至Sout_N是来自移位寄存器5601的输出信号的例子。信号Vdata_1至Vdata_k是输入到布线5604_1至5604_k的信号的例子。注意，信号线驱动电路的一个操作期间(operation period)对应于显示装置中的一个栅极选择期间。例如，一个栅极选择期间(gate selection period)被分为期间T1至期间TN。期间T1至期间TN每一个是用于将视频信号数据(DATA)写入所选择的行中的像素中的期间。
注意，有时为了简单起见，本实施方式中的附图等所示的各结构中的信号波形的畸变等被夸大地表示。因此，本实施方式并不必然限于图中所示的比例。
在期间T1至期间TN中，移位寄存器5601将H电平信号依次输出到布线5605_1至5605_N。例如，在期间T1中，移位寄存器5601将H电平信号输出到布线5605_1。然后，薄膜晶体管5603_1至5603_k导通，从而使布线5604_1至5604_k和信号线S1至Sk导通。此时，分别对布线5604_1至5604_k输入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分别通过薄膜晶体管5603_1至5603_k写入到所选择的行中的像素中的第一列至第k列像素中。以这样的方式，在期间T1至TN中，将视频信号数据(DATA)以k列顺序写入到所选择的行中的像素中。
如上所述，将视频信号数据(DATA)以多列写入像素中，从而可以减少视频信号数据(DATA)的数量或布线的数量。因此，可以减少与外部电路的连接的数目。此外，当将视频信号数据(DATA)以多列写入到像素中时，可以延长写入时间；因此可以防止视频信号数据(DATA)的写入不足。
注意，对于移位寄存器5601及开关电路部5602，可以使用由任意实施方式1、2、5、6中的薄膜晶体管构成的任何电路。在此情况下，移位寄存器5601可以仅由N沟道型晶体管或P沟道型晶体管构成。
对扫描线驱动电路的结构进行说明。扫描线驱动电路具有移位寄存器。有时扫描线驱动电路也可以另外具有电平移位器、缓冲器等。在扫描线驱动电路中，对移位寄存器输入时钟信号(CLK)及启动脉冲信号(SP)，以使得生成选择信号。所生成的选择信号在缓冲器中被缓冲并放大，并且所得到的信号被供应到对应的扫描线。扫描线连接到一行的像素中的晶体管的栅电极。由于需要将一行的像素中的晶体管同时导通，因此使用能够供应大电流的缓冲器。
将参照图16A至图16D及图17A和图17B说明用于扫描线驱动电路及/或信号线驱动电路的一部分的移位寄存器的一个实施方式。
参照图16A至图16D及图17A和图17B说明扫描线驱动电路和/或信号线驱动电路中的移位寄存器。移位寄存器具有第一脉冲输出电路10_1至第N脉冲输出电路10_N(N是大于或等于3的自然数)(参照图16A)。在图16A所示的移位寄存器中，分别从第一布线11、第二布线12、第三布线13、和第四布线14供应第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3、和第四时钟信号CK4到第一脉冲输出电路10_1至第N脉冲输出电路10_N。对第一脉冲输出电路10_1输入来自第五布线15的启动脉冲SP1(第一启动脉冲)。对第二级或后续级的第n脉冲输出电路10_n(n是大于等于2且小于等于N的自然数)，输入来自前一级的脉冲输出电路的信号(该信号被称为前级信号OUT(n-1))(n是大于等于2的自然数)。对第一脉冲输出电路10_1，输入来在后一级之后的级的第三脉冲输出电路10_3的信号。类似地，对第二级或后续级的第n脉冲输出电路10_n，输入来自后一级之后的级的第(n+2)脉冲输出电路10_(n+2)的信号(该信号被为后级信号OUT(n+2))。因此，各级的脉冲输出电路输出要输入到后级的脉冲输出电路和/或在前一级之前的级的脉冲输出电路的第一输出信号(OUT(1)(SR)至OUT(N)(SR))以及要输入到其他电路等的第二输出信号(OUT(1)至OUT(N))。注意，由于不对移位寄存器的最后两级输入后级信号OUT(n+2)，如图16A所示，所以例如可以对最后两级的脉冲数据电路输入第二启动脉冲SP2和第三启动脉冲SP3。
注意，时钟信号(CK)是以规则的间隔在H电平和L电平(也称为L信号或处于低电源电位水平的信号)之间交替的信号。在此，第一时钟信号(CK1)至第四时钟信号(CK4)依次延迟1/4周期(cycle)。在本实施方式中，利用第一时钟信号(CK1)至第四时钟信号(CK4)控制脉冲输出电路的驱动等。注意，在某些情况下，根据对其输入时钟信号的驱动电路也将时钟信号称为GCK或SCK；在下面的说明中将时钟信号称为CK。
第一输入端子21、第二输入端子22及第三输入端子23电连接到任一的第一布线11至第四布线14。例如，在图16A中的第一脉冲输出电路10_1中，第一输入端子21电连接到第一布线11，第二输入端子22电连接到第二布线12，并且第三输入端子23电连接到第三布线13。在第二脉冲输出电路10_2中，第一输入端子21电连接到第二布线12，第二输入端子22电连接到第三布线13，并且第三输入端子23电连接到第四布线14。
第一脉冲输出电路10_1至第N脉冲输出电路10_N每一个包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26、第二输出端子27(参照图16B)。在第一脉冲输出电路10_1中，对第一输入端子21输入第一时钟信号CK1，对第二输入端子22输入第二时钟信号CK2，对第三输入端子23输入第三时钟信号CK3，对第四输入端子24输入启动脉冲，对第五输入端子25输入后级信号OUT(3)，从第一输入端子26输出第一输出信号OUT(1)(SR)，从第二输出端子27输出第二输出信号OUT(1)。
在第一脉冲输出电路10_1至第N脉冲输出电路10_N中，除了具有三端的薄膜晶体管(TFT)之外，还可以使用如上述实施方式中所说明的具有四端的薄膜晶体管(TFT)。图16C示出上述实施方式中所说明的具有四端的薄膜晶体管28的符号(symbol)。图16C所示的薄膜晶体管28的符号表示上述实施方式1、2、5、6中的任一个所说明的具有四端的薄膜晶体管，并且在附图等中使用该符号。注意，在本说明书中，当薄膜晶体管具有两个栅电极而半导体层插入在其间时，将半导体层下方的栅电极称为下栅电极，而将半导体层上方的栅电极称为上栅电极。薄膜晶体管28是这样一种元件，该元件利用输入到下栅电极的第一控制信号G1及输入到上栅电极的第二控制信号G2对IN端和OUT端之间的电流进行控制。
当将氧化物半导体用于薄膜晶体管中的包括沟道形成区的半导体层时，根据制造工艺，有时阈值电压在正向或负向移动。由此，其中将氧化物半导体用于包括沟道形成区的半导体层的薄膜晶体管优选采用可以控制阈值电压的结构。通过在薄膜晶体管28的沟道形成区的上方和下方设置栅电极且栅极绝缘膜插入在上栅电极和沟道形成区之间以及下栅电极和沟道形成区之间，以及通过控制上栅电极和/或下栅电极的电位，可以将图16C所示的薄膜晶体管28的阈值电压控制为所希望的电平。
下面将参照图16D说明脉冲输出电路的具体电路结构的一个例子。
脉冲输出电路10_1具有第一晶体管31至第十三晶体管43(参照图16D)。除了第一输入端子21至第五输入端子25以及第一输出端子26、第二输出端子27以外，还从被供应第一高电源电位VDD的电源线51、被供应第二高电源电位VCC的电源线52、被供应低电源电位VSS的电源线53对第一晶体管31至第十三晶体管43供应信号或电源电位。图16D中的各电源线的电源电位的关系为：第一电源电位VDD高于或等于第二电源电位VCC，而第二电源电位VCC高于第三电源电位VSS。注意，第一时钟信号(CK1)至第四时钟信号(CK4)每一以一定的间隔在H电平和L电平之间交替；时钟信号的H电平为VDD，时钟信号的L电平为VSS。通过使电源线52的电位VCC低于电源线51的电位VDD，可以降低施加到晶体管的栅电极的电位，并且可以降低晶体管的阈值电压的偏移，且可以抑制晶体管的劣化，而对操作没有不利影响。注意，如图16D那样，作为第一晶体管31至第十三晶体管43中的第一晶体管31、第六晶体管36至第九晶体管39，优选使用图16C所示的具有四端的薄膜晶体管28。第一晶体管31、第六晶体管36至第九晶体管39需要根据栅电极的控制信号切换连接有作为源极或漏极的一个电极的节点的电位，并且通过对输入到栅电极的控制信号的快速响应(导通电流的急剧上升)，可以减少脉冲输出电路的错误操作。通过使用图16C所示的具有四端的薄膜晶体管28，可以控制阈值电压，并且可以实现进一步减少脉冲输出电路的错误操作。注意，尽管在图16D中，第一控制信号G1及第二控制信号G2是相同的控制信号，但是第一控制信号G1及第二控制信号G2也可以是不同的控制信号。
在图16D中，第一晶体管31的第一端子电连接到电源线51，第一晶体管31的第二端子电连接到第九晶体管39的第一端子，而第一晶体管31的栅电极(下栅电极及上栅电极)电连接到第四输入端子24。第二晶体管32的第一端子电连接到电源线53，第二晶体管32的第二端子电连接到第九晶体管39的第一端子，而第二晶体管32的栅电极电连接到第四晶体管34的栅电极。第三晶体管33的第一端子电连接到第一输入端子21，而第三晶体管33的第二端子电连接到第一输出端子26。第四晶体管34的第一端子电连接到电源线53，而第四晶体管34的第二端子电连接到第一输出端子26。第五晶体管35的第一端子电连接到电源线53，第五晶体管35的第二端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，而第五晶体管35的栅电极电连接到第四输入端子24。第六晶体管36的第一端子电连接到电源线52，第六晶体管36的第二端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，而第六晶体管36的栅电极(下栅电极及上栅电极)电连接到第五输入端子25。第七晶体管37的第一端子电连接到电源线52，第七晶体管37的第二端子电连接到第八晶体管38的第二端子，而第七晶体管37的栅电极(下栅电极及上栅电极)电连接到第三输入端子23。第八晶体管38的第一端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，而第八晶体管38的栅电极(下栅电极及上栅电极)电连接到第二输入端子22。第九晶体管39的第一端子电连接到第一晶体管31的第二端子及第二晶体管32的第二端子，第九晶体管39的第二端子电连接到第三晶体管33的栅电极及第十晶体管40的栅电极，而第九晶体管39的栅电极(下栅电极及上栅电极)电连接到电源线52。第十晶体管40的第一端子电连接到第一输入端子21，第十晶体管40的第二端子电连接到第二输出端子27，而第十晶体管40的栅电极电连接到第九晶体管39的第二端子。第十一晶体管41的第一端子电连接到电源线53，第十一晶体管41的第二端子电连接到第二输出端子27，而第十一晶体管41的栅电极电连接到第二晶体管32的栅电极及第四晶体管34的栅电极。第十二晶体管42的第一端子电连接到电源线53，第十二晶体管42的第二端子电连接到第二输出端子27，而第十二晶体管42的栅电极电连接到第七晶体管37的栅电极(下栅电极及上栅电极)。第十三晶体管43的第一端子电连接到电源线53，第十三晶体管43的第二端子电连接到第一输出端子26，而第十三晶体管43的栅电极电连接到第七晶体管37的栅电极(下栅电极及上栅电极)。
在图16D中，将其中第三晶体管33的栅电极、第十晶体管40的栅电极以及第九晶体管39的第二端子连接的连接点称为节点A。将其中第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子以及第十一晶体管41连接的连接点称为节点B(参照图17A)。
注意，薄膜晶体管是指包括栅极、漏极以及源极的至少三个端子的元件。薄膜晶体管在漏区和源区之间具有沟道区域，电流能够流过漏区、沟道区域以及源区。在此，由于薄膜晶体管的源极和漏极可以根据薄膜晶体管的结构、操作条件等而互换，因此难以限定哪个是源极哪个是漏极。因此，有时不将用作源极及漏极的区域称为源极或漏极。在此情况下，作为一个例子，有时将源极和漏极中一个称为第一端子，而将其另一个称为第二端子。
注意，在图16D和图17A中，可以另外设置用于通过使节点A处于浮置(float)状态来进行自举(bootstrap)操作的电容器。此外，为了保持节点B的电位，可以另外设置一个电极连接到节点B的电容器。
图17B示出图17A所示的具有多个脉冲输出电路的移位寄存器的时序图。注意，在移位寄存器被包括在扫描线驱动电路中时，图17B中的期间61相当于垂直回扫期间(vertical retrace period)，并且期间62相当于栅极选择期间。
注意，通过如图17A所示设置对栅极施加第二电源电位VCC的第九晶体管39，在自举操作的前后，有如下优点。
在没有对栅电极施加第二电位VCC的第九晶体管39时，如果通过自举操作节点A的电位上升，则作为第一晶体管31的第二端子的源极的电位上升到高于第一电源电位VDD的值。然后，第一晶体管31的第一端子(即，电源线51一侧上的端子)来作为第一晶体管31的源极。由此，在第一晶体管31中，在栅极和源极之间，以及在栅极和漏极之间，施加了较高的偏压并因此施加了显著的应力，这会导致晶体管的劣化。另一方面，通过设置对栅电极施加第二电源电位VCC的第九晶体管39，当通过自举操作节点A的电位上升时，可以防止第一晶体管31的第二端子的电位的上升。换言之，通过设置第九晶体管39，可以使对第一晶体管31的栅极和源极之间施加的负偏压的电平降低。由此，本实施方式中的电路结构可以使施加到第一晶体管31的栅极和源极之间的负偏压变小，从而可以抑制因应力而导致的第一晶体管31的劣化。
注意，第九晶体管39可以设置在任何位置，只要第九晶体管39的第一端子和第二端子连接在第一晶体管31的第二端子和第三晶体管33的栅极之间即可。注意，当本实施方式的具有多个脉冲输出电路的移位寄存器被包括在具有比扫描线驱动电路级数多的信号线驱动电路中时，也可以省略第九晶体管39，这在减少晶体管的数量方面是有利的。
注意，对于第一晶体管31至第十三晶体管43的半导体层使用氧化物半导体；因而，可以降低薄膜晶体管的截止电流，并可以提高导通电流及场效应迁移率，并且可以降低晶体管的劣化程度。结果，可以减少电路中的错误操作。此外，与包含非晶硅的晶体管相比，包含氧化物半导体的晶体管因对栅电极施加高电位而导致的劣化的程度小。由此，即使在对供应第二电源电位VCC的电源线供应第一电源电位VDD时，移位寄存器也可以类似地操作，并可以减少电路之间的电源线的数量；因此，可以减小电路的尺寸。
注意，即使在连接关系改变使得从第三输入端子23供应到第七晶体管37的栅电极(下栅电极及上栅电极)的时钟信号和从第二输入端子22供应到第八晶体管38的栅电极(下栅电极及上栅电极)的时钟信号可以分别从第二输入端子22和第三输入端子23供应时，移位寄存器也将实现类似的效果。在图17A所示的移位寄存器中，第七晶体管37及第八晶体管38的状态被改变从而使得第七晶体管37和第八晶体管38导通，然后第七晶体管37截止且第八晶体管38导通，并然后第七晶体管37截止且第八晶体管38截止；因此，由第二输入端子22及第三输入端子23的电位降低所导致的节点B的电位的降低发生两次，该节点B的电位的降低是因第七晶体管37的栅电极的电位的降低及第八晶体管38的栅电极的电位降低而产生的。另一方面，在其中图17A所示的移位寄存器中的第七晶体管37及第八晶体管38的状态如图17B中的期间61中改变使得第七晶体管37及第八晶体管38都是导通、然后第七晶体管37导通且第八晶体管38截止、然后第七晶体管37截止且第八晶体管38截止的情况下，由第二输入端子22及第三输入端子23的电位的降低所导致的节点B的电位降低仅因第八晶体管38的栅电极的电位的降低而发生一次。由此，如下的连接关系是优选的：从第三输入端子23向第七晶体管37的栅电极供应时钟信号CK3，并且从第二输入端子22向第八晶体管38的栅电极供应时钟信号CK2。这是因为可以减少节点B的电位中的变化次数，从而，可以减少噪声。
以这样的方式，在将第一输出端子26及第二输出端子27的电位保持为L电平的期间中，对节点B有规律地供应H电平信号；因此，可以抑制脉冲输出电路的错误操作。
实施方式9
通过制造薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路，可以制造具有显示功能的半导体装置(也称为显示装置)。此外，可以在其中形成像素部的衬底上形成包含改薄膜晶体管的驱动电路的一部分或整体，由此形成面板上系统(system-on-panel)。
显示装置包括显示元件。显示元件的示例可以包括液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件在其范畴内包括利用电流或电压控制亮度的元件，并且具体地，包括无机电致发光(EL)元件、有机EL元件等。此外，显示装置可以包括通过电效应改变其对比度显示媒体，诸如电子墨水等。
此外，显示装置包括其中密封显示元件的面板和在该面板上安装有包括控制器的IC等的模块。另外，作为该显示装置的制造工艺中在显示元件完成之前的一个实施方式，元件衬底在多个像素的每一个像素中设置有用于将电流供应到显示元件的单元。具体而言，元件衬底可以处于其中仅形成了显示元件的像素电极的状态、其中形成了要作为像素电极的导电膜但是还未蚀刻该导电膜来形成像素电极的状态、或者任意其他状态。
注意，本说明书中的显示装置是指图像显示装置或光源(包括照明装置)。另外，所述显示装置在其范畴中还包括任何下列模块：附连有连接器(诸如，柔性印刷电路(FPC)、载带自动键合(TAB)带、或带载封装(TCP)等)的模块；在TAB带或TCP的端部处设置有印刷布线板的模块；以及具有通过玻璃上芯片(COG)方法直接安装在显示元件上的集成电路(IC)的模块。
将参照图10A1、图10A2以及图10B说明作为半导体装置的一个实施方式的液晶显示面板的外观及截面。图10A1、图10A2是面板的平面图，其中利用密封剂4005将薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图10B时沿着图10A1、图10A2的M-N的截面图。
密封剂4005被设置为围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004。在像素部4002和扫描线驱动电路4004上设置第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封剂4005和第二衬底4006密封。在第一衬底4001上在与被密封剂4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对于另行形成的驱动电路的连接方法没有特别的限制，并且可以采用COG方法、引线接合方法或TAB方法等。图10A1示出通过COG方法安装信号线驱动电路4003的例子。图10A2示出通过TAB方法安装信号线驱动电路4003的例子。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。作为示例，图10B示出像素部4002中所包括的薄膜晶体管4010和扫描线驱动电路4004中所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4041a、4041b、4042a、4042b、4020和4021。
可以将实施方式1、2、5、6所示的任何包括氧化物半导体层的可靠性高的薄膜晶体管用于薄膜晶体管4010、4011。作为驱动电路用薄膜晶体管4011，可以使用实施方式1、2、5、6所示的任何薄膜晶体管260、289、270，并且作为像素用薄膜晶体管4010，可以使用任何薄膜晶体管420、448、220、280、290。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
导电层4040设置在绝缘层4021的与驱动电路用薄膜晶体管4011中的氧化物半导体层的沟道形成区重叠的部分上。导电层4040设置在与氧化物半导体层的沟道形成区重叠的位置处，从而可以减少BT测试前后的薄膜晶体管4011的阈值电压的变化量。导电层4040的电位可以与薄膜晶体管4011的栅电极层相同或者不同。导电层4040还可以用作第二栅电极层。替代地，导电层4040的电位可以为GND或0V，或者导电层4040可以处于浮置状态。
液晶元件4013中所具有的像素电极层4030与薄膜晶体管4010电连接。液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008彼此重叠的部分对应于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，并且液晶层4008夹在像素电极层4030和对置电极层4031，并且绝缘层4032和4033位于其间。
注意，作为第一衬底4001、第二衬底4006可以使用透光衬底，可以使用玻璃、陶瓷、或塑料。所述塑料可以是纤维增强塑料(Fiberglass-Reinforced Plastics，FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸树脂膜。
间隔物4035是通过对绝缘膜进行选择性蚀刻而得到的柱状间隔物，并且其被设置用于控制像素电极层4030和对置电极层4031之间的距离(单元间隙(cell gap))。替代地，可以使用球状间隔物。对置电极层4031电连接到形成在其中形成薄膜晶体管4010的衬底上的公共电位线。可以使用公共连接部通过设置在一对衬底之间的导电粒子将对置电极层4031和公共电位线彼此电连接。注意，所述导电粒子被包含在密封剂4005中。
替代地，还可以使用不需要使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，其是在使胆甾相液晶的温度上升时就在从胆甾相转变到各向同性相(isotropic phase)之前出现的相。由于蓝相只在较窄的温度范围内产生，所以为了改善温度范围而将含有5wt％或更多的手性试剂的液晶组成物用于液晶层4008。含呈现蓝相的液晶和手性试剂的液晶组成物具有1msec或更少的短的响应时间，并且其具有光学各向同性；因此不需要取向处理，从而视角依赖性低。
注意，本实施例除了可以应用于透射型液晶显示装置之外，还可以应用于透射反射型(transflective)液晶显示装置。
虽然在该液晶显示装置的例子中，在衬底的外表面(观看者一侧)上设置偏振片，并在衬底的内表面上依次设置着色层和用于显示元件的电极层的例子，但是也可以在衬底的内表面上设置偏振片。偏振片和着色层的叠层结构并不局限于本实施方式中的结构，可以根据偏振片和着色层的材料或制造工艺条件来适当地设定偏振片和着色层的叠层结构。另外，可以在显示部之外的部分设置用作黑矩阵(black matrix)的阻光膜。
在薄膜晶体管4011中，形成有用作沟道保护层的绝缘层4041a及覆盖氧化物半导体层的叠层的周缘部(包括侧表面)的绝缘层4041b。以类似的方式，在薄膜晶体管4010中，形成有用作沟道保护层的绝缘层4042a及覆盖氧化物半导体层的叠层的周缘部(包括侧表面)的绝缘层4042b。
覆盖第一氧化物半导体层和第二氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层的绝缘层4041b、4042b使栅电极层与形成在栅电极层上或栅电极层周围的布线层(例如，源极布线层及电容器布线层等)的距离增大，从而而可以减少寄生电容。可以使用与实施方式1中所示的氧化物绝缘层426a、426b类同的材料及方法来形成绝缘层4041a、4041b、4042a、4042b。此外，为了减少因薄膜晶体管导致表面粗糙，以用作平坦化绝缘膜的绝缘层4021覆盖薄膜晶体管。在此，根据实施方式1采用溅射法形成氧化硅膜，作为所述绝缘层4041a、4041b、4042a、4042b。
在绝缘层4041a、4041b、4042a、4042b上形成有绝缘层4020。通过采用与实施方式1中所示的保护绝缘层403类同的材料及方法来形成绝缘层4020。在此，通过RF溅射法形成氮化硅膜，作为绝缘层4020。
形成绝缘层4021作为平坦化绝缘膜。通过采用与实施方式1所示的平坦化绝缘层404类同的材料及方法形成绝缘层4021，并且可以使用具有耐热性的有机材料诸如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、或环氧树脂等。除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、磷硅玻璃(PSG)、或硼磷硅玻璃(BPSG)等。注意，可以通过层叠多个由这些材料形成的绝缘膜来形成所述绝缘层4021。
在本实施方式中，可以使用氮化物绝缘膜将像素部中的多个薄膜晶体管围绕在一起。例如，可以采用如下的结构，其中：可以使用氮化物绝缘膜作为绝缘层4020及栅极绝缘层，并且如图10A1、10A2、10B所示，绝缘层4020至少在有源矩阵衬底上的围绕像素部的周缘部分中与栅极绝缘层接触。在该制造工艺过程中，可以防止水分从外部侵入。此外，即使在该装置完成作为半导体装置(例如，显示装置)之后也可以长期防止水分从外部侵入；从而，可以提高装置的长期可靠性。
注意，硅氧烷类树脂对应于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂可以包含有机基团(例如烷基或芳基)或氟基团作为取代基。另外，有机基团也可以包含氟基团。
对绝缘层4021的形成方法没有特别的限制。根据其材料，可以利用诸如溅射法、SOG法、旋涂法、浸渍法、喷涂法、或液滴喷射法(例如，喷墨法、丝网印刷、或胶版印刷等)等方法，或者通过利用诸如刮片、辊涂机、幕涂机、或刮刀涂布机等工具，来形成绝缘层4021。当组合绝缘层4021的焙烧步骤和对半导体层的退火，可以高效地制造半导体装置。
像素电极层4030、对置电极层4031可以使用透光导电材料形成，诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面称为ITO)、氧化铟锌、或添加有氧化硅的氧化铟锡等。
替代地，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030和对置电极层4031。使用该导电组成物形成的像素电极的薄层电阻优选为10000Ω/□或更低，并且其在550nm的波长处的透光率优选为70％或更高。另外，导电组成物中所包含的导电高分子的电阻率优选为0.1Ω·cm或更低。
作为导电高分子，可以使用所谓的π电子共轭导电聚合物。作为例子可以举出聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、以及上述材料中的两种或更多种的共聚物等。
从FP C4018向另行形成的信号线驱动电路4003、扫描线驱动电路4004、或像素部4002供应各种信号及电位。
连接端子电极4015由与液晶元件4013中所具有的像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC 4018中所包含的端子。
注意，图10A1、10A2以及10B中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是本实施方式并不局限于该结构。可以另行形成扫描线驱动电路然后安装，或者可以仅另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分然后安装。
图19示出使用通过本说明书所公开的制造方法制造的TFT衬底2600来形成作为半导体装置的液晶显示模块的示例。
图19示出液晶显示模块的示例，其中利用密封剂2602将TFT衬底2600和对置衬底2601彼此固定，并在衬底之间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。着色层2605是进行彩色显示所需的。在RGB体系中，为像素提供对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧设置有偏振片2606、偏振片2607、散射板(diffusion plate)2613。光源包括冷阴极管2610和反射板2611。电路板2612同柔性布线板2609与TFt衬底2600的布线电路部2608连接，并且包括诸如控制电路或电源电路等的外部电路。可以层叠偏振片和液晶层，而延迟板插入在二者之间。
对于该液晶显示模块，可以采用扭曲向列(TN)模式、平面内转换(IPS)模式、周缘电场转换(FFS)模式、多畴垂直取向(MVA)模式、构图垂直取向(PVA)模式、轴对称排列微胞(ASM)模式、光学补偿双折射(OCB)模式、铁电性液晶(FLC)模式、或反铁电性液晶(AFLC)模式等。
通过上述，可以形成作为半导体装置的可靠性高的液晶显示面板。
本实施方式可以与其他实施方式中所记载的结构适当地组合实现。
实施方式10
在本实施方式中，将描述电子纸的例子作为半导体装置的一个实施方式。
可以将半导体装置用于其中利用与开关元件电连接的元件来驱动电子墨水。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：具有与普通纸相同的可读性；功耗比其他的显示装置小；并且其可以形成为薄且轻。
电泳显示器可以具有多种模式。电泳显示器包含分散在溶剂或溶质中的多个微囊，每一微囊包含带正电荷的第一粒子和带负电荷的第二粒子。通过对微囊施加电场，使微囊中的粒子在彼此相反的方向移动，并仅显示集聚在一侧的粒子的颜色。注意，第一粒子和第二粒子每一都包含颜料，并且在没有电场时不移动。此外，第一粒子和第二粒子具有不同的颜色(其可以是无色的)。
因此，电泳显示器是利用所谓的介电电泳效应的显示器，通过该介电电泳效应，介电常数高的物质移动到高电场区。
在溶剂中分散有上述微囊的溶液被称为电子墨水。电子墨水可以印刷在玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光器或具有颜料的粒子来实现彩色显示。
此外，如果在有源矩阵衬底上适当地设置多个上述微囊以使微囊夹在两个电极之间，则可以完成有源矩阵型显示装置，并且可以通过对微囊施加电场进行显示。作为所述有源矩阵衬底，例如，可以使用利用在实施方式1、2、5、6中获得的任何薄膜晶体管的有源矩阵衬底。
注意，微囊中的第一粒子及第二粒子每一可以使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳(magnetophoretic)材料中的单一材料或任何这些材料的复合材料形成。
图18示出作为半导体装置的例子的有源矩阵型电子纸。用于半导体装置的薄膜晶体管581可以以与实施方式1中所示的薄膜晶体管类同的方式形成，其是包括氧化物半导体层的可靠性高的薄膜晶体管。可以将实施方式2、5、6中所示的任何薄膜晶体管用作本实施方式的薄膜晶体管581。
图18中的电子纸是采用旋转球显示(twisting ball display)体系的显示装置的例子。旋转球显示体系是指这样一种方法，其中将每一都着色为白色和黑色的球形粒子布置在作为用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层和第二电极层之间产生电位差来控制球形粒子的配向(orientation)，从而进行显示。
薄膜晶体管581是具有底栅结构的薄膜晶体管，并且被覆盖以与半导体层接触的绝缘膜583。薄膜晶体管581的源电极层或漏电极层在形成于绝缘层585中的开口中与第一电极层587接触，从而薄膜晶体管581与第一电极层587电连接。在第一电极层587和与第二衬底596相邻的第二电极层588之间，设置有球形粒子589。每一球形粒子589具有黑色区590a和白色区590b，并且黑色区590a和白色区590b周围的空腔594填充有液体。球形粒子589的周围填充有诸如树脂等的填料595(参照图18)。第一电极层587相当于像素电极，第二电极层588相当于公共电极。第二电极层588电连接到设置在与薄膜晶体管581同一衬底上的公共电位线。使用公共连接部，可以通过设置在一对衬底之间的导电粒子将第二电极层588电连接到公共电位线。
此外，还可以使用电泳元件代替旋转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中，当通过第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向相反侧移动，从而可以显示白色或黑色。电泳显示元件具有比液晶显示元件高的反射率。电泳显示元件具有比液晶显示元件高的反射，因而不需要辅助灯，功耗低，并且在昏暗的地方也能够辨认显示部。另外，即使不向显示部供应电力，也能够保持显示过一次的图像。因此，即使使具有显示功能的半导体装置(简称为显示装置，或称为具备显示装置的半导体装置)远离电波源，也能够保存显示的图像。
通过上述工艺，可以制造作为半导体装置的可靠性高的电子纸。
本实施方式可以与其他实施方式所记载的任何结构适当地组合。
实施方式11
将描述发光显示装置的例子作为半导体装置。在此，描述利用电致发光的发光元件作为显示装置中所包含的显示元件。根据其发光材料是有机化合物还是无机化合物对利用电致发光的发光元件进行分类。一般前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，并且电流流动。载流子(电子和空穴)复合，并因此，发光有机化合物被激发。发光有机化合物从激发态回到基态，从而发光。根据该机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有在粘合剂中分散有发光材料的粒子的发光层，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有其中发光层被夹在电介质层之间而电介质层又被夹在电极之间的结构，并且其发光机理是利用金属离子的内层电子跃迁的局部型发光。注意，在此描述有机EL元件作为发光元件的例子。
图12示出作为半导体装置的例子的可以使用数字时间灰度级方法驱动的像素结构的示例。
将说明可以使用数字时间灰度级驱动的像素的结构以及像素的操作。在此，一个像素包括两个n沟道型晶体管，每一n沟道型晶体管包括氧化物半导体层作为沟道形成区。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅极与扫描线6406连接，开关晶体管6401的第一电极(源电极和漏电极中的一方)与信号线6405连接，并且开关晶体管6401的第二电极(源电极和漏电极中的另一方)与驱动晶体管6402的栅极连接。驱动晶体管6402的栅极通过电容器6403与电源线6407连接，驱动晶体管6402的第一电极与电源线6407连接，而驱动晶体管6402的第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于公共电极6408。公共电极6408与设置在同一衬底上的公共电位线电连接。
发光元件6404的第二电极(公共电极6408)被设定到低电源电位。注意，所述低电源电位是指以被设定给电源线6407的高电源电位为基准满足低电源电位＜高电源电位的电位。作为低电源电位，例如可以采用GND或0V等。将该高电源电位与低电源电位之间的电位差施加到发光元件6404，并且将电流提供到发光元件6404，以使得发光元件6404发光。在此，为使发光元件6404发光，每一电位被设置为使得高电源电位与低电源电位之间的电位差为发光元件6404的正向阈值电压或更高。
注意，可以使用驱动晶体管6402的栅极电容代替电容器6403，从而可以省略电容器6403。驱动晶体管6402的栅极电容可以形成在沟道区与栅电极之间。
当采用电压输入电压驱动方法时，对驱动晶体管6402的栅极输入视频信号以使驱动晶体管6402处于被充分导通或截止的两个状态中任一个。也即，使驱动晶体管6402在线性区中操作。由于驱动晶体管6402在线性区中操作，所以将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极。注意，对信号线6405施加高于或等于(电源线电压+驱动晶体管6402的Vth)的电压。
当使用模拟灰度级方法代替数字时间灰度级方法时，通过以不同方式输入信号可以使用与图12相同的像素结构。
当进行模拟灰度级驱动时，对驱动晶体管6402的栅极施加高于或等于(发光元件6404的正向电压+驱动晶体管6402的Vth)的电压。发光元件6404的正向电压是指获得所希望的亮度时的电压，并且至少包括正向阈值电压。输入使驱动晶体管6402在饱和区中操作的视频信号，以使得电流可以被供应到发光元件6404。为了使驱动晶体管6402在饱和区中操作，将电源线6407的电位设定得高于驱动晶体管6402的栅极电位。当使用模拟视频信号时，可以根据视频信号向发光元件6404馈送电流，并进行模拟灰度级驱动。
注意，像素结构不局限于此图12所示的像素结构。例如，图12中所示的像素还可以包括开关、电阻器、电容器、晶体管或逻辑电路等。
接着，参照图13A至13C说明发光元件的结构。在此，将以n沟道驱动TFT为例子来说明像素的截面结构。用于图13A、13B和13C中所示的半导体装置中的驱动TFT 7001、7011、7021可以以与实施方式1中所示的薄膜晶体管类同地形成，并且驱动TFT 7001、7011、7021是每一都包括氧化物半导体层的可靠性高的薄膜晶体管。替代地，也可以将实施方式2、5、6中所示的薄膜晶体管用作驱动TFT 7001、7011、7021。
为了取出从发光元件发射的光，阳极和阴极中的至少一方需要是透光的。在衬底上形成薄膜晶体管及发光元件。发光元件可以有：顶部发射结构，其中通过与衬底相反的表面抽取光发射；底部发射结构，其中通过衬底一侧的表面抽取发光；或者，双发射结构，其中通过与衬底相反的表面以及衬底一侧的表面抽取发光。该像素结构可以应用于具有任何发射结构的发光元件。
将参照图13A说明具有顶部发射结构的发光元件。
图13A是当驱动TFT 7001是n型TFT并且从发光元件7002发射光到阳极7005一侧时的像素的截面图。在图13A中，发光元件7002的阴极7003与用作驱动TFT的TFT 7001电连接，并且在阴极7003上按顺序层叠发光层7004和阳极7005。阴极7003可以使用各种导电材料形成，只要其功函数小且反射光。例如，优选采用Ca、Al、MgAg、或AlLi等。发光层7004可以利用单层或多个层的叠层形成。当发光层7004利用多个层形成时，通过在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层，来发光层7004。不是必需形成上述的所有层。使用透光导电膜形成阳极7005，所述透光导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，称为ITO)、氧化铟锌、或者添加有氧化硅的氧化铟锡等。
发光元件7002对应于其中发光层7004夹在阴极7003及阳极7005之间的区域。在图13A所示的像素的情况下，从发光元件7002发射光到阳极7005一侧，如箭头所示。
接着，参考图13B说明具有底部发射结构的发光元件。图13B是在驱动TFT 7011是n型并且从发光元件7012发射光向阴极7013一侧的情况下的像素的截面图。在图13B中，在与驱动TFT 7011电连接的透光导电膜7017上形成发光元件7012的阴极7013，并且在阴极7013上按顺序层叠发光层7014和阳极7015。当阳极7015具有透光性时，可以形成用于反射或阻挡光的光阻挡膜7016以覆盖阳极7015。对于阴极7013，可以如图13A中的情况那样使用各种材料，只要阴极7013是利用功函数低的导电材料形成的即可。阴极7013被形成为具有能够透射光的厚度(优选为5nm至30nm左右)。例如，可以将厚度为20nm的铝膜用作阴极7013。与图13A类同地，发光层7014可以利用单层或层叠的多个层形成。阳极7015不需要透射光，但是可以如图13A中那样地使用透光导电材料形成。作为屏蔽膜7016，例如可以使用反射光的金属等，但是并不局限于金属膜。例如，也可以使用添加有黑色颜料的树脂等。
发光元件7012对应于其中由阴极7013及阳极7015夹着发光层7014的区域。在图13B所示的像素的情况下，从发光元件7012向阴极7013一侧发射光，如箭头所示。
接着，参考图13C说明具有双发射结构的发光元件。在图13C中，在与驱动TFT 7021电连接的透光导电膜7027上形成发光元件7022的阴极7023，并且在阴极7023上按顺序层叠发光层7024、阳极7025。如图13A中的情况那样，阴极7023可以使用任意各种材料形成，只要利用功函数小的导电材料形成阴极7023即可。阴极7023被形成为具有能够透射光的厚度。例如，可以将厚度为20nm的Al膜用作阴极7023。如图13A中那样，发光层7024可以利用单层或层叠的多个层形成。如图13A中那样，阳极7025可以利用透光导电材料形成。
发光元件7022对应于其中阴极7023、发光层7024和阳极7025彼此重叠的区域。在图13C所示的像素的情况下，从发光元件7022向阳极7025一侧和阴极7023一侧发射光，如箭头所示。
注意，虽然在此描述了用作发光元件的有机EL元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在此描述了控制发光元件的驱动的薄膜晶体管(驱动TFT)与发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有用于电流控制的TFT的结构。
注意，半导体装置的结构并不局限于图13A至图13C所示的结构，而是可以根据本说明书中所公开的技术进行各种形式的修改。
接着，参照图11A和11B说明作为半导体装置的一个实施方式的发光显示面板(也称为发光面板)的外观及截面。图11A是一种面板的平面图，其中利用密封剂将形成在第一衬底上的薄膜晶体管及发光元件密封在第一衬底与第二衬底之间。图11B相当于沿着图11A的线H-I的截面图。
密封剂4505被设置来围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b。此外，在像素部4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b上设置第二衬底4506。因此，像素部4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b与填料4507一起被第一衬底4501、密封剂4505和第二衬底4506密封。以这样的方式，优选面板封装(密封)有高气密性且少漏气的保护膜(诸如，层压膜和紫外线固化树脂膜等)或盖材料，以使得面板不暴露于外部空气。
形成在第一衬底4501上的像素部4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b，每一都包括多个薄膜晶体管，并且在图11B中例示了被包括在像素部4502中的薄膜晶体管4510和被包括在信号线驱动电路4503a中的薄膜晶体管4509。
对于薄膜晶体管4509、4510，可以使用实施方式1、2、5、6中任意实施方式中所示的包括氧化物半导体层的高可靠性的薄膜晶体管。作为驱动电路用薄膜晶体管4509，可以使用实施方式1、2、5、6中所示的任意薄膜晶体管260、289、270。作为用于像素的薄膜晶体管4510，可以使用任意薄膜晶体管420、448、220、280、290。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
导电层4540设置在绝缘层4544的一部分上，以便与驱动电路用薄膜晶体管4509中的氧化物半导体层的沟道形成区重叠。导电层4540设置为与氧化物半导体层的沟道形成区重叠，从而可以减少BT测试前后的薄膜晶体管4509的阈值电压的变化量。此外，导电层4540的电位可以与薄膜晶体管4509的栅电极层的相同或者不同。导电层4540还可以用作第二栅电极层。替代地，导电层4540的电位可以为GND或0V，或者，导电层4540可以处于浮置状态。
在薄膜晶体管4509中，形成有用作沟道保护层的绝缘层4541a及覆盖氧化物半导体层的叠层的周缘部(包括侧表面)的绝缘层4541b。以类似的方式，在薄膜晶体管4510中，形成有用作沟道保护层的绝缘层4542a及覆盖氧化物半导体层的叠层的周缘部(包括侧表面)的绝缘层4542b。
作为覆盖氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层的绝缘层4541b、4542b每一都使栅电极层和形成在栅电极层上或周围的布线层(诸如，源极布线层或电容器布线层等)的距离增大，从而可以降低寄生电容。可以使用与实施方式1中所示的氧化物绝缘层426a、426b类同的材料及方法来形成绝缘层4541a、4541b、4542a、4542b。此外，为减小薄膜晶体管的表面粗糙度，以用作平坦化绝缘膜的绝缘层4543覆盖薄膜晶体管。在此，作为绝缘层4541a、4541b、4542a和4542b，如实施方式1中所描述的，通过溅射形成氧化硅膜。
在绝缘层4541a、4541b、4542a、4542b上形成绝缘层4543。可以利用与实施方式1中所示的保护绝缘层403类同的材料及方法来形成绝缘层4543。在此，通过RF溅射形成氮化硅膜，作为绝缘层4543。
形成绝缘层4544作为平坦化绝缘膜。采用与实施方式1中所示的绝缘层404类同的材料及方法形成绝缘层4544。在此，对于绝缘层4544使用丙烯酸树脂。
在本实施方式中，可以通过氮化物绝缘膜围绕像素部中的多个薄膜晶体管。可以使用氮化物绝缘膜作为绝缘层4543及栅极绝缘层，并且可以提供这样的区域，在该区域中，绝缘层4543与栅极绝缘层接触以便至少围绕有源矩阵衬底上的像素部的周缘，如图11A和11B中所示。在该制造过程中，可以防止水分从外部侵入。此外，即使在将器件完成作为半导体装置(例如，作为显示装置)之后，也可以长期防止水分从外部侵入，从而可以提高装置的长期可靠性。
此外，附图标记4511表示发光元件。作为发光元件4511中所包括的像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，发光元件4511的结构是包括第一电极层4517、电致发光层4512、和第二电极层4513的叠层结构，但是不局限于所示出的结构。可以根据从发光元件4511抽取光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔物4520。特别优选的是，使用感光材料形成分隔物4520，以及在第一电极层4517上形成开口，以使得该开口的侧壁被形成为具有连续的曲率的倾斜表面。
电致发光层4512既可以由单层形成，又可以由多个层的叠层形成。
可以在第二电极层4513及分隔物4520上形成保护膜，以防止氧、氢、水分、或二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、或DLC膜等。
另外，从FPC 4518a和4518b向信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b、或像素部4502供应各种信号及电位。
连接端子电极4515由与发光元件4511中所包括的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510中所包括的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC 4518a中所包括的端子。
位于从发光元件4511提取光的方向上的第二衬底需要具有透光性。在此情况下，对于第二衬底，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸树脂膜等的透光材料。
作为填料4507，除了诸如氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸-乙烯酯)。例如，使用氮作为填料。
另外，若有需要，也可以在发光元件的光发射表面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、延迟板(四分之一波片(λ/4片)或半波片(λ/2片))、或滤色器等光学膜。另外，偏振片或圆偏振片可以设置有抗反射膜。例如，可以进行抗眩光处理，通过该处理利用表面上的凹凸来使反射光散射以便减少眩光。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b可以作为在另行准备的衬底上利用单晶半导体膜或多晶半导体膜形成的驱动电路安装。替代地，可以另行仅形成信号线驱动电路或其一部分或者扫描线驱动电路或其一部分，并安装。本实施方式并不局限于图11A和11B所示的结构。
通过上述工艺，可以制造作为半导体装置的可靠性高的发光显示装置(显示面板)。
本实施方式可以与实施方式1至4以及6至8中所记载的结构适当地组合实施。
实施方式12
本说明书中所公开的半导体装置可以应用于电子纸。电子纸可以用于显示数据的多种领域的电子设备。例如，可以将电子纸应用于电子书阅读器(电子书)、招贴(poster)、诸如列车等的交通工具中的广告、诸如信用卡等的各种卡片的显示等。图20示出电子设备的示例。
图20示出电子书阅读器2700的示例。例如，电子书阅读器2700包括两个壳体，即壳体2701及壳体2703。壳体2701及壳体2703利用铰接件2711组合使得可以以该绞接件2711为轴开闭电子书阅读器2700。通过该结构，电子书阅读器2700可以如纸质书籍那样操作。
壳体2701和壳体2703中分别整合有显示部2705和显示部2707。显示部2705及显示部2707可以显示一个图像或不同图像。在显示部2705及显示部2707显示不同图像的情况下，例如，右侧的显示部(图20中的显示部2705)可以显示文本，而左侧的显示部(图20中的显示部2707)可以显示图形。
图20中示出壳体2701设置有操作部等的例子。例如，壳体2701被设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，可以在与壳体的显示部在同一表面上设置键盘、定位装置(pointing device)等。另外，可以在壳体的背表面或侧表面上设置外部连接端子(耳机端子、USB端子、或可以与诸如AC适配器及USB线缆等各种线缆连接的端子等)、记录介质插入部等的结构。另外，电子书阅读器2700可以具有电子词典的功能。
电子书阅读器2700可以具有以无线方式收发数据的配置。通过无线通信，可以从电子书籍服务器购买并下载所希望的书籍数据等。
实施方式13
本说明书中所公开的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备的例子，例如可以举出：电视装置(也称为电视或电视接收机)；计算机等的监视器；诸如数码相机、数码摄像机等的拍摄装置；数码相框；移动电话手持机(也称为移动电话或移动电话装置)；便携式游戏机；便携式信息终端；音频再现装置；诸如弹珠机等大型游戏机等。
图21A示出电视装置9600的示例。在电视装置9600中，壳体9601中组装有显示部9603。显示部9603可以显示图像。在此，利用支架9605支撑壳体9601。
可以通过壳体9601的操作开关或者分立的遥控器9610操作电视装置9600。可以利用遥控器9610的操作键9609进行频道及音量的控制，从而可以控制显示部9603上显示的图像。此外，遥控器9610可以设置有用于显示从该遥控器9610输出的数据的显示部9607。
注意，电视装置9600配备有接收机及调制解调器等。利用接收机，可以接收一般的电视广播。另外，在通过调制解调器有线或无线地连接到通信网络时，可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图21B示出数码相框9700的示例。例如，在数码相框9700中，壳体9701组装有显示部9703。显示部9703可以显示各种图像。例如，显示部9703可以显示使用数码相机等拍摄的图像数据，并起一般相框的功能。
注意，数码相框9700配备有操作部、外部连接端子(USB端子、或可以与USB线缆等的各种线缆连接的端子等)、记录媒体插入部等。尽管这些部件可以设置在其上设置显示部的表面上，但是对于数码相框9700的设计而言，优选将它们设置在侧表面或背表面上。例如，可以储存由数码相机拍摄的图像数据的存储器插入数码相框的记录媒体插入部，从而可以传送图像数据，然后可以在显示部9703上显示该图像数据。
码相框9700可以被配置来以无线方式收发数据。可以采用以无线的方式传送所希望的图像数据并进行显示的结构。
图22A示出一种便携式游戏机，其由壳体9881和壳体9891两个壳体构成，并且这两个壳体通过连接部9893连接从而使得可以开闭该便携式游戏机。壳体9881和壳体9891中分别安装有显示部9882和显示部9883。另外，图22A所示的便携式游戏机还配备有扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、射线、流量(flow rate)、湿度、倾斜度、振动、气味、或红外线等)以及麦克风9889)等。当然，便携式游戏机的结构并不限于上述结构，并且可以采用至少配备有本说明书中所公开的半导体装置的其他结构。便携式游戏机可以适当地包括其它附属设备。图22A所示的便携式游戏机具有如下功能：读出储存在记录介质中的程序或数据以将其显示在显示部上；以及，通过无线通信与其他便携式游戏机共享信息。注意，图22A中所示的便携式游戏机所具有的功能并不限于上述功能，而是便携式游戏机可以具有各种各样的功能。
图22B示出作为大型游戏机的一种投币机(slot machine)9900的示例。在投币机9900中，壳体9901中安装有显示部9903。另外，投币机9900还包括诸如起动手柄或停止开关等的操作单元、投币口、扬声器等。当然，投币机9900的结构并不限于此，并且可以采用至少配备有本说明书中所公开的半导体装置的其他结构。投币机9900可以适当地包括其它附属设备。
图23A是示出便携式计算机的示例的透视图。
在图23A的便携式计算机中，通过闭合连接上部壳体9301与下部壳体9302的铰链装置，可以使具有显示部9303的上部壳体9301与具有键盘9304的下部壳体9302彼此重叠。图23A中的便携式计算机便于携带。并且，当利用键盘进行输入时，将铰链装置打开，从而用户可以看着显示部9303进行输入。
下部壳体9302除了键盘9304之外还包括可以进行输入操作的定位装置9306。另外，当显示部9303为触摸输入面板时，可以通过触摸显示部的一部分来进行输入。下部壳体9302包括诸如CPU、硬盘等的计算功能部。此外，下部壳体9302还具有其它装置，例如外部连接端口9305，符合USB的通信标准的通信线缆插入该外部连接端口。
上部壳体9301还具有显示部9307，并且可以通过使其向上部壳体9301内部滑动而将显示部9307收纳其中，因此显示部9307可以具有大的显示屏幕。另外，使用者可以调节可以收纳在上部壳体9301中的显示部9307的屏幕的方向。当可以收纳在上部壳体9301中的显示部9307为触摸输入面板时，可以通过触摸可以收纳在上部壳体9301中的显示部9307的一部分来进行输入。
显示部9303或可以收纳在上部壳体9301中的显示部9307使用如液晶显示面板或诸如有机发光元件或无机发光元件等的发光显示面板等的视频显示装置形成。
另外，图23A中的便携式计算机可以配备有接收机等，并且可以接收电视广播并将图像显示在显示部上。使用者可以在连接上部壳体9301与下部壳体9302的铰链装置处于关闭的状态下通过滑动显示部9307而使显示部9307的整个屏幕露出时观看电视广播。此时，铰链装置不打开，并且不在显示部9303上进行显示。另外，仅启动用于显示电视广播的电路。因此，可以将功耗控制为最少，这对于电池容量有限的便携式计算机而言是十分有利的。
图23B是示出像手表一样使用者能够戴在手腕上的移动电话的示例的透视图。
该移动电括包括：包括至少具有电话功能的通信装置和电池的主体；用于使得主体能够被戴在手腕上的带部9204；用于调节带部9204与手腕的固定的调节部9205；显示部9201；扬声器9207；以及麦克风9208。
另外，主体具有操作开关9203。操作开关9203可以具有相应的各种功能，例如，除了作为电源开关、用于切换显示的开关、用于指示摄像开始的开关之外，还可以作为用于当按钮被按压时启动用于因特网(Internet)的程序的开关等。
通过用手指或输入笔等触碰显示部9201、操作操作开关9203、或者对麦克风9208输入声音，来进行对该移动电话的输入。在图23B中，显示部9201包括触摸面板9209，并且在显示部9201上显示显示按钮9202。可以通过用手指等触碰该显示按钮9202来进行输入。
另外，主体具有拍摄装置部9206，该拍摄装置部9206包括具有将通过摄影镜头形成的物体图像转换为电子图像信号的功能的图像拾取单元。注意，该拍摄装置部不是必须提供的。
图23B中所示的移动电话配备有电视广播的接收机等，并且可以通过接收电视广播将图像显示于显示部9201上。另外，图23B中所示的移动电话配备有诸如存储器等的存储装置等，并且可以将电视广播记录在存储器中。图23B中所示的移动电话可以具有收集位置信息的功能，诸如GPS等。
使用液晶显示面板或诸如有机发光元件或无机发光元件等的发光显示面板等的图像显示装置作为显示部9201。图23B中所示的移动电话为紧凑且重量轻，所以其电池容量有限。因而，优选将使用低功耗进行驱动的面板用作用于显示部9201的显示装置。
注意，图23B示出戴在“手腕”上的电子设备，但是本实施方式不限于此，只要采用便携的形状即可。
实施方式14
在本实施方式中，作为半导体装置的一个实施方式，将参照图24至图35说明包括实施方式1、2、5、6中所示的薄膜晶体管的显示装置的例子。在本实施方式中，参照图24至图35说明液晶显示装置的例子，其每一都包括液晶元件作为显示元件。作为用于图24至图35中所示的液晶显示装置的TFT 628、629，可以应用实施方式1、2、5、6所示的任何薄膜晶体管。另外，该TFT 628、629可以通过与实施方式1、2、5、6所示的相同工艺制造，并且具有好的电特性及高的可靠性。TFT 628和TFT 629分别包括沟道保护层608和沟道保护层611，并且它们都是包含半导体膜作为沟道形成区的反交错薄膜晶体管。
首先示出垂直取向(Vertical Alingnment，VA)型的液晶显示装置。VA型液晶显示装置具有一种控制液晶显示面板的液晶分子的取向的形式。在VA型液晶显示装置中，当没有施加电压时液晶分子被取向在相对于面板表面垂直的方向。在本实施方式中，特别地，将像素分成数个区域(子像素)，并分子在其相应区域中被对准在不同的方向。这被称为多域(multi-domain)化或多域设计。在下面的说明中，对多域设计的液晶显示装置进行说明。
图25及图26分别示出像素电极及对置电极。此外，图25是其上形成有像素电极的衬底一侧的平面图。图24示出沿图25中的线E-F的截面结构。图26是设置有对置电极的衬底一侧的平面图。下面，参照这些附图进行说明。
在图24中，衬底600和对置衬底601彼此重叠且在衬底600和对置衬底601之间注入了液晶，在该衬底600上形成有TFT 628、与TFT628连接的像素电极624、以及存储电容器部630，并该对置衬底601设置有置电极640等。
虽然未图示，但是在对置衬底601的形成有间隔物的位置，形成第一着色膜、第二着色膜、第三着色膜以及对置电极640。通过采用该结构，使用于控制液晶取向的突起644的高度不同于间隔物的高度。在像素电极624上形成有取向膜648，并且对置电极640类似地设置有取向膜646。在取向膜646与取向膜648之间，形成液晶层650。
作为间隔物，可以形成柱状间隔物；替代地，可以散布珠状间隔物。当间隔物具有透光性时，可以在形成在衬底600上的像素电极624上形成间隔物。
在衬底600上形成TFT 628、与TFT 628连接的像素电极624、以及存储电容器部630。像素电极624通过贯穿覆盖TFT628、布线616及存储电容器部630的绝缘膜620并且还贯穿覆盖绝缘膜620的第三绝缘膜622的接触孔623，与布线618连接。作为TFT 628，可以适当地使用任意实施方式1、2、5、6中所示的薄膜晶体管。另外，存储电容器部630包括与TFT 628的栅极布线602同时形成的第一电容器布线604、栅极绝缘膜606、以及与布线616及618同时形成的第二电容器布线617。
像素电极624、液晶层650和对置电极640彼此重叠，从而形成液晶元件。
图25示出衬底600上的结构。像素电极624使用实施方式1中所示的材料形成。在像素电极624中形成槽缝625。槽缝625用于控制液晶取向。
图25所示的TFT 629、与TFT 629连接的像素电极626、以及存储电容器部631，可以以与TFT 628、像素电极624及存储电容器部630类同的方式形成。TFT 628和TFT 629都连接到布线616。该液晶显示面板的像素包括像素电极624及像素电极626。像素电极624及像素电极626是子像素。
图26示出对置衬底一侧的结构。在阻光膜632上形成对置电极640。优选使用与像素电极624同样的材料来形成对置电极640。在对置电极640上形成用于控制液晶取向的突起644。
图27示出该像素结构的等效电路。TFT 628和TFT 629都连接到栅极布线602和布线616。在这种情况下，当电容器布线604和电容器布线605的电位互不相同时，可以使液晶元件651和液晶元件652的操作不同。就是说，通过单独控制电容器布线604和电容器布线605的电位，能够精确地控制液晶的取向且扩大视角。
当对设置有槽缝625的像素电极624施加电压时，在槽缝625附近产生畸变电场(倾斜电场)。槽缝625和对置衬底601一侧上的突起644以咬合的方式交替布置，因此有效地产生倾斜电场来控制液晶的取向，从而使得液晶的取向方向根据位置而变化。就是说，通过域倍增(domainmultiplication)，增加了液晶显示面板的视角。
接着，参照图28至图31说明与上述装置不同的另一VA型液晶显示装置。
图28和图29每一都示出VA型液晶显示面板的像素结构。图29示出衬底600的平面图。图28示出沿图29中的线Y-Z截取的截面结构。在下面的说明中，参照上述两个附图进行说明。
在该像素结构中，一个像素中具有多个像素电极，并且对于每一像素电极连接一TFT。这多个TFT被构建为由不同的栅极信号驱动。就是说，彼此独立地控制施加到多域像素中的各个像素电极的信号。
经由接触孔623，像素电极624通过布线618连接到TFT 628。经由接触孔627，像素电极626通过布线619连接到TFT 629。TFT 628的栅极布线602和TFT 629的栅极布线603彼此分离，以使得能够提供不同的栅极信号。另一方面，TFT 628和TFT 629共用用作数据线的布线616。作为TFT 628和TFT 629中的每一个，可以适当地使用任意实施方式1、2、5、6中所示的薄膜晶体管。此外，设置有电容器布线690。
像素电极624和像素电极626的形状彼此不同，并且二者被槽缝625隔开。像素电极626围绕呈V字形的像素电极624。TFT 628及TFT 629使施加电压到像素电极624和像素电极626的时序彼此不同，从而控制液晶的取向。图31示出该像素结构的等效电路。TFT 628连接到栅极布线602，而TFT 629连接到栅极布线603。如果对栅极布线602和栅极布线603施加不同的栅信号，则可以使TFT 628和TFT 629的操作时序不同。
对置衬底601设置有第二着色膜636及对置电极640。此外，在第二着色膜636和对置电极640之间形成有平坦化膜637，从而防止液晶取向的错乱。图30示出对置衬底一侧的结构。由多个像素共享对置电极640，并且在该对置电极640中形成槽缝641。像素电极624及像素电极626一侧上的槽缝625和槽缝641以咬合的方式交替布置；因此可以有效地产生倾斜电场，并且能够控制液晶的取向。由此，在不同的位置处液晶的取向可以不同，从而扩大视角。
像素电极624、液晶层650和对置电极640彼此重叠，从而形成第一液晶元件。另外，像素电极626、液晶层650和对置电极640彼此重叠，从而形成第二液晶元件。另外，采用对于一个像素设置有第一液晶元件和第二液晶元件的多域结构。
接着，说明水平电场模式下的液晶显示装置。在水平电场模式中，在相对于单元内的液晶分子沿着水平方向施加电场，由此驱动液晶来表示灰度级。根据该方法，可以使视角增大到大约180°。在下面的说明中，说明采用水平电场模式的液晶显示装置。
图32示出其中设置有TFT 628及与TFT 628连接的像素电极624的衬底600和对置衬底601重叠且在二者之间注入了液晶的状态。对置衬底601设置有第二着色膜636以及平坦化膜637等。为衬底600提供像素电极，并且不为对置衬底601提供像素电极。在衬底600和对置衬底601之间形成液晶层650。
在衬底600上形成有第一像素电极607、与第一像素电极607连接的电容器布线604、以及实施方式1、2、5、6中所示的TFT 628。第一像素电极607可以使用与实施方式1中所示的像素电极层427类同的材料形成。第一像素电极607被大致以像素形状进行划分。在第一像素电极607及电容器布线604上形成栅极绝缘膜606。
在栅极绝缘膜606上形成TFT 628的布线616及布线618。布线616是通过其传送视频信号的数据线，其在液晶显示面板中在一个方向上延伸，与TFT 628的源区或漏区连接，并作为源电极和漏电极之一。布线618作为源电极及漏电极中的另一方，并且与第二像素电极624连接。
在布线616及布线618上形成第二绝缘膜620。另外，在绝缘膜620上形成通过形成在绝缘膜620中的接触孔连接到布线618的第二像素电极624。像素电极624利用与实施方式1所示的像素电极曾427相类同的材料形成。
以这样的方式，在衬底600上形成TFT 628以及与TFT 628连接的第二像素电极624。在第一像素电极607和第二像素电极624之间形成保持电容器。
图33是说明像素电极的结构的平面图。图32示出沿图33中的线O-P截取的截面结构。像素电极624设置有槽缝625。该槽缝625被形成用于控制液晶的取向。在此情况下，在第一像素电极607和第二像素电极624之间产生电场。栅极绝缘膜606形成在第一像素电极607和第二像素电极624之间，但是栅极绝缘膜606被形成为具有50nm至200nm的厚度，该厚度与2μm至10μm厚的液晶层相比充分薄。因此，在基本平行于衬底600的方向(水平方向)上产生电场。利用该电场控制液晶的取向。通过利用在该大致平行于衬底的方向的电场使液晶分子水平地旋转。在此情况下，由于液晶分子在任何状态下均被水平取向，因此对比度等较少受观看角度的影响，从而视角得到扩大。此外，由于第一像素电极607和第二像素电极624都是透光电极，因此可以改善开口率。
下面，说明水平电场模式下的液晶显示装置另一不同例子。
图34及图35示出IPS模式下的液晶显示装置的像素结构。注意，图35是平面图，而图34示出沿图35所示的线V-W截取的截面结构。在以下说明中，将参照上述两个附图进行说明。
图34示出衬底600与对置衬底601重叠且在二者之间注入了液晶的状态，其中衬底600设置有TFT 628及与TFT 628连接的像素电极624。对置衬底601设置有第二着色膜636以及平坦化膜637等。为衬底600提供像素电极，而部位对置衬底601提供像素电极。在衬底600和对置衬底601之间形成液晶层650。
在衬底600上形成公共电位线609及实施方式1、2、5、6中所示的TFT 628。公共电位线609可以与TFT 628的栅极布线602同时形成。
在栅极绝缘膜606上形成TFT 628的布线616及布线618。布线616是通过其传送视频信号的数据线，其在液晶显示面板中在一个方向上延伸，与TFT 628的源区或漏区连接，并且作为源电极和漏电极之一。布线618作为源电极及漏电极中的另一方，并且与第二像素电极624连接。
在布线616及布线618上形成第二绝缘膜620。另外，在绝缘膜620上形成通过形成在绝缘膜620中的接触孔623连接到布线618的第二像素电极624。像素电极624利用与实施方式1所示的像素电极427相类同的材料形成。注意，如图35中所示，像素电极624被形成为与和公共电位线609同时形成的梳形电极产生横向电场。此外，像素电极624的梳状部分和与公共电位线609同时形成的梳状电极彼此对应。
当在施加到像素电极624的电位和公共电位线609的电位之间产生电场时，利用该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场使液晶分子水平地旋转。在此情况下，由于液晶分子在任何状态下均被水平取向，因此对比度等较少受观看角度的影响，从而视角得到扩大。
通过上述方法，在衬底600上形成TFT 628以及与TFT 628连接的像素电极624。通过在公共电位线609和电容器电极615之间设置栅极绝缘膜606而形成存储电容器。电容器电极615和像素电极624通过接触孔633连接。
通过上述步骤，可以制造作为显示装置的液晶显示装置。本实施方式的液晶显示装置是开口率高的液晶显示装置。
实施方式15
当液晶显示面板的尺寸超过10英寸，以及被设置为60英寸或者甚至为120英寸时，透光性的布线的布线电阻可能成为问题，因此，在本实施方式中，将说明通过将金属布线用作栅极布线的一部分来降低布线电阻的例子。
注意，对于图3A和图36A中相同的部分使用相同的附图标记表示，并省略了对其的详细说明。注意，本实施方式可以应用于实施方式1中所示的有源矩阵衬底。
图36A和36B是利用金属布线形成驱动电路的薄膜晶体管的栅电极层的例子。在驱动电路中，栅电极层的材料并不限于透光材料。注意，由于形成了金属布线，所以与实施方式1及实施方式2相比，光掩模的数量增加。
在图36A中，驱动电路的薄膜晶体管260包括栅电极层，在该栅电极层中，第二金属布线层241层叠在第一金属布线层242上。注意，可以通过采用与第一金属布线层236相同的材料及相同的工艺来形成该第一金属布线层242。可以采用与第二金属布线层237相同的材料及相同的工艺来形成该第二金属布线层241。
以类同的方式，在图36B中，驱动电路的薄膜晶体管270包括栅电极层，在该栅电极层中，第二金属布线层243层叠在第一金属布线层244上。注意，可以通过采用与第一金属布线层236相同的材料及相同的工艺来形成该第一金属布线层244。通过与第二金属布线层237相同的材料及相同的工艺来形成该第二金属布线层243。
当第一金属布线层242和导电层267彼此电连接时，用于防止第一金属布线层242的氧化的第二金属布线层241优选是金属氮化物膜。类似地，当第一金属布线层244和导电层277彼此电连接时，用于防止第一金属布线层244的氧化的第二金属布线层243优选是金属氮化物膜。
首先，在衬底200上形成能够耐受用于脱水化或脱氢化的第一加热处理的耐热性导电材料膜(其厚度为100nm至500nm)。
在本实施方式中，形成厚度为370nm的钨膜及厚度为50nm的氮化钽膜。在此，使用氮化钽膜和钨膜的叠层形成导电膜，但是本实施方式并不限于此。可以使用选自Ta、W、Ti、Mo、Al、Cu中的元素或包含任意上述元素为成分的合金、包含任意上述元素的组合的合金膜、或包含任意上述元素为成分的氮化物，来形成导电膜。另外，耐热性导电材料膜不限于包含任意上述元素的单层结构，并且可以使用两层或更多曾的叠层结构。
通过第一光刻步骤形成金属布线，以形成第一金属布线层236和第二金属布线层237、第一金属布线层242和第二金属布线层241、以及第一金属布线层244和第二金属布线层243。对于钨膜及氮化钽膜的蚀刻，优选使用感应耦合等离子体(ICP，Inductively Coupled Plasma)蚀刻法。通过采用ICP蚀刻法并适当地调节蚀刻条件(施加到线圈形电极的功率量、施加到衬底一侧上的电极的功率量、或衬底一侧上的电极温度等)，可以将上述膜蚀刻为所希望的锥形形状(tapered shape)。当将第一金属布线层236和第二金属布线层237形成为锥形形状时，可以减少形成在金属布线层上且与金属布线层接触的透光导电膜的形成中的缺陷。
然后，在形成透光导电膜之后，通过第二光刻步骤形成栅极布线层238、薄膜晶体管220的栅电极层。透光导电膜利用实施方式1中所示的对可见光具有透光性的导电材料。
例如，取决于透光导电膜的材料，如果存在栅极布线层238的界面，其与第一金属布线层236或第二金属布线层237接触，则通过后面执行的热处理形成氧化膜，使得接触电阻可能增高；因此，第二金属布线层237优选使用防止第一金属布线层236的氧化的金属氮化物膜形成。
接着，通过与实施方式1相类同的工艺形成栅极绝缘层、氧化物半导体层等。根据实施方式1执行后续的步骤以制造有源矩阵衬底。
在图36A和36B中示出与第二金属布线层237的一部分重叠的栅极布线层238。替代地，栅极布线层可以覆盖整个第一金属布线层236和第二金属布线层237。也就是说，可以将第一金属布线层236及第二金属布线层237称为用于降低栅极布线层238电阻的辅助布线。
此外，在端子部中，在保护绝缘层203上形成电位与栅极布线的电位相同的第一端子电极，并且该第一端子电极与第二金属布线层237电连接。还使用金属布线形成从端子部引出的布线。
另外，可以将用于降低布线电阻的金属布线，即，第一金属布线236及第二金属布线层237，用作用于显示部分以外的部分中的栅极布线层和电容器布线层的辅助布线。
在本实施方式中，通过部分地使用金属布线来降低布线电阻。因此，即使当液晶显示面板的尺寸超过10英寸，以及被设置为60英寸或者甚至为120英寸时，也可以实现所显示的图像的高分辨率，从而可以实现高开口率。
本申请基于2009年7月31日在日本专利局受理的日本专利申请No.2009-179722，通过引用将该申请全部内容结合在此。

Claims (13)

1.一种半导体装置，包括：
栅电极层，设置在绝缘表面上；
栅极绝缘层，设置在所述栅电极层上；
第一氧化物半导体层，设置在所述栅极绝缘层上；
第二氧化物半导体层，设置在所述第一氧化物半导体层上且与所述第一氧化物半导体层接触；
氧化物绝缘层，设置在所述第二氧化物半导体层上并与所述第二氧化物半导体层接触；以及
源电极层及漏电极层，设置在所述氧化物绝缘层及所述第二氧化物半导体层上，
其中，所述氧化物绝缘层覆盖所述第一氧化物半导体层及所述第二氧化物半导体层的周缘及侧表面，
其中，所述源电极层穿过所述氧化物绝缘层的开口与所述第二氧化物半导体层接触，并且所述漏电极层穿过所述氧化物绝缘层的开口与所述第二氧化物半导体层接触，并且
所述第二氧化物半导体层的与所述源电极层和所述漏电极层接触的区域的载流子浓度高于或者等于1×1018/cm3。
2.一种半导体装置，包括：
栅电极层，设置在绝缘表面上；
栅极绝缘层，设置在所述栅电极层上；
第一氧化物半导体层，设置在所述栅极绝缘层上；
第二氧化物半导体层，设置在所述第一氧化物半导体层上且与所述第一氧化物半导体层接触；
氧化物绝缘层，设置在所述第二氧化物半导体层上并与所述第二氧化物半导体层接触；
源电极层及漏电极层，设置在所述氧化物绝缘层及所述第二氧化物半导体层上；以及
保护绝缘层，设置在所述氧化物绝缘层、所述源电极层和所述漏电极层上，其中所述保护绝缘层与所述氧化物绝缘层接触，
其中，所述源电极层穿过所述氧化物绝缘层的开口与所述第二氧化物半导体层接触，并且所述漏电极层穿过所述氧化物绝缘层的开口与所述第二氧化物半导体层接触，并且所述氧化物绝缘层覆盖所述第一氧化物半导体层及所述第二氧化物半导体层的周缘及侧表面。
3.根据权利要求2所述的半导体装置，其中所述保护绝缘层利用通过溅射法形成的氮化硅、氧化铝或氮化铝形成。
4.根据权利要求1或2所述的半导体装置，其中所述氧化物绝缘层利用通过溅射法形成的氧化硅或氧化铝形成。
5.根据权利要求1或2所述的半导体装置，其中所述源电极层及所述漏电极层使用包含选自Al、Cr、Cu、Ta、Ti、Mo及W中的元素作为其成分的膜或包含这些元素的合金膜的组合的叠层膜形成。
6.根据权利要求1或2所述的半导体装置，其中所述源电极层及所述漏电极层使用氧化铟、氧化铟和氧化锡的合金、氧化铟和氧化锌的合金、或氧化锌形成。
7.根据权利要求1或2所述的半导体装置，还包括：
在所述绝缘表面上的电容器部；以及
彼此重叠并被包括在所述电容器部中的电容器布线及电容器电极，
其中所述电容器布线及所述电容器电极具有透光性。
8.根据权利要求1或2所述的半导体装置，其中所述半导体装置组装在选自电子书阅读器、电视装置、数码相框、游戏机、投币机、便携式计算机及移动电话中的一种中。
9.根据权利要求1或2所述的半导体装置，其中所述氧化物绝缘层使用氮氧化硅或氧氮化铝形成。
10.根据权利要求1或2所述的半导体装置，其中所述第一氧化物半导体层及所述第二氧化物半导体层的平均总厚度为3nm至30nm。
11.根据权利要求1或2所述的半导体装置，还包括：
设置在所述源电极层及所述漏电极层上的平坦化绝缘层；以及
设置在所述平坦化绝缘层上并与所述栅电极层连接的导电层。
12.一种半导体装置的制造方法，包括：
在绝缘表面上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一氧化物半导体层；
在所述第一氧化物半导体层上与所述第一氧化物半导体层接触地形成第二氧化物半导体层；
在所述第二氧化物半导体层上并与所述第二氧化物半导体层接触地形成氧化物绝缘层，使得所述氧化物绝缘层覆盖所述第一氧化物半导体层及所述第二氧化物半导体层的周缘及侧表面；以及
在所述氧化物绝缘层及所述第二氧化物半导体层上形成源电极层及漏电极层，其中，所述源电极层穿过所述氧化物绝缘层的开口与所述第二氧化物半导体层接触，并且所述漏电极层穿过所述氧化物绝缘层的开口与所述第二氧化物半导体层接触，
其中，不接触外部大气地形成所述第一氧化物半导体层及所述第二氧化物半导体层，以使得在所述第一氧化物半导体层及所述第二氧化物半导体层的脱水化或脱氢化之后防止水和氢侵入到所述第一氧化物半导体层及所述第二氧化物半导体层中，
所述第二氧化物半导体层的与所述源电极层和所述漏电极层接触的区域的载流子浓度高于或者等于1×1018/cm3。
13.一种半导体装置的制造方法，包括：
在绝缘表面上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一氧化物半导体层；
在所述第一氧化物半导体层上且与所述第一氧化物半导体层接触地形成第二氧化物半导体层；
在所述第二氧化物半导体层上且与所述第二氧化物半导体层接触地形成氧化物绝缘层；
在所述氧化物绝缘层及所述第二氧化物半导体层上形成源电极层及漏电极层，其中，所述源电极层穿过所述氧化物绝缘层的开口与所述第二氧化物半导体层接触，并且所述漏电极层穿过所述氧化物绝缘层的开口与所述第二氧化物半导体层接触；以及
在所述氧化物绝缘层、所述源电极层和所述漏电极层上形成保护绝缘层，其中，所述保护绝缘层与所述氧化物绝缘层接触，
其中，所述氧化物绝缘层覆盖所述第一氧化物半导体层及所述第二氧化物半导体层的周缘及侧表面。
CN201080033956.1A 2009-07-31 2010-07-20 半导体装置及其制造方法 Active CN102473734B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510408060.1A CN105097946B (zh) 2009-07-31 2010-07-20 半导体装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-179722 2009-07-31
JP2009179722 2009-07-31
PCT/JP2010/062484 WO2011013596A1 (en) 2009-07-31 2010-07-20 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510408060.1A Division CN105097946B (zh) 2009-07-31 2010-07-20 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102473734A CN102473734A (zh) 2012-05-23
CN102473734B true CN102473734B (zh) 2015-08-12

Family

ID=43526145

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510408060.1A Active CN105097946B (zh) 2009-07-31 2010-07-20 半导体装置及其制造方法
CN201080033956.1A Active CN102473734B (zh) 2009-07-31 2010-07-20 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510408060.1A Active CN105097946B (zh) 2009-07-31 2010-07-20 半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US8421083B2 (zh)
JP (2) JP5700762B2 (zh)
KR (2) KR101967480B1 (zh)
CN (2) CN105097946B (zh)
TW (2) TWI505474B (zh)
WO (1) WO2011013596A1 (zh)

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101493662B1 (ko) 2009-07-10 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기 및 표시 패널
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102215941B1 (ko) 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180128990A (ko) 2009-09-16 2018-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120106873A (ko) 2009-12-28 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5133468B2 (ja) * 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
JP5241967B2 (ja) * 2010-12-08 2013-07-17 シャープ株式会社 半導体装置および表示装置
TWI534905B (zh) 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5351343B2 (ja) * 2011-01-13 2013-11-27 シャープ株式会社 半導体装置
US9019440B2 (en) 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW202320146A (zh) 2011-01-26 2023-05-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8629445B2 (en) 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
BR112013021693A2 (pt) * 2011-03-11 2018-11-06 Sharp Kk transistor de película delgada, método de fabricação deste, e dispositivo de exibição
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2012128030A1 (en) 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
JP5560227B2 (ja) * 2011-04-11 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置の製造方法及び液晶表示装置
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP5959296B2 (ja) 2011-05-13 2016-08-02 株式会社半導体エネルギー研究所 半導体装置およびその製造方法
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5794013B2 (ja) * 2011-07-22 2015-10-14 セイコーエプソン株式会社 電気光学装置および電子機器
US9012993B2 (en) * 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US20140252355A1 (en) * 2011-10-21 2014-09-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5899237B2 (ja) * 2011-11-18 2016-04-06 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101308809B1 (ko) * 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
CN102709237B (zh) * 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102295737B1 (ko) 2012-05-10 2021-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
JP2013238718A (ja) * 2012-05-15 2013-11-28 Panasonic Corp 半導体装置及び半導体装置の製造方法
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102316107B1 (ko) * 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
DE112013007566B3 (de) 2012-08-03 2018-02-22 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102484987B1 (ko) 2012-09-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
CN104641285B (zh) * 2012-09-21 2018-06-15 夏普株式会社 半导体装置和显示装置
WO2014061567A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
CN104885230B (zh) 2012-12-25 2018-02-23 株式会社半导体能源研究所 半导体装置
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6068748B2 (ja) * 2013-03-13 2017-01-25 株式会社半導体エネルギー研究所 半導体装置
JP2014203059A (ja) * 2013-04-10 2014-10-27 セイコーエプソン株式会社 容量素子、容量素子の製造方法、半導体装置、電気光学装置、及び電子機器
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI627751B (zh) 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
JP2015060996A (ja) * 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
TWI545373B (zh) * 2013-09-25 2016-08-11 群創光電股份有限公司 自發光顯示元件
WO2015045213A1 (ja) * 2013-09-30 2015-04-02 パナソニック株式会社 薄膜トランジスタ基板及びその製造方法
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TW201523877A (zh) * 2013-11-29 2015-06-16 Semiconductor Energy Lab 半導體裝置、半導體裝置的製造方法以及顯示裝置
CN110265482B (zh) * 2013-12-02 2023-08-08 株式会社半导体能源研究所 显示装置
US9601634B2 (en) 2013-12-02 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9627413B2 (en) 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
US9530801B2 (en) 2014-01-13 2016-12-27 Apple Inc. Display circuitry with improved transmittance and reduced coupling capacitance
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR102172972B1 (ko) 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
KR102332469B1 (ko) 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN104347643B (zh) * 2014-09-04 2017-07-28 上海天马微电子有限公司 驱动电路及其形成方法、有机发光显示装置及其形成方法
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN104659067B (zh) * 2015-02-06 2018-12-18 京东方科技集团股份有限公司 一种显示基板及其制备方法和一种显示设备
TWI540371B (zh) * 2015-03-03 2016-07-01 群創光電股份有限公司 顯示面板及顯示裝置
US9964799B2 (en) * 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法
US10890761B2 (en) * 2015-04-24 2021-01-12 University-Industry Cooperation Group Of Kyung Hee University Photoreactive sensor including optical amplification phototransistor, and display panel and vehicle control system including photoreactive sensor
CN113990756A (zh) 2015-05-22 2022-01-28 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN105470205B (zh) * 2015-12-24 2018-09-07 上海天马有机发光显示技术有限公司 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法
US20170213872A1 (en) * 2016-01-27 2017-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR102330605B1 (ko) 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN109661696B (zh) * 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
CN116203768A (zh) 2017-01-11 2023-06-02 株式会社半导体能源研究所 显示装置
CN107293553B (zh) * 2017-06-19 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
JP7019459B2 (ja) * 2018-03-02 2022-02-15 株式会社ジャパンディスプレイ 表示装置
US10879329B2 (en) * 2018-03-29 2020-12-29 Joled Inc. Semiconductor device, semiconductor substrate, luminescent unit, and display unit
US10957716B2 (en) * 2018-09-12 2021-03-23 Sharp Kabushiki Kaisha Array substrate, liquid crystal display panel, and organic electroluminescence display panel
TWI702457B (zh) 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
KR20210069835A (ko) * 2019-12-04 2021-06-14 엘지디스플레이 주식회사 디스플레이 장치
CN114026631B (zh) * 2020-05-13 2023-12-22 京东方科技集团股份有限公司 驱动基板及其制作方法、显示装置
CN115152027A (zh) * 2021-01-29 2022-10-04 京东方科技集团股份有限公司 阵列基板和显示设备
JP2023007092A (ja) * 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160173A (ja) * 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002162646A (ja) 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7629633B2 (en) 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
GB0501733D0 (en) 2005-01-27 2005-03-02 British American Tobacco Co Packages
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR20060133652A (ko) * 2005-06-21 2006-12-27 삼성전자주식회사 마스크 및 이를 이용한 박막트랜지스터 기판의 제조방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
TWI345313B (en) 2005-09-05 2011-07-11 Au Optronics Corp Thin film transistor and method of manufacturing the same
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR100787455B1 (ko) * 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
EP2153468B1 (en) 2007-05-31 2010-12-01 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR20090124527A (ko) * 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR102215941B1 (ko) 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
TW201541649A (zh) 2015-11-01
US20130228777A1 (en) 2013-09-05
KR102153841B1 (ko) 2020-09-08
JP2011049539A (ja) 2011-03-10
JP5216929B2 (ja) 2013-06-19
CN105097946A (zh) 2015-11-25
CN105097946B (zh) 2018-05-08
TWI505474B (zh) 2015-10-21
CN102473734A (zh) 2012-05-23
TW201133858A (en) 2011-10-01
TWI525839B (zh) 2016-03-11
KR20190038952A (ko) 2019-04-09
JP2013008990A (ja) 2013-01-10
JP5700762B2 (ja) 2015-04-15
KR20120051720A (ko) 2012-05-22
KR101967480B1 (ko) 2019-04-09
US8421083B2 (en) 2013-04-16
WO2011013596A1 (en) 2011-02-03
US20110024751A1 (en) 2011-02-03
US8937306B2 (en) 2015-01-20

Similar Documents

Publication Publication Date Title
CN102473734B (zh) 半导体装置及其制造方法
CN102473735B (zh) 半导体装置及其制造方法
CN102751295B (zh) 半导体装置与用于制造半导体装置的方法
CN102496628B (zh) 显示装置
CN101997005B (zh) 半导体器件及其制造方法
CN101997007B (zh) 半导体装置及制造半导体装置的方法
CN105070749B (zh) 半导体装置以及制造半导体装置的方法
CN102160105B (zh) 显示装置及其制造方法
CN101714547B (zh) 显示装置
CN102576736B (zh) 半导体器件及其制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN101713897B (zh) 显示装置
CN101752425B (zh) 半导体装置及其制造方法
CN103545342B (zh) 半导体装置
CN102484140B (zh) 半导体器件的制造方法
CN101728276B (zh) 半导体装置的制造方法
CN101826520B (zh) 半导体装置
CN105448969B (zh) 半导体装置的制造方法
CN107195686A (zh) 半导体装置
CN104658915A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant