JP5241967B2 - 半導体装置および表示装置 - Google Patents

半導体装置および表示装置 Download PDF

Info

Publication number
JP5241967B2
JP5241967B2 JP2012547875A JP2012547875A JP5241967B2 JP 5241967 B2 JP5241967 B2 JP 5241967B2 JP 2012547875 A JP2012547875 A JP 2012547875A JP 2012547875 A JP2012547875 A JP 2012547875A JP 5241967 B2 JP5241967 B2 JP 5241967B2
Authority
JP
Japan
Prior art keywords
layer
oxygen supply
tft
electrode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012547875A
Other languages
English (en)
Other versions
JPWO2012077682A1 (ja
Inventor
正生 守口
庸輔 神崎
雄大 高西
崇嗣 楠見
広志 松木薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012547875A priority Critical patent/JP5241967B2/ja
Application granted granted Critical
Publication of JP5241967B2 publication Critical patent/JP5241967B2/ja
Publication of JPWO2012077682A1 publication Critical patent/JPWO2012077682A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、薄膜トランジスタを備える半導体装置および表示装置に関する。
アクティブマトリクス型の液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置は、一般に、画素毎にスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、「ＴＦＴ」とも呼ぶ）が形成された基板（以下、「ＴＦＴ基板」と呼ぶ）と、対向電極およびカラーフィルタなどが形成された対向基板と、ＴＦＴ基板と対向基板との間に設けられた液晶層などの光変調層とを備えている。
ＴＦＴ基板には、複数のソース配線と、複数のゲート配線と、これらの交差部にそれぞれ配置された複数のＴＦＴと、液晶層などの光変調層に電圧を印加するための画素電極と、補助容量配線および補助容量電極などが形成されている。
ＴＦＴ基板の構成は、例えば特許文献１に開示されている。以下、図面を参照しながら、特許文献１に開示されたＴＦＴ基板の構成を説明する。
図１６（ａ）は、ＴＦＴ基板の概略を示す模式的な平面図であり、図１６（ｂ）は、ＴＦＴ基板における１個の画素を示す拡大平面図である。また、図１７は、図１６に示す半導体装置におけるＴＦＴおよび端子部の断面図である。
図１６（ａ）に示すように、ＴＦＴ基板は、複数のゲート配線２０１６と、複数のソース配線２０１７とを有している。これらの配線２０１６、２０１７で包囲されたそれぞれの領域２０２１が「画素」となる。ＴＦＴ基板のうち画素が形成される領域（表示領域）以外の領域２０４０には、複数のゲート配線２０１６およびソース配線２０１７のそれぞれを駆動回路に接続するための複数の接続部２０４１が配置されている。各接続部２０４１は、外部配線と接続するための端子部を構成する。
図１６（ｂ）および図１７に示すように、画素となる各領域２０２１を覆うように画素電極２０２０が設けられている。また、各領域２０２１にはＴＦＴが形成されている。ＴＦＴは、ゲート電極Ｇと、ゲート電極Ｇを覆うゲート絶縁膜２０２５、２０２６と、ゲート絶縁膜２０２６上に配置された半導体層２０１９と、半導体層２０１９の両端部にそれぞれ接続されたソース電極Ｓおよびドレイン電極Ｄとを有している。ＴＦＴは保護膜２０２８で覆われている。保護膜２０２８と画素電極２０２０との間には、層間絶縁膜２０２９が形成されている。ＴＦＴのソース電極Ｓはソース配線２０１７に、ゲート電極Ｇはゲート配線２０１６に接続されている。また、ドレイン電極Ｄは、コンタクトホール２０３０内で画素電極２０２０に接続されている。
また、ゲート配線２０１６と平行に補助容量配線２０１８が形成されている。補助容量配線２０１８は補助容量に接続されている。ここでは、補助容量は、ドレイン電極Ｄと同じ導電膜から形成された補助容量電極２０１８ｂと、ゲート配線２０１６と同じ導電膜から形成された補助容量電極２０１８ａと、それらの間に位置するゲート絶縁膜２０２６とから構成されている。
各ゲート配線２０１６またはソース配線２０１７から延びた接続部２０４１上には、ゲート絶縁膜２０２５、２０２６および保護膜２０２８が形成されておらず、接続部２０４１の上面と接するように接続配線２０４４が形成されている。これにより、接続部２０４１と接続配線２０４４との電気的な接続が確保されている。
なお、図１７に示すように、液晶表示装置では、ＴＦＴ基板は、液晶層２０１５を挟んで、対向電極やカラーフィルタが形成された基板２０１４と対向するように配置される。
このようなＴＦＴ基板を製造する際には、画素となる領域２０２１（「画素部」ともいう。）と、端子部とを共通のプロセスで形成し、マスク数や工程数の増大を抑えることが好ましい。
上記のＴＦＴ基板を製造しようとすると、ゲート絶縁膜２０２５、２０２６および保護膜２０２８のうち端子配置領域２０４０に位置する部分、および、ゲート絶縁膜２０２５および保護膜２０２８のうち補助容量が形成される領域に位置する部分をエッチングする必要がある。特許文献１には、有機絶縁膜を用いて層間絶縁膜２０２９を形成し、これをマスクとして、これらの絶縁膜２０２５、２０２６、および保護膜２０２８をエッチングすることが開示されている。
近年、シリコン半導体膜の代わりに、ＩＧＺＯ（ＩｎＧａＺｎＯX）などの酸化物半導体膜を用いてＴＦＴのチャネル層を形成することが提案されている。このようなＴＦＴを「酸化物半導体ＴＦＴ」と称する。酸化物半導体がアモルファスシリコンよりも高い移動度を有していることから、酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴよりも高速で動作することが可能である。また、酸化物半導体膜は、多結晶シリコン膜よりも簡便なプロセスで形成されるため、大面積が必要とされる装置にも適用できる。
特許文献２には、酸化物半導体ＴＦＴの一例が記載されている。また、特許文献３には、非晶質酸化物半導体の活性層を備えた電界効果型トランジスタの例が記載されている。
特許文献３には、非晶質酸化物半導体層を形成するために、基板上に非晶質酸化物半導体層を形成する前に、基板表面にオゾン雰囲気中で紫外線を照射したり、基板表面にプラズマを照射したり、あるいは基板表面を過酸化水素で洗浄することが記載されている。また、この文献には、非晶質酸化物を含む活性層を形成する工程を、オゾンガス、窒素酸化物ガス等の雰囲気の中で行なうことや、基板上に非晶質酸化物を形成した後に、非晶質酸化物の成膜温度よりも高い温度で熱処理を行なうことなどが記載されている。
特開２００８−１７０６６４号公報 特開２００３−２９８０６２号公報 特開２００６−１６５５３１号公報
しかしながら、酸化物半導体ＴＦＴでは、ＴＦＴの製造プロセス中、例えば熱処理工程等において酸素欠損が生じ、キャリア電子が生じて不要なＯＦＦ電流が発生するなどの問題が発生し得る。また、ソース・ドレイン電極のエッチング工程やその上部の絶縁層の形成工程において、下方にある酸化物半導体膜が、還元作用等のダメージを受けるという問題も生じ得る。
本願発明者が検討した結果、酸化物半導体層がその下部のゲート絶縁層、またはその上部の保護層等と接する構成の酸化物半導体ＴＦＴにおいては、酸化物半導体層内部、または酸化物半導体層と絶縁層、保護層等との界面近傍に酸素欠損等による欠陥準位が発生し易く、それにより、ＴＦＴの特性低下、信頼性低下、品質のばらつき増加等の問題が発生することがわかった。
上記特許文献３には、特性の優れたトランジスタを得るために、非晶質酸化物を形成した後に、非晶質酸化物の成膜温度よりも高い温度で熱処理を行なうことなどが記載されているが、このような方法によっても、酸素欠損に起因する欠陥準位の低減を行なうことはできず、良好なＴＦＴ特性を得ることは難しい。
本発明は、上記に鑑みてなされたものであり、酸化物半導体ＴＦＴの酸化物半導体層に発生する欠陥を低減して、ＴＦＴ特性の優れた半導体装置を製造することを目的とする。また本発明は、そのような半導体装置をＴＦＴ基板として備えた高性能の表示装置を提供することを目的とする。
本発明による半導体装置は、薄膜トランジスタを備えた半導体装置であって、基板上に形成された前記薄膜トランジスタのゲート電極および酸素供給層と、前記ゲート電極および前記酸素供給層の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成された前記薄膜トランジスタの酸化物半導体層と、前記ゲート絶縁層および前記酸化物半導体層の上に配置された、前記薄膜トランジスタのソース電極およびドレイン電極と、を備えている。
ある実施形態では、前記酸素供給層が、水（Ｈ2Ｏ）、ＯＲ基、またはＯＨ基を含む材料からなる層である。
ある実施形態では、前記酸素供給層が、シリコーン（ｓｉｌｉｃｏｎｅ）樹脂、あるいはシラノール基またはＳｉ−ＯＨ基を含む樹脂材料からなる。
ある実施形態では、前記酸素供給層が、エステル重合樹脂、またはＣＯ−ＯＲ基を含む樹脂材料からなる。
ある実施形態では、前記酸素供給層が、アクリル樹脂またはＳＯＧ材料を含む材料からなる。
ある実施形態では、半導体装置が、前記ゲート電極と同じ材料で形成された下部配線と、前記ソース電極および前記ドレイン電極と同じ材料で形成された上部配線と、前記上部配線と前記下部配線とが接続された接続部と、を備え、前記接続部において、前記上部配線と前記下部配線とが、前記酸素供給層および前記ゲート絶縁層を貫通するコンタクトホールを介して接続されている。
ある実施形態では、半導体装置が、前記ゲート電極と同じ材料で形成された下部配線と、前記ソース電極および前記ドレイン電極と同じ材料で形成された上部配線と、前記ソース電極および前記ドレイン電極の上に形成された保護層と、前記保護層の上に形成された導電層と、前記上部配線と前記下部配線とが接続された接続部と、を備え、前記接続部において、前記上部配線と前記下部配線とが、前記酸素供給層、前記ゲート絶縁層、および前記保護層を貫通するコンタクトホール内に形成された前記導電層を介して接続されている。
ある実施形態では、半導体装置が、前記ゲート電極と同じ材料で形成された下部配線と、前記ソース電極および前記ドレイン電極と同じ材料で形成された上部配線と、前記ソース電極および前記ドレイン電極の上に形成された保護層と、前記保護層の上に形成された導電層と、前記上部配線と前記下部配線とが接続された接続部と、を備え、前記接続部において、前記上部配線と前記導電層とが、前記保護層を貫通する第１コンタクトホールを介して接続されており、前記導電層と前記下部配線とが、前記保護層、前記ゲート絶縁層、および前記酸素供給層を貫通する第２コンタクトホールを介して接続されている。
ある実施形態では、半導体装置が、前記ゲート電極と同じ材料で形成された補助容量電極と、前記補助容量電極に対向するように、前記ソース電極および前記ドレイン電極と同じ材料で形成された補助容量対向電極と、を含む補助容量を備えている。
ある実施形態では、半導体装置が、前記酸化物半導体層、前記ソース電極、および前記ドレイン電極の上部に形成された第２酸素供給層を備えている。
ある実施形態では、半導体装置が、前記酸化物半導体層、前記ソース電極、および前記ドレイン電極と前記第２酸素供給層との間に形成された保護層を備えている。
ある実施形態では、前記第２酸素供給層が、水（Ｈ2Ｏ）、ＯＲ基、またはＯＨ基を含む材料からなる層である。
本発明による他の半導体装置は、薄膜トランジスタを備えた半導体装置であって、基板上に形成された前記薄膜トランジスタのゲート電極と、前記ゲート電極の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成された酸素供給層と、前記酸素供給層の上に形成された前記薄膜トランジスタの酸化物半導体層と、前記酸化物半導体層の上に配置された、前記薄膜トランジスタのソース電極およびドレイン電極と、を備えている。
ある実施形態では、前記酸素供給層に開口が形成されており、前記酸化物半導体層が、前記酸素供給層の前記開口の中で前記ゲート絶縁層と接している。
ある実施形態では、前記酸素供給層が、水（Ｈ2Ｏ）、ＯＲ基、またはＯＨ基を含む材料からなる層である。
ある実施形態では、前記酸素供給層が、シリコーン樹脂、あるいはシラノール基またはＳｉ−ＯＨ基を含む樹脂材料からなる。
ある実施形態では、前記酸素供給層が、エステル重合樹脂、またはＣＯ−ＯＲ基を含む樹脂材料からなる。
ある実施形態では、前記酸素供給層が、アクリル樹脂またはＳＯＧ材料を含む材料からなる。
本発明による表示装置は、上述した半導体装置を備えた表示装置である。
本発明によれば、酸素供給層から酸化物半導体層にＨ2Ｏ、ＯＲ基、またはＯＨ基が供給されるため、より欠陥の修復された酸化物半導体層を有する、高性能の半導体装置を得ることができる。また、本発明によれば、ＴＦＴ特性毎にばらつきの少ない、高信頼性の半導体装置を得ることができる。また、本発明によれば、特性の優れた酸化物半導体ＴＦＴを有する表示装置によって、高品質な表示を提供することが可能となる。
本発明の実施形態１による液晶表示装置１０００の構成を模式的に示す斜視図である。 液晶表示装置１０００のＴＦＴ基板（半導体装置１００）の構成を模式的に示す平面図である。 ＴＦＴ基板１００の表示領域ＤＡの構成を模式的に表した平面図である。 実施形態１によるＴＦＴ１０の構成を模式的に表した断面図である。 実施形態１によるＴＦＴ１０の構成を模式的に表した断面図であり、ＴＦＴ１０による効果を説明するための図である。 （ａ）および（ｂ）は、ＴＦＴ１０による効果を説明するための図であり、（ａ）は、酸素供給層を有するＴＦＴの電圧−電流特性を表しており、（ｂ）は酸素供給層を有しないＴＦＴの電圧−電流特性を表している。 （ａ）〜（ｆ）は、ＴＦＴ基板１００の製造工程を模式的に表した断面図である。 （ｇ）および（ｈ）は、ＴＦＴ基板１００の製造工程を模式的に表した断面図である。 ＴＦＴ基板１００における上部配線と下部配線との接続部の第１形態を模式的に表した断面図である。 ＴＦＴ基板１００における接続部の第２形態を模式的に表した断面図である。 ＴＦＴ基板１００における接続部の第３形態を模式的に表した断面図である。 本発明の実施形態２によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態３によるＴＦＴ基板１００の構成を模式的に表した断面図である。 本発明の実施形態４によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態５による有機ＥＬ表示装置１００２の構成を模式的に表した断面図である。 （ａ）は、従来のＴＦＴ基板の概略を示す模式的な平面図であり、（ｂ）は、（ａ）のＴＦＴ基板における１個の画素を示す拡大平面図である。 図１６に示す従来のＴＦＴ基板におけるＴＦＴおよび端子部の断面図である。
以下、図面を参照しながら、本発明の実施形態による表示装置、半導体装置を説明する。ただし、本発明の範囲は以下の実施形態に限られるものではない。本発明の半導体装置は、酸化物半導体ＴＦＴが形成されたＴＦＴ基板であり、各種表示装置や電子機器などのＴＦＴ基板を広く含むものとする。本実施形態の説明においては、半導体装置を、酸化物半導体ＴＦＴをスイッチング素子として備えた表示装置のＴＦＴ基板として説明する。
（実施形態１）
図１は、本発明の実施形態による液晶表示装置１０００の構成を模式的に示す斜視図である。
図１に示すように、液晶表示装置１０００は、液晶層を挟んで互いに対向するＴＦＴ基板（半導体装置）１００および対向基板２００と、ＴＦＴ基板１００および対向基板２００のそれぞれの外側に配置された偏光板２１０および２２０と、表示用の光をＴＦＴ基板１００に向けて出射するバックライトユニット２３０とを備えている。ＴＦＴ基板１００には、複数の走査線（ゲートバスライン）を駆動する走査線駆動回路２４０、および複数の信号線（データバスライン）を駆動する信号線駆動回路２５０が配置されている。走査線駆動回路２４０および信号線駆動回路２５０は、ＴＦＴ基板１００の内部または外部に配置された制御回路２６０に接続されている。制御回路２６０による制御に応じて、走査線駆動回路２４０からＴＦＴのオン−オフを切り替える走査信号が複数の走査線に供給され、信号線駆動回路２５０から表示信号（図３に示す画素電極２０への印加電圧）が、複数の信号線に供給される。
対向基板２００は、カラーフィルタおよび共通電極を備えている。カラーフィルタは、３原色表示の場合、それぞれが画素に対応して配置されたＲ（赤）フィルタ、Ｇ（緑）フィルタ、およびＢ（青）フィルタを含む。共通電極は、液晶層を挟んで複数の画素電極２０を覆うように形成されている。共通電極と各画素電極２０との間に与えられる電位差に応じて両電極の間の液晶分子が画素毎に配向し、表示がなされる。
図２は、ＴＦＴ基板１００の構成を模式的に示す平面図であり、図３は、ＴＦＴ基板１００の表示領域ＤＡの構成を模式的に示す平面図である。
図２に示すように、ＴＦＴ基板１００は、表示部ＤＡと表示部ＤＡの外側に位置する周辺部ＦＡを有する。周辺部ＦＡには、走査線駆動回路２４０、信号線駆動回路２５０、電圧供給回路等の電気素子がＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式で配置されている。周辺部ＦＡにおけるＴＦＴ、ダイオード等の電気素子は、表示部ＤＡのＴＦＴと同じ製造工程にて形成され得る。また、周辺部ＦＡの外端部付近にはＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）等の外部素子を取り付けるための端子部３０が配置されている。さらに、周辺部ＦＡには、信号線等の上部配線と走査線等の下部配線とを電気的に接続する接続部２５が形成されている。
図示してはいないが、表示領域ＤＡと周辺領域ＦＡとの境界には複数の接続配線が形成されている。各信号線１２は、それに対応して形成された接続部を介して接続配線に電気的に接続されている。接続部によって、上部配線である信号線１２が下部配線である接続配線に接続される。
図３に示すように、表示部ＤＡには、複数の画素５０がマトリックス状に配置されており、複数の走査線１４と複数の信号線１２とが互いに直交するように配置されている。走査線１４の一部はＴＦＴ１０のゲート電極を構成する。複数の走査線１４と複数の信号線１２との交点それぞれの付近には、能動素子である薄膜トランジスタ（ＴＦＴ）１０が画素５０毎に形成されている。各画素５０には、ＴＦＴ１０のドレイン電極に電気的に接続された、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる画素電極２０が配置されている。また、隣り合う２つの走査線１４の間には補助容量線（Ｃｓラインとも呼ぶ）１６が走査線１４と平行に延びている。
各画素１０内には補助容量（Ｃｓ）１８が形成されており、補助容量線１６の一部が補助容量１８の補助容量電極（下部電極）となっている。この補助容量電極と、補助容量対向電極（上部電極）と、両電極の間に配置された層により補助容量１８が構成される。ＴＦＴ１０のドレイン電極は補助容量対向電極に接続されており、補助容量対向電極は層間絶縁層に形成されたコンタクトホールを介して画素電極２０に接続されている。ＴＦＴ１０のゲート電極、走査線１４、補助容量線１６、および補助容量電極は、同一の材料によって、同一の工程で形成される。ＴＦＴ１０のソース電極とドレイン電極、信号線１２、補助容量対向電極は、同一の材料によって、同一の工程で形成される。
図４は、実施形態１によるＴＦＴ基板１００（「半導体装置１００」と呼ぶこともある）におけるＴＦＴ１０の構成を模式的に表した断面図である。
図４に示すように、ＴＦＴ１０は、ガラス基板等の基板６０の上に形成されたゲート電極６２と、基板６０の上にゲート電極６２の一部を覆うように形成された酸素供給層６４と、酸素供給層６４の上に形成されたゲート絶縁層６６（単に「絶縁層６６」と呼ぶこともある）と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、ゲート絶縁層６６および酸化物半導体層６８の上に形成されたソース電極７０ｓおよびドレイン電極７０ｄと、ソース電極７０ｓおよびドレイン電極７０ｄの上に形成された保護層７２とを備えている。
後に図８（ｈ）に示すように、保護層７２の上には透明導電材料による画素電極２０が形成されている。画素電極２０の下の保護層７２にはコンタクトホール７４ｈが形成されており、画素電極２０は、コンタクトホール７４ｈの底でＴＦＴ１０のドレイン電極７０ｄと接している。なお、保護層７２と画素電極２０との間に層間絶縁層を配置する構成もあり得る。
ゲート電極６２は、例えばチタン（Ｔｉ）からなる下層ゲート電極の上に、例えば銅（Ｃｕ）からなる上層ゲート電極が形成された２層構造を有し得る。ゲート電極を、Ｔｉ／Ａｌ（アルミニウム）／Ｔｉ等の３層構成としてもよい。
酸素供給層６４は、水（Ｈ2Ｏ）、ＯＲ基、またはＯＨ基を含む材料からなる層である。本実施形態では、酸素供給層６４は、例えばシリコーン（ｓｉｌｉｃｏｎｅ）樹脂を含むスピンオングラス（ＳＯＧ）材料をスピンコート法によって塗布することで形成されている。ＳＯＧ材料には、他にシラノール（Ｓｉ（ＯＨ）4）、アルコキシシラン、シロキサン樹脂等を含む材料を用いることができる。酸素供給層６４を、シラノール基またはＳｉ−ＯＨ基を含む他の樹脂材料から形成してもよい。また、酸素供給層６４は、アクリル樹脂、エステル重合樹脂、またはＣＯ−ＯＲ基を含む樹脂材料によって形成してもよい。
ゲート絶縁層６６は、窒化シリコンによって形成されている。ゲート絶縁層６６を、酸化シリコンで形成してもよく、窒化シリコン層と酸化シリコン層との２層構成に形成してもよい。ゲート絶縁層６６は酸素供給層６４に形成された開口の中でゲート電極６２に接している。
酸化物半導体層６８は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体（ＩＧＺＯ）からなる層である。酸化物半導体層６８の上に形成されたソース電極７０ｓおよびドレイン電極７０ｄは、Ｔｉ／Ａｌ／Ｔｉの３層構成からなる導電層である。ソース電極７０ｓおよびドレイン電極７０ｄをＡｌ／Ｔｉ、Ｃｕ／Ｔｉ、Ｃｕ／Ｍｏ（モリブデン）等の２層構成としてもよい。
保護層７２は、酸化シリコン（ＳｉＯ2）または窒化シリコン（ＳｉＮx）により形成されている。保護層７２を設けない構成もあり得る。
図５に示すように、酸素供給層６４がＨ2Ｏ、ＯＲ基、またはＯＨ基を含むことから、アニール等の熱処理工程において、酸素供給層６４からゲート絶縁層６６を介して酸化物半導体層６８に、Ｈ2Ｏ、ＯＨ基、またはＯＲ基が拡散され、酸化物半導体層６８中の酸素欠損等に起因する欠陥が補われる。したがって、ＴＦＴの特性が向上し、ＴＦＴ毎にばらつきの少ない、高品質の半導体装置を提供することができる。また、ＴＦＴ１０では、酸化物半導体層６４の端部からその外側の酸素供給層６４の上にソース電極７０ｓおよびドレイン電極７０ｄが形成されているため、酸素供給層６４からゲート絶縁層６６に移動したＨ2Ｏ、ＯＲ基、またはＯＨ基が、ソース電極７０ｓおよびドレイン電極７０ｄの底面にて反射され、その一部が酸化物半導体層６８に向けて移動する。このように、ソース電極７０ｓおよびドレイン電極７０ｄを形成した後に熱処理を行なう場合、ソース電極７０ｓおよびドレイン電極７０ｄが拡散防止層の役割を果たすため、酸化物半導体層６８により多くのＨ2Ｏ、ＯＲ基、またはＯＨ基の供給がなされ、より多くの欠陥が修復される。
図６（ａ）は、実施形態１のＴＦＴ１０の電圧−電流特性を表したグラフであり、（ｂ）は酸素供給層を有しないＴＦＴの電圧−電流特性を表したグラフである。両グラフにおいて、横軸はゲート電圧値を表し、縦軸はソース−ドレイン電流値を表しており、ドレイン電圧が１０Ｖである場合の特性を実線で、ドレイン電圧が０．１Ｖである場合の特性を破線で、それぞれ表してる。
図６（ａ）に示されるように、実施形態１のＴＦＴ１０では、ドレイン電圧によらず、ゲート電圧０Ｖ付近での電流の立ち上がり特性（Ｓ値）が一定であり、ＴＦＴのＯＮ時から印加電圧に応じた適切な電流値が得られている。一方、図６（ｂ）に示されるように、酸素供給層を有しないＴＦＴでは、ドレイン電圧毎にＳ値が異なり、ＯＮ電流の立ち上がり位置、およびＯＦＦ電流値にばらつきが生じている。これらの比較から、実施形態１の酸素供給層５４を有するＴＦＴ１０によれば、よりＴＦＴ特性の安定した高性能の半導体装置が得られることがわかる。
次に、図７および図８を参照しながらＴＦＴ基板１００の製造方法を説明する。
図７（ａ）〜（ｆ）および図８（ｇ）〜（ｈ）は、ＴＦＴ基板１００の製造工程を示す模式的な断面図である。
工程（Ａ）：
まず、基板６０の上にスパッタ法などにより、Ｔｉ層およびＣｕ層をこの順に積層する。Ｔｉ層の厚さは３０〜１５０ｎｍであり、Ｃｕ層の厚さは２００〜５００ｎｍである。次に、積層した２層を公知のフォトリソグラフィ法およびウェットエッチング法を用いてパターニングして（第１マスク工程）、図７（ａ）に示すゲート電極６２を得る。このとき、ここでは図示しない走査線１４、補助容量線１６、補助容量電極、下部配線等も同時に形成される。その後、残ったレジストの剥離および基板の洗浄が行われる。
工程（Ｂ）：
次に、図７（ｂ）に示すように、基板６０の上に、ゲート電極６２を覆うように酸素供給材料６４ｍをスピンコートにより塗布する。ここでは、酸素供給材料６４ｍにはシリコーン樹脂、ＳＯＧ材料を用いる。ＳＯＧ材料には、他にシラノール（例えばＳｉ（ＯＨ）4）、アルコキシシラン、シロキサン樹脂等を含む材料を用いることができる。酸素供給層６４を、シラノール基またはＳｉ−ＯＨ基を含む他の樹脂材料から形成してもよい。また、酸素供給層６４は、アクリル樹脂、エステル重合樹脂、またはＣＯ−ＯＲ基を含む樹脂材料によって形成してもよい。
工程（Ｃ）：
次に、図７（ｃ）に示すように、ゲート電極６２の上の酸素供給材料６４ｍに、フォトリソグラフィ法によって開口を設け（第２マスク工程）、酸素供給層６４を形成する。
工程（Ｄ）：
次に、図７（ｄ）に示すように、開口を覆うように酸素供給層６４の上にゲート絶縁層６６を積層する。ゲート絶縁層６６は、プラズマＣＶＤ法によって厚さ１００〜７００ｎｍに積層された窒化シリコン層である。窒化シリコンの変わりに酸化シリコン（ＳｉＯ2）を積層してもよく、窒化シリコンと酸化シリコンの両方を積層してもよい。酸素供給層６４の開口内で、ゲート絶縁層６６はゲート電極６２に接している。
工程（Ｅ）：
次に、ゲート絶縁層６６の上に酸化物半導体を積層する。酸化物半導体は、スパッタ法を用いて、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体（ＩＧＺＯ）を厚さ１０〜１００ｎｍ積層して形成される。酸化物半導体を塗布法またはインクジェット法によって積層してもよい。
その後、積層した酸化物半導体を、フォトリソグラフィ法、例えばシュウ酸を用いたウェットエッチング法でパターニングして（第３マスク工程）、図７（ｅ）に示すように、ＴＦＴ１０のチャネル層となる酸化物半導体層６８を得る。その後、残ったレジストの剥離および基板の洗浄が行われる。酸化物半導体には、ＩＧＺＯの代わりに他の種類の酸化物半導体膜を用いてもよい。
工程（Ｆ）：
次に、スパッタ法により、ゲート絶縁層６６の上に酸化物半導体層６８を覆うように、Ｔｉ、Ａｌ、およびＴｉをこの順番に積層する。次に、フォトリソグラフィ法およびウェットエッチング法によって、これら３層をパターニングして、図７（ｆ）に示すように、ソース電極７０ｓおよびドレイン電極７０ｄを得る（第４マスク工程）。その後、残ったレジストの除去、および基板洗浄がなされる。ウェットエッチングの代わりにドライエッチングを用いることも可能である。Ｔｉ、Ａｌ、およびＴｉを積層する代わりに、Ａｌ／Ｔｉ、Ｃｕ／Ｔｉ、またはＣｕ／Ｍｏを積層してもよい。この工程では、ここでは図示しない信号線１２、補助容量対向電極、上部配線等も同時に形成される。
工程（Ｇ）：
次に、ＣＶＤ法により酸化シリコンを基板全体に積層する。酸化シリコンの代わりに、窒化シリコンを積層してもよく、また、酸化シリコンおよび窒化シリコンの両方を積層してもよい。このようにして形成した層をＰＡＳ膜と呼ぶ。その後、ＰＡＳ膜に対して、大気雰囲気中で、２００℃〜４００℃の温度でアニール処理を行った。アニール処理の際に、ソース電極７０ｓおよびドレイン電極７０ｄの下面と酸化物半導体層６８との間に反射層が形成される。
この低反射層は、ソース電極７０ｓおよびドレイン電極７０ｄの下層を構成するチタンと酸化物半導体層６８との間に酸化還元反応が生じて、チタンが酸化されると同時に酸化物半導体６８中のインジウムが還元されることにより形成されたものである。低反射層が存在しない場合、ＴＦＴ基板１０に入射したバックライトユニットからの光や太陽光等の外光が、ソース電極７０ｓおよびドレイン電極７０ｄ下面とゲート電極６２上面との間で反射を繰り返し、その多くが酸化物半導体層６８のチャネル部に到達し、ＴＦＴ特性を悪化させる。本実施形態のＴＦＴ１０によれば、上述したように低反射層が形成されるため、入射光の反射が防止され、チャネル部へ入射する光量を低減させることができる。これにより、特性のばらつきが抑えられた信頼性の高いＴＦＴ基板を提供することが可能となる。
その後、積層したＰＡＳ膜をフォトリソグラフィ法によってパターニングして（第５マスク工程）、図８（ｇ）に示す保護層７２を得る。パターニングによって、保護層７２には開口７２ｈが形成される。
工程（Ｈ）：
次に、保護層７２の上に、例えばスパッタ法により透明導電材料を堆積する。このとき、透明導電材料はコンタクトホール７４ｈ内でドレイン電極７０ｄに接する。透明導電材料としては、ＩＴＯを用いる。透明導電材料にＩＺＯ、ＺｎＯ等を用いてもよい。次いで、公知のフォトリソグラフィ法によって、透明電極層のパターニングを行って（第６マスク工程）、図８（ｈ）に示すように、画素電極２０が形成される。
以上の工程により、ＴＦＴ１０を有するＴＦＴ基板１００が完成する。
次に、図９〜図１１を参照して、ＴＦＴ基板１００における接続部２５の第１〜第３構成例を説明する。図９〜図１１は、それぞれ、接続部２５の第１〜第３構成例の断面を模式的に表している。
第１構成例：
第１構成例による接続部２５は、図９に示すように、基板６０の上に形成された下部配線６２ｄと、下部配線６２ｄの上に形成された酸素供給層６４と、酸素供給層６４の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された上部配線７０ｕとを備えている。下部配線６２ｄは、ゲート電極６２と同時に同じ材料で形成された金属層である。上部配線７０ｕは、ソース電極７０ｓおよびドレイン電極７０ｄと同時に同じ材料で形成された金属層である。
接続部２５において、酸素供給層６４およびゲート絶縁層６６のそれぞれには、互いに重なる位置に開口が設けられており、これら２層を貫通するようにコンタクトホール２５ｈａが形成されている。ゲート絶縁層６６の開口は酸素供給層６４の開口よりも大きく、コンタクトホール２５ｈａにおいて、ゲート絶縁層６６および酸素供給層６４の側面は階段状に形成されている。上部配線７０ｕと下部配線６２ｄとは、コンタクトホール２５ｈａを介して接続されている。つまり、コンタクトホール２５ｈａ内に形成された上部配線７０ｕが、コンタクトホール２５ｈａの底部で下部配線６２ｄと接続されている。
上部配線７０ｕの金属層を積層する場合、コンタクトホール２５ｈａの側面が急斜面であると、側面において金属層の切断が生じやすく、接続部における断線が発生する恐れがある。本構成例では、上部配線７０ｕが、急傾斜の側面ではなく、ゲート絶縁層６６および酸素供給層６４の階段状の側面の上に形成されるため、上部配線７０ｕの切断が生じにくい。よって、信頼性の高い接続部２５を形成することができる。
第２構成例：
第２構成例による接続部２５は、図１０に示すように、基板６０の上に形成された下部配線６２ｄと、下部配線６２ｄの上に形成された酸素供給層６４と、酸素供給層６４の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された上部配線７０ｕと、上部配線７０ｕの上に形成された保護層７２と、保護層７２の上に形成された導電層２０ｔとを備えている。下部配線６２ｄは、ゲート電極６２と同時に同じ材料で形成された金属層であり、上部配線７０ｕは、ソース電極７０ｓおよびドレイン電極７０ｄと同時に同じ材料で形成された金属層である。導電層２０ｔは、画素電極２０と同時に同じ材料で形成される。
接続部２５において、酸素供給層６４、ゲート絶縁層６６、上部配線７０ｕ、および保護層７２のそれぞれには、互いに重なる位置に開口が設けられている。開口は、下層から上層に向けて大きくなるように形成されており、これらの層を貫通するようにコンタクトホール２５ｈｂが形成されている。コンタクトホール２５ｈｂにおいて、各層の端部は、より上層になるに従ってより外側に位置するように、階段状に形成されている。
上部配線７０ｕと下部配線６２ｄとは、コンタクトホール２５ｈｂ内の導電層２０ｔを介して接続されている。つまり、コンタクトホール２５ｈｂ内には、酸素供給層６４、ゲート絶縁層６６、上部配線７０ｕ、および保護層７２の側面を覆うように導電層２０ｔが形成されており、その側面において導電層２０ｔと上部配線７０ｕが接続され、コンタクトホール２５ｈａの底部で導電層２０ｔと下部配線６２ｄとが接続される。
コンタクトホール２５ｈｂ内に導電層２０ｔを形成する場合、ＩＴＯ、ＩＺＯ等の金属がスパッタ法によって積層されるが、コンタクトホール２５ｈａの側面が急斜面であると、金属層の切断や金属層と上部配線７０ｕとの接触不良が発生し易い。また、各層の端部が同じ位置となるように形成しようとすると、フォトリソグラフィにおけるマスクの位置ずれ、エッチングシフトのばらつき、オーバーハング等により、下層の端部が上層の端部よりも外側に形成されることが生じ得る。これは導電層２０ｔに断線を引き起こす原因となる。
本構成例では、各層の側面が、より上層になるに従ってより外側に位置するように形成されるため、コンタクトホール２５ｈｂの側面が階段状に形成され、導電層２０ｔの断線および導電層２０ｔと上部配線７０ｕとの接触不良が防止される。また、多層構成部位における接続を一つのコンタクトホールを介して行なうため、接続部の面積を小さく抑えることができる。これにより、ＴＦＴ基板の高密度化、小型化が可能となる。また、コンタクトホール２５ｈｂを、各層のエッチングをハーフトーン露光、レジストアッシング等を利用して、一括して行なって形成することもできる。この場合、製造効率が向上し、ＴＦＴ基板を低コストで製造することが可能となる。
第３構成例：
第３構成例による接続部２５は、図１１に示すように、基板６０の上に形成された下部配線６２ｄと、下部配線６２ｄの上に形成された酸素供給層６４と、酸素供給層６４の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された上部配線７０ｕと、上部配線７０ｕの上に形成された保護層７２と、保護層７２の上に形成された導電層２０ｔとを備えている。下部配線６２ｄは、ゲート電極６２と同時に同じ材料で形成された金属層であり、上部配線７０ｕは、ソース電極７０ｓおよびドレイン電極７０ｄと同時に同じ材料で形成された金属層である。導電層２０ｔは、画素電極２０と同時に同じ材料で形成される。
接続部２５には、保護層７２を貫通する第１コンタクトホール２５ｈｃ、ならびに、保護層７２、ゲート絶縁層６６、および酸素供給層６４を貫通する第２コンタクトホール２５ｈｄが形成されている。上部配線７０ｕと導電層２０ｔとは、第１コンタクトホール２５ｈｃ内で接続されている。つまり、コンタクトホール２５ｈｃ内には、保護層７２の側面を覆うように導電層２０ｔが形成されており、コンタクトホール２５ｈｃの底部で導電層２０ｔと上部配線７０ｕとが接続される。導電層２０ｔと下部配線６２ｄとは、第２コンタクトホール２５ｈｄ内で接続されている。つまり、コンタクトホール２５ｈｄ内には、保護層７２、ゲート絶縁層６６、および酸素供給層６４の側面を覆うように導電層２０ｔが形成されており、コンタクトホール２５ｈｄの底部で導電層２０ｔと下部配線６２ｄとが接続される。
このようにして、上部配線７０ｕと下部配線６２ｄとが、導電層２０ｔを介して電気的に接続されている。第１および第２構成例同様、コンタクトホール２５ｈｃおよび２５ｈｄの側面を階段状に形成してもよく、それによって、導電層２０ｔの断線を防止することができる。
次に、本発明による他の実施形態（実施形態２〜５）を説明する。以下の説明においては、実施形態１と同じ構成要素には同じ参照番号を付け、その詳細な説明を省略する。同様の構成を有する構成要素からは同様の効果を得ることができる。
（実施形態２）
図１２は、実施形態２によるＴＦＴ１０の構成を模式的に示す断面図である。本実施形態によるＴＦＴ基板の基本的構成は、以下に説明する以外、実施形態１のＴＦＴ基板１００と同じである。
図１２に示すように、ＴＦＴ１０は、実施形態１同様、基板６０の上に順次積層されたゲート電極６２、酸素供給層６４、ゲート絶縁層６６、酸化物半導体層６８、ソース電極７０ｓおよびドレイン電極７０ｄ、並びに保護層７２を備えている。さらに、本実施形態のＴＦＴ１０は、保護層７２の上に形成された第２酸素供給層７８を備えている。保護層７２を形成しない形態も本実施形態のＴＦＴ１０に含まれる。第２酸素供給層７８は、実施形態１における層間絶縁層７４の代わりに形成される。第２酸素供給層７８の上に、層間絶縁層７４を形成することもあり得る。
第２酸素供給層７８は、実施形態１の工程（Ｈ）において、例えばスピンコート法によってアクリル樹脂を塗布して形成される。アクリル樹脂の代わりに、シリコーン（ｓｉｌｉｃｏｎｅ）樹脂等を含むＳＯＧ材料を塗布してもよい。第２酸素供給層７８は、酸素供給層６４同様、Ｈ2Ｏ、ＯＲ基、またはＯＨ基を含む材料からなる層であり、実施形態１で説明した酸素供給層６４用の材料によって形成され得る。
実施形態２のＴＦＴ１０によれば、酸化物半導体層６８のチャネル部に、酸素供給層６４のみならず第２酸素供給層７８からもＨ2Ｏ、ＯＲ基、またはＯＨ基を供給することができる。よって、実施形態１よりもさらに欠陥の修復された酸化物半導体層６８を得ることができ、よりＴＦＴ特性の優れた信頼性の高い半導体装置が得られる。
（実施形態３）
図１３は、実施形態３によるＴＦＴ基板１００の構成を模式的に示す断面図である。本実施形態によるＴＦＴ基板１００の基本的構成は、以下に説明する以外、実施形態１のＴＦＴ基板１００と同じであり、図１および図２に示したＴＦＴ基板１００として用いられ得る。
図１３に示すように、ＴＦＴ基板１００は、コンタクト部８５と、配線クロス部８７と、ＴＦＴ部８０と、Ｃｓ部８８とを有している。コンタクト部８５には接続部２５が形成され、ＴＦＴ部８０にはＴＦＴ１０が形成され、Ｃｓ部８８には補助容量１８が形成されている。配線クロス部８７は、上層配線である信号線１２と下層配線である走査線１４が交差する部位である。
コンタクト部８５における接続部２５の構成は、基本的に実施形態１の第２構成例の接続部２５と同じである。ただし、第２構成例における層間絶縁層７４の代わりに第２酸素供給層７８が積層されている。本実施形態の接続部２５においても、コンタクトホール２５ｈｂ側面において、複数の層がより上層になるに従ってより外側に位置するように形成されるため、コンタクトホール２５ｈｂの側面が階段状に形成され、導電層２０ｔの断線および導電層２０ｔと上部配線７０ｕとの接触不良が防止される。また、配線接続を一つのコンタクトホールを介して行なうため、接続部の面積を小さく抑えることができる。コンタクト部８５に、実施形態１の第１および第３構成例の接続部２５を形成してもよい。
配線クロス部８７は、基板６０と、基板６０の上に形成された走査線１４と、走査線を覆うよう積層された酸素供給層６４と、酸素供給層６４の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された信号線１２と、信号線１２を覆って形成された保護層７２と、保護層の上に形成された第２酸素供給層７８とを備えている。走査線１４と信号線１２との間に酸素供給層６４を配置することにより、両配線間に形成される寄生容量を低減させることができる。
ＴＦＴ部８０には、実施形態２のＴＦＴ１０が形成されている。ＴＦＴ１０のドレイン電極７０ｄと画素電極２０は、保護層７２および第２酸素供給層７８に形成されたコンタクトホールを介して接続されている。
Ｃｓ部８８には、補助容量電極６２ｃ、酸素供給層６４、ゲート絶縁層６６、補助容量対向電極７０ｃ、保護層７２、および第２酸素供給層７８が、この順に積層されている。補助容量電極６２ｃと、それに対向する補助容量対向電極７０ｃと、両電極の間に挟まれたゲート絶縁層６６とによって、補助容量１８が構成される。両電極の間には酸素供給層６４の開口が形成され、その開口を埋めるようにゲート絶縁層６６が形成されている。これにより、両電極の間隔を狭めることができるので、酸素供給層６４を含む多層構成のＴＦＴ基板１００においても、狭い領域に大きな容量を有する補助容量１８を形成することができる。
（実施形態４）
図１４は、実施形態４によるＴＦＴ１０の構成を模式的に示す断面図である。本実施形態によるＴＦＴ基板の基本的構成は、以下に説明する以外、実施形態１のＴＦＴ基板１００と同じである。
図１４に示すように、ＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２を覆うように積層されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸素供給層６４と、酸素供給層６４の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に形成されたソース電極７０ｓおよびドレイン電極７０ｄと、これらの電極の上に積層された保護層７２とを備えている。
本実施形態のＴＦＴ１０では、酸素供給層６４はゲート絶縁層６６と酸化物半導体層６８との間に配置されている。酸素供給層６４は、ゲート電極６２の上方のゲート絶縁層６６の上に開口を有し、その開口の中で酸化物半導体層６４がゲート絶縁層６６と接している。ゲート絶縁層６６と接する酸化物半導体層６４の部分は、ＴＦＴ１０のチャネル部ＣＨに相当する部分である。それ以外の部分の酸化物半導体層６４は、酸素供給層６４と直接接している。
ＴＦＴ１０の製造においては、実施形態１で説明した工程（Ｂ）において、ゲート電極６２を覆うように基板６０上に、ＣＶＤ法によってゲート絶縁層６６が積層される。次に、ゲート絶縁層６６の上に酸素供給材料がスピンコート法等によって塗布される。酸素供給材料６４ｍには実施形態１で説明したものと同様の材料が用いられる。次に、工程（Ｃ）において、酸素供給材料がフォトリソグラフィ法によってパターニングされ（第２マスク工程）、酸素供給層６４が完成する。パターニング時には、ゲート電極６２の上部に開口が設けられる。
本実施形態では、酸化物半導体層６８が、酸素供給層６４と直接接する部分を有しているため、酸素供給層６４から酸化物半導体層６８に高効率で酸素が供給される。よって、より欠陥の修復された高性能のＴＦＴを提供することが可能となる。
また、酸化物半導体層６８のチャネル部ＣＨに酸素供給層６４が直接接する構成においては、酸素供給層６４に多くの不純物が存在するため、その不純物の拡散によりＴＦＴの信頼性が低下する懸念がある。そのため、チャネル部ＣＨに接する部位には、シリコン酸化膜など不純物が少ない材料による層を配置することが好ましい。本実施形態によれば、チャネル部ＣＨの酸化物半導体層６８が酸素供給層６４と直接接することなく、シリコン酸化膜等によるゲート絶縁層６６と接しているため、ＴＦＴの信頼性をより高めることができる。
さらに、酸素供給層６４の酸化物半導体層６８とは反対側に酸化シリコン、窒化シリコン等によるゲート絶縁層６６が形成されている。このような材料によるゲート絶縁層６６はＨ2Ｏ等の拡散を制限する機能を有する。よって、酸素供給層６４から酸化物半導体層６８により多くのＨ2Ｏ、ＯＲ基、またはＯＨ基を移動させることができるため、より欠陥の修復された酸化物半導体層６８を得ることができる。
（実施形態５）
次に、本発明の実施形態５による有機ＥＬ表示装置１００２を説明する。
図１５は、有機ＥＬ表示装置１００２（単に「表示装置１００２」とも呼ぶ）の構成を模式的に示す断面図である。図に示すように、表示装置１００２は、ＴＦＴ基板１４０と、ＴＦＴ基板１４０の上に設けられたホール輸送層１４４と、ホール輸送層１４４の上に設けられた発光層１４６と、発光層１４６の上に設けられた対向電極１４８を備えている。ホール輸送層１４４と発光層１４６は有機ＥＬ層を構成する。有機ＥＬ層は絶縁性突起１４７によって区分されており、区分された有機ＥＬ層が１つの画素の有機ＥＬ層となる。
ＴＦＴ基板１４０は、実施形態１から４のＴＦＴ基板１００と基本的に同じ構成を有しており、基板６０の上に形成されたＴＦＴ１０を備えている。ＴＦＴ１０には、実施形態１から４で説明したＴＦＴ１０が用いられ得る。ＴＦＴ基板１４０は、ＴＦＴ１０を覆って積層された層間絶縁層７４および層間絶縁層７４の上に形成された画素電極１０９を有している。画素電極１０９は、層間絶縁層７４に形成されたコンタクトホール内でＴＦＴ１０のドレイン電極に接続されている。ＴＦＴ基板１４０の平面構成は、図２および３に示したものと基本的に同じであるので、その説明を省略する。なお、ＴＦＴ基板１４０として、補助容量を有しない形態を用いてもよい。
画素電極１０９および対向電極１４８によって有機ＥＬ層に電圧が印加されると、ホール輸送層１４４を介して画素電極１０９から発生したホールが発光層１４６に送られる。また同時に、発光層１４６には対向電極１４８から発生した電子が移動し、そのようなホールと電子が再結合されることにより発光層１４６内で発光が起こる。発光層１４６での発光を、アクティブマトリクス基板であるＴＦＴ基板１４０を用いて画素毎に制御することにより、所望の表示がなされる。
ホール輸送層１４４、発光層１４６、および対向電極１４８の材料、ならびにこれらの層構造には、公知の材料および構造を用いてよい。ホール輸送層１４４と発光層１４６との間に、ホール注入効率を上げるために、ホール注入層を設けることもあり得る。光の出射効率を上げるとともに、有機ＥＬ層への高い電子注入効率を達成するため、対向電極１４８には、透過率が高く、且つ仕事関数の小さな材料を用いることが好ましい。
本実施形態の有機ＥＬ表示装置１００２は、実施形態１〜４で説明したＴＦＴ１０を用いているため、実施形態１〜４で説明したものと同様の効果を得ることができる。本実施形態によれば、高性能な表示を行うことができる有機ＥＬ表示装置１００２を製造効率よく提供することが可能となる。
本発明は、薄膜トランジスタを有する半導体装置、および薄膜トランジスタをＴＦＴ基板に備えた液晶表示装置、有機ＥＬ表示装置等の表示装置に好適に用いられる。
１０ ＴＦＴ（薄膜トランジスタ）
１２ 信号線
１４ 走査線
１６ 補助容量線
１８ 補助容量
２０ 画素電極
２５ 接続部
３０ 端子部
５０ 画素
６０ 基板
６２ ゲート電極
６２ｃ 補助容量電極
６２ｄ 下部配線
６４ 酸素供給層
６６ ゲート絶縁層
６８、７８ 酸化物半導体層
７０ｃ 補助容量対向電極
７０ｄ ドレイン電極
７０ｓ ソース電極
７０ｕ 上部配線
７２ 保護層
７８ 第２酸素供給層
８０ ＴＦＴ部
８５ コンタクト部
８７ 配線クロス部
８８ Ｃｓ部
１００ ＴＦＴ基板（半導体装置）
２００ 対向基板
２１０、２２０ 偏光板
２３０ バックライトユニット
２４０ 走査線駆動回路
２５０ 信号線駆動回路
２６０ 制御回路
１０００ 液晶表示装置
１００２ 有機ＥＬ表示装置

Claims (7)

  1. 薄膜トランジスタを備えた半導体装置であって、
    基板上に形成された前記薄膜トランジスタのゲート電極と、
    前記ゲート電極の上に形成されたゲート絶縁層と、
    前記ゲート絶縁層の上に形成された酸素供給層と、
    前記酸素供給層の上に形成された前記薄膜トランジスタの酸化物半導体層と、
    前記酸化物半導体層の上に配置された、前記薄膜トランジスタのソース電極およびドレイン電極と、
    を備え、
    前記酸素供給層に開口が形成されており、
    前記酸化物半導体層が、前記酸素供給層の前記開口の中で前記ゲート絶縁層と接している、半導体装置。
  2. 前記酸素供給層が、水（Ｈ2Ｏ）、ＯＲ基、またはＯＨ基を含む材料からなる層である、請求項１に記載の半導体装置。
  3. 前記酸素供給層が、シリコーン樹脂、あるいはシラノール基またはＳｉ−ＯＨ基を含む樹脂材料からなる、請求項１に記載の半導体装置。
  4. 前記酸素供給層が、エステル重合樹脂、またはＣＯ−ＯＲ基を含む樹脂材料からなる、請求項１に記載の半導体装置。
  5. 前記酸素供給層が、アクリル樹脂またはＳＯＧ材料を含む材料からなる、請求項１に記載の半導体装置。
  6. 前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体からなる層である請求項１から５のいずれかに記載の半導体装置。
  7. 請求項１から６のいずれかに記載の半導体装置を備えた表示装置。
JP2012547875A 2010-12-08 2011-12-06 半導体装置および表示装置 Active JP5241967B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012547875A JP5241967B2 (ja) 2010-12-08 2011-12-06 半導体装置および表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010273934 2010-12-08
JP2010273934 2010-12-08
JP2012547875A JP5241967B2 (ja) 2010-12-08 2011-12-06 半導体装置および表示装置
PCT/JP2011/078202 WO2012077682A1 (ja) 2010-12-08 2011-12-06 半導体装置および表示装置

Publications (2)

Publication Number Publication Date
JP5241967B2 true JP5241967B2 (ja) 2013-07-17
JPWO2012077682A1 JPWO2012077682A1 (ja) 2014-05-19

Family

ID=46207170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012547875A Active JP5241967B2 (ja) 2010-12-08 2011-12-06 半導体装置および表示装置

Country Status (5)

Country Link
US (1) US8957418B2 (ja)
JP (1) JP5241967B2 (ja)
KR (1) KR101345535B1 (ja)
CN (1) CN103262250B (ja)
WO (1) WO2012077682A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022139330A1 (ko) * 2020-12-23 2022-06-30 삼성디스플레이 주식회사 표시 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
JP6021586B2 (ja) * 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9812581B2 (en) 2013-03-07 2017-11-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP6224338B2 (ja) 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
US9647125B2 (en) * 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103472644B (zh) * 2013-09-25 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103943628B (zh) 2013-10-14 2017-01-11 上海天马微电子有限公司 Tft阵列基板、制造方法及其显示面板
KR102346262B1 (ko) * 2014-07-14 2022-01-03 엘지디스플레이 주식회사 유기 발광 표시장치 및 이를 제조하는 방법
CN104183648B (zh) * 2014-07-25 2017-06-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106033731B (zh) * 2015-03-13 2019-11-05 联华电子股份有限公司 半导体元件及其制作方法
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
KR101887299B1 (ko) * 2016-02-04 2018-09-10 연세대학교 산학협력단 산화물 박막트랜지스터 및 그 제조방법
US10032932B2 (en) * 2016-02-04 2018-07-24 Industry-Academic Cooperation Foundation, Yonsei University Oxide thin-film transistor and method of fabricating the same
KR102514411B1 (ko) * 2016-03-31 2023-03-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US20180236011A1 (en) * 2017-02-22 2018-08-23 Anticancer, Inc. Methods to enhance tumor-targeting by bacteria
JP2019152772A (ja) * 2018-03-05 2019-09-12 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004348144A (ja) * 2004-06-16 2004-12-09 Lg Philips Lcd Co Ltd 薄膜トランジスタ型液晶表示装置
JP2005210000A (ja) * 2004-01-26 2005-08-04 Mitsui Chemicals Inc 電解効果トランジスタおよびそれを用いたディスプレイ
JP2009194208A (ja) * 2008-02-15 2009-08-27 Konica Minolta Holdings Inc 薄膜トランジスタおよびその製造方法
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010219511A (ja) * 2009-02-20 2010-09-30 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置およびその作製方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
CA2299934C (en) * 1999-03-03 2006-09-19 Kuraray Co., Ltd. Oxygen absorptive resin composition
JP4553470B2 (ja) * 2000-09-13 2010-09-29 独立行政法人産業技術総合研究所 ｐ形ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP2008170664A (ja) 2007-01-11 2008-07-24 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP5103056B2 (ja) * 2007-05-15 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US8378348B2 (en) * 2008-01-25 2013-02-19 Sharp Kabushiki Kaisha Semiconductor element and method for manufacturing the same
KR20100027388A (ko) * 2008-09-02 2010-03-11 삼성전자주식회사 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
TWI606593B (zh) * 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5515281B2 (ja) 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP5424724B2 (ja) * 2009-06-04 2014-02-26 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
WO2011013596A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102484475B1 (ko) * 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101750982B1 (ko) * 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101799265B1 (ko) * 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210000A (ja) * 2004-01-26 2005-08-04 Mitsui Chemicals Inc 電解効果トランジスタおよびそれを用いたディスプレイ
JP2004348144A (ja) * 2004-06-16 2004-12-09 Lg Philips Lcd Co Ltd 薄膜トランジスタ型液晶表示装置
JP2009194208A (ja) * 2008-02-15 2009-08-27 Konica Minolta Holdings Inc 薄膜トランジスタおよびその製造方法
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010219511A (ja) * 2009-02-20 2010-09-30 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置およびその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022139330A1 (ko) * 2020-12-23 2022-06-30 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
WO2012077682A1 (ja) 2012-06-14
CN103262250A (zh) 2013-08-21
US20130285054A1 (en) 2013-10-31
KR20130084698A (ko) 2013-07-25
KR101345535B1 (ko) 2013-12-26
JPWO2012077682A1 (ja) 2014-05-19
CN103262250B (zh) 2014-12-17
US8957418B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
JP5241967B2 (ja) 半導体装置および表示装置
JP5284544B2 (ja) 半導体装置および表示装置
JP7322313B2 (ja) 発光装置
JP5275523B2 (ja) 表示装置、ならびに半導体装置および表示装置の製造方法
JP5275521B2 (ja) 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
KR102248641B1 (ko) 유기전계 발광소자
JP5275517B2 (ja) 基板及びその製造方法、表示装置
JP5241966B2 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
WO2018163566A1 (ja) 表示装置、および表示装置の製造方法
TWI621258B (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
KR100852252B1 (ko) 표시장치 및 그 제조 방법
KR20150002119A (ko) 유기전계 발광소자 및 이의 제조 방법
JP2017152231A (ja) 表示装置、表示装置の製造方法
KR102092550B1 (ko) 유기전계 발광소자 및 이의 제조 방법
JP6758884B2 (ja) 表示装置
KR20170079629A (ko) 유기전계 발광표시장치 및 그 제조방법
JP2021007152A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5241967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150