JP2014203059A

JP2014203059A - 容量素子、容量素子の製造方法、半導体装置、電気光学装置、及び電子機器

Info

Publication number: JP2014203059A
Application number: JP2013081889A
Authority: JP
Inventors: 陽平杉本; Yohei Sugimoto
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2013-04-10
Filing date: 2013-04-10
Publication date: 2014-10-27

Abstract

【課題】大きな容量値を有する容量素子を提供する事。
【解決手段】容量素子５５は、第一電極４ａと、第二電極５ａと、第一電極４ａと第二電極５ａとの間に設けられた誘電体膜４０と、を備える。誘電体膜４０は、酸化珪素膜４０ＳＯと、酸化珪素膜４０ＳＯと第二電極５ａとの間に設けられ、酸化珪素膜４０ＳＯよりも誘電率の高いシリケート膜４０ＳＬと、シリケート膜４０ＳＬと第二電極５ａとの間に設けられ、シリケート膜４０ＳＬよりも誘電率の高い金属酸化膜４０ＭＯと、を含む。誘電体膜４０の平均誘電率が高くなるので、配線層を増やさずに、又、容量素子５５の面積を増やさずに、容量素子５５の容量値を大きくする事ができる。
【選択図】図１

Description

本発明は、容量素子、容量素子の製造方法、半導体装置、電気光学装置、及び電子機器に関する。

プロジェクターは、透過型液晶装置や反射型液晶装置に光を照射し、これらの液晶装置により変調された透過光や反射光をスクリーン上に投射する電子機器である。これは光源から発せられた光を液晶装置に集光して入射させ、電気信号に応じて変調された透過光又は反射光を、投射レンズを通じて、スクリーンに拡大投射する様に構成される物で、大画面を表示するとの長所を有している。この様な電子機器に使用される電気光学装置としては液晶装置が知られており、これは液晶の誘電異方性と液晶層における光の旋光性とを利用して画像を形成している。

液晶装置の一例は特許文献１に記載されている。特許文献１に記載の液晶装置では、画像表示領域に画素部が行列状に配置され、各画素部には、画素電極と、画素電極に接続するＴＦＴ及び蓄積容量が形成されている。液晶装置の表示特性を向上させるには蓄積容量が大きい方が好ましい為に、特許文献１に記載の蓄積容量は、特許文献１の図１２に示す様に、上部容量電極と下部容量電極とで構成される下側蓄積容量と、上部容量電極と並列容量電極とで構成される上側蓄積容量と、が積層されている。回路的には、下側蓄積容量と上側蓄積容量とが並列に接続されて、蓄積容量を構成している。

特開２０１１−２３７７７６号公報

しかしながら、特許文献１に記載されている容量素子（蓄積容量）では、並列容量電極を形成する配線層が一層余分に必要となるので、製造工程が増え、製造歩留まりが低下すると共に製造コストが上昇するという課題があった。又、配線層が増えるとコンタクトホールの数が増え、各種配線のレイアウト自由度が低下するという課題があった。取り分け、容量素子を電気光学装置に適応する場合、配線層の増加は画素部における開口率の低下に結びつき、電気光学装置で高品位な画像を表示する事が困難になるという課題があった。更に、容量素子を電気光学装置や半導体装置に適応する場合、配線層の増加は微細化を妨げるので、高性能で微細な半導体装置や電気光学装置では、そもそも配線層を増加させて大きな容量を確保する事が困難であるという課題があった。換言すると、従来の容量素子では、大きな容量を確保する事と、配線層を増やさぬ事或いは容量素子の面積を増やさぬ事と、を両立させるのが困難であるという課題があった。

本発明は、前述の課題の少なくとも一部を解決する為になされたものであり、以下の形態又は適用例として実現する事が可能である。

（適用例１）本適用例に係わる容量素子は、第一電極と、第二電極と、第一電極と第二電極との間に設けられた誘電体膜と、を備え、誘電体膜は、酸化珪素膜と、酸化珪素膜と第二電極との間に設けられ、酸化珪素膜よりも誘電率の高いシリケート膜と、シリケート膜と第二電極との間に設けられ、シリケート膜よりも誘電率の高い金属酸化膜と、を含む事を特徴とする。
この構成によれば、誘電体膜の平均誘電率を酸化珪素膜の誘電率よりも高める事ができるので、配線層を増やさずに、又、容量素子の面積を増やさずに、容量素子の容量値を大きくする事ができる。

（適用例２）上記適用例１に係わる容量素子において、シリケート膜は、金属酸化膜に含まれている金属元素と同じ種類の金属元素を含む事が好ましい。
この構成によれば、配線層や容量素子の面積を増やさずに、簡単な製造方法にて、容量値の大きい容量素子を製造する事ができる。

（適用例３）上記適用例２に係わる容量素子において、金属元素は、第４属元素、又はストロンチウム（Ｓｒ）、又はイットリウム（Ｙ）、又はランタン（Ｌａ）、又はタンタル（Ｔａ）、である事が好ましい。
この構成によれば、配線層や容量素子の面積を増やさずに、簡単な製造方法にて、容量値の大きい容量素子を製造する事ができる。

（適用例４）上記適用例３に係わる容量素子において、第４属元素はチタン（Ｔｉ）、又はジルコニウム（Ｚｒ）、又はハフニウム（Ｈｆ）である事が好ましい。
この構成によれば、配線層や容量素子の面積を増やさずに、簡単な製造方法にて、容量値の大きい容量素子を製造する事ができる。

（適用例５）本適用例に係わる容量素子の製造方法は、第一導電膜を形成する工程と、第一導電膜上に酸化珪素膜を形成する工程と、酸化珪素膜上に金属膜を形成する工程と、酸化性雰囲気下にて金属膜の上層側を酸化して金属酸化膜を形成する工程と、熱処理を施し、金属膜の下層側と酸化珪素膜の上層側とで固相反応させてシリケート膜を形成する工程と、金属酸化膜上に第二導電膜を形成する工程と、を含む事を特徴とする。
この方法によれば、配線層や容量素子の面積を増やさずに、簡単な製造方法にて、容量値の大きい容量素子を製造する事ができる。

（適用例６）上記適用例５に係わる容量素子の製造方法において、シリケート膜を形成する工程は、酸化珪素膜の上層側となる一部にて固相反応が行われる事が好ましい。
この方法によれば、シリケート膜を形成する工程が終了した後に、第一電極とシリケート膜との間に酸化珪素膜が残る事になる。酸化珪素膜はシリケート膜より絶縁性に優れているので、この方法によれば、容量素子の絶縁性を高める事ができる。

（適用例７）上記適用例５又は６に係わる容量素子の製造方法において、金属酸化膜を形成する工程とシリケート膜を形成する工程とが同一工程にて行われる事が好ましい。
この方法によれば、配線層や容量素子の面積を増やさずに、簡単な製造方法にて、容量値の大きい容量素子を製造する事ができる。

（適用例８）上記適用例７に係わる容量素子の製造方法において、同一工程では少なくともシリケート膜の上端と金属酸化膜の下端とが接する迄、金属膜の酸化又は固相反応が継続される事が好ましい。
この方法によれば、同一工程が終了した後に、金属膜はシリケート膜か金属酸化膜かのいずれかに変わり、金属膜を形成する工程で形成された金属膜は消滅する事になる。導電性の金属膜が消滅し、絶縁性のシリケート膜と金属酸化膜との膜厚が増すので、この方法によれば、容量素子の絶縁性を高める事ができる。

（適用例９）上記適用例５又は６に係わる容量素子の製造方法において、シリケート膜を形成する工程の開始後に金属酸化膜を形成する工程を開始する場合、金属酸化膜を形成する工程では少なくともシリケート膜の上端と金属酸化膜の下端とが接する迄、金属膜の酸化は継続され、金属酸化膜を形成する工程の開始後にシリケート膜を形成する工程を開始する場合、シリケート膜を形成する工程では少なくともシリケート膜の上端と金属酸化膜の下端とが接する迄、固相反応は継続される事が好ましい。
この方法によれば、シリケート膜を形成する工程と金属酸化膜を形成する工程とが終了した後に、金属膜はシリケート膜か金属酸化膜かのいずれかに変わり、金属膜を形成する工程で形成された金属膜は消滅する事になる。導電性の金属膜が消滅し、絶縁性のシリケート膜と金属酸化膜との膜厚が増すので、この方法によれば、容量素子の絶縁性を高める事ができる。

（適用例１０）本適用例に係わる半導体装置は、上記適用例１乃至４のいずれか一項に記載の容量素子又は上記適用例５乃至９のいずれか一項に記載の製造方法にて製造された容量素子と、トランジスター素子と、を備えた事を特徴とする。
この構成によれば、配線層も容量素子の面積も増やさずに、容量素子の容量値が大きくなるので、半導体装置の微細化や高集積化、スケーリング則に則した高性能化を実現する事ができる。又、配線層が増加せず、簡単な製造工程にて半導体装置を製造できるので、半導体装置の製造歩留まりを向上させると共に製造コストの上昇を抑制する事ができる。

（適用例１１）本適用例に係わる電気光学装置は、上記適用例１０に記載の半導体装置を備えた事を特徴とする。
この構成によれば、半導体装置の微細化や高集積化、高性能化が実現されるので、電気光学装置の画素における開口率が上がり、高品位な画像を表示する電気光学装置を実現する事ができる。又、配線層が増加せず、簡単な製造工程にて電気光学装置を製造できるので、電気光学装置の製造歩留まりを向上させると共に製造コストの上昇を抑制する事ができる。

（適用例１２）本適用例に係わる電子機器は、上記適用例１１に記載の電気光学装置を備えた事を特徴とする。
この構成によれば、高品位な画像を表示する電子機器を実現する事ができる。又、電子機器の製造歩留まりを向上させると共に製造コストの上昇を抑制する事ができる。

実施形態１に係わる容量素子の構成を示す断面図。実施形態１に係わる容量素子の製造方法を示す工程断面図。実施形態１に係わる液晶装置の電気的構成を示すブロック図。実施形態１に係る液晶装置の構造を説明する図。実施形態１に係る液晶装置の画素の説明する断面図。電子機器としての三板式プロジェクターの構成を示す平面図。

以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。

（実施形態１）
「容量素子の構成」
図１は、実施形態１に係わる容量素子の構成を示す断面図である。以下、図１を参照して容量素子５５の構成を説明する。尚、以下の説明で参照する各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。又、素子基板１０（図４参照）等に形成される層を説明する際、上層側或いは表面側とは素子基板１０の基板本体１０ｗ（図４参照）が位置する側とは反対側（対向基板２０（図４参照）が位置する側）を意味し、下層側とは素子基板１０の基板本体１０ｗが位置する側を意味する。又、対向基板２０等に形成される層を説明する際、上層側或いは表面側とは対向基板２０の基板本体２０ｗが位置する側とは反対側（素子基板１０が位置する側）を意味し、下層側とは対向基板２０の基板本体２０ｗが位置する側を意味する。

容量素子５５は、第一電極４ａと第二電極５ａと誘電体膜４０とを備えている。誘電体膜４０は、第一電極４ａと第二電極５ａとの間に設けられ、酸化珪素膜４０ＳＯとシリケート膜４０ＳＬと金属酸化膜４０ＭＯとを含んでいる。酸化珪素膜４０ＳＯは、第一電極４ａと第二電極５ａとの間に設けられ、好適例としては、第一電極４ａの上面に形成される。シリケート膜４０ＳＬは、酸化珪素膜４０ＳＯよりも誘電率が高く、酸化珪素膜４０ＳＯと第二電極５ａとの間に設けられる。具体的に、シリケート膜４０ＳＬは酸化珪素膜４０ＳＯの上面に形成されている。金属酸化膜４０ＭＯはシリケート膜４０ＳＬよりも誘電率が高く、シリケート膜４０ＳＬと第二電極５ａとの間に設けられる。具体的に、金属酸化膜４０ＭＯはシリケート膜４０ＳＬの上面に形成されている。金属酸化膜４０ＭＯの上面に第二電極５ａが形成される。酸化珪素膜４０ＳＯの膜厚は１ｎｍ程度以上１０ｎｍ程度以下が好ましく、本実施形態では２ｎｍ程度となっている。又、シリケート膜４０ＳＬの膜厚は１ｎｍ程度以上３ｎｍ程度以下が好ましく、本実施形態では２ｎｍ程度となっている。更に、金属酸化膜４０ＭＯの膜厚は１０ｎｍ程度以上３０ｎｍ程度以下が好ましく、本実施形態では２０ｎｍ程度となっている。

シリケート膜４０ＳＬ（珪酸塩膜）とは、一般式ｘＭ^I ₂Ｏ・ｙＳｉＯ₂で表される化合物であり（酸化数が２、３であるＭ^IIＯ、Ｍ^III ₂Ｏ₃に相当する物もある）、Ｍ^IとＭ^IIとＭ^IIIとは、シリケート膜４０ＳＬに含まれる金属元素を表している。本実施形態におけるシリケート膜４０ＳＬは、金属酸化膜４０ＭＯに含まれている金属元素と同じ種類の金属元素を含んでいる。具体的に、シリケート膜４０ＳＬと金属酸化膜４０ＭＯとに含まれている金属元素は、第４属元素、又はストロンチウム（Ｓｒ）、又はイットリウム（Ｙ）、又はランタン（Ｌａ）、又はタンタル（Ｔａ）、である事が好ましく、更に、第４属元素としてはチタン（Ｔｉ）、又はジルコニウム（Ｚｒ）、又はハフニウム（Ｈｆ）が最適である。従って、シリケート膜４０ＳＬがハフニウムシリケートである場合には、金属酸化膜４０ＭＯは酸化ハフニウムとなる。同様に、シリケート膜４０ＳＬがジルコニウムシリケートである場合には、金属酸化膜４０ＭＯは酸化ジルコニウムとなる。或いは、シリケート膜４０ＳＬがチタンシリケートである場合には、金属酸化膜４０ＭＯは酸化チタンとなる。

シリケート膜４０ＳＬと金属酸化膜４０ＭＯとに含まれている金属元素は、上述の様に金属元素が一種類でも良いし、金属元素が複数種類であっても良い。例えば、シリケート膜４０ＳＬと金属酸化膜４０ＭＯとに含まれている金属元素がジルコニウムとハフニウムとの二種類の場合、シリケート膜４０ＳＬはジルコニウムハフニウムシリケートとなり、金属酸化膜４０ＭＯは酸化ジルコニウムと酸化ハフニウムとの混合膜となる。又、シリケート膜４０ＳＬと金属酸化膜４０ＭＯとが上述の金属元素を含んでいれば、その他の金属元素を含んでいても良い。例えば、シリケート膜４０ＳＬと金属酸化膜４０ＭＯとに含まれている金属元素がアルミニウム（Ａｌ）とハフニウムとの二種類の場合、シリケート膜４０ＳＬはアルミノハフニウムシリケートとなり、金属酸化膜４０ＭＯは酸化アルミニウムと酸化ハフニウムとの混合膜となる。

こうした構成とする事で、金属酸化膜４０ＭＯはシリケート膜４０ＳＬよりも誘電率が高くなり、シリケート膜４０ＳＬは酸化珪素膜４０ＳＯよりも誘電率が高くなる。一例としては、酸化ハフニウム膜の比誘電率は結晶構造に依存して１５から２５程度の範囲にあり、ハフニウムシリケート膜４０ＳＬの比誘電率は組成比に依存して８から１１程度の範囲にある。従って、酸化ハフニウム膜の比誘電率はハフニウムシリケート膜４０ＳＬの比誘電率よりも高く、ハフニウムシリケート膜４０ＳＬの比誘電率（８から１１程度）は酸化珪素膜４０ＳＯの比誘電率３．９よりも高い。同様に、酸化ジルコニウム膜の比誘電率は結晶構造に依存して１５から２５程度の範囲にあり、ジルコニウムシリケート膜４０ＳＬの比誘電率は組成比に依存して８から１１程度の範囲にある。従って、酸化ジルコニウム膜の比誘電率はジルコニウムシリケート膜４０ＳＬの比誘電率よりも高く、ジルコニウムシリケート膜４０ＳＬの比誘電率（８から１０程度）は酸化珪素膜４０ＳＯの比誘電率３．９よりも高い。尚、物質の誘電率と真空の誘電率との比がその物質の比誘電率である。こうすると、誘電体膜４０の平均誘電率を酸化珪素膜の誘電率よりも高める事ができるので、配線層を増やさずに、又、容量素子５５の面積を増やさずに、容量素子５５の容量値を大きくする事ができる。

「容量素子の製造方法」
図２は、実施形態１に係わる容量素子の製造方法を示す工程断面図である。以下、図２を参照して容量素子５５の製造方法を説明する。

本実施形態に係わる容量素子５５の製造方法は、第一導電膜４ａｆを形成する工程と、第一導電膜４ａｆ上に酸化珪素膜を形成する工程と、酸化珪素膜４０ＳＯ上に金属膜Ｍｆを形成する工程と、酸化性雰囲気下にて金属膜Ｍｆの上層側を酸化して金属酸化膜４０ＭＯを形成する工程と、熱処理を施し、金属膜Ｍｆの下層側と酸化珪素膜４０ＳＯの上層側とで固相反応させてシリケート膜４０ＳＬを形成する工程と、金属酸化膜４０ＭＯ上に第二導電膜５ａｆを形成する工程と、を含んでいる。

第一導電膜４ａｆを形成する工程では、図２（ａ）に示す様に、容量素子５５を形成する基板（図２には図示せず）に第一導電膜４ａｆを物理気相堆積法（ＰＶＤ法、蒸着法やスパッター法）や化学気相堆積法（ＣＶＤ法、低圧化学気相堆積法やプラズマ化学気相堆積法、常圧化学気相堆積法）などを用いて成膜する。この第一導電膜４ａｆは、後に容量素子５５の第一電極４ａとなる。後述する様に、シリケート膜４０ＳＬや金属酸化膜４０ＭＯを形成するのに８００℃程度以上の高温熱処理が施されるので、この第一導電膜４ａｆは、耐熱性が１０００℃以上ある事が好ましい。従って、第一導電膜４ａｆに金属が用いられる際には耐熱合金が使用され、金属以外が用いられる際には半導体や半導体の化合物などが第一導電膜４ａｆとして使用され得る。耐熱合金としては、モリブデン（Ｍｏ）やタングステン（Ｗ）、ニオブ（Ｎｂ）等の高融点金属の合金や、ニッケル（Ｎｉ）やコバルト（Ｃｏ）を主成分とする合金、或いは窒化ハフニウム（ＨｆＮ）や窒化ジルコニウム（ＺｒＮ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）等の窒化金属、などを使用する事ができる。半導体を第一導電膜４ａｆとして利用する場合には、半導体にドナー又はアクセプターとなる元素を添加して、縮体半導体とする。一例としては燐（Ｐ）や硼素（Ｂ）をシリコン膜に１×１０²⁰ｃｍ^-3以上添加すると、第一導電膜４ａｆとして機能する。又、タングステンシリサイドやモリブデンシリサイド等の金属とシリコンとの化合物も第一導電膜４ａｆとして使用する事ができる。本実施形態では、フォスフィン（ＰＨ₃）とモノシラン（ＳｉＨ₄）とを原料気体として低圧化学気相堆積法（ＬＰＣＶＤ法）にて、燐（Ｐ）をシリコン膜に１×１０²⁰ｃｍ^-3以上添加した燐含有多結晶シリコン膜を成膜し、これを第一導電膜４ａｆとした。

次いで、酸化珪素膜を形成する工程では、図２（ａ）に示す様に、第一導電膜４ａｆ上に酸化珪素膜４０ＳＯを物理気相堆積法や化学気相堆積法などを用いて成膜する。酸化珪素膜４０ＳＯは容量素子５５を構成する酸化珪素膜４０ＳＯ（図１に記載の酸化珪素膜４０ＳＯ）よりも厚く成膜する。これは後に酸化珪素膜４０ＳＯの上層側の一部が固相反応によりシリケート膜４０ＳＬに変わる為である。酸化珪素膜を形成する工程では、酸化珪素膜４０ＳＯを４ｎｍ程度以上１１ｎｍ程度以下の膜厚に成膜する。後述する様に、本実施形態ではシリケート膜４０ＳＬが最大で３ｎｍ程度の膜厚に形成されるので、酸化珪素膜を形成する工程で酸化珪素膜４０ＳＯを４ｎｍ程度以上の膜厚に成膜すれば、容量素子５５を構成する酸化珪素膜４０ＳＯの膜厚は少なくとも１ｎｍ程度以上となる。従って、酸化珪素膜を形成する工程で酸化珪素膜４０ＳＯを４ｎｍ程度以上の膜厚に成膜すれば、容量素子５５には確実に酸化珪素膜４０ＳＯが残る事になる。酸化珪素膜４０ＳＯはシリケート膜４０ＳＬより絶縁性に優れているので、こうする事で、容量素子５５の絶縁性を高める事ができる。又、本実施形態ではシリケート膜４０ＳＬが最小で１ｎｍ程度の膜厚に形成されるので、酸化珪素膜を形成する工程で酸化珪素膜４０ＳＯを１１ｎｍ程度以下の膜厚に成膜すれば、容量素子５５を構成する酸化珪素膜４０ＳＯは厚くとも１０ｎｍ程度以下となり、容量値の大きい容量素子５５を形成する事ができる。本実施形態では、モノシラン（ＳｉＨ₄）と亜酸化窒素（Ｎ₂Ｏ）を原料気体としてプラズマ化学気相堆積法（ＰＥＰＣＶＤ法）にて、厚さ４ｎｍの酸化珪素膜４０ＳＯを成膜した。

次いで、金属膜Ｍｆを形成する工程では、図２（ａ）に示す様に、物理気相堆積法を用いて、酸化珪素膜４０ＳＯ上に金属膜Ｍｆを成膜する。金属膜Ｍｆは、後述するシリケート膜４０ＳＬを形成する工程と金属酸化膜４０ＭＯを形成する工程とが終了した後に、金属膜Ｍｆの全体がシリケート膜４０ＳＬか金属酸化膜４０ＭＯかのいずれかに変わり、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆが消滅する膜厚に成膜するのが好ましい。こうすると、容量素子５５では、導電性の金属膜Ｍｆが誘電体膜４０中に存在しなくなり、容量素子５５の絶縁性を高める事ができる。具体的には、金属膜Ｍｆは３ｎｍ程度以上１９ｎｍ程度以下の膜厚に成膜する。金属膜Ｍｆの膜厚が３ｎｍ程度以上あれば、容量素子５５にシリケート膜４０ＳＬと金属酸化膜４０ＭＯとを構成する事ができる。金属膜Ｍｆの膜厚が１９ｎｍ程度以下であれば、金属酸化膜４０ＭＯを形成する工程を１０００℃で３０分間行った場合に、金属膜Ｍｆの全体をシリケート膜４０ＳＬか金属酸化膜４０ＭＯかのいずれかに変える事ができる。

次いで、図２（ｂ）に示す様に、酸化性雰囲気下にて金属膜Ｍｆの上層側を酸化して金属酸化膜４０ＭＯを形成する工程と、熱処理を施し、金属膜Ｍｆの下層側と酸化珪素膜４０ＳＯの上層側とで固相反応させてシリケート膜４０ＳＬを形成する工程と、を施す。上述の如く、シリケート膜４０ＳＬを形成する工程では、酸化珪素膜４０ＳＯの上層側となる一部にて固相反応が行われ、酸化珪素膜４０ＳＯの下層側となる一部では、固相反応が行われない事が好ましい。こうする事でシリケート膜４０ＳＬを形成する工程が終了した後に、第一電極４ａとシリケート膜４０ＳＬとの間に酸化珪素膜４０ＳＯが残る事になる。

本実施形態では、金属酸化膜４０ＭＯを形成する工程とシリケート膜４０ＳＬを形成する工程とが同一工程にて行われ、この同一工程では少なくともシリケート膜４０ＳＬの上端と金属酸化膜４０ＭＯの下端とが接する迄、金属膜Ｍｆの酸化又は固相反応が継続される事が好ましい。こうする事で、同一工程が終了した後に、金属膜Ｍｆはシリケート膜４０ＳＬか金属酸化膜４０ＭＯかのいずれかに変わり、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆは消滅する事になる。導電性の金属膜Ｍｆが消滅し、絶縁性のシリケート膜４０ＳＬと金属酸化膜４０ＭＯとの膜厚が増すので、容量素子５５の絶縁性を高める事ができる。

酸化珪素膜４０ＳＯの上側の一部分にてシリケート化が促進されるので、図２（ａ）に示す酸化珪素膜を形成する工程で形成された酸化珪素膜４０ＳＯの膜厚と、図２（ｂ）に示すシリケート膜４０ＳＬの膜厚と酸化珪素膜４０ＳＯの膜厚との和と、図２（ｃ）に示すシリケート膜４０ＳＬの膜厚と酸化珪素膜４０ＳＯの膜厚との和と、がほぼ等しくなる。より正確には、酸化珪素膜４０ＳＯに金属元素が拡散して、シリケート膜４０ＳＬが形成され、更には酸素もシリケート膜４０ＳＬの部位に拡散されて、シリケート化の固相反応に関与する場合もあり得る。その為に、図２（ａ）に示す酸化珪素膜を形成する工程で形成された酸化珪素膜４０ＳＯの膜厚よりも、図２（ｂ）に示すシリケート膜４０ＳＬの膜厚と酸化珪素膜４０ＳＯの膜厚との和の方が僅かに厚くなる。又、図２（ｂ）に示すシリケート膜４０ＳＬの膜厚と酸化珪素膜４０ＳＯの膜厚との和よりも、図２（ｃ）に示すシリケート膜４０ＳＬの膜厚と酸化珪素膜４０ＳＯの膜厚との和の方が僅かに厚くなる。

尚、金属酸化膜４０ＭＯを形成する工程は酸化性雰囲気下での熱処理であるので、金属酸化膜４０ＭＯを形成する工程を開始するとは、容量素子５５を形成する基板を熱処理炉に挿入し始める事を意味し、金属酸化膜４０ＭＯを形成する工程が終了するとは、容量素子５５を形成する基板を熱処理炉から取り出す事を意味する。一方、金属酸化膜４０ＭＯが形成される金属の酸化反応は酸化性雰囲気下で所定の温度（第一の温度）から顕著となり、金属酸化膜４０ＭＯが形成される金属の酸化反応が停止するのは、酸化性雰囲気に応じた別の所定の温度（第二の温度）となる。同じ酸化性雰囲気であれば、金属酸化膜４０ＭＯが存在する分だけ、一般に第二の温度の方が第一の温度よりも高くなる。同様に、シリケート膜４０ＳＬを形成する工程も酸化性雰囲気下での熱処理であるので、シリケート膜４０ＳＬを形成する工程を開始するとは、容量素子５５を形成する基板を熱処理炉に挿入し始める事を意味し、シリケート膜４０ＳＬを形成する工程が終了するとは、容量素子５５を形成する基板を熱処理炉から取り出す事を意味する。一方、シリケート膜４０ＳＬが形成される金属拡散とその後の酸化珪素膜４０ＳＯとの固相反応は、更に別の所定の温度（第三の温度）から顕著となり、シリケート膜４０ＳＬが形成される金属拡散とその後の酸化珪素膜４０ＳＯとの固相反応が停止するのは、更に別の所定の温度（第四の温度）となる。シリケート膜４０ＳＬ中を金属元素が拡散せねばならない分だけ、一般に第四の温度の方が第三の温度よりも幾分高くなるが、第三の温度と第四の温度とは同じ程度の値となる。第一の温度と第三の温度とでは、第一の温度の方が低く、同一工程でも酸化反応の方が固相反応よりも低温で開始される。又、第二の温度と第四の温度とでは、第二の温度の方が低く、同一工程でも固相反応の方が酸化反応よりも先に（より高温で）停止される。この様に、同一工程であっても、酸化反応が始まる温度と固相反応が始まる温度とは異なり、又、酸化反応が停止する温度と固相反応が停止する温度とは異なる。

金属膜Ｍｆと酸化珪素膜４０ＳＯとの積層構造膜を酸化性雰囲気中で熱処理すると、酸化珪素膜４０ＳＯ中への金属元素の固相拡散が誘起され、金属とシリコンとの固相反応が促される。この反応現象により、酸化珪素膜４０ＳＯより比誘電率が高く、かつ絶縁性に優れるシリケート膜４０ＳＬが形成される。同時に金属膜Ｍｆの上層側では、金属酸化膜４０ＭＯが形成される事になる。尚、酸化性雰囲気とは金属を酸化可能な雰囲気で、具体的には酸素含有雰囲気である。酸素含有雰囲気は純酸素雰囲気（酸素濃度がほぼ１００％）の他に、不活性気体中に酸素が適度の割合で含まれた雰囲気や、酸素と水とを含んだ雰囲気、或いは、酸素と水と酸（塩酸など）とを含んだ雰囲気などである。本実施形態では、純酸素雰囲気下にて同一工程を行った。

金属酸化膜４０ＭＯを形成する工程とシリケート膜４０ＳＬを形成する工程とは、シリケート膜４０ＳＬの膜厚が１ｎｍ程度以上３ｎｍ程度以下となり、金属酸化膜４０ＭＯの膜厚が１０ｎｍ程度以上３０ｎｍ程度以下となる様に行うのが好ましい。一例としては、金属酸化膜４０ＭＯを形成する工程とシリケート膜４０ＳＬを形成する工程とは、工程での処理時間を３０分程度とした場合、処理温度を８００℃程度以上から１０００℃程度以下の範囲とする。

本願発明者が鋭意研究したところによると、金属元素としてハフニウムやジルコニウムを用い、金属酸化膜４０ＭＯを形成する工程を酸素分圧が１気圧の純酸素雰囲気下にて行った場合、８００℃３０分の熱処理では、８．２ｎｍの金属膜Ｍｆが１３．１ｎｍの金属酸化膜４０ＭＯへと変わり、９００℃３０分の熱処理では、１２．４ｎｍの金属膜Ｍｆが１９．７ｎｍの金属酸化膜４０ＭＯへと変わり、１０００℃３０分の熱処理では、１８．７ｎｍの金属膜Ｍｆが２９．７ｎｍの金属酸化膜４０ＭＯへと変わった。又、金属元素としてハフニウムやジルコニウムを用いてシリケート膜４０ＳＬを形成する工程を行った場合、８００℃３０分の熱処理では、酸化珪素膜４０ＳＯの上層側約１ｎｍがシリケート膜４０ＳＬへと変わり、９００℃３０分の熱処理では、酸化珪素膜４０ＳＯの上層側約２ｎｍがシリケート膜４０ＳＬへと変わり、１０００℃３０分の熱処理では、酸化珪素膜４０ＳＯの上層側約３ｎｍがシリケート膜４０ＳＬへと変わった。従って、金属膜Ｍｆの膜厚を９ｎｍ程度以下としておけば、８００℃以上の温度で３０分以上の同一工程の処理を施すと、金属膜Ｍｆの全体をシリケート膜４０ＳＬ又は金属酸化膜４０ＭＯと変える事ができる。又、金属膜Ｍｆの膜厚を１９ｎｍ程度以下としておけば、１０００℃以上の処理温度で３０分以上の同一工程の処理を施すと、金属膜Ｍｆの全体をシリケート膜４０ＳＬ又は金属酸化膜４０ＭＯと変える事ができる。

酸化珪素膜を形成する工程で成膜された酸化珪素膜４０ＳＯの膜厚が４ｎｍから１１ｎｍの範囲にあり、金属膜Ｍｆを形成する工程で成膜された金属膜Ｍｆの膜厚が９ｎｍ程度であり、同一工程の処理を８００℃で３０分間行った後には、酸化珪素膜４０ＳＯの膜厚は３ｎｍから１０ｎｍとなり、シリケート膜４０ＳＬは約１ｎｍの膜厚となり、金属酸化膜４０ＭＯの膜厚は約１３ｎｍとなる。同様に、酸化珪素膜を形成する工程で成膜された酸化珪素膜４０ＳＯの膜厚が４ｎｍから１１ｎｍの範囲にあり、金属膜Ｍｆを形成する工程で成膜された金属膜Ｍｆの膜厚が１３ｎｍ程度であり、同一工程の処理を９００℃で３０分間行った後には、酸化珪素膜４０ＳＯの膜厚は２ｎｍから９ｎｍとなり、シリケート膜４０ＳＬは約２ｎｍの膜厚となり、金属酸化膜４０ＭＯの膜厚は約２０ｎｍとなる。又、酸化珪素膜を形成する工程で成膜された酸化珪素膜４０ＳＯの膜厚が４ｎｍから１１ｎｍの範囲にあり、金属膜Ｍｆを形成する工程で成膜された金属膜Ｍｆの膜厚が１９ｎｍ程度であり、同一工程の処理を１０００℃で３０分間行った後には、酸化珪素膜４０ＳＯの膜厚は１ｎｍから８ｎｍとなり、シリケート膜４０ＳＬは約３ｎｍの膜厚となり、金属酸化膜４０ＭＯの膜厚は約３０ｎｍとなる。

金属膜Ｍｆを形成する工程で成膜された金属膜Ｍｆの全体がシリケート膜４０ＳＬ又は金属酸化膜４０ＭＯと変えられた後に、図２（ｃ）に示す様に、金属酸化膜４０ＭＯ上に第二導電膜５ａｆを形成する工程を行う。第二導電膜５ａｆも、第一導電膜４ａｆと同様に、物理気相堆積法や化学気相堆積法などを用いて成膜される。この第二導電膜５ａｆは、後に容量素子５５の第二電極５ａとなる。第二導電膜５ａｆは、導電性であれば、いかなる材質であっても使用可能だが、第一導電膜４ａｆと同じ材質にするのが好ましい。第一導電膜４ａｆと第二導電膜５ａｆとが同じ材質であると、第一電極４ａの仕事関数と第二電極５ａの仕事関数とが等しくなるので、第一電極４ａの電位と第二電極５ａの電位とを等しくした際に（例えば、電源を切った状態などで）誘電体膜４０に電界が生じる事がなく、容量素子５５の信頼性を高め寿命を伸ばす事が可能になる。又、後に図３を用いて説明する様に、容量素子５５が電気光学装置に使用され、第一電極４ａと第二電極５ａとの一方の電極に共通電位Ｖｃｏｍが供給され、他方の電極に共通電位Ｖｃｏｍに対して正負となる信号電位を供給した場合（極性反転駆動と称する）、駆動が対称になり、高品位な画像を表示する事ができる。本実施形態では、第二導電膜５ａｆは第一導電膜４ａｆと同じ燐含有多結晶シリコン膜とし、第一導電膜４ａｆと同じ製造方法で製造した。即ち、第二導電膜５ａｆは、燐（Ｐ）をシリコン膜に１×１０²⁰ｃｍ^-3以上添加した燐含有多結晶シリコン膜である。尚、ここで「膜Ａと膜Ｂとが同じ材質」とは、膜Ａと膜Ｂとで同じ材料が用いられており、かつ膜Ａと膜Ｂとで仕事関数がほぼ同じになる事を意味する。

第二導電膜５ａｆを形成した後に、第二導電膜５ａｆと誘電体膜４０と第一導電膜４ａｆとをパターニング加工して容量素子５５とする。第二導電膜５ａｆと誘電体膜４０と第一導電膜４ａｆとを一括してエッチングするには、原料気体として三塩化硼素（ＢＣｌ₃）と塩素（Ｃｌ₂）との混合気体を用いてプラズマエッチング法を適応する。この際に、塩素濃度を６０％とし、プラズマエッチング時の圧力を２ｍＴｏｒｒとすると、燐含有多結晶シリコン膜のエッチングレートが向上し、好ましい。この様にして、配線層や容量素子５５の面積を増やさずに、簡単な製造方法にて、容量値の大きい容量素子５５が製造される。

「半導体装置と電気光学装置」
図３は、実施形態１に係わる液晶装置の電気的構成を示すブロック図である。以下、図３を参照して、実施形態１に係わる半導体装置（一例として画素１００ａ）と電気光学装置（一例として液晶装置１００）の電気的な構成を説明する。半導体装置（画素１００ａ）は、上述の容量素子５５又は上述の製造方法にて製造された容量素子５５と、トランジスター素子３０と、を備えている。又、電気光学装置（液晶装置１００）はこうした半導体装置を備えている。

液晶装置１００は、本実施形態では、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モードやＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モードを利用している。図３に示す様に、こうした液晶装置１００では、その中央領域に複数の画素１００ａが行列状に配列され、画像表示領域１０ａ（画素配列領域／有効画素領域）を為している。液晶装置１００は素子基板１０（図４参照）を有する。素子基板１０において、画像表示領域１０ａの内側で複数本のデータ線６ａと、これらのデータ線６ａと交差する複数本の走査線３ａが縦横に延びており、それらの交差部分に対応する位置に画素１００ａが構成されている。画素１００ａの各々には、容量素子５５とトランジスター素子３０と画素電極９ａとが設けられている。トランジスター素子３０には電界効果型の薄膜トランジスター（ＴＦＴ）が用いられる。トランジスター素子３０のソースにはデータ線６ａが電気的に接続され、トランジスター素子３０のゲートには走査線３ａが電気的に接続され、トランジスター素子３０のドレインには、画素電極９ａと容量素子５５とが電気的に接続されている。尚、電界効果型トランジスターにおけるソースとドレインとは電位に応じて入れ替わり得るが、ここでは説明の便宜を図る為に、画素電極９ａと容量素子５５とが接続されている側をドレインとし、データ線６ａが接続されている側をソースとしている。この様にして、液晶装置１００では、複数の画素１００ａの各々に対応して複数の画素電極９ａ及び複数のトランジスター素子３０と複数の容量素子５５とが形成されている。尚、半導体装置を構成するトランジスター素子３０は、電界効果型トランジスターに限らず、バイポーラトランジスターなどのその他のトランジスターであっても構わない。

素子基板１０において、画像表示領域１０ａより外周側には走査線駆動回路１０４やデータ線駆動回路１０１が設けられている。データ線駆動回路１０１は各データ線６ａに電気的に接続しており、不図示の画像処理回路から供給される画像信号を各データ線６ａに順次供給する。走査線駆動回路１０４は、各走査線３ａに電気的に接続しており、走査信号を各走査線３ａに順次供給する。

各画素１００ａにおいて、画素電極９ａは、後述する対向基板２０（図４参照）に形成された共通電極２１（図４参照）と液晶５０（図４参照）を介して対向し、液晶容量５０ａを構成している。又、各画素１００ａには、液晶容量５０ａで保持される画像信号の変動を防ぐ為に、液晶容量５０ａと並列に容量素子５５が付加されている。本実施形態では、容量素子５５を構成する為に、素子基板１０には、複数の画素１００ａに跨って延在する容量線５ｂが形成されており、容量線５ｂは、共通電位Ｖｃｏｍが印加された定電位配線７ｒに導通している。

尚、半導体装置は、電気光学装置の画素１００ａ以外にも様々な分野で適応され、例えば、ダイナミックランダムアクセスメモリー（ＤＲＡＭ）の記憶素子とされても良い。配線層も容量素子５５の面積も増やさずに、容量素子５５の容量値が大きくなるので、半導体装置の微細化や高集積化、スケーリング則に則した高性能化が実現される。又、配線層が増加せず、簡単な製造工程にて半導体装置を製造できるので、半導体装置の製造歩留まりが向上すると共に製造コストの上昇が抑制される。

又、電気光学装置は一例として液晶装置１００を上げたが、この他に有機ＥＬ装置や電気泳動装置とされても良い。電気光学装置では、半導体装置の微細化や高集積化、高性能化が実現されるので、電気光学装置の画素における開口率が上がり、高品位な画像の表示が可能となる。更に、配線層が増加せず、簡単な製造工程にて電気光学装置を製造できるので、電気光学装置の製造歩留まりが向上すると共に製造コストの上昇が抑制される。

「液晶装置の構造」
図４は、実施形態１に係る液晶装置の構造を説明する図であり、（ａ）は液晶装置を各構成要素と共に対向基板の側から見た平面図、（ｂ）は（ａ）のＨ−Ｈ’における断面図である。次に、図４を参照して液晶装置１００の構造を説明する。尚、以下の形態において、「○○上に」或いは「○○の上層側に」と記載された場合、○○の上に接する様に配置される場合或いは○○の上層側に接する様に配置される場合、又は、○○の上に他の構成物を介して配置される場合或いは○○の上層側に他の構成物を介して配置される場合、又は、○○の上に一部が接する様に配置され一部が他の構成物を介して配置される場合或いは○○の上層側に一部が接する様に配置され一部が他の構成物を介して配置される場合、を表すものとする。

図４に示す様に、液晶装置１００は、第一基板と、第一基板に対向配置された第二基板と、第一基板と第二基板との間に挟持された液晶、とを備えている。本実施形態では、第一基板を素子基板１０とし、第二基板を対向基板２０とするが、無論、第一基板を対向基板２０とし、第二基板を素子基板１０としても良い。素子基板１０と対向基板２０とは、所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は対向基板２０の外縁に沿う様に枠状に設けられている。シール材１０７は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材１０７ａが配合されている。液晶装置１００において、素子基板１０と対向基板２０との間のうち、シール材１０７によって囲まれた領域内には、液晶５０が挟持されている。本実施形態では、シール材１０７には、液晶注入口１０７ｃとして利用される途切れ部分が形成されており、こうした液晶注入口１０７ｃは、液晶材料の注入後、封止材１０８によって封止されている。

こうした構成の液晶装置１００において、素子基板１０及び対向基板２０はいずれも四角形であり、液晶装置１００の略中央には、図３を参照して説明した画像表示領域１０ａが四角形の領域として設けられている。この画像表示領域１０ａの形状に対応して、シール材１０７も略四角形に設けられ、画像表示領域１０ａの外側は、四角枠状の外周領域１０ｃになっている。

素子基板１０において、外周領域１０ｃでは、素子基板１０の一辺に沿ってデータ線駆動回路１０１及び複数の端子電極１０２が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。尚、端子電極１０２には、フレキシブル配線基板（図示せず）が接続され、素子基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。

素子基板１０の第一面１０ｓ及び第二面１０ｔのうち、対向基板２０と対向する第一面１０ｓの側において、画像表示領域１０ａには、図３を参照して説明したトランジスター素子３０、及びトランジスター素子３０に電気的に接続する画素電極９ａと容量素子５５とが行列状に形成されており、こうした画素電極９ａの上層側には第一の配向膜１６が形成されている。

素子基板１０の第一面１０ｓの側において、画像表示領域１０ａより外側の外周領域１０ｃのうち、画像表示領域１０ａとシール材１０７とに挟まれた四角枠状の周辺領域１０ｂには、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。ダミー画素電極９ｂは、隣り合うダミー画素電極９ｂ同士がダミー画素電極９ｂより細幅の連結部（図示せず）で繋がっている。又、ダミー画素電極９ｂは、共通電位Ｖｃｏｍが印加されており、画像表示領域１０ａの外周側端部での液晶分子の配向の乱れを防止する。又、ダミー画素電極９ｂは、素子基板１０において第一の配向膜１６が形成される面を研磨により平坦化する際、画像表示領域１０ａと周辺領域１０ｂとの高さ位置の差を小さくし、第一の配向膜１６が形成される面を平坦面にするのに寄与する。尚、ダミー画素電極９ｂに電位を印加せず、ダミー画素電極９ｂを電位的にフロート状態とする場合もあり、この場合でも、ダミー画素電極９ｂは、画像表示領域１０ａと周辺領域１０ｂとの高さ位置の差を小さくし、第一の配向膜１６が形成される面を平坦面にするのに寄与する。

対向基板２０の第一面２０ｓ及び第二面２０ｔのうち、素子基板１０と対向する第一面２０ｓの側には共通電極２１が形成されている。共通電極２１は、対向基板２０の略全面或いは複数の帯状電極として複数の画素１００ａに跨って形成されている。本実施形態では、共通電極２１は、対向基板２０の略全面に形成されている。

対向基板２０の第一面２０ｓの側には、共通電極２１の下層側に遮光膜２９が形成され、共通電極２１の表面には第二の配向膜２６が積層されている。遮光膜２９は、画像表示領域１０ａの外周縁に沿って延在する額縁部分２９ａとして形成されており、遮光膜２９の内周縁によって画像表示領域１０ａが規定されている。又、遮光膜２９は、隣り合う画素電極９ａにより挟まれた画素間領域に重なるブラックマトリックス部２９ｂとしても形成されている。ここで、額縁部分２９ａはダミー画素電極９ｂと重なる位置に形成されており、額縁部分２９ａの外周縁は、シール材１０７の内周縁との間に隙間を隔てた位置にある。従って、額縁部分２９ａとシール材１０７とは重なっていない。

液晶装置１００において、シール材１０７より外側には、対向基板２０の第一面２０ｓの側の４つの角部分に基板間導通用電極２５が形成されており、素子基板１０の第一面１０ｓの側には、対向基板２０の４つの角部分（基板間導通用電極２５）と対向する位置に基板間導通用電極１９が形成されている。基板間導通用電極２５は、共通電極２１の一部からなる。基板間導通用電極１９は、共通電位Ｖｃｏｍが印加された定電位配線７ｒに導通しており、定電位配線７ｒは、端子電極１０２のうち、共通電位印加用の端子電極１０２ａに導通している。基板間導通用電極１９と基板間導通用電極２５との間には、導電粒子を含んだ基板間導通材１０９が配置されており、対向基板２０の共通電極２１は、基板間導通用電極１９、基板間導通材１０９及び基板間導通用電極２５を介して、素子基板１０側に電気的に接続されている。こうして、共通電極２１には、素子基板１０から共通電位Ｖｃｏｍが印加される。シール材１０７は、略同一の幅寸法をもって対向基板２０の外周縁に沿って設けられている。即ち、シール材１０７の平面視における配置形状は、略四角形となる。但し、シール材１０７は、対向基板２０の角部分と重なる領域では基板間導通用電極１９、２５を避けて内側を通る様に設けられており、シール材１０７の角部分は略円弧状である。

液晶装置１００は透過型の表示装置であり、画素電極９ａや共通電極２１は、インジウム錫酸化物（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ、ＩＴＯ）膜やインジウム亜鉛酸化物（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ、ＩＺＯ）膜等の透光性導電膜により形成される。尚、反射型表示装置の際には、画素電極９ａ又は共通電極２１の一方を、アルミニウム膜等の反射性導電膜により形成する。透過型の表示装置では、素子基板１０及び対向基板２０の一方の側（例えば素子基板１０）から入射した光が、画像信号に応じて変調されて、他方の基板（例えば対向基板２０）側から出射される事で画像が表示される。一方、反射型の表示装置では、素子基板１０及び対向基板２０の一方の側（例えば対向基板２０）から入射した光が他方の基板（例えば素子基板１０）で反射して出射される際に、画像信号に応じて変調されて画像を表示する。

液晶装置１００は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０或いは素子基板１０には、カラーフィルター（図示せず）が形成される。又、液晶装置１００は、電子ペーパーとして用いることできる。又、液晶装置１００では、使用する液晶５０の種類や、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶装置１００に対して所定の向きに配置される。さらに、液晶装置１００は、後述する投射型表示装置（液晶プロジェクター）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各液晶装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。

本実施形態では、液晶装置１００が投射型表示装置のＲＧＢ用透過型ライトバルブである場合を中心に説明する。又、液晶装置１００では、液晶５０として、誘電異方性が負のネマチック液晶化合物が用いられ、ＶＡモードの表示を行う場合を中心に説明する。

「画素構成」
図５は、実施形態１に係る液晶装置の画素の説明する断面図である。次に、図５を参照して画素１００ａの構造を説明する。

図５に示す様に、素子基板１０において対向基板２０と対向する第一面１０ｓには、複数の画素１００ａの各々に画素電極９ａが形成されている。図３に示したように、データ線６ａと走査線３ａとの交差に対応してトランジスター素子３０が形成されており、トランジスター素子３０は、データ線６ａと走査線３ａとの交差領域及びその付近を利用して形成されている。素子基板１０には図５には不図示の容量線５ｂ（図３参照）が形成されており、容量線５ｂには共通電位Ｖｃｏｍが印加される。トランジスター素子３０の上層側には上側遮光膜７ａが形成されており、上側遮光膜７ａはデータ線６ａに重なる様に延在している。トランジスター素子３０の下層側には下側遮光膜８ａが形成されており、下側遮光膜８ａは、走査線３ａと重なる様に直線的に延びた主線部分と、データ線６ａと走査線３ａとの交差部分でデータ線６ａに重なる様に延びた副線部分と、を備えている。

素子基板１０は、石英基板やガラス基板等の透光性の基板本体１０ｗの液晶５０側の基板面（対向基板２０と対向する第一面１０ｓ側）に形成された画素電極９ａ、画素スイッチング用のトランジスター素子３０、容量素子５５、等を主体として構成されている。

対向基板２０は、石英基板やガラス基板等の透光性の基板本体２０ｗ、その液晶５０側の表面（素子基板１０と対向する第一面２０ｓ）に形成された遮光膜２９、共通電極２１、第二のパッシベーション膜２８、及び第二の配向膜２６を主体として構成されている。

素子基板１０において、基板本体１０ｗの第一面１０ｓ側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜或いは金属化合物膜等の導電膜からなる下層側の下側遮光膜８ａが形成されている。下側遮光膜８ａは、タングステンシリサイド（ＷＳｉ）等の遮光膜からなり、液晶装置１００を透過した後の光が他の部材で反射した際、こうした反射光が半導体層１ａに入射してトランジスター素子３０で光電流に起因する誤動作が発生することを防止する。尚、下側遮光膜８ａを走査線として構成する場合もあり、この場合、後述するゲート電極３ｃと下側遮光膜８ａを導通させた構成とする。

基板本体１０ｗの第一面１０ｓ側において、下側遮光膜８ａの上層側には、透光性の下地絶縁膜１２が形成されており、こうした下地絶縁膜１２の表面側に、半導体層１ａを備えたトランジスター素子３０が形成されている。下地絶縁膜１２は、意図的に不純物を導入してない酸化珪素膜（Ｎｏｎ−ｄｏｐｅｄｓｉｌｉｃａｔｅｇｌａｓｓ、ＮＳＧ膜と称する）や、或いは、燐を含む酸化珪素膜（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓｓ、ＰＳＧ膜と称する）、硼素を含む酸化珪素膜（Ｂｏｒｏｓｉｌｉｃａｔｅｇｌａｓｓ、ＢＳＧ膜と称する）、硼素と燐とを含む酸化珪素膜（Ｂｏｒｏ−ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓｓ、ＢＰＳＧ膜と称する）等の酸化珪素膜（シリケートガラスも含む。）や、窒化珪素膜からなる。こうした下地絶縁膜１２は、シランガス（ＳｉＨ₄）、二塩化シラン（ＳｉＣｌ₂Ｈ₂）、ＴＥＯＳ（テトラエトキシシラン／テトラ・エチル・オルソ・シリケート／Ｓｉ（ＯＣ₂Ｈ₅）₄）、ＴＥＢ（テトラ・エチル・ボートレート）、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）等を用いた常圧ＣＶＤ法や減圧ＣＶＤ法、或いはプラズマＣＶＤ法等により形成される。

トランジスター素子３０は、データ線６ａの延在方向に長辺方向を向けた半導体層１ａと、半導体層１ａの長さ方向と直交する方向に延在して半導体層１ａの長さ方向の中央部分に重なるゲート電極３ｃとを備えており、ゲート電極３ｃは走査線３ａの一部からなる。トランジスター素子３０は、半導体層１ａとゲート電極３ｃとの間に透光性のゲート絶縁層２を有している。半導体層１ａは、ゲート電極３ｃに対してゲート絶縁層２を介して対向するチャネル形成領域１ｇを備えていると共に、チャネル形成領域１ｇの両側にソース領域１ｂ及びドレイン領域１ｃを備えている。トランジスター素子３０は、ＬＤＤ構造を有している。従って、ソース領域１ｂ及びドレイン領域１ｃは各々、チャネル形成領域１ｇの両側に低濃度領域を備え、低濃度領域に対してチャネル形成領域１ｇとは反対側で隣接する領域に高濃度領域を備えている。

半導体層１ａは、多結晶シリコン膜等によって構成されている。ゲート絶縁層２は、半導体層１ａを熱酸化した酸化珪素膜からなる第１ゲート絶縁層２ａと、温度が７００〜９００℃の高温条件での減圧ＣＶＤ法により形成された酸化珪素膜からなる第２ゲート絶縁層２ｂとの二層構造からなる。ゲート電極３ｃ及び走査線３ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜或いは金属化合物膜等の導電膜からなる。本実施形態では、ゲート電極３ｃは、導電性のポリシリコン膜とタングステンシリサイド膜との二層構造をなしている。

ゲート電極３ｃの上層側には、ＮＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等の酸化珪素膜等からなる透光性の第一層間絶縁膜４１が形成され、第一層間絶縁膜４１の上層側に容量素子５５が形成されている。具体的には、第一層間絶縁膜４１の上層側には、ドレイン電極４ｂが延在して第一電極４ａとなっている。第一電極４ａ（ドレイン電極４ｂ）は、前述の如く、本実施形態では、燐含有多結晶シリコン膜である。ドレイン電極４ｂは、第一層間絶縁膜４１及びゲート絶縁層２を貫通するコンタクトホール４１ａを介してドレイン領域１ｃ（画素電極９ａ側のソースドレイン領域）に導通している。第一電極４ａ（ドレイン電極４ｂ）の上層側には、誘電体膜４０が形成されている。誘電体膜４０は、図１に示す様に、第一電極４ａ側から２ｎｍ厚の酸化珪素膜４０ＳＯと２ｎｍ厚のハフニウムシリケート膜４０ＳＬと２０ｎｍ厚の酸化ハフニウム膜（金属酸化膜４０ＭＯ）とが順に積層されている。こうした誘電体膜４０の上層側には第二電極５ａが形成され、不図示のコンタクトホールを介して容量線５ｂに電気的に接続されている。第二電極５ａは前述の如く、本実施形態では、燐含有多結晶シリコン膜である。第二電極５ａに電気的に接続する容量線５ｂは、窒化チタン膜、アルミニウム膜、及び窒化チタン膜との三層構造となっている。

第二電極５ａの上層側には第二層間絶縁膜４２が形成されており、第二層間絶縁膜４２の上層側には、データ線６ａと中継電極６ｂとが同一の導電膜により形成されている。第二層間絶縁膜４２は酸化珪素膜からなる。データ線６ａと中継電極６ｂとは、導電性のポリシリコン膜、金属シリサイド膜、金属膜或いは金属化合物膜等の導電膜からなる。本実施形態では、データ線６ａ及び中継電極６ｂは、アルミニウム合金膜や、窒化チタン膜とアルミニウム膜とが二層から四層に積層された膜からなる。データ線６ａは、第二層間絶縁膜４２、第一層間絶縁膜４１及びゲート絶縁層２を貫通するコンタクトホール４２ａを介してソース領域１ｂ（データ線６ａ側のソースドレイン領域）に導通している。中継電極６ｂは、第二層間絶縁膜４２、第一層間絶縁膜４１及びゲート絶縁層２を貫通するコンタクトホール４２ｂを介してドレイン領域１ｃに導通している。

データ線６ａ及び中継電極６ｂの上層側には酸化珪素膜等からなる透光性の第三層間絶縁膜４４が形成されており、こうした第三層間絶縁膜４４の上層側には、上側遮光膜７ａ及び中継電極７ｂが同一の導電膜によって形成されている。第三層間絶縁膜４４は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマＣＶＤ法や、シランガスと亜酸化窒素ガスとを用いたプラズマＣＶＤ法等により形成した酸化珪素膜からなり、その表面は平坦化されている。上側遮光膜７ａ及び中継電極７ｂは、導電性のポリシリコン膜、金属シリサイド膜、金属膜或いは金属化合物膜等の導電膜からなる。本実施形態では、上側遮光膜７ａ及び中継電極７ｂは、アルミニウム合金膜や、窒化チタン膜とアルミニウム膜とが二層から四層に積層された膜からなる。中継電極７ｂは、第三層間絶縁膜４４を貫通するコンタクトホール４４ａを介して中継電極６ｂに導通している。上側遮光膜７ａは、データ線６ａと重なる様に延在しており、遮光膜として機能している。尚、上側遮光膜７ａを容量線５ｂと導通させて、シールド層として利用してもよい。

上側遮光膜７ａ及び中継電極７ｂの上層側には、酸化珪素膜等からなる透光性の第四層間絶縁膜４５が形成されており、この第四層間絶縁膜４５の上層側には、ＩＴＯ膜からなる画素電極９ａが形成されている。第四層間絶縁膜４５には、第四層間絶縁膜４５を貫通して中継電極７ｂまで到達したコンタクトホール４５ａが形成されており、画素電極９ａは、コンタクトホール４５ａを介して中継電極７ｂに電気的に接続している。その結果、画素電極９ａは、中継電極７ｂ、中継電極６ｂを介してドレイン領域１ｃに電気的に接続している。画素電極９ａの上には、第一のパッシベーション膜１８が設けられている。第一のパッシベーション膜１８は、酸化珪素膜にて構成され、平坦化膜として機能すると共に防湿膜ともなっている。

液晶装置１００で高いコントラスト比を実現するには、画素電極９ａを覆う平坦な絶縁膜（第一のパッシベーション膜１８）を設け、この絶縁膜（第一のパッシベーション膜１８）上に第一の配向膜１６を形成するのが好ましい。従って、本実施形態では、第一のパッシベーション膜１８の上面には、第一の配向膜１６が形成され、第一の配向膜１６は、ＳｉＯ_X（ｘ＜２）やＳｉＯ₂等の斜方蒸着膜（傾斜垂直配向膜／無機配向膜）からなっている。高いコントラスト比を実現するには、黒表示の際の照度を極限まで抑える事が重要となり、画素１００ａ間の漏れ光をできる限り抑える事が肝要となる。本実施形態の様に、画素電極９ａの更にその上に第一のパッシベーション膜１８を形成して平坦化を行なうと、漏れ光が抑制される事になる。こうして画素電極９ａの上に平坦化膜として機能する絶縁膜（第一のパッシベーション膜１８）を設ける事で、液晶装置１００では高いコントラスト比が実現される。絶縁膜を平坦化するには、絶縁膜を堆積した後に熱処理を施して、絶縁膜をリフローさせたり、或いは絶縁膜に化学機械的研磨法（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ、ＣＭＰ）を適応させたりする手法がある。本実施形態では、ＣＭＰ法を適応している。

「対向基板の構成」
対向基板２０では、石英基板やガラス基板等の透光性の基板本体２０ｗ（透光性基板）の液晶５０側の表面（素子基板１０に対向する第一面２０ｓ）には、遮光膜２９、酸化珪素膜等からなる絶縁膜２７、及びＩＴＯ膜等の透光性導電膜からなる共通電極２１が形成されている。更に、共通電極２１を覆う様に平坦な絶縁膜（第二のパッシベーション膜２８）を設け、この絶縁膜（第二のパッシベーション膜２８）上に第二の配向膜２６が形成されている。即ち、本実施形態では、第二のパッシベーション膜２８の上面に第二の配向膜２６が形成されている。第二の配向膜２６はＳｉＯ_X（ｘ＜２）やＳｉＯ₂等の斜方蒸着膜（傾斜垂直配向膜／無機配向膜）からなる。こうする事で素子基板１０側と対向基板２０側とで、図５に示す断面構造が液晶５０に対して対称となり、共通電位のずれやそれに基づく表示画像のフリッカー（ちらつき）や焼き付きと云った現象が抑制され、高品位の画像が表示される様になる。

前述の如く、共通電極２１はＩＴＯ膜からなる。第一の配向膜１６と第二の配向膜２６とは、液晶５０（誘電異方性が負のネマチック液晶化合物）を傾斜垂直配向させ、液晶装置１００は、ノーマリブラックのＶＡモードとして動作する。本実施形態では、第一の配向膜１６と第二の配向膜２６として、酸化珪素膜（ＳｉＯ_X）の斜方蒸着膜が用いられているが、これ以外にも、ＴｉＯ₂、ＭｇＯ、Ａｌ₂Ｏ₃、Ｉｎ₂Ｏ₃、Ｓｂ₂Ｏ₃、Ｔａ₂Ｏ₅等の各種無機配向膜を斜方蒸着して第一の配向膜１６や第二の配向膜２６としても良い。更には、第一の配向膜１６や第二の配向膜２６として、ポリイミド等の有機物を利用しても良い。

尚、図３及び図４を参照して説明したデータ線駆動回路１０１及び走査線駆動回路１０４では、ｎ型トランジスターとｐ型トランジスターとを備えた相補型トランジスター回路が使用されている。相補型トランジスター回路は、トランジスター素子３０の製造工程の一部を利用して形成される。又、データ線駆動回路１０１及び走査線駆動回路１０４では上述の容量素子５５が用いられる事もある。こうした場合、素子基板１０においてデータ線駆動回路１０１及び走査線駆動回路１０４が形成されている領域も、図５に示す断面構成と略同様な断面構成を有している。

「電子機器」
図６は、電子機器としての三板式プロジェクターの構成を示す平面図である。次に図６を参照して、本実施形態に係る電子機器の一例としてプロジェクター２１００を説明する。

プロジェクター２１００において、超高圧水銀ランプで構成される光源２１０２から出射された光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によって赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三原色の光に分離され、各原色に対応する液晶装置１００Ｒ、１００Ｇ及び１００Ｂに導かれる。尚、青色の光は、他の赤色や緑色と比較すると、光路が長いので、その損失を防ぐ為に、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

液晶装置１００Ｒ、１００Ｇ及び１００Ｂは、上述した構成を取り、外部装置（図示省略）から供給される赤、緑、青の各色に対応する画像信号にて、それぞれ駆動される。

液晶装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に三方向から入射する。そして、このダイクロイックプリズム２１１２において、赤色及び青色の光は９０度に屈折される一方、緑色の光は直進する。ダイクロイックプリズム２１１２において合成されたカラー画像を表す光は、レンズユニット２１１４によって拡大投射され、スクリーン２１２０上にフルカラー画像が表示される。

尚、液晶装置１００Ｒ、１００Ｂの透過像がダイクロイックプリズム２１１２により反射した後に投射されるのに対し、液晶装置１００Ｇの透過像はそのまま投射されるため、液晶装置１００Ｒ、１００Ｂにより形成される画像と、液晶装置１００Ｇにより形成される画像とが左右反転の関係になる様に設定されている。

本実施形態のプロジェクター２１００は、上述の液晶装置１００Ｒ、１００Ｇ、１００Ｂが用いられているので、明るく高精細で画像品位の高いフルカラー画像を投射する事ができる。又、電子機器の製造歩留まりが向上すると共に製造コストの上昇が抑制される。

（他の投射型表示装置）
尚、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、ＬＥＤ光源から出射された色光を各々、別の液晶装置１００に供給する様に構成しても良い。

（他の電子機器）
本発明を適用した液晶装置１００については、上記の電子機器の他にも、携帯電話機、情報携帯端末（ＰＤＡ：ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔｓ）、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いても良い。

尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。

（変形例１）
「工程順が異なった形態１」
図２を用いて、本変形例に係わる容量素子５５について説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

本変形例は実施形態１と比べて、シリケート膜４０ＳＬを形成する工程と金属酸化膜４０ＭＯを形成する工程とが異なっている。実施形態１ではこれらの工程が同一工程で行われたが、本変形例では、シリケート膜４０ＳＬを形成する工程の開始後に金属酸化膜４０ＭＯを形成する工程を開始する。例えば、図２（ａ）に示す様に、金属膜Ｍｆを蒸着法やスパッター法などの真空中で形成した後に、容量素子５５が形成される基板を大気に取り出さず、そのまま真空中や不活性雰囲気などの非酸化性雰囲気で熱処理してシリケート膜４０ＳＬを形成する工程を開始し、更にその後に、金属膜Ｍｆの熱酸化と云った金属酸化膜４０ＭＯを形成する工程を開始する。この場合、金属酸化膜４０ＭＯを形成する工程では少なくともシリケート膜４０ＳＬの上端と金属酸化膜４０ＭＯの下端とが接する迄、金属膜Ｍｆの酸化は継続されるのが好ましい。こうした方法を用いても、シリケート膜４０ＳＬを形成する工程と金属酸化膜４０ＭＯを形成する工程とが終了した後に、金属膜Ｍｆはシリケート膜４０ＳＬか金属酸化膜４０ＭＯかのいずれかに変わり、図２（ｃ）に示す様に、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆは消滅する事になる。導電性の金属膜Ｍｆが消滅し、絶縁性のシリケート膜４０ＳＬと金属酸化膜４０ＭＯとの膜厚が増すので、実施形態１と同様に、大きな容量値を有する容量素子５５の絶縁性を高める事ができる。

シリケート膜４０ＳＬを形成する工程の開始後に金属酸化膜４０ＭＯを形成する工程を開始する場合、金属酸化膜４０ＭＯを形成している最中にシリケート膜４０ＳＬを更に成長させる事も可能であるし、シリケート膜４０ＳＬの成長を抑制する事も可能である。具体的には、高温の熱酸化にて金属酸化膜４０ＭＯを形成すれば、この期間中にシリケート膜４０ＳＬも成長する。反対に低温のプラズマ酸化や陽極酸化を金属酸化膜４０ＭＯ形成に利用すれば、シリケート膜４０ＳＬは殆ど成長しない。いずれにしても金属酸化膜４０ＭＯを形成する工程後には、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆは消滅しており、シリケート膜４０ＳＬと金属酸化膜４０ＭＯとが直に接して界面を形成する様に、金属酸化膜４０ＭＯを形成する工程は行われる。言い換えると、金属酸化膜４０ＭＯを形成する工程では、少なくともシリケート膜４０ＳＬの上端と金属酸化膜４０ＭＯの下端とが接する迄、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆの酸化が継続される。好適例としては、金属酸化膜４０ＭＯを形成する工程では、シリケート膜４０ＳＬの上端と金属酸化膜４０ＭＯの下端とが全面的に接する迄、即ち、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆが総て金属酸化膜４０ＭＯかシリケート膜４０ＳＬかに変わる迄、金属膜Ｍｆの酸化が継続される。この結果、金属酸化膜４０ＭＯを形成する工程とシリケート膜４０ＳＬを形成する工程との両工程が終了した際には、シリケート膜４０ＳＬ上に金属酸化膜４０ＭＯが直に形成される事となる。

（変形例２）
「工程順が異なった形態２」
図２を用いて、本変形例に係わる容量素子５５について説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

本変形例は実施形態１と比べて、シリケート膜４０ＳＬを形成する工程と金属酸化膜４０ＭＯを形成する工程とが異なっている。実施形態１ではこれらの工程が同一工程で行われたが、本変形例では、金属酸化膜４０ＭＯを形成する工程の開始後にシリケート膜４０ＳＬを形成する工程を開始する。例えば、図２（ａ）に示す様に、金属膜Ｍｆを蒸着法やスパッター法などの真空中で形成した後に、容量素子５５が形成される基板を大気に取り出す。すると基板を大気に取り出した時点で金属膜Ｍｆの表面には自然酸化膜が形成される。即ち、基板を大気に取り出した時点で金属酸化膜４０ＭＯを形成する工程が開始される。その後、非酸化性雰囲気下にて熱処理を施してシリケート化を促進し、シリケート膜４０ＳＬを形成する工程とする。要するに、金属酸化膜４０ＭＯは自然酸化膜を利用し、実施形態１に記載した様な金属の熱酸化工程を省略する事も可能である。この場合、金属膜Ｍｆを成膜した後に基板を大気中に取り出す工程が、金属酸化膜４０ＭＯを形成する工程に相当する事になる。この場合も、シリケート膜４０ＳＬを形成する工程では少なくともシリケート膜４０ＳＬの上端と金属酸化膜４０ＭＯの下端とが接する迄、固相反応は継続される事が好ましい。こうした方法を用いても、シリケート膜４０ＳＬを形成する工程と金属酸化膜４０ＭＯを形成する工程とが終了した後に、金属膜Ｍｆはシリケート膜４０ＳＬか金属酸化膜４０ＭＯかのいずれかに変わり、図２（ｃ）に示す様に、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆは消滅する事になる。導電性の金属膜Ｍｆが消滅し、絶縁性のシリケート膜４０ＳＬと金属酸化膜４０ＭＯとの膜厚が増すので、実施形態１と同様に、大きな容量値を有する容量素子５５の絶縁性を高める事ができる。

金属酸化膜４０ＭＯを形成する工程の開始後にシリケート膜４０ＳＬを形成する工程を開始する場合、シリケート膜４０ＳＬを形成している最中に金属酸化膜４０ＭＯを更に成長させる事も可能であるし、金属酸化膜４０ＭＯの成長を抑制する事も可能である。具体的には、酸化性雰囲気下にてシリケート膜４０ＳＬを形成すれば、この期間中に金属酸化膜４０ＭＯも成長する。反対に非酸化性雰囲気下（不活性雰囲気下や還元性雰囲気下）にてシリケート膜４０ＳＬを形成すれば、金属酸化膜４０ＭＯは殆ど成長しない。いずれにしてもシリケート膜４０ＳＬを形成する工程後には、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆは消滅しており、シリケート膜４０ＳＬと金属酸化膜４０ＭＯとが直に接して界面を形成される様に、シリケート膜４０ＳＬを形成する工程は行われる。言い換えると、シリケート膜４０ＳＬを形成する工程では、少なくともシリケート膜４０ＳＬの上端と金属酸化膜４０ＭＯの下端とが接する迄、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆのシリケート化（固相反応）が継続される。好適例としては、シリケート膜４０ＳＬを形成する工程では、シリケート膜４０ＳＬの上端と金属酸化膜４０ＭＯの下端とが全面的に接する迄、即ち、金属膜Ｍｆを形成する工程で形成された金属膜Ｍｆが総て金属酸化膜４０ＭＯかシリケート膜４０ＳＬかに変わる迄、金属膜Ｍｆのシリケート化が継続される。この結果、金属酸化膜４０ＭＯを形成する工程とシリケート膜４０ＳＬを形成する工程との両工程が終了した際には、シリケート膜４０ＳＬ上に金属酸化膜４０ＭＯが直に形成される事となる。

（変形例３）
「製造方法が異なる形態１」
誘電体膜４０を構成する酸化珪素膜４０ＳＯとシリケート膜４０ＳＬと金属酸化膜４０ＭＯとをＰＶＤ法やＣＶＤ法を利用して成膜しても良い。

（変形例４）
「製造方法が異なる形態２」
誘電体膜４０を製造するのに、酸化珪素膜４０ＳＯと金属膜Ｍｆと金属酸化膜４０ＭＯとをＰＶＤ法やＣＶＤ法を利用して成膜した後に、熱処理を施し金属膜Ｍｆをシリケート膜４０ＳＬに変える方法を採っても良い。

（変形例５）
「誘電体膜４０が積層構造となっている形態」
実施形態１では誘電体膜４０が酸化珪素膜４０ＳＯとシリケート膜４０ＳＬと金属酸化膜４０ＭＯとの１サイクルであったが、これを複数サイクルとしても良い（複数サイクルの誘電体膜４０）。例えば、２サイクルとした場合（２サイクルの誘電体膜４０では）、第一電極４ａ上に１サイクル目の酸化珪素膜４０ＳＯとシリケート膜４０ＳＬと金属酸化膜４０ＭＯとが形成され、この上層に２サイクル目の酸化珪素膜４０ＳＯとシリケート膜４０ＳＬと金属酸化膜４０ＭＯとが更に形成され、この上層に第二電極５ａが形成される。こうすると、誘電体膜４０が厚い高耐圧な容量素子５５となる。金属膜Ｍｆの酸化は時間と共に遅くなるので金属膜Ｍｆを誘電体膜４０中に残さずに厚い誘電体膜４０を形成するのは困難と考えられるが、複数サイクルの誘電体膜４０では誘電体膜４０の膜厚をサイクル数の調整で自由に設定できる。尚、複数サイクルの誘電体膜４０では、少なくとも一つのサイクルに酸化珪素膜４０ＳＯがあれば、他のサイクルでは酸化珪素膜４０ＳＯがなくても構わない。

１ａ…半導体層、１ｂ…ソース領域、１ｃ…ドレイン領域、１ｇ…チャネル形成領域、２…ゲート絶縁層、２ａ…第１ゲート絶縁層、２ｂ…第２ゲート絶縁層、３ａ…走査線、３ｃ…ゲート電極、４ａ…第一電極、４ａｆ…第一導電膜、４ｂ…ドレイン電極、５ａ…第二電極、５ａｆ…第二導電膜、５ｂ…容量線、６ａ…データ線、６ｂ…中継電極、７ａ…上側遮光膜、７ｂ…中継電極、７ｒ…定電位配線、８ａ…下側遮光膜、９ａ…画素電極、９ｂ…ダミー画素電極、１０…素子基板、１０ａ…画像表示領域、１０ｂ…周辺領域、１０ｃ…外周領域、１０ｓ…第一面、１０ｔ…第二面、１０ｗ…基板本体、１２…下地絶縁膜、１６…第一の配向膜、１８…第一のパッシベーション膜、１９…基板間導通用電極、２０…対向基板、２０ｓ…第一面、２０ｔ…第二面、２０ｗ…基板本体、２１…共通電極、２５…基板間導通用電極、２６…第二の配向膜、２７…絶縁膜、２８…第二のパッシベーション膜、２９…遮光膜、２９ａ…額縁部分、２９ｂ…ブラックマトリックス部、３０…トランジスター素子、４０…誘電体膜、４０ＭＯ…金属酸化膜、４０ＳＬ…シリケート膜、４０ＳＯ…酸化珪素膜、４１…第一層間絶縁膜、４１ａ…コンタクトホール、４２…第二層間絶縁膜、４２ａ…コンタクトホール、４２ｂ…コンタクトホール、４４…第三層間絶縁膜、４４ｂ…コンタクトホール、４５…第四層間絶縁膜、４５ａ…コンタクトホール、５０…液晶、５０ａ…液晶容量、５５…容量素子、１００…液晶装置、１００ａ…画素、１０１…データ線駆動回路、１０２…端子電極、１０２ａ…共通電位印加用の端子電極、１０４…走査線駆動回路、１０７…シール材、１０７ａ…ギャップ材、１０７ｃ…液晶注入口、１０８…封止材、１０９…基板間導通材。

Claims

第一電極と、第二電極と、前記第一電極と前記第二電極との間に設けられた誘電体膜と、を備え、
前記誘電体膜は、酸化珪素膜と、前記酸化珪素膜と前記第二電極との間に設けられ、前記酸化珪素膜よりも誘電率の高いシリケート膜と、前記シリケート膜と前記第二電極との間に設けられ、前記シリケート膜よりも誘電率の高い金属酸化膜と、を含む事を特徴とする容量素子。
前記シリケート膜は、前記金属酸化膜に含まれている金属元素と同じ種類の金属元素を含む事を特徴とする請求項１に記載の容量素子。
前記金属元素は、第４属元素、又はストロンチウム（Ｓｒ）、又はイットリウム（Ｙ）、又はランタン（Ｌａ）、又はタンタル（Ｔａ）、である事を特徴とする請求項２に記載の容量素子。
前記第４属元素はチタン（Ｔｉ）、又はジルコニウム（Ｚｒ）、又はハフニウム（Ｈｆ）である事を特徴とする請求項３に記載の容量素子。
第一導電膜を形成する工程と、
前記第一導電膜上に酸化珪素膜を形成する工程と、
前記酸化珪素膜上に金属膜を形成する工程と、
酸化性雰囲気下にて前記金属膜の上層側を酸化して金属酸化膜を形成する工程と、
熱処理を施し、前記金属膜の下層側と前記酸化珪素膜の上層側とで固相反応させてシリケート膜を形成する工程と、
前記金属酸化膜上に第二導電膜を形成する工程と、を含む事を特徴とする容量素子の製造方法。
前記シリケート膜を形成する工程は、前記酸化珪素膜の上層側となる一部にて前記固相反応が行われる事を特徴とする請求項５に記載の容量素子の製造方法。
前記金属酸化膜を形成する工程と前記シリケート膜を形成する工程とが同一工程にて行われる事を特徴とする請求項５又は６に記載の容量素子の製造方法。
前記同一工程では少なくともシリケート膜の上端と金属酸化膜の下端とが接する迄、前記金属膜の酸化又は前記固相反応が継続される事を特徴とする請求項７に記載の容量素子の製造方法。
前記シリケート膜を形成する工程の開始後に前記金属酸化膜を形成する工程を開始する場合、前記金属酸化膜を形成する工程では少なくともシリケート膜の上端と金属酸化膜の下端とが接する迄、前記金属膜の酸化は継続され、
前記金属酸化膜を形成する工程の開始後に前記シリケート膜を形成する工程を開始する場合、前記シリケート膜を形成する工程では少なくともシリケート膜の上端と金属酸化膜の下端とが接する迄、前記固相反応は継続される事を特徴とする請求項５又は６に記載の容量素子の製造方法。
請求項１乃至４のいずれか一項に記載の容量素子又は請求項５乃至９のいずれか一項に記載の製造方法にて製造された容量素子と、トランジスター素子と、を備えた事を特徴とする半導体装置。
請求項１０に記載の半導体装置を備えた事を特徴とする電気光学装置。
請求項１１に記載の電気光学装置を備えた事を特徴とする電子機器。