JP2010204239A - 液晶装置および電子機器 - Google Patents
液晶装置および電子機器 Download PDFInfo
- Publication number
- JP2010204239A JP2010204239A JP2009047659A JP2009047659A JP2010204239A JP 2010204239 A JP2010204239 A JP 2010204239A JP 2009047659 A JP2009047659 A JP 2009047659A JP 2009047659 A JP2009047659 A JP 2009047659A JP 2010204239 A JP2010204239 A JP 2010204239A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- substrate
- capacitor electrode
- liquid crystal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】。画素トランジスターを構成する半導体膜と同層の半導体膜を保持容量電極として用いた場合でも、十分な容量値の保持容量を構成することのできる液晶装置、および当該液晶装置を備えた電子機器を提供すること。
【解決手段】液晶装置100において、保持容量60を構成するにあたって、画素トランジスター30を構成する半導体膜1aと同層の第1保持容量電極1fと、画素トランジスター30のゲート電極と同層の第2保持容量電極3bとの間に、ゲート絶縁層2と同層の第1誘電体層2aを介在させる。また、画素トランジスター30のチャネル領域1gと平面的に重ならない領域において、第1保持容量電極1fの下面に第2誘電体層15を介して第3保持容量電極4aを対向させる。
【選択図】図3
【解決手段】液晶装置100において、保持容量60を構成するにあたって、画素トランジスター30を構成する半導体膜1aと同層の第1保持容量電極1fと、画素トランジスター30のゲート電極と同層の第2保持容量電極3bとの間に、ゲート絶縁層2と同層の第1誘電体層2aを介在させる。また、画素トランジスター30のチャネル領域1gと平面的に重ならない領域において、第1保持容量電極1fの下面に第2誘電体層15を介して第3保持容量電極4aを対向させる。
【選択図】図3
Description
本発明は、画素電極、画素トランジスター、保持容量が基板上に形成された液晶装置、および当該液晶装置を備えた電子機器に関するものである。
液晶装置は、画素電極、画素トランジスターおよび保持容量が形成された第1基板と、この第1基板に対向する第2基板と、第1基板と第2基板との間に保持された液晶層とを備えている。また、第1基板では、画素トランジスターを構成する半導体膜と同層の第1保持容量電極と、画素トランジスターのゲート絶縁層と同層の誘電体層と、画素トランジスターのゲート電極と同層の第2保持容量電極とによって保持容量が形成されている。但し、かかる構成では、画素トランジスターのゲート耐電圧を確保することを目的にゲート絶縁層の膜厚を厚くすると、誘電体層の膜厚も厚くなるため、十分な容量値を確保できないことが多い。
一方、画素トランジスターのチャネル領域に光が入射することを防止することを目的にチャネル領域の下層側に設けた遮光膜を保持容量電極に対して誘電体層を介して対向させることにより、保持容量を追加した構成が提案されており、かかる構成では、チャネル領域と遮光膜との間に介在する絶縁膜と、遮光膜と第1容量電極との間に介在する誘電体層とは同層である。(特許文献1参照)。
しかしながら、特許文献1に記載の構成では、以下の理由から、遮光膜を利用して保持容量を構成しても、十分な容量値を得ることができないという問題点がある。
まず第1に、特許文献1に記載の構成では、保持容量電極としての遮光膜がトランジスターのチャネル領域に重なって配置されている。よって、遮光膜がゲート電極の役割を果たし、トランジスターのリーク電流が増加してしまう。また、遮光膜はトランジスターのソースバスライン接続領域にも重なって配置されている。よって、トランジスターのソースバスライン側に意図しない容量が形成されてしまい、配線遅延の原因となる。このような問題を回避する為には、チャネル領域と遮光膜との間に介在する絶縁膜の膜厚を十分厚くする必要がある。その結果、遮光膜と第1容量電極との間に介在する誘電体層の膜厚も厚くなってしまうため、遮光膜を利用して保持容量を構成しても、十分な容量値を得ることができないのである。
第2に、基板上に所定パターンの遮光膜を広い面積で形成すると、基板に反りが発生しやすくなる。このため、遮光膜については広い面積で形成することができないので、遮光膜を利用して保持容量を構成しても、十分な容量値を得ることができないのである。
以上の問題点に鑑みて、本発明の課題は、画素トランジスターを構成する半導体膜と同層の半導体膜を保持容量電極として用いた場合でも、十分な容量値の保持容量を構成することのできる液晶装置、および当該液晶装置を備えた電子機器を提供することにある。
上記課題を解決するために、本発明に係る液晶装置は、第1基板と、該第1基板に対向する第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記第1基板の前記第2基板と対向する面に設けられた画素トランジスターと、前記画素トランジスターに電気的に接続する画素電極と、前記画素トランジスターを構成する半導体膜と同層の第1保持容量電極と、前記画素トランジスターのゲート電極と同層の導電膜からなるとともに、前記画素トランジスターのゲート絶縁層と同層の第1誘電体層を介して、前記第1保持容量電極の前記第2基板側の面に対向する第2保持容量電極と、前記画素トランジスターのチャネル領域と平面的に重ならない領域において、第2誘電体層を介して、前記第1保持容量電極の前記第2基板側とは反対側の面に対向する第3保持容量電極と、を有することを特徴とする。
本発明では、画素トランジスターを構成する半導体膜と同層の第1保持容量電極、ゲート絶縁層と同層の第1誘電体層、および画素トランジスターのゲート電極と同層の第2保持容量電極とによって保持容量を形成する。また、第1保持容量電極の第2基板側とは反対側の面に第2誘電体層を介して対向する第3保持容量電極を設けて保持容量を追加する。このため、画素トランジスターのゲート耐電圧等の制約からゲート絶縁層および第1誘電体層の膜厚を厚くしたために第1保持容量電極と第2保持容量電極との間の容量値だけでは保持容量の容量値が不足する場合でも、かかる不足を第1保持容量電極と第3保持容量電極との間の保持容量で補うことができる。ここで、第3保持容量電極は、画素トランジスターのチャネル領域と平面的に重ならない領域に形成されているため、第2誘電体層の膜厚を薄くして、第1保持容量電極と第3保持容量電極との間の容量値を大きくした場合でも、第3保持容量電極の電位がチャネル領域に影響を及ぼさない。それ故、画素トランジスターの動作特性を低下させることなく、十分な容量値をもった保持容量を形成することができる。
本発明においては、前記第3保持容量電極が、前記第1基板上に形成された導電膜からなる構成を採用することができる。この場合、前記第1基板としては、ガラス基板、石英基板、シリコン基板、セラミック基板等を用いることができる。本発明において、液晶装置が反射型である場合、前記第1基板としては、シリコン基板を用いることが好ましい。かかるシリコン基板は、ガラス基板や石英基板に比較して熱伝導率が高く、放熱性に優れているので、温度上昇を防止することができる。また、液晶装置が反射型である場合、画素電極に遮光機能がある為、画素トランジスターと基板の間に遮光膜を設ける必要が無い。よって、第3保持容量電極を画素トランジスターのチャネル領域やLDD領域と平面的に重ならない領域に形成しても、遮光性能上の問題は無い。
本発明においては、前記第1基板がシリコン基板である場合、前記第3保持容量電極は、前記シリコン基板表面に対する不純物導入領域からなることが好ましい。基板表面の広い領域にわたって第3保持容量電極を構成する導電膜を形成すると、基板が反ってしまうため、基板表面の広い領域にわたって第3保持容量電極を形成することは好ましくない。しかるに、第3保持容量電極がシリコン基板表面の不純物導入領域からなる場合には、シリコン基板に反りが発生しないため、シリコン基板表面の広い領域にわたって第3保持容量電極を形成することができる。それ故、第1保持容量電極と第3保持容量電極との間に容量値の大きな保持容量を形成することができる。
本発明を適用した液晶装置は、携帯電話機やモバイルコンピューター等の電子機器として用いることができる。また、本発明を適用した液晶装置は、電子機器としての投射型表示装置にも用いることができ、かかる投射型表示装置は、液晶装置に光を供給するための光源部と、前記液晶装置によって光変調された光を投射する投射光学系とを備えている。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、本発明を反射型の液晶装置に適用した場合を中心に説明する。また、反射型の液晶装置では、画素電極および共通電極のうちの一方が反射性電極により構成され、画素電極および共通電極のうちの他方が透光性電極により構成されるが、以下の説明では、画素電極が反射性電極により構成され、共通電極が透光性電極により構成されている場合を中心に説明する。また、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。さらに、電界効果型トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。
[実施の形態1]
(全体構成)
図1は、本発明を適用した液晶装置の電気的構成を示すブロック図である。図1に示すように、液晶装置100は、液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画素領域10bを備えている。かかる液晶パネル100pにおいて、後述する第1基板10には、画素領域10bの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、画素スイッチング素子としての画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。
(全体構成)
図1は、本発明を適用した液晶装置の電気的構成を示すブロック図である。図1に示すように、液晶装置100は、液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画素領域10bを備えている。かかる液晶パネル100pにおいて、後述する第1基板10には、画素領域10bの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、画素スイッチング素子としての画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。
第1基板10において、画素領域10bの外側領域には走査線駆動回路104およびデータ線駆動回路101が構成されている。データ線駆動回路101は各データ線6aの一端に電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。
各画素100aにおいて、画素電極9aは、後述する対向基板に形成された共通電極と液晶を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に保持容量60が付加されている。本形態では、保持容量60を構成するために、複数の画素100aに跨って走査線3aと並行して延びた容量線5が形成されている。
(液晶パネルおよび素子基板の構成)
図2(a)、(b)は各々、本発明を適用した液晶装置100の液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。図2(a)、(b)に示すように、液晶装置100の液晶パネル100pでは、所定の隙間を介して第1基板10(素子基板)と第2基板20(対向基板)とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は第2基板20の縁に沿うように配置されている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。本形態において、第1基板10の基板本体11は、ガラス基板、石英基板、シリコン基板、セラミック基板等であり、第2基板20の基板本体20dは、ガラス基板や石英基板等からなる透光性基板である。
図2(a)、(b)は各々、本発明を適用した液晶装置100の液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。図2(a)、(b)に示すように、液晶装置100の液晶パネル100pでは、所定の隙間を介して第1基板10(素子基板)と第2基板20(対向基板)とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は第2基板20の縁に沿うように配置されている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。本形態において、第1基板10の基板本体11は、ガラス基板、石英基板、シリコン基板、セラミック基板等であり、第2基板20の基板本体20dは、ガラス基板や石英基板等からなる透光性基板である。
第1基板10において、シール材107の外側領域では、第1基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。また、第2基板20のコーナー部の少なくとも1箇所においては、第1基板10と第2基板20との間で電気的導通をとるための上下導通材109が形成されている。
詳しくは後述するが、第1基板10には、アルミニウムやアルミニウム合金等といったアルミニウム系材料や、銀や銀合金等といった銀系材料からなる反射性の画素電極9a(反射性電極)がマトリクス状に形成されている。本形態では、画素電極9aには、上記の金属材料のうち、アルミニウムやアルミニウム合金等といったアルミニウム系材料が用いられている。
これに対して、第2基板20には、シール材107の内側領域に遮光性材料からなる額縁108が形成され、その内側が画像表示領域10aとされている。第2基板20には、ITO(Indium Tin Oxide)膜からなる共通電極21(透光性電極)が形成されている。なお、第2基板20には画素電極9a間と対向する位置にブラックマトリクスあるいはブラックストライプと称せられる遮光膜(図示せず)が形成されることがある。
なお、画素領域10bには、額縁108と重なる領域にダミーの画素が構成される場合があり、この場合、画素領域10bのうち、ダミー画素を除いた領域が画像表示領域10aとして利用されることになる。
かかる反射型の液晶装置100においては、第2基板20の側から入射した光が第1基板10の画素電極9aで反射して再び、第2基板20の側から出射される間に液晶層50によって画素毎に光変調される結果、画像が表示される。ここで、液晶装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、第2基板20には、カラーフィルター(図示せず)が形成される。また、第2基板20の光入射側の面には、使用する液晶層50の種類、すなわち、TN(ツイステッドネマティック)モード、STN(スーパーTN)モード等々の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の向きに配置される。さらに、液晶装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用の各ライトバルブとして用いることができる。この場合、RGB用の各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
(各画素の構成)
図3(a)、(b)は各々、本発明の実施の形態1に係る反射型の液晶装置100に用いた第1基板10において相隣接する画素の平面図、およびそのA1−A1′線に相当する位置で液晶装置100を切断したときの断面図である。なお、図3(a)において、データ線6aは一点鎖線で示し、走査線3aおよびそれと同時形成された導電膜は実線で示し、半導体膜1aは細い点線で示し、画素電極9aについては二点鎖線で示してある。また、図3(a)において、第3保持容量電極4aは、長い破線で示してある。
図3(a)、(b)は各々、本発明の実施の形態1に係る反射型の液晶装置100に用いた第1基板10において相隣接する画素の平面図、およびそのA1−A1′線に相当する位置で液晶装置100を切断したときの断面図である。なお、図3(a)において、データ線6aは一点鎖線で示し、走査線3aおよびそれと同時形成された導電膜は実線で示し、半導体膜1aは細い点線で示し、画素電極9aについては二点鎖線で示してある。また、図3(a)において、第3保持容量電極4aは、長い破線で示してある。
図3(a)、(b)に示すように、第1基板10において、ガラス基板、石英基板、シリコン基板、セラミック基板等からなる基板本体11の第1面11xおよび第2面11yのうち、第2基板20側に位置する第1面11xには、後述する第3保持容量電極4a、および第2誘電体層15が形成されている。第2誘電体層15の上層側には、反射性の画素電極9aと重なる位置にNチャネル型の画素トランジスター30(電界効果型トランジスター/薄膜トランジスター)が形成されている。画素トランジスター30は、島状のポリシリコン膜からなる半導体膜1aに対して、チャネル領域1g、低濃度ソース領域1b、高濃度ソース領域1d、低濃度ドレイン領域1c、および高濃度ドレイン領域1eが形成されたLDD構造を備えている。半導体膜1aの表面側には、シリコン酸化膜やシリコン窒化膜からなる透光性のゲート絶縁層2が形成されており、ゲート絶縁層2の表面には、金属膜、金属シリサイド膜、ドープトシリコン膜等からなるゲート電極(走査線3a)が形成されている。本形態において、ゲート絶縁層2は、CVD(Chemical Vapor Deposition)法等により形成されたシリコン酸化膜やシリコン窒化膜からなる。
本形態において、画素トランジスター30はLDD(Lightly Doped Drain)構造を備えているが、高濃度ソース領域および高濃度ドレイン領域が走査線3aに自己整合的に形成されている構造を採用してもよい。また、ゲート絶縁層2は、熱酸化により形成されたシリコン酸化膜からなる構成であってもよい。また、ゲート絶縁層2は、熱酸化により形成されたシリコン酸化膜と、CVD法等により形成されたシリコン酸化膜やシリコン窒化膜との複層膜からなる構成であってもよい。
画素トランジスター30の上層側には、シリコン酸化膜やシリコン窒化膜等の透光性絶縁膜からなる層間絶縁膜71、72が形成されている。層間絶縁膜71の表面には金属膜、金属シリサイド膜、ドープトシリコン膜等からなるデータ線6aおよびドレイン電極6bが形成され、データ線6aは、層間絶縁膜71に形成されたコンタクトホール71aを介して高濃度ソース領域1dに電気的に接続し、ドレイン電極6bは、層間絶縁膜71に形成されたコンタクトホール71bを介して高濃度ドレイン領域1eに電気的に接続している。層間絶縁膜72の表面には画素電極9aが島状に形成されており、画素電極9aは、層間絶縁膜72に形成されたコンタクトホール72bを介してドレイン電極6bに電気的に接続されている。かかる電気的な接続を行なうにあたって、本形態では、コンタクトホール72bの内部は、プラグ8aと称せられる導電膜によって埋められ、画素電極9aは、プラグ8aを介してドレイン電極6bに電気的に接続されている。
画素電極9aの表面側には配向膜16が形成されている。ここで、層間絶縁膜72の表面とプラグ8aの表面は、連続した平坦面を形成しており、かかる平坦面上に画素電極9aが形成されている。
第2基板20では、基板本体20dにおいて第1基板10と対向する面全体にITO膜からなる共通電極21が形成され、共通電極21の表面側には配向膜26が形成されている。
このように構成した第1基板10と第2基板20は、画素電極9aと共通電極21とが対面するように対向配置され、かつ、これらの基板間には、シール材107により囲まれた空間内に電気光学物質としての液晶層50が封入されている。液晶層50は、画素電極9aからの電界が印加されていない状態で、第1基板10および第2基板20に形成された配向膜16、26により所定の配向状態をとる。液晶層50は、例えば一種または数種のネマティック液晶を混合したもの等からなる。配向膜16、26は、斜方蒸着法によるシリコン酸化膜等からなる。
本形態では、配向膜16を均一に形成するという観点から、隣接する画素電極9aの間が表面絶縁膜73で埋められている。このため、画素電極9aの表面と表面絶縁膜73の表面は、連続した平坦面を形成しており、かかる平坦面上に、第1誘電体層18および配向膜16が形成されている。
(保持容量60の構成)
かかる構成の液晶装置100において、図1に示す保持容量60を第1基板10に構成するにあたって、本形態では、第2誘電体層15の上層に、画素トランジスター30を構成する半導体膜1aと同層の第1保持容量電極1fが形成されている。本形態において、第1保持容量電極1fは、半導体膜1aの高濃度ドレイン領域1eからの延在部分である。
かかる構成の液晶装置100において、図1に示す保持容量60を第1基板10に構成するにあたって、本形態では、第2誘電体層15の上層に、画素トランジスター30を構成する半導体膜1aと同層の第1保持容量電極1fが形成されている。本形態において、第1保持容量電極1fは、半導体膜1aの高濃度ドレイン領域1eからの延在部分である。
かかる第1保持容量電極1fを利用して保持容量60を構成するにあたって、本形態では、まず、第1保持容量電極1fの上層に、第1誘電体層2aが形成され、かかる第1誘電体層2aの上層に第2保持容量電極3bが形成されている。第2保持容量電極3bは、第1誘電体層2aを介して第1保持容量電極1fの上面(第2基板20が位置する側の面)に対向し、第1保持容量61を構成している。本形態において、第1誘電体層2aは、ゲート絶縁層2と同層の絶縁膜であり、第2保持容量電極3bは、ゲート電極(走査線3a)と同層の導電膜である。
また、本形態の液晶装置100では、第1基板10の基板本体11の第1面11xには、金属膜、金属シリサイド膜、ドープトシリコン膜等からなる第3保持容量電極4aが形成されており、かかる第3保持容量電極4aの上層には、シリコン酸化膜やシリコン窒化膜からなる第2誘電体層15が形成されている。第3保持容量電極4aは、第2誘電体層15を介して第1保持容量電極1fの下面(第2基板20が位置する側とは反対側の面)に対向し、第2保持容量62を構成している。このため、第3保持容量電極4aは、第2保持容量電極3bと略重なるように形成されている。
ここで、第2誘電体層15は、第1基板10の基板本体11の第1面11x全体に形成されている。第3保持容量電極4aは、第1保持容量電極1fと重なるように形成され、半導体膜1aにおいて画素トランジスター30を構成する部分(低濃度ソース領域1b、高濃度ソース領域1d、低濃度ドレイン領域1c、および高濃度ドレイン領域1e)とは一切重なっていない。
このように構成した液晶装置100において、第2保持容量電極3bおよび第3保持容量電極4aのいずれにも、図1に示す容量線5を介して共通電位COMが印加される。このため、第1保持容量61と第2保持容量62とは、並列に電気的接続された状態にあり、保持容量60を構成している。かかる容量線5は、例えば、第2保持容量電極3bを走査線3aと並列して延在させることにより形成できる。また、容量線5は、第3保持容量電極4aを走査線3aと並列して延在させることによっても形成することができる。なお、第3保持容量電極4aを延在させて容量線5として利用する場合、容量線5と走査線3aが交差しても短絡するおそれがないので、容量線5をデータ線6aと並列して延在させることもできる。さらに、第2保持容量電極3bおよび第3保持容量電極4aの双方を走査線3aと並列して延在させることによって容量線5を形成することもできる。さらにまた、第2保持容量電極3bおよび第3保持容量電極4aのうちの一方の容量電極のみを容量線5として延在させる一方、他方の容量電極については画素毎に形成した場合、画素内で一方の容量電極と他方の容量電極とをコンタクトホールを介して電気的に接続した構造を採用してもよい。
(液晶装置100の第1基板10の製造方法)
以下、図4および図5を参照して、本発明の実施の形態1に係る液晶装置100の製造方法を説明しながら、液晶装置100の構成を詳述する。図4および図5は、本発明を適用した液晶装置100の製造方法において、第1基板10を製造する方法を示す工程断面図である。
以下、図4および図5を参照して、本発明の実施の形態1に係る液晶装置100の製造方法を説明しながら、液晶装置100の構成を詳述する。図4および図5は、本発明を適用した液晶装置100の製造方法において、第1基板10を製造する方法を示す工程断面図である。
本形態の液晶装置100の第1基板10を製造するには、まず、図4(a)に示すように、基板本体11の第1面11xの全面に、スパッタ法やCVD法等により、金属膜、金属シリサイド膜、ドープトシリコン膜等からなる導電膜を形成した後、フォトリソグラフィ技術を用いて導電膜をパターニングし、第3保持容量電極4aを形成する。
次に、図4(b)に示すように、基板本体11の第1面11xの全面において、第3保持容量電極4aの上層側にシリコン酸化膜あるいはシリコン窒化膜からなる第2誘電体層15を形成する。
次に、図4(c)に示すように、基板本体11の第1面11xの全面において、第2誘電体層15の表面にポリシリコン膜1を形成する。より具体的には、CVD法により、アモルファスのシリコン膜を形成した後、温度が600℃を超える窒素雰囲気でのアニールや、レーザアニールによって、アモルファスシリコンを加熱し、ポリシリコン膜とする。
次に、図4(d)に示すように、フォトリソグラフィ技術を用いてポリシリコン膜1をパターニングし、半導体膜1aおよび第1保持容量電極1fを同時形成する。その結果、第1保持容量電極1f、第2誘電体層15、および第3保持容量電極4aによって第2保持容量62が形成される。
次に、図4(e)に示すように、基板本体11の第1面11xの全面において、半導体膜1aおよび第1保持容量電極1fの上層側に、CVD法によってシリコン酸化膜あるいはシリコン窒化膜からなるゲート絶縁層2を形成する。その結果、第1保持容量電極1fの表面側には第1誘電体層2aが同時形成される。なお、半導体膜1aおよび第1保持容量電極1fに対する熱酸化によって、シリコン酸化膜からなるゲート絶縁層2および第1誘電体層2aを形成してもよい。また、半導体膜1aおよび第1保持容量電極1fに対する熱酸化によってシリコン酸化膜を形成した後、CVD法によってシリコン酸化膜あるいはシリコン窒化膜を形成して、ゲート絶縁層2および第1誘電体層2aを形成してもよい。
次に、半導体膜1aおよび第1保持容量電極1fのうち、第1保持容量電極1fにN型の不純物を導入して第1保持容量電極1fを導電化する。
次に、図5(a)に示すように、基板本体11の第1面11xの全面において、ゲート絶縁層2および第1誘電体層2aの上層側に、スパッタ法やCVD法等により、金属膜、金属シリサイド膜、ドープトシリコン膜等からなる導電膜を形成した後、フォトリソグラフィ技術を用いて導電膜をパターニングし、走査線3aおよび第2保持容量電極3bを同時形成する。その結果、第1保持容量電極1f、第1誘電体層2aおよび第2保持容量電極3bによって第1保持容量61が形成され、かかる第1保持容量61および第2保持容量62によって保持容量60が形成される。
次に、図5(b)に示すように、ゲート電極(走査線3a)をマスクにして半導体膜1aに低濃度N型の不純物を導入して、低濃度ソース領域1bおよび低濃度ドレイン領域1cを形成する工程と、ゲート電極(走査線3a)を広めに覆うマスクを形成した状態で半導体膜1aに高濃度N型の不純物を導入して、高濃度ソース領域1dおよび高濃度ドレイン領域1eを形成する工程と、を行なう。その際、半導体膜1aにおいてゲート電極(走査線3a)と重なる部分にチャネル領域1gが形成される。
次に、図5(c)に示すように、基板本体11の第1面11xの全面において、走査線3aおよび第1誘電体層2aの上層側に、CVD法等により、シリコン酸化膜からなる層間絶縁膜71を形成した後、フォトリソグラフィ技術を用いて、層間絶縁膜71に対してコンタクトホール71a、71bを形成する。なお、コンタクトホール71a、71bを形成する前に、CMP法(化学機械研磨法)等により、層間絶縁膜71の表面を研磨することが好ましい。
次に、図5(d)に示すように、基板本体11の第1面11xの全面において、層間絶縁膜71の上層側に、スパッタ法やCVD法等により、金属膜、金属シリサイド膜、ドープトシリコン膜等からなる導電膜を形成した後、フォトリソグラフィ技術を用いて導電膜をパターニングし、データ線6aおよびドレイン電極6bを同時形成する。
以降の工程の図示は省略するが、図3(b)に示すように、データ線6aおよびドレイン電極6bの上層側に層間絶縁膜72を形成した後、層間絶縁膜72にコンタクトホール72bを形成する。次に、層間絶縁膜72の上層側にタングステン等の導電膜を厚く形成した後、導電膜を表面から研磨する。その結果、層間絶縁膜72の表面に形成されていた導電膜が除去され、コンタクトホール72b内のみに導電膜がプラグ8aとして残る。かかる研磨には化学機械研磨法を利用する。次に、層間絶縁膜72の表面とプラグ8aとが構成する平坦面の上に、アルミニウム材料からなる反射性導電膜を形成した後、フォトリソグラフィ技術およびエッチング技術を用いて、反射性導電膜をパターニングし、画素電極9aを島状に形成する。その後、シリコン酸化膜等の絶縁膜を形成し、化学機械研磨法やエッチバック法によって、隣接する画素電極9aの間を表面絶縁膜73で埋める。しかる後に、画素電極9aの表面にシリコン酸化膜等から成る無機配向膜16を斜方蒸着法によって形成する。なお、画素電極9aの表面にシリコン酸化膜やシリコン窒化膜等の保護膜を形成した後、かかる保護膜の上層側に配向膜16を形成してもよい。
(本形態の主な効果)
以上説明したように、本形態の液晶装置100では、画素トランジスター30を構成する半導体膜1aと同層の第1保持容量電極1f、ゲート絶縁層2と同層の第1誘電体層2a、および画素トランジスター30のゲート電極(走査線3a)と同層の第2保持容量電極3bとによって第1保持容量61を形成する。また、第1保持容量電極1fの下面に第2誘電体層15を介して対向する第3保持容量電極4aを設けて、第2保持容量62を形成する。このため、画素トランジスター30のゲート耐電圧等の制約からゲート絶縁層2および第1誘電体層2aの膜厚を厚くしたために第1保持容量電極1fと第2保持容量電極3bとの間の容量値だけでは保持容量60の容量値が不足する場合でも、かかる不足を第1保持容量電極1fと第3保持容量電極4aとの間の第2保持容量62で補うことができる。ここで、第3保持容量電極4aは、画素トランジスター30のチャネル領域1gと平面的に重ならない領域に形成されている。このため、第2誘電体層15の膜厚を薄くして第1保持容量電極1fと第3保持容量電極4aとの間の容量値を大きくした場合でも、第3保持容量電極4aの電位がチャネル領域に影響を及ぼさない。それ故、画素トランジスター30の動作特性を低下させることなく、十分な容量値をもった保持容量60を形成することができる。
以上説明したように、本形態の液晶装置100では、画素トランジスター30を構成する半導体膜1aと同層の第1保持容量電極1f、ゲート絶縁層2と同層の第1誘電体層2a、および画素トランジスター30のゲート電極(走査線3a)と同層の第2保持容量電極3bとによって第1保持容量61を形成する。また、第1保持容量電極1fの下面に第2誘電体層15を介して対向する第3保持容量電極4aを設けて、第2保持容量62を形成する。このため、画素トランジスター30のゲート耐電圧等の制約からゲート絶縁層2および第1誘電体層2aの膜厚を厚くしたために第1保持容量電極1fと第2保持容量電極3bとの間の容量値だけでは保持容量60の容量値が不足する場合でも、かかる不足を第1保持容量電極1fと第3保持容量電極4aとの間の第2保持容量62で補うことができる。ここで、第3保持容量電極4aは、画素トランジスター30のチャネル領域1gと平面的に重ならない領域に形成されている。このため、第2誘電体層15の膜厚を薄くして第1保持容量電極1fと第3保持容量電極4aとの間の容量値を大きくした場合でも、第3保持容量電極4aの電位がチャネル領域に影響を及ぼさない。それ故、画素トランジスター30の動作特性を低下させることなく、十分な容量値をもった保持容量60を形成することができる。
また、第2誘電体層15の膜厚を薄くできる分、基板本体11上での第3保持容量電極4aの形成面積が小さくても良い。このため、基板本体11に反り等の不具合が発生し難い。すなわち、基板本体11に、広い面積をもったパターンを形成すると、膜の応力によって基板に反りが発生するという問題があるが、本形態によれば、第3保持容量電極4aの形成面積を小さくすることができるので、かかる反りの発生を防止することができる。
[実施の形態2]
(第1基板10の構成)
図6(a)、(b)は各々、本発明の実施の形態2に係る反射型の液晶装置100に用いた第1基板10において相隣接する画素の平面図、およびそのA2−A2′線に相当する位置で液晶装置100を切断したときの断面図である。なお、図6(a)において、データ線6aは一点鎖線で示し、走査線3aおよびそれと同時形成された導電膜は実線で示し、半導体膜1aは細い点線で示し、画素電極9aについては二点鎖線で示してある。また、図6(a)において、第3保持容量電極12aは、長い破線で示してある。本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
(第1基板10の構成)
図6(a)、(b)は各々、本発明の実施の形態2に係る反射型の液晶装置100に用いた第1基板10において相隣接する画素の平面図、およびそのA2−A2′線に相当する位置で液晶装置100を切断したときの断面図である。なお、図6(a)において、データ線6aは一点鎖線で示し、走査線3aおよびそれと同時形成された導電膜は実線で示し、半導体膜1aは細い点線で示し、画素電極9aについては二点鎖線で示してある。また、図6(a)において、第3保持容量電極12aは、長い破線で示してある。本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図6(a)、(b)に示す液晶装置100において、第1基板10では、実施の形態1と違って、基板本体12として単結晶シリコン基板が用いられている。基板本体12の第1面12xおよび第2面12yのうち、第2基板20側に位置する第1面12xには、素子分離用の局所酸化膜13が形成されている。基板本体12の第1面12xには、局所酸化膜13の側方に第3保持容量電極12aが形成されているとともに、局所酸化膜13および第3保持容量電極12aの上層側にシリコン酸化膜やシリコン窒化膜からなる第2誘電体層15が形成されている。
局所酸化膜13の上層側には、反射性の画素電極9aと重なる位置にNチャネル型の画素トランジスター30が形成され、画素トランジスター30を構成する半導体膜1aは、島状のポリシリコン膜からなる。
半導体膜1aの表面側には、シリコン酸化膜やシリコン窒化膜からなる透光性のゲート絶縁層2が形成されており、ゲート絶縁層2の表面には、金属膜、金属シリサイド膜、ドープトシリコン膜等からなるゲート電極(走査線3a)が形成されている。本形態において、ゲート絶縁層2は、CVD法等により形成されたシリコン酸化膜やシリコン窒化膜からなる。また、ゲート絶縁層2は、熱酸化により形成されたシリコン酸化膜からなる構成であってもよい。さらに、ゲート絶縁層2は、熱酸化により形成されたシリコン酸化膜と、CVD法等により形成されたシリコン酸化膜やシリコン窒化膜との複層膜からなる構成であってもよい。
実施の形態1と同様、画素トランジスター30の上層側には、シリコン酸化膜やシリコン窒化膜等の透光性絶縁膜からなる層間絶縁膜71、72が形成されている。層間絶縁膜71と層間絶縁膜72の層間には金属膜、金属シリサイド膜、ドープトシリコン膜等からなるデータ線6aおよびドレイン電極6bが形成され、層間絶縁膜72の上層には画素電極9aが島状に形成されている。
かかる構成の液晶装置100において、図1に示す保持容量60を第1基板10に構成するにあたって、本形態では、第2誘電体層15の上層に、画素トランジスター30を構成する半導体膜1aと同層の第1保持容量電極1fが形成されている。本形態において、第1保持容量電極1fは、半導体膜1aの高濃度ドレイン領域1eからの延在部分である。
かかる第1保持容量電極1fを利用して保持容量60を構成するにあたって、本形態では、まず、第1保持容量電極1fの上層に第1誘電体層2aが形成され、かかる第1誘電体層2aの上層に第2保持容量電極3bが形成されている。第2保持容量電極3bは、第1誘電体層2aを介して第1保持容量電極1fの上面に対向し、第1保持容量61を構成している。本形態において、第1誘電体層2aは、ゲート絶縁層2と同層の絶縁膜であり、第2保持容量電極3bは、ゲート電極(走査線3a)と同層の導電膜である。
また、本形態の液晶装置100では、第1基板10の基板本体12の第1面12xには、第3保持容量電極12aが形成されており、かかる第3保持容量電極12aは、基板本体12の第1面12xにN型不純物が導入された領域(不純物導入領域)からなる。
かかる第3保持容量電極12aの上層には、シリコン酸化膜やシリコン窒化膜からなる第2誘電体層15が形成されている。第3保持容量電極12aは、第2誘電体層15を介して第1保持容量電極1fの下面に対向し、第2保持容量62を構成している。このため、第3保持容量電極12aは、第2保持容量電極3bと略重なるように形成されている。
ここで、第2誘電体層15は、第1基板10の基板本体12の第1面12x全体に形成されている。第3保持容量電極12aは、第1保持容量電極1fと重なるように形成され、半導体膜1aにおいて画素トランジスター30を構成する部分(低濃度ソース領域1b、高濃度ソース領域1d、低濃度ドレイン領域1c、および高濃度ドレイン領域1e)とは一切重なっていない。
このように構成した液晶装置100において、第2保持容量電極3bおよび第3保持容量電極12aのいずれにも、図1に示す容量線5を介して共通電位COMが印加される。このため、第1保持容量61と第2保持容量62とは、並列に電気的接続された状態にあり、保持容量60を構成している。かかる容量線5は、例えば、第2保持容量電極3bを走査線3aと並列して延在させることにより形成できる。また、容量線5は、第3保持容量電極12aを走査線3aと並列して延在させることによっても形成することができる。なお、第3保持容量電極12aを延在させて容量線5として利用する場合、容量線5と走査線3aが交差しても短絡するおそれがないので、容量線5をデータ線6aと並列して延在させることもできる。さらに、第2保持容量電極3bおよび第3保持容量電極12aの双方を走査線3aと並列して延在させることによって容量線5を形成することもできる。さらにまた、第2保持容量電極3bおよび第3保持容量電極12aのうちの一方の容量電極のみを容量線5として延在させる一方、他方の容量電極については画素毎に形成した場合、画素内で一方の容量電極と他方の容量電極とをコンタクトホールを介して電気的に接続した構造を採用してもよい。
(液晶装置100の第1基板10の製造方法)
以下、図7および図8を参照して、本発明の実施の形態1に係る液晶装置100の製造方法を説明しながら、液晶装置100の構成を詳述する。図7および図8は、本発明を適用した液晶装置100の製造方法において、第1基板10を製造する方法を示す工程断面図である。
以下、図7および図8を参照して、本発明の実施の形態1に係る液晶装置100の製造方法を説明しながら、液晶装置100の構成を詳述する。図7および図8は、本発明を適用した液晶装置100の製造方法において、第1基板10を製造する方法を示す工程断面図である。
本形態の液晶装置100の第1基板10を製造するには、まず、図7(a)に示すように、単結晶シリコン基板からなる基板本体12を準備した後、基板本体12の第1面12xに、熱酸化法やCVD法等により、シリコン酸化膜16を形成する。
次に、CVD法等により、シリコン酸化膜16の上層にシリコン窒化膜を形成した後、フォトリソグラフィ技術を用いて、シリコン窒化膜をパターニングし、図6(b)に示す局所酸化膜13を形成すべき領域に開口部17aを備えたシリコン窒化膜17を形成する。
次に、図7(b)に示すように、水蒸気等を含む雰囲気中で基板本体12を加熱し、シリコン窒化膜17の開口部17aと重なる領域の基板本体12を酸化させて局所酸化膜13を形成する。
次に、図7(c)に示すように、シリコン酸化膜16およびシリコン窒化膜17をエッチングにより除去する。
次に、図7(d)に示すように、CVD法等により、基板本体12第1面12xの全面にシリコン酸化膜あるいはシリコン窒化膜からなる第2誘電体層15を形成する。ここで、第2誘電体層15としてシリコン酸化膜を形成した場合、第2誘電体層15において局所酸化膜13と重なる部分は、局所酸化膜13と一体のシリコン酸化膜となる。また、第2誘電体層15を形成するにあたっては、熱酸化法を採用してもよく、この場合、局所酸化膜13が形成されていない領域に熱酸化膜からなる第2誘電体層15が形成され、局所酸化膜13が形成されている領域では、熱酸化膜が形成されないか、わかずかに生成されるだけである。また、図7(a)、(b)に示すシリコン酸化膜16を第2誘電体層15として利用してもよく、この場合、図7(c)に示すエッチング工程では、シリコン窒化膜のみを除去し、シリコン酸化膜16を残せばよい。さらに、図7(a)、(b)に示すシリコン酸化膜16およびシリコン窒化膜17を第2誘電体層15として利用してもよく、この場合、図7(c)に示すエッチング工程を行わない。
次に、図7(e)に示すように、基板本体12の第1面12xの表面にマスク(図示せず)を形成した状態で、基板本体12の第1面12xの表面に対してN型不純物を導入して第3保持容量電極12aを形成する。
次に、図8(a)に示すように、局所酸化膜13の上層側に島状のポリシリコン膜からなる半導体膜1aおよび第1保持容量電極1fを同時形成する。その結果、第1保持容量電極1f、第2誘電体層15、および第3保持容量電極12aによって第2保持容量62が形成される。かかる工程では、実施の形態1と同様、基板本体12の第1面12xの全面にアモルファスのシリコン膜を形成した後、温度が600℃を超える窒素雰囲気でのアニールや、レーザアニールによって、アモルファスシリコンを加熱し、ポリシリコン膜とした後、フォトリソグラフィ技術を用いてポリシリコン膜をパターニングする。
次に、図8(b)に示すように、基板本体12の第1面12xの全面において、半導体膜1aおよび第1保持容量電極1fの上層側に、CVD法によってシリコン酸化膜あるいはシリコン窒化膜からなるゲート絶縁層2を形成する。その結果、第1保持容量電極1fの表面側には第1誘電体層2aが同時形成される。なお、半導体膜1aおよび第1保持容量電極1fに対する熱酸化によって、シリコン酸化膜からなるゲート絶縁層2および第1誘電体層2aを形成してもよい。また、半導体膜1aおよび第1保持容量電極1fに対する熱酸化によってシリコン酸化膜を形成した後、CVD法によってシリコン酸化膜あるいはシリコン窒化膜を形成して、ゲート絶縁層2および第1誘電体層2aを形成してもよい。
次に、半導体膜1aおよび第1保持容量電極1fのうち、第1保持容量電極1fにN型の不純物を導入して第1保持容量電極1fを導電化した後、図8(c)に示すように、ゲート絶縁層2および第1誘電体層2aの上層側に走査線3aおよび第2保持容量電極3bを同時形成する。その結果、第1保持容量電極1f、第1誘電体層2aおよび第2保持容量電極3bによって第1保持容量61が形成され、かかる第1保持容量61および第2保持容量62によって保持容量60が形成される。
次に、図8(d)に示すように、半導体膜1aに高濃度N型の不純物および低濃度N型の不純物を順次導入して、高濃度ソース領域1d、低濃度ソース領域1b、チャネル領域1g、低濃度ドレイン領域1c、および高濃度ドレイン領域1eを形成する。それ以降の工程は、実施の形態1と同様であるため、説明を省略する。
(本形態の主な効果)
以上説明したように、本形態の液晶装置100では、画素トランジスター30を構成する半導体膜1aと同層の第1保持容量電極1f、ゲート絶縁層2と同層の第1誘電体層2a、および画素トランジスター30のゲート電極(走査線3a)と同層の第2保持容量電極3bとによって第1保持容量61を形成する。また、第1保持容量電極1fの下面に第2誘電体層15を介して対向する第3保持容量電極12aを設けて、第2保持容量62を形成する。このため、画素トランジスター30のゲート耐電圧等の制約からゲート絶縁層2および第1誘電体層2aの膜厚を厚くしたために第1保持容量電極1fと第2保持容量電極3bとの間の容量値だけでは、保持容量60の容量値が不足する場合でも、かかる不足を第1保持容量電極1fと第3保持容量電極12aとの間の第2保持容量62で補うことができる。ここで、第3保持容量電極12aは、画素トランジスター30のチャネル領域1gと平面的に重ならない領域に形成されているため、第2誘電体層15の膜厚を薄くして、第1保持容量電極1fと第3保持容量電極12aとの間の容量値を大きくした場合でも、第3保持容量電極12aの電位がチャネル領域に影響を及ぼさない。それ故、画素トランジスター30の動作特性を低下させることなく、十分な容量値をもった保持容量60を形成することができる。
以上説明したように、本形態の液晶装置100では、画素トランジスター30を構成する半導体膜1aと同層の第1保持容量電極1f、ゲート絶縁層2と同層の第1誘電体層2a、および画素トランジスター30のゲート電極(走査線3a)と同層の第2保持容量電極3bとによって第1保持容量61を形成する。また、第1保持容量電極1fの下面に第2誘電体層15を介して対向する第3保持容量電極12aを設けて、第2保持容量62を形成する。このため、画素トランジスター30のゲート耐電圧等の制約からゲート絶縁層2および第1誘電体層2aの膜厚を厚くしたために第1保持容量電極1fと第2保持容量電極3bとの間の容量値だけでは、保持容量60の容量値が不足する場合でも、かかる不足を第1保持容量電極1fと第3保持容量電極12aとの間の第2保持容量62で補うことができる。ここで、第3保持容量電極12aは、画素トランジスター30のチャネル領域1gと平面的に重ならない領域に形成されているため、第2誘電体層15の膜厚を薄くして、第1保持容量電極1fと第3保持容量電極12aとの間の容量値を大きくした場合でも、第3保持容量電極12aの電位がチャネル領域に影響を及ぼさない。それ故、画素トランジスター30の動作特性を低下させることなく、十分な容量値をもった保持容量60を形成することができる。
また、本形態では、基板本体12として単結晶シリコン基板を用い、かかる単結晶シリコン基板に不純物を導入して第3保持容量電極12aを形成する。基板に広い面積をもった薄膜を形成すると、膜の応力によって基板に反りが発生するという問題があるが、本形態によれば、成膜工程およびパターニング工程によって第3保持容量電極12aとしての薄膜を形成する必要がないので、かかる反りの発生を防止することができる。
[他の実施の形態]
上記実施の形態1、2のいずれにおいても、画素電極9aが反射性電極であり、共通電極21が透光性電極である構成であったが、実施の形態1に係る液晶装置100において、基板本体11として透光性基板を用いた場合には、画素電極9aを透光性電極とし、共通電極21を反射性電極としてもよい。また、上記実施の形態1、2のいずれにおいても、液晶装置100が反射型液晶装置であったが、実施の形態1に係る構成は、透過型液晶装置に適用してもよい。
上記実施の形態1、2のいずれにおいても、画素電極9aが反射性電極であり、共通電極21が透光性電極である構成であったが、実施の形態1に係る液晶装置100において、基板本体11として透光性基板を用いた場合には、画素電極9aを透光性電極とし、共通電極21を反射性電極としてもよい。また、上記実施の形態1、2のいずれにおいても、液晶装置100が反射型液晶装置であったが、実施の形態1に係る構成は、透過型液晶装置に適用してもよい。
[電子機器への搭載例]
本発明に係る反射型の液晶装置100は、図9(a)に示す投射型表示装置(液晶プロジェクター/電子機器)や、図9(b)、(c)に示す携帯用電子機器に用いることができる。
本発明に係る反射型の液晶装置100は、図9(a)に示す投射型表示装置(液晶プロジェクター/電子機器)や、図9(b)、(c)に示す携帯用電子機器に用いることができる。
図9(a)に示す投射型表示装置1000は、システム光軸Lに沿って光源部810、インテグレーターレンズ820および偏光変換素子830が配置された偏光照明装置800を有している。また、投射型表示装置1000は、システム光軸Lに沿って、偏光照明装置800から出射されたS偏光光束をS偏光光束反射面841により反射させる偏光ビームスプリッター840と、偏光ビームスプリッター840のS偏光光束反射面841から反射された光のうち、青色光(B)の成分を分離するダイクロイックミラー842と、青色光が分離された後の光束のうち、赤色光(R)の成分を反射させて分離するダイクロイックミラー843とを有している。また、投射型表示装置1000は、赤色光(R)、緑色光(G)および青色光(B)が各々、入射する3枚の液晶装置100(液晶装置100R、100G、100B)を備えている。かかる投射型表示装置1000は、3つの液晶装置100R、100G、100Bにて変調された光をダイクロイックミラー842、843、および偏光ビームスプリッター840にて合成した後、この合成光を投射光学系850によってスクリーン860に投射する。
次に、図9(b)に示す携帯電話機3000は、複数の操作ボタン3001、スクロールボタン3002、並びに表示ユニットとしての液晶装置100を備える。スクロールボタン3002を操作することによって、液晶装置100に表示される画面がスクロールされる。図9(c)に示す情報携帯端末(PDA:Personal Digital Assistants)は、複数の操作ボタン4001、電源スイッチ4002、並びに表示ユニットとしての液晶装置100を備えており、電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置100に表示される。
さらに、第2基板20等にカラーフィルターを形成すれば、カラー表示可能な液晶装置100を形成することができる。また、カラーフィルターを形成した液晶装置100を用いれば、単板式の投射型表示装置を構成することもできる。
また、本発明を適用した液晶装置100が搭載される電子機器としては、図9(a)、(b)、(c)に示すものの他、パーソナルコンピューター、ヘッドマウンティトディスプレイ、デジタルスチールカメラ、液晶テレビ、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、銀行端末等の電子機器等が挙げられる。
1a・・半導体膜、1f・・第1保持容量電極、2・・ゲート絶縁層、2a・・第1誘電体層、3a・・走査線、3b・・第2保持容量電極、4a、12a・・第3保持容量電極、5・・容量線、6a・・データ線、9a・・画素電極、10・・第1基板、11、12・・第1基板の基板本体、15・・第2誘電体層、20・・第2基板、21・・共通電極、30・・画素トランジスター、50・・液晶層、60・・保持容量、61・・第1保持容量、62・・第2保持容量、100・・液晶装置、100a・・画素
Claims (5)
- 第1基板と、
該第1基板に対向する第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
前記第1基板の前記第2基板と対向する面に設けられた画素トランジスターと、
前記画素トランジスターに電気的に接続する画素電極と、
前記画素トランジスターを構成する半導体膜と同層の第1保持容量電極と、
前記画素トランジスターのゲート電極と同層の導電膜からなるとともに、前記画素トランジスターのゲート絶縁層と同層の第1誘電体層を介して、前記第1保持容量電極の前記第2基板側の面に対向する第2保持容量電極と、
前記画素トランジスターのチャネル領域と平面的に重ならない領域において、第2誘電体層を介して、前記第1保持容量電極の前記第2基板側とは反対側の面に対向する第3保持容量電極と、
を有することを特徴とする液晶装置。 - 前記第3保持容量電極は、前記第1基板上に形成された導電膜からなることを特徴とする請求項1に記載の液晶装置。
- 前記第1基板は、シリコン基板であることを特徴とする請求項2に記載の液晶装置。
- 前記第1基板は、シリコン基板であり、
前記第3保持容量電極は、前記シリコン基板表面に対する不純物導入領域からなることを特徴とする請求項1に記載の液晶装置。 - 請求項1乃至4の何れか一項に記載の液晶装置を備えていることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047659A JP2010204239A (ja) | 2009-03-02 | 2009-03-02 | 液晶装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047659A JP2010204239A (ja) | 2009-03-02 | 2009-03-02 | 液晶装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010204239A true JP2010204239A (ja) | 2010-09-16 |
Family
ID=42965811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009047659A Withdrawn JP2010204239A (ja) | 2009-03-02 | 2009-03-02 | 液晶装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010204239A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012212077A (ja) * | 2011-03-31 | 2012-11-01 | Sony Corp | 表示装置および電子機器 |
JP2012242834A (ja) * | 2011-05-20 | 2012-12-10 | Samsung Mobile Display Co Ltd | 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法 |
-
2009
- 2009-03-02 JP JP2009047659A patent/JP2010204239A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012212077A (ja) * | 2011-03-31 | 2012-11-01 | Sony Corp | 表示装置および電子機器 |
JP2012242834A (ja) * | 2011-05-20 | 2012-12-10 | Samsung Mobile Display Co Ltd | 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5079462B2 (ja) | 液晶装置および電子機器 | |
JP5176843B2 (ja) | 電気光学装置、電子機器および投射型表示装置 | |
JP2011186293A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JP2012098577A (ja) | 液晶装置および投射型表示装置 | |
JP2000066241A (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
JP5262973B2 (ja) | 電気光学装置及び電子機器 | |
JP2011133603A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
JP4905136B2 (ja) | 液晶装置 | |
JP2009181094A (ja) | 電気光学装置用基板、電気光学装置および電子機器 | |
JP5125140B2 (ja) | 反射型液晶装置および電子機器 | |
JP2010204239A (ja) | 液晶装置および電子機器 | |
JP2009276588A (ja) | 電気光学装置および投射型表示装置 | |
JP2010204338A (ja) | 電気光学装置および電子機器 | |
JP6252090B2 (ja) | 電気光学装置および電子機器 | |
JP2013235127A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2011123151A (ja) | 液晶装置および電子機器 | |
JP4967807B2 (ja) | 反射型電気光学装置および投射型表示装置 | |
JP2008292538A (ja) | 反射型電気光学装置および投射型表示装置 | |
JP2021119371A (ja) | 電気光学装置、および電子機器 | |
JP2011216759A (ja) | 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置 | |
JP2011221119A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JP2009069727A (ja) | 液晶装置、電子機器、および投射型表示装置 | |
JP7447724B2 (ja) | 電気光学装置、および電子機器 | |
JP2010243753A (ja) | 液晶装置および電子機器 | |
JP2009156896A (ja) | 反射型液晶装置、投射型表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |