JP2000066241A - 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 - Google Patents
液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法Info
- Publication number
- JP2000066241A JP2000066241A JP7789999A JP7789999A JP2000066241A JP 2000066241 A JP2000066241 A JP 2000066241A JP 7789999 A JP7789999 A JP 7789999A JP 7789999 A JP7789999 A JP 7789999A JP 2000066241 A JP2000066241 A JP 2000066241A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- crystal panel
- conductive layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】
【課題】 従来の半導体を基板とした反射型液晶パネル
（液晶パネル）においては、反射電極上のパシベーショ
ン膜には、膜厚のばらつきによって可視光領域の反射率
が大きく変化したりする窒化シリコンを使用することが
できない。そのため、反射型液晶パネルの耐湿性に問題
があるという不具合がある。 【解決手段】 反射型液晶パネルの反射電極より下方に
ある導電層をすべて用いてガードリングを構成し、前記
ガードリングを耐湿性絶縁膜によって直接覆うようにし
た。
（液晶パネル）においては、反射電極上のパシベーショ
ン膜には、膜厚のばらつきによって可視光領域の反射率
が大きく変化したりする窒化シリコンを使用することが
できない。そのため、反射型液晶パネルの耐湿性に問題
があるという不具合がある。 【解決手段】 反射型液晶パネルの反射電極より下方に
ある導電層をすべて用いてガードリングを構成し、前記
ガードリングを耐湿性絶縁膜によって直接覆うようにし
た。
Description
【０００１】
【発明の属する技術分野】本発明は、反射型液晶パネル
を構成する反射電極側基板の構造、及びその基板を用い
て構成される液晶パネルに関し、さらにはその液晶パネ
ルを用いた電子機器に関する。
を構成する反射電極側基板の構造、及びその基板を用い
て構成される液晶パネルに関し、さらにはその液晶パネ
ルを用いた電子機器に関する。
【０００２】
【従来の技術】従来、プロジェクタ用ライトバルブ等の
用途に適した超小型高精細アクティブマトリックス液晶
パネルとして、石英基板上にポリシリコンを用いた薄膜
トランジスタ（ＴＦＴ）を形成し、さらにその上方に画
素電極となる透明電極を形成して構成される透過型液晶
パネルが実用化されている。上記ＴＦＴを用いた透過型
液晶パネルでは、各画素に設けられたＴＦＴの領域およ
び前記ＴＦＴを駆動するためのゲート電極，ソース・ド
レイン電極を構成する配線領域は、光を透過させる透過
領域とはならないので、パネルの解像度がＸＧＡ，ＳＸ
ＧＡと上がるにつれ、開口率が小さくなるという致命的
な欠陥を有している。
用途に適した超小型高精細アクティブマトリックス液晶
パネルとして、石英基板上にポリシリコンを用いた薄膜
トランジスタ（ＴＦＴ）を形成し、さらにその上方に画
素電極となる透明電極を形成して構成される透過型液晶
パネルが実用化されている。上記ＴＦＴを用いた透過型
液晶パネルでは、各画素に設けられたＴＦＴの領域およ
び前記ＴＦＴを駆動するためのゲート電極，ソース・ド
レイン電極を構成する配線領域は、光を透過させる透過
領域とはならないので、パネルの解像度がＸＧＡ，ＳＸ
ＧＡと上がるにつれ、開口率が小さくなるという致命的
な欠陥を有している。
【０００３】そこで、透過型アクティブマトリックス液
晶パネルに比べて高開口率化が容易なアクティブマトリ
ックス液晶パネルとして、画素電極を反射電極とし、そ
の下方にトランジスタを構成するようにした反射型アク
ティブマトリックス液晶パネルが提案されている。図９
に、従来の反射型アクティブマトリックス液晶パネルの
画素領域及び周辺回路領域の外側を囲むスクライブ線周
辺の断面図が示されている。図９において、１０１は単
結晶シリコンのようなＰ型半導体基板、１０２は半導体
基板１０１の表面に形成され、基板より不純物濃度の高
いＰ型ウェル領域である。１０３は半導体基板１０１の
表面に形成された素子分離用のフィールド酸化膜であ
り、１１４はシリコン基板表面の熱酸化により形成され
るゲート酸化膜である。フィールド酸化膜１０３及びゲ
ート絶縁膜１１４の上には第１層間絶縁膜１０４が形成
されている。第１層間絶縁膜１０４の上にはソース電極
と同時に形成された第１の導電層１０７ａが形成されて
いる。また、第１の導電層１０７ａの上には、第２層間
絶縁膜１０８が形成され、第２層間絶縁膜１０８の上に
は、第２の導電層１２０がガードリングとして形成さ
れ、ガードリング１２０は第２層間絶縁膜１０８に形成
されたビアホールを介して第１の導電層１０７ａに接続
されている。さらに、第２の導電層１２０上には、第３
層間絶縁膜１１１が形成され、第３層間絶縁膜１１１上
に形成された第３の導電層１１３は、第３層間絶縁膜１
１１に形成されたビアホールを介して第２の導電層１２
０に接続されている。さらに、第２の導電層１２０の上
には、酸化膜１１１及び窒化シリコン膜１２１が形成さ
れている。
晶パネルに比べて高開口率化が容易なアクティブマトリ
ックス液晶パネルとして、画素電極を反射電極とし、そ
の下方にトランジスタを構成するようにした反射型アク
ティブマトリックス液晶パネルが提案されている。図９
に、従来の反射型アクティブマトリックス液晶パネルの
画素領域及び周辺回路領域の外側を囲むスクライブ線周
辺の断面図が示されている。図９において、１０１は単
結晶シリコンのようなＰ型半導体基板、１０２は半導体
基板１０１の表面に形成され、基板より不純物濃度の高
いＰ型ウェル領域である。１０３は半導体基板１０１の
表面に形成された素子分離用のフィールド酸化膜であ
り、１１４はシリコン基板表面の熱酸化により形成され
るゲート酸化膜である。フィールド酸化膜１０３及びゲ
ート絶縁膜１１４の上には第１層間絶縁膜１０４が形成
されている。第１層間絶縁膜１０４の上にはソース電極
と同時に形成された第１の導電層１０７ａが形成されて
いる。また、第１の導電層１０７ａの上には、第２層間
絶縁膜１０８が形成され、第２層間絶縁膜１０８の上に
は、第２の導電層１２０がガードリングとして形成さ
れ、ガードリング１２０は第２層間絶縁膜１０８に形成
されたビアホールを介して第１の導電層１０７ａに接続
されている。さらに、第２の導電層１２０上には、第３
層間絶縁膜１１１が形成され、第３層間絶縁膜１１１上
に形成された第３の導電層１１３は、第３層間絶縁膜１
１１に形成されたビアホールを介して第２の導電層１２
０に接続されている。さらに、第２の導電層１２０の上
には、酸化膜１１１及び窒化シリコン膜１２１が形成さ
れている。
【０００４】
【発明が解決しようとする課題】上記した従来の反射型
アクティブマトリックス液晶パネルでは、反射電極の形
成される素子基板には、素子基板上のトランジスタや配
線金属の信頼性を確保するためには保護膜として耐湿性
のあるパシベーション膜が必要となる。
アクティブマトリックス液晶パネルでは、反射電極の形
成される素子基板には、素子基板上のトランジスタや配
線金属の信頼性を確保するためには保護膜として耐湿性
のあるパシベーション膜が必要となる。
【０００５】そのため、半導体装置では図９に示すよう
に、素子基板のパシベーション膜として、減圧ＣＶＤ法
等により形成される窒化シリコン膜１２１を使用するこ
とが多い。また、図９のように、素子基板をダイシング
した際に側面が露出するため、素子の周辺部に、すべて
の金属配線層を接続したガードリング１２０を設けるこ
とが多い。前述のパシベーション膜によって素子基板の
表面からの水分の侵入を妨げ、ガードリングによってダ
イシング側面からの水分の侵入を妨げることができる。
に、素子基板のパシベーション膜として、減圧ＣＶＤ法
等により形成される窒化シリコン膜１２１を使用するこ
とが多い。また、図９のように、素子基板をダイシング
した際に側面が露出するため、素子の周辺部に、すべて
の金属配線層を接続したガードリング１２０を設けるこ
とが多い。前述のパシベーション膜によって素子基板の
表面からの水分の侵入を妨げ、ガードリングによってダ
イシング側面からの水分の侵入を妨げることができる。
【０００６】ところで、ＣＶＤ法により形成されるパシ
ベーション膜は、現在の技術では膜厚の１０％程度のば
らつきが生じるのを避けることが困難である。しかる
に、反射型液晶パネルでは、パシベーション膜にＣＶＤ
法による窒化シリコン膜を用いると，窒化シリコン膜の
屈折率が液晶の屈折率に対して大きいため，窒化シリコ
ンの膜厚のばらつきによって可視光領域の反射率が大き
く変化したりするという不具合がある。そのため、反射
型液晶パネルではパシベーション膜は無い、あるいは、
少なくとも数十ナノメートル以下の膜厚である必要があ
る。
ベーション膜は、現在の技術では膜厚の１０％程度のば
らつきが生じるのを避けることが困難である。しかる
に、反射型液晶パネルでは、パシベーション膜にＣＶＤ
法による窒化シリコン膜を用いると，窒化シリコン膜の
屈折率が液晶の屈折率に対して大きいため，窒化シリコ
ンの膜厚のばらつきによって可視光領域の反射率が大き
く変化したりするという不具合がある。そのため、反射
型液晶パネルではパシベーション膜は無い、あるいは、
少なくとも数十ナノメートル以下の膜厚である必要があ
る。
【０００７】液晶パネルでは、一般的に素子基板と外部
回路の接続にＦＰＣ（Flexible Printed Circuit）を
使用する。前記ＦＰＣ中には導電性粒子が含まれ、この
導電性粒子を介して、素子基板の端子とＦＰＣの端子を
接続する。ところが、素子基板のガードリング上にパシ
ベーション膜が無い、あるいは薄いと、前記導電性粒子
とガードリングが接続し、隣の端子同士がガードリング
を介してショートしてしまうという不具合がある。
回路の接続にＦＰＣ（Flexible Printed Circuit）を
使用する。前記ＦＰＣ中には導電性粒子が含まれ、この
導電性粒子を介して、素子基板の端子とＦＰＣの端子を
接続する。ところが、素子基板のガードリング上にパシ
ベーション膜が無い、あるいは薄いと、前記導電性粒子
とガードリングが接続し、隣の端子同士がガードリング
を介してショートしてしまうという不具合がある。
【０００８】この発明の目的は、反射率が大きくばらつ
いたりすることのないパシベーション構造を有する信頼
性の高い反射型液晶パネル用の基板および液晶パネルを
提供することにある。
いたりすることのないパシベーション構造を有する信頼
性の高い反射型液晶パネル用の基板および液晶パネルを
提供することにある。
【０００９】
【課題を解決するための手段】この発明は、上記目的を
達成するため、請求項１に係わる発明は、基板上にマト
リックス状に形成された反射電極と、前記各反射電極に
対応して形成されたスイッチング素子とを具備する液晶
パネル用基板であって、当該基板の周辺には導電層から
なるガードリングが配置されてなり、前記ガードリング
は耐湿性絶縁膜によって直接覆われていることを特徴と
する。
達成するため、請求項１に係わる発明は、基板上にマト
リックス状に形成された反射電極と、前記各反射電極に
対応して形成されたスイッチング素子とを具備する液晶
パネル用基板であって、当該基板の周辺には導電層から
なるガードリングが配置されてなり、前記ガードリング
は耐湿性絶縁膜によって直接覆われていることを特徴と
する。
【００１０】このため、基板の表面方向及び側面方向か
ら水分が基板内に侵入することを妨げることができ、液
晶パネル用基板の信頼性を高める効果を有する。さら
に、上記ガードリング上には厚い絶縁膜が存在するた
め、液晶パネルとして組立後の実装時においての端子間
ショートを妨げることにも有効である。
ら水分が基板内に侵入することを妨げることができ、液
晶パネル用基板の信頼性を高める効果を有する。さら
に、上記ガードリング上には厚い絶縁膜が存在するた
め、液晶パネルとして組立後の実装時においての端子間
ショートを妨げることにも有効である。
【００１１】請求項２に係わる発明は、基板上にマトリ
ックス状に形成された反射電極と、前記各反射電極に対
応して形成されたトランジスタとを具備する液晶パネル
用基板であって、前記基板の周辺領域にはガードリング
が配置されてなり、前記ガードリングの第１の導電層
は、前記トランジスタのソース・ドレイン電極と同一材
料により形成されてなり、前記ガードリングの第２の導
電層は、前記トランジスタ上に形成された遮光膜と同一
材料により形成されてなり、前記第１及び第２導電層か
らなるガードリングは、耐湿性絶縁膜により、直接覆わ
れていることを特徴とする。
ックス状に形成された反射電極と、前記各反射電極に対
応して形成されたトランジスタとを具備する液晶パネル
用基板であって、前記基板の周辺領域にはガードリング
が配置されてなり、前記ガードリングの第１の導電層
は、前記トランジスタのソース・ドレイン電極と同一材
料により形成されてなり、前記ガードリングの第２の導
電層は、前記トランジスタ上に形成された遮光膜と同一
材料により形成されてなり、前記第１及び第２導電層か
らなるガードリングは、耐湿性絶縁膜により、直接覆わ
れていることを特徴とする。
【００１２】このため、基板の表面方向及び側面方向か
ら水分が基板内に侵入することを妨げることができ、液
晶パネル用基板の信頼性を高める効果を有する。さら
に、上記ガードリング上には厚い絶縁膜が存在するた
め、液晶パネルとして組立後の実装時においての端子間
ショートを妨げることにも有効である。
ら水分が基板内に侵入することを妨げることができ、液
晶パネル用基板の信頼性を高める効果を有する。さら
に、上記ガードリング上には厚い絶縁膜が存在するた
め、液晶パネルとして組立後の実装時においての端子間
ショートを妨げることにも有効である。
【００１３】請求項３に係わる発明は、請求項２に記載
の液晶パネル用基板であって、前記ガードリングは前記
第１の導電層と前記第２の導電層をビアホールを介して
直接接続して形成することを特徴とする。
の液晶パネル用基板であって、前記ガードリングは前記
第１の導電層と前記第２の導電層をビアホールを介して
直接接続して形成することを特徴とする。
【００１４】このため、前記ガードリングに関わる工程
数を増やすことなく請求項２記載の構造を実現すること
ができ、コスト低減の効果がある。
数を増やすことなく請求項２記載の構造を実現すること
ができ、コスト低減の効果がある。
【００１５】請求項４に係わる発明は、請求項２に記載
の液晶パネル用基板であって、前記ガードリングは前記
第１の導電層と前記第２の導電層をビアホールに埋め込
んだ接続プラグを介して接続して形成することを特徴と
する。
の液晶パネル用基板であって、前記ガードリングは前記
第１の導電層と前記第２の導電層をビアホールに埋め込
んだ接続プラグを介して接続して形成することを特徴と
する。
【００１６】このため、前記ガードリングに要する面積
を低減することができ、請求項２記載の液晶パネル用基
板内のレイアウトを効率良く配置するために有効であ
る。
を低減することができ、請求項２記載の液晶パネル用基
板内のレイアウトを効率良く配置するために有効であ
る。
【００１７】請求項５に係わる発明は、請求項１〜４記
載の液晶パネル用基板であって、前記耐湿性絶縁膜は窒
化シリコン膜であることを特徴とする。
載の液晶パネル用基板であって、前記耐湿性絶縁膜は窒
化シリコン膜であることを特徴とする。
【００１８】このため、通常の半導体プロセスで用いら
れる装置を利用することができ、請求項１〜４記載の液
晶パネル用基板を低コストで作成するために有効であ
る。
れる装置を利用することができ、請求項１〜４記載の液
晶パネル用基板を低コストで作成するために有効であ
る。
【００１９】請求項６に係わる発明は、請求項１〜５記
載の液晶パネル用基板と、入射側の透明基板とが間隙を
有して配置されるとともに、前記液晶パネル用基板と前
記透明基板との間隙内に液晶が挟持されて構成されるこ
とを特徴とする液晶パネルを提供する。
載の液晶パネル用基板と、入射側の透明基板とが間隙を
有して配置されるとともに、前記液晶パネル用基板と前
記透明基板との間隙内に液晶が挟持されて構成されるこ
とを特徴とする液晶パネルを提供する。
【００２０】請求項７に係わる発明は、請求項６記載の
液晶パネルを用いた電子機器を提供する。特に、反射型
液晶パネルを表示装置として用いた、内蔵電池により電
源供給される携帯型電子機器（コンピュータ、携帯電
話、液晶テレビ、電子時計、携帯型端末機器など）に用
いると、消費電力の小さい表示装置となるので、電池寿
命を伸ばすことができる。また、反射型液晶パネルをラ
イトバルブとした投射型表示装置に用いると、液晶パネ
ルを高精細化しても高画質が得られる。
液晶パネルを用いた電子機器を提供する。特に、反射型
液晶パネルを表示装置として用いた、内蔵電池により電
源供給される携帯型電子機器（コンピュータ、携帯電
話、液晶テレビ、電子時計、携帯型端末機器など）に用
いると、消費電力の小さい表示装置となるので、電池寿
命を伸ばすことができる。また、反射型液晶パネルをラ
イトバルブとした投射型表示装置に用いると、液晶パネ
ルを高精細化しても高画質が得られる。
【００２１】請求項８に係わる発明は、基板上にマトリ
ックス状に形成された反射電極と、前記各反射電極に対
応して形成されたトランジスタと、前記基板の周辺領域
に配置されたガードリングと端子と、前記端子と外部回
路とを接続するＦＰＣとを具備する液晶パネル用基板で
あって、前記トランジスタのソース・ドレイン電極と同
一材料により前記ガードリングの第１の導電層と前記端
子の第１の導電層とが形成されてなり、前記トランジス
タ上に形成された遮光膜と同一材料により前記ガードリ
ングの第２の導電層と前記端子の第２の導電層とが形成
されてなり、前記ガードリングの第１及び第２導電層は
耐湿性絶縁膜により覆われているとともに、前記端子部
に接続されるＦＰＣは前記耐湿性絶縁膜上に延設されて
なることを特徴とする。
ックス状に形成された反射電極と、前記各反射電極に対
応して形成されたトランジスタと、前記基板の周辺領域
に配置されたガードリングと端子と、前記端子と外部回
路とを接続するＦＰＣとを具備する液晶パネル用基板で
あって、前記トランジスタのソース・ドレイン電極と同
一材料により前記ガードリングの第１の導電層と前記端
子の第１の導電層とが形成されてなり、前記トランジス
タ上に形成された遮光膜と同一材料により前記ガードリ
ングの第２の導電層と前記端子の第２の導電層とが形成
されてなり、前記ガードリングの第１及び第２導電層は
耐湿性絶縁膜により覆われているとともに、前記端子部
に接続されるＦＰＣは前記耐湿性絶縁膜上に延設されて
なることを特徴とする。
【００２２】本発明のかかる構成によれば、ガードリン
グが耐湿性絶縁膜で覆われているので、基板の表面方向
及び側面方向から水分が基板内に侵入するのを防ぐこと
ができる。また、ガードリング上は厚い絶縁膜で覆わ
れ、絶縁膜上にはＦＰＣが形成されているため、端子と
ＦＰＣ間のショートを防ぐことができる。
グが耐湿性絶縁膜で覆われているので、基板の表面方向
及び側面方向から水分が基板内に侵入するのを防ぐこと
ができる。また、ガードリング上は厚い絶縁膜で覆わ
れ、絶縁膜上にはＦＰＣが形成されているため、端子と
ＦＰＣ間のショートを防ぐことができる。
【００２３】請求項９に記載の液晶パネル用基板の製造
方法は、基板上にマトリックス状に形成された反射電極
と、前記各反射電極に対応して形成されたトランジスタ
と、前記基板の周辺にガードリングとを具備する液晶パ
ネル用基板の製造方法において、前記トランジスタのソ
ース・ドレイン領域及びゲート電極上に第１層間絶縁膜
を形成する工程と、前記第１絶縁膜に形成したビアホー
ルを介して、前記ソース領域に接続するソース電極と、
前記ドレイン領域に接続するドレイン電極と、前記基板
周辺領域で前記基板に接するように前記ガードリングの
第１の導電層とを同一材料により形成する工程と、前記
ソース・ドレイン電極及び第１の導電層上に第２層間絶
縁膜を同一材料により形成する工程と、前記第２層間絶
縁膜に形成したビアホールを介して前記ドレイン電極に
接続される中継導電層と、前記反射電極間の光漏れを防
ぐ遮光層と、前記ガードリングの第１の導電層に接続さ
れる第２の導電層とを同一材料により形成する工程と、
前記中継導電層及び前記遮光層及び前記第２の導電層上
に前記遮光層及び第２の導電層に接するようにシリコン
窒化膜と、前記シリコン窒化膜上のシリコン酸化膜とか
らなる第３層間絶縁膜を形成する工程と、前記第３層間
絶縁膜に形成したビアホールを介して、前記ドレイン電
極に接続された前記中継導電層に接続するように反射電
極を形成する工程とを有することを特徴とする。
方法は、基板上にマトリックス状に形成された反射電極
と、前記各反射電極に対応して形成されたトランジスタ
と、前記基板の周辺にガードリングとを具備する液晶パ
ネル用基板の製造方法において、前記トランジスタのソ
ース・ドレイン領域及びゲート電極上に第１層間絶縁膜
を形成する工程と、前記第１絶縁膜に形成したビアホー
ルを介して、前記ソース領域に接続するソース電極と、
前記ドレイン領域に接続するドレイン電極と、前記基板
周辺領域で前記基板に接するように前記ガードリングの
第１の導電層とを同一材料により形成する工程と、前記
ソース・ドレイン電極及び第１の導電層上に第２層間絶
縁膜を同一材料により形成する工程と、前記第２層間絶
縁膜に形成したビアホールを介して前記ドレイン電極に
接続される中継導電層と、前記反射電極間の光漏れを防
ぐ遮光層と、前記ガードリングの第１の導電層に接続さ
れる第２の導電層とを同一材料により形成する工程と、
前記中継導電層及び前記遮光層及び前記第２の導電層上
に前記遮光層及び第２の導電層に接するようにシリコン
窒化膜と、前記シリコン窒化膜上のシリコン酸化膜とか
らなる第３層間絶縁膜を形成する工程と、前記第３層間
絶縁膜に形成したビアホールを介して、前記ドレイン電
極に接続された前記中継導電層に接続するように反射電
極を形成する工程とを有することを特徴とする。
【００２４】本発明のかかる構成によれば、液晶パネル
用基板の画素の形成とともに、ガードリングを形成する
ことができるため、工程を増やすことなくガードリング
を形成することができる。また、ガードリング上は直接
耐湿性の高い窒化シリコン膜で覆われるため、水分の侵
入を確実に防ぐことができる
用基板の画素の形成とともに、ガードリングを形成する
ことができるため、工程を増やすことなくガードリング
を形成することができる。また、ガードリング上は直接
耐湿性の高い窒化シリコン膜で覆われるため、水分の侵
入を確実に防ぐことができる
【００２５】
【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明する。
を図面に基づいて説明する。
【００２６】（本実施の形態の液晶パネル用基板の構造
の説明）まず図１を用いて液晶パネルの構成について説
明する。図１は、本実施の形態による液晶パネルの画素
領域の等価回路図である。図１において、マトリクス状
に形成された複数の画素は、画素電極（反射電極）２１
３及び画素電極２１３を制御するための電界効果型トラ
ンジスタ（スイッチング素子）２３０とからなり、画像
信号が供給されるデータ線（ソース電極）２０７ａが当
該スイッチング素子２３０に電気的接続され、データ線
２０７ａには画像信号Ｓ１、Ｓ２、…Ｓｎが供給され
る。また、スイッチング素子２３０の走査線（ゲート電
極）２０５には走査信号Ｇ１、Ｇ２、…Ｇｍが印加され
る。画素電極２１３は、スイッチング素子２３０のドレ
イン２０７ｂ電極に電気的接続されており、データ線２
０７ａから供給される画像信号Ｓ１、Ｓ２、…Ｓｎを所
定のタイミングで書き込む。画素電極２１３を介して液
晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…
Ｓｎは、対向基板（後述する）との間で一定期間保持さ
れる。ここで保持された画像信号は画素電極２１３と対
向電極との間に形成される液晶容量と並列に蓄積容量を
付加する。本実施の形態においては、後述するように図
２に走査線（ゲート電極）２０５と同時に形成された蓄
積容量電極２０５ｂとゲート絶縁膜を介してシリコン基
板の不純物領域２０６ｃにより蓄積容量が形成されてい
る。
の説明）まず図１を用いて液晶パネルの構成について説
明する。図１は、本実施の形態による液晶パネルの画素
領域の等価回路図である。図１において、マトリクス状
に形成された複数の画素は、画素電極（反射電極）２１
３及び画素電極２１３を制御するための電界効果型トラ
ンジスタ（スイッチング素子）２３０とからなり、画像
信号が供給されるデータ線（ソース電極）２０７ａが当
該スイッチング素子２３０に電気的接続され、データ線
２０７ａには画像信号Ｓ１、Ｓ２、…Ｓｎが供給され
る。また、スイッチング素子２３０の走査線（ゲート電
極）２０５には走査信号Ｇ１、Ｇ２、…Ｇｍが印加され
る。画素電極２１３は、スイッチング素子２３０のドレ
イン２０７ｂ電極に電気的接続されており、データ線２
０７ａから供給される画像信号Ｓ１、Ｓ２、…Ｓｎを所
定のタイミングで書き込む。画素電極２１３を介して液
晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…
Ｓｎは、対向基板（後述する）との間で一定期間保持さ
れる。ここで保持された画像信号は画素電極２１３と対
向電極との間に形成される液晶容量と並列に蓄積容量を
付加する。本実施の形態においては、後述するように図
２に走査線（ゲート電極）２０５と同時に形成された蓄
積容量電極２０５ｂとゲート絶縁膜を介してシリコン基
板の不純物領域２０６ｃにより蓄積容量が形成されてい
る。
【００２７】図２は、本実施の形態の液晶パネル用基板
（反射電極側基板）の１画素の平面図であり、図３は図
２のＸ−Ｘ’断面図を示す。図４（ａ）は本発明の反射
型液晶パネルの画素領域及び周辺回路よりも外側の周辺
部の平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ’断面図
を示す。さらに、図５は発明の反射型液晶パネル全体の
平面図、図６は図５の断面図を示す。
（反射電極側基板）の１画素の平面図であり、図３は図
２のＸ−Ｘ’断面図を示す。図４（ａ）は本発明の反射
型液晶パネルの画素領域及び周辺回路よりも外側の周辺
部の平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ’断面図
を示す。さらに、図５は発明の反射型液晶パネル全体の
平面図、図６は図５の断面図を示す。
【００２８】本発明における反射電極側基板は図２に示
されるように半導体基板２０１を用いている。まず、本
発明の反射型液晶パネルの全体構成についてその概要を
説明する。
されるように半導体基板２０１を用いている。まず、本
発明の反射型液晶パネルの全体構成についてその概要を
説明する。
【００２９】図５、図６に示されるように、反射電極側
基板４０１（５３１）の中央部には画素領域４２０が設
けられ、画素領域には走査線とデータ線がマトリックス
状に配置される。走査線とデータ線の交点に応じて各画
素が配置され、各画素には後述するように、反射電極５
１２とスイッチング素子（図示せず）が設けられてい
る。画素領域４２０の周辺領域には、走査線に走査信号
を供給する走査線駆動回路４２２、データ線にデータ信
号を供給するデータ線駆動回路４２１、パッド領域４２
６（５２６）を介して外部から入力される画像データを
取り込む入力回路４２３、これらの回路を制御するタイ
ミング制御回路４２４等の回路が配置される。反射電極
側基板４０１（５３１）と、内面に共通電極５３３が形
成されたガラスからなる対向基板５３５とをシール材５
３６により領域（実線と一点鎖線で挟まれた領域）４３
６にて接着固定し、その間隙に液晶５３７封入されて液
晶パネルが構成される。なお、点線にて挟まれた領域４
２５（図５では５２５）は画素領域周辺を遮光する遮光
膜を示す。尚、図示を省略するが、反射電極側基板４０
１のシール領域４３６の外側に後述するガードリングが
形成されている。
基板４０１（５３１）の中央部には画素領域４２０が設
けられ、画素領域には走査線とデータ線がマトリックス
状に配置される。走査線とデータ線の交点に応じて各画
素が配置され、各画素には後述するように、反射電極５
１２とスイッチング素子（図示せず）が設けられてい
る。画素領域４２０の周辺領域には、走査線に走査信号
を供給する走査線駆動回路４２２、データ線にデータ信
号を供給するデータ線駆動回路４２１、パッド領域４２
６（５２６）を介して外部から入力される画像データを
取り込む入力回路４２３、これらの回路を制御するタイ
ミング制御回路４２４等の回路が配置される。反射電極
側基板４０１（５３１）と、内面に共通電極５３３が形
成されたガラスからなる対向基板５３５とをシール材５
３６により領域（実線と一点鎖線で挟まれた領域）４３
６にて接着固定し、その間隙に液晶５３７封入されて液
晶パネルが構成される。なお、点線にて挟まれた領域４
２５（図５では５２５）は画素領域周辺を遮光する遮光
膜を示す。尚、図示を省略するが、反射電極側基板４０
１のシール領域４３６の外側に後述するガードリングが
形成されている。
【００３０】図２のＸ−Ｘ’断面図である図３に基づき
反射電極側基板（４０１，５３１）の断面構造について
詳細に説明する。また、図４は画素領域および周辺回路
領域の外側を囲むスクライブ線周辺の断面図であり、図
３とともに説明する。図３及び図４に示されるように、
２０１（３０１）は単結晶シリコンのようなＰ型半導体
基板（Ｎ型半導体基板でもよい）、２０２（３０２）は
この半導体基板２０１（３０１）の表面に形成され、基
板より不純物濃度の高いＰ型ウェル領域である。ウェル
領域２０２は、特に限定されないが、例えば７６８×１
０２４のような画素の共通ウェル領域として形成され、
図５の液晶パネル平面図に示されるデータ線駆動回路４
２１や走査線駆動回路４２２、入力回路４２３、タイミ
ング制御回路４２４等の周辺回路を構成する素子が形成
される部分のウェル領域とは分離して形成してもよい。
上記フィールド酸化膜２０３は選択熱酸化により５００
〜７００ｎｍの厚さに形成されている。
反射電極側基板（４０１，５３１）の断面構造について
詳細に説明する。また、図４は画素領域および周辺回路
領域の外側を囲むスクライブ線周辺の断面図であり、図
３とともに説明する。図３及び図４に示されるように、
２０１（３０１）は単結晶シリコンのようなＰ型半導体
基板（Ｎ型半導体基板でもよい）、２０２（３０２）は
この半導体基板２０１（３０１）の表面に形成され、基
板より不純物濃度の高いＰ型ウェル領域である。ウェル
領域２０２は、特に限定されないが、例えば７６８×１
０２４のような画素の共通ウェル領域として形成され、
図５の液晶パネル平面図に示されるデータ線駆動回路４
２１や走査線駆動回路４２２、入力回路４２３、タイミ
ング制御回路４２４等の周辺回路を構成する素子が形成
される部分のウェル領域とは分離して形成してもよい。
上記フィールド酸化膜２０３は選択熱酸化により５００
〜７００ｎｍの厚さに形成されている。
【００３１】上記フィールド酸化膜２０３（３０３）に
は一画素毎に２つの開口部が形成され、一方の開口部は
熱酸化によって形成されるゲート酸化膜（絶縁膜）２１
４を介してポリシリコンあるいはメタルシリサイド等か
らなるゲート電極２０５が形成され、このゲート電極２
０５の両側の基板表面にはウェル領域２０２よりも高不
純物濃度のＮ型不純物層（以下、ドーピング層）からな
るソース・ドレイン領域２０６ａ、２０６ｂが形成され
ることにより、電界効果トランジスタ（以下、ＦＥＴ都
称す）が構成される。
は一画素毎に２つの開口部が形成され、一方の開口部は
熱酸化によって形成されるゲート酸化膜（絶縁膜）２１
４を介してポリシリコンあるいはメタルシリサイド等か
らなるゲート電極２０５が形成され、このゲート電極２
０５の両側の基板表面にはウェル領域２０２よりも高不
純物濃度のＮ型不純物層（以下、ドーピング層）からな
るソース・ドレイン領域２０６ａ、２０６ｂが形成され
ることにより、電界効果トランジスタ（以下、ＦＥＴ都
称す）が構成される。
【００３２】また、上記フィールド酸化膜２０３に形成
された他方の開口部の基板表面にはＰ型ドーピング領域
２０６ｃが形成されているとともに、このＰ型ドーピン
グ領域２０６ｃの表面には熱酸化により形成されるゲー
ト絶縁膜と同時に形成された誘電体膜を介してポリシリ
コンあるいはメタルシリサイド等からなる蓄積容量電極
２０５ｂがゲート電極２０５と同時に形成されている。
この蓄積容量電極２０５ｂと絶縁膜を介して上記Ｐ型ド
ーピング領域２０６ｃとの間に、画素に印加された電圧
を保持する蓄積容量が構成されている。また、図４に示
されるように、フィールド酸化膜３０４はスクライブ線
周辺も形成されていない。上記ゲート酸化膜２１４は熱
酸化によて４０〜８０ｎｍの厚さに形成されている。ま
た、上記ゲート電極２１５及び蓄積容量電極２１５ｂは
ポリシリコン層であれば、１００〜２００ｎｍの厚さ
に、また高融点金属のシリサイド層であれば１００〜３
００ｎｍの厚さに形成されている。また、ソース・ドレ
イン領域２０６ａ、２０６ｂはゲート電極２０５をマス
クとしてＮ型不純物をイオン打ち込みすることにより自
己整合的に形成される。
された他方の開口部の基板表面にはＰ型ドーピング領域
２０６ｃが形成されているとともに、このＰ型ドーピン
グ領域２０６ｃの表面には熱酸化により形成されるゲー
ト絶縁膜と同時に形成された誘電体膜を介してポリシリ
コンあるいはメタルシリサイド等からなる蓄積容量電極
２０５ｂがゲート電極２０５と同時に形成されている。
この蓄積容量電極２０５ｂと絶縁膜を介して上記Ｐ型ド
ーピング領域２０６ｃとの間に、画素に印加された電圧
を保持する蓄積容量が構成されている。また、図４に示
されるように、フィールド酸化膜３０４はスクライブ線
周辺も形成されていない。上記ゲート酸化膜２１４は熱
酸化によて４０〜８０ｎｍの厚さに形成されている。ま
た、上記ゲート電極２１５及び蓄積容量電極２１５ｂは
ポリシリコン層であれば、１００〜２００ｎｍの厚さ
に、また高融点金属のシリサイド層であれば１００〜３
００ｎｍの厚さに形成されている。また、ソース・ドレ
イン領域２０６ａ、２０６ｂはゲート電極２０５をマス
クとしてＮ型不純物をイオン打ち込みすることにより自
己整合的に形成される。
【００３３】上記ゲート電極２０５からフィールド酸化
膜２０３にかけて第１層間絶縁膜２０４（図４の３０
４）が形成され、この第１層間絶縁膜３０４上にはアル
ミニウムを主体とするメタル層からなるデータ線（ソー
ス電極）２０７ａ、ドレイン電極２０７ｂ及び図４の第
１導電層３０７が同時に形成され、データ線（ソース電
極）２０７ａは第１層間絶縁膜２０４及びゲート酸化膜
２１４に開口したビアホールを介してソース領域２０６
ａに接続され、データ信号の電圧がソース電極に供給さ
れるような構成とする。また、ドレイン電極２０７ｂは
第１層間絶縁膜３０４及びゲート酸化膜２１４に開口し
たビアホールを介してドレイン領域２０６ｂに接続され
る。また、図４（ｂ）に示すように、第１層間絶縁膜３
０４及びゲート酸化膜３１４に形成されたビアホールを
介して第１の導電層３０７は基板のウェル領域３０２に
接している。これらのビアホール形成工程は同時に行わ
れる。
膜２０３にかけて第１層間絶縁膜２０４（図４の３０
４）が形成され、この第１層間絶縁膜３０４上にはアル
ミニウムを主体とするメタル層からなるデータ線（ソー
ス電極）２０７ａ、ドレイン電極２０７ｂ及び図４の第
１導電層３０７が同時に形成され、データ線（ソース電
極）２０７ａは第１層間絶縁膜２０４及びゲート酸化膜
２１４に開口したビアホールを介してソース領域２０６
ａに接続され、データ信号の電圧がソース電極に供給さ
れるような構成とする。また、ドレイン電極２０７ｂは
第１層間絶縁膜３０４及びゲート酸化膜２１４に開口し
たビアホールを介してドレイン領域２０６ｂに接続され
る。また、図４（ｂ）に示すように、第１層間絶縁膜３
０４及びゲート酸化膜３１４に形成されたビアホールを
介して第１の導電層３０７は基板のウェル領域３０２に
接している。これらのビアホール形成工程は同時に行わ
れる。
【００３４】上記ソース・ドレイン電極２０７ａ、２０
７ｂ及び第１の導電層３０７上には第２層間絶縁膜２０
８（３０８）が形成される。この第２層間絶縁膜は、例
えばＬＴＯ（Low Temperature Oxide)からなる二酸化シ
リコン等の絶縁膜を形成後、ＳＯＧ（Spin On Glass）
からなる平坦化膜を塗布、エッチバックなどの平坦化処
理後、再びＬＴＯ等の絶縁膜を形成することにより構成
される。ソース・ドレイン電極２０７ａ、２０７ｂ及び
第１の導電層３０７は例えば下層のＴｉが１０〜６０ｎ
ｍ、ＴｉＮが１００ｎｍ程度、Ａｌが４００〜１０００
ｎｍ、上層のＴｉＮが３０〜６０ｎｍのような厚さとさ
れる。
７ｂ及び第１の導電層３０７上には第２層間絶縁膜２０
８（３０８）が形成される。この第２層間絶縁膜は、例
えばＬＴＯ（Low Temperature Oxide)からなる二酸化シ
リコン等の絶縁膜を形成後、ＳＯＧ（Spin On Glass）
からなる平坦化膜を塗布、エッチバックなどの平坦化処
理後、再びＬＴＯ等の絶縁膜を形成することにより構成
される。ソース・ドレイン電極２０７ａ、２０７ｂ及び
第１の導電層３０７は例えば下層のＴｉが１０〜６０ｎ
ｍ、ＴｉＮが１００ｎｍ程度、Ａｌが４００〜１０００
ｎｍ、上層のＴｉＮが３０〜６０ｎｍのような厚さとさ
れる。
【００３５】この第２層間絶縁膜２０８（３０８）上に
は二層目のアルミニウム層からなる第２の導電層２０９
ａ（反射電極間からの光漏れを防ぐ導電層）、２０９ｂ
（ドレイン電極に接続される中継導電層）、３０９（ガ
ードリング用の導電層）が同時に形成され、前記第２層
間絶縁膜２０８に形成したビアホールを介して第２の導
電層２０９ｂは、第１の導電層からなるドレイン電極２
０７ｂと接続する。また、第２の導電層３０９は第２層
間絶縁膜３０８に形成したビアホールを介して第１の導
電層３０７に接続される。この第２の導電層２０９ａ、
２０９ｂは、反射電極間から侵入してくる光の遮光層と
して機能する。図２において、矩形状の一点鎖線の内側
の枠と外側の枠で囲まれた領域は第２の導電層２０９
ａ、２０９ｂが形成されていない領域である。図には示
されないが、周辺回路部において、第２の導電層を回路
の配線として用いることも可能である。
は二層目のアルミニウム層からなる第２の導電層２０９
ａ（反射電極間からの光漏れを防ぐ導電層）、２０９ｂ
（ドレイン電極に接続される中継導電層）、３０９（ガ
ードリング用の導電層）が同時に形成され、前記第２層
間絶縁膜２０８に形成したビアホールを介して第２の導
電層２０９ｂは、第１の導電層からなるドレイン電極２
０７ｂと接続する。また、第２の導電層３０９は第２層
間絶縁膜３０８に形成したビアホールを介して第１の導
電層３０７に接続される。この第２の導電層２０９ａ、
２０９ｂは、反射電極間から侵入してくる光の遮光層と
して機能する。図２において、矩形状の一点鎖線の内側
の枠と外側の枠で囲まれた領域は第２の導電層２０９
ａ、２０９ｂが形成されていない領域である。図には示
されないが、周辺回路部において、第２の導電層を回路
の配線として用いることも可能である。
【００３６】上記第２の導電層２０９ａ、２０９ｂの上
方には窒化シリコン等の耐湿性絶縁膜からなる絶縁膜２
１０（３１０）が１００〜５００ｎｍの厚さで形成され
る。さらにその上方にはＬＴＯからなる二酸化シリコン
等の絶縁膜２１１を形成し、これら窒化シリコン膜と二
酸化シリコン膜により第３層間絶縁膜とする。第３層間
絶縁膜は８００〜１２００ｎｍの厚さである。前記第３
層間膜の表面をＣＭＰ（化学的機械研磨）法等により平
坦化する。この第３層間絶縁膜に形成されたビアホー
ル、第２の導電層２０９ｂを介して、ドレイン電極１０
７ｂは画素電極である反射電極２１３に電気的に接続さ
れる。この反射電極２１３はアルミニウムからなり、そ
の表面が平坦化されている。第２の導電層２０９ｂと反
射電極２１３の接続は、第３層間絶縁膜に開口されたビ
アホールに接続プラグ２１２をＣＶＤ法等で埋め込み形
成して行われる。
方には窒化シリコン等の耐湿性絶縁膜からなる絶縁膜２
１０（３１０）が１００〜５００ｎｍの厚さで形成され
る。さらにその上方にはＬＴＯからなる二酸化シリコン
等の絶縁膜２１１を形成し、これら窒化シリコン膜と二
酸化シリコン膜により第３層間絶縁膜とする。第３層間
絶縁膜は８００〜１２００ｎｍの厚さである。前記第３
層間膜の表面をＣＭＰ（化学的機械研磨）法等により平
坦化する。この第３層間絶縁膜に形成されたビアホー
ル、第２の導電層２０９ｂを介して、ドレイン電極１０
７ｂは画素電極である反射電極２１３に電気的に接続さ
れる。この反射電極２１３はアルミニウムからなり、そ
の表面が平坦化されている。第２の導電層２０９ｂと反
射電極２１３の接続は、第３層間絶縁膜に開口されたビ
アホールに接続プラグ２１２をＣＶＤ法等で埋め込み形
成して行われる。
【００３７】図４（ａ)に素子基板の端子部（パッド領
域）の平面図、（ｂ）に（ａ）のＸ−Ｘ’断面図が示さ
れているが、スクライブ線３２０に沿って第２の導電層
３０９は上記第２層間絶縁３０８に形成されたビアホー
ルにて第１の導電層３０７に接続され、さらに、前記第
１層間絶縁膜３０４に形成されたビアホールにて半導体
基板３０１に接続され、ガードリングを構成する。この
ようなガードリングは、図５に示されるシール領域４３
６に沿って基板周辺を少なくとも一回り囲むように形成
されている。ガードリングの上方には窒化シリコン等の
耐湿性絶縁膜３１０を形成し，さらにその上方にはＬＴ
Ｏからなる二酸化シリコン等の絶縁膜３１１を形成す
る。絶縁膜３１０と絶縁膜３１１を併せて、第３層間絶
縁膜とする。また、第１の導電層３０７と同一層からな
る導電層３１２と、第２の導電層３０９と同一層からな
る導電層３１３とが電気的に接続してパッド領域を構成
する。このパッド領域は導電性粒子３１５を含むＦＰＣ
３１６に接続されており、外部信号はＦＰＣ３１６を介
してパッド領域に供給される。
域）の平面図、（ｂ）に（ａ）のＸ−Ｘ’断面図が示さ
れているが、スクライブ線３２０に沿って第２の導電層
３０９は上記第２層間絶縁３０８に形成されたビアホー
ルにて第１の導電層３０７に接続され、さらに、前記第
１層間絶縁膜３０４に形成されたビアホールにて半導体
基板３０１に接続され、ガードリングを構成する。この
ようなガードリングは、図５に示されるシール領域４３
６に沿って基板周辺を少なくとも一回り囲むように形成
されている。ガードリングの上方には窒化シリコン等の
耐湿性絶縁膜３１０を形成し，さらにその上方にはＬＴ
Ｏからなる二酸化シリコン等の絶縁膜３１１を形成す
る。絶縁膜３１０と絶縁膜３１１を併せて、第３層間絶
縁膜とする。また、第１の導電層３０７と同一層からな
る導電層３１２と、第２の導電層３０９と同一層からな
る導電層３１３とが電気的に接続してパッド領域を構成
する。このパッド領域は導電性粒子３１５を含むＦＰＣ
３１６に接続されており、外部信号はＦＰＣ３１６を介
してパッド領域に供給される。
【００３８】本実施形態によれば、上記第３層間絶縁膜
下部の、窒化シリコン等の耐湿性絶縁膜３１０がパッシ
ベーション膜としての機能を有する。また、前記耐湿性
絶縁膜３１１が上記ガードリングに直接接触するため、
ダイシング後の側面からの水分に対する遮蔽機能に優
れ、耐湿性の向上に極めて有効である。さらに、上記ガ
ードリングが第１の導電層３０７と第２の導電層３０９
から形成され、ガードリング上には前記第３層間絶縁膜
による厚い絶縁膜が存在している。即ち、ガードリング
とＦＰＣ２１６との間には厚い第３層間絶縁膜が形成さ
れているため、液晶パネルとして組立後の実装時におい
ての端子間ショートを妨げることにも有効である。
下部の、窒化シリコン等の耐湿性絶縁膜３１０がパッシ
ベーション膜としての機能を有する。また、前記耐湿性
絶縁膜３１１が上記ガードリングに直接接触するため、
ダイシング後の側面からの水分に対する遮蔽機能に優
れ、耐湿性の向上に極めて有効である。さらに、上記ガ
ードリングが第１の導電層３０７と第２の導電層３０９
から形成され、ガードリング上には前記第３層間絶縁膜
による厚い絶縁膜が存在している。即ち、ガードリング
とＦＰＣ２１６との間には厚い第３層間絶縁膜が形成さ
れているため、液晶パネルとして組立後の実装時におい
ての端子間ショートを妨げることにも有効である。
【００３９】（本発明の液晶パネルの構造の説明）図５
は上記の実施例を適用した液晶パネル用基板（反射電極
側基板）４０１の全体の平面図を示す。
は上記の実施例を適用した液晶パネル用基板（反射電極
側基板）４０１の全体の平面図を示す。
【００４０】図５に示されているように、この実施例に
おいては、基板の周縁部に設けられている周辺回路に光
が入射するのを防止する遮光膜４２５が設けられてい
る。周辺回路は、上記画素電極がマトリックス状に配置
された画素領域４２０の周辺に設けられ、上記データ線
２０７ａに画像データに応じた画像信号を供給するデー
タ線駆動回路４２１や走査線を順番に走査する走査線駆
動回路４２２、パッド領域４２６を介して外部から入力
される画像データを取り込む入力回路４２３、これらの
回路を制御するタイミング制御回路４２４等の回路であ
り、これらの回路は画素電極スイッチング素子とし、こ
れに抵抗や容量などの負荷素子を組み合わせることで構
成される。なお、４３６は対向するガラス基板との接着
固定を行うシール材の形成領域である。
おいては、基板の周縁部に設けられている周辺回路に光
が入射するのを防止する遮光膜４２５が設けられてい
る。周辺回路は、上記画素電極がマトリックス状に配置
された画素領域４２０の周辺に設けられ、上記データ線
２０７ａに画像データに応じた画像信号を供給するデー
タ線駆動回路４２１や走査線を順番に走査する走査線駆
動回路４２２、パッド領域４２６を介して外部から入力
される画像データを取り込む入力回路４２３、これらの
回路を制御するタイミング制御回路４２４等の回路であ
り、これらの回路は画素電極スイッチング素子とし、こ
れに抵抗や容量などの負荷素子を組み合わせることで構
成される。なお、４３６は対向するガラス基板との接着
固定を行うシール材の形成領域である。
【００４１】この実施例においては、上記遮光膜４２５
は、図３に示されている反射電極（画素電極）２１３と
同一工程で形成される第３の導電層で構成され、電源電
圧や画像信号の中心電位あるいはＬＣ共通電極電位等の
所定電位が印加されるように構成されている。遮光膜４
２５に所定の電位を印加することでフローティングや他
の電位である場合に比べて反射を少なくすることができ
る。４２６は電源電圧を供給するために使用されるパッ
ドもしくは端子が形成されたパッド領域である。
は、図３に示されている反射電極（画素電極）２１３と
同一工程で形成される第３の導電層で構成され、電源電
圧や画像信号の中心電位あるいはＬＣ共通電極電位等の
所定電位が印加されるように構成されている。遮光膜４
２５に所定の電位を印加することでフローティングや他
の電位である場合に比べて反射を少なくすることができ
る。４２６は電源電圧を供給するために使用されるパッ
ドもしくは端子が形成されたパッド領域である。
【００４２】図６は上記液晶パネル用基板５３１（図４
の４０１）を適用した反射型液晶パネルの断面構成を示
す。図５、６に示すように、上記液晶パネル基板５３１
（４０１）は、その裏面にガラスもしくはセラミック等
からなる支持基板９３２が接着剤により接着されてい
る。これとともに、その表面側には、ＬＣ共通電極電位
が印加される透明導電膜（ＩＴＯ）からなる対向電極
（共通電極ともいう）５３３を有する入射側のガラス基
板５３５が適当な間隔をおいて配置され、周囲を図４、
５のシール材形成領域４３６に形成したシール材５３６
で接着された間隙内に周知のＴＮ（Twisted Nematic）
型液晶または電圧無印加状態で液晶分子がほぼ垂直配向
されたＳＨ（Super Homeotropic）型液晶５３７などが
充填されて液晶パネル５３０として構成されている。な
お、外部から信号を入力したり、パッド領域５２６（４
２６）は上記シール材５３６の外側に来るようにシール
材を設ける位置が設定されている。
の４０１）を適用した反射型液晶パネルの断面構成を示
す。図５、６に示すように、上記液晶パネル基板５３１
（４０１）は、その裏面にガラスもしくはセラミック等
からなる支持基板９３２が接着剤により接着されてい
る。これとともに、その表面側には、ＬＣ共通電極電位
が印加される透明導電膜（ＩＴＯ）からなる対向電極
（共通電極ともいう）５３３を有する入射側のガラス基
板５３５が適当な間隔をおいて配置され、周囲を図４、
５のシール材形成領域４３６に形成したシール材５３６
で接着された間隙内に周知のＴＮ（Twisted Nematic）
型液晶または電圧無印加状態で液晶分子がほぼ垂直配向
されたＳＨ（Super Homeotropic）型液晶５３７などが
充填されて液晶パネル５３０として構成されている。な
お、外部から信号を入力したり、パッド領域５２６（４
２６）は上記シール材５３６の外側に来るようにシール
材を設ける位置が設定されている。
【００４３】周辺回路上の遮光膜５２５（４２５）は、
液晶５３７を介在して対向電極５３３と対向されるよう
に構成されている。そして、遮光膜５２５にＬＣ共通電
極電位を印加すれば、対向電極５３３にはＬＣ共通電極
電位が印加されるので、その間に介在する液晶には直流
電圧が印加されなくなる。よってＴＮ型液晶であれば常
に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液
晶であれば常に垂直配向された状態に液晶分子が保たれ
る。
液晶５３７を介在して対向電極５３３と対向されるよう
に構成されている。そして、遮光膜５２５にＬＣ共通電
極電位を印加すれば、対向電極５３３にはＬＣ共通電極
電位が印加されるので、その間に介在する液晶には直流
電圧が印加されなくなる。よってＴＮ型液晶であれば常
に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液
晶であれば常に垂直配向された状態に液晶分子が保たれ
る。
【００４４】この実施例においては、半導体基板からな
る上記液晶パネル基板５３１は、その裏面にガラスもし
くはセラミック等からなる支持基板が接着剤により接合
されているため、その強度が著しく高められる。その結
果、液晶パネル基板５３１に支持基板５３２を接合させ
てから対向基板との貼り合わせを行うようにすると、パ
ネル全体にわたって液晶層のギャップが均一になるとい
う利点がある。
る上記液晶パネル基板５３１は、その裏面にガラスもし
くはセラミック等からなる支持基板が接着剤により接合
されているため、その強度が著しく高められる。その結
果、液晶パネル基板５３１に支持基板５３２を接合させ
てから対向基板との貼り合わせを行うようにすると、パ
ネル全体にわたって液晶層のギャップが均一になるとい
う利点がある。
【００４５】（本発明の液晶パネルを用いた電子機器の
説明）次に、本発明の反射型液晶パネルを表示装置とし
て用いた電子機器の例を説明する。
説明）次に、本発明の反射型液晶パネルを表示装置とし
て用いた電子機器の例を説明する。
【００４６】図７は、本発明の液晶パネルを用いた電子
機器の一例であり、本発明の反射型液晶パネルをライト
バルブとして用いたプロジェクタ（投射型表示装置）の
要部を平面的に見た概略構成図である。この図７は、光
学要素７５０の中心を通るＸＺ平面における断面図であ
る。本例のプロジェクタは、システム光軸Ｌに沿って配
置した光源部７００、インテグレータレンズ７２０、偏
光変換素子７３０から概略構成される偏光照明装置７０
０、偏光照明装置７００から出射されたＳ偏光光束をＳ
偏光光束反射面７４１により反射させる偏光ビームスプ
リッタ７４０、偏光ビームスプリッタ７４０のＳ偏光反
射面７４１から反射された光のうち、青色光（Ｂ）の成
分を分離するダイクロイックミラー７４２、分離された
青色光（Ｂ）を青色光を変調する反射型液晶ライトバル
ブ７４５Ｂ、青色光が分離された後の光束のうち赤色光
（Ｒ）の成分を反射させて分離するダイクロイックミラ
ー７４３、分離された赤色光（Ｒ）を変調する反射型液
晶ライトバルブ７４５Ｒ、ダイクロイックミラー７４３
を透過する残りの緑色光（Ｇ）を変調する反射型液晶ラ
イトバルブ７４５Ｇ、３つの反射型液晶ライトバルブ７
４５Ｒ、７４５Ｇ、７４５Ｂにて変調された光をダイク
ロイックミラー７４３，７４２，偏光ビームスプリッタ
７４０にて合成し、この合成光をスクリーン７６０に投
写する投写レンズからなる投写光学系７５０から構成さ
れている。上記３つの反射型液晶ライトバルブ７４５
Ｒ、７４５Ｇ、７４５Ｂには、それぞれ前述の液晶パネ
ルが用いられている。
機器の一例であり、本発明の反射型液晶パネルをライト
バルブとして用いたプロジェクタ（投射型表示装置）の
要部を平面的に見た概略構成図である。この図７は、光
学要素７５０の中心を通るＸＺ平面における断面図であ
る。本例のプロジェクタは、システム光軸Ｌに沿って配
置した光源部７００、インテグレータレンズ７２０、偏
光変換素子７３０から概略構成される偏光照明装置７０
０、偏光照明装置７００から出射されたＳ偏光光束をＳ
偏光光束反射面７４１により反射させる偏光ビームスプ
リッタ７４０、偏光ビームスプリッタ７４０のＳ偏光反
射面７４１から反射された光のうち、青色光（Ｂ）の成
分を分離するダイクロイックミラー７４２、分離された
青色光（Ｂ）を青色光を変調する反射型液晶ライトバル
ブ７４５Ｂ、青色光が分離された後の光束のうち赤色光
（Ｒ）の成分を反射させて分離するダイクロイックミラ
ー７４３、分離された赤色光（Ｒ）を変調する反射型液
晶ライトバルブ７４５Ｒ、ダイクロイックミラー７４３
を透過する残りの緑色光（Ｇ）を変調する反射型液晶ラ
イトバルブ７４５Ｇ、３つの反射型液晶ライトバルブ７
４５Ｒ、７４５Ｇ、７４５Ｂにて変調された光をダイク
ロイックミラー７４３，７４２，偏光ビームスプリッタ
７４０にて合成し、この合成光をスクリーン７６０に投
写する投写レンズからなる投写光学系７５０から構成さ
れている。上記３つの反射型液晶ライトバルブ７４５
Ｒ、７４５Ｇ、７４５Ｂには、それぞれ前述の液晶パネ
ルが用いられている。
【００４７】光源部７１０から出射されたランダムな偏
光光束は、インテグレータレンズ７２０により複数の中
間光束に分割された後、第２のインテグレータレンズを
光入射側に有する偏光変換素子７３０により偏光方向が
ほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換され
てから偏光ビームスプリッタ７４０に至るようになって
いる。偏光変換素子７３０から出射されたＳ偏光光束
は、偏光ビームスプリッタ７４０のＳ偏光光束反射面７
４１によって反射され、反射された光束のうち、青色光
（Ｂ）の光束がダイクロイックミラー７４２の青色光反
射層にて反射され、反射型液晶ライトバルブ７４５Ｂに
よって変調される。また、ダイクロイックミラー７４２
の青色光反射層を透過した光束のうち、赤色光（Ｒ）の
光束はダイクロイックミラー７４３の赤色光反射層にて
反射され、反射型液晶ライトバルブ７４５Ｒによって変
調される。一方、ダイクロイックミラー７４３の赤色光
反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライ
トバルブ７４５Ｇによって変調される。このようにし
て、それぞれの反射型液晶ライトバルブ７４５Ｒ、７４
５Ｇ、７４５Ｂによって色光の変調が成される。
光光束は、インテグレータレンズ７２０により複数の中
間光束に分割された後、第２のインテグレータレンズを
光入射側に有する偏光変換素子７３０により偏光方向が
ほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換され
てから偏光ビームスプリッタ７４０に至るようになって
いる。偏光変換素子７３０から出射されたＳ偏光光束
は、偏光ビームスプリッタ７４０のＳ偏光光束反射面７
４１によって反射され、反射された光束のうち、青色光
（Ｂ）の光束がダイクロイックミラー７４２の青色光反
射層にて反射され、反射型液晶ライトバルブ７４５Ｂに
よって変調される。また、ダイクロイックミラー７４２
の青色光反射層を透過した光束のうち、赤色光（Ｒ）の
光束はダイクロイックミラー７４３の赤色光反射層にて
反射され、反射型液晶ライトバルブ７４５Ｒによって変
調される。一方、ダイクロイックミラー７４３の赤色光
反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライ
トバルブ７４５Ｇによって変調される。このようにし
て、それぞれの反射型液晶ライトバルブ７４５Ｒ、７４
５Ｇ、７４５Ｂによって色光の変調が成される。
【００４８】反射型液晶ライトバルブ７４５Ｒ、７４５
Ｇ、７４５Ｂとなる反射型液晶パネルは、ＴＮ型液晶
（液晶分子の長軸が電圧無印加時にパネル基板に略並行
に配向された液晶）またはＳＨ型液晶（液晶分子の長軸
が電圧無印加時にパネル基板に略垂直に配向された液
晶）を採用している。
Ｇ、７４５Ｂとなる反射型液晶パネルは、ＴＮ型液晶
（液晶分子の長軸が電圧無印加時にパネル基板に略並行
に配向された液晶）またはＳＨ型液晶（液晶分子の長軸
が電圧無印加時にパネル基板に略垂直に配向された液
晶）を採用している。
【００４９】ＴＮ型液晶を採用した場合には、画素の反
射電極と、対向する基板の共通電極との間に挟持された
液晶層への印加電圧が液晶のしきい値電圧以下の画素
（ＯＦＦ画素）では、入射した色光は液晶層により楕円
偏光され、反射電極により反射され、液晶層を介して、
入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の
多い楕円偏光に近い状態の光として反射・出射される。
一方、液晶層に電圧印加された画素（ＯＮ画素）では、
入射した色光のまま反射電極に至り、反射されて、入射
時と同一の偏光軸のまま反射・出射される。反射電極に
印加された電圧に応じてＴＮ型液晶の液晶分子の配列角
度が変化するので、入射光に対する反射光の偏光軸の角
度は、画素のＦＥＴを介して反射電極に印加する電圧に
応じて可変される。
射電極と、対向する基板の共通電極との間に挟持された
液晶層への印加電圧が液晶のしきい値電圧以下の画素
（ＯＦＦ画素）では、入射した色光は液晶層により楕円
偏光され、反射電極により反射され、液晶層を介して、
入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の
多い楕円偏光に近い状態の光として反射・出射される。
一方、液晶層に電圧印加された画素（ＯＮ画素）では、
入射した色光のまま反射電極に至り、反射されて、入射
時と同一の偏光軸のまま反射・出射される。反射電極に
印加された電圧に応じてＴＮ型液晶の液晶分子の配列角
度が変化するので、入射光に対する反射光の偏光軸の角
度は、画素のＦＥＴを介して反射電極に印加する電圧に
応じて可変される。
【００５０】また、ＳＨ型液晶を採用した場合には、液
晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦ
Ｆ画素）では、入射した色光のまま反射電極に至り、反
射されて、入射時と同一偏光軸のまま反射・出射され
る。一方、液晶層に電圧印加された画素（ＯＮ画素）で
は、入射した色光は液晶層にて楕円偏光され、反射電極
により反射され、液晶層を介して、入射光の偏光軸に対
して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏
光として反射・出射する。ＴＮ型液晶の場合と同様に、
反射電極に印加された電圧に応じてＴＮ型液晶の液晶分
子の配列角度が変化するので、入射光に対する反射光の
偏光軸の角度は、画素のＦＥＴを介して反射電極に印加
する電圧に応じて可変される。
晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦ
Ｆ画素）では、入射した色光のまま反射電極に至り、反
射されて、入射時と同一偏光軸のまま反射・出射され
る。一方、液晶層に電圧印加された画素（ＯＮ画素）で
は、入射した色光は液晶層にて楕円偏光され、反射電極
により反射され、液晶層を介して、入射光の偏光軸に対
して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏
光として反射・出射する。ＴＮ型液晶の場合と同様に、
反射電極に印加された電圧に応じてＴＮ型液晶の液晶分
子の配列角度が変化するので、入射光に対する反射光の
偏光軸の角度は、画素のＦＥＴを介して反射電極に印加
する電圧に応じて可変される。
【００５１】これらの液晶パネルの画素から反射された
色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビーム
スプリッタ７４０を透過せず、一方、Ｐ偏光成分は透過
する。この偏光ビームスプリッタ７４０を透過した光に
より画像が形成される。従って、投写される画像は、Ｔ
Ｎ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射
光が投写光学系７５０に至りＯＮ画素の反射光はレンズ
に至らないのでノーマリーホワイト表示となり、ＳＨ液
晶を用いた場合はＯＦＦ画素の反射光は投写光学系に至
らずＯＮ画素の反射光が投写光学系７５０に至るのでノ
ーマリーブラック表示となる。
色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビーム
スプリッタ７４０を透過せず、一方、Ｐ偏光成分は透過
する。この偏光ビームスプリッタ７４０を透過した光に
より画像が形成される。従って、投写される画像は、Ｔ
Ｎ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射
光が投写光学系７５０に至りＯＮ画素の反射光はレンズ
に至らないのでノーマリーホワイト表示となり、ＳＨ液
晶を用いた場合はＯＦＦ画素の反射光は投写光学系に至
らずＯＮ画素の反射光が投写光学系７５０に至るのでノ
ーマリーブラック表示となる。
【００５２】反射型液晶パネルは、ガラス基板にＴＦＴ
アレーを形成したアクティブマトリクス型液晶パネルに
比べ、半導体技術を利用して画素が形成されるので画素
数をより多く形成でき、且つパネルサイズも小さくでき
るので、高精細な画像を投射できると共に、プロジェク
タを小型化できる。
アレーを形成したアクティブマトリクス型液晶パネルに
比べ、半導体技術を利用して画素が形成されるので画素
数をより多く形成でき、且つパネルサイズも小さくでき
るので、高精細な画像を投射できると共に、プロジェク
タを小型化できる。
【００５３】図５にて説明したように、液晶パネルの周
辺回路部は遮光膜で覆われ、対向基板の対向する位置に
形成される共通電極と共に同じ電位（例えばＬＣ共通電
極電位。但し、ＬＣ共通電極電位としない場合には画素
部の共通電極と異なる電位となるので、この場合画素部
の共通電極とは分離された周辺対向電極となる。）が印
加されるので、両者間に介在する液晶にはほぼ０Ｖが印
加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ
型液晶の液晶パネルでは、ノーマリホワイト表示に合わ
せて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の
液晶パネルでは、ノーマリブラック表示に合わせて画像
領域の周辺が全て黒表示にできる。
辺回路部は遮光膜で覆われ、対向基板の対向する位置に
形成される共通電極と共に同じ電位（例えばＬＣ共通電
極電位。但し、ＬＣ共通電極電位としない場合には画素
部の共通電極と異なる電位となるので、この場合画素部
の共通電極とは分離された周辺対向電極となる。）が印
加されるので、両者間に介在する液晶にはほぼ０Ｖが印
加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ
型液晶の液晶パネルでは、ノーマリホワイト表示に合わ
せて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の
液晶パネルでは、ノーマリブラック表示に合わせて画像
領域の周辺が全て黒表示にできる。
【００５４】上記実施例に従うと、反射型液晶パネル７
４５Ｒ、７４５Ｇ、７４５Ｂの各画素電極に印加された
電圧が充分に保持されるとともに、画素電極の反射率が
非常に高いため鮮明な映像が得られる。
４５Ｒ、７４５Ｇ、７４５Ｂの各画素電極に印加された
電圧が充分に保持されるとともに、画素電極の反射率が
非常に高いため鮮明な映像が得られる。
【００５５】図８は、それぞれ本発明の反射型液晶パネ
ルを使った電子機器の例を示す外観図である。なお、こ
れらの電子機器では、偏光ビームスプリッタと共に用い
られるライトバルブとしてではなく、直視型の反射型液
晶パネルとして使用されるため、反射電極は完全な鏡面
である必要はなく、視野角を広げるためには、むしろ適
当な凸凹を付けた方が望ましいが、それ以外の構成要件
は、ライトバルブの場合と基本的に同じである。
ルを使った電子機器の例を示す外観図である。なお、こ
れらの電子機器では、偏光ビームスプリッタと共に用い
られるライトバルブとしてではなく、直視型の反射型液
晶パネルとして使用されるため、反射電極は完全な鏡面
である必要はなく、視野角を広げるためには、むしろ適
当な凸凹を付けた方が望ましいが、それ以外の構成要件
は、ライトバルブの場合と基本的に同じである。
【００５６】図８（ａ）は携帯電話を示す斜視図であ
る。１０００は携帯電話本体を示し、そのうちの１００
１は本発明の反射型液晶パネルを用いた液晶表示部であ
る。
る。１０００は携帯電話本体を示し、そのうちの１００
１は本発明の反射型液晶パネルを用いた液晶表示部であ
る。
【００５７】図８（ｂ）は、腕時計型電子機器を示す図
である。１１００は時計本体を示す斜視図である。１１
０１は本発明の反射型液晶パネルを用いた液晶表示部で
ある。この液晶パネルは、従来の時計表示部に比べて高
精細の画素を有するので、テレビ画像表示も可能とする
ことができ、腕時計型テレビを実現できる。
である。１１００は時計本体を示す斜視図である。１１
０１は本発明の反射型液晶パネルを用いた液晶表示部で
ある。この液晶パネルは、従来の時計表示部に比べて高
精細の画素を有するので、テレビ画像表示も可能とする
ことができ、腕時計型テレビを実現できる。
【００５８】図８（ｃ）は、ワープロ、パソコン等の携
帯型情報処理装置を示す図である。１２００は情報処理
装置を示し、１２０２はキーボード等の入力部、１２０
６は本発明の反射型液晶パネルを用いた表示部、１２０
４は情報処理装置本体を示す。各々の電子機器は電池に
より駆動される電子機器であるので、光源ランプを持た
ない反射型液晶パネルを使えば、電池寿命を延ばすこと
が出来る。また、本発明のように、周辺回路をパネル基
板に内蔵できるので、部品点数が大幅に減り、より軽量
化・小型化できる。
帯型情報処理装置を示す図である。１２００は情報処理
装置を示し、１２０２はキーボード等の入力部、１２０
６は本発明の反射型液晶パネルを用いた表示部、１２０
４は情報処理装置本体を示す。各々の電子機器は電池に
より駆動される電子機器であるので、光源ランプを持た
ない反射型液晶パネルを使えば、電池寿命を延ばすこと
が出来る。また、本発明のように、周辺回路をパネル基
板に内蔵できるので、部品点数が大幅に減り、より軽量
化・小型化できる。
【図１】本実施の形態による液晶パネルの画像領域の等
価回路図である。
価回路図である。
【図２】本実施の形態による反射型液晶パネルの反射電
極側基板の１画素領域の平面図。
極側基板の１画素領域の平面図。
【図３】図２のＸ−Ｘ’断面図。
【図４】（ａ）は、本実施の形態の反射電極側基板のガ
ードリング構造の平面図、（ｂ）は（ａ)のＸ−Ｘ’断
面図。
ードリング構造の平面図、（ｂ）は（ａ)のＸ−Ｘ’断
面図。
【図５】実施例の反射型液晶パネルの反射電極側基板の
レイアウト構成例を示す平面図。
レイアウト構成例を示す平面図。
【図６】実施例の液晶パネル用基板を適用した反射型液
晶パネルの一例を示す断面図。
晶パネルの一例を示す断面図。
【図７】実施例の反射型液晶パネルをライトバルブとし
て応用した投射型表示装置の概略構成図。
て応用した投射型表示装置の概略構成図。
【図８】実施例の反射型液晶パネルを用いた携帯電話
（ａ）、腕時計型テレビ（ｂ）、パーソナルコンピュー
タ（ｃ）の外観図。
（ａ）、腕時計型テレビ（ｂ）、パーソナルコンピュー
タ（ｃ）の外観図。
【図９】従来の半導体におけるガードリング構造を示す
断面図。
断面図。
１０１ 半導体基板 １０２ ウェル領域 １０３ フィールド酸化膜 １０４ 第１層間絶縁膜 １０８ 第２層間絶縁膜 １１０ 第３層間絶縁膜 １１１ 酸化膜 ３０１ 半導体基板 ３０２ ウェル領域 ３０３ フィールド酸化膜
Claims (9)
- 【請求項１】 基板上にマトリックス状に形成された反
射電極と、前記各反射電極に対応して形成されたスイッ
チング素子とを具備する液晶パネル用基板であって、 当該基板の周辺には導電層からなるガードリングが配置
されてなり、前記ガードリングは耐湿性絶縁膜によって
直接覆われていることを特徴とする液晶パネル用基板。 - 【請求項２】 基板上にマトリックス状に形成された反
射電極と、前記各反射電極に対応して形成されたトラン
ジスタとを具備する液晶パネル用基板であって、前記基
板の周辺領域にはガードリングが配置されてなり、 前記ガードリングの第１の導電層は、前記トランジスタ
のソース・ドレイン電極と同一材料により形成されてな
り、前記ガードリングの第２の導電層は、前記トランジ
スタ上に形成された遮光膜と同一材料により形成されて
なり、前記第１及び第２導電層からなるガードリング
は、耐湿性絶縁膜により、直接覆われていることを特徴
とする液晶パネル用基板。 - 【請求項３】 請求項２に記載の液晶パネル用基板であ
って、前記ガードリングは前記第１の導電層と前記第２
の導電層をビアホールを介して直接接続して形成するこ
とを特徴とする液晶パネル用基板。 - 【請求項４】 請求項２に記載の液晶パネル用基板であ
って、前記ガードリングは前記第１の導電層と前記第２
の導電層をビアホールに埋め込んだ接続プラグを介して
接続して形成することを特徴とする液晶パネル用基板。 - 【請求項５】 請求項１〜４記載の液晶パネル用基板で
あって、前記耐湿性絶縁膜は窒化シリコン膜であること
を特徴とする液晶パネル用基板。 - 【請求項６】 請求項１〜５記載の液晶パネル用基板
と、入射側の透明基板とが間隙を有して配置されるとと
もに、前記液晶パネル用基板と前記透明基板との間隙内
に液晶が挟持されて構成されることを特徴とする液晶パ
ネル。 - 【請求項７】 請求項６に記載の液晶パネルを用いたこ
とを特徴とする電子機器。 - 【請求項８】 基板上にマトリックス状に形成された反
射電極と、前記各反射電極に対応して形成されたトラン
ジスタと、前記基板の周辺領域に配置されたガードリン
グと端子と、前記端子と外部回路とを接続するＦＰＣと
を具備する液晶パネル用基板であって、 前記トランジスタのソース・ドレイン電極と同一材料に
より前記ガードリングの第１の導電層と前記端子の第１
の導電層とが形成されてなり、前記トランジスタ上に形
成された遮光膜と同一材料により前記ガードリングの第
２の導電層と前記端子の第２の導電層とが形成されてな
り、前記ガードリングの第１及び第２導電層は耐湿性絶
縁膜により覆われているとともに、前記端子部に接続さ
れるＦＰＣは前記耐湿性絶縁膜上に延設されてなること
を特徴とする液晶パネル用基板。 - 【請求項９】 基板上にマトリックス状に形成された反
射電極と、前記各反射電極に対応して形成されたトラン
ジスタと、前記基板の周辺にガードリングとを具備する
液晶パネル用基板の製造方法において、 前記トランジスタのソース・ドレイン領域及びゲート電
極上に第１層間絶縁膜を形成する工程と、 前記第１絶縁膜に形成したビアホールを介して、前記ソ
ース領域に接続するソース電極と、前記ドレイン領域に
接続するドレイン電極と、前記基板周辺領域で前記基板
に接するように前記ガードリングの第１の導電層とを同
一材料により形成する工程と、 前記ソース・ドレイン電極及び第１の導電層上に第２層
間絶縁膜を同一材料により形成する工程と、 前記第２層間絶縁膜に形成したビアホールを介して前記
ドレイン電極に接続される中継導電層と、前記反射電極
間の光漏れを防ぐ遮光層と、前記ガードリングの第１の
導電層に接続される第２の導電層とを同一材料により形
成する工程と、 前記中継導電層及び前記遮光層及び前記第２の導電層上
に前記遮光層及び第２の導電層に接するようにシリコン
窒化膜と、前記シリコン窒化膜上のシリコン酸化膜とか
らなる第３層間絶縁膜を形成する工程と、 前記第３層間絶縁膜に形成したビアホールを介して、前
記ドレイン電極に接続された前記中継導電層に接続する
ように反射電極を形成する工程とを有することを特徴と
する液晶パネル用基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7789999A JP3788093B2 (ja) | 1998-06-11 | 1999-03-23 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 |
| US09/323,484 US6313900B1 (en) | 1998-06-11 | 1999-06-01 | LCD with anti-moisture conductive guard ring |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16397298 | 1998-06-11 | ||
| JP10-163972 | 1998-06-11 | ||
| JP7789999A JP3788093B2 (ja) | 1998-06-11 | 1999-03-23 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000066241A true JP2000066241A (ja) | 2000-03-03 |
| JP2000066241A5 JP2000066241A5 (ja) | 2004-09-24 |
| JP3788093B2 JP3788093B2 (ja) | 2006-06-21 |
Family
ID=26418948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7789999A Expired - Fee Related JP3788093B2 (ja) | 1998-06-11 | 1999-03-23 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6313900B1 (ja) |
| JP (1) | JP3788093B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495562B1 (ko) * | 2001-10-04 | 2005-06-16 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 그 제조 방법 및 전자 기기 |
| KR100757395B1 (ko) * | 2001-03-09 | 2007-09-11 | 후지쯔 가부시끼가이샤 | 반도체 집적회로 장치와 그 제조방법 |
| JP2010212325A (ja) * | 2009-03-09 | 2010-09-24 | Seiko Epson Corp | 配線基板の接続方法 |
| JP2014160762A (ja) * | 2013-02-20 | 2014-09-04 | Seiko Epson Corp | 半導体装置及び電子機器 |
| JP2014236209A (ja) * | 2013-06-05 | 2014-12-15 | キヤノン株式会社 | 電気デバイス、その製造方法及び放射線検査装置 |
| JP2014235958A (ja) * | 2013-06-05 | 2014-12-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、電子機器 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7091942B2 (en) * | 2000-01-31 | 2006-08-15 | Seiko Epson Corporation | Electrooptic device and driving method thereof |
| US6509616B2 (en) | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP3933497B2 (ja) * | 2002-03-01 | 2007-06-20 | シャープ株式会社 | 表示装置の製造方法 |
| JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7021124B2 (en) * | 2004-08-27 | 2006-04-04 | International Business Machines Corporation | Method and apparatus for detecting leaks in a fluid cooling system |
| US7893459B2 (en) * | 2007-04-10 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures with reduced moisture-induced reliability degradation |
| JP5535490B2 (ja) * | 2009-01-30 | 2014-07-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| CN102540524B (zh) * | 2010-12-30 | 2015-10-07 | 北京京东方光电科技有限公司 | 防止静电击穿的方法、阵列基板的制造方法和显示背板 |
| CN110383160B (zh) * | 2017-03-06 | 2022-04-01 | 夏普株式会社 | 液晶显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5373377A (en) * | 1992-02-21 | 1994-12-13 | Kabushiki Kaisha Toshiba | Liquid crystal device with shorting ring and transistors for electrostatic discharge protection |
| US5841490A (en) * | 1994-10-31 | 1998-11-24 | Kyocera Corporation | Liquid crystal display device and its fabricating method |
-
1999
- 1999-03-23 JP JP7789999A patent/JP3788093B2/ja not_active Expired - Fee Related
- 1999-06-01 US US09/323,484 patent/US6313900B1/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757395B1 (ko) * | 2001-03-09 | 2007-09-11 | 후지쯔 가부시끼가이샤 | 반도체 집적회로 장치와 그 제조방법 |
| KR100495562B1 (ko) * | 2001-10-04 | 2005-06-16 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 그 제조 방법 및 전자 기기 |
| US7202927B2 (en) | 2001-10-04 | 2007-04-10 | Seiko Epson Corporation | Electrooptic device comprising a silicon nitride film formed directly on the data lines and not existent on a side face of contact holes |
| JP2010212325A (ja) * | 2009-03-09 | 2010-09-24 | Seiko Epson Corp | 配線基板の接続方法 |
| JP2014160762A (ja) * | 2013-02-20 | 2014-09-04 | Seiko Epson Corp | 半導体装置及び電子機器 |
| US9401335B2 (en) | 2013-02-20 | 2016-07-26 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
| JP2014236209A (ja) * | 2013-06-05 | 2014-12-15 | キヤノン株式会社 | 電気デバイス、その製造方法及び放射線検査装置 |
| JP2014235958A (ja) * | 2013-06-05 | 2014-12-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、電子機器 |
| US9177922B2 (en) | 2013-06-05 | 2015-11-03 | Canon Kabushiki Kaisha | Electric device, method for manufacturing the same, and radiation inspection apparatus |
| US9831463B2 (en) | 2013-06-05 | 2017-11-28 | Seiko Epson Corporation | Electro-optic apparatus, method of manufacturing electro-optic apparatus, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3788093B2 (ja) | 2006-06-21 |
| US6313900B1 (en) | 2001-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4858536B2 (ja) | 液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| US8634045B2 (en) | Liquid crystal panel substrate with light-shielding film in a pixel region, liquid crystal panel, and electronic equipment and projection type display device both using the same to reduce light leakage | |
| JP3661669B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
| JP3788093B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
| JP3541650B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP2002006321A (ja) | 液晶装置、投射型表示装置及び電子機器 | |
| JP3812068B2 (ja) | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 | |
| JPH10325949A (ja) | 液晶パネル用基板及びその製造方法、並びに液晶パネル及びそれを用いた電子機器 | |
| JP3803436B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JP2000194015A (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 | |
| JP3690405B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP2004206134A (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP4222311B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP4222312B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP4222326B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP3654295B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器 | |
| JP3680851B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JP4270157B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP3632698B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP2002006320A (ja) | 液晶装置、投射型表示装置及び電子機器 | |
| JP2004004887A (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |