JP2014160762A - 半導体装置及び電子機器 - Google Patents

Abstract

【課題】半導体装置のガードリングと配線基板との短絡の発生を防止する。
【解決手段】ＦＰＣ基板７に接続される半導体装置１であって、半導体基板１５０と、半導体基板１５０に設けられた画素回路１１０と、ＦＰＣ基板７が備える導電パターン７２に接続され、導電性の材料からなる接続端子４０と、半導体基板１５０を平面視したときに、画素回路１１０及び接続端子４０が設けられる回路形成領域Ｒ１と、半導体基板１５０の外縁と、の間の領域である周辺領域Ｒ２に設けられ、導電性の材料からなるガードリングＧＲと、を備え、ガードリングＧＲは、複数の配線層を備え、半導体基板１５０を平面視したときに周辺領域Ｒ２のうちＦＰＣ基板７と重なる接続領域Ｒ２１において、ガードリングＧＲが備える半導体基板１５０から最も離れた配線層は、接続端子４０が設けられる配線層よりも、半導体基板１５０の配線層である、ことを特徴とする半導体装置１。
【選択図】図５

Description

本発明は、半導体装置及び電子機器に関する。

有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子等の発光素子を用いた発光装置や、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサー等の半導体装置の製造工程では、まず、複数の半導体装置に対応する回路が大型基板上において形成され、その後、当該大型基板から各々の半導体装置が切り出されることが通常である。
そして、この大型基板から各々の半導体装置を切り出すスクライブ工程において生じる機械的な影響や静電気の影響が、基板上に形成された回路に及ぶことを防止するために、当該切り出しにおける切断面（スクライブライン）に沿って、金属材料からなるガードリングが設けられる（例えば特許文献１参照）。

特開２０００−０６６２４１号公報

ところで、半導体装置には、フレキシブル配線基板が接続される。より具体的には、フレキシブル配線基板の導電パターンを、半導体装置の表面保護層に設けられた開口部を介して半導体装置の接続端子に接続させることで、半導体装置とフレキシブル配線基板とが接続される。
しかし、このような構成においては、フレキシブル配線基板の導電パターンに含まれる導電粒子が、表面保護層を突き破りガードリングに接続することがあり、その結果、フレキシブル配線基板の導電パターンと、ガードリングとが短絡することがあった。

本発明は上述した事情に鑑みてなされたものであり、その目的の一つは、フレキシブル配線基板の導電パターン及びガードリングの短絡の発生を防止することである。

上記目的を達成するために本発明に係る半導体装置は、配線基板に接続される半導体装置であって、半導体基板と、前記半導体基板に設けられた回路と、前記配線基板が備える導電パターンに接続され、導電性の材料からなる接続端子と、前記半導体基板を平面視したときに、前記回路及び前記接続端子が設けられる回路形成領域と、前記半導体基板の外縁と、の間の領域である周辺領域に設けられ、導電性の材料からなるガードリングと、を備え、前記ガードリングは、複数の配線層を備え、前記半導体基板を平面視したときに前記周辺領域のうち前記配線基板と重なる接続領域において、前記ガードリングが備える前記半導体基板から最も離れた配線層は、前記接続端子が設けられる配線層よりも、前記半導体基板側の配線層である、ことを特徴とする。
この発明によれば、半導体装置と配線基板とが接続された状態において、ガードリングが設けられる配線層と配線基板との距離を、接続端子が設けられる配線層と配線基板との距離に比べて大きくすることができる。従って、ガードリングと、配線基板の導電パターンとの間で短絡が生じることを防止することができる。

また、上述した半導体装置において、前記半導体基板に所定の電位を供給する給電部を備え、前記ガードリングは、前記半導体基板に接続されている、ことを特徴とすることが好ましい。
この態様によれば、ガードリングには、半導体基板を介して、給電部から所定の電位が給電される。そのため、ガードリングの電位を所定の電位に安定的に保つことが可能となる。その結果、ガードリングを、半導体装置の外部からの電気的なノイズが半導体装置の内部に伝播することを防止するためのシールドとして機能させることが可能となる。

また、上述した半導体装置において、前記半導体基板は、前記回路形成領域の少なくとも一部、及び、前記周辺領域の少なくとも一部からなる領域に設けられた不純物注入層を備え、前記ガードリングは、前記半導体基板の、前記不純物注入層に接続されている、ことを特徴とすることが好ましい。

また、上述した半導体装置において、前記半導体基板は、前記回路形成領域の少なくとも一部、及び、前記周辺領域の少なくとも一部からなる領域に設けられた不純物注入層と、前記回路形成領域のうち、前記不純物注入層が設けられる領域の一部の領域に設けられた第１不純物拡散層と、前記周辺領域のうち、前記不純物注入層が設けられる領域の一部の領域に設けられた第２不純物拡散層と、を備え、前記給電部は、前記第１不純物拡散層に接続され、前記ガードリングは、前記第２不純物拡散層に接続されている、ことを特徴とすることが好ましい。
また、上述した半導体装置において、前記周辺領域のうち、前記接続領域を除く領域の一部または全部の領域において、前記ガードリングが備える前記半導体基板から最も離れた配線層は、前記接続端子が設けられる配線層と同層に設けられている、ことを特徴とすることが好ましい。この態様によれば、ガードリングが、接続領域以外において、接続端子が設けられる配線層と同層まで設けられるため、ガードリングと配線基板の導電パターンとの間の短絡が発生の防止と、外部からの水分や電気的ノイズ等の侵入の防止との両立を図ることが可能となる。

また、本発明に係る半導体装置は、配線基板に接続される半導体装置であって、基板と、前記基板に設けられた回路と、所定の電位が供給される給電部と、前記配線基板が備える導電パターンに接続され、導電性の材料よりなる接続端子と、前記基板を平面視したときに、前記回路、前記給電部、及び、前記接続端子が設けられる回路形成領域と、前記基板の外縁と、の間の領域である周辺領域に設けられ、導電性の材料よりなるガードリングと、を備え、前記ガードリングは、複数の配線層を備え、前記給電部から前記所定の電位が供給され、前記基板を平面視したときに、前記周辺領域のうち前記配線基板と重なる接続領域において、前記ガードリングが備える前記基板から最も離れた配線層は、前記接続端子が設けられる配線層よりも、前記基板側の配線層である、ことを特徴とする。
この発明によれば、半導体装置と配線基板とが接続された状態において、ガードリングが設けられる配線層と配線基板との距離を、接続端子が設けられる配線層と配線基板との距離に比べて大きくすることができる。従って、ガードリングと、配線基板の導電パターンとの間で短絡が生じることを防止することができる。
また、ガードリングには、給電部から所定の電位が給電される。そのため、ガードリングの電位を所定の電位に安定的に保つことが可能となる。その結果、ガードリングを、半導体装置の外部からの電気的なノイズが半導体装置の内部に伝播することを防止するためのシールドとして機能させることが可能となる。
なお、この発明において、半導体装置とは、半導体基板に設けられたトランジスター、絶縁基板に設けられた薄膜トランジスター等の半導体素子を少なくとも含むものであればよい。

また、上述した半導体装置において、前記ガードリングは、前記基板に接続されている、ことを特徴とすることが好ましい。

また、上述した半導体装置において、前記周辺領域のうち、前記接続領域を除く領域の一部または全部の領域において、前記ガードリングが備える前記基板から最も離れた配線層は、前記接続端子が設けられる配線層と同層に設けられている、ことを特徴とすることが好ましい。
この態様によれば、ガードリングが、接続領域以外において、接続端子が設けられる配線層と同層まで設けられるため、ガードリングと配線基板の導電パターンとの間の短絡が発生の防止と、外部からの水分や電気的ノイズ等の侵入の防止との両立を図ることが可能となる。

また、上述した半導体装置において、前記ガードリングは、当該ガードリングが備える複数の配線層を互いに電気的に接続するコンタクトプラグを備える、ことを特徴とすることが好ましい。

また、上述した半導体装置において、前記回路は、画像を表示するための画素回路、または、画像を撮像するためのセンサー回路を含む、ことを特徴とすることが好ましい。

なお、本発明は、半導体装置のほか、当該半導体装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置や、ＣＭＯＳイメージセンサー、ＣＣＤイメージセンサー等の画像を撮像するためのセンサー等が挙げられる。

第１実施形態に係る半導体装置の構成を示す斜視図である。 同半導体装置の構成を示すブロック図である。 同半導体装置の概略を表す平面図である。 同半導体装置の半導体基板を説明するための説明図である。 同半導体装置の構成を示す部分断面図である。 同半導体装置の構成を示す部分断面図である。 対比例に係る半導体装置の構成を示す部分断面図である。 第１実施形態に係る半導体装置の構成を示す部分断面図である。 第２実施形態に係る半導体装置の半導体基板を説明するための説明図である。 同半導体装置の構成を示す部分断面図である。 第３実施形態に係る半導体装置の半導体基板を説明するための説明図である。 同半導体装置の構成を示す部分断面図である。 変形例１に係る半導体装置の概略を表す平面図である。 変形例２に係る半導体装置の構成を示す部分断面図である。 変形例３に係る半導体装置の構成を示す部分断面図である。 電子機器（ＨＭＤ）の斜視図である。 ＨＭＤの光学構成を示す図である。 電子機器（パーソナルコンピュータ）の斜視図である。 電子機器（携帯電話機）の斜視図である。

以下、本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法及び縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

＜Ａ．第１実施形態＞
図１は、本発明の実施形態に係る半導体装置１と、当該半導体装置１に接続されるＦＰＣ（Flexible Printed Circuits）基板７（「配線基板」の一例）と、を示す斜視図である。
半導体装置１は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。
本実施形態において、半導体装置１が備える複数の画素回路及び駆動回路は、半導体基板に形成され、画素回路には、発光素子の一例であるＯＬＥＤが用いられる。半導体装置１は、例えば、表示部で開口する枠状のケース６に収納されるとともに、ＦＰＣ基板７の一端が接続される。なお、本実施形態では、半導体基板に画素回路等が形成された半導体装置１を例示して説明するが、本明細書における半導体装置は、半導体基板に設けられたトランジスター、絶縁基板に設けられた薄膜トランジスター等、半導体素子を少なくとも含むものであればよい。
ＦＰＣ基板７には、半導体チップの制御回路７７が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の接続端子７８が設けられて、図示省略された上位回路に接続される。また、ＦＰＣ基板７には、複数の導電パターン（図１では、図示省略）がパターニングされている。
制御回路７７には、上位回路よりデジタルの画像データが同期信号に同期して供給される。ここで、画像データとは、半導体装置１で表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。制御回路７７は、同期信号に基づいて各種制御信号を生成し、これを半導体装置１に対して供給するとともに、画像データに基づいてアナログの画像信号を生成し、これを半導体装置１に対して供給する。

図２は、実施形態に係る半導体装置１の構成を示すブロック図である。
図２に示すように、半導体装置１は、表示部１０において、表示すべき画像の画素に対応した複数の画素回路１１０がマトリクス状に配列されている。具体的には、表示部１０において、Ｍ行の走査線１２が図において横方向（Ｘ方向）に延在して設けられ、また、Ｎ列のデータ線１４が図において縦方向（Ｙ方向）に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、Ｍ行の走査線１２とＮ列のデータ線１４との交差部に対応して画素回路１１０が設けられている。ここで、Ｍ、Ｎは、いずれも自然数である。画素回路１１０は、１または複数のトランジスターと、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子と、保持容量とを備える。
なお、本実施形態において、画素回路１１０が備える１または複数のトランジスターは、Ｎチャネル型のトランジスターでもよいし、Ｐチャネル型のトランジスターでもよし、Ｎチャネル型のトランジスター及びＰチャネル型のトランジスターの双方を備えるものであってもよい。また、本実施形態において、画素回路１１０に備えられるトランジスターは、半導体基板にアクティブ層を有するＭＯＳ型トランジスターであってもよいし、薄膜トランジスターであってもよいし、電界効果トランジスターであってもよい。

図２に示すように、半導体装置１は、画素回路１１０を駆動する駆動回路３０を備える。駆動回路３０は、走査線駆動回路３１と、データ線駆動回路３２とを備える。
走査線駆動回路３１は、制御回路７７より供給される制御信号に基づいて、第１行〜第Ｍ行の走査線１２を行単位で順次に走査（選択）する手段である。具体的には、走査線駆動回路３１は、１フレームの期間Ｆにおいて、第１行〜第Ｍ行の走査線１２のそれぞれに対して出力する走査信号Ｇｗ［１］〜Ｇｗ［Ｍ］を、水平走査期間Ｈ毎に順番に所定の選択電位に設定することで、走査線１２を行単位で順次に選択する。
データ線駆動回路３２は、制御回路７７より供給される画像信号及び制御信号に基づいて、各画素回路１１０に対応する画素が表示すべき階調を規定するデータ電圧Ｖｄ［１］〜Ｖｄ［Ｎ］を生成するとともに、水平走査期間Ｈ毎にＮ列のデータ線１４に対して出力する。
なお、図２では図示省略するが、半導体装置１には、画素回路１１０において電源の高位側となる電位ＶＤＤが給電される給電線と、電源の低位側となる電位ＶＳＳ（「所定の電位」の一例）が給電される給電線と、が設けられている。電源の低位側となる電位ＶＳＳが給電される給電線は、発光素子の陰極に接続され、画素回路１１０において電源の高位側となる電位ＶＤＤが給電される給電線は、画素回路１１０が備える１または複数のトランジスターを介して発光素子の陽極に接続されてもよい。

また、図２に示すように、半導体装置１には、ＦＰＣ基板７が備える複数の導電パターンと対応するように、複数の接続端子４０が設けられている。そして、複数の導電パターンのうち１つの導電パターンが複数の接続端子４０のうち１の接続端子に対応するように設けられている。
複数の接続端子４０のそれぞれは、アルミニウム等の金属で形成され、駆動回路３０に電気的に接続されている。具体的には、複数の接続端子４０のうちの一部は、走査線駆動回路３１に電気的に接続されるとともに、複数の接続端子４０のうちの残りの接続端子４０は、データ線駆動回路３２に電気的に接続されている。
なお、本実施形態では、接続端子４０は、アルミニウム等の金属で形成されるが、ＩＴＯ（Indium Tin Oxide）やその他の導電性材料で形成されるものであってもよい。

次に、半導体装置１の構造について、図３乃至図６を参照しつつ説明する。
図３は、半導体装置１が有する半導体基板１５０の有する面うち、画素回路１１０や、駆動回路３０等が形成される面（以下、「主面」と称することがある）に垂直な方向から見たときの、半導体装置１の概略的な構造を表す平面図である。なお、この図では、説明の便宜上、半導体装置１の他に、半導体装置１に接続されるＦＰＣ基板７についても記載している。
なお、以下では、半導体基板１５０のうち、画素回路１１０等が形成される主面に垂直な方向から半導体装置１を見ることを、単に「平面視」と称することがある。

図３に示すように、半導体装置１は、半導体基板１５０に形成された、表示部１０（すなわち、画素回路１１０、走査線１２、及び、データ線１４）、駆動回路３０（すなわち、走査線駆動回路３１、及び、データ線駆動回路３２）、並びに、複数の接続端子４０を備える。
以下では、平面視したときに、表示部１０及び駆動回路３０が形成される領域を、内部回路形成領域Ｒ１１と称する。また、平面視したときに、複数の接続端子４０が形成される領域を、接続端子形成領域Ｒ１２と称する。また、内部回路形成領域Ｒ１１及び接続端子形成領域Ｒ１２を含む領域を、回路形成領域Ｒ１と称する。つまり、表示部１０、駆動回路３０、及び、複数の接続端子４０は、平面視したときに、回路形成領域Ｒ１に形成される。

また、図３に示すように、半導体装置１は、アルミニウム等の金属により形成されたガードリングＧＲを備える。
ガードリングＧＲは、回路形成領域Ｒ１と半導体基板１５０の外縁との間の領域である、周辺領域Ｒ２において、平面視したときに、回路形成領域Ｒ１に形成される表示部１０、駆動回路３０、及び、接続端子４０取り囲むように設けられている。
なお、この図では、回路形成領域Ｒ１及び周辺領域Ｒ２の間、並びに、半導体基板１５０の外縁及び周辺領域Ｒ２の間には、所定の間隔があけられているが、回路形成領域Ｒ１及び周辺領域Ｒ２、並びに、半導体基板１５０の外縁及び周辺領域Ｒ２は、間隔をあけずに、互いに互いに接するように設けられるものであってもよい。つまり、周辺領域Ｒ２は、平面視したときに、回路形成領域Ｒ１と、半導体基板１５０の外縁との間の領域の全部であってもよい。換言すれば、ガードリングＧＲは、平面視したときに、回路形成領域Ｒ１と、半導体基板１５０の外縁との間に、回路形成領域Ｒ１を取り囲むように設けられていればよい。
なお、本実施形態において、ガードリングＧＲは、第１部分ＧＲ１と、第２部分ＧＲ２とにより構成されている。これら、ガードリングの第１部分ＧＲ１及び第２部分ＧＲ２についての詳細は、後述する。
また、本実施形態では、ガードリングＧＲと接続端子４０を同一の材料で形成するが、これらを異なる材料で形成しても良い。例えば、接続端子４０をＩＴＯにより形成し、ガードリングＧＲをアルミニウムにより形成してもよい。また、ガードリングＧＲは、金属以外の導電性材料により形成されるものであってもよい。

図３に示すように、半導体装置１は、電位ＶＳＳが給電される給電線と、半導体基板１５０とを接続する、導電性の材料からなる給電部５０を備える。給電部５０は、回路形成領域Ｒ１に設けられている。

上述のとおり、半導体装置１には、ＦＰＣ基板７が接続されている。図３に示すように、ＦＰＣ基板７は、基板７１にパターニングされた複数の導電パターン７２を備えている。複数の導電パターン７２は、複数の接続端子４０と対応するように形成されており、複数の導電パターン７２のうち１つの導電パターン７２が複数の接続端子４０のうち１の接続端子４０に接続する。尚、複数の導電パターン７２は、複数の接続端子４０よりも多く形成されていてもよい。逆に、尚、複数の接続端子４０は、複数の導電パターン７２よりも多く形成されていてもよい。換言すれば、導電パターン７２に接続されない接続端子４０、又は接続端子４０に接続されない導電パターン７２を有していてもよい。複数の導電パターン７２のうち少なくとも一部が複数の接続端子４０の何れかと接続される構成あればよい。

なお、以下では、周辺領域Ｒ２のうち、平面視してＦＰＣ基板７と重なる領域を、接続領域Ｒ２１と称する。
また、詳細は後述するが、本実施形態では、図３に示すように、ガードリングの第１部分ＧＲ１は、接続領域Ｒ２１（すなわち、平面視してＦＰＣ基板７と重なる領域）に設けられ、ガードリングの第２部分ＧＲ２は、周辺領域Ｒ２のうち接続領域Ｒ２１以外の領域に設けられている。

次に、図４乃至図６を参照しつつ、半導体基板１５０について説明する。
図４は、半導体基板１５０の主面を表す説明図である。図５は、図３（及び、図４）におけるＥ−ｅ線で半導体装置１及びＦＰＣ基板７を破断した部分断面図である。図６は、図３（及び、図４）におけるＦ−ｆ線で半導体装置１を破断した部分断面図である。

本実施形態では、半導体基板１５０としてＰ型半導体基板を用いる。
図４及び図５に示すように、半導体基板１５０は、Ｐ型半導体層１５１と、Ｐ型半導体層１５１にＰ型の不純物を注入することで形成されたＰウェルＰｗ（「不純物注入層」の一例）と、Ｐ型半導体層１５１にＮ型の不純物を注入することで形成されたＮウェルＮｗと、を備える。
ＰウェルＰｗ及びＮウェルＮｗは、Ｐ型半導体層１５１に対して表面側からイオンを打ち込むことで、半導体基板１５０の表面側に、回路形成領域Ｒ１を覆うように形成されている。ＮウェルＮｗは、内部回路形成領域Ｒ１１の一部に設けられ、ＰウェルＰｗは、回路形成領域Ｒ１のうち、ＮウェルＮｗが設けられる領域以外の領域を覆うように設けられている。

また、図４乃至図６に示すように、半導体基板１５０は、回路形成領域Ｒ１において、ＰウェルＰｗまたはＮウェルＮｗに対してＰ型の不純物を注入して形成された、１または複数のＰ型不純物拡散層Ｐｐ（Ｐ＋）を備える。
図４及び図６に示すように、１または複数のＰ型不純物拡散層Ｐｐには、ＰウェルＰｗに形成され、給電部５０と接続する第１のＰ型不純物拡散層Ｐｐ１（「第１不純物拡散層」の一例）が含まれる。

このように、本実施形態では、回路形成領域Ｒ１において、半導体基板１５０の主面は、ＮウェルＮｗ、ＰウェルＰｗ、または、Ｐ型不純物拡散層Ｐｐで覆われることになる。一方で、周辺領域Ｒ２において、半導体基板１５０の主面は、Ｐ型半導体層１５１で覆われることになる。

なお、本実施形態では、半導体基板１５０としてＰ型半導体基板を用いるが、Ｎ型半導体基板を用いるものであってもよい。この場合、本明細書の説明において登場する、ＰウェルＰｗ、ＮウェルＮｗ、及び、Ｐ型不純物拡散層Ｐｐを、それぞれ、ＮウェルＮｗ、ＰウェルＰｗ、及び、Ｎ型不純物拡散層と読み替えればよい。

次に、図５及び図６を参照しつつ、半導体装置１の構造の概要を説明する。
以下では、図５及び図６に示すように、半導体基板１５０から見て、半導体基板１５０の主面に形成された画素回路１１０やガードリングＧＲ等が設けられる方向を、「表面側」と称し、その逆の方向を「裏面側」と称することがある。
なお、図５において示される内部回路形成領域Ｒ１１に配置された各種構成要素は、画素回路１１０または駆動回路３０の一例に過ぎず、本発明に係る半導体装置１は、この図の内部回路形成領域Ｒ１１に示されるような構成に限定されるものではない。

図５に示すように、半導体基板１５０の表面側には、非導電性材料で形成されたゲート絶縁層Ｚ０が設けられている。また、ゲート絶縁層Ｚ０の表面側には、アルミニウム等の金属またはその他の導電性材料で形成されたゲート配線層Ｄ０が設けられている。
図５に示す例では、内部回路形成領域Ｒ１１において、２つのＰ型不純物拡散層Ｐｐをソース及びドレインとし、ゲート配線層Ｄ０をゲートとする、Ｐチャネル型のトランジスターＴｒが形成されている。

半導体装置１は、半導体基板１５０及びゲート配線層Ｄ０の表面側に、アルミニウム等の金属またはその他の導電性材料からなる５層の配線層が設けられている。具体的には、半導体装置１は、裏面側から表面側にかけて順番に、第１配線層Ｄ１、第２配線層Ｄ２、第３配線層Ｄ３、第４配線層Ｄ４、及び、第５配線層Ｄ５の、５層の配線層を備える。
なお、配線層とは、同一の層に設けられる１または複数の導電性の端子または配線の総称である。例えば、図５において、配線Ｄａ１は第１配線層Ｄ１に含まれ、配線Ｄａ４及び配線Ｄｂ４は第４配線層Ｄ４に含まれ、接続端子４０は第５配線層Ｄ５に含まれる。

半導体装置１は、第５配線層Ｄ５の表面側に、非導電性の材料からなる表面保護層Ｚｕを備える。
また、互いに隣り合う２つの配線層の間、配線層と表面保護層Ｚｕの間、及び、配線層と半導体基板１５０の間には、非導電性の材料からなる層間絶縁層が設けられている。具体的には、半導体装置１は、裏面側から表面側にかけて順番に、第１層間絶縁層Ｚ１、第２層間絶縁層Ｚ２、第３層間絶縁層Ｚ３、第４層間絶縁層Ｚ４、第５層間絶縁層Ｚ５、及び、第６層間絶縁層Ｚ６の、６層の層間絶縁層を備える。

互いに隣り合う２層の配線層は、層間絶縁層を貫通するコンタクトプラグＣにより接続されている。ここで、コンタクトプラグＣとは、層間絶縁層を開孔するコンタクトホールに設けられ、当該層間絶縁層の表面側の配線層と、裏面側の配線層とを電気的に接続する、アルミニウム等の金属またはその他の導電性材料からなる接続部材である。
なお、本実施形態において、層間絶縁層の表面側の配線層と、当該層間絶縁層の裏面側の配線層とは、コンタクトプラグＣを介して電気的に接続されているが、当該層間絶縁層の表面側の配線層の一部をコンタクトホールに埋設し、表面側の配線層と裏面側の配線層とを直接接続することで、両配線層を電気的に接続してもよい。すなわち、層間絶縁層の両側の配線層を接続する接続部材は、当該接続部材が貫通する層間絶縁層の表面側の配線層と同一の工程で設けられるものであってもよい。

次に、図３、図５、及び、図６を参照しつつ、ガードリングＧＲの構造について説明する。
上述のとおり、半導体装置１の周辺領域Ｒ２には、回路形成領域Ｒ１を取り囲むようにガードリングＧＲが設けられている。また、ガードリングＧＲは、第１部分ＧＲ１と、第２部分ＧＲ２とから構成されている。
図５に示すように、周辺領域Ｒ２のうち接続領域Ｒ２１に設けられる、ガードリングの第１部分ＧＲ１は、第１配線層Ｄ１である配線Ｄａ１、第２配線層Ｄ２である配線Ｄａ２、第３配線層Ｄ３である配線Ｄａ３、及び、第４配線層Ｄ４である配線Ｄａ４と、配線Ｄａ１及び配線Ｄａ２を接続するコンタクトプラグＣａ２、配線Ｄａ２及び配線Ｄａ３を接続するコンタクトプラグＣａ３、並びに、配線Ｄａ３及び配線Ｄａ４を接続するコンタクトプラグＣａ４と、を備える。また、ガードリングの第１部分ＧＲ１は、半導体基板１５０のＰ型半導体層１５１及び配線Ｄａ１を接続するコンタクトプラグＣａ１を備える。
また、図６に示すように、周辺領域Ｒ２のうち接続領域Ｒ２１以外の領域に設けられる、ガードリングの第２部分ＧＲ２は、導電層（端子）として、配線Ｄａ１、配線Ｄａ２、配線Ｄａ３、及び、配線Ｄａ４に加え、第５配線層Ｄ５である配線Ｄａ５を備える。また、ガードリングの第２部分ＧＲ２は、コンタクトプラグＣａ１、コンタクトプラグＣａ２、コンタクトプラグＣａ３、及び、コンタクトプラグＣａ４に加え、配線Ｄａ４及び配線Ｄａ５を接続するコンタクトプラグＣａ５、を備える。

なお、コンタクトプラグＣａ１〜Ｃａ４の各々は、平面視して、回路形成領域Ｒ１を取り囲むように延在する。また、コンタクトプラグＣａ５は、平面視して、ガードリングの第２部分ＧＲ２の一方の端部から他方の端部にかけて延在する。

また、本実施形態では、ガードリングＧＲ（ガードリングの第１部分ＧＲ１及びガードリングの第２部分ＧＲ２）の配線Ｄａ１〜配線Ｄａ４は、平面視したときに互いに重なるように同一の位置に配置されているが、本発明はこのような形態に限定されるものではなく、平面視したときに互いに異なる位置に配置されるものであってもよい。例えば、平面視したときに、配線Ｄａ２は配線Ｄａ１の一部と重なり、配線Ｄａ３は配線Ｄａ２の一部と重なり、配線Ｄａ４は配線Ｄａ３の一部と重なるものであればよい。この場合、例えば、コンタクトプラグＣａ２は、平面視して、配線Ｄａ２及び配線Ｄａ１が重なっている領域に設けられるものであればよい。同様に、配線Ｄａ５は、配線Ｄａ１〜Ｄａ４と同一に位置に配置されるものであってもよいし、配線Ｄａ１乃至Ｄａ４と異なる位置に設けられるものであってもよい。

次に、図５を参照しつつ、接続端子４０について説明する。
図５に示すように、接続端子４０は、第５配線層Ｄ５に設けられる。接続端子４０は、第５層間絶縁層Ｚ５を貫通するコンタクトプラグＣｂ５により、第４配線層Ｄ４の配線Ｄｂ４に電気的に接続されている。つまり、接続端子４０は、コンタクトプラグＣｂ５及び配線Ｄｂ４を介して、内部回路形成領域Ｒ１１に配置される駆動回路３０等に電気的に接続されている。

また、表面保護層Ｚｕ及び第６層間絶縁層Ｚ６には、平面視して接続端子４０と重なる位置に、開口部Ｚｕｋが設けられている。そのため、ＦＰＣ基板７が半導体装置１に接続されると、ＦＰＣ基板７の基板７１に設けられた導電パターン７２の一部が、開口部Ｚｕｋに入り込み、接続端子４０に接続する。
より詳細には、導電パターン７２は、図５に示すように、導電性の材料で形成された配線層７３と、樹脂層７４と、導電性の材料で形成され樹脂層７４の中に設けられた複数の導電粒子７５を備える。そして、ＦＰＣ基板７が半導体装置１に接続されると、導電粒子７５及び樹脂層７４が、接続端子４０と接続する。その結果、接続端子４０及び配線層７３が電気的に接続される。

上述したように、基板７１には、接続端子４０と対応するように複数の導電パターン７２（複数の配線層７３）がパターニングされている。複数の配線層７３の各々には、制御回路７７から、各種制御信号または画像信号が出力される。そして、半導体装置１及びＦＰＣ基板７が接続されると、各導電パターン７２は、当該導電パターン７２に対応する接続端子４０と接続する。
そのため、回路形成領域Ｒ１に設けられる駆動回路３０は、導電粒子７５、接続端子４０、コンタクトプラグＣｂ５、及び、第４配線層Ｄ４のうち配線Ｄｂ４を介して、ＦＰＣ基板７が備える配線層７３と電気的に接続される。これにより、駆動回路３０には、制御回路７７が出力する各種制御信号及び画像信号が供給されることになる。

次に、図３、図４、及び、図６を参照しつつ、給電部５０の構造について説明する。
図３及び図６に示すように、半導体装置１には、回路形成領域Ｒ１に、給電部５０が設けられている。また、図４及び図６に示すように、半導体装置１の半導体基板１５０には、回路形成領域Ｒ１において、第１のＰ型不純物拡散層Ｐｐ１が設けられている。
図６に示すように、給電部５０は、第１配線層Ｄ１〜第５配線層Ｄ５にそれぞれ設けられる配線Ｄｃ１〜Ｄｃ５と、これらの端子間を電気的に接続する、コンタクトプラグＣｃ２〜Ｃｃ５と、を備える。また、給電部５０は、配線Ｄｃ１と、第１のＰ型不純物拡散層Ｐｐ１と、を電気的に接続する、コンタクトプラグＣｃ１を備える。

給電部５０の配線Ｄｃ５には、電位ＶＳＳが給電されている。このため、第１のＰ型不純物拡散層Ｐｐ１には、給電部５０から、電位ＶＳＳが給電されることになる。その結果、半導体基板１５０の電位は、電位ＶＳＳまたは電位ＶＳＳに近い電位に安定的に保たれることになり、また、半導体基板１５０と接続するガードリングＧＲの電位も、電位ＶＳＳまたは電位ＶＳＳに近い電位に安定的に保たれることになる。

以上に説明したように、本実施形態に係るガードリングＧＲのうち、第２部分ＧＲ２は、第１配線層Ｄ１〜第４配線層Ｄ４である配線Ｄａ１〜配線Ｄａ４に加えて、第５配線層Ｄ５である配線Ｄｃ５を備えるのに対して、第１部分ＧＲ１は、配線Ｄｃ５を備えない。換言すれば、ガードリングの第１部分ＧＲ１が設けられる配線層のうち、半導体基板１５０から最も離れた配線層である第４配線層Ｄ４は、接続端子４０が設けられる第５配線層Ｄ５よりも半導体基板１５０側の配線層となっている。

このようなガードリングＧＲの構造が有する効果を説明するために、図７に示す対比例に係る半導体装置において生じる課題について説明する。
対比例に係る半導体装置は、ガードリングの全体が、第１配線層Ｄ１から第５配線層Ｄ５に至る５つの配線層に設けられている点を除き、本実施形態に係る半導体装置１と同様に構成されている。すなわち、対比例に係る半導体装置の構造は、図３乃至図６に示す図のうち、図５に示す部分断面図代えて、図７に示す部分断面図を用いることで表すことができる。
図７は、図３（及び、図４）におけるＥ−ｅ線で、対比例に係る半導体装置を破断した部分断面図である。図７に示すように、接続領域Ｒ２１において、対比例に係る半導体装置のガードリングＧＲｘは、配線Ｄａ１〜配線Ｄａ４に加え、第５配線層Ｄ５である配線Ｄａ５を備えている。

半導体装置及びＦＰＣ基板７が接続された状態が継続すると、図７の部分Ａｒｅａに示すように、ＦＰＣ基板７が備える導電粒子７５が半導体装置の表面保護層Ｚｕ及び第６層間絶縁層Ｚ６を突き破り、半導体装置１の内部に侵入することがある。この場合、図７の部分Ａｒｅａに示すように、導電粒子７５及びガードリングＧＲｘが短絡する可能性がある。
導電粒子７５及びガードリングＧＲｘが短絡すると、ＦＰＣ基板７の制御回路７７から出力される各種制御信号や画像信号が、半導体装置に供給されなくなることがある。また、導電粒子７５及びガードリングＧＲｘが短絡すると、ガードリングＧＲｘの有する電位は、配線層７３の電位に伴い変動し、当該ガードリングＧＲｘの電位変動が、ノイズとして、内部回路形成領域Ｒ１１に配置されている回路に伝播することがある。
このように、導電粒子７５及びガードリングＧＲｘが短絡すると、駆動回路３０及び画素回路１１０は、安定的且つ正確に動作することができなくなることがある。具体的には、表示部１０の備える画素が、画像データの規定する階調レベルを正確に表示できなくなり、表示部１０における表示品位の低下することがある。

これに対して、本実施形態では、図５に示すように、ガードリングの第１部分ＧＲ１は第５配線層Ｄ５を備えず、ガードリングの第１部分ＧＲ１が設けられる配線層のうち半導体基板１５０から最も離れた配線層である第４配線層Ｄ４は、接続端子４０が設けられる第５配線層Ｄ５よりも半導体基板１５０側の配線層である。
そのため、図８の部分Ａｒｅａに示すように、半導体装置１がＦＰＣ基板７に接続された状態において、導電粒子７５が表面保護層Ｚｕ及び第６層間絶縁層Ｚ６を突き破ることがあっても、導電粒子７５とガードリングＧＲとが短絡することを防止することが可能になる。これにより、内部回路形成領域Ｒ１１に配置されている回路の動作を対比例に比べて安定化させることが可能となる。

なお、図７の対比例において、導電粒子７５及びガードリングＧＲが短絡することを防止するために、本実施形態に係る半導体装置１に比べて、表面保護層Ｚｕを厚くする構成とすることも考えられる。しかし、表面保護層Ｚｕを厚くする構成とした場合、図７の部分Ａｒｅａにおいて、ＦＰＣ基板７が表面保護層Ｚｕにより上方に押し上げられることになる。よって、表面保護層Ｚｕを厚くする構成とした場合、本実施形態に係る半導体装置１と比較して、部分Ａｒｅａにおいて導電パターン７２に加わる圧力が大きくなり、導電粒子７５が表面保護層Ｚｕを突き破る可能性も大きくなる。加えて、ＦＰＣ基板７が上方に押し曲げられるため、ＦＰＣ基板７が破損する一因ともなり得る。
これに対して、本実施形態では、部分Ａｒｅａにおいて、表面保護層Ｚｕの厚さを厚くすることが無いため、導電粒子７５が表面保護層Ｚｕを突き破る可能性を低く抑えることができ、加えて、ＦＰＣ基板７が上方に押し曲げられることに起因するＦＰＣ基板７の破損を防止することができる。

また、本実施形態に係る半導体装置１において、ガードリングＧＲには、給電部５０から半導体基板１５０を介して電位ＶＳＳが給電される。これにより、ガードリングＧＲの電位は、電位ＶＳＳまたは電位ＶＳＳに近い電位に安定的に保たれる。
すなわち、本実施形態に係るガードリングＧＲは、半導体装置１の内部に水分または酸素等の侵入を防ぐ物理的なシールドとしての機能を有するのに加え、半導体装置１の外部からの電気的なノイズまたは磁気的なノイズから、半導体装置１の内部に形成された回路を守る、電気的及び磁気的なシールドとしての機能を有するものである。
そのため、本実施形態に係る半導体装置１は、内部回路形成領域Ｒ１１に配置されている各種回路が安定的に動作することが可能となる。

また、本実施形態に係る半導体装置１において、ガードリングＧＲは、回路形成領域Ｒ１を取り囲む周辺領域Ｒ２に形成される。そのため、ガードリングＧＲは、内部回路形成領域Ｒ１１に形成される各種回路に加えて、接続端子形成領域Ｒ１２に形成される接続端子４０を、物理的及び電気的にシールドすることができる。

＜Ｂ：第２実施形態＞
上述した第１実施形態では、ＰウェルＰｗは、回路形成領域Ｒ１に設けられ、周辺領域Ｒ２には設けられていない。これに対して、第２実施形態は、ＰウェルＰｗが、回路形成領域Ｒ１及び周辺領域Ｒ２の双方に設けられる点で、第１実施形態と相違する。
以下、図９及び図１０を参照しつつ、第２実施形態に係る半導体装置について説明する。なお、以下に例示する各形態において作用や機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。

図９は、第２実施形態に係る半導体装置１Ａが備える半導体基板１５０Ａの主面を表す説明図である。図１０は、図９におけるＦ−ｆ線で半導体装置１Ａを破断した部分断面図である。
図９及び図１０に示すように、半導体基板１５０Ａは、Ｐ型半導体層１５１と、Ｐ型半導体層１５１に形成されたＰウェルＰｗ及びＮウェルＮｗと、を備える。ＮウェルＮｗは、内部回路形成領域Ｒ１１の一部に設けられる。また、ＰウェルＰｗは、回路形成領域Ｒ１のうちＮウェルＮｗが設けられる領域以外の領域と、周辺領域Ｒ２とを覆うように設けられている。また、半導体基板１５０Ａは、回路形成領域Ｒ１において、第１のＰ型不純物拡散層Ｐｐ１を含む、１または複数のＰ型不純物拡散層Ｐｐを備える。
このように、本実施形態では、回路形成領域Ｒ１において、半導体基板１５０Ａの主面は、ＮウェルＮｗ、ＰウェルＰｗ、または、Ｐ型不純物拡散層Ｐｐにより覆われる。一方、周辺領域Ｒ２において、半導体基板１５０Ａの主面は、ＰウェルＰｗにより覆われる。

なお、本実施形態では、ＰウェルＰｗが設けられる領域は、半導体基板１５０Ａの外縁との間に、所定の間隔をあけるように設けられるが、本発明はこのような構成に限定されるものではなく、ＰウェルＰｗを、半導体基板１５０Ａの外縁まで設けてもよい。
また、本実施形態において、半導体基板１５０Ａの主面には、周辺領域Ｒ２の全部に、ＰウェルＰｗが設けられるが、周辺領域Ｒ２の少なくとも一部に設けられるものであればよい。

図１０に示すように、半導体装置１Ａが備えるガードリングＧＲは、周辺領域Ｒ２に設けられているＰウェルＰｗに接続する。このため、ガードリングＧＲには、給電部５０から、第１のＰ型不純物拡散層Ｐｐ１及びＰウェルＰｗを介して、電位ＶＳＳまたは電位ＶＳＳに近い電位が給電されることになる。
このように、本実施形態では、周辺領域Ｒ２にＰウェルＰｗが設けられ、当該周辺領域Ｒ２に設けられたＰウェルＰｗとガードリングＧＲとが接続する。そのため、第１実施形態に係るガードリングＧＲと比較して、ガードリングＧＲの電位を、より電位ＶＳＳに近い電位に安定的に保つことが可能となる。

＜Ｃ：第３実施形態＞
上述した第２実施形態では、周辺領域Ｒ２において、半導体基板１５０Ａは、ＰウェルＰｗを備えるが、第３実施形態では、周辺領域Ｒ２において、半導体基板は、ＰウェルＰｗに加えて、Ｐ型不純物拡散層Ｐｐを備える点で、第２実施形態と相違する。
以下、図１１及び図１２を参照しつつ、第３実施形態に係る半導体装置について説明する。なお、以下に例示する各形態において作用や機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。

図１１は、第３実施形態に係る半導体装置１Ｂが備える半導体基板１５０Ｂの主面を表す説明図である。図１２は、図１１におけるＦ−ｆ線で半導体装置１Ｂを破断した部分断面図である。
図１１及び図１２に示すように、半導体基板１５０Ｂは、Ｐ型半導体層１５１と、Ｐ型半導体層１５１に形成されたＰウェルＰｗ及びＮウェルＮｗと、を備える。ＮウェルＮｗは、内部回路形成領域Ｒ１１の一部に設けられ、ＰウェルＰｗは、回路形成領域Ｒ１のうちＮウェルＮｗが設けられる領域以外の領域と、周辺領域Ｒ２とを覆うように設けられる。また、半導体基板１５０Ｂは、回路形成領域Ｒ１に設けられる第１のＰ型不純物拡散層Ｐｐ１と、周辺領域Ｒ２に設けられる第２のＰ型不純物拡散層Ｐｐ２（「第２不純物拡散層」の一例）とを含む、複数のＰ型不純物拡散層Ｐｐを備える。
このように、本実施形態では、周辺領域Ｒ２において、半導体基板１５０Ｂの主面は、ＰウェルＰｗ、第２のＰ型不純物拡散層Ｐｐ２により覆われる。

なお、本実施形態では、ＰウェルＰｗが設けられる領域は、半導体基板１５０Ａの外縁との間に、所定の間隔をあけるように設けられるが、本発明はこのような構成に限定されるものではなく、ＰウェルＰｗを、半導体基板１５０の外縁まで設けてもよい。

図１２に示すように、半導体装置１Ｂが備えるガードリングＧＲは、周辺領域Ｒ２に設けられているＰウェルＰｗに形成される第２のＰ型不純物拡散層Ｐｐ２に接続する。このため、ガードリングＧＲには、給電部５０から、第１のＰ型不純物拡散層Ｐｐ１、ＰウェルＰｗ、及び、第２のＰ型不純物拡散層Ｐｐ２介して、電位ＶＳＳまたは電位ＶＳＳに近い電位が給電されることになる。
このように、本実施形態では、周辺領域Ｒ２にＰウェルＰｗ及び第２のＰ型不純物拡散層Ｐｐ２が設けられ、当該周辺領域Ｒ２に設けられた第２のＰ型不純物拡散層Ｐｐ２とガードリングＧＲとが接続する。そのため、第２実施形態に係るガードリングＧＲと比較して、ガードリングＧＲの電位を、より電位ＶＳＳに近い電位に安定的に保つことが可能となる。

＜Ｄ．変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。

＜変形例１＞
上述した実施形態では、ガードリングの第１部分ＧＲ１は、接続領域Ｒ２１に設けられ、ガードリングの第２部分ＧＲ２は、周辺領域Ｒ２のうち接続領域Ｒ２１以外の領域に設けられるものであるが、本発明はこのような構成に限定されるものではなく、ガードリングの第１部分ＧＲ１は、少なくとも接続領域Ｒ２１を含む、接続領域Ｒ２１よりも広い領域に設けられるものであればよく、ガードリングの第２部分ＧＲ２は、周辺領域Ｒ２のうち接続領域Ｒ２１を除く領域の一部または全部に設けられるものであればよい。
図１３は、本変形例に係る半導体装置１Ｃを平面図の概略を表す図である。半導体装置１Ｃは、ガードリングＧＲの代わりに、ガードリングＧＲｃを備える点を除いて、図３に示す第１実施形態に係る半導体装置１と同様に構成されている。
ガードリングＧＲｃは、平面視して四角形の形状を有しており、当該ガードリングＧＲｃを構成する４辺のうち、ＦＰＣ基板７と交差する辺（この図における下辺）の全てが第１部分ＧＲ１であり、残りの３辺（この図における、上辺、左辺、及び、右辺）が第２部分ＧＲ２である点を除いて、第１実施形態に係るガードリングＧＲと同様に構成されている。
上述のとおり、ガードリングの第１部分ＧＲ１は、配線Ｄｃ５を備えず、ガードリングの第１部分ＧＲ１が設けられる配線層のうち、半導体基板１５０から最も離れた配線層である第４配線層Ｄ４は、接続端子４０が設けられる第５配線層Ｄ５よりも半導体基板１５０側の配線層となっている。そのため、図１３に示すように、ガードリングの第１部分ＧＲ１を、平面視してＦＰＣ基板７と交差する領域である接続領域Ｒ２１よりも広い領域に設けることで、ＦＰＣ基板７の導電粒子７５と、ガードリングとの短絡をより確実に防止することができる。

＜変形例２＞
上述した実施形態及び変形例では、半導体装置は半導体基板を備えるが、本発明はこのような態様に限定されるものではなく、半導体装置は、半導体基板以外の基板を備えるものであってもよい。例えば、半導体装置は、半導体基板の代わりに、ガラス基板を備えるものであってもよい。すなわち、本発明において、半導体装置は、半導体基板に設けられたトランジスター、絶縁基板に設けられた薄膜トランジスター等の半導体素子を少なくとも含むものであればよい。
図１４は、本変形例に係る半導体装置１Ｄの部分断面図である。この図は、第１実施形態に係る、半導体装置１の部分断面図である図６に対応する図である。図１４に示すように、半導体装置１Ｄは、半導体基板１５０の代わりに、ガラス基板１６０を備え、給電部５０の代わりに、給電部５０Ｄを備える点を除いて、図６に示す第１実施形態に係る半導体装置１と同様に構成されている。給電部５０Ｄには、電位ＶＳＳが給電されており、ガードリングＧＲには、当該給電部５０Ｄを介して、電位ＶＳＳが給電される。なお、給電部５０Ｄは、内部回路形成領域Ｒ１１に設けられる画素回路１１０や駆動回路３０等の各種回路とは、電気的な絶縁を保って設けられている。また、ガードリングＧＲは、ガラス基板１６０に接続されている
このように、本変形例に係る半導体装置１Ｄが備えるガードリングＧＲは、ガラス基板１６０と接続し、また、給電部５０Ｄより電位ＶＳＳが給電されているため、半導体装置１Ｄの内部回路形成領域Ｒ１１に設けられる回路を守るための、物理的、電気的、及び磁気的なシールドとして機能する。

＜変形例３＞
上述した実施形態及び変形例では、ガードリングの第２部分ＧＲ２が備える配線層のうち、半導体基板から最も離れた配線層は、接続端子４０が設けられる配線層と同層の第５配線層Ｄ５であるが、本発明はこのような態様に限定されるものではなく、ガードリングの第２部分ＧＲ２は、ガードリングの第１部分ＧＲ１が備える配線層と同一の配線層のみを備えるものであってもよい。
図１５は、本変形例に係る半導体装置１Ｅの部分断面図である。この図は、第１実施形態に係る、半導体装置１の部分断面図である図６に対応する図である。図１５に示すように、半導体装置１Ｅは、ガードリングの第２部分ＧＲ２の代わりに、ガードリングの第２部分ＧＲ２ｅを備える点を除いて、図６に示す第１実施形態に係る半導体装置１と同様に構成されている。ガードリングの第２部分ＧＲ２ｅは、第１部分ＧＲ１と同様に、第１配線層Ｄ１〜第４配線層Ｄ４である配線Ｄａ１〜配線Ｄａ４を備えるが、第５配線層Ｄ５である配線Ｄｃ５を備えない。このため、本変形例に係る半導体装置１Ｅは、ガードリングの第１部分ＧＲ１と第２部分ＧＲ２とを区別して製造する必要が無く、第１実施形態に係る半導体装置１に比べて製造を容易化することが可能となる。

＜変形例４＞
上述した実施形態及び変形例では、半導体装置は、第１配線層Ｄ１〜第５配線層Ｄ５からなる５層の配線層を備えるものであるが、本発明はこのような形態に限定されるものではなく、半導体装置は、６層以上の配線層を有するものであってもよいし、４層以下の複数の配線層を有するものであってもよい。
なお、図５では、周辺領域Ｒ２、接続端子形成領域Ｒ１２、及び、内部回路形成領域Ｒ１１において設けられる配線層の数は等しいものとして表されているが、領域毎に異なる数の配線層が設けられるものであってもよい。例えば、周辺領域Ｒ２、及び、接続端子形成領域Ｒ１２には、５層の配線層が設けられ、内部回路形成領域Ｒ１１には、６層以上の配線層が設けられるものであってもよい。

＜変形例５＞
上述した実施形態及び変形例では、接続端子４０の設けられる配線層と、ガードリングの第１部分ＧＲ１が有する配線層のうち半導体基板１５０から最も離れた配線層とは、互いに隣り合う配線層であるが、本発明はこのような構成に限定されるものではなく、これら２つの配線層の間に、１または複数の配線層が設けられる構成であってもよい。
例えば、接続端子４０が第５配線層Ｄ５として設けられる場合、ガードリングの第１部分ＧＲ１が有する配線層のうち、半導体基板１５０から最も離れた配線層は、第３配線層Ｄ３として設けられるものであってもよい。この場合、ガードリングの第１部分ＧＲ１が備える配線層のうち最も表面側の配線層と、ＦＰＣ基板７との距離を長くすることができるため、ガードリングＧＲと導電粒子７５との短絡の発生をより確実に防止することが可能となる。

＜変形例６＞
上述した実施形態及び変形例において、半導体装置は、内部回路形成領域Ｒ１１に、発光素子を具備する画素回路１１０を備えるものであるが、本発明はこのような態様に限定されるものではなく、画素回路１１０は、液晶素子を備えるものであってもよい。
また、半導体装置は、内部回路形成領域Ｒ１１に、画像を表示するための画素回路１１０以外の回路を備えるものであってもよい。例えば、半導体装置は、内部回路形成領域Ｒ１１に、センサー回路を備えるものであってもよい。

＜変形例７＞
上述した実施形態及び変形例において、ガードリングの電位は、電位ＶＳＳまたは電位ＶＳＳに近い電位としたが、他の電位であってもよい。例えば、電源の高位側となる電位ＶＤＤまたは電位ＶＤＤに近い電位であってもよいし、駆動回路３０に供給される電源電位またこれに近い電位であってもよい。

＜変形例８＞
ＦＰＣ基板７には、半導体チップの制御回路７７が、ＣＯＦ（Chip On Film）技術によって実装されるようにしたが、制御回路７７の機能の全部又は一部を、半導体装置１に形成してもよい。例えば、制御回路７７の機能の全部又は一部は、図３の半導体装置１における回路形成領域Ｒ１、例えば内部回路形成領域Ｒ１１内に形成してもよい。
制御回路７７の機能の全部を半導体装置１に形成する場合には、ＦＰＣ基板７は、上位回路より供給されるデジタルの画像データ等の信号を複数の接続端子４０に転送するための配線のみを有する基板であってもよい。この場合には、ＣＯＦ技術によって実装する必要がなくなる。また、制御回路７７の機能と半導体装置１の機能を同じ半導体基板に作りこむことができるため、部品点数を減らすことができる。

＜応用例＞
次に、実施形態または変形例に係る半導体装置を適用した電子機器について説明する。
図１６は、ヘッドマウント・ディスプレイの外観を示す図であり、図１７は、その光学的な構成を示す図である。まず、図１６に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図１７に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の発光装置である半導体装置１Ｌと右眼用の発光装置である半導体装置１Ｒとが設けられる。半導体装置１Ｌの画像表示面は、図１７において左側となるように配置している。これによって半導体装置１Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、半導体装置１Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。半導体装置１Ｒの画像表示面は、半導体装置１Ｌとは反対の右側となるように配置している。これによって半導体装置１Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、半導体装置１Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、半導体装置１Ｌ、１Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を半導体装置１Ｌに表示させ、右眼用画像を半導体装置１Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
図１８は、実施形態または変形例に係る半導体装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター４００は、各種の画像を表示する半導体装置１と、電源スイッチ４０１やキーボード４０２が設置された本体部４０３とを具備する。
図１９は、実施形態または変形例に係る半導体装置を適用した携帯電話機の斜視図である。携帯電話機５００は、複数の操作ボタン５０１およびスクロールボタン５０２と、各種の画像を表示する半導体装置１とを備える。スクロールボタン５０２を操作することによって、半導体装置１に表示される画面がスクロールされる。
なお、本発明に係る半導体装置が適用される電子機器としては、図１６から図１９に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等の画像を表示するための機器や、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサー、ＣＣＤイメージセンサー等の画像を撮像するためのセンサ、その他、赤外線アレイセンサー等のセンサーが挙げられる。

１……半導体装置、７……ＦＰＣ基板、１０……表示部、３０……駆動回路、３１……走査線駆動回路、３２……データ線駆動回路、４０……接続端子、５０……給電部、７２……導電パターン、７３……配線層、７４……樹脂層、７５……導電粒子、１１０……画素回路、１５０……半導体基板、１５１……Ｐ型半導体層、ＧＲ……ガードリング、ＧＲ１……ガードリングの第１部分、ＧＲ２……ガードリングの第２部分、Ｐｗ……Ｐウェル、Ｐｐ……Ｐ型不純物拡散層、Ｚｕ……表面保護層、Ｒ１……回路形成領域、Ｒ１１……内部回路形成領域、Ｒ１２……接続端子形成領域、Ｒ２……周辺領域、Ｒ２１……接続領域。

Claims (11)

1. 配線基板に接続される半導体装置であって、
   半導体基板と、
   前記半導体基板に設けられた回路と、
   前記配線基板が備える導電パターンに接続され、導電性の材料からなる接続端子と、
   前記半導体基板を平面視したときに、前記回路及び前記接続端子が設けられる回路形成領域と、前記半導体基板の外縁と、の間の領域である周辺領域に設けられ、導電性の材料からなるガードリングと、
   を備え、
   前記ガードリングは、複数の配線層を備え、
   前記半導体基板を平面視したときに前記周辺領域のうち前記配線基板と重なる接続領域において、
   前記ガードリングが備える前記半導体基板から最も離れた配線層は、前記接続端子が設けられる配線層よりも、前記半導体基板側の配線層である、
   ことを特徴とする半導体装置。
2. 前記半導体基板に所定の電位を供給する給電部を備え、
   前記ガードリングは、前記半導体基板に接続されている、
   ことを特徴とする、請求項１に記載の半導体装置。
3. 前記半導体基板は、
   前記回路形成領域の少なくとも一部、及び、前記周辺領域の少なくとも一部からなる領域に設けられた不純物注入層を備え、
   前記ガードリングは、
   前記半導体基板の、前記不純物注入層に接続されている、
   ことを特徴とする、請求項２に記載の半導体装置。
4. 前記半導体基板は、
   前記回路形成領域の少なくとも一部、及び、前記周辺領域の少なくとも一部からなる領域に設けられた不純物注入層と、
   前記回路形成領域のうち、前記不純物注入層が設けられる領域の一部の領域に設けられた第１不純物拡散層と、
   前記周辺領域のうち、前記不純物注入層が設けられる領域の一部の領域に設けられた第２不純物拡散層と、
   を備え、
   前記給電部は、前記第１不純物拡散層に接続され、
   前記ガードリングは、前記第２不純物拡散層に接続されている、
   ことを特徴とする、請求項２に記載の半導体装置。
5. 配線基板に接続される半導体装置であって、
   基板と、
   前記基板に設けられた回路と、
   所定の電位が供給される給電部と、
   前記配線基板が備える導電パターンに接続され、導電性の材料よりなる接続端子と、
   前記基板を平面視したときに、前記回路、前記給電部、及び、前記接続端子が設けられる回路形成領域と、前記基板の外縁と、の間の領域である周辺領域に設けられ、導電性の材料よりなるガードリングと、
   を備え、
   前記ガードリングは、
   複数の配線層を備え、前記給電部から前記所定の電位が供給され、
   前記基板を平面視したときに、前記周辺領域のうち前記配線基板と重なる接続領域において、
   前記ガードリングが備える前記基板から最も離れた配線層は、前記接続端子が設けられる配線層よりも、前記基板側の配線層である、
   ことを特徴とする半導体装置。
6. 前記ガードリングは、前記基板に接続されている、
   ことを特徴とする、請求項５に記載の半導体装置。
7. 前記周辺領域のうち、前記接続領域を除く領域の一部または全部の領域において、
   前記ガードリングが備える前記基板から最も離れた配線層は、前記接続端子が設けられる配線層と同層に設けられている、
   ことを特徴とする、請求項５または６に記載の半導体装置。
8. 前記周辺領域のうち、前記接続領域を除く領域の一部または全部の領域において、
   前記ガードリングが備える前記半導体基板から最も離れた配線層は、前記接続端子が設けられる配線層と同層に設けられている、
   ことを特徴とする、請求項１乃至４のうち何れか１項に記載の半導体装置。
9. 前記ガードリングは、当該ガードリングが備える複数の配線層を互いに電気的に接続するコンタクトプラグを備える、
   ことを特徴とする、請求項１乃至８のうち何れか１項に記載の半導体装置。
10. 前記回路は、画像を表示するための画素回路、または、画像を撮像するためのセンサー回路を含む、ことを特徴とする、請求項１乃至９のうち何れか１項に記載の半導体装置。
11. 請求項１乃至１０のうち何れか１項に記載の半導体装置を具備する電子機器。
    

Images