JP2005266683A - 実装構造体、電気光学装置および電子機器 - Google Patents
実装構造体、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2005266683A JP2005266683A JP2004082708A JP2004082708A JP2005266683A JP 2005266683 A JP2005266683 A JP 2005266683A JP 2004082708 A JP2004082708 A JP 2004082708A JP 2004082708 A JP2004082708 A JP 2004082708A JP 2005266683 A JP2005266683 A JP 2005266683A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electro
- conductive
- optical device
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 導電パターンの電食や短絡を確実に防止可能な実装構造体、電気光学装置、および電子機器を提供すること。
【解決手段】 電気光学装置1aにおいて、導電パターン8のうち、パッド610、620は、タンタル膜等からなる第1金属層32a、酸化タンタルからなる絶縁層32b、およびクロム等からなる第2金属層32cがこの順に積層された3層部分になっており、第2金属層32cの上層にITO層34bが形成されている。これに対して、パッド610、620などを除く部分は、第1金属層32a、および絶縁層32bがこの順に積層された2層部分になっており、最表層が絶縁層32bになっている。
【選択図】 図3
【解決手段】 電気光学装置1aにおいて、導電パターン8のうち、パッド610、620は、タンタル膜等からなる第1金属層32a、酸化タンタルからなる絶縁層32b、およびクロム等からなる第2金属層32cがこの順に積層された3層部分になっており、第2金属層32cの上層にITO層34bが形成されている。これに対して、パッド610、620などを除く部分は、第1金属層32a、および絶縁層32bがこの順に積層された2層部分になっており、最表層が絶縁層32bになっている。
【選択図】 図3
Description
本発明は、基板などの被実装体に対してICあるいは可撓性基板などの実装体を実装した実装構造体、この実装構造体を備えた電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
アクティブマトリクス型液晶装置や、有機エレクトロルミネッセンス表示装置などの電気光学装置では、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。このため、電気光学装置では、電気光学物質を保持する電気光学装置用基板上に多数の導電パターンが信号線として引き回され、この信号線の一部からなるパッドを利用してICがCOG(Chip On Glass)実装されている、また、ICがCOF(Chip On Film)実装された可撓性基板が電気光学装置用基板のパッドに実装されることもある。
ここで、電気光学装置では、画素数の増大、あるいは画素ピッチの縮小に伴い、導電パターンが狭いピッチで引き回される傾向にある。このため、ICや可撓性基板の実装領域に向かう領域など、導電パターンが露出している領域で導電パターンに外気中の水分等が付着すると、導電パターンに電食が発生するという問題点がある。そこで、配線を樹脂で被覆するなどの技術が提案されている(例えば、特許文献1参照)。
また、IC実装領域においてパッドを複数列に配置した場合には、パッドの間を導電パターンを通す必要があり、パッドと導電パターンの間隔が極めて狭くなる。このため、異方性導電材でICを実装した際、異方性導電材に含まれる導電粒子によって、パッドと導電パターンとが短絡するおそれがある。このような領域の導電パターンについても樹脂で被覆すれば、パッドと導電パターンの短絡を防止することができる。
特開2003−36039号公報
しかしながら、特許文献1に記載の技術のように、導電パターンを樹脂で被覆する方法では、樹脂を塗布する際の精度が低いため、パッド付近の導電パターンを樹脂層で覆う際、パッドも樹脂で被覆されてしまう危険性がある。
以上の問題点に鑑みて、導電パターンの電食や短絡を確実に防止可能な実装構造体、電気光学装置、および電子機器を提供することにある。
上記課題を解決するために、本発明では、多数の導電パターンが配列された被実装体と、前記導電パターンの一部によって構成された多数のパッドと電気的に接続するように前記被実装体に実装された実装体とを有する実装構造体において、前記多数の導電パターンには、少なくとも前記パッドを形成するために第1導電層、絶縁層および第2導電層がこの順に積層された3層部分と、前記第1導電層および前記絶縁層がこの順に積層されて最表層が前記絶縁層からなる2層部分とを備えた複数の導電パターンが含まれていることを特徴とする。
本発明における3層部分および2層部分とは、第1導電層、絶縁層および第2導電層のうち、第1導電層および前記絶縁層が形成されているか、あるいは、第1導電層および絶縁層が形成されているかを意味し、例えば、第2導電層の上層側にさらに別の導電層が形成されている場合でも、3層部分という。
本発明では、導電パターンのうち、パッドなどの部分については第1導電層、絶縁層および第2導電層がこの順に積層された3層部分とする一方、導電パターンの引き回し部分などについては、第1導電層および絶縁層がこの順に積層されて2層構造とする。このため、引き回し部分などでは、最表層が絶縁層からなるため、たとえ、導電パターンの引き回し部分同士などが近接している部分に外気の水分などが付着した場合でも、電食が発生しない。また、2層構造にするか3層構造にするかは、絶縁層の上層に形成される第2導電層のパターニングで規定され、このようなパターニングであれば、樹脂を塗布する場合と違って所定の領域に高い精度で形成できる。それ故、パッド付近の導電パターンを2層部分とした場合でも、パッドについては確実に3層部分とすることができる。
本発明において、前記3層部分と前記2層部分とを備えた導電パターンが、その長さ方向において前記2層部分を挟むように前記3層部分を備えている場合には、前記2層部分を挟む前記3層部分には、前記第1導電層と前記第2導電層とを直接、接触させる前記絶縁層の除去部分が構成されていることが好ましい。このように構成すれば、第2導電層が途切れている場合でも、第2導電層を第1導電層を経由して電気的に接続することができる。それ故、離間する3層部分の第2導電層同士を電気的に接続するために、第2導電層を引き回す必要がない。
本発明において、前記実装体がICである場合、前記被実装体には、交差する2方向をX方向およびY方向としたとき、前記多数の導電パターンのY方向に延びた部分の一部からなる前記パッドが多数、配列されたIC実装領域が形成されることになる。この場合、前記多数のパッドは、Y方向のうち、前記導電パターンが延びてくる側でX方向に配列された複数の第1のパッドと、該第1のパッドに対して導電パターンが延びてくる方向とは反対側でX方向に配列された複数の第2のパッドとを含み、前記多数の導電パターンは、前記複数の第1のパッドまで延びた複数の第1の導電パターンと、前記第1のパッドの各間を通って前記複数の第2のパッドまで延びた複数の第2の導電パターンとを含み、前記複数の第2の導電パターンは、少なくとも、前記第1のパッドに挟まれた部分に前記2層部分を備えていることが好ましい。このように構成すれば、所定の領域内に多数のパッドを配置することができ、かつ、ICを異方性導電材で実装した場合でも、パッドと導電パターンが導電粒子で短絡することがない。
本発明において、前記第1の導電パターンは、前記第1のパッドから前記導電パターンが延びてくる側とは反対側に向けて前記第2のパッドの各間を通って延びた第1の延設部分を備え、前記第2の導電パターンは、前記第2のパッドから前記導電パターンが延びてくる側とは反対側に向けて前記第1の延設部分と平行に延びた第2の延設部分を備え、前記第1の延設部分および前記第2の延設部分は、前記3層構造を備えていることが好ましい。このような延設部分を形成しておけば、ICの実装前に延設部分を介して導電パターンに給電を行い、導電パターンの短絡や断線などの検査を行うことができる。
本発明において、前記第1のパッドおよび前記第2のパッドは、前記ICから信号が出力される出力用パッドである。電気光学装置において駆動用ICに用いられるICは、ICへの入力用のパッドよりも、ICからの出力用のパッドの方が数が多いので、出力用のパッドに本発明を適用した方が効果的である。
本発明に係る実装構造体を電気光学装置に適用した場合、前記被実装体は、多数の画素がマトリクス状に配列された領域に電気光学物質を保持する電気光学装置用基板であり、前記多数の導電パターンは、前記電気光学物質を保持している領域内から前記実装体の実装領域まで延設された画素駆動用の信号線である。
換言すれば、本発明では、多数の画素がマトリクス状に配列された領域に電気光学物質を保持し、多数の導電パターンが配列された電気光学装置用基板と、前記導電パターンの一部によって構成された多数のパッドと電気的に接続するように前記電気光学装置用基板に実装された実装体とを有する電気光学装置において、前記多数の導電パターンは、前記電気光学物質を保持している領域内から前記実装体の実装領域に向けて延びた画素駆動用の多数の信号線であり、前記多数の信号線には、少なくとも前記パッドを形成するために第1導電層、絶縁層および第2導電層がこの順に積層された3層部分と、前記第1導電層および前記絶縁層がこの順に積層されて最表層が前記絶縁層からなる2層部分とを備えた複数の信号線が含まれていることを特徴とする。
本発明において、前記電気光学装置用基板は、一般的に、前記電気光学物質を保持している領域の少なくとも外周縁に樹脂層が形成される。このような樹脂層とは、液晶装置では一対の基板を対向配置した状態に貼り合せるシール材である。また、エレクトロルミネッセンス表示装置において、前記樹脂層は、エレクトロルミネッセンス素子を水分や酸素などから保護する封止用樹脂である。この場合、前記2層部分は、前記樹脂層から露出して前記パッドに到る部分の少なくとも一部に設けられていることが好ましい。このように構成すると、前記樹脂層から露出して前記パッドに到る部分の少なくとも一部に水分などが付着しても電食が発生しない。
また、前記2層部分は、前記樹脂層から露出して前記パッドに到る部分の全体に設けられていることが好ましい。
本発明において、前記2層部分は、少なくとも一部が前記樹脂層と平面的に重なる位置から設けられていることが好ましい。
本発明において、前記電気光学装置用基板には、前記多数の画素の各々に、前記第1導電層、前記絶縁膜および前記第2導電層によって形成された画素スイッチング用の薄膜ダイオード素子が形成されていることがある。このような場合には、信号線がもとより前記第1導電層、前記絶縁膜および前記第2導電層の3層構造になっているので、新たな層を追加することがない。
この場合、前記絶縁膜は、前記第1導電層を陽極酸化や熱酸化などの方法で酸化してなる酸化膜が用いられる。例えば、前記第1導電層はTaW(タンタル−タングステン)により形成され、前記絶縁層は、TaOx(タンタル酸化物)により形成される。従って、絶縁膜は、第1導電層の表面のみに形成されるので、絶縁膜を所定領域に高い精度で選択的に形成することができる。
本発明において、前記パッドは、例えば、異方性導電膜を介して前記実装体に電気的に接続される。この場合、前記2層部分は、前記樹脂層から前記異方性導電膜に平面的に重なる位置に到る部分の全体に設けられていることが好ましい。
本発明に係る電気光学装置は、液晶装置やエレクトロルミネッセンス表示装置などであり、このような電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。
以下、図面を参照して本発明の実施の形態を説明する。
(電気光学装置の全体構成)
図1は、電気光学装置の電気的構成を示すブロック図である。図2(A)、(B)は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図3(A)、(B)は、図2に示す電気光学装置を画素電極を通る部分でY方向に切断したときの断面図、およびこの電気光学装置の素子基板に形成した導電パターンの説明図である。
図1は、電気光学装置の電気的構成を示すブロック図である。図2(A)、(B)は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図3(A)、(B)は、図2に示す電気光学装置を画素電極を通る部分でY方向に切断したときの断面図、およびこの電気光学装置の素子基板に形成した導電パターンの説明図である。
図1に示す電気光学装置1aは、画素スイッチング素子としてTFD(Thin Film Diode/薄膜ダイオード素子)を用いたアクティブマトリクス型液晶装置であり、交差する2方向をX方向およびY方向としたとき、複数の走査線51aがX方向(行方向)に延びており、複数のデータ線52aがY方向(列方向)に延びている。走査線51aとデータ線52aとの各交差点に対応する各位置には画素53aが形成され、多数の画素53aがマトリクス状に入れるされている。これらの画素53aでは、液晶層54aと、画素スイッチング用のTFD素子56aとが直列に接続されている。各走査線51aは走査線駆動回路57aによって駆動され、各データ線52aはデータ線駆動回路58aによって駆動される。
このような電気光学装置1aを構成するにあたっては、図2(A)、(B)および図3(A)、(B)に示すように、素子基板10(電気光学装置用基板/被実装体)と対向基板20とをシール材30によって貼り合わせるとともに、両基板とシール材30とによって囲まれた領域内に電気光学物質としての液晶19を封入する。シール材30は、対向基板20の縁辺に沿って略長方形の枠状に形成されるが、液晶19を封入するために一部が開口している。このため、液晶19の封入後にその開口部分が封止材31によって封止される。
素子基板10および対向基板20は、ガラスや石英、プラスチックなどの光透過性を有する板状部材である。素子基板10の内側(液晶19の側)表面には、上述した複数のデータ線52a、画素スイッチング用のTFD素子(図示せず)、画素電極34a、および配向膜(図示せず)などが形成される。一方、対向基板20の内側の面上には複数の走査線51aが形成され、走査線51aの表面側に配向膜(図示せず)が形成されている。
なお、実際には、素子基板10および対向基板20の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜、貼着される。また、カラー表示を行う場合には、対向基板20に対して、画素電極34aと対向する領域に、R(レッド)、G(グリーン)、B(ブルー)のカラーフィルタ(図示せず)が所定の配列で形成され、画素電極34aに対向しない領域にはブラックマトリクス(図示せず)が形成される。さらに、カラーフィルタおよびブラックマトリクスを形成した表面には、その平坦化および保護のために平坦化層がコーティングされ、この平坦化層の表面に走査線51aが形成されるが、本発明とは直接の関係がないため、偏光板、位相差板、カラーフィルタ。ブラックマトリクス、平坦化膜などについては、その図示および説明を省略する。
(TFD素子の構成)
図4は、図2に示す電気光学装置において画素スイッチング素子として用いたTFD素子の説明図である。
図4は、図2に示す電気光学装置において画素スイッチング素子として用いたTFD素子の説明図である。
図4において、素子基板10は、表面に下地層14が形成され、TFD素子56aは、この下地層14の上に形成された第1TFD素子33aおよび第2TFD素子33bからなる2つのTFD素子要素によって、いわゆるBack−to−Back構造として構成されている。このため、TFD素子56aは、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層14は、例えば、厚さが50〜200nm程度の酸化タンタル(Ta2O5)によって構成され、TFD素子56aの密着性を向上させ、さらに素子基板10からの不純物の拡散を防止するために設けられている。第1TFD素子33aおよび第2TFD素子33bは、第1金属層32a(第1導電層)と、この第1金属層32aの表面に形成された絶縁層32bと、絶縁層32bの表面に互いに離間して形成された第2金属層32c、32d(第2導電層)とによって構成されている。
本形態において、第1金属層32aは、例えば、厚さが100〜500nm程度タンタル単体膜、TaW(タンタル−タングステン)などのタンタル合金膜等によって形成され、絶縁層32cは、例えば、陽極酸化法や熱酸化法によって第1金属層32aの表面を酸化することによって形成された厚さが10〜35nmの酸化タンタル(Ta2O5/TaOx)である。第2金属層32c、32dは、例えばクロム(Cr)等といった金属膜によって50〜300nm程度の厚さに形成されている。第2金属層32cの側は、そのままデータ線52aの一部を構成しており、他方の第2金属層32dは、ITO(Indium Tin Oxide)等といった透明導電材からなる画素電極34aに接続されている。
このように構成した電気光学装置10において、データ線52aは、第1金属層32a、絶縁層32b、および第2金属層32cがこの順に積層された3層構造を備えており、第2金属層32cが実質的なデータ線52aとして機能する。
再び図2において、電気光学装置1aでは、素子基板10と対向基板20とをシール材30によって貼り合わせた状態で、素子基板10は、シール材30の外周縁から一方の側に張り出した張り出し領域10aを有しており、この張り出し領域10aには、データ線52aと一体の導電パターン8、および基板間導通を介して走査線51aに電気的に接続する導電パターン8が延びている。基板間導通を行うにあたって、シール材30として、導電性を有する多数の導通粒子が分散された樹脂が用いられている。ここで、導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板10および対向基板20の各々に形成された導電パターン同士を導通させる機能を備えている。このため、本形態では、データ線52aに対して画像信号を出力する第1のIC4(フェイスダウンボンディングタイプのICチップ/実装体)、および走査線51aに走査信号を出力する2つの第2のIC5(フェイスダウンボンディングタイプのICチップ/実装体)が素子基板10の張り出し領域10aに対してCOG実装され、かつ、張り出し領域10aの端縁(基板接続領域70)に形成されたパッド71に対して可撓性基板7が接続されている。なお、パッド71は、IC4、5の入力側のバンプが接続されるパッドとしても利用されている。
(IC実装領域の構成)
図5(A)、(B)、(C)はそれぞれ、本発明を適用した電気光学装置に用いた素子基板の第1のIC実装領域のうち、データ線に接続する導電パターンの端部によって形成されたパッドの一部を拡大して示す平面図、このパッドに接続されるICの出力バンプの一部を拡大して示す平面図、およびICを実装した状態における図5(A)のX−X′線での断面図である。
図5(A)、(B)、(C)はそれぞれ、本発明を適用した電気光学装置に用いた素子基板の第1のIC実装領域のうち、データ線に接続する導電パターンの端部によって形成されたパッドの一部を拡大して示す平面図、このパッドに接続されるICの出力バンプの一部を拡大して示す平面図、およびICを実装した状態における図5(A)のX−X′線での断面図である。
図2に示すように、素子基板10では、基板縁11に沿う方向における中央領域に、データ線駆動回路を内蔵の第1のIC4がCOG実装される第1のIC実装領域60が形成され、第1のIC実装領域60の両側には、走査線駆動回路を内蔵の第2のIC5がCOG実装される第2のIC実装領域50が形成されている。また、素子基板10の張り出し領域10aにおいて、IC実装領域50、60よりもさらに基板縁11の側には、基板縁11に沿って、可撓性基板7が接続される基板接続領域70が形成されている。
ここで、第1のIC実装領域60と第2のIC実装領域50は、基本的には同様な構成を採用することができるので、図5を参照して、第1のIC実装領域60の出力側パッドの構成を中心に説明し、入力側パッドおよび第2のIC実装領域50については説明を省略する。
図3(B)および図5(A)において、第1のIC実装領域60には、第1のIC4のバンプが異方性導電材(異方性導電材含有フィルムあるいは異方性導電材含有ペースト)などにより接続される多数のパッドが基板縁11と平行に配列され、これらのパッドのうち、第1のIC実装領域60の基板縁11から遠い位置(導電パターン8が延びてくる側)には、導電パターン8を介して接続する多数の第1および第2のパッド610、620が形成されている。
ここで、第1のパッド610は、Y方向のうち、導電パターン8が延びてくる側でX方向に配列されて第1のパッド群61を構成している。また、第2のパッド620は、Y方向のうち、第1のパッド群61に対して、導電パターン8が延びてくる側と反対側でX方向に配列されて第2のパッド群62を構成している。また、第1のパッド群61に属する第1のパッド610と、第2のパッド群62に属する第2のパッド620は、Y方向で重なる位置に整列している。このため、複数の導電パターン8のうち、第1のパッド610に接続する第1の導電パターン81は、データ線52aの側からそのまま延びて第1のパッド610まで延びている。これに対して、第2のパッド620に接続する第2の導電パターン82は、データ線52aの側から、第1のパッド610の間を通るように延びた後、第1のパッド610の各間から第2のパッド620まで斜めに直線的に延びている。ここで、第1のパッド620の各間には、導電パターン82が1本ずつ通っており、導電パターン82の斜め部分820は、いずれも同一方向に傾いている。
また、第1の導電パターン81では、第1のパッド610から導電パターンが延びてくる側とは反対側に向けて第2のパッド620の各間を通って第1の延設部分630が延びており、第2の導電パターン82では、第2のパッド620から導電パターンが延びてくる側とは反対側に向けて第1の延設部分630と平行に第2の延設部分640が直線的に延びている。従って、IC4を実装する前に延設部分630、640にプローブを当接して所定の信号を供給すれば、IC4を実装する前であっても、各画素に信号を供給でき、所定の検査を行うことができる。
一方、図5(B)に示すように、第1のIC4の実装面40には、第1のIC実装領域60の構成に対応して、X方向に配列する第1のバンプ群41と、この第1のバンプ群41に対してY方向で隣接する位置でX方向に配列する第2のバンプ群42とが形成され、第1のバンプ群41に属する第1の出力バンプ410と、第2のバンプ群42に属する第2のバンプ42は、Y方向で重なる位置に整列している。
このように構成した電気光学装置1aにおいて、素子基板10にIC4を実装する工程では、図5(A)を参照して説明した第1のIC実装領域60に対して、異方性導電粒子含有フィルムや異方性導電粒子含有ペーストなどの異方性導電材を配置した後、この異方性導電材上に、図5(B)を参照して説明した第1のIC4を配置し、圧着装置のヘッド(図示せず)で第1のIC4を加熱しながら加圧すると、図5(C)に示すように、IC4は、異方性導電材200に含まれる樹脂分201で固着されるとともに、導電粒子202によって、第1のバンプ群41に属する第1の出力バンプ410は、第1のパッド群61に属する第1のパッド610に電気的に接続し、第2のバンプ群42に属する第1のバンプ42は、第2のパッド群62に属する第2のパッド620に電気的に接続する。このため、図2(A)、(B)に示すように電気光学装置1aを製作した状態で、可撓性基板7を介して信号や電源電位などを供給すると、第1のIC4の出力バンプ410、420から画像信号が出力され、この画像信号は、パッド610、620を介して導電パターン8の一部としてのデータ線52aに出力される。また、実装構造についての説明は省略したが、第2のIC5の出力バンプからは走査信号が出力され、この走査信号は、導電パターン8および基板間導通部分を介して走査線51aに出力される。
(電食防止および短絡防止のための構成)
本形態の電気光学装置1aでは、パッド610、620はIC4の実装に用いられ、延設部分630、640は、前記したように、検査用のプローブを当接させる部分として用いられるため、パッド610、620、および延設部分630、640のいずれにおいても、最表層は、電気的な接続が可能であることが求められる。従って、本形態では、図3(B)および図5(C)に示すように、導電パターン8は、パッド610、620、および延設部分630、640のいずれもが、データ線52aと同様、タンタル単体膜、タンタル合金膜等からなる第1金属層32a、酸化タンタルからなる絶縁層32b、およびクロム等からなる第2金属層32cがこの順に積層された3層部分になっており、パッド610、620、および延設部分630、640では、第2金属層32cの上層にITO層34bが形成されている。
本形態の電気光学装置1aでは、パッド610、620はIC4の実装に用いられ、延設部分630、640は、前記したように、検査用のプローブを当接させる部分として用いられるため、パッド610、620、および延設部分630、640のいずれにおいても、最表層は、電気的な接続が可能であることが求められる。従って、本形態では、図3(B)および図5(C)に示すように、導電パターン8は、パッド610、620、および延設部分630、640のいずれもが、データ線52aと同様、タンタル単体膜、タンタル合金膜等からなる第1金属層32a、酸化タンタルからなる絶縁層32b、およびクロム等からなる第2金属層32cがこの順に積層された3層部分になっており、パッド610、620、および延設部分630、640では、第2金属層32cの上層にITO層34bが形成されている。
これに対して、導電パターン8(導電パターン81、82)は、データ線52a、パッド610、620、および延設部分630、640を除く部分が、タンタル単体膜、タンタル合金膜等からなる第1金属層32a、および酸化タンタルからなる絶縁層32bがこの順に積層された2層構造(2層部分)になっており、最表層が絶縁層32bになっている。すなわち、導電パターン8(導電パターン81、82)は、シール材30から露出してパッド610、620に到る部分の全体で、クロム等からなる第2金属層32c、およびITO層34bが形成されておらず、第1金属層32aおよび絶縁層32bがこの順に積層されて最表層が絶縁層32bの2層部分になっている。また、導電パターン8(導電パターン81、82)は、シール材30の一辺部分と平面的に重なる領域の全体が第1金属層32a、および絶縁層32bがこの順に積層された2層構造(2層部分)になっている。このため、導電パターン8(導電パターン81、82)は、シール材30から露出してパッド610、620に到る部分で、クロム等からなる第2金属層32cが一切、露出しておらず、ITO層34bも露出していない。
また、本形態では、IC実装領域60において、導電パターン81が第2のパッド620の間を通る部分811、および導電パターン82が第1のパッド610の間を通って第1のパッド620に到る部分821も、第1金属層32a、および絶縁層32bがこの順に積層された2層部分になっている。このため、導電パターン81が第2のパッド620の間を通る部分811、および導電パターン82が第1のパッド610の間を通って第1のパッド620に到る部分では、クロム等からなる第2金属層32cが一切、露出しておらず、ITO層34bも露出していない。
なお、導電パターン8(導電パターン81、82)では、その長さ方向において2層部分を挟むように3層部分を備えているが、2層部分を挟む3層部分には、第1導電層32aと第2導電層32cとを直接、接触させる絶縁層32bの除去部分32eが構成されている。このため、導電パターン8上で第2導電層32dが途切れていても、第1導電層32aを経由して第2導電層32c同士は電気的に接続している。それ故、離間する3層部分の第2導電層32c同士を電気的に接続するために、第2導電層32cを引き回す必要がない。
以上説明したように、本形態の電気光学装置1aにおいて、導電パターン8(導電パターン81、82)は、シール材30から露出してパッド610、620に到る部分の全体で、狭いピッチ間隔でシール材30から露出しているが、最表層が絶縁層32bになっているので、たとえ、水分などが付着した場合でも、導電パターン8(導電パターン81、82)に電食が発生しない。
また、本形態では、IC実装領域60において、導電パターン81、82は、パッド610、620の間を通る部分811、821も、最表層が絶縁層32bになっているので、異方性導電材200でICを実装した場合でも、図5(C)に示すように、導電粒子202が集まった場合でも、導電パターン81、82のパッド610、620の間を通る部分811、821とパッド610、620とが短絡することがない。
さらに、絶縁層32bは、後述するように、タンタル単体膜、タンタル合金膜等からなる第1金属層32aを陽極酸化あるいは熱酸化するだけで形成することができる。しかも、導電パターン8において、2層部分とするか3層部分とするかは、クロム膜に対するパターニングで規定され、このような構成であれば、樹脂と塗布する方法と比較して精度が極めて高い。それ故、パッド610、620付近や延設部分630、640付近の導電パターン81、82を2層構造とした場合でも、パッド610、620や延設部分630、640については確実に3層構造とすることができる。
しかも、延設部分630、640については、第1金属層32a、絶縁層32b、および第2金属層32cがこの順に積層された3層部分になっており、その表面にITO層34bが形成されているので、IC4を実装する前、延設部分630、640を介して信号を供給して導電パターン8などの短絡や断線を検査できる。なお、パッド610、620や延設部分630、640は、第1金属層32a、絶縁層32b、および第2金属層32cがこの順に積層された3層部分になっており、その表面にITO層34bが形成されているが、IC4を実装した後は、異方性導電材200で覆われた状態になるので、電食などの問題は発生しない。
さらにまた、第1のIC4の実装面40では、X方向に配列された2つのバンプ群41、42がY方向で隣接する領域に配置され、かつ、第1のバンプ群41に属する第1の出力バンプ410と、第2のバンプ群420に属する第2の出力バンプ420は、Y方向で重なる位置に整列している。また、素子基板10の第1のIC4に対するIC実装領域60では、X方向に配列された2つのパッド群61、62がY方向で隣接する領域に配置され、かつ、第1のパッド群61に属する第1のパッド610と、第2のパッド群620に属する第2のパッド620は、Y方向で重なる位置に整列しているが、第2のパッド620に接続する導電パターン82は各々、第1のパッド610の各間を通って第2のパッド620まで斜めに延びている。このため、本形態では、パッド610、620を2列に配置した分、所定領域内にパッド610、620、および出力バンプ410、420を配置する数を増大させることができる。また、第1のパッド群61に属する第1のパッド620と、第2のパッド群62に属する第2のパッド620は、Y方向で重なる位置に整列しているため、異方性導電材を用いて第1のIC4を実装する際、余計な樹脂分などがY方向にスムーズに流出するため、余計な異方性導電粒子が局部的に溜まってしまうことがない。それ故、第1のIC4を高い信頼性をもって実装することができる。
(電気光学装置1aの製造方法)
図6(A)〜(G)は、電気光学装置1aの製造方法のうち、素子基板の製造方法を示す工程断面図である。
図6(A)〜(G)は、電気光学装置1aの製造方法のうち、素子基板の製造方法を示す工程断面図である。
本形態の電気光学装置1aに用いた素子基板10を製造するには、まず、図3(B)、図4および図6(A)に示すように、素子基板10の表面にタンタル酸化物、例えば、Ta2O5を一様な厚さに成膜して下地層14を形成する。
次に、図3(B)、図4および図6(B)に示すように、Taをスパッタリング等によって一様な厚さで成膜した後、フォトリソグラフィ技術を用いて導電パターン8(データ線52a)の第1金属層32a、およびTFD素子56aの第1金属層32aを同時にパターニング形成する。このとき、導電パターン8側およびTFD素子56a側の第1金属層32a同士はブリッジ部(図示せず)で繋がっている。また、第1金属層32aについては給電パターン(図示せず)によって繋がっている。
次に、複数枚の素子基板10を電解液に浸漬した状態で陽極酸化を行う。その際、導電パターン8の第1金属層32aを介して給電し、それらの表面には、図3(B)、図4および図6(C)に示すように、絶縁層32bとして作用する陽極酸化膜が形成される。次に、素子基板10を加熱し、絶縁層32b内の転位や空孔などの欠陥密度を低減し、TFD素子56aのI/V値を高くする。なお、絶縁層32bを形成する際には、第1金属層32aを熱酸化してもよい。
次に、図3(B)および図6(D)に示すように、絶縁層32bに対してフォトリソグラフィ技術などを用いて除去部分32eを形成する。
次に、Crをスパッタリング等によって一様な厚さで成膜した後、図3(B)、図4および図6(E)に示すように、フォトリソグラフィ技術を利用して、導電パターン8の最上層、第1TFD素子33aの第2金属層32c、および第2TFD素子33bの第2金属層32dを形成する。また、パッド610、620や延設部分630、640に相当する部分に第2金属層32cを残す。
次に、ドライエッチングにより、第1金属層32aをパターニングし、図3(B)、図4および図6(F)に示すように、可撓性基板7およびIC4の入力バンプが接続されるパッド71を導電パターン8から分離する。その際、ブリッジ部や給電パターンを素子基板10から除去する。また、画素電極34aに相当する領域の下地層14を除去して素子基板10を露出させる。
次に、ITO膜をスパッタリング等によって一様な厚さで成膜した後、フォトリソグラフィ技術により、ITO膜をパターニングし、図3(B)、図4および図6(G)に示すように、1画素分の大きさに相当する所定形状の画素電極34aをその一部が第2金属層32dに重なるように形成する。また、パッド610、620や延設部分630、640に相当する部分にITO層34bを残す。
しかる後には、図示を省略するが、素子基板100の表面にポリイミド、ポリビニルアルコール等を一様な厚さに形成することによって配向膜を形成した後、配向膜に対してラビング処理その他の配向処理を行う。
次に、図2および図3(B)に示すように、ディスペンサーやスクリーン印刷等によってシール材30を環状に塗布した後、別途製作しておいた対向基板20をシール材30を介して素子基板10に貼り合せる。次に、シール材30で区画された領域内に対して液晶19を注入した後、液晶注入口を封止する。次に、素子基板10に対して、IC4、5、および可撓性基板7を異方性導電材200で実装し、電気光学装置1aを完成させる。
[その他の実施の形態]
なお、導電パターン8(導電パターン81、82)において、最表層が絶縁層32bになっている2層部分を形成するにあたって上記形態では、第2金属層32cを形成する際に所定領域のみにCrを残したが、全ての導電パターン8(導電パターン81、82)を3層部分として形成した後、所定領域からCr層を除去して2層部分を形成してもよい。
なお、導電パターン8(導電パターン81、82)において、最表層が絶縁層32bになっている2層部分を形成するにあたって上記形態では、第2金属層32cを形成する際に所定領域のみにCrを残したが、全ての導電パターン8(導電パターン81、82)を3層部分として形成した後、所定領域からCr層を除去して2層部分を形成してもよい。
上記形態では、導電パターン8(導電パターン81、82)において、シール材30から露出してパッド610、620に到る部分の全体が、最表層が絶縁層32bになっている2層部分であったが、電食は隣接する導電パターン8間の電界強度が低い場合には発生しない。それ故、導電パターン8(導電パターン81、82)において、シール材30から露出して部分のうち、隣接する導電パターン8間の間隔が狭い部分のみを、最表層が絶縁層32bになっている2層部分としてもよい。
また、上記形態では、第1のパッド610と第2のパッド620は、X方向において1ピッチ分ずれてY方向で整列していたが、第1のパッド群61に属する第1のパッド610と、第2のパッド群62に属する第2のパッド620がX方向に向けて半ピッチ分ずれて、Y方向で重なっていない場合にも、本発明を適用してもよい。
また、上記形態は、IC4、5の入力側では、導電パターンのピッチが広いので、電食などが発生しにくいなどの理由からIC4、5の出力側のみに本発明を適用したが、入力側にも本発明を適用してもよい。
また、上記形態では、被実装体としての素子基板10に対して、実装体としてIC4をCOG実装した例であったが、電気光学装置1aとしては、ICをCOF実装した可撓性基板を素子基板10に接続する場合がある。このような場合にも、素子基板10には、素子基板10には可撓性基板を実装するためのパッドが形成され、かつ、パッドからシール材30で区画された領域内に向けて導電パターンが形成される。それ故、このような電気光学装置に本発明を適用してもよい。
また、上記形態は、TFDを非線形素子として用いた透過型のアクティブマトリクス型液晶装置に本発明を適用した例であるが、反射型あるいは半透過反射型のアクティブマトリクス型液晶装置に本発明を適用してもよい。さらに、図7および図8を参照して以下に示す電気光学装置に本発明を適用してもよい。
図7は、画素スイッチング素子として薄膜トランジスタ(TFT)を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図8は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
図7に示すように、画素スイッチング素子としてTFTを用いたアクティブマトリクス型液晶装置からなる電気光学装置100bでは、マトリクス状に形成された複数の画素の各々に、画素電極109bを制御するための画素スイッチング用のTFT130bが形成されており、画像信号を供給するデータ線106bが当該TFT130bのソースに電気的に接続されている。データ線106bに書き込む画像信号は、データ線駆動回路102bから供給される。また、TFT130bのゲートには走査線131bが電気的に接続されており、所定のタイミングで、走査線131bにパルス的に走査信号が走査線駆動回路103bから供給される。画素電極109bは、TFT130bのドレインに電気的に接続されており、スイッチング素子であるTFT130bを一定期間だけそのオン状態とすることにより、データ線106bから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極109bを介して液晶に書き込まれた所定レベルのサブ画像信号は、対向基板(図省略)に形成された対向電極との間で一定期間保持される。ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極109bと対向電極との間に形成される液晶容量と並列に蓄積容量170b(キャパシタ)を付加することがある。この蓄積容量170bによって、画素電極109bの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量170bを形成する方法としては、容量を形成するための配線である容量線132bとの間に形成する場合、あるいは前段の走査線131bとの間に形成する場合もずれであってもよい。
このような構成の液晶装置でも、シール材で区画された領域に液晶が保持され、かつ、シール材で区画された領域外に、パッドおよび導電パターンが形成されるので、本発明を適用することができる。
図8に示すように、電荷注入型有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置100pは、有機半導体膜に駆動電流が流れることによって発光するEL(エレクトロルミネッセンス)素子、またはLED(発光ダイオード)素子などの発光素子をTFTで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
ここに示す電気光学装置100pでは、複数の走査線103pと、この走査線103pの延設方向に対して交差する方向に延設された複数のデータ線106pと、これらのデータ線106pに並列する複数の共通給電線123pと、データ線106pと走査線103pとの交差点に対応する画素115pとが構成されている。データ線106pに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路101pが構成されている。走査線103pに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路104pが構成されている。また、画素115pの各々には、走査線103pを介して走査信号がゲート電極に供給される第1のTFT131pと、この第1のTFT131pを介してデータ線106pから供給される画像信号を保持する保持容量133pと、この保持容量133pによって保持された画像信号がゲート電極に供給される第2のTFT132pと、第2のTFT132pを介して共通給電線123pに電気的に接続したときに共通給電線123pから駆動電流が流れ込む発光素子140pとが構成されている。発光素子140pは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線106pなどを跨いで複数の画素115pにわたって形成されている。
このような構成のエレクトロルミネッセンス型電気光学装置において、素子基板は、発光素子140pなどを水分や酸素から保護するための封止樹脂で被覆され、この封止樹脂が形成されている領域外に、パッドおよび導電パターンが形成されるので、本発明を適用することができる。
また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、FED(フィールドエミッションディスプレイ)装置、LED(発光ダイオード)表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス(DMD)を用いた装置などの各種の電気光学装置に適用できる。
上記の電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。
1a 電気光学装置、4 第1のIC(実装体)、7 可撓性基板、8、81、82 導電パターン、10 素子基板(電気光学装置用基板/被実装体)、10a 素子基板の張り出し領域、20 対向基板、41 第1のバンプ群、42 第2のバンプ群、61 第1のパッド群、62 第2のパッド群、610 第1のパッド、620 第2のパッド、630 第1の延設部分、640 第2の延設部分
Claims (14)
- 多数の導電パターンが配列された被実装体と、前記導電パターンの一部によって構成された多数のパッドと電気的に接続するように前記被実装体に実装された実装体とを有する実装構造体において、
前記多数の導電パターンには、少なくとも前記パッドを形成するために第1導電層、絶縁層および第2導電層がこの順に積層された3層部分と、前記第1導電層および前記絶縁層がこの順に積層されて最表層が前記絶縁層からなる2層部分とを備えた複数の導電パターンが含まれていることを特徴とする実装構造体。 - 請求項1において、前記3層部分と前記2層部分とを備えた導電パターンは、その長さ方向において前記2層部分を挟むように前記3層部分を備え、
前記2層部分を挟む前記3層部分には、前記第1導電層と前記第2導電層とを直接、接触させる前記絶縁層の除去部分が構成されていることを特徴とする実装構造体。 - 請求項1または2において、前記実装体はICであり、
前記被実装体には、交差する2方向をX方向およびY方向としたとき、前記多数の導電パターンのY方向に延びた部分の一部からなる前記パッドが多数、配列されたIC実装領域が形成され、
前記多数のパッドは、Y方向のうち、前記導電パターンが延びてくる側でX方向に配列された複数の第1のパッドと、該第1のパッドに対して導電パターンが延びてくる方向とは反対側でX方向に配列された複数の第2のパッドとを含み、
前記多数の導電パターンは、前記複数の第1のパッドまで延びた複数の第1の導電パターンと、前記第1のパッドの各間を通って前記複数の第2のパッドまで延びた複数の第2の導電パターンとを含み、
前記複数の第2の導電パターンは、少なくとも、前記第1のパッドに挟まれた部分に前記2層部分を備えていることを特徴とする実装構造体。 - 請求項3において、前記第1の導電パターンは、前記第1のパッドから前記導電パターンが延びてくる側とは反対側に向けて前記第2のパッドの各間を通って延びた第1の延設部分を備え、
前記第2の導電パターンは、前記第2のパッドから前記導電パターンが延びてくる側とは反対側に向けて前記第1の延設部分と平行に延びた第2の延設部分を備え、
前記第1の延設部分および前記第2の延設部分は、前記3層部分を備えていることを特徴とする実装構造体。 - 請求項3または4において、前記第1のパッドおよび前記第2のパッドは、前記ICから信号が出力される出力用パッドであることを特徴とする実装構造体。
- 請求項1ないし5のいずれかに規定する実装構造体を備えた電気光学装置であって、
前記被実装体は、多数の画素がマトリクス状に配列された領域に電気光学物質を保持する電気光学装置用基板であり、
前記多数の導電パターンは、前記電気光学物質を保持している領域内から前記実装体の実装領域に向けて延びた画素駆動用の信号線であることを特徴とする電気光学装置。 - 多数の画素がマトリクス状に配列された領域に電気光学物質を保持し、多数の導電パターンが配列された電気光学装置用基板と、前記導電パターンの一部によって構成された多数のパッドと電気的に接続するように前記電気光学装置用基板に実装された実装体とを有する電気光学装置において、
前記多数の導電パターンは、前記電気光学物質を保持している領域内から前記実装体の実装領域に向けて延びた画素駆動用の多数の信号線であり、
前記多数の信号線には、少なくとも前記パッドを形成するために第1導電層、絶縁層および第2導電層がこの順に積層された3層部分と、前記第1導電層および前記絶縁層がこの順に積層されて最表層が前記絶縁層からなる2層部分とを備えた複数の信号線が含まれていることを特徴とする電気光学装置。 - 請求項6または7において、前記電気光学装置用基板は、前記電気光学物質を保持している領域の少なくとも外周縁に樹脂層が形成され、
前記2層部分は、前記樹脂層から露出して前記パッドに到る部分の少なくとも一部に設けられていることを特徴とする電気光学装置。 - 請求項8において、前記2層部分は、前記樹脂層から露出して前記パッドに到る部分の全体に設けられていることを特徴とする電気光学装置。
- 請求項8または9において、前記2層部分は、少なくとも一部が前記樹脂層と平面的に重なる位置から設けられていることを特徴とする電気光学装置。
- 請求項6ないし10のいずれかにおいて、前記電気光学装置用基板には、前記多数の画素の各々に、前記第1導電層、前記絶縁膜および前記第2導電層によって形成された画素スイッチング用の薄膜ダイオード素子が形成されていることを特徴とする電気光学装置。
- 請求項11において、前記絶縁膜は、前記第1導電層を酸化してなる酸化膜であり、前記第1導電層は、TaWにより形成されており、前記絶縁層は、TaOxにより形成されていることを特徴とする電気光学装置。
- 請求項8または10において、前記パッドは異方性導電膜を介して前記実装体に電気的に接続されており、
前記2層部分は、前記樹脂層から前記異方性導電膜に平面的に重なる位置に到る部分の全体に設けられていることを特徴とする電気光学装置。 - 請求項6ないし13のいずれかに規定する電気光学装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004082708A JP2005266683A (ja) | 2004-03-22 | 2004-03-22 | 実装構造体、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004082708A JP2005266683A (ja) | 2004-03-22 | 2004-03-22 | 実装構造体、電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005266683A true JP2005266683A (ja) | 2005-09-29 |
Family
ID=35091250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004082708A Withdrawn JP2005266683A (ja) | 2004-03-22 | 2004-03-22 | 実装構造体、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005266683A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012155090A (ja) * | 2011-01-25 | 2012-08-16 | Seiko Instruments Inc | 表示装置 |
US9401335B2 (en) | 2013-02-20 | 2016-07-26 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
US9601520B2 (en) | 2012-05-07 | 2017-03-21 | Samsung Display Co., Ltd. | Thin film transistor array panel and display device including the same |
-
2004
- 2004-03-22 JP JP2004082708A patent/JP2005266683A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012155090A (ja) * | 2011-01-25 | 2012-08-16 | Seiko Instruments Inc | 表示装置 |
US9601520B2 (en) | 2012-05-07 | 2017-03-21 | Samsung Display Co., Ltd. | Thin film transistor array panel and display device including the same |
US9401335B2 (en) | 2013-02-20 | 2016-07-26 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4142029B2 (ja) | 電気光学装置および電子機器 | |
KR100556309B1 (ko) | 전기 광학 장치, 그 제조 방법 및 전자 기기 | |
US6970225B2 (en) | Electrooptic device, method for manufacturing the same, and electronic apparatus | |
JP2004363170A (ja) | 導電パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器 | |
JP4352834B2 (ja) | 実装構造体、電気光学装置、電子機器、および実装構造体の製造方法 | |
JP5290456B2 (ja) | 接続端子及び該接続端子を備えた表示装置 | |
US7456916B2 (en) | Liquid crystal device with overcoat layer that gradually reduces in thickness towards an edge portion corresponding to a boundary between reflective and transmissive regions | |
JP2005195944A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP4026625B2 (ja) | 電気光学装置、電子機器および実装構造体 | |
JP2005283830A (ja) | 実装構造体、電気光学装置、電子機器、実装構造体の検査方法、電気光学装置の検査方法 | |
JP2005266683A (ja) | 実装構造体、電気光学装置および電子機器 | |
JP2005283831A (ja) | 電気光学装置および電子機器 | |
JP2005099311A (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 | |
JP2004333642A (ja) | 電気配線構造、電気配線構造の製造方法、電気配線構造を備えた光学装置用基板、および電気光学装置ならびに電気光学装置の製造方法 | |
JP2005037957A (ja) | 電気光学装置、その製造方法及び電子機器 | |
JP4069930B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
JP3702895B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
JP2005215036A (ja) | 実装構造体、電気光学装置および電子機器 | |
JP4432589B2 (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
JP2003098543A (ja) | 電気光学パネル、その製造方法および電子機器 | |
JP2004363175A (ja) | 薄膜パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器 | |
JP2004363174A (ja) | 薄膜パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器 | |
JP2005309303A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
JP2005301128A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
JP2005148305A (ja) | 電気光学装置用基板、電気光学装置、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |