JP6673406B2 - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP6673406B2 JP6673406B2 JP2018137481A JP2018137481A JP6673406B2 JP 6673406 B2 JP6673406 B2 JP 6673406B2 JP 2018137481 A JP2018137481 A JP 2018137481A JP 2018137481 A JP2018137481 A JP 2018137481A JP 6673406 B2 JP6673406 B2 JP 6673406B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transistor
- electro
- electrode
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 103
- 238000003860 storage Methods 0.000 description 91
- 239000010410 layer Substances 0.000 description 67
- 230000005540 biological transmission Effects 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 241000750042 Vini Species 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
このような構成において、画素の階調レベルに応じた電位のデータ信号が駆動トランジスターのゲートに印加されると、当該駆動トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。このとき、駆動トランジスターの閾値電圧などの特性が画素回路毎にばらついていると、表示画面の一様性を損なうような表示ムラが発生する。
このため、画素回路における駆動トランジスターの特性を補償する技術が提案されている(例えば特許文献1参照)。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、電気光学装置が微細化されても、表示品位の低下を防止することが可能な電気光学装置および電子機器を提供することにある。
本発明の態様によれば、第1保持容量と第2保持容量との間に設けられた定電位線がシールド線として機能する。このため、第1保持容量を介した第1データ線、第2保持容量を介した第2データ線は、互いに電位変動の影響を受けにくくなるので、表示品位の低下を防止することができる。
この構成によれば、第1保持容量および第2保持容量を構成する第1導電層、第2導電層によって構成される。定電位線についても、第1導電層、第2導電層によって構成される。シールド線としての機能が向上することになる。
なお、定電位線における第1導電層の配線および第2導電層の配線とは、互いに電気的に非接続であっても良い。非接続とする場合、定電位線における第1導電層の配線および第2導電層の配線は、互いに同一または異なる電位であれば良い。
また、上記態様において定電位線としては、発光素子の電源線を用いても良い。すなわち、前記発光素子と前記駆動トランジスターとは、異なる二つの電源電位の間に直列に接続され、前記定電位線には、前記二つの電源電位の一方が供給される構成としても良い。
なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することが可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ(HMD)や電子ビューファイダーなどの表示装置が挙げられる。
この電気光学装置10は、例えばHMD(Head Mount Display)などにおいてカラー画像を表示するマイクロ・ディスプレイである。電気光学装置10の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えば半導体シリコン基板に形成された有機EL装置であり、画素回路には、発光素子の一例であるOLEDが用いられる。
制御回路5は、電気光学装置10の電源回路とデータ信号出力回路との機能を兼用する。すなわち、制御回路5は、同期信号にしたがって生成した各種の制御信号や各種電位(電圧)を電気光学装置10に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置10に供給する。
このうち、表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、m行の走査線12が図において横方向に延在して設けられ、また、例えば3列毎にグループ化された(3n)列のデータ線14が図において縦方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保ちつつ交差するように設けられている。そして、m行の走査線12と(3n)列のデータ線14との交差に対応する位置に画素回路110が設けられている。
便宜的に、例えばRに対応する(3j−2)列目のデータ線14を第1データ線としたときに、Gに対応する(3j−1)列目のデータ線14を第2データ線と呼ぶ場合がある。画素回路110については、Rのデータ線14(第1データ線)に対応するものが第1画素回路となり、Gのデータ線14(第2データ線)に対応するものが第2画素回路となる。
また、電気光学装置10には、デマルチプレクサ30での選択タイミングに合わせてデータ信号Vd(1)、Vd(2)、…、Vd(n)が、制御回路5から1、2、…、n番目のグループに対応した共通端子78を介し供給される。
なお、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置10が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。
j番目のグループにおいて左端列である(3j−2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルである(制御信号/Sel(1)がLレベルである)ときにオン(導通)する。同様に、j番目のグループにおいて中央列である(3j−1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルである(制御信号/Sel(2)がLレベルである)ときにオンし、j番目のグループにおいて右端列である(3j)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。
なお、電圧については、保持容量の両端電圧や、ゲート・ソース間の電圧、OLED150におけるアノード・カソード間の電圧のように特に断らない限り、電位Gndをゼロボルトの基準とする。
ここで、保持容量44の一端および他端について、便宜的に一端をデータ線14の側とし、他端をトランスミッションゲート42の側とする。このとき、保持容量44の一端は、データ線14のほか、トランジスター45のドレインノードにも接続される一方、保持容量44の他端は、トランジスター43のドレインノードにも接続されている。
説明の便宜上、図2では表記を省略するが、保持容量44の容量をCref1とし、保持容量44の他端をノードhとする。また、保持容量44について列で区別する場合、Rの列に対応したものが第1保持容量となり、Gの列に対応したものが第2保持容量となる。
なお、図2に示されるように、給電線16は、レベルシフト回路40の内部を縦貫するように延設されている。
なお、図3は、画素回路110の等価回路を示すに留まり、実際の回路レイアウトを反映させた図ではない。また、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。
なお、走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)は、i行目に対応して供給されるので、i行目であれば、着目している(3j−2)列以外の他の列の画素回路にも共通に供給される。
トランジスター121にあっては、ソースノードが給電線116に接続され、ドレインノードがトランジスター123のソースノードと、トランジスター124のソースノードとにそれぞれ接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。
トランジスター123にあっては、ゲートノードがi行目の制御線133に接続されて制御信号Gcmp(i)が供給される。
トランジスター124にあっては、ゲートノードがi行目の制御線134に接続されて制御信号Gel(i)が供給され、ドレインノードがトランジスター125のソースノードとOLED150のアノードAdとにそれぞれ接続されている。
トランジスター125にあっては、ゲートノードがi行目の制御線135に接続されてi行目に対応した制御信号Gorst(i)が供給され、ドレインノードが(3j−2)列目に対応した給電線16に接続されて電位Vorstに保たれている。
Cdt、Cref1>>Cpix
となるように設定される。
すなわち、CpixはCdtおよびCref1よりも十分に小さい。なお、Cref2は、Cref1と同程度であるか、Cref1よりもやや小さい程度である。また、保持容量140としては、トランジスター121のゲートノードgに寄生する容量を用いても良いし、半導体シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
したがって、トランジスター121のソース・ドレインとOLED150とは、電源の高位側の電位Velと低位側の電位Vctとの間において、トランジスター124を介して電気的に直列に接続された構成となる。
このような構造のOLED150において、アノードAdからカソードCtに電流が流れると、アノードAdから注入された正孔とカソードCtから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、半導体シリコン基板(アノード)とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構造(トップエミッション構造)となっている。
このため、本実施形態では、保持容量44における一端と他端とを、定電位線によってシールドすることによって、隣り合う列の電位変動の影響を受けにくい構成としている。
電気光学装置では、はじめに、例えばP型の半導体シリコン基板においてPチャネル型のトランジスターの基礎となる島状のNウェル領域が形成された後、ゲート絶縁膜を介し、多結晶シリコン膜などの第1導電層がパターニングされてゲートなどの第1配線が形成される。この後、Pチャネル型のトランジスターが形成される領域をレジストによって保護した上で、当該レジストやゲート配線などをマスクとしたイオンの打ち込み等によって、Nチャネル型のトランジスターにおけるソースノードおよびドレインノードとなるN型拡散層が形成される。続いて、Nチャネル型のトランジスターが形成される領域をレジストによって保護した上で、当該レジストやゲート配線などをマスクとしたイオンの打ち込み等によって、Pチャネル型のトランジスターにおいてソースノードまたはドレインノードとなるP型拡散層が形成される。
続いて、第1層間絶縁膜を介して、アルミニウムや銅などの導電層(第2導電層)がパターニングされて、後述する各種の配線が第2配線として設けられる。このとき、第2配線は、第1配線や、ソースノード、ドレインノードとは、第1層間絶縁膜を開孔するコンタクトホールを介して接続される。
続いて、第2層間絶縁膜を介して、同じくアルミニウムや銅などの導電層(第3導電層)がパターニングされて、各種の配線が第3配線として設けられる。このとき、第3配線は、第2配線とは、第2層間絶縁膜を開孔するコンタクトホールを介して接続される。
そして、第3層間絶縁膜および遮光層を介して、矩形形状の画素電極が、OLED150のアノードAdとして形成される。以降については本発明とは直接関係しないので、説明を省略することにする。
なお、以下の図4乃至図9については、構造を説明するために縮尺を適宜変更しているので、必ずしも縦横比はスケール通りではない。
図4は、トップエミッション構造の画素回路110を観察側からみたときの平面図であり、第1配線、第2配線および第3配線による各種の配線を示している。また、図5は、図4における構造を回路で置き換えて示す説明図であり、回路的には図3と同一である。
トランジスター121は、平面視で列方向(データ線14の延在方向)に長手の矩形形状となっており、Nウェルに対して絶縁膜を介して形成されたゲート配線121gと、2つのP型拡散層(図においてハッチングで示した領域)とを有する。トランジスター121における2つの拡散層のうち、図において下側がソースノードであり、上側がドレインノードである。
トランジスター125は、図においてトランジスター124の左側であって、トランジスター121に対して列方向で揃った地点に配置されている。トランジスター125には、ゲート配線125gが形成されて、2つのP型拡散層が形成されている。2つの拡散層のうち、図において下側がトランジスター125におけるドレインノードであり、上側がソースノードである。
走査線12は、ゲート配線122gの上面側(紙面において手前側)を通過する。走査線12は、第1層間絶縁膜を開孔するコンタクトホール(ビア、図における□)12fを介してゲート配線122gに接続される。制御線133は、ゲート配線123gの上面側を通過するとともに、コンタクトホール133fを介してゲート配線123gに接続される。
給電線116は、平面視でトランジスター121〜123と、トランジスター124、125との境界において、行方向に延在して設けられる。制御線134、135は、いずれもゲート配線124g、125gの上面側を通過するとともに、このうち、制御線134がコンタクトホール134fを介してゲート配線124gに接続され、制御線135がコンタクトホール135fを介してゲート配線125gに接続される。
配線82は、一端がトランジスター122、123における共通ノードに接続される一方、他端がトランジスター121におけるゲート配線121gに、コンタクトホール82fを介して接続される。配線82は、ゲート配線121gの上面側において幅広となっており、保持容量140における一対の電極のうち、一方を構成する。
配線84は、トランジスター124におけるソースノードを、後述する第2配線層の配線91に接続するための中継電極である。配線85は、一端がトランジスター125におけるドレインノードに接続される。配線86は、トランジスター124におけるドレインノードと、トランジスター125におけるソースノードと、OLED150(図4、図5において図示省略)におけるアノードAdとに接続される。
配線116bは、トランジスター121におけるソースノードを、後述する第2配線層の配線116aを介して、給電線116に接続するための中継配線である。
データ線14、給電線16は、それぞれ列方向に延在して設けられる。データ線14は、平面視でトランジスター122〜124の右側に配置され、第2層間絶縁膜を開孔するコンタクトホール14fを介して、配線81の他端に接続される。これにより、データ線14は、配線81を介して、トランジスター122におけるドレインまたはソースノードの一方に接続されることになる。
給電線16は、平面視でトランジスター122、123、124と、トランジスター121、125との間に配置され、コンタクトホール16fを介して配線85の他端に接続される。これにより、給電線16は、配線85を介して、トランジスター125におけるドレインノードに接続されることになる。
また、配線116aは、平面視で配線82と重なるように形成されて、保持容量140における一対の電極のうち、他方を構成する。これにより、保持容量140は、配線82と配線116aとで第2層間絶縁膜を挟持した構成になる。
配線91は、配線83、84同士を、給電線116を跨いだ状態で接続する。これにより、トランジスター121のドレインノード、トランジスター123のドレインノードおよびトランジスター124のソースノードは、互いに接続されることになる。
図6は、レベルシフト回路40のうち、トランジスター43、45および保持容量44が形成される領域を観察側からみたときの平面図であり、第1配線、第2配線および第3配線による各種の配線を示している。
なお、図6における各種の配線は、それぞれ画素回路110と共通プロセスで形成される。図7は、図6における構造を回路で置き換えて示す説明図である。
また、図8は、図6におけるP−p線で破断した部分断面図であり、図9(a)は、図6におけるQ−q線で破断した部分断面図であり、図9(b)は、図6におけるR−r線で破断した部分断面図である。なお、以降においては、図6の平面図を主として説明し、図8、図9の部分断面図については従として説明する。
トランジスター45は、Nウェルに対して絶縁膜L0を介して形成されたゲート配線45gと、2つのP型拡散層とを有する。トランジスター45における2つの拡散層のうち、右側がソースノードであり、左側がドレインノードである。
電極44gは、保持容量44における他端となるものであり、図に示されるように列方向に長手の矩形形状となっている。
給電線62は、配線62gの上面側に設けられるとともに、第1層間絶縁膜L1を開孔するコンタクトホール43eを介して、トランジスター43のソースノードに接続される。また、給電線62は、コンタクトホール62eを介して配線62gに接続される。このため、給電線62は、配線62gを下層として部分的に二層構造になっている。制御線64は、ゲート配線43gの上面側を通過するように設けられるとともに、第1層間絶縁膜を開孔するコンタクトホール43fを介してゲート配線43gに接続される。配線43aの一端は、コンタクトホールを介してトランジスター43のドレインノードに接続される。
配線16aは、配線16gの上面側に設けられるとともに、複数のコンタクトホール16eを介して当該配線16gに接続される。
電極44aは、電極44gに重ねられて、保持容量44における一端となるものである。電極44gと電極44aとの間には、図9(a)に示されるように、第1層間絶縁膜L1が挟持されているので、これにより保持容量44が形成されることになる。
データ線14は、第2層間絶縁膜L2を開孔する複数のコンタクトホール44fを介し電極44aに接続される。また、データ線14は、コンタクトホール55を介し配線45aの他端に接続される。これにより、データ線14は、コンタクトホール55および配線45aを順に介してトランジスター45のドレインノードに接続されることになる。
図10を参照して電気光学装置10の動作について説明する。図10は、電気光学装置10における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Gwr(1)〜Gwr(m)が順次Lレベルに切り替えられて、1フレームの期間において1〜m行目の走査線12が1水平走査期間(H)毎に順番に走査される。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行(3j−2)列の画素回路110について着目して動作を説明する。
なお、図10において、i行目に対し1行前の(i−1)行目に対応する走査信号Gwr(i-1)、制御信号Gel(i-1)、Gcmp(i-1)、Gorst(i-1)の各々については、i行目に対応する走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)よりも、それぞれ時間的に1水平走査期間(H)だけ時間的に先行した波形となる。
説明の便宜上、初期化期間の前提となる発光期間から説明する。図10に示されるように、i行目の発光期間では、走査信号Gwr(i)がHレベルであり、また、論理信号である制御信号Gel(i)、Gcmp(i)、Gorst(i)のうち、制御信号Gel(i)がLレベルであり、制御信号Gcmp(i)、Gorst(i)がHレベルである。
このため、図11に示されるようにi行(3j−2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフする。したがって、トランジスター121は、ゲート・ソース間の電圧Vgsに応じた電流IdsをOLED150に供給する駆動トランジスターとして機能する。後述するように、本実施形態において発光期間での電圧Vgsは、トランジスター121の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、OLED150には、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
次にi行目の走査期間に至ると、(b)の初期化期間となる。初期化期間では、発光期間と比較して、制御信号Gel(i)がHレベルに、制御信号Gorst(i)がLレベルに、それぞれ変化する。
このため、図12に示されるように、i行(3j−2)列の画素回路110においてはトランジスター124がオフし、トランジスター125がオンする。これによってOLED150に供給される電流の経路が遮断されるとともに、OLED150のアノードAdが電位Vorstにリセットされる。
OLED150は、上述したようにアノードAdとカソードCtとで有機EL層を挟持した構成であるので、アノードAd・カソードCtの間には、図において破線で示されるように容量Coledが並列に寄生する。発光期間においてOLED150に電流が流れていたときに、当該OLED150のアノード・カソード間の両端電圧が当該容量Coledによって保持されるが、この保持電圧は、トランジスター125のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED150に再び電流が流れるときに、当該容量Coledで保持されている電圧の影響を受けにくくなる。
なお、本実施形態において、電位Vorstについては、当該電位Vorstと共通電極118の電位Vctとの差がOLED150の発光閾値電圧を下回るように設定される。このため、初期化期間(次に説明する補償期間および書込期間)において、OLED150はオフ(非発光)状態である。
ここで、電位Viniについては、(Vel−Vini)がトランジスター121の閾値電圧|Vth|よりも大きくなるように設定される。なお、トランジスター121はPチャネル型であるので、ソースノードの電位を基準とした閾値電圧Vthは負である。そこで、高低関係の説明で混乱が生じるのを避けるために、閾値電圧については、絶対値の|Vth|で表し、大小関係で規定することにする。
ここで、初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel(1)によってオンする場合、図12に示されるように、データ信号Vd(j)が保持容量41の一端に供給されるので、当該データ信号は、保持容量41によって保持される。
i行目の走査期間では、次に(c)の補償期間となる。補償期間では初期化期間と比較して、走査信号Gwr(i)および制御信号Gcmp(i)がLレベルとなる。一方、補償期間では、制御信号GrefがHレベルに維持された状態で制御信号/GiniがHレベルになる。
このため、図13に示されるように、i行(3j−2)列の画素回路110ではトランジスター122がオンして、ゲートノードgがデータ線14に電気的に接続される一方、トランジスター123のオンによって、トランジスター121がダイオード接続となる。
したがって、電流が、給電線116→トランジスター121→トランジスター123→トランジスター122→(3j−2)列目のデータ線14という経路で流れるので、ゲートノードgは、電位Viniから上昇する。ただし、上記経路に流れる電流は、ゲートノードgが電位(Vel−|Vth|)に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線14およびゲートノードgは電位(Vel−|Vth|)で飽和する。したがって、保持容量140は、補償期間の終了に至るまでにトランジスター121の閾値電圧|Vth|を保持することになる。
また、補償期間が終了すると、制御信号Gcmp(i)がHレベルになるので、トランジスター121のダイオード接続が解除される。
i行目の走査期間では、補償期間の後に(c)の書込期間となる。書込期間では、制御信号Gcmp(i)がHレベルになる一方、補償期間では、制御信号GrefがLレベルとなった状態で制御信号/GiniがHレベル(制御信号/GcplがLレベルとなる)。
このため、図14に示されるようにレベルシフト回路40においては、トランスミッションゲート42がオンするので、保持容量41に保持されたデータ信号が保持容量44の他端であるノードhに供給される。すなわち、ノードhには、OLED150の輝度に応じた電位の信号が供給される。このため、ノードhは、補償期間における電位Vrefからシフトする。このときのノードhの電位変化分をΔVとして、変化後の電位を(Vref+ΔV)として表すことにする。
なお、容量比k2とは、Cdt、Cref1、Cref2で定まるの容量比である。厳密にいえば、保持容量140の容量Cpixも考慮しなければならないが、容量Cpixは、容量Cdt、Cref1、Cref2と比較して十分に小さくなるように設定しているので、無視している。
このとき、ゲートノードgの電位範囲ΔVgateは、データ信号の電位範囲ΔVdata(=Vmax−Vmin)に容量比k2を乗じた値に圧縮される。
また、ゲートノードgの電位範囲ΔVgateを、データ信号の電位範囲ΔVdataに対してどの方向にどれだけシフトさせるかについては、電位Vp(=Vel−|Vth|)、Vrefで定めることができる。これは、データ信号の電位範囲ΔVdataが、電位Vrefを基準にして容量比k2で圧縮されるとともに、その圧縮範囲が電位Vpを基準にシフトされたものが、ゲートノードgの電位範囲ΔVgateとなるためである。
やがて走査信号Gwr(i)がHレベルになり、トランジスター122がオフする。これによって書込期間が終了して、ゲートノードgの電位は、シフトされた値に確定する。
本実施形態では、i行目の書込期間の終了後、1水平走査期間(H)経過後において発光期間に至る。この発光期間では、上述したように制御信号Gel(i)がLレベルになるので、i行(3j−2)列の画素回路110においては、トランジスター124がオンする。ゲート・ソース間の電圧Vgsは、(|Vth|−k2・ΔV)であるから、OLED150には、先の図11に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
このような動作は、i行目の走査期間において、(3j−2)列目の画素回路110以外のi行目の他の画素回路110においても時間的に並列して実行される。さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、…、(m−1)、m行目の順番で実行されるとともに、フレーム毎に繰り返される。
さらに、保持容量44の両端をシールドする給電線16の部分は、特に図8で示されるように、当該保持容量44の一端である電極44aと同一導電層からなる配線16aと、当該保持容量44の他端である電極44gと同一導電層からなる配線16gとを積層した構造となっている。このため、保持容量44を構成する導電層とは異なる単一層によって、給電線16を形成した場合と比較して、断面視でみたときに、斜め方向に向かう容量カップリングが低減されるので、シールド機能をより向上させることができる。
くわえて、本実施形態では、配線16g、16aをコンタクトホール16e、16fを介して給電線16に接続されている。このコンタクトホール16a、16fは、第1層間絶縁膜L1および第2層間絶縁L2における一種の電荷の防御壁となるので、シールド機能をさらに向上させることができる。
給電線61は電極44aと同一導電層から構成され、配線61gは電極44gと同一導電層から構成されるとともに、給電線61と配線61gとはコンタクトホール61eを介して接続されている。制御線63には、制御信号/Giniが供給されるので、論理信号のLレベル、Hレベルで電位が変化するが、保持容量44は、給電線61と配線61gとの積層体によってシールドされるので、制御線63における電位の変化の影響を受けにくくなる。
一方、給電線62は電極44aと同一導電層から構成され、配線62gは電極44gと同一導電層から構成されるとともに、給電線62と配線62gとはコンタクトホール62eを介して接続されている。制御線64には、制御信号Grefが供給されるので、論理信号のLレベル、Hレベルで電位が変化するが、保持容量44は、給電線62と配線62gとの積層体によってシールドされるので、制御線64における電位の変化の影響を受けにくくなる。
なお、保持容量44については、平面視でみたときに、縦方向に長手の形状になるので、給電線61、62よりも給電線16によるシールドが重要となる。
図において、Aは閾値電圧|Vth|が大きいトランジスターを、Bは閾値電圧|Vth|が小さいトランジスターを、それぞれ示している。なお、図16において、ゲート・ソース間の電圧Vgsは、実線で示される特性と電位Velとの差である。また、図16において、縦スケールの電流は、ソースからドレインに向かう方向を正(上)とした対数で示されている。
補償期間においてゲートノードgは、電位Viniから電位(Vel−|Vth|)となる。このため、閾値電圧|Vth|が大きいトランジスターAは、動作点がSからAaに移動する一方、閾値電圧|Vth|が小さいトランジスターBは、動作点がSからBaに移動する。
次に、2つのトランジスターが属する画素回路110へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Aa、Baからの電位シフト量は、ともに同じk2・ΔVである。このため、トランジスターAについては動作点がAaからAbに移動し、トランジスターBについては動作点がBaからBbに移動するが、電位シフト後の動作点における電流は、トランジスターA、Bともに、ほぼ同じIdsで揃うことになる。
これにより、本実施形態によれば、トランジスター121の閾値電圧が画素回路110毎にばらついても、そのばらつきが補償されるのである。
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
実施形態では、保持容量44の電極44gを第1導電層から構成し、電極44aを第2導電層から構成したが、例えば、電極44gを第2導電層から構成し、電極44aを第3導電層から構成しても良い。また、実施形態では、電極44gを断面視で電極44aの下部電極としたが、電極44gを電極44aの上部電極としても良い。
実施形態において、データ信号を供給する制御回路5については電気光学装置10とは別体としたが、制御回路5についても、走査線駆動回路20やデマルチプレクサ30、レベルシフト回路40とともに、半導体シリコン基板に集積化しても良い。
実施形態においては、電気光学装置10を半導体シリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。例えば、SOI基板であっても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。
実施形態等において、i行目でいえば、書込期間において制御信号Gcmp(i)をHレベルとしたが、Lレベルとしても良い。すなわち、トランジスター123をオンさせることによる閾値補償とノードゲートgへの書き込みとを並行して実行する構成としても良い。
実施形態等では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「2」であっても良いし、「4」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ30を用いないで各列のデータ線14にデータ信号を一斉に線順次で供給する構成でも良い。
上述した実施形態等では、画素回路110におけるトランジスター121〜125をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型およびNチャネル型を適宜組み合わせても良い。
実施形態等では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。
次に、実施形態等や応用例に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
まず、図18に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図19に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。
電気光学装置10Lの画像表示面は、図19において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
Claims (9)
- 第1電極と第2電極とを備えた第1容量と、
第3電極と第4電極とを備えた第2容量と、
前記第1電極に第1データ信号を供給し、前記第3電極に第2データ信号を供給する制
御回路と、
第1定電位線と
前記第2電極に電気的に接続された第1配線と、
前記第1配線に接続された第5電極と、前記第1定電位線に接続された第6電極と、を
備えた第3容量と、
第2定電位線と
前記第4電極に電気的に接続された第2配線と、
前記第2配線に接続された第7電極と、前記第2定電位線に接続された第8電極と、を
備えた第4容量と、
前記第1配線に電気的に接続された第1画素回路と、
前記第2配線に電気的に接続された第2画素回路と、
を有し、
前記第1定電位線は、平面視で、前記第1容量と前記第2容量との間に設けられ、
前記第1定電位線は、平面視で前記第1容量と前記第2容量に重ならないように配置される
ことを特徴とする電気光学装置。 - 前記第1容量の一端および前記第2容量の一端は、第1導電層または第2導電層のいず
れか一方で形成され、
前記第1容量の他端および前記第2容量の他端は、前記第1導電層または前記第2導電
層のいずれか他方で形成され、
前記第1定電位線は、少なくとも前記第1導電層の配線および第2導電層の配線とで形
成される
ことを特徴とする請求項1に記載の電気光学装置。 - 前記第1定電位線における前記第1導電層の配線および第2導電層の配線とは、互いに
電気的に接続される
ことを特徴とする請求項2記載の電気光学装置。 - 前記第1画素回路および前記第2画素回路の各々は、
発光素子と、
ゲート・ソース間の電圧に応じた電流を前記発光素子に供給する駆動トランジスターと
、を含む
ことを特徴とする請求項1乃至3の何れか一項に記載の電気光学装置。 - 前記発光素子は、二端子型素子であり、
前記発光素子と前記駆動トランジスターとは、異なる二つの電源電位の間に電気的に直
列に接続され、
前記発光素子の二端子のうち、前記駆動トランジスター側の端子は、当該駆動トランジ
スターによって電流が供給された後に、所定のリセット電位にされ、
前記第1定電位線及び第2定電位線には、前記リセット電位が供給される
ことを特徴とする請求項4に記載の電気光学装置。 - 前記第1容量は、前記制御回路と前記第1画素回路との間の第1経路に電気的に介挿さ
れ、
前記第2容量は、前記制御回路と前記第2画素回路との間の第2経路に電気的に介挿さ
れている
ことを特徴とする請求項1乃至5のいずれかに記載の電気光学装置。 - 前記第1電極にドレインノードが接続された第1トランジスターと、
前記第1トランジスターのソースノードに接続されるとともに、基準電位を給電する第
1給電線と、
をさらに備え、
前記第1給電線は、前記第1トランジスターのドレインノードと前記第1容量との間に
設けられる
ことを特徴とする請求項1乃至5のいずれかに記載の電気光学装置。 - 前記第2電極にドレインノードが接続された第2トランジスターと、
前記第2トランジスターのソースノードに接続されるとともに、初期電位を給電する第
2給電線と、
をさらに備え、
前記第2給電線は、前記第2トランジスターのドレインノードと前記第1容量との間に
設けられる
ことを特徴とする請求項1乃至6のいずれかに記載の電気光学装置。 - 請求項1乃至8のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018137481A JP6673406B2 (ja) | 2018-07-23 | 2018-07-23 | 電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018137481A JP6673406B2 (ja) | 2018-07-23 | 2018-07-23 | 電気光学装置および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017169216A Division JP6376258B2 (ja) | 2017-09-04 | 2017-09-04 | 電気光学装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019023729A JP2019023729A (ja) | 2019-02-14 |
JP6673406B2 true JP6673406B2 (ja) | 2020-03-25 |
Family
ID=65368582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018137481A Active JP6673406B2 (ja) | 2018-07-23 | 2018-07-23 | 電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6673406B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100924143B1 (ko) * | 2008-04-02 | 2009-10-28 | 삼성모바일디스플레이주식회사 | 평판표시장치 및 그의 구동 방법 |
KR101082283B1 (ko) * | 2009-09-02 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
JP6152902B2 (ja) * | 2016-01-27 | 2017-06-28 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
-
2018
- 2018-07-23 JP JP2018137481A patent/JP6673406B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019023729A (ja) | 2019-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107464523B (zh) | 电光学装置以及电子设备 | |
JP6064313B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6141590B2 (ja) | 電気光学装置および電子機器 | |
JP5998458B2 (ja) | 画素回路、電気光学装置、および電子機器 | |
JP5879944B2 (ja) | 電気光学装置、および電子機器 | |
JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2013213979A (ja) | 電気光学装置及び電子機器 | |
JP5929121B2 (ja) | 電気光学装置および電子機器 | |
JP6213644B2 (ja) | 電気光学装置および電子機器 | |
JP6152902B2 (ja) | 電気光学装置、および電子機器 | |
JP6583464B2 (ja) | 電気光学装置及び電子機器 | |
JP6673406B2 (ja) | 電気光学装置および電子機器 | |
JP2016042202A (ja) | 電気光学装置および電子機器 | |
JP6376258B2 (ja) | 電気光学装置および電子機器 | |
JP7248181B2 (ja) | 電気光学装置及び電子機器 | |
JP7505612B2 (ja) | 電気光学装置及び電子機器 | |
JP6702492B2 (ja) | 電気光学装置及び電子機器 | |
JP6626802B2 (ja) | 電気光学装置および電子機器 | |
JP6315072B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180730 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180904 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6673406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |