JP2014235958A - 電気光学装置、電気光学装置の製造方法、電子機器 - Google Patents

電気光学装置、電気光学装置の製造方法、電子機器 Download PDF

Info

Publication number
JP2014235958A
JP2014235958A JP2013118566A JP2013118566A JP2014235958A JP 2014235958 A JP2014235958 A JP 2014235958A JP 2013118566 A JP2013118566 A JP 2013118566A JP 2013118566 A JP2013118566 A JP 2013118566A JP 2014235958 A JP2014235958 A JP 2014235958A
Authority
JP
Japan
Prior art keywords
substrate
sealing
light emitting
electro
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013118566A
Other languages
English (en)
Other versions
JP6182985B2 (ja
JP2014235958A5 (ja
Inventor
野澤 陵一
Ryoichi Nozawa
陵一 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013118566A priority Critical patent/JP6182985B2/ja
Priority to US14/291,932 priority patent/US9831463B2/en
Priority to CN201410242625.9A priority patent/CN104241538B/zh
Publication of JP2014235958A publication Critical patent/JP2014235958A/ja
Publication of JP2014235958A5 publication Critical patent/JP2014235958A5/ja
Application granted granted Critical
Publication of JP6182985B2 publication Critical patent/JP6182985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/841Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • H10K59/876Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】発光素子に対する優れた封止機能を有する電気光学装置、該電気光学装置の製造方法、該電気光学装置を備えた電子機器を提供すること。
【解決手段】電気光学装置としての有機EL装置100は、基板としての素子基板10と、素子基板10上に設けられた発光素子を含む発光画素20(20B,20G,20R)と、素子基板10の外縁に沿って額縁状に設けられ、発光素子が設けられた第1領域としての表示領域E、データ線駆動回路101、走査線駆動回路102、外部接続用端子103を囲むように設けられたガードライン105と、表示領域Eを覆うと共に、ガードライン105に至る封止膜又は封止構造を有する。
【選択図】図1

Description

本発明は、電気光学装置、該電気光学装置の製造方法、該電気光学装置を備えた電子機器に関する。
電気光学装置として、陽極と、陰極と、陽極と陰極との間に配置され、発光層を含む機能層とを有する有機エレクトロルミネッセンス素子(以降、有機EL素子と言う)を備えた有機EL装置が知られている。
有機EL素子は、外部から水分などが機能層に浸入すると、発光機能が失われることがある。それゆえに、有機EL素子を備えた電気光学装置では、有機EL素子に水分などが浸入しないように、有機EL素子を封止する構造が採用されている。
例えば、特許文献1には、陰極として機能する第2電極を覆う緩衝層を形成する工程と、該緩衝層を覆うガスバリア層を形成する工程とを有する有機EL装置の製造方法が開示されている。さらに、第2電極を覆う電極保護層を形成してから、該緩衝層を形成する方法も開示されている。
このような有機EL装置の製造方法によれば、ガスバリア層として水分遮断性に優れる無機膜を用いたとしても、有機EL素子との間に緩衝層が形成されているので、有機EL素子を直接にガスバリア層で覆う場合に比べて、熱や圧力などのストレスによってガスバリア層にクラックや剥がれが生ずることを低減し、優れたガスバリア性を有する封止構造を実現できるとしている。
特開2006−147528号公報
しかしながら、上記特許文献1に示された封止構造を採用したとしても、実際の有機EL装置の製造において、複数の有機EL装置がレイアウトされて形成されたマザー基板から個々の有機EL装置を取り出そうとして、マザー基板を切断すると、切断面から水分などが浸入して、有機EL素子の発光機能が失われるおそれがあった。特に、小型の有機EL装置になると、大型の有機EL装置に比べて、切断面から有機EL素子までの距離を十分に確保することが難しく、封止構造の改善が望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例]本適用例に係わる電気光学装置は、基板と、前記基板上の第1領域に設けられた発光素子と、前記第1領域を囲むように設けられたガードラインと、前記第1領域を覆うと共に、前記ガードラインに至る封止膜又は封止構造を有することを特徴とする。
本適用例の構成によれば、封止膜又は封止構造によって発光素子を封止するだけでなく、ガードラインによって基板の端面側から水分などが浸入して発光素子の発光機能が低下したり、失われたりすることを低減できる。ゆえに、発光機能において高い信頼性品質を有する発光素子を備えた電気光学装置を提供できる。
上記適用例に係わる電気光学装置において、前記封止膜又は前記封止構造は、前記基板の少なくとも1辺において、前記ガードラインに至るように設けられているとしてもよい。
この構成によれば、基板の少なくとも1辺において、ガードラインに至るように封止膜又は封止構造を設けることで、ガードラインが無い場合に比べて、発光機能における信頼性品質を向上させることができる。
上記適用例に係わる電気光学装置において、前記基板は、外部接続用端子が設けられた第1辺を有し、前記封止膜又は前記封止構造は、前記第1辺を除く辺において、前記ガードラインに至るように設けられているとしてもよい。
上記適用例に係わる電気光学装置において、前記封止膜又は前記封止構造は、前記基板の4辺において、前記ガードラインに至るように設けられていることが好ましい。
これらの構成によれば、発光機能においてより高い信頼性品質を有する発光素子を備えた電気光学装置を提供できる。
上記適用例に係わる電気光学装置において、前記基板上に設けられた複数の配線層を有し、前記ガードラインは、前記複数の配線層のうち、少なくとも2つの配線層のそれぞれに設けられた配線を含むことを特徴とする。
この構成によれば、基板の複数の配線層のうち少なくとも2つの配線層に亘ってガードラインが設けられているので、少なくとも2つの配線層に係わる基板の端面側から水分などが浸入することを抑制できる。
上記適用例に係わる電気光学装置において、前記基板は、半導体基板であって、前記ガードラインは、前記半導体基板に電気的に接続されていることを特徴とする。
この構成によれば、半導体基板から複数の配線層にかけてガードラインが設けられているので、半導体基板の端面側から水分などが浸入することを抑制できる。
上記適用例に係わる電気光学装置において、前記ガードラインには、所定の電位が供給されることを特徴とする。
この構成によれば、ガードラインを、発光素子に対する封止機能を改善する手段として機能させるだけでなく、外部からの電気的なノイズが電気光学装置の内部に伝播することを防止するためのシールドとして機能させることが可能となる。
上記適用例に係わる電気光学装置において、前記封止構造は、前記基板の前記発光素子との間に空間を有するように、前記基板に貼り合わされた封止材を備えていることを特徴とする。
この構成によれば、所謂、缶封止構造を有する電気光学装置を提供できる。
上記適用例に係わる電気光学装置において、前記封止構造は、前記発光素子が設けられた前記第1領域を封着するように、前記基板に貼り合わされた封止基板を備えているとしてもよい。
上記適用例に係わる電気光学装置において、前記発光素子が有機エレクトロルミネッセンス素子であることを特徴とする。
この構成によれば、発光機能においてより高い信頼性品質を有する有機エレクトロルミネッセンス素子を備えた電気光学装置を提供できる。
[適用例]本適用例に係わる電気光学装置の製造方法は、基板上の第1領域に設けられた発光素子と、前記発光素子を封止する封止膜又は封止構造とを有する電気光学装置の製造方法であって、前記第1領域を囲むようにガードラインを形成する工程と、前記第1領域を覆うと共に、前記ガードラインに至るように前記封止膜又は前記封止構造を形成する封止工程とを有することを特徴とする。
本適用例に係わる電気光学装置の製造方法によれば、発光機能においてより高い信頼性品質を有する発光素子を備えた電気光学装置を製造できる。
[適用例]本適用例に係わる電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例の構成によれば、発光機能において高い信頼性品質を有する電子機器を提供できる。
第1実施形態の電気光学装置としての有機EL装置の構成を示す概略平面図。 発光画素の電気的な構成を示す等価回路図。 発光画素の配置を示す概略平面図。 図1のA−A’線に沿って切ったときの発光画素及びガードラインの構造を示す概略断面図。 図1のH−H’線に沿って切ったときの発光画素及びガードラインの構造を示す概略断面図。 (a)はマザー基板を示す概略平面図、(b)はマザー基板における素子基板の配置を示す概略平面図。 第2実施形態の電気光学装置としての有機EL装置の構成を示す概略平面図。 図7のH−H’線に沿って切った概略断面図。 電子機器の一例としてのヘッドマウントディスプレイを示す概略図。 変形例の有機EL装置における封止構造を示す概略断面図。 (a)〜(c)は変形例の封止構造を示す概略断面図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
(第1実施形態)
<電気光学装置>
まず、本実施形態の電気光学装置の一例として、有機エレクトロルミネッセンス装置(以下、有機EL装置と呼ぶ)を挙げ、図1〜図5を参照して説明する。
図1は第1実施形態の電気光学装置としての有機EL装置の構成を示す概略平面図、図2は発光画素の電気的な構成を示す等価回路図である。
図1に示すように、本実施形態の電気光学装置としての有機EL装置100は、基板としての素子基板10と、素子基板10の第1領域としての表示領域Eにマトリックス状に配置された複数の発光画素20と、複数の発光画素20を駆動制御する周辺回路であるデータ線駆動回路101及び走査線駆動回路102と、外部回路との電気的な接続を図るための複数の外部接続用端子103とを備えている。また、素子基板10の外縁に沿って、これらの構成を囲むように額縁状に配置されたガードライン105を備えている。
発光画素20は、青色(B)の発光が得られる発光画素20Bと、緑色(G)の発光が得られる発光画素20Gと、赤色(R)の発光が得られる発光画素20Rとがある。また、同色の発光が得られる発光画素20が図面上において縦方向に配列し、異なる色の発光が得られる発光画素20が、図面上において横方向にB,G,Rの順に繰り返して配置されている。このような発光画素20の配置は、ストライプ方式と呼ばれるものであるが、これに限定されるものではない。例えば、異なる色の発光が得られる発光画素20の横方向における配置は、B,G,Rの順でなくてもよく、例えば、R,G,Bの順としてもよい。
以降、同色の発光が得られる発光画素20が配列した縦方向をY方向とし、Y方向に直交する方向をX方向として説明する。
発光画素20の詳しい構成については後述するが、本実施形態における発光画素20B,20G,20Rのそれぞれは、発光素子として有機エレクトロルミネッセンス素子(以下、有機EL素子と呼ぶ)と、B,G,Rに対応するカラーフィルターとを備え、有機EL素子からの発光をB,G,Rの発光色に変換してフルカラー表示を可能とするものである。また、有機EL素子からの発光波長範囲のうち特定の波長の輝度を向上させる光共振構造が発光画素20B,20G,20Rごとに構築されている。
有機EL装置100において、発光画素20B,20G,20Rは、サブ画素として機能するものであり、B,G,Rに対応する発光が得られる3つの発光画素20B,20G,20Rにより、画像表示における1つの画素単位が構成されている。なお、画素単位の構成はこれに限定されず、B,G,R以外の発光色(白色を含む)が得られる発光画素が画素単位に含まれていてもよい。
素子基板10の第1辺部に沿って、複数の外部接続用端子103がX方向に配列して設けられている。また、Y方向において外部接続用端子103と表示領域Eとの間にデータ線駆動回路101が配置され、X方向に延在している。また、X方向において表示領域Eを挟んで互いに対向するように一対の走査線駆動回路102が設けられている。また、走査線駆動回路102は、上記第1辺部と直交する第2辺部において、ガードライン105と表示領域Eとの間に配置され、Y方向に延在している。
前述したように表示領域Eには、複数の発光画素20がマトリックス状に設けられており、素子基板10には、図2に示すように、発光画素20に対応する信号線として、走査線11、データ線12、点灯制御線13、電源線14が設けられている。
本実施形態では、走査線11と点灯制御線13とがX方向に並行して延びており、データ線12と電源線14とがY方向に並行して延びている。
表示領域Eには、マトリックス状に配置された複数の発光画素20におけるM行に対応して複数の走査線11と複数の点灯制御線13とが設けられ、図1に示した一対の走査線駆動回路102のそれぞれに接続されている。また、マトリックス状に配置された複数の発光画素20におけるN列に対応して複数のデータ線12と複数の電源線14とが設けられ、複数のデータ線12は、図1に示したデータ線駆動回路101に接続され、複数の電源線14は複数の外部接続用端子103のうちいずれかと接続されている。
走査線11とデータ線12との交差部付近に、発光画素20の画素回路を構成する第1トランジスター21、第2トランジスター22、第3トランジスター23、蓄積容量24、そして発光素子である有機EL素子30が設けられている。
有機EL素子30は、陽極である画素電極31と、陰極である対向電極33と、これらの電極間に挟まれた、発光層を含む機能層32とを有している。対向電極33は、複数の発光画素20に跨って共通に設けられた電極であり、例えば、電源線14に与えられる電源電圧Vddに対して、低位の基準電位VssやGNDの電位が与えられる。
第1トランジスター21及び第3トランジスター23は、例えばnチャネル型のトランジスターである。第2トランジスター22は、例えばpチャネル型のトランジスターである。
第1トランジスター21のゲート電極は走査線11に接続され、一方の電流端はデータ線12に接続され、他方の電流端は第2トランジスター22のゲート電極と、蓄積容量24の一方の電極とに接続されている。
第2トランジスター22の一方の電流端は、電源線14に接続されると共に蓄積容量24の他方の電極に接続されている。第2トランジスター22の他方の電流端は、第3トランジスター23の一方の電流端に接続されている。言い換えれば、第2トランジスター22と第3トランジスター23とは一対の電流端のうち1つの電流端を共有している。
第3トランジスター23のゲート電極は点灯制御線13に接続され、他方の電流端は有機EL素子30の画素電極31に接続されている。
ここで、第1トランジスター21、第2トランジスター22及び第3トランジスター23のそれぞれにおける一対の電流端は、一方がソースであり、他方がドレインである。
このような画素回路において、走査線駆動回路102から走査線11に供給される走査信号Yiの電圧水準がHiレベルになると、nチェネル型の第1トランジスター21がオン状態(ON)となり、データ線12と蓄積容量24とがオン状態の第1トランジスター21を介して電気的に接続される。そして、データ線駆動回路101からデータ線12にデータ信号が供給されると、データ信号の電圧水準Vdataと電源線14に与えられた電源電圧Vddとの電位差が蓄積容量24に蓄積される。
走査線駆動回路102から走査線11に供給される走査信号Yiの電圧水準がLowレベルになると、nチェネル型の第1トランジスター21がオフ状態(OFF)となり、第2トランジスター22のゲート・ソース間電圧Vgsは、電圧水準Vdataが与えられたときの電圧に保持される。また、走査信号YiがLowレベルになった後、点灯制御線13に供給される点灯制御信号Vgiの電圧水準がHiレベルとなり、第3トランジスター23がオン状態(ON)となる。そうすると、第2トランジスター22のソース・ドレイン間には、第2トランジスター22のゲート・ソース間電圧Vgsに応じた電流が流れる。この電流は、具体的には、電源線14から第2トランジスター22及び第3トランジスター23を経由して、有機EL素子30に至る経路で流れる。
有機EL素子30は、有機EL素子30を流れる電流の大きさに応じて発光する。有機EL素子30を流れる電流は、第2トランジスター22のゲート・ソース間の電圧Vgsで設定される第2トランジスター22と有機EL素子30の動作点によって定まる。第2トランジスター22のゲート・ソース間の電圧Vgsは、走査信号YiがHiレベルのときに、データ線12の電圧水準Vdataと電源電圧Vddとの電位差によって蓄積容量24に保持された電圧である。このように、発光画素20は、データ信号における電圧水準Vdata及び第3トランジスター23がオン状態になる期間の長さによって発光輝度が規定される。ここで、データ信号における電圧水準Vdataの値によって発光画素20において画像情報に応じた輝度の階調性を与えることができ、フルカラー表示を可能としている。
なお、本実施形態において、発光画素20の画素回路は、3つのトランジスター21,22,23を有することに限定されず、スイッチング用トランジスターと駆動用トランジスターとを有する構成としてもよい。また画素回路を構成するトランジスターは、nチャネル型のトランジスターでもよいし、pチャネル型のトランジスターでもよいし、nチャネル型のトランジスター及びpチャネル型のトランジスターの双方を備えるものであってもよい。また、発光画素20の画素回路を構成するトランジスターは、半導体基板にアクティブ層を有するMOS型トランジスターであってもよいし、薄膜トランジスターであってもよいし、電界効果トランジスターであってもよい。
また、走査線11、データ線12以外の信号線である点灯制御線13、電源線14の配置は、トランジスターや蓄積容量24の配置により左右され、これに限定されるものではない。
本実施形態では、発光画素20の画素回路を構成するトランジスターとして、半導体基板にアクティブ層を有するMOS型トランジスターを採用した例について、以降説明する。
発光画素20の具体的な構成や構造について図3〜図5を参照して説明する。図3は発光画素の配置を示す概略平面図、図4は図1のA−A’線に沿って切ったときの発光画素及びガードラインの構造を示す概略断面図、図5は図1のH−H’線に沿って切ったときの発光画素及びガードラインの構造を示す概略断面図である。なお、図4では画素回路のうち、第1トランジスター21と、第1トランジスター21に関連する配線などを示し、第2トランジスター22や第3トランジスター23の図示を省略している。図5では画素回路のうち、第2トランジスター22及び第3トランジスター23と、第2トランジスター22及び第3トランジスター23に関連する配線などを示し、第1トランジスター21の図示を省略している。
図3に示すように、発光画素20B,20G,20Rのそれぞれは、平面視で矩形状となっており、長手方向がY方向に沿って配置されている。発光画素20B,20G,20Rのそれぞれには、図2に示した等価回路の有機EL素子30が設けられている。発光画素20B,20G,20Rごとに設けられた有機EL素子30を区別するため、有機EL素子30B,30G,30Rとして説明することもある。また、有機EL素子30の画素電極31を発光画素20B,20G,20Rごとに区別するため、画素電極31B,31G,31Rとして説明することもある。
発光画素20Bには画素電極31Bと、画素電極31Bと第3トランジスター23とを電気的に接続させるコンタクト部31Bcとが設けられている。同様に、発光画素20Gには画素電極31Gと、画素電極31Gと第3トランジスター23とを電気的に接続させるコンタクト部31Gcとが設けられている。発光画素20Rには画素電極31Rと、画素電極31Rと第3トランジスター23とを電気的に接続させるコンタクト部31Rcとが設けられている。
各画素電極31B,31G,31Rも平面視で略矩形状であり、長手方向の上方側に各コンタクト部31Bc,31Gc,31Rcがそれぞれ配置されている。
発光画素20B,20G,20Rのそれぞれは、隣り合う画素電極31同士を電気的に絶縁すると共に、画素電極31B,31G,31R上に機能層32と接する領域を規定する開口29B,29G,29Rが形成された絶縁構造を有している。
図4に示すように、有機EL装置100は、発光画素20B,20G,20R、カラーフィルター50などが形成された素子基板10と、透光性の封止基板70とを備えている。素子基板10と封止基板70とは、接着性と透明性とを兼ね備えた樹脂層60によって貼り合わされている。カラーフィルター50は、B,G,Rの各色に対応したフィルター層50B,50G,50Rを有している。各フィルター層50B,50G,50Rは、素子基板10において、発光画素20B,20G,20Rのそれぞれに対応して配置されている。機能層32から発せられた光は、対応するフィルター層50B,50G,50Rのいずれかを透過して封止基板70側から射出される。つまり、有機EL装置100は、トップエミッション構造となっている。
素子基板10の基材10sは、有機EL装置100がトップエミッション構造であることから、透明なガラス基板だけでなく、不透明なセラミック基板や半導体基板を用いることができる。
本実施形態では、基材10sとして半導体基板を用いている。半導体基板は例えばシリコン基板である。
基材10sには、半導体基板にイオンを注入することによって形成されたウェル部10wと、ウェル部10wとは異なる種類のイオンをウェル部10wに注入することにより形成されたイオン注入部10dとが設けられている。ウェル部10wは、発光画素20におけるトランジスターのチャネルとして機能し、イオン注入部10dは、発光画素20におけるトランジスターのソース・ドレインや配線の一部として機能するものである。
イオン注入部10dやウェル部10wが形成された基材10sの表面を覆う絶縁膜10aが形成されている。絶縁膜10aはゲート絶縁膜として機能するものである。絶縁膜10a上に例えばポリシリコンなどの導電膜が成膜され、これをパターニングして第2トランジスター22のゲート電極22gが形成される。ゲート電極22gは、第2トランジスター22のチャネルとして機能するウェル部10wに対向して配置される。他の第1トランジスター21や第3トランジスター23においても同様にこの導電膜を利用してゲート電極が配置される。
ゲート電極22gを覆う第1層間絶縁膜15が形成される。そして、第1層間絶縁膜15を貫通して、例えば、第1トランジスター21のゲート、ソース、ドレインや第2トランジスター21のゲート電極22gに至るコンタクトホールが形成される。これらのコンタクトホール内を少なくとも被覆し、第1層間絶縁膜15の表面を覆う導電膜が成膜され、これをパターニングすることにより、例えば、第1トランジスター21のドレイン電極21dや、ドレイン電極21dと、第2トランジスター22のゲート電極22gとを接続させる配線などが形成される。
第1層間絶縁膜15上の各種配線を覆う第2層間絶縁膜16が形成される。そして、第2層間絶縁膜16を貫通して、第1層間絶縁膜15上に形成された配線に至るコンタクトホールが形成される。このコンタクトホール内を少なくとも被覆し、第2層間絶縁膜16の表面を覆う導電膜が成膜され、これをパターニングすることにより、例えば、蓄積容量24の一方の電極24aやデータ線12が形成される。これにより、蓄積容量24の一方の電極24aはコンタクトホールを介して第1層間絶縁膜15上に形成された配線に接続される。つまり、一方の電極24aは電気的に第2トランジスター22のゲート電極22gに接続される。
次に、少なくとも一方の電極24aを覆う誘電体層(図4では図示を省略している)が形成される。また、誘電体層を挟んで一方の電極24aに対向する位置に蓄積容量24の他方の電極24bが形成される。これにより、一対の電極24a,24b間に誘電体層を有する蓄積容量24が形成される。
蓄積容量24を覆う第3層間絶縁膜17が形成される。第3層間絶縁膜17を貫通して、例えば、蓄積容量24の他方の電極24bや第2層間絶縁膜16上に形成された配線に至るコンタクトホールが形成される。このコンタクトホール内を少なくとも被覆し、第3層間絶縁膜17の表面を覆う導電膜が成膜され、これをパターニングすることにより、電源線14や他の配線が形成される。本実施形態では、電源線14は光反射性と導電性とを兼ね備えた、例えばAl(アルミニウム)やAg(銀)などの金属、あるいはこれらの金属の合金を用いて形成される。また、電源線14は、発光画素20B,20G,20Rのコンタクト部31Bc,31Gc,31Rc(図3参照)と重なる部分を除いて、画素電極31B,31G,31Rと対向し、表示領域Eに亘る平面を構成するように形成される。電源線14の画素電極31B,31G,31Rと対向する部分が反射層として機能する。
なお、導電性を有する材料で電源線14を形成し、電源線14と画素電極31B,31G,31Rとの間に、別途、反射層を設ける構成としてもよい。
電源線14を覆う第1絶縁膜25が形成される。続いて、第1絶縁膜25に第2絶縁膜26、第3絶縁膜27が積層して形成される。本実施形態では、第1絶縁膜25を形成する絶縁材料として窒化シリコン(SiN)が用いられている。第2絶縁膜26、第3絶縁膜27を形成する絶縁材料として酸化シリコン(SiO2)が用いられている。このように、異なる絶縁材料が用いられているのは、この後に行われる第2絶縁膜26及び第3絶縁膜27のパターニングにおいて、第1絶縁膜25に対してエッチング選択比を持たせるためである。
次に、第3絶縁膜27を部分的にエッチングして、図3に示すように、平面視で発光画素20Bの画素電極31Bと発光画素20Gの画素電極31Gとが後に配置される開口27aが形成される。さらに、開口27a内に露出させた第2絶縁膜26を部分的にエッチングして、図3に示すように、平面視で発光画素20Bの画素電極31Bが後に配置される開口26aが形成される。
次に、開口26a内及び開口27a内を被覆すると共に、第3絶縁膜27を覆う透明導電膜を成膜し、これをパターニングすることにより、開口26a内に画素電極31Bが形成され、開口27a内に画素電極31Gが形成され、第3絶縁膜27上に画素電極31Rが形成される。透明導電膜は例えばITO(Indium Tin Oxide)膜、IZO(Indium Zinc Oxide)膜である。画素電極31B,31G,31Rの膜厚は、およそ100nmである。これにより、電源線14と画素電極31Bとの間には第1絶縁膜25が存在し、電源線14と画素電極31Gとの間には第1絶縁膜25と第2絶縁膜26とが存在し、電源線14と画素電極31Rとの間には第1絶縁膜25、第2絶縁膜26、第3絶縁膜27が存在することになる。以降、電源線14と画素電極31との間に設けられた絶縁膜の層数に関らず、これを総称して絶縁膜28と呼ぶ。
次に、画素電極31B,31G,31Rを覆う絶縁膜29が形成される。絶縁膜29は例えば酸化シリコン(SiO2)を用いて形成される。そして、この後に形成される機能層32と各画素電極31B,31G,31Rとが接する領域を規定するために、絶縁膜29を部分的にエッチングして、画素電極31B,31G,31R上に開口する開口29B,29G,29Rが形成される。絶縁膜29の膜厚はおよそ60nmである。
次に、画素電極31B,31G,31Rが配置された表示領域Eに亘って、上記開口29B,29G,29Rを埋めるように機能層32が形成される。
機能層32は、発光材料として有機半導体材料が用いられた発光層を含んでおり、例えば、画素電極31側から順に積層された、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などを含んで構成される。機能層32の構成は、特に限定されるものではなく、公知の構成を適用することができる。例えば、機能層32は、B(青),G(緑),R(赤)の各発光色が得られる発光層を含んで白色発光を実現するものや、B(青)と橙の発光色が得られる発光層を含んで擬似白色を実現するものでもよい。また、発光効率などを改善する目的で、発光層に注入されるキャリアとしての正孔や電子の移動を助けたり、妨げたりする中間層を含む構成としてもよい。
機能層32を構成する各層の形成方法についても特に限定されるものではなく、例えば、真空蒸着法などの気相プロセスやインクジェット法などの液相プロセスを用いることができる。あるいは気相プロセスと液相プロセスの両方を組み合わせて機能層32を形成してもよい。
次に、少なくとも表示領域Eに跨って機能層32を覆うように共通の陰極である対向電極33が形成される。本実施形態では、対向電極33は、光反射性と光透過性とを有するように、例えば、Agを含む合金(MgAgなど)を用い膜厚を制御して形成される。対向電極33は、水分や熱などによる機能層32の損傷を考慮して、真空蒸着法などの気相プロセスを用いて形成することが好ましい。これにより、発光画素20B,20G,20Rごとに有機EL素子30が形成される。
なお、表示領域Eを囲んで陰極配線36が絶縁膜28上に設けられている。陰極配線36は、Alなどの金属材料からなる配線34と、配線34を被覆する導電性の保護膜35とを含んで構成されている。保護膜35は画素電極31B,31G,31Rと同じ透明導電膜が用いられている。また、絶縁膜29は、陰極配線36上に開口を有するように陰極配線36の外縁を覆って形成されている。対向電極33は、機能層32を覆うと共に、陰極配線36と重なるように形成される。陰極配線36は、複数の外部接続用端子103のうちいずれかに接続され、対向電極33に例えば基準電位VssやGNDなどの電位を与える配線である。
次に、表示領域Eに形成された複数の有機EL素子30を覆う封止層40を形成する。本実施形態では、封止層40は、対向電極33の表面を覆う第1封止膜41と、緩衝層42と、緩衝層42を覆う第2封止膜43とにより構成されている。
第1封止膜41は、水分や酸素などのガスを透過し難く(ガスバリア性)、且つ透明性が得られる、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化チタンなどの金属酸化物などの無機化合物を用いて形成される。形成方法としては、低温で緻密な膜を形成可能な気相プロセスを用いることが好ましく、例えば、プラズマCVD法やECRプラズマスパッタ法などの高密度プラズマ成膜法や、真空蒸着法、イオンプレーティング法を挙げることができる。第1封止膜41の膜厚はおよそ200nm〜400nmである。
第1封止膜41の表面は、下層に設けられた有機EL素子30などの構造体の影響を受けて凹凸が生ずる。本実施形態では、該凹凸や異物の付着などに起因する第2封止膜43の封止機能の低下を防止するために、第1封止膜41の表面のうち少なくとも表示領域Eにおける該凹凸を緩和して平坦化する緩衝層42が形成される。
緩衝層42は、例えば、透明性を有する有機樹脂を溶媒に溶解させた溶液を用い、印刷法やスピンコート法で該溶液を塗布して乾燥することにより形成された有機樹脂層である。有機樹脂としては、エポキシ樹脂などを挙げることができる。第1封止膜41の表面の該凹凸を緩和したり、第1封止膜41に付着した異物を覆って平坦化することから、その膜厚は、1μm〜5μmが好ましく、本実施形態では、エポキシ樹脂を用いて膜厚がおよそ3μmの緩衝層42を形成した。ここで、平面視で、緩衝層42は少なくとも機能層32を覆うように形成されており、対向電極33を覆うように形成されることが好ましい。緩衝層42を少なくとも機能層32を覆うように形成することで、機能層32の端部での凹凸を緩和することができる。また、緩衝層42は、周辺回路(図4では走査線駆動回路102)の表示領域E側の少なくとも一部を覆うようにしてもよい。
次に、緩衝層42を覆う第2封止膜43が形成される。第2封止膜43は、第1封止膜41と同様に、透明性とガスバリア性とを兼ね備え、耐水性、耐熱性に優れた無機化合物を用いて形成される。無機化合物としては、酸化シリコン、窒化シリコン、酸窒化シリコンが挙げられる。第2封止膜43は、第1封止膜41と同じ方法を用いて形成することができる。第2封止膜43の膜厚は、成膜時にクラックが生じないように、200nm〜700nmの範囲で成膜されることが好ましく、300nm〜400nmの範囲で成膜することがより好ましい。これにより、少なくとも表示領域Eにおいて、緩衝層42を挟んで第1封止膜41と第2封止膜43とが積層された封止層40ができあがる。ここで、緩衝層42を対向電極33を覆うように形成すれば、第1封止膜41とこれに直接積層した第2封止膜43により、対向電極33の端部(陰極配線36と重なる部分を含む)を覆うことができる。
次に、封止層40上にカラーフィルター50が形成される。カラーフィルター50は、発光画素20B,20G,20Rに対応したフィルター層50B,50G,50Rを有するものである。フィルター層50B,50G,50Rのそれぞれは、例えば、染料や顔料などの色材が溶解あるいは分散された感光性樹脂材料を含む溶液を塗布して乾燥することにより得られた感光性樹脂層を露光・現像することにより形成される。したがって、3色のフィルター層50B,50G,50Rを形成する場合、少なくとも3回の露光・現像が行われる。図4では、フィルター層50B,50G,50Rの膜厚が同じであるように示されているが、実際には、有機EL素子30からの発光が各フィルター層50B,50G,50Rを透過したときに、適正な色度やホワイトバランスなどの光学特性が得られるように、1.0μm〜2.0μmの範囲内でフィルター層50B,50G,50Rの膜厚がそれぞれ調整される。
また、フィルター層50B,50G,50Rは平面視でそれぞれ対応する画素電極31B,31G,31Rと重なり合うように露光・現像されている。さらに、隣り合うフィルター層の境界は、画素電極間に位置して、一方のフィルター層に対して他方のフィルター層の一部が重なるように露光・現像されていてもよい。
本実施形態では、有機EL素子30から発せられた光がカラーフィルター50を透過することで、発光画素20B,20G,20Rごとに所望の発光色が得られる構成となっている。加えて、発光画素20B,20G,20Rごとに反射層として機能する電源線14と対向電極33との間で光共振構造が構築されており、B,G,Rの各発光色に対応した共振波長において輝度が強調された発光が得られる。
発光画素20B,20G,20Rごとの共振波長は、反射層としての電源線14と対向電極33との間の光学的な距離(光路長とも言う)によって決まる。
発光画素20B,20G,20Rごとの上記光学的な距離は、B,G,Rの順に大きくなり、電源線14と画素電極31との間に配置された絶縁膜28の膜厚を異ならせることによって調整されている。具体的には、電源線14と画素電極31Bとの間には第1絶縁膜25が存在し、電源線14と画素電極31Gとの間には第1絶縁膜25及び第2絶縁膜26が存在し、電源線14と画素電極31Rとの間には第1絶縁膜25、第2絶縁膜26、第3絶縁膜27が存在することで該光学的な距離が発光画素20B,20G,20Rごとに異なっている。絶縁膜28の部分の光学的な距離は、光が透過する絶縁膜の膜厚(t)と屈折率(n)との積によって表すことができる。なお、光が透過する層の屈折率は、透過する光の波長に依存する。
次に、ガードライン105について説明する。前述したように、基材10s上には、複数の配線層が設けられ、発光画素20の画素回路を構成する、複数のトランジスター21,22,23、蓄積容量24、これに接続される配線が複数の配線層に分かれて形成されている。以降、複数の配線層のそれぞれを、ゲート電極22gが設けられた配線層を第1配線層、ゲート電極22gに繋がる配線が設けられた配線層を第2配線層、一対の電極24a,24bやデータ線12が設けられた配線層を第3配線層、電源線14が設けられた配線層を第4配線層と呼ぶこととする。
本実施形態のガードライン105は、平面視では、図1に示すように素子基板10(基材10s)の外縁に沿って額縁状に設けられている。その一方で、図4に示すように、ガードライン105は、第2配線層に設けられた配線105aと、第3配線層に設けられた配線105bと、第4配線層に設けられた配線105cと、絶縁膜28上に設けられた配線105dとを含んでいる。配線105a,105b,105c,105dのそれぞれは対応する配線層において、額縁状に形成されている。
配線105aは、例えばAl(アルミニウム)などの金属材料を用いて形成されている。配線105bは、蓄積容量24の一方の電極24aと同じ例えばTiN(窒化チタン)などの金属化合物を用いて形成されている。配線105cは電源線14と同じ材料で形成されている。絶縁膜28上に設けられた配線105dは、例えば、Al(アルミニウム)などの金属材料を用いて形成され、表面が酸化されないように、画素電極31と同じ透明導電膜を用いて形成された保護膜105eによって被覆されている。
また、ガードライン105は、配線105aと基材10sのイオン注入部10dとを電気的に接続させるコンタクト部105fと、配線105aと配線105bとを電気的に接続させるコンタクト部105gと、配線105bと配線105cとを電気的に接続させるコンタクト部105hと、配線105cと配線105dとを電気的に接続させるコンタクト部105iとを含んでいる。つまり、ガードライン105は、半導体基板である基材10sに電気的に接続されている。なお、各コンタクト部105f,105g,105h,105iも配線105a,105b,105c,105dと同様に、平面視で素子基板10(基材10s)の外縁に沿って額縁状に形成することが好ましい。
ガードライン105の幅、具体的には、基材10sから最も遠い位置にある配線105dの幅は、およそ20μm〜50μmである。
図5は、有機EL装置100における外部接続用端子103が設けられた第1辺部側のガードライン105及び発光画素20Gの構造を示す概略断面図である。
ここで発光画素20Gの構造について図5を参照して説明しておく。光共振構造を有する発光画素20Gでは、反射層として機能する電源線14と画素電極31Gとの間に、第1絶縁膜25と第2絶縁膜26とが配置されている。画素電極31Gは第3絶縁膜27に設けられた開口27aを埋めると共に、コンタクト部31Gcに設けられた配線106と一部が重なるようにパターニングされている。配線106は、下層の絶縁膜28、第3層間絶縁膜17、第2層間絶縁膜16、第1層間絶縁膜15を貫通して設けられたコンタクト部によって、第3トランジスター23のソース電極23sに接続されている。第3トランジスター23のゲート電極23gは、第1層間絶縁膜15を貫通するコンタクトホールによって、第1層間絶縁膜15上に形成された点灯制御線13に接続されている。
発光画素20B,20Rの画素電極31B,31Rのそれぞれと対応する第3トランジスター23のソース電極23sとの電気的な接続は、発光画素20Gと同様にコンタクト部31Bc、コンタクト部31Rcを介して行われている。
基材10sに設けられた第2トランジスター22と第3トランジスター23とは互いにドレイン(イオン注入部10d)を共有している。また、第2トランジスター22のソースは、第3層間絶縁膜17、第2層間絶縁膜16、第1層間絶縁膜15を貫通して設けられたコンタクト部によって、電源線14に接続されている。
発光画素20Gの有機EL素子30を封止する封止層40のうち緩衝層42は、平面視で表示領域Eと陰極配線36とを覆うように設けられている。それ以外の素子基板10の端面10eに至る領域では、第1封止膜41と第2封止膜43とが接して積層されている。素子基板10の第1辺部側において、第1封止膜41、第2封止膜43を貫通する開口45が設けられ、開口45内に外部接続用端子103が位置している。なお、緩衝層42は、周辺回路(図5ではデータ線駆動回路101)の表示領域E側の少なくとも一部を覆うようにしてもよい。
外部接続用端子103は、周辺回路との電気的な接続を図るため、基材10s上の複数の配線層のうち、例えば、第2配線層に設けられた配線103aと、第3配線層に設けられた配線103bと、第4配線層に設けられた配線103cと、絶縁膜28上に設けられた配線103dと、これらの配線を電気的に接続させるコンタクト部とを含んで構成されている。配線103dは例えばAlなどの金属材料を用いて形成され、その表面を保護する保護膜103eを有している。保護膜103eは、画素電極31と同じ透明導電膜が用いられている。つまり、配線103dは、ガードライン105の配線105d(図4参照)と同層に形成され、画素電極31と同じ透明導電膜により被覆されている。
第1辺部側のガードライン105は、配線105a,105b,105cと、これらの配線105a,105b,105cを電気的に接続させるコンタクト部105f,105g,105hとを含んで構成されている。つまり、第1辺部以外の辺部におけるガードライン105(図4参照)に対して、配線105dとコンタクト部105iが含まれていない。外部接続用端子103に例えば異方性導電膜(ACF)を用いてフレキシブル回路基板(FPC)を熱圧着して実装する場合、ACF中に含まれる導電粒子によって、第1封止膜41、第2封止膜43が破壊されると、外部接続用端子103とガードライン105とが電気的に短絡するおそれがある。そこで、第1辺部側では、ガードライン105のうち、外部接続用端子103の配線103dと同層に位置する配線105dと、配線105dに接続されるコンタクト部105iとを除いている。
このようにガードライン105は、基材10s上の複数の配線層や絶縁膜28上に設けられた複数の配線と、該複数の配線を互いに接続させるコンタクト部とを含んで設けられているので、素子基板10の端面10e、とりわけ配線層間や絶縁膜間から水分や酸素が内部へ浸入することを抑制できる。
端面10eから浸入する水分や酸素などが有機EL素子30に影響を及ぼさないようにするという観点から、ガードライン105は、基材10s上に形成された有機EL素子30に近い側の2つの配線層に設けられた配線105c,105dとこれらの配線105c,105dを接続させるコンタクト部105iを含むことが好ましい。また、前述したように各コンタクト部105f,105g,105h,105iは配線105a,105b,105c,105dと同様に額縁状に設けられていることが、水分や酸素などの内部への浸入を防ぐ点で好ましい。
基材10sに電気的に接続されたガードライン105には、有機EL装置100が駆動される際に、所定の電位が与えられる。所定の電位は、例えば、外部回路から外部接続用端子103を経由して供給される基準電位Vssである。配線105a,105b,105c,105dのいずれかを外部接続用端子103に電気的に接続すれば基準電位Vssをガードライン105に与えることができる。また、基準電位Vssが供給されるデータ線駆動回路101や走査線駆動回路102から配線105a,105b,105c,105dのいずれかを経由して供給することもできる。
ガードライン105に基準電位Vssを与えることによって、外部からのノイズが半導体基板である基材10sに伝播して、画素回路や周辺回路が誤動作することを防止することができる。つまり、ガードライン105は水分や酸素などの浸入を防ぐ封止機能に加えて、電気的なシールドとしても機能する。
基材10s上に形成された、画素回路、有機EL素子30、封止層40、カラーフィルター50、ガードライン105を含む素子基板10は、接着性と透明性とを兼ね備えた樹脂層60を介して封止基板70と貼り合わされる。樹脂層60は、例えば、熱硬化型や光硬化型のエポキシ樹脂材料などを用いることができる。該樹脂材料を素子基板10に塗布した後に、封止基板70を素子基板10に押圧して、該樹脂材料を所定の範囲に押し広げた後に硬化させる。
<電気光学装置の製造方法>
次に、本実施形態の電気光学装置としての有機EL装置100の製造方法について、図6を参照して説明する。図6(a)はマザー基板を示す概略平面図、図6(b)はマザー基板における素子基板の配置を示す概略平面図である。
本実施形態における有機EL装置100の素子基板10は基材10sとして前述したように半導体基板を用いている。実際の有機EL装置100の製造においては、図6(a)に示すマザー基板Wを用いる。マザー基板Wは例えばシリコンウェハである。マザー基板Wには、複数の素子基板10(基材10s)がマトリックス状にレイアウト(面付け)されて、上述した画素回路を構成するトランジスター21,22,23、蓄積容量24、各種配線、ガードライン105、有機EL素子30、封止層40、カラーフィルター50が形成される。例えば、マザー基板Wの大きさは直径がφ25cm程度であり、素子基板10の対角の長さは、およそ14mm以下である。つまり、有機EL装置100は小型な自発光のディスプレイデバイスである。マザー基板Wには素子基板10をレイアウトするときの設計上の基準となるオリフラが設けられている。
本実施形態の有機EL装置100の製造方法は、有機EL素子30が設けられる表示領域Eと、周辺回路(データ線駆動回路101、走査線駆動回路102)と、複数の外部接続用端子103とを囲むように額縁状にガードライン105を形成する。つまり、ガードライン105を構成する配線105a,105b,105c,105dをそれぞれの配線層において額縁状に形成する。
図6(b)に示すように、封止層40のうち、第1封止膜41は、マザー基板Wの全面に亘って形成する。緩衝層42は、マザー基板Wにレイアウトされた個々の素子基板10ごとに、少なくとも表示領域Eを覆うように形成する。そして、第2封止膜43は、第1封止膜41と同様にマザー基板Wの全面に亘って緩衝層42を覆うように形成する。そして、複数の外部接続用端子103を露出させるために、前述したように、第1封止膜41、第2封止膜43を貫通する開口45をエッチング形成する。
封止層40上にカラーフィルター50を形成する方法は、前述したとおり、感光性樹脂層を露光・現像する工程を、B,G,Rのフィルター色に対応して少なくとも3回繰り返しておこなう。
そして、カラーフィルター50が形成された個々の素子基板10に対して、樹脂層60を構成するところの樹脂材料を印刷法などにより塗布し、個片化された封止基板70を個々の素子基板10に貼り付けて、樹脂層60を硬化させる。これによって、マザー基板Wにレイアウトされた状態で有機EL装置100ができあがる。
続いて、図6(a)及び(b)に示すように、マザー基板Wを仮想の切断ラインSLに沿って切断して個々の有機EL装置100を取り出す。マザー基板Wを切断する方法は、ダイシング法、レーザーカット法、スジ入れスクライブ法などを採用することができる。
なお、素子基板10に樹脂層60を介して封止基板70を貼り付ける方法は、個片化された封止基板70を用いることに限定されない。例えば、マザー基板Wとほぼ同じ形状、大きさの透明なガラス基板をマザー基板Wに貼り付けて、ガラス基板とマザー基板Wとを切断することで、個々の有機EL装置100を取り出すようにしてもよい。
上記第1実施形態によれば、以下の効果が得られる。
(1)有機EL装置100及びその製造方法によれば、素子基板10の外縁に沿って額縁状に配置され、平面視で表示領域E及び周辺回路が設けられた領域を囲むガードライン105が形成される。第1封止膜41及び第2封止膜43は、平面視でガードライン105を覆うように形成される。また、ガードライン105は、素子基板10の複数の配線層において額縁状に形成された配線105a,105b,105c,105dとコンタクト部105f,105g,105h,105iとを含んでいる。したがって、素子基板10の端面10eから表示領域Eに水分や酸素などが浸入することを低減できる。表示領域Eには有機EL素子30を有する複数の発光画素20が配置されており、表示領域Eを覆う封止層40に加えてガードライン105を有することにより、水分や酸素などの影響によって有機EL素子30の発光機能が低下あるいは失われることを低減できる。すなわち、発光機能において優れた信頼性品質を有する有機EL装置100を提供あるいは製造することができる。
また、封止基板70は、素子基板10の第1辺部を除いて、平面視で封止層40及びガードライン105を覆うように配置されており、水分や酸素などの影響によって有機EL素子30の発光機能が低下あるいは失われることを低減できる。
(2)ガードライン105は、配線105a,105b,105c,105dを互いに電気的に接続すると共に、半導体基板である基材10sに電気的に接続させるコンタクト部105f,105g,105h,105iを含んでいる。そして、配線105a,105b,105c,105dのいずれかを経由して、ガードライン105に基準電位Vssが与えられている。したがって、水分や酸素などの封止機能に加えて、外部からノイズが基材10sの内部に伝播して、画素回路や周辺回路において誤動作が生ずることを低減できる。
(第2実施形態)
次に、第2実施形態の電気光学装置について、図7及び図8を参照して説明する。図7は第2実施形態の電気光学装置としての有機EL装置の構成を示す概略平面図、図8は図7のH−H’線に沿って切った概略断面図である。
第2実施形態の有機EL装置は、第1実施形態の有機EL装置100に対して、封止層40の形成範囲を異ならせたものである。したがって、第1実施形態と同じ構成には同じ符号を付して詳細な説明は省略する。
図7に示すように、本実施形態の有機EL装置200は、素子基板10と、素子基板10において表示領域Eに設けられた複数の発光画素20(20B,20G,20R)と、表示領域Eの周辺に設けられた、データ線駆動回路101、一対の走査線駆動回路102と、複数の外部接続用端子103とを有している。また、素子基板10の外縁に沿って額縁状に配置され、平面視で表示領域E及び周辺回路(データ線駆動回路101、走査線駆動回路102)が設けられた領域を囲むガードライン105を有している。また、平面視で少なくとも表示領域Eを覆う封止層40を有している。
封止層40は、素子基板10の外部接続用端子103が設けられた第1辺部側において、外部接続用端子103と重ならないように形成されている。素子基板10の第1辺部を除く他の辺部では、封止層40は平面視でガードライン105に至るように形成されている。
封止層40は、対向電極33を覆う第1封止膜41と、緩衝層42と、緩衝層42を覆う第2封止膜43とを含んでいる。第1実施形態では、無機封止膜である、第1封止膜41及び第2封止膜43は、マザー基板Wの全面に亘って形成されていた。したがって、外部接続用端子103を露出させるためには、第1封止膜41及び第2封止膜43を部分的に除去する(例えばエッチングする)必要があった。これに対して、第2実施形態では、図8に示すように、第1辺部側の封止層40の端部46(第1封止膜41と第2封止膜43の端部)が、外部接続用端子103に掛からないように選択的に形成されている。よって、第1実施形態のように複数の外部接続用端子103を露出させるための開口45を形成する必要がないので、製造工程を簡略化できる。
言い換えれば、封止層40は、素子基板10の少なくとも1辺部側において平面視でガードライン105に至るように形成されていれば、ガードライン105が無い場合に比べて、有機EL素子30に対する封止機能が改善される。第1実施形態のように額縁状のガードライン105の各辺に至るように封止層40を形成してもよいし、第2実施形態のように、素子基板10の外部接続用端子103が設けられる第1辺部側を除いて、残りのガードライン105の3辺に至るように封止層40を形成してもよい。
(第3実施形態)
次に、第3実施形態としての電子機器について、図9を参照して説明する。図9は電子機器の一例としてのヘッドマウントディスプレイを示す概略図である。
図9に示すように、本実施形態の電子機器としてのヘッドマウントディスプレイ(HMD)1000は、左右の目に対応して設けられた2つの表示部1001を有している。観察者Mはヘッドマウントディスプレイ1000を眼鏡のように頭部に装着することにより、表示部1001に表示された文字や画像などを見ることができる。例えば、左右の表示部1001に視差を考慮した画像を表示すれば、立体的な映像を見て楽しむこともできる。
表示部1001には、上記第1実施形態の自発光型の表示装置である有機EL装置100(又は上記第2実施形態の有機EL装置200)が搭載されている。したがって、発光機能において高い信頼性品質を有する軽量なヘッドマウントディスプレイ1000を提供することができる。
ヘッドマウントディスプレイ1000は、観察者Mが表示部1001の表示内容を直接見る構成に限定されず、ミラーなどによって間接的に表示内容を見る構成としてもよい。
また、ヘッドマウントディスプレイ1000は、2つの表示部1001を有することに限定されず、左右の目のいずれかに対応させた1つの表示部1001を備える構成としてもよい。
なお、上記有機EL装置100又は上記有機EL装置200が搭載される電子機器は、ヘッドマウントディスプレイ1000に限定されない。例えば、ヘッドアップディスプレイや、デジタルカメラのEVF(電子ビューファー)、携帯型情報端末、ナビゲーターなどの表示部を有する電子機器が挙げられる。また、表示部に限定されず、本発明を照明装置や露光装置にも適用することができる。
本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置の製造方法ならびに該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
(変形例1)発光画素20を封止する封止構造は、素子基板10に対して樹脂層60を介して封止基板70を貼り合わせる構造に限定されない。図10は変形例の有機EL装置における封止構造を示す概略断面図である。なお、第1実施形態の有機EL装置100と同じ構成には同じ符号を付して表示している。
例えば、図10に示すように、変形例の有機EL装置300は、素子基板10と、素子基板10の表示領域Eにおいて発光画素20B,20G,20Rごとに設けられた有機EL素子30B,30G,30Rと、有機EL素子30B,30G,30Rを封止する封止層40と、封止層40上に設けられたカラーフィルター50と、外部接続用端子103と、ガードライン105と、封止部材80とを備えている。封止部材80は、透明性を有する例えばガラス基板やプラスチック基板などを用い、その一方の面に形成された凹部81を有している。凹部81は、封止層40のうち緩衝層42が形成された領域を覆うことが可能な大きさで形成されている。封止部材80は、減圧下で素子基板10と接着又は接合される。したがって、素子基板10上において外部接続用端子103が露出する一方で、カラーフィルター50と封止部材80との間には減圧された空間82が存在することになる。該空間82に水分や酸素などのガスを吸着する吸着部材を内蔵させてもよい。このような封止構造は、缶封止とも呼ばれている。封止部材80は、外部接続用端子103が設けられた素子基板10の第1辺部側を除いた3辺部において、平面視でガードライン105と重なるように、素子基板10に接着又は接合されている。すなわち、本実施形態のガードライン105は缶封止構造の有機EL装置300に適用しても封止機能を改善することができる。
(変形例2)平面視でガードライン105に至るように封止層40を形成するということは、第1実施形態のように、ガードライン105を覆うように封止層40を形成することに限定されない。図11(a)〜(c)は変形例の封止構造を示す概略断面図である。例えば、図11(a)に示すように、封止層40の端部46がガードライン105の縁部に達するように封止層40を形成してもよい。また、図11(b)に示すように、ガードライン105の一部と重なるように封止層40を形成してもよい。さらには、図11(c)に示すように、ガードライン105を覆うと共に、素子基板10の端面10eに到達しない位置まで封止層40を形成してもよい。図11(a)〜(c)に示すように、素子基板10の端面10eすなわちマザー基板Wから素子基板10を切り出したときの切断面(端面10e)から離間した位置に端部46が位置するように封止層40を形成することで、切断ラインに沿った部分には、絶縁膜28が存在し、マザー基板Wの切断時に封止層40が損傷することを避けることができる。
(変形例3)上記有機EL装置100又は有機EL装置200において、発光画素20B,20G,20Rの構成は、これに限定されない。例えば、カラーフィルター50は、素子基板10側に形成されることに限定されず、封止基板70側に形成されていてもよい。さらには、カラーフィルター50は必須ではなく、発光画素20B,20G,20Rのそれぞれにおいて有機EL素子30から所望の色の発光が得られる構成としてもよい。
また、例えば、発光画素20B,20G,20Rごとの光共振構造において、光学的な距離(光路長)を異ならせる方法は、電源線14と画素電極31B,31G,31R間の絶縁膜28の実質的な膜厚を異ならせることに限定されず、画素電極31B,31G,31Rの膜厚を異ならせてもよい。さらには、発光画素20B,20G,20Rはそれぞれ光共振構造を有していなくてもよい。
(変形例4)ガードライン105が適用される電気光学装置は、トップエミッション型の有機EL装置100又は有機EL装置200であることに限定されず、ボトムエミッション型であってもよい。ボトムエミッション型の場合、素子基板10の基材10sは光透過性を有する部材が選ばれる。
(変形例5)上記第1実施形態及び第2実施形態において、ガードライン105は同一の配線層において額縁状に(リング状に)形成されていることに限定されない。素子基板10の外縁に沿って配置され、表示領域Eや周辺回路、外部接続用端子103を含んだ領域を囲むことができれば、例えば、一部が途切れた状態であっても、発明の作用・効果を奏する。
10…基板としての素子基板、20,20B,20G,20R…発光画素、30…発光素子としての有機EL素子、40…封止層、70…封止基板、80…封止部材、82…空間、100,200,300…電気光学装置としての有機EL装置、103…外部接続用端子、105…ガードライン、105a,105b,105c,105d…配線、1000…電子機器としてのヘッドマウントディスプレイ、E…第1領域としての表示領域。

Claims (12)

  1. 基板と、
    前記基板上の第1領域に設けられた発光素子と、
    前記第1領域を囲むように設けられたガードラインと、
    前記第1領域を覆うと共に、前記ガードラインに至る封止膜又は封止構造を有することを特徴とする電気光学装置。
  2. 前記封止膜又は前記封止構造は、前記基板の少なくとも1辺において、前記ガードラインに至るように設けられていることを特徴とする請求項1に記載の電気光学装置。
  3. 前記基板は、外部接続用端子が設けられた第1辺を有し、
    前記封止膜又は前記封止構造は、前記第1辺を除く辺において、前記ガードラインに至るように設けられていることを特徴とする請求項1に記載の電気光学装置。
  4. 前記封止膜又は前記封止構造は、前記基板の4辺において、前記ガードラインに至るように設けられていることを特徴とする請求項1に記載の電気光学装置。
  5. 前記基板上に設けられた複数の配線層を有し、
    前記ガードラインは、前記複数の配線層のうち、少なくとも2つの配線層のそれぞれに設けられた配線を含むことを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。
  6. 前記基板は、半導体基板であって、
    前記ガードラインは、前記半導体基板に電気的に接続されていることを特徴とする請求項5に記載の電気光学装置。
  7. 前記ガードラインには、所定の電位が供給されることを特徴とする請求項6に記載の電気光学装置。
  8. 前記封止構造は、前記基板の前記発光素子との間に空間を有するように、前記基板に貼り合わされた封止部材を備えていることを特徴とする請求項1乃至7のいずれか一項に記載の電気光学装置。
  9. 前記封止構造は、前記発光素子が設けられた前記第1領域を封着するように、前記基板に貼り合わされた封止基板を備えていることを特徴とする請求項1乃至7のいずれか一項に記載の電気光学装置。
  10. 前記発光素子が有機エレクトロルミネッセンス素子であることを特徴とする請求項1乃至9のいずれか一項に記載の電気光学装置。
  11. 基板上の第1領域に設けられた発光素子と、前記発光素子を封止する封止膜又は封止構造とを有する電気光学装置の製造方法であって、
    前記第1領域を囲むようにガードラインを形成する工程と、
    前記第1領域を覆うと共に、前記ガードラインに至るように前記封止膜又は前記封止構造を形成する封止工程とを有することを特徴とする電気光学装置の製造方法。
  12. 請求項1乃至10のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2013118566A 2013-06-05 2013-06-05 電気光学装置、電気光学装置の製造方法、電子機器 Active JP6182985B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013118566A JP6182985B2 (ja) 2013-06-05 2013-06-05 電気光学装置、電気光学装置の製造方法、電子機器
US14/291,932 US9831463B2 (en) 2013-06-05 2014-05-30 Electro-optic apparatus, method of manufacturing electro-optic apparatus, and electronic apparatus
CN201410242625.9A CN104241538B (zh) 2013-06-05 2014-06-03 电光学装置、电光学装置的制造方法以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013118566A JP6182985B2 (ja) 2013-06-05 2013-06-05 電気光学装置、電気光学装置の製造方法、電子機器

Publications (3)

Publication Number Publication Date
JP2014235958A true JP2014235958A (ja) 2014-12-15
JP2014235958A5 JP2014235958A5 (ja) 2016-06-23
JP6182985B2 JP6182985B2 (ja) 2017-08-23

Family

ID=52004712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013118566A Active JP6182985B2 (ja) 2013-06-05 2013-06-05 電気光学装置、電気光学装置の製造方法、電子機器

Country Status (3)

Country Link
US (1) US9831463B2 (ja)
JP (1) JP6182985B2 (ja)
CN (1) CN104241538B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083547A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
JP2017147046A (ja) * 2016-02-15 2017-08-24 セイコーエプソン株式会社 電気光学装置、電子機器
US9985241B2 (en) 2016-02-15 2018-05-29 Seiko Epson Corporation Electro-optical apparatus and electronic device
JP2018125302A (ja) * 2018-05-01 2018-08-09 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器
US10490776B2 (en) 2014-12-25 2019-11-26 Seiko Epson Corporation Electro-optical apparatus, manufacturing method thereof, and electronic device
US10861915B2 (en) 2018-08-24 2020-12-08 Seiko Epson Corporation Light-emitting device and electronic apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
CN105097793B (zh) * 2014-04-22 2018-03-16 中芯国际集成电路制造(北京)有限公司 一种集成电路的设计方法和集成电路
JP2016040764A (ja) * 2014-08-11 2016-03-24 キヤノン株式会社 発光装置及び画像形成装置
US9586857B2 (en) * 2014-11-17 2017-03-07 International Business Machines Corporation Controlling fragmentation of chemically strengthened glass
US9425437B2 (en) * 2014-11-18 2016-08-23 Samsung Display Co., Ltd. Method of manufacturing organic light-emitting diode (OLED) display
CN105206620B (zh) * 2015-08-27 2017-02-15 京东方科技集团股份有限公司 一种薄膜封装结构及其制备方法、显示装置
JP6696193B2 (ja) * 2016-02-09 2020-05-20 セイコーエプソン株式会社 電気光学装置、および電子機器
KR20180030363A (ko) 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시 장치
KR102615687B1 (ko) * 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치
KR102424168B1 (ko) * 2017-11-21 2022-07-25 삼성디스플레이 주식회사 표시 패널
KR102546170B1 (ko) 2018-01-19 2023-06-22 삼성디스플레이 주식회사 표시 장치
JP7427969B2 (ja) * 2020-01-22 2024-02-06 セイコーエプソン株式会社 電気光学装置および電子機器
CN113707693B (zh) * 2021-08-13 2023-12-05 深圳市华星光电半导体显示技术有限公司 有机发光二极管像素结构及其制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066241A (ja) * 1998-06-11 2000-03-03 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
JP2001214159A (ja) * 1999-09-24 2001-08-07 Semiconductor Energy Lab Co Ltd 発光性有機化合物およびそれを用いたel表示装置
JP2004193491A (ja) * 2002-12-13 2004-07-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US20070170861A1 (en) * 2006-01-20 2007-07-26 Jong Woo Lee Organic light-emitting display device and manufacturing method of the same
US20070177069A1 (en) * 2006-01-27 2007-08-02 Jong Woo Lee Organic light emitting display and fabricating method of the same
US20070232182A1 (en) * 2006-03-29 2007-10-04 Jin Woo Park Organic light-emitting display device and the preparing method of the same
US20070295962A1 (en) * 2006-06-21 2007-12-27 Samsung Electronics Co., Ltd Organic light emitting diode display and method for manufacturing the same
JP2010182634A (ja) * 2009-02-09 2010-08-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置
JP2010251662A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
JP2012155987A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
US20120262660A1 (en) * 2010-04-09 2012-10-18 Sharp Kabushiki Kaisha Display device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175394B1 (en) * 1996-12-03 2001-01-16 Chung-Cheng Wu Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
KR100627091B1 (ko) * 1997-08-21 2006-09-22 세이코 엡슨 가부시키가이샤 액티브 매트릭스형 표시장치
US6641933B1 (en) * 1999-09-24 2003-11-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting EL display device
US7109653B2 (en) 2002-01-15 2006-09-19 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element
KR20040081783A (ko) * 2002-02-12 2004-09-22 이데미쓰 고산 가부시키가이샤 유기 전기 발광 표시 장치 및 그 제조방법
TWI352553B (en) * 2002-12-26 2011-11-11 Semiconductor Energy Lab Light emitting device and a method for manufacturi
JP4526776B2 (ja) * 2003-04-02 2010-08-18 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7601236B2 (en) * 2003-11-28 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP4329740B2 (ja) 2004-10-22 2009-09-09 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法、及び有機エレクトロルミネッセンス装置
US20080204618A1 (en) 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
JP2009076437A (ja) * 2007-08-31 2009-04-09 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP5050885B2 (ja) 2008-02-01 2012-10-17 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および電子機器
JP5050884B2 (ja) 2008-02-01 2012-10-17 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および電子機器
JP5035198B2 (ja) * 2008-09-26 2012-09-26 大日本印刷株式会社 有機エレクトロルミネッセンス素子およびその製造方法
JP2010272270A (ja) 2009-05-20 2010-12-02 Hitachi Displays Ltd 有機el表示装置
JP5424738B2 (ja) 2009-06-23 2014-02-26 キヤノン株式会社 表示装置
JP2011146323A (ja) 2010-01-18 2011-07-28 Canon Inc 有機el発光装置
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
JP5447457B2 (ja) 2011-08-22 2014-03-19 セイコーエプソン株式会社 発光装置および電子機器
EP2991111A4 (en) * 2013-04-26 2017-04-05 Olympus Corporation Image pickup apparatus
JP6263337B2 (ja) * 2013-05-31 2018-01-17 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6224918B2 (ja) * 2013-05-31 2017-11-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066241A (ja) * 1998-06-11 2000-03-03 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
JP2001214159A (ja) * 1999-09-24 2001-08-07 Semiconductor Energy Lab Co Ltd 発光性有機化合物およびそれを用いたel表示装置
JP2004193491A (ja) * 2002-12-13 2004-07-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US20070170861A1 (en) * 2006-01-20 2007-07-26 Jong Woo Lee Organic light-emitting display device and manufacturing method of the same
US20070177069A1 (en) * 2006-01-27 2007-08-02 Jong Woo Lee Organic light emitting display and fabricating method of the same
US20070232182A1 (en) * 2006-03-29 2007-10-04 Jin Woo Park Organic light-emitting display device and the preparing method of the same
US20070295962A1 (en) * 2006-06-21 2007-12-27 Samsung Electronics Co., Ltd Organic light emitting diode display and method for manufacturing the same
JP2010182634A (ja) * 2009-02-09 2010-08-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置
JP2010251662A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
US20120262660A1 (en) * 2010-04-09 2012-10-18 Sharp Kabushiki Kaisha Display device
JP2012155987A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490776B2 (en) 2014-12-25 2019-11-26 Seiko Epson Corporation Electro-optical apparatus, manufacturing method thereof, and electronic device
KR20160083547A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102323373B1 (ko) * 2014-12-31 2021-11-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
JP2017147046A (ja) * 2016-02-15 2017-08-24 セイコーエプソン株式会社 電気光学装置、電子機器
US9947890B2 (en) 2016-02-15 2018-04-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
US9985241B2 (en) 2016-02-15 2018-05-29 Seiko Epson Corporation Electro-optical apparatus and electronic device
JP2018125302A (ja) * 2018-05-01 2018-08-09 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器
US10861915B2 (en) 2018-08-24 2020-12-08 Seiko Epson Corporation Light-emitting device and electronic apparatus

Also Published As

Publication number Publication date
CN104241538A (zh) 2014-12-24
JP6182985B2 (ja) 2017-08-23
CN104241538B (zh) 2018-05-22
US9831463B2 (en) 2017-11-28
US20140361273A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
JP6182985B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP6119437B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
US10490776B2 (en) Electro-optical apparatus, manufacturing method thereof, and electronic device
JP6286941B2 (ja) 発光装置、発光装置の製造方法、電子機器
US9166193B2 (en) Light emitting device, method of manufacturing the same, and electronic apparatus
JP6358078B2 (ja) 電気光学装置及び電子機器
US10677968B2 (en) Display device method for manufacturing the same and head mounted display during the same
JP6696143B2 (ja) 有機el装置、有機el装置の製造方法、電子機器
JP2010108693A (ja) 有機elディスプレイおよびその製造方法
JP2016143606A (ja) 有機el装置、及び電子機器
JP2019054006A (ja) 発光装置及び電子機器
JP6428822B2 (ja) 電気光学装置及び電子機器
JP6201442B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
KR20180077856A (ko) 전계발광 표시장치
JP6492403B2 (ja) 有機el装置、有機el装置の製造方法、電子機器
JP6500433B2 (ja) 電気光学装置及びその製造方法、電子機器
JP6458886B2 (ja) 発光装置及び電子機器
JP6620860B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2015222664A (ja) 有機elパネルの製造方法、有機elパネル、電子機器
JP6550750B2 (ja) 電気光学装置及び電子機器
JP6557999B2 (ja) 発光素子、電気光学装置、電子機器、及び発光素子の製造方法
JP6665885B2 (ja) 電気光学装置及びその製造方法、電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6182985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150